知財求人 - 知財ポータルサイト「IP Force」
特表2023-551622時間カーネル素子、時間カーネルコンピューティングシステム及びそれらの動作方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-12
(54)【発明の名称】時間カーネル素子、時間カーネルコンピューティングシステム及びそれらの動作方法
(51)【国際特許分類】
G06G 7/184 20060101AFI20231205BHJP
G11C 13/00 20060101ALI20231205BHJP
G06G 7/60 20060101ALI20231205BHJP
【ＦＩ】
G06G7/184
G11C13/00 200
G06G7/60
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022558194
(86)(22)【出願日】2022-05-19
(85)【翻訳文提出日】2022-09-26
(86)【国際出願番号】 KR2022007161
(87)【国際公開番号】W WO2023080370
(87)【国際公開日】2023-05-11
(31)【優先権主張番号】10-2021-0150604
(32)【優先日】2021-11-04
(33)【優先権主張国・地域又は機関】KR
(81)【指定国・地域】
【新規性喪失の例外の表示】特許法第３０条第２項適用申請有り ウェブサイトの掲載日 ２０２１年９月３０日 ウェブサイトのアドレス ｈｔｔｐｓ：／／ｗｗｗ．ｎａｔｕｒｅ．ｃｏｍ／ａｒｔｉｃｌｅｓ／ｓ４１４６７－０２１－２５９２５－５
(71)【出願人】
【識別番号】509329800
【氏名又は名称】ソウル大学校産学協力団
【氏名又は名称原語表記】ＳＥＯＵＬ ＮＡＴＩＯＮＡＬ ＵＮＩＶＥＲＳＩＴＹ Ｒ＆ＤＢ ＦＯＵＮＤＡＴＩＯＮ
(74)【代理人】
【識別番号】110000796
【氏名又は名称】弁理士法人三枝国際特許事務所
(72)【発明者】
【氏名】ファン チョル ソン
(72)【発明者】
【氏名】ジャン ユン ホ
(57)【要約】
時間カーネル素子、これを含む時間カーネルコンピューティングシステム及びこれらの動作方法に関して開示する。開示した時間カーネル素子は、少なくとも一つの時間カーネルセル構造を含むことができ、前記時間カーネルセル構造は、非揮発性メモリスタ、及び互いに並列に連結されたレジスタとキャパシタを含むことができ、前記並列に連結されたレジスタと前記キャパシタは、前記非揮発性メモリスタに直列に連結され得る。前記時間カーネル素子は、第１電極、中間電極及び第２電極を含むことができ、前記レジスタと前記キャパシタは、前記第１電極と前記中間電極との間に相互離隔して配置され得、前記非揮発性メモリスタは、前記中間電極と前記第２電極との間に配置され得る。
【特許請求の範囲】
【請求項1】
少なくとも一つ以上の時間カーネルセル構造を含み、各時間カーネルセル構造は、
非揮発性メモリスタ；及び
互いに並列に連結されたレジスタとキャパシタ；を含み、
前記並列に連結されたレジスタと前記キャパシタは、前記非揮発性メモリスタに直列に連結された時間カーネル素子。
【請求項2】
前記時間カーネル素子は、第１電極、中間電極及び第２電極を含み、前記レジスタと前記キャパシタは、前記第１電極と前記中間電極との間に相互離隔して配置され、
前記非揮発性メモリスタは、前記中間電極と前記第２電極との間に配置された、請求項１に記載の時間カーネル素子。
【請求項3】
複数の前記時間カーネルセル構造がアレイをなすように配列され、前記時間カーネル素子は、第１方向に延長された少なくとも一つの第１電極、前記第１電極と離隔しながら前記第１電極と交差する第２方向に延長された複数の第２電極、及び前記第１電極と前記複数の第２電極の交差部において前記第１電極と前記複数の第２電極との間にそれぞれ配置された複数の中間電極を含み、
前記複数の時間カーネルセル構造は、前記第１電極と前記複数の第２電極の前記交差部にそれぞれ配置され、
前記時間カーネルセル構造のそれぞれは、前記第１電極と前記中間電極との間に相互離隔して配置された前記レジスタ及び前記キャパシタ、及び前記中間電極と前記第２電極との間に配置された前記非揮発性メモリスタを含む、請求項１に記載の時間カーネル素子。
【請求項4】
前記少なくとも一つの第１電極は接地電極であり、前記複数の第２電極に電気的信号が印加される、請求項３に記載の時間カーネル素子。
【請求項5】
前記時間カーネル素子は、前記レジスタの抵抗値及び前記キャパシタの静電容量のうち少なくとも一つを可変できるように構成された、請求項１に記載の時間カーネル素子。
【請求項6】
前記レジスタは、抵抗値を変化できる可変抵抗レジスタである、請求項１に記載の時間カーネル素子。
【請求項7】
前記キャパシタは、静電容量を変化できる可変静電容量キャパシタである、請求項１に記載の時間カーネル素子。
【請求項8】
前記時間カーネル素子は、１Ｈｚ乃至１０ＭＨｚ範囲の周波数領域に該当する信号を処理できるように構成された、請求項１に記載の時間カーネル素子。
【請求項9】
前記時間カーネル素子は、前記非揮発性メモリスタに情報を格納し、前記非揮発性メモリスタに格納された情報を人工神経網に入力するように構成された、請求項１に記載の時間カーネル素子。
【請求項10】
請求項１乃至請求項９のいずれか１項に記載の時間カーネル素子；及び前記時間カーネル素子に連結され、前記時間カーネル素子によって処理された情報を受ける人工神経網；を含む時間カーネルコンピューティングシステム。
【請求項11】
少なくとも一つ以上の時間カーネルセル構造を含み、前記時間カーネルセル構造は、非揮発性メモリスタ；及び互いに並列に連結されたレジスタとキャパシタ；を含み、前記並列に連結されたレジスタと前記キャパシタが前記非揮発性メモリスタに直列に連結された時間カーネル素子の動作方法として、前記カーネルセル構造に時系列的な入力信号を印加し、前記非揮発性メモリスタに情報を格納する段階；及び
前記非揮発性メモリスタに格納された情報を判読する段階；を含む時間カーネル素子の動作方法。
【請求項12】
前記時間カーネル素子は、第１電極、中間電極及び第２電極を含み、前記レジスタと前記キャパシタは、前記第１電極と前記中間電極との間に相互離隔して配置され、前記非揮発性メモリスタは、前記中間電極と前記第２電極との間に配置された、請求項１１に記載の時間カーネル素子の動作方法。
【請求項13】
前記非揮発性メモリスタに情報を格納する段階は、前記第１電極が接地された状態で前記第２電極に前記時系列的な入力信号に該当する電気的信号を印加する段階を含む、請求項１２に記載の時間カーネル素子の動作方法。
【請求項14】
前記非揮発性メモリスタに格納された情報を判読する段階は、前記中間電極と前記第２電極との間に前記情報の判読のための電気的信号を印加する段階を含む、請求項１２に記載の時間カーネル素子の動作方法。
【請求項15】
前記レジスタの抵抗値及び前記キャパシタの静電容量のうち少なくとも一つを変化させる段階をさらに含む、請求項１１に記載の時間カーネル素子の動作方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、カーネル関連装置及びシステムに関し、より詳細には、時間カーネル素子、これを含む時間カーネルコンピューティングシステム及びこれらの動作方法に関する。
【背景技術】
【0002】
コンピュータ科学において、カーネル（ｋｅｒｎｅｌ）は、コンピュータ運営体制の核心になるコンピュータプログラムの一つであり、システムを全体的に統制し、応用プログラムの遂行に必要な様々なサービスを提供する役割をする。近年、注目されている人工知能分野において、カーネルは、人工神経網に入力される信号を予め処理する役割をすることができる。特に、時間カーネル（ｔｅｍｐｏｒａｌ ｋｅｒｎｅｌ）は、時系列的にデータを処理できるカーネルを意味する。
【0003】
既存の時間カーネル用素子としては、リザーバコンピューティング（ｒｅｓｅｒｖｏｉｒ ｃｏｍｐｕｔｉｎｇ）素子がある。リザーバコンピューティング素子は、単位セル構造に一つの揮発性メモリスタ（ｖｏｌａｔｉｌｅ ｍｅｍｒｉｓｔｏｒ）を含み、メモリスタの揮発性特性を用いて時間による入力信号を処理するように構成される。しかし、既存の揮発性メモリスタ基盤の時間カーネル素子においては、処理可能な信号の周波数が固定されており、カーネル特性を変更できないという限界がある。また、前記揮発性メモリスタ基盤の時間カーネルにおいては、メモリスタのコンダクタンス（ｃｏｎｄｕｃｔａｎｅｃｅ）状態の緩和（ｒｅｌａｘａｔｉｏｎ）が材料特性に基づくので、その速度を制御することができなく、緩和以外の他のダイナミックス（ｄｙｎａｍｉｃｓ）を具現できないという限界がある。よって、既存の時間カーネル用素子においては、技術の適用分野が制限的であり、信号処理の正確性及び処理速度が低下するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が達成しようとする技術的課題は、単一特性のみを具現可能な既存の揮発性メモリスタ基盤のリザーバ（ｒｅｓｅｒｖｏｉｒ）素子と異なり、時定数（ｔｉｍｅ ｃｏｎｓｔａｎｔ）の調整などが自由であり、多様な特性の具現が可能であるので、広い分野への適用が可能であり、遂行業務に合わせて最適化が可能な時間カーネル素子（ｔｅｍｐｏｒａｌ ｋｅｒｎｅｌ ｄｅｖｉｃｅ）を提供することにある。
【0005】
また、本発明が達成しようとする技術的課題は、信号処理の正確性、効率性及び処理速度を向上できると同時に、広い周波数領域の信号を処理できる時間カーネル素子を提供することにある。
【0006】
また、本発明が達成しようとする技術的課題は、前記時間カーネル素子を含む時間カーネルコンピューティングシステムを提供することにある。
【0007】
また、本発明が達成しようとする技術的課題は、前記時間カーネル素子及び時間カーネルコンピューティングシステムの動作方法を提供することにある。
【0008】
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及していない他の課題は、下記の記載から当業者に理解され得るだろう。
【課題を解決するための手段】
【0009】
本発明の一実施例によると、時間カーネルセル構造は、少なくとも一つ以上の時間カーネルセル構造を含み、各時間カーネルセル構造は、非揮発性メモリスタ；及び互いに並列に連結されたレジスタ（ｒｅｓｉｓｔｏｒ）とキャパシタ（ｃａｐａｃｉｔｏｒ）；を含み、前記並列に連結されたレジスタと前記キャパシタは、前記非揮発性メモリスタに直列に連結される。
【0010】
前記時間カーネル素子は、第１電極、中間電極及び第２電極を含むことができ、前記レジスタと前記キャパシタは、前記第１電極と前記中間電極との間に相互離隔して配置され得、前記非揮発性メモリスタは、前記中間電極と前記第２電極との間に配置され得る。
【0011】
複数の前記時間カーネルセル構造がアレイをなすように配列され得る。前記時間カーネル素子は、第１方向に延長された少なくとも一つの第１電極、前記第１電極と離隔しながら前記第１電極と交差する第２方向に延長された複数の第２電極、及び前記第１電極と前記複数の第２電極の交差部において前記第１電極と前記複数の第２電極との間にそれぞれ配置された複数の中間電極を含むことができる。前記複数の時間カーネルセル構造は、前記第１電極と前記複数の第２電極の前記交差部にそれぞれ配置され得る。前記時間カーネルセル構造のそれぞれは、前記第１電極と前記中間電極との間に相互離隔して配置された前記レジスタ及び前記キャパシタと、前記中間電極と前記第２電極との間に配置された前記非揮発性メモリスタとを含むことができる。
【0012】
前記少なくとも一つの第１電極は接地電極であり得、前記複数の第２電極に電気的信号が印加され得る。
【0013】
前記時間カーネル素子は、前記レジスタの抵抗値及び前記キャパシタの静電容量のうち少なくとも一つを可変できるように構成され得る。
【0014】
前記レジスタは、抵抗値を変化できる可変抵抗レジスタであり得る。
【0015】
前記キャパシタは、静電容量を変化できる可変静電容量キャパシタであり得る。
【0016】
前記時間カーネル素子は、約１Ｈｚ乃至１０ＭＨｚ範囲の周波数領域に該当する信号を処理できるように構成され得る。
【0017】
前記時間カーネル素子は、前記非揮発性メモリスタに情報を格納し、前記非揮発性メモリスタに格納された情報を人工神経網（ａｒｔｉｆｉｃｉａｌ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）に入力するように構成され得る。
【0018】
本発明の他の実施例によると、上述した時間カーネル素子；及び前記時間カーネル素子に連結され、前記時間カーネル素子によって処理された情報を受ける人工神経網；を含む時間カーネルコンピューティングシステム（ｔｅｍｐｏｒａｌ ｋｅｒｎｅｌ ｃｏｍｐｕｔｉｎｇ ｓｙｓｔｅｍ）が提供される。
【0019】
本発明の他の実施例によると、少なくとも一つ以上の時間カーネルセル構造を含み、各時間カーネルセル構造は、非揮発性メモリスタ；及び互いに並列に連結されたレジスタとキャパシタ；を含み、前記並列に連結されたレジスタと前記キャパシタは、前記非揮発性メモリスタに直列に連結された時間カーネル素子の動作方法として、前記カーネルセル構造に時系列的な入力信号を印加し、前記非揮発性メモリスタに情報を格納する段階；及び前記非揮発性メモリスタに格納された情報を判読（ｒｅａｄ）する段階；を含む時間カーネル素子の動作方法が提供される。
【0020】
前記時間カーネル素子は、第１電極、中間電極及び第２電極を含むことができ、前記レジスタと前記キャパシタは、前記第１電極と前記中間電極との間に相互離隔して配置され得、前記非揮発性メモリスタは、前記中間電極と前記第２電極との間に配置され得る。
【0021】
前記非揮発性メモリスタに情報を格納する段階は、前記第１電極が接地された状態で前記第２電極に前記時系列的な入力信号に該当する電気的信号を印加する段階を含むことができる。
【0022】
前記非揮発性メモリスタに格納された情報を判読する段階は、前記中間電極と前記第２電極との間に前記情報の判読のための電気的信号を印加する段階を含むことができる。
【0023】
前記時間カーネル素子の動作方法は、前記レジスタの抵抗値及び前記キャパシタの静電容量のうち少なくとも一つを変化させる段階をさらに含むことができる。
【発明の効果】
【0024】
本発明の各実施例によると、非揮発性メモリスタと、互いに並列に連結されたレジスタ及びキャパシタとが互いに直列に連結された時間カーネルセル構造により、単一特性のみを具現可能な既存の揮発性メモリスタ基盤のリザーバ素子と異なり、時定数の調整などが自由であり、カーネル特性を含む多様な特性具現が可能であるので、広い分野への適用が可能であり、遂行業務に合わせて最適化が可能な時間カーネル素子を具現することができる。また、本発明の各実施例によると、信号処理の正確性、効率性及び処理速度を向上させることができ、広い周波数領域の信号を処理できる時間カーネル素子を具現することができる。
【0025】
本発明の各実施例に係る時間カーネル素子は、非揮発性メモリスタでのスパイク信号発生、非揮発性メモリスタとレジスタとの間の電圧分配特性、及び充電（ｃｈａｒｇｉｎｇ）／放電（ｄｉｓｃｈａｒｇｉｎｇ）の非対称的特性などによって多様な効果及び利点を得ることができる。これと関連して、各実施例に係る時間カーネル素子は、既存の各技術に比べて約１０００倍～１００００倍速い速度及び約１００倍以上のエネルギー効率で信号処理を行うことができる。また、各実施例に係る時間カーネル素子は、レジスタの抵抗値及び／又はキャパシタの静電容量を調整することによって、例えば、約１Ｈｚ乃至１０ＭＨｚ範囲に至る広い周波数領域に該当する信号を処理することができる。また、各実施例に係る時間カーネル素子は、高い信号処理の正確性を有することができる。
【0026】
前記各実施例に係る時間カーネル素子を適用すると、優れた性能を有しながら多様な分野に適用可能な時間カーネルコンピューティングシステムを具現することができる。
【図面の簡単な説明】
【0027】
【図1】本発明の一実施例に係る時間カーネル素子及びこれを含む時間カーネルコンピューティングシステムを例示的に示す図である。
【0028】
【図2】本発明の一実施例に係る時間カーネル素子に適用され得る非揮発性メモリスタの電圧－電流特性を例示的に示すグラフである。
【0029】
【図3】本発明の一実施例に係る時間カーネル素子のセル構造に対応する回路構成が適用された測定用回路を示す回路図である。
【0030】
【0031】
【0032】
【図6】本発明の一実施例に係る時間カーネル素子のレジスタの抵抗値及び入力信号のパルス条件などを変えながら、多様な入力信号によって非揮発性メモリスタに格納される情報がどのように変化するのかを測定した結果を示すグラフである。
【0033】
【図7】本発明の一実施例に係る時間カーネルコンピューティングシステムを用いて超音波データに対して医学的診断を下す過程を示す概念図である。
【0034】
【図8】比較例に係る超音波分析方式による診断過程を示す概念図である。
【0035】
【図9】本発明の一実施例に係る時間カーネルコンピューティングシステムを用いた超音波分析においてレジスタに印加される電圧の形態を示すグラフである。
【0036】
【図10】不整脈が発生する場合の心電図を示すグラフである。
【0037】
【図11】本発明の一実施例に係る時間カーネルコンピューティングシステムを用いた不整脈をモニタリングした結果を示すグラフである。
【発明を実施するための形態】
【0038】
以下、添付の各図面を参照して本発明の各実施例を詳細に説明する。
【0039】
以下で説明する本発明の各実施例は、当該技術分野で通常の知識を有する者に本発明をさらに明確に説明するために提供されるものであり、本発明の範囲が下記の実施例によって限定されることはなく、下記の実施例は、様々な他の形態に変形可能である。
【0040】
本明細書で使用された用語は、特定の実施例を説明するために使用されるものであり、本発明を制限するためのものではない。本明細書で使用される単数形態の用語は、文脈上、異なる場合を明確に指摘するものでない限り、複数の形態を含むことができる。また、本明細書で使用される「含む（ｃｏｍｐｒｉｓｅ）」及び／又は「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、言及した形状、段階、数字、動作、部材、要素及び／又はこれらのグループの存在を特定するものであり、一つ以上の他の形状、段階、数字、動作、部材、要素及び／又はこれらのグループの存在又は付加を排除するものではない。また、本明細書で使用された「連結」という用語は、いずれかの各部材が直接連結されたことを意味するだけでなく、各部材の間に他の部材がさらに介在して間接的に連結されたことも含む概念である。
【0041】
さらに、本願明細書でいずれかの部材が他の部材「上に」位置しているとしたとき、これは、一つの部材が他の部材に接している場合のみならず、二つの部材の間に更に他の部材が存在する場合も含む。本明細書で使用された用語「及び／又は」は、該当の列挙した項目のうちいずれか一つ及び一つ以上の全ての組み合わせを含む。また、本願明細書で使用される「約」、「実質的に」などの程度の用語は、固有の製造及び物質許容誤差を勘案した上で、その数値や程度の範疇又はこれに近接した意味で使用されるものであり、本願の理解を促進するために提供された正確な数値又は絶対的な数値が言及された開示内容を侵害者が不当に利用することを防止するために使用される。
【0042】
以下、添付の各図面を参照して本発明の各実施例に対して詳細に説明する。添付の図面に示した領域や各パートのサイズや厚さは、明細書の明確性及び説明の便宜性のために多少誇張する場合がある。詳細な説明全体にわたって同一の参照番号は、同一の構成要素を示す。
【0043】
図１は、本発明の一実施例に係る時間カーネル素子及びこれを含む時間カーネルコンピューティングシステムを例示的に示す図である。前記時間カーネル素子は、ハードウェア的な時間カーネル用素子であると言える。
【0044】
図１を参照すると、本発明の実施例に係る時間カーネル素子１００は、少なくとも一つ以上の時間カーネルセル構造ＣＬ１を含むことができる。時間カーネルセル構造ＣＬ１は、非揮発性メモリスタ１０；及び互いに並列に連結されたレジスタ２０とキャパシタ３０；を含むことができ、ここで、互いに並列に連結されたレジスタ２０とキャパシタ３０は、非揮発性メモリスタ１０に直列に連結され得る。時間カーネルセル構造ＣＬ１は、１Ｍ１Ｒ１Ｃ構成を有すると言える。ここで、Ｍは非揮発性メモリスタ１０を意味し、Ｒはレジスタ２０を意味し、Ｃはキャパシタ３０を意味する。
【0045】
非揮発性メモリスタ１０は、二つの電極（例えば、下部電極及び上部電極）と、これらの間に配置された抵抗変化物質層（抵抗変化メモリ層）とを含むことができる。一例として、非揮発性メモリスタ１０は、Ｗ／ＨｆＯ２／ＴｉＮ構造を有することができ、ここで、Ｗ（タングステン）は前記下部電極（又は上部電極）に対応し、ＴｉＮは前記上部電極（又は下部電極）に対応し、ＨｆＯ２は前記抵抗変化物質層に対応し得る。しかし、これは、例示的なものに過ぎなく、非揮発性メモリスタ１０の具体的な構造及び構成物質は多様に変化可能である。既存の非揮発性メモリスタの構造及び各物質は非揮発性メモリスタ１０に適用され得る。
【0046】
レジスタ２０は、一つの低抗体要素（抵抗素子）として示しているが、場合によって、複数の低抗体要素を含むこともできる。言い換えると、レジスタ２０は、一つの低抗体要素を含んだり、複数の低抗体要素を含むものと理解され得る。レジスタ２０が前記複数の低抗体要素を含む場合、前記複数の低抗体要素のうち少なくとも一つを選択的に使用することができる。
【0047】
キャパシタ３０は、一つのキャパシタ要素（キャパシタ素子）として示しているが、場合によって、複数のキャパシタ要素を含むこともできる。すなわち、キャパシタ３０は、一つのキャパシタ要素を含んだり、複数のキャパシタ要素を含むものと理解され得る。キャパシタ３０が前記複数のキャパシタ要素を含む場合、前記複数のキャパシタ要素のうち少なくとも一つを選択的に使用することができる。
【0048】
時間カーネル素子１００は、第１電極Ｅ１０、中間電極Ｅ１５及び第２電極Ｅ２０を含むことができる。レジスタ２０とキャパシタ３０は、第１電極Ｅ１０と中間電極Ｅ１５との間に相互離隔して配置され得る。非揮発性メモリスタ１０は、中間電極Ｅ１５と第２電極Ｅ２０との間に配置され得る。よって、非揮発性メモリスタ１０とレジスタ２０は、中間電極Ｅ１５を介して直列に連結され得、これと同様に、非揮発性メモリスタ１０とキャパシタ３０は、中間電極Ｅ１５を介して直列に連結され得る。また、レジスタ２０とキャパシタ３０は、中間電極Ｅ１５を介して非揮発性メモリスタ１０に並列に連結され得る。時間カーネルセル構造ＣＬ１は、非揮発性メモリスタ１０、レジスタ２０、キャパシタ３０及び中間電極Ｅ１５を含むものと見なすことができ、このような時間カーネルセル構造ＣＬ１の一端及び他端にそれぞれ第１電極Ｅ１０及び第２電極Ｅ２０が連結されたものと見なすことができる。場合によって、第１電極Ｅ１０の少なくとも一部及び／又は第２電極Ｅ２０の少なくとも一部も、時間カーネルセル構造ＣＬ１に含まれたものと見なすことができる。
【0049】
時間カーネルセル構造ＣＬ１は、複数個が配列され得る。言い換えると、複数の時間カーネルセル構造ＣＬ１がアレイをなすように配列され得る。このとき、時間カーネル素子１００は、第１方向に延長された少なくとも一つの第１電極Ｅ１０、第１電極Ｅ１０と離隔して（例えば、上方に離隔して）第１電極Ｅ１０と交差する（例えば、垂直に交差する）第２方向に延長された複数の第２電極Ｅ２０、及び第１電極Ｅ１０と複数の第２電極Ｅ２０の交差部において第１電極Ｅ１０と複数の第２電極Ｅ２０との間にそれぞれ配置された複数の中間電極Ｅ１５を含むことができる。複数の時間カーネルセル構造ＣＬ１は、第１電極Ｅ１０と複数の第２電極Ｅ２０の前記交差部にそれぞれ配置され得る。よって、第１電極Ｅ１０上にそれと平行な方向に相互離隔した複数の時間カーネルセル構造ＣＬ１が配置され得、それぞれの時間カーネルセル構造ＣＬ１上にこれと連結された（接触した）第２電極Ｅ２０が配置され得る。時間カーネルセル構造ＣＬ１のそれぞれは、第１電極Ｅ１０と中間電極Ｅ１５との間に相互離隔して配置されたレジスタ２０及びキャパシタ３０と、中間電極Ｅ１５と第２電極Ｅ２０との間に配置された非揮発性メモリスタ１０とを含むことができる。ここでは、一つの第１電極Ｅ１０が使用された場合を示したが、複数の第１電極Ｅ１０が相互離隔して配置され得、それぞれの第１電極Ｅ１０上に複数の時間カーネルセル構造ＣＬ１及び複数の第２電極Ｅ２０が配置され得る。また、第１電極Ｅ１０から第２電極Ｅ２０までの素子積層体は、その上下が入れ替わる場合もある。
【0050】
第１電極Ｅ１０は接地電極であり得、第２電極Ｅ２０は、時系列的な入力信号（例えば、時間によって変化する入力信号）に該当する電気的信号が印加される電極であり得る。時間カーネル素子１００に情報を格納するための段階では、第１電極Ｅ１０が接地された状態で複数の第２電極Ｅ２０に前記電気的信号を印加することができる。これを通じて、複数の時間カーネルセル構造ＣＬ１のそれぞれの非揮発性メモリスタ１０に情報を格納することができる。一方、非揮発性メモリスタ１０に格納された情報を判読する段階では、中間電極Ｅ１５と第２電極Ｅ２０との間に前記情報の判読のための電気的信号を印加することができる。前記情報の判読のための電気的信号は、例えば、直流（ＤＣ）電圧信号であり得、前記直流（ＤＣ）電圧信号の印加によって非揮発性メモリスタ１０を介して流れる電流の大きさを測定（センシング）することによって前記情報を判読することができる。
【0051】
本発明の実施例に係る時間カーネル素子１００は、前記１Ｍ１Ｒ１Ｃ構成を有する時間カーネルセル構造ＣＬ１を有することができ、このような時間カーネルセル構造ＣＬ１では、非揮発性メモリスタ１０でのスパイク（電圧スパイク）信号発生、非揮発性メモリスタ１０とレジスタ２０との間の電圧分配特性、充電／放電の非対称的特性などが表れ得、これにより、多様な効果／利点を得ることができる。非揮発性メモリスタ１０での前記スパイクの回数やスパイクの高さにより、及び／又は、キャパシタ３０での放電の程度や速度により、非揮発性メモリスタ１０に格納される情報、すなわち、非揮発性メモリスタ１０の抵抗状態（抵抗値）が変わり得る。また、非揮発性メモリスタ１０とレジスタ２０の直列連結によるこれらの間の電圧分配、レジスタ２０とキャパシタ３０によるＲＣ遅延（ｄｅｌａｙ）などの影響により、入力信号は、その特性が変形して非揮発性メモリスタ１０に加えられ得、非揮発性メモリスタ１０に加えられる信号（電圧信号）によってその抵抗状態が変化し得る。前記スパイク信号発生、電圧分配特性及び充放電の非対称性及びそれによる効果に対しては、後でより詳細に説明する。
【0052】
また、本発明の実施例に係る時間カーネル素子１００は、レジスタ２０の抵抗値及びキャパシタ３０の静電容量（ｃａｐａｃｉｔａｎｃｅ）のうち少なくとも一つを可変できるように構成され得る。
【0053】
レジスタ２０は、抵抗値を変化できる「可変抵抗レジスタ」であり得る。この場合、レジスタ２０は、一つの可変低抗体要素を含んだり、互いに異なる抵抗値を有する複数の低抗体要素を含むことができる。後者の場合、前記複数の低抗体要素のうち少なくともいずれか一つを選択して使用することによって、抵抗値を選択することができる。又は、複数のトランジスタを作り、前記複数のトランジスタのうち少なくとも一つのトランジスタのチャンネルを選択的にオープンさせることによって、抵抗値を選択することもできる。この場合、レジスタ２０は、前記複数のトランジスタを含むように構成され得る。その他にも、多様な方式で前記可変抵抗レジスタを構成することができる。
【0054】
キャパシタ３０は、静電容量を変化できる「可変静電容量キャパシタ」であり得る。この場合、キャパシタ３０は、一つの可変静電容量キャパシタ要素を含んだり、互いに異なる静電容量を有する複数のキャパシタ要素を含むことができる。前記可変静電容量キャパシタ要素は、例えば、ＭＩＳ（ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するキャパシタであり得る。前記複数のキャパシタ要素を使用する場合、これらのうち少なくともいずれか一つを選択して使用することによって、静電容量を選択することができる。
【0055】
本発明の実施例に係る時間カーネル素子１００は、レジスタ２０の抵抗値及び／又はキャパシタ３０の静電容量を調節することによって、処理できる信号の帯域（周波数帯域）幅を大きく広げることができ、さらに、使用分野によって時間カーネル素子１００の特性を最適化することができる。よって、実施例に係る時間カーネル素子１００は、例えば、約１Ｈｚ乃至１０ＭＨｚ範囲に至る広い周波数領域に該当する信号を処理することができる。また、実施例に係る時間カーネル素子１００は、多様な分野で該当の分野に合う最適化された特性で使用され得る。
【0056】
本発明の実施例に係る時間カーネル素子１００は、時系列的入力信号（入力情報）を処理し、非揮発性メモリスタ１０に情報を格納し、非揮発性メモリスタ１０に格納された情報を人工神経網２００に入力するように構成され得る。言い換えると、非揮発性メモリスタ１０に格納された後で判読された情報が人工神経網２００に入力され得る。非揮発性メモリスタ１０に格納された情報は、例えば、ＭＣＶ（ｍｅｍｒｉｓｔｏｒ ｃｏｎｄｕｃｔａｎｃｅ ｖｅｃｔｏｒ）形態で人工神経網２００に入力され得、人工神経網２００の情報（データ）処理／認識を通じて時間カーネル素子１００に最初に入力された情報が何かを判別することができる。
【0057】
本発明の実施例に係る時間カーネルコンピューティングシステムは、上述した時間カーネル素子１００と、時間カーネル素子１００に連結され、時間カーネル素子１００によって処理された情報を受ける人工神経網２００とを含むことができる。人工神経網２００の具体的な構成及び原理などは、従来によく知られているものと同一又は類似であり得る。
【0058】
図２は、本発明の一実施例に係る時間カーネル素子に適用され得る非揮発性メモリスタの電圧－電流特性を例示的に示すグラフである。ここで、前記非揮発性メモリスタは、Ｗ／ＨｆＯ２／ＴｉＮ構造を有する。
【0059】
図２を参照すると、本発明の実施例に係る時間カーネル素子に適用され得る非揮発性メモリスタは、電圧スイープ（ｖｏｌｔａｇｅ ｓｗｅｅｐ）によって図示したような電圧－電流特性を示すことができる。電圧を正（＋）の方向にスイープしたとき、伝導度（コンダクタンス）の増加によって電流が増加しながらセット（ＳＥＴ）スイッチングが発生し得る（すなわち、１番の曲線部から２番の曲線部に変化）。一方、電圧を負（－）の方向にスイープしたとき、伝導度（コンダクタンス）の減少によって電流が減少するリセット（ＲＥＳＥＴ）スイッチングが発生し得る（すなわち、３番の曲線部から４番の曲線部に変化）。しかし、図２に示した非揮発性メモリスタの特性は、例示的なものであり、多様に変化可能である。
【0060】
図３は、本発明の一実施例に係る時間カーネル素子のセル構造に対応する回路構成が適用された測定用回路を示す回路図である。
【0061】
図３を参照すると、非揮発性メモリスタＭ１にレジスタＲ１が直列に連結され得、非揮発性メモリスタＭ１にキャパシタＣ１が直列に連結され得、レジスタＲ１とキャパシタＣ１は互いに並列に配置され得る。非揮発性メモリスタＭ１、レジスタＲ１及びキャパシタＣ１は、それぞれ図１の非揮発性メモリスタ１０、レジスタ２０及びキャパシタ３０に対応し得る。ここで、レジスタＲ１の抵抗は１ＭΩであり得、キャパシタ３０の静電容量は１８０ｐＦであり得る。一方、非揮発性メモリスタＭ１に対してレジスタＲ１と並列に連結された負荷レジスタ（ｌｏａｄ ｒｅｓｉｓｔｏｒ）Ｌ１は、測定の状況上、抵抗値を変えるための低抗体（補助低抗体）であり得る。負荷レジスタＬ１の抵抗は、１ＭΩ～１０ＭΩの間で変化し得る。
【0062】
レジスタＲ１の反対側で非揮発性メモリスタＭ１と直列に連結された付加的レジスタＲ１０がさらに配置され得る。付加的レジスタＲ１０は、例えば、５０Ωの抵抗を有することができる。パルス発生器（ｐｕｌｓｅ ｇｅｎｅｒａｔｏｒ）ＰＧは、非揮発性メモリスタＭ１及び付加的レジスタＲ１０に連結され得る。パルス発生器ＰＧで発生したパルス信号（電圧パルス信号）は、付加的レジスタＲ１０が配置された第１チャンネルＣＨ１の方向に印加され得ると同時に、レジスタ２０及びキャパシタ３０が形成された第２チャンネルＣＨ２の方向に印加され得る。第１チャンネルＣＨ１側には、如何なる信号（パルス信号）が印加される場合にも信号の原型がそのまま検出され得る。一方、第２チャンネルＣＨ２側に印加された信号（パルス信号）は、電圧分配及びＲＣ遅延などの影響を受けることができる。
【0063】
パルスセット（ｐｕｌｓｅ ｓｅｔ）に該当する第１段階（ＳＴＥＰ１）において、パルス発生器ＰＧから第１チャンネルＣＨ１及び第２チャンネルＣＨ２側に所定のパルス信号（電圧パルス信号）を印加することができる。第２チャンネルＣＨ２側に印加されたパルス信号により、非揮発性メモリスタＭ１に所定の情報が記録（格納）され得る。
【0064】
図３において、ＳＰＡは、「ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｒａｍｅｔｅｒ ａｎａｌｙｚｅｒ」を示す。前記ＳＰＡは、非揮発性メモリスタＭ１の両端の間に連結され得る。前記ＳＰＡは、前記第１段階（ＳＴＥＰ１）では活性化されない場合があり、非揮発性メモリスタＭ１に記録された（格納された）情報を判読する段階（すなわち、図４のＳＴＥＰ２）で前記判読のために使用され得る。一方、図３において、ＤＵＴは、「ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ」として非揮発性メモリスタＭ１を意味する。
【0065】
【0066】
図４を参照すると、非揮発性メモリスタＭ１の両端に連結されたＳＰＡを使用した直流（ＤＣ）電圧スイープ（ｓｗｅｅｐｉｎｇ）を通じて非揮発性メモリスタＭ１の抵抗状態（言い換えると、コンダクタンス状態）を判読することができる。これは、図１において、中間電極Ｅ１５と第２電極Ｅ２０との間に情報の判読のための電気的信号を印加することに対応し得る。
【0067】
図５は、図３の第１段階（ＳＴＥＰ１）において、所定のパルス信号によって非揮発性メモリスタＭ１に印加される電圧の形態［（Ａ１）、（Ａ２）グラフ］及び第２チャンネルＣＨ２に印加される電圧の形態［（Ｂ１）、（Ｂ２）グラフ］を示すデータである。ここで、パルス信号としては、「０１０１１」に該当する信号及び「１０１０１」に該当する信号が使用された。各パルス信号において、最後の「１」は、基準パルス（ｒｅｆｅｒｅｎｃｅ ｐｕｌｓｅ）である。信号「１」は４Ｖの電圧に対応し、信号「０」は０Ｖの電圧に対応する。
【0068】
図５の（Ａ１）グラフを参照すると、「０１０１１」に該当するパルス信号により、非揮発性メモリスタＭ１には図示したような形態の電圧が印加され得る。１番目の「１」に該当する信号が印加されるとき、スパイク信号（１番目のスパイク信号）が発生した後で安定化され得、２番目の「１」に該当する信号が印加されるとき、スパイク信号（２番目のスパイク信号）が再度発生した後で安定化され得る。１番目の「１」に該当する信号の印加後、「０」に該当する信号が印加されてから、２番目の「１」に該当する信号が印加されるが、前記「０」に該当する信号の印加時、放電がある程度発生するので、前記２番目の「１」に該当する信号の印加時、スパイク信号が発生し得る。しかし、２番目のスパイク信号の高さは、１番目のスパイク信号の高さより小さい場合がある。１番目の「１」に該当する信号の印加時には、セルが完全に放電された状態であり得るので、フルスパイク（ｆｕｌｌ ｓｐｉｋｅ）が発生し得、２番目の「１」に該当する信号の印加時には、セルがある程度充電された状態を有するので、フルスパイクより低いスパイクが発生し得る。
【0069】
２番目の「１」に該当する信号の印加後、続いて、３番目の「１」に該当する信号が印加されたときは、スパイク信号が発生しない場合がある。これは、これらの間に「０」に該当する信号がないので、放電効果が発生しないためであり得る。
【0070】
図５の（Ｂ１）グラフを参照すると、「０１０１１」に該当するパルス信号により、第２チャンネルＣＨ２には図示したような形態の電圧が印加され得る。１番目の「１」に該当する信号が印加されるとき、充電が発生するが、このとき、レジスタＲ１とキャパシタＣ１の影響でＲＣ遅延が発生し得る。このようなＲＣ遅延により、（Ａ１）グラフで説明した１番目のスパイク信号が発生し得る。また、前記１番目の「１」に該当する信号が印加されるとき、非揮発性メモリスタＭ１に直列に連結されたレジスタＲ１によって電圧分配が発生し得る。このとき、第２チャンネルＣＨ２に印加される電圧の最大の大きさは約２．５Ｖ程度であり、非揮発性メモリスタＭ１に印加される電圧の最大の大きさ（安定化後の最大の大きさ）は約１．５Ｖ程度であるので、これらの和は約４Ｖであり得る。これは、「１」に該当する信号が４Ｖの電圧を有することに対応し得る。よって、電圧分配効果が発生したことを確認することができる。
【0071】
２番目の「０」に該当する信号が印加されたとき、放電がある程度起こってから、２番目の「１」に該当する信号が印加されたとき、ＲＣ遅延と共に再度充電が起こり得る。ここで、発生したＲＣ遅延により、（Ａ１）グラフの２番目のスパイク信号が発生し得る。
【0072】
最後の「１」に該当する信号が印加された後、放電が発生し得る。第２チャンネルＣＨ２における充電と放電の曲線は、非対称的な特性を示すことができる。言い換えると、充電と放電の速度は明確に異なり得る。充電は比較的速く行われ得、放電は比較的緩やかに行われ得る。これは、非揮発性メモリスタＭ１の使用による効果であると言える。非揮発性メモリスタＭ１は、一側方向には電流がうまく流れ、反対方向には電流が相対的に少なく流れる整流（ｒｅｃｔｉｆｙｉｎｇ）特性及び電流－電圧の非線形性特性を有するので、このような非揮発性メモリスタＭ１の特性に起因して前記充電と放電の非対称性が表れ得る。本発明の実施例に係る時間カーネルセル構造は、充電と放電の非対称的な特性を有するので、これと関連して、より多様なダイナミックスの具現及び多様なステート（ｓｔａｔｅ）の確保が可能であるという利点を得ることができる。
【0073】
図５の（Ａ２）グラフを参照すると、「１０１０１」に該当するパルス信号により、非揮発性メモリスタＭ１には図示したような形態の電圧が印加され得る。本パルス信号では、「１」と「１」との間に常に「０」が存在し得る。この場合、１番目の「１」に該当する信号によって１番目のスパイク信号（フルスパイク信号）が発生し得、２番目の「１」に該当する信号によって２番目のスパイク信号が発生し得、３番目の「１」に該当する信号によって３番目のスパイク信号が発生し得る。
【0074】
図５の（Ｂ２）グラフを参照すると、「１０１０１」に該当するパルス信号により、第２チャンネルＣＨ２には図示したような形態の電圧が印加され得る。「１０１０１」に該当するパルス信号によってＲＣ遅延及び充電／放電特性が表れ得る。
【0075】
本発明の実施例によると、スパイク信号の回数及びスパイク信号の高さなどによって非揮発性メモリスタＭ１の抵抗状態（すなわち、格納される情報）が変わり得る。「０１０１１」信号及び「１０１０１」信号は、いずれも「０」が２回、「１」が３回の信号であるが、これらがどのような順序で印加されるのかによってスパイクの回数が変わり得ると共に、スパイクの高さも変わり得る。結果的に、非揮発性メモリスタＭ１に記録される抵抗状態が変わり得る。一例として、スパイクの回数が多いほど、非揮発性メモリスタＭ１の抵抗値は低くなり得る。図５の（Ａ１）グラフの場合、非揮発性メモリスタＭ１に記録された情報（すなわち、抵抗値）は２．８２×１０７ｏｈｍであり、図５の（Ａ２）グラフの場合、非揮発性メモリスタＭ１に記録された情報（すなわち、抵抗値）は２．６７×１０７ｏｈｍであった。これらの各抵抗値は、非揮発性メモリスタＭ１に０．５Ｖの直流電圧（すなわち、ＲＥＡＤ電圧）を印加して判読した結果である。よって、時系列的入力情報により、非揮発性メモリスタＭ１に記録される情報が変わり得る。これは、カーネル用素子で要求される分離能（ｓｅｐａｒａｂｉｌｉｔｙ）に該当し得る。
【0076】
図６は、本発明の一実施例に係る時間カーネル素子のレジスタの抵抗値及び入力信号のパルス条件などを変えながら、多様な入力信号によって非揮発性メモリスタに格納される情報（すなわち、抵抗値）がどのように変化するのかを測定した結果を示すグラフである。図６は、図３に説明した測定用回路を用いて測定した結果である。
【0077】
前記入力信号は、「００００」から「１１１１」までの合計１６個の信号であった。「００００」はＸ軸の０に該当し、「０００１」はＸ軸の１に該当し、「００１０」はＸ軸の２に該当し、「００１１」はＸ軸の３に該当し、「１１１１」はＸ軸の１５に該当する。これは、図６の（ｅ）グラフの内部に表でまとめた通りである。また、入力信号の後には、常にレファレンス信号（ｒｅｆｅｒｅｎｃｅ ｓｉｇｎａｌ）として「１」が印加された。よって、実際に印加された信号は、「００００１」から「１１１１１」までの合計１６個の信号であった。前記レファレンス信号は、最終的な放電状態を確認するために全ての入力信号の後に共通的に印加されたものであると言える。
【0078】
図６の（ａ）グラフの場合、負荷レジスタ（図３のＬ１）の抵抗値ＲＬは１ＭΩで、信号パルス（「１」に該当する信号パルス）の高さ及び幅は４Ｖ、１００μｓで、レファレンスパルスの高さ及び幅は４Ｖ、１００μｓであった。「０」に該当する信号パルスの幅は１００μｓであった。
【0079】
図６の（ｂ）グラフの場合、負荷レジスタ（図３のＬ１）の抵抗値ＲＬは１２０ｋΩで、信号パルス（「１」に該当する信号パルス）の高さ及び幅は４Ｖ、１００μｓで、レファレンスパルスの高さ及び幅は４Ｖ、１００μｓであった。「０」に該当する信号パルスの幅は１００μｓであった。
【0080】
図６の（ｃ）グラフの場合、負荷レジスタ（図３のＬ１）の抵抗値ＲＬは１ＭΩで、信号パルス（「１」に該当する信号パルス）の高さ及び幅は４Ｖ、２００μｓで、レファレンスパルスの高さ及び幅は４Ｖ、２００μｓであった。「０」に該当する信号パルスの幅は２００μｓであった。
【0081】
図６の（ｄ）グラフの場合、負荷レジスタ（図３のＬ１）の抵抗値ＲＬは１ＭΩで、信号パルス（「１」に該当する信号パルス）の高さ及び幅は３．５Ｖ、１００μｓで、レファレンスパルスの高さ及び幅は３．５Ｖ、１００μｓであった。「０」に該当する信号パルスの幅は１００μｓであった。
【0082】
図６の（ｅ）グラフの場合、負荷レジスタ（図３のＬ１）の抵抗値ＲＬは１ＭΩで、信号パルス（「１」に該当する信号パルス）の高さ及び幅は４Ｖ、１００μｓで、レファレンスパルスの高さ及び幅は３Ｖ、１００μｓであった。「０」に該当する信号パルスの幅は１００μｓであった。
【0083】
図６の（ｆ）グラフの場合、負荷レジスタ（図３のＬ１）の抵抗値ＲＬは１０ｋΩで、信号パルス（「１」に該当する信号パルス）の高さ及び幅は３．５Ｖ、２００ｎｓで、レファレンスパルスの高さ及び幅は３Ｖ、２００ｎｓであった。「０」に該当する信号パルスの幅は２００ｎｓであった。
【0084】
図６の（ａ）乃至（ｆ）に適用された各時間カーネル条件をまとめると、下記の表１の通りである。下記の表１において、信号パルスの各値は、「１」に該当する信号パルスの高さ及び幅を示し、ＲＥＦパルスの各値は、レファレンスパルスの高さ及び幅を示す。
【0085】
【表1】
【0086】
図６の（ａ）グラフを参照すると、最下端に配置されたデータグループＧ１の入力信号は、左側から右側に「００００＋Ｒｅｆ」、「０００１＋Ｒｅｆ」、「００１１＋Ｒｅｆ」、「０１１１＋Ｒｅｆ」、「１１１１＋Ｒｅｆ」に該当する。言い換えると、最下端に配置されたデータグループＧ１の入力信号は、左側から右側に「００００１」、「０００１１」、「００１１１」、「０１１１１」、「１１１１１」に該当する。これらの各信号は、ハイ（ｈｉｇｈ）シグナル（すなわち、「１」）が連続的に印加される信号として、スパイク（ｓｐｉｋｅ）が１回だけ発生する各信号である。よって、このグループＧ１のコンダクタンス状態（すなわち、読み出し電流（ｒｅａｄ ｃｕｒｒｅｎｔ））は、グラフの最下側に位置し、互いにほぼ類似する（一定の）レベルを有することができる。
【0087】
一方、コンダクタンス（すなわち、読み出し電流）が最も高い場合は、入力信号が「１０００＋Ｒｅｆ」である場合（Ｘ軸の８番）に該当する。すなわち、入力信号が「１０００１」である場合に最も高い読み出し電流が測定された。この入力信号は、最初にフルスパイクが発生し、長く休止されながら（休みながら）ほとんど全ての放電が起こり、最後にフルスパイクが再度発生する場合である。フルスパイクが２回発生し、その間に最も長い休止時間を有する。この場合、最も高い読み出し電流が発生し得る。
【0088】
図６の（ｂ）グラフは、１２０ｋΩのＲＬ（負荷レジスタの抵抗値）を使用する場合を示す。このとき、コンダクタンス（すなわち、読み出し電流）が最も高い場合は、入力信号が「１０１０＋Ｒｅｆ」である場合（Ｘ軸の１０番）に該当する。すなわち、入力信号が「１０１０１」である場合に最も高い読み出し電流が測定された。１２０ｋΩのＲＬを使用する場合は、（ａ）グラフのように長い休止時間が必要でないこともある。すなわち、１２０ｋΩのＲＬを使用する場合は、１回のロー（ｌｏｗ）シグナル（すなわち、「０」）でも放電が十分に行われ得る。よって、「１０１０１」の信号によってフルスパイク（或いは、ほとんどフルスパイク）が３回発生し得る。
【0089】
一方、（ｂ）グラフの最下側に配置されたデータグループＧ１'の入力信号は、左側から右側に「００００＋Ｒｅｆ」、「０００１＋Ｒｅｆ」、「００１１＋Ｒｅｆ」、「０１１１＋Ｒｅｆ」、「１１１１＋Ｒｅｆ」に該当する。言い換えると、最下端に配置されたデータグループＧ１'の入力信号は、左側から右側に「００００１」、「０００１１」、「００１１１」、「０１１１１」、「１１１１１」に該当する。これらの各信号は、（ａ）グラフで最下端に配置されたデータグループＧ１の各入力信号に対応する。（ｂ）グラフでは、スパイクが１回のみ発生するグループ（すなわち、Ｇ１'）が右側に行くほど読み出し電流が漸次増加する傾向を示す。これは、電圧分配特性に起因したものであり得る。（ｂ）グラフの場合、使用された抵抗値が小さいので、電圧は、レジスタに少なくかかり、非揮発性メモリスタに多くかかり得る。よって、分配される電圧のみでも、非揮発性メモリスタではある程度のセット（ＳＥＴ）スイッチングが発生し得る。結果的に、Ｇ１'グループの変化傾向は、（ａ）グラフにおけるＧ１グループの変化傾向と異なり得る。
【0090】
図６の（ｃ）は、抵抗値が（ａ）と同一であり、パルスの幅（長さ）及び間隔を２００μｓに増加させた場合を示す。この場合、（ａ）グラフとは明確に異なる結果が表れることを確認した。すなわち、（ｃ）グラフでは、スパイクの回数のみで区分される３つのグループＧ１１、Ｇ１２、Ｇ１３が表れることを確認した。Ｇ１１グループは、スパイクが１回発生するグループで、Ｇ１２グループは、スパイクが２回発生するグループで、Ｇ１３グループは、スパイクが３回発生するグループである。スパイクの回数のみで、読み出し電流のレベルが決定される素子が構成され得る。その他にも、図６の（ｄ）、（ｅ）、（ｆ）などの多様な方式の変形が可能である。
【0091】
本発明の実施例によると、１Ｍ１Ｒ１Ｃで構成された時間カーネルセル構造を用い、レジスタの抵抗値、キャパシタの静電容量及びパルス信号の条件などを変化させることによって、多様な動作特性及びダイナミックスを具現することができ、ＲＣ遅延値を調節することによって、非常に速い信号から非常に遅い信号まで、処理できる信号の帯域（周波数帯域）幅を増加させることができる。また、使用先及び用途に合わせて時間カーネル素子を最適化することができる。
【0092】
本発明の実施例に係る時間カーネル素子を用いてＭＮＩＳＴ（Ｍｏｄｉｆｉｅｄ Ｎａｔｉｏｎａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）データベースのイメージに対する認識（ｒｅｃｏｇｎｉｔｉｏｎ）を行った。ＭＮＩＳＴ認識は、時間カーネル素子を評価する客観的指標であり得る。ＭＮＩＳＴ認識に使用されるイメージは、０～９に該当する数字イメージであり、６万個のイメージを学習して認識するデータセットである。
【0093】
前記ＭＮＩＳＴ認識には、図６の（ｆ）に該当する時間カーネル条件を使用した。図６の（ｆ）に該当する時間カーネル条件を使用し、ＭＮＩＳＴイメージを学習して認識する過程を行った。図６の（ｆ）グラフにおいて赤色の円で表示した各値は、ＭＮＩＳＴで最も頻繁に出る各信号に対応する。このようにＭＮＩＳＴで頻繁に出る各信号を分離させた後、学習を進行した。
【0094】
下記の表２は、本発明の実施例、既存の技術（１）、既存の技術（２）及びソフトウェアによるＭＮＩＳＴ認識の結果をまとめたものである。表２において、カーネルでのレイテンシ（Ｌａｔｅｎｃｙ ｉｎ ｔｈｅ ｋｅｒｎｅｌ）は、カーネルの処理速度に対応し得る。ソフトウェア基盤のシステムは、単層ＦＮＣ（ｓｉｎｇｌｅ－ｌａｙｅｒ Ｆｏｒｗａｒｄ Ｎｅｕｔｒｏｎ Ｃａｌｏｒｉｍｅｔｅｒ）の判読レイヤ（ｒｅａｄｏｕｔ ｌａｙｅｒ）を使用した場合である。既存の技術（１）及び（２）は、いずれもハードウェア的カーネル素子を使用する。既存の技術（１）及び（２）の場合、イメージを有利に切って処理する過程をさらに含むが、本発明の実施例では、このような追加過程が含まれなかった。
【0095】
【表2】
【0096】
表２を参照すると、本発明の実施例に係るＭＮＩＳＴ認識は、約９０％程度の高い正確性及び約１μｓの速い処理速度などの優れた特性を示すことを確認することができる。正確性は、ソフトウェア基盤のシステムとほぼ同一の水準に高く、処理速度（１枚のイメージを処理するのに必要な時間）では、既存の技術に比べて１０００倍乃至１００００倍程度に速い速度を示した。本発明の実施例において、ＲＣ遅延を調節すると処理速度を調節することが可能である。
【0097】
下記の表３は、本発明の実施例に係るＭＮＩＳＴ認識において、時間カーネルで処理されるビットの数（ｎｕｍｂｅｒ ｏｆ ｂｉｔｓ ｐｒｏｃｅｓｓｅｄ ｉｎ ｔｈｅ ｔｅｍｐｏｒａｌ ｋｅｒｎｅｌ）（すなわち、ｎＢＰＫ）を増加させながら判読レイヤサイズ及び認識正確性がどのように変化するのかを評価した結果をまとめたものである。
【0098】
【表3】
【0099】
表３を参照すると、ｎＢＰＫが増加した場合にも相当高い正確性が確保され得、判読レイヤサイズは大きく減少し得る。
【0100】
本発明の実施例に係る時間カーネル素子の動作方法をまとめると、次の通りである。本発明の実施例によると、少なくとも一つの時間カーネルセル構造を含み、前記時間カーネルセル構造は、非揮発性メモリスタ、前記非揮発性メモリスタに直列に連結されたレジスタ、及び前記非揮発性メモリスタに直列に連結されたキャパシタを含み、前記レジスタ及び前記キャパシタは、前記非揮発性メモリスタに並列に連結された時間カーネル素子の動作方法として、前記カーネルセル構造に時系列的な入力信号を印加し、前記非揮発性メモリスタに情報を格納する段階と、前記非揮発性メモリスタに格納された情報を判読する段階とを含む時間カーネル素子の動作方法が提供される。
【0101】
ここで、前記時間カーネル素子は、図１を参照して説明した通りであり得る。よって、前記時間カーネル素子は、第１電極、中間電極及び第２電極を含むことができ、前記レジスタと前記キャパシタは、前記第１電極と前記中間電極との間に相互離隔して配置され得、前記非揮発性メモリスタは、前記中間電極と前記第２電極との間に配置され得る。
【0102】
前記非揮発性メモリスタに情報を格納する段階は、前記第１電極が接地された状態で前記第２電極に前記時系列的な入力信号に該当する電気的信号を印加する段階を含むことができる。前記非揮発性メモリスタに格納された情報を判読する段階は、前記中間電極と前記第２電極との間に前記情報の判読のための電気的信号を印加する段階を含むことができる。また、前記時間カーネル素子の動作方法は、前記レジスタの抵抗値及び前記キャパシタの静電容量のうち少なくとも一つを変化させる段階をさらに含むことができる。
【0103】
その他にも、前記時間カーネル素子の動作方法は、図１乃至図６を参照して説明した時間カーネル素子の構成及び動作特性に基づいて理解され得る。また、実施例に係る時間カーネル素子が適用された時間カーネルコンピューティングシステムの動作方法も容易に理解され得る。
【0104】
本発明の実施例に係る時間カーネル素子及びこれを含む時間カーネルコンピューティングシステムは、時系列的信号を受けることに適した使用先になり得る。これと関連して、医学的診断分野などに前記時間カーネル素子及び前記時間カーネルコンピューティングシステムが適用されることに適し得る。例えば、心拍数の場合は、約１Ｈｚ程度の遅い信号が使用され、超音波の場合は、約１０ＭＨｚ程度の速い信号が使用される。本発明の実施例に係る時間カーネル素子は、レジスタの抵抗値及びキャパシタの静電容量のうち少なくとも一つを変化させ、ＲＣ遅延値を変化させることによって、処理可能な信号の帯域幅を増加させることができる。よって、使用先に合わせて最適化された動作特性及びダイナミックスを有する時間カーネル素子を具現することができる。また、本発明の実施例に係る時間カーネルコンピューティングシステムを使用すると、データの視覚化や人（診察者／医者）による判断がなくても、前記時間カーネルコンピューティングシステムで医学的診断（判断）を下すことができる。
【0105】
図７は、本発明の一実施例に係る時間カーネルコンピューティングシステムを用いて超音波データに対して医学的診断を下す過程を示す概念図である。
【0106】
図７を参照すると、トランスデューサー（ｔｒａｎｓｄｕｃｅｒ）から超音波データが時間カーネルコンピューティングシステムに伝達されると、超音波データを視覚化する必要なく直ぐ時間カーネル素子で処理され、人工神経網で超音波データに対する診断を下すことができる。１００個のサンプル（腫瘍サンプル）に対して超音波診断を行い、本発明の実施例に係る時間カーネルコンピューティングシステムは、腫瘍の陰性及び陽性の判定において９４．６％の正確度を示した。
【0107】
図８は、比較例に係る超音波分析方式による診断過程を示す概念図である。前記比較例に係る超音波分析方式は、既存の超音波分析方式であり得る。
【0108】
図８を参照すると、比較例に係る超音波分析方式では、超音波データが視覚化される過程が必要であり、視覚化された結果を医者などの診察者が判断し、診断を下すようになる。このような分析方式に比べて、図７を参照して説明した本発明の実施例に係る方式は、簡単でありながら高い正確性を示すことができる。
【0109】
図９は、本発明の一実施例に係る時間カーネルコンピューティングシステムを用いた超音波分析においてレジスタに印加される電圧の形態を示すグラフである。
【0110】
図９を参照すると、１０ＭＨｚに該当する超音波信号が１Ｍ１Ｒ１Ｃ時間カーネル素子に加えられるとき、リアルタイムでレジスタに印加される電圧がどのように変化するのかを示す。ＣＨ１のグラフは、入力信号の原型に該当し、ＣＨ２のグラフは、レジスタに印加される電圧を示す。腫瘍がある地点において、超音波信号の変化によってレジスタに印加される電圧が変化することが分かる。速い速度を有する入力信号に対応して適宜反応し得る時間カーネル素子の具現が可能であることを確認することができる。
【0111】
図１０は、不整脈が発生する場合の心電図を示すグラフである。
【0112】
図１０を参照すると、不整脈がある場合、心臓拍動が不規則的な領域が表れ得る。すなわち、正常な場合より心臓が速く２回動き、比較的長い休止期を有する領域が存在し得る。このような不規則的な心臓拍動領域は、例えば、約１秒当たり１回程度で表れ得る。したがって、このような心電図データに対しては、遅い信号に適した時間カーネル素子を構成する必要がある。例えば、レジスタの抵抗値を増加させ、及び／又は、キャパシタの静電容量を増加させることによって、ＲＣ遅延を増加させた時間カーネル素子を構成することができる。
【0113】
また、心電図データの分析（診断）などにおいて、本発明の実施例に係る時間カーネル素子の「麻痺」現象を用いることができる。ここで、前記「麻痺」現象とは、図６の（ａ）グラフで最下側に存在するデータグループＧ１のように、刺激的な（連続的な）各信号が加えられるにもかかわらず、何ら反応もない現象を意味し得る。
【0114】
不整脈がない正常範囲の心電図データでは、一定の間隔を置いて規則的に信号が発生するので、このような規則的信号の刺激に対しては、「麻痺」された時間カーネル素子を具現することができる。しかし、不整脈がある心電図データでは、信号間の間隔が過度に長い領域、すなわち、過放電（ｏｖｅｒ ｄｉｓｃｈａｒｇｉｎｇ）領域が存在するので（図１０参照）、このような過放電領域による過放電後、次の信号が印加されたとき、スパイクによるメモリスタの抵抗変化が発生し得る。正常範囲では麻痺現象が表れるようにし、非正常の場合（すなわち、不整脈がある場合）はメモリスタの抵抗変化による信号変化を発生させると、これを用いて不整脈を診断することができる。また、信号変化の程度を通じて不整脈の程度を確認することができる。
【0115】
図１１は、本発明の一実施例に係る時間カーネルコンピューティングシステムを用いた不整脈をモニタリングした結果を示すグラフである。３つのケース（ｃａｓｅ１、２、３）に対して不整脈を診断した。
【0116】
図１１を参照すると、３つのケース（ｃａｓｅ１、２、３）に対して１Ｍ１Ｒ１Ｃ時間カーネル素子を用いた不整脈モニタリング結果を示す。ケース１の場合は、正常として非揮発性メモリスタのコンダクタンスの増加がなく、ケース２及び３の場合は、不整脈が５分間各４９回、８１回発生し、非揮発性メモリスタのコンダクタンスが上昇することを確認することができる。結果的に、非揮発性メモリスタのコンダクタンスの変化程度を通じて不整脈の程度を診断することができる。
【0117】
以上で説明した本発明の各実施例によると、単一特性のみを具現可能な既存の揮発性メモリスタ基盤のリザーバ素子と異なり、時定数の調整などが自由であり、多様な特性（カーネル特性）の具現が可能であるので、広い分野への適用が可能であり、遂行業務に合わせて最適化が可能な時間カーネル素子を具現することができる。また、本発明の各実施例によると、信号処理の正確性、効率性及び処理速度を向上させることができ、広い周波数領域の信号を処理できる時間カーネル素子を具現することができる。
【0118】
各実施例に係る時間カーネル素子は、非揮発性メモリスタでのスパイク信号発生、非揮発性メモリスタとレジスタとの間の電圧分配特性及び充電／放電の非対称的特性などによって多様な効果／利点を得ることができる。これと関連して、各実施例に係る時間カーネル素子は、既存の各技術に比べて約１０００倍～１００００倍速い速度及び約１００倍以上のエネルギー効率で信号処理を行うことができる。また、各実施例に係る時間カーネル素子は、レジスタの抵抗値及び／又はキャパシタの静電容量を調整することによって、例えば、約１Ｈｚ乃至１０ＭＨｚ範囲に至る広い周波数領域に該当する信号を処理することができる。また、各実施例に係る時間カーネル素子は、高い信号処理の正確性を有することができる。
【0119】
前記各実施例に係る時間カーネル素子を適用すると、優れた性能を有しながら多様な分野に適用可能な時間カーネルコンピューティングシステムを具現することができる。
【0120】
これに加えて、本発明の実施例では、回路構成成分の調節を通じて麻痺（ｐａｒａｌｙｓｉｓ）、過敏感覚（ｈｙｐｅｒｓｅｎｓｉｔｉｖｉｔｙ）などの現象を具現又は模写することができる。例えば、メモリスタコンダクタンスが電圧スパイクにのみ増加し、分配電圧には反応しないように設定することによって「麻痺」を具現することができる。一方、１回のパルスでキャパシタが完全に充電されないようにし、レジスタの抵抗を低く設定すると、連続的な刺激にも強く反応（過敏反応）させることができる。その他にも、多様な方式で本発明の実施例に係る素子及びシステムを活用することができる。
【0121】
本明細書では、本発明の好適な実施例に対して開示し、特定の用語が使用されたが、これは、本発明の記述内容を容易に説明し、発明の理解を促進するための一般的な意味で使用されたものに過ぎなく、本発明の範囲を限定しようとするものではない。ここに開示した実施例以外にも、本発明の技術的思想に基づいた他の変形例が実施可能であることは、本発明の属する技術分野で通常の知識を有する者にとって自明である。該当の技術分野で通常の知識を有する者であれば、図１乃至図１１を参照して説明した各実施例に係る時間カーネル素子、これを含む時間カーネルコンピューティングシステム及びこれらの動作方法が、本発明の技術的思想から逸脱しない範囲内で多様に置換、変更及び変形可能であることが分かるだろう。そのため、発明の範囲は、説明した実施例によって定められるものではなく、特許請求の範囲に記載の技術的思想によって定められなければならない。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【国際調査報告】