特表2023-551634 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特表2023-551634相変化メモリ・セル

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-12-12

(54)【発明の名称】相変化メモリ・セル

(51)【国際特許分類】

H10B 63/10 20230101AFI20231205BHJP

H10N 70/20 20230101ALI20231205BHJP

【ＦＩ】

H10B63/10

H10N70/20

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023522784

(86)(22)【出願日】2021-11-18

(85)【翻訳文提出日】2023-04-13

(86)【国際出願番号】 IB2021060692

(87)【国際公開番号】W WO2022123366

(87)【国際公開日】2022-06-16

(31)【優先権主張番号】17/114,594

(32)【優先日】2020-12-08

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬＢＵＳＩＮＥＳＳＭＡＣＨＩＮＥＳＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】ＮｅｗＯｒｃｈａｒｄＲｏａｄ，Ａｒｍｏｎｋ，ＮｅｗＹｏｒｋ１０５０４，ＵｎｉｔｅｄＳｔａｔｅｓｏｆＡｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡忠彦

(74)【復代理人】

【識別番号】110000316

【氏名又は名称】弁理士法人ピー・エス・ディ

(72)【発明者】

【氏名】オーケー、インジョ

(72)【発明者】

【氏名】バオ、ルキャン

(72)【発明者】

【氏名】サイモン、アンドルー、ハーバート

(72)【発明者】

【氏名】ブルー、ケビン

(72)【発明者】

【氏名】ソルニエ、ニコル

(72)【発明者】

【氏名】サラフ、イクバル、ラシッド

(72)【発明者】

【氏名】サンカラパンディアン、ムスマニカム

(72)【発明者】

【氏名】メータ、サンジャイ

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083GA05

5F083GA25

5F083GA27

5F083JA36

5F083JA37

5F083JA39

5F083JA40

5F083JA60

5F083KA00

5F083MA06

5F083MA16

(57)【要約】

半導体構造体は、誘電体層によって囲まれたヒータと、ヒータの上のプロジェクション・ライナと、プロジェクション・ライナの上方の相変化材料層と、相変化材料層の上部を囲む上部電極コンタクトとを含む。プロジェクション・ライナは、ヒータの上面を覆うことができる。プロジェクション・ライナは、相変化材料層を第２の誘電体層及びヒータから分離することができる。プロジェクション・ライナは、相変化材料層の結晶相及び非晶相に平行な導電経路を提供することができる。上部電極コンタクトは、金属ライナによって相変化材料層から分離することができる。半導体構造体は、ヒータの下方にあり、ヒータと電気的に接触する底部電極と、相変化材料層の上方にあり、相変化材料層と電気的に接触する上部電極とを含むことができる。

【特許請求の範囲】

【請求項1】

誘電体層によって囲まれたヒータと、
前記ヒータの上のプロジェクション・ライナであって、前記ヒータの上面を覆うプロジェクション・ライナと、
前記プロジェクション・ライナの上方の相変化材料層であって、前記プロジェクション・ライナは、前記相変化材料層を前記誘電体層及び前記ヒータから分離する、相変化材料層と、
前記相変化材料層の上部を囲む上部電極コンタクトであって、金属ライナによって前記相変化材料層から分離される、上部電極コンタクトと
を備える半導体構造体。

【請求項2】

前記ヒータの下方にあり、前記ヒータと電気的に接触する、底部電極と、
前記相変化材料層の上方にあり、前記相変化材料層と電気的に接触する、上部電極と
をさらに備える、請求項１に記載の構造体。

【請求項3】

前記上部電極の上方にあり、前記上部電極と直接接触する、マスク層と、
前記底部電極の下方にあり、前記底部電極と電気的に接触する、底部電極コンタクトと
をさらに備える、請求項２に記載の構造体。

【請求項4】

前記相変化材料層は、結晶相及び非晶相を含み、前記非晶相は、前記ヒータの真上にある、請求項１～請求項３のいずれか１項に記載の構造体。

【請求項5】

前記プロジェクション・ライナは、前記相変化材料層の前記結晶相及び前記非晶相に平行な導電経路を提供する、請求項４に記載の構造体。

【請求項6】

前記上部電極コンタクトは、ラップ・アラウンド・リング型の上部電極コンタクトである、請求項１～請求項５のいずれか１項に記載の構造体。

【請求項7】

前記上部電極コンタクトは、前記相変化材料層の側壁に沿って垂直に延びる、請求項１に記載の構造体。

【請求項8】

誘電体層によって分離された２つ又はそれより多い相変化メモリ・セルであって、各々が相変化材料層及びヒータを備える、２つ又はそれより多い相変化メモリ・セルと、
前記２つ又はそれより多い相変化メモリ・セルの上の２つ又はそれより多い上部電極コンタクトであって、金属ライナによって前記相変化メモリ・セルから分離され、前記相変化材料層の側壁部分に沿って垂直に延びる、２つ又はそれより多い上部電極コンタクトと
を備える、半導体構造体。

【請求項9】

前記相変化材料層は、結晶相及び非晶相を含み、前記非晶相は、前記ヒータの真上にある、請求項８に記載の構造体。

【請求項10】

前記２つ又はそれより多い相変化メモリ・セルの各々は、
第２の誘電体層によって囲まれたヒータと、
前記ヒータの上のプロジェクション・ライナであって、前記ヒータの上面を覆うプロジェクション・ライナと、
前記プロジェクション・ライナの上方の相変化材料層であって、前記プロジェクション・ライナは、前記相変化材料層を前記第２の誘電体層及び前記ヒータから分離する、相変化材料層と、
前記ヒータの下方にあり、前記ヒータと電気的に接触する、底部電極と、
前記相変化材料層の上方にあり、前記相変化材料層と電気的に接触する、上部電極と
を備える、請求項８に記載の構造体。

【請求項11】

前記上部電極の上方にあり、前記上部電極と直接接触する、マスク層と、
前記底部電極の下方にあり、前記底部電極と電気的に接触する、底部電極コンタクトと
をさらに備える、請求項９に記載の構造体。

【請求項12】

前記底部電極コンタクトの下方にあり、前記底部電極コンタクトと電気的に接触する、第１の金属層と、
前記上部電極コンタクトの上方にあり、前記上部電極コンタクトと電気的に接触する、第２の金属層と、
前記第１の金属層と前記第２の金属層との間にあり、前記第１の金属層及び前記第２の金属層と電気的に接触する、ビア・コンタクトと
をさらに備える、請求項１０に記載の構造体。

【請求項13】

前記プロジェクション・ライナは、前記相変化材料層の前記結晶相及び前記非晶相に平行な導電経路を提供する、請求項１０に記載の構造体。

【請求項14】

前記２つ又はそれより多い上部電極コンタクトは、ラップ・アラウンド・リング型の上部電極コンタクトである、請求項９～請求項１３のいずれか１項に記載の構造体。

【請求項15】

第２の誘電体層によって囲まれたヒータを形成することと、
前記ヒータの上に、前記ヒータの上面を覆うプロジェクション・ライナを堆積することと、
前記プロジェクション・ライナの上方に相変化材料層を堆積することであって、前記プロジェクション・ライナは、前記相変化材料層を前記第２の誘電体層及び前記ヒータから分離する、堆積することと、
前記相変化材料層の上部を囲む上部電極コンタクトを形成することであって、前記上部電極コンタクトは、金属ライナによって前記相変化材料層から分離される、形成することと
を含む方法。

【請求項16】

前記ヒータの下方に、前記ヒータと電気的に接触する底部電極を形成することと、
前記相変化材料層の上方に、前記相変化材料層と電気的に接触する上部電極を堆積することと
をさらに含む、請求項１５に記載に方法。

【請求項17】

前記上部電極の上方に、前記上部電極と直接接触するマスク層を堆積することと、
前記底部電極の下方に、前記底部電極と電気的に接触する底部電極コンタクトを形成することと
をさらに含む、請求項１６に記載の方法。

【請求項18】

前記相変化材料層は、結晶相及び非晶相を含み、前記非晶相は、前記ヒータの真上にある、請求項１５に記載の方法。

【請求項19】

前記プロジェクション・ライナは、前記相変化材料層の前記結晶相及び前記非晶相に平行な導電経路を提供する、請求項１８に記載の方法。

【請求項20】

前記上部電極コンタクトは、前記相変化材料層の側壁に沿って垂直に延びるラップ・アラウンド・リング型の上部電極コンタクトである、請求項１５～請求項１９のいずれか１項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に相変化メモリ・セルに関し、より具体的にはラップ・アラウンド・リング型電極コンタクト及びプロジェクション・ライナを有する相変化メモリを形成する方法並びに構造体に関する。

【背景技術】

【0002】

相変化メモリ・セルは、データ・ストレージのために使用することができる。相変化メモリ・セルは、不揮発性ランダム・アムセス・メモリである。相変化メモリ・セルの典型的な構成は、少なくとも２つの電極の間に配置され、それらに結合された相変化材料を含むことができる。相変化メモリ・セルが使用されているとき、相変化材料は、少なくとも２つの可逆的な変換が可能な相である非晶相及び結晶相の一方で動作することができる。非晶相及び結晶相は、互いに異なる。非晶相では、相変化材料は、結晶相に比べて明らかに高い抵抗を有する。相転移を容易にするために、所望の相転移を起こすことができるエネルギー、例えば、電気エネルギー、熱エネルギー、任意の他の適切な形態のエネルギー又はそれらの組み合わせが、相変化材料に供給される。

【0003】

結晶相から非晶相への変化を容易にするために、電圧パルスなどの電気エネルギーを電極の１つ、例えば底部電極に印加して、その電極又は実質的にその近傍の相変化材料を、その融点以上に加熱することができる。次いで、相変化材料は、そのガラス温度以下に急速に冷却される。このように取り扱われる相変化材料は、結晶相から非晶相に変換される。相変化材料には、このような相転移が起きた非晶質区域が生成される。

【発明の概要】

【0004】

本発明の一態様によれば、半導体構造体は、誘電体層によって囲まれたヒータと、ヒータの上のプロジェクション・ライナと、プロジェクション・ライナの上方の相変化材料層と、相変化材料の上部を囲む上部電極コンタクトとを備える。プロジェクション・ライナは、ヒータの上面を覆う。プロジェクション・ライナは、相変化材料層を第２の誘電体層及びヒータから分離する。上部電極コンタクトは、金属ライナによって相変化材料層から分離される。プロジェクション・ライナは、相変化材料層の結晶相及び非晶相に平行な導電経路を提供することができる。上部電極コンタクトは、相変化材料層の側壁に沿って垂直に延びることができるラップ・アラウンド・リング型の上部電極コンタクトとすることができる。半導体構造体は、ヒータの下方にあり、ヒータと電気的に接触する底部電極と、相変化材料層の上方にあり、相変化材料層と電気的に接触する上部電極とを含むことができる。半導体構造体は、上部電極の上方にあり、上部電極と直接接触するマスク層と、底部電極の下にあり、底部電極と電気的に接触する底部電極コンタクトとを含むことができる。相変化材料層は、結晶相及び非晶相を含むことができる。非晶相は、ヒータの真上に存在することができる。半導体構造体は、さらに、底部電極コンタクトの下方にあり、底部電極コンタクトと電気的に接触する第１の金属層と、上部電極コンタクトの上方にあり、上部電極コンタクトと電気的に接触する第２の金属層と、第１の金属層と第２の金属層との間にあり、第１の金属層及び第２の金属層と電気的に接触するビア・コンタクトとを含むことができる。

【0005】

本発明の別の実施形態によれば、半導体構造体は、誘電体層によって分離された２つ又はそれより多い相変化メモリ・セルを含むことができる。２つ又はそれより多い相変化メモリ・セルの各々は、相変化材料層及びヒータを含むことができる。半導体構造体は、２つ又はそれより多い相変化メモリ・セルの上の２つ又はそれより多い上部電極コンタクトを含むことができる。２つ又はそれより多い上部電極コンタクトは、金属ライナによって相変化メモリ・セルから分離することができる。２つ又はそれより多い上部電極コンタクトは、相変化材料層の側壁に沿って垂直に延びることができるラップ・アラウンド・リング型の上部電極コンタクトとすることができる。２つ又はそれより多い上部電極コンタクトは、相変化材料層の側壁部分に沿って垂直に延びることができる。相変化材料層は、結晶相及び非晶相を含むことができる。非晶相は、ヒータの真上に存在することができる。２つ又はそれより多い相変化メモリ・セルは、第２の誘電体層によって囲まれたヒータと、ヒータの上のプロジェクション・ライナと、プロジェクション・ライナの上方の相変化材料層と、ヒータの下方にあり、ヒータと電気的に接触する底部電極と、相変化材料層の上方にあり、相変化材料層と電気的に接触する上部電極とを含むことができる。プロジェクション・ライナは、ヒータの上面を覆うことができる。プロジェクション・ライナは、相変化材料層を第２の誘電体層及びヒータから分離することができる。プロジェクション・ライナは、相変化材料層の結晶相及び非晶相に平行な導電経路を提供することができる。半導体構造体は、上部電極の上方にあり、上部電極と直接接触するマスク層と、底部電極の下方にあり、底部電極と電気的に接触する底部電極コンタクトとを含むことができる。半導体構造体は、さらに、底部電極コンタクトの下方にあり、底部電極コンタクトと電気的に接触する第１の金属層と、上部電極コンタクトの上方にあり、上部電極コンタクトと電気的に接触する第２の金属層と、第１の金属層と第２の金属層との間にあり、第１の金属層及び第２の金属層と電気的に接触するビア・コンタクトとを含むことができる。

【0006】

本発明の別の実施形態により、方法は、第２の誘電体層によって囲まれたヒータを形成することと、ヒータの上にプロジェクション・ライナを堆積することと、プロジェクション・ライナの上方に相変化材料層を堆積することと、相変化材料層の上部を囲む上部電極コンタクトを形成することとを含む。相変化材料層は、結晶相及び非晶相を含むことができる。非晶相は、ヒータの真上に存在することができる。プロジェクション・ライナは、ヒータの上面を覆うことができる。プロジェクション・ライナは、相変化材料層を第２の誘電体層及びヒータから分離することができる。プロジェクション・ライナは、相変化材料層の結晶相及び非晶相に平行な導電経路を提供することができる。上部電極コンタクトは、金属ライナによって相変化材料層から分離することができる。上部電極コンタクトは、相変化材料層の側壁に沿って垂直に延びるラップ・アラウンド・リング型の上部電極コンタクトとすることができる。本方法は、ヒータの下方に、ヒータと電気的に接触する底部電極を形成することと、相変化材料層の上方に、相変化材料層と電気的に接触する上部電極を堆積することとを含むことができる。本方法は、上部電極の上方に、上部電極と直接接触するマスク層を堆積することと、底部電極の下方に、底部電極と電気的に接触する底部電極コンタクトを形成することとを含むことができる。

【図面の簡単な説明】

【0007】

以下の詳細な説明は、実施例として与えられ、本発明を単にそれに限定することを意図したものではなく、添付の図面と併せて最もよく認識されるであろう。

【0008】

【図1】例示的な一実施形態による、第２の誘電体層内のヒータを示す断面図である。

【図2】例示的な一実施形態による、ヒータの上方のプロジェクション・ライナを示す断面図である。

【図3】例示的な一実施形態による、ヒータの上方の相変化材料層、上部電極、及びマスク層を示す断面図である。

【図4】例示的な一実施形態による、金属ライナ及びビア・コンタクトを有する上部電極コンタクト示す、断面Ｘ－Ｘ及びＹ－Ｙに沿った断面図である。

【図5】例示的な一実施形態による、ヒータの上方のプロジェクション・ライナを示す断面図である。

【図6】例示的な一実施形態による、ヒータの上方の相変化材料層、上部電極、及びマスク層を示す断面図である。

【図7】例示的な一実施形態による、金属ライナ及びビア・コンタクトを有する上部電極コンタクトを示す、断面Ｘ－Ｘ及びＹ－Ｙに沿った断面図である。

【0009】

図面は、必ずしも縮尺どおりではない。図面は略図に過ぎず、本発明の特定のパラメータを描くことを意図したものではない。図面は、本発明の典型的な実施形態のみを描くことを意図したものである。図面において、同様の番号は同様の要素を表す。

【発明を実施するための形態】

【0010】

本明細書において、特許請求される構造体及び方法の詳細な実施形態が開示されるが、開示される実施形態は、様々な形態で具体化することができる特許請求される構造体及び方法の例示にすぎないことを理解されたい。しかし、本発明は、多くの異なる形態で具体化することができ、本明細書で明らかにされる例示的な実施形態に限定されると解釈されるべきではない。むしろ、これらの例示的な実施形態は、本開示が十分かつ完全となるように、及び、当業者に本発明の範囲を十分に伝えるように、提供される。本説明中、周知の特徴及び技術は、提示される実施形態を不必要に不明瞭にすることを避けるために、省略されている場合がある。

【0011】

以後の説明のために、用語「上方（ｕｐｐｅｒ）」、「下方（ｌｏｗｅｒ）」、「右（ｒｉｇｈｔ）」、「左（ｌｅｆｔ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「上部（ｔｏｐ）」、「低部（ｂｏｔｔｏｍ）」及びそれらの派生語は、図面中に方向付けされた、開示される構造体及び方法に関連する。用語「重ねる（ｏｖｅｒｌｙｉｎｇ）」、「上に（ａｔｏｐ）」、「上に（ｏｎｔｏｐ）」、「の上に配置される（ｐｏｓｉｔｉｏｎｅｄｏｎ）」又は「頂上に配置される（ｐｏｓｉｔｉｏｎｅｄａｔｏｐ）」は、第１の要素、例えば第１の構造体が、第２の要素、例えば第２の構造体の上に存在するが、介在する要素、例えば界面構造体が、第１の要素と第２の要素との間に存在してもよいことを意味する。用語「直接接触」は、第１の要素、例えば第１の構造体と、第２の要素、例えば第２の構造体とが、２つの要素の界面に中間の導電層、絶縁層又は半導体層が何もなく接続されることを意味する。

【0012】

本発明の実施形態の提示を不明瞭にしないように、以下の詳細の説明において、当技術分野において既知の幾つかの加工ステップ又は操作は、提示のため及び例示のために組み合わせられている場合があり、詳細には説明されていない場合もある。他の場合には、当技術分野において既知の幾つかの加工ステップ又は操作は、全く説明されていない場合がある。以下の説明は、むしろ、本発明の様々な実施形態の顕著な特徴又は要素に焦点が当てられることを理解されたい。

【0013】

相変化メモリ・セルが使用されているとき、相変化材料は、少なくとも２つの可逆的に変換可能な相である非晶相及び結晶相の一方で動作することができる。非晶相及び結晶相はまた、非晶状態及び結晶状態と呼ぶこともできる。相変化材料の非晶状態は、高抵抗及び低コンダクタンスを示し、一方、相変化材料の結晶状態は、低抵抗及び高コンダクタンスを示す。非晶状態及び結晶状態を利用して、相変化メモリ・セルの種々のデータ値をプログラムすることができる。

【0014】

相変化メモリ・セルの種々のデータ値のプログラミングは、例えば、底部電極及び上部電極などの電極を使用して相変化材料に適切な電圧を印加することによって達成することができる。印加される電圧に応じて、相変化材料は、結晶状態から非晶状態に、又はその逆に変化する。さらに、相変化メモリ・セルは、種々のプログラミング・レベルを有することができる。各々のプログラミング・レベルは、相変化材料をプログラムするために相変化材料に印加された異なる電圧に対応することができる。相変化メモリ・セルがプログラムされると、電極を使用して読み出し電圧を印加し、その相変化材料レベルで格納された情報を引き出すことができる。読み出し電圧は、読み出し電圧の印加がプログラムされたセル状態を乱さないことを確実にするように、十分に低くすることができる。

【0015】

しかし、相変化メモリ・セルがプログラムされると、相変化メモリ・セルの抵抗は、抵抗ドリフトを示す又は経験する可能性がある。より具体的には、抵抗ドリフトを示し得るのは非晶状態である。すなわち、相変化メモリ・セルの非晶状態における抵抗は、時間が経つにつれて大きくなり得る。相変化メモリ・セルの抵抗は、抵抗ドリフトのために予測不能である。従って、抵抗ドリフトを軽減し、相変化材料の抵抗を予測可能で再現性のあるものにすることが有利であろう。さらに、抵抗ドリフトを軽減することによって、相変化メモリ・セルが、印加されるプログラミング・パルスによって直線的に変化することができる抵抗を示すことが可能になる。

【0016】

相変化メモリ・セルのいずれの属性をも損なわずに抵抗ドリフトを軽減するために、本発明の実施形態は、ラップ・アラウンド・リング型の電極コンタクト及びプロジェクション・ライナを有する相変化メモリ・セル構造体及びその構造体を製造する方法を提供する。

【0017】

図１～図４は、一実施形態による、ラップ・アラウンド・リング型電極コンタクト及びプロジェクション・ライナを有する相変化メモリ・セルを形成する例示的な方法ステップを示す。図１～図３は、断面線Ｘ－Ｘに沿って描かれた断面図である。図４は、断面線Ｘ－Ｘ及び断面線Ｙ－Ｙに沿って描かれた断面図である。

【0018】

次に図１を参照すると、一実施形態による構造体１００が示されている。構造体１００は、金属層１０２、ＮＢＬＯＫ１０４、第１の誘電体層１０６、バリア層１０８、底部電極１１０、底部電極コンタクト１１２、第２の誘電体層１１４、及びヒータ１１６を含むことができる。金属層１０２は、例えば銅などの金属で作成することができる。金属層１０２は、第１の金属層と呼ばれることがある。ＮＢＬＯＫ１０４は、銅チップに使用されるバリア膜である。ＮＢＬＯＫ１０４は、窒素ドープされた炭化シリコン又は炭素ドープされた窒化シリコンで作成することができる。ＮＢＬＯＫ１０４は、金属層１０２の上に、標準的な堆積法を使用して形成することができる。ＮＢＬＯＫ１０４は、第１のＮＢＬＯＫと呼ばれることがある。

【0019】

第１の誘電体層１０６は、ＮＢＬＯＫ１０４の上面に、既知の堆積技術、例えば、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、又は物理気相堆積（ＰＶＤ）などを使用して堆積することができる。第１の誘電体層１０６は、任意の適切な低κ誘電体材料、ＴＥＯＳ、又はＴＥＯＳとＮＢＬＯＫの２重層で作成することができる。底部電極１１０は、第１の誘電体層１０６のトレンチ内に形成することができる。トレンチ（図示せず）が形成されると、例えばＡＬＤなどの既知の堆積技術を用いて、バリア層１０８を共形堆積することができる。バリア層１０８は、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、又はそれらの任意の組み合わせで作成することができる。バリア層１０８は、底部電極１１０を形成する材料が第１の誘電体層１０６に移動するのを防止する。次に、トレンチが、例えば、銅、タングステン、コバルト、又はアルミニウムなどの導電性金属で充填されて、底部電極１１０を形成する。基板１００の上面から余分な材料を除去するために、例えば化学機械研磨（ＣＭＰ）などの平坦化プロセスが行われる。

【0020】

底部電極１１０に加えて、本構造体は、底部電極コンタクト１１２を含む。底部電極コンタクト１１２は、標準的な堆積及びリソグラフィ法を使用して形成することができる。底部電極コンタクト１１２は、電流が底部電極１１０及び底部電極コンタクト１１２を通して流れることを可能にするために、例えば、銅、タングステン、コバルト、又はアルミニウムなどの導電性金属で作成することができる。底部電極コンタクト１１２は、底部電極１１０の下方にあり、それと電気的に接触する。底部電極コンタクト１１２は、金属層１０２の上方にあり、それと電気的に接触する。２つの底部電極１１０及び２つの底部電極コンタクト１１２が図示されているが、本発明の実施形態は、任意の数の底部電極１１０及び底部電極コンタクト１１２を含むことができることを認識されたい。

【0021】

底部電極１１０が形成されると、第２の誘電体層１１４が、既知の堆積技術、例えば、ＡＬＤ、ＣＶＤ、又はＰＶＤなどを使用して、構造体１００の上面に堆積される。第２の誘電体層１１４は、例えば窒化シリコンなどの誘電体材料で、約５０ｎｍの厚さに作成することができる。

【0022】

図１の参照を続けると、ヒータ１１６が、底部電極１１０がヒータ１１６の下方にあり、それと電気的に接触するように、底部電極１１０の上方の第２の誘電体層１１４に形成される。ヒータ１１６は、第２の誘電体層１１４によって囲まれる。２つのヒータが図示されているが、本発明の実施形態は、任意の数のヒータ１１６を含むことができることを認識されたい。一実施形態において、各々のヒータ１１６は、外側層１１８、中間層１２０、及び内側層１２２を含む。代替的な実施形態において、ヒータ１１６は、例えば、中間層１２０を構成する材料などの単一材料で作成することができる。

【0023】

ヒータ１１６は、第２の誘電体層１１４を通って底部電極１１０まで延び、トレンチ内に形成される。第２の誘電体層１１４を除去してヒータ１１６を形成するために、フォトレジストなどのレジストを堆積し、パターン形成することができる。パターン形成されたレジストをエッチング・マスクとして使用して、第２の誘電体層１１４を底部電極１１０が露出するまで除去するように、反応性イオン・エッチング（ＲＩＥ）などのエッチング・プロセスを行うことができる。外側層１１８は、例えばＡＬＤなどの堆積プロセスを使用して、トレンチ内に約５ｎｍの厚さまで共形堆積することができる。外側層１１８は、例えばＴａＮなどの材料で作成することができる。中間層１２０は、例えばＡＬＤなどの堆積プロセスを使用して、トレンチ内で外側層１１８の上に約６ｎｍの厚さまで共形堆積することができる。中間層１２０は、例えばＴｉＮなどの材料で作成することができる。内側層１２２は、例えばＡＬＤなどの堆積プロセスを使用して、トレンチを充填するように、中間層１２０の上に約２０ｎｍの厚さまで共形堆積することができる。中間層１２０は、外側層１１８と内側層１２２との間に存在する。内側層１２２は、例えばＴａＮなどの材料で作成することができる。内側層１２２は、中間層１２０によって囲まれる。ヒータ１１６が形成されると、構造体１００の上面に残っている外側層１１８、中間層１２０、及び内側層１２２の余分な部分を除去するために、ＣＭＰプロセスを使用することができる。

【0024】

次に図２を参照すると、一実施形態による、プロジェクション・ライナ１２４を有する構造体１００が示されている。プロジェクション・ライナ１２４は、例えばＡＬＤなどの堆積プロセスを使用して、ヒータ１１６及び第２の誘電体層１１４を覆うように、構造体１１０の上面に堆積される。プロジェクション・ライナ１２４は、例えば非晶質炭素又は非晶質シリコンなどの半導体材料で作成することができる。プロジェクション・ライナ１２４は、金属又は窒化金属で作成することもでき、その場合、金属コンポーネントは、例えば、モリブデン、タングステン、チタン、タンタルなどの耐火材料とすることができる。例えば、プロジェクション・ライナ１２４は、ＴａＮで作成することができる。プロジェクション・ライナ１２４は、電流が底部電極１１０から相変化材料層を通って上部電極まで、相変化材料層の非晶質部分を迂回して流れることを可能にする。

【0025】

プロジェクション・ライナ１２４が構造体１００の上面に堆積され、ヒータ１１６及び第２の誘電体層１１４の上面を覆った後、次にプロジェクション・ライナ１２４は、パターン形成される（図示せず）。パターン形成は、リソグラフィ及びエッチングによって行うことができる。プロジェクション・ライナ１２４の特定の部分を除去するように、例えばＲＩＥプロセスなどのエッチング・プロセスを行うことができる。結果として得られる構造体１００は、ヒータ１１６の真上に残るプロジェクション・ライナ１２４の部分を含む。プロジェクション・ライナ１２４は、ヒータ１１６の上面を超えて横方向に延びるが、プロジェクション・ライナ１２４は、第２の誘電体層１１４の上面全体にわたって横方向に延びるものではない。

【0026】

次に図３を参照すると、一実施形態による、相変化材料層１２６、上部電極１２８、及びマスク層１３０を有する構造体１００が示されている。相変化材料層１２６は、ＡＬＤなどの既知の堆積法を使用して、構造体１００の上面に堆積することができる。相変化材料層１２６は、結晶相１２６ａ及び非晶相１２６ｂの両方を含むことができる。非晶相１２６ｂは、ヒータ１１６の真上に存在することができる。相変化材料層１２６は、好ましくはカルコゲニドをベースとする材料を含む種類の材料から形成することができる。カルコゲンは、周期表のＶＩ族の部分を形成する４つの元素、酸素（Ｏ）、イオウ（Ｓ）、セレン（Ｓｅ）、及びテルル（Ｔｅ）のいずれかを含む。カルコゲニドは、カルコゲンと、より電気的に陽性の元素又はラジカルとの化合物を含む。カルコゲニド合金は、カルコゲニドと、遷移金属のような他の材料との組み合わせを含む。カルコゲニド合金は、通常、元素の周期表のＩＶ族からの１つ又は複数の元素、例えば、ゲルマニウム（Ｇｅ）及びスズ（Ｓｎ）を含む。カルコゲニド合金は、アンチモン（Ｓｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及び銀（Ａｇ）のうちの１つ又は複数を含んだ化合物を含むことが多い。

【0027】

技術文献には、Ｇａ／Ｓｂ、Ｉｎ／Ｓｂ、Ｉｎ／Ｓｅ、Ｓｂ／Ｔｅ、Ｇｅ／Ｔｅ、Ｇｅ／Ｓｂ／Ｔｅ、Ｉｎ／Ｓｂ／Ｔｅ、Ｇａ／Ｓｅ／Ｔｅ、Ｓｎ／Ｓｂ／Ｔｅ、Ｉｎ／Ｓｂ／Ｇｅ、Ａｇ／Ｉｎ／Ｓｂ／Ｔｅ、Ｇｅ／Ｓｎ／Ｓｂ／Ｔｅ、Ｇｅ／Ｓｂ／Ｓｅ／Ｔｅ及びＴｅ／Ｇｅ／Ｓｂ／Ｓの合金を含む、多くの相変化に基づくメモリ材料が記載されている。Ｇｅ／Ｓｂ／Ｔｅ合金のファミリでは、広範囲の合金組成物が加工可能である。この組成物は、ＴｅＧｅ．Ｓｂ_{１００－（ａ＋ｂ）}のように特徴付けることができる。より一般的には、クロム（Ｃｒ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、及びそれらの混合物又は合金をＧｅ／Ｓｂ／Ｔｅと組み合わせて、プログラム可能な抵抗特性を有する相変化合金を形成することができる。

【0028】

上部電極１２８は、電流が底部電極１１０から相変化材料層１２６を通って上部電極１２８まで流れることができるように、相変化材料層１２６の上に堆積される。上部電極１２８は、相変化材料層１２６の上方にあり、それと電気的に接触する。上部電極１２８を形成するために、既知の適切な堆積技術、例えば、ＡＬＤ、ＣＶＤ、又はＰＶＤなどを使用することができる。上部電極１２８は、相変化材料層１２６と直接接触する。上部電極１２８は、例えばＴｉＮなどの底部電極１１０と実質的に同じ導電性材料から作成することができる。

【0029】

マスク層１３０は、上部電極１２８の上に、既知の堆積技術を用いて堆積される。マスク層１３０は、上部電極１２８と直接接触する。マスク層１３０は、誘電体材料、例えば、二酸化シリコン、窒化シリコン、若しくは酸窒化シリコン又はそれらの組み合わせなどで作成することができる。幾つかの実施形態において、マスク層１３０は、通常の堆積プロセス、例えばＣＶＤ又はＰＶＤなどを使用して、形成することができる。次いで、マスク層１３０は、パターン形成される（図示せず）。パターン形成は、リソグラフィ及びエッチングによって行うことができる。マスク層１３０、上部電極１２８、及び相変化材料層１２６の部分を除去するために、例えば、ＲＩＥプロセスのようなエッチング・プロセスを行うことができる。結果として得られる構造体１００は、第１のプロジェクション・ライナ１２４、相変化材料層１２６、上部電極１２８、及びマスク層１３０の、ヒータ１１６の真上に残っている部分を含む。

【0030】

次に図４を参照すると、一実施形態による、第３の誘電体層１３２、上部電極コンタクト１３６、ビア・コンタクト１３８、第２のＮＢＬＯＫ１４０及び第２の金属層１４２を有する構造体１００が示されている。マスク層１３０がパターン形成された後、第３の誘電体層１３２が、マスク層１３０及び第２の誘電体層１１４の上面を覆うように、構造体１００の上面に堆積される。第３の誘電体層１３２は、例えば、窒化シリコン、シリコン・ベースの低κ誘電体、又はＴＥＯＳなどの任意の適切な誘電体材料で作成することができる。既知の適切な堆積技術、例えば、ＡＬＤ、ＣＶＤ、又はＰＶＤなどを用いて、第３の誘電体層１３２を形成することができる。第３の誘電体層１３２は、低い熱伝導度を有する材料で作成される。その結果、第３の誘電体層１３２は、断熱材として機能する。第３の誘電体層１３２を形成する材料の余分な部分を構造体１００の上面から除去するために、例えばＣＭＰなどの平坦化プロセスが行われる。

【0031】

構造体１００は、ビア・コンタクト開口及び上部電極コンタクト開口（図示せず）を生成するようにパターン形成される。上部電極コンタクト開口は、第３の誘電体層１３２の上面からマスク層１３０を通って上部電極１２８まで延びる。上部電極コンタクト開口は、相変化材料層１２６の上面の下方まで垂直に延びる。ビア開口は、第３の誘電体層１３２の上面から第２及び第１の誘電体層１１４、１０６を通り、ＮＢＬＯＫ１０４を通って、金属層１０２まで延びる。

【0032】

開口が形成されると、次に金属ライナ１３４が、既知の堆積技術を用いて上部電極開口内に共形堆積される。金属ライナ１３４は、ＴａＮ、ＴｉＮ、又はそれらの任意の組み合わせで作成することができる。次に、開口が、導電性材料、例えば、銅、タングステン、コバルト、又はアルミニウムなどで充填され、上部電極コンタクト１３６を形成する。上部電極開口内に金属ライナ１３４を有することによって、導電性材料が上記の開口内に良好に形成されることが可能になる。

【0033】

上部電極コンタクト１３６は、マスク層１３０及び上部電極１２８を通って相変化材料層１２６内まで垂直に下方に延びる。その結果、上部電極コンタクト１３６の一部は、相変化材料層１２６の上部を取り囲む。上部電極コンタクト１３６は、上部電極１２８と電気的に接触する。上部電極コンタクト１３６の底部は、マスク層１３０、上部電極１２８、及び相変化材料層１２６の上部の周りのリングを形成する。

【0034】

プロジェクション・ライナ１２４をラップ・アラウンド・リング型上部電極コンタクト１３６と組み合わせて有することにより、抵抗ドリフト係数が改善し、必要なプログラミング電流が低減する。さらに、上部電極１２８の上にマスク層１３０を有することにより、熱が上部電極１２８及び相変化材料層１２６を通して散逸することが可能になる。このことは次に、より絶縁性の良いより長い熱経路を提供し、必要なプログラミング電流を低減させる。例えば、読み出し中、電圧を底部電極１１０に印加することができ、電流は、底部電極から上部電極１２８に流れることができる。第１のプロジェクション・ライナ１２４の抵抗は、プロジェクション・ライナ１２４が書き込み動作（その際に相転移が起こる）に僅かな影響を及ぼすが、読み出し動作には大きな影響を及ぼすように、選択される。これは、非晶相１２６ｂの電気的輸送が非常に非線形であるために、実際に可能である。高電場では、非晶質材料は、いわゆる電子閾値スイッチングを起こし、低抵抗状態（オン状態）となる。従って、高電場の書き込みプロセス中に、プロジェクション・ライナ１２４の抵抗が、非晶相１２６ｂのオン状態抵抗より著しく高くなる場合、大部分の電流は相変化材料層１２６を通して流れることになる。

【0035】

しかし、低電場の読み出しプロセスの間、電流は、高抵抗の非晶相１２６ｂを迂回し、それに平行な第１のプロジェクション・ライナ１２４の部分を通して流れる。従って、デバイスの抵抗は、プロジェクション・ライナ１２４のその部分の抵抗によって支配され、非晶相／結晶相の構成の良い尺度となる。典型的に非晶相１２６ｂの長さに格納される情報は、ある意味で、プロジェクション・ライナ１２４に射影される。プロジェクション・ライナ１２４が読み出し及び書き込み動作の両方の際に存在する場合にも、「射影」は読み出しプロセスの際にのみ起こるように設計されることに留意されたい。従って、プロジェクション・ライナ１２４は、相変化材料層１２６の結晶相１２６ａ及び非晶相１２６ｂに平行な導電経路を提供する。プロジェクション・ライナ１２４は、非晶相１２６ｂの周囲で電流を迂回する平行抵抗器として機能する。

【0036】

図４を続けて参照すると、ビア・コンタクト１３８を形成するために、初めに、バリア層１０８がビア開口内に堆積される。次に、ビア開口が、例えば、銅、タングステン、コバルト、又はアルミニウムなどの導電性材料で充填される。次に、構造体１００の上面から余分な材料を除去するためにＣＭＰプロセスを行うことができる。ビア・コンタクト１３８は、第１の金属層１０２と第２の金属層１４２との間にあり、それらと電気的に接触する。

【0037】

上部電極コンタクト１３６及びビア・コンタクト１３８が形成された後、構造体１００は、さらに、第２のＮＢＬＯＫ１４０及び第２の金属層１４２を形成するための加工を受ける。既知の堆積技術を使用して、第２のＮＢＬＯＫ１４０を構造体１００の上面に堆積することができる。第２のＮＢＬＯＫ１４０は、ＮＢＬＯＫ１０４と実質的に同じ材料で作成することができる。第２のＮＢＬＯＫ１４０の上に、既知の堆積技術を使用して、第２の金属層１４２を堆積することができる。第２の金属層１４２は、第１の金属層１０２と実質的に同じ材料から作成される。第２の金属層１４２の底面は、上部電極コンタクト１３６の上面及びビア・コンタクト１３８の上面と直接接触する。次いで、第２の金属層１４２がパターン形成され、第４の誘電体層１４４が堆積される。第４の誘電体層１４４は、第１の誘電体層１０６と実質的に同じ材料で作成される。

【0038】

図１～図４は、第１のプロジェクション・ライナ１２４、金属ライナ１３４及びラップ・アラウンド・リング型上部電極コンタクト１３６を有する相変化メモリ・セルを製造する方法を提供する。ラップ・アラウンド・リング型上部電極コンタクト１３６を上部電極１２８の上のマスク層１３０と組み合わせて有することは、相変化メモリ・セルをより良好に絶縁するのに役立つ。このことは、次に、プログラミング電流を低減させることができる。

【0039】

相変化メモリ・セルは、相変化材料層１２６の非晶相１２６ａの形状のために、マッシュルーム型相変化メモリ・セルと呼ぶことができる。結果として得られる構造体１００は、図４に示されるように、第１及び第２のプロジェクション・ライナ１２４、１３４及びラップ・アラウンド・リング型の上部電極コンタクト１３６を含む。プロジェクション・ライナ１２４は、第２の誘電体層１１４を相変化材料層１２６から分離する。金属ライナ１３４は、上部電極コンタクト１３６を生成するために上部電極コンタクト開口が充填される前に、上部電極コンタクト開口を裏打ちするために使用される。その結果、金属ライナ１３４が上部電極コンタクト１３６を取り囲む。ラップ・アラウンド・リング型の上部電極コンタクト１３６を有することにより、読出し電流の経路を調節することが可能になる。この調節は、上部電極コンタクト開口のパターン形成の間に行うことができる。例えば、上部電極コンタクト開口は、相変化材料層１２６の側壁に沿ってさらに垂直に延びるようにパターン形成され、それにより、プロジェクション・ライナ１２４と金属ライナ１３４との間のギャップを減少させることができる。

【0040】

プロジェクション・ライナ１２４は、相変化材料層１２６の結晶相１２６ａ及び非晶相１２６ｂに平行な導電経路を提供し、それにより、電流読み取り中の抵抗ドリフト係数を軽減する。プロジェクション・ライナ１２４は、非晶相１２６ｂの周囲の電流を迂回させる平行抵抗として機能する。相変化材料層１２６の非晶相１２６ｂは、抵抗ドリフトを経験するので、非晶相１２６ｂが主抵抗となる。プロジェクション・ライナ１２４は、非晶相１２６ｂの下の代替的な電流経路を提供する。プロジェクション・ライナ１２４に沿って流れる電流からの抵抗は、相変化メモリ・セルの読み出しＲＥＳＥＴ抵抗を提供する。さらに、プロジェクション・ライナ１２４と、ラップ・アラウンド・リング型上部電極コンタクト１３６との組み合わせは、電流が、プロジェクション・ライナ１２４を通り、結晶相１２６ａを通って上部電極コンタクト１３６まで、より容易に流れることを可能にする。

【0041】

第１のプロジェクション・ライナ１２４及びラップ・アラウンド・リング型上部電極コンタクト１３６を有する相変化メモリ・セルを製造する別の実施形態が、添付の図５～図７を参照しながら以下で詳細に説明される。図５、図６は、断面線Ｘ－Ｘに沿って描かれた断面図である。図７は、断面線Ｘ－Ｘ及び断面線Ｙ－Ｙに沿って描かれた断面図である。本実施形態においては、相変化材料層１２６が、ヒータ１１６の上方で分離される。

【0042】

次に図５を参照すると、本発明の一実施形態による、ヒータ形成（図１に関連して前述された）後の製造の中間状態における構造体２００が示されている。構造体２００は、図１に関連して詳細に前述された構造体１００に、全ての点で実質的に同様であるが、本実施形態において、構造体２００は、プロジェクション・ライナ１２４の２つの分離した部分を含む。

【0043】

図１の構造体１００で開始すると、プロジェクション・ライナ１２４は、例えばＡＬＤなどの堆積プロセスを使用して、ヒータ１１６及び第２の誘電体層１１４の上面を覆うようの、構造体１００の上面に堆積される。次に、プロジェクション・ライナ１２４は、パターン形成される（図示せず）。パターン形成は、リソグラフィ及びエッチングによって行うことができる。真下にヒータ１１６を有しない第２の誘電体層１１４の上面から、プロジェクション・ライナ１２４の特定の部分を除去するように、例えばＲＩＥプロセスなどのエッチング・プロセスを行うことができる。さらに、プロジェクション・ライナ１２４の部分は、ヒータ１１６の間に位置する第２の誘電体層１１４の上面からも除去される。その結果、プロジェクション・ライナ１２４の部分は、ヒータ１１６の上面と、ヒータ１１６を囲む第２の誘電体層の上面との上を延びる。

【0044】

次に図６を参照すると、一実施形態による、相変化材料層１２６、上部電極１２８、及びマスク層１３０を有する構造体２００が示されている。初めに、相変化材料層１２６が、構造体２００の上面に堆積される。次に、上部電極１２８が相変化材料層１２６の上に堆積され、次いで、上部電極１２８の上にマスク層１３０の堆積が行われる。相変化材料層１２６、上部電極１２８、及びマスク層１３０は、例えば、ＣＶＤ、ＰＶＤ、又はＡＬＤなどの既知の堆積技術を用いて堆積することができる。

【0045】

堆積された後、マスク層１３０はパターン形成される（図示せず）。パターン形成は、リソグラフィ及びエッチングによって行うことができる。マスク層１３０、上部電極１２８、及び相変化材料層１２６の部分を除去し、それにより、ヒータ１１６の間で第２の誘電体層１１４の上面が露出するように、例えばＲＩＥプロセスなどのエッチング・プロセスを行うことができる。

【0046】

ヒータ１１６の間におけるマスク層１３０、上部電極１２８、及び相変化材料層１２６の部分を除去することによって、マスク層１３０の上面から上部電極１２８及び相変化材料層１２６を通って第２の誘電体層１１４の露出した上面まで伸びる開口が生成される。マスク層１３０、上部電極１２８、及び相変化材料層１２６の部分は、第２の誘電体層１１４内のヒータ１１６を含まない構造体２００の区域からも除去される。図６に示される、結果として得られる構造体２００は、２つの相変化メモリ・セルと共に２つのヒータ１１６を含む。その結果、１つのヒータ１１６、例えば左のヒータ１１６の加熱は、第２のヒータ１１６、例えば右のヒータの上の相変化メモリ層１２６には影響しないであろう。

【0047】

次に図７を参照すると、構造体２００は、図４を参照しながら詳細に説明された付加的な加工を受ける。図７に示される結果として得られる構造体と、図４に示される結果として得られる構造体１００とは、いずれの構造体もプロジェクション・ライナ１２４を含むので、実質的に同じである。プロジェクション・ライナ１２４は、自己整合型である。両方の構造体１００、２００において、プロジェクション・ライナ１２４は、ヒータ１１６の上を横方向に延びて、ヒータ１１６の上面及び周囲の第２の誘電体層１１４の上面を、相変化材料層１２６の底面から分離する。両方の構造体１００、２００における金属ライナ１３４は、上部電極コンタクト１３６を囲み、相変化材料層１２６、上部電極１２８、及びマスク層１３０から上部電極コンタクト１３６を分離する。

【0048】

図７に示される構造体２００は、第３の誘電体層１３２によって分離される２つの相変化メモリ・セルを含む。２つの相変化メモリ・セルの各々は、底部電極１１０、ヒータ１１６、相変化材料層１２６、及び上部電極１２８を含む。構造体２００はさらに、２つの上部電極コンタクト１３６を含む。各々の上部電極コンタクト１３６は、マスク層１３０、上部電極１２８、及び相変化材料層１２６の上部を囲むリング型の電極コンタクトである。上部電極コンタクト１３６は、マスク層１３０、上部電極１２８、及び相変化材料層１２６の側壁部分に沿って垂直に延びる。

【0049】

上述された本発明の実施形態は、ラップ・アラウンド・リング型上部電極コンタクト１３６と共にプロジェクション・ライナ１２４を含む相変化メモリ・セルを形成する方法及び構造体を例示する。プロジェクション・ライナ１２４とラップ・アラウンド・リング型上部電極コンタクト１３６との組み合わせは、底部電極１１０から上部電極１２８への、相変化材料層１２６の非晶相１２８ｂを迂回する電流経路を提供することによって、抵抗ドリフトを軽減する。これにより、抵抗ドリフト係数を、約０.００５～０.０１の範囲から約０.００１～０.００５の範囲に改善することができる。さらに、ラップ・アラウンド・リング型上部電極コンタクト１３６を有することにより、相変化メモリ・セルの熱的利益が提供され、相変化メモリ・セルのプログラミング電流を低減させることができる。

【0050】

本発明の様々な実施形態の説明が例示のために提示されているが、網羅的であること又は開示された実施形態に限定されることを意図したものではない。当業者には、説明された実施形態の範囲から逸脱しない多くの修正形及び変化形が明白となるであろう。本明細書で使用された用語法は、実施形態の原理、実際的用途、又は市場に見られる技術を超える技術的改善を最もよく説明するために、或いは、他の当業者が本明細書で開示された実施形態を理解できるように、選択されたものである。

【図1】