▶ ホアウェイ・テクノロジーズ・カンパニー・リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-13
(54)【発明の名称】シミュレーション試験方法、装置及びシステム
(51)【国際特許分類】
G08G 1/00 20060101AFI20231206BHJP
【ＦＩ】
G08G1/00 A
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023533766
(86)(22)【出願日】2021-11-24
(85)【翻訳文提出日】2023-07-05
(86)【国際出願番号】 CN2021132662
(87)【国際公開番号】W WO2022116873
(87)【国際公開日】2022-06-09
(31)【優先権主張番号】202011408608.X
(32)【優先日】2020-12-03
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】504161984
【氏名又は名称】ホアウェイ・テクノロジーズ・カンパニー・リミテッド
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】コン、ホンウェイ
(72)【発明者】
【氏名】チェン、チャンフイ
(72)【発明者】
【氏名】ワン、ウェンジエ
【テーマコード（参考）】
5H181
【Ｆターム（参考）】
5H181AA01
5H181CC02
5H181CC03
5H181CC04
5H181CC11
5H181CC14
5H181EE02
5H181FF10
(57)【要約】
本願の実施形態は、シミュレーション試験方法、装置、及びシステムを提供し、シミュレーション試験分野に関する。方法は、各仮想センサの処理遅延を取得する段階；各処理遅延がプリセット条件を満たすかどうかを判定する段階；任意の処理遅延がプリセット条件を満たす場合、処理遅延に基づいて第１運転状態を予測して第２運転状態を取得する段階：処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得する段階、ここで、各第１入力信号は各仮想センサと１対１の対応関係にある；１又は複数の第１入力信号をセンサエミュレータへ送信する段階を備える。本願の実施形態において提供される方法によれば、センサの挙動及び性能は、正確にシミュレートでき、センサシミュレーションの正確度を改善でき、シミュレーション試験効率を改善できる。
【特許請求の範囲】
【請求項1】
入力信号エミュレータに適用されるシミュレーション試験の方法であって、前記入力信号エミュレータは自律運転試験アーキテクチャに位置し、前記自律運転試験アーキテクチャは更に仮想シナリオエミュレータ及びセンサエミュレータを含み、前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み、前記方法は、各仮想センサの処理遅延を取得する段階；
各処理遅延がプリセット条件を満たすかどうかを判定する段階；
任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得する段階；
前記処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得する段階、ここで、各第１入力信号は、各仮想センサと１対１の対応関係にある；及び
前記１又は複数の第１入力信号を前記センサエミュレータへ送信する段階
を備える方法。
【請求項2】
前記処理遅延に対応する仮想センサを使用することによってエミュレーションを実行し、１又は複数の第１入力信号を取得する前記段階は、前記処理遅延に別個に対応する前記複数の仮想センサを使用することによって同期エミュレーションを実行して、前記複数の第１入力信号を取得する段階
を含む、請求項１に記載の方法。
【請求項3】
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、請求項１又は２に記載の方法。
【請求項4】
前記方法は更に、任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得する段階；及び、
前記処理遅延に基づいて、前記センサエミュレータへの１又は複数の第２入力信号の前記送信を遅延させる段階
を備える、請求項１から３のいずれか一項に記載の方法。
【請求項5】
前記センサエミュレータは、前記第１入力信号又は前記第２入力信号を受信し、前記仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し、出力信号を取得するよう構成され、前記仮想センサの前記プリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙは前記フロントエンドモデルの前記出力信号であり、Ｘは前記第１入力信号又は前記第２入力信号であり、Ｇは前記仮想センサのフロントエンドの利得であり、Ｎは前記仮想センサの前記フロントエンドのノイズであり、Ｉは前記仮想センサの前記フロントエンドによって導入される干渉である、請求項４に記載の方法。
【請求項6】
前記仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって前記仮想シナリオエミュレータによってエミュレーションを通じて取得され、前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、請求項４に記載の方法。
【請求項7】
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得する前記段階は、カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得する段階、ここで、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、
を含む、請求項１に記載の方法。
【請求項8】
前記自律運転試験アーキテクチャは更に、デジタルエミュレータ、運転システム、及び動力システムエミュレータを含み、前記デジタルエミュレータは、前記センサエミュレータによって送信された出力信号を受信し、前記出力信号を前記運転システムへ送信するよう構成され、前記運転システムは、前記出力信号に基づいて運転の判断を判定するよう構成され、前記動力システムエミュレータは、前記運転の判断に対してエミュレーションを実行して第３運転状態を取得し、前記第３運転状態を前記仮想シナリオエミュレータへフィードバックして、前記試験対象仮想オブジェクトが前記第３運転状態に基づいて前記第１運転状態を更新することを可能にするよう構成されている、請求項１に記載の方法。
【請求項9】
前記仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む、請求項１から８のいずれか一項に記載の方法。
【請求項10】
入力信号エミュレータに適用されるシミュレーション試験の装置であって、前記入力信号エミュレータは、自律運転試験アーキテクチャに位置し、前記自律運転試験アーキテクチャは更に仮想シナリオエミュレータ及びセンサエミュレータを含み、前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは、第１運転状態及び複数の仮想センサを含み、前記装置は、各仮想センサの処理遅延を取得するよう構成される受信回路；
各処理遅延がプリセット条件を満たすかどうかを判定し、任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて、前記第１運転状態を予測し、第２運転状態を取得するよう構成される予測回路；
前記処理遅延に対応する仮想センサを使用することによって、各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得するよう構成される第１エミュレーション回路、ここで、各第１入力信号は各仮想センサと１対１の対応関係にある；及び、
前記１又は複数の第１入力信号を前記センサエミュレータへ送信するよう構成される第１送信回路
を備える、装置。
【請求項11】
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、請求項１０に記載の装置。
【請求項12】
前記装置は更に、任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得するよう構成される第２エミュレーション回路；及び、
前記処理遅延に基づいて、前記センサエミュレータへの前記１又は複数の第２入力信号の前記送信を遅延するよう構成される第２送信回路
を備える、請求項１０又は１１に記載の装置。
【請求項13】
前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、請求項１２に記載の装置。
【請求項14】
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記予測回路は更に、カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得するよう構成され、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、請求項１０に記載の装置。
【請求項15】
仮想シナリオエミュレータ、入力信号エミュレータ、センサエミュレータ、デジタルエミュレータ、及びシステム同期モジュールを備えるシミュレーション試験システムであって、前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み；前記入力信号エミュレータは、請求項１から９のいずれか一項によって提供される前記シミュレーション試験の方法を実行するよう構成され；
前記センサエミュレータは、前記第１入力信号を受信し、前記仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し、出力信号を取得するよう構成され；
前記デジタルエミュレータは、前記センサエミュレータによって送信された前記出力信号を受信するよう構成され；
前記システム同期モジュールは、前記仮想シナリオエミュレータ、前記入力信号エミュレータ、前記センサエミュレータ、及び前記デジタルエミュレータの各々に同期クロックを提供するよう構成される、
シミュレーション試験システム。
【発明の詳細な説明】
【技術分野】
【0001】
本願の実施形態は、シミュレーション試験分野に関し、特に、シミュレーション試験方法、装置、及びシステムに関する。
【背景技術】
【0002】
支援運転及び自律運転技術は、急速に発展し、商業化されている。支援運転及び自律運転技術の使用は、人の輸送方式を大きく変化させ、人の仕事及び人生のライフサイクルに大きな影響を与えるであろう。支援運転及び自律運転を使用することによって、車両上のセンサの検知能力、及び、車両の自律運転能力は、様々なシナリオにおける安全運転に重要である。関連する能力は、能力が信頼できることを確実にするために、様々なシナリオにおいて試験される必要がある。現在の試験方式は通常、開放道路運転試験、閉鎖フィールド運転試験、及びシミュレーション試験を含む。道路運転試験モードに基づいて、様々な試験シナリオを網羅することは難しい。分析によると、様々なシナリオのカバレッジを確実にするために、１億キロメートルより多い道路試験が必要とされることが示されているが、効率は比較的低い。加えて、安全の考慮に起因して、フィールド試験において非常に危険なシナリオ試験を反復することは難しい。しかしながら、ＷａｙｍｏのＣａｒＣｒａｆｔなどの純粋なシミュレーション試験は、センサの検知能力、フレーム及び動力システムの能力、並びに、フレームの能力及び動力システム並びに自律運転アルゴリズムの間の連携を試験できない。したがって、シミュレーション試験及び道路試験の間の整合性を効果的に確保することができない。
【発明の概要】
【0003】
本願の実施形態は、シミュレーション試験方法、装置、及びシステムを提供し、仮想シナリオにおけるシミュレーション試験を実行する方式を提供する。
【0004】
第１態様によれば、本願の一実施形態は、入力信号エミュレータに適用されるシミュレーション試験方法を提供する。入力信号エミュレータは、自律運転試験アーキテクチャに位置し、自律運転試験アーキテクチャは更に、仮想シナリオエミュレータ及びセンサエミュレータを含み、仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、仮想シナリオは試験対象仮想オブジェクトを含み、試験対象仮想オブジェクトは、第１運転状態及び複数の仮想センサを含み、方法は以下を含む。
【0005】
各仮想センサの処理遅延は取得される。具体的には、処理遅延は、エミュレータにおける仮想センサの処理時間、及び、現実の環境における現実のセンサの処理時間の間の差であり得る。
【0006】
各処理遅延がプリセット条件を満たすかどうかが判定される。具体的には、処理遅延は正の値であり得るか、又は負の値であり得る。例えば、エミュレータにおける仮想センサの処理時間が現実の環境における現実のセンサの処理時間より長い場合、処理遅延は正の値である。又は、エミュレータにおける仮想センサの処理時間が現実の環境における現実のセンサの処理時間より短い場合、処理遅延は負の値である。したがって、処理遅延がプリセット条件を満たすかどうかは、処理遅延が正の値であるか又は負の値であるかどうかを判定することによって判定され得る。各仮想センサは、プリセットされたフロントエンドモデル、及び、プリセットされた仮想センサのアルゴリズムに対応する。したがって、仮想センサは仮想センサの処理遅延を含む。すなわち、各仮想センサの処理遅延がプリセット条件を満たすかどうかが判定される必要がある。
【0007】
任意の処理遅延がプリセット条件を満たす場合、第１運転状態は、処理遅延に基づいて予測され、第２運転状態が取得される。具体的には、第１運転状態は、試験対象仮想オブジェクトの位置、速度、及び加速度を含み得る。したがって、任意の仮想センサの処理遅延がプリセット条件を満たす、例えば、仮想センサの処理遅延が正の値であるとき、仮想センサの処理遅延に基づいて予測が実行され、第２運転状態が取得され得る。第２運転状態は、仮想センサの予測状態であり、第２運転状態は、未来の時点における位置、速度、及び加速度を含む。
【0008】
処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションが実行され、１又は複数の第１入力信号が取得される。各第１入力信号が各仮想センサと１対１の対応関係にある。具体的には、入力信号エミュレータは、各仮想センサの第２運転状態に基づいてエミュレーションを実行し、第１入力信号を取得し得る。
【0009】
１又は複数の第１入力信号はセンサエミュレータへ送信される。
【0010】
本実施形態において、仮想センサの処理遅延が判定され、処理遅延に対する遅延補償が実行され、その結果、センサの挙動及び性能を正確にシミュレートでき、センサシミュレーションの正確度が改善され、シミュレーション試験効率が改善される。
【0011】
考えられる実装において、処理遅延に対応する仮想センサを使用することによってエミュレーションが実行され、１又は複数の第１入力信号が取得されることは、以下を含む。
【0012】
処理遅延に別個に対応する複数の仮想センサを使用することによって同期エミュレーションが実行され、複数の第１入力信号が取得される。具体的には、複数の仮想センサが同時にエミュレーションを実行し、第１入力信号を取得するとき、各仮想センサによってエミュレーションを通じて取得された信号は同期され得、複数の同期された第１入力信号が取得される。このようにして、信号が同期され得、それにより、シミュレーション試験正確度を改善する。
【0013】
本実施形態において、第１入力信号を同期することによって、シミュレーション試験正確度が改善され得る。
【0014】
考えられる実装において、処理遅延は、第１処理時間及び第２処理時間の間の差によって判定される。第１処理時間は、センサエミュレータにおける仮想センサの処理時間であり、第２処理時間は、仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である。
【0015】
本実施形態において、センサエミュレータにおける仮想センサの処理時間及び現実のセンサのプリセットされた現実の処理時間の間の差が処理遅延として使用され、その結果、現実のセンサの性能を正確にシミュレートできる。
【0016】
考えられる実装において、方法は、以下のことを含む。
【0017】
任意の処理遅延がプリセット条件を満たさない場合、処理遅延に対応する仮想センサを使用することによって、第１運転状態に基づいてエミュレーションが実行され、第２入力信号が取得され；処理遅延に基づくセンサエミュレータへの１又は複数の第２入力信号の送信は遅延される。具体的には、仮想センサの処理遅延がプリセット条件に満たない場合、例えば、処理遅延が負の値である、すなわち、仮想センサが第２予測状態を取得しない場合、入力信号エミュレータは、第１運転状態に基づいてエミュレーションを実行して第２入力信号を取得し得、第２入力信号の送信は処理遅延に基づいて遅延され、処理遅延について補償される。
【0018】
本実施形態において、処理遅延は、第２入力信号の送信を遅延させることによって補償され得、その結果、現実のセンサの性能は正確にシミュレートされ得る。
【0019】
考えられる実装において、センサエミュレータは、第１入力信号又は第２入力信号を受信し、仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し出力信号を取得するよう構成される。仮想センサのプリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙはフロントエンドモデルの出力信号であり、Ｘは第１入力信号又は第２入力信号であり、Ｇは仮想センサのフロントエンドの利得であり、Ｎは仮想センサのフロントエンドのノイズであり、Ｉは仮想センサのフロントエンドによって導入される干渉である。
【0020】
本実施形態において、プリセットされたフロントエンドモデル及びプリセットされたアルゴリズムは、仮想センサにおいて設定され、その結果、エミュレーションが現実のセンサに対して実行され、現実のセンサの性能はより正確にシミュレートされ得る。
【0021】
考えられる実装において、仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって仮想シナリオエミュレータによってエミュレーションを通じて取得され、第１入力信号又は第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、入力信号エミュレータによるエミュレーションを通じて取得される。
【0022】
本実施形態において、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵなどのハードウェアユニットを使用することによって、信号に対してエミュレーションが実行され、信号エミュレーションの速度が増加し、それにより、シミュレーション試験効率が改善する。
【0023】
考えられる実装において、第１運転状態は、時点ｔにおける試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、第２運転状態を取得するために処理遅延に基づいて第１運転状態が予測されることは、以下を含む。
【0024】
試験対象仮想オブジェクトの第１運転状態は、カルマンフィルタリングの方法を使用することによって処理遅延に基づいて予測され、第２運転状態が取得される。第２運転状態は、ｔ＋Ｔにおける試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは処理遅延である。
【0025】
本実施形態において、処理遅延は、未来の時点における位置、速度、及び加速度に対して予測を実行することによって効果的に補償され得、その結果、シミュレーション試験正確度が改善され得る。
【0026】
考えられる実装において、自律運転試験アーキテクチャは更に、デジタルエミュレータ、運転システム、及び動力システムエミュレータを含む。デジタルエミュレータは、センサエミュレータによって送信される出力信号を受信し、出力信号を運転システムへ送信するよう構成され；運転システムは、出力信号に基づいて運転の判断を判定するよう構成され；動力システムエミュレータは、運転の判断についてのエミュレーションを実行して第３運転状態を取得し、第３運転状態を仮想シナリオエミュレータへフィードバックし、試験対象仮想オブジェクトが第３運転状態に基づいて第１運転状態を更新することを可能にするよう構成される。
【0027】
本実施形態において、運転の判断は、デジタルエミュレータ、運転システム、及び動力システムエミュレータを導入することによって、出力信号に基づいて取得され得、試験対象仮想オブジェクトの運転状態は、運転の判断に基づいて更新され得る。したがって、シミュレーション試験の閉ループが形成され、シミュレーション試験効率が改善され得る。
【0028】
考えられる実装において、仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む。
【0029】
本実施形態において、シミュレーション試験は、複数の仮想センサを導入することによって異なるセンサに対して実行され得、その結果、試験の柔軟性が改善され得、シミュレーション試験効率は更に改善され得る。
【0030】
第２態様によれば、本願の一実施形態は、入力信号エミュレータに適用されるシミュレーション試験装置を提供する。入力信号エミュレータは自律運転試験アーキテクチャに位置し、自律運転試験アーキテクチャは更に、仮想シナリオエミュレータ及びセンサエミュレータを含み、仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、仮想シナリオは試験対象仮想オブジェクトを含み、試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み、装置は、各仮想センサの処理遅延を取得するよう構成される受信回路；各処理遅延がプリセット条件を満たすかどうか判定し、任意の処理遅延がプリセット条件を満たす場合、処理遅延に基づいて第１運転状態を予測して第２運転状態を取得するよう構成される予測回路；処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行して１又は複数の第１入力信号を取得するよう構成される第１エミュレーション回路、ここで、各第１入力信号は、各仮想センサと１対１の対応関係にある；１又は複数の第１入力信号をセンサエミュレータへ送信するよう構成される第１送信回路を備える。
【0031】
考えられる実装において、第１エミュレーション回路は更に、処理遅延に別個に対応する複数の仮想センサを使用することによって同期エミュレーションを実行し、複数の第１入力信号を取得するよう構成される。
【0032】
考えられる実装において、処理遅延は、第１処理時間及び第２処理時間の間の差によって判定される。第１処理時間は、センサエミュレータにおける仮想センサの処理時間であり、第２処理時間は、仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である。
【0033】
考えられる実装において、装置は更に、任意の処理遅延がプリセット条件を満たさない場合、処理遅延に対応する仮想センサを使用することによって第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得するよう構成される第２エミュレーション回路；及び、処理遅延に基づいて、センサエミュレータへの１又は複数の第２入力信号の送信を遅延するよう構成される第２送信回路を備える。
【0034】
考えられる実装において、第１入力信号又は第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、入力信号エミュレータによるのエミュレーションを通じて取得される。
【0035】
考えられる実装において、第１運転状態は、時点ｔにおける試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、予測回路は更に、カルマンフィルタリングの方法を使用することによって処理遅延に基づいて試験対象仮想オブジェクトの第１運転状態を予測し、第２運転状態を取得するよう構成される。第２運転状態は、ｔ＋Ｔにおける試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは処理遅延である。
【0036】
第３態様によれば、本願の一実施形態は、仮想シナリオエミュレータ、入力信号エミュレータ、センサエミュレータ、デジタルエミュレータ、及びシステム同期モジュールを含むシミュレーション試験システムを提供する。
【0037】
仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、仮想シナリオは試験対象仮想オブジェクトを含み、試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含む。
【0038】
入力信号エミュレータは、各仮想センサの処理遅延を取得し；各処理遅延がプリセット条件を満たすかどうかを判定し；任意の処理遅延がプリセット条件を満たす場合、処理遅延に基づいて第１運転状態を予測して第２運転状態を取得し：処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得し、ここで、各第１入力信号は各仮想センサと１対１の対応関係にある；１又は複数の第１入力信号をセンサエミュレータへ送信するよう構成される。
【0039】
センサエミュレータは、第１入力信号を受信し、仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行して出力信号を取得するよう構成される。
【0040】
デジタルエミュレータは、センサエミュレータによって送信された出力信号を受信するよう構成される。
【0041】
システム同期モジュールは、仮想シナリオエミュレータ、入力信号エミュレータ、センサエミュレータ、及びデジタルエミュレータの各々に同期クロックを提供するよう構成される。
【0042】
考えられる実装において、入力信号エミュレータは更に、処理遅延に別個に対応する複数の仮想センサを使用することによって同期エミュレーションを実行し、複数の第１入力信号を取得するよう構成される。
【0043】
考えられる実装において、処理遅延は、第１処理時間及び第２処理時間の間の差によって判定される。第１処理時間は、センサエミュレータにおける仮想センサの処理時間であり、第２処理時間は、仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である。
【0044】
考えられる実装において、入力信号エミュレータは更に、任意の処理遅延がプリセット条件を満たさない場合、処理遅延に対応する仮想センサを使用することによって第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得し；処理遅延に基づいて、センサエミュレータへの１又は複数の第２入力信号の送信を遅延するよう構成される。
【0045】
考えられる実装において、センサエミュレータは更に第２入力信号を受信するよう構成される。仮想センサのプリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙはフロントエンドモデルの出力信号であり、Ｘは第１入力信号又は第２入力信号であり、Ｇは仮想センサのフロントエンドの利得であり、Ｎは仮想センサのフロントエンドのノイズであり、Ｉは仮想センサのフロントエンドによって導入される干渉である。
【0046】
考えられる実装において、仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって仮想シナリオエミュレータによってエミュレーションを通じて取得され、第１入力信号又は第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、入力信号エミュレータによるエミュレーションを通じて取得される。
【0047】
考えられる実装において、第１運転状態は、時点ｔにおける試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、入力信号エミュレータは更に、カルマンフィルタリングの方法を使用することによって処理遅延に基づいて試験対象仮想オブジェクトの第１運転状態を予測し、第２運転状態を取得するよう構成される。第２運転状態は、ｔ＋Ｔにおける試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは処理遅延である。
【0048】
考えられる実装において、システムは更に運転システム及び動力システムエミュレータを含む。
【0049】
デジタルエミュレータは更に、出力信号を運転システムへ送信するよう構成される。
【0050】
運転システムは、出力信号に基づいて運転の判断を判定するよう構成される。
【0051】
動力システムエミュレータは、運転の判断に対してエミュレーションを実行して第３運転状態を取得し、第３運転状態を仮想シナリオエミュレータへフィードバックするよう構成され、試験対象仮想オブジェクトが第３運転状態に基づいて第１運転状態を更新することを可能にする。
【0052】
考えられる実装において、仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む。
【0053】
第４の態様によれば、本願の一実施形態は、コンピュータ可読記憶媒体を提供する。コンピュータ可読記憶媒体はコンピュータプログラムを記憶し、コンピュータプログラムがコンピュータ上で動作するとき、コンピュータは、第１態様による方法を実行することが可能である。
【0054】
第５態様によれば、本願の実施形態は、コンピュータプログラムを提供する。コンピュータプログラムがコンピュータによって実行されるとき、コンピュータプログラムは、第１態様による方法を実行するために使用される。
【0055】
可能な設計において、第５態様におけるプログラムの全部又は一部は、プロセッサと共に封入される記憶媒体に記憶され得るか、又は、プログラムの一部若しくは全部は、プロセッサと共に封入されないメモリに記憶され得る。
【図面の簡単な説明】
【0056】
【図1】本願の実施形態によるシステムアーキテクチャの概略図である。
【0057】
【図2】本願の一実施形態によるシミュレーション試験方法の概略フローチャートである。
【0058】
【図3】本願の一実施形態による状態予測の概略図である。
【0059】
【図4】本願の一実施形態によるシミュレーション試験装置の構造の概略図である。
【0060】
【図5】本願の一実施形態による電子デバイスの構造の概略図である。
【発明を実施するための形態】
【0061】
以下では、本願の実施形態における添付図面を参照して本願の実施形態における技術的解決手段を説明する。本願の実施形態における説明において、別段の指定がない限り、「／」は、「又は」を意味する。例えば、Ａ／Ｂは、Ａ又はＢを表し得る。本明細書において、「及び／又は」は、関連付けられた対象を説明するための関連性の関係だけを説明し、３つの関係が存在し得ることを表す。例えば、Ａ及び／又はＢは、以下の３つの場合を表し得る。すなわち、Ａのみが存在する場合、Ａ及びＢの両方が存在する場合、及び、Ｂのみが存在する場合である。
【0062】
下で言及される「第１」及び「第２」という用語は単に、説明の目的を意図するものであり、示される技術的特徴の相対的な重要性の表示若しくは示唆、又は、その数の黙示的な表示として理解されるべきでない。したがって、「第１」又は「第２」によって限定される特徴は、１又は複数の特徴を明示的又は黙示的に含み得る。本願の実施形態の説明では、特に指定しない限り、「複数の～」は２つ又は２つより多いことを意味する。
【0063】
現在、支援運転試験及び自律運転試験の効率を改善し、シミュレーション試験及び道路試験の間の整合性を改善するべく、実験室における様々なシナリオをエミュレートし、自律運転ソフトウェア及びアルゴリズムを使用することによって、センサ能力並びに試験車両のフレーム及び動力システムの能力について共同試験を実行し得るハードウェア閉ループ解決手段が必要とされる。実験室におけるシナリオエミュレーションは、エミュレーションインタフェースベースの方式及びデジタルインタフェースベースの方式で実行され得る。エミュレーションインタフェースベースの方式において、各センサによって受信されるエミュレーション信号はシナリオエミュレーションを通じて生成され、信号はエミュレーションインタフェースを通じて各センサへ送信される。エミュレーションインタフェース方式が使用されるとき、システムが複雑であり解決手段が未熟であるという問題が存在する。例えば、エミュレートされるシナリオにおいて、複数のターゲットレーダエコーは、少数のターゲットだけをエミュレートできる。これは要件を満たすことができない。しかしながら、数十のターゲットエコーをエミュレートするためにプローブウォールの解決手段を使用するシステムは非常に高価かつ複雑であり、成熟した解決手段は無い。さらに、エミュレートされるシナリオにおいて、複数のターゲットのＬｉＤＡＲエコー信号についての解決手段は無い。したがって、デジタルインタフェースのシナリオエミュレーション方式が一般に使用される。このエミュレーション方式において、生成されたシナリオエミュレーション信号は、実際のセンサを通過することなく、デジタルインタフェースを通じて、支援運転及び自律運転の処理システムへ直接送信される。共通の解決手段は、センサの性能の影響をエミュレートするために、各センサの挙動モデル又は統計モデルを確立することである。この方式では、同一のシナリオにおけるマルチセンサ挙動の同期エミュレーションを実装できない。加えて、特定のシナリオにおけるセンサの性能を、挙動又は統計モデルに基づいて正確に説明できない。また、特定のシナリオにおけるセンサ性能をエミュレートするために、センサアルゴリズムと組み合わせる物理モデルの使用を提案する解決手段がある。しかしながら、この解決手段は、センサのエミュレーションフロントエンドの性能の影響を考慮しない。加えて、複数のセンサエミュレーション信号の間の同期及び遅延が考慮されない。自律運転における複数のセンサの融合は、同一のシナリオについての異なるセンサの知覚を、シナリオエミュレーション中に同期的にエミュレートできることを必要とする。加えて、閉ループシステムのハードウェアが実際の道路試験挙動と整合することを確実にするべく、シナリオエミュレーションにおいて生成される過剰な遅延がシナリオエミュレーションシステムにおいて補償されることが可能である必要がある。
【0064】
前述の問題に鑑み、本願の実施形態はシミュレーション試験方法を提供する。方法は、デジタルシナリオシミュレーション試験においてシミュレーションセンサによって引き起こされる遅延問題を効果的に解決でき、従って、複数のセンサの挙動及び性能をデジタルシナリオエミュレータにおいて正確かつ同期的にシミュレートできる。
【0065】
図１～図３を参照すると、本願の一実施形態において提供されるシミュレーション試験方法が説明される。図１は、本願の本実施形態において提供されるシステムアーキテクチャを示す。図１を参照されたい。システムアーキテクチャは、仮想シナリオエミュレータ１００、入力信号エミュレータ２００、センサエミュレータ３００、デジタルエミュレータ４００、支援運転、及び自律運転システム５００（説明を容易にするべく、「支援運転及び自律運転システム」は下で「運転システム」と称される）、動力システムエミュレータ６００、及びシステム同期モジュール７００を含む。
【0066】
仮想シナリオエミュレータ１００は、仮想シナリオを構築し、仮想シナリオ情報を入力信号エミュレータ２００へ送信するよう構成される。特定の実装において、仮想シナリオエミュレータ１００はコンピュータであり得、又は、別の種類のコンピューティングデバイスであり得る。これは、本願において限定されない。仮想シナリオエミュレータ１００は、エミュレーションのリアルタイム性能を確実にするために、ＩＥＥＥ１５８８プロトコルをサポートする高速イーサネット（登録商標）ネットワークアダプタ、１又は複数の中央処理装置（ＣＰＵ）、又は、画像処理装置（ＧＰＵ）を含み得る。仮想シナリオの構築は、仮想シナリオエミュレータ１００にインストールされたシナリオエミュレーションソフトウェアを使用することによって実装され得る。シナリオエミュレーションソフトウェアは、商用３Ｄエミュレーションソフトウェアであり得るか、又は、オープンソース３Ｄエミュレーションソフトウェアであり得る。本願の本実施形態では、これについて特に限定しない。
【0067】
仮想シナリオは、仮想３次元モデルを使用することによって確立される仮想シナリオを含み得る。仮想３次元モデルは、現実世界における現実のオブジェクトをエミュレートする。例えば、現実のオブジェクトは、車両、人、動物、樹木、道路、建物、又は同様のものを含み得、又は、別の現実のオブジェクトを含み得る。本願の本実施形態では、これについて特に限定しない。３次元モデルは仮想オブジェクトとみなされ得ると理解され得る。特定の実装において、ユーザは通常、仮想シナリオにおいて仮想オブジェクトを作成し、仮想オブジェクトを試験のための試験オブジェクトとして使用する。したがって、試験オブジェクトは第１仮想オブジェクトであり得、仮想シナリオにおける第１仮想オブジェクトを除くすべての仮想オブジェクトは、第２仮想オブジェクトとみなされ得る。例えば、第１仮想オブジェクトは車両であり得、従って、車両の自律運転及び支援運転性能が試験され得る。例えば、車両の進行プロセスにおいて、車両の周りの第２仮想オブジェクトは、車両の障害物となり、結果として、車両の進行に影響を与え、更に、車両の運転の判断、例えば、加速、減速、ターン、及び停止に影響を与える。前述のシナリオエミュレーションソフトウェアを使用することによって、仮想シナリオエミュレータ１００は、仮想シナリオにおける仮想オブジェクトについての情報を入力信号エミュレータ２００へ送信し得る。仮想オブジェクトについての情報は、仮想オブジェクトの座標、材料、及び照明などの情報を含み得る。標準化されたインタフェースが、仮想シナリオエミュレータ１００及び入力信号エミュレータ２００の間の情報伝送に使用され、前述のシステムアーキテクチャが特定のシナリオエミュレーションソフトウェアに依存しないことを確実にする。
【0068】
第１仮想オブジェクトは代替的に、無人航空車両、又は、別の種類の自律運転デバイスであり得ると理解され得る。本願の本実施形態では、これについて特に限定しない。
【0069】
加えて、各現実のオブジェクトについて、可視光、ミリ波レーダ、レーザレーダ、及び赤外線レーダなどの信号が、現実のオブジェクトの表面上に照射されるとき、反射、散乱、及び回折などの物理現象が発生する。したがって、仮想シナリオエミュレータ１００は、物理現象に基づいて、仮想オブジェクトについての対応する物理モデルを確立し得る。加えて、仮想シナリオエミュレータ１００は更に、仮想オブジェクトの材料に対応するモデルパラメータを確立し得る。仮想オブジェクトの材料は、現実のオブジェクトによって使用される材料と整合する。
【0070】
第１仮想オブジェクトを試験するべく、仮想シナリオエミュレータ１００は更に、第１仮想オブジェクト上に仮想センサを配置し得る。仮想センサは、仮想環境において入力信号を取得することをエミュレートするよう構成される。仮想環境における様々な仮想センサによって取得される入力信号は、物理モデル及びモデルパラメータを使用することによってエミュレートされ得る。
【0071】
入力信号エミュレータ２００は、仮想環境における様々な仮想センサによって取得される入力信号をエミュレートし、処理のために入力信号をセンサエミュレータ３００へ送信するよう構成される。入力信号は、第１仮想オブジェクトの運転状態及び仮想シナリオ情報に基づいてエミュレートされ得る。仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、及びカメラ仮想センサを含み得、又は、別の種類の仮想センサを含み得る。本願の本実施形態では、これについて特に限定しない。特定の実装において、入力信号エミュレータ２００はコンピュータであり得、又は、別の種類のコンピューティングデバイスであり得る。これは、本願において具体的に限定されない。入力信号エミュレータ２００は、ＩＥＥＥ１５８８プロトコル及び１又は複数のＧＰＵをサポートする高速イーサネットネットワークアダプタを含み得る。加えて、入力信号を取得するエミュレーションプロセスが、入力信号エミュレーションソフトウェアを使用することによって実装され得る。入力信号エミュレーションソフトウェアにおいて、仮想センサのフォーマット、種類、及び関連パラメータが構成され得、仮想シナリオエミュレータ１００から送信される仮想オブジェクトについての情報及び関連する仮想オブジェクトの材料パラメータが受信され、レイトレーシングアルゴリズムに従って、第１仮想オブジェクトの運転状態（例えば、第１仮想オブジェクトの位置、速度、及び加速度）、物理モデル、及びモデルパラメータに基づいて、異なる種類の仮想センサに対してエミュレーションが実行されると理解され得る。例えば、エミュレーション計算（例えば、反射、散乱、及び回折などの効果を含むがこれらに限定されない）が、各現実のセンサによって、仮想オブジェクトの表面で発生する物理的効果に対して実行され、その結果、仮想環境における入力信号はエミュレーションを通じて取得され得る。例えば、仮想センサの送信器は、信号を送信し、伝送信号及び仮想オブジェクトの表面の間で物理的効果が発生した後に、伝送信号は仮想センサの受信器に返され、仮想センサの入力信号が取得される。加えて、前述のＧＰＵは、前述の入力信号のエミュレーションを処理してエミュレーションのリアルタイム性を確実にし得る。例えば、入力信号エミュレータ２００は、仮想カメラを使用することによって仮想環境における画像の撮影をエミュレートし、又は、ミリ波レーダを使用することによって仮想環境における仮想オブジェクトの検出をエミュレートし得る。
【0072】
センサエミュレータ３００は、各仮想センサの挙動及び性能をエミュレートするよう構成される。例えば、センサエミュレータ３００は、入力信号エミュレータ２００によって取得された入力信号を受信し、現実のセンサをエミュレートする処理方式において入力信号を処理し得、その結果、出力信号を取得でき、出力信号は、処理のためにデジタルエミュレータ４００へ送信され得る。特定の実装において、センサエミュレータ３００はコンピュータであり得るか、又は、別の種類のコンピューティングデバイスであり得る。これは、本願において具体的に限定されない。センサエミュレータ３００は、ＩＥＥＥ１５８８プロトコルをサポートする高速イーサネットネットワークアダプタ、１又は複数のフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ， ＦＰＧＡ）アクセラレーションカード、又はＧＰＵを含み得る。例えば、センサエミュレータ３００は、各仮想センサのフロントエンドの性能及び各仮想センサのアルゴリズムをエミュレートし得る。各仮想センサのフロントエンドの性能のエミュレーションはモデリング方式で実行され得る。例えば、各仮想センサのフロントエンドのモデルは、Ｙ＝Ｇ＊Ｘ＋Ｎ＋Ｉとして事前構築され得、ここで、Ｘはセンサの入力信号であり、Ｙはセンサのフロントエンドの出力信号であり、Ｇはセンサのフロントエンドの利得であり、Ｎはセンサのフロントエンドのノイズであり、Ｉはセンサのフロントエンドによって導入された干渉である。出力信号Ｙは、仮想センサのプリセットされたアルゴリズムを使用することによる処理を通じて取得され得る。
【0073】
仮想センサのフロントエンドのモデルは、現実のセンサに基づいて構築されると理解され得る。したがって、エミュレーションが、モデリング方式において仮想センサを使用することによって現実のセンサのフロントエンドに対して実行され、その結果、仮想センサのフロントエンドの性能が、統計的特性の観点から、現実のセンサのフロントエンドと整合することが確実になり得る。
【0074】
加えて、仮想センサのアルゴリズムは、現実のセンサのアルゴリズムを直接使用することによって実行され得る。これは、ここで再び説明されない。異なる現実のセンサのアルゴリズムについては、センサエミュレータ３００は、対応するＦＰＧＡアクセラレーションカード又はＧＰＵカードを使用することによってエミュレーションを実行し、エミュレーションのリアルタイム要件及びコンピューティング能力要件を確実にし得る。
【0075】
デジタルエミュレータ４００は、センサエミュレータ３００によって送信された出力信号を受信するよう構成され、出力信号を運転システム５００へ送信し得る。特定の実装において、デジタルエミュレータ４００はコンピュータであり得るか、又は、別の種類のコンピューティングデバイスであり得る。これは、本願において具体的に限定されない。デジタルエミュレータ４００は、ＩＥＥＥ１５８８プロトコルをサポートする高速イーサネットネットワークアダプタ、１又は複数のＦＰＧＡアクセラレーションカード、及び複数のインタフェースを含み得る。
【0076】
インタフェースはデジタルエミュレータ４００及び現実のセンサの間の物理インタフェース及びデジタルインタフェースを含む。デジタルエミュレータ４００は、物理インタフェース及びデジタルインタフェースを使用して、異なる現実のセンサによって収集される現実のデータを受信し、現実の収集されたデータを再生することによって試験を実行し得る。物理インタフェースは、コントローラローカルエリアネットワーク（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ， ＣＡＮ）インタフェース、モバイルインダストリプロセッサインタフェース（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ， ＭＩＰＩ）、イーサネット（Ｅｔｈｅｒｎｅｔ（登録商標））インタフェース、ギガビットマルチメディアシリアルリンク（Ｇｉｇａｂｉｔ Ｍｕｌｔｉｍｅｄｉａ Ｓｅｒｉａｌ Ｌｉｎｋ， ＧＳＭＬ）インタフェース、フラットパネルディスプレイリンク（ＦＰＤＬｉｎｋ－Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｌｉｎｋ， ＦＰＬＩＮＫ）インタフェース、ローカルインターコネクトネットワーク（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ， ＬＩＮ）インタフェース、１００Ｍ－Ｔ１インタフェース、及び同様のものを含み得るが、これらに限定されない。デジタルインタフェースは、ペリフェラルコンポーネントインターコネクトエクスプレス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ， ＰＣＩＥ）インタフェース、シリアルアドバンスドテクノロジアタッチメント（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ， ＳＡＴＡ）インタフェース、高速イーサネットインタフェース、デジタルファイバインタフェース、及び同様のものを含み得るが、これらに限定されない。
【0077】
加えて、インタフェースは更に、デジタルエミュレータ４００及び運転システム５００の間の物理インタフェース、並びに、デジタルエミュレータ４００及び動力システムエミュレータ６００の間のデジタルインタフェースを含み得る。物理インタフェースはＣＡＮインタフェースを含み得る。例えば、デジタルエミュレータ４００は、ＣＡＮインタフェースを通じて運転システム５００のＣＡＮバスに接続され得、その結果、デジタルエミュレータ４００は、出力信号を運転システム５００へ送信でき、運転システム５００は、出力信号に基づいて運転の判断を実行できる。デジタルインタフェースは、イーサネットインタフェースを含み得、イーサネットインタフェースは、動力システムエミュレータ６００によって出力される試験対象オブジェクト（例えば車両）の運転状態を送信するよう構成される。
【0078】
運転システム５００は、デジタルエミュレータ４００によって送信された出力信号を受信し、出力信号に基づいて運転の判断を実行するよう構成される。運転システム５００は、現実の試験対象オブジェクトに位置し得る。例えば、運転システム５００は、現実の試験対象車両内に位置し得る。この場合、車両は試験対象オブジェクトとして使用される。運転システム５００はまた、別個に試験され得ると理解され得る。例えば、運転システム５００は現実の車両から取り出され得、従って、運転システム５００は試験対象オブジェクトとして使用され得る。加えて、運転の判断は、加速度、ブレーキ、減速、及びターンなどの操作を含み得るか、又は、別の操作を含み得る。これは、本実施形態において特に限定されない。次に、運転システム５００は、運転の判断を動力システムエミュレータ６００へ送信し得、その結果、動力システムエミュレータ６００は、運転の判断に基づいてエミュレーションを実行し、現実の試験対象オブジェクト及び仮想オブジェクトの運転状態を更新し得る。
【0079】
動力システムエミュレータ６００は、運転システム５００によって送信された運転の判断を受信し、運転の判断に基づいて、現実の車両の動的特性をエミュレートし、現実の車両に対応する運転状態を出力し、運転状態を仮想シナリオにおける第１仮想オブジェクトにフィードバックするよう構成され、その結果、第１仮想オブジェクトを、運転状態に基づいて更新でき、エミュレーション試験を完了できる。特定の実装において、動力システムエミュレータ６００はコンピュータであり得るか、又は、別の種類のコンピューティングデバイスであり得る。これは、本願において具体的に限定されない。動力システムエミュレータ６００は、複数のインタフェースを含み得る。インタフェースは、動力システムエミュレータ６００及び運転システム５００の間の物理インタフェース（例えばＣＡＮインタフェース）、並びに、動力システムエミュレータ６００及び仮想シナリオシミュレータの間のデジタルインタフェース（例えば、イーサネットインタフェース）を含み得る。動力システムエミュレータ６００は、物理インタフェースを通じて、運転システム５００によって送信された運転の判断を受信し得、動力システムエミュレータ６００は、デジタルインタフェースを通じて、現実の車両状態を仮想シナリオにおける第１仮想オブジェクトへ送信し得る。
【0080】
システム同期モジュール７００は、仮想シナリオエミュレータ１００、入力信号エミュレータ２００、センサエミュレータ３００、及びデジタルエミュレータ４００の各々に同期クロックを提供し、仮想シナリオエミュレータ１００、入力信号エミュレータ２００、センサエミュレータ３００、及びデジタルエミュレータ４００の間のクロック同期を確実にするよう構成される。特定の実装において、システム同期モジュール７００は例えば、１５８８同期プロトコルをサポートする高速イーサネットスイッチであり得るか、又は、特定用途向け同期モジュールであり得る。本願の本実施形態では、これについて特に限定しない。
【0081】
仮想シナリオエミュレータ１００、入力信号エミュレータ２００、センサエミュレータ３００、及びデジタルエミュレータ４００は、高速イーサネットスイッチ又は別の高速データ接続デバイスを使用することによって互いにデータを交換し得ると理解され得る。
【0082】
図２は、本願の一実施形態によるシミュレーション試験方法の一実施形態の概略フローチャートである。この方法は以下の段階を含む。
【0083】
段階１０１：仮想シナリオエミュレータ１００を使用することによって仮想シナリオを構築する。
【0084】
具体的には、仮想シナリオは、仮想シナリオエミュレータ１００を使用することによって構築され得る。仮想シナリオは、試験対象のシナリオを含み得、試験対象のシナリオは、仮想オブジェクト及び仮想オブジェクトに対応する材料を含み得る。例えば、仮想オブジェクトは、車両、人、動物、樹木、道路、建物、又は同様のものを含み得、又は、別のオブジェクトを含み得る。本願の本実施形態では、これについて特に限定しない。加えて、試験対象仮想オブジェクトは更に、仮想シナリオにおいて判定され得る。例えば、試験対象仮想オブジェクトは車両であり得る。
【0085】
仮想オブジェクトに対してエミュレーション試験を実行するべく、複数の仮想センサが更に仮想オブジェクトに対して構成され得る。したがって、仮想センサの第１パラメータは、入力信号エミュレータ２００を使用することによって構成され得、仮想センサによる入力信号の取得をエミュレートする。複数の仮想センサの第１パラメータが構成されるとき、構成された第１パラメータ情報は、センサの数、センサの種類、現実の車両上のセンサのアセンブリパラメータ（例えば、現実の車両上のセンサの設置高さ及び角度）、及び、センサの物理パラメータ（例えば、ミリ波レーダによって送信及び受信されるアンテナの数、位置、及び方向、レーザレーダの周波数、動作方式、及び、ライン数、カメラの視野及び焦点距離）を含み得る。
【0086】
構築された仮想シナリオにおいて、試験対象仮想オブジェクトは第１仮想オブジェクトとみなされ得、仮想シナリオにおける第１仮想オブジェクトを除くすべての仮想オブジェクトは第２仮想オブジェクトとみなされると理解され得る。例えば、仮想シナリオにおける車両が第１仮想オブジェクト、すなわち、試験対象仮想オブジェクトとして使用される場合、別の仮想オブジェクト（例えば、車両、人、動物、樹木、道路、又は建物）が第２仮想オブジェクトとして使用され得る。
【0087】
仮想シナリオ及び仮想オブジェクトに関するパラメータを構成することに加えて、仮想センサの第２パラメータはまた、センサエミュレータ３００において構成され得ることに留意されたい。複数の仮想センサのうちの第２パラメータが構成されるとき、構成された第２パラメータ情報は、センサの数、センサの種類、センサのフロントエンドパラメータ（例えば、フロントエンド利得Ｇ、フロントエンドノイズＮ、及びフロントエンドによって導入された干渉Ｉ）、センサ処理遅延、センサアルゴリズム、及び同様のものを含み得る。
【0088】
段階１０２：仮想シナリオエミュレータ１００は仮想シナリオ情報を入力信号エミュレータ２００へ送信する。
【0089】
具体的には、仮想シナリオ情報は、仮想シナリオにおけるすべての仮想オブジェクトの関連情報を含み得、関連情報は、座標位置、材料情報（例えば、プラスチック又は金属）、照明条件、及び同様のものを含み得る。本願の本実施形態では、これについて特に限定しない。
【0090】
段階１０３：入力信号エミュレータ２００は、第１仮想オブジェクトの複数の入力信号を取得することをエミュレートする。
【0091】
具体的には、第１仮想オブジェクトが仮想シナリオにおいて移動するとき、第１仮想オブジェクトの周りの複数の入力信号は、仮想センサを使用することによって入力信号エミュレータ２００におけるエミュレーションを通じて取得され得る。仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、及びカメラ仮想センサのうちの１又は複数を含み得る。入力信号は、エコー信号及び／又は画像を含み得る。例えば、エコー信号が、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、若しくは赤外線仮想センサを使用することによって取得され得、又は、撮影された画像が、カメラ仮想センサを使用することによって取得され得る。入力信号は、レイトレーシングアルゴリズムに従って、第１仮想オブジェクト及び仮想シナリオ情報の運転状態Ｓｔに基づいて、計算を通じて取得され得る。入力信号はまた、別のアルゴリズムを使用することによって計算を通じて取得され得ると理解され得る。本願の本実施形態では、これについて特に限定しない。
【数1】
【0092】
Ｘｉは第１仮想オブジェクトの位置であり、Ｖｉは第１仮想オブジェクトの速度であり、Ａｉは第１仮想オブジェクトの加速度である。第１仮想オブジェクトの状態は更に別の変数を含み得ると理解され得る。本願の本実施形態では、これについて特に限定しない。
【0093】
各入力信号は各仮想センサと１対１の対応関係にあると理解され得る。例えば、エコー入力信号Ａは、ミリ波レーダ仮想センサを使用することによって取得され得、エコー入力信号Ｂは、レーザレーダ仮想センサを使用することによって取得され得、画像入力信号Ｃは、カメラ仮想センサを使用することによって取得され得る。
【0094】
加えて、入力信号エミュレータ２００を使用することによって複数の入力信号が取得されるとき、複数の入力信号は更に同期され得、同一のシナリオについて複数の仮想センサによって取得された入力信号を入力信号エミュレータ２００が同時に取得できることを確実にする。
【0095】
更に、センサエミュレータ３００が複数の入力信号を処理するとき、シミュレーション処理時間Ｔｆが生成される。現実のセンサが入力信号を処理するとき、現実の処理時間Ｔｚが生成される。仮想センサは現実のセンサに対してエミュレーションを実行し、現実のセンサとは異なるので、仮想センサによって生成されたシミュレーション処理時間Ｔｆは、現実のセンサによって生成された現実の処理時間Ｔｚと異なると理解され得る。例えば、シミュレーション処理時間Ｔｆは、現実の処理時間Ｔｚより大きい又はそれに等しいことがあり得る、又は、シミュレーション処理時間Ｔｆはまた、現実の処理時間Ｔｚより小さい又はそれに等しいことがあり得る。シミュレーション処理時間Ｔｆが現実の処理時間Ｔｚと整合しないとき、遅延補償が入力信号エミュレータ２００における入力信号に対して実行され得、その結果、シミュレーション試験は、現実のシナリオをより良くシミュレートできる。遅延とは、シミュレーション処理時間Ｔｆ及び現実の処理時間Ｔｚの間の差を指す。
【0096】
したがって、入力信号エミュレータ２００は更に、センサエミュレータ３００における各仮想センサのシミュレーション処理時間Ｔｆを取得し得る。シミュレーション処理時間Ｔｆは仮想センサと１対１の対応関係にある。例えば、ミリ波レーダ仮想センサのシミュレーション処理時間Ｔｆ１、レーザレーダ仮想センサのシミュレーション処理時間Ｔｆ２、カメラ仮想センサのシミュレーション処理時間Ｔｆ３、及び同様のものが取得され得る。次に、仮想センサに対応する現実のセンサの現実の処理時間Ｔｚが更に取得され得る。現実の処理時間Ｔｚは現実のセンサと１対１の対応関係にある。例えば、ミリ波レーダの現実のセンサの現実の処理時間Ｔｚ１、レーザレーダの現実のセンサの現実の処理時間Ｔｚ２、カメラの現実のセンサの現実の処理時間Ｔｚ３、及び同様のものが取得され得る。
【0097】
次に、入力信号エミュレータ２００は、各仮想センサのシミュレーション処理時間Ｔｆを対応する現実の処理時間Ｔｚと比較し得る。
【0098】
シミュレーション処理時間Ｔｆが現実の処理時間Ｔｚより小さい場合、第１入力信号が、第１仮想オブジェクトの現在の状態Ｓｔに基づいてエミュレーションを通じて取得され得、仮想センサに対応する第１入力信号の送信が遅延され得、ここで遅延＝Ｔｚ－Ｔｆである。例えば、レーザレーダ仮想センサのシミュレーション処理時間Ｔｆが５ｍｓであると想定され、レーザレーダの現実のセンサの現実の処理時間Ｔｚは１０ｍｓである。この場合、レーザレーダ仮想センサに対応する第１入力信号が、Ｔｚ－Ｔｆ＝１０－５＝５ｍｓの遅延後に送信され得る。したがって、シミュレーション処理時間は、現実のセンサの処理時間と照合され得、それによりシミュレーション試験正確度を改善する。
【0099】
シミュレーション処理時間Ｔｆが現実の処理時間Ｔｚより大きい場合、すなわち、仮想センサの処理時間が現実のセンサの処理時間より長い場合、遅延が引き起こされる。したがって、遅延が補償される必要がある。特定の実装中に、第１仮想オブジェクトの運転状態に対して予測が実行され、その結果、入力信号エミュレータ２００は、予測運転状態に基づいてエミュレーションを実行し、第２入力信号を取得し得る。第２入力信号は、Ｔｆ－Ｔｚ期間の後に取得される予測入力信号であり得る。予測は、カルマンフィルタリングの方法を使用することによって実行され得るか、又は、別の予測方法を使用することによって実行され得る。本願の本実施形態では、これについて特に限定しない。
【0100】
例えば、時点ｔにおける第１仮想オブジェクトの運転状態はＳｔであると想定され、ここで、
【数2】
【0101】
Ｘｉは第１仮想オブジェクトの位置であり、Ｖｉは第１仮想オブジェクトの速度であり、Ａｉは第１仮想オブジェクトの加速度である。第１仮想オブジェクトの状態は更に別の変数を含み得ると理解され得る。本願の本実施形態では、これについて特に限定しない。この場合、時点ｔ＋Ｔにおける第１仮想オブジェクトの予測運転状態は、Ｓｔ＋Ｔ＝Ｆｉ＊Ｓｔ＋Ｂｉ＊Ｕｉ＋Ｎｉであり、ここで、
、
、
である。
【数3】
【数4】
【数5】
【0102】
Ｎｉは状態予測ノイズである。このように、未来の時点における第１仮想オブジェクトの運転状態を予測できる。次に、未来の時点における第１仮想オブジェクトの運転状態に基づいて、入力信号エミュレータ２００は、入力信号に対してエミュレーションを実行し、第２入力信号を取得し得る。
【0103】
例えば、ミリ波レーダ仮想センサのシミュレーション処理時間は、Ｔｆ１＝１０ｍｓであり、すなわち、ミリ波レーダ仮想センサは、１０ｍｓにわたって入力信号を処理し、ミリ波レーダの第１入力信号を取得する必要があり；又は、ミリ波レーダの現実のセンサの現実の処理時間はＴｚ１＝５ｍｓであり、すなわち、ミリ波レーダの現実のセンサは、５ｍｓにわたって入力信号を処理し、ミリ波レーダの第１入力信号を取得する必要があると想定される。レーザレーダ仮想センサのシミュレーション処理時間はＴｆ２＝１２ｍｓであり、すなわち、レーザレーダ仮想センサは、１０ｍｓにわたって入力信号を処理し、レーザレーダの第１入力信号を取得する必要があり；又は、レーザレーダの現実のセンサの現実の処理時間は、Ｔｚ２＝８ｍｓであり、すなわち、レーザレーダの現実のセンサは、５ｍｓにわたって入力信号を処理し、レーザレーダの第１入力信号を取得する必要がある。ミリ波レーダ仮想センサのシミュレーション遅延Ｔｙ１＝Ｔｆ１－Ｔｚ１＝１０－５＝５ｍｓであり、レーザレーダ仮想センサのシミュレーション遅延Ｔｙ２＝シミュレーション処理時間Ｔｆ２－Ｔｚ２＝１２－８＝４ｍｓであり、すなわち、Ｔｙ１＞Ｔｙ２であるので、最大シミュレーション遅延（例えば、Ｔｙ１）に基づいて第１仮想オブジェクトの運転状態に対して予測が実行され得る。予測運転状態に基づいて、エミュレーションは、ミリ波レーダ仮想センサ及びレーザレーダ仮想センサを使用することによって別個に実行され、ミリ波レーダの第２入力信号及びレーザレーダの第２入力信号が取得される。このように、すべての第１入力信号について効果的な遅延補償を取得できることを確実にできる。
【0104】
ミリ波レーダ仮想センサは、説明の例として使用される。図３は、第２入力信号の予測の概略図である。図３に示されるように、時点ｔにおける第１仮想オブジェクトの運転状態はＳ１であり、第１仮想オブジェクト上のミリ波レーダ仮想センサは、運転状態Ｓ１に基づいて時点ｔでエミュレーションを通じて入力信号１０１を取得し得る。次に、時点ｔ＋Ｔ１における第１仮想オブジェクトの運転状態に対して予測が実行され、その結果、時点ｔ＋Ｔ１における第１仮想オブジェクトの運転状態はＳ２であり、ここで、Ｔ１は遅延、すなわち、ミリ波レーダ仮想センサのシミュレーション処理時間Ｔｆ１及びミリ波レーダの現実のセンサの現実の処理時間Ｔｚ１の間の差である。ミリ波レーダ仮想センサは、運転状態Ｓ２に基づいて時点ｔ＋Ｔ１においてエミュレーションを通じて第２入力信号１０２を取得し得、その結果、第２入力信号１０２の予測を完了でき、入力信号についての遅延補償を完了できる。
【0105】
レーザレーダ仮想センサはまた、図３における方式でレーザレーダの入力信号を予測し、レーザレーダの第２入力信号を取得し得ると理解され得る。ここでは、詳細について改めて説明しない。
【0106】
任意選択的に、入力信号についての遅延補償を完了した後、入力信号エミュレータ２００は更に、各仮想センサのシミュレーション遅延を是正し得る。ミリ波レーダ仮想センサ及びレーザレーダ仮想センサは例として使用される。ミリ波レーダ仮想センサ及びレーザレーダ仮想センサの遅延が補償された後、レーザレーダ仮想センサの遅延補償時間はミリ波レーダ仮想センサの遅延補償時間、例えば、レーザレーダ仮想センサのシミュレーション遅延Ｔｙ２＝Ｔｆ２－Ｔｚ２＝１２－８＝４ｍｓであるが、レーザレーダ仮想センサの遅延補償時間は５ｍｓであるので、レーザレーダ仮想センサの遅延補償時間は、レーザレーダ仮想センサのシミュレーション遅延Ｔｙ２と一致しない。この場合、入力信号エミュレータ２００は、遅延Ｔ２の後にレーザレーダによって予測される第２入力信号を送信し得、その結果、遅延Ｔ２及びシミュレーション処理時間の累積時間は、予測された第２入力信号に対応し、それにより、現実のセンサの性能をエミュレートする。Ｔ２は遅延補償時間及びシミュレーション遅延の間の差である。例えば、レーザレーダ仮想センサの遅延補償時間は５ｍｓであり、レーザレーダ仮想センサのシミュレーション遅延は４ｍｓであると想定される。この場合、Ｔ２＝遅延補償時間－シミュレーション遅延＝５－４＝１ｍｓである。すなわち、レーザレーダの第２出力信号は、１ｍｓの遅延後に送信される。レーザレーダの現実のセンサの現実の処理時間は、Ｔｚ２＝８ｍｓであり、レーザレーダ仮想センサの遅延補償時間は５ｍｓであり、すなわち、Ｔｚ２＋５＝８＋５＝１３ｍｓの後に取得される第２入力信号が予測される。しかしながら、レーザレーダ仮想センサのシミュレーション処理時間はＴｆ２＝１２ｍｓである。したがって、第２入力信号は、１３－１２＝１ｍｓの遅延後に送信され得、その結果、予測された第２入力信号がセンサエミュレータ３００のシミュレーション処理時間と一致することを確実にできる。
【0107】
段階１０４：入力信号エミュレータ２００が複数の入力信号をセンサエミュレータ３００へ送信する。
【0108】
具体的には、第１仮想オブジェクトの複数の入力信号を取得した後、入力信号エミュレータ２００は、複数の入力信号をセンサエミュレータ３００へ送信し得る。入力信号は、第１入力信号及び／又は第２入力信号を含み得る。
【0109】
段階１０５：センサエミュレータ３００は、複数の入力信号を処理し、複数の出力信号を出力する。
【0110】
具体的には、入力信号エミュレータ２００によって送信された複数の入力信号を受信した後、センサエミュレータ３００は、複数の入力信号を処理して、複数の出力信号を取得し得る。処理プロセスは、仮想センサのフロントエンドモデル（例えばＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉ）及び仮想センサのプリセットされたアルゴリズムに基づいて実行され得る。
【0111】
各仮想センサは、異なるプリセットされたフロントエンドモデルを使用し得ることに留意されたい。フロントエンドモデルの特定の実装は、本願の本実施形態において特に限定されない。
【0112】
各入力信号は各出力信号と１対１の対応関係にあると理解され得る。例えば、ミリ波レーダ仮想センサによって取得されるエコー入力信号Ａは、プリセットされたミリ波レーダセンサアルゴリズムを使用することによって、処理のためにミリ波レーダ仮想センサのフロントエンドモデルに入力され、エコー出力信号Ａが取得され得る。代替的に、レーザレーダ仮想センサによって取得されたエコー入力信号Ｂは、プリセットされたレーザレーダセンサアルゴリズムを使用することによって、処理のためにレーザレーダ仮想センサのフロントエンドモデルに入力され、エコー出力信号Ｂが取得され得る。代替的に、カメラ仮想センサによって取得される画像入力信号Ｃは、プリセットされたカメラセンサアルゴリズムを使用することによって、処理のためにカメラ仮想センサのフロントエンドモデルに入力され、画像出力信号が取得される。
【0113】
段階１０６：複数の出力信号をデジタルエミュレータ４００へ送信する。
【0114】
具体的には、複数の入力信号を処理して複数の出力信号を取得した後、センサエミュレータ３００は複数の出力信号をデジタルエミュレータ４００へ送信し得る。
【0115】
段階１０７：デジタルエミュレータ４００は処理のために複数の出力信号を受信し、複数の出力信号を運転システム５００へ送信する。
【0116】
具体的には、デジタルエミュレータ４００は、各仮想センサに対応しセンサエミュレータ３００によって送信された出力信号を受信し得る。現実の車両の運転性能を試験するべく、デジタルエミュレータ４００は更に、前述の複数の出力信号を現実の車両の運転システム５００へ送信し得る。
【0117】
段階１０８：運転システム５００は複数の出力信号に基づいて運転の判断を判定する。
【0118】
具体的には、デジタルエミュレータ４００によって送信された複数の出力信号を受信した後、運転システム５００は運転の判断を行う。運転の判断は、加速、減速、ブレーキ、及びターンなどの操作を含み得るか、又は、別の運転の判断を含み得る。本願の本実施形態では、これについて特に限定しない。
【0119】
段階１０９：運転の判断を動力システムエミュレータ６００へ送信する。
【0120】
段階１１０：動力システムエミュレータ６００は、運転の判断に基づいて、現実の車両の運転状態Ｓｔ'をエミュレートする。
【0121】
具体的には、運転状態Ｓｔ'は運転の判断に対応する。例えば、運転の判断が加速である場合、動力システムエミュレータ６００によってエミュレートされる現実の車両の運転状態は加速運転であり；又は、運転の判断がブレーキである場合、動力システムエミュレータ６００によってエミュレートされる現実の車両の運転状態は、ブレーキ後の停止状態である。
【0122】
段階１１１：運転状態Ｓｔ'を仮想シナリオエミュレータ１００へフィードバックし、仮想シナリオエミュレータ１００がＳｔ'に基づいて第１仮想オブジェクトの運転状態Ｓｔを更新することを可能にする。
【0123】
具体的には、運転状態Ｓｔ'を取得した後、動力システムエミュレータ６００は、運転状態Ｓｔ'を仮想シナリオエミュレータ１００にフィードバックし、仮想シナリオエミュレータ１００がＳｔ'に基づいて第１仮想オブジェクトの運転状態Ｓｔを更新することを可能にし得る。例えば、以下の車両が例として使用される。試験車両（第１仮想オブジェクト）が別の車両（第２仮想オブジェクト）に従い、第１仮想オブジェクトの自律運転性能を試験すると想定される。第２仮想オブジェクトがブレーキをかけた後、第１仮想オブジェクト及び第２仮想オブジェクトの間の距離がより近くなる。第１仮想オブジェクト上の仮想センサによって取得されたセンサデータ（例えば、第２出力信号）を分析することによって、運転の判断（例えば、運転システム５００はブレーキをかけることを判定する）が判定され得、ブレーキをかける判断が第１仮想オブジェクトにフィードバックされ得、それにより、システム全体のエミュレーション試験を完了する。
【0124】
段階１１２：仮想シナリオエミュレータ１００は、運転状態Ｓｔ'に基づいて第１仮想オブジェクトの運転状態を更新する。
【0125】
本願の本実施形態において、シミュレーションセンサ及び現実のセンサの間の遅延に基づいて試験対象オブジェクトの運転状態に対して予測が実行される。したがって、遅延が補償される。これにより、デジタルシナリオシミュレーション試験においてシミュレーションセンサによって引き起こされる遅延問題を効果的に解決でき、複数のセンサの挙動及び性能をデジタルシナリオエミュレータにおいて正確かつ同期的にシミュレートできる。
【0126】
図４は、本願によるシミュレーション試験装置の一実施形態の構造の概略図である。図４に示されるように、シミュレーション試験装置４０は入力信号エミュレータに適用される。入力信号エミュレータは自律運転試験アーキテクチャに位置し、自律運転試験アーキテクチャは更に仮想シナリオエミュレータ及びセンサエミュレータを含み、仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、仮想シナリオは試験対象仮想オブジェクトを含み、試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み、装置は受信回路４１、予測回路４２、第１エミュレーション回路４３、及び第１送信回路４４を含み得る。
【0127】
受信回路４１は、各仮想センサの処理遅延を取得するよう構成される。
【0128】
予測回路４２は、各処理遅延がプリセット条件を満たすかどうかを判定し、任意の処理遅延がプリセット条件を満たす場合、処理遅延に基づいて第１運転状態を予測して第２運転状態を取得するよう構成される。
【0129】
第１エミュレーション回路４３は、処理遅延に対応する仮想センサを使用することによって、各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得するよう構成される。各第１入力信号が各仮想センサと１対１の対応関係にある。
【0130】
第１送信回路４４は１又は複数の第１入力信号をセンサエミュレータへ送信するよう構成される。
【0131】
考えられる実装において、第１エミュレーション回路４３は更に、処理遅延に別個に対応する複数の仮想センサを使用することによって同期エミュレーションを実行し、複数の第１入力信号を取得するよう構成される。
【0132】
考えられる実装において、処理遅延は、第１処理時間及び第２処理時間の間の差によって判定される。第１処理時間は、センサエミュレータにおける仮想センサの処理時間であり、第２処理時間は、仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である。
【0133】
考えられる実装において、装置４０は更に、第２エミュレーション回路４５及び第２送信回路４６を含む。
【0134】
第２エミュレーション回路４５は、任意の処理遅延がプリセット条件を満たさない場合、処理遅延に対応する仮想センサを使用することによって第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得するよう構成される。
【0135】
第２送信回路４６は、処理遅延に基づいて、１又は複数の第２入力信号をセンサエミュレータへ送信することを遅延するよう構成される。
【0136】
考えられる実装において、第１入力信号又は第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、入力信号エミュレータによるエミュレーションを通じて取得される。
【0137】
考えられる実装において、第１運転状態は、時点ｔにおける試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、予測回路は更に、カルマンフィルタリングの方法を使用することによって処理遅延に基づいて試験対象仮想オブジェクトの第１運転状態を予測し、第２運転状態を取得するよう構成される。第２運転状態は、ｔ＋Ｔにおける試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは処理遅延である。
【0138】
図４に示されるシミュレーション試験装置のモジュールの分割は、単に論理的な機能分割であることが理解されるべきである。実際の実装において、モジュールはすべて又は部分的に、物理的エンティティに統合され得るか、又は物理的に分離され得る。加えて、モジュールはすべて、処理要素によって呼び出されるソフトウェアの形態で実装され得るか、又は、ハードウェアの形態で実装され得る。代替的に、モジュールの一部は、処理要素によって呼び出されるソフトウェアの形態で実装され得、モジュールの別の一部がハードウェアの形態で実装される。例えば、検出モジュールは、別個に配置される処理要素であり得るか、又は、電子デバイスのチップに統合されて実装され得る。他のモジュールの実装は、検出モジュールの実装と同様である。加えて、モジュールの全部又は一部は共に統合され得るか、又は独立に実装され得る。実装プロセスにおいて、前述の方法又は前述のモジュールにおける段階は、処理要素におけるハードウェア統合論理回路を使用することによって、又は、ソフトウェアの形態の命令を使用することによって実装され得る。
【0139】
例えば、前述のモジュールは、前述の方法を実装するよう構成される１又は複数の集積回路、例えば、１又は複数の特定用途向け集積回路（ＡＳＩＣ）、１又は複数のデジタルマイクロプロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒｓ， ＤＳＰｓ）、又は１又は複数のフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙｓ）であり得る。別の例において、モジュールは共に統合され、システムオンチップ（ＳＯＣ）の形態で実装され得る。
【0140】
図５は、本願による電子デバイス５０の一実施形態の構造の概略図である。電子デバイス５０は、前述の入力信号エミュレータ２００であり得る。図５に示されるように、電子デバイス５０はデータ処理デバイスであり得るか、又は、回路デバイス内蔵データ処理デバイスであり得る。電子デバイス５０は、本願の図１から図３に示される実施形態において提供される方法における機能／段階を実行するよう構成され得る。
【0141】
図５に示されるように、電子デバイス５０は、汎用コンピューティングデバイスの形態で表される。
【0142】
電子デバイス５０は、１又は複数のプロセッサ５１０、通信インタフェース５２０、メモリ５３０、異なるシステムコンポーネント（メモリ５３０及びプロセッサ５１０を含む）を接続する通信バス５４０、データベース５５０、及び１又は複数のコンピュータプログラムを含み得る。
【0143】
前述の１又は複数のコンピュータプログラムは前述のメモリに記憶され、前述の１又は複数のコンピュータプログラムは命令を含み、前述の命令が前述の電子デバイスによって実行されるとき、前述の電子デバイスは、以下の段階、すなわち、各仮想センサの処理遅延を取得する段階；各処理遅延がプリセット条件を満たすかどうかを判定する段階；任意の処理遅延がプリセット条件を満たす場合、処理遅延に基づいて第１運転状態を予測し、第２運転状態を取得する段階；処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得する段階、ここで、各第１入力信号は各仮想センサと１対１の対応関係にある；及び、１又は複数の第１入力信号をセンサエミュレータへ送信する段階を実行することが可能である。
【0144】
考えられる実装において、命令が電子デバイスによって実行されるとき、電子デバイスが、処理遅延に対応する仮想センサを使用することによってエミュレーションを実行して１又は複数の第１入力信号を取得する段階を実行することは、処理遅延に別個に対応する複数の仮想センサを使用することによって同期エミュレーションを実行し、複数の第１入力信号を取得することを含む。
【0145】
考えられる実装において、処理遅延は、第１処理時間及び第２処理時間の間の差によって判定される。第１処理時間は、センサエミュレータにおける仮想センサの処理時間であり、第２処理時間は、仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である。
【0146】
考えられる実装において、命令が電子デバイスによって実行されるとき、電子デバイスは、以下の段階、すなわち、任意の処理遅延がプリセット条件を満たさない場合、処理遅延に対応する仮想センサを使用することによって第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得する段階；及び、処理遅延に基づいてセンサエミュレータに対する１又は複数の第２入力信号の送信を遅延する段階を更に実行することが可能となる。
【0147】
考えられる実装において、センサエミュレータは、第１入力信号又は第２入力信号を受信し、仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し出力信号を取得するよう構成される。仮想センサのプリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙはフロントエンドモデルの出力信号であり、Ｘは第１入力信号又は第２入力信号であり、Ｇは仮想センサのフロントエンドの利得であり、Ｎは仮想センサのフロントエンドのノイズであり、Ｉは仮想センサのフロントエンドによって導入される干渉である。
【0148】
考えられる実装において、仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって仮想シナリオエミュレータによってエミュレーションを通じて取得され、第１入力信号又は第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、入力信号エミュレータによるエミュレーションを通じて取得される。
【0149】
考えられる実装において、第１運転状態は、時点ｔにおける試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、命令が電子デバイスによって実行されるとき、電子デバイスは、処理遅延に基づいて第１運転状態を予測して第２運転状態を取得する段階を実行することが可能となることは、カルマンフィルタリングの方法を使用することによって、処理遅延に基づいて試験対象仮想オブジェクトの第１運転状態を予測し、第２運転状態を取得することを含み、ここで、第２運転状態は、ｔ＋Ｔにおける試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは処理遅延である。
【0150】
考えられる実装において、自律運転試験アーキテクチャは更に、デジタルエミュレータ、運転システム、及び動力システムエミュレータを含む。デジタルエミュレータは、センサエミュレータによって送信される出力信号を受信し、出力信号を運転システムへ送信するよう構成され；運転システムは、出力信号に基づいて運転の判断を判定するよう構成され；動力システムエミュレータは、運転の判断についてのエミュレーションを実行して第３運転状態を取得し、第３運転状態を仮想シナリオエミュレータへフィードバックし、試験対象仮想オブジェクトが第３運転状態に基づいて第１運転状態を更新することを可能にするよう構成される。
【0151】
考えられる実装において、仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む。
【0152】
本発明の本実施形態において示されるモジュール間のインタフェース接続関係は、単に説明のための例であり、電子デバイス５０の構造に対する限定を構成するものではないことが理解され得る。本願のいくつかの他の実施形態では、電子デバイス５０は代替的に、前述の実施形態とは異なるインタフェース接続方式を使用し得、又は、複数のインタフェース接続方式の組み合わせを使用し得る。
【0153】
前述の機能を実装するために、電子デバイス５０は、機能を実行するための対応するハードウェア構造及び／又はソフトウェアモジュールを含むと理解され得る。当業者であれば、本明細書において開示される実施形態において説明される例と組み合わせて、ユニット、アルゴリズム、及び段階は、本願の実施形態におけるハードウェア、又はハードウェアの組み合わせ、及び、コンピュータソフトウェアによって実装され得ることを容易に理解するはずである。ある機能がハードウェアで行われるのか、又はコンピュータソフトウェアで動くハードウェアで行われるのかは、技術的解決手段の特定の用途及び設計上の制約によって決まる。当業者は、異なる方法を使用して、各特定の用途の説明される機能を実装し得るが、実装は本発明の実施形態の範囲を超えるとみなされるべきでない。
【0154】
機能モジュールの分割は、本願の実施形態における前述の方法の例に基づいて電子デバイスに対して実行され得る。例えば、機能モジュールは、対応する機能についての分割を通じて取得され得、又は、２又はより多くの機能は、１つの処理モジュールに統合され得る。統合モジュールは、ハードウェアの形式で実装されてもよく、又は、ソフトウェア機能モジュールの形式で実装されてもよい。本発明の実施形態において、モジュール分割は例であり、単なる論理的な機能分割であることに留意されたい。実際の実装の間、別の分割方式が用いられてよい。
【0155】
実装に関する上述の説明は、当業者が、簡便で簡潔な説明の目的のために、上述の機能モジュールの分割が説明のために例として行われることを理解することを可能にする。実際の適用においては、要件に基づき上述の機能を複数の異なるモジュールに割り当てて実装することができる、すなわち、装置の内部構造を複数の異なる機能モジュールに分割して、上で説明した機能の全部又は一部を実装する。上述のシステム、装置、及びユニットの詳細な動作プロセスについては、上述の方法の実施形態における対応するプロセスを参照されたい。ここでは、詳細について改めて説明しない。
【0156】
本願の実施形態における機能ユニットが１つの処理ユニットに統合されてもよいし、これらのユニットの各々が物理的に単独で存在してもよい、又は、２つ又はそれより多くのユニットが１つのユニットに統合される。統合ユニットは、ハードウェアの形態で実装されてもよいし、ソフトウェア機能ユニットの形態で実装されてもよい。
【0157】
統合ユニットがソフトウェア機能ユニットの形態で実装され、独立した製品として販売又は使用される場合、統合ユニットはコンピュータ可読記憶媒体に記憶され得る。そのような理解に基づいて、本願の実施形態の技術的解決手段は基本的に、又は、従来技術に対して貢献する一部、又は、技術的解決手段の全部又は一部は、ソフトウェア製品の形態で実装され得る。コンピュータソフトウェア製品は記憶媒体に記憶され、コンピュータデバイス（パーソナルコンピュータ、サーバ、ネットワークデバイス、又は同様のものであり得る）又はプロセッサに命令して、本願の実施形態において説明される方法の段階の全部又は一部を実行するための複数の命令を含む。前述の記憶媒体は、フラッシュメモリ、リムーバブルハードディスク、リードオンリメモリ、ランダムアクセスメモリ、磁気ディスク又は光ディスクなど、プログラムコードを格納できるあらゆる媒体を含む。
【0158】
上述の説明は、本願の特定の実装に過ぎず、本願の保護範囲を限定することを意図するものではない。本願に開示された技術的範囲内のあらゆる変形又は置換は、本願の保護範囲に含まれることになる。従って、本願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
他の可能な項目
（項目１）
入力信号エミュレータに適用されるシミュレーション試験方法であって、前記入力信号エミュレータは自律運転試験アーキテクチャに位置し、前記自律運転試験アーキテクチャは更に仮想シナリオエミュレータ及びセンサエミュレータを含み、前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み、前記方法は、
各仮想センサの処理遅延を取得する段階；
各処理遅延がプリセット条件を満たすかどうかを判定する段階；
任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得する段階；
前記処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得する段階、ここで、各第１入力信号は、各仮想センサと１対１の対応関係にある；及び
前記１又は複数の第１入力信号を前記センサエミュレータへ送信する段階
を備える方法。
（項目２）
前記処理遅延に対応する仮想センサを使用することによってエミュレーションを実行し、１又は複数の第１入力信号を取得する前記段階は、
前記処理遅延に別個に対応する前記複数の仮想センサを使用することによって同期エミュレーションを実行して、前記複数の第１入力信号を取得する段階
を含む、項目１に記載の方法。
（項目３）
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、項目１又は２に記載の方法。
（項目４）
前記方法は更に、
任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得する段階；及び、
前記処理遅延に基づいて、前記センサエミュレータへの１又は複数の第２入力信号の前記送信を遅延させる段階
を備える、項目１から３のいずれか一項に記載の方法。
（項目５）
前記センサエミュレータは、前記第１入力信号又は前記第２入力信号を受信し、前記仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し、出力信号を取得するよう構成され、前記仮想センサの前記プリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙは前記フロントエンドモデルの前記出力信号であり、Ｘは前記第１入力信号又は前記第２入力信号であり、Ｇは前記仮想センサのフロントエンドの利得であり、Ｎは前記仮想センサの前記フロントエンドのノイズであり、Ｉは前記仮想センサの前記フロントエンドによって導入される干渉である、項目４に記載の方法。
（項目６）
前記仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって前記仮想シナリオエミュレータによってエミュレーションを通じて取得され、前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、項目４に記載の方法。
（項目７）
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得する前記段階は、
カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得する段階、ここで、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、
を含む、項目１に記載の方法。
（項目８）
前記自律運転試験アーキテクチャは更に、デジタルエミュレータ、運転システム、及び動力システムエミュレータを含み、前記デジタルエミュレータは、前記センサエミュレータによって送信された出力信号を受信し、前記出力信号を前記運転システムへ送信するよう構成され、前記運転システムは、前記出力信号に基づいて運転の判断を判定するよう構成され、前記動力システムエミュレータは、前記運転の判断に対してエミュレーションを実行して第３運転状態を取得し、前記第３運転状態を前記仮想シナリオエミュレータへフィードバックして、前記試験対象仮想オブジェクトが前記第３運転状態に基づいて前記第１運転状態を更新することを可能にするよう構成されている、項目１に記載の方法。
（項目９）
前記仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む、項目１から８のいずれか一項に記載の方法。
（項目１０）
入力信号エミュレータに適用されるシミュレーション試験装置であって、前記入力信号エミュレータは、自律運転試験アーキテクチャに位置し、前記自律運転試験アーキテクチャは更に仮想シナリオエミュレータ及びセンサエミュレータを含み、前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは、第１運転状態及び複数の仮想センサを含み、前記装置は、
各仮想センサの処理遅延を取得するよう構成される受信回路；
各処理遅延がプリセット条件を満たすかどうかを判定し、任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて、前記第１運転状態を予測し、第２運転状態を取得するよう構成される予測回路；
前記処理遅延に対応する仮想センサを使用することによって、各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得するよう構成される第１エミュレーション回路、ここで、各第１入力信号は各仮想センサと１対１の対応関係にある；及び、
前記１又は複数の第１入力信号を前記センサエミュレータへ送信するよう構成される第１送信回路
を備える、装置。
（項目１１）
前記第１エミュレーション回路は更に、前記処理遅延に別個に対応する前記複数の仮想センサを使用することによって同期エミュレーションを実行し、前記複数の第１入力信号を取得するよう構成される、項目１０に記載の装置。
（項目１２）
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、項目１０又は１１に記載の装置。
（項目１３）
前記装置は更に、
任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得するよう構成される第２エミュレーション回路；及び、
前記処理遅延に基づいて、前記センサエミュレータへの１又は複数の第２入力信号の前記送信を遅延するよう構成される第２送信回路
を備える、項目１０から１２のいずれか一項に記載の装置。
（項目１４）
前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、項目１３に記載の装置。
（項目１５）
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記予測回路は更に、カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得するよう構成され、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、項目１０に記載の装置。
（項目１６）
仮想シナリオエミュレータ、入力信号エミュレータ、センサエミュレータ、デジタルエミュレータ、及びシステム同期モジュールを備えるシミュレーション試験システムであって、
前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み；
前記入力信号エミュレータは、各仮想センサの処理遅延を取得し；各処理遅延がプリセット条件を満たすかどうかを判定し；任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得し；前記処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得し、ここで、各第１入力信号は、各仮想センサと１対１の対応関係にあり；前記１又は複数の第１入力信号を前記センサエミュレータへ送信するよう構成され；
前記センサエミュレータは、前記第１入力信号を受信し、前記仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し、出力信号を取得するよう構成され；
前記デジタルエミュレータは、前記センサエミュレータによって送信された前記出力信号を受信するよう構成され；
前記システム同期モジュールは、前記仮想シナリオエミュレータ、前記入力信号エミュレータ、前記センサエミュレータ、及び前記デジタルエミュレータの各々に同期クロックを提供するよう構成される、
シミュレーション試験システム。
（項目１７）
前記入力信号エミュレータは更に、前記処理遅延に別個に対応する前記複数の仮想センサを使用することによって同期エミュレーションを実行し、前記複数の第１入力信号を取得するよう構成される、項目１６に記載のシステム。
（項目１８）
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、項目１６又は１７に記載のシステム。
（項目１９）
前記入力信号エミュレータは更に、任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得し；前記処理遅延に基づいて、前記センサエミュレータへの前記１又は複数の第２入力信号の送信を遅延するよう構成される、項目１６から１８のいずれか一項に記載のシステム。
（項目２０）
前記センサエミュレータは更に、前記第２入力信号を受信するよう構成され、前記仮想センサのプリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙは前記フロントエンドモデルの出力信号であり、Ｘは前記第１入力信号又は前記第２入力信号であり、Ｇは前記仮想センサのフロントエンドの利得であり、Ｎは前記仮想センサの前記フロントエンドのノイズであり、Ｉは前記仮想センサの前記フロントエンドによって導入される干渉である、項目１９に記載のシステム。
（項目２１）
前記仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって前記仮想シナリオエミュレータによってエミュレーションを通じて取得され、前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、項目１９に記載のシステム。
（項目２２）
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記入力信号エミュレータは更に、カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得するよう構成され、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、項目１６に記載のシステム。
（項目２３）
運転システム及び動力システムエミュレータを更に備え、
前記デジタルエミュレータは更に、前記出力信号を前記運転システムへ送信するよう構成され；
前記運転システムは、前記出力信号に基づいて運転の判断を判定するよう構成され；
前記動力システムエミュレータは、前記運転の判断に対してエミュレーションを実行して第３運転状態を取得し、前記第３運転状態を前記仮想シナリオエミュレータへフィードバックするよう構成され、前記試験対象仮想オブジェクトが第３運転状態に基づいて前記第１運転状態を更新することを可能にする、
項目１６に記載のシステム。
（項目２４）
前記仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む、項目１６から２３のいずれか一項に記載のシステム。
他の可能な項目
（項目１）
入力信号エミュレータに適用されるシミュレーション試験方法であって、前記入力信号エミュレータは自律運転試験アーキテクチャに位置し、前記自律運転試験アーキテクチャは更に仮想シナリオエミュレータ及びセンサエミュレータを含み、前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み、前記方法は、
各仮想センサの処理遅延を取得する段階；
各処理遅延がプリセット条件を満たすかどうかを判定する段階；
任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得する段階；
前記処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得する段階、ここで、各第１入力信号は、各仮想センサと１対１の対応関係にある；及び
前記１又は複数の第１入力信号を前記センサエミュレータへ送信する段階
を備える方法。
（項目２）
前記処理遅延に対応する仮想センサを使用することによってエミュレーションを実行し、１又は複数の第１入力信号を取得する前記段階は、
前記処理遅延に別個に対応する前記複数の仮想センサを使用することによって同期エミュレーションを実行して、前記複数の第１入力信号を取得する段階
を含む、項目１に記載の方法。
（項目３）
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、項目１又は２に記載の方法。
（項目４）
前記方法は更に、
任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得する段階；及び、
前記処理遅延に基づいて、前記センサエミュレータへの１又は複数の第２入力信号の前記送信を遅延させる段階
を備える、項目１から３のいずれか一項に記載の方法。
（項目５）
前記センサエミュレータは、前記第１入力信号又は前記第２入力信号を受信し、前記仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し、出力信号を取得するよう構成され、前記仮想センサの前記プリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙは前記フロントエンドモデルの前記出力信号であり、Ｘは前記第１入力信号又は前記第２入力信号であり、Ｇは前記仮想センサのフロントエンドの利得であり、Ｎは前記仮想センサの前記フロントエンドのノイズであり、Ｉは前記仮想センサの前記フロントエンドによって導入される干渉である、項目４に記載の方法。
（項目６）
前記仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって前記仮想シナリオエミュレータによってエミュレーションを通じて取得され、前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、項目４に記載の方法。
（項目７）
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得する前記段階は、
カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得する段階、ここで、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、
を含む、項目１に記載の方法。
（項目８）
前記自律運転試験アーキテクチャは更に、デジタルエミュレータ、運転システム、及び動力システムエミュレータを含み、前記デジタルエミュレータは、前記センサエミュレータによって送信された出力信号を受信し、前記出力信号を前記運転システムへ送信するよう構成され、前記運転システムは、前記出力信号に基づいて運転の判断を判定するよう構成され、前記動力システムエミュレータは、前記運転の判断に対してエミュレーションを実行して第３運転状態を取得し、前記第３運転状態を前記仮想シナリオエミュレータへフィードバックして、前記試験対象仮想オブジェクトが前記第３運転状態に基づいて前記第１運転状態を更新することを可能にするよう構成されている、項目１に記載の方法。
（項目９）
前記仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む、項目１から８のいずれか一項に記載の方法。
（項目１０）
入力信号エミュレータに適用されるシミュレーション試験装置であって、前記入力信号エミュレータは、自律運転試験アーキテクチャに位置し、前記自律運転試験アーキテクチャは更に仮想シナリオエミュレータ及びセンサエミュレータを含み、前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは、第１運転状態及び複数の仮想センサを含み、前記装置は、
各仮想センサの処理遅延を取得するよう構成される受信回路；
各処理遅延がプリセット条件を満たすかどうかを判定し、任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて、前記第１運転状態を予測し、第２運転状態を取得するよう構成される予測回路；
前記処理遅延に対応する仮想センサを使用することによって、各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得するよう構成される第１エミュレーション回路、ここで、各第１入力信号は各仮想センサと１対１の対応関係にある；及び、
前記１又は複数の第１入力信号を前記センサエミュレータへ送信するよう構成される第１送信回路
を備える、装置。
（項目１１）
前記第１エミュレーション回路は更に、前記処理遅延に別個に対応する前記複数の仮想センサを使用することによって同期エミュレーションを実行し、前記複数の第１入力信号を取得するよう構成される、項目１０に記載の装置。
（項目１２）
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、項目１０又は１１に記載の装置。
（項目１３）
前記装置は更に、
任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得するよう構成される第２エミュレーション回路；及び、
前記処理遅延に基づいて、前記センサエミュレータへの１又は複数の第２入力信号の前記送信を遅延するよう構成される第２送信回路
を備える、項目１０から１２のいずれか一項に記載の装置。
（項目１４）
前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、項目１３に記載の装置。
（項目１５）
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記予測回路は更に、カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得するよう構成され、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、項目１０に記載の装置。
（項目１６）
仮想シナリオエミュレータ、入力信号エミュレータ、センサエミュレータ、デジタルエミュレータ、及びシステム同期モジュールを備えるシミュレーション試験システムであって、
前記仮想シナリオエミュレータは、仮想シナリオをエミュレートするよう構成され、前記仮想シナリオは試験対象仮想オブジェクトを含み、前記試験対象仮想オブジェクトは第１運転状態及び複数の仮想センサを含み；
前記入力信号エミュレータは、各仮想センサの処理遅延を取得し；各処理遅延がプリセット条件を満たすかどうかを判定し；任意の処理遅延が前記プリセット条件を満たす場合、前記処理遅延に基づいて前記第１運転状態を予測して第２運転状態を取得し；前記処理遅延に対応する仮想センサを使用することによって各第２運転状態に基づいてエミュレーションを実行し、１又は複数の第１入力信号を取得し、ここで、各第１入力信号は、各仮想センサと１対１の対応関係にあり；前記１又は複数の第１入力信号を前記センサエミュレータへ送信するよう構成され；
前記センサエミュレータは、前記第１入力信号を受信し、前記仮想センサのプリセットされたフロントエンドモデル及びプリセットされたアルゴリズムに基づいて計算を実行し、出力信号を取得するよう構成され；
前記デジタルエミュレータは、前記センサエミュレータによって送信された前記出力信号を受信するよう構成され；
前記システム同期モジュールは、前記仮想シナリオエミュレータ、前記入力信号エミュレータ、前記センサエミュレータ、及び前記デジタルエミュレータの各々に同期クロックを提供するよう構成される、
シミュレーション試験システム。
（項目１７）
前記入力信号エミュレータは更に、前記処理遅延に別個に対応する前記複数の仮想センサを使用することによって同期エミュレーションを実行し、前記複数の第１入力信号を取得するよう構成される、項目１６に記載のシステム。
（項目１８）
前記処理遅延は、第１処理時間及び第２処理時間の間の差によって判定され、前記第１処理時間は、前記センサエミュレータにおける前記仮想センサの処理時間であり、前記第２処理時間は、前記仮想センサに対応する現実のセンサのプリセットされた現実の処理時間である、項目１６又は１７に記載のシステム。
（項目１９）
前記入力信号エミュレータは更に、任意の処理遅延が前記プリセット条件を満たさない場合、前記処理遅延に対応する前記仮想センサを使用することによって前記第１運転状態に基づいてエミュレーションを実行し、第２入力信号を取得し；前記処理遅延に基づいて、前記センサエミュレータへの前記１又は複数の第２入力信号の送信を遅延するよう構成される、項目１６から１８のいずれか一項に記載のシステム。
（項目２０）
前記センサエミュレータは更に、前記第２入力信号を受信するよう構成され、前記仮想センサのプリセットされたフロントエンドモデルはＹ＝Ｇ＊Ｘ＋Ｎ＋Ｉであり、Ｙは前記フロントエンドモデルの出力信号であり、Ｘは前記第１入力信号又は前記第２入力信号であり、Ｇは前記仮想センサのフロントエンドの利得であり、Ｎは前記仮想センサの前記フロントエンドのノイズであり、Ｉは前記仮想センサの前記フロントエンドによって導入される干渉である、項目１９に記載のシステム。
（項目２１）
前記仮想シナリオは、少なくとも１つのＣＰＵ及び／又は少なくとも１つのＧＰＵを使用することによって前記仮想シナリオエミュレータによってエミュレーションを通じて取得され、前記第１入力信号又は前記第２入力信号は、少なくとも１つのＧＰＵを使用することによって、レイトレーシングアルゴリズムに従って、前記入力信号エミュレータによるエミュレーションを通じて取得される、項目１９に記載のシステム。
（項目２２）
前記第１運転状態は、時点ｔにおける前記試験対象仮想オブジェクトの第１位置、第１速度、及び第１加速度を含み、前記入力信号エミュレータは更に、カルマンフィルタリングの方法を使用することによって前記処理遅延に基づいて前記試験対象仮想オブジェクトの前記第１運転状態を予測し、前記第２運転状態を取得するよう構成され、前記第２運転状態は、ｔ＋Ｔにおける前記試験対象仮想オブジェクトの第２位置、第２速度、及び第２加速度を含み、Ｔは前記処理遅延である、項目１６に記載のシステム。
（項目２３）
運転システム及び動力システムエミュレータを更に備え、
前記デジタルエミュレータは更に、前記出力信号を前記運転システムへ送信するよう構成され；
前記運転システムは、前記出力信号に基づいて運転の判断を判定するよう構成され；
前記動力システムエミュレータは、前記運転の判断に対してエミュレーションを実行して第３運転状態を取得し、前記第３運転状態を前記仮想シナリオエミュレータへフィードバックするよう構成され、前記試験対象仮想オブジェクトが第３運転状態に基づいて前記第１運転状態を更新することを可能にする、
項目１６に記載のシステム。
（項目２４）
前記仮想センサは、ミリ波レーダ仮想センサ、レーザレーダ仮想センサ、赤外線仮想センサ、又はカメラ仮想センサのうちの少なくとも１つを含む、項目１６から２３のいずれか一項に記載のシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【国際調査報告】