(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-14
(54)【発明の名称】画素回路、画像センサ、撮像モジュール及び電子機器
(51)【国際特許分類】
H04N 25/779 20230101AFI20231207BHJP
H04N 25/50 20230101ALI20231207BHJP
H04N 25/77 20230101ALI20231207BHJP
H04N 25/76 20230101ALI20231207BHJP
【ＦＩ】
H04N25/779
H04N25/50
H04N25/77
H04N25/76
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023534043
(86)(22)【出願日】2021-12-22
(85)【翻訳文提出日】2023-06-02
(86)【国際出願番号】 CN2021140515
(87)【国際公開番号】W WO2022143344
(87)【国際公開日】2022-07-07
(31)【優先権主張番号】202011587897.4
(32)【優先日】2020-12-28
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】517372494
【氏名又は名称】維沃移動通信有限公司
【氏名又は名称原語表記】ＶＩＶＯ ＭＯＢＩＬＥ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＣＯ．， ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１， ｖｉｖｏ Ｒｏａｄ， Ｃｈａｎｇ’ａｎ， Ｄｏｎｇｇｕａｎ，Ｇｕａｎｇｄｏｎｇ ５２３８６３， Ｃｈｉｎａ
(74)【代理人】
【識別番号】100159329
【弁理士】
【氏名又は名称】三縄 隆
(72)【発明者】
【氏名】▲羅▼ ▲軼▼
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX51
5C024GX03
5C024GX15
5C024GX16
5C024GX18
5C024GY39
5C024GY41
5C024HX40
5C024HX57
(57)【要約】
本出願の実施例は、画素回路、画像センサ、撮像モジュール及び電子機器を提供し、画像処理の技術分野に属する。画素回路は、光電変換デバイス、電荷蓄積装置、第１転送トランジスタ、第２転送トランジスタ、露光制御信号メモリを含む。
【特許請求の範囲】
【請求項1】
入射光に応答して光電効果に基づいて電荷を発生するための光電変換デバイスと、前記光電変換デバイスに接続され、前記光電変換デバイスにより発生した前記電荷を蓄積するための電荷蓄積装置と、
前記光電変換デバイス及び電荷蓄積装置に接続され、前記電荷を前記電荷蓄積装置に転送するための第１転送トランジスタと、
前記光電変換デバイスに接続され、前記電荷を所定ノードに転送して前記電荷を破棄するための第２転送トランジスタと、
前記第１転送トランジスタ及び前記第２転送トランジスタに接続され、露光制御信号に基づいて電荷制御信号を生成して、前記第１転送トランジスタと前記第２転送トランジスタのオン状態を制御するための露光制御信号メモリと、を含む、
画素回路。
【請求項2】
前記露光制御信号メモリは、単位ビット静的ランダムアクセスメモリ又は単位ビット動的ランダムアクセスメモリである、請求項１に記載の画素回路。
【請求項3】
前記単位ビット静的ランダムアクセスメモリは、前記単位ビット静的ランダムアクセスメモリの制御端子の制御コマンドに従って前記露光制御信号を受信するための信号受信デバイスと、
前記信号受信デバイスに接続され、露光制御信号に基づいて前記電荷制御信号を生成するための信号処理デバイスと、を含み、
前記信号受信デバイスは、第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタ及び前記第２トランジスタのドレインは前記露光制御信号の出力端子に接続され、前記第１トランジスタ及び前記第２トランジスタのゲートは前記単位ビット静的ランダムアクセスメモリの制御端子に接続され、
前記信号処理デバイスは、第３トランジスタ、第４トランジスタ、第５トランジスタ及び第６トランジスタを含み、前記第３トランジスタ及び第４トランジスタのソースは前記画素回路の第１電圧源に接続され、前記第３トランジスタのゲートは前記第５トランジスタのゲート、前記第４トランジスタのドレイン、前記第６トランジスタのドレイン、前記第１トランジスタのソース及び前記第１転送トランジスタにそれぞれ接続され、前記第４トランジスタのゲートは前記第６トランジスタのゲート、前記第３トランジスタのドレイン、前記第５トランジスタのドレイン、前記第２トランジスタのソース及び前記第２転送トランジスタにそれぞれ接続され、前記第５トランジスタ及び前記第６トランジスタのソースは接地される、請求項１に記載の画素回路。
【請求項4】
前記単位ビット動的ランダムアクセスメモリは、ドレインが前記露光制御信号の出力端子に接続され、ゲートが前記単位ビット動的ランダムアクセスメモリの制御端子に接続され、前記制御端子の制御コマンドに従って前記露光制御信号を受信するための第７トランジスタと、
第１端が前記第７トランジスタのソース及び前記第１転送トランジスタにそれぞれ接続され、第２端が接地される第１コンデンサと、
第１端が前記第１コンデンサの第１端に接続され、第２端が前記第２転送トランジスタに接続されるインバータと、を含む、請求項３に記載の画素回路。
【請求項5】
前記電荷蓄積装置に接続され、前記電荷蓄積装置中の前記電荷を読み取り、露光画像を出力するための読み取り回路をさらに含む、請求項１から４のいずれか１項に記載の画素回路。
【請求項6】
前記電荷蓄積装置は、前記第１転送トランジスタに接続され、前記読み取り回路の読み取りコマンドに従って前記電荷を出力するための第１電荷蓄積装置と、
前記第２転送トランジスタに接続され、前記読み取り回路の読み取りコマンドに従ってリセットするための第２電荷蓄積装置と、を含む、請求項５に記載の画素回路。
【請求項7】
前記第１電荷蓄積装置又は前記第２電荷蓄積装置は、前記光電変換デバイスに接続される第２コンデンサと、
前記第２コンデンサ及び前記読み取り回路に接続され、前記第２コンデンサ中の電荷を前記読み取り回路に転送するためのストレージトランジスタと、を含む、請求項６に記載の画素回路。
【請求項8】
前記ストレージトランジスタと前記読み取り回路との間に位置するフローティングディフュージョンノードと、第２電圧源と前記フローティングディフュージョンノードとの間に接続され、リセット制御信号に基づいて前記フローティングディフュージョンノード電圧をリセットするためのリセットトランジスタと、
ゲートが前記フローティングディフュージョンノードに接続され、ドレインが前記第２電圧源に接続されるソースフォロワトランジスタと、
ドレインが前記ソースフォロワトランジスタのソースに接続され、ソース及びゲートが前記読み取り回路に接続される行選択トランジスタと、をさらに含む、請求項７に記載の画素回路。
【請求項9】
前記第１転送トランジスタと前記第２転送トランジスタは交互にオンされる、請求項１から４のいずれか１項に記載の画素回路。
【請求項10】
請求項１から９のいずれか１項に記載の画素回路を含む、画像センサ。
【請求項11】
回路基板と、前記回路基板に電気的に接続される請求項１０に記載の画像センサと、
前記画像センサの前記回路基板から離れる側に設けられるレンズと、を含む、
撮像モジュール。
【請求項12】
請求項１１に記載の撮像モジュールを含む、電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２０年１２月２８日に中国で出願された、中国特許出願番号２０２０１１５８７８９７．４の優先権を主張し、その全ての内容が参照によって本出願に組み込まれる。
本出願は、２０２０年１２月２８日に中国で出願された、中国特許出願番号２０２０１１５８７８９７．４の優先権を主張し、その全ての内容が参照によって本出願に組み込まれる。
【0002】
本出願は、画像処理の技術分野に関し、具体的に、画素回路、画像センサ、撮像モジュール及び電子機器に関する。
【背景技術】
【0003】
相補型金属酸化物半導体イメージセンサ（Ｃｏｍｐｌｅｍｅｒｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＣＭＯＳ）では、ダイナミックレンジは、一般に、全ての画素の露光時間及び画素信号を変更することによってゲイン調整される。ハイダイナミックレンジ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ，ＨＤＲ）又は広ダイナミックレンジ（Ｗｉｄｅ Ｄｙｎａｍｉｃ Ｒａｎｇｅ，ＷＤＲ）技術では、マルチフレーム、ラインインターリーブ、又はデュアルゲイン方式のいずれにおいても、全ての画素は同じ露光時間を採用している。露光時間の長さ及び出力信号のゲイン調整によってＨＤＲの変調効果を変更する。関連するＨＤＲ技術では各画素の露光時間が同じであるため、ＨＤＲの使用では、シーンによっては一部の画素が局所的に露光過多になり、又は一部の画素が露光不足になることがある。
【0004】
関連技術では、画素ごと（Ｐｉｘｅｌ－Ｗｉｓｅ又はＰｅｒ－Ｐｉｘｅｌ）の露光時間制御技術により、露光過多領域の画素に対して画素ごとに個別に符号化して露光時間制御を行うことによって、画素レベルのダイナミックレンジ変調を実現し、露光過多又は露光不足の問題を回避することができる。しかしながら、Ｏｆｆ－Ｃｈｉｐ（オフチップ）技術を用いて画素ごとのＨＤＲ変調方法を実践する場合、複雑な光符号化露光制御システムを採用する必要があり、このシステムは体積が大きいだけでなく、異なるデバイス間での精密な較正が必要であり、消費電力が高く、携帯電話などのモバイル端末機器での実用的な使用には適していない。Ｏｎ－Ｃｈｉｐ（オンチップ）技術を用いて画素ごとのＨＤＲ変調方法を実践する場合、画素回路は、２つ以上の電荷蓄積装置を制御するために２つ以上の露光制御信号記憶ユニットを必要とし、画素の小型化に不利であり、そして、画素のフィルファクタ（Ｆｉｌｌ Ｆａｃｔｏｒ）などの画素の性能を低下させることがあり、また、複数の露光制御信号記憶ユニットを使用すると、出力される露光制御信号が全て同じであり、例えば、全てハイレベル信号が出力される確率があり、その結果、光電変換デバイスにより発生した電荷が同時に複数の電荷蓄積領域に流れ、最終的に符号化露光が失敗することになる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本出願の実施例は、画素アーキテクチャを簡略化でき、画素の体積を効果的に小さくして画素回路の構造が複雑で膨大であるという問題を回避することができる、画素回路、画像センサ、撮像モジュール及び電子機器を提供する。
【課題を解決するための手段】
【0006】
第１側面では、本出願の実施例は、
入射光に応答して光電効果に基づいて電荷を発生するための光電変換デバイスと、
光電変換デバイスに接続され、光電変換デバイスが露光後に発生した電荷を蓄積するための電荷蓄積装置と、
光電変換デバイス及び電荷蓄積装置に接続され、電荷を電荷蓄積装置に転送するための第１転送トランジスタと、
光電変換デバイスに接続され、電荷を所定ノードに転送して電荷を破棄するための第２転送トランジスタと、
第１転送トランジスタ及び第２転送トランジスタに接続され、露光制御信号に基づいて電荷制御信号を生成して、第１転送トランジスタと第２転送トランジスタのオン状態を制御するための露光制御信号メモリと、を含む、画素回路を提供する。
入射光に応答して光電効果に基づいて電荷を発生するための光電変換デバイスと、
光電変換デバイスに接続され、光電変換デバイスが露光後に発生した電荷を蓄積するための電荷蓄積装置と、
光電変換デバイス及び電荷蓄積装置に接続され、電荷を電荷蓄積装置に転送するための第１転送トランジスタと、
光電変換デバイスに接続され、電荷を所定ノードに転送して電荷を破棄するための第２転送トランジスタと、
第１転送トランジスタ及び第２転送トランジスタに接続され、露光制御信号に基づいて電荷制御信号を生成して、第１転送トランジスタと第２転送トランジスタのオン状態を制御するための露光制御信号メモリと、を含む、画素回路を提供する。
【0007】
第２側面では、本出願の実施例は、
第１側面で提供される画素回路を含む、画像センサを提供する。
第１側面で提供される画素回路を含む、画像センサを提供する。
【0008】
第３側面では、本出願の実施例は、
回路基板と、
回路基板に電気的に接続される第２側面で提供される画像センサと、
画像センサの回路基板から離れる側に設けられるレンズと、を含む、撮像モジュールを提供する。
回路基板と、
回路基板に電気的に接続される第２側面で提供される画像センサと、
画像センサの回路基板から離れる側に設けられるレンズと、を含む、撮像モジュールを提供する。
【0009】
第４側面では、本出願の実施例は、
第３側面で提供される撮像モジュールを含む、電子機器を提供する。
第３側面で提供される撮像モジュールを含む、電子機器を提供する。
【発明の効果】
【0010】
本出願の実施例では、画素回路は、入射光に応答して光電効果に基づいて電荷を発生するための光電変換デバイスと、光電変換デバイスに接続され、光電変換デバイスが露光後に発生した電荷を蓄積するための電荷蓄積装置と、光電変換デバイス及び電荷蓄積装置に接続され、電荷を電荷蓄積装置に転送するための第１転送トランジスタと、光電変換デバイスに接続され、電荷を所定ノードに転送して電荷を破棄するための第２転送トランジスタと、第１転送トランジスタ及び第２転送トランジスタに接続され、露光制御信号に基づいて電荷制御信号を生成して、第１転送トランジスタと第２転送トランジスタのオン状態を制御するための露光制御信号メモリと、を含む。それによって、露光プロセスでは、バイナリ信号（１又は０）の露光制御信号メモリが１つだけ必要であり、１フレームの露光時間内に、各画素の露光制御信号を連続的に変更、更新することにより、第１転送トランジスタ及び第２転送トランジスタを制御する。画素が露光するように命令されると、発生した電荷が電荷蓄積装置に流れ、画素が露光しないように命令されると、発生した電荷が所定ノードに流れて破棄され、これにより、各画素の有効露光時間を予め書かれた露光制御信号によって編成し、画像センサの画素ごとのＨＤＲ変調機能を実現することができる。一方、複雑な光符号化露光制御システムを採用する必要がなく、Ｏｆｆ－Ｃｈｉｐ技術で画素ごとのＨＤＲ変調方法を実践する場合の体積と消費電力の問題が避けられる。他方、Ｏｎ－Ｃｈｉｐ技術で画素ごとのＨＤＲ変調方法を実践する場合、露光制御信号を受信して分析するための露光制御信号メモリの数を減らすことにより、画素回路構造を簡略化すると同時に、画素の体積を効果的に小さくして、画素の小型化に有利で、画素の性能が向上し、そして、複数の露光制御信号メモリの露光制御信号が同じであることによる電荷流れの乱れが避けられ、画素ごとのＨＤＲ変調の安定性及びゲイン効果が保証される。
【図面の簡単な説明】
【0011】
【図1】本出願の一実施例による画素回路の模式図（その１）を示す。
【図2】本出願の他の実施例による画素回路の模式図（その２）を示す。
【図3】本出願の更なる実施例による画素回路の模式図（その３）を示す。
【図4】本出願の更なる実施例による画素回路の模式図（その４）を示す。
【図5】本出願の更なる実施例の電子機器のハードウェア構造ブロック図を示す。
【発明を実施するための形態】
【0012】
以下、本出願の実施例を詳細に説明し、前記実施例の例示的な例は図面に示されており、図面において、全体を通して同じ又は類似する符号は同じ又は類似する素子或いは同じ又は類似する機能を有する素子を表す。図面を参照して以下に説明する実施例は例示的なものであり、本出願を解釈することのみを目的とし、本出願を限定するものと理解してはならない。本出願における実施例に基づき、当業者が創造的な労力を要することなく、得られた他の全ての実施例は、いずれも本出願の保護範囲に属する。
【0013】
本出願の明細書及び特許請求の範囲における用語「第１」、「第２」の特徴は１つ又はより多くの該特徴を明示的又は暗示的に含むことができる。本出願の説明では、特に断らない限り、「複数」は２つ以上を意味する。また、明細書及び特許請求の範囲において「及び／又は」は、接続対象のうちの少なくとも１つを表し、符号の「／」は、一般に前後関連対象が「又は」の関係であることを表す。
【0014】
本出願の説明では、理解すべきことは、用語の「上」、「下」、「前」、「後」、「左」、「右」等で示す方位又は位置関係は図面に基づくものであり、本出願を容易に説明し記述を簡略化するためのものに過ぎず、記載される装置又は素子は必ず特定の方位を有したり、特定の方位で構成、操作されたりすることを明示又は暗示することがないので、本出願を限定するものと理解してはならないことである。
【0015】
本出願の説明では、説明すべきことは、明確に規定、限定しない限り、用語の「取り付ける」、「連結する」、「接続する」を広義的に理解すべきであり、例えば、固定的に接続してもよく、取り外し可能に接続してもよく、又は、一体的に接続してもよく、機械接続してもよく、電気的に接続してもよく、直接接続してもよく、更に中間媒介を介して間接的に接続してもよく、２つの素子の内部を連通させてもよいことである。当業者であれば、具体的な状況に応じて上記用語の本出願での具体的な意味を理解することができる。
【0016】
【0017】
本出願の実施例で提供される画素回路の模式図である図１に示すように、本出願の実施例で提供される画素回路１００は、入射光に応答して光電効果に基づいて電荷を発生するための光電変換デバイス１０２と、光電変換デバイス１０２に接続され、光電変換デバイス１０２が露光後に発生した電荷を蓄積するための電荷蓄積装置１０４と、光電変換デバイス１０２及び電荷蓄積装置１０４に接続され、電荷を電荷蓄積装置１０４に転送するための第１転送トランジスタ１０６２と、光電変換デバイス１０２に接続され、電荷を所定ノードに転送して電荷を破棄するための第２転送トランジスタ１０６４と、第１転送トランジスタ１０６２及び第２転送トランジスタ１０６４に接続され、露光制御信号に基づいて電荷制御信号を生成して、第１転送トランジスタ１０６２と第２転送トランジスタ１０６４のオン状態を制御するための露光制御信号メモリ１０８と、を含む。
【0018】
具体的に、画素回路１００アーキテクチャ内に、１つの露光制御信号メモリ１０８（ユニット）と、光電変換デバイス１０２、第１転送トランジスタ１０６２及び第２転送トランジスタ１０６４に基づく１つの光電変換領域と、電荷蓄積装置１０４とが含まれる。露光プロセスでは、バイナリの露光制御信号（１又は０）が露光制御信号メモリ１０８に入って電荷制御信号ＱとＱ’を発生し、ここで、Ｑ’はＱと逆であり、即ち、Ｑ’＝Ｑ×（－１）であり、第１転送トランジスタ１０６２と第２転送トランジスタ１０６４のオン状態をそれぞれ制御し、それにより、光電変換領域が露光時に発生した電荷は露光制御信号に従って、一部が第１転送トランジスタ１０６２を介して対応する電荷蓄積装置１０４に流れ、画素の有効露光を実現することができる。露光が終了した後、電荷蓄積装置１０４内の電荷は読み取り回路１１０に読み取られて画像を出力することができ、他の部分は第２転送トランジスタ１０６４を介して所定ノードに流れて、破棄される。それにより、露光制御信号を更新することで、各画素の有効露光時間長を変更することができ、即ち、画素が露光するように命令された場合発生して蓄積された電荷のみが読み取られ、画像センサの画素ごとのＨＤＲ変調機能が実現される。
【0019】
該実施例では、画像センサの画素ごとのＨＤＲ変調機能は、複雑な光符号化露光制御システムを採用することなく実現でき、Ｏｆｆ－Ｃｈｉｐ技術で画素ごとのＨＤＲ変調方法を実践する場合の体積と消費電力の問題が避けられる。また、露光制御信号を受信して分析するための露光制御信号メモリ１０８の数を減らすことにより、画素回路１００の構造を簡略化すると同時に、画素の体積を効果的に小さくして、画素の小型化に有利で、画素の性能が向上し、そして、複数の露光制御信号メモリ１０８の露光制御信号が同じであることによる電荷流れの乱れが避けられ、画素ごとのＨＤＲ変調の安定性及びゲイン効果が保証される。
【0020】
ここで、所定ノードはメモリであってもよく、メモリをリセットすることで内部電荷を削除する。所定ノードは電圧源であってもよく、電荷を直接受ける。
【0021】
具体的に例を挙げると、本出願の他の実施例で提供される画素回路の模式図である図２に示すように、所定ノードは電圧源ＶＤＤ３である。画素回路１００に電荷蓄積装置Ｃ１が１つ設けられる。第１転送トランジスタ１０６２がオフされ、第２転送トランジスタ１０６４がオンされる場合、光電変換デバイス１０２により発生した電荷は直接電圧源ＶＤＤ３に流れて破棄される。それにより、２つの電荷蓄積装置が設けられる場合、電荷がそのうちの１つの電荷蓄積装置に蓄積されてから破棄されることを回避し、画素回路をさらに簡略化する。具体的な応用において、光電変換デバイス１０２はフォトダイオードであり、トランジスタは、入力電圧に基づいて出力電流を制御することができ、バイポーラトランジスタ（ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ，ＢＪＴ）、電界効果トランジスタ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ，ＦＥＴ）を含み、ここで、電界効果トランジスタは、金属酸化物半導体電界効果トランジスタ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ，ＭＯＳＦＥＴ）であってもよい。電荷蓄積装置１０４は、コンデンサ式電荷蓄積装置であってもよく、他のタイプの電荷蓄積装置、例えば、演算トランスコンダクタンス増幅器であってもよい。
【0022】
説明すべきことは、１画素フレームの露光時間において、露光制御信号は露光時間内の画像中の画素の露光過多又は露光不足の状況に基づく分析から得られ、各画素が１つ又は複数のバイナリの露光制御信号を受信できる点である。これらの露光制御信号のシーケンスは、例えば、全て１（ハイレベル）又は全て０（ローレベル）のように同じ信号であってもよく、又は１００１０１１００…のように異なる信号であってもよい。
【0023】
また、１つの画像センサにおいて、各画素が１画素フレームの露光時間内に受信した露光制御信号のシーケンスは、同じであってもよく、異なっていてもよい。同様に、各画素の１画素フレームでの有効露光時間は、異なっていてもよく、同じであってもよく、有効露光は、連続的であってもよく、断続的であってもよい。
【0024】
さらに、第１転送トランジスタ１０６２と第２転送トランジスタ１０６４は交互にオンされ、即ち、第１転送トランジスタ１０６２と第２転送トランジスタ１０６４は同時にオンされることがなく、それにより、電荷が複数の電荷蓄積装置１０４に同時に流れて、最終的に符号化露光が失敗することを防止する。
【0025】
具体的に例を挙げると、１つの画素の露光制御信号のシーケンスが全て１であり、出力される電荷制御信号がＱ＝１、Ｑ’＝０である場合、１画素フレームの露光時間内に、第１転送トランジスタ１０６２はオンされ且つ第２転送トランジスタ１０６４はオフされる。１つの画素の露光制御信号のシーケンスが１００１であり、出力される１つ目の電荷制御信号がＱ＝１、Ｑ’＝０で、２つ目、３つ目の電荷制御信号がＱ＝０、Ｑ’＝１で、４つ目の電荷制御信号がＱ＝１、Ｑ’＝０である場合、まず、第１転送トランジスタ１０６２をオンさせ且つ第２転送トランジスタ１０６４をオフさせて所定時間長維持し、続いて、第１転送トランジスタ１０６２をオフさせ且つ第２転送トランジスタ１０６４をオンさせて２つの所定時間長維持し、最後に、第１転送トランジスタ１０６２をオンさせ且つ第２転送トランジスタ１０６４をオフさせる状態に復帰して所定時間長維持する。ここで、第１転送トランジスタ１０６２がオンされる場合、光電変換デバイス１０２が露光時に発生した電荷は電荷蓄積装置１０４に転送されて保存され、第２転送トランジスタ１０６４がオンされる場合、光電変換デバイス１０２が露光時に発生した電荷は所定ノードに転送されて、破棄される。それにより、各画素の有効露光時間長を個別に変調させ、画素レベルのＨＤＲ変調を実現する際に、出力された画像における領域エッジの突出感が避けられ、露光過多又は露光不足の問題を補うことができるだけでなく、画素アーキテクチャを簡略化し、画素の体積を効果的に小さくすることもできる。
【0026】
本出願の一実施例において、さらに、露光制御信号メモリ１０８は単位ビット静的ランダムアクセスメモリ又は単位ビット動的ランダムアクセスメモリである。
【0027】
該実施例では、静的ランダムアクセスメモリ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ，ＳＲＡＭ）は静止アクセス機能を有する記憶装置であり、リフレッシュ回路を必要とせずに内部に記憶されているデータを保存することができ、読み書き速度を向上させ、消費電力を低減することができ、そして、静的ランダムアクセスメモリプロセスは様々なプロセッサチップのキャッシュモジュールに広く応用でき、製造難易度が低減される。動的ランダムアクセスメモリ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ，ＤＲＡＭ）は記憶容量が大きく、コストが低いという特徴を有し、そして静的ランダムアクセスメモリよりも回路構造が簡単であり、画素サイズをさらに下げることができ、同様に、動的ランダムアクセスメモリプロセスは主流のメモリチップに広く応用でき、生産製造が容易になる。
【0028】
また、単位ビットＳＲＡＭ及び単位ビットＤＲＡＭはいずれも１ビット（ｂｉｔ）の情報量を用いるため、露光制御信号メモリ１０８は複数の露光制御信号を受信しても、１ビットのバイナリ信号を順に記憶する。同じ時間に異なる電荷制御信号を生成することを回避し、光電変換デバイス１０２により発生した電荷が同時に異なる素子に流れて、最終的に符号化露光が失敗することを回避し、これにより、１つの露光制御信号メモリ１０８だけで画素ごとのＨＤＲ変調を実現でき、画素アーキテクチャが簡略化されるだけでなく、画素ごとのＨＤＲ変調の安定性及びゲイン効果も保証される。
【0029】
本出願の更なる実施例で提供される画素回路の模式図である図３に示すように、単位ビット静的ランダムアクセスメモリは、単位ビット静的ランダムアクセスメモリの制御端子の制御コマンドに従って露光制御信号を受信するための信号受信デバイス１０８４と、信号受信デバイス１０８４に接続され、露光制御信号に基づいて電荷制御信号を生成するための信号処理デバイス１０８２と、を含む。
【0030】
具体的に、信号受信デバイス１０８４は、第１トランジスタＭ１及び第２トランジスタＭ２を含み、第１トランジスタＭ１及び第２トランジスタＭ２のドレインは露光制御信号の出力端子に接続され、第１トランジスタＭ１及び第２トランジスタＭ２のゲートは単位ビット静的ランダムアクセスメモリの制御端子に接続される。
【0031】
信号処理デバイス１０８２は、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５及び第６トランジスタＭ６を含み、第３トランジスタＭ３及び第４トランジスタＭ４のソースは画素回路１００の第１電圧源ＶＤＤ１に接続され、第３トランジスタＭ３のゲートは、第５トランジスタＭ５のゲート、第４トランジスタＭ４のドレイン、第６トランジスタＭ６のドレイン、第１トランジスタＭ１のソース及び第１転送トランジスタ１０６２にそれぞれ接続され、第４トランジスタＭ４のゲートは、第６トランジスタＭ６のゲート、第３トランジスタＭ３のドレイン、第５トランジスタＭ５のドレイン、第２トランジスタＭ２のソース及び第２転送トランジスタ１０６４にそれぞれ接続され、第５トランジスタＭ５及び第６トランジスタＭ６のソースは接地される。
【0032】
該実施例では、単位ビット静的ランダムアクセスメモリの制御端子は、制御コマンドｒｓを出力・受信し、第１トランジスタＭ１と第２トランジスタＭ２のオン状態を制御し、さらに信号受信デバイス１０８４が露光制御信号ｒｅｓを受信するように制御することができる。ここで、第１トランジスタＭ１と第２トランジスタＭ２はそれぞれ逆の露光制御信号ｒｅｓを受信するために用いられ、即ち、第２トランジスタＭ２が受信した露光制御信号ｒｅｓは第１トランジスタＭ１が受信した露光制御信号ｒｅｓの逆相信号である。各ビットは、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５及び第６トランジスタＭ６で構成される２つの交差結合インバータに記憶されており、即ち、１つ目のインバータの出力は２つ目のインバータの入力に接続され、２つ目のインバータの出力は１つ目のインバータの入力に接続され、２つのインバータの出力を完了させると、１ビットの記憶が完了する。
【0033】
具体的な応用において、第１電圧源ＶＤＤ１は可変電圧源であってもよい。
【0034】
本出願の更なる実施例で提供される画素回路の模式図である図４に示すように、単位ビット動的ランダムアクセスメモリは、ドレインが露光制御信号の出力端子に接続され、ゲートが単位ビット動的ランダムアクセスメモリの制御端子に接続され、制御端子の制御コマンドｒｓに基づいて露光制御信号ｒｅｓを受信するための第７トランジスタＭ７と、第１端が第７トランジスタＭ７のソース及び第１転送トランジスタ１０６２にそれぞれ接続され、第２端が接地される第１コンデンサＣ３と、第１端が第１コンデンサＣ３の第１端に接続され、第２端が第２転送トランジスタ１０６４に接続され、入力信号の位相を１８０度反転させるためのインバータＰと、を含む。
【0035】
該実施例では、１画素フレームの露光時間内に、露光制御信号ｒｅｓは第７トランジスタＭ７を介して第１コンデンサＣ３に到達し、そのまま第１転送トランジスタ１０６２の電荷制御信号Ｑとする。同時に、電荷制御信号Ｑは１つのインバータＰ（ＮＯＴゲート）を介して第２転送トランジスタ１０６４の電荷制御信号Ｑ’を生成する。
【0036】
説明すべきことは、半導体の特性により、ＤＲＡＭの第１コンデンサは避けられない漏電効果を有し、露光制御信号がＤＲＡＭ露光制御信号メモリ内に持続的且つ効果的に記憶できるように、ＤＲＡＭ露光制御信号メモリは信号リフレッシュを定期的に行う必要がある点である。
【0037】
具体的な応用において、第１コンデンサＣ３はノードの寄生コンデンサ、Ｐｏｌｙコンデンサ、ＭＩＭ（ｍｅｔａｌ ｉｓｏｌａｔｏｒ ｍｅｔａｌ）コンデンサ、ＭＯＭ（ｍｅｔａｌ ｏｘｉｄｅ ｍｅｔａｌ）コンデンサ又はＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）コンデンサであってもよい。
【0038】
図１に示すように、本出願の一実施例において、さらに、画素回路１００は、電荷蓄積装置１０４に接続され、電荷蓄積装置１０４中の電荷を読み取り、露光画像を出力するための読み取り回路１１０をさらに含む。
【0039】
該実施例では、露光が終了した後、読み取り回路１１０は変調後の電荷蓄積装置１０４中の電荷を列データ線によって読み取り、露光後の画像を出力することができる。
【0040】
図３及び図４に示すように、本出願の一実施例において、さらに、電荷蓄積装置は、第１転送トランジスタ１０６２に接続され、読み取り回路１１０の読み取りコマンドに従って電荷を出力するための第１電荷蓄積装置１０４２と、第２転送トランジスタ１０６４に接続され、読み取り回路１１０の読み取りコマンドに従ってリセットするための第２電荷蓄積装置１０４４と、を含む。
【0041】
該実施例では、電荷蓄積装置の数は１つ又は複数であり、複数の電荷蓄積装置は第１電荷蓄積装置１０４２及び第２電荷蓄積装置１０４４を含む。ここで、第１電荷蓄積装置１０４２は第１転送トランジスタ１０６２に接続され、画素が露光するように命令されると、電荷は第１転送トランジスタ１０６２を介して第１電荷蓄積装置１０４２に蓄積することができ、露光が終了した後、読み取り回路１１０は第１電荷蓄積装置１０４２中の電荷を読み取って露光画像を生成することができる。第２電荷蓄積装置１０４４は第２転送トランジスタ１０６４に接続され、画素が露光しないように命令されると、電荷は第２転送トランジスタ１０６４を介して第２電荷蓄積装置１０４４に蓄積することができ、読み取り回路１１０は第２電荷蓄積装置１０４４中の電荷を読み取った後にそれを廃棄することができ、同時に、第２電荷蓄積装置１０４４はリセットされ、次の露光によって生成される電荷を蓄積するのに十分な空間を確保するように、蓄積されている電荷を削除し、又は、第２電荷蓄積装置１０４４中の電荷を読み取らず、第２電荷蓄積装置１０４４を直接リセットする。それにより、第１電荷蓄積装置１０４２及び第２電荷蓄積装置１０４４によって２種の画素出力信号を出力し、一方のみが画像の出力に利用され、他方は最終的に無視されてリセットされる。破棄される電荷が第２電荷蓄積装置１０４４に予め蓄積されているため、プロセッサは、破棄される電荷により発生した画素出力信号を読み取ることができ、これにより画像ＨＤＲ変調の分析が容易になる。
【0042】
説明すべきことは、電荷蓄積装置の数はＮ個であり、Ｎが２の倍数である点であり、よって、露光制御信号メモリ１０８の個数は、各露光制御信号メモリ１０８が２つの電荷蓄積装置を制御できるように、Ｎ／２個である。
【0043】
図３及び図４に示すように、本出願の一実施例において、さらに、第１電荷蓄積装置１０４２又は第２電荷蓄積装置１０４４は、光電変換デバイス１０２に接続される第２コンデンサ（コンデンサＣ１、Ｃ２）と、第２コンデンサ及び読み取り回路１１０に接続され、第２コンデンサ中の電荷を読み取り回路１１０に転送するためのストレージトランジスタ（トランジスタＭ８、Ｍ９）と、を含む。
【0044】
該実施例では、光電変換デバイス１０２が露光時に発生した電荷は、オン状態にある第１転送トランジスタ１０６２及び第２転送トランジスタ１０６４を介してそれぞれ対応する第２コンデンサに流れることができる。露光が終了した後、画素の信号読み取り段階では、第２コンデンサ内の電荷は対応するストレージトランジスタを介して読み取り回路１１０によって読み取られる。
【0045】
具体的に例を挙げると、露光が終了した後、第２コンデンサＣ１内の電荷はオンされたストレージトランジスタＭ８を介してフローティングディフュージョンノードＦＤ１に到達して読み取り回路１１０によって読み取られて、露光画像を出力する。第２コンデンサＣ２内の電荷はオンされたストレージトランジスタＭ９を介してフローティングディフュージョンノードＦＤ２に到達して読み取り回路１１０によって読み取られて、無視されてリセットされる。
【0046】
図２から図４に示すように、本出願の一実施例において、さらに、画素回路１００は、ストレージトランジスタ（トランジスタＭ８、Ｍ９）と読み取り回路１１０との間に位置するフローティングディフュージョンノード（ＦＤ１、ＦＤ２）と、第２電圧源ＶＤＤ２とフローティングディフュージョンノードとの間に接続され、リセット制御信号に基づいてフローティングディフュージョンノード電圧をリセットするためのリセットトランジスタ（ＲＳＴ１、ＲＳＴ２）と、ゲートがフローティングディフュージョンノードに接続され、ドレインが第２電圧源ＶＤＤ２に接続されるソースフォロワトランジスタ（ＳＦ１、ＳＦ２）と、ドレインがソースフォロワトランジスタのソースに接続され、ソース及びゲートが読み取り回路１１０に接続される行選択トランジスタ（ＲＳ１、ＲＳ２）と、をさらに含む。
【0047】
該実施例では、リセットトランジスタ及び電荷蓄積装置１０４におけるストレージトランジスタのオン状態により、フローティングディフュージョンノードが電荷積算周期の間に電荷蓄積装置１０４における第２コンデンサに結合されて、第２コンデンサに蓄積されている電荷を受けるか、リセット周期の間に第２電圧源ＶＤＤ２に結合されて、フローティングディフュージョンノード電圧をリセットするかを決定する。ソースフォロワトランジスタ及び行選択トランジスタによってフローティングディフュージョンノードの電圧信号を増幅して列データ線に出力する。
【0048】
具体的に例を挙げると、図３及び図４に示すように、読み取り段階では、行選択トランジスタＲＳ１とＲＳ２はオンされ、リセットトランジスタＲＳＴ１とＲＳＴ２はオンされ、フローティングディフュージョンノードＦＤ１とＦＤ２は第２電圧源ＶＤＤ２の電圧にリセットされ、第２コンデンサＣ１とＣ２に保存されている電荷はそれぞれフローティングディフュージョンノードＦＤ１とＦＤ２に転送され、且つＳＦ１、ＲＳ１及びＳＦ２、ＲＳ２によって該電荷を読み取る。
【0049】
本出願の一実施例において、画像センサが提供されている。該画像センサは、上述したいずれか１つの実施例で提供される画素回路を含む。従って、該画像センサは、同時に、上述したいずれか１つの実施例における画素回路の全ての有益な効果をも含み、ここでは詳細な説明を省略する。
【0050】
さらに、画像センサはハイダイナミックレンジ（ＨＤＲ）モードを有する相補型金属酸化半導体画像センサ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ，ＣＩＳ）であり、ＣＭＯＳ画像センサは、プロセスが簡単で、他のデバイスと集積しやすく、小型で、軽量で、消費電力が小さく、コストが低いなどの利点を有し、例えば、デジタルカメラ、カメラ付き携帯電話、デジタルビデオカメラ、医療用撮像装置（胃内視鏡）、車用撮像装置など、様々な電子機器に広く応用することができる。
【0051】
本出願の一実施例において、撮像モジュールが提供されている。該撮像モジュールは、回路基板と、回路基板に電気的に接続される上記実施例で提供される画像センサと、画像センサの回路基板から離れる側に設けられるレンズと、を含む。従って、該撮像モジュールは、同時に、上述したいずれか１つの実施例における画像センサの全ての有益な効果をも含み、ここでは詳細な説明を省略する。
【0052】
本出願の一実施例において、電子機器が提供されている。該電子機器は、上記実施例で提供される撮像モジュールを含む。従って、該電子機器は、同時に、上記実施例における撮像モジュールの全ての有益な効果をも含み、ここでは詳細な説明を省略する。
【0053】
本出願の実施例における電子機器は、装置であってもよく、端末における部材、集積回路又はチップであってもよい。当該装置は、携帯型の電子機器であってもよく、非携帯型の電子機器であってもよい。例として、携帯型の電子機器は、携帯電話、タブレットコンピュータ、ノートパソコン、携帯情報端末、車載電子機器、ウェアラブルデバイス、ウルトラモバイルパーソナルコンピュータ（ｕｌｔｒａ－ｍｏｂｉｌｅ ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ，ＵＭＰＣ）、ネットブック又はパーソナルディジタルアシスタント（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ，ＰＤＡ）等であってもよく、非携帯型の電子機器は、サーバ、ネットワーク接続ストレージ（Ｎｅｔｗｏｒｋ Ａｔｔａｃｈｅｄ Ｓｔｏｒａｇｅ，ＮＡＳ）、パーソナルコンピュータ（ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ，ＰＣ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ，ＴＶ）、現金自動預払機又はキオスク等であってもよく、本出願の実施例では具体的に限定しない。
【0054】
本出願の実施例における電子機器は、オペレーティングシステムを有する装置であってもよい。該オペレーティングシステムは、アンドロイド（Ａｎｄｒｏｉｄ、登録商標）オペレーティングシステムであってもよく、ｉｏｓオペレーティングシステムであってもよく、他の可能なオペレーティングシステムであってもよく、本出願の実施例では具体的に限定しない。
【0055】
図５は本出願の実施例で提供される電子機器のハードウェア構造ブロック図である。図５に示すように、該電子機器５００は、高周波ユニット５０２、ネットワークモジュール５０４、オーディオ出力ユニット５０６、入力ユニット５０８、センサ５１０、表示ユニット５１２、ユーザ入力ユニット５１４、インタフェースユニット５１６、メモリ５１８、プロセッサ５２０等の部材を含むが、それらに限定されない。
【0056】
当業者であれば、電子機器５００は、各部材に電気を供給する電源（例えば、電池）をさらに含んでもよく、電源は、電源管理システムによってプロセッサ５２０に論理的に接続されて、電源管理システムによって充放電管理、及び電力消費管理等の機能を実現することができることが理解可能である。図５に示す電子機器の構造は、電子機器を限定するものではなく、電子機器は、図示より多く又はより少ない部材、又は一部の部材の組合せ、又は異なる部材配置を含んでもよい。本出願の実施例において、電子機器は、携帯電話、タブレットコンピュータ、ノートパソコン、携帯情報端末、車載電子機器、ウェアラブルデバイス、及び万歩計（登録商標）等を含むが、それらに限定されない。
【0057】
なお、本出願の実施例において、高周波ユニット５０２は、情報の受送信又は通話プロセスでの信号の受送信に用いることができることを理解すべきであり、具体的には、基地局のダウンリンクデータを受信するか、又はアップリンクデータを基地局に送信する。高周波ユニット５０２は、アンテナ、少なくとも１つの増幅器、受送信機、カプラー、低騒音増幅器、デュプレクサ等を含むが、それらに限定されない。
【0058】
ネットワークモジュール５０４は、例えば、電子メールの受送信、ウェブページの閲覧及びストリーミングメディアへのアクセスなどを助けるように、無線ブロードバンドインターネットアクセスをユーザに提供する。
【0059】
オーディオ出力ユニット５０６は、高周波ユニット５０２又はネットワークモジュール５０４が受信した又はメモリ５１８に記憶されているオーディオデータをオーディオ信号に変換して音声として出力することができる。且つ、オーディオ出力ユニット５０６は、電子機器５００が実行する特定の機能に関するオーディオ出力（例えば、コール信号受信音、メッセージ受信音等）を提供することもできる。オーディオ出力ユニット５０６は、スピーカ、ブザー及び受話器等を含む。
【0060】
入力ユニット５０８は、オーディオ又はビデオ信号を受信するために用いられる。入力ユニット５０８は、ビデオキャプチャモード又は画像キャプチャモードで画像キャプチャ装置（例えば、カメラ）が取得した静的画像又はビデオの画像データを処理するグラフィックスプロセッシングユニット（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ，ＧＰＵ）５０８２、及びマイクロホン５０８４を含んでもよい。処理された画像フレームは、表示ユニット５１２に表示するか、又はメモリ５１８（又は他の記憶媒体）に記憶するか、又は高周波ユニット５０２もしくはネットワークモジュール５０４によって送信することができる。マイクロホン５０８４は、音声を受信することができ、且つこのような音声をオーディオデータとして処理することができる。処理されたオーディオデータは、電話通話モードで、高周波ユニット５０２によって移動通信基地局に送信可能なフォーマットに変換して出力することができる。
【0061】
電子機器５００は、指紋センサ、圧力センサ、虹彩センサ、分子センサ、ジャイロスコープ、気圧計、湿度計、温度計、赤外線センサ、光センサ、運動センサ及び他のセンサのような少なくとも１つのセンサ５１０をさらに含む。
【0062】
表示ユニット５１２は、ユーザが入力した情報又はユーザに提供される情報を表示するために用いられる。表示ユニット５１２は表示パネル５１２２を含んでもよく、液晶ディスプレイ、有機発光ダイオード等の形態で表示パネル５１２２を構成することができる。
【0063】
ユーザ入力ユニット５１４は、入力される数字又は文字情報の受信、及び電子機器でのユーザ設定及び機能制御に関するキー信号入力の生成に用いることができる。具体的に、ユーザ入力ユニット５１４は、タッチパネル５１４２及び他の入力機器５１４４を含む。タッチパネル５１４２はタッチスクリーンとも呼ばれ、その上又は付近でのユーザのタッチ操作を検出可能である。タッチパネル５１４２は、タッチ検出装置及びタッチコントローラとの２つの部分を含んでもよい。そのうち、タッチ検出装置は、ユーザのタッチ方位を検出するとともに、タッチ操作による信号を検出し、タッチコントローラに伝送する。タッチコントローラは、タッチ検出装置からタッチ情報を受信し、それをタッチポイント座標に変換してプロセッサ５２０に送信し、そして、プロセッサ５２０から送信されたコマンドを受信して実行する。他の入力機器５１４４は、物理キーボード、機能ボタン（例えば、音量制御ボタン、スイッチボタン等）、トラックボール、マウス、操作レバーを含んでもよいが、それらに限定されず、ここでは詳細な説明を省略する。
【0064】
さらに、タッチパネル５１４２は、表示パネル５１２２を被覆してもよく、タッチパネル５１４２はその上又は付近でのタッチ操作を検出すると、それをプロセッサ５２０に伝送してタッチイベントのタイプを特定し、その後、プロセッサ５２０は、タッチイベントのタイプに応じて表示パネル５１２２で対応する視覚出力を提供する。タッチパネル５１４２と表示パネル５１２２は、２つの別個の部材としてもよく、１つの部材として統合してもよい。
【0065】
インタフェースユニット５１６は、外部装置と電子機器５００を接続するインタフェースである。例えば、外部装置は、有線又は無線ヘッドホンポート、外部電源（又は電池充電器）ポート、有線又は無線データポート、メモリカードポート、認識モジュールを備える装置を接続するためのポート、オーディオ入力／出力（Ｉ／Ｏ）ポート、ビデオＩ／Ｏポート、イヤホンポート等を含んでもよい。インタフェースユニット５１６は、外部装置からの入力（例えば、データ情報、電力等）を受信し、受信された入力を電子機器５００内の１つ又は複数の部材に伝送するか、又は電子機器５００と外部装置の間でデータを伝送するために用いることができる。
【0066】
メモリ５１８は、アプリケーション及び様々なデータを記憶するために用いることができる。メモリ５１８は、オペレーティングシステム、少なくとも１つの機能に必要なアプリケーション（例えば、音声再生機能、画像再生機能等）等を記憶可能なプログラム記憶領域と、携帯端末の使用に応じて作成されたデータ（例えば、オーディオデータ、電話帳等）等を記憶可能なデータ記憶領域と、を主に含んでもよい。また、メモリ５１８は、高速ランダムアクセスメモリを含んでもよく、非揮発性メモリ、例えば、少なくとも１つの磁気ディスク記憶デバイス、フラッシュメモリデバイス、又は他の揮発性ソリッドステート記憶デバイスをさらに含んでもよい。
【0067】
プロセッサ５２０は、メモリ５１８内に記憶されているアプリケーション及び／又はモジュールを動作させ又は実行し、及びメモリ５１８内に記憶されているデータを呼び出すことで、電子機器５００の様々な機能及びデータ処理を実行し、それにより、電子機器５００を全体的に監視する。プロセッサ５２０は、１つ又は複数の処理ユニットを含んでもよく、プロセッサ５２０に、オペレーティングシステム、ユーザインタフェース及びアプリケーション等を主に処理するアプリケーションプロセッサと、画像処理の操作を主に処理するモデムプロセッサとを統合することができる。
【0068】
本明細書の説明では、用語の「一実施例」、「いくつかの実施例」、「例示的な実施例」、「例」、「具体的な例」、又は「いくつかの例」等を参照した説明は、該実施例又は例に基づいて説明した具体的な特徴、構造、材料又は特徴が本出願の少なくとも１つの実施例又は例に含まれることを意味する。本明細書において、上記用語に対する例示的な記述は必ず同じ実施例又は例に対するものであるというわけではない。そして、説明された具体的な特徴、構造、材料又は特徴はいずれか１つ又は複数の実施例又は例において適切な方式で組み合わせることが可能である。
【0069】
以上、図面を参照しながら本出願の実施例を説明したが、本出願は上記の具体的な実施形態に限定されず、上記の具体的な実施形態は例示的なものに過ぎず、限定的なものではなく、本出願の示唆をもとに、当業者が本出願の趣旨及び特許請求の保護範囲から逸脱することなくなし得る多くの形態は、いずれも本出願の保護範囲に属するものとする。
【0070】
以上は本出願の好適な実施例に過ぎず、本出願を制御するためのものではなく、当業者にとって、本出願は様々な変更及び変化を有してもよい。本出願の精神及び原則内において行われるいかなる修正、同等の代替、改善等も、全て本出願の保護範囲に含まれるものとする。
【符号の説明】
【0071】
１００ 画素回路
１０２ 光電変換デバイス
１０４ 電荷蓄積装置
１０６２ 第１転送トランジスタ
１０６４ 第２転送トランジスタ
１０８ 露光制御信号メモリ
１０８２ 信号処理デバイス
１０８４ 信号受信デバイス
１１０ 読み取り回路
５００ 電子機器
５０２ 高周波ユニット
５０４ ネットワークモジュール
５０６ オーディオ出力ユニット
５０８ 入力ユニット
５１０ センサ
５１２ 表示ユニット
５１４ ユーザ入力ユニット
５１６ インタフェースユニット
５１８ メモリ
５２０ プロセッサ
１０２ 光電変換デバイス
１０４ 電荷蓄積装置
１０６２ 第１転送トランジスタ
１０６４ 第２転送トランジスタ
１０８ 露光制御信号メモリ
１０８２ 信号処理デバイス
１０８４ 信号受信デバイス
１１０ 読み取り回路
５００ 電子機器
５０２ 高周波ユニット
５０４ ネットワークモジュール
５０６ オーディオ出力ユニット
５０８ 入力ユニット
５１０ センサ
５１２ 表示ユニット
５１４ ユーザ入力ユニット
５１６ インタフェースユニット
５１８ メモリ
５２０ プロセッサ
【図1】
【図2】
【図3】
【図4】
【図5】
【手続補正書】
【提出日】2023-06-02
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
入射光に応答して光電効果に基づいて電荷を発生するための光電変換デバイスと、前記光電変換デバイスに接続され、前記光電変換デバイスにより発生した前記電荷を蓄積するための電荷蓄積装置と、
前記光電変換デバイス及び電荷蓄積装置に接続され、前記電荷を前記電荷蓄積装置に転送するための第１転送トランジスタと、
前記光電変換デバイスに接続され、前記電荷を所定ノードに転送して前記電荷を破棄するための第２転送トランジスタと、
前記第１転送トランジスタ及び前記第２転送トランジスタに接続され、露光制御信号に基づいて電荷制御信号を生成して、前記第１転送トランジスタと前記第２転送トランジスタのオン状態を制御するための露光制御信号メモリと、を含む、
画素回路。
【請求項2】
前記露光制御信号メモリは、単位ビット静的ランダムアクセスメモリ又は単位ビット動的ランダムアクセスメモリである、請求項１に記載の画素回路。
【請求項3】
前記単位ビット静的ランダムアクセスメモリは、前記単位ビット静的ランダムアクセスメモリの制御端子の制御コマンドに従って前記露光制御信号を受信するための信号受信デバイスと、
前記信号受信デバイスに接続され、露光制御信号に基づいて前記電荷制御信号を生成するための信号処理デバイスと、を含み、
前記信号受信デバイスは、第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタ及び前記第２トランジスタのドレインは前記露光制御信号の出力端子に接続され、前記第１トランジスタ及び前記第２トランジスタのゲートは前記単位ビット静的ランダムアクセスメモリの制御端子に接続され、
前記信号処理デバイスは、第３トランジスタ、第４トランジスタ、第５トランジスタ及び第６トランジスタを含み、前記第３トランジスタ及び第４トランジスタのソースは前記画素回路の第１電圧源に接続され、前記第３トランジスタのゲートは前記第５トランジスタのゲート、前記第４トランジスタのドレイン、前記第６トランジスタのドレイン、前記第１トランジスタのソース及び前記第１転送トランジスタにそれぞれ接続され、前記第４トランジスタのゲートは前記第６トランジスタのゲート、前記第３トランジスタのドレイン、前記第５トランジスタのドレイン、前記第２トランジスタのソース及び前記第２転送トランジスタにそれぞれ接続され、前記第５トランジスタ及び前記第６トランジスタのソースは接地される、請求項２に記載の画素回路。
【請求項4】
前記単位ビット動的ランダムアクセスメモリは、ドレインが前記露光制御信号の出力端子に接続され、ゲートが前記単位ビット動的ランダムアクセスメモリの制御端子に接続され、前記制御端子の制御コマンドに従って前記露光制御信号を受信するための第７トランジスタと、
第１端が前記第７トランジスタのソース及び前記第１転送トランジスタにそれぞれ接続され、第２端が接地される第１コンデンサと、
第１端が前記第１コンデンサの第１端に接続され、第２端が前記第２転送トランジスタに接続されるインバータと、を含む、請求項３に記載の画素回路。
【請求項5】
前記電荷蓄積装置に接続され、前記電荷蓄積装置中の前記電荷を読み取り、露光画像を出力するための読み取り回路をさらに含む、請求項１から４のいずれか１項に記載の画素回路。
【請求項6】
前記電荷蓄積装置は、前記第１転送トランジスタに接続され、前記読み取り回路の読み取りコマンドに従って前記電荷を出力するための第１電荷蓄積装置と、
前記第２転送トランジスタに接続され、前記読み取り回路の読み取りコマンドに従ってリセットするための第２電荷蓄積装置と、を含む、請求項５に記載の画素回路。
【請求項7】
前記第１電荷蓄積装置又は前記第２電荷蓄積装置は、前記光電変換デバイスに接続される第２コンデンサと、
前記第２コンデンサ及び前記読み取り回路に接続され、前記第２コンデンサ中の電荷を前記読み取り回路に転送するためのストレージトランジスタと、を含む、請求項６に記載の画素回路。
【請求項8】
前記ストレージトランジスタと前記読み取り回路との間に位置するフローティングディフュージョンノードと、第２電圧源と前記フローティングディフュージョンノードとの間に接続され、リセット制御信号に基づいて前記フローティングディフュージョンノードの電圧をリセットするためのリセットトランジスタと、
ゲートが前記フローティングディフュージョンノードに接続され、ドレインが前記第２電圧源に接続されるソースフォロワトランジスタと、
ドレインが前記ソースフォロワトランジスタのソースに接続され、ソース及びゲートが前記読み取り回路に接続される行選択トランジスタと、をさらに含む、請求項７に記載の画素回路。
【請求項9】
前記第１転送トランジスタと前記第２転送トランジスタは交互にオンされる、請求項１から４のいずれか１項に記載の画素回路。
【請求項10】
請求項１から９のいずれか１項に記載の画素回路を含む、画像センサ。
【請求項11】
回路基板と、前記回路基板に電気的に接続される請求項１０に記載の画像センサと、
前記画像センサの前記回路基板から離れる側に設けられるレンズと、を含む、
撮像モジュール。
【請求項12】
請求項１１に記載の撮像モジュールを含む、電子機器。
【国際調査報告】