(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-19
(54)【発明の名称】電子コンポーネントおよび電子デバイス
(51)【国際特許分類】
H03F 3/24 20060101AFI20231212BHJP
H05K 5/00 20060101ALI20231212BHJP
H05K 5/03 20060101ALI20231212BHJP
H04B 1/38 20150101ALI20231212BHJP
【ＦＩ】
H03F3/24
H05K5/00 C
H05K5/03 A
H04B1/38
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023532621
(86)(22)【出願日】2021-10-21
(85)【翻訳文提出日】2023-07-04
(86)【国際出願番号】 CN2021125241
(87)【国際公開番号】W WO2022111151
(87)【国際公開日】2022-06-02
(31)【優先権主張番号】202011374920.1
(32)【優先日】2020-11-30
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】503433420
【氏名又は名称】華為技術有限公司
【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133569
【弁理士】
【氏名又は名称】野村 進
(72)【発明者】
【氏名】▲孫▼ 捷
(72)【発明者】
【氏名】莫 瑞明
(72)【発明者】
【氏名】▲楊▼ ▲シ▼晨
(72)【発明者】
【氏名】徐 毅
【テーマコード（参考）】
4E360
5J500
5K011
【Ｆターム（参考）】
4E360AB13
4E360BA02
4E360BD05
4E360CA07
4E360EA27
4E360EE12
4E360GA24
4E360GA34
4E360GC04
4E360GC08
5J500AA01
5J500AA41
5J500AC35
5J500AC36
5J500AC86
5J500AC87
5J500AC92
5J500AF10
5J500AF16
5J500AH02
5J500AH19
5J500AH25
5J500AH29
5J500AH33
5J500AK12
5J500AK29
5J500AK65
5J500AK66
5J500AQ04
5J500AQ05
5J500AQ06
5J500AS14
5K011AA01
5K011KA18
(57)【要約】
本出願の実施形態は、三次元スタック構造を達成し、面積を低減し、放熱を改善するために、電子コンポーネントおよび電子デバイスを開示する。本出願の実施形態では、電子コンポーネントは、上部カバープレート、下部カバープレート、および筐体フレームを含む。上部カバープレートは、第１の回路を保持する。下部カバープレートは、第２の回路を保持する。筐体フレームは、上部カバープレートおよび下部カバープレートに個別に接続される。筐体フレームには相互接続回路が配置され、相互接続回路は、第１の回路と第２の回路との間の相互接続を実施するように構成される。第１の回路と第２の回路とは、互いに干渉することなく垂直方向に重なる。筐体フレームの高さは、予め設定された高さよりも低くなく、予め設定された高さは、第１の回路の高さと第２の回路の高さとの合計よりも高いため、上部カバープレートと下部カバープレートとの間に三次元スタック構造が達成され、これにより、電子デバイスの面積を低減する。
【特許請求の範囲】
【請求項1】
電子コンポーネントであって、上部カバープレートと、下部カバープレートと、筐体フレームと、を備え、
前記上部カバープレートは第１の回路を保持し、前記下部カバープレートは第２の回路を保持し、前記筐体フレームは、前記上部カバープレートおよび前記下部カバープレートに個別に接続され、
前記筐体フレームには相互接続回路が配置され、前記相互接続回路は、前記第１の回路と前記第２の回路との間の相互接続を実施するように構成され、前記第１の回路と前記第２の回路とは互いに干渉することなく垂直方向に重なり、
前記筐体フレームの高さは、予め設定された高さよりも低くなく、前記予め設定された高さは、前記第１の回路の高さと前記第２の回路の高さとの合計よりも高い、電子コンポーネント。
【請求項2】
集積受動回路が、前記筐体フレームに配置され、前記第１の回路と前記第２の回路との間で直流バイアス信号、スイッチ制御信号、および／または無線周波数信号を伝送するように構成される、請求項１に記載の電子コンポーネント。
【請求項3】
前記集積受動回路は、電力分配器および／または結合回路を備える、請求項２に記載の電子コンポーネント。
【請求項4】
前記筐体フレームの材料は、ＰＣＢまたはプラスチック物品である、請求項１から３のいずれか一項に記載の電子コンポーネント。
【請求項5】
前記筐体フレームは、信号を遮蔽するように金属化処理を受ける、請求項１から４のいずれか一項に記載の電子コンポーネント。
【請求項6】
前記金属化処理は、電気めっき処理である、請求項５に記載の電子コンポーネント。
【請求項7】
前記第１の回路は補助回路デバイスを備え、前記補助回路デバイスは、制御回路および／またはバイアス回路を備える、請求項１から６のいずれか一項に記載の電子コンポーネント。
【請求項8】
前記上部カバープレートは、ＴＲＸ基板である、請求項１から７のいずれか一項に記載の電子コンポーネント。
【請求項9】
前記上部カバープレートは、ＴＲＸ基板に配置される、請求項１から７のいずれか一項に記載の電子コンポーネント。
【請求項10】
前記上部カバープレートの材料は無線周波数基板であり、前記上部カバープレートは、ＬＧＡを介して前記ＴＲＸ基板に接続される、請求項９に記載の電子コンポーネント。
【請求項11】
前記第２の回路は、電子コンポーネント整合回路と、コア無線周波数整合回路と、能動チップと、を備える、請求項１から１０のいずれか一項に記載の電子コンポーネント。
【請求項12】
前記第２の回路は、個別デバイスまたはパッケージ化されていない能動チップである、請求項１から１１のいずれか一項に記載の電子コンポーネント。
【請求項13】
前記下部カバープレートは、ラジエータに配置される、請求項１から１２のいずれか一項に記載の電子コンポーネント。
【請求項14】
前記下部カバープレートと前記ラジエータとの間に焼結ブロックが配置される、請求項１３に記載の電子コンポーネント。
【請求項15】
請求項１から１４のいずれか一項に記載の電子コンポーネントを備える電子デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０２０年１１月３０日に中国国家知識産権局に出願された、「電子コンポーネントおよび電子デバイス」と題された中国特許出願第２０２０１１３７４９２０．１号の優先権を主張するものであり、その全体は参照によりここに組み込まれる。
【0002】
本出願は、電子デバイス技術の分野に関し、特に、電子コンポーネントおよび電子デバイスに関する。
【背景技術】
【0003】
電力増幅器（略してＰＡ）は、無線基地局における電力増幅のための主要なコンポーネントである。ＰＡの性能指標は、飽和電力および効率を含み、これらは、基地局の電力消費、サイズ、および放熱形態の要件を決定する。リモート無線ユニット（ｒｅｍｏｔｅ ｒａｄｉｏ ｕｎｉｔ、ＲＲＵ）における従来の電力増幅器と比較して、大規模多入力多出力（ｍａｓｓｉｖｅ ＭＩＭＯ、ＭＭ）技術におけるＰＡは、低電力および高完全性などによって特徴付けられる。
【0004】
図１－１は、ＰＡ用のパッケージ化されたチップベースの平面レイアウトソリューションの概略図であり、バイアス回路、制御回路、整合回路、および能動チップなどのコンポーネントを含む典型的な２段増幅回路を示す。しかしながら、４つのコンポーネントは同じ平面内に配されており、過度に大きなサイズにつながっている。したがって、ＭＭ製品の要件を満たすために小型化対策が講じられる必要がある。
【0005】
現在、図１－２に示されているように、モノリシックマイクロ波集積回路（ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ＭＭＩＣ）ソリューションでは、整合回路の一部と、バイアス回路の一部と、さらに制御回路の一部と、が能動チップ上に集積されている。これは、ＭＭ製品の小型化要件を満たすために、リンク全体の面積を大幅に低減することができる。
【0006】
しかしながら、受動回路と能動回路とを能動チップ上に集積するためには、受動回路が、能動回路と同じ技術を使用して製造される必要があり、高コストをもたらす。従来の表面実装デバイス（ｓｕｒｆａｃｅ－ｍｏｕｎｔｅｄ ｄｅｖｉｃｅ、ＳＭＤ）と比較して、チップ上に集積された受動回路は、より低い満足度の電圧抵抗およびＱ値を有し、リンク性能（利得、効率、および飽和電力など）に影響を及ぼす。加えて、チップは、非常に長いテープアウト時間（一般に数ヶ月）を必要とし、非常に長い性能反復サイクルを有し、非常に高いテープアウトコストを必要とする。
【発明の概要】
【課題を解決するための手段】
【0007】
本出願は、三次元スタック構造を達成し、面積を低減し、放熱を改善するために、電子コンポーネントおよび電子デバイスを提供する。
【0008】
本出願の第１の態様は、上部カバープレートと、下部カバープレートと、筐体フレームと、を含む電子コンポーネントを提供する。上部カバープレートは、第１の回路を保持する。下部カバープレートは、第２の回路を保持する。筐体フレームは、上部カバープレートおよび下部カバープレートに個別に接続される。筐体フレームには、相互接続回路が配置される。相互接続回路は、第１の回路と第２の回路との間の相互接続を実施するように構成される。第１の回路と第２の回路とは、互いに干渉することなく垂直方向に重なる。筐体フレームの高さは、予め設定された高さよりも低くなく、予め設定された高さは、第１の回路の高さと第２の回路の高さとの合計よりも高いため、上部カバープレートと下部カバープレートとの間に三次元スタック構造が達成され、これにより、電子デバイスの面積を低減する。
【0009】
一部の可能な実施態様では、筐体フレームの材料はＰＣＢまたはプラスチック物品であり、筐体フレームは、上部カバープレートおよび下部カバープレートに固定的に接続されるように構成される。
【0010】
一部の可能な実施態様では、筐体フレームの材料がＰＣＢであるとき、集積受動回路が、筐体フレームに配置されてもよく、第１の回路と第２の回路との間で直流バイアス信号、スイッチ制御信号、および／または無線周波数信号を伝送するように構成される。一般的に使用される集積受動回路は、電力分配器および／または結合回路を含む。
【0011】
一部の可能な実施態様では、筐体フレームの材料がプラスチック物品であるとき、集積受動回路は、筐体フレームではなく上部カバープレートに配置されてもよい。
【0012】
一部の可能な実施態様では、信号を遮蔽するために、筐体フレームが信号遮蔽能力を有するように、筐体フレームに対して金属化処理が行われてもよい。具体的には、金属化処理は、電気めっきであってもよく、使用される金属は、銅、金、ニッケル、またはパラジウムなどであってもよい。
【0013】
一部の可能な実施態様では、第１の回路は補助回路デバイスを含み、補助回路デバイスは、制御回路および／またはバイアス回路を含む。補助回路デバイスはすべて、（一次回路以外の）装置の完全なセットにおける制御、測定、信号および調整、ならびにデータ処理のためのものなどの、回路上の導電部であることに留意されたい。
【0014】
一部の可能な実施態様では、表面実装デバイス（ｓｕｒｆａｃｅ－ｍｏｕｎｔｅｄ ｄｅｖｉｃｅ、ＳＭＤ）もまた、第１の回路における整合に使用されてもよい。高完全性ＭＭＩＣソリューションと比較して、ＳＭＤは、より小さいＱ値および損失、ならびにより良好なリンク性能（利得、効率、および飽和電力など）を有し、より低いコストを必要とする。
【0015】
一部の可能な実施態様では、上部カバープレートはＴＲＸ基板に配置される。一部の可能な実施態様では、上部カバープレートはＴＲＸ基板である。これは材料を節約し、重量を低減する。一部の可能な実施態様では、上部カバープレートの材料は無線周波数基板であり、上部カバープレートは、ＬＧＡを介してＴＲＸ基板に接続される。
【0016】
一部の可能な実施態様では、第２の回路は、電子コンポーネント整合回路と、コア無線周波数整合回路と、能動チップと、を含む。したがって、プラットフォームでの電子コンポーネントの開発中、異なる通信帯域に適合するように異なる構造が使用されてもよい。下部カバープレート２２０に配置される第１の回路は能動回路であるため、下部カバープレート２２０のみに対して設計が行われてもよい。具体的には、筐体フレーム２３０および上部カバープレート２１０は再利用され、受動電流整合のみが設計される必要があり、これにより、供給継続性および開発の柔軟性を向上させる。
【0017】
一部の可能な実施態様では、表面実装デバイス（ｓｕｒｆａｃｅ－ｍｏｕｎｔｅｄ ｄｅｖｉｃｅ、ＳＭＤ）もまた、第２の回路における整合に使用されてもよい。高完全性ＭＭＩＣソリューションと比較して、ＳＭＤは、より小さいＱ値および損失、ならびにより良好なリンク性能（利得、効率、および飽和電力など）を有し、より低いコストを必要とする。
【0018】
一部の可能な実施態様では、第２の回路は、個別デバイスまたはパッケージ化されていない能動チップである。下部カバープレートに受動回路を配置することが不要であるため、従来技術において受動回路と能動部とを１つの単一チップ上に集積するために、受動回路と能動部とに同じ技術が使用される必要があることに起因する高コストの欠点が解消される。加えて、ＭＭＩＣソリューションと比較して、第２の回路は個別デバイスまたはパッケージ化されていない能動チップであるため、チップは非常に短いテープアウト時間を必要とし、短い性能反復サイクルを有する。テープアウトが非常に費用がかかることを考慮すると、これはコストを低減し、高い供給継続性を達成する。
【0019】
一部の可能な実施態様では、下部カバープレートはラジエータに配置される。
【0020】
一部の可能な実施態様では、焼結ブロックが、下部カバープレートとラジエータとの間に配置される。
【0021】
本出願の第２の態様は、第１の態様による実施態様の電子コンポーネントを含む電子デバイスを提供する。
【0022】
前述の技術的ソリューションから、本出願の実施形態が以下の利点を有することが知られることができる。
【0023】
上部カバープレートは、第１の回路を保持する。下部カバープレートは、第２の回路を保持する。筐体フレームは、上部カバープレートおよび下部カバープレートに個別に接続される。筐体フレームには、相互接続回路が配置される。相互接続回路は、第１の回路と第２の回路との間の相互接続を実施するように構成される。第１の回路と第２の回路とは、互いに干渉することなく垂直方向に重なる。筐体フレームの高さは、予め設定された高さよりも低くなく、予め設定された高さは、第１の回路の高さと第２の回路の高さとの合計よりも高いため、上部カバープレートと下部カバープレートとの間に三次元スタック構造が達成され、これにより、電子デバイスの面積を低減する。
【図面の簡単な説明】
【0024】
【図1-1】２段増幅回路の概略図である。
【図1-2】ＭＭＩＣソリューションの集積チップの概略図である。
【図2-1】本出願の一実施形態による電子コンポーネントの概略図である。
【図2-2】本出願の一実施形態による物理電子コンポーネントの概略図である。
【図2-3】本出願の一実施形態による電子コンポーネントの別の概略図である。
【図2-4】本出願の一実施形態による水平方向に観察された電子コンポーネントの分解図である。
【図2-5】本出願の一実施形態による、上部カバープレートがＴＲＸ基板に配され得る電子コンポーネントの概略図である。
【図2-6】本出願の一実施形態による、ＴＲＸ基板が上部カバープレートとして使用される電子コンポーネントの概略図である。
【図2-7】本出願の一実施形態による、ラジエータに下部カバープレートが配置されている概略図である。
【図2-8】本出願の一実施形態による、下部カバープレートが補助焼結ブロックに溶接されている概略図である。
【図3】本出願の一実施形態による電子デバイスの一実施形態の概略図である。
【発明を実施するための形態】
【0025】
本出願の実施形態は、三次元スタック構造を達成し、面積を低減し、放熱を改善するために、電子コンポーネントおよび電子デバイスを提供する。
【0026】
本出願の実施形態では、電子コンポーネントは、電子回路の基本要素であり、通常は個別にパッケージ化され、２つ以上のピンを有する。例えば、電子コンポーネントは、電力増幅器モジュール（ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ ｍｏｄｕｌｅ、ＰＡＭ）である。電子デバイスは、内部電子回路を有し、電子技術およびソフトウェアによって機能を達成するデバイスである。回路は、誘電体層と、誘電体層上に配置された配線、パッド、およびビアと、を含む構造であり、特定の機能を有する電子回路、例えば、無線基地局の大規模多入力多出力（ｍａｓｓｉｖｅ ｍｕｌｔｉｐｌｅ－ｉｎｐｕｔ ｍｕｌｔｉｐｌｅ－ｏｕｔｐｕｔ、Ｍａｓｓｉｖｅ ＭＩＭＯ）アンテナトランシーバ回路を形成するために電子コンポーネント間の相互接続を実施するように構成される。
【0027】
電力増幅器（略してＰＡ）は、無線基地局における電力増幅のための主要なコンポーネントである。ＰＡの性能指標は、飽和電力および効率を含み、これらは、基地局の電力消費、サイズ、および放熱形態の要件を決定する。ＲＲＵにおける従来の電力増幅器と比較して、ＭＭ技術におけるＰＡは、低電力および高完全性などによって特徴付けられる。典型的な２段増幅回路は、バイアス供給回路、制御回路、無線周波数整合回路、および能動チップなどのコンポーネントを含む。しかしながら、これらのコンポーネントは同じ平面内に配され、過度に大きなサイズにつながっている。したがって、ＭＭ製品の要件を満たすために小型化対策が講じられる必要がある。
【0028】
モノリシックマイクロ波集積回路（ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ＭＭＩＣ）ソリューションでは、整合回路の一部と、バイアス回路の一部と、さらに制御回路の一部と、がチップ上に集積される。これは、ＭＭ製品の小型化要件を満たすために、リンク全体の面積を大幅に低減することができる。しかしながら、受動回路と能動回路とをチップ上に集積するためには、受動回路が、能動回路と同じ技術を使用して製造される必要があり、高コストをもたらす。従来のＳＭＤと比較して、チップ上に集積された受動回路は、より低い満足度の電圧抵抗およびＱ値を有し、リンク性能（利得、効率、および飽和電力など）に影響を及ぼす。加えて、チップは、非常に長いテープアウト時間（一般に数ヶ月）を必要とし、非常に長い性能反復サイクルを有し、非常に高いテープアウトコストを必要とする。
【0029】
図２－１を参照されたい。これを考慮して、本出願は、上部カバープレート２１０、下部カバープレート２２０、および筐体フレーム２３０を含む電子コンポーネント２００を提供する。上部カバープレート２１０は、第１の回路を保持する。下部カバープレート２２０は、第２の回路を保持する。筐体フレーム２３０は、上部カバープレート２１０および下部カバープレート２２０に個別に接続される。筐体フレーム２３０には、相互接続回路が配置される。相互接続回路は、第１の回路と第２の回路との間の相互接続を実施するように構成される。
【0030】
本出願の実施形態では、電子コンポーネント２００は、基地局内の電力増幅器または他の電子コンポーネントであってもよい。これはここでは限定されない。
【0031】
具体的には、図２－２は、電子コンポーネント２００の分解図である。図２－３は、水平方向に観察された電子コンポーネント２００の組立図である。図２－４は、水平方向に観察された電子コンポーネント２００の分解図である。
【0032】
以下は、本出願の実施形態における筐体フレーム２３０、上部カバープレート２１０、および下部カバープレート２２０を個別に詳細に説明する。
【0033】
Ｉ．筐体フレーム２３０。
１．筐体フレーム２３０の高さ。
本出願の実施形態では、筐体フレーム２３０の高さは、予め設定された高さよりも低くなく、予め設定された高さは、第１の回路の高さと第２の回路の高さとの合計よりも高いため、上部カバープレート２１０と下部カバープレート２２０との間に三次元スタック構造が達成され、これにより、電子デバイス２００の面積を低減する。
１．筐体フレーム２３０の高さ。
本出願の実施形態では、筐体フレーム２３０の高さは、予め設定された高さよりも低くなく、予め設定された高さは、第１の回路の高さと第２の回路の高さとの合計よりも高いため、上部カバープレート２１０と下部カバープレート２２０との間に三次元スタック構造が達成され、これにより、電子デバイス２００の面積を低減する。
【0034】
例えば、図２－３に示されているように、第１の回路の高さは１ミリメートル（ｍｍ）であり、第２の回路の高さは１．５ｍｍであり、筐体フレーム２３０の高さは３ｍｍである。３ｍｍ＞１ｍｍ＋１．５ｍｍであるため、上部カバープレート２１０が第１の回路を保持し、下部カバープレート２２０が第２の回路を保持するとき、三次元スタック構造が達成され、これにより、電子コンポーネント２００の面積を低減する。言い換えれば、同じ面積の場合、より多くの回路が電子コンポーネント２００に配置され得る。
【0035】
逆に、第１の回路の高さが２ミリメートル（ｍｍ）であり、第２の回路の高さが２ｍｍであり、筐体フレーム２３０の高さが３．５ｍｍである場合、３．５ｍｍ＜２ｍｍ＋２ｍｍであるため、上部カバープレート２１０が第１の回路を保持し、下部カバープレート２２０が第２の回路を保持するとき、三次元スタック構造は実施されることができず、その結果、電子コンポーネント全体の面積は低減されることができない。
【0036】
好ましくは、筐体フレーム２３０の高さは、空間を無駄にせず、第１の回路と第２の回路との間の通信の困難さを増大させず、整合の困難さを増大させず、構造強度に影響を及ぼさないように、別の予め設定された値を超えない。例えば、第１の回路の高さは１ｍｍであり、第２の回路の高さは１ｍｍであり、第１の回路の高さと第２の回路の高さとの合計は２ｍｍである。筐体フレーム２３０の高さが１０ｍｍに設定された場合、不要な空間の無駄が生じる。
【0037】
第１の回路および第２の回路は、互いに干渉することなく垂直方向に重なる回路であり、例えば、図２－３に示されている回路１および回路２、または回路３および回路４、または回路２および回路３であることに留意されたい。回路１および回路４には当てはまらない。本出願の実施形態では、「互いに干渉することなく」は、２つの回路が互いに接触しないことを意味する。
【0038】
本出願の実施形態では、図２－３に示されているように、相互接続回路は、筐体フレーム２３０に配置される。相互接続回路は、筐体フレーム２３０の側壁に配置されてもよい。相互接続回路は、第１の回路と第２の回路との間の相互接続を実施するために、第１の回路および第２の回路に個別に接続されるように構成される。
【0039】
２．筐体フレーム２３０の材料。
一部の可能な実施態様では、筐体フレーム２３０の材料は、プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）またはプラスチック物品であってもよく、筐体フレーム２３０は、上部カバープレート２１０および下部カバープレート２２０を固定するように構成される。
一部の可能な実施態様では、筐体フレーム２３０の材料は、プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）またはプラスチック物品であってもよく、筐体フレーム２３０は、上部カバープレート２１０および下部カバープレート２２０を固定するように構成される。
【0040】
ＰＣＢは重要な電子部品であり、電子製品の製造に広く使用されている。ＰＣＢは、回路内のコンポーネント間の電気的接続を実施するために、複雑な配線に取って代わり得る。これは、電子製品の組み立ておよび溶接作業を簡素化し、従来のプロセスで必要とされる配線作業負荷を低減し、作業者の労働強度を大幅に低減する。
【0041】
一部の可能な実施態様では、筐体フレーム２３０はまた、他の材料で作製されてもよい。これはここでは限定されない。
【0042】
３．集積受動回路は、筐体フレーム２３０に配置される。
一部の可能な実施態様では、筐体フレーム２３０の材料がＰＣＢであるとき、第１の回路と第２の回路との間で通信するように構成された集積受動回路は、筐体フレーム２３０に配置されてもよい。
一部の可能な実施態様では、筐体フレーム２３０の材料がＰＣＢであるとき、第１の回路と第２の回路との間で通信するように構成された集積受動回路は、筐体フレーム２３０に配置されてもよい。
【0043】
一般的に使用される集積受動回路は、電力分配器および／または結合回路を含むことに留意されたい。電力分配器は、１つの入力信号のエネルギーを等しいまたは等しくないエネルギーを有する２つ以上の出力に分配するデバイスであり、また、複数の信号のエネルギーを１つの出力に結合し得る。この場合、電力分配器は、コンバイナとも呼ばれ得る。結合回路は、エネルギーおよび信号の伝送を実施するために機能回路を接続する回路である。
【0044】
本出願の実施形態では、集積受動回路が筐体フレーム２３０に配置された後、直流バイアス信号、スイッチ制御信号、および／または無線周波数信号が第１の回路と第２の回路との間で送伝送され得る。
【0045】
一部の可能な実施態様では、筐体フレーム２３０の材料がプラスチック物品であるとき、集積受動回路は、筐体フレームではなく上部カバープレート２１０に配置されてもよい。
【0046】
４．筐体フレーム２３０は、金属化処理を受ける。
第１の回路と第２の回路との間の通信中の信号漏れを防止するために、金属化処理が、信号を遮蔽するように筐体フレーム２３０に対して行われ得る。具体的には、金属化処理は、電気めっきであってもよく、使用される金属は、銅、金、ニッケル、またはパラジウムなどであってもよい。本出願の実施形態では、金属化処理は、筐体フレーム２３０が信号遮蔽能力を有するように、筐体フレーム２３０に対して行われる。
第１の回路と第２の回路との間の通信中の信号漏れを防止するために、金属化処理が、信号を遮蔽するように筐体フレーム２３０に対して行われ得る。具体的には、金属化処理は、電気めっきであってもよく、使用される金属は、銅、金、ニッケル、またはパラジウムなどであってもよい。本出願の実施形態では、金属化処理は、筐体フレーム２３０が信号遮蔽能力を有するように、筐体フレーム２３０に対して行われる。
【0047】
ＩＩ．上部カバープレート２１０。
１．第１の回路の構成。
一部の可能な実施態様では、第１の回路は補助回路デバイスを含み得、補助回路デバイスは、制御回路および／またはバイアス回路などの受動回路を含む。
１．第１の回路の構成。
一部の可能な実施態様では、第１の回路は補助回路デバイスを含み得、補助回路デバイスは、制御回路および／またはバイアス回路などの受動回路を含む。
【0048】
補助回路デバイスはすべて、（一次回路以外の）装置の完全なセットにおける制御、測定、信号および調整、ならびにデータ処理のためのものなどの、回路上の導電部であることに留意されたい。
【0049】
本出願の実施形態では、制御回路は、ＧＢ／Ｔ ５２２６．１－２０１９／ＩＥＣ ６０２０４－１：２０１６における用語および定義による機械的および電気的デバイス制御（検査を含む）に使用される回路である。
【0050】
トランジスタによって形成される増幅器が歪みなく信号電圧を増幅することを可能にするためには、トランジスタにおいてエミッタ接合が正バイアスされ、コレクタ接合が逆バイアスされることが保証される必要があることに留意されたい。言い換えれば、トランジスタの動作点が設定されるべきである。動作点は、トランジスタのベース、エミッタ、およびコレクタが外部回路の配列によって必要な電位（計算によって求められ得る）となる点である。これらの外部回路はバイアス回路と呼ばれる。
【0051】
一部の可能な実施態様では、表面実装デバイス（ｓｕｒｆａｃｅ－ｍｏｕｎｔｅｄ ｄｅｖｉｃｅ、ＳＭＤ）もまた、第１の回路における整合に使用されてもよい。高完全性ＭＭＩＣソリューションと比較して、ＳＭＤは、より小さいＱ値および損失、ならびにより良好なリンク性能（利得、効率、および飽和電力など）を有し、より低いコストを必要とする。
【0052】
２．上部カバープレート２１０は、トランシーバユニット（ｔｒａｎｓｃｅｉｖｅｒ、ＴＲＸ）基板に配置される。
一部の可能な実施態様では、電子コンポーネント２００は電力増幅器であってもよく、図２－５に示されているように、ＴＲＸ基板を有してもよい。上部カバープレート２１０は、ＴＲＸ基板に配置されてもよい。
一部の可能な実施態様では、電子コンポーネント２００は電力増幅器であってもよく、図２－５に示されているように、ＴＲＸ基板を有してもよい。上部カバープレート２１０は、ＴＲＸ基板に配置されてもよい。
【0053】
一部の可能な実施態様では、上部カバープレート２１０の材料は無線周波数基板であり、上部カバープレート２１０は、ランドグリッドアレイ（ｌａｎｄ ｇｒｉｄ ａｒｒａｙ、ＬＧＡ）を介してＴＲＸ基板と相互接続され得る。ＬＧＡは、インテルプロセッサの以前のパッケージング技術Ｓｏｃｋｅｔ ４７８に対応し、Ｓｏｃｋｅｔ Ｔとも呼ばれることに留意されたい。ＬＧＡは、従来の針状ピンに取って代わる金属接触パッケージングを主に使用する。
【0054】
３．上部カバープレート２１０はＴＲＸ基板である。
一部の可能な実施態様では、図２－６に示されているように、ＴＲＸ基板が、上部カバープレート２１０として使用されてもよく、これにより材料を節約し、重量を低減する。
一部の可能な実施態様では、図２－６に示されているように、ＴＲＸ基板が、上部カバープレート２１０として使用されてもよく、これにより材料を節約し、重量を低減する。
【0055】
プラットフォームでの電子コンポーネントの開発中、異なる通信帯域に適合するように異なる構造が使用されてもよい。下部カバープレート２２０に配置される第１の回路は能動回路であるため、下部カバープレート２２０のみに対して設計が行われてもよい。具体的には、筐体フレーム２３０および上部カバープレート２１０は再利用され、したがって、受動回路のみが設計される必要があり、これにより、供給継続性および開発の柔軟性を向上させる。
【0056】
ＩＩＩ．下部カバープレート２２０。
本出願の一実施形態では、下部カバープレート２２０の材料はＰＣＢであり、下部カバープレートは第２の回路を保持するように構成される。
本出願の一実施形態では、下部カバープレート２２０の材料はＰＣＢであり、下部カバープレートは第２の回路を保持するように構成される。
【0057】
１．第２の回路の構成。
一部の可能な実施態様では、第２の回路は、電力増幅器整合回路、コア無線周波数整合回路、および能動チップなどのアクティブ回路を含む。下部カバープレート２２０に受動回路を配置することが不要であるため、従来技術において受動回路と能動部とを１つの単一チップ上に集積するために受動回路と能動部とに同じ技術が使用される必要があることに起因する高コストの欠点が解消される。
一部の可能な実施態様では、第２の回路は、電力増幅器整合回路、コア無線周波数整合回路、および能動チップなどのアクティブ回路を含む。下部カバープレート２２０に受動回路を配置することが不要であるため、従来技術において受動回路と能動部とを１つの単一チップ上に集積するために受動回路と能動部とに同じ技術が使用される必要があることに起因する高コストの欠点が解消される。
【0058】
一部の可能な実施態様では、表面実装デバイス（ｓｕｒｆａｃｅ－ｍｏｕｎｔｅｄ ｄｅｖｉｃｅ、ＳＭＤ）もまた、第２の回路における整合に使用されてもよい。高完全性ＭＭＩＣソリューションと比較して、ＳＭＤは、より小さいＱ値および損失、ならびにより良好なリンク性能（利得、効率、および飽和電力など）を有し、より低いコストを必要とする。
【0059】
２．第２の回路の形態。
一部の可能な実施態様では、第２の回路は、個別デバイスまたはパッケージ化されていない能動チップである。
一部の可能な実施態様では、第２の回路は、個別デバイスまたはパッケージ化されていない能動チップである。
【0060】
個別デバイスは、小型の電子コンポーネントまたは部品であることに留意されたい。必要な回路機能を有する小型構造を形成するために、回路に必要な、トランジスタ、ダイオード、抵抗、コンデンサ、およびインダクタなどのコンポーネントおよび配線は、特定のプロセスを使用して一緒に相互接続され、１枚または数枚の小さな半導体ウェハまたは誘電体基板上に集積され、次に筒状のケーシング内にパッケージ化される。
【0061】
パッケージ化されていない能動チップ（またはダイ（ｄｉｅ）と呼ばれる）は、ファウンドリ（ｆｏｕｎｄｒｙ）で製造されるチップであり、パッケージングのためのボンディングパッド（ｐａｄｓ）のみを有し、実際の回路では直接使用されることができない。ダイ（ｄｉｅ）は、ファウンドリ（ｍａｎｕｆａｃｔｕｒｉｎｇ ｆａｃｔｏｒｙ：製造工場）によって製造されるチップであり、具体的には、ウェハダイシングおよび試験後にパッケージ化されないチップである。
【0062】
ＭＭＩＣソリューションと比較して、第２の回路は個別デバイスまたはパッケージ化されていない能動チップであるため、チップは非常に短いテープアウト時間を必要とし、短い性能反復サイクルを有する。テープアウトが非常に費用がかかることを考慮すると、これはコストを低減し、高い供給継続性を達成する。
【0063】
３．下部カバープレート２２０は、ラジエータに配置される。
現在、業界における主流のＭＩＭＯソリューションでは、能動チップとラジエータとの間にＴＲＸボードが存在する。本出願の実施形態では、上部カバープレート２１０がＴＲＸ基板に接続されるか、または上部カバープレート２１０がＴＲＸ基板であるため、図２－７に示されているように、下部カバープレート２２０はラジエータに配置されてもよい。これは、下部カバープレート２２０上の能動回路（第２の回路）の放熱により寄与する。
現在、業界における主流のＭＩＭＯソリューションでは、能動チップとラジエータとの間にＴＲＸボードが存在する。本出願の実施形態では、上部カバープレート２１０がＴＲＸ基板に接続されるか、または上部カバープレート２１０がＴＲＸ基板であるため、図２－７に示されているように、下部カバープレート２２０はラジエータに配置されてもよい。これは、下部カバープレート２２０上の能動回路（第２の回路）の放熱により寄与する。
【0064】
任意選択で、図２－８に示されているように、焼結ブロックが、下部カバープレート２２０とラジエータとの間に配置されてもよい。焼結ブロックは、第２の回路の温度を低下させ、モジュール全体の放熱能力および電力容量を改善するために放熱を補助するように構成される。
【0065】
図３を参照されたい。本出願は、上記で説明された電子コンポーネント２００を含む電子デバイス３００をさらに提供する。電子デバイス３００は、電力増幅器を含むが、これに限定されない。
【0066】
本明細書の説明において、特定の特徴、構造、材料、または特性は、実施形態または例のいずれか１つ以上において適切な方法で組み合わされ得る。
【0067】
最後に、前述の実施形態は、本出願の技術的ソリューションを説明するためのものにすぎず、本出願を限定するためのものではないことに留意されたい。本出願は、前述の実施形態を参照して詳細に説明されているが、当業者は、前述の実施形態で説明された技術的ソリューションに対して修正がさらに加えられてもよく、または一部の技術的特徴に対して同等の置換が行われてもよく、このような修正および置換が、対応する技術的ソリューションの本質を本出願の実施形態の技術的ソリューションの精神および範囲から逸脱させないことを理解するべきである。
【符号の説明】
【0068】
２００ 電子コンポーネント
２１０ 上部カバープレート
２２０ 下部カバープレート
２３０ 筐体フレーム
３００ 電子デバイス
２１０ 上部カバープレート
２２０ 下部カバープレート
２３０ 筐体フレーム
３００ 電子デバイス
【図1-1】
【図1-2】
【図2-1】
【図2-2】
【図2-3】
【図2-4】
【図2-5】
【図2-6】
【図2-7】
【図2-8】
【図3】
【国際調査報告】