特表 2023-552842 ＡＴＥシステムの範囲切替不具合軽減

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-12-19

(54)【発明の名称】ＡＴＥシステムの範囲切替不具合軽減

(51)【国際特許分類】

   G01R 31/28 20060101AFI20231212BHJP

   G01R 31/26 20200101ALI20231212BHJP

【ＦＩ】

G01R31/28 M

G01R31/28 Q

G01R31/26 G

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023535032

(86)(22)【出願日】2021-12-02

(85)【翻訳文提出日】2023-06-08

(86)【国際出願番号】 EP2021084047

(87)【国際公開番号】W WO2022122561

(87)【国際公開日】2022-06-16

(31)【優先権主張番号】63/123,051

(32)【優先日】2020-12-09

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】519383544

【氏名又は名称】アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】デイヴィッド・エイハーン

(72)【発明者】

【氏名】バリー・ピー・キンセッラ

【テーマコード（参考）】

2G003

2G132

【Ｆターム（参考）】

2G003AA07

2G003AB01

2G003AE01

2G003AE10

2G003AH07

2G132AE08

2G132AL31

(57)【要約】

信号ドライバシステムは、テスト対象デバイス（ＤＵＴ）ノードなどの出力ノードに駆動信号を提供するように構成された１つ以上の力増幅器を含むことができる。システムは、第１の力増幅器と出力ノードとの間に結合された第１のスイッチ回路を含むことができ、第１のスイッチ回路は、それぞれの異なる抵抗特性を有するスイッチ回路の多重並列インスタンスを含むことができる。システムは、第２の力増幅器と出力ノードとの間に結合された第２のスイッチ回路を含むことができる。システムは、例えば、第１の駆動信号と第２の駆動信号との間で切り替えるときに、第１のスイッチ回路のスイッチ回路インスタンスを制御して、出力ノードにおける不具合を軽減するように構成された制御回路を含むことができる。

【特許請求の範囲】

【請求項1】

システムであって、
入力／出力（Ｉ／Ｏ）接続部に結合された第１のスイッチ回路であって、前記第１のスイッチ回路が、それぞれの抵抗特性を有するスイッチ回路の多重並列インスタンスを含む、第１のスイッチ回路と、
前記Ｉ／Ｏ接続部に結合された第２のスイッチ回路と、
前記第１のスイッチ回路を介して、かつ／又は前記第２のスイッチ回路を介して、前記Ｉ／Ｏ接続部に第１の駆動信号を提供するように構成された第１の力増幅器と、
前記第１及び第２のスイッチ回路からの信号経路を切り替えるときに、前記第１のスイッチ回路及び前記第２のスイッチ回路を制御して、前記Ｉ／Ｏ接続部での不具合を軽減するように構成された制御回路と、を備える、システム。

【請求項2】

前記第２のスイッチ回路を介して、前記Ｉ／Ｏ接続部に第２の駆動信号を提供するように構成された第２の力増幅器を更に備え、
前記制御回路が、前記第１及び第２の力増幅器からの前記駆動信号を切り替えるときに、前記第１のスイッチ回路を制御して、前記Ｉ／Ｏ接続部における前記不具合を軽減するように構成されている、請求項１に記載のシステム。

【請求項3】

前記制御回路が、前記Ｉ／Ｏ接続部から情報を受信し、それに応答して、前記第１及び第２の力増幅器を制御して、前記第１の駆動信号と前記第２の駆動信号との間の大きさの差を最小限に抑えるように構成されている、請求項２に記載のシステム。

【請求項4】

前記スイッチ回路の前記多重並列インスタンスが、それぞれの異なるトランジスタチャネル抵抗特性を有する、請求項１～３のいずれか一項に記載のシステム。

【請求項5】

前記制御回路は、前記第１の力増幅器が前記第１の駆動信号を提供している間に、時間遅延シーケンスで前記第１のスイッチ回路内の前記スイッチ回路のそれぞれの回路をイネーブルにするように構成されている、請求項１～４のいずれか一項に記載のシステム。

【請求項6】

前記第２のスイッチ回路を介して、前記Ｉ／Ｏ接続部に第２の駆動信号を提供するように構成された第２の力増幅器を更に備え、
前記制御回路が、前記時間遅延シーケンスで、前記第１の駆動信号と前記第２の駆動信号との間の大きさの差の低減を調整するように構成されている、請求項５に記載のシステム。

【請求項7】

前記第１の力増幅器の出力と前記第１のスイッチ回路との間に直列に設けられた第１の検知抵抗器と、前記第２のスイッチ回路と直列に設けられた第２の検知抵抗器と、を更に備える、請求項１～６のいずれか一項に記載のシステム。

【請求項8】

前記制御回路が、前記Ｉ／Ｏ接続部における前記第１の駆動信号から前記Ｉ／Ｏ接続部における第２の駆動信号への遷移を調整するように構成され、前記第１の駆動信号が、前記第１及び第２のスイッチ回路を介して提供され、前記第２の駆動信号が、前記第１のスイッチ回路を介して提供されるが、前記第２のスイッチ回路を介しては提供されない、請求項１～７のいずれか一項に記載のシステム。

【請求項9】

前記制御回路が、前記Ｉ／Ｏ接続部における前記第１の駆動信号から前記Ｉ／Ｏ接続部における第２の駆動信号への遷移を調整するように構成され、前記第１の駆動信号が、前記第１のスイッチ回路を介して提供されるが、前記第２のスイッチ回路を介しては提供されず、前記第２の駆動信号が、前記第１及び第２のスイッチ回路を介して提供される、請求項１～７のいずれか一項に記載のシステム。

【請求項10】

前記第１のスイッチ回路の前記スイッチ回路のインスタンスの各々が、ＮＤＭＯＳデバイスのソース結合配置を含む、請求項１～９のいずれか一項に記載のシステム。

【請求項11】

前記第２のスイッチ回路を介して、前記Ｉ／Ｏ接続部に第２の駆動信号を提供するように構成された第２の力増幅器を更に備え、
前記第１の力増幅器が、前記Ｉ／Ｏ接続部において、より大きい第１の電流信号の大きさの範囲を有する電流信号をソース又はシンクするように構成され、前記第２の力増幅器が、前記Ｉ／Ｏ接続部において、より小さい第２の電流信号の大きさの範囲を有する電流信号をソース又はシンクするように構成されている、請求項１～１０のいずれか一項に記載のシステム。

【請求項12】

前記制御回路が、前記第１及び第２のスイッチ回路からの前記信号経路間の切り替えを制御するために、メークビフォアブレークアルゴリズムを使用するように構成されている、請求項１～１１のいずれか一項に記載のシステム。

【請求項13】

前記第２のスイッチ回路が、同じ又は異なる抵抗特性を有する追加のスイッチ回路の多重並列インスタンスを備える、請求項１～１２のいずれか一項に記載のシステム。

【請求項14】

第１の切替経路を介して提供された初期信号から第２の切替経路を介して提供された後続信号に、出力ノードにおけるテスト対象デバイス（ＤＵＴ）の出力テスト信号を遷移させることを含み、前記遷移させることが、
第２の増幅回路を前記出力ノードに結合する多重独立分岐回路を備える並列切替回路において、
第２の分岐回路が非導通である間に、前記出力テスト信号の第１の部分を導通させるように、第１の分岐回路を切り替えることであって、前記第１の分岐回路が、第１のオン抵抗を有する、切り替えることと、
第１の遅延の後で、前記第１の分岐回路が導通している間に、前記出力テスト信号の第２の部分を導通させるように、前記第２の分岐回路を切り替えることであって、前記第２の分岐回路が、異なる第２のオン抵抗を有し、前記第１及び第２の分岐回路が、並列に結合されている、切り替えることと、を含み、
前記出力テスト信号の前記第１及び第２の部分が、同じ第１の増幅回路によって提供される、方法。

【請求項15】

前記出力テスト信号の前記第２の部分を導通させるように、前記第２の分岐回路を切り替えることが、第２の増幅回路と前記出力ノードとの間の信号経路をオフに切り替えることを更に含む、請求項１４に記載の方法。

【請求項16】

前記出力テスト信号を遷移させることが、より低い大きさの初期信号からより大きい大きさの後続信号へと遷移することを含み、前記第１の分岐回路の前記第１のオン抵抗が、前記第２の分岐回路の前記第２のオン抵抗よりも大きい、請求項１４又は１５に記載の方法。

【請求項17】

第２の遅延の後、前記第２の分岐回路をオフに切り替えることによって、前記出力ノードにおける前記出力テスト信号を前記後続信号から前記初期信号に再び遷移させることを更に含む、請求項１４～１６のいずれか一項に記載の方法。

【請求項18】

第２の増幅回路を使用して、前記初期信号を提供することと、
前記第１の増幅回路を使用して、前記後続信号を提供することであって、前記第１の増幅回路が、前記並列切替回路の前記分岐回路によって、前記出力ノードに結合される、提供することと、を更に含む、請求項１４～１７のいずれか一項に記載の方法。

【請求項19】

前記初期信号及び前記後続信号が、異なる電流の大きさの特性を有する、請求項１４～１８のいずれか一項に記載の方法。

【請求項20】

前記第１の遅延の持続時間が、前記出力テスト信号の前記第１の部分を導通させるように前記第１の分岐回路を切り替えた後の前記出力ノードにおける前記出力テスト信号の整定時間に依存する、請求項１４～１９のいずれか一項に記載の方法。

【請求項21】

フィードバックネットワークを使用して、前記出力ノードにおいて前記出力テスト信号の大きさを検知することと、前記出力テスト信号の前記大きさが指定された閾値大きさ条件を満たすことに応答して、前記出力テスト信号の前記第２の部分を導通させるように、前記第２の分岐回路を切り替えることと、を更に含む、請求項２０に記載の方法。

【請求項22】

前記第２の分岐回路を切り替えた後の整定時間に続いて、前記第１の増幅回路と前記出力ノードとの間の回路経路を遮断することを更に含む、請求項１４～２１のいずれか一項に記載の方法。

【請求項23】

出力信号が異なる振幅間で遷移するときに、テストシステムにおける切替不具合を最小限に抑えるために、所望の電圧遷移大きさに関する情報に応じて、電流経路を選択的にイネーブルにする遷移信号駆動回路であって、
前記所望の電圧遷移大きさに基づいて、それぞれイネーブル又はディセーブルにされている多重並列電流経路に結合された第１の電流源を備える第１のドライバ回路であって、 前記第１のドライバ回路が、前記電流経路のうちの１つ以上を介して提供された前記第１の電流源からの電流を使用して、より大きい第１の振幅特性を有する第１のテスト信号を、テスト対象デバイス（ＤＵＴ）ノードに提供するように構成されている、第１のドライバ回路と、
出力ノードに、より小さい第２の振幅特性を有する第２のテスト信号を提供するように構成された第２のドライバ回路と、
前記第１及び第２のドライバ回路を制御し、前記並列電流経路内のスイッチを制御して、前記第１のドライバ回路からの前記第１のテスト信号を、前記第２のドライバ回路からの前記第２のテスト信号と一緒に使用して、前記出力信号を提供するように構成された制御回路と、を備える、遷移信号駆動回路。

【請求項24】

前記並列電流経路内の前記スイッチが、それぞれ異なるオン抵抗特性を有する、請求項２３に記載の遷移信号駆動回路。

【請求項25】

前記制御回路を前記ＤＵＴノードに結合するフィードバックネットワークを更に備える、請求項２３又は２４に記載の遷移信号駆動回路。

【請求項26】

前記制御回路が、前記ＤＵＴノードにおける電圧大きさに関する前記フィードバックネットワークからの情報を使用して、前記第１及び第２のテスト信号の大きさの特性を制御するように構成されている、請求項２５に記載の遷移信号駆動回路。

【請求項27】

前記制御回路が、前記ＤＵＴノードにおける電圧大きさに関する前記フィードバックネットワークからの情報を使用して、前記第１のテスト信号と前記第２のテスト信号との間の大きさの差を最小限に抑えるように構成されている、請求項２５に記載の遷移信号駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本特許出願は、２０２０年１２月９日に出願された、米国仮特許出願第６３／１２３，０５１号に対する優先権の利益を主張し、当該仮特許出願の全体は、参照によって本明細書に組み込まれる。

【背景技術】

【0002】

自動テスト装置（ＡＴＥ）は、集積回路などの製造部品の性能を評価するために使用することができる。ＡＴＥシステムは、テスト対象デバイス（ＤＵＴ）にテスト信号を印加し、ＤＵＴのエラー又は欠陥をチェックするなど、ＤＵＴからの信号を監視するための計装回路を含むことができる。計装回路によって印加されたテスト信号は、故障の誤った表示を引き起こしたり、又はＤＵＴの実際の故障を隠したりすべきではない。テスト信号は、過度のストレス又はＤＵＴへの損傷を引き起こさないようにすべきである。

【発明の概要】

【課題を解決するための手段】

【0003】

任意の特定の要素又は行為の考察を容易に識別するために、参照番号の最も有効な桁は、その要素が最初に導入される図番号を指す。

【図面の簡単な説明】

【0004】

【図1】概して、自動テストシステムの一部分の例を示す。

【図2】概して、自動テストシステムの一部分を備える第１の例示的な回路を示す。

【図3】概して、自動テストシステムの一部分を備える第１の例示的な回路を示す。

【図4】概して、並列切替回路を有する自動テストシステムの一部分の例を示す。

【図5】概して、自動テストシステムの一部分を備える第２の例示的な回路を示す。

【図6】概して、自動テストシステムの一部分を備える第２の例示的な回路を示す。

【図7】概して、並列切替回路を有する自動テストシステムの一部分の例を示す。

【図8】並列切替回路を含むか、又は使用することができる信号遷移方法の例を示す。

【発明を実施するための形態】

【0005】

自動テスト装置（ＡＴＥ）システムは、テスト対象デバイス（ＤＵＴ）にテスト信号を印加するための計装回路を含むことができる。計装回路によって生成されたテスト信号は、電流信号又は電圧信号を含むことができる。テスト信号は故障の誤った表示を引き起こしたり、ＤＵＴの実際の故障を隠したりすべきではない。いくつかのシステムでは、異なるテスト信号電流範囲を切り替えることは、例えば、ＤＵＴピンなどのテスト監視ポイントにおいて望ましくない不具合又は信号異常を引き起こす可能性がある。ＡＴＥシステムの動作範囲を変更するなど、スイッチ状態が変化すると、電荷注入を補償して、ＤＵＴピンでの不具合を低減することができる。テストシステムによって提供された力信号に対するような任意の不具合の大きさは、本明細書で論じられる様々な解決策を使用して制御することができる。

【0006】

一例では、解決策は、システム内の切替段のうちの１つ以上に対してセグメント化されたスイッチを使用することを含むことができる。例えば、比較的大きなスイッチ（例えば、比較的高い電流力又は検知経路に対応する）は、並列に結合された複数のより小さいスイッチを備えることができる。ターンオン位相中、比較的小さいスイッチは、各スイッチの作動の間の指定された時間遅延を有するなどの時間シーケンスでオンにされ得る。時間遅延は、ＡＴＥシステム内の増幅回路及びフィードバックが、スイッチターンオン位相中に引き起こされた障害を修正するのに役立ち得る。

【0007】

ターンオフ位相の間、切替段又は切替チャネル内の１つ以上のスイッチのゲートソース電圧Ｖｇｓは、最初にスイッチチャネルをオフにするために約ゼロに低減され得る。切替段又は切替チャネルを備えるバックツーバックＮＤＭＯＳデバイスのソース端子、及び同じデバイスのゲート端子は、基準（例えば、最も負の基準端子又はＶ_ＥＥ）に引き出され得る。スイッチターンオフは、例えば、インライン調整可能電流ソースを使用するなど、基準電圧へのプルを制御することによって軽減することができる障害を引き起し得る。制御されたプルは、ＡＴＥシステム内の内部増幅回路及びフィードバックが、スイッチターンオフ中に引き起こされた障害を修正するのに役立ち得る。

【0008】

図１は、概して、第１の自動テストシステム１００の一部分の概略図を示す。第１の自動テストシステム１００は、第１の出力段１０２及び第２の出力段１０４を含む。各出力段は、テスト信号の少なくとも一部分を提供するように構成されているそれぞれの力増幅器を含む。例えば、第１の出力段１０２は、比較的高電流の力増幅器（ＨＦＡ）を含み、第２の出力段１０４は、比較的低電流の力増幅器（ＬＦＡ）を含む。ＨＦＡ及びＬＦＡは、それぞれ、ハイサイドスイッチ回路１０６（ＳＨ）及びローサイドスイッチ回路１０８（ＳＬ）に結合される。ハイサイドスイッチ回路１０６及びローサイドスイッチ回路１０８は、出力ノード又はＤＵＴノード１１０に結合され得る。一例では、ＤＵＴノード１１０は、入力／出力（Ｉ／Ｏ）接続部を含み、テストシステムは、コンパレータなどのＤＵＴ信号監視回路を含み、テスト信号に対するＤＵＴ応答を監視する。

【0009】

様々な要因が、ＤＵＴノード１１０における出力信号における不具合、又は望ましくない過渡挙動に寄与し得る。例えば、第１の出力段１０２及び第２の出力段１０４の各々にわたる電圧は、異なる場合があり、ロード電流に依存する場合がある。出力信号ソースが、一方の出力段から他方の出力段に急速に遷移すると、例えば、ハイサイドスイッチ回路１０６又はローサイドスイッチ回路１０８からの電荷注入に起因するなどして、出力信号に望ましくない不具合、又は過渡信号スパイクを引き起こす可能性がある。一例において、ＨＦＡ又はＬＦＡのインピーダンス特性は、不具合に寄与し得る。別の例では、第１の出力段１０２及び第２の出力段１０４のシャント抵抗器又は他のインラインインピーダンスは、不具合に寄与し得る。

【0010】

不具合を最小限に抑えるための一手法では、出力段増幅器ＨＦＡ及びＬＦＡの各々は、増幅器の出力電流のレベルを設定する電流クランプ回路を含むことができる。処理回路（例えば、プロセッサ、特定用途向け集積回路、又はフィールドプログラマブルゲートアレイのうちの１つ以上）を含むことができるような制御回路は、ＨＦＡ及びＬＦＡの一方又は両方に対する出力電流の値を漸進的に増加又は減少させることによって、ＤＵＴノード１１０における不具合を低減又は軽減するのを助けることができる。例えば、コントローラは、出力段によって提供された最大出力電流を、より高いレベル（例えば、２００ミリアンペア（２００ｍＡ））からより低いレベル（例えば、０ｍＡ）に漸進的に減少させることができる。逆に、コントローラは、出力電流をより低いレベル（例えば、０ｍＡ）からより高いレベル（例えば、２００ｍＡ）に漸進的に増加させることができる。

【0011】

図１の例では、第１の自動テストシステム１００は、フィードバックネットワーク１１２を含む。フィードバックネットワーク１１２は、第１の出力段１０２、第２の出力段１０４、ＤＵＴノード１１０、又は他の場所からの情報を検知するように構成され得る。例えば、フィードバックネットワーク１１２は、ＤＵＴノード１１０で出力信号の大きさを検知するように構成され得、それに応答して、制御回路は、ＨＦＡ及びＬＦＡの一方又は両方によって提供された出力信号の大きさを更新又は調整することができる。

【0012】

図２は、概して、第１の自動テストシステム１００の一部分を備える第１の例示的な回路２００を示す。第１の例示的な回路２００は、直列の第１の段検知抵抗器２０４及び第１の段出力スイッチ２０６を介して、ＤＵＴノード２１６に比較的高い大きさのテスト信号を提供するように構成された第１の段増幅器２０２を含む。第１の例示的な回路２００は、直列の第２の段検知抵抗器絶縁スイッチ２１０、第２の段検知抵抗器２１２、及び第２の段出力スイッチ２１４を介して、比較的低い大きさのテスト信号をＤＵＴノード２１６に提供するように構成された第２の段増幅器２０８を含む。図２の例では、第２の段検知抵抗器絶縁スイッチ２１０及び第２の段出力スイッチ２１４は、それぞれ等価な１０オームのオン抵抗によって図示的に表される。他の抵抗特性を有するスイッチも同様に使用することができる。一例では、第２の段検知抵抗器絶縁スイッチ２１０及び第２の段検知抵抗器２１２は、異なる抵抗特性を有する切り替えられた検知抵抗器経路のアレイを表すことができる。

【0013】

図２の例は、第１の段増幅器２０２及び第２の段増幅器２０８が同じ制御又は電圧信号によって駆動される第１の例示的な回路２００を示す。図２に示すような第１の構成では、第１の段出力スイッチ２０６は開いており、第２の段出力スイッチ２１４は閉じている。第１の構成では、第２の段増幅器２０８は、ＤＵＴノード２１６にテスト信号Ｖ_ＯＵＴを提供し、一方、第１の段増幅器２０２からの出力は、開いた第１の段出力スイッチ２０６によってテスト信号に寄与することが抑制される。第１の構成では、ＤＵＴは、第２の段増幅器２０８から１０ｍＡを引き出すことができる。したがって、第２の段増幅器２０８は、Ｖ_ｏｕｔ＋０．７Ｖの大きさを有する出力信号を提供するように構成することができ、追加の０．７Ｖは、第２の段増幅器２０８の出力とＤＵＴノード２１６との間の直列抵抗による電圧低下を考慮する。

【0014】

一例では、ＤＵＴノード２１６での出力信号の特性を変更するような、ＤＵＴノード２１６を駆動する１つ以上の信号のための信号経路を変更することが所望され得る。例えば、ＤＵＴ駆動信号のソースは、例えば、第１の大きさの範囲の信号を提供するように構成された第１のソースから、異なる大きさの範囲の信号を提供するように構成された第２のソースに変更することができる。一例において、信号経路変更時又はその間の出力信号の中断を回避することが更に所望され得る。すなわち、出力信号は、ＤＵＴが中断することなく定電流（例えば、１０ｍＡ）信号を受信するように維持され得る。

【0015】

理想的な条件下では、第１の段出力スイッチ２０６及び第２の段出力スイッチ２１４は、ＤＵＴノード２１６が最初に第２の段増幅器２０８から中断されない信号Ｖ_ｏｕｔを受信し、次に、出力スイッチ状態が変化した後、第１の段増幅器２０２からＶ_ｏｕｔを受信するように、状態を同時に変更することができる。第２の段出力スイッチ２１４を開くことに加えて、又は代替的に、第１の段出力スイッチ２０６をオンに切り替えることと協調して、第２の段増幅器２０８の出力の大きさを瞬時にゼロに低減することができる。しかし、実際には、そのような理想的な動作条件は実用的ではなく、ＤＵＴノード２１６の出力信号は、出力スイッチ状態の変化と一致する過渡不具合を呈する。

【0016】

図３は、概して、出力スイッチ状態変化時又はその後の第１の例示的な回路２００の第２の構成の例を示す。変更に先立って、第２の段増幅器２０８は、上記で説明したように、Ｖ_ｏｕｔ＋０．７Ｖの電圧大きさでその１０ｍＡ信号を提供することができる。スイッチ状態の変化で、第２の段増幅器２０８の出力は、（例えば、０ｍＡに）低減するか、又はオフに切り替えることができ、第１の段増幅器２０２は、ＤＵＴへの中断を回避するために、１０ｍＡの出力信号を提供することができる。実際には、残留信号及び電荷貯蔵は、出力信号不具合に寄与し得る、第２の段増幅器２０８の出力経路において、又はその中で生じ得る。

【0017】

信号ソース変化の直後に、例えば、第１の段増幅器２００及び第２の段増幅器２０８の出力バッファは、Ｖ_ｏｕｔ＋０．７Ｖ又はその周辺で保持され得る。第１の例示的な回路２００において、第１の段増幅器２０２とＤＵＴノード２１６との間の総直列抵抗は、第２の段増幅器２０８の出力とＤＵＴノード２１６との間の信号経路における直列抵抗より小さい可能性があり、したがって、ＤＵＴノード２１６は、遷移時に約０．７Ｖの不具合を経験し得る。遷移に続いて経時的に、フィードバックネットワーク１１２は、出力信号の大きさを補正するために、第１の段増幅器２０２によって提供される信号の大きさを調整するために使用され得る。しかしながら、フィードバックネットワーク１１２を使用して提供された補正は、遷移時に導入された不具合を補償しない。

【0018】

本発明者らは、とりわけ、不具合問題の解決策が、出力信号経路内のスイッチ回路の多重並列インスタンスを有するテストシステム出力段を含むか、又は使用することができることを認識している。解決策は、所望の出力信号変化特性を増幅器及びスイッチ回路の挙動と調整するように構成されている制御回路を含むことができる。例えば、解決策は、制御回路を含み、又は使用して、出力信号を提供する、又は出力信号に寄与する１つ以上の力増幅器からの出力信号特性の変化と協調して閉じられている（したがって導通している）スイッチ回路のいくつかの並列インスタンス又は分岐を変更することができる。制御回路は、説明される機能を実行するための処理回路（例えば、プロセッサ、特定用途向け集積回路、又はフィールドプログラマブルゲートアレイのうちの１つ以上）を含むことができる。

【0019】

図４は、概して、多重独立分岐回路を有する並列切替回路４１２を含むか、又は使用するＡＴＥシステムの一部分を含むことができる第２の自動テストシステム４００を示す。第２の自動テストシステム４００は、出力テスト信号の第１の部分をＤＵＴノード４０６でＤＵＴ４０８に提供するように構成された第１の出力段４０２を含むことができる。第１の出力段４０２は、ＨＦＡゲイン増幅器、ＨＦＡバッファ、第１の検知抵抗器４１０、及び並列切替回路４１２を含むことができる。並列切替回路４１２は、多重分岐回路、又は並列スイッチ回路インスタンスを含むことができる。例えば、図４の並列切替回路４１２は、１０個の別個の並列スイッチＳＷ１＿１～ＳＷ１＿１０を含むことができる。図４の例では、並列切替回路４１２の各スイッチは、例えば、１０オームの実質的に同じ抵抗特性を有することができ、又はスイッチは、異なる抵抗特性を有することができる。一例では、並列切替回路４１２内のスイッチの各々は、一緒に、例えば、約１０オームの指定されたチャネルオン抵抗特性を有する、それぞれの対のバックツーバックＮＤＭＯＳスイッチデバイスを備える。このような結合スイッチデバイス及び対応する制御システムの例は、「Ｂｉ－ｄｉｒｅｃｔｉｏｎａｌ ｓｗｉｔｃｈ ｕｓｉｎｇ ｓｅｒｉｅｓ ｃｏｎｎｅｃｔｅｄ Ｎ－ｔｙｐｅ ＭＯＳ ｄｅｖｉｃｅｓ ｉｎ ｐａｒａｌｌｅｌ ｗｉｔｈ ｓｅｒｉｅｓ ｃｏｎｎｅｃｔｅｄ Ｐ－ｔｙｐｅ ＭＯＳ ｄｅｖｉｃｅｓ」（米国特許第８，７１０，５４１号）においてＡｈｅｒｎｅ他によって、かつ／又は「Ｂｏｏｔｓｔｒａｐｐｅｄ ｓｗｉｔｃｈ ｃｉｒｃｕｉｔ」（米国特許第７，９５２，４１９号）においてＢｉｒｋによって説明され、各々はその全体が参照により本明細書に組み込まれる。

【0020】

第２の自動テストシステム４００は、出力テスト信号の第２の部分をＤＵＴノード４０６でＤＵＴ４０８に提供するように構成された第２の出力段４０４を含むことができる。第２の出力段４０４は、ＬＦＡゲイン増幅器、ＬＦＡバッファ、ＬＦＡバッファスイッチ４１４、第２の検知抵抗器４１６、及びＬＦＡ出力スイッチ４１８を含むことができる。一例では、ＬＦＡバッファスイッチ４１４又はＬＦＡ出力スイッチ４１８は、並列切替回路４１２内のスイッチのうちの１つの抵抗特性とほぼ同じ抵抗特性を有することができる。一例では、ＬＦＡバッファスイッチ４１４、ＬＦＡ出力スイッチ４１８、及び並列切替回路４１２のスイッチインスタンスの各々は、実質的に同じ物理的特徴又はサイズ特性を有するバックツーバックＮＭＯＳ対など、同様に構成されたスイッチデバイスの異なるインスタンスを備えることができる。

【0021】

第２の自動テストシステム４００は、フィードバックネットワーク４２０からの情報に基づいて、及び任意選択的に、外部動作命令に基づいて、第１の出力段４０２及び第２の出力段４０４を制御するように構成された制御回路４２２を更に含むことができる。例えば、制御回路４２２は、ＤＵＴノード４０６における信号特性に関する情報を検知し、それに応答して、ＨＦＡ及びＬＦＡゲイン増幅器のうちの１つ以上のゲイン特性を制御するか、又はＬＦＡバッファスイッチ４１４、ＬＦＡ出力スイッチ４１８、若しくは並列切替回路４１２内のスイッチインスタンスのうちの１つ以上の切替状態を制御するように構成され得る。一例では、制御回路４２２は、フィードバックネットワーク４２０を使用して検知されるなど、ＤＵＴノード４０６における電圧大きさに関する情報を使用して、第１の出力段４０２からの出力テスト信号の第１の部分の出力の大きさを制御するか、又は第２の出力段４０４からの出力テスト信号の第２の部分の出力の大きさを制御するように構成され得る。

【0022】

一例では、制御回路４２２は、第１の出力段４０２及び第２の出力段４０４において信号経路を使用するなど、異なる信号経路を使用して提供されたテスト信号間の遷移において、又は遷移中に、ＤＵＴノード４０６における不具合を軽減するのに役立つことができる。例えば、制御回路４２２は、第２の出力段４０４を使用して提供される（例えば、排他的に又は非排他的に）などの第１のテスト信号から、第１の出力段４０２を使用して提供される（例えば、排他的に又は非排他的に）などの第２のテスト信号への遷移を調整するのに役立つことができる。遷移時に、第１及び第２のテスト信号は、同様の大きさの特性を有することができる。遷移は、並列切替回路４１２内のスイッチのターンオンシーケンス、及び任意選択的に、ＬＦＡバッファスイッチ４１４又はＬＦＡ出力スイッチ４１８のターンオンシーケンスを制御することを含むことができる。制御回路４２２は、第２のテスト信号から第１のテスト信号に戻る、又は別の信号への遷移を調整するように更に構成され得る。一例では、制御回路４２２は、ＤＵＴノード４０６における信号不具合を最小限に抑えるのを助けるために、並列切替回路４１２内のスイッチを順次、又は一度に１つずつオン又はオフにするように構成され得る。

【0023】

図５及び図６は、概して、第２の自動テストシステム４００の一部分を備える第２の例示的な回路５００を示す。第２の例示的な回路５００は、直列の第１の段検知抵抗器５０４及びスイッチ回路５０６を介して、ＤＵＴノード５１６においてＤＵＴ５１８に比較的高い大きさのテスト信号を提供するように構成された第１の段増幅器５０２を含む。第２の例示的な回路５００は、直列の第２の段検知抵抗器絶縁スイッチ５１０、第２の段検知抵抗器５１２、及び第２の段出力スイッチ５１４を介して、比較的低い大きさのテスト信号をＤＵＴノード５１６に提供するように構成された第２の段増幅器５０８を含む。図５の例では、第２の段検知抵抗器絶縁スイッチ５１０及び第２の段出力スイッチ５１４は、１０オームの等価なオン抵抗によって閉じた状態で図示的に表される。他の抵抗特性を有するスイッチも同様に使用することができる。一例では、第２の段検知抵抗器絶縁スイッチ５１０及び第２の段検知抵抗器５１２は、異なる抵抗特性を有する切り替えられた検知抵抗器経路のアレイを表すことができる。スイッチ回路５０６は、第１のスイッチインスタンス５２０及び並列に結合された第２のスイッチインスタンス５２２を含む。追加のスイッチインスタンスは、同様に、スイッチ回路５０６に並列に含まれ得るか、又は第２のスイッチインスタンス５２２は、一緒に作動される多重スイッチインスタンスを表すことができる。

【0024】

図５の例は、概して、時間Ｔ１におけるＤＵＴ駆動信号遷移の一部分に対応する第２の例示的な回路５００の構成を示す。遷移の前に、ＤＵＴ５１８は、例えば、第２の段増幅器５０８から、約７０オームを介して（例えば、第２の段検知抵抗器絶縁スイッチ５１０、第２の段検知抵抗器５１２、及び第２の段出力スイッチ５１４の直列の組み合わせによって提供される）１０ｍＡの駆動信号を受信することができる。１０ｍＡの駆動信号を提供する第２の段増幅器５０８と同時に、第１の段増幅器５０２は、ＤＵＴノード５１６からオフにするか、又は分離することができる。

【0025】

駆動信号遷移の時点Ｔ１で、制御回路４２２は、（１）第２の段増幅器５０８を制御して、出力信号の大きさを低減し、（２）第１の段増幅器５０２を制御して、出力信号を提供し、かつ（３）スイッチ回路５０６内のスイッチのうちの１つ以上を制御して、第１の段増幅器５０２からの出力信号をＤＵＴノード５１６に結合することができる。すなわち、制御回路４２２は、第１の段増幅器５０２及び第２の段増幅器５０８を制御して、それぞれの電流信号（例えば、電圧又は電流の大きさが等しい）をＤＵＴノード５１６に提供するために使用され得る。図５の用例では、駆動信号遷移は、第１の段増幅器５０２及び第２の段増幅器５０８を含み、各々が、一致したインピーダンスを介してＤＵＴ５１８にそれぞれ５ｍＡの駆動信号（例えば、Ｖ_ｏｕｔ＋０．３５Ｖ）を提供する。例えば、第１の段増幅器５０２は、約７０オームを介して（例えば、第２のスイッチインスタンス５２２によって提供される）５ｍＡを提供し、第２の段増幅器５０８は、約７０オームを介して（例えば、第２の段検知抵抗器絶縁スイッチ５１０、第２の段検知抵抗器５１２、及び第２の段出力スイッチ５１４の直列組み合わせによって提供される）５ｍＡを提供する。ＤＵＴノード５１６は、遷移の前及び時点Ｔ１で実質的に同じ駆動電流によってロードされるため、ＤＵＴノード５１６における不具合を低減することができる。例えば、総不具合は、図２及び図３の例（例えば、０．７Ｖ～０．３５Ｖ）と比較して約半分に低減することができる。

【0026】

図５に示す時間Ｔ１での遷移に続いて、制御回路４２２は、フィードバックネットワーク４２０からの情報を使用して、ＤＵＴ５１８電圧を監視し、それに応答して、第１の段増幅器５０２及び第２の段増幅器５０８からの駆動信号の入力又は出力電圧特性を変更することができる。一例では、制御回路４２２は、第１の段増幅器５０２及び第２の段増幅器５０８の入力における制御電圧を調整し、それによって、ＤＵＴノード５１６における組み合わされた出力信号の大きさを補正することができる。

【0027】

ここで図６を参照すると、時間Ｔ２において、制御回路４２２は、スイッチ回路５０６の第１のスイッチインスタンス５２０をオンにすることができる。ＤＵＴノード５１６電圧及び増幅器の出力は瞬間的に変化し得ないため、第１の段増幅器５０２及び第２の段増幅器５０８は、短時間（例えば、Ｔ２で）実質的に同じ出力電圧信号を提供することができ、これにより、ＤＵＴノード５１６における不具合を引き起こす可能性がある。

【0028】

図６に示す時間Ｔ２での遷移に続いて、制御回路４２２は、フィードバックネットワーク４２０からの情報を使用して、ＤＵＴ５１８電圧を監視し、それに応答して、第１の段増幅器５０２からの駆動信号の出力電圧特性を変更して、ＤＵＴノード５１６におけるオーバーシュート電圧を補正することができる。実質的に、ＤＵＴ電流の全ては、時間Ｔ２の後、低インピーダンスの第１のスイッチインスタンス５２０（例えば、約１オームのオン抵抗を有する）を通って流れることができる。したがって、第１の段増幅器５０２は、制御回路４２２によって使用又は制御されて、比較的高い大きさのテスト信号をＤＵＴ５１８に提供することができる。

【0029】

図５及び図６の例では、したがって、ＤＵＴノード５１６における不具合の大きさは、時間の経過とともに出力信号の変化を広げることによって低減することができる。すなわち、スイッチ回路５０６内の多重スイッチインスタンスのうちの１つは、それぞれの異なる駆動増幅器によって提供され得るなどの信号ソース経路の間で切り替えるときに、ＤＵＴノード上のロード効果を低減するために、第１の時間（例えば、時間Ｔ１で）にオンに切り替えられ得る。スイッチ回路５０６内の１つ以上の他のスイッチインスタンスは、ＤＵＴノードにサービスを提供する信号経路の総インピーダンスを徐々に変化させるために、後の時間（例えば、時間Ｔ２で）にオンに切り替えることができる。逆に、スイッチ回路５０６内の多重スイッチインスタンスのうちの１つは、信号ソース経路を切り替えるときに、ＤＵＴノードへのロード効果を増加させるために、第１の時間（例えば、時間Ｔ１）においてオフに切り替えることができ、スイッチ回路５０６内の１つ以上の他のスイッチインスタンスは、後の時間（例えば、時間Ｔ２）にオフに切り替えて、ＤＵＴノードにサービスを提供する信号経路の総インピーダンスを徐々に変化させることができる。

【0030】

スイッチ状態変更のタイミングは、変更間の十分な整定時間を確保するためなど、測定されたＤＵＴノード信号特性に基づくことができる。一例では、第１の段増幅器５０２及び第２の段増幅器５０８の各々からの信号を使用してＤＵＴノードが駆動される期間又は持続時間は、「メークビフォアブレーク」時間と称され得る。すなわち、２つの増幅器を一緒に使用して、増幅器のうちの１つが「壊れる」又は信号経路から取り除かれる前に、出力が特定の信号特性を達成するようにすることができる。

【0031】

本発明者らは、複数の異なる信号経路、及び任意選択的に、複数の異なる駆動回路又は増幅器を使用してＤＵＴに提供された出力信号に関して、更なる制御及び粒度の必要性を認識している。図７は、概して、制御回路７２４からの制御信号に基づくなどして、駆動信号をＤＵＴノード７０６においてＤＵＴ７０８に選択的に提供するように構成された第１の出力段７０２及び第２の出力段７０４を含む第３の例示的な回路７００を示す。制御回路７２４は、フィードバックネットワーク７２２を介して受信されたＤＵＴ７０８からの情報に基づいて、第１の出力段７０２又は第２の出力段７０４の動作を調整することができる。一例において、第２の出力段７０４は、直列結合された第３の検知抵抗器絶縁スイッチ７１８、第３の検知抵抗器７２６、及び第３の信号経路出力スイッチ７２０を介して、ＤＵＴ駆動信号を提供するように構成されている出力増幅器及びバッファ回路を含む。

【0032】

図７の例では、第１の出力段７０２は、並列の第１及び第２の信号経路を介して、ＤＵＴ駆動信号を提供するように構成されている出力増幅器及びバッファ回路を含む。第１の信号経路は、多重セグメント並列切替回路７１２に結合された第１の検知抵抗器７１０を含む。第２の信号経路は、第２の信号経路出力スイッチ７１６に結合された第２の検知抵抗器７１４を含む。一例において、第１の検知抵抗器７１０及び第２の検知抵抗器７１４は、同様に評価され得るか、又は異なる抵抗特性を有することができる。図７の例では、第１の検知抵抗器７１０は、約０．２５オームの抵抗を有し、第２の検知抵抗器７１４は、約５オームの抵抗を有する。

【0033】

多重セグメント並列切替回路７１２は、並列に結合された複数の異なるスイッチデバイスを含むことができる。異なるスイッチデバイスのうちの任意の２つ以上は、同様に又は異なる方法で構成され得る。例えば、ＳＥＧ＿Ａ～ＳＥＧ＿Ｄとラベル付けされた並列スイッチデバイスの第１のグループは、それぞれ異なるオン抵抗特性を有するデバイスを含むことができる。例えば、ＳＥＧ＿Ｄは、約２０オームの最小オン抵抗を有することができ、ＳＥＧ＿Ａは、約１３０オームの最大オン抵抗を有することができ、ＳＥＧ＿Ｂ及びＳＥＧ＿Ｃは、中間オン抵抗値を有することができる。一例では、ＳＷ１＜０＞～ＳＷ１＜８＞とラベル付けされた並列スイッチデバイスの第２のグループは、実質的に同じオン抵抗特性を有するデバイスを含むことができる。例えば、各スイッチデバイスＳＷ１＜ｘ＞は、１０オームのオン抵抗を有することができる。多重セグメント並列切替回路７１２内の様々なスイッチデバイスは、第１の出力段７０２における増幅器からＤＵＴノード７０６にサービスを提供する信号経路のインピーダンス特性を制御するなど、制御回路７２４によって独立して制御することができる。

【0034】

第２の出力段７０４によって提供されたＤＵＴ駆動信号から第１の出力段７０２によって提供されたＤＵＴ駆動信号への遷移を含む例では、制御回路７２４は、より大きな抵抗経路が最初に使用されるように、多重セグメント並列切替回路７１２の要素の切り替えを調整することができる。次いで、多重セグメント並列切替回路７１２を介する経路抵抗を徐々に低減することができる。例えば、（例えば、約１３０オームのオン抵抗を有する）最初にスイッチセグメントＳＥＧ＿Ａを、次に（例えば、約７５オームのオン抵抗を有する）スイッチセグメントＳＥＧ＿Ｂなどを、多重セグメント並列切替回路７１２内の全てのスイッチが導通するまで、オンに切り替えることができる。多重セグメント並列切替回路７１２内の全てのスイッチがオンの場合、第２の出力段７０４増幅器は、任意選択的にオフに切り替えることができ、かつ／又は第３の検知抵抗器絶縁スイッチ７１８若しくは第３の信号経路出力スイッチ７２０は、任意選択的に開いて、第２の出力段７０４をＤＵＴノード７０６から分離することができる。切替シーケンスは、最小抵抗から最大抵抗まで、第１の出力段７０２によって提供されたＤＵＴ駆動信号から第２の出力段７０４によって提供された異なるＤＵＴ駆動信号への切り替えとは反対の順序で実行され得る。

【0035】

別の例では、１つの駆動増幅器から延びる多重信号経路は、ＤＵＴノード７０６において様々な異なる直列抵抗を提示するように独立して切り替えることができる。例えば、異なる値の検知抵抗器は、異なるレベルの検知精度を容易にするために、第１の出力段７０２の出力バッファ回路と直列に提供され得る。例えば、比較的大きな直列検知抵抗器を使用して、より小さな電流又は信号経路内の電流のより小さな変化をより正確に検出することができる。

【0036】

図７の例では、第１の出力段７０２は、第１及び第２の並列信号経路を介して、ＤＵＴノード７０６に結合された駆動増幅器を含む。第１の信号経路は、第１の検知抵抗器７１０及び多重セグメント並列切替回路７１２を含み、第２の信号経路は、第２の検知抵抗器７１４及び第２の信号経路出力スイッチ７１６を含む。第１の検知抵抗器７１０及び第２の検知抵抗器７１４は、異なる抵抗特性を有することができる。動作中、制御回路７２４は、第１の出力段７０２の駆動増幅器から延びる信号経路のインピーダンス特性をＤＵＴノード７０６に対応して変化させるために、第２の信号経路出力スイッチ７１６及び多重セグメント並列切替回路７１２の切り替えを制御するために使用することができる。そのような信号経路の変化によるＤＵＴノード７０６の不具合は、制御回路７２４を使用して軽減されて、多重セグメント並列切替回路７１２内の個々のスイッチセグメントのターンオン又はターンオフシーケンスを制御することができる。

【0037】

図８は、概して、第２の自動テストシステム４００又は第３の例示的な回路７００を含む、又は使用することができる信号遷移方法８００の例を示す。信号遷移方法８００の以下の考察では、例示のみを目的として、第３の例示的な回路７００を参照する。

【0038】

信号遷移方法８００は、第２の増幅回路からの第１の出力信号をＤＵＴノードに提供することによってブロック８０２で開始することができる。例えば、ブロック８０２は、第２の出力段７０４の増幅器からＤＵＴノード７０６に第１のＤＵＴ駆動信号を提供することを含むことができる。

【0039】

ブロック８０４では、信号遷移方法８００は、ブロック８０２で提供された第１の出力信号の大きさを低減させ続けることができ、第２の分岐スイッチ回路が非導通である間、第１の分岐スイッチ回路を切り替えて、第１の増幅回路からＤＵＴノード７０６に第２の出力信号を提供することができる。例えば、ブロック８０４は、制御回路７２４を使用して、第２の出力段７０４内の増幅器が、第１の出力段７０２内の増幅器と協調して使用されて、ＤＵＴ駆動信号を提供することができる、メークビフォアブレークアルゴリズムを開始することを含むことができる。ブロック８０４に対応する動作間隔の間、制御回路７２４は、多重セグメント並列切替回路７１２の第１の分岐スイッチ回路又はスイッチセグメントを導通状態に切り替えることができ、多重セグメント並列切替回路７１２内の１つ以上の他の分岐スイッチ回路又はスイッチセグメントを非導通状態に維持することができる。第１の分岐スイッチ回路は、１つ以上の他の分岐スイッチ回路の抵抗の大きさの特性を超える抵抗の大きさの特性を有することができる。同じ動作間隔の間、制御回路７２４は、第１の出力段７０２内の第１の増幅器及び第２の出力段７０４内の第２の増幅器を制御して、一緒にＤＵＴノード７０６に駆動信号を提供する信号を提供することができる。組み合わされた信号が提供されるとき、第１の分岐スイッチ回路を閉じることのロード効果などのために、小さな不具合がＤＵＴノード７０６に現れることがある（例えば、図５を参照されたい）。

【0040】

サブルーチンブロック８０６において、信号遷移方法８００は、ＤＵＴノードからの信号情報を監視すること、及び任意選択的に、第１の出力段７０２における第１の増幅器の出力を調整することを含むことができる。例えば、サブルーチンブロック８０６は、制御回路７２４を使用して、フィードバックネットワーク７２２を介して受信されるなど、ＤＵＴノード７０６からの不具合情報を監視することを含むことができる。制御回路７２４は、第１の出力段７０２内の第１の増幅器の出力信号の大きさの特性、又は第２の出力段７０４内の第２の増幅器の出力信号の大きさの特性を変更することによって、不具合情報に応答することができる。決定ブロック８０８において、信号遷移方法８００は、整定閾値に達したかどうかを決定することを含むことができる。例えば、決定ブロック８０８は、制御回路７２４を使用して、ＤＵＴノード７０６電圧が指定されたターゲット電圧の指定された許容範囲内にあるかどうか（例えば、Ｖ_ｏｕｔ）を決定することを含むことができる。整定閾値に達しない場合、信号遷移方法８００は、サブルーチンブロック８０６に戻り、１つ以上の増幅器を更に調整することができる。整定閾値に達する場合、信号遷移方法８００は、ブロック８１０に継続することができる。

【0041】

ブロック８１０で、信号遷移方法８００は、（例えば、第２の出力段７０４において増幅器によって提供される）第１の出力信号の大きさを低減させること、及び第１の分岐回路が（例えば、第１の出力段７０２において増幅器によって提供される）第２の出力信号を導通させる間に、第２の分岐スイッチ回路を切り替えて、第１の増幅回路からＤＵＴノードに第３の出力信号を提供することを含むことができる。例えば、ブロック８１０は、多重セグメント並列切替回路７１２の多重分岐を使用して、テスト信号のそれぞれの部分（例えば、第２の出力信号及び第３の出力信号）をＤＵＴノード７０６に提供することを含むことができる。

【0042】

ブロック８１２において、信号遷移方法８００は、第２の増幅回路とＤＵＴノードとの間の信号経路を遮断することを含むことができる。例えば、ブロック８１２は、ＤＵＴ駆動信号が、多重セグメント並列切替回路７１２を介して、又は第２の信号経路出力スイッチ７１６を介して、第１の出力段７０２によって排他的に提供され得るように、第３の検知抵抗器絶縁スイッチ７１８及び第３の信号経路出力スイッチ７２０のうちの１つ以上を開くことを含むことができる。

【0043】

本開示の様々な態様は、本明細書で特定されるテストシステム関連の問題に対する解決策を提供するのを助けることができる。一例では、態様１は、入力／出力（Ｉ／Ｏ）接続部に結合された第１のスイッチ回路であって、第１のスイッチ回路が、それぞれの抵抗特性を有するスイッチ回路の多重並列インスタンスを備える、第１のスイッチ回路、Ｉ／Ｏ接続部に結合された第２のスイッチ回路、第１のスイッチ回路を介して、かつ／又は第２のスイッチ回路を介して、Ｉ／Ｏ接続部に第１の駆動信号を提供するように構成された第１の力増幅器、第１及び第２のスイッチ回路からの信号経路を切り替えるときに、第１のスイッチ回路及び第２のスイッチ回路を制御して、Ｉ／Ｏ接続部での不具合を軽減するように構成された制御回路、を含むか、又は使用することができるなど、主題（装置、システム、デバイス、方法、動作を実行するための手段、又はデバイスによって実行されるときに、デバイスに動作を実行させることができる命令、又は製品を含むデバイス可読媒体）を含むか、又は使用することができる。

【0044】

態様２において、態様１の主題は、第２のスイッチ回路を介して、Ｉ／Ｏ接続部に第２の駆動信号を提供するように構成された第２の力増幅器を含み、制御回路が、第１及び第２の力増幅器からの駆動信号を切り替えるときに、第１のスイッチ回路を制御して、Ｉ／Ｏ接続部における不具合を軽減するように構成されている。

【0045】

態様３において、態様２の主題は、Ｉ／Ｏ接続部から情報を受信し、それに応答して、第１及び第２の力増幅器を制御して、第１の駆動信号と第２の駆動信号との間の大きさの差を最小限に抑えるように構成された制御回路を含む。

【0046】

態様４において、態様１～３の主題は、それぞれ異なるトランジスタチャネル抵抗特性を有するスイッチ回路の多重並列インスタンスを含む。

【0047】

態様５において、態様１～４の主題は、第１の力増幅器が第１の駆動信号を提供している間に、時間遅延シーケンスで第１のスイッチ回路内のスイッチ回路のそれぞれの回路をイネーブルにするように構成された制御回路を含む。

【0048】

態様６において、態様５の主題は、第２のスイッチ回路を介して、Ｉ／Ｏ接続部に第２の駆動信号を提供するように構成された第２の力増幅器を含み、制御回路が、時間遅延シーケンスで、第１の駆動信号と第２の駆動信号との間の大きさの差の低減を調整するように構成されている。

【0049】

態様７において、態様１～６の主題は、第１の力増幅器の出力と第１のスイッチ回路との間に直列に設けられた第１の検知抵抗器、及び第２のスイッチ回路と直列に設けられた第２の検知抵抗器を含む。

【0050】

態様８において、態様１～７の主題は、Ｉ／Ｏ接続部における第１の駆動信号からＩ／Ｏ接続部における第２の駆動信号への遷移を調整するように構成された制御回路を含み、第１の駆動信号が、第１及び第２のスイッチ回路を介して提供され、第２の駆動信号が、第１のスイッチ回路を介して提供されるが、第２のスイッチ回路を介しては提供されない。

【0051】

態様９において、態様１～８の主題は、Ｉ／Ｏ接続部における第１の駆動信号からＩ／Ｏ接続部における第２の駆動信号への遷移を調整するように構成された制御回路を含み、第１の駆動信号が、第１のスイッチ回路を介して提供されるが、第２のスイッチ回路を介しては提供されず、第２の駆動信号が、第１及び第２のスイッチ回路を介して提供される。

【0052】

態様１０において、態様１～９の主題は、ＮＤＭＯＳデバイスのそれぞれのソース結合配置を含む第１のスイッチ回路のスイッチ回路のインスタンスの各々を含む。

【0053】

態様１１において、態様１～１０の主題は、第２のスイッチ回路を介して、Ｉ／Ｏ接続部に第２の駆動信号を提供するように構成された第２の力増幅器を含み、第１の力増幅器が、前記Ｉ／Ｏ接続部において、より大きい第１の電流信号の大きさの範囲を有する電流信号をソース又はシンクするように構成され、前記第２の力増幅器が、前記Ｉ／Ｏ接続部において、より小さい第２の電流信号の大きさの範囲を有する電流信号をソース又はシンクするように構成されている。

【0054】

態様１２において、態様１～１１の主題は、メークビフォアブレークアルゴリズムを使用して、第１及び第２のスイッチ回路からの信号経路の切り替えを制御するように構成された制御回路を含む。

【0055】

態様１３において、態様１～１２の主題は、同一又は異なる抵抗特性を有する追加のスイッチ回路の多重並列インスタンスを備える、第２のスイッチ回路を含む。

【0056】

態様１４は、第１の切替経路を介して提供された初期信号から第２の切替経路を介して提供された後続信号に、出力ノードにおけるテスト対象デバイス（ＤＵＴ）の出力テスト信号を遷移させることを含む方法を含むことができる。態様１４において、遷移することは、第２の増幅回路を出力ノードに結合する多重独立分岐回路を備える並列切替回路において、第２の分岐回路が非導通である間に、出力テスト信号の第１の部分を導通させるように、第１の分岐回路を切り替えることであって、第１の分岐回路が、第１のオン抵抗を有する、切り替えること、及び第１の遅延の後で、第１の分岐回路が導通している間に、出力テスト信号の第２の部分を導通させるように、第２の分岐回路を切り替えることであって、第２の分岐回路が、異なる第２のオン抵抗を有し、第１及び第２の分岐回路が、並列に結合され、出力テスト信号の第１及び第２の部分が、同じ第１の増幅回路によって提供される、切り替えることを含むことができる。

【0057】

態様１５において、態様１４の主題は、出力テスト信号の第２の部分を導通させるように、第２の分岐回路を切り替えることを含み、第２の増幅回路と出力ノードとの間の信号経路をオフに切り替えることを更に含む。

【0058】

態様１６において、態様１４～１５の主題は、より低い大きさの初期信号からより大きい大きさの後続信号へと遷移することを含むために、出力テスト信号を遷移させることを含み、第１の分岐回路の第１のオン抵抗が、第２の分岐回路の第２のオン抵抗よりも大きい。

【0059】

態様１７において、態様１４～１６の主題は、第２の分岐回路をオフに切り替えることによって、出力ノードにおける出力テスト信号を後続信号から初期信号に再び遷移させることを含む。

【0060】

態様１８において、態様１４～１７の主題は、第２の増幅回路を使用して、初期信号を提供すること、及び第１の増幅回路を使用して、後続信号を提供することであって、第１の増幅回路が、並列切替回路の分岐回路によって、出力ノードに結合される、提供することを含む。

【0061】

態様１９において、態様１４～１８の主題は、初期信号及び異なる電流の大きさの特性を有する後続信号を含む。

【0062】

態様２０において、態様１４～１９の主題は、出力テスト信号の第１の部分を導通させるように第１の分岐回路を切り替えた後の出力ノードにおける出力テスト信号の整定時間に依存する、第１の遅延の持続時間を含む。

【0063】

態様２１において、態様２０の主題は、フィードバックネットワークを使用して、出力ノードにおいて出力テスト信号の大きさを検知すること、及び出力テスト信号の大きさが指定された閾値大きさ条件を満たすことに応答して、出力テスト信号の第２の部分を導通させるように、第２の分岐回路を切り替えることを含む。

【0064】

態様２２において、態様１４～２１の主題は、第２の分岐回路を切り替えた後の整定時間に続いて、第１の増幅回路と出力ノードとの間の回路経路を遮断することを含む。

【0065】

態様２３は、出力信号が異なる振幅間で遷移するときに、テストシステムにおける切替不具合を最小限に抑えるために、所望の電圧遷移大きさに関する情報に応じて、電流経路を選択的にイネーブルにする遷移信号駆動回路を含むか、又は使用することができる。態様２３において、遷移駆動回路は、所望の電圧遷移大きさに基づいて、それぞれイネーブル又はディセーブルにされている多重並列電流経路に結合された第１の電流源を備える第１のドライバ回路であって、第１のドライバ回路が、電流経路のうちの１つ以上を介して提供された第１の電流源からの電流を使用して、より大きい第１の振幅特性を有する第１のテスト信号を、テスト対象デバイス（ＤＵＴ）ノードに提供するように構成されている、第１のドライバ回路、及び出力ノードに、より小さい第２の振幅特性を有する第２のテスト信号を提供するように構成された第２のドライバ回路を含むことができる。態様２３は、任意選択的に、第１及び第２のドライバ回路を制御し、並列電流経路内のスイッチを制御して、第１のドライバ回路からの第１のテスト信号を、第２のドライバ回路からの第２のテスト信号と一緒に使用して、出力信号を提供するように構成された制御回路を更に含むことができる。

【0066】

態様２４において、態様２３の主題は、それぞれ異なるオン抵抗特性を有する、並列電流経路内のスイッチを含む。

【0067】

態様２５において、態様２３～２４の主題は、制御回路をＤＵＴノードに結合するフィードバックネットワークを含む。

【0068】

態様２６において、態様２５の主題は、ＤＵＴノードにおける電圧大きさに関するフィードバックネットワークからの情報を使用して、第１及び第２のテスト信号の大きさの特性を制御するように構成された制御回路を含む。

【0069】

態様２７において、態様２５～２６の主題は、ＤＵＴノードにおける電圧大きさに関するフィードバックネットワークからの情報を使用して、第１のテスト信号と第２のテスト信号との間の大きさの差を最小限に抑えるように構成された制御回路を含む。

【0070】

態様２８は、処理回路によって実行されると、処理回路に、態様１～２７のいずれかを実装するための動作を実行させる命令を含む、少なくとも１つの機械可読媒体を含むことができる。

【0071】

これらの限定的な態様の各々は、それ自体を主張し得るか、又は他の態様、実施例、又は本明細書の他の場所で論じられる特徴のうちの１つ以上との様々な置換若しくは組み合わせにおいて組み合わせられ得る。

【0072】

発明を実施するための形態は、発明を実施するための形態の一部を形成する、添付図面の参照を含む。図面は、例示によって、本発明が実施され得る具体的な実施形態を示す。これらの実施形態は、本明細書では「例」とも呼ばれる。そのような例は、図示又は記載されたものに加えて要素を含むことができる。しかし、本発明者らは、図示又は記載された要素のみが提供される例も想到する。本発明者らは、本明細書に示されるか、又は説明される、特定の実施例（若しくはその１つ以上の態様）、又は他の実施例（若しくはその１つ以上の態様）のいずれかに対する、示されるか、又は説明される、それらの要素（若しくはその１つ以上の態様）の任意の組み合わせ又は置換を使用する実施例も企図する。

【0073】

本文書において、「ａ」又は「ａｎ」の用語は、特許文献において一般的であるように、任意の他の事例又は「少なくとも１つ（ａｔ ｌｅａｓｔ ｏｎｅ）」若しくは「１つ以上（ｏｎｅ ｏｒ ｍｏｒｅ）」の使用法とは無関係に、１つ以上を含むように使用される。本文書において、「又は」の用語は、別段の指示がない限り、非排他的、あるいは「Ａ又はＢ」が、「ＡであるがＢではない」、「ＢであるがＡではない」、並びに「Ａ及びＢ」を含むことを指すように使用される。本文書において、「含む（ｉｎｃｌｕｄｉｎｇ）」及び「ｉｎ ｗｈｉｃｈ」は、それぞれ「備える（ｃｏｍｐｒｉｓｉｎｇ）」及び「ｗｈｅｒｅｉｎ」の用語の平易な英語の同等物として使用される。

【0074】

以下の特許請求の範囲において、「含む」及び「備える」という用語は制限のないものであり、すなわち、請求項でそのような用語の後に列挙されたものに加えて、要素を含むシステム、装置、物品、組成物、製剤、又はプロセスは、依然としてその請求項の範囲内にあると考えられる。更に、以下の特許請求の範囲において、「第１」、「第２」及び「第３」などは、単に符号として使用され、それらの対象に対する数値的要件を強いることを意図しない。

【0075】

本明細書に説明される方法の実施例は、少なくとも部分的に機械又はコンピュータ実装され得る。いくつかの実施例は、上記の実施例に説明される方法を実施するように電子デバイスを構成するように動作可能な命令によってエンコードされたコンピュータ可読媒体又は機械可読媒体を含み得る。かかる方法の実装は、マイクロコード、アセンブリ言語コード、高級言語コードなどを含み得る。かかるコードは、様々な方法を実施するためのコンピュータ可読命令を含み得る。コードは、コンピュータプログラム製品の一部を形成することができる。更に、実施例において、コードは、実行又は他のタイミング中などに、１つ以上の揮発性、非一時的、又は不揮発性有形コンピュータ可読媒体上に明白に記憶され得る。これらの有形コンピュータ可読媒体の例としては、限定されるものではないが、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスク、デジタルビデオディスク）、磁気カセット、メモリカード又はスティック、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）などが挙げられる。

【0076】

上記の説明は例示的なものであり、制約を意図するものではない。例えば、上記に説明された実施例（又は、それらの１つ以上の態様）は、互いに組み合わせて使用されてもよい。他の実施形態は、上記の説明を検討する際に、当業者などによって使用され得る。要約書は、読者が技術的な開示の性質を速やかに確認することを可能にするために提供される。特許請求の範囲の範囲又は意味を、解釈又は限定するために使用されないことを理解して提示される。また、上記の発明を実施するための形態において、様々な特徴が、開示を簡素化するためにともにグループ化されてもよい。これは、未請求の開示された特徴は、任意の特許請求の範囲にとって本質的なものであることを意図しているとして解釈されるべきではない。むしろ、発明の主題は、特定の開示された実施形態の全ての特徴未満にあり得る。したがって、以下の特許請求の範囲は、実施例又は実施形態として発明を実施するための形態に本明細書で組み込まれ、各特許請求の範囲は、別個の実施形態としてそれ自体で独立し、かかる実施形態が、様々な組み合わせ又は置換において互いに組み合わされ得ることが企図される。本発明の範囲は、添付の特許請求の範囲を参照して、かかる特許請求の範囲が権利を有する同等物の全範囲を伴って、決定されるべきである。

【符号の説明】

【0077】

１００ 第１の自動テストシステム
１０２ 第１の出力段
１０４ 第２の出力段
１０６ ハイサイドスイッチ回路
１０８ ローサイドスイッチ回路
１１０ ＤＵＴノード
１１２ フィードバックネットワーク
２００ 回路
２０２ 第１の段増幅器
２０４ 第１の段検知抵抗器
２０６ 第１の段出力スイッチ
２０８ 第２の段増幅器
２１０ 第２の段検知抵抗器絶縁スイッチ
２１２ 第２の段検知抵抗器
２１４ 第２の段出力スイッチ
２１６ ＤＵＴノード
４００ 第２の自動テストシステム
４０２ 第１の出力段
４０４ 第２の出力段
４０６ ＤＵＴノード
４０８ ＤＵＴ
４１０ 第１の検知抵抗器
４１２ 並列切替回路
４１４ ＬＦＡバッファスイッチ
４１６ 第２の検知抵抗器
４１８ ＬＦＡ出力スイッチ
４２０ フィードバックネットワーク
４２２ 制御回路
５００ 回路
５０２ 第１の段増幅器
５０４ 第１の段検知抵抗器
５０６ スイッチ回路
５０８ 第２の段増幅器
５１０ 第２の段検知抵抗器絶縁スイッチ
５１２ 第２の段検知抵抗器
５１４ 第２の段出力スイッチ
５１６ ＤＵＴノード
５１８ ＤＵＴ
５２０ 第１のスイッチインスタンス
５２２ 第２のスイッチインスタンス
７００ 回路
７０２ 第１の出力段
７０４ 第２の出力段
７０６ ＤＵＴノード
７０８ ＤＵＴ
７１０ 第１の検知抵抗器
７１２ 多重セグメント並列切替回路
７１４ 第２の検知抵抗器
７１６ 第２の信号経路出力スイッチ
７１８ 第３の検知抵抗器絶縁スイッチ
７２０ 第３の信号経路出力スイッチ
７２２ フィードバックネットワーク
７２４ 制御回路
７２６ 第３の検知抵抗器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】