(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-26
(54)【発明の名称】半導体装置、その製造方法、及びディスプレイ装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20231219BHJP
G09F 9/00 20060101ALI20231219BHJP
H10K 59/12 20230101ALI20231219BHJP
H10K 59/131 20230101ALI20231219BHJP
H10K 71/60 20230101ALI20231219BHJP
H10K 71/16 20230101ALI20231219BHJP
H10K 59/124 20230101ALI20231219BHJP
H10K 50/84 20230101ALI20231219BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 365
G09F9/30 348A
G09F9/00 338
H10K59/12
H10K59/131
H10K71/60
H10K71/16
H10K59/124
H10K50/84
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023537951
(86)(22)【出願日】2021-01-27
(85)【翻訳文提出日】2023-06-21
(86)【国際出願番号】 CN2021073926
(87)【国際公開番号】W WO2022160115
(87)【国際公開日】2022-08-04
(81)【指定国・地域】
(71)【出願人】
【識別番号】503433420
【氏名又は名称】華為技術有限公司
【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】加納 正隆
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC45
3K107DD39
3K107DD44Z
3K107DD90
3K107DD95
3K107EE04
3K107GG03
3K107GG13
5C094AA22
5C094AA25
5C094AA42
5C094AA44
5C094BA03
5C094BA27
5C094DA13
5C094DA15
5C094FB12
5C094FB14
5G435AA16
5G435AA17
5G435BB05
5G435KK05
(57)【要約】
本出願の実施形態は、製造プロセスをあまり複雑にすることなくポリシリコンＴＦＴ及び酸化物ＴＦＴの双方を実装するための半導体装置、及びその製造方法を提供する。当該半導体装置は、基板上に形成された第１及び第２のＴＦＴ構造を含む。第１のＴＦＴ構造は、第１のトランジスタと、該第１のトランジスタ上のキャパシタとを含み、第２のＴＦＴ構造は、ボトムメタル層と、該ボトムメタル層上の第２の絶縁層と、該第２の絶縁層上の第２のトランジスタとを含む。キャパシタの下部電極が、ボトムメタル層と同じメタル材料を有し、キャパシタの誘電膜が、第２の絶縁層と同じ絶縁体材料を有し、キャパシタの上部電極が、第２のトランジスタの半導体活性層と同じ酸化物半導体材料を有する。
【特許請求の範囲】
【請求項1】
基板上に形成された第１の薄膜トランジスタ（ＴＦＴ）構造であり、第１のトランジスタと、該第１のトランジスタ上のキャパシタと、
を含む第１のＴＦＴ構造と、
前記基板上に形成された第２のＴＦＴ構造であり、
ボトムメタル層と、該ボトムメタル層上の第２の絶縁層と、該第２の絶縁層上の第２のトランジスタと、
を含む第２のＴＦＴ構造と、
を有し、
前記キャパシタの下部電極が、前記ボトムメタル層と同じメタル材料を有し、
前記キャパシタの誘電膜が、前記第２の絶縁層と同じ絶縁体材料を有し、
前記キャパシタの上部電極が、前記第２のトランジスタの半導体活性層と同じ酸化物半導体材料を有する、
半導体装置。
【請求項2】
前記キャパシタの前記上部電極と前記第２のトランジスタの前記半導体活性層とが有する前記酸化物半導体材料は、少なくとも部分的に導電体へと変質されている、請求項１に記載の半導体装置。
【請求項3】
前記第１のトランジスタは、ポリシリコン活性層、ゲート絶縁膜、及びゲート電極を有し、前記第１のトランジスタの前記ゲート電極が、前記キャパシタの前記下部電極を兼ねる、請求項１又は２に記載の半導体装置。
【請求項4】
前記第２のＴＦＴ構造は更に、前記ボトムメタル層の下に第１の絶縁層を含み、前記第１のトランジスタの前記ゲート電極及び前記ゲート絶縁膜が互いにアライメントされた側壁を持ち、且つ前記第２のＴＦＴ構造の前記ボトムメタル層及び前記第１の絶縁層が互いにアライメントされた側壁を持つ、
請求項３に記載の半導体装置。
【請求項5】
前記キャパシタの前記誘電膜及び前記第２のＴＦＴ構造の前記第２の絶縁層は各々、前記第１のトランジスタ及び前記ボトムメタル層を覆う連続した層の一部である、請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項6】
前記キャパシタの前記誘電膜及び前記第２のＴＦＴ構造の前記第２の絶縁層は各々、酸化シリコン層、又は
窒化シリコン層及び該窒化シリコン層を覆う酸化シリコン層、
を有する、請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項7】
前記第２のトランジスタは更に、前記半導体活性層の上に、ゲート絶縁膜及びゲート電極を有し、前記第２のトランジスタの前記ゲート電極は、前記ゲート絶縁膜上に形成された酸化物半導体層を含む、請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項8】
半導体装置を製造する方法であって、前記半導体装置は、基板上に形成され、第１のトランジスタ、及び該第１のトランジスタ上のキャパシタ、を含む第１の薄膜トランジスタ（ＴＦＴ）構造と、前記基板上に形成され、ボトムメタル層、該ボトムメタル層上の第２の絶縁層、及び該第２の絶縁層上の第２のトランジスタ、を含む第２のＴＦＴ構造とを含み、当該方法は、前記キャパシタの下部電極及び前記ボトムメタル層を形成するものである第１のメタル層を堆積させる工程と、
前記キャパシタの誘電膜及び前記第２の絶縁層を形成するものである第２の絶縁体層を堆積させる工程と、
前記キャパシタの上部電極及び前記第２のトランジスタの半導体活性層を形成するものである酸化物半導体層を堆積させる工程と、
を有する、方法。
【請求項9】
第１のフォトマスクを用いて、前記第１のメタル層を前記キャパシタの前記下部電極及び前記ボトムメタル層へとパターニングする工程と、第２のフォトマスクを用いて、前記酸化物半導体層を前記キャパシタの前記上部電極及び前記第２のトランジスタの前記半導体活性層へとパターニングする工程と、
を更に有する請求項８に記載の方法。
【請求項10】
当該方法は、前記第１のメタル層を堆積させる工程の前に、前記第１のトランジスタのポリシリコン活性層を形成する工程と、
前記ポリシリコン活性層を覆って第１の絶縁体層を堆積させる工程と、
を更に有し、
前記第１のフォトマスクを用いる工程は更に、前記第１の絶縁体層を、前記第１のトランジスタのゲート絶縁膜、及び前記ボトムメタル層の下の第１の絶縁層へとパターニングすることを含み、
前記キャパシタの前記下部電極が、前記第１のトランジスタのゲート電極を兼ねる、
請求項９に記載の方法。
【請求項11】
当該方法は、前記第２のフォトマスクを用いて前記酸化物半導体層をパターニングする工程の後に、第３の絶縁体層を堆積させる工程と、
前記第３の絶縁体層上に第２のメタル層を堆積させる工程と、
第３のフォトマスクを用いて、前記第２のメタル層及び前記第３の絶縁体層を、それぞれ、前記第２のトランジスタのゲート電極及びゲート絶縁膜へとパターニングする工程と、
を更に有する、請求項９又は１０に記載の方法。
【請求項12】
前記第３のフォトマスクを用いて前記第２のメタル層及び前記第３の絶縁体層をパターニングする工程は、プラズマを用いて前記第２のメタル層及び前記第３の絶縁体層をエッチングすることを有し、前記プラズマが、前記キャパシタの前記上部電極及び前記第２のトランジスタの前記半導体活性層の露出部分の酸化物半導体材料を少なくとも部分的に導電体へと変質させる、請求項１１に記載の方法。
【請求項13】
当該方法は、前記第３のフォトマスクを用いて前記第２のメタル層及び前記第３の絶縁体層をパターニングする工程の後に、プラズマＣＶＤ（ＰＥＣＶＤ）プロセスを用いて、前記第１のＴＦＴ構造及び前記第２のＴＦＴ構造を覆う層間誘電体層を堆積させる工程、
を更に有し、
前記層間誘電体層を堆積させる際に使用されるプラズマも、前記キャパシタの前記上部電極及び前記第２のトランジスタの前記半導体活性層の前記露出部分の前記酸化物半導体材料を導電体へと変質させるように作用する、
請求項１２に記載の方法。
【請求項14】
当該方法は、前記層間誘電体層を堆積させる工程の後に、第４のフォトマスクを用いて、ドライエッチングにより、前記第１のトランジスタのソース／ドレイン領域へのコンタクトホール、並びに前記第２のトランジスタのソース／ドレイン領域へのコンタクトホールを、同時に形成する工程、
を更に有する、
請求項１３に記載の方法。
【請求項15】
前記層間誘電体層は、前記キャパシタの前記誘電膜及び前記第２の絶縁層を形成するものである前記第２の絶縁体層と接しており、前記第２の絶縁体層は、
酸化シリコン層、又は
窒化シリコン層及び該窒化シリコン層を覆う酸化シリコン層、
を有する、
請求項１３又は１４に記載の方法。
【請求項16】
当該方法は、前記第３の絶縁体層を堆積させる工程の後、且つ前記第２のメタル層を堆積させる工程の前に、更なる酸化物半導体層を堆積させる工程であり、当該工程における酸素分圧が、前記酸化物半導体層を堆積させる工程におけるそれよりも高い、工程、
を更に有する、請求項１１乃至１５のいずれか一項に記載の方法。
【請求項17】
当該方法は、熱処理を用いて、前記更なる酸化物半導体層に含有される過剰な酸素を、前記第２のトランジスタの前記ゲート絶縁膜と前記半導体活性層との界面に到達させて、該界面における欠陥の少なくとも一部を治癒させる工程、
を更に有する、請求項１６に記載の方法。
【請求項18】
請求項１乃至７のいずれか一項に記載の半導体装置を含むバックプレーンと、発光構造を含むフロントプレーンと、
を有するディスプレイパネル。
【請求項19】
前記発光構造は、有機発光ダイオード（ＯＬＥＤ）構造を有する、請求項１８に記載のディスプレイパネル。
【請求項20】
請求項１８又は１９に記載のディスプレイパネルを含むディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、概して半導体技術の分野に関し、より具体的には、ディスプレイバックプレーンで使用される半導体装置及びその製造方法に関する。
【背景技術】
【0002】
アクティブマトリクスディスプレイは、一般に、ピクセルからの発光を制御する薄膜トランジスタ（ＴＦＴ）バックプレーンを組み入れている。そのようなアクティブマトリクスディスプレイは、以下に限られないが、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ（有機エレクトロルミネセンス（有機ＥＬ）ディスプレイとも称される）、及びマイクロ発光ダイオードディスプレイ（μＬＥＤ）ディスプレイを含み得る。
【0003】
最近、ポリシリコンＴＦＴと酸化物ＴＦＴとを組み合わせて使用するＴＦＴバックプレーン技術が開発されている。ポリシリコンＴＦＴは、例えば、高いキャリア移動度及び高度な安定性といった利点を持ち、一方、酸化物ＴＦＴは、例えば、極めて低いリーク電流といった他の利点を持ち、双方のタイプのＴＦＴを組み合わせることで、それぞれの利点を活用することができる。一例として、ピクセルの駆動ＴＦＴにポリシリコンを使用するとともにスイッチング回路に酸化物を使用することで、全てのＴＦＴにポリシリコンを使用するのと比較して消費電力の有意な低減につながり得る。
【0004】
しかしながら、そのような技術は、ポリシリコンＴＦＴバックプレーンの中に酸化物ＴＦＴを埋め込むことを伴うものであり、それにより、その製造プロセスを複雑にする。ポリシリコンＴＦＴの形成後に酸化物ＴＦＴを形成するとき、少なくとも、酸化物ＴＦＴの酸化物パターニング及びゲートパターニングのために２つの追加のフォトマスクを必要とする。加えて、ポリシリコン層と酸化物半導体層との間の大きい高低差に起因して、一般に、これらの層の各々へのコンタクトを別々の工程で行う必要があり、それが更なる追加フォトマスクにつながる。このような追加の製造工程は、製造コストの増大及び製造歩留まりの低下をもたらし得る。
【発明の概要】
【0005】
本出願の実施形態の１つの目的は、プロセスをあまり複雑にすることなくポリシリコンＴＦＴ及び酸化物ＴＦＴの双方を実装するための半導体装置、及びその製造方法を提供することである。本出願の実施形態は更に、そのような半導体装置を含むディスプレイパネル及びディスプレイ装置を提供する。
【0006】
一態様によれば、半導体装置が提供され、当該半導体装置は、基板上に形成された第１及び第２の薄膜トランジスタ（ＴＦＴ）構造を含む。第１のＴＦＴ構造は、第１のトランジスタと、該第１のトランジスタ上のキャパシタとを含み、第２のＴＦＴ構造は、ボトムメタル層と、該ボトムメタル層上の第２の絶縁層と、該第２の絶縁層上の第２のトランジスタとを含む。キャパシタの下部電極が、ボトムメタル層と同じメタル材料を有し、キャパシタの誘電膜が、第２の絶縁層と同じ絶縁体材料を有し、キャパシタの上部電極が、第２のトランジスタの半導体活性層と同じ酸化物半導体材料を有する。
【0007】
他の一態様によれば、半導体装置を製造する方法が提供され、該半導体装置は、基板上に形成され、第１のトランジスタ、及び該第１のトランジスタ上のキャパシタ、を含む第１の薄膜トランジスタ（ＴＦＴ）構造と、上記基板上に形成され、ボトムメタル層、該ボトムメタル層上の第２の絶縁層、及び該第２の絶縁層上の第２のトランジスタ、を含む第２のＴＦＴ構造とを含む。当該方法は、キャパシタの下部電極及びボトムメタル層を形成するものである第１のメタル層を堆積させる工程と、キャパシタの誘電膜及び第２の絶縁層を形成するものである第２の絶縁体層を堆積させる工程と、キャパシタの上部電極及び第２のトランジスタの半導体活性層を形成するものである酸化物半導体層を堆積させる工程とを含む。第２の態様の取り得る一実装において、当該方法は更に、第１のフォトマスクを用いて、第１のメタル層をキャパシタの下部電極及びボトムメタル層へとパターニングする工程と、第２のフォトマスクを用いて、酸化物半導体層をキャパシタの上部電極及び第２のトランジスタの半導体活性層へとパターニングする工程とを含み得る。
【0008】
更なる他の一態様によれば、ディスプレイパネルが提供され、当該ディスプレイパネルは、第１の態様又はその取り得る実装に従った半導体装置を含むバックプレーンと、発光構造を含むフロントプレーンとを含む。
【0009】
より更なる一態様によれば第１の態様又はその取り得る実装に従ったディスプレイパネルを含むディスプレイ装置が提供される。
【図面の簡単な説明】
【0010】
【図1】本出願の第１の実施形態に従った半導体装置を含むディスプレイパネルの一部の概略断面図である。
【図2】比較例に従った半導体装置を含むディスプレイパネルの一部を示す概略断面図である。
【図3】ピクセルの一例を示す概略回路図である。
【図5】本出願の第２の実施形態に従った半導体装置を含むディスプレイパネルの一部の概略断面図である。
【図7】本出願の一実施形態に従ったディスプレイ装置の概略図である。
【0011】
これらの図を通して、同じ又は同様の要素は、同じ又は似通った参照符号で指し示す。
【発明を実施するための形態】
【0012】
本出願の実施形態の目的、特徴、及び利点を当業者がいっそう十分に理解することを可能にするため、以下にて更に、添付図面を参照して、本出願の好適実施形態における技術的ソリューションを詳細に記述する。
【0013】
本出願において、用語“第１”、“第２”、及び“第３”などは、例えば層又は構造物などの同様の物を区別することを意図しており、必ずしも特定の順序又はシーケンスを指し示すわけではない。理解されるべきことには、これらの用語は、適切な状況において相互に交換可能である。用語“含む”、“有する”、“持つ”及び他の変形は、非排他的な包含に及ぶことを意味し、例えば、ステップ又は要素のリストを含むプロセス、方法、装置、又はシステムは、必ずしもそれらのステップ又は要素に限られるわけではなく、明示的に列記されていない他のステップ又は要素や、そのようなプロセス、方法、装置又はシステムに本来備わる他のステップ又は要素を含み得る。また、冠詞“ａ”及び“ａｎ”は、本出願で使用されるとき、１つ又は複数のアイテムを含むことを意図しており、“１つ以上の”と交換可能に使用されることがある。
【0014】
図１は、本出願の第１の実施形態に従った半導体装置を含むディスプレイパネル１００の一部の概略断面図である。ディスプレイパネル１００は、マトリクス状の複数のピクセルを含むアクティブマトリクス型のパネルであり、図１には、単一のピクセル１０５に対応する部分が概略的に示されている。
【0015】
ディスプレイパネル１００は、この例において、基板上に薄膜トランジスタ（ＴＦＴ）を形成した半導体装置又は半導体構造１１０を有するバックプレーンと、半導体構造１１０上に設けられた発光構造１９０を有するフロントプレーンとを含んでいる。
【0016】
図１は、発光構造１９０の一例として、ＯＬＥＤ構造を示している。該ＯＬＥＤ構造１９０は、例えば感光性ポリイミドなどの絶縁体からなるピクセル定義層（ＰＤＬ）１９２によってピクセル化され得るとともに、アノード層１９４、ＯＬＥＤ層１９６、及びカソード層１９８を含み得る。アノード層１９４は、例えば、インジウム錫酸化物（ＩＴＯ）又はインジウム亜鉛酸化物（ＩＺＯ）などの透明導電性酸化物と、銀（Ａｇ）などの反射メタルとのスタックを有し得る。カソード層１９８は、例えば、薄いマグネシウム（Ｍｇ）層又はＭｇＡｇ共蒸着膜などの透明なメタル層を有し得る。発光構造１９０は、ＯＬＥＤ構造に限定されず、例えば液晶構造、μＬＥＤ構造、又はこれらに類するものなど、他のタイプの発光構造であってもよい。なお、ここでは説明を容易にするために、ピクセル定義層１９２からカソード層１９８までを発光構造１９０又はフロントプレーンとして参照し、その下に位置する構造を半導体構造１１０又はバックプレーンとして参照している。しかしながら、本出願の実施形態はそれに限定されるものではない。例えば、アノード層１９４及びピクセル定義層１９２を半導体構造１１０の部分としてみなしてもよい。
【0017】
半導体構造１１０は、基板１１５と、基板１１５上のバッファ層１２０と、その上に形成された第１のＴＦＴ構造１３０及び第２のＴＦＴ構造１５０とを含み得る。半導体構造１１０はまた、ＴＦＴ構造１３０、１５０を覆う層間誘電体（ＩＬＤ）層１７０と、ＩＬＤ層１７０上に形成されて発光構造１９０に平坦な表面を提供する平坦化層１７５とを含み得る。さらに、半導体構造１１０は、少なくともＩＬＤ１７０層を貫いてＴＦＴ構造１３０、１５０の複数の異なる部分に接触する複数のコンタクト１８０と、ＩＬＤ層１７０上に形成され且つコンタクト１８０に接続された複数のトレース１８５とを含み得る。理解され得ることには、図１の断面図においては、それらコンタクト１８０及びトレース１８５のうちの一部のみが視認可能であるとし得る。
【0018】
基板１１５は、例えば、ガラス基板とし得る。他の一例として、基板１１５は、その上の樹脂（例えば、ポリイミド）の膜が設けられたガラス基板を有する積層基板であってもよい。そのような一例において、最終的にガラス基板が積層基板から除去されて、残存する樹脂膜が基板１１５を構成してもよい。バッファ層１２０は、酸化シリコン（ＳｉＯｘ）又は酸窒化シリコン（ＳｉＯＮ）を有することができ、例えば、基板１１５からの不純物の拡散に対する障壁の提供及び／又はより平滑な表面の提供など、当業者に知られた種々の機能を果たし得る。
【0019】
第１のＴＦＴ構造１３０及び第２のＴＦＴ構造１５０は各々、バッファ層１２０上に形成された積層体を有し得る。図示した例において、第１のＴＦＴ構造１３０は、ポリシリコンの活性層を有する第１のトランジスタと、該トランジスタ上に一体化されたキャパシタとを含んでいる。第２のＴＦＴ構造１５０は、酸化物半導体の活性層を有する第２のトランジスタを含んでいる。
【0020】
より具体的には、第１のＴＦＴ構造１３０が含む第１のトランジスタは、ポリシリコン活性層１３２と、その上に順に積層されたゲート絶縁膜１３４及びゲート電極１３６を有し得る。ゲート絶縁膜１３４及びゲート電極１３６は、互いにアライメントされた側壁を持ち得る。ポリシリコン活性層１３２のうちゲート電極１３６（及びゲート絶縁膜１３４）によって覆われていない領域は、不純物注入されて第１のトランジスタのソース／ドレイン（Ｓ／Ｄ）領域として作用し、覆われた領域は、チャネル領域として作用し得る。
【0021】
第１のＴＦＴ構造が含むキャパシタは、第１のトランジスタのゲート電極１３６を下部電極として含み得る。キャパシタは更に、第１のトランジスタを覆う誘電膜１３８、及び誘電膜１３８上のパターニングされた上部電極１４０を含み得る。
【0022】
第２のＴＦＴ構造１５０は、バッファ層１２０上に順に積層された、第１の絶縁層１５２、ボトムメタル層（Bottom Metal Layer；ＢＭＬ）１５４、及び第２の絶縁層１５６と、これらの層１５２－１５６上に一体化された第２のトランジスタとを有し得る。第１の絶縁層１５２及びボトムメタル層１５４は、互いにアライメントされた側壁を持つことができ、これらの側壁は、第２の絶縁層１５６で取り囲まれ得る。第２のトランジスタは、第２の絶縁層１５６上にパターニングされた酸化物活性層１５８を含み得る。第２のトランジスタは更に、酸化物活性層１５８上に順に積層された、ゲート絶縁膜１６０及びゲート電極１６２を含むことができ、ゲート絶縁膜１６０及びゲート電極１６２は、互いにアライメントされた側壁を持ち得る。酸化物活性層１５８は、以下に限られないが、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ、又はＩｎ－Ｓｎ－Ｚｎ－Ｏを有し得る。酸化物活性層１５８のうちゲート電極１６２（及びゲート絶縁膜１６０）によって覆われていない部分は各々、少なくとも部分的に導電体へと変質されており、第２のトランジスタのソース／ドレイン（Ｓ／Ｄ）領域として作用し得る。酸化物活性層１５８のうち覆われた領域は、チャネル領域として作用し得る。
【0023】
一例において、第２のＴＦＴ構造１５０のボトムメタル層１５４は、図１に示すように酸化物活性層１５８のソース領域に、コンタクト１８０のうちの１つを介して電気的に接続されて、第２のトランジスタのチャネル領域の電位、ひいては、第２のトランジスタの電気特性を安定化させ得る。それに代えて、ボトムメタル層１５４は、ゲート電極１６２に接続されて、同様の機能を果たしてもよい。ボトムメタル層１５４は更に、例えば基板１１５の裏面側からの光を遮るなど、その他の機能を果たしてもよい。
【0024】
本出願の実施形態によれば、第２のＴＦＴ構造１５０の第１の絶縁層１５２及びボトムメタル層１５４が、それぞれ、第１のＴＦＴ構造１３０のゲート絶縁膜１３４及びゲート電極／キャパシタ下部電極１３６と、互いに同じ材料から形成されることができる。さらに、第２のＴＦＴ構造１５０の第２の絶縁層１５６及び酸化物活性層１５８が、それぞれ、第１のＴＦＴ構造１３０のキャパシタ誘電膜１３８及びキャパシタ上部電極１４０と、互いに同じ材料から形成されることができる。
【0025】
第２のＴＦＴ構造１５０の第１の絶縁層１５２及び第１のＴＦＴ構造１３０のゲート絶縁膜１３４は、以下に限られないが、酸化シリコン（ＳｉＯｘ）で形成され得る。第２のＴＦＴ構造１５０のボトムメタル層１５４及び第１のＴＦＴ構造１３０のゲート電極／キャパシタ下部電極１３６は、以下に限られないが、モリブデン（Ｍｏ）で形成され得る。
【0026】
第２のＴＦＴ構造１５０の第２の絶縁層１５６及び第１のＴＦＴ構造１３０のキャパシタ誘電膜１３８は、例えば酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、又はこれらの組み合わせ（ＳｉＮｘ／ＳｉＯｘ）で形成され得る。しかしながら、この層は好ましくは、ＳｉＮｘ（これは、従来技術において、所望のキャパシタンスを達成するために一般に使用されてきた）ではなく、ＳｉＯｘ、又はＳｉＮｘとそれを覆うＳｉＯｘとのスタックで形成され得る。一般的に水素を含むものであるＳｉＮｘが使用されると、水素が、ＩＬＤ層１７０中を拡散し、それにより酸化物トランジスタ（すなわち、第２のトランジスタ）の閾値電圧Ｖｔｈに悪影響を及ぼし得るからである。ＳｉＯｘ層又は上述のＳｉＮｘ／ＳｉＯｘ層のスタックの使用は、より安定した酸化物ＴＦＴを実現することの助けとなり得る。
【0027】
第２のＴＦＴ構造１５０の酸化物活性層１５８は、上述のように、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ、又はＩｎ－Ｓｎ－Ｚｎ－Ｏで形成され得る。本出願の実施形態によれば、第１のＴＦＴ構造１３０のキャパシタ上部電極１４０も同じ酸化物半導体から形成されることができる。加えて、酸化物活性層１５８のうちゲート電極１６２によって覆われていない部分（Ｓ／Ｄ領域）は各々、上述のように、少なくとも部分的に導電体へと変質されることができ、そして、キャパシタ上部電極１４０も、同じように、少なくとも部分的に導電体へと変質されることができる。
【0028】
このように、第１のＴＦＴ構造１３０及び第２のＴＦＴ構造１５０は、各々の積層体のうち４つの層について、互いに同じ材料から形成され、これは、図４Ａ－４Ｉを参照して更に詳細に後述するように、これらそれぞれの層を形成するための製造工程を共有し得ることを意味する。さらに、第１のＴＦＴ構造１３０のゲート電極１３６及びゲート絶縁膜１３４と、第２のＴＦＴ構造１５０のボトムメタル層１５４及び第１の絶縁層１５２とを、単一のフォトマスクを用いて同時にパターニングすることができる。同様に、キャパシタ上部電極１４０と、酸化物活性層１５８とを、別の単一のフォトマスクを用いて同時にパターニングすることができる。従って、本出願の実施形態に従った半導体装置ひいてはディスプレイパネルは、ポリシリコンＴＦＴ及び酸化物ＴＦＴの双方を有するものでありながら、フォトマスク及び製造工程を共有することで、プロセスをあまり複雑にすることなく製造されることができる。
【0029】
さらに、上述した製造工程の共有は、第１のＴＦＴ構造１３０のポリシリコン活性層１３２の上面と第２のＴＦＴ構造１５０の酸化物活性層１５８の上面との間の高低差を小さくし、それによりこれら２つの層１３２及び１５８上へのＳ／Ｄコンタクト１８０の同時形成を容易にすることができる。これは、コンタクト形成のためのドライエッチングによる、より上に位置する酸化物活性層１５８へのダメージを低減させ、それにより酸化物トランジスタのいっそう安定したデバイス特性をもたらし得る。これについて、図１とともに図２を参照して、更に詳細に説明する。
【0030】
図２は、比較例としての半導体装置又は半導体構造２１０を含むディスプレイパネル２００の一部を示しており、これは、第１のＴＦＴ構造２３０内のキャパシタ上部電極２４０と第２のＴＦＴ構造２５０内のボトムメタル層２５４とを同一工程で形成しようとするものである。ディスプレイパネル２００は、図１に示したディスプレイパネル１００におけるものと同様の層及び要素を有しており、そのような層及び要素の各々についての説明をここで繰り返すことはしないこととする。半導体構造２１０では、一般的に、第１のＴＦＴ構造２３０を覆うＩＬＤ層が、下側サブＩＬＤ層２７２及び上側サブＩＬＤ層２７４で構成され、下側サブＩＬＤ層２７２が酸化物活性層２５８の下方を延在するようにされる。しかしながら、そのような下側サブＩＬＤ層は概して２００ｎｍ程度の厚さを必要とし、ポリシリコン活性層２３２の上面と酸化物活性層２５８の上面との間の高低差を大きくすることになる。一方、図１の半導体構造１１０では、酸化物活性層１５８の下に位置する層１５２－１５６はいずれも、下側サブＩＬＤ層２７２よりも遥かに薄く形成されることができ、それにより、上述の効果を実現し得る。
【0031】
なお、図２においてのように大きい高低差が存在する場合にも、ポリシリコン活性層２３２及び酸化物活性層２５８に対して別々にＳ／Ｄコンタクト２８５を形成すれば、酸化物活性層２５８へのダメージの問題を解消し得るであろう。しかしながら、それは,
追加フォトマスクをもう１つ必要とし、製造コストを更に増大させることになる。これまた理解され得ることには、図２の比較例は、酸化物活性層２５８を（第１のＴＦＴ構造２３０内のいずれの層とも独立に）パターニングすることのためにも、図１に対して追加のフォトマスクを必要とする。
追加フォトマスクをもう１つ必要とし、製造コストを更に増大させることになる。これまた理解され得ることには、図２の比較例は、酸化物活性層２５８を（第１のＴＦＴ構造２３０内のいずれの層とも独立に）パターニングすることのためにも、図１に対して追加のフォトマスクを必要とする。
【0032】
次に図３を参照するに、図１のディスプレイパネル１００のピクセル１０５に対応し得るピクセル３０５の一例の概略回路図が示されている。図３の例は、単純なピクセル回路として、スイッチングトランジスタＴ１及び駆動トランジスタＴ２という２つのトランジスタと１つのストレージキャパシタＣｓｔとを用いてＯＬＥＤの発光を制御する２Ｔ１Ｃ回路を示している。
【0033】
スイッチングトランジスタＴ１は、スキャン（scan）ライン上で供給される走査信号に応答して、データ（data）ライン上で供給されるデータ信号を駆動トランジスタＴ２のゲート電極に渡すように構成され得る。駆動トランジスタＴ２は、データ信号に基づく電流をＯＬＥＤに供給するように構成され得る。ストレージキャパシタＣｓｔは、駆動トランジスタＴ２に与えられたデータ信号の電圧を次のリフレッシュまで保持するように構成され得る。
【0034】
図示した例において、図３の駆動トランジスタＴ２、スイッチングトランジスタＴ１、及びストレージキャパシタＣｓｔが、それぞれ、図１に関して説明した第１のトランジスタ、第２のトランジスタ、及びキャパシタに対応し得る。これは、例えば、高いキャリア移動度及び高度な安定性といったポリシリコンＴＦＴの利点を駆動トランジスタＴ２に活用しながら、極めて低いリーク電流といった酸化物ＴＦＴの利点をスイッチングトランジスタＴ１に活用することを可能にし得る。従って、これはまた、双方のトランジスタＴ１及びＴ２にポリシリコンＴＦＴを使用する場合と比較して、半導体装置の消費電力を低減させ得る。
【0035】
しかしながら、理解され得ることには、図１の半導体装置の構成及び図３の回路図は、単なる例であり、半導体装置は、任意の好適な構成で任意の好適な数のＴＦＴを含み得る。例えば、各ピクセル回路が、３つ以上のＴＦＴを含むようにすることができ、例えば６Ｔ１Ｃ回路などのいっそう複雑な回路を構成してもよい。また、本出願の実施形態は、ポリシリコントランジスタ及び酸化物トランジスタが、それぞれ、駆動トランジスタ及びスイッチングトランジスタであることに限定されるものでもない。さらに、本出願の実施形態は、必ずしも、ピクセル回路がポリシリコントランジスタ及び酸化物トランジスタの双方を含むというケースに限定されるわけでもない。例えば、ピクセルのマトリクスに接続される周辺回路も含めたバックプレーン全体の中で、ポリシリコントランジスタ及び酸化物トランジスタが適宜に使用されてもよい。換言すれば、本出願の実施形態は、少なくとも１つのポリシリコンＴＦＴと、少なくとも１つの酸化物ＴＦＴと、を含むバックプレーンに等しく適用可能である。半導体装置の具体的な構成は、例えば、可変周波数駆動（又は可変リフレッシュレート駆動）、高周波駆動若しくは低周波駆動、及び／又は低消費電力など、所望の用途及び／又は機能に応じて決定され得る。
【0036】
換言すれば、一実施形態において、半導体装置及び／又はディスプレイパネルは、所望の用途及び／又は機能に従ったポリシリコントランジスタと酸化物トランジスタとの組み合わせを有しながら、より少ない数のフォトマスク及びより低い複雑さのプロセスで製造されることができる。これは、より高い製造歩留まり、より高い製造スループット、より高い材料／エネルギー消費効率、ひいては、より低い製造コストをもたらし得る。
【0037】
次に図４Ａ－４Ｉを参照して、本出願の一実施形態に従った半導体装置を製造する方法を説明する。図４Ａ－４Ｉは、図１に示した半導体装置（半導体構造としても参照）１１０及びディスプレイパネル１００を製造する方法を説明するための一連の概略断面図である。
【0038】
図４Ａを参照するに、第１のフォトマスクの使用により得られる構造が例示されている。先ず、基板１１５上にバッファ層１２０が堆積され得る。基板１１５は、例えば、ガラス基板、又はガラス基板とその上のポリイミド膜との積層基板とし得る。バッファ層１２０は、概して、プラズマＣＶＤ（ＰＥＣＶＤ）によって堆積されたＳｉＯｘ及び／又はＳｉＯＮを有し得る。
【0039】
次いで、ポリシリコン層が堆積され、第１のフォトマスクを用いてポリシリコン活性層１３２へとパターニングされ得る。ポリシリコン層の形成は、４５０℃以下での低温プロセスによって行われることができ、ＰＥＣＶＤによるアモルファスシリコン層の堆積及びエキシマレーザを用いた結晶化を含み得る。ポリシリコン層は、例えば約５０ｎｍの厚さを持つことができ、従来からのフォトリソグラフィ及びドライエッチングプロセスによってパターニングされ得る。
【0040】
次いで図４Ｂを参照するに、第２のフォトマスクを使用して、第１のＴＦＴ構造のゲート絶縁膜１３４及びゲート電極／キャパシタ下部電極１３６と、第２のＴＦＴ構造の第１の絶縁層１５２及びボトムメタル層１５４を形成し得る。具体的には、図４Ａの構造上を覆って第１の絶縁体層及び第１のメタル層が堆積され、これらの層がともに第２のフォトマスクを用いてパターニングされ得る。第１の絶縁体層が、第１のＴＦＴ構造のゲート絶縁膜１３４及び第２のＴＦＴ構造の第１の絶縁層１５２を形成し、第１のメタル層が、第１のＴＦＴ構造のゲート電極／キャパシタ下部電極１３６及び第２のＴＦＴ構造のボトムメタル層１５４を形成し得る。
【0041】
第１の絶縁体層は、概してＰＥＣＶＤによるＳｉＯｘを有し得る。第１のメタル層は、スパッタリングによって堆積させたＭｏを有し得る。第１のメタル層は、例えばアルミニウム（Ａｌ）合金又はタングステン（Ｗ）などの他のメタルを有してもよい。第１の絶縁体層及び第１のメタル層は各々、例えば約１００ｎｍ又はそれより小さい厚さに堆積され得る。例えば従来からのフォトリソグラフィ及びドライエッチングプロセスによって、同じ第２のフォトマスクを用いて、第１のメタル層及び第１の絶縁体層が順にパターニングされ得る。そして、第１のＴＦＴ構造のポリシリコン活性層１３２のＳ／Ｄ領域へのドーピングが行われ得る。
【0042】
次いで図４Ｃを参照するに、第３のフォトマスクの使用により得られる構造が例示されている。具体的には、図４Ｂの構造を覆って第２の絶縁体層及び酸化物半導体層が堆積され、該酸化物半導体層が、第３のフォトマスクを用いて、第１のＴＦＴ構造１３０のキャパシタ上部電極１４０及び第２のＴＦＴ構造の酸化物活性層１５８へとパターニングされ得る。第２の絶縁体層は、パターニングされないとし得る。換言すれば、第２の絶縁体層は、第１のＴＦＴ構造のキャパシタ誘電膜１３８及び第２のＴＦＴ構造の第２の絶縁層１５６を含む連続した層を形成し得る。
【0043】
第２の絶縁体層は好ましくは、ＰＥＣＶＤによるＳｉＯｘを有し得る。図１に関連して上述したように、ＳｉＮｘではなくＳｉＯｘを使用することにより、水素の拡散が酸化物トランジスタの閾値電圧Ｖｔｈに悪影響を及ぼす問題を回避することができる。これは、より安定した酸化物ＴＦＴを実現する助けとなり得る。第２の絶縁体層は、オプションで、ＳｉＮｘ層とそれを覆うＳｉＯｘ層とを有してもよい。
【0044】
酸化物半導体層は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ、又はＩｎ－Ｓｎ－Ｚｎ－Ｏを有し、スパッタリングによって、例えば約５０ｎｍの厚さに堆積され得る。酸化物半導体層は、典型的にウェットエッチングプロセスによってパターニングされ得る。
【0045】
次いで図４Ｄを参照するに、第４のフォトマスクを用いて、酸化物活性層１５８の上に第２のＴＦＴ構造１５０のゲート絶縁膜１６０及びゲート電極１６２が形成され得る。これは、限定されるものではないが、図４Ｂに関連して説明したプロセスと同様にして実行され得る。具体的には、これは、図４Ｃの構造を覆って第３の絶縁体層及び第２のメタル層を順に堆積させることを含み得る。第３の絶縁体層は、ＰＥＣＶＤによるＳｉＯｘを有し得る。第２のメタル層は、スパッタリングによって堆積させたＭｏを有し得る。第２のメタル層は、例えばＡｌ合金又はＷなどの他のメタルを有してもよい。第３の絶縁体層及び第２のメタル層は各々、例えば約１００ｎｍ又はそれより小さい厚さに堆積され得る。例えば従来からのフォトリソグラフィ及びドライエッチングプロセスによって、同じ第４のフォトマスクを用いて、第２のメタル層及び第３の絶縁体層が順にパターニングされ得る。
【0046】
留意されたいことには、このドライエッチング中に使用されるプラズマが、酸化物半導体の露出された部分を少なくとも部分的に導電体へと変質させることができる。従って、第１のＴＦＴ構造１３０のキャパシタ上部電極１４０と、第２のＴＦＴ構造１５０の酸化物活性層１５８のうちゲート電極１６２によって覆われていない部分（すなわち、Ｓ／Ｄ領域）が、自動的に導電体になり得る。
【0047】
次いで図４Ｅを参照するに、第５のフォトマスクの使用により得られる構造が例示されている。具体的には、図４Ｄの構造を覆ってＩＬＤ層１７０が堆積され、次いで、第５のフォトマスクを用いて、ポリシリコン活性層１３２のＳ／Ｄ領域、酸化物活性層１５８のＳ／Ｄ領域、及びボトムメタル層１５４の部分を露出させるように複数のコンタクトホール４０２が形成され得る。なお、図示されていない断面において、例えば第１のＴＦＴ構造のゲート電極／キャパシタ下部電極１３６及びキャパシタ上部電極１４０、並びに第２のＴＦＴ構造のゲート電極１６２などの、バックプレーン上の他の電極へのコンタクトホールも同時に形成され得る。
【0048】
ＩＬＤ層１７０は、概して、ＰＥＣＶＤによるＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、又はこれらの組み合わせを有し得る。ＩＬＤ層１７０の厚さは、例えば、約５００ｎｍとし得る。ＩＬＤ層１７０は、図示したものとは異なり、下地構造に部分的に従った非平坦な上面を持ち得る。留意されたいことには、この堆積中に使用されるプラズマ及び／又はＩＬＤ層材料に含まれる水素も、酸化物半導体の露出された部分（すなわち、キャパシタ上部電極１４０、及び酸化物活性層１５８のＳ／Ｄ領域）を導電体へと変質させることに寄与し得る。
【0049】
コンタクトホール４０２は、従来からのフォトリソグラフィ及びドライエッチングプロセスによって、ＩＬＤ層１７０を貫いて、又はＩＬＤ層１７０と第２の絶縁体層１３８、１５６とを貫いて形成され得る。留意されたいことには、図１及び２を参照して上述したように、第１のＴＦＴ構造のポリシリコン活性層１３２の上面と第２のＴＦＴ構造の酸化物活性層１５８の上面との間の比較的小さい高低差が、コンタクトホール４０２の同時形成を容易にすることができる。すなわち、この比較的小さい高低差は、コンタクト形成のためのドライエッチングによる、より上に位置する酸化物活性層１５８へのダメージを低減させ、それにより酸化物トランジスタのいっそう安定したデバイス特性をもたらし得る。
【0050】
次いで図４Ｆを参照するに、コンタクトホール４０２内のコンタクト１８０及びＩＬＤ層上のトレース１８５（第１及び第２のトランジスタのＳ／Ｄ電極を含む）が形成され得る。これは、コンタクトホール４０２内に及びＩＬＤ層１７０上にコンタクト電極層を堆積させ、第６のフォトマスクを用いて、ＩＬＤ層１７０の上面上に堆積されたコンタクト電極層をパターニングすることを含み得る。例えば、コンタクト電極層は、Ｔｉ／Ａｌ／Ｔｉ層を有することができ、シーケンシャルスパッタリング法によって堆積され、従来からのフォトリソグラフィ及びエッチングプロセスによってパターニングされ得る。
【0051】
次いで図４Ｇを参照するに、第７のフォトマスクの使用により得られる構造が例示されている。具体的には、図４Ｆの構造を覆って平坦化層１７５が堆積され、第７のフォトマスクを用いて、第１のトランジスタのＳ／Ｄ電極１８５の一方を露出させるビアホール４０４が形成され得る。平坦化層１７５は、例えば、感光性ポリイミド層をコーティングすることによって形成され、発光構造（例えば、図１のＯＬＥＤ構造１９０）の形成のための平坦な表面を提供し得る。
【0052】
次いで図４Ｈを参照するに、図４Ｇの構造を覆ってピクセル電極層が堆積され、第８のフォトマスクを用いて、ピクセル電極１９４へとパターニングされ得る。この例において、ピクセル電極１９４は、ＯＬＥＤのアノード層１９４とすることができる。一例において、ピクセル電極層は、ＩＴＯ／Ａｇ／ＩＴＯ層を有することができ、シーケンシャルスパッタリング法によって堆積させ、従来からのフォトリソグラフィ及びエッチングプロセスによってパターニングされ得る。
【0053】
次いで図４Ｉを参照するに、第９のフォトマスクを用いて、ピクセル電極１９４を露出させる開口４０６を持つピクセル定義層１９２が形成され得る。これは、例えば、図４Ｈの構造を覆って感光性ポリイミド層をコーティングし、第９のフォトマスクを用いて、従来からのフォトリソグラフィ及びエッチングプロセスによって該感光性ポリイミド層をパターニングすることを含み得る。
【0054】
その後、この例ではＯＬＥＤ層１９６及びカソード層１９８を形成することによって、図１に示した発光構造１９０、ひいては、ディスプレイパネル１００が完成され得る。上述のように、発光構造１９０は、ＯＬＥＤ構造に限定されず、例えば液晶構造、μＬＥＤ構造、又はこれらに類するものなど、他のタイプの発光構造であってもよい。理解され得ることには、特定のディスプレイパネルに応じて、上述のプロセスは適宜に変更され得る。例えば、透過型液晶ディスプレイパネルの場合には、ピクセル電極は、上述のＩＴＯ／Ａｇ／ＩＴＯ層に代えて、例えばＩＴＯ層などの透明電極を有し得る。
【0055】
次に、図５を参照して、本出願の第２の実施形態に従った半導体装置を説明する。図５は、第２の実施形態に従った半導体装置を含むディスプレイパネル５００の一部の概略断面図である。図５を図１と比較することでわかるように、ディスプレイパネル５００は、図１に示したディスプレイパネル１００と同じ又は同様のコンポーネントを多く含んでいる。そのような同じ又は同様のコンポーネントには同じ又は似た参照符号を付し、ここで再び説明することはしない。
【0056】
ディスプレイパネル５００においては、半導体構造５１０の第２のＴＦＴ構造５５０が、ゲート絶縁膜１６０とゲート電極１６２との間に配置された更なる酸化物半導体層５６４を含んでいる。第２のＴＦＴ構造５５０のゲート電極が酸化物半導体層５６４とゲート電極１６２とを有すると見なしてもよい。ここでは、この酸化物半導体層５６４を酸化物バリア層５６４とも称することとする。
【0057】
酸化物バリア層５６４は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ、又はＩｎ－Ｓｎ－Ｚｎ－Ｏを有し得る。酸化物バリア層５６４に使用される酸化物半導体材料は、下方に位置する酸化物活性層１５８’（及び第１のＴＦＴ構造１３０のキャパシタ上部電極１４０）に使用されるものと同じであってもよいし、異なっていてもよい。酸化物バリア層５６４は、酸化物活性層１５８’（上述のように、約５０ｎｍの厚さを持ち得る）よりも薄くすることができ、例えば１０ｎｍから２０ｎｍの厚さを持ち得る。
【0058】
好ましくは、堆積される酸化物バリア層５６４内に過剰な酸素が残るように、酸化物バリア層５６４の堆積プロセスにおける酸素分圧が、酸化物活性層１５８’及びキャパシタ上部電極１４０の堆積プロセスにおけるそれよりも高くされ得る。この過剰な酸素は、その下に位置するゲート絶縁膜１６０（第３の絶縁体層）を通って拡散して、ゲート絶縁膜１６０と酸化物活性層１５８’との界面に到達することができる。この界面は、第３の絶縁体層の堆積時にダメージを受け、例えば酸素欠損などの欠陥を持ち得るものである。この界面に到達した酸素は、そのような欠陥の少なくとも一部を治癒し得る。
【0059】
斯くして、この実施形態は、酸素リッチな酸化物バリア層５６４を挿入することによって、酸化物活性層１５８’のチャネル領域がより少ない欠陥を持つことを可能にし、酸化物トランジスタのデバイス特性をよりいっそう安定にし得る。
【0060】
理解され得ることには、第２の実施形態に従った半導体装置及びディスプレイパネル５００は、上述した第１の実施形態に従った半導体装置及びディスプレイパネル１００のものと同じ利点を有し得る。従って、この半導体装置及びディスプレイパネル５００は、所望の用途及び／又は機能に従ったポリシリコントランジスタと酸化物トランジスタとの組み合わせを有しながら、より少ない数のフォトマスク及びより低い複雑さのプロセスで製造されることができる。これは、より高い製造歩留まり、より高い製造スループット、より高い材料／エネルギー消費効率、ひいては、より低い製造コストをもたらし得る。
【0061】
次いで図６を参照して、本出願の第２の実施形態に従った半導体装置を製造する方法を説明する。この方法は、図４Ａ－４Ｉを参照して詳細に説明した第１の実施形態に従った半導体装置を製造する方法と、図４Ｄで説明した工程を除いて同じとし得る。故に、図６は、図４Ｄに示した工程に代わる工程を示している。それ以外の工程について、ここで再び説明することはしない。
【0062】
図６に示すように、図４Ｃに示した構造の酸化物活性層１５８上に、第２のＴＦＴ構造のゲート絶縁膜１６０及びゲート電極１６２が、酸化物バリア層５６４を介在させて形成され得る。この構造は、例えば、以下のようにして形成され得る。
【0063】
先ず、図４Ｃに示した構造を覆って、第３の絶縁体層（ゲート絶縁膜１６０を形成する）、第２の酸化物半導体層（酸化物バリア層５６４を形成する）、及び第２のメタル層（ゲート電極１６２を形成する）が順に堆積され得る。第３の絶縁体層は、概してＰＥＣＶＤによるＳｉＯｘを有し得る。第２のメタル層は、例えば、スパッタリングによってＭｏを堆積させることによって形成され得る。第２のメタル層は、例えばＡｌ合金又はＷなどの他のメタルを有してもよい。第３の絶縁体層及び第２のメタル層は各々、例えば約１００ｎｍ又はそれより小さい厚さに堆積され得る。第２の酸化物半導体層は、下方に位置する酸化物活性層１５８’に使用されるものと同じ材料を有してもよいし、異なる材料を有してもよい。この酸化物半導体層は、酸化物活性層１５８’（約５０ｎｍの厚さを持ち得る）よりも薄くすることができ、例えば１０ｎｍから２０ｎｍの厚さを持ち得る。
【0064】
次に、これらの３つの層がパターニングされ得る。第２の酸化物半導体層は、第２のメタル層と同時にパターニングされることができる。従って、第２のメタル層、第２の酸化物半導体層、及び第３の絶縁体層は、従来からのフォトリソグラフィ及びドライエッチングプロセスによって、図４Ｄにおけるフォトマスクと同じとし得る第４のフォトマスクを用いてパターニングされ得る。また、このドライエッチング中に使用されるプラズマが、第１のＴＦＴ構造１３０のキャパシタ上部電極１４０と、第２のＴＦＴ構造５５０の酸化物活性層１５８’のＳ／Ｄ領域とを、少なくとも部分的に導電体へと変質させ得る。
【0065】
好ましくは、上述のように、堆積される第２の酸化物半導体層内に過剰な酸素が残るように、その堆積プロセスにおける酸素分圧が、酸化物活性層の堆積プロセスにおけるそれよりも高くされ得る。加えて、この方法は、第２の酸化物半導体層の堆積後のいずれかの時点（例えば、第２のメタル層及び第２の酸化物半導体層のエッチング後、又は第３の絶縁体層のエッチング後など）で熱処理を加えることを含み得る。この熱処理は、この酸素リッチな酸化物半導体層内の過剰な酸素が、その下に位置する第３の絶縁体層を通って拡散して、第３の絶縁体層と酸化物活性層１５８’との界面に到達することを可能にし、それにより第３の絶縁体層の堆積時のダメージによる該界面における欠陥を少なくとも部分的に治癒し得る。斯くして、酸化物バリア層５６４を設けることは、酸化物活性層１５８’のチャネル領域がより少ない欠陥を持つことを可能にし、酸化物ＴＦＴのデバイス特性をよりいっそう安定にし得る。
【0066】
【0067】
次に、図７を参照するに、本出願の一実施形態に従ったディスプレイ装置７００の概略図が示されている。一部の実施形態において、ディスプレイ装置７００は、例えばスマートフォン、スマートウォッチ、タブレットコンピュータ、ラップトップ型コンピュータ、又はこれらに類するものなどの、バッテリ駆動式のモバイル装置とし得る。他の実施形態において、ディスプレイ装置７００は、例えばテレビジョン若しくはモニタなどの概して幹線電力に接続される装置、又は例えば車載ディスプレイなどの概して外付けのバッテリに接続される装置であってもよい。さらに、ディスプレイ装置７００は、電源のタイプによらずに例えばデジタルサイネージ装置などの任意のその他の装置であってもよい。
【0068】
図７に示す例において、ディスプレイ装置７００は、プロセッサ７１０、メモリ７２０、バッテリ７３０、及びディスプレイパネル７４０を含んでいる。プロセッサ７１０、メモリ７２０、及びバッテリ７３０は、図７に破線によって指し示すように、ディスプレイ装置７００の筐体の内部に収容され得る。ディスプレイパネル７４０は、図７に実線によって指し示すように、ディスプレイパネル７４０の前面がディスプレイ装置７００のユーザから視認可能であるようにして、筐体と組み立てられ得る。プロセッサ７１０、メモリ７２０、オプションのバッテリ７３０、及びディスプレイパネル７４０は、相互に電気的に接続され得る。
【0069】
図示しないが、ディスプレイ装置７００は、オプションで、無線周波数（Radio Frequency、ＲＦ）回路、スピーカ、マイクロフォン、入力装置、センサ、カメラ、アンテナ、近距離無線通信モジュール、及び／又はこれらに類するものを含み得る。
【0070】
プロセッサ７１０は、メモリ７２０に格納されたソフトウェアプログラム及びデータを呼び出し、ソフトウェアプログラムを実行して、ディスプレイ装置７００の様々な機能及び／又はデータ処理を実行するように構成され得る。プロセッサ７１０は、任意の好適な専用又は汎用のプロセッシングデバイス又はユニットを含み得る。また、プロセッサ７１０は、任意の好適数のプロセッサを含み得る。例えば、プロセッサ７１０は、マイクロプロセッサ、マイクロコントローラ、アプリケーションプロセッサ、中央演算処理ユニット（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、及びこれらに類するもの、のうちの１つ以上を含み得る。
【0071】
メモリ７２０は、ソフトウェアプログラム及びデータを格納するように構成され、プロセッサ７１０によってアクセスされ得る任意の好適な媒体を含み得る。また、メモリ７２０は、任意の好適数のメモリを含み得る。メモリ７２０は、揮発性メモリ及び／又は不揮発性メモリを含むことができ、例えば、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、及び／又はフラッシュメモリを含み得る。なお、用語“メモリ”は、ここで使用されるとき、大量のデータを保管することができる大容量ストレージを指してもよい。従って、メモリ７２０はまた、例えば、ハードディスクドライブ、ソリッドステートドライブ、光ディスクドライブ、又はこれらに類するものを含んでもよい。
【0072】
バッテリ７３０は、例えばプロセッサ７１０、メモリ７２０、及びディスプレイパネル７４０などの、ディスプレイ装置７００のコンポーネントの各々に電力を供給するように構成され得る。プロセッサ７１０が、メモリ７２０に格納された電力マネジメントプログラム又はモジュールを走らせて、各コンポーネントの消費電力、並びにバッテリ８３０の充電及び放電を制御し得る。ディスプレイ装置７００は、バッテリ７３０に加えて、あるいは代えて、幹線電力などの外部電源に接続されるものである電源コネクタ又はアダプタなどを有していてもよい。
【0073】
ディスプレイパネル７４０は、ユーザによって入力された情報及びユーザに提供される情報を含め、様々な情報及びコンテンツを表示するように構成され得る。ディスプレイパネル７４０は、ハウジングから露出される表面の少なくとも一部上に、例えばタッチスクリーンなどのユーザ入力装置を備えていてもよい。
【0074】
ディスプレイパネル７４０は、例えば、図１に示したディスプレイパネル１００又は図５に示したディスプレイパネル５００のいずれかとし得る。従って、ディスプレイパネル７４０は、ポリシリコンＴＦＴと酸化物ＴＦＴとを組み合わせて含む半導体装置を有したバックプレーンを含み得る。ポリシリコンＴＦＴと酸化物ＴＦＴとの組み合わせは、例えば、ディスプレイパネル７４０の可変周波数（又は可変リフレッシュレート）駆動、高周波駆動若しくは低周波駆動、及び／又は低消費電力駆動など、所望の機能を達成することを可能にし得る。低消費電力特性はまた、ディスプレイ装置７００のバッテリ７３０の見掛け上の容量を増大させために使用されてもよい。
【0075】
本出願の一部の好適実施形態を説明してきたが、当業者は、本開示の範囲から逸脱することなく、これらの実施形態への変形及び変更を行い得る。従って、以下の請求項は、本開示の範囲に入る全ての変形及び変更に及ぶように解釈されるものである。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図5】
【図6】
【図7】
【手続補正書】
【提出日】2023-06-21
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
基板上に形成された第１の薄膜トランジスタ（ＴＦＴ）構造であり、第１のトランジスタと、該第１のトランジスタ上のキャパシタと、
を含む第１のＴＦＴ構造と、
前記基板上に形成された第２のＴＦＴ構造であり、
ボトムメタル層と、該ボトムメタル層上の第２の絶縁層と、該第２の絶縁層上の第２のトランジスタと、
を含む第２のＴＦＴ構造と、
を有し、
前記キャパシタの下部電極が、前記ボトムメタル層と同じメタル材料を有し、
前記キャパシタの誘電膜が、前記第２の絶縁層と同じ絶縁体材料を有し、
前記キャパシタの上部電極が、前記第２のトランジスタの半導体活性層と同じ酸化物半導体材料を有する、
半導体装置。
【請求項2】
前記キャパシタの前記上部電極と前記第２のトランジスタの前記半導体活性層とが有する前記酸化物半導体材料は、少なくとも部分的に導電体へと変質されている、請求項１に記載の半導体装置。
【請求項3】
前記第１のトランジスタは、ポリシリコン活性層、ゲート絶縁膜、及びゲート電極を有し、前記第１のトランジスタの前記ゲート電極が、前記キャパシタの前記下部電極を兼ねる、請求項１又は２に記載の半導体装置。
【請求項4】
前記第２のＴＦＴ構造は更に、前記ボトムメタル層の下に第１の絶縁層を含み、前記第１のトランジスタの前記ゲート電極及び前記ゲート絶縁膜が互いにアライメントされた側壁を持ち、且つ前記第２のＴＦＴ構造の前記ボトムメタル層及び前記第１の絶縁層が互いにアライメントされた側壁を持つ、
請求項３に記載の半導体装置。
【請求項5】
前記キャパシタの前記誘電膜及び前記第２のＴＦＴ構造の前記第２の絶縁層は各々、前記第１のトランジスタ及び前記ボトムメタル層を覆う連続した層の一部である、請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項6】
前記キャパシタの前記誘電膜及び前記第２のＴＦＴ構造の前記第２の絶縁層は各々、酸化シリコン層、又は
窒化シリコン層及び該窒化シリコン層を覆う酸化シリコン層、
を有する、請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項7】
前記第２のトランジスタは更に、前記半導体活性層の上に、ゲート絶縁膜及びゲート電極を有し、前記第２のトランジスタの前記ゲート電極は、前記ゲート絶縁膜上に形成された酸化物半導体層を含む、請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項8】
半導体装置を製造する方法であって、前記半導体装置は、基板上に形成され、第１のトランジスタ、及び該第１のトランジスタ上のキャパシタ、を含む第１の薄膜トランジスタ（ＴＦＴ）構造と、前記基板上に形成され、ボトムメタル層、該ボトムメタル層上の第２の絶縁層、及び該第２の絶縁層上の第２のトランジスタ、を含む第２のＴＦＴ構造とを含み、当該方法は、前記キャパシタの下部電極及び前記ボトムメタル層を形成するものである第１のメタル層を堆積させる工程と、
前記キャパシタの誘電膜及び前記第２の絶縁層を形成するものである第２の絶縁体層を堆積させる工程と、
前記キャパシタの上部電極及び前記第２のトランジスタの半導体活性層を形成するものである酸化物半導体層を堆積させる工程と、
を有する、方法。
【請求項9】
第１のフォトマスクを用いて、前記第１のメタル層を前記キャパシタの前記下部電極及び前記ボトムメタル層へとパターニングする工程と、第２のフォトマスクを用いて、前記酸化物半導体層を前記キャパシタの前記上部電極及び前記第２のトランジスタの前記半導体活性層へとパターニングする工程と、
を更に有する請求項８に記載の方法。
【請求項10】
当該方法は、前記第１のメタル層を堆積させる工程の前に、前記第１のトランジスタのポリシリコン活性層を形成する工程と、
前記ポリシリコン活性層を覆って第１の絶縁体層を堆積させる工程と、
を更に有し、
前記第１のフォトマスクを用いる工程は更に、前記第１の絶縁体層を、前記第１のトランジスタのゲート絶縁膜、及び前記ボトムメタル層の下の第１の絶縁層へとパターニングすることを含み、
前記キャパシタの前記下部電極が、前記第１のトランジスタのゲート電極を兼ねる、
請求項９に記載の方法。
【請求項11】
当該方法は、前記第２のフォトマスクを用いて前記酸化物半導体層をパターニングする工程の後に、第３の絶縁体層を堆積させる工程と、
前記第３の絶縁体層上に第２のメタル層を堆積させる工程と、
第３のフォトマスクを用いて、前記第２のメタル層及び前記第３の絶縁体層を、それぞれ、前記第２のトランジスタのゲート電極及びゲート絶縁膜へとパターニングする工程と、
を更に有する、請求項９又は１０に記載の方法。
【請求項12】
前記第３のフォトマスクを用いて前記第２のメタル層及び前記第３の絶縁体層をパターニングする工程は、プラズマを用いて前記第２のメタル層及び前記第３の絶縁体層をエッチングすることを有し、前記プラズマが、前記キャパシタの前記上部電極及び前記第２のトランジスタの前記半導体活性層の露出部分の酸化物半導体材料を少なくとも部分的に導電体へと変質させる、請求項１１に記載の方法。
【請求項13】
当該方法は、前記第３のフォトマスクを用いて前記第２のメタル層及び前記第３の絶縁体層をパターニングする工程の後に、プラズマＣＶＤ（ＰＥＣＶＤ）プロセスを用いて、前記第１のＴＦＴ構造及び前記第２のＴＦＴ構造を覆う層間誘電体層を堆積させる工程、
を更に有し、
前記層間誘電体層を堆積させる際に使用されるプラズマも、前記キャパシタの前記上部電極及び前記第２のトランジスタの前記半導体活性層の前記露出部分の前記酸化物半導体材料を導電体へと変質させるように作用する、
請求項１２に記載の方法。
【請求項14】
当該方法は、前記層間誘電体層を堆積させる工程の後に、第４のフォトマスクを用いて、ドライエッチングにより、前記第１のトランジスタのソース／ドレイン領域へのコンタクトホール、並びに前記第２のトランジスタのソース／ドレイン領域へのコンタクトホールを、同時に形成する工程、
を更に有する、
請求項１３に記載の方法。
【請求項15】
ディスプレイパネルを含むディスプレイ装置であって、前記ディスプレイパネルは、
請求項１乃至７のいずれか一項に記載の半導体装置を含むバックプレーンと、
発光構造を含むフロントプレーンと、
を有する、ディスプレイ装置。
【国際調査報告】