特表 2023-554208 半導体超接合パワーデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-12-27

(54)【発明の名称】半導体超接合パワーデバイス

(51)【国際特許分類】

   H01L 29/78 20060101AFI20231220BHJP

【ＦＩ】

H01L29/78 652J

H01L29/78 652H

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023501873

(86)(22)【出願日】2022-06-14

(85)【翻訳文提出日】2023-01-12

(86)【国際出願番号】 CN2022098644

(87)【国際公開番号】W WO2023087685

(87)【国際公開日】2023-05-25

(31)【優先権主張番号】202111359635.7

(32)【優先日】2021-11-17

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】519152663

【氏名又は名称】蘇州東微半導体股▲ふん▼有限公司

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】▲劉▼▲偉▼

(72)【発明者】

【氏名】▲劉▼磊

(72)【発明者】

【氏名】袁▲願▼林

(72)【発明者】

【氏名】王睿

(57)【要約】

本出願の実施例は、ｎ型ドレイン領域（２０）と、ｎ型ドリフト領域（２１）と、複数のｐ型カラム（２２）であって、前記複数のｐ型カラム（２２）における頂部に、前記ｐ型カラム（２２）とは一対一に対応し、幅がいずれも等しく、且つそれぞれの内部にｎ型ソース領域（２４）が設けられた複数のｐ型ボディ領域（２３ａ、２３ｂ、２３ｃ）がそれぞれ設けられる、複数のｐ型カラム（２２）と、前記ｎ型ソース領域（２４）と前記ｎ型ドリフト領域（２１）との間の電流チャネルのオン・オフを制御するゲート構造と、前記ｎ型ドリフト領域（２１）の上に位置し、且つ隣接する前記ｐ型ボディ領域（２３ａ、２３ｂ、２３ｃ）の間に介在するＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）と、を含み、ここで、前記複数のｐ型カラム（２２）における各ｐ型カラム（２２）の幅は等しく、且つ隣接する２つの前記ｐ型カラム（２２）間の間隔は等しく、前記ＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）は、少なくとも２つ以上の異なる幅に設定されている、半導体超接合パワーデバイスを提供する。
【選択図】図２

【特許請求の範囲】

【請求項1】

ｎ型ドレイン領域（２０）と、
ｎ型ドリフト領域（２１）と、
複数のｐ型カラム（２２）であって、前記複数のｐ型カラム（２２）の頂部に、前記複数のｐ型カラム（２２）とは一対一に対応し、幅がいずれも等しく、且つそれぞれの内部にｎ型ソース領域（２４）が設けられた複数のｐ型ボディ領域（２３ａ、２３ｂ、２３ｃ）がそれぞれ設けられる、複数のｐ型カラム（２２）と、
前記ｎ型ソース領域（２４）と前記ｎ型ドリフト領域（２１）との間の電流チャネルのオン・オフを制御するゲート構造と、
前記ｎ型ドリフト領域（２１）の上に位置し、且つ隣接する前記ｐ型ボディ領域（２３ａ、２３ｂ、２３ｃ）の間に介在する複数のＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）と、を含み、
前記複数のｐ型カラム（２２）における各ｐ型カラム（２２）の幅は等しく、且つ隣接する２つの前記ｐ型カラム（２２）間の間隔は等しく、前記ＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）は、少なくとも２つ以上の異なる幅に設定される、半導体超接合パワーデバイス。

【請求項2】

前記複数のＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）の幅は、Ｃ、Ｃ＋１Ｄ、Ｃ、Ｃ＋１Ｄ、Ｃ、・・・と順次に設定され、又はＣ、Ｃ＋１Ｄ、・・・、Ｃ＋ｎＤ、Ｃ＋（ｎ－１）Ｄ、・・・、Ｃ、Ｃ＋１Ｄ、・・・、Ｃ＋ｎＤ、Ｃ＋（ｎ－１）Ｄ、・・・、Ｃ、・・・と順次に設定され、或いはＣ、Ｃ、・・・、Ｃ＋１Ｄ、Ｃ＋１Ｄ、・・・、Ｃ＋ｎＤ、Ｃ＋ｎＤ、・・・、Ｃ＋（ｎ－１）Ｄ、Ｃ＋（ｎ－１）Ｄ、・・・、Ｃ、Ｃ、・・・と順次に設定され、ここで、ｎ≧２且つｎは整数であり、ＣはＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）の基本的な幅であり且つＣ＞０であり、ＤはＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）の変化する幅であり且つＤ＞０である、請求項１に記載の半導体超接合パワーデバイス。

【請求項3】

前記ゲート構造は、電流チャネル領域と前記ＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）とを覆うゲート誘電体層（２６）と、前記ゲート誘電体層（２６）の上に位置するゲート（２７）とを含む、請求項１に記載の半導体超接合パワーデバイス。

【請求項4】

前記ゲート構造は、電流チャネル領域を覆うゲート誘電体層（２６）と、前記ゲート誘電体層（２６）の上に位置するゲート（２７）とを含み、ゲート（２７）は前記ＪＦＥＴ領域（２５ａ、２５ｂ、２５ｃ、２５ｄ）の上で切断されている、請求項１に記載の半導体超接合パワーデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２１年１１月１７日に中国特許局に提出された出願番号が２０２１１１３５９６３５．７号の中国特許出願の優先権を主張するものであり、当該出願の全部の内容を引用により本出願に援用する。

【0002】

本出願は、半導体パワーデバイス技術の分野に属し、例えば、半導体超接合パワーデバイスに関する。

【背景技術】

【0003】

半導体超接合パワーデバイスは、電荷バランス技術に基づいて、オン抵抗及び寄生容量を低減することができ、半導体超接合パワーデバイスは、極めて速いスイッチング特性を有し、スイッチング損失を低減して、より高いパワー変換効率を実現することができる。半導体超接合パワーデバイスをオン・オフにする時に、ゲート－ドレイン間容量（Ｃｇｄ）が急変し、これにより半導体超接合パワーデバイスにおいてゲート電圧の振動が激しい。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本出願は、関連技術における半導体超接合パワーデバイスのゲート－ドレイン間容量の急変を解決するために、半導体超接合パワーデバイスを提供する。

【課題を解決するための手段】

【0005】

本出願の実施例は、
ｎ型ドレイン領域と、
ｎ型ドリフト領域と、
複数のｐ型カラムであって、前記複数のｐ型カラムにおける各前記ｐ型カラムの頂部に、前記ｐ型カラムとは一対一に対応し、幅がいずれも等しく、且つそれぞれの内部にｎ型ソース領域が設けられた複数のｐ型ボディ領域がそれぞれ設けられる、複数のｐ型カラムと、
前記ｎ型ソース領域と前記ｎ型ドリフト領域との間の電流チャネルのオン・オフを制御するゲート構造と、
前記ｎ型ドリフト領域の上に位置し、且つ隣接する前記ｐ型ボディ領域の間に介在するＪＦＥＴ領域と、を含み、
ここで、前記複数のｐ型カラムにおける各ｐ型カラムの幅は等しく、且つ隣接する２つの前記ｐ型カラム間の間隔は等しく、前記ＪＦＥＴ領域は、少なくとも２つの異なる幅に設定される、半導体超接合パワーデバイスを提供する。

【図面の簡単な説明】

【0006】

【図1】本出願に係る半導体超接合パワーデバイスの第１の実施例の断面構造模式図である。

【図2】本出願に係る半導体超接合パワーデバイスの第２の実施例の断面構造模式図である。

【発明を実施するための形態】

【0007】

以下、本出願の実施例における図面を参照し、具体的な形態によって、完全に本出願の技術案を説明する。

【0008】

図１は、本出願に係る半導体超接合パワーデバイスの第１の実施例の断面構造模式図である。図１に示すように、本出願の実施例に係る半導体超接合パワーデバイスは、以下のことを含む。ｎ型ドレイン領域２０であって、ｎ型ドレイン領域２０は、金属層を介してドレイン電圧に外付けされることができる。ｎ型ドリフト領域２１であって、ｎ型ドレイン領域２０の上に位置する。

【0009】

複数のｐ型カラム２２であって、これを容易に示して説明するために、図１には３つのｐ型カラム２２のみを例示している。複数のｐ型カラム２２における各ｐ型カラム２２の幅は等しく、且つ隣接する２つのｐ型カラム２２間の間隔は等しく、ｐ型カラム２２と隣接するｎ型ドリフト領域２１との間には電荷バランスとなるｐｎ接合の構造が形成される。

【0010】

複数のｐ型カラム２２における各ｐ型カラム２２の頂部に、ｐ型カラム２２とは一対一に対応するｐ型ボディ領域がそれぞれ設けられ、図１には、ｐ型ボディ領域２３ａ、ｐ型ボディ領域２３ｂ及びｐ型ボディ領域２３ｃという３つのｐ型ボディ領域が例示され、ｐ型ボディ領域の幅はいずれも等しい。ｐ型ボディ領域の幅をいずれも等しいに設定することで、各ｐ型ボディ領域のレイアウトの設計寸法を同じにするとともに、各ｎ型ソース領域２４のレイアウトの設計寸法も同じにして、半導体超接合パワーデバイスの設計を簡略化することができ、好ましくは、各ｐ型ボディ領域における電流チャネル長をいずれも等しくすることができ、これは半導体超接合パワーデバイスの一致性に影響を与えない。

【0011】

ｎ型ドリフト領域２１上方に位置し、且つ隣接するｐ型ボディ領域の間に介在する接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＪＦＥＴ）領域であって、ＪＦＥＴ領域は、超接合パワーデバイスにおいて寄生される接合型電界効果トランジスタ領域である。図１には、ＪＦＥＴ領域２５ａ、ＪＦＥＴ領域２５ｂ、ＪＦＥＴ領域２５ｃ及びＪＦＥＴ領域２５ｄという４つのＪＦＥＴ領域が例示され、ＪＦＥＴ領域は少なくとも２つの異なる幅に設定され、例示的には、図１におけるＪＦＥＴ領域２５ｂの幅はａ１に設定され、ＪＦＥＴ領域２５ｃの幅はａ２に設定されている。

【0012】

複数のｐ型カラム２２における各ｐ型カラム２２の幅は等しく、且つ隣接するｐ型カラム２２間の間隔は等しいとともに、ｐ型ボディ領域の幅はいずれも等しいので、ＪＦＥＴ領域が少なくとも２つの異なる幅を有することを実現するためには、一部のｐ型ボディ領域を、それに対応するｐ型カラム２２に対してオフセットさせる必要があり、例示的には、図１には、ｐ型ボディ領域２３ａの対称軸線及びｐ型ボディ領域２３ｃの対称軸線を、それらに対応するｐ型カラム２２の対称軸線と重ね合わせ、ｐ型ボディ領域２３ｂの対称軸線を、それに対応するｐ型カラム２２の対称軸線に対して距離ｂとなるように右へオフセットさせ、これにより、ＪＦＥＴ領域２５ｂの幅ａ１とＪＦＥＴ領域２５ｃの幅ａ２との差は２ｂとなる。

【0013】

少なくとも１つのｐ型ボディ領域のオフセットを設定することにより、ＪＦＥＴ領域は２つ又は２つ以上の異なる幅を有することができ、好ましくは、ＪＦＥＴ領域の幅は、Ｃ、Ｃ＋１Ｄ、Ｃ、Ｃ＋１Ｄ、Ｃ、・・・と順次に設定され、即ち、少なくとも一部のＪＦＥＴ領域の幅は２つの異なる幅の値を有し、且つ順次に間隔且つ循環的に設定され、又はＣ、Ｃ＋１Ｄ、・・・、Ｃ＋ｎＤ、Ｃ＋（ｎ－１）Ｄ、・・・、Ｃ、Ｃ＋１Ｄ、・・・、Ｃ＋ｎＤ、Ｃ＋（ｎ－１）Ｄ、・・・、Ｃ、・・・と順次に設定され、即ち、少なくとも一部のＪＦＥＴ領域の幅は順次に大きくして、更に順次に小さくして、更に順次に大きくして、更に順次に小さくして、このように循環して、又はＣ、Ｃ、・・・、Ｃ＋１Ｄ、Ｃ＋１Ｄ、・・・、Ｃ＋ｎＤ、Ｃ＋ｎＤ、・・・、Ｃ＋（ｎ－１）Ｄ、Ｃ＋（ｎ－１）Ｄ、・・・、Ｃ、Ｃ、・・・と順次に設定され、即ち、ＪＦＥＴ領域は、複数のＪＦＥＴ領域のグループを含み、同じＪＦＥＴ領域のグループにおけるＪＦＥＴ領域の幅は同じで、異なるＪＦＥＴ領域のグループにおけるＪＦＥＴ領域の幅はまず順次に大きくして、更に順次に小さくして、このように循環し、ここで、ｎ≧２且つｎは整数であり、ＣはＪＦＥＴ領域の基本的な幅であり且つＣ＞０であり、ＤはＪＦＥＴ領域の変化する幅であり且つＤ＞０であり、ｎ、Ｃ、Ｄの具体的な数値は、設計の要求に応じて決定される。異なる幅となるＪＦＥＴ領域の構造を設定することにより、半導体超接合パワーデバイスをオン・オフにする際に、ソース－ドレイン電圧の上昇に伴い、ＪＦＥＴ領域は徐々に損失されなくなり、且つ幅が小さいＪＦＥＴ領域は先に損失されなくなり、ゲート－ドレイン間容量はこのソース－ドレイン電圧ポイントで急降下し、そして、ソース－ドレイン電圧の上昇に伴い、幅がやや広いＪＦＥＴ領域は順次に損失されなくなり、ゲート－ドレイン間容量はこれらのソース－ドレイン電圧ポイントで順次に急降下することで、半導体超接合パワーデバイスのゲート－ドレイン間容量の急変ポイントはいくつかの異なるソース－ドレイン電圧ポイントに分散し、これにより、半導体超接合パワーデバイスをオン・オフにする際の、ゲート－ドレイン間容量の急変速度は低下され、半導体超接合パワーデバイスのゲート電圧の振動を低減する。

【0014】

各ｐ型ボディ領域において、いずれもｎ型ソース領域２４が設けられている。ｎ型ソース領域２４とｎ型ドリフト領域２１との間の電流チャネルのオン・オフを制御するゲート構造であって、図１には、ゲート構造は、デバイスの電流チャネル領域とＪＦＥＴ領域とを覆うゲート誘電体層２６と、ゲート誘電体層２６の上に位置するゲート２７とを含み、この構造は全周ゲート構造であるゲートと呼ぶことができる。

【0015】

図２は、本出願に係る半導体超接合パワーデバイスの第２の実施例の断面構成概略図であり、図１に示す半導体超接合パワーデバイスと比較すると、図２における半導体超接合パワーデバイスのゲート構造は、電流チャネル領域を覆うゲート誘電体層２６と、前記ゲート誘電体層２６の上に位置するゲート２７とを含み、ゲート２７はＪＦＥＴ領域の上で切断され、この構造はスプリットゲート構造であるゲートと呼ぶことができる。

【0016】

本出願の半導体超接合パワーデバイスのセル領域において、少なくとも２つの異なる幅を有するＪＦＥＴ領域を採用することにより、半導体超接合パワーデバイスをオン・オフにする際の、ゲート－ドレイン間容量の急変速度を低下させ、半導体超接合パワーデバイスのゲート電圧の振動を低減させることができる。

【図1】

【図2】

【国際調査報告】