▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2023-554397超伝導量子回路のためのマルチレイヤード・パッケージング
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-27
(54)【発明の名称】超伝導量子回路のためのマルチレイヤード・パッケージング
(51)【国際特許分類】
H10N 60/82 20230101AFI20231220BHJP
H01L 29/06 20060101ALI20231220BHJP
H01L 23/12 20060101ALI20231220BHJP
H01L 23/14 20060101ALI20231220BHJP
G06N 10/40 20220101ALI20231220BHJP
【ＦＩ】
H10N60/82 ZAA
H01L29/06 601D
H01L23/12 Q
H01L23/14 S
G06N10/40
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023536422
(86)(22)【出願日】2021-12-21
(85)【翻訳文提出日】2023-06-15
(86)【国際出願番号】 EP2021087133
(87)【国際公開番号】W WO2022136461
(87)【国際公開日】2022-06-30
(31)【優先権主張番号】17/130,640
(32)【優先日】2020-12-22
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】アブラハム、デイヴィッド
(72)【発明者】
【氏名】ディアル、オリバー
(72)【発明者】
【氏名】コット、ジョン
(72)【発明者】
【氏名】サットル、ジョセフ
【テーマコード（参考）】
4M113
【Ｆターム（参考）】
4M113AD43
4M113AD56
4M113AD62
(57)【要約】
量子半導体デバイスが、キュービット・チップと、ハンドラを備えたインターポーザ・チップであって、キュービット・チップの第１の側に結合されたシリコン貫通ビア（ＴＳＶ）を含む、インターポーザ・チップとを含む。マルチレベル配線（ＭＬＷ）レイヤが、インターポーザ・チップの下側に接触してハンドラの上側に結合し、ＴＳＶは、ＭＬＷレイヤ、インターポーザ・チップの上側、およびキュービット・チップの間の電気信号接続を円滑化し、デバイスの構造が、ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減する。
【特許請求の範囲】
【請求項1】
量子半導体デバイスであって、キュービット・チップと、
ハンドラを備えたインターポーザ・チップであって、前記キュービット・チップの底面へのバンプ・ボンドを通じて前記インターポーザ・チップの上面に結合されたシリコン貫通ビア（ＴＳＶ）を含む、前記インターポーザ・チップと、
前記インターポーザ・チップの下側に接触して前記ハンドラの上側に結合するマルチレベル配線（ＭＬＷ）レイヤであって、前記ＴＳＶが、前記ＭＬＷレイヤ、前記インターポーザ・チップの上側、および前記キュービット・チップの間の電気信号接続を円滑化し、前記デバイスの構造が、前記ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減する、前記ＭＬＷレイヤと
を備える、量子半導体デバイス。
【請求項2】
前記ＴＳＶが、前記ＭＬＷレイヤから前記インターポーザ・チップの前記上側へと電気信号接続を提供する、請求項１に記載のデバイス。
【請求項3】
前記インターポーザ・チップが、前記インターポーザ・チップの前記上側の周辺バンプ・ボンドを使用して、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックス配線ハーネスに接続される、請求項１または２に記載のデバイス。
【請求項4】
前記周辺バンプ・ボンドが、前記配線レイヤに電気的に接続される、請求項３に記載のデバイス。
【請求項5】
前記ＭＬＷレイヤが、インターレイヤおよび超伝導レイヤを備えたマルチレイヤ配線構造体を含む、請求項１ないし４のいずれか一項に記載のデバイス。
【請求項6】
前記ＭＬＷレイヤが、複雑なルーティングおよび効果的な無線周波数伝送を円滑化する、請求項１ないし５のいずれか一項に記載のデバイス。
【請求項7】
前記ＭＬＷレイヤの裏側が、再分配配線レイヤとして働く、請求項１ないし６のいずれか一項に記載のデバイス。
【請求項8】
前記ＴＳＶへの、および前記ＴＳＶからの接続が、反射を最小限にする、請求項１ないし７のいずれか一項に記載のデバイス。
【請求項9】
信号ルーティングを円滑化するように、前記ＭＬＷ、前記ＴＳＶ、および前記インターポーザ・チップ上のルーティングの特性インピーダンスが整合する、請求項１ないし８のいずれか一項に記載のデバイス。
【請求項10】
方法であって、キュービット・チップを形成することと、
ハンドラを備えたインターポーザ・チップであって、前記キュービット・チップの底面へのバンプ・ボンドを通じて前記インターポーザ・チップの上面に結合されたシリコン貫通ビア（ＴＳＶ）を含む、前記インターポーザ・チップを形成することと、
前記インターポーザ・チップの下側に接触して前記ハンドラの上側に結合するマルチレベル配線（ＭＬＷ）レイヤであって、前記ＴＳＶが、前記ＭＬＷレイヤ、前記インターポーザ・チップの上側、および前記キュービット・チップの間の電気信号接続を円滑化し、デバイスの構造が、前記ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減する、前記ＭＬＷレイヤを形成することと
を含む、方法。
【請求項11】
前記ＭＬＷレイヤから前記インターポーザ・チップの前記上側へと電気信号接続を提供するための前記ＴＳＶを利用することをさらに含む請求項１０に記載の方法。
【請求項12】
前記インターポーザ・チップの前記上側の周辺バンプ・ボンドを使用して、前記インターポーザ・チップを、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックス配線ハーネスに接続することをさらに含む、請求項１０または１１に記載の方法。
【請求項13】
前記周辺バンプ・ボンドを前記ＭＬＷレイヤに電気的に結合することをさらに含む、請求項１２に記載の方法。
【請求項14】
配線レイヤを、インターレイヤおよび超伝導レイヤを備えたマルチレイヤ配線構造体と結合することをさらに含む、請求項１０ないし１３のいずれか一項に記載の方法。
【請求項15】
複雑なルーティングおよび効果的な無線周波数伝送を円滑化するための前記ＭＬＷレイヤを利用することをさらに含む、請求項１０ないし１４のいずれか一項に記載の方法。
【請求項16】
再分配配線レイヤとして働くための前記ＭＬＷレイヤの裏側を利用することをさらに含む、請求項１０ないし１５のいずれか一項に記載の方法。
【請求項17】
反射を最小限にするために、前記ＴＳＶへの、および前記ＴＳＶからの接続を利用することをさらに含む、請求項１０ないし１６のいずれか一項に記載の方法。
【請求項18】
信号ルーティングを円滑化するように、前記ＭＬＷ、前記ＴＳＶ、および前記インターポーザ・チップ上のルーティングの特性インピーダンスを整合させることをさらに含む、請求項１０ないし１７のいずれか一項に記載の方法。
【請求項19】
量子半導体デバイスであって、ハンドラを備えたインターポーザ・チップであって、キュービット・チップにバンプ・ボンディングされた基板貫通ビア（ＴＳＶ）を含む、前記インターポーザ・チップと、
前記インターポーザ・チップの下側に接触して前記ハンドラの上側に結合するマルチレベル配線（ＭＬＷ）レイヤであって、前記ＴＳＶが、前記ＭＬＷレイヤ、前記インターポーザ・チップの上側、および前記キュービット・チップの間の電気信号接続を円滑化し、前記デバイスの構造が、前記ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減する、前記ＭＬＷレイヤと、
信号を接地して前記インターポーザ・チップの裏側まで下へ搬送するために、前記キュービット・チップに接続されたシリコン貫通ビア（ＴＳＶ）のセットと
を備え、
前記インターポーザ・チップが、前記配線レイヤから前記インターポーザ・チップの前記上側へと電気信号接続を提供する第２のＴＳＶを備える、
量子半導体デバイス。
【請求項20】
前記インターポーザ・チップが、前記インターポーザ・チップの前記上側の周辺バンプ・ボンドを使用して、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックス配線ハーネスに接続される、請求項１９に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、キュービット・ウェハまたはインターポーザ・ウェハの裏側の高品質表面にアクセスするために超伝導シリコン貫通ビア（ＴＳＶ）を使用することに関し、ここで、信号ＴＳＶへの、および信号ＴＳＶからの接続は、反射を最小限にするように設計される。
【背景技術】
【0002】
量子コンピューティングは、一般に、コンピューティングおよび情報処理機能を実施するために、量子力学的現象を利用する。量子コンピュータは、０および１両方の重ね合わせを含む量子ビットで動作し、多数の量子ビットをもつれさせ、干渉を利用することができる。キュービット（たとえば、量子２進数）は、古典ビットの量子力学的相似形である。超伝導キュービットは、巨視的レベルで量子力学的挙動を示す（たとえば、量子情報処理を円滑化する）ことができるため、十分に動作可能な量子コンピュータの構築に向けた有望な道筋を提供する。超伝導キュービットは、マルチレベル・システムであり、２つの最低エネルギー・レベル（０および１）がキュービットを構成する。量子コンピューティングにおける難題の１つは、量子情報（たとえば、キュービット状態）を保護し、動的な量子計算中の誤りを軽減することである。典型的な量子回路パッケージングは、デバイスおよび信号の送出／読み出しのために利用される内向きの表面のみを備えた２つのチップを含む。キュービット・チップ表面は、キュービット、およびキュービットをもつれさせることを可能にする相互接続のために利用される。現在の設計において、１キュービットは、単一のシリコン・チップ内で、平均して約１．１から３本以上のワイヤを必要としてよい。量子デバイスを組み立てる間、キュービットを含むチップは、インターポーザにバンプ・ボンディングされる。インターポーザは次いで、プリント回路ボード（ＰＣＢ）または類似物にバンプ・ボンディングされ、信号が抽出される。キュービットの測定および制御のために、１０００キュービットのチップが、たとえば、１１００から３０００本のワイヤで利用され、そのすべてがインターポーザの周辺に逃げる場合、ワイヤ回路の複雑さにより、高いクロストークをもたらすことがある。したがって、低いクロストークを維持しながら、単一のシリコン・チップ内のキュービットから高品質接続を提供することにおいて、問題が持ち上がる。
【発明の概要】
【0003】
以下は、本発明の１つまたは複数の実施形態の基本的な理解を提供するための概要を提示する。本概要は、主要なまたは重要な要素を特定することも、個別の実施形態の範囲または請求項の範囲を線引きすることも意図していない。その唯一の目的は、後に提示されるより詳細な説明への前置きとしての概念を簡素化した形式で提示することである。本明細書で説明される１つまたは複数の実施形態において、システム、コンピュータ実装方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せが、キュービット・ウェハまたはインターポーザ・ウェハの裏側の高品質表面にアクセスするために超伝導シリコン貫通ビアを使用することを円滑化し、ここで、信号ＴＳＶへの、および信号ＴＳＶからの接続は、反射を最小限にするように設計される。
【0004】
一実施形態に従って、量子半導体デバイスが、キュービット・チップと、ハンドラを備えたインターポーザ・チップであって、キュービット・チップの底面へのバンプ・ボンドを通じてインターポーザ・チップの上面に結合されたシリコン貫通ビア（ＴＳＶ）を含む、インターポーザ・チップと、インターポーザ・チップの下側に接触してハンドラの上側に結合するマルチレベル配線（ＭＬＷ）レイヤであって、ＴＳＶが、ＭＬＷレイヤ、インターポーザ・チップの上側、およびキュービット・チップの間の電気信号接続を円滑化し、デバイスの構造が、ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減する、ＭＬＷレイヤとを備える。
【0005】
一態様において、ＴＳＶは、ＭＬＷレイヤからインターポーザ・チップの上側へと電気信号接続を提供する。
【0006】
別の態様において、インターポーザ・チップは、インターポーザ・チップの上側の周辺バンプ・ボンドを使用して、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックス配線ハーネスに接続される。
【0007】
さらに別の態様において、周辺バンプ・ボンドは、配線レイヤに電気的に接続される。
【0008】
一態様において、ＭＬＷレイヤは、インターレイヤおよび超伝導レイヤを備えたマルチレイヤ配線構造体を含む。
【0009】
別の態様において、ＭＬＷレイヤは、複雑なルーティングおよび効果的な無線周波数伝送を円滑化する。
【0010】
さらに別の態様において、ＭＬＷレイヤの裏側は、再分配配線レイヤとして働く。
【0011】
一態様において、ＴＳＶへの、およびＴＳＶからの接続は、反射を最小限にする。
【0012】
別の態様において、信号ルーティングを円滑化するように、ＭＬＷ、ＴＳＶ、およびインターポーザ・チップ上のルーティングの特性インピーダンスが整合する。
【0013】
一実施形態に従って、方法が、キュービット・チップを形成することと、ハンドラを備えたインターポーザ・チップであって、キュービット・チップの底面へのバンプ・ボンドを通じてインターポーザ・チップの上面に結合されたシリコン貫通ビア（ＴＳＶ）を含む、インターポーザ・チップを形成することと、インターポーザ・チップの下側に接触してハンドラの上側に結合するマルチレベル配線（ＭＬＷ）レイヤであって、ＴＳＶが、ＭＬＷレイヤ、インターポーザ・チップの上側、およびキュービット・チップの間の電気信号接続を円滑化し、デバイスの構造が、ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減する、ＭＬＷレイヤを形成することとを含む。
【0014】
一態様において、方法は、ＭＬＷレイヤからインターポーザ・チップの上側へと電気信号接続を提供するためのＴＳＶを利用する。
【0015】
一態様において、方法は、インターポーザ・チップの上側の周辺バンプ・ボンドを使用して、インターポーザ・チップを、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックス配線ハーネスに接続する。
【0016】
別の態様において、方法は、周辺バンプ・ボンドをＭＬＷレイヤに電気的に結合する。
【0017】
一態様において、方法は、配線レイヤを、インターレイヤおよび超伝導レイヤを備えたマルチレイヤ配線構造体と結合する。
【0018】
さらに別の態様において、方法は、複雑なルーティングおよび効果的な無線周波数伝送を円滑化するためのＭＬＷレイヤを利用する。
【0019】
一態様において、方法は、再分配配線レイヤとして働くためのＭＬＷレイヤの裏側を利用する。
【0020】
一態様において、方法は、反射を最小限にするために、ＴＳＶへの、およびＴＳＶからの接続を利用する。
【0021】
なおも別の態様において、方法は、信号ルーティングを円滑化するように、ＭＬＷ、ＴＳＶ、およびインターポーザ・チップ上のルーティングの特性インピーダンスを整合させる。
【0022】
別の実施形態に従って、量子半導体デバイスが、ハンドラを備えたインターポーザ・チップであって、キュービット・チップにバンプ・ボンディングされた基板貫通ビア（ＴＳＶ）を含む、インターポーザ・チップと、インターポーザ・チップの下側に接触するマルチレベル配線（ＭＬＷ）レイヤであって、ＴＳＶが、ＭＬＷレイヤ、インターポーザ・チップの上側、およびキュービット・チップの間の電気信号接続を円滑化し、デバイスの構造が、ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減する、ＭＬＷレイヤと、信号を接地してインターポーザ・チップの裏側まで下へ搬送するために、キュービット・チップに接続されたシリコン貫通ビア（ＴＳＶ）のセットとを備え、ここで、インターポーザ・チップは、配線レイヤからインターポーザ・チップの上側へと電気信号接続を提供する第２のＴＳＶを備える。
【0023】
一態様において、インターポーザ・チップは、インターポーザ・チップの上側の周辺バンプ・ボンドを使用して、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックス配線ハーネスに接続される。
【図面の簡単な説明】
【0024】
【図1】超伝導量子回路のためのマルチレイヤード・パッケージングについての例示的なシステム実装形態のブロック図である。
【図2】量子回路パッケージングおよびキュービット・チップ表面の一例を示す図である。
【図3】例示的なキュービット・チップ表面の上面図格子を示す図である。
【図4】量子回路のための改善されたマルチレイヤード・パッケージングを作成するための例示的なフローチャートである。
【図5】マルチレイヤ超伝導デバイスの一例を示す図である。
【図6】インターポーザ・ウェハ内の例示的な概略図である。
【図7】本明細書で説明される１つまたは複数の実施形態を円滑化することができる、例示的で非限定的な動作環境のブロック図である。
【図8】本開示の１つまたは複数の実施形態に従った例示的で非限定的なクラウド・コンピューティング環境のブロック図である。
【図9】本開示の１つまたは複数の実施形態に従った例示的で非限定的な抽象化モデル・レイヤのブロック図である。
【発明を実施するための形態】
【0025】
以下の詳細な説明は、単に例証にすぎず、実施形態、または実施形態の応用もしくは利用、あるいはその両方を限定することを意図していない。さらに、前出の概要セクションにおいて、または詳細な説明セクションにおいて提示されるいかなる明示または暗示された情報によっても拘束される意図はない。これより１つまたは複数の実施形態が図面を参照して説明され、図面においては、全体を通して同様の参照番号が同様の要素を指すために利用される。以下の説明においては、解説の目的のために、１つまたは複数の実施形態のより徹底した理解を提供するために、多数の具体的な詳細が記載される。しかしながら、さまざまなケースにおいて、それらの具体的な詳細なしに、１つまたは複数の実施形態を実践することができることは明白である。
【0026】
本開示は、一般に、キュービット・ウェハまたはインターポーザ・ウェハの裏側の表面にアクセスするために超伝導ＴＳＶを利用するシステムおよび方法に関する。マルチレイヤード・パッケージングが超伝導量子回路のために組み込まれ、ここで、信号ＴＳＶへの、および信号ＴＳＶからの接続は、反射、損失、およびクロストークを最小限にするように設計される。
【0027】
量子計算は、古典コンピューティング・ビットの代わりに、キュービットをその必須単位として利用する。キュービット（たとえば、量子２進数）は、古典ビットの量子力学的相似形である。古典ビットが２つの基底状態（たとえば、０または１）のうちの１つのみを用いることができる一方で、キュービットは、それらの基底状態の重ね合わせを用いることができ（たとえば、α｜０〉＋β｜１〉、ここで、αおよびβは、｜α｜２＋｜β｜２＝１となるような複素スカラである）、いくつかのキュービットが、理論上同じ数の古典ビットよりも指数関数的に多くの情報を保有することを可能にしている。したがって、量子コンピュータ（たとえば、古典ビットのみの代わりにキュービットを用いるコンピュータ）は、理論的に、古典コンピュータにとって極めて困難であり得る問題を素早く解くことができる。古典コンピュータのビットは、０または１のいずれかの値を持つ単純な２進数である。スイッチ、バルブ、磁石、コイン、その他の２つの別個の状態を持つほとんどすべてのデバイスは、古典ビットを表現する役目を果たすことができる。量子の神秘を帯びているキュービットは、０状態と１状態との重ね合わせを占有することができる。キュービットが０．６３などの中間値を有することができるということではなくて、キュービットの状態が測定されるとき、結果は０または１のいずれかである。しかし、計算の過程において、キュービットは、たとえば、６３パーセントの０と３７パーセントの１との状態の混合であるかのように動作することができる。一般的な量子プログラムは、計算の量子部分と古典部分との調整を必要とする。量子プログラムでは、量子アルゴリズムを指定し、アルゴリズムを実行可能形式に変え、実験またはシミュレーションを行い、結果を解析することに関与した、プロセスおよび抽象化を特定することは、利用価値がある。これらのプロセス全体を通した概念が、中間表現を利用する。計算の中間表現（ＩＲ）は、そのソース言語の記述でもターゲットのマシン命令でもなく、その中間にあるものである。コンパイラは、プログラムを翻訳し最適化するプロセス中に、いくつかのＩＲを利用することができる。入力は、量子アルゴリズムおよびコンパイル時パラメータを記述したソース・コードである。出力は、高レベルのＩＲを使用して表された、組み合わされた量子／古典プログラムである。量子コンピュータと古典コンピュータとの相違は、量子コンピュータが確率論的であることであり、これによりアルゴリズム出力の測定は、アルゴリズム固有の信頼区間内で適切な解を提供する。計算は次いで、解の満足のいくもっともらしい確実性を達成することができるまで繰り返される。
【0028】
量子力学の法則を使用して情報を処理することによって、量子コンピュータは、分子計算、光学光子、最適化などの、そしてさらに多くの計算タスクを実施するための新規なやり方を提供する。多くのアルゴリズムが、そのような計算的なタスクを効率的に実施するために導入されている。また、多様な趣の超伝導キュービット、スピン・キュービット、およびさまざまな材料システムにおける電荷キュービットを含むキュービットの多くの有望なソリッド・ステート実装形態が実証されている。典型的な量子回路パッケージングは、デバイスおよび信号の送出／読み出しのために利用される内向きの表面のみを備えた２つのチップを含む。キュービット・チップ表面は、キュービット、およびキュービットをもつれさせることを可能にする相互接続のために利用される。インターポーザ表面は、読み出し共振器、フィルタ、ならびにフィード線および読み出し線のために利用される。これらの２つのレイヤ間で機能を混合させることは可能であるものの、それぞれの線の交差するパターンは、これらの位置にクロスオーバを提供するためにバンプ・ボンドが利用されることを意味する。垂直接続で配置された２つの表面のみを有することは、構築することができる構造体の種類を限定する。たとえば、大型のデバイスにおいては、インターポーザの周辺でバンプを介して制御および読み出し回路に接続する必要がある多くの内部キュービットが存在することになる。利用可能な配線表面が２つしか存在しないために、これらのキュービットのすべてのためにチップの内部から外へエッジまでワイヤをルーティングすることには問題が多く、そのため必然的に、この配線と、エッジにより近いキュービットとの間に（それらのそれぞれの読み出し共振器、フィルタ、その他と共に）、衝突が存在することになる。これらの衝突は、複雑化したレイアウトの難題だけでなく、クロストークおよび損失を伴う問題をもたらす可能性がある。
【0029】
一般に、集積回路（ＩＣ）の中にパッケージ化されることになるマイクロ・チップを形成するために使用されるさまざまなプロセスが存在する。とりわけ、半導体ドーピングは、たとえば、一般には、拡散またはイオン注入あるいはその両方によって、トランジスタのソースおよびドレインをドープすることによる電気特性の改変である。さらに、導体（たとえば、ポリ・シリコン、アルミニウム、銅、その他）および絶縁体（たとえば、さまざまな形態の二酸化シリコン、シリコン窒化物、その他）の両方の膜が使用される。これらのさまざまなコンポーネントの構造体を作成することによって、さまざまなトランジスタが構築され、一緒に配線されて、最新のマイクロエレクトロニクス・デバイスの複雑な回路を形成することができる。基本となる製造プロセスの１つは、半導体リソグラフィであり、ここで、半導体基板上のパターンは、その後パターンを基板に転写するために形成される。
【0030】
半導体デバイスは、多様な電子および電気光学用途に使用されている。ＩＣは、典型的に、半導体ウェハ上に形成されたトランジスタ、キャパシタ、レジスタ、および導電性相互接続レイヤなどの半導体デバイスのさまざまな回路構成から形成されている。半導体製造プロセスにおいて、半導体デバイスと共に、導電性相互接続レイヤが、単一のウェハ上に製造される。相互接続レイヤは、ＩＣを通して形成されたホール（またはビア）のネットワークによって接続される。とりわけ、シリコン貫通ビア（ＴＳＶ）は、半導体ウェハを完全に貫通する電気接点である。
【0031】
ＩＣ内の導電性相互接続レイヤおよびビアの入り組んだ構造体を製造することは、半導体ＩＣ製造のプロセス集約的でコストの影響を受けやすい部分である。したがって、本明細書における実施形態は、キュービット・ウェハまたはインターポーザ・ウェハの裏側の配線表面にアクセスするために、超伝導ＴＳＶを利用することを提案する。実施形態は、超伝導ＴＳＶが、キュービット・ウェハまたはインターポーザ・ウェハの裏側の表面にアクセスするのを円滑化する。マルチレイヤード・パッケージングにおいて、裏側配線は、再分配レイヤとしての役割を果たすことができ、信号をインターポーザ表面まで搬送し戻すＴＳＶは、反射を最小限にするのに役立つことができる。さらに、金属線へのインターポーザ・ウェハ内での接続は、複雑な信号転送を円滑化する。
【0032】
図１は、本明細書で説明される１つまたは複数の実施形態に従って、図示された可変コンピューティング・コンポーネントを使用して、データにアクセスし、そのデータを処理することができる例示的なシステム１００のブロック図を例証する。システム１００は、マシン学習を使用して大量のさまざまな形式のデータを評価し、特定し、ニューラル・ネットワークまたは他のタイプのモデルをトレーニングするプロセスを円滑化することができる。システム１００はまた、本明細書で説明される１つまたは複数の実施形態に従って、コンテキストを含む個々のレベルに対する予測推奨を生成することができる。本開示において解説されるシステム（たとえば、システム１００など）、装置、またはプロセスの態様は、マシン内で具現化される、たとえば、１つまたは複数のマシンに関連付けられた１つまたは複数のコンピュータ可読媒体において具現化される、マシン実行可能コンポーネントを構成することができる。そのようなコンポーネントは、１つまたは複数のマシン、たとえば、コンピュータ、コンピューティング・デバイス、仮想マシン、その他によって実行されるとき、本明細書で説明される動作をマシンに実施させることができる。本明細書で説明される１つまたは複数の実施形態で用いられた同様の要素を繰り返し説明することは、簡潔さのために省略されている。
【0033】
システム１００は、大量のさまざまな形式のデータを評価し、特定するプロセスを円滑化することができる。システム１００はまた、本明細書で説明される１つまたは複数の実施形態に従って、コンテキストをもたらす個々のレベルに対する予測推奨を生成することができる。本開示において解説されるシステム（たとえば、システム１００など）、装置、またはプロセスの態様は、マシン内で具現化される、たとえば、１つまたは複数のマシンに関連付けられた１つまたは複数のコンピュータ可読媒体において具現化される、マシン実行可能コンポーネントを構成することができる。そのようなコンポーネントは、１つまたは複数のマシン、たとえば、コンピュータ、コンピューティング・デバイス、仮想マシン、その他によって実行されるとき、説明される動作をマシンに実施させることができる。本明細書で説明される１つまたは複数の実施形態で用いられた同様の要素を繰り返し説明することは、簡潔さのために省略されている。
【0034】
システム１００は、サーバ・デバイス、１つまたは複数のネットワーク、および１つまたは複数のデバイス（図示せず）をオプションで含むことができる。システム１００は、量子回路パッケージ１０６を組み込む量子回路１０４を含むことができる、または別のやり方で量子回路１０４に関連付けられてもよく、量子回路パッケージ１０６は、キュービット・チップと、ハンドラを備えたインターポーザ・チップであって、キュービット・チップの第１の側に結合された（たとえば、動作可能に結合された）シリコン貫通ビア（ＴＳＶ）を含む、インターポーザ・チップと、インターポーザ・チップの下側に接触するマルチレベル配線（ＭＬＷ）レイヤとを含むがそれらに限定はされない、図２、図３、および図５により詳細に示されるさまざまなコンポーネントを動作可能に結合することができ、ＴＳＶは、ＭＬＷレイヤ、インターポーザ・チップの上側、およびキュービット・チップの間の電気信号接続を円滑化し、デバイスの構造は、ＭＬＷレイヤのそれぞれの線にわたる信号クロストークを軽減し、高品質な信号転送および低いクロストークによる所望の出力を生み出す。
【0035】
一実装形態において、量子回路１０４は、具体的で非限定的な実装形態における図２に示されるように、たとえば、保護ＴＳＶありまたはなしのキュービット・ウェハ（またはキュービット・チップ）２０４と、キュービット・チップ２０４に（バンプ・ボンド（ＵＢＭ）２０６を使用して）バンプ・ボンディングされたインターポーザ・レイヤ（またはインターポーザ・ウェハもしくはインターポーザ・チップ）２０８とを備えたマルチレイヤード構造体を組み込む。本明細書に説明される実施形態はバンプ・ボンドを利用するものの、他の好適な技術またはメカニズム（たとえば、容量結合）が利用されてもよいことが認識されるであろう。マルチレベル配線（ＭＬＷ）レイヤ、すなわち、ＭＬＭ０ ２１０、ＭＬＭ１ ２１１、ＭＬＭ２ ２１３は、インターポーザ・チップ２０８の下側に直接接触しており、絶縁レイヤＭＬＶ０およびＭＬＶ１は、ＭＬＷレイヤ２１０、２１１、２１３の配線を絶縁し、基板貫通ビア（ＴＳＶ）２０９は、インターポーザ・チップ２０８の上側からＭＬＷレイヤへと電気信号接続を提供する。インターポーザ・チップ２０８は、図５に示され、関連してさらに議論されるように、インターポーザ・チップの上面の周辺バンプ・ボンドを使用して、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックスに接続されてもよい。周辺バンプ・ボンド２０６は、ＴＳＶ２０９を利用してＭＬＷレイヤ２１０、２１１、２１３に電気的に接続される。マルチレイヤ配線ＭＬＷ構造体は、インターレイヤおよび超伝導レイヤを含む。デバイス２００は、マルチレベル配線（ＭＬＷ）を有して、複雑なルーティングおよび効果的な無線周波数伝送を可能にする。裏側マルチレベル配線は、再分配レイヤとして働くことができる。ＴＳＶ信号への、およびＴＳＶ信号からの接続は、反射を最小限にするように設計され、信号ルーティングを円滑化して所望の出力を生み出すように、ＭＬＷ、ＴＳＶ、およびインターポーザ・チップ上のルーティングの特性インピーダンスが整合することができる。
【0036】
具体的で非限定的な実装形態において、たとえば、ＴＳＶは、所望に位置で半導体ウェハを開口し、次いでビアを導電性材料で充填することによって形成され、それによって、ウェハの前側からウェハの裏側に延在する固体金属接点を提供する。代替として、先行技術においては、薄い超伝導膜が使用され、次いでＳｉＯ２、ポリ・シリコン、その他などの誘電性であってよい非超伝導材料で充填されることがある。ＴＳＶの形成におけるいくつかの検討事項には、ビアの導電性金属充填が含まれ、ここで、ビアの導電性金属充填は、ダウンストリーム処理技術と適合するように、ウェハの前側およびウェハの裏側と実質的に平面である。製造の問題を最小限にするには、フォトレジスト材料のスピン・オンなどの後続の処理ステップを円滑化するために、ビアを完全に充填することが望ましい。高純度の低ボイド導電性材料を利用し、知られている技術よりもビアのアスペクト比への依存度の低いＴＳＶについて、製造の方法体系および構造を円滑化することもまた望ましい。マルチレベルＩＣ構成において、たとえば、ＴＳＶは、ＩＣのあるレベルに位置する半導体デバイスと、ＩＣの別のレベルに位置する相互接続レイヤとの間に垂直相互接続を形成するために使用されてもよい。ＩＣのフィーチャ・サイズが減少し続けるにつれて、ビアなどのフィーチャのアスペクト比（たとえば、幅に対する高さ／奥行きの比）は、一般的に増加する。そうでなければ、ビアに障害が起き、場合によってはＩＣ全体の障害を引き起こす可能性がある。これらの実施形態において、キュービットは、インターポーザの上側に動作可能に結合され、次いでインターポーザが、ＴＳＶによって、インターポーザの裏側でマルチレベル配線レイヤに接続される。
【0037】
システム１００は、デバイスに通信可能に結合され得る任意の好適なコンピューティング・デバイス、またはコンピューティング・デバイスのセットであってよく、その非限定的な例は、サーバ・コンピュータ、コンピュータ、モバイル・コンピュータ、メインフレーム・コンピュータ、自動テスティング・システム、ネットワーク・ストレージ・デバイス、通信デバイス、ウェブ・サーバ・デバイス、ネットワーク・スイッチング・デバイス、ネットワーク・ルーティング・デバイス、ゲートウェイ・デバイス、ネットワーク・ハブ・デバイス、ネットワーク・ブリッジ・デバイス、制御システム、または任意の他の好適なコンピューティング・デバイスを含むことができるが、これらに限定はされない。デバイスは、システム１００と情報を通信することができる任意のデバイス、またはシステム１００によって提供された情報を用いることができる任意の他の好適なデバイス、あるいはその両方であってよい。システム１００、コンポーネント、モデル、またはデバイスは、システム、コンポーネント、モデル、デバイス、その他の間の通信を１つまたは複数のネットワークにわたって可能にする通信コンポーネント（図示せず）を装備していてよいことが認識されるであろう。
【0038】
システム１００のさまざまなコンポーネントは、直接、または１つもしくは複数のネットワークを介して接続されていてよい。そのようなネットワークは、限定はしないが、セルラ・ネットワーク、ワイド・エリア・ネットワーク（ＷＡＮ）（たとえば、インターネット）、またはローカル・エリア・ネットワーク（ＬＡＮ）を含むワイヤードおよびワイヤレス・ネットワークを含むことができ、その非限定的な例は、セルラ、ＷＡＮ、ワイヤレス・フィデリティ（Ｗｉ－Ｆｉ）、Ｗｉ－Ｍａｘ、ＷＬＡＮ、無線通信、マイクロ波通信、衛星通信、光学通信、音波通信、または任意の他の好適な通信技術を含む。その上、上述したシステムまたはデバイスあるいはその両方は、いくつかのコンポーネント間の相互作用に関して説明されている。そのようなシステムおよびコンポーネントは、そこで指定されるこれらのコンポーネントもしくはサブ・コンポーネント、指定されたコンポーネントもしくはサブ・コンポーネントのうちのいくつか、または追加のコンポーネント、あるいはその組合せを含むことができると認識されてよい。サブ・コンポーネントはまた、親コンポーネント内に含まれているのではなく、他のコンポーネントに通信可能に結合されたコンポーネントとして実装されてもよい。さらにまた、１つもしくは複数のコンポーネント、またはサブ・コンポーネント、あるいはその両方は、集約機能性を提供する単一コンポーネントの中に組み合わせられてもよい。コンポーネントはまた、簡潔さのために本明細書では具体的に説明されないものの、当業者によって知られている１つまたは複数の他のコンポーネントと相互作用することができる。
【0039】
本件のコンピュータ処理システム、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せは、技術、コンピュータ・ネットワーク、インターネットなどにおける発展を通して持ち上がる新しい問題を解決するために用いることができる。
【0040】
量子回路の入力／出力接続は、サイズおよび複雑さにおいて要求を増加させている。３Ｄ統合および無線周波数パッケージング技術について、継続した進歩がなされている。さらに、室温マイクロ波デバイスおよび複雑な超伝導回路から、回路ＱＥＤの分野において他の開発された技術が存在する。既存の回路設計および他の製造技術を適応させるマルチレイヤのマイクロ波集積量子回路アーキテクチャに対して実装される多くの提案が存在する。量子情報処理は、多くの実装形態において、とりわけ超伝導量子回路において、急速に発展している。超伝導量子回路は、古典集積回路と同様のスケーリング戦略を妨げるという課題を有する。キュービットの強力な電磁相互作用は、効率的なもつれおよび制御を可能にし、劣化した量子情報の影響を受けやすくさせる。結果として生じるクロストークは、量子状態またはデコヒーレンスの望ましくない混合によるものである。したがって、読み出し、制御、およびフィードバックのために、高Ｑのキュービット（Ｑ≒１０６～１０９）がまた高速の低Ｑ（Ｑ≒１０３）素子に結合されることがあるため、クロストーク効果を妨げることが望ましい。
【0041】
図２の量子回路パッケージング２００に戻ると、一般に、電子コンポーネントは、異なる技術を通じて一緒に接続されてよい。そのような１つの方法は、ワイヤ・ボンディングによるものである。ワイヤ・ボンディングは、プリント回路ボード（ＰＣＢ）または集積回路（ＩＣ）などの電子コンポーネント間に電気的相互接続を形成するための、よく知られた技術である。示されるように、量子回路パッケージ２００は、デバイスおよび信号の送出／読み出しのために利用される内向きの表面を備えたキュービット・チップを含む。量子回路は、典型的には、キュービットの２Ｄアレイを有する。図２におけるこのアーキテクチャは、例示的なマルチレイヤ超伝導デバイスである。現在の設計において、１キュービットは、（平均して）どこであっても約１．１から３本以上のワイヤを必要としてよく、（たとえば、１０００キュービットを持つ）チップは、３０００本よりも多いワイヤを必要とすることになる。量子デバイスを組み立てる従来の方法において、キュービットを持つチップは、インターポーザ・チップにバンプ・ボンディングされる。本明細書で例証されるように、実施形態は、単一のシリコン・チップ内の潜在的に何百ものキュービットから、低クロストークで高品質な接続をどのように提供するかに取り組む。このパッケージ化された回路２００は、キュービット・キャリア・ウェハ２０２（またはハンドラ）で構成される。ウェハはまた基板としても知られており、この基板は、集積回路の製造時に利用される半導体の薄いスライスである。キュービット・ウェハ２０４は、インターポーザ・ウェハ２０８にＵＢＭ（アンダー・バンプ・メタラジー・インターポーザ・パッド）バンプ・ボンディングされる（２０６）。インターポーザＴＳＶ２０９は、接地（絶縁）、モード制御を提供し、薄型インターポーザ・チップの裏側まで信号を下へ搬送する。キュービット・ウェハＱＭ０ ２０４は、グラウンド・プレーンとしてのＭＬＭ０ ２１０およびＭＬＭ２ ２１３によって保護されるＭＬＭ１ ２１１を有するインターポーザ・ウェハＩＭ０ ２０８にバンプ・ボンディングされる（２０６）。裏側配線はまた、再分配レイヤとしての役割を果たすマルチレベル配線（ＭＬＷ）として知られる。ＴＳＶは、信号がアクセスされるインターポーザ表面２０８に信号を搬送し戻す。こうして、信号ＴＳＶへの、および信号ＴＳＶからの接続は、反射を最小限にするように設計される。キュービット・ウェハ２０４は、キュービット、およびキュービットをもつれさせることを可能にする相互接続のために利用される。インターポーザ表面２０８は、読み出し共振器、フィルタ、フィード線および読み出し線のために利用される。バンプ・ボンド２０６は、キュービット・ウェハ２０４に接続され、低温のはんだ材料から形成され、接触の点で電気接続が行われるのを可能にするサイズまたは形状あるいはその両方を提供される。バンプ・ボンド２０６は、電子コネクタ（たとえば、直流（ＤＣ）信号、または無線周波数（ＲＦ）信号、あるいはその両方）を、第１の基板に、機械的および電気的に接続するために利用されてもよい。バンプ・ボンド２０６はまた、第１の基板を、第２の基板に、機械的および電気的に接続するために利用されてもよい。マルチレイヤ・トポロジは、クロストークを削減し、高品質な接続を生み出すことを保証するために提案される。さらに、下にある金属線へのインターポーザ・ウェハ内での接続は、複雑な信号転送を可能にする。
【0042】
図３は、例示的なキュービット・チップ表面の上面図格子を例証する。キュービットおよび読み出し共振器についてのこの従来のアーキテクチャにおいて、インターポーザよりも下に配線の第３のレイヤが追加され、それがＴＳＶによってアクセスされる。この第３のレイヤは、超伝導であり、カプセル化誘電体の存在のためにＲＦ周波数での損失が大きく、信号線の上および下に導通するグラウンド・プレーンの使用を通してシールドされている。キュービット・チップ表面３００において、キュービットは、黒い正方形３０４である。キュービット・チップ表面３００において、赤い線３０２は、読み出し共振器である。これらの共振器は、典型的にはインターポーザ・チップ２０８上に存在し、ワイヤ３０２は、典型的にはキュービットをプログラムするのを可能にする。キュービット・チップ上のキュービット接続は、この格子から、キュービットをもつれさせることを可能にする。赤い線と黒い線との交差するパターンは、バンプ・ボンドが利用されて、これらの位置にクロスオーバを提供することができることを意味する。第３のレイヤを追加することは、キュービットまたはこれらのキュービットを接続する配線の近接から、信号線を取り除くという望ましい特性を有する。これらの信号線は、インターポーザ上の定位置に残された場合に、著しいクロストーク（誤ったキュービットへの信号漏れ）を引き起こすことがある。さらに、格子がチップの両端にまたがる場合、この接続の品質は劣化することになる。隣同士に同時に接続されている黒いレイヤ間で長距離接続をもつれさせることは困難になる。このタイプのワイヤの交差はまた、短絡を引き起こすことがある。これらの接続は、キュービット間の単一光子相互作用であり、ここで、赤い信号は高パワー信号であり、キュービット間には非常に低い信号が存在する。たとえば、高周波数のマイクロ波パルスを持つプログラム信号が選ばれた場合で、共振器３０２が黒い線／キュービット３０４に近接しているとき、問題となるその１つのキュービットをプログラムしようとする間に、近接している他のキュービットもまた損なわれる。
【0043】
図４は、量子回路のための改善されたマルチレイヤード・パッケージングを作成するための例示的なフローチャート４００を例証する。現在実践されているように、量子チップは、バンプ・ボンドによって接続された２つの高品質表面へのアクセスを有する。１つの表面は、典型的にはキュービットおよび相互接続のために利用され、２つ目は、読み出し共振器およびフィード線のために利用される。量子コンピューティングは、１格子に何千ものキュービットを必要とすることがあり、関連付けられた配線は、数の多さおよびクロストークの両方について、現在のパッケージング・スキームでは実現可能でないことがある。超伝導マルチレイヤ配線は、多くの組織で、古典デジタル超伝導論理のために開発されている。しかしながら、これらのプロセスに関連付けられた損失の大きい誘電材料は、超伝導量子回路の低損失部分と適合しないことがある。この問題を解決するための１つのアプローチが、量子回路のためのマルチレイヤ超伝導配線パッケージを開発することである。４０２で、キュービット・チップ・レイヤは、（たとえば、バンプ・ボンドのセットまたは容量結合で）第１のチップ・レイヤに動作可能に結合される。インターポーザ・チップ４０４は、キュービット・チップに電気的に結合された（たとえば、バンプ・ボンディングされた）第１の基板貫通ビアを含む。インターポーザ・チップは、インターポーザ・レイヤの上面の周辺バンプ・ボンドを使用して、プリント回路ボード（ＰＣＢ）、ラミネート、またはフレックスに接続され、ここで、周辺ボンドは、配線レイヤに電気的に接続される。さらに、４０６で、マルチレベル配線（ＭＬＷ）レイヤは、インターポーザ・チップの下側に直接接触しており、ＴＳＶは、インターポーザ・チップの上側から配線レイヤへと電気信号接続を提供する。配線レイヤは、インターレイヤおよび超伝導レイヤを備えたマルチレイヤ配線構造体を含む。このマルチレベル配線（ＭＬＷ）は、複雑なルーティングおよび効果的な無線周波数伝送を円滑化し、ここで、裏側のマルチレベル配線は、再分配レイヤとして働く。４０８で、ＴＳＶのセットが、接地するためにキュービット・チップに接続される。キュービット・チップ上のＴＳＶは受動的であり、そのためチップの動作中、電流はＴＳＶを通って流れない。電流は、潜在的に大きなキュービット・チップにおける「チップ・モード」を妨げるために存在する。ＴＳＶ信号への、およびＴＳＶ信号からの接続は、反射を最小限にするように設計される。信号ルーティングを円滑化するように、ＭＬＷ、ＴＳＶ、およびインターポーザ・チップ上のルーティングの特性インピーダンスが整合する。ＭＬＷ接続は、（約０．０００１～０．００１ネーパ／メートルの範囲である「高品質」レイヤ（ＩＭ０、ＱＭ０）と比較して）０．１～２ネーパ／メートルの範囲における減衰定数を有する。
【0044】
図５は、マルチレイヤ超伝導デバイスの一例を例証する。図２において上で触れたように、本構造体は、キュービット・キャリア・ウェハ（またはキュービット・チップ・ハンドラ）５０２を有し、キュービット・ウェハ５０４は、インターポーザ・ウェハ５０８およびＴＳＶ５０９にバンプ・ボンディングされる（５０６）。５００に例証されるように、インターポーザ・ウェハ５０８はまた、ＰＣＢ５０７、５０９、または類似した回路にバンプ・ボンディングされ、信号が抽出される。１０００キュービットのチップ、および３０００本のワイヤがインターポーザ・チップの周辺に逃げるケースにおいて、インターポーザ表面に沿って、次いでＰＣＢ回路上で抽出している間に、高いクロストーク除去を達成することは可能ではない。したがって、インターポーザ・レイヤ５０８の上面の周辺バンプ・ボンド５０６を使用して、インターポーザ・チップの周囲が、プリント回路ボード（ＰＣＢ）５０７および５０９、ラミネート、またはフレックスに接続され、ここで、周辺ボンドは、配線レイヤに電気的に接続される。ＴＳＶは、インターポーザ・ウェハ５０８の裏のマルチレベル配線レイヤにアクセスするために利用される。キュービット・ウェハＱＭ０ ５０４は、インターポーザ・ウェハＩＭ０ ５０８およびＴＳＶ５０９にバンプ・ボンディングされ（５０６）、グラウンド・プレーンとしてのＭＬＭ０ ５１０およびＭＬＭ２ ５１４によってＭＬＭ１ ５１３を保護する。デバイス５００は、インターポーザ・キャリア・ウェハ（またはインターポーザ・ハンドラ）５１２を含む。ＭＬＭ１ ５１３を第３の配線再分配信号レイヤとして追加することにより、低Ｑ共振器構造体を円滑化することができる。
【0045】
図６は、インターポーザ・ウェハ６００内の例示的な概略図を例証する。実施形態の新規性は、インターポーザ・ウェハ内にあり、ここで、ＩＴ０は、複雑な信号転送を可能にする金属線に接続される。６００に例証されるように、概略図は、ＭＬＶ１ ６０６と共にＭＬＶ０ ６０２で構成される。さらに、ＩＭ０ ６０４からＭＬＭ１ ６０８への伝送は、透過的であり、互いに絶縁された線を保つことによってクロストークを削減する。ＩＭ０ ６０４は、ＭＬ０とＭＬ１との間に接続され、これは、線に沿って余分なキャパシタンスまたはコンダクタンスを回避するのに役立つことができる。金属レイヤおよびＴＳＶ上の特性インピーダンスは、このタイプの信号ルーティングに相応する。ＴＳＶマルチレベル配線および外部回路は、同じインピーダンス、たとえば、典型的には５０オームを有することができる。これらの実施形態の別の可能性は、キュービット・ウェハが必ずしもその中にＴＳＶを有する必要がなくてもよいことである。キュービット・チップが比較的小さい場合、チップ・モードは、周波数において十分高く、そのためキュービットの動作に干渉しない。これは、一般に、チップ・モード周波数が（キュービット周波数または共振器周波数のいずれかを十分に上回るように）約１０ＧＨｚよりも高いことを意味する。これらのチップ・モードの周波数は、シリコンの誘電特性を考えて、チップをおよそ１ｃｍ平方またはそれよりも小さく制限するチップの寸法によって設定される。チップが十分に小さい場合、ＴＳＶを利用しなくてもよく、したがって、ボンディング接着剤およびキュービット・キャリア・ウェハの両方を、アーキテクチャからなくすことができる。量子デバイスにおけるマルチレベル超伝導ＴＳＶと超伝導キュービットとの統合は、高密度の信号搬送線を用いてもなお、低クロストークを円滑化する。キュービット・チップは、接地目的のためにＴＳＶを有し、２つ以上のレベルのＭＬＷが利用されて、複雑化したルーティングを可能にする。信号ルーティングを円滑化するように、ＭＬＷ、ＴＳＶ、およびインターポーザ・チップ上のルーティングの特性インピーダンスが整合する。また、インターポーザ・チップ上のＴＳＶとマルチレベル配線との間の緻密な接続により、効果的な無線周波数伝送を提供する。超伝導キュービット回路が複雑になるにつれ、キュービットの大きなアレイに取り組むことは難題になる。したがって、本明細書におけるこれらの実施形態は、量子回路のための効果的なマルチレイヤードのパッケージ化されたアーキテクチャを提案して、キュービット性能、低い損失信号およびクロストークを損なうことなく、複雑で密に詰まったキュービット・システムをサポートする。さらに、下にある金属線へのインターポーザ・ウェハ内での接続は、複雑な信号転送を可能にする。先行技術は主に、キャビティにおける金属間ボンドおよび３Ｄキャビティへの結合に焦点を当てている。しかしながら、これらの実施形態は、再分配レイヤとしての役割を果たすための裏側配線（ＭＬＷ）を使用することに焦点を当て、反射を最小限にする。
【0046】
開示された主題のさまざまな態様についてのコンテキストを提供するために、図７ならびに以下の議論は、開示された主題のさまざまな態様を実装することができる好適な環境の一般的な説明を提供することを意図している。図７は、本明細書で説明される１つまたは複数の実施形態を円滑化することができる、例示的で非限定的な動作環境のブロック図を例証する。本明細書で説明される他の実施形態で用いられた同様の要素を繰り返し説明することは、簡潔さのために省略されている。
【0047】
図７を参照すると、本開示のさまざまな態様を実装するための好適な動作環境７００はまた、コンピュータ７１２を含むことができる。コンピュータ７１２はまた、処理ユニット７１４と、システム・メモリ７１６と、システム・バス７１８とを含むことができる。システム・バス７１８は、システム・メモリ７１６を含むがこれに限定はされないシステム・コンポーネントを、処理ユニット７１４に結合する。処理ユニット７１４は、さまざまな利用可能なプロセッサのうちのいずれかであってよい。デュアル・マイクロプロセッサおよび他のマルチプロセッサ・アーキテクチャもまた、処理ユニット７１４として採用することができる。システム・バス７１８は、任意の多様な利用可能なバス・アーキテクチャを使用したメモリ・バスもしくはメモリ・コントローラ、周辺バスもしくは外部バス、またはローカル・バス、あるいはその組合せを含むいくつかのタイプのバス構造のうちのいずれかであってよく、利用可能なバス・アーキテクチャは、業界標準アーキテクチャ（ＩＳＡ）、マイクロ・チャネル・アーキテクチャ（ＭＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェント・ドライブ・エレクトロニクス（ＩＤＥ）、ＶＥＳＡローカル・バス（ＶＬＢ）、周辺コンポーネント相互接続（ＰＣＩ）、カード・バス、ユニバーサル・シリアル・バス（ＵＳＢ）、アドバンスド・グラフィクス・ポート（ＡＧＰ）、Ｆｉｒｅｗｉｒｅ（Ｒ）（ＩＥＥＥ１３９４）、およびスモール・コンピュータ・システム・インターフェース（ＳＣＳＩ）を含むが、これらに限定はされない。
【0048】
システム・メモリ７１６はまた、揮発性メモリ７２０および不揮発性メモリ７２２を含むことができる。スタート・アップ時などにコンピュータ７１２内の要素間で情報を転送するための基本ルーチンを含む基本入力／出力システム（ＢＩＯＳ）は、不揮発性メモリ７２２に記憶される。コンピュータ７１２はまた、リムーバブル／非リムーバブルな、揮発性／不揮発性のコンピュータ・ストレージ媒体を含むことができる。図７は、たとえば、ディスク・ストレージ７２４を例証している。ディスク・ストレージ７２４はまた、磁気ディスク・ドライブ、フロッピ（Ｒ）・ディスク・ドライブ、テープ・ドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ－１００ドライブ、フラッシュ・メモリ・カード、またはメモリ・スティック（Ｒ）のようなデバイスを含むことができるが、これらに限定はされない。ディスク・ストレージ７２４はまた、他の記憶媒体とは別々の、またはそれと組み合わせたストレージ媒体を含むことができる。ディスク・ストレージ７２４のシステム・バス７１８への接続を円滑化するためには、インターフェース７２６などのリムーバブルまたは非リムーバブル・インターフェースが典型的に利用される。図７はまた、ユーザと、好適な動作環境７００に説明される基本的なコンピュータ・リソースとの間の仲介として働くソフトウェアを図示している。そのようなソフトウェアはまた、たとえば、オペレーティング・システム７２８を含むことができる。ディスク・ストレージ７２４上に記憶することができるオペレーティング・システム７２８は、コンピュータ７１２のリソースを制御し、割り当てるように働く。
【0049】
システム・アプリケーション７３０は、たとえば、システム・メモリ７１６内またはディスク・ストレージ７２４上のいずれかに記憶されたプログラム・モジュール７３２およびプログラム・データ７３４を通して、オペレーティング・システム７２８によるリソースの管理を活用する。本開示は、さまざまなオペレーティング・システムまたはオペレーティング・システムの組合せで実装され得ることを認識されたい。ユーザは、入力デバイス７３６を通して、コンピュータ７１２の中にコマンドまたは情報を入力する。入力デバイス７３６は、マウス、トラックボール、スタイラス、タッチ・パッドなどのポインティング・デバイス、キーボード、マイクロフォン、ジョイスティック、ゲーム・パッド、衛星放送受信アンテナ、スキャナ、ＴＶチューナ・カード、デジタル・カメラ、デジタル・ビデオ・カメラ、ウェブ・カメラなどを含むが、これらに限定はされない。これらの、および他の入力デバイスは、インターフェース・ポート７３８を介し、システム・バス７１８を通して、処理ユニット７１４に接続する。インターフェース・ポート７３８は、たとえば、シリアル・ポート、パラレル・ポート、ゲーム・ポート、およびユニバーサル・シリアル・バス（ＵＳＢ）を含む。出力デバイス７４０は、入力デバイス７３６と同じタイプのポートのうちのいくつかを利用する。したがって、たとえば、ＵＳＢポートを利用して、コンピュータ７１２に入力を提供し、コンピュータ７１２から出力デバイス７４０へと情報を出力することができる。出力アダプタ７４２は、特殊なアダプタを必要とする出力デバイス７４０の中でもとりわけ、モニタ、スピーカ、およびプリンタのようないくつかの出力デバイス７４０が存在することを示すために提供される。出力アダプタ７４２は、限定ではなく例証のみとして、出力デバイス７４０とシステム・バス７１８との間に接続の手段を提供するビデオ・カードおよびサウンド・カードを含む。リモート・コンピュータ７４４などの、他のデバイスまたはデバイスのシステムあるいはその両方が、入力能力および出力能力の両方を提供することに留意されたい。
【0050】
コンピュータ７１２は、リモート・コンピュータ７４４などの１つまたは複数のリモート・コンピュータへの論理接続を使用するネットワーク化された環境において動作することができる。リモート・コンピュータ７４４は、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサ・ベースのアプライアンス、ピア・デバイス、または他のよくあるネットワーク・ノードなどであってよく、典型的には、コンピュータ７１２に関して説明された要素のうちの多くまたはすべてを含むこともできる。簡潔さの目的で、メモリ・ストレージ・デバイス７４６のみがリモート・コンピュータ７４４と共に例証されている。リモート・コンピュータ７４４は、ネットワーク・インターフェース７４８を通してコンピュータ７１２に論理的に接続され、次いで通信接続７５０を介して物理的に接続される。ネットワーク・インターフェース７４８は、ローカル・エリア・ネットワーク（ＬＡＮ）、ワイド・エリア・ネットワーク（ＷＡＮ）、セルラ・ネットワーク、その他などのワイヤまたはワイヤレスあるいはその両方の通信ネットワークを包含する。ＬＡＮ技術は、ファイバ分散データ・インターフェース（ＦＤＤＩ）、銅線分散データ・インターフェース（ＣＤＤＩ）、イーサネット（Ｒ）、トークン・リングなどを含む。ＷＡＮ技術は、ポイント・ツー・ポイント・リンク、サービス総合デジタル・ネットワーク（ＩＳＤＮ）およびその変形などの回線交換ネットワーク、パケット交換ネットワーク、ならびにデジタル加入者線（ＤＳＬ）を含むが、これらに限定はされない。通信接続７５０は、ネットワーク・インターフェース７４８をシステム・バス７１８に接続するために採用されるハードウェア／ソフトウェアを指す。明確な例証のために、通信接続７５０はコンピュータ７１２の内側に示されているが、それはまたコンピュータ７１２の外部にあってもよい。ネットワーク・インターフェース７４８に接続するためのハードウェア／ソフトウェアはまた、例示のみを目的として、通常の電話等級モデム、ケーブル・モデム、およびＤＳＬモデムを含んだモデム、ＩＳＤＮアダプタ、ならびにイーサネット（Ｒ）カードなどの内部技術および外部技術を含むことができる。
【0051】
これより図８を参照すると、例証のクラウド・コンピューティング環境８５０が図示されている。示されるように、クラウド・コンピューティング環境８５０は、たとえば、パーソナル・デジタル・アシスタント（ＰＤＡ）もしくはセルラ電話８５４Ａ、デスクトップ・コンピュータ８５４Ｂ、ラップトップ・コンピュータ８５４Ｃ、または自動車用コンピュータ・システム８５４Ｎ、あるいはその組合せなどの、クラウド・コンシューマによって利用されるローカル・コンピューティング・デバイスが通信することができる、１つまたは複数のクラウド・コンピューティング・ノード８１０を含む。図８には例証されていないが、クラウド・コンピューティング・ノード８１０は、クラウド・コンシューマによって利用されるローカル・コンピューティング・デバイスが通信することができる、量子プラットフォーム（たとえば、量子コンピュータ、量子ハードウェア、量子ソフトウェア、その他）をさらに含むことができる。ノード８１０は、互いに通信することができる。ノード８１０は、本明細書の上で説明されたプライベート・クラウド、コミュニティ・クラウド、パブリック・クラウド、またはハイブリッド・クラウド、あるいはそれらの組合せなどの１つまたは複数のネットワークにおいて、物理的にまたは仮想的にグループ化（図示せず）されてもよい。これにより、クラウド・コンシューマがローカル・コンピューティング・デバイス上でリソースを維持する必要がないサービスとしてのインフラストラクチャ、プラットフォーム、またはソフトウェア、あるいはその組合せを、クラウド・コンピューティング環境８５０が提供することが可能になる。図８に示されたコンピューティング・デバイス８５４Ａ～Ｎのタイプは、例証となることのみを意図しており、コンピューティング・ノード８１０およびクラウド・コンピューティング環境８５０は、任意のタイプのネットワーク上またはネットワーク・アドレス可能な接続上あるいはその両方で（たとえば、ウェブ・ブラウザを使用して）、任意のタイプのコンピュータ化されたデバイスと通信することができることを理解されたい。
【0052】
これより図９を参照すると、クラウド・コンピューティング環境８５０（図８）によって提供される機能抽象化レイヤのセットが示されている。図９に示されたコンポーネント、レイヤ、および機能は、例証となることのみを意図しており、本発明の実施形態はこれらに限定はされないことをあらかじめ理解されたい。図示されるように、以下のレイヤおよび対応する機能が提供される。
【0053】
ハードウェアおよびソフトウェア・レイヤ９６０は、ハードウェアおよびソフトウェアのコンポーネントを含む。ハードウェア・コンポーネントの例は、メインフレーム９６１、ＲＩＳＣ（縮小命令セット・コンピュータ）アーキテクチャ・ベースのサーバ９６２、サーバ９６３、ブレード・サーバ９６４、ストレージ・デバイス９６５、ネットワークおよびネットワーキング・コンポーネント９６６を含む。いくつかの実施形態において、ソフトウェア・コンポーネントは、ネットワーク・アプリケーション・サーバ・ソフトウェア９６７、量子プラットフォーム・ルーティング・ソフトウェア９６８、または量子ソフトウェア（図９には例証せず）、あるいはその組合せを含む。
【0054】
仮想化レイヤ９７０は、抽象化レイヤを提供し、そこから、以下の例の仮想エンティティ、すなわち、仮想サーバ９７１、仮想ストレージ９７２、仮想プライベート・ネットワークを含む仮想ネットワーク９７３、仮想アプリケーションおよびオペレーティング・システム９７４、ならびに仮想クライアント９７５が提供されてよい。
【0055】
一例において、管理レイヤ９８０は、下で説明される機能を提供することができる。リソース・プロビジョニング９８１は、クラウド・コンピューティング環境内でタスクを実施するために利用されるコンピューティング・リソースおよび他のリソースの動的な調達を提供する。メータリングおよびプライシング９８２は、クラウド・コンピューティング環境内でリソースが利用されるときのコスト追跡を提供し、これらのリソースの消費に対して課金またはインボイス作成をする。一例において、これらのリソースは、アプリケーション・ソフトウェアのライセンスを含むことができる。セキュリティは、クラウド・コンシューマおよびタスクのアイデンティティ検証、ならびにデータおよび他のリソースへの保護を提供する。ユーザ・ポータル９８３は、コンシューマおよびシステム管理者にクラウド・コンピューティング環境へアクセスを提供する。サービス・レベル管理９８４は、要求されたサービス・レベルが満たされるように、クラウド・コンピューティング・リソースの割当ておよび管理を提供する。サービス・レベル合意（ＳＬＡ）の計画および履行９８５は、ＳＬＡに従って将来の要件が予想されるクラウド・コンピューティング・リソースの事前手配および調達を提供する。
【0056】
ワークロード・レイヤ９９０は、クラウド・コンピューティング環境がそのために利用されてよい機能性の例を提供する。このレイヤから提供することができるワークロードおよび機能の非限定的な例は、マッピングおよびナビゲーション９９１、ソフトウェア開発およびライフサイクル管理９９２、仮想クラスルーム教育配信９９３、データ解析処理９９４、トランザクション処理９９５、および量子状態準備ソフトウェア９９６を含む。
【0057】
本発明は、任意の可能な技術的詳細の統合レベルにおけるシステム、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せであってよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに遂行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読ストレージ媒体を含むことができる。コンピュータ可読ストレージ媒体は、命令実行デバイスによる利用のために命令を保持し、記憶することができる有形なデバイスであってよい。コンピュータ可読ストレージ媒体は、たとえば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、または上記の任意の好適な組合せであってよいが、これらに限定はされない。コンピュータ可読ストレージ媒体のより具体的な例の非網羅的リストはまた、ポータブルなコンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブルなコンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック（Ｒ）、フロッピ（Ｒ）・ディスク、命令がその上に記録されたパンチ・カードまたは溝の隆起構造などの機械的に符号化されたデバイス、および上記の任意の好適な組合せを含むことができる。コンピュータ可読ストレージ媒体は、本明細書で利用されるとき、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を伝播する電磁波（たとえば、光学ファイバ・ケーブルを通過する光パルス）、またはワイヤを通して伝送される電気信号などの、一過性の信号自体であると解釈されるべきではない。
【0058】
本明細書で説明されるコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体から、それぞれのコンピューティング／処理デバイスに、あるいは、たとえばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、またはワイヤレス・ネットワークあるいはその組合せのネットワークを介して外部コンピュータまたは外部ストレージ・デバイスに、ダウンロードされてよい。ネットワークは、銅伝送ケーブル、光学伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。コンピューティング／処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれのコンピューティング／処理デバイス内のコンピュータ可読ストレージ媒体に記憶するために、コンピュータ可読プログラム命令を転送する。本発明の動作を遂行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用の構成データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋、その他などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または類似のプログラミング言語などの手続き型プログラミング言語を含む、１つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードであってよい。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンド・アロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上かつ部分的にリモート・コンピュータ上で、あるいは完全にリモート・コンピュータまたはサーバ上で実行することができる。後者のシナリオにおいて、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通してユーザのコンピュータに接続することができる、または、接続が（たとえば、インターネット・サービス・プロバイダを使用してインターネットを通して）外部コンピュータに行われてもよい。いくつかの実施形態において、たとえば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル論理アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実施するために、電子回路を個人化するためのコンピュータ可読プログラム命令の状態情報を利用することによって、コンピュータ可読プログラム命令を実行することができる。
【0059】
本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して本明細書で説明される。フローチャート図またはブロック図あるいはその両方のブロック、ならびにフローチャート図またはブロック図あるいはその両方におけるブロックの組合せが、コンピュータ可読プログラム命令によって実装され得ることを理解することができる。これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行された命令が、フローチャートまたはブロック図あるいはその両方の１つもしくは複数のブロックにおいて指定された機能／動作を実装するための手段を作成するように、汎用コンピュータ、特殊目的コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されて、マシンを生み出すものであってよい。これらのコンピュータ可読プログラム命令はまた、命令がその中に記憶されたコンピュータ可読ストレージ媒体が、フローチャートまたはブロック図あるいはその両方の１つもしくは複数のブロックにおいて指定された機能／動作の態様を実装する命令を含む製造物品を含むように、コンピュータ可読ストレージ媒体に記憶されてよく、コンピュータ、プログラマブル・データ処理装置、または他のデバイスあるいはその組合せに、特定のやり方で機能するように指示することができる。コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行された命令が、フローチャートまたはブロック図あるいはその両方の１つもしくは複数のブロックにおいて指定された機能／動作を実装するように、コンピュータ実装プロセスを生み出すべく、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードされて、コンピュータ、他のプログラマブル装置または他のデバイス上で一連の演算動作を実施させてもよい。
【0060】
図におけるフローチャートおよびブロック図は、本発明のさまざまな実施形態によるシステム、方法、およびコンピュータ・プログラム製品の考え得る実装形態のアーキテクチャ、機能性、および動作を例証している。このことに関して、フローチャートまたはブロック図におけるブロックは、指定された論理的機能を実装するための１つもしくは複数の実行可能命令を含むモジュール、セグメント、または命令の一部を表現することができる。いくつかの代替実装形態において、ブロックに記した機能は、図に記した順序以外で行われてもよい。たとえば、連続して示された２つのブロックが、実際には実質的に同時に実行されてもよいし、またはブロックが、関与する機能性に応じて、時に逆の順序で実行されてもよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、指定された機能もしくは動作を実施する、または特殊目的ハードウェアとコンピュータ命令との組合せを遂行する、特殊目的ハードウェア・ベースのシステムによって実装されてもよいことにもまた留意することができる。
【0061】
本主題はコンピュータまたは複数のコンピュータあるいはその両方の上で動作するコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的なコンテキストにおいて上で説明されてきたが、当業者であれば、本開示がまた、他のプログラム・モジュールと組み合わせて実装され得ることを認めることができる。一般に、プログラム・モジュールは、特定のタスクを実施する、または特定の抽象データ型を実装する、あるいはその両方を行うルーチン、プログラム、コンポーネント、データ構造、その他を含む。その上、当業者であれば、本発明のコンピュータ実装方法が、シングル・プロセッサまたはマルチ・プロセッサ・コンピュータ・システム、ミニ・コンピューティング・デバイス、メインフレーム・コンピュータ、ならびにコンピュータ、ハンド・ヘルド・コンピューティング・デバイス（たとえば、ＰＤＡ、電話）、マイクロプロセッサ・ベースのまたはプログラマブルなコンシューマ用もしくは産業用エレクトロニクスなどを含む他のコンピュータ・システム構成を用いて実践され得ることを認識することができる。例証された態様はまた、通信ネットワークを通してリンクされたリモート処理デバイスによってタスクが実施される分散コンピューティング環境において実践されてもよい。しかしながら、本開示のすべてではなくともいくつかの態様は、スタンド・アロン・コンピュータ上で実践することができる。分散コンピューティング環境において、プログラム・モジュールは、ローカルおよびリモート両方のメモリ・ストレージ・デバイスに配置されてもよい。
【0062】
本出願で利用されるとき、「コンポーネント」、「システム」、「プラットフォーム」、「インターフェース」などの用語は、１つもしくは複数の具体的な機能性を備えたコンピュータに関連したエンティティまたは演算マシンに関連したエンティティを指すことができる、または含むことができる、あるいはその両方である。本明細書で開示されるエンティティは、ハードウェア、ハードウェアとソフトウェアとの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかであってよい。たとえば、コンポーネントは、プロセッサ上で動作するプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、またはコンピュータ、あるいはその組合せであってよいが、これらに限定はされない。例証として、サーバ上で動作するアプリケーションおよびそのサーバの両方が、コンポーネントであってよい。１つまたは複数のコンポーネントが、プロセスまたは実行スレッドあるいはその両方内に常駐することができ、コンポーネントは、１つのコンピュータ上にローカライズされても、または２つ以上のコンピュータ間に分散されても、あるいはその両方であってもよい。他の例において、それぞれのコンポーネントは、さまざまなデータ構造が記憶されたさまざまなコンピュータ可読媒体から実行することができる。コンポーネントは、１つまたは複数のデータ・パケット（たとえば、ローカル・システム、分散システムにおいて別のコンポーネントと相互作用する、またはインターネットなどのネットワークにわたって信号を介して他のシステムと相互作用する、あるいはその両方と相互作用する、あるコンポーネントからのデータ）を有する信号に従ってなど、ローカルまたはリモートあるいはその両方のプロセスを介して通信することができる。別の例として、コンポーネントは、プロセッサによって実行されるソフトウェアまたはファームウェア・アプリケーションによって動作する、電気回路または電子回路によって動作する機械部品によって提供される具体的な機能性を備えた装置であってもよい。そのようなケースでは、プロセッサは、装置の内部にあっても外部にあってもよく、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに別の例として、コンポーネントは、機械部品なしで電子コンポーネントを通して具体的な機能性を提供する装置であってもよく、ここで、電子コンポーネントは、電子コンポーネントの機能性を少なくとも部分的に授けるソフトウェアまたはファームウェアを実行するためのプロセッサまたは他の手段を含むことができる。一態様において、コンポーネントは、たとえば、クラウド・コンピューティング・システム内の仮想マシンを介して電子コンポーネントをエミュレートすることができる。
【0063】
加えて、「または」という用語は、排他的な「または」ではなく、包括的な「または」を意味することを意図している。すなわち、別段の指定がない限り、またはコンテキストから明らかでない限り、「ＸがＡまたはＢを用いる」は、自然な包括的順列のいずれかを意味することを意図している。すなわち、ＸがＡを用いる、ＸがＢを用いる、またはＸがＡおよびＢの両方を用いる場合、「ＸがＡまたはＢを用いる」は、上記の実例のいずれの下でも満たされる。その上、本明細書および添付の図面で利用されるとき、冠詞「ａ」および「ａｎ」は、別段の指定がない限り、または単数形を対象とすることがコンテキストから明らかでない限り、一般に「１つまたは複数」を意味するように解釈されるべきである。本明細書で利用されるとき、「例」という用語、または「例示的」という用語、あるいはその両方は、例、実例、または例証として役立つことを意味するために利用される。疑いを避けるために、本明細書に開示された主題は、そのような例によって限定はされない。加えて、「例」または「例示的」あるいはその両方として本明細書で説明されたいずれの態様または設計も、必ずしも他の態様または設計よりも好ましい、または有利であると解釈されるべきではなく、当業者に知られている同等の例示的な構造および技術を排除することも意味しない。
【0064】
本明細書で用いられるとき、「プロセッサ」という用語は、シングル・コア・プロセッサ、ソフトウェア・マルチスレッド実行能力を備えたシングル・プロセッサ、マルチ・コア・プロセッサ、ソフトウェア・マルチスレッド実行能力を備えたマルチ・コア・プロセッサ、ハードウェア・マルチスレッド技術を備えたマルチ・コア・プロセッサ、並列プラットフォーム、および分散共有メモリを備えた並列プラットフォームを含むがこれらに限定はされない、実質的にあらゆるコンピューティング処理ユニットまたはデバイスを指すことができる。さらに、プロセッサは、本明細書で説明された機能を実施するように設計された、集積回路、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラマブル・ロジック・コントローラ（ＰＬＣ）、複合プログラマブル・ロジック・デバイス（ＣＰＬＤ）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア・コンポーネント、またはこれらの任意の組合せを指すことができる。さらに、プロセッサは、空間使用量を最適化するために、またはユーザ機器の性能を高めるために、限定はしないが、分子および量子ドット・ベースのトランジスタ、スイッチ、およびゲートなどの、ナノ・スケール・アーキテクチャを活用することができる。プロセッサはまた、コンピューティング処理ユニットの組合せとして実装されてもよい。本開示において、「ストア」、「ストレージ」、「データ・ストア」、「データ・ストレージ」、「データベース」、およびコンポーネントの動作および機能性に関連する実質的にあらゆる他の情報ストレージ・コンポーネントなどの用語は、「メモリ・コンポーネント」、「メモリ」において具現化されるエンティティ、またはメモリを含むコンポーネントを指すために利用される。本明細書で説明されたメモリまたはメモリ・コンポーネントあるいはその両方は、揮発性メモリもしくは不揮発性メモリのいずれであってもよく、または揮発性および不揮発性メモリの両方を含むことができることを認識されたい。限定ではなく例証として、不揮発性メモリは、読み出し専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的なプログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（たとえば、強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリは、たとえば、外部キャッシュ・メモリとしての役割を果たすことができるＲＡＭを含むことができる。限定ではなく例証として、ＲＡＭは、シンクロナスＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、Ｓｙｎｃｈｌｉｎｋ ＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクト・ラムバスＲＡＭ（ＤＲＲＡＭ）、ダイレクト・ラムバス・ダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびラムバス・ダイナミックＲＡＭ（ＲＤＲＡＭ）などの多くの形態で利用可能である。さらに、本明細書のシステムまたはコンピュータ実装方法の開示されたメモリ・コンポーネントは、これらの、および任意の他の好適なタイプのメモリを含むことを意図するものの、これらを含むことに限定はされない。
【0065】
上で説明されたものは、システムおよびコンピュータ実装方法の例を含んでいるにすぎない。当然ながら、本開示を説明する目的のためにコンポーネントまたはコンピュータ実装方法のあらゆる考え得る組合せを説明することは可能ではないが、当業者であれば、本開示の多くのさらなる組合せおよび並べ替えが可能であることを認めることができる。さらに、「含む（includes）」、「有する（has）」、「所有する（possesses）」などの用語が詳細な説明、特許請求の範囲、付録および図面で利用される限りにおいて、そのような用語は、請求項において「含む（comprising）」が移行語として用いられるときに、用語「含む」が解釈されるのと同様なやり方で包括的なものとすることを意図している。
【0066】
さまざまな実施形態の説明は、例証の目的のために提示されてきたが、網羅的であることも、開示された実施形態に限定されることも意図していない。説明された実施形態の範囲および思想から逸脱することなく、多くの変更形態および変形形態が当業者には明らかになり得る。本明細書で利用された専門用語は、実施形態の原理、実用的な応用もしくは市場で見られる技術に対する技術的改善を最もよく解説するために、または他の当業者が本明細書で開示された実施形態を理解するのを可能にするように選ばれたものである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【国際調査報告】