(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-12-27
(54)【発明の名称】線形性の高い乗算器
(51)【国際特許分類】
G06G 7/16 20060101AFI20231220BHJP
G06G 7/163 20060101ALI20231220BHJP
【FI】
G06G7/16 510
G06G7/163
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023537574
(86)(22)【出願日】2021-12-14
(85)【翻訳文提出日】2023-06-26
(86)【国際出願番号】 EP2021085622
(87)【国際公開番号】W WO2022136017
(87)【国際公開日】2022-06-30
(32)【優先日】2020-12-21
(33)【優先権主張国・地域又は機関】EP
(81)【指定国・地域】
(71)【出願人】
【識別番号】323006688
【氏名又は名称】アナブリッド ゲーエムベーハー
(74)【代理人】
【識別番号】100127188
【氏名又は名称】川守田 光紀
(72)【発明者】
【氏名】ハイマン ラース
(72)【発明者】
【氏名】ウルマン ベルント
(72)【発明者】
【氏名】ケッペル ズィーベン
(57)【要約】
第1の入力電圧と第2の入力電圧との積を表す出力電流を生成するように構成される線形乗算器。第1の入力電圧の入力を受けて第1の組の差動電流を出力するように構成され、負帰還ネットワークを有する第1のトランスコンダクタンスステージと、第2の入力電圧の入力を受けて前記第2の入力電圧の予歪電圧を出力するように構成されると共に、それぞれ負帰還ネットワークを有する、少なくとも1つの第2のトランスコンダクタンスステージと、前記第1の組の差動電流のいずれか電流に対応するバイアス電流が供給されているときに、前記第2の入力電圧の前記予歪電圧に対応する電圧の入力を受けて第2の組の差動電流を出力するようにそれぞれ構成される、第3のトランスコンダクタンスステージのペアとを備える。
【選択図】
図4
【特許請求の範囲】
【請求項1】
第1の入力電圧と第2の入力電圧との積を表す出力電流を生成するように構成される乗算器であって、
第1の固定バイアス電流が供給されているときに前記第1の入力電圧の入力を受けて第1の組の差動電流を出力するように構成され、負帰還ネットワークを有する第1のトランスコンダクタンスステージと、
第2の固定バイアス電流が供給されているときに前記第2の入力電圧の入力を受けて前記第2の入力電圧の予歪電圧を出力するように構成されると共に、それぞれ負帰還ネットワークを有する、少なくとも1つの第2のトランスコンダクタンスステージと、
前記第1の組の差動電流のいずれか電流に対応するバイアス電流が供給されているときに、前記第2の入力電圧の前記予歪電圧に対応する電圧の入力を受けて第2の組の差動電流を出力するようにそれぞれ構成される、第3のトランスコンダクタンスステージのペアと、
前記第3のトランスコンダクタンスステージのペアのそれぞれからの前記第2の組の差動電流を組み合わせることによって出力電流を生成するように構成される結合ネットワークと、
を備える、乗算器。
【請求項2】
前記第1のトランスコンダクタンスステージは、前記第1の組の差動電流の各々に対して2つの電流出力を有し、
前記第1のトランスコンダクタンスステージは、前記第1の組の差動電流のそれぞれについて、前記2つの電流出力のうちの一方が、前記第1のトランスコンダクタンスステージの動作点における出力電流に対応する第1の基準電流から減算され、その結果生じる電流差が帰還抵抗を介して前記第1のトランスコンダクタンスステージの入力側にフィードバックされ、前記2つの電流出力うちの他方は前記第1のトランスコンダクタンスステージから出力するように構成される、
請求項1に記載の乗算器。
【請求項3】
前記第2のトランスコンダクタンスステージは各々、該第2のトランスコンダクタンスステージの出力側における一対の電流のそれぞれが、前記第2のトランスコンダクタンスステージの動作点における出力電流に対応する第2の基準電流から減算され、その結果生じる電流差がフィードバック経路の帰還抵抗を介して前記第2のトランスコンダクタンスステージの入力側へフィードバックするように構成され、
前記第2のトランスコンダクタンスステージは各々、前記フィードバック経路の間の電位差を、前記予歪電圧として出力するように構成される、
請求項1又は2に記載の乗算器。
【請求項4】
第2のトランスコンダクタンスステージの前記第2の固定バイアス電流は、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージのバイアス電流の範囲の中間に設定される、請求項1から3のいずれかに記載の乗算器。
【請求項5】
第2のトランスコンダクタンスステージのトランスコンダクタンスが、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージと実質的に等しい、請求項1から4のいずれかに記載の乗算器乗算器。
【請求項6】
第2のトランスコンダクタンスステージのトランスコンダクタンスが、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージが互いに同等である、請求項1から5のいずれかに記載の乗算器。
【請求項7】
第2のトランスコンダクタンスステージのゲインは、前記第2の入力電圧の前記予歪電圧の入力が、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージに、前記第2の組の差動電流を出力させるように設定され、ここで前記第2の組の差動電流は、前記第2の入力電圧の入力を受けて前記第2のトランスコンダクタンスステージのトランスコンダクタンスによって生成される差動電流の組に等しい、請求項1から6のいずれかに記載の乗算器乗算器
【請求項8】
第3のトランスコンダクタンスステージの各々は、第2のトランスコンダクタンスステージの前記第2の入力電圧の前記予歪電圧の入力を受けるように構成される、請求項1から7のいずれかに記載の乗算器乗算器。
【請求項9】
前記第1の入力電圧と前記第2の入力電圧との正確な代数積に対する出力電流の誤差を補償するための補償電圧を生成するように構成される誤差補償回路を備える、請求項1から8のいずれかに記載の乗算器。
【請求項10】
前記第2の入力電圧が入力され、第3の固定バイアス電流が供給されると、前記第2の入力電圧のスケーリングされた電圧を出力するように構成される少なくとも1つの第4のトランスコンダクタンスステージと、
第2のトランスコンダクタンスステージからの前記第2の入力電圧の前記予歪電圧に第1の係数を乗算し、第4のトランスコンダクタンスステージからの前記第2の入力電圧の前記スケーリングされた電圧に第2の係数を乗算し、前記乗算された予歪電圧と前記乗算されたスケーリング電圧とを加算することによって、前記第2の入力電圧の補償電圧を発生するように構成される、乗算加算ネットワークと、
を更に備え、
第3のトランスコンダクタンスステージの各々は、前記第2の入力電圧の前記補償された電圧を乗算加算ネットワークから入力するよう構成される、
請求項1から9のいずれかに記載の乗算器。
【請求項11】
請求項1から10のいずれかに記載の乗算器であって、
各トランスコンダクタンスステージは、バイアス電流をテール電流とするCMOSトランジスタの差動対で構成される、乗算器。
【請求項12】
CMOS技術で集積される、請求項1から11のいずれかに記載の乗算器。
【請求項13】
前記第1のトランスコンダクタンスステージはNMOSトランジスタで構成され、前記第2のトランスコンダクタンスステージ及び前記第3のトランスコンダクタンスステージはいずれもPMOSトランジスタで構成される、請求項11又は12に記載の乗算器。
【請求項14】
前記第1の入力電圧及び第2の入力電圧は、アナログ信号であるか、又はアナログ信号を表し、
前記第1の入力電圧及び前記第2の入力電圧の少なくとも一方は、アナログ信号のパルス幅変調から生じる信号であるか、又はそのような信号を表し、
前記第1の入力電圧及び前記第2の入力電圧の一方は、デジタル-アナログ変換器の基準信号を表す信号であるか又は又はそのような信号を表し、前記第1の入力電圧及び前記第2の入力電圧の他方は、デジタル-アナログ変換器のデジタル入力を表す信号であるか又は又はそのような信号を表す、
請求項1から13のいずれかに記載の乗算器。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書に開示される事項(以下、本開示と表記することがある)は、線形性の高い乗算器に関する。より具体的には、本開示は、入力電圧の積を表す出力電流を高精度で生成することができる乗算器の設計に関する。
【背景】
【0002】
乗算器は、2つのアナログ入力信号の積を出力信号として生成する汎用性の高い基本的な機能要素であり、可変利得増幅器、ミキサー、演算回路などに使用されている。バイポーラトランジスタを用いた集積型アナログ乗算器は、1968年にBarrie Gilbertによって初めて発表された。それ以来、ギルバートセルとも呼ばれるバイポーラトランジスタを用いたアナログ乗算器は、順調な発展の歴史をたどってきた。バイポーラ乗算器の精度は、バイポーラ差動段の非直線性を補償するために、入力信号のプリディストーションに基づいている。
【0003】
1970年代以降、MOS技術やCMOS技術に基づく集積回路が普及した。その利点は、特にエネルギー効率に優れたデジタル集積とスケーラビリティにある。高性能なアナログ回路もCMOS技術で集積することができる。アナログ回路のCMOS化が進むにつれ、バイポーラ技術で知られたギルバートセルと同等のものが求められるようになった。例えば、MOSFETが非常に低い電流密度で動作する場合、即ち閾値電圧VTH以下のゲート電圧で動作する場合、CMOSでギルバートセルを実現することができる。このような場合、MOSFETは弱反転で動作し、指数関数的な特性曲線を持つ。弱反転のMOSFETに基づくこのような乗算器は、少なくとも、帯域幅が狭く比較的不正確であり、デバイスからデバイスへの閾値電圧の変動による温度ドリフトの影響を受けるという欠点がある。MOSFETはバイポーラトランジスタのようなベース電流を持たないため、バイポーラ乗算器と同等の回路を使用して、入力信号を予め歪ませて非線形性を補償することはできない。
【0004】
そのため、ギルバート原理を用いた乗算器は、CMOS技術において高精度が要求される用途にはあまり使用されてこなかった。これは前述のように、CMOS差動段には理想的な予歪みがなく、十分な精度が得られないためである。このため、CMOS乗算器は、MOSFETが飽和動作している場合(VDS > VGS - VTH)は放物線特性(VGS
2に比例)、MOSFETが線形領域(VDS<VGS - VTH)の場合は線形項(VGS×VDS)に基づいている。
【0005】
以下では、CMOS差動段における非線形性の問題について説明する。この問題は重要である。なぜなら、CMOS技術によるギルバート型乗算器は、このようなCMOS差動段を含んでおり、CMOS差動段の非線形性は、乗算器全体の直線性、ひいては全体の精度に影響を及ぼすからである。
【0006】
図1は、CMOSトランジスタの差動段、すなわちCMOS差動対の回路図の一例である。
【0007】
図1において、I
biasはバイアス電流(テール電流またはコモン電流),V
xDCは平均コモンモード電圧,v
xは入力差動電圧を示し、プラス入力V
XinPとマイナス入力V
XinNに半分ずつ印加される。負荷として、各トランジスタのドレーンノードと電源電圧Vdd間にダミー電圧源があり、スイッチングシミュレーションで電流測定に使用された。
【0008】
以下、動作点としてvx = 0mV,バイアス電流としてIbias = 2μAを想定した例を考える。
【0009】
図2は、
図1に示す差動段の特性例を示す図であり、
図2(a)は電圧-電流伝達関数の例、
図2(b)はトランスコンダクタンス(transconductance)関数の例を示す。
【0010】
差動段の両分岐の電流を入力差動電圧に対してプロットした
図2(a)から明らかなように、差動段はダイナミックレンジが小さく、非線形の伝達関数、すなわち非線形の電圧-電流変換特性を有する。
図2(b)から明らかなように、差動段の両分岐の電流の差の微分であるトランスコンダクタンスGmは、動作点付近でピークを持つようになる。
【0011】
ギルバートセルの回路は、一定のバイアス電流を有するバイポーラ差動段の上に、さらに分岐ごとにバイポーラ差動段を積層して成る。最下段に配置されたバイポーラ差動段の入力電流から出力電流の変換が非線形になるため、非線形性が発生する。
図2(b)の高非線形トランスコンダクタンスGmが示すように、CMOS差動段でも同様の問題がある。
【0012】
積層差動段では、基本的に非線形性は、積層差動段のコモン電流が一定であると仮定した場合の入力差動電圧の変動(すでに
図2に示したとおり)と、入力差動電圧が一定であると仮定した場合のコモン電流の変動の、2つの影響によって引き起こされ得る。仮にCMOS差動段の電圧-電流伝達関数を線形化できたとしても、入力差動電圧が一定であれば、コモン電流を変化させたときに電流分布は正確に比例するのか、という疑問が残る。
【0013】
図3は、
図1に示す差動段のさらなる特性の例を示す図であり、
図3(a)は電流-電流伝達関数の例、
図3(b)は電流差の微分の関数の例を示す。
【0014】
図3(a)では、差動段の両分枝の電流をバイアス電流に対してプロットしている。これは、入力差動電圧をv
x = 100 mVと一定したシミュレーションの結果である。
図2(a),(b)から明らかなように、電圧-電流伝達関数の非線形性は既に高い。
図2(a),(b)では、入力差動電圧v
xを変化させ、I
bias = 2μAを一定に保っているが、
図3(a)ではコモン/テール電流I
biasを変化させている。注目すべきは、
図2(a)のv
x = 100 mVの動作点が、
図3(a)ではI
bias = 2μAで、ドレイン電流はI(V
mulP) = 1.87 μA,I(V
mulN) = 0.13 μAであることである。
図3(a)から、2つの分枝の電流が非常に直線的に変化することがわかる。
図2(b)と同様に,
図3(b)は、差動段の両ブランチの電流の差の微分を示している。公称バイアス電流を2 μAとすると,0.5 μAから4 μAの間で電流が8倍変化しても、微分値はわずか±5.8%しか変化しない(0.5μAでの微分値:- 0.88,2.0μA:- 0.86,4.0μA:- 0.83)。
【0015】
以上より、CMOS差動段、従ってCMOSベースのギルバート乗算器のあらゆる差動段は非線形性に悩まされることが理解でき、この非線形性は主に、非線形の電圧-電流伝達関数に起因し、出力電流と共通動作電流、すなわちテール電流またはバイアス電流の比例関係の非理想性にはあまり起因しないことが認識できる。
【0016】
そのため、乗算器、特にCMOS技術によるギルバート型乗算器の線形性には改善の余地がある。
【摘要】
【0017】
本願が開示する様々な実施形態は、上記の課題及び/又は問題点及び欠点の少なくとも一部を解決することを目的とする。
【0018】
より具体的には、本開示の目的は、線形性の高い乗算器、すなわち、高精度の乗算を実現できる乗算器、特に、CMOS技術によるギルバート型乗算器を提供することである。
【0019】
本開示の実施形態の様々な側面が、添付の特許請求の範囲に記載されている。
【0020】
本開示の例示的な捉え方の一つによれば、第1の入力電圧と第2の入力電圧との積を表す出力電流を生成するように構成される乗算器が提供される。この乗算器は、
第1の固定バイアス電流が供給されているときに前記第1の入力電圧の入力を受けて第1の組の差動電流を出力するように構成され、負帰還ネットワークを有する第1のトランスコンダクタンスステージと、
第2の固定バイアス電流が供給されているときに前記第2の入力電圧の入力を受けて前記第2の入力電圧の予歪電圧を出力するように構成されると共に、それぞれ負帰還ネットワークを有する、少なくとも1つの第2のトランスコンダクタンスステージと、
前記第1の組の差動電流のいずれか電流に対応するバイアス電流が供給されているときに、前記第2の入力電圧の前記予歪電圧に対応する電圧の入力を受けて第2の組の差動電流を出力するようにそれぞれ構成される、第3のトランスコンダクタンスステージのペアと、前記第3トランスコンダクタンスステージのペアのそれぞれからの前記第2の組の差動電流を組み合わせることによって出力電流を生成するように構成される結合ネットワークと、
を備える。
【0021】
このような構成により、トランスコンダクタンスに基づく、リニアライズ(線形化)された乗算器を提供することができる。具体的には、トランスコンダクタンス(例えばトランスコンダクタンスを構成する差動段など)の非線形性を補償することができる、線形化された電圧入力ユニットを実現することができる。
【0022】
上述の構成において、前記第1のトランスコンダクタンスステージは、前記第1の組の差動電流の各々に対して2つの電流出力を有してもよく、
【0023】
前記第1のトランスコンダクタンスステージは、前記第1の組の差動電流のそれぞれについて、前記2つの電流出力のうちの一方が、前記第1のトランスコンダクタンスステージの動作点における出力電流に対応する第1の基準電流から減算され、その結果生じる電流差が帰還抵抗を介して前記第1のトランスコンダクタンスステージの入力側にフィードバックされ、前記2つの電流出力うちの他方は前記第1のトランスコンダクタンスステージから出力するように構成されてもよい。
【0024】
このような構成とすることで、第1の電圧が入力される電圧入力部を線形化することができる。より具体的には、トランスコンダクタンスを構成する差動段などのトランスコンダクタンスの非線形性を補償することが可能な前記第1のトランスコンダクタンスステージにおいて、負帰還を実現することができる。
【0025】
上述の構成のいずれかにおいて、第2トランスコンダクタンスステージは各々、該第2のトランスコンダクタンスステージの出力側における一対の電流のそれぞれが、前記第2のトランスコンダクタンスステージの動作点における出力電流に対応する第2の基準電流から減算され、その結果生じる電流差がフィードバック経路の帰還抵抗を介して前記第2のトランスコンダクタンスステージの入力側へフィードバックするように構成されてもよい。
【0026】
第2トランスコンダクタンスステージは各々、それぞれ第2のトランスコンダクタンスステージの出力側における一対の電流のいずれかに対応する2つの前記フィードバック経路の間の電位差を、前記予歪電圧として出力するように構成されてもよい。
【0027】
このような構成とすることで、第2の電圧が入力される電圧入力部を線形化することができる。より具体的には、第2のトランスコンダクタンスステージにおいて負帰還を実現し、第2の入力電圧の予歪電圧を生成することが可能となる。この予歪電圧は、第3のトランスコンダクタンスステージのトランスコンダクタンスの(例えばトランスコンダクタンスを構成する差動段の)非線形性を補償することを可能とする。
【0028】
上述の構成のいずれかにおいて、第2のトランスコンダクタンスステージの前記第2の固定バイアス電流は、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージのバイアス電流の範囲の中間に設定されてもよい。
【0029】
加えて、又は代替的に、第2のトランスコンダクタンスステージのトランスコンダクタンスは、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージと実質的に等しくてもよい。
【0030】
加えて、又は代替的に、第2のトランスコンダクタンスステージのトランスコンダクタンスは、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージと、互いに同等であってもよい。
【0031】
加えて、又は代替的に、第2のトランスコンダクタンスステージのゲインは、前記第2の入力電圧の前記予歪電圧の入力が、前記第2のトランスコンダクタンスステージからの前記予歪電圧に基づく電圧が入力されるように構成された第3のトランスコンダクタンスステージに、前記第2の組の差動電流を出力させるように、ただし、前記第2の組の差動電流が、前記第2の入力電圧の入力を受けて前記第2のトランスコンダクタンスステージのトランスコンダクタンスによって生成される差動電流の組に等しくなるように、設定されてもよい。
【0032】
このような構成のいずれかを用いることにより、第2の電圧を入力するための電圧入力部の適切な線形化を実現するように、第2のトランスコンダクタンスステージを設計及び/又は動作させることができる。
【0033】
上述の構成のいずれかにおいて、第3のトランスコンダクタンスステージの各々は、第2のトランスコンダクタンスステージの前記第2の入力電圧の前記予歪電圧の入力を受けるように構成されてもよい。
【0034】
このような構成を用いることにより、シンプル且つ効果的に乗算器を線形化することができる。
【0035】
上述の構成のいずれかにおいて、前記乗算器は、前記第1の入力電圧と前記第2の入力電圧との正確な代数積に対する出力電流の誤差を補償するための補償電圧を生成するように構成される誤差補償回路を備えてもよい。
【0036】
加えて、又は代替的に、前記乗算器は、
前記第2の入力電圧が入力され、第3の固定バイアス電流が供給されると、前記第2の入力電圧のスケーリングされた電圧を出力するように構成される少なくとも1つの第4のトランスコンダクタンスステージと、
第2のトランスコンダクタンスステージからの前記第2の入力電圧の前記予歪電圧に第1の係数を乗算し、第4のトランスコンダクタンスステージからの前記第2の入力電圧の前記スケーリングされた電圧に第2の係数を乗算し、前記乗算された予歪電圧と前記乗算されたスケーリング電圧とを加算することによって、前記第2の入力電圧の補償電圧を発生するように構成される、乗算加算ネットワークと、
を更に備え、
第3のトランスコンダクタンスステージ30の各々は、第2の入力電圧の補償された電圧を乗算加算ネットワークから入力するよう構成されてもよい。
【0037】
このような構成により、誤差補償、ひいては線形化を改善した乗算器を実現することができる。
【0038】
上述の構成のいずれかにおいて、各トランスコンダクタンスステージは、バイアス電流をテール電流とするCMOSトランジスタの差動対で構成されてもよい。
【0039】
加えて、又は代替的に、前記乗算器は、CMOS技術で集積されてもよい。
【0040】
加えて、又は代替的に、前記第1のトランスコンダクタンスステージはNMOSトランジスタで構成されてもよく、前記第2のトランスコンダクタンスステージ及び前記第3のトランスコンダクタンスステージはいずれもPMOSトランジスタで構成されてもよい。
【0041】
このような構成によれば、CMOS技術に基づく乗算器の実装・集積が可能である。
【0042】
上述の構成のいずれかにおいて、前記第1の入力電圧及び第2の入力電圧は、アナログ信号であるか、又はアナログ信号を表してもよく、
【0043】
前記第1の入力電圧及び前記第2の入力電圧の少なくとも一方は、アナログ信号のパルス幅変調から生じる信号であるか、又はそのような信号を表してもよく、
【0044】
前記第1の入力電圧及び前記第2の入力電圧の一方は、デジタル-アナログ変換器の基準信号を表す信号であるか又は又はそのような信号を表してもよく、前記第1の入力電圧及び前記第2の入力電圧の他方は、デジタル-アナログ変換器のデジタル入力を表す信号であるか又は又はそのような信号を表してもよい。
【0045】
つまり乗算器は、アナログ乗算器、すなわちアナログによる構成、実現又はモードに基づく乗算器であってもよい(このとき第1の入力電圧及び第2の入力電圧は、アナログ信号であるか、又はアナログ信号を表す)。
【0046】
又は乗算器は、(部分的または完全に)デジタルアナログ乗算器であってもよい。すなわち(部分的または完全に)デジタル構成、実現又はモードに基づく乗算器であってもよい(このとき第1の入力電圧及び第2の入力電圧の少なくとも一方は、アナログ信号のパルス幅変調から生じる信号であるか、又はそのような信号を表す)。
【0047】
又は乗算器は、(部分的または完全に)デジタルアナログ乗算器であってもよい。すなわち(部分的または完全に)デジタル構成、実現又はモードに基づく乗算器であってもよい(このとき第1の入力電圧及び前記第2の入力電圧の一方は、デジタル-アナログ変換器の基準信号を表す信号であるか又は又はそのような信号を表し、前記第1の入力電圧及び前記第2の入力電圧の他方は、デジタル-アナログ変換器のデジタル入力を表す信号であるか又は又はそのような信号を表す)。
【0048】
このような構成を用いることにより、いずれも乗算器を、意図された使用や、基礎となるアプリケーション若しくは使用環境又は状況に適合させることが可能となり、それによって乗算器の適用性を高めることができる。
【0049】
この後、前述の例示的な実施形態の更なる発展及び/又は修正も開示される。
【図面の簡単な説明】
【0050】
以下、本願の開示事項を、添付図面を参照しながら非限定的な例を用いてより詳細に説明する。
【
図1】CMOSトランジスタの差動段、すなわちCMOS差動対の回路図の一例である。
【
図2】
図1に示す差動段の特性例を示す図であり、
図2(a)は電圧 - 電流伝達関数の例、
図2(b)はトランスコンダクタンス関数の例を示す。
【
図3】
図1に示す差動段のさらなる特性の例を示す図であり、
図3(a)は電流-電流伝達関数の例、
図3(b)は電流差の微分の関数の例を示す。
【
図4】ある実施形態に従う乗算器の回路図の一例を示す図である。
【
図5】ある実施形態に従う乗算器に適用される電圧入力ユニットの回路図の一例である。
【
図6】ある実施形態に従う乗算器に適用される別の電圧入力ユニットの回路図の一例である。
【
図7】ある実施形態に従う乗算器の回路図の別の例を示す図である。
【
図8】
図7の回路図に従う乗算器の、ある実施形態における変調特性の一例を示す図である。
【
図9】
図7の回路図に従う乗算器の、ある実施形態に従う動作プロセス又は信号フローの一例を示す。
【
図10】ある実施形態に従う乗算器の様々な部分のトランジスタ回路例を示す図である。
【
図11】ある実施形態による
図10のトランジスタ回路に従う乗算器の変調特性の一例を示す図である。
【
図12】ある実施形態による
図10のトランジスタ回路に従う乗算器の線形特性の一例を示す図である。
【
図13】ある実施形態による
図7の回路図に従う乗算器の第1の入力電圧に対する誤差特性の例を示す。
【
図14】ある実施形態による
図7の回路図に従う乗算器の第2の入力電圧に対する誤差特性の例を示す。
【
図15】ある実施形態に従う乗算器の回路図の更に別の例を示す図である。
【
図16】ある実施形態による
図15の回路図に従う乗算器の第1の入力電圧に対する誤差特性の例を示す。
【
図17】ある実施形態による
図15の回路図に従う乗算器の第2の入力電圧に対する誤差特性の例を示す。
【
図18】ある実施形態による
図15の回路図に従う乗算器の動作プロセスまたは信号フローの一例を示す。
【詳細説明】
【0051】
以下、本願の開示事項を、特定の非限定的な例であって現在想定される実施形態の例を参照しつつ説明する。当業者であれば、これらの開示事項は、決してこれらの例および実施形態に限定されるものではなく、より広範に適用され得ることを理解するであろう。
【0052】
以下の説明は、主に、特定の例示的な回路構造や実装形態、技術に関する非限定的な例や実施形態として使用される仕様に注意を向けていることに留意されたい。このような説明は、開示された非限定的な例や実施形態との文脈でのみ使用されるだけであり、当然ながら、本明細書の開示事項をいかなる形であれ限定するものではない。むしろ、本明細書に記載される内容及び/又は本明細書に記載される実施形態が適用される限り、任意の他の回路構造、実装形態及び技術が同様に利用され得る。
【0053】
以下、本願で開示されるいくつかの側面の様々な例や実施形態が、いくつかの変形例及び/又は代替案を用いて説明される。一般に、具体的なの必要性や制約に従って、記載された様々な形態及び/又は代替例の全てが単独で、又は考えられる任意の組み合わせで(各種形態及び/又は代替例の個々の特徴の組み合わせも含めて)提供され得ることに留意されたい。本明細書において、「備える」や「有する」「含む」という語句は、記載された例及び実施形態が言及された特徴のみからなると限定するものではないと理解されたい。そのような例及び実施形態は、言及されていない構造やユニット、モジュール、ネットワーク等も備えることができる。
【0054】
図面において、個々のブロック又は実体を相互接続する線や矢印は、一般に、その間の動作上の結合を例示することを意味し、この結合は、一方では実装に依存せず、他方では、図示しない任意の数の中間機能ブロック又は実体からなることもある、物理的及び/又は論理的結合であってもよいことに注意されたい。
【0055】
本開示の実施形態によれば、一般論として、高い線形性を有する乗算器、すなわち、高精度の乗算を実現できる乗算器、特にCMOS技術におけるギルバート型乗算器が提供される。
【0056】
以下、トランスコンダクタンスについて言及する場合、これは、デバイス、ユニット又は要素の出力部を通る電流と、当該デバイス、ユニット又は要素の入力部の電圧とを関連付ける電気特性としてのトランスコンダクタンス(すなわち、抵抗の逆数)を意味することができ、又は、トランスコンダクタンス特性(すなわち、トランスコンダクタンス関連伝達関数)を示す構造手段(例えば、デバイス、ユニット又は要素)としてのトランスコンダクタンス素子を意味することができる。また、トランスコンダクタンスステージとは、その入力部の電圧がその出力部で電流に変換されるようなトランスコンダクタンスを含む構造手段、すなわちトランスコンダクタンス特性又は素子を含む構造手段を指す。
【0057】
図4は、ある実施形態に従う乗算器の回路図の一例を示す図である。
図4に示す乗算器は、トランスコンダクタンスに基づくアナログ乗算器であり、別の言葉で表現すれば、ギルバート原理に基づくアナログ乗算器(すなわち、ギルバート型乗算器)である。
【0058】
図4に示すように、乗算器1Aはアナログ乗算器であり、第1の入力電圧v
xと第2の入力電圧v
yの積を表す出力電流i0を生成するよう構成されている。
【0059】
ギルバート原理によれば、乗算器1Aについて、一般に次のように述べることができる。第1のユニットにおいて、第1の入力電圧v
xは、トランスコンダクタンスG11で電流変化i
1に変換される。ここで、トランスコンダクタンスG11は、一定のバイアス電流I
bias1で動作する。この電流変化に、(トランスコンダクタンスG2B/G2B'の)一定のバイアス電流I
bias2Bが加えられ、バイアス電流としてトランスコンダクタンスG2BおよびG2B'に供給される。G2Bは電流変化i
1の正方向の部分(すなわち、正またはプラス出力部の出力電流、例えば
図2(a)のI(V
mulP)に対応)を受け取り、G2B'は電流変化i
1の負方向の部分(すなわち、負またはマイナス出力部の出力電流、例えば
図2(a)のI(V
mulN)に対応)を受け取る。第2の入力電圧v
yは、両極性で、トランスコンダクタンスG2A/G2A'を有する第2のユニットに印加される。トランスコンダクタンスG2A/G2A'は、それぞれ一定のバイアス電流I
bias2Aで動作する。第2の入力電圧v
yの予歪電圧である電圧v
dは、トランスコンダクタンスG2B/G2B'で電流変化i2に変換される。トランスコンダクタンスG2B/G2B'は、電流変化i
1、のそれぞれの部分に対応するバイアス電流でそれぞれ動作する。トランスコンダクタンスG2BとG2B'の出力電流変化i2(それぞれi
1のような一対の差動電流である)は、減算で結合され、結果として入力電圧v
xとv
yの積に比例する電流i0を形成する。
【0060】
図4に示すように、乗算器1Aは、(トランスコンダクタンスG11を有する)第1のトランスコンダクタンスステージ10を備える。第1のトランスコンダクタンスステージ10には第1の入力電圧v
xが入力され、第1の固定バイアス電流I
bias1が供給されると、第1の差動電流i
1のペアを出力するように構成される。第1のトランスコンダクタンスステージ10は負帰還ネットワークを有する(FBで示す)。乗算器1Aは更に、(トランスコンダクタンスG2A又はG2A'を有する)第2のトランスコンダクタンスステージ20のペアを備える。これらの各ステージには第2の入力電圧v
yが入力され、第2の固定バイアス電流I
bias2Aが供給されると、第2の入力電圧v
yの予歪電圧v
dを出力するように構成される。第2のトランスコンダクタンスステージ20は各々、負帰還ネットワークを有する(FBで示す)。乗算器1Aは更に、(トランスコンダクタンスG2B又はG2B'を有する)第3トランスコンダクタンスステージ30のペアを備える。これらの各ステージは、第2の入力電圧の予歪電圧v
d(
図4の例では予歪電圧v
dそのもの)が入力され、第1の差動電流i
1のペアのいずれかの電流に対応するバイアス電流が供給されると、第2の差動電流i2のペアを出力するよう構成される。乗算器1Aは更に、第3トランスコンダクタンスステージ30のペアのそれぞれからの第2の差動電流i2のペアを組み合わせることによって出力電流i0を生成するように構成される結合ネットワーク(40)を備える。
【0061】
上述のトランスコンダクタンスG11や、G2A及びG2A'、G2B及びG2B'のそれぞれは、すなわちトランスコンダクタンスステージのトランスコンダクタンス素子の内部トランスコンダクタンス特性は、基本的に
図2(b)のGmに相当する。
【0062】
図4の例示的な回路構成は第2トランスコンダクタンスステージ20のペアを備えるが、その出力に対応する電圧、すなわち予歪電圧v
dが、それぞれ対応する符号又は極性で2つのトランスコンダクタンスステージ30に印加される場合、第2トランスコンダクタンスステージの数は1つで十分であることに注意されたい。
【0063】
図4の例示的な回路構成において、各トランスコンダクタンスステージは、それぞれのバイアス電流を共通/テール電流とするCMOSトランジスタの差動対のような差動対で構成することができる。従って、トランスコンダクタンスステージ10や20、30の各々は、すなわちトランスコンダクタンスG11、G2A/G2A'、G2B/G2B'の各々は、
図1の回路構成に従って実現されることができる。
【0064】
図4から明らかなように、乗算器1Aは、第1の入力電圧v
xを入力するための線形電圧入力ユニットを備える。これは第1のトランスコンダクタンスステージ10に相当する。乗算器1Aはまた、第2の入力電圧v
yを入力するための線形電圧入力ユニットを備える。これは、少なくとも1つの第2のトランスコンダクタンスステージ20と、各第3のトランスコンダクタンスステージ30との組み合わせに相当する。すなわち、電圧入力ユニットの全体的な伝達関数は線形化されているが、
図2(b)から明らかなように、それらの内部トランスコンダクタンス特性(すなわち、トランスコンダクタンスG11、G2A/G2A'、G2B/G2B')は非常に非線型である。
【0065】
以下では、本開示による電圧入力ユニットの線形化、すなわちその全体的な伝達関数またはトランスコンダクタンス特性について、説明する。
【0066】
図5は、ある実施形態に従う乗算器に適用される電圧入力ユニットの回路図の一例である。
図5に示す電圧入力ユニット15は、負帰還ネットワークを有するトランスコンダクタンスステージを表しており、
図4の乗算器における第1のトランスコンダクタンスステージ10として用いることができる。
【0067】
図5に示すように、トランスコンダクタンスG11は正負の出力に並列出力が与えられ、同じ電流、すなわち+i
1または-i
1が出力される。同一の正負の電流が出力される回路はカレントコンベヤと類似している。これら同一の電流は例えばCMOS技術によるカレントミラーで実現することができる。各出力電流、すなわち +i
1と -i
1は、互いに減算することで、基準電流I
bias1oと比較される。基準電流I
bias1oは、動作点、例えば入力差動電圧が0のときの電流i
1と同じ量である。
【0068】
入力差動電圧v1が印加されると、トランスコンダクタンスG11の出力には、i1とIbias1oが合成され、電圧スイングが発生する。これにより,帰還抵抗Rfbに電流が流れ、入力抵抗Rinと合わせて負帰還を生じる。
【0069】
第2の同一出力の電流が評価されるため、トランスコンダクタンスG11の出力電圧は、一次的には重要ではない。しかし、トランスコンダクタンスG11は反転電圧増幅器と見なすことができる。反転回路のトランスコンダクタンスを計算するために、I
bias1o-i
1によって発生する電流差を、帰還抵抗R
fbおよび入力抵抗R
inを介して入力v
1に流すことがでる。トランスコンダクタンスG11における直接入力差動電圧、すなわち電圧v
dは、負帰還によって小さな値に調整されるので、入力抵抗R
inが全体のトランスコンダクタンスを決める。負帰還のために、結果として得られる全体のトランスコンダクタンスは、トランスコンダクタンスステージの差動対(
図2(b)のGmに相当)のトランスコンダクタンスにほとんど依存しない。従って、非常に非線形なGmによる差動段の電圧制御によって引き起こされる非線形性は、負帰還によって払拭されるか、少なくとも大幅に緩和されることになる。
【0070】
従って、ユニット15、及びその全体的な伝達関数又はトランスコンダクタンス特性、すなわち電流 - 電圧伝達関数(すなわちv
1又はv
xからi
1への変換)は、
図5の例示的な回路構成で線形化することがでる。
【0071】
図6は、ある実施形態に従う乗算器に適用される別の電圧入力ユニットの回路図の一例である。
図6に示す電圧入力ユニット25は、負帰還ネットワークを有するトランスコンダクタンスステージとそれに続くトランスコンダクタンスステージ(負帰還ネットワークなし)の結合を表しており、
図4の乗算器における第2および第3のトランスコンダクタンスステージ20、30の組み合わせとして使用することができる。
【0072】
図6に示すように、2つのトランスコンダクタンスステージが連結されて使用されている。これらトランスコンダクタンスG2A、G2Bが同じ特性を持つことが特徴である。同じ特性を持つとは、前段のトランスコンダクタンスステージのトランスコンダクタンスが、後段のトランスコンダクタンスステージのトランスコンダクタンスと少なくとも実質的に等しいことを意味する、又はそのような構成を含むことができる。ここで、後段のトランスコンダクタンスステージには、前段のトランスコンダクタンスステージからの(予め歪まされた)電圧に基づいて電圧が入力されるように構成されている。
【0073】
加えて、又は代替的に、同じ特性を持つとは、前段のトランスコンダクタンスステージと、前段のトランスコンダクタンスステージからの(予め歪まされた)電圧に基づいて電圧が入力されるように構成されている後段のトランスコンダクタンスステージとが、互いに一致することを意味する、又はそのような構成を含むことができる。このような特性の等価性は、G2AとG2Bの2つの入力部又はステージを物理レイアウトで並べて配置することによって達成することができ、更にはトランジスタをいわゆるクアッドレイアウト(quad layout)やインターディジテッドレイアウト(inter-digitated layout)で一緒に配置することによって達成することができる。
【0074】
図5の場合と同様に、トランスコンダクタンスG2Aの出力電流、すなわち +i
2Aまたは -i
2Aを、基準電流I
bias2oと互いに引き算することで比較する。基準電流I
bias2oは、動作点、例えば入力差動電圧が0のときの電流i2Aと同じ量である。入力差動電圧v
in2が印加されると、トランスコンダクタンスG2Aの出力には、i2とI
bias2oが合成され、電圧スイングが発生する。これにより,帰還抵抗R
fbに電流が流れ、入力抵抗R
inと合わせて負帰還を生じる。
【0075】
トランスコンダクタンスG2Aは、一定のバイアス電流I
bias2Aで動作する。(すなわち一定のバイアス電流I
bias2Aが供給される)。バイアス電流I
bias2Aは、好ましくは、後段のトランスコンダクタンスG2Bのバイアス電流、すなわち可変信号入力電流i
in2の動作範囲の中間になるように選択される。またバイアス電流I
bias2Aは、信号入力i
in2の非線形性を最小限に抑えるように選択できる。この非線形性は、
図5に示したような線形トランスコンダクタンスステージから来るときにすでに低くなっている。
【0076】
同時に、トランスコンダクタンスG2Aのゲインは∞より著しく小さくなるように選択することが好ましい。これは、その直接入力におけるトランスコンダクタンスG2A周りのフィードバックにより、電圧v
dが、トランスコンダクタンスG2BにおいてトランスコンダクタンスG2Aと同じ電流を生成するように設定されるようにするためである。すなわち、i2A = i2Bとなるように電圧v
dが設定されるようにするためである。通常のオペアンプ回路では、ゲイン、より正確には入力差動段のGmをできるだけ高く設定し、電圧ゲインを理想的には∞としてv
dを最小にし、最高の線形性を得ることとする。しかしここでは、入力差動電圧V
in2の入力レベルで十分な線形性を得るために、v
dを最小化する程度の大きさのゲインを選択すればよい。
図6を参照すると、第2トランスコンダクタンスステージのトランスコンダクタンスG2Aおよび第3トランスコンダクタンスステージのトランスコンダクタンスG2Bは、第2及び第3トランスコンダクタンスステージ間の相互整合を可能にするためには高過ぎないよう方がよく、十分に低いものを選ぶ必要があると言える。より具体的には、第2及び第3のトランスコンダクタンスステージの入力差動段のGmは、そのトランジスタのVgs-Vthが小さすぎないよう選択されるべきである。つまり、2つのトランスコンダクタンスステージのトランジスタ間のVthのミスマッチが、第2及び第3のトランスコンダクタンスステージの間の相互整合に影響しないように(少なくとも過度に又は過剰に影響しないように)、Vgs-Vthが小さすぎないよう選択されるべきである。
【0077】
従って、トランスコンダクタンスG2Bは、前段のトランスコンダクタンスG2Aのネガティブフィードバック(負帰還)によるプリディストーション(予歪)によって線形化されたトランスコンダクタンスステージを表す。
【0078】
従って、トランスコンダクタンスG2Aは、vin2にIbias2Aを乗算する乗算器とみなすことができる。(利得が調整可能な増幅器ともいえる。)Ibias2Aは一定で、vin2のみ変化しうる。帰還抵抗Rfbと入力抵抗Rinによる負帰還によって、線形化が達成され、vdはそれに応じて歪む。そして、トランスコンダクタンスG2Bで可変電流iin2を予歪された電圧vdで処理することにより、電圧と可変電流の乗算が実現される。従って、非常に非線形なGmによる差動段の電圧制御で生じる非線形性は、先行する差動段とその負帰還によるプリディストーションにより、払拭するか少なくとも大幅に軽減させることがでる。
【0079】
また従って、ユニット25及びその全体的な伝達関数又はトランスコンダクタンス特性、つまり電流-電圧伝達関数(すなわちv
in2又はv
yからi2Bへの変換)は、
図6の例示的な回路構成で線形化することができる。すなわち、トランスコンダクタンスG11のトランスコンダクタンスステージの上にスタックされる、トランスコンダクタンスG2Bのトランスコンダクタンスステージは、電圧駆動の非線形性を補償する(予)歪み電圧で駆動されるという点で線形化することができる。
【0080】
図7は、ある実施形態に従う乗算器の回路図の別の例を示す図である。
図4に示す乗算器と同様に、
図7に示す乗算器は、トランスコンダクタンスに基づくアナログ乗算器であり、別の言葉で表現すれば、ギルバート原理に基づくアナログ乗算器(すなわち、ギルバート型乗算器)であり、第1の入力電圧v
xと第2の入力電圧v
yの積を表す出力電流i0を生成するよう構成されたアナログ乗算器である。
【0081】
図7に示すように、乗算器1Bは、
図4の乗算器1Aと同様の基本構成を有する。すなわち乗算器1Bは、第1トランスコンダクタンスステージ10、一対の第2トランスコンダクタンスステージ20、一対の第3トランスコンダクタンスステージ30、及び結合ネットワーク40を備え、これらは
図4に関連して説明したものと同一又は同等の機能及び構成を有する。従って、その詳細な説明は省略される。
【0082】
より具体的には、乗算器1Bは、第1トランスコンダクタンスステージ10に
図5に示すようなリニアライズ電圧入力ユニット15を採用し、第2トランスコンダクタンスステージ20と第3トランスコンダクタンスステージ30の両組にそれぞれ
図6に示すような線形化電圧入力ユニット25を採用した構成である。他の言葉で述べると、スタック型(又はカスケード型)トランスコンダクタンスの第1段(前段)のための
図5のリニアライズトランスコンダクタンスは、
図6のリニアライズトランスコンダクタンスユニットのような、可変電流で駆動されるスタック型(又はカスケード型)トランスコンダクタンスの第2段(次段)に接続されている。従って、詳細説明のために、
図4の説明に加えて、
図5および
図6の説明を参照することができる。
【0083】
乗算器1Bの機能を簡単に説明すると以下のようになる。乗算器1Bは、2つの入力電圧、すなわちvxとvyを有する。入力電圧vxは、リニアライズトランスコンダクタンスG11によって電流ixに変換され、積形成の第2因子として、バイアス電流としてトランスコンダクタンスG2BとG2B'にそれぞれ反対の符号で(すなわち正と負で)供給される。動作点調整のため、電流Ibias2Bが可変電流ixに加えられる。乗算ステージG2B及びG2B'は、予歪ステージG2A及びG2A'によって制御される。予歪ステージG2A及びG2A'は、それぞれトランスコンダクタンスG2B及びG2B'に電圧vdを供給し、乗算ステージの、リニアライズされたvy制御を可能とする。トランスコンダクタンスステージG2BとG2B'の入力におけるvdは同一であるため、トランスコンダクタンスステージG2A'は省くこともでき、トランスコンダクタンスステージG2Aで生成した電圧vdを、トランスコンダクタンスステージG2Bだけでなく、トランスコンダクタンスステージG2B'にも供給してもよい。
【0084】
図8は。ある実施形態による
図7の回路図に従う乗算器の変調特性(すなわち信号の変化)の一例を示す図である。
【0085】
y軸の値はトランスコンダクタンスステージG2BとG2B'の正負出力の電流である。第2入力電圧vyをx軸にプロットし、vx = 0とvy > 0のときの角度の二等分線上に動作点(operation point)をマークしている。
【0086】
第1象限はy+ > 0の電流成分、第4象限はy- <0の電流成分である。v
x > 0の場合,トランスコンダクタンスステージG2B'の動作線(operation line)は絶対値が大きくなり(i
x+y+, i
x+y-),トランスコンダクタンスステージG2Bの動作線は絶対値が小さくなる(i
x-y+, i
x-y-)。積を計算するには、
図7に示すように、電流i
x+y+をi
x-y-に接続し、電流i
x-y+をi
x+y-に接続し、互いに引き算する。
【0087】
従って、結合ネットワーク40は、それぞれの電流(又は差動電流)を適切に組み合わせることによって、(第1の入力電圧と第2の入力電圧の積を表す)出力電流を生成するように構成され得る。すなわち、それぞれの電流を運ぶ信号線を適切に接続することによって、これらの電流が(暗黙のうちに)加算又は減算される。また、差動電流を組み合わせる際、出力としてユニポーラ(単極)の出力電流を生成しようとする場合には、組み合わせネットワーク40によって差動-ユニポーラ変換が行われることになる。従って、組み合せネットワーク40は、減算演算(A-B)によって、出力電流を生成することができる。ここで引く値(B)は、第3のトランスコンダクタンスステージ(ただし第1のトランスコンダクタンスステージの出力信号の負に向いた部分(すなわちネガティブ出力部又は-出力部の出力電流)によって動作し、またそのような電流が供給される)の出力電流の正に向いた部分(すなわちポジティブ出力部又は+出力部の出力電流)と、第3のトランスコンダクタンスステージ(ただし第1のトランスコンダクタンスステージの出力信号の正に向いた部分(すなわちポジティブ出力部又は+出力部の出力電流)によって動作し、またそのような電流が供給される)の出力電流の負に向いた部分(すなわちネガティブ出力部又は-出力部の出力電流)との結合によって得られる。また、引かれる値(A)は、第3のトランスコンダクタンスステージ(ただし第1のトランスコンダクタンスステージの出力信号の負に向いた部分(すなわちネガティブ出力部又は-出力部の出力電流)によって動作し、またそのような電流が供給される)の出力電流の負に向いた部分(すなわちネガティブ出力部又は-出力部の出力電流)と、第3のトランスコンダクタンスステージ(ただし第1のトランスコンダクタンスステージの出力信号の正に向いた部分(すなわちポジティブ出力部又は+出力部の出力電流)によって動作し、またそのような電流が供給される)の出力電流の正に向いた部分(すなわちポジティブ出力部又は+出力部の出力電流)との結合によって得られる。
【0088】
図9は、
図7の回路図に従う乗算器の、ある実施形態に従う動作プロセス又は信号フローの一例を示す。すなわち
図9は、ある実施形態に従う、リニアライズされた乗算器の動作プロセス又は信号フローを示す。
【0089】
図9に示す概略図は、
図7の回路図に従う乗算器の動作、すなわちその動作プロセス(すなわち乗算器の動作方法)又は信号フローを示すものである。示された動作は、乗算器及びその要素がどのように動作するかに関して前に説明したことの単なる例示であるため、
図9の内容は、
図7(並びに
図4~
図6)と共に上記の説明を参照すれば、詳細な説明を省略しても、当業者に自明であろう。
【0090】
一例として
図7を参照すると、ステージ10は、リニアライズトランスコンダクタンスを用いて第1の入力電圧を電流に変換し、ステージ20は、それぞれ、リニアライズトランスコンダクタンスを用いて第2の入力電圧を予歪した電圧に変換する。ステージ10からの電流は、上側のステージ30の第1トランスコンダクタンスのバイアス電流から減算される。上側ステージ30はまた、入力電圧として上側のステージ20からの予歪電圧を使用する。ステージ10からの電流は、下側のステージ30の第2トランスコンダクタンスのバイアス電流に加算される。下側ステージ30はまた、入力電圧として下側のステージ20からの予歪電圧を使用する。そして結合ネットワーク40は、第1および第2のトランスコンダクタンスからの出力、すなわち上段30からの出力及び下段30からの出力を結合する。
【0091】
図10は、ある実施形態に従う乗算器の様々な部分のトランジスタ回路例を示す図である。
図10に示すトランジスタ回路はいずれも、単独で実装又は製品化することができ、又は、本明細書に例示する乗算器1A、1B、1Cのいずれかのような乗算器に実装することができる。
【0092】
図10に示すように、乗算器の各部は、CMOSトランジスタで実現することができる。
図10では、
図7と同じ参照数字が使用されているが、それらは、乗算器の対応するステージ又はユニットとして機能する要素を示している。
図7に示すような乗算器に組み込まれた場合の個々の要素の間の関係又はつながりは、相互に対応する信号の呼称から明らかに理解できるだろう。例えば、第1トランスコンダクタンスステージとして機能する要素10の電流I(V
MxP)とI(V
MxN)は、第3トランスコンダクタンスステージとして機能する要素30に電流として供給され、第2トランスコンダクタンスステージとして機能する要素20の電圧V
とV
YinNG2は、第3トランスコンダクタンスステージとして機能する要素30に電圧として、それぞれ入力されている。
【0093】
(
図10に示す要素の組み合わせから構成される)乗算器が、低い供給電圧で動作するために、第1のトランスコンダクタンスステージ10、すなわちトランスコンダクタンスG11の差動対は、NMOSトランジスタ、すなわちNMOS入力ステージ又は入力部分で構築される。また、第2および第3トランスコンダクタンスステージ20及び30、すなわちトランスコンダクタンスG2A、G2A'、G2B及びG2B'の差動対は、それぞれPMOSトランジスタ、すなわちPMOS入力ステージ又は入力部分で構築されている。カレントミラーや負荷は、ここではトランジスタレベルでは実現されておらず、電圧が0Vのダミー電圧源で実現されている。これらのダミー電圧源はV
M...で表されている。ダミー電圧源は、電流制御電流源I(V
M...)を制御する各電流を測定するために使用される。例えば、V
MxPとV
MxNは、第1のトランスコンダクタンスG11の電流を測定する。これらの電流は、トランスコンダクタンスG2BのI(V
MxN)とトランスコンダクタンスG2B'のI(V
MxP)で再現される。トランジスタレベルでは、この機能をカレントミラーで実現することができる。
【0094】
第1のトランスコンダクタンスステージ10において、第1のトランスコンダクタンスG11は、第1の入力電圧vxを処理する。電圧vxは、VXinPおよびVXinNとして、トランスコンダクタンスG11の入力に印加される。まず、第1のトランスコンダクタンスG11で生成された電流は、トランスコンダクタンスG2B'とG2Bのテール電流を制御するために使用される。すなわち出力電流として使用される。次に、第1のトランスコンダクタンスG11で生成された電流は、負帰還を実現するために、バイアス電流源Ibias×Igain/2と比較される。係数Igainは、第1のトランスコンダクタンスG11の利得、ひいては負帰還のレベルを調整するために使用され、第1のトランスコンダクタンスG11の線形化(リニアライズ)のレベルを制御する。
【0095】
第2及び第3のトランスコンダクタンスステージ20及び30において、トランスコンダクタンスG2A'及びG2B'のゲートノードVYinNG及びVYinPGは、ワイヤ上のラベルを介して互いに接続されている。トランスコンダクタンスG2A及びG2BのゲートノードVYinNG2及びVYinPG2も同様である。トランスコンダクタンスG2A'とG2Aは、負帰還ネットワークを通じて差動段の入力ノードに電圧を生成し、これによって、マッチングしたトランスコンダクタンスG2B'とG2Bに、第2の入力電圧vyに比例する差動電流が発生する。第1のトランスコンダクタンスステージ10によって制御される、トランスコンダクタンスG2B'、G2Bの動作電流は、第1の入力電圧vxに比例するので、トランスコンダクタンスG2B'、G2Bにおいて入力電圧vx、vyの乗算が効率的に行われる。そして結合ネットワーク40において、トランスコンダクタンスG2B'及びG2Bの差動電流の結果が、電流制御電圧源CCVS1~CCVS4を用いて正しい符号で結合され、乗算結果VOUTを得る。
【0096】
図11は、ある実施形態による
図10のトランジスタ回路に従う乗算器の変調特性の一例、すなわちトランジスタシミュレーションの結果を示す図である。
【0097】
図11に示すように、第2入力電圧v
yをx軸にとり、第1入力電圧v
xをパラメータとして100mV単位で変化させている。直線と、v
y = ±400mVにおける等間隔(equidistant)のyセクションとは、
図10に示した実装における乗算器の精度を示している。
【0098】
小さな数値の乗算、すなわちμAのオーダーの電流の乗算により、
図10に示すように、電流制御電圧源を有する乗算器のモデルではnVオーダーの小さな数値が発生するが、実際のトランジスタ回路ではかなり大きな電圧レベルが発生する。
【0099】
図12は、ある実施形態による
図10のトランジスタ回路に従う乗算器の線形特性の一例、すなわちトランジスタシミュレーションの結果を示す図である。
【0100】
図12に示すように、
図10に示した構成における乗算器の線形性は、特性曲線のプロット導出から認識することができる。0.5μでは導関数が正確に等距離にあり、v
y = 270mV,v
x = 400mVのレベル(つまり上のマーカー)でも、導関数の公称値2.00μからの偏差は0.5%未満であり、1.991μである。v
y = 300mV、v
x = 100mV(つまり下のマーカー)のレベルでは、導関数は偏差を全く示さず、500nの公称値に位置し、この点でエラーは存在しない。
【0101】
以上説明したように、
図4、
図7または
図9の回路構成で、線形性が向上した乗算器、特にCMOS技術によるギルバート型乗算器を実現することができる。しかし、以下に説明するように、線形性を更に向上させることも可能である。
【0102】
トランスコンダクタンスG2B及びG2B'をトランスコンダクタンスG2A及びG2A'によって線形化する場合、すなわち
図6及び
図7に示すように電圧入力ユニット25を設ける場合、トランスコンダクタンスG2A/G2A'が形成する電圧v
dは、その入力における電圧v
dを電流i
x-y+及びi
x-y+に変えるトランスコンダクタンスG2B/G2B'の逆関数と正確に一致すると仮定されている。しかしこの仮定は、トランスコンダクタンス素子G2Bのトランスコンダクタンス特性Gmがバイアス電流I
bias2B-i
xに正確に比例し、トランスコンダクタンス素子G2B'のトランスコンダクタンス特性Gmがバイアス電流I
bias2B+i
xに正確に比例して初めて成立する。トランスコンダクタンスG2A/G2Aの有限増幅により、望ましい逆関数からずれる可能性も存在する。
【0103】
図13は、ある実施形態による
図7の回路図に従う乗算器の第1の入力電圧に関する誤差特性の例を示し、
図14は、ある実施形態による
図7の回路図に従う乗算器の第2の入力電圧に関する誤差特性の例を示す。すなわち
図13及び
図14は、
図7の回路図に基づくシミュレーションの結果を表す。このシミュレーションは、
図10に示されるようなトランジスタ回路のいずれかに従う要素又はユニットの実装を伴っている。
【0104】
図13に示すように、第1入力電圧v
xは-1Vから+1Vまで変化させられる。第2入力電圧v
yは0Vから1Vまで0.1Vのステップサイズで増加させられるパラメータである。
図13の各グラフは、上から順に、
図13(a)は乗算結果(product)、
図13(b)は絶対誤差(absolute error)、
図13(c)は相対誤差(relative error)を示す。
【0105】
図14においては、第2入力電圧v
yが-1Vから+1Vまで変化させられており、第2入力電圧v
xは、0Vから1Vまで0.1Vのステップサイズで増加させられるパラメータである。
図14の個々のグラフは、上から順に、
図14(a)は乗算結果(product)、
図14(b)は絶対誤差(absolute error)、
図14(c)は相対誤差(relative error)を示す。
【0106】
誤差計算の基礎として、v
x = 0.1Vとv
y = 0.1Vで計算した乗算係数を使用する。
図13(c)からは以下のことが認識できる。v
yが大きい場合,誤差はv
xにほとんど依存せず,10×10-3 = 10mVに相当する最大1%である。v
y = 100mVの場合、誤差の計算が100mVに正規化されるため,相対誤差は、v
x = 100mVの場合の0から最大で約0.1%の範囲となる。
図13(c)の相対誤差の曲線は等間隔(equidistant)ではない。この事実は、v
yを連続的に変化させ,v
xを0Vから1Vまで段階的に変化させるパラメータとした場合の相対誤差の近似放物線形状に反映される。このような誤差曲線は、
図14(c)に示されている。
【0107】
この発見に鑑みれば、トランスコンダクタンスG2B及びG2B'のトランスコンダクタンスG2A及びG2A'による線形化を、更に改善することができる。
【0108】
実施形態によっては、乗算器は、第1の入力電圧と第2の入力電圧との正確な代数積に対する出力電流の誤差を補償するための補償電圧を生成するように構成される誤差補償回路を備える。
【0109】
図15は。ある実施形態に従う乗算器の回路図の更に別の例を示す図である。
図4や
図7に示す乗算器と同様に、
図15に示す乗算器は、トランスコンダクタンスに基づくアナログ乗算器であり、別の言葉で表現すれば、ギルバート原理に基づくアナログ乗算器(すなわち、ギルバート型乗算器)であり、第1の入力電圧v
xと第2の入力電圧v
yの積を表す出力電流i0を生成するよう構成されたアナログ乗算器である。
【0110】
図15に示すように、乗算器1Cは、
図7の乗算器1Bと同様の基本構成を有する。すなわち乗算器1Cは、第1トランスコンダクタンスステージ10、第2トランスコンダクタンスステージ20、一対の第3トランスコンダクタンスステージ30、及び結合ネットワーク40を備える。これらは
図4や
図7に関連して説明したものと同一又は同等の機能及び構成を有する。従って、その詳細な説明は省略される。
図15の回路構成においては、単一の第2トランスコンダクタンスステージ20が、第2入力電圧の予歪電圧を提供するために使用され、この予歪電圧に基づく電圧(すなわち補償電圧v
Ycomp)が、第3トランスコンダクタンスステージ30ペアの双方にそれぞれ入力される。
【0111】
図7の回路構成と比較して、
図15の乗算器1Cは、補償回路によって拡張されている。この補償回路は誤差を低減するように構成される。この誤差低減は、シミュレーションによって、
図16および17に以下に示されるように、約10倍となり得る。実施形態によっては、補償回路は、第2のトランスコンダクタンスステージ20、第4のトランスコンダクタンスステージ50および乗算加算ネットワーク60の組み合わせによって実現され、
図15の回路構成では、
図7の回路構成における第2のトランスコンダクタンスステージ20に取って代わっている。
【0112】
図15に示すように、乗算器1Cの補償回路は補償電圧v
Ycompを生成する。すなわちトランスコンダクタンスステージ20は、上記説明のように予歪電圧v
dGA2を生成し、トランスコンダクタンスステージ50は、(ゲインをかけて、負のフィードバックを提供することなく、)スケーリングされた電圧v
G3を生成する。次に、予歪電圧v
dGA2に係数kyを乗じ、スケーリングされた電圧v
G3に係数(1-ky)を乗じ、得られた乗算電圧を(加算器又は和算器によって)加算して補償電圧v
Ycomp、すなわちv
Ycomp = v
dGA2×ky + v
G3×(1-ky)を生成する。こうして生成された補償電圧v
Ycompは、第3のトランスコンダクタンスステージ30、すなわちトランスコンダクタンスG2B及びG2B'にそれぞれ入力される。
【0113】
kyと(1-ky)との乗算は乗算器によって実現できるが、乗算器を必要としないことに注意されたい。 むしろ、乗算は定数で行われるため、そのような乗算は分圧器やポテンショメータで実現することが可能である。
【0114】
ky = 1の場合、トランスコンダクタンスG3の出力電圧(v
G3)は、v
G3が0倍されるために補正電圧に影響を及ぼさず、トランスコンダクタンスG2Aの出力電圧(v
dGA2)は、v
dGA2が1倍されるためにそのまま補正電圧として使用される。従って
図15の回路構成は、
図7の回路構成と同じ機能を持つ。
【0115】
上に説明したように、誤差補償のための係数kyは0から1の間で選択することができる。その場合、電圧v
dGA2とv
G3にkyと(1-ky)が乗算される。係数kyと(1-ky)の和は1に等しい。
図13と14のシミュレーション結果を生成する図示の例では、kyは、最適な誤差補償(すなわち係数10による誤差補償)を得るために、好ましくは0.45に設定できる。
【0116】
しかしながら、誤差補償のための係数kyは、1より大きく、例えば10であるように選択することができる。その場合、電圧vdGA2とvG3にはkyと1/kyが乗算される。ここで係数kyと1/kyの積は1に等しい。また好ましくは、続いて係数kyによる正規化が摘要されてもよい。すなわち、加算器/和算器の前に、そのような正規化を適用してもよい。
【0117】
誤差補償のための係数kyは、手動又は自動で選択することができる。例えば、係数kyは、シミュレーション及び/又はテストの結果を考慮して、ユーザ、オペレータ、設計者等によって設定することができる。または係数kyは、シミュレーション及び/又はテストに基づいて、制御回路(図示せず)によって、誤差値を最小化するように設定することができる。例えば、シミュレーション又はテストで得られた誤差値に応じてフィードバック制御によって、制御回路によって設定されてもよい。
【0118】
追加の誤差補償なく、第2のトランスコンダクタンスステージ20によって生成された電圧VdG2Aは、トランスコンダクタンスG2B及びG2B'の電圧入力に直接供給されるだろう。
【0119】
図7に示すように、トランスコンダクタンスG2A'、すなわち追加の第2のトランスコンダクタンスステージは必要ではない。なぜなら、トランスコンダクタンスG2A及びG2A'が同じ電圧を生成し、従って、トランスコンダクタンスG2A'は上記に示すように冗長であるからである。いずれにせよ、乗算器1Cは、2つの補償回路(それぞれ
図15に示す補償回路と同等の回路)から構成することができ、一方の補償回路(トランスコンダクタンスG2Aに対応)の補償された電圧はトランスコンダクタンスG2Bの電圧入力に供給され、他方の補償回路(トランスコンダクタンスG2A'に対応)の補償された電圧はトランスコンダクタンスG2B'の電圧入力に供給されている。
【0120】
図15の実施形態によれば、乗算器1Cは、少なくとも1つの第4のトランスコンダクタンスステージ50を備える。この第4のトランスコンダクタンスステージ50はトランスコンダクタンスG3を有する。第4のトランスコンダクタンスステージ50には第2の入力電圧が入力され、第3の固定バイアス電流が供給されると、第2の入力電圧のスケーリングされた電圧を出力するように構成される。乗算器1Cはまた、少なくとも1つの乗算加算ネットワーク60を備える。乗算加算ネットワーク60は、第2のトランスコンダクタンスステージからの第2の入力電圧の予歪電圧に第1の係数を乗算し、第4のトランスコンダクタンスステージからの第2の入力電圧のスケーリングされた電圧に第2の係数を乗算し、前記乗算された予歪電圧と前記乗算されたスケーリング電圧とを加算することによって、第2の入力電圧の補償電圧を発生するように構成される。第3のトランスコンダクタンスステージ30の各々は、第2の入力電圧の補償された電圧を乗算加算ネットワーク60から入力するよう構成される。
【0121】
図16は、ある実施形態による
図15の回路図に従う乗算器の第1の入力電圧に関する誤差特性の例を示し、
図17は、ある実施形態による
図15の回路図に従う乗算器の第2の入力電圧に関する誤差特性の例を示す。すなわち
図16及び
図17は、
図15の回路図に基づくシミュレーションの結果を表す。このシミュレーションは、
図10に示されるようなトランジスタ回路のいずれかに従う要素又はユニットの実装を伴っている。
【0122】
図16及び
図17のグラフは、
図13及び
図14のグラフと同等であるため、詳細はそれらの説明を参照されたい。ここでは繰り返しの説明を省略する。前述のように、
図16及び
図17のグラフは、係数kyとして0.45を適用して、
図15の回路図に基づいてシミュレーションを行った結果である。
【0123】
図16及び17を
図13及び14と比較すると、10倍の誤差補正が可能であることが認識できる。すなわち、乗算器がv
x0= 0.1V及びv
y0= 0.1Vで線形化(リニアライズ)される場合、全ての相対誤差は0.1%未満になる。
【0124】
図18は、ある実施形態による
図15の回路図に従う乗算器の動作プロセスまたは信号フローの一例を示す。すなわち
図18は、ある実施形態に従う、リニアライズされ誤差補償された乗算器の動作プロセス又は信号フローを示す。
【0125】
図18に示す概略図は、
図15の回路図に従う乗算器の動作、すなわちその動作プロセス(すなわち乗算器の動作方法)又は信号フローを示すものである。示された動作は、乗算器及びその要素がどのように動作するかに関して前に説明したことの単なる例示であるため、
図15の内容は、
図15(並びに
図4~
図7)と共に上記の説明を参照すれば、詳細な説明を省略しても、当業者に自明であろう。
【0126】
一例として
図15を参照すると、ステージ10は、リニアライズトランスコンダクタンスを用いて第1の入力電圧を電流に変換し、ステージ20は、リニアライズトランスコンダクタンスを用いて第2の入力電圧を予歪した電圧に変換し、ゲイン(トランスコンダクタンス)を用いて第2の入力電圧を電圧に変換している。ステージ60は、ステージ20とステージ50からの出力を結合して補償された電圧を生成する。ステージ10からの電流は、上側のステージ30の第1のトランスコンダクタンスのバイアス電流から減算され、上側ステージ30は、ステージ60からの補償電圧を入力電圧として使用する。またステージ10からの電流は、下側のステージ30の第2のトランスコンダクタンスのバイアス電流に加算され、下側ステージ30は、ステージ60からの補償電圧を入力電圧として使用する。そして結合ネットワーク40は、第1および第2のトランスコンダクタンスからの出力、すなわち上側ステージ30からの出力と下側ステージ30からの出力とを結合する。
【0127】
以上説明したように、
図15の回路構成によれば、線形性を更に向上させた乗算器、特にCMOS技術によるギルバート型乗算器を実現することができる。
【0128】
以上、高い線形性を有する乗算器、すなわち高精度の乗算を実現できる乗算器、特にCMOS技術によるギルバート型乗算器を実現するための、種々の例と実施形態が開示された。
【0129】
こうして開示された例や実施形態は、例示を目的とするものであり、本開示を限定するものではない。例えば、アナログ乗算器が例示された。すなわち、アナログ入力信号(例えば電圧)がアナログ出力信号(例えば電流)を生成するために乗算される構成が例示された。しかし本開示は、そのような(完全な)アナログ構成に限定されるものではなく、完全に又は部分的にデジタルな構成を同様に包含するものであり、例えば、アナログとデジタルの設計を組み合わせた乗算器も包含するものである。このようなアナログ-デジタル乗算器(の設計)では、アナログ信号がパルス幅変調(PWM)を受け、PWM信号が入力信号として使用され得る。及び/又は、デジタル-アナログ変換器(DAC)の基準信号が一方のアナログ入力信号として、DACのデジタル入力が他方のアナログ入力信号として、例えば使用され得る。
【0130】
これまでは乗算器について説明してきたが、本願で開示された回路構成は、一般に、あらゆる種類の電気回路、ユニット又は装置に対して適用されうる。例えば、例示された乗算器は、デジタル-アナログ変換器(DAC)に対して、又は、少なくとも特定の条件及び/又は仮定において、乗算器(の一部)として考慮され得る任意の他の要素に対して、適用可能である。更に、例示された乗算器は、あらゆる種類のアナログ計算回路又は装置に対して適用可能であり、また、人工知能を(実装又は実現する)ためのコンピュータや、神経信号処理を(実行する)ためのコンピュータ、あらゆる種類のニューラルネットワークを(実装又は実現する)ための回路又は装置などにも同様に適用可能である。従って、本開示は、人工知能だけでなく、神経信号処理やニューラルネットワークの分野において好適かつ競争力のある、CMOS技術に基づくアナログコンピューティング回路又は装置又はアナログコンピュータの構築を可能にする。
【0131】
更に、例示された要素、ステージ、ユニットなどの全ては、単独で、又は考えられる任意の組み合わせで実施及び使用することができ、例示された回路構成及び構成は、単に非限定的な例を表すものであることに留意されたい。例えば、
図5及び
図6のユニットは、それぞれ、任意の種類の電気回路やユニット、装置(乗算器以外でも)において、適用/使用することができる。
【0132】
更なる補足/追加として、以下に説明を記載する。これらは本開示に適用可能であり、従って本開示の一部を構成するものである。
【0133】
以下の特徴の少なくとも一部を備えた高線形性乗算器を提供する。
【0134】
直列的に接続された複数のトランスコンダクタンスステージ(差動ステージ)を使用することができる。
【0135】
入力電圧の入力部のトランスコンダクタンスステージ(差動ステージ)は、負帰還によって線形化される。
【0136】
トランスコンダクタンスステージ(差動ステージ)は、トランスコンダクタンスとしてMOSトランジスタ又はCMOSトランジスタで実現できる。
【0137】
第1の信号入力は、線形化されたトランスコンダクタンスステージ又はトランスコンダクタンスによって電流に変換され、作動電流として第2のトランスコンダクタンスステージ(差動ステージ)に供給される。
【0138】
第2のトランスコンダクタンスは第2の信号入力に接続され、負帰還を持つ第3のトランスコンダクタンスを用いて線形化され、第2の信号入力を第2のトランスコンダクタンス用の差動信号に変換する。第2のトランスコンダクタンスは負帰還を必要としない。
【0139】
第2のトランスコンダクタンスは2回実装することができる。2回実装されたトランスコンダクタンスの一方には、第1のトランスコンダクタンスからの正方向の電流が供給される。2回実装されたトランスコンダクタンスの他方には、第1のトランスコンダクタンスからの負方向の電流が供給される。これら2つのトランスコンダクタンスからの電流は、正しい符号で結合されて、4象限乗算器に相当する出力信号を生成する。
【0140】
高線形性乗算器は、次の考察に基づいている。
【0141】
差動MOS又はCMOSステージの非線形性は、本質的に非線形な電流-電圧変換に起因し、入力電圧が一定の場合、差動ステージのコモン電流の非比例的な共有によって少なくなる。
【0142】
第1のトランスコンダクタンスからの電流が供給されるトランスコンダクタンスステージ(差動ステージ)は、差動電流の変化が元の第2の入力電圧に比例するように、元の第2の入力電圧に対して予歪された電圧で駆動される。
【0143】
予歪は、線形化されるトランスコンダクタンスに、負帰還を持つ同等又は(実質的に)同一のトランスコンダクタンスを加えることによって行われる。線形化されるトランスコンダクタンスを駆動するための信号は、この負帰還トランスコンダクタンスのトランジスタ入力で生成されるようにする。
【0144】
4象限乗算器の機能を実現するのに有効な、トランスコンダクタンスのカスケード接続を実現することができる。この点で、最初のトランスコンダクタンスは、少なくとも2つの同一の電流出力を有し、一方の電流出力は負帰還に使用され、他方の電流出力は、後段の又はカスケード接続されたトランスコンダクタンスの動作電流を供給するために使用される。
【0145】
第2の信号入力を、予歪のために、線形化されたトランスコンダクタンスに(負帰還と共に)適用するだけでなく、予歪のない第2の信号入力を、例えば1より小さいゲインでスケーリングしただけのものを使用して、乗算器の誤差を更に低減することができる。そして、スケーリングされた第2の入力信号と、予歪された第2の入力信号のスケーリングされた部分を加算し、予歪された第2の入力信号を電圧として処理すると共に第1の入力信号を電流として処理する2つのトランスコンダクタンスが、電圧入力に供給される。
【0146】
また、本開示は、上述の方法及び構成の概念が適用可能である限り、上述の構成要素又は機能要素の考え得るあらゆる組み合わせを対象とする。
【0147】
上記に鑑み、第1の入力電圧と第2の入力電圧との積を表す出力電流を生成するように構成される線形乗算器が提供される。この乗算器は、
第1の入力電圧の入力を受けて第1の組の差動電流を出力するように構成され、負帰還ネットワークを有する第1のトランスコンダクタンスステージと、
第2の入力電圧の入力を受けて前記第2の入力電圧の予歪電圧を出力するように構成されると共に、それぞれ負帰還ネットワークを有する、少なくとも1つの第2のトランスコンダクタンスステージと、
前記第1の組の差動電流のいずれか電流に対応するバイアス電流が供給されているときに、前記第2の入力電圧の前記予歪電圧に対応する電圧の入力を受けて第2の組の差動電流を出力するようにそれぞれ構成される、第3のトランスコンダクタンスステージのペアと、
を備える。
【0148】
本願の開示事項を添付図面に描いた実施例を参照して説明してきたが、本願の開示事項はこれらの実施例に限定されるものではない。開示された発明思想を逸脱することなく、開示された実施例を多くの手法で変形できることは、当業者には明らかである。
【国際調査報告】