知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-09
(54)【発明の名称】垂直集積抵抗器付きバイポーラ接合型トランジスタ
(51)【国際特許分類】
H01L 21/331 20060101AFI20231226BHJP
【ＦＩ】
H01L29/72 Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023533931
(86)(22)【出願日】2021-11-23
(85)【翻訳文提出日】2023-06-02
(86)【国際出願番号】 CN2021132220
(87)【国際公開番号】W WO2022121674
(87)【国際公開日】2022-06-16
(31)【優先権主張番号】17/118,819
(32)【優先日】2020-12-11
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】100118599
【弁理士】
【氏名又は名称】村上 博司
(74)【復代理人】
【識別番号】100160738
【弁理士】
【氏名又は名称】加藤 由加里
(74)【復代理人】
【識別番号】100114591
【弁理士】
【氏名又は名称】河村 英文
(72)【発明者】
【氏名】レズニチェク，アレクサンダー
(72)【発明者】
【氏名】ヘクマツォアルタバリ，バフマン
(72)【発明者】
【氏名】バラクリシュナン，カルティック
【テーマコード（参考）】
5F003
【Ｆターム（参考）】
5F003BB05
5F003BB90
5F003BC05
5F003BC90
5F003BE05
5F003BE90
5F003BH01
5F003BH18
5F003BM01
5F003BM02
5F003BP23
5F003BP31
5F003BP93
5F003BP94
(57)【要約】
それぞれが異なる回路構成で回路に接続された一つ以上の抵抗器を有する垂直バイポーラ接合型トランジスタ（ＶＢＪＴ）が開示される。ＶＢＪＴは、エミッタ層と、コレクタと、真正ベースと、一つ以上のドープされたエピタキシー領域と、一つ以上の抵抗器とを備えるエミッタサブ構造を有する。前記真正ベース、前記ドープされたエピタキシー領域（複数可）、及び前記抵抗器（複数可）は、前記エミッタ層と前記コレクタの間のチャネルにおいて互いに積層されている。コモンコレクタ回路、コモンエミッタ回路、エミッタ縮退回路を含む、様々な回路構成及び構造を記載する。これらの構成／構造の製造方法を開示する。
【選択図】図２４
【選択図】図２４
【特許請求の範囲】
【請求項1】
エミッタ半導体からできたエミッタ層を有するエミッタサブ構造と、コレクタ半導体からできたコレクタと、
軽度にドープされた又は中程度にドープされた半導体のいずれかでできた真正ベースと、
高度にドープされた半導体からできた一つ以上のドープされたエピタキシー領域と、
一つ以上の抵抗器と
を備え、前記真正ベースと前記ドープされたエピタキシー領域と前記抵抗器が、前記エミッタ層と前記コレクタとの間のチャネルにおいて互いに積層される、垂直バイポーラ接合型トランジスタ（ＶＢＪＴ）。
【請求項2】
前記ドープされたエピタキシー領域が、４ｘ１０２０ｃｍ－３と２．５ｘ１０２１ｃｍ－３の間のドーピング濃度を有する、請求項１に記載のＶＢＪＴ。
【請求項3】
前記エミッタ半導体が、４ｘ１０２０ｃｍ－３と２．５ｘ１０２１ｃｍ－３の間のエミッタドーパント濃度でｎ型ドーパントでドープされている、請求項１に記載のＶＢＪＴ。
【請求項4】
外部ベース半導体からできた外部ベースが、前記真正ベースを取り囲む、請求項１に記載のＶＢＪＴ。
【請求項5】
一つ以上の金属コンタクト層をさらに含み、各金属コンタクト層が、前記ドープされたエピタキシー領域の一つ以上を包含し、前記金属コンタクト層の一つ以上が、外部接続に接続されている、請求項１に記載のＶＢＪＴ。
【請求項6】
前記抵抗器の抵抗器誘電体厚さが、前記抵抗器のそれぞれの抵抗器長さを決定する、請求項１に記載のＶＢＪＴ。
【請求項7】
前記抵抗器長さが、５ｎｍと１００ｎｍの間である、請求項６に記載のＶＢＪＴ。
【請求項8】
前記抵抗器が、１ｘ１０１７ｃｍ－３と１ｘ１０１９ｃｍ－３の間の抵抗器ドーパント濃度を有する抵抗器ドーパントを有し、ＩＶ型半導体、シリコン、ゲルマニウム、シリコン－ゲルマニウム及びＩＩＩ型半導体から選ばれる材料の一つからできている、請求項１に記載のＶＢＪＴ。
【請求項9】
抵抗器ドーパントタイプが、前記エミッタ層及びコレクタに使用されたドーパントタイプと同じである、請求項８に記載のＶＢＪＴ。
【請求項10】
前記抵抗器が、さらに炭素ドーピングを有する、請求項８に記載のＶＢＪＴ。
【請求項11】
前記炭素ドーピングが、１ｘ１０１７ｃｍ－３と８ｘ１０２０ｃｍ－３の間の炭素ドーピング濃度を有する、請求項９に記載のＶＢＪＴ。
【請求項12】
前記ドープされたエピタキシー領域が、ボトムドープエピタキシー領域であり、前記抵抗器が、エミッタ抵抗器であり、前記エミッタ抵抗器が、前記エミッタ層上に配置され、前記エミッタボトムドープエピタキシー領域が、前記エミッタ抵抗器上に配置され、前記真正ベースが、前記エミッタ抵抗器上に配置され、コモンコレクタＶＢＪＴ回路を形成する、請求項１に記載のＶＢＪＴ。
【請求項13】
前記ドープされたエピタキシー領域が、トップドープエピタキシー領域であり、前記抵抗器が、コレクタ抵抗器であり、前記真正ベースが、前記エミッタ層上に配置され、前記トップドープエピタキシー領域が、前記真正ベース上に配置され、前記コレクタ抵抗器が、前記トップドープエピタキシー領域上に配置され、コモンエミッタＶＢＪＴ回路を形成する、請求項１に記載のＶＢＪＴ。
【請求項14】
前記一つ以上のドープされたエピタキシー領域が、ボトムドープエピタキシー領域とトップドープエピタキシー領域を含み、前記一つ以上の抵抗器が、エミッタ抵抗器とコレクタ抵抗器を含み、前記エミッタ抵抗器が、前記エミッタ層上に配置され、前記ボトムドープエピタキシー領域が、前記エミッタ抵抗器誘電体上に配置され、前記真正ベースが、前記ボトムドープエピタキシー領域上に配置され、前記トップドープエピタキシー領域が、前記真正ベース上に配置され、前記コレクタ抵抗器が、前記トップドープエピタキシー領域上に配置され、エミッタ縮退回路ＶＢＪＴ回路を形成する、請求項１に記載のＶＢＪＴ。
【請求項15】
エミッタ半導体からできたエミッタ層を有するエミッタサブ構造と、前記エミッタ層上に配置されたエミッタ抵抗器と、
前記エミッタ抵抗器上に配置されたボトムドープエピタキシー領域と
前記ボトムドープエピタキシー領域上に配置され、ドープされていない半導体又は軽度にドープされた半導体のいずれかからできた真正ベースと、
前記真正ベース上に配置されたトップドープエピタキシー領域と、
前記トップドープエピタキシー領域上に配置されたコレクタ抵抗器と、
前記コレクタ抵抗器上に配置され、コレクタ半導体からできたコレクタと
を備え、前記エミッタ抵抗器と前記ボトムドープエピタキシー領域と前記真正ベースと前記トップドープエピタキシー領域と前記コレクタ抵抗器が、前記エミッタ層と前記コレクタとの間のチャネルにおいて積層される、垂直バイポーラ接合型トランジスタ（ＶＢＪＴ）エミッタ縮退回路。
【請求項16】
前記エミッタ抵抗器と、前記ボトムドープエピタキシー領域と、前記トップドープエピタキシー領域と、前記コレクタ抵抗器と、前記コレクタが、すべて同じドーパントタイプでドープされている、請求項１５に記載のＶＢＪＴエミッタ縮退回路。
【請求項17】
エミッタ層を有し、一つ以上の中間抵抗器サブ構造、ダミーコンタクト層、及び三層ダミースタックを前記エミッタ層上に堆積させたエミッタサブ構造を作成することにより、中間マルチ層スタックを作成するステップと、前記中間マルチ層スタックにおいてトレンチをエッチングするステップと、
各抵抗器がそれぞれの中間抵抗器サブ構造の一つの抵抗器誘電体層によって囲まれた一つ以上の抵抗器と、前記ダミーコンタクト層に囲まれたドープされたエピタキシー領域と、前記三層ダミースタックのダミー層で囲まれた真正ベースとを、チャネル内でエピタキシャル成長させるステップと、
前記ダミーコンタクト層を除去し、前記ダミーコンタクト層を金属コンタクト層の堆積により置き換えるステップと、
前記ダミー層を除去し、前記ダミー層をエピタキシャル成長した外部ベース層で置き換えるステップと、
前記真正ベース上にコレクタを堆積させるステップと
を含む、垂直バイポーラ接合型トランジスタ（ＶＢＪＴ）回路を製造する方法。
【請求項18】
エミッタ抵抗器サブ構造である前記中間抵抗器サブ構造と、前記ダミーコンタクト層と、前記三層ダミースタックの各層を、この順序にて前記エミッタ層上に堆積させる、請求項１７に記載の方法。
【請求項19】
前記三層ダミースタックと、前記ダミーコンタクト層と、コレクタ抵抗器サブ構造である前記中間抵抗器サブ構造の各層を、この順序にて前記エミッタ層上に堆積させる、請求項１７に記載の方法。
【請求項20】
第１のエミッタ抵抗器サブ構造である、前記中間抵抗器サブ構造の一つと、前記三層ダミースタックと、前記ダミーコンタクト層と、第２のコレクタ抵抗器サブ構造である、前記中間抵抗器サブ構造の一つの各層を、この順序にて前記エミッタ層上に堆積させる、請求項１７に記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、受動的な電気デバイスをトランジスタと集積化することに関する。より具体的には、本発明は、垂直構造において、抵抗器をバイポーラ接合型トランジスタと集積化することに関する。
【背景技術】
【0002】
抵抗器は、電子回路において電流の流れを制限又は制御する、よく知られた電気部品である。抵抗器は、能動抵抗器（例えば、ダイオード接続型トランジスタ）又は受動抵抗器であり得る。
【0003】
受動抵抗器は、能動抵抗器と比較して、温度安定性、直線性（バイアス安定性）、低ノイズ性に優れる。そのため、受動抵抗器は、高ゲインアンプ又はアナログ演算装置のバイアスなど、バイアスのわずかな変化で出力が大きく変化するような用途に好まれる。受動抵抗器とトランジスタの統合は、多くの回路用途で基本となっている。
【0004】
しかし、回路において受動抵抗器とトランジスタのモノリシック集積に関連する大きな問題は、回路フロアプランの受動抵抗器の使用面積が大きくなることである。受動抵抗器の抵抗値は、トランジスタのオン抵抗よりも一般に大きいか、はるかに大きいため、受動抵抗器によってより多くの材料、したがってより大きな回路表面積が使用されることになる。
【0005】
バイポーラ接合型トランジスタ（ＢＪＴ）は、一定の動作電圧で大きな駆動電流を有する。このため、ＢＪＴは、超低消費電力システムなどの特定のアプリケーションで使用する場合に有利になる。さらに、ＢＪＴは、多くの標準的な回路ビルディングブロックに使用される。例えば、ＢＪＴは、コモンコレクタ回路（例えば、アナログ電圧バッファ）、コモンエミッタ回路（例えば、アナログ電圧増幅器又はデジタルインバータ／ＮＯＴゲート）、及びエミッタ縮退回路（例えば、アナログ電圧増幅器又はデジタルインバータ）に使用される。
【0006】
したがって、受動抵抗器をＢＪＴなどの能動部品と集積化し、受動抵抗器が回路内で最小の表面積を使用することが求められている。
【発明の概要】
【課題を解決するための手段】
【0007】
本発明によれば、回路内でそれぞれ一つ以上の抵抗器が接続された垂直バイポーラ接合型トランジスタ（ＶＢＪＴ）の複数の実施形態が開示される。ＶＢＪＴ及びＶＢＪＴ回路は、エミッタ半導体からできたエミッタ層と、コレクタ半導体からできたコレクタと、ドープされていない半導体又は中程度にドープされた半導体からできた真正ベースと、高度にドープされた半導体からできた一つ以上のドープされたエピタキシー領域と、一つ以上の抵抗器とを含むエミッタサブ構造を有する。真正ベースと、ドープされたエピタキシー領域（複数可）と、抵抗器（複数可）は、エミッタ層とコレクタとの間の異なる構成でチャネル内に互いに積層される。
【0008】
コモンコレクタ回路と、コモンエミッタ回路と、エミッタ縮退回路を含む様々な回路構成・構造が記載される。これらの構成・構造の製造方法が開示される。
【0009】
本発明の様々な実施形態は、今から簡単に説明する添付の図面を参照しながら、より詳細に以下に説明される。図は、本発明の様々な装置、構造、及び関連する方法ステップを示す。
【図面の簡単な説明】
【0010】
【図13】図１３Ａは、積層型エミッタ抵抗器を備える垂直ＢＪＴのコモンコレクタ回路実施形態の断面図である。図１３Ｂは、図１３Ａに示す積層型エミッタ抵抗器付き垂直ＢＪＴのコモンコレクタ回路実施形態の上面図である。
【図16】図１６は、真正及び外部ベースとコレクタ抵抗器の形成後、コモンエミッタ回路実施形態においてバイポーラ接合型トランジスタ（ＢＪＴ）と垂直に積層された受動抵抗器（例えば、抵抗器）を形成するために使用された中間マルチ層スタック構造の断面図である。
【図18】図１８Ａは、積層型コレクタ抵抗器付き垂直ＢＪＴのコモンエミッタ回路実施形態の断面図である。図１８Ｂは、図１８Ａに示す積層型コレクタ抵抗器付き垂直ＢＪＴのコモンエミッタ回路実施形態の上面図である。
【図20】図２０は、エミッタ縮退回路において、バイポーラ接合型トランジスタ（ＢＪＴ）と垂直に積層された上部及び下部受動抵抗器（例えば、抵抗器）を形成するために使用された中間マルチ層スタック構造の断面図である。
【図21】図２１は、エミッタ・縮退回路の実施形態において、バイポーラ接合型トランジスタ（ＢＪＴ）とチャネル内に垂直に積層された二つの抵抗器を形成するために使用された中間マルチ層スタック構造の断面図である。
【発明を実施するための形態】
【0011】
本発明の実施形態は、本明細書に開示された例示的な方法、装置、構造、システム及びデバイスに限定されるものではなく、代わりに、本開示から当業者に明らかになる他の代替的かつ広範な方法、装置、構造、システム及びデバイスに対してより広く適用できることを理解されたい。
【0012】
さらに、添付図面に示された様々な層、構造、若しくは領域、又はそれらの組合せは、縮尺通りに描かれておらず、一般的に使用されるタイプの一つ以上の層、構造、若しくは領域、又はそれらの組合せは、所定の図面に明示的に示されていない場合があることを理解されたい。これは、明示的に示されていない層、構造、若しくは領域、又はそれらの組合せが実際のデバイスから省略されることを意味するものではない。
【0013】
また、説明が必ずしもそのような省略された要素に集中しない場合、特定の要素は、明確さ若しくは単純さ又はそれらの両方のために図から省かれることがある。さらに、図面全体を通して使用される同一又は類似の参照番号は、同一又は類似の特徴、要素、又は構造を示すために使用され、したがって、同一又は類似の特徴、要素、又は構造の詳細な説明は、図面のそれぞれについて繰り返さない場合がある。
【0014】
本発明の実施形態に従って開示される半導体デバイス、構造、及び方法は、アプリケーション、ハードウェア、若しくは電子システム、又はそれらの組合せにおいて採用することができる。本発明の実施形態を実施するのに適したハードウェア及びシステムは、パーソナルコンピュータ、通信ネットワーク、電子商取引システム、携帯通信デバイス（例えば、携帯電話及びスマートフォン）、固体媒体記憶デバイス、エキスパート及び人工知能システム、機能回路、神経ネットワークなどを含み得るが、これらに限定されない。半導体デバイス及び構造を組み込んだシステム及びハードウェアは、本発明の企図された実施形態である。
【0015】
本明細書で使用する場合、「高さ」は、要素の底面から上面まで測定した、若しくは要素が位置する表面に関して測定した、又はそれらの組合せの断面図における要素（例えば、層、トレンチ（溝）、穴、開口など）の垂直方向の大きさを指す。
【0016】
逆に、「深さ」は、要素の上面から下面まで測定した断面図における要素（例えば、層、トレンチ（溝）、穴、開口部など）の垂直方向の大きさを指す。「厚」、「厚さ」、「薄」又はその派生語などの用語は、示された場合、「高さ」の代わりに使用され得る。
【0017】
本明細書で使用する場合、「側方」、「側面」、「側」、「外側面」は、要素（例えば、層、開口など）の側面を指し、例えば図面における左側面又は右側面を指す。
【0018】
本明細書で使用する場合、「幅」又は「長さ」は、図面における要素（例えば、層、トレンチ（溝）、穴、開口など）の側面から要素の反対側の面まで測定した大きさを指す。「厚」、「厚さ」、「薄」又はその派生語などの用語は、示された場合、「幅」又は「長さ」の代わりに使用され得る。
【0019】
本明細書で使用される場合、「上方」、「下方」、「右」、「左」、「垂直」、「水平」、「トップ」、「ボトム」、及びそれらの派生語などの用語は、図面に方向付けられた、開示された構造及び方法に関するものとする。例えば、本明細書で使用される場合、「垂直」は、図面における基板の上面に対して垂直な方向を指し、「水平」は、図面における基板の上面に対して平行な方向を指す。
【0020】
本明細書で使用される場合、特に指定がない限り、「上に」、「重ねる」、「頂上に」、「トップに」、「上に位置する」又は「頂上に位置する」などの用語は、第１要素が第２要素上に存在し、第１要素と第２要素の間に介在要素が存在し得ることを意味する。本明細書で使用される場合、特に指定しない限り、用語「上に」、「重ねる」、「頂上に」、「トップに」、「上に位置する」又は「頂上に位置する」、「上に配置する」、又は用語「接触している」もしくは「直接接触している」に関連して用いられる用語「直接に」は、第１要素と第２要素の間に存在する、例えば、中間導電層、絶縁層又は半導体層などの介在要素なしに、第１要素と第２要素が連結されることを意味する。
【0021】
これらの用語は、記載されたデバイスの向きによって影響を受ける可能性があることを理解されたい。例えば、デバイスを上下逆さまに回転させた場合、これらの説明の意味は変わるかもしれないが、本発明の特徴間の相対的な関係を説明しているため、説明は有効なままである。
【0022】
垂直受動抵抗器と垂直バイポーラ接合型トランジスタ（ＶＢＪＴ）とのモノリシック集積のための構造、デバイス、及び方法が開示される。本発明は、この回路に使用された受動抵抗器の面積消費を実質的に低減する。
【0023】
受動抵抗器の抵抗値は、ＲＬ＝ρＬ／Ａで与えられる。ここで、ρは受動抵抗器の材料の抵抗率、Ｌは電流が流れる方向の抵抗器の長さ、Ａは電流が流れる方向に垂直な抵抗器の断面積である。本発明の垂直構造は、Ｌ（抵抗器構造の高さ）を任意に大きくすることができる一方、Ａ（抵抗器／トランジスタペアのフットプリント）を小さくすることができ、大きなＬと小さなＡの両方が同時に大きなＲに有利である。
【0024】
大規模な回路に使用する場合、先行技術で使用される平面（すなわち水平方向）抵抗器と比較して、本発明は大きなスペース節約を提供する。また、受動抵抗器の長さは、デバイスのフットプリントに影響を与えることなく、抵抗の必要性に応じて設計することができ、例えば、より高くしたり短くしたりすることができる。いくつかの実施形態では、抵抗領域のエピタキシャル成長は、例えば、ドーパント種、コドーパント、ドーピングレベル、及びエピタキシー厚さ及びサイズを制御して、抵抗器を所望の抵抗に調整する複数の方法を可能にする。本発明の実施形態は、四つの端子を有する垂直配向型又は積層型のデバイスを含む。
【0025】
図１は、コモンコレクタ回路においてバイポーラ接合型トランジスタ（ＢＪＴ）と垂直に積層された受動抵抗器（例えば、抵抗器）を形成するために使用された中間マルチ層スタック構造１００の断面図である。
【0026】
コモンコレクタ回路中間マルチ層スタック構造実施形態１００は、支持基板厚さ１３の支持基板１０３と、支持基板１０３上に配置された、ＰＴＳ層厚さ１４のパンチスルーストップ（ＰＴＳ）層１０４（エミッタ領域層１０５とは反対のドーパントをドープ）と、エミッタ領域層厚さ１５の重度にドープされたエミッタ領域層１０５（いくつかの実施形態ではグランドに接続）とを含む。エミッタ領域層（又はエミッタ層）１０５は、ＰＴＳ層１０４の上に配置される。
【0027】
支持基板１０３を作る材料は、一種以上の半導体材料、例えばバルク半導体材料を含む。適切な支持基板１０３の材料の非限定的な例としては、Ｓｉ（シリコン）、歪みＳｉ、Ｓｉ：Ｃ（炭素ドープシリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＳｉＧｅ：Ｃ（炭素ドープシリコンゲルマニウム）、Ｓｉ合金、Ｇｅ合金、ＩＩＩ－Ｖ半導体材料（例えば、ＧａＡｓ（ガリウムヒ素）、ＩｎＡｓ（インジウムヒ素）、ＩｎＰ（リン化インジウム）、又はインジウムガリウムヒ素（ＩｎＧａＡｓ）、又はそれらの任意の組合せが挙げられる。
【0028】
支持基板１０３は、６００ミクロンと１０００ミクロンの間の支持基板厚さ１３を有する。他の厚さ１３も想定される。
【0029】
ＰＴＳ層１０４は、イオン注入によって、又は「ｉｎ ｓｉｔｕ」ドーピングもしくはイオン注入と組み合わせたエピタキシャル成長によって、支持基板１０３の上部表面(upper surface)上に形成することができる。ＰＴＳ層１０４の厚さ１４は、５０ナノメートル（ｎｍ）から１５０ｎｍであり得る。
【0030】
エミッタ層１０５は、半導体材料からできている。いくつかの実施形態では、エミッタ層１０５は、ｉｎ ｓｉｔｕドーピングと組み合わせたエピタキシャル成長によって形成される。いくつかの実施形態では、エミッタ層１０５の厚さ１５は、約１０ｎｍから約１００ｎｍである。
【0031】
いくつかの実施形態では、エミッタ層１０５は、ｎ型ドープシリコンなどのシリコン材料で構成されるエピタキシャル成長層である。エミッタ層１０５は、リン（Ｐ）、ヒ素（Ａｓ）及びアンチモン（Ｓｂ）の群から選択されるｎ型ドーパントで高度にドープされる。非限定的な例では、ドーパント濃度は、４ｘ１０２０ｃｍ－３と２．５ｘ１０２１ｃｍ－３の間である。
【0032】
図１、図１５及び図２０は、それぞれ初期の中間マルチ層スタック構造１００／１５００／２０００を開示した。これらの関連するが異なるスタック構造１００／１５００／２０００は、本発明の三つのそれぞれの代替構造／デバイスを作成するために使用される。
【0033】
また、開示された構造１００／１５００／２０００は、ＩＶ族半導体に基づく。この開示を考慮すると、同様の構造は、一般性を損なうことなく企図されているが、ここでは詳細に開示されていない既知のＭＯＣＶＤ成長技術を使用して、ＩＩＩ－Ｖ化合物半導体で作ることができる。
【0034】
これらの構造１００／１５００／２０００の各々は、ちょうど説明したエミッタサブ構造１０３／１０４／１０５、すなわち支持基板１０３、ＰＴＳ層１０４、及びエミッタ層１０５上に形成される。代替構造／デバイスの各々は、以下に説明するように、エミッタサブ構造１０３／１０４／１０５上に配置される層の異なる順序及び選択を有する。他の実施形態も想定される。
【0035】
ここで、図１の構造１００から始まるコモンコレクタ回路実施形態の説明を続ける。
【0036】
コモンコレクタ回路中間マルチ層スタック構造１００の説明を続けると、中間抵抗器サブ構造１３２Ａ／１３５Ａ／１３７Ａ層が、エミッタサブ構造上に配置される。中間抵抗器サブ構造１３２Ａ／１３５Ａ／１３７Ａは、抵抗器下部スペーサ厚さ１３１の抵抗器下部スペーサ１３２Ａと、抵抗器誘電体層厚さ１３６の抵抗器誘電体層１３５Ａと、抵抗器上部スペーサ厚さ１３８の抵抗器上部スペーサ１３７Ａで構成される。
【0037】
本実施形態では、抵抗器下部スペーサ１３２Ａがエミッタ層１０５上に配置され、抵抗器誘電体層１３５Ａが抵抗器下部スペーサ１３２Ａ上に配置され、抵抗器上部スペーサ１３７Ａが抵抗器誘電体層１３５Ａ上に配置される。
【0038】
抵抗器下部スペーサ１３２Ａ、抵抗器誘電体層１３５Ａ、及び抵抗器上部スペーサ１３７Ａのそれぞれは、酸化物（例えば、ＳｉＯｘ）又は窒化物（例えば、窒化ケイ素、ＳｉｘＮｙ）又は誘電体酸窒化物（例えば、ＳｉＯＣＮ又はＳｉＢＣ）などの誘電材料で構成される。半導体デバイスに採用される他の誘電体材料も想定される。
【0039】
いくつかの実施形態では、層／スペーサ１３２Ａ／１３５Ａ／１３７Ａは、化学気相成長（ＣＶＤ）又は物理気相成長（ＰＶＤ）又はプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）などのプロセスによって堆積した窒化シリコン又は酸窒化シリコンで構成される。
【0040】
これらの誘電体層１３２Ａ／１３５Ａ／１３７Ａの組成は、初期中間マルチ層スタック構造１００／１５００／２０００において、これらの層１３２Ａ／１３５Ａ／１３７Ａ、及び／又は、隣接の若しくは他の又は両方の層の間の選択的エッチングを提供するように選択され得る。（「選択的エッチング」とは、ある材料がエッチングステップによって除去される一方で、別の材料が同じエッチングステップによって選択的かつ実質的にエッチングされないことを意味する）。
【0041】
抵抗器下部スペーサ１３２Ａの厚み１３１と抵抗器上部スペーサ１３７Ａの厚み１３８は、およそ５ｎｍと２０ｎｍの間であり、６～２ｎｍが好ましい厚みである。
【0042】
抵抗器誘電体層１３５Ａの厚さ１３６は、抵抗器の長さに依存する。したがって、抵抗器誘電体層１３５Ａの同じ断面について、抵抗器の抵抗は、抵抗器誘電体層１３５Ａの厚さ１３６によって決定される抵抗器の長さＲＬ１３６を増減させることによって増減させることができる。いくつかの代替実施形態では、抵抗器の長さＲＬ１３６は、抵抗器下部スペーサ１３２Ａ及び抵抗器上部スペーサ１３７Ａの両中心線（図示せず）間の距離として測定される。
【0043】
このコモンコレクタ回路中間マルチ層スタック構造１００の実施形態では、ダミーコンタクト層１４０が、抵抗器上部スペーサ１３７Ａ上に堆積される。ダミーコンタクト層１４０は、後述するように、ダミー層１１５から選択的に除去される犠牲材料で構成される。
【0044】
ダミーコンタクト層１４０は、ＣＶＤ、ＰＶＤ、ＰＥＣＶＤ、原子層堆積（ＡＬＤ）、有機金属化学気相成長（ＭＯＣＶＤ）、室温化学気相成長（ＲＴＣＶＤ）、高密度プラズマ化学気相成長（ＨＤＰＣＶＤ）及びそれらの組み合わせなどの既知のプロセスによって堆積される。
【0045】
いくつかの実施形態では、ダミーコンタクト層１４０は、非晶質シリコン、α－Ｓｉ、又は非晶質ゲルマニウム、α－Ｇｅ、又は非晶質シリコン－ゲルマニウム、α－ＳｉＧｅなどのシリコン材料で構成され、およそ１０ｎｍと６０ｎｍの間のダミーコンタクト層厚さ１４１を有する。
【0046】
このコモンコレクタ回路中間マルチ層スタック構造１００の実施形態において、「三層ダミースタック」１１０／１１５／１２０が、金属コンタクト層１４０上に堆積される。三層ダミースタック１１０／１１５／１２０は、ベース下部スペーサ１１０（ベース下部スペーサ１１０の厚さ１１１）、ダミー層１１５（ダミー層１１５の厚さ１１６）、ベース上部スペーサ１２０（ベース上部スペーサ１２０の厚さ１２１）で構成される。
【0047】
ベース下部スペーサ１１０とベース上部スペーサ１２０を作る材料は、ダミー層１１５の材料から選択的にエッチング可能である。例えば、三層ダミースタック１１０／１１５／１２０は、窒化ケイ素（ＳｉｘＮｙ）製のベース下部スペーサ１１０を積層し、次に酸化ケイ素（ＳｉＯｘ）製のダミー層１１５を積層し、次に窒化ケイ素（ＳｉｘＮｙ）製のベース上部スペーサ１２０を積層して作ることができる。代替実施形態では、例えば、ベース下部スペーサ１１０（ＳｉＯｘ）、ダミー層１１５（ＳｉｘＮｙ）、及びベース上部スペーサ１２０（ＳｉＯｘ）のように順番を変えることができる。ダミー層１１５は、金属コンタクト層１４０を作る材料から選択的にエッチング可能な犠牲層である。
【0048】
いくつかの実施形態では、抵抗器下部スペーサ１３２Ａ、抵抗器上部スペーサ１３７Ａ、ベース下部スペーサ１１０、及びベース上部スペーサ１２０は、同じ材料で構成される。これらの材料の非限定的な例としては、ｌｏｗ－ｋ材料が挙げられる。ここで、用語「ｌｏｗ－ｋ」は、酸化ケイ素（ＳｉＯ２）の誘電率に等しいかそれ以下の誘電率を有する誘電体材料を示す。スペーサに適したｌｏｗ－ｋ誘電体材料の例としては、ダイヤモンドライクカーボン（ＤＬＣ）、有機ケイ酸ガラス（ＯＳＧ）、フッ素ドープ二酸化ケイ素、炭素ドープ二酸化ケイ素、炭素ドープ窒化ケイ素、多孔質二酸化ケイ素、多孔質炭素ドープ二酸化ケイ素、ホウ素ドープ窒化ケイ素（ＳｉＢＮ）、炭素ホウ素ドープ窒化ケイ素（ＳｉＢＣＮ）、ＳｉＯＣＮ、ＳｉＣＮ、ＳｉＯＣ、スピンオン有機ポリマー誘電体（例えば、ＳＩＬＫＴＭ）、スピンオンシリコーン系高分子誘電体（例えば、水素シルセスキオキサン（ＨＳＱ）及びメチルシルセスキオキサン（ＭＳＱ））、及びこれらの組み合わせが挙げられる。
【0049】
ベース下部スペーサ１１０、ダミー層１１５、及びベース上部スペーサ１２０の材料は、非限定的な例として、ＣＶＤ、ＰＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＲＴＣＶＤ、ＨＤＰＣＶＤ、プラズマエンハンス化学気相成長（ＰＥＣＶＤ）、誘導結合プラズマ化学気相成長（ＩＣＰ ＣＶＤ）、又はそれらの任意の組み合わせを含む既知の堆積プロセスによって堆積される。
【0050】
ベース下部スペーサ１１０の厚さ１１１及びベース上部層スペーサ１２０の厚さ１２１は、およそ５ナノメートル（ｎｍ）と２０ｎｍの間、又は６ｎｍと１２ｎｍの間である。ダミー層１１５は、５０ｎｍと３００ｎｍの間の厚み１１６を有する。
【0051】
キャップ誘電体層２４は、ベース上部層スペーサ１２０上に形成される。キャップ誘電体層２４は、非限定的な例として、酸化シリコン（ＳｉＯｘ）などの酸化物で構成される。いくつかの実施形態では、キャップ誘電体層２４は、ベース上部層スペーサ１２０に選択的なエッチングプロセスによって除去できる材料で構成される。ベース上部層スペーサ１２０は、キャップ誘電体層２４を除去するプロセスステップによってエッチングされることから犠牲ダミー層１１５を保護する。キャップ誘電体層２４を作るために使用される他の材料の非限定的な例としては、テトラエチルオルトシリケート（ＴＥＯＳ）酸化物、高アスペクト比プラズマ（ＨＡＲＰ）酸化物、高温酸化物（ＨＴＯ）、及び高密度プラズマ（ＨＤＰ）酸化物などの酸化物が挙げられる。
【0052】
図２は、トレンチが、抵抗器下部スペーサ１３２Ａまで／を貫通してエッチングされ、酸化物薄層２１５が、トレンチ開口部２５０に露出するダミー層１１５表面上に形成された後、図１のコモンコレクタ回路実施形態の中間マルチ層スタック構造２００の断面図である。
【0053】
いくつかの実施形態では、トレンチ２５０は、（一連の）エッチング（複数可）によってエッチング除去される層に対して選択的であるプロセス、例えば反応性イオンエッチング（ＲＩＥ）又は一連のＲＩＥステップを使用してエッチングされる。トレンチ２５０のエッチングは既知である。
【0054】
初期エッチング（又はエッチングステップ）は、トレンチ２５０を抵抗器下部スペーサ１３２Ａまで、かつ選択的にエッチングする、すなわち、エッチングは表面で停止し、トレンチ２５０内の抵抗器下部スペーサ１３２Ａの部分を除去しない（図示しない）。
【0055】
トレンチ２５０のエッチング態様の非限定的な例として、第１のエッチング（ダミー層１１５の材料に選択的）は、トレンチ２５０内のキャップ誘電体層２４及びベース上部層スペーサ１２０の材料の部分を除去し、第２のエッチング（ベース下部層スペーサ１１０の材料に選択的）は、トレンチ２５０内のダミー層１１５の部分を除去する、第３のエッチング（抵抗器上部スペーサ１３７Ａに選択的）は、トレンチ２５０内の金属層１４０の部分を除去し、第４のエッチング（抵抗器下部スペーサ１３２Ａに選択的）は、トレンチ２５０内の抵抗器誘電体層１３５Ａの部分を除去する。
【0056】
次に、トレンチ２５０の表面２７５は、例えば、プラズマ酸化又は他の既知の酸化方法などの酸化プロセスにさらされる。酸化ステップは、パラメータ（例えば時間、温度など）を用いて進行し、トレンチ２５０の表面２７５の一部である多結晶シリコン層１１５の表面上に酸化物薄層２１５を形成し、トレンチ２５０の表面の一部でもあるダミーコンタクト層１４０の表面上に酸化物薄層２４０を形成する。酸化物薄層２１５／２４０の厚さは、２ｎｍと３ｎｍの間である。酸化物層は、誘電体層１３５Ａ／１３７Ａ／１１０／１２０／２４の表面２７５上、又は抵抗器下部スペーサ１３２Ａ上には形成されない。
【0057】
酸化物薄層２１５の形成後、エッチングは継続され、トレンチ２５０内の抵抗器下部スペーサ１３２Ａの部分を除去し、トレンチ２５０内のエミッタ層１０５の表面２２５を露出する。このエッチングステップは、エミッタ層１０５の材料に選択的であり、すなわち、エッチングは、露出したエミッタ層１０５の表面２２５で停止する。
【0058】
トレンチの幅（トレンチ幅）２５１は、約６ｎｍから約２５０ｎｍ、又は約６ｎｍから約１００ｎｍとすることができる。
【0059】
図３は、抵抗器本体３２５及びトランジスタベース３５０を、トレンチ２５０内のエミッタ層表面２２５から成長させた後、コモンコレクタ回路実施形態の中間マルチ層スタック構造３００の断面図である。この成長は、段階的に行われるエピタキシャル成長である。誘電体表面、例えばトレンチ２５０の側壁／表面２７５、例えば１３２Ａ／１３５Ａ／１３７Ａ／２４０／１１０／２１５／１２０／２４、からのエピタキシャル成長はない。
【0060】
用語「エピタキシャル成長若しくは堆積又はそれらの両方」及び「エピタキシャル形成若しくは成長又はそれらの両方」は、別の半導体材料（結晶性材料）の堆積面上、例えばエミッタ層１０５上、の半導体材料（結晶性材料）の成長を意味し、成長中の半導体材料（結晶性オーバー層）は堆積面の半導体材料（種材料）と同じ結晶的特性を実質的に有する。エピタキシャル堆積プロセスでは、ソースガスによって供給される化学反応物が制御され、システムパラメータが設定されるため、堆積原子が堆積面の原子の結晶配列に配向するように表面上を移動するのに十分なエネルギーで堆積原子が半導体基板の堆積面に到達する。したがって、エピタキシャル成長した半導体材料は、エピタキシャル成長した材料が形成されている堆積面と実質的に同じ結晶特性を有する。エピタキシャル堆積プロセスは、ＰＥＣＶＤ装置などの化学気相成長型装置の堆積チャンバーを用いることができる。
【0061】
いくつかの実施形態において、エピタキシャル成長したｉｎ ｓｉｔｕドープｎ型半導体材料の堆積のためのガスソースは、シラン、ジシラン、トリシラン、テトラシラン、ヘキサクロロジシラン、テトラクロロシラン、ジクロロシラン、トリクロロシラン、メチルシラン、ジメチルシラン、エチルシラン、メチルジシラン、ジメチルジシラン、ヘキサメチルジシラン及びそれらの組み合わせから堆積されたシリコン（Ｓｉ）を含み得る。他の例では、半導体材料がゲルマニウム（Ｇｅ）を含む場合、ゲルマニウムガスソースは、ゲルマン、ダイゲルマン、ハロゲルマン、ジクロロゲルマン、トリクロロゲルマン、テトラクロロゲルマン及びそれらの組み合わせからなる群から選択され得る。エピタキシャルシリコンゲルマニウム堆積の温度は、通常、４５０℃から９００℃の範囲である。温度が高いと一般的に堆積が速くなるが、堆積が速くなると、結晶欠陥及び膜割れが発生する可能性がある。エピタキシャルシリコンゲルマニウム合金層は、このようなガスソースの組み合わせを利用して形成することができる。水素、窒素、ヘリウムなどのキャリアガスを使用することができる。
【0062】
受動抵抗器本体３２５は、エミッタ層表面２２５上のトレンチ２５０内でエピタキシャル成長される。エピタキシャル抵抗器部３２５は、ドープされたシリコン、ゲルマニウム、又はシリコンゲルマニウムで構成できる。ドープタイプは、エミッタ／コレクタのドープタイプと同じである。
【0063】
抵抗器３２５の寸法、材料組成、ドーパント種、及びドーパント濃度は、回路の設計パラメータに応じた抵抗器３２５の抵抗特性を提供するように選択される。抵抗器３２５の断面積Ａは、トレンチ幅２５１によって決定される。抵抗器３２５の抵抗器長さＲＬ３２０は、抵抗器誘電体層１３５Ａの厚さ１３６と、いくつかの実施形態では、抵抗器下部スペーサ１３２Ａの厚さ１３１と抵抗器上部スペーサ１３７Ａの厚さ１３８によって決定される。また、ｉｎ ｓｉｔｕ炭素ドーピングは、抵抗器構造の極性とは無関係に、抵抗率を微調整するためにツールで使用することができる。
【0064】
断面積Ａは、電流の流れる方向に対して垂直であり、抵抗器の長さＲＬ３２０は、電流の流れる方向にある。垂直構造３００は、抵抗器の長さＲＬ３２０が任意に大きくなることを許容する一方、Ａ（例えば、抵抗器／トランジスタペアのフットプリント）が小さくなることを許容する。大きなＬ値と小さなＡ値の両方は、同時に大きな抵抗Ｒを好む。受動抵抗器３２５の抵抗器の長さＲＬ３２０を長くして、受動抵抗器３２５の抵抗値を大きくすることができる。抵抗器の長さＲＬ３２０は、受動抵抗器３２５を形成するためにエピタキシャル成長プロセスの時間の長さの関数となり得る。
【0065】
抵抗器３２５の抵抗器断面積Ａは、抵抗器３２５の抵抗に影響を与える。断面積Ａは、例えば６ｎｍと１００ｎｍの間であるトレンチ幅２１５と、例えば２０ｎｍと１００ｎｍの間であるトレンチの長さ（図示せず）との関数である。抵抗器の長さＲＬ３２０は、１０ｎｍと２００ｎｍの間であり、抵抗器３２５は、それぞれのエミッタ／コレクタと同じドーピングタイプを持ち、１ｘ１０１７ｃｍ－３と１ｘ１０１９ｃｍ－３の間のドーピング濃度を持つ上述の半導体材料からできている。また、抵抗器構造の極性に関係なく、抵抗率を微調整するために、ツールでｉｎ ｓｉｔｕ炭素ドーピングを使用することができる。炭素ドーピングを行う場合、炭素ドーピング濃度は、１ｘ１０１６ｃｍ－３と８ｘ１０２０ｃｍ－３の間である。
【0066】
抵抗器は、典型的には、エミッタ層１０５の上面２２５から抵抗器下部スペーサ１３２Ａのほぼ中心線（図示せず）まで延びる抵抗器の長さＲＬ３２０を有する。しかしながら、抵抗器３２０は、いくつかの実施形態において、抵抗器下部スペーサ１３２Ａの少し下方又は上方に延びることができる。抵抗器３２５の長さＲＬ３２０は、抵抗器誘電体層１３５Ａの厚さ１３６によっても決定される。
【0067】
抵抗器３２５は、下部１３２Ａ及び上部１３７Ａの抵抗器スペーサ内に留まらなければならない。いくつかの実施形態では、抵抗器の長さＲＬ３２０は、５ｎｍと１００ｎｍの間であり、抵抗器の抵抗は、１０Ω（オーム）と１０ＭΩ（メガオーム）の間である。抵抗器層３２５は、いくつかの実施形態において、１０１７から１０１９ｃｍ－３の範囲のドーピングレベルで、軽度に又は中程度にドープされる。
【0068】
抵抗器３２５が、抵抗器の長さＲＬ３２０までエピタキシャル成長した後（例えば、成長の時間及び温度などのパラメータが典型的には実験的に決定される）、エピタキシャル成長条件が変化して、第１ドープエピタキシー領域３３０を形成する。第１ドープエピタキシー領域３３０は、後に、抵抗器３２５を横切って生成される電圧出力への外部電気接続の一部として機能することになる。
【0069】
第１ドープエピタキシー層３３０は、エミッタ／コレクタのドーピングタイプとしてドーピングの極性を有し、ドーピング濃度を４ｘ１０２０ｃｍ－３と１．５ｘ１０２１ｃｍ－３の間で高度にドープした半導体材料（例えば、シリコン又はシリコン－ゲルマニウム）で構成される。したがって、第１ドープエピタキシー層３３０は、高導電性である。いくつかの実施形態では、第１ドープエピタキシー層３３０のドーピング濃度は段階的であり、第１抵抗領域１６２５の近傍では４×１０２０ｃｍ－３及び１．５×１０２１ｃｍ－３の範囲のドーピングレベルを有し、真正ベース領域３５０の近傍では１０１９ｃｍ－３及び４×１０２０ｃｍ－３の範囲の比較的低いドープレベルを有する（例えば、当技術分野で知られているように、真正ベース領域３５０の近傍のドープエピタキシー層内のバンドギャップナローイング及びオージェ再結合を低減するため）。同様に、第２ドープエピタキシー層２１３０のドーピング濃度は段階的であってもよく、第２抵抗領域２１２５の近傍では４×１０２０ｃｍ－３及び１．５×１０２１ｃｍ－３の範囲のドーピングレベルを有し、真正ベース領域３５０の近傍では１０１９ｃｍ－３及び４×１０２０ｃｍ－３の範囲の比較的低いドーピングレベルを有する（後述の図２１の記載を参照）。
【0070】
第１ドープエピタキシー層３３０は、トレンチ２５０内において抵抗器上部スペーサ１３７Ａとベース下部層スペーサ１１０のほぼ間の領域を満たすように成長を続ける。その結果、第１ドープエピタキシー層３３０は、抵抗器誘電体層１３５Ａの厚さ１３６にほぼ等しい厚さを有する。プロセスのこの時点では、第１ドープエピタキシー層３３０は、酸化物薄層２４０と接触している。
【0071】
第１ドープエピタキシー領域３３０が成長した後、エピタキシャルガス化学をｉｎ ｓｉｔｕで変更して、トレンチ２５０内で成長を続ける真正ベース３５０を成長させる。真正ベース材料３５０は、真正ベース材料３５０がキャップ誘電体層２４の上面にベースキャップ３５５を形成するまで、トレンチ２５０の残りを満たして成長する。
【0072】
真正ベース３５０は、シリコン（Ｓｉ）、シリコン－ゲルマニウム（ＳｉＧｅ）などの半導体材料で構成され、エミッタ１０５、コレクタ１０５０、第１ドープエピタキシャル３３０、第２ドープエピタキシャル２１３０、第１抵抗領域１６２５及び抵抗領域２１２５のドーパントタイプとは反対のドーパントタイプで軽度に又は中程度にドープされ、一部の実施形態では１０１７と１０１９ｃｍ－３の間のドープ濃度を有する。（後述の図１６及び図２１の記載を参照されたい）。
【0073】
例えば、バイポーラ接合型トランジスタがｎ－ｐ－ｎとランジスタである一実施形態では、エミッタ１０５、コレクタ１０５０、第１ドープエピタキシー３３０、第２ドープエピタキシー２１３０、第１抵抗領域１６２５及び抵抗領域２１２５は、ｎ型ドープされるが、真正ベース３５０及び外部ベース６５０はｐ型ドープされる。バイポーラ接合型トランジスタがｐ－ｎ－ｐトランジスタである別の実施形態では、エミッタ１０５、コレクタ１０５０、第１ドープエピタキシー３３０、第２ドープエピタキシー２１３０、第１抵抗領域１６２５及び抵抗領域２１２５は、ｐ型ドープされるが、真正ベース３５０及び外部ベース６５０は、ｎ型ドープされる。好ましい実施形態では、真正ベース３５０は、第１若しくは第２又は両方のドープエピタキシー領域３３０及び２１３０のバンドギャップよりも低いバンドギャップを有する材料で構成される。例えば、真正ベース３５０は、ドープエピタキシー領域３３０及び２１３０のＧｅ含有量よりも高いＧｅ含有量を有するＳｉＧｅで構成され得る。当技術分野で知られているように、トランジスタゲインの改善、スイッチング電圧の低減、若しくはキャリア収集の向上、又はそれらの組合せのために、真正ベースに対して比較的低いバンドギャップが所望される。
【0074】
いくつかの実施形態では、真正ベース材料３５０は、エミッタ層１０５に格子状に合致する材料で構成される。いくつかの実施形態では、エミッタ層１０５はシリコン（Ｓｉ）で構成され、コレクタ１０５０はシリコン（Ｓｉ）で構成され（図１０の記載を参照）、真正ベース材料３５０はシリコン－ゲルマニウム（ＳｉＧｅ）で構成される。
【0075】
開示したように、抵抗器３２５のエピタキシャル成長を作成するために使用されるドーパント及びドーパント濃度は、受動抵抗器３２５の抵抗特性を提供するために選択され、その後、第１ドープエピタキシー領域３３０を形成するために変更され、次に適切な半導体特性を有する真正ベース３５０を形成するために再度変更され得る。これらの領域３２５／３３０／３５０のそれぞれに対するエピタキシャル成長のパラメータ、例えば、成長時間、温度などは、実験によって決定される。
【0076】
受動抵抗器３２５、第１ドープエピタキシー領域３３０、及び真正ベース３５０は、同じエピタキシャル成長チャンバーを使用してトレンチ２５０内でエピタキシャル成長させることができる。トレンチ２５０内でのエピタキシャル成長は、モノリシック構造３２５／３３０／３５０を形成する。ここで、「モノリシック」という用語は、受動抵抗器３２５、第１ドープエピタキシー領域３３０、及び真正ベース３５０が、ドーピングレベルが異なるとはいえ、同じ半導体材料で構成されていることを表す。
【0077】
トレンチ２５０内で成長させることにより、抵抗器３２５、第１ドープエピタキシー領域３３０、及び真正ベース３５０は、垂直方向に整列するため、支持基板１０３の表面上の各デバイスについて断面積Ａが最小化される。
【0078】
図４は、ベースキャップ３５５を除去し（例えば、化学機械研磨ＣＭＰによる）、キャップ誘電体層２４へ誘電体４２４を追加し（より厚いキャップ誘電体層の形成）、別のＣＭＰを実行し、かつベースマスク４５０を堆積後、コモンコレクタ回路実施形態の中間マルチ層スタック構造４００の断面図である。
【0079】
ＣＭＰ技術は、既知である。キャップ誘電体層２４のトップに加えられる誘電体４２４は、任意の誘電体であることができる。いくつかの実施形態では、誘電体は、上述の方法によって堆積されたキャップ誘電体層２４の誘電体と同じ誘電体４２４である。
【0080】
ベースマスク４５０は、ハードマスクである。ベースマスク４５０は、トレンチ２５０／真正ベース３５０を覆い、トレンチ２５０／真正ベース３５０の周囲のダミー層１１５の一部を覆うように延在する。
【0081】
ベースマスク４５０は、保護用の誘電材料、例えばリソグラフィー保護材料から構成され、窒化シリコン（ＳｉＮ）、シリコンボロカーボナイトライド（ＳｉＢＣＮ）、シリコンオキシカーボナイトライド（ＳｉＯＣＮ）、及びシリコンオキシナイトライド（ＳｉＯＮ）のいずれか一つを含むが、これに限定されない。ベースマスク４５０は、ＣＶＤ、ＰＶＤ、ＡＬＤ、若しくは他のリソグラフィープロセス、又はそれらの組合せを含む標準的技術によって堆積される。
【0082】
図５は、方向性エッチングを行い、ダミー層１１５を除去してボイド領域５１５を残した後、コモンコレクタ回路実施形態５００の中間マルチ層スタック構造の断面図である。
【0083】
方向性エッチング、例えば第１ベース方向性エッチングは、既知の化学物質を使用して、ベースマスク４５０によって保護されていない材料を除去して、ベースマスク４５０の下方に狭いキャップ誘電体層５２４領域を形成し、ベース上部層スペーサ１２０を狭くする。ベースマスク４５０によって保護されていないダミー層１１５の材料は、ベース方向エッチングによって除去されても除去されてなくもよいが、第１ベース方向エッチングは、ベース下部スペーサ１１０を越えて進行しない。
【0084】
いくつかの実施形態では、次に、ダミー層１１５の残りの材料を除去するが、キャップ誘電体層５２４、ベース上部層スペーサ１２０、酸化物薄層２１５、及びベース下部スペーサ１１０に選択的である（実質的に除去しない）ダミーエッチングを実行する。第２エッチングは、ダミー層１１５の代わりに空隙５１５を残す。
【0085】
第１ベース方向エッチングとダミーエッチングは、どちらの順序で行ってもよい。
【0086】
図６は、酸化物薄層２１５を除去し、外部ベース層６５０をエピタキシャル成長させた後、コモンコレクタ回路実施形態６００の中間マルチ層スタック構造の断面図である。
【0087】
薄い酸化物ライナー２１５は、ドライエッチング（例えば、ＳｉＣｏＮｉＴＭエッチング）、短いフッ化水素酸（ＨＦ）エッチング、又は他の任意の適切なプレクリーニングプロセスを使用して除去できる。
【0088】
外部ベース層６５０は、真正ベース３５０上にエピタキシャル成長され、ダミー層１１５の除去によって残された空隙５１５を満たす。
【0089】
空隙５１５の形状及び空隙５１５へのアクセス、及び複数のスペーサ１１０／１２０の表面に沿ったエピタキシャル成長により、エピタキシは転位及び積層欠陥を含む欠陥がある。ＢＪＴの典型的な外部ベースは多結晶半導体材料で形成されているため、欠陥は、外部ベース材料としての機能を低下させることはないだろう。成長した欠陥のあるエピタキシャル材料は、多結晶の特性に似ているが、はるかに大きなグレイン(grains)（完全エピタキシの領域）を有するため、大きなグレイン多結晶材料（ＬＧＰ）外部ベース層６５０を形成する。したがって、いくつかの実施形態では、外部ベース層６５０は、多結晶構造４０に大きなグレインなどの欠陥を含む可能性のある多結晶材料６５０であり、例えば、大きなグレイン多結晶材料（ＬＧＰ）外部ベース層６５０を形成する。
【0090】
いくつかの実施形態では、外部ベース６５０は、ｉｎ ｓｉｔｕドープエピタキシである。外部ベース６５０は、１０１９ｃｍ－３と４×１０２０ｃｍ－３の範囲のドーピングレベルを有することができる。好ましい実施形態では、外部ベース６５０は、真正ベース３５０のバンドギャップよりも高いバンドギャップを有する材料で構成される。例えば、真正ベース３５０がＳｉＧｅで構成される場合、外部ベース６５０はポリシリコンで構成されてもよい。当該技術分野で知られているように、真正ベース３５０のバンドギャップと比較して、外部ベース６５０のバンドギャップが高いことは、いくつかの実施形態においてベース電流を低減してトランジスタゲインを改善するのに有益であり得る。
【0091】
図７は、第２ベース方向エッチングを行った後、コモンコレクタ回路実施形態７００の中間マルチ層スタック構造の断面図である。第２ベース方向エッチングは、ベースマスク４５０によって保護されていない外部ベース層６５０の材料の一部を除去する。その結果、キャップ誘電体層５２４、ベース上部層スペーサ１２０、及び外部ベース層６５０の側面は、ベースマスク４５０の形状によって決まる同一平面内の表面となる。
【0092】
第２ベース方向エッチングの後、層間絶縁膜（ＩＬＤ）７５０材料が堆積され、構造７００に残っている空間を満たす。ＩＬＤ７５０は、例えば、ｌｏｗ－ｋ誘電率材料（ｋ＜４．０を有する）からできており、酸化シリコン、スピンオンガラス、流動性酸化物、高密度プラズマ酸化物、ボロホスホシリケートガラス（ＢＰＳＧ）、又はそれらの任意の組み合わせを含むがこれらに限定されない。ＩＬＤ７５０は、堆積プロセスによって堆積され、ＣＶＤ、ＰＶＤ、ＰＥＣＶＤ、ＡＬＤ、蒸発、又は化学溶液堆積などを含むがこれらに限定されない。
【0093】
図８は、ベースマスク４５０（及びＩＤＬ７５０上面の一部）を除去し、コレクタマスク８５０を堆積後、コモンコレクタ回路実施形態８００の中間マルチ層スタック構造の断面図である。コレクタマスク８５０は、真正ベース３５０の上方でほぼ中央にコレクタマスク開口８５１を有する。
【0094】
ベースマスク４５０は、ＣＭＰ又はマスクされたエッチングなどの既知の技術によって除去される。
【0095】
コレクタマスク８５０はハードマスクであり、ベースマスク４５０と同じ材料で構成でき、同じ方法で堆積できる。
【0096】
図９は、コレクタをマスクしたエッチング後、コモンコレクタ回路実施形態９００の中間マルチ層スタック構造の断面図である。
【0097】
コレクタをマスクしたエッチングは、コレクタマスク８５０で保護されていない領域で、キャップ誘電体層５２４から、及び真正ベース３５０の一部から材料を除去することによって、コレクタキャビティ９２５を作成する。より短い真正ベース９５０は、ベース上面９５１をコレクタキャビティ９２５に露出する結果となる。コレクタをマスクしたエッチングは、ベース上部層スペーサ１２０に選択的である。
【0098】
図１０は、コレクタ１０５０の堆積後、コモンコレクタ回路実施形態１０００の中間マルチ層スタック構造の断面図である。
【0099】
コレクタ１０５０は、エピタキシャル成長させて、コレクタキャビティ９２５を満たし、真正ベース９５０のベース上面９５１に接触する。コレクタ１０５０は、真正ベース９５０と適合する任意の既知のコレクタ材料で構成でき、上述のような既知の技術、例えばＣＶＤ及びＰＶＤによって堆積される。
【0100】
いくつかの実施形態では、コレクタ１０５０は、エミッタ層１０５と同じドーパントタイプで、４ｘ１０２０ｃｍ－３と２．５ｘ１０２１ｃｍ－３の間のドーパント濃度でドープされたドープシリコンからできている。
【0101】
図１１は、ＣＭＰ又はマスクエッチングなどの既知の方法によってコレクタマスク８５０を除去した後、コモンコレクタ回路実施形態１１００の中間マルチ層スタック構造の断面図である。
【0102】
図１２は、外部コンタクト１２２５／１２５０／１２７５を含む積層型垂直抵抗器１２００を備えた垂直ＢＪＴのコモンコレクタ回路実施形態の断面図である。
【0103】
外部コンタクト１２２５／１２５０／１２７５は、既知の方法で作られる。外部コンタクト１２２５／１２５０／１２７５を形成する非限定的な方法は、例えば、レーザーを用いてビアを形成すること、マスクエッチングで一つ以上のトレンチをパターニングすること等を含む。
【0104】
ダミーコンタクト層１４０と酸化物薄層２４０を除去して、金属コンタクト層３４０で置き換える。
【0105】
いくつかの実施形態では、ダミーコンタクト層１４０は、高温のアンモニアを用いたウェットエッチングによって、抵抗器上部スペーサ１３７Ａとベース下部層スペーサ１１０の間から除去される。エッチング材料は、一つ以上のドリル穴を通して、若しくは横方向のアクセスによって、又はそれらの組合せによって、ダミーコンタクト層１４０に接触する。ウェットエッチングは、選択的に、抵抗器上部スペーサ１３７Ａ、ベース下部層スペーサ１１０及び酸化物薄層２４０を実質的にそのままに残しながら、ダミーコンタクト層１４０を除去する。次に、薄い酸化物ライナー２４０は、ドライエッチング（例えば、ＳｉＣｏＮｉＴＭエッチング）、短いフッ化水素酸（ＨＦ）エッチング、又は他の任意の適切なプレクリーンプロセスを使用して除去される。ＳｉＣｏＮｉＴＭエッチングは、水素、ＮＦ３及びＮＨ３のプラズマ副産物に基板を同時にさらす、プラズマを用いるドライエッチングプロセスである。
【0106】
従って、キャビティは、抵抗器上部スペーサ１３７Ａ、ベース下部層スペーサ１１０、及び第１ドープエピタキシー領域３３０を境にして形成される。シリサイド、典型的には１２４０が第１ドープエピタキシー領域３３０上に形成された後、ダミーコンタクト層１４０の除去によって残されたキャビティは、金属で満たされて金属コンタクト層３４０を作成する。金属コンタクト層３４０を作る金属の非限定的な例は、コバルト（Ｃｏ）、又はタングステン（Ｗ）、及びＣＶＤ、ＰＶＤ、ＡＬＤなどの既知の堆積技術によって堆積されるニッケル（Ｎｉ）、白金（Ｐｔ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの他の金属である。金属コンタクト層３４０は、第１ドープエピタキシー領域３３０の表面と直接接触しているシリサイド層１２４０と直接接触している。
【0107】
ビア／トレンチは、デバイス１２００のそれぞれの内部コンタクトを外部回路に電気的に接続するのに十分な長さである。キャップ誘電体層５２４、ベース上部層スペーサ１２０、コレクタ１０５０、外部ベース層６５０、ベース下部スペーサ１１０、若しくは金属コンタクト層３４０又はそれらの組合せからの材料の除去は、それぞれのビア／トレンチを作り出す。
【0108】
ベースコンタクト１２２５は、キャップ誘電体層５２４及びベース上部層スペーサ１２０を通過して、外部ベース層６５０及びベース９５０に接触する。コレクタコンタクト１２５０は、コレクタ１０５０に直接接触する。出力コンタクト１２７５は、金属コンタクト層３４０に接触する。出力コンタクト１２７５が外部ベース層６５０に電気的に短絡するのを防ぐために、絶縁層１２８０が、出力コンタクト１２７５を含むビアに最初に堆積されることに留意されたい。
【0109】
ビア／トレンチは、導電性材料、例えば金属、又は導電性材料の組み合わせで満たされる。導電性材料の非限定的な例は、導電性金属、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）又はそれらの任意の組合せである。導電性材料は、例えば、ＣＶＤ、ＰＥＣＶＤ、ＰＶＤ、メッキ、熱又は電子ビーム蒸発、又はスパッタリングなどの適切な堆積プロセスによって堆積させることができる。
【0110】
図１３Ａは、積層型エミッタ抵抗器３２５を有する垂直ＢＪＴのコモンコレクタ回路実施形態１３００の断面図である。コンタクト１２２５／１２５０／１２７５は、上述したように作られている。
【0111】
図１３Ｂは、図１３Ａに示す積層型エミッタ抵抗器１３００を有する垂直ＢＪＴのコモンコレクタ回路実施形態１３５０の上面図である。いくつかの実施形態では、コレクタコンタクト１２５０は、示されるように、単一のコンタクト又は複数のコンタクト１２５０であり得る。いくつかの実施形態では、ベースコンタクト１２２５は、示されるように、構造１３００／１３５０の一方の側の複数のコンタクト１２２５であり、出力コンタクト１２７５は、構造１３００／１３５０の別の側の複数のコンタクト１２７５である。いくつかの実施形態では、エミッタコンタクト１３０５は、上面図１３５０に示されているが断面図１３００では見えないように、構造１３００／１３５０の前面若しくは背面又はそれらの両面にある複数のコンタクトである。
【0112】
図１４は、積層型エミッタ抵抗器１４００を備える垂直ＢＪＴのコモンコレクタ回路実施形態の回路ダイアグラムである。
【0113】
回路入力Ｖｉｎは外部ベース接続１２２５であり、回路出力Ｖｏｕｔは外部接続１２７５である。この回路では、外部エミッタ接続１３０５は、グラウンド（又は代替的に、エミッタ供給電圧Ｖｓｓ）に接続される。外部コレクタ接続１２５０は、コレクタ供給電圧Ｖｄｄに接続される。
【0114】
図１５は、コモンエミッタ回路実施形態１５００においてバイポーラ接合型トランジスタ（ＢＪＴ）と垂直に積層された抵抗器（例えば、抵抗器）を形成するために使用される中間マルチ層スタック構造の断面図である。
【0115】
中間マルチ層スタック構造１５００のコモンエミッタ実施形態における層は、コモンコレクタ実施形態１００における層と同じであるが、順序は異なる。コモンコレクタ実施形態１００と同様に、エミッタサブ構造１０３／１０４／１０５が存在する。しかし、コモンエミッタ実施形態１５００では、「３層ダミースタック」１１０／１１５／１２０は、最初にエミッタサブ構造上に堆積される。ダミーコンタクト層１４０は、三層ダミースタック上、例えばベース上部スペーサ１２０上に堆積される。中間抵抗器サブ構造１３２Ｂ／１３５Ｂ／１３７Ｂは、ダミーコンタクト層１４０上に堆積される。キャップ誘電体層２４は、中間抵抗器サブ構造１３２Ｂ／１３５Ｂ／１３７Ｂ上、例えば、抵抗器上部スペーサ１３７Ｂ上に堆積される。これらの層の材料組成、厚さ、及び堆積方法については、図１の記載を参照されたい。
【0116】
図１６は、真正ベース３５０及び外部ベース及び抵抗器１６２５の形成後、コモンエミッタ回路実施形態１６００においてバイポーラ接合型トランジスタ（ＢＪＴ）と垂直に積層された受動抵抗器（例えば、抵抗器）を形成するために使用された中間マルチ層スタック構造の断面図である。
【0117】
この構造１６００は、トレンチ２５０をエッチングするステップと、酸化物薄層２１５／２４０を酸化するステップとを実行することによって形成される。次に、トレンチ／開口部２５０は、エピタキシャル成長時間制御された、真正ベース３５０、第１ドープエピタキシー領域３３０、及びコレクタ抵抗器１６２５の形成順序で、エピタキシャル成長によって満たされる。ベースマスク４５０が堆積される。
【0118】
方向性エッチング、例えば第１のベース／コレクタ方向エッチングが、既知の化学物質を使用して実行され、ベースマスク４５０によって保護されていない材料を除去する。第１のベース／コレクタ方向エッチングは、ベース下部スペーサ１１０に対して下に／選択的に材料を除去する。
【0119】
いくつかの実施形態では、次に、ダミーエッチングを実行してダミー層１１５の残りの材料を除去するが、キャップ誘電体層５２４、ベース上部層スペーサ１２０、酸化物薄層２１５、及びベース下部スペーサ１１０に選択的である（実質的に除去しない）。第２のエッチングにより、ダミー層１１５の代わりに空隙が残る。酸化物薄層２１５は除去される。
【0120】
外部ベース層６５０は、真正ベース３５０上にエピタキシャル成長させられ、ダミー層１１５の除去によって残された空隙を満たす。ＩＬＤ７５０を堆積する。
【0121】
【0122】
図１７は、外部コンタクトを含む積層型垂直コレクタ抵抗器１７００を有する垂直ＢＪＴのコモンエミッタ回路実施形態の断面図である。
【0123】
構造１６００から始めて、ベースマスク４５０を除去し、コレクタマスク８５０を堆積させる。コレクタキャビティ９２５を形成し、コレクタ１０５０をエピタキシャル成長させる。その後、コレクタマスク８５０を除去する。ダミーコンタクト層１６４０Ｂを除去し、シリサイド、典型的には１７４０を形成する。金属コンタクト層１７４０Ｂは、除去されたダミーコンタクト層１６４０Ｂによって残された空隙を置き換え、外部コンタクト１７２５／１７５０／１７７５／１８０５が形成される。
【0124】
ベースコンタクト１７２５は、キャップ誘電体層５２４、抵抗器上部スペーサ１３７Ａ、抵抗器誘電体層１３５Ｂ、抵抗器下部スペーサ１３２Ｂ、金属コンタクト層１７４０Ｂ、及びベース上部層スペーサ１２０を通過して、外部ベース層６５０及びベース３５０に接触する。なお、絶縁層１７３０は、ベースコンタクト１７２５が金属コンタクト層１７４０Ｂに電気的に短絡するのを防ぐために、ベースコンタクト１７２５を含むビア／トレンチに最初に堆積させる。
【0125】
コレクタコンタクト１７５０は、コレクタ１０５０に直接接触する。出力コンタクト１７７５は、金属コンタクト層１７４０Ｂに接触する。
【0126】
使用材料及びプロセスステップの詳細については、図８～１２の記載を参照されたい。
【0127】
図１８Ａは、積層型コレクタ抵抗器１８００を備える垂直ＢＪＴのコモンエミッタ回路実施形態の断面図である。
【0128】
コンタクト１７２５／１７５０／１７７５は、上記のように作られる。
【0129】
【0130】
いくつかの実施形態では、コレクタコンタクト１７５０は、示されるように、単一のコンタクト又は複数のコンタクト１７５０であり得る。いくつかの実施形態では、ベースコンタクト１７２５は、示されるように、構造１８００／１８５０の一方の側の複数のコンタクト１７２５であり、出力コンタクト１７７５は、構造１８００／１８５０の別の側の複数のコンタクト１７７５である。いくつかの実施形態では、エミッタコンタクト１８０５は、上面図１８５０に示されているが断面図１８００では見えないように、構造１８００／１８５０の前面若しくは背面又はそれらの両面にある複数のコンタクトであり、エミッタ層１０５に接続する。
【0131】
図１９は、積層型コレクタ抵抗器１９００を備える垂直ＢＪＴのコモンエミッタ回路実施形態の回路ダイアグラムである。
【0132】
回路入力Ｖｉｎは、外部ベース接続１７２５であり、回路出力Ｖｏｕｔは、外部接続１７７５である。この回路では、外部エミッタ接続１８０５は、グラウンド（又は代替的に、Ｖｓｓなどのエミッタ供給電圧）に接続される。コレクタ抵抗器Ｒｃ１６２５は、コレクタ供給電圧Ｖｄｄに１７５０により接続される。
【0133】
図２０は、エミッタ縮退回路実施形態において、バイポーラ接合型トランジスタ（ＢＪＴ）と垂直に積層された上部／コレクタ抵抗器及び下部／エミッタ抵抗器を形成するために使用された中間マルチ層スタック構造２０００の断面図である。コモンエミッタ回路にエミッタ縮退を追加する（すなわちＲＥを追加する）ことは、電圧ゲインを低下させるが、回路の線形性と安定性を向上させる。
【0134】
中間マルチ層スタック構造２０００のエミッタ縮退実施形態における層は、コモンエミッタ実施形態１５００における層と同じであるが、第１／エミッタ抵抗器下部スペーサ２０３２と第１／エミッタ抵抗器誘電体層２０３５が、エミッタ層１０５と三層ダミースタック１１０／１１５／１２０の間に挿入される。第１／エミッタ抵抗器下部スペーサ２０３２は、エミッタ層１０５上に配置され、第１／エミッタ抵抗器誘電体層２０３５は、第１／エミッタ抵抗器層スペーサ２０３２上に配置される。第１／エミッタ抵抗器誘電体層２０３５は、エミッタ抵抗器Ｒｅとなる。
【0135】
「三層ダミースタック」１１０／１１５／１２０は、第１抵抗器誘電体層２０３５上に堆積される。ダミーコンタクト層１４０は、三層ダミースタック上、例えばベース上部スペーサ１２０上に堆積される。中間抵抗器サブ構造１３２Ｂ／１３５Ｂ／１３７Ｂは、ダミーコンタクト層１４０上に堆積される。キャップ誘電体層２４は、中間抵抗器サブ構造１３２Ｂ／１３５Ｂ／１３７Ｂ上、例えば抵抗器器上部スペーサ１３７Ｂ上に堆積される。これらの層の材料組成、厚さ、及び堆積方法については、図１の記載を参照されたい。
【0136】
図２１は、真正ベース３５０及び外部ベース６５０と第１／エミッタ抵抗器Ｒｅ２１２５と第２／コレクタ抵抗器Ｒｃ１６２５の形成後、エミッタ縮退回路実施形態２１００のバイポーラ接合型トランジスタ（ＢＪＴ）と垂直に積層された二つの抵抗器を形成するために使用された中間マルチ層スタック構造の断面図である。
【0137】
この構造２１００は、トレンチ２５０をベース下部スペーサ１１０までエッチングし、酸化物薄層２１５／２４０を酸化させるステップを実行することにより形成される。その後、トレンチ２５０のエッチングは、エミッタ層１０５に到達するまで継続する。
【0138】
次に、トレンチ２５０は、次の形成順序にてエピタキシャル成長で満たされる：第１／エミッタ抵抗器Ｒｅ２１２５、ボトムドープエピタキシー領域２１３０、真正ベース３５０、トップドープエピタキシー領域３３０、及び第２／コレクタ抵抗器１６２５。ベースマスク４５０が堆積される。
【0139】
方向性エッチング、例えば第１のベース／コレクタ方向エッチングが、既知の化学を使用して実行され、ベースマスク４５０によって保護されていない材料を除去する。第１のベース／コレクタ方向エッチングは、ベース下部スペーサ１１０に対して下に／選択的に材料を除去する。
【0140】
いくつかの実施形態では、次に、ダミーエッチングを実行し、ダミー層１１５の残りの材料を除去するが、キャップ誘電体層５２４、ベース上部層スペーサ１２０、酸化物薄層２１５、及びベース下部スペーサ１１０に選択的である（実質的に除去しない）。第２のエッチングにより、ダミー層１１５の代わりに空隙が残る。酸化物薄層２１５が除去される。
【0141】
外部ベース層６５０は、真正ベース３５０上にエピタキシャル成長させられ、ダミー層１１５の除去によって残された空隙を満たす。ＩＬＤ７５０が堆積される。
【0142】
構造２１００を作成するために使用される材料と実行されるプロセスステップの詳細については、図２～７の記載を参照されたい。
【0143】
いくつかの実施形態では、材料及び方法は、第１／エミッタ抵抗器Ｒｅ２１２５、及び第２／コレクタ抵抗器１６２５に対して同じである。さらに、材料及び方法は、ボトムドープエピタキシー領域２１３０及びトップドープエピタキシー領域３３０に対して同じである。シリサイドコンタクトは、ボトムドープエピタキシー領域２１３０上に形成される必要はない。
【0144】
図２２Ａは、垂直ＢＪＴのエミッタ縮退回路実施形態２２００の断面図であり、積層型第１／エミッタ抵抗器Ｒｅ２１２５及び第２／コレクタ抵抗器Ｒｃ１６２５が完成し、外部接続１７３０／１７５０／１７７５／１８０５、金属コンタクト層１７４０Ｂ、及びシリサイド１７４０が含まれる。
【0145】
構造２１００から始めて、ベースマスク４５０が除去され、コレクタマスク８５０が堆積される。コレクタキャビティ９２５が形成され、コレクタ１０５０が堆積される。その後、コレクタマスク８５０が除去され、ダミーコンタクト層１６４０Ｂが除去され、シリサイド、典型的には１７４０が形成される。金属コンタクト層１７４０Ｂは、ダミーコンタクト層１６４０Ｂの除去によって残された空隙を満たし、外部コンタクト１７２５／１７５０／１７７５／１８０５が完成される。
【0146】
ベースコンタクト１７２５は、キャップ誘電体層５２４、抵抗器上部スペーサ１３７Ａ、抵抗器誘電体層１３５Ｂ、抵抗器下部スペーサ１３２Ｂ、金属コンタクト層１７４０Ｂ、及びベース上部層スペーサ１２０を通過して、外部ベース層６５０及びベース３５０に接触する。なお、ベースコンタクト１７２５が金属コンタクト層１７４０Ｂに電気的に短絡するのを防ぐために、絶縁層１７３０を、ベースコンタクト１７２５を含むビア／トレンチに最初に堆積させる。
【0147】
コレクタコンタクト１７５０は、コレクタ１０５０に直接接触する。出力コンタクト１７７５は、金属コンタクト層１７４０Ｂに接触する。
【0148】
使用した材料及び実施した方法ステップの詳細については、図８～１２の記載を参照されたい。
【0149】
図２２Ｂは、積層型第１／エミッタ抵抗器Ｒｅ２１２５、及び第２／コレクタ抵抗器Ｒｃ１６２５を備える垂直ＢＪＴのコモンエミッタ回路実施形態の上面図である。
【0150】
いくつかの実施形態では、コレクタコンタクト１７５０は、示されるように、単一のコンタクト又は複数のコンタクト１７５０であり得る。いくつかの実施形態では、示されるように、ベースコンタクト１７２５は、構造２２００／２２５０の一方の側の複数のコンタクト１７２５であり、出力コンタクト１７７５は、構造２２００／２２５０の別の側の複数のコンタクト１７７５である。いくつかの実施形態では、エミッタコンタクト１８０５は、上面図２２５０に示されているが断面図２２００では見えないように、エミッタ層１０５に接続する構造２２００／２２５０の前面若しくは背面又はそれらの両面にある複数のコンタクトである。
【0151】
図２３は、積層型第１／エミッタ抵抗器Ｒｅ２１２５、及び第２／コレクタ抵抗器Ｒｃ１６２５を備える垂直ＢＪＴのエミッタ縮退回路実施形態２２００の回路ダイアグラム２３００である。
【0152】
回路入力Ｖｉｎは、外部ベース接続１７２５であり、回路出力Ｖｏｕｔは、外部接続１７７５である。この回路では、外部エミッタ接続１８０５はグラウンド（又はエミッタ供給電圧Ｖｓｓ）に接続される。コレクタ抵抗器Ｒｃ１６２５は、コレクタ供給電圧Ｖｄｄに１７５０により接続される。
【0153】
図２４は、一つ以上の積層型抵抗を有する垂直ＢＪＴの製造プロセル２４００のフローチャートである。
【0154】
プロセスは、作られるそれぞれの回路実施形態に依存して、例えばコモンコレクタ、コモンエミッタ、又はエミッタ縮退回路に依存して、中間マルチ層スタック１００／１５００／２０００を作ることによってステップ２４０５で始まる。図１、図１５、及び図２０の記載を参照されたい。
【0155】
ステップ２４１０において、トレンチ２５０がエッチングされ、トレンチ内の層のエピタキシャル成長が、第１／エミッタ抵抗器Ｒｅ２１２５、ボトムドープエピタキシー領域２１３０、真正ベース３５０、トップドープエピタキシー領域３３０、若しくは第２／コレクタ抵抗器１６２５又はそれらの組合せを形成する。図２～３、図１６、及び図２１のそれぞれの記載を参照されたい。
【0156】
ステップ２４１５では、ダミー材料が除去され、置換される。例えば、ダミーコンタクト層１４０が除去され、金属コンタクト層３４０／１７４０Ｂに置き換えられ、ダミー層１１５が除去され、外部ベース層６５０に置き換えられる。図３Ａ～図７、図１６、図２１、及び図２２Ａの記載を参照されたい。
【0157】
【0158】
【0159】
本発明の様々な実施形態の記載は、例示の目的で提供されたが、開示された実施形態に論じ尽くし又は限定することを意図していない。記載した実施形態の範囲から逸脱することなく、多くの修正及び変形が当業者には明らかであろう。例えば、本発明の実施形態に従って開示された半導体デバイス、構造、及び方法は、アプリケーション、ハードウェア、若しくは電子システム又はそれらの組合せにおいて採用することができる。本発明の実施形態を実施するのに適したハードウェア及びシステムは、パーソナルコンピュータ、通信ネットワーク、電子商取引システム、携帯通信デバイス（例えば、携帯電話及びスマートフォン）、固体メディア記憶デバイス、エキスパート及び人工知能システム、機能回路などを含み得るが、これらに限定されない。半導体デバイスを組み込んだシステム及びハードウェアは、本発明の企図された実施形態である。
【0160】
本明細書で使用する用語は、実施形態及び実用化の原理を説明し、又は市場で見出される技術に対する技術改良を説明するため、又は当業者が本明細書に開示された実施形態を理解できるように選択したものである。実質的に同じ機能を果たし、実質的に同じ方法で作用し、実質的に同じ用途を有し、若しくは同様のステップを実行する、又はそれらの組合せである、異なる用語で記載されたデバイス、コンポーネント、要素、特徴、装置、システム、構造、技術、及び方法は、本発明の実施形態として企図される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【国際調査報告】