特表 2024-500766 多チャネル通信のためのダイ上での共有バスの高速化

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-10

(54)【発明の名称】多チャネル通信のためのダイ上での共有バスの高速化

(51)【国際特許分類】

   H04B 3/46 20150101AFI20231227BHJP

   H04L 7/04 20060101ALI20231227BHJP

【ＦＩ】

H04B3/46

H04L7/04 300

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023537036

(86)(22)【出願日】2021-12-09

(85)【翻訳文提出日】2023-08-14

(86)【国際出願番号】 US2021062567

(87)【国際公開番号】W WO2022132556

(87)【国際公開日】2022-06-23

(31)【優先権主張番号】17/128,087

(32)【優先日】2020-12-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】516132747

【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】リットマン，ベングト

【テーマコード（参考）】

5K047

【Ｆターム（参考）】

5K047BB12

5K047GG34

5K047MM22

(57)【要約】

チャネル間通信用の共有バスは、各チャネルが受信チャネル特定信号を受信し、処理するように構成される信号処理要素を有する２以上のチャネルを含む。シーケンスジェネレータは、チャネルの信号処理要素をテストすることに適したテストシーケンスを発生するように構成される。エラーチェッカーは、受信チャネル特定信号のエラーをチェックするように構成される。共有バスは、受信チャネル特定信号をエラーチェッカーに対して送信し、チャネルの信号処理要素に対してテストシーケンスを送信するための２以上のチャネルに接続する。１以上のプルアップ抵抗および／または終端抵抗が共有バスに接続する。バスは、クロック信号パスとデータ信号パスとを含む。テストシーケンスは、疑似ランダムビットシーケンスである。バスインターフェースは、カスコード配列でのオープンコレクタのカレントモードロジックドライバーを含む。

【特許請求の範囲】

【請求項1】

チャネル間通信用共有バスであって、
信号処理要素を有する２以上のチャネルを備え、
各チャネルは、受信チャネル特定信号を受信し、処理するように構成され、
前記チャネル間通信用共有バスは、
チャネルの前記信号処理要素をテストするための適切なテストシーケンスを発生するように構成されたシーケンスジェネレータと、
前記受信チャネル特定信号のエラーチェックをするように構成されたエラーチェッカーと、
前記２以上の前記チャネルに接続される共有バスとをさらに備え、
前記共有バスは、
前記エラーチェッカーに対して前記受信チャネル特定信号を伝達し、
チャネルの前記信号処理要素に前記テストシーケンスを伝達し、
前記チャネル間通信用共有バスは、
前記共有バスに接続される１以上の電気負荷回路プルアップ抵抗をさらに備える、チャネル間通信用共有バス。

【請求項2】

前記バスは、クロック信号パスとデータ信号パスとにより形成される、請求項１に記載のチャネル間通信用共有バス。

【請求項3】

前記テストシーケンスは、疑似ランダムビットシーケンスである、請求項１に記載のチャネル間通信用共有バス。

【請求項4】

前記電気負荷回路は、反射とジッタとを最適化するように選択され、
前記電気負荷回路は、１以上の抵抗、１以上のピーキングインダクタと抵抗との組み合わせ、または、バイポーラもしくはＨＢＴのＣＭＯＳトランジスタに限定されない１以上の能動デバイスを含む能動負荷を含む、請求項１に記載のチャネル間通信用共有バス。

【請求項5】

前記エラーチェッカーは、エラーを検出するために前記受信チャネル特定信号と、前記シーケンスジェネレータによって発生された既知のチャネル特定信号とを比較するように構成される、請求項１に記載のチャネル間通信用共有バス。

【請求項6】

各チャネルは、カスコード配列でのオープンコレクタのカレントモードロジックドライバーを含むバスインターフェースを有する、請求項１に記載のチャネル間通信用共有バス。

【請求項7】

共有バスを介したチャネル間の通信方法であって、
選択されたチャネルのためのエラーチェックモードを初期化するステップと、
選択された前記チャネルに対して前記共有バスを介したデータの送信または受信を有効化するステップと、
選択されていないチャネルに対して前記共有バスを介したデータの送信または受信を無効化するステップと、
シーケンスジェネレータを用いてシーケンスデータを発生させるステップと、
前記シーケンスジェネレータから選択された前記チャネルに対して前記共有バスを介して前記シーケンスデータを送信するステップと、
処理されたシーケンスデータを生成するために選択された前記データを用いて前記シーケンスデータを処理するステップと、
前記処理されたシーケンスデータと前記シーケンスデータとを比較することによって前記処理されたシーケンスデータのエラーをチェックするステップとを含む、通信方法。

【請求項8】

前記バスは、クロック信号パスとデータ信号パスとにより形成される、請求項７に記載の通信方法。

【請求項9】

前記テストシーケンスは、疑似ランダムビットシーケンスである、請求項７に記載の通信方法。

【請求項10】

プルアップ抵抗のサイズ、位置、および、数は、反射とジッタとを最適化するように選択される、請求項７に記載の通信方法。

【請求項11】

前記エラーチェッカーは、エラーを検出するために、受信チャネル特定信号と、前記シーケンスジェネレータによって発生された既知のチャネル特定信号とを比較するように構成される、請求項７に記載の通信方法。

【請求項12】

各チャネルは、カスコード配列でのオープンコレクタのカレントモードロジックドライバーを含むバスインターフェースを有する、請求項７に記載の通信方法。

【請求項13】

チャネル間の通信システムであって、
各々がデータ処理部を有する、２以上のデータ通信チャネルと、
各チャネルに関連するバスドライバーとを備え、
前記バスドライバーは、
バスと接続または遮断し、
前記共有バスを通してデータを送信または受信するように構成され、
共有バスは、各チャネルに関連する前記バスドライバーに接続し、
前記共有バスは、また、エラーチェッカーと、シーケンスデータを発生するように構成されるシーケンスジェネレータとのうちの少なくとも一つに接続する、通信システム。

【請求項14】

前記共有バスは、クロック信号パスとデータ信号パスとにより構成される２つの導電バスである、請求項１３に記載の通信システム。

【請求項15】

前記シーケンスジェネレータは、疑似ランダムビットシーケンスを発生し、前記シーケンスジェネレータに関連するバスドライバーを用いて前記共有バスを介して送信するように構成される、請求項１３に記載の通信システム。

【請求項16】

前記共有バスに接続される、２以上のプルアップ抵抗をさらに含む、請求項１３に記載の通信システム。

【請求項17】

前記エラーチェッカーは、エラーを検出するために、前記データ処理部によって処理した後に、前記シーケンスジェネレータによって発生された前記シーケンスデータを処理するように構成される、請求項１３に記載の通信システム。

【請求項18】

前記バスドライバーは、カスコード配列でのオープンコレクタのカレントモードロジックドライバーを含む、請求項１３に記載の通信システム。

【請求項19】

前記通信システムは、反射とジッタとを減少させるために共有バスに接続される１以上の終端抵抗を含む、請求項１３に記載の通信システム。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、チャネル間の通信に関し、特に、エラーチェックおよびテスト信号生成の期間中に使用するための共有バスに関する。

【背景技術】

【0002】

機能性と複雑性とが連続的に半導体に追加されている。試験の効率性を増加させるため、エンドユーザは、複雑かつ高価な試験設備を配置または接続することなくエンドユーザのシステムを迅速にデバッグするために内蔵された診断機能を要求する。データセンターでは、これは、低性能のリンクを断ち、疑似ランダムビットシーケンス（ＰＲＢＳ：Pseudo Random Bit Sequence）発生器など既知のデータパターンを導入し、そのリンクを適切にデバッグするために様々な位置でのビットエラーをチェックすることができることを意味する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

図１は、診断要素を共に集積した多チャネル通信システムの代表的な先行技術を示す。この実施例は、図１に示されるチャネル１０４Ａ，１０４Ｂ，１０４Ｃおよび１０４Ｄを有する光通信システムにおける実施例である。各々のチャネルは、送信および受信のデータ伝送を行なわせるための送信部および受信部を含むようにしてもよい。受信機の電気的要素には電気信号が供給され、たとえば、入力１０８において、光検出器およびトランスインピーダンスアンプ（図示せず）からの電気信号などが、アナログ信号を処理しデジタル信号に変換するＡＦＥ（Analog Front End）１１２に対して供給される。デジタル信号は、クロックとデータとに再生するＣＤＲ（Clock Data Recovery）回路１１６に提供される。クロックとデータとの両方は、下流の構成要素のために信号を増幅するように構成されるドライバー１２０に提供される。

【0004】

診断要素は、各々がドライバー１２０に対して２つのパス１３２，１３６を用いて接続されるシーケンスジェネレータ１２４とエラーチェッカー１２８とによって示される。これらのパス１３２，１３６は、高速度のパスであるために、高速度の動作を取り扱うように寸法的に構成されなければならない。シーケンスジェネレータ１２４とエラーチェッカー１２８とが各チャネルに関連付けて設けられる。このようにして、図１のシステムは、４つのシーケンスジェネレータ１２４と、４つのエラーチェッカー１２８とを有する。このシステムは、７５０μｍのチャネルピッチを割り当てられた従来技術のシステムとして受け入れ可能であるが、信号パスと診断要素とを組み合わせたサイズに起因して入手可能な領域が少ないときにこの物理配置が不可能になる。たとえば、診断システムは、入手可能な領域の約３分の２を要する。

【0005】

その一方で、ダイサイズと、特にチャネルピッチは、増加することを期待されない。これらのファクターは、業界標準部品（光学側チャネルピッチは２５０μｍしかない。）に適合しなければならない。電気から光への変換（ＥからＯへ）とその反対（ＯからＥへ）の変換を行なうＣＤＲ機能を集積した、現世代のデータコムチップでさえ、より引き延ばされたダイサイズ（２：１の比）を有し、診断ブロックのための余地がない。診断ブロックは、精巧なサブシステムでありそれゆえ大規模であることがしばしば見過ごされているがさらに注目されるべきである。図２について以下に示すように、診断要素は、側部に移動しなければならない。これは、高速データを前後に送信するという新たな問題を生成する。

【0006】

図２は、チャネル当たりの割り当てられたチャネル幅が２５０μｍであるときの代わりとなる先行技術の設計を示す。このレイアウトでは、診断要素２０４，２０８がチャネルの外に移動され、それによって、チャネル毎に２つの通信パスが要求され、結果的に合計１６対の制御されたインピーダンストレース（通信パス）（ＮＲＺストリームのための２つ）になり、各チャネル１０４Ａ，１０４Ｂ、１０４Ｃおよび１０４Ｄに到達するための高速通信が可能であって、高速通信が可能なサイズでなければならない。これらの信号トレースパスは、インピーダンス制御伝送ラインを要求するミリメートルの距離を移動しなければならない。各チャネルは、各チャネル専用の診断要素２０４，２０８に接続された２つの異なる対を有する。このように、各チャネルに関連する診断要素２０４，２０８が設けられる。４チャネルシステムにおいては、各チャネル１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄが関連する診断要素２０４，２０８を有するように、４組の診断要素２０４，２０８が設けられる。この配置は、スペース、電源リソースおよび与えられた狭いチャネル幅のスペースの割り当てを消費し、ダイに載せられないことになるかもしれない。

【0007】

内蔵した診断特徴を含むことは知られているが、新しいマルチレベル変調方式（ＮＲＺからＰＡＭ－４）に移行することで複雑性が著しく増加し、より一層悪化する。チップ上で、これはスペースの重要な量を必要する複数の並行高速パスを要求する。たとえば、３０Ｇｂ／ｓで各々のパスは、不要な信号品質の欠損を避けるために３０μｍの幅になる。このパスサイズは、８倍に複製され、望まない領域を消費した合計パス幅となる結果となり、２５０μｍのチャネル幅の割り当ての範囲内に適合しないであろう。

【課題を解決するための手段】

【0008】

先行技術の欠点を解消し、追加的な利益を提供するため、チャネル間通信のための共有バスが開示される。

【0009】

ある実施例において、チャネル間通信用の共有バスは、信号処理要素を有する２以上のチャネルを含む。各チャネルは、受信チャネル特定信号を受信し、処理するように構成される。シーケンスジェネレータは、チャネルの信号処理要素をテストするための適切なテストシーケンスを発生するように構成される。エラーチェッカーは、受信チャネル特定信号のエラーチェックをするように構成され、設けられる。共有バスは、エラーチェッカーへの受信チャネル特定信号を伝達し、チャネルの信号処理要素にテストシーケンスを伝達するための２以上のチャネルに接続する。また、この実施例の部分は、共有バスに接続される１以上の負荷を含む。負荷は、１以上の抵抗、１以上の抵抗とピーキングインダクタ、あるいは、その他の種類の負荷であってもよい。

【0010】

ある実施例においては、バスはクロック信号パスとデータ信号パスとにより形成される。テストシーケンスは、疑似ランダムビットシーケンスであってもよい。負荷（プルアップ抵抗など）のサイズ、位置、及び数は、反射とジッタとを最適化するために選択される。ある実施例では、エラーチェッカーは、エラーを検出するために、受信チャネル特定信号を、シーケンスジェネレータによって発生された既知のチャネル特定信号と比較するように構成される。ある実施例においては、各チャネルは、カスコード配列でのオープンコレクタカレントモードロジックドライバを含むバスインタフェースを有する。

【0011】

また、共有バスを介したチャネル間通信のための方法が開示される。この方法のある実施例は、選択されたチャネルのエラーチェックモードを初期化するステップを含む。この方法のある実施例は、選択されたチャネルに対して共有バスを介したデータの送信または受信を有効化するステップと、選択されていないチャネルに対して共有バスを介したデータの送信または受信を無効化するステップとを含む。この方法のある実施例は、シーケンスジェネレータを用いてシーケンスデータを発生させるステップと、シーケンスジェネレータから選択されたチャネルに対して共有バスを介してシーケンスデータを伝達するステップとを含む。この方法のある実施例は、その後に、処理されたシーケンスデータを生成するために選択されたデータを用いてシーケンスデータを処理するステップと、処理されたシーケンスデータをシーケンスデータと比較することによって処理されたシーケンスデータのエラーをチェックするステップとを含む。

【0012】

ある実施例においては、バスは、クロック信号パスとデータ信号パスとにより構成される。テストシーケンスは、疑似ランダムビットシーケンスであってもよい。負荷のサイズ、位置、および、数は、反射とジッタとを最適化するように選択される。請求項７の方法において、エラーチェッカーは、エラーを検出するために、受信チャネル特定信号を、シーケンスジェネレータによって発生された既知のチャネル特定信号と比較するように構成される。ある構成では、各チャネルは、カスコード配列でのオープンコレクタのカレントモードロジックドライバーを含むバスインターフェースを有する。

【0013】

また、２以上のデータ通信チャネルを含むチャネル間通信システムが開示され、各データ通信チャネルは、データ処理部を有する。バスドライバーは、バスドライバーがバスを占有したりまたはバスを解放したり、共有バスを介してデータを送信したり、あるいは、受信したりするように構成されるように各チャネルに関連付けられる。共有バスは、共有バスが少なくとも１つのエラーチェッカー、およびシーケンスデータを発生するように構成されるシーケンスジェネレータにも接続するように、各チャネルに関連付けられるバスドライバーに接続する。

【0014】

以下に論じるように、共有バスは、クロック信号パスとデータ信号パスとにより構成されるツーコンダクターバスである。シーケンスジェネレータは、疑似ランダムビットシーケンスを発生するように構成され、共有バスを介した送信がシーケンスジェネレータに関連付けられるバスドライバーを利用して起こるようにしてもよい。このシステムは、共有バスに接続される２以上のプルアップ抵抗をさらに含むようにしてもよい。ある構成においては、エラーチェッカーは、エラーを検出するために、データ処理部によって処理した後に、シーケンスジェネレータによって発生したシーケンスデータを処理するように構成される。システムは、反射とジッタとを減少させるために、共有バスに接続される１以上の終端抵抗を含むようにしてもよい。

【0015】

この発明の他のシステム、方法、特徴および利点は、以下の図面および詳細な説明の考察によって当業者に明らかになるであろう。そのような追加的システム、方法、特徴および利点はすべて、この説明に含まれ、この発明の範囲内であり、添付の請求の範囲によって保護されることが意図される。

【0016】

図面に記載の構成は、縮尺を調整する必要はなく、代わりに発明の原理を説明することに重点が置かれている。図面での同じ参照符号は、異なる図の対応する部分を示す。

【図面の簡単な説明】

【0017】

【図1】診断要素を共に集積した多チャネル通信システムの代表的な先行技術を示す図である。

【図2】チャネル当たりの割り当てられたチャネル幅が２５０μｍであるときの代わりとなる先行技術の設計を示す図である。

【図3】代表的な利用の環境例を示す図である。

【図4】診断要素と複数の通信チャネルとの間の高速通信のレイアウトの実施例を示す図である。

【図5】図４の代表的な高速通信システムを示す図である。

【図6A】代表的なドライバー回路を示す図である。

【図6B】相互接続バスを備えた代表的なエンドツーエンドのドライバー回路を示す図である。

【図7】複数の光学モジュールを備えたダイのバスレイアウトジオメトリを示す図である。

【図8】診断信号バスを通した高速通信の結果として得られた代表的な信号プロットを示す図である。

【発明を実施するための形態】

【0018】

図３は、代表的な利用の環境例を示す。この実施例において、第１ホスト３０４は、第２ホスト３２８などの遠隔した位置に送信されるためのデータを発生または受信する。第１ホスト３０４は、データを処理し、当該データを第１光学モジュール３１２に供給する前に、当該データを送信する準備をする。第１ホスト３０４からのデータは、電気的チャネル３０８を介した電気信号として第１光学モジュール３１２に移動する。

【0019】

第１光学モジュール３１２は、データを示す電気信号を光ファイバーケーブルなどの光学チャネル３１６を介して第２光学モジュール３２０に送信される光学信号に変換する。第２光学モジュールにおいては、光学信号は、電気的チャネル３２４を介して第２ホスト３２８に提供される電気信号に変換される。第２ホスト３２８は、遠隔の第１ホスト３０４からの移動の後にデータを再生および修復し、後続の処理要素による利用のためにデータを提供する。この処理のパスにおいて、第２ホスト３２８から第１ホスト３０４に送信されるデータに対しては逆順の処理が行なわれる。光通信システムの形式で示されたが、以下に開示される革新的技術が電気的もしくは無線の通信環境で利用されることも考慮される。

【0020】

図４は、診断要素と複数の通信チャネルとの間の高速通信のレイアウトの実施例を示す。この一実施例以外のその他の構成自体は、請求の範囲から離れない範囲で可能である。この実施例では、各チャネル幅として２５０μｍのみ割り当てられ、このように示されるレイアウトによって背景技術の項目において明らかにされた理由に対して解決が図られる。この幅の中にダイ領域を費やすＡＦＥ４３０、ＣＤＲ４３２およびドライバー４３６があり、大型のパターンジェネレータ４１２とエラー検出モジュール４０８のための余地がない。それゆえ、パターンジェネレータ４１２とエラー検出モジュール４０８は、複数のチャネル４０４間で共有される。データパス４１６とクロックパス４２０とを有するツーパス共有バス４２４は、各チャネル４０４Ａ、４０４Ｂ、４０４Ｃ、４０４Ｄをパターンジェネレータ４１２とエラー検出モジュール４０８とに接続する。各チャネル４０４Ａ、４０４Ｂ、４０４Ｃ、４０４Ｄとパターン発生器４１２とエラー検出モジュール４０８の内部には、データを送受信したり、クロックによって同期されたりするドライバーが設けられる。

【0021】

この実施例は、図１および２に示される先行技術を超えるいくつかの利点を有する。図１の４つのシーケンスジェネレータと４つのエラーチェッカーから、各チャネルがパターンジェネレータ４１２とエラー検出モジュール４０８とを共有するまでシステムの個数を減少させることによって領域の節約が実現される。これは領域の要件に対して重要な減少である。割り当てられたチャネル幅を２５０μｍまで減少させるときにシステムをダイ上に適合させることが可能となる。図２のシステムと比較すると、二つの導電パス４１６、４２０のみが８個の大きなパス（診断要素への各チャネルに対して２つ）の代わりに要求される。これは、レイアウトの複雑性、信号の組み合わせおよびサイズ要件（２パス対図２の８パス）を低下させる。

【0022】

図５は、図４の代表的な高速通信システムを示す。図４に関連して、チャネル０の４０４Ａ、チャネル１の４０４Ｂ、チャネル２の４０４Ｃ、および、チャネル３の４０４Ｄが示される。共有バス４２４に接続するチャネルドライバー５０８Ａ，５０８Ｂ，５０８Ｃ，５０８Ｄが各チャネルに関連づけられる。単一のラインで示されるがバス４２４は、２つの導電パスを含む。また、シーケンスジェネレータ４１２とエラーチェッカー４０８とに接続する診断システムドライバー５１２がバス４２４に接続される。診断システムドライバー５１２は、シーケンスジェネレータ４１２およびエラーチェッカー４０８とバス４２４とをインターフェイスする。ドライバー５２０，５０８は、チャネルを通して信号を供給する機能を有する。シーケンスジェネレータ４１２とエラーチェッカー４０８がドライバー５２０を共有するが、ジェネレータとチェッカーとが各々ドライバーを有することも考慮される。

【0023】

バス４２４の各々の端部には、調整可能な終端要素５０４が設けられる。終端要素５０４は、バス４２４のインピーダンスに整合するように構成された、何らかの種類の抵抗もしくはインピーダンスを含む。終端要素５０４のインピーダンスおよびバス４２４への整合は反射を最小化し、パワーロスを最小化し、あるいは、ジッタを緩和するように選択されてもよい。そのため、いつくかの実施例において、終端要素５０４の抵抗またはインピーダンスは、バス４２４の抵抗またはインピーダンスに正確には整合しない。終端要素５０４は調整可能であってもよいし、抵抗、ＭＯＳスイッチ、他の要素、あるいは、要素群から構成されるようにしてもよい。また、図５に示すように、１以上の負荷５３０は、たとえば、反射およびジッタを減少するように構成される複数のプルアップ抵抗等である。これらの負荷５３０は、３０Ｇｂ／ｓでの動作などの高周波数の動作に適応させるための試験に基づいて選択的および戦略的に配置され、サイズが決められる。負荷５３０の数は、バス４２４に沿ったいくつかの位置に配置されてもよい。最適化されたアルゴリズムが、負荷５３０の位置、数、および値の導出に用いられる。

【0024】

作動中において、シグナルジェネレータ４１２、エラーチェッカー４０８、もしくは、その両方が動作可能とされてもよい。エラー検出モードにおいて、受信データは、たとえば、チャネル１の４０４Ｂなどの特定のチャネルに提供される。この受信データがエラーを有するか判定するために、データは、チャネル１のドライバー５０８Ｂを使用してバス４２４を経由してエラーチェッカー４０８に送信され、エラーチェッカー４０８は、受信されたデータのエラーを確認する。もしシーケンスジェネレータ４１２が起動状態である場合、シーケンスジェネレータは、診断システムドライバー５２０を用いてバス４２４に送信されるシーケンスを発生させる。バス４２４からシーケンスは、要求されるチャネル４０４に送信される。いずれかのチャネルは、抵抗の設定とローカルスイッチとを経由して選択され得る。共通のチャネルで、シーケンスジェネレータとエラーチェッカーとは、同時に両方が起動することはできず、アプリケーションによって要求もされない。

【0025】

図６Ａは、代表的なドライバー回路を示す。これは、ドライバー回路としてほんの１つの可能な構成である。この実施例では、そのドライバー回路は、バイポーラ技術を用いたカスコード配列のオープンコレクタのカレントモードロジック（ＣＭＬ）ドライバーである。ＣＭＯＳ，ＢｉＣＭＯＳあるいはＨＢＴなどの他の技術は、発明の範囲から逸脱しないで利用される。ドライバーダイス６０４は、図示されるような回路を含む。抵抗６１２は、電圧ノード６０８とドライバーとの間に接続され、バス６１６によって接続される。ドライバーは、カスコード構成で配置される第１トランジスタ６２４と第２トランジスタ６２８とを含む。トランジスタ６２４は、電圧ノード６２０に接続されるベースと、抵抗６１２の反対の端子に接続されるコレクタとを有する。また、エミッタ端子はキャパシタ６３６Ａに接続され、キャパシタ６３６Ａは、リファレンスグラウンドに接続された反対側の端子を有する。キャパシタ６３６Ａのサイズは、キャパシタ６３６Ｂよりも小さい。キャパシタ６３６Ａは、小さくなるほど不連続性の減少または排除の利益を提供するが、不要な反射の要因となり得る。トランジスタ６２４のエミッタは、図示されるようにトランジスタ６２８のコレクタ端子に接続する。トランジスタ６２８のベースは、電圧ノード６２０に接続するのに対して、エミッタ端子は、抵抗６３２を介してグラウンドに接続する。この構成は、敏感なノード（バスノード６１６）をノード６４０から絶縁する。

【0026】

図６Ｂは、関連するドライバーを用いる代表的なダイ間通信システムを示す。この実施例は、第１ダイ６４０と第２ダイ６４４とを相互接続するバス６１６を示す。ダイは、要素を処理するチャネルを含むようにしてもよいし、あるいは、エラーチェッカーまたはシーケンスジェネレータの一部であってもよい。プルアップ抵抗６１２は、またバス６１６と電圧ノード６０８に接続されるように図示される。第２ダイ６４４は、送信モードにおいて送信起動サブ回路６４８と送信停止サブ回路６５２とを用いるように構成される。バス６１６に送信されるための信号６５４は、入力５６８に供給され電流源６６０が起動状態になる。送信停止モード中に、電流源６６２が遮断され、入力６６４はグラウンドに結ばれる。

【0027】

受信起動モード中に第１ダイ６４０では、信号６７０がバス６１６を通して受信され、出力６７２に供給される。受信起動モード中に、電流源６７４は起動状態になる。受信停止モード中に電流源６８０はオフとなる。図６Ｂは、ドライバーとバスシステムとの一つの代表的な回路を示し、他の回路構成は、この正確な回路から逸脱して生成されてもよいがクレームから逸脱しないがことが考慮される。

【0028】

図７は、複数の光学サブシステムを用いたダイのバスレイアウトジオメトリを示す。これは、ほんの１つの可能なバスレイアウトであって、他の実施例自体は、以下の請求の範囲から逸脱しない範囲で可能である。上述の、あるいは、従来技術において知られている要素は、詳細には記述されていないが、代わりに新たな見地に焦点を当てる。図示されるダイ７０４は、チャネル０、チャネル１、チャネル２およびチャネル３として参照される４つのチャネルで構成されている。このシステムは、一般的に定義されるが、送信機または受信機として構成されてもよい。光ファイバー７１６Ａ，７１６Ｂ、７１６Ｃ，７１６Ｄは、ダイ７０４に接続し、またはダイ７０４に信号を供給し、各チャネルの光学式サブシステム７０４Ａ，７０４Ｂ，７０４Ｃ，７０４Ｄの部分に光学信号を送る。光学式サブシステム７０４Ａ，７０４Ｂ，７０４Ｃ，７０４Ｄは、システムが受信機として構成されるときに、光学信号を、電気式サブシステム７０８Ａ，７０８Ｂ，７０８Ｃ，７０８Ｄに提供される電気信号に変換する。そのような光学式サブシステムの例は、トランスインピーダンスアンプ（ＴＩＡ）と結合される光検出器である。電気式サブシステム７０８Ａ，７０８Ｂ，７０８Ｃ，７０８Ｄは、出力７４０Ａ，７４０Ｂ，７４０Ｃ，７４０Ｄから下流要素に提供されるクロックとデータ信号とを再生するように信号を処理する。もし送信機として構成される場合、電気式サブシステム７０８は、送信のためのデータを準備し、光学式サブシステム７０４にデータを供給し、光ファイバー７１６を通してデータを送信する。そのような光学サブシステムの例は、シリコンフォトニクスコンポーネントを用いたモジューレータドライバーまたはレーザを用いたレーザドライバーを含むが、それらの例に限定されない。他の実施例は可能である。

【0029】

共有の診断サブシステム７１２は、各チャネルに関連して図示される。バスルーティングの新たな方法は、共有の診断サブシステム７１２によって利用されるデータパス７３０が、主電源パッドリング７２０またはグラウンドパッドリング７２４の下に設けられるようにして示される。同様に、共有の診断サブシステム７１２によって利用されるクロックパス７３４は、主電源パッドリング７２０またはグラウンドパッドリング７２４の下に設けられる。図示されるように、データパス７３０およびクロックパス７３４は、図示される各チャネルに接続する。

【0030】

データパス７３０とクロックパス７３４をグラウンドパッドリング７２４および電力パッドリング７２０の下に置くことは、いくつかの利点を提供する。データパス７３０とクロックパス７３４は、高速通信パスであって、それ自体が制御されたインピーダンストレースを要求し、これらのパスを移動する信号の波長に起因する大きな量の空間を占める。そのような利点の一つは、空間が現在利用されておらず、グラウンドパッドリング７２４および電力パッドリング７２０が、送信線の基準としての利用に対して理想的な低いインピーダンスであることである。さらに、この領域は、一般的に信号が妨害されることなく、データパス７３０とクロックパス７３４のサイズのための十分な空間がある。

【0031】

図８は、診断信号バスを通した高速通信の結果として得られた代表的な信号プロットを示す。これらのプロットは、エラーチェッカーに送られるか、各チャネルと通信する診断システムによって利用されるバスを通して送られるシーケンス信号を送信されるかして、回復されたデータのアイダイアグラムを示す。プロット８００は、ＡＴＬＣ電磁気解析モデリングソフトウェアによって示される。これらのプロットからみられるように、データ信号、発生されたシーケンス信号、および、クロック信号は、バスを通して送信された後に適切に再生されている。

【0032】

この発明の様々な実施例が記述されるので、この発明の範囲内でよりたくさんの実施例と実装例とが可能であることは当業者に明らかである。加えて、以下に記載された様々な特徴、要素および実施例が請求項に記載され、あるいは、いくつかの組み合わせまたは配置で組み合わされてもよい。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【国際調査報告】