特表 2024-501237 絶縁トレンチゲート電極を有するパワー半導体デバイスおよびパワー半導体デバイスを製造する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-11

(54)【発明の名称】絶縁トレンチゲート電極を有するパワー半導体デバイスおよびパワー半導体デバイスを製造する方法

(51)【国際特許分類】

   H01L 29/739 20060101AFI20231228BHJP

   H01L 29/78 20060101ALI20231228BHJP

【ＦＩ】

H01L29/78 655E

H01L29/78 653A

H01L29/78 652M

H01L29/78 652C

H01L29/78 652J

H01L29/78 655G

【審査請求】未請求

【予備審査請求】有

(21)【出願番号】P 2023537636

(86)(22)【出願日】2021-12-17

(85)【翻訳文提出日】2023-08-16

(86)【国際出願番号】 EP2021086590

(87)【国際公開番号】W WO2022136179

(87)【国際公開日】2022-06-30

(31)【優先権主張番号】20216115.4

(32)【優先日】2020-12-21

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】519431812

【氏名又は名称】ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＳＷＩＴＺＥＲＬＡＮＤ ＡＧ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】デ－ミキエリス，ルカ

(72)【発明者】

【氏名】グプタ，ガウラブ

(72)【発明者】

【氏名】ビターレ，ボルフガング・アマデウス

(72)【発明者】

【氏名】ブイトラゴ，エリザベス

(72)【発明者】

【氏名】コルバシェ，キアラ

(57)【要約】

エミッタ電極（５１）を有するエミッタ側（２１）と、エミッタ側（２１）とは反対側のコレクタ側（２２）との間で鉛直方向に延在する半導体本体（２）を有するパワー半導体デバイス（１）が規定され、パワー半導体デバイス（１）は、第１の導電型のドリフト層（２６）と、ドリフト層（２６）とエミッタ側（２１）との間に延在する、第１の導電型とは異なる第２の導電型のベース層（２８）と、ベース層（２８）のドリフト層（２６）とは反対側に配置された第１の導電型のソース領域（２９）と、エミッタ側（２１）からドリフト層（２６）内に延在する少なくとも１つの第１のトレンチ（３）と、第１のトレンチ（３）内に延在する絶縁トレンチゲート電極（３０）と、エミッタ側（２１）からドリフト層（２６）内に延在する少なくとも１つの第２のトレンチ（４）であって、少なくとも１つの第１のトレンチ（３）のソース領域（２９）とは反対側に配置された少なくとも１つの第２のトレンチ（４）と、第２のトレンチ（４）内に延在する導電層（４１）であって、ベース層（２８）およびドリフト層（２６）から電気的に絶縁される導電層（４１）とを備え、少なくとも１つの第２のトレンチ（４）の少なくとも１つの第１のトレンチ（３）とは反対側に配置されたベース層（２８）の部分（２８１）は、少なくとも１つの第２のトレンチ（４）と少なくとも同じ深さでエミッタ側（２１）から鉛直方向にコレクタ側（２２）に向かって延在し、少なくとも１つの第１のトレンチ（３）と少なくとも１つの第２のトレンチ（４）との間に延在するパワー半導体デバイス（１）のサブ領域（６）は、ベース層（２８）に電気的に接続された電荷キャリア抽出コンタクト（６１）を備える。また、パワー半導体デバイス（１）を製造する方法が規定される。

【特許請求の範囲】

【請求項1】

エミッタ電極（５１）を有するエミッタ側（２１）と、前記エミッタ側（２１）とは反対側のコレクタ側（２２）との間で鉛直方向に延在する半導体本体（２）を有するパワー半導体デバイス（１）であって、前記パワー半導体デバイス（１）は、
第１の導電型のドリフト層（２６）と、
前記ドリフト層（２６）と前記エミッタ側（２１）との間に延在する、前記第１の導電型とは異なる第２の導電型のベース層（２８）と、
前記ベース層（２８）の前記ドリフト層（２６）とは反対側に配置された前記第１の導電型のソース領域（２９）と、
前記エミッタ側（２１）から前記ドリフト層（２６）内に延在する少なくとも１つの第１のトレンチ（３）と、
前記第１のトレンチ（３）内に延在する絶縁トレンチゲート電極（３０）と、
前記エミッタ側（２１）から前記ドリフト層（２６）内に延在する少なくとも１つの第２のトレンチ（４）であって、前記少なくとも１つの第１のトレンチ（３）の前記ソース領域（２９）とは反対側に配置された少なくとも１つの第２のトレンチ（４）と、
前記第２のトレンチ（４）内に延在する導電層（４１）であって、前記ベース層（２８）および前記ドリフト層（２６）から電気的に絶縁される導電層（４１）と
を備え、
前記少なくとも１つの第２のトレンチ（４）の前記少なくとも１つの第１のトレンチ（３）とは反対側に配置された前記ベース層（２８）の部分（２８１）は、前記少なくとも１つの第２のトレンチ（４）と少なくとも同じ深さで前記エミッタ側（２１）から前記鉛直方向に前記コレクタ側（２２）に向かって延在し、
前記少なくとも１つの第１のトレンチ（３）と前記少なくとも１つの第２のトレンチ（４）との間に延在する前記パワー半導体デバイス（１）のサブ領域（６）は、前記ベース層（２８）に電気的に接続された電荷キャリア抽出コンタクト（６１）を備える、パワー半導体デバイス（１）。

【請求項2】

前記少なくとも１つの第２のトレンチ（４）は電気的に不活性であり、
前記第１の導電型の増強層（２７）が、前記ドリフト層（２６）と前記ベース層（２８）との間の領域に配置され、前記増強層（２７）は前記ドリフト層（２６）よりも高濃度にドープされ、
前記増強層（２７）は、前記少なくとも１つの第１のトレンチ（３）と前記少なくとも１つの第２のトレンチ（４）との間に配置される、請求項１に記載のパワー半導体デバイス（１）。

【請求項3】

前記電荷キャリア抽出コンタクト（６１）は、前記パワー半導体デバイス（１）の動作中に、前記エミッタ電極（５１）とは別に電気的にアドレス指定可能であるように構成される、請求項１または２に記載のパワー半導体デバイス（１）。

【請求項4】

前記電荷キャリア抽出コンタクト（６１）は、前記エミッタ電極（５１）に電気的に接続される、請求項１または２に記載のパワー半導体デバイス（１）。

【請求項5】

前記導電層（４１）は、前記パワー半導体デバイス（１）の動作中に、前記エミッタ電極（５１）と同じ電圧または前記エミッタ電極（５１）に対して正の電圧にあるように構成される、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項6】

前記電荷キャリア抽出コンタクト（６１）は、複数のセグメント（６１０）に細分され、前記セグメント（６１０）は、前記少なくとも１つの第１のトレンチ（３）の主延在方向（Ｌ）に平行に延びる方向に並んで配置される、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項7】

前記少なくとも１つの第１のトレンチ（３）と前記少なくとも１つの第２のトレンチ（４）との間のエッジ間距離（ｓ１）は、０．５μｍ以上５μｍ以下である、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項8】

前記少なくとも１つの第１のトレンチ（３）および前記少なくとも１つの第２のトレンチ（４）は、前記鉛直方向において同じ深さを有する、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項9】

前記部分（２８１）は、前記少なくとも１つの第１のトレンチ（３）に向かって前記少なくとも１つの第２のトレンチの下に延在する、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項10】

前記ベース層（２）の前記部分（２８１）は、前記パワー半導体デバイス（１）の断面視において、前記少なくとも１つの第２のトレンチ（４）の２つの部分領域（４１）の間で横方向に延在する、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項11】

前記少なくとも１つの第２のトレンチ（４）は、前記第２のトレンチ（４）の前記２つの部分領域（４１）を連続して形成する、請求項１０に記載のパワー半導体デバイス（１）。

【請求項12】

前記少なくとも１つの第２のトレンチ（４）は、前記鉛直方向に見たときに前記ベース層（２８）の前記部分（２８１）を囲む閉ループを形成する、請求項１１に記載のパワー半導体デバイス（１）。

【請求項13】

前記少なくとも１つの第２のトレンチ（４）の前記２つの部分領域（４１）は、前記パワー半導体デバイス（１）の断面視において、前記少なくとも１つの第１のトレンチ（３）の２つの部分領域（３９）の間に配置される、請求項１０～１２のいずれかに記載のパワー半導体デバイス（１）。

【請求項14】

前記パワー半導体デバイス（１）は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、先行する請求項のいずれかに記載のパワー半導体デバイス（１）。

【請求項15】

ａ）エミッタ側（２１）と、前記エミッタ側（２１）とは反対側のコレクタ側（２２）との間に鉛直方向に延在する半導体本体（２）を設けるステップと、
ｂ）前記エミッタ側（２１）から前記半導体本体（２）内に延在する少なくとも１つの第１のトレンチ（３）を形成するステップと、
ｃ）前記エミッタ側（２１）から半導体本体（２）内に延在する少なくとも１つの第２のトレンチ（４）を形成するステップと、
ｄ）前記少なくとも１つの第２のトレンチ（４）内に延在する導電層（４１）を形成するステップと
を含む、パワー半導体デバイス（１）を製造する方法であって、
前記パワー半導体デバイス（１）は、
前記エミッタ側（２１）のエミッタ電極（５１）と、
第１の導電型のドリフト層（２６）と、
前記ドリフト層（２６）と前記エミッタ側（２１）との間に延在する、前記第１の導電型とは異なる第２の導電型のベース層（２８）と、
前記ベース層（２８）の前記ドリフト層（２６）とは反対側に配置された前記第１の導電型のソース領域（２９）と、
前記第１のトレンチ（３）内に延在する絶縁トレンチゲート電極（３０）と
を備え、
前記少なくとも１つの第１のトレンチ（３）は前記エミッタ側（２１）から前記ドリフト層（２６）内に延在し、
前記少なくとも１つの第２のトレンチ（４）は前記エミッタ側（２１）から前記ドリフト層（２６）内に延在し、前記少なくとも１つの第２のトレンチ（４）は、前記少なくとも１つの第１のトレンチ（３）の前記ソース領域（２９）とは反対側に配置され、
前記導電層（４１）は、前記ベース層（２８）および前記ドリフト層（２６）から電気的に絶縁され、
前記少なくとも１つの第２のトレンチ（４）の前記少なくとも１つの第１のトレンチ（３）とは反対側に配置された前記ベース層（２８）の部分（２８１）は、前記少なくとも１つの第２のトレンチ（４）と少なくとも同じ深さで前記エミッタ側（２１）から前記鉛直方向に前記コレクタ側（２２）に向かって延在し、
前記少なくとも１つの第１のトレンチ（３）と前記少なくとも１つの第２のトレンチ（４）との間に延在する前記パワー半導体デバイス（１）のサブ領域（６）は、前記ベース層（２８）に電気的に接続された電荷キャリア抽出コンタクト（６１）を備える、方法。

【請求項16】

請求項１～１４のいずれかに記載のパワー半導体デバイス（１）が製造される、請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、絶縁トレンチゲート電極を有するパワー半導体デバイス、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、およびパワー半導体デバイスを製造する方法に関する。

【背景技術】

【0002】

米国特許第９，８２５，１５８号および米国特許出願公開第２０２０／０００６５３９号は、絶縁トレンチゲート電極を有する絶縁ゲートバイポーラトランジスタに関する。

【0003】

ゲート酸化物へのホットキャリア注入は、トレンチＩＧＢＴの長期安定性の損失に関連する典型的なトレンチ劣化メカニズムであることがわかっている。注入された電荷キャリアは、シリコン半導体材料とトレンチ酸化物との間の界面、特にトレンチ底部にトラップされ得る。ターンオフ中、電流は大部分が空乏層の膨張中に変位するホールからなる。ホールは、空乏層内の高電界によって、特にハードターンオフスイッチング事象の過電圧段階中にトレンチ底部に向かって加速される。

【0004】

解決されるべき目的は、長期安定性が向上したパワー半導体デバイスを提供し、そのようなデバイスを確実に製造することができる方法を提供することである。

【0005】

本開示の例示的な実施形態、とりわけ、例えば請求項１に記載のパワー半導体デバイスおよび請求項１５に記載の方法は、上記の欠点に対処する。さらなる構成および開発は、従属請求項の主題である。

【0006】

パワー半導体デバイスの少なくとも１つの実施形態によれば、パワー半導体デバイスは、エミッタ電極を有するエミッタ側と、エミッタ側とは反対側のコレクタ側との間で鉛直方向に延在する半導体本体を備える。パワー半導体デバイスは、第１の導電型のドリフト層と、ドリフト層とエミッタ側との間に延在する、第１の導電型とは異なる第２の導電型のベース層とを備える。パワー半導体デバイスは、ベース層のドリフト層とは反対側に配置された第１の導電型のソース領域と、エミッタ側からドリフト層内に延在する少なくとも１つの第１のトレンチとをさらに備え、絶縁トレンチゲート電極が第１のトレンチ内に延在する。パワー半導体デバイスは、エミッタ側からドリフト層内に延在する少なくとも１つの第２のトレンチをさらに備え、導電層が第２のトレンチ内に延在し、導電層はベース層およびドリフト層から電気的に絶縁される。少なくとも１つの第２のトレンチは、少なくとも１つの第１のトレンチのソース領域とは反対側に配置される。少なくとも１つの第２のトレンチの少なくとも１つの第１のトレンチとは反対側に配置されたベース層の部分は、少なくとも１つの第２のトレンチと少なくとも同じ深さでエミッタ側から鉛直方向にコレクタ側に向かって延在する。

【0007】

第１のトレンチとは反対に、第２のトレンチは電気的に不活性であり、ダミートレンチとも呼ばれ得る。例えば、電気的に不活性であるとは、パワー半導体デバイスのオン状態において、少なくとも１つの第２のトレンチに沿って形成された導電性チャネルがないことを意味する。例えば、少なくとも１つの第１のトレンチは、第２のトレンチが第１のトレンチを介してソース領域から分離されるように、ソース領域と少なくとも１つの第２のトレンチとの間に配置される。コレクタ側に向かって比較的深く延在するベース層の部分は、例えばベース層の深さが第２のトレンチの両側で同じである設計と比較して、活性トレンチとして作用する第１のトレンチ付近のアバランシェ強度を大幅に低減するのに役立つことがわかった。

【0008】

ベース層の部分のドーピング濃度が、例えばドーパントの注入テイルに起因して鉛直方向に急激に減少しない場合、その鉛直位置を使用して部分の深さを決定することができ、第２の導電型の部分のドーピング濃度は、ドリフト層内の第１の導電型のドーパントのドーピング濃度まで減少している。

【0009】

第１の導電型はｐ型であってもよく、第２の導電型はｎ型であってもよく、またはその逆であってもよい。

【0010】

例えば、トレンチの底部は、領域内のベース層の部分に直接隣接する。
絶縁トレンチゲート電極は、例えば、半導体本体および導電層の少なくとも一方から電気的に絶縁される。導電層は、例えば、少なくとも１つの第２のトレンチと直接電気的に接触していない。

【0011】

パワー半導体デバイスのターンオフ中に、電荷キャリア、例えばｐ型ベース層の場合にはホールが、電荷キャリア抽出コンタクトを介して抽出されてもよい。言い換えれば、電荷キャリア抽出コンタクトは、第１のトレンチ付近のアバランシェ発生をさらに低減するのに役立つプラズマ制御特徴部を表す。

【0012】

電荷キャリア抽出コンタクトの存在下では、かなりの量の注入されたホールが、活性トレンチとして作用する第１のトレンチから迂回され得ることが分かっている。さらに、第２のトレンチは、活性トレンチを静電的に遮蔽し、それによって第１のトレンチを絶縁トレンチゲート電極で保護することができる。サブ領域は、第１のトレンチおよび第２のトレンチによって静電的に遮蔽されてもよく、これにより、静電損失を過度に損なうことなく、ターンオフスイッチング事象中の制御されたプラズマ抽出が容易になる。その結果、デバイス性能に大きな影響を与えることなく、劣化の少ない堅牢なパワー半導体デバイスを得ることができる。

【0013】

電荷キャリア抽出は、電荷キャリア抽出コンタクトに印加される電圧を介して制御することができる。印加電圧は、エミッタ電極における電圧に対応していてもよいし、エミッタ電極における電圧と異なっていてもよい。

【0014】

パワー半導体デバイスの少なくとも１つの実施形態によれば、パワー半導体デバイスの動作中に、電荷キャリア抽出コンタクトは、エミッタ電極とは別に電気的にアドレス指定可能である。したがって、印加電圧は、エミッタ電極における電圧から独立していてもよい。言い換えれば、電荷キャリア抽出コンタクトおよびエミッタ電極は、２つの別個のコンタクト要素で構成される。例えば、電荷キャリア抽出コンタクトに印加される電圧は、エミッタ電極に対して正であるか、またはエミッタ電極における電圧と同じである。例えば、電荷キャリア抽出コンタクトにおける電圧は、動作中の異なる状態に対して異なる。例えば、オン状態中の正電圧は、過剰な電荷キャリア抽出を防止することができる。オフ状態またはオフ状態への切り替え中、電荷キャリア抽出を強化するために、電荷キャリア抽出コンタクトの電圧はエミッタ電極に対して負であってもよい。

【0015】

パワー半導体デバイスの少なくとも１つの実施形態によれば、電荷キャリア抽出コンタクトは、エミッタ電極に電気的に接続される。したがって、電荷キャリア抽出コンタクトの電圧は、エミッタ電極の電圧に対応する。

【0016】

パワー半導体デバイスに対する第２のトレンチの影響は、第２のトレンチ内の導電層に印加される電圧を介してさらに制御することができる。

【0017】

パワー半導体デバイスの少なくとも１つの実施形態によれば、導電層は、パワー半導体デバイスの動作中に、エミッタ電極と同じ電圧またはエミッタ電極に対して正の電圧にある。例えば、導電層は、エミッタ電極に印加される電圧または絶縁トレンチゲート電極に印加される電圧にある。しかしながら、印加電圧は、絶縁トレンチゲート電極およびエミッタ電極の両方の電圧と異なっていてもよい。

【0018】

パワー半導体デバイスの少なくとも１つの実施形態によれば、電荷キャリア抽出コンタクトは、複数のセグメントに細分される。例えば、セグメントは、少なくとも１つの第１のトレンチの主延在方向に平行に延びる方向に並んで配置される。しかしながら、セグメントのない単一電荷キャリアコンタクトを使用することもできる。

【0019】

例えば、少なくとも１つの第１のトレンチの主延在方向に平行に延びる直線に沿って電荷キャリア抽出コンタクトのセグメントによって覆われるエミッタ側の割合は、少なくとも０．１％または少なくとも１０％または少なくとも３０％および／または高々９０％または高々８０％になる。

【0020】

パワー半導体デバイスの少なくとも１つの実施形態によれば、サブ領域およびソース領域は、エミッタ側に向かって見たときに互いに横方向に並んで配置される。言い換えれば、第１のトレンチと第２のトレンチとの間にソース領域は存在しない。

【0021】

パワー半導体デバイスの少なくとも１つの実施形態によれば、少なくとも１つの第１のトレンチと少なくとも１つの第２のトレンチとの間のエッジ間距離は、０．５μｍ以上５μｍ以下である。第１のトレンチと第２のトレンチとの間の間隔が増加するにつれて、第２のトレンチによって共有されるアバランシェ発生の割合が減少することがわかった。したがって、第２のトレンチを第１のトレンチの可能な限り近くに配置することは、第１のトレンチの保護の点で有利であろう。しかしながら、間隔が小さすぎると、ターンオフ損失が高くなる可能性がある。

【0022】

パワー半導体デバイスの少なくとも１つの実施形態によれば、少なくとも１つの第１のトレンチおよび少なくとも１つの第２のトレンチは、鉛直方向において同じ深さを有する。その結果、少なくとも１つの第１のトレンチおよび少なくとも１つの第２のトレンチは、共通のプロセスステップで生成することができる。

【0023】

「同じ深さ」という用語は、製造公差内の深さのわずかな違いも含む。ただし、第１のトレンチと第２のトレンチの深さは、適宜異なっていてもよい。

【0024】

パワー半導体デバイスの少なくとも１つの実施形態によれば、第１の導電型の増強層が、ドリフト層とベース層との間の領域に配置され、増強層はドリフト層よりも高濃度にドープされる。

【0025】

例えば、増強層の最大ドーピング濃度は、ドリフト層の最大ドーピング濃度よりも少なくとも５０倍または１００倍大きい。

【0026】

増強層は、電荷キャリア障壁として作用し、それによってオン状態損失を低減することができる。

【0027】

パワー半導体デバイスの少なくとも１つの実施形態によれば、増強層は、少なくとも１つの第１のトレンチと少なくとも１つの第２のトレンチとの間に配置される。したがって、増強層の一部は、サブ領域にも存在し得る。第１のトレンチと第２のトレンチとの間のサブ領域に配置された増強層によって、電荷キャリア抽出コンタクトを介したオン状態損失をさらに低減することができる。しかしながら、第１のトレンチと第２のトレンチとの間のサブ領域はまた、増強層を含まなくてもよい。

【0028】

パワー半導体デバイスの少なくとも１つの実施形態によれば、部分は、少なくとも１つの第１のトレンチに向かって少なくとも１つの第２のトレンチの下に延在する。例えば、第２のトレンチは、鉛直方向に見たときに、部分と完全に重なる。例えば、部分は、第１のトレンチに向かって見たときに第２のトレンチを越えて延在するが、鉛直方向に見たときに電荷キャリア抽出コンタクトと重ならない。部分は、第１のトレンチに向かってさらに延在してもよい。例えば、サブ領域は、鉛直方向に見たときに、部分と完全に重なる。例えば、第１のトレンチは、鉛直方向に見たときに、部分と完全にまたは少なくとも一部の領域で重なる。

【0029】

パワー半導体デバイスの少なくとも１つの実施形態によれば、ベース層の部分は、パワー半導体デバイスの断面視において、少なくとも１つの第２のトレンチの２つの部分領域の間で横方向に延在する。２つの部分領域は、１つの連続する第２のトレンチまたは２つの別個の第２のトレンチによって形成されてもよい。例えば、少なくとも１つの第２のトレンチの部分は、互いに平行に延在し、例えば、少なくとも１つの第１のトレンチの主延在方向に垂直に走る方向に互いに離間している。

【0030】

パワー半導体デバイスの少なくとも１つの実施形態によれば、少なくとも１つの第２のトレンチは、第２のトレンチの２つの部分領域を連続して形成する。しかしながら、第２のトレンチの２つの部分領域は、２つの別個の第２のトレンチによって形成されてもよい。

【0031】

パワー半導体デバイスの少なくとも１つの実施形態によれば、少なくとも１つの第２のトレンチは、鉛直方向に見たときにベース層の部分を囲む閉ループを形成する。ベース層の部分は、領域内で閉ループから離間していてもよい。例えば、閉ループの外側では、ベース層は、いかなる位置においても少なくとも１つの第２のトレンチほど鉛直方向に深くは延在していない。

【0032】

パワー半導体デバイスの少なくとも１つの実施形態によれば、パワー半導体デバイスの断面視において、少なくとも１つの第２のトレンチの２つの部分領域は、少なくとも１つの第１のトレンチの２つの部分領域の間に配置される。例えば、少なくとも１つの第１のトレンチの部分は、互いに平行に延在し、例えば、少なくとも１つの第１のトレンチの主延在方向に垂直に走る方向に互いに離間している。例えば、少なくとも１つの第１のトレンチは、第１のトレンチの２つの部分領域を連続的に形成する。しかしながら、第２のトレンチの２つの部分領域は、２つの別個の第１のトレンチによって形成されてもよい。例えば、少なくとも１つの第１のトレンチは、少なくとも１つの第２のトレンチを囲む閉ループを形成し、これは例えば閉ループとして形成することができる。

【0033】

パワー半導体デバイスの少なくとも１つの実施形態によれば、パワー半導体デバイスはトレンチＩＧＢＴである。

【0034】

トレンチＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）は、エミッタ側（ソース側とも呼ばれる）に、第１の導電型のソース領域（エミッタ層とも呼ばれる）と、第１の導電型とは異なる第２の導電型のベース層（井戸層とも呼ばれる）とを備える。エミッタ電極（ソース電極とも呼ばれる）の形態のコンタクトが、ソース領域およびベース層に接触する。絶縁トレンチゲート電極が、ソース領域およびベース層の側方のエミッタ側に配置される。

【0035】

本発明の概念は、従来のパンチスルーＩＧＢＴ、非パンチスルーＩＧＢＴ（ＮＰＴ－ＩＧＢＴ）、逆阻止ＩＧＢＴまたは逆導通ＩＧＢＴなどの異なるタイプのＩＧＢＴに適用することができる。また、他の絶縁トレンチゲート電極付きパワー半導体デバイスに適用され得る。

【0036】

パワー半導体デバイスの半導体本体は、シリコンをベースとすることができる。しかしながら、他の半導体材料、例えば炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ）などのワイドバンドギャップ材料を使用することもできる。

【0037】

例えば、パワー半導体デバイスは、例えば少なくとも数百アンペアの大電流および／または少なくとも５００Ｖの大電圧で動作するように構成される。

【0038】

また、パワー半導体デバイスを製造する方法が規定される。例えば、本方法を使用して、本明細書に記載のパワー半導体デバイスを製造することができる。パワー半導体デバイスに関連して開示された特徴は、方法についても開示されており、逆もまた同様である。

【0039】

本方法の少なくとも１つの実施形態によれば、本方法は、
ａ）エミッタ側と、エミッタ側とは反対側のコレクタ側との間に鉛直方向に延在する半導体本体を設けるステップと、
ｂ）エミッタ側から半導体本体内に延在する少なくとも１つの第１のトレンチを形成するステップと、
ｃ）エミッタ側から半導体本体内に延在する少なくとも１つの第２のトレンチを形成するステップと、
ｄ）第２のトレンチ内に延在する導電層を形成するステップと
を含み、
パワー半導体デバイスは、エミッタ側のエミッタ電極と、第１の導電型のドリフト層と、ドリフト層とエミッタ側との間に延在する、第１の導電型とは異なる第２の導電型のベース層と、ベース層のドリフト層とは反対側に配置された第１の導電型のソース領域とを備える。パワー半導体デバイスは、第１のトレンチ内に延在する絶縁トレンチゲート電極をさらに備える。少なくとも１つの第１のトレンチはエミッタ側からドリフト層内に延在し、少なくとも１つの第２のトレンチはエミッタ側からドリフト層内に延在し、少なくとも１つの第２のトレンチは、少なくとも１つの第１のトレンチのソース領域とは反対側に配置される。導電層は、ベース層およびドリフト層から電気的に絶縁される。少なくとも１つの第２のトレンチの少なくとも１つの第１のトレンチとは反対側に配置されたベース層の部分は、少なくとも１つの第２のトレンチと少なくとも同じ深さでエミッタ側から鉛直方向にコレクタ側に向かって延在する。少なくとも１つの第１のトレンチと少なくとも１つの第２のトレンチとの間に延在するパワー半導体デバイスのサブ領域は、ベース層に電気的に接続された電荷キャリア抽出コンタクトを備える。

【0040】

例えば、ステップは示された順序で実行される。しかしながら、ステップの順序はまた変化し得る。例えば、ステップｃ）は、ステップｂ）の前に、またはステップｂ）と一緒に１つの共通ステップで実施され得る。したがって、少なくとも１つの第２のトレンチの形成は、少なくとも１つの第１のトレンチを形成するステップに加えて、必ずしも個別の製造ステップを必要としない。

【0041】

本開示のさらなる態様は、例示的な実施形態および図面の以下の説明から明らかになるであろう。例示的な実施形態および図において、同様または同様に作用する構成部品には同じ参照符号が付されている。一般に、個々の実施形態に関する相違点のみを説明する。特に明記しない限り、一実施形態における部分または態様の説明は、別の実施形態における対応する部分または態様にも適用される。

【0042】

図面において、

【図面の簡単な説明】

【0043】

【図1A】パワー半導体デバイスの例示的な実施形態の断面図である。

【図1B】パワー半導体デバイスの例示的な実施形態を、関連する概略上面図の一部とともに示す断面図である。

【図1C】パワー半導体デバイスの例示的な実施形態の概略上面図の一部を示す図である。

【図1D】パワー半導体デバイスの例示的な実施形態の、図１Ｃの線ＤＤ’に沿った断面図である。

【図1E】パワー半導体デバイスの例示的な実施形態の、図１Ｃの線ＥＥ’に沿った断面図である。

【図1F】パワー半導体デバイスの例示的な実施形態を、関連する概略上面図のさらなる部分とともに示す断面図である。

【図2A】記載されるパワー半導体デバイスならびにそれぞれ図２Ｂおよび図２Ｃに示される２つの基準設計Ｒ１およびＲ２の時間積分アバランシェ発生Ａのシミュレーション結果を示す図である。

【図2B】基準設計Ｒ１を示す図である。

【図2C】基準設計Ｒ２を示す図である。

【図3A】電荷キャリア抽出コンタクトありおよびなしの設計に対する、第１のトレンチおよび第２のトレンチの近くの時間積分アバランシェ発生Ａのシミュレーション結果を示す図である。

【図3B】電荷キャリア抽出コンタクトありおよびなしの設計に対する時間積分アバランシェ発生Ａのシミュレーション結果と、第１のトレンチと第２のトレンチとの間のエッジ間距離ｓ１の関数としての、第２のトレンチ付近および第１のトレンチ付近のアバランシェ発生の間の関連する比とを示す図である。

【図4】パワー半導体デバイスのさらなる例示的な実施形態を示す図である。

【図5】パワー半導体デバイスを製造する方法の例示的な実施形態の概略図である。

【発明を実施するための形態】

【0044】

図に示される要素およびそれらの互いのサイズ関係は、必ずしも縮尺通りではない。むしろ、個々の要素または層の厚さは、より良い表現可能性のために、および／またはより良い理解のために、誇張されたサイズで表され得る。

【0045】

パワー半導体デバイス１の詳細が、図１Ａに概略断面図で示されている。図１Ｂおよび図１Ｆの図は、互いに横方向に並んで配置されたセルとして具現化されたパワー半導体デバイス１を示す。

【0046】

パワー半導体デバイス１は、エミッタ電極５１を有するエミッタ側２１と、エミッタ側２１とは反対側のコレクタ側２２との間で鉛直方向に延在する半導体本体２を備える。

【0047】

パワー半導体デバイス１は、第１の導電型のドリフト層２６と、ドリフト層２６とエミッタ側２１との間に延在する、第１の導電型とは異なる第２の導電型のベース層２８とを備える。ベース層２８のドリフト層２６とは反対側に、第１の導電型のソース領域２９が配置される。

【0048】

例示的な実施形態の以下の説明では、第１の導電型はｎ型であり、第２の導電型はｐ型であり、したがってベース層２８はｐ型層である。しかしながら、層はまた、それらの導電型に関して反転されてもよい。

【0049】

パワー半導体デバイス１は、第１のトレンチ３と、第２のトレンチ４とを備える。第１のトレンチ３および第２のトレンチ４は、エミッタ側２１からドリフト層２６内に延在する。絶縁トレンチゲート電極３０は、導電性であるゲート電極層３１と、ゲート絶縁層３２とを備え、第１のトレンチ３内に延在する。ゲート電極層３１は、半導体本体２と電気的に絶縁される。パワー半導体デバイス１の動作中に、第１のトレンチ３は、ゲート電圧の電位レベルにおける活性トレンチを表す。

【0050】

第２のトレンチ４は、第１のトレンチ３のソース領域２９とは反対側に配置され、活性トレンチを表していない。導電層４１が、第２のトレンチ４内に延在する。導電層４１は、ドリフト層２６およびベース層２８から電気的に絶縁される。エミッタ電極５１は、エミッタ側２１に配置される。第１のトレンチ３および第２のトレンチ４は、共通のプロセスステップで形成することができるように、同じ深さを有することができる。

【0051】

図示の例示的な実施形態では、第２のトレンチ４は、絶縁トレンチゲート電極３０から電気的に絶縁され、エミッタ電極５１に電気的に接続される。

【0052】

しかしながら、導電層４１は、エミッタ電極５１から電気的に分離されていてもよい。例えば、導電層４１は、パワー半導体デバイス１の動作中に、エミッタ電極５１と同じ電圧またはエミッタ電極５１に対して正の電圧にある。例えば、導電層４１は、エミッタ電極に印加される電圧または絶縁トレンチゲート電極３に印加される電圧にある。しかしながら、印加電圧は、絶縁トレンチゲート電極３およびエミッタ電極の両方の電圧と異なっていてもよい。導電層４１に印加される正電圧は、サブ領域６の改善された静電遮蔽を提供することができる。

【0053】

図１Ａの例示的な実施形態では、エミッタ電極５１は、エミッタ側２１に形成された半導体本体２の凹部内のソース領域２９の横でベース層２８に電気的に接触する。エミッタ電極５１は、ソース領域２９と、ベース層２８の残りの部分よりも高濃度にドープされたベース層２８のコンタクト部分２８２とに直接隣接する。しかしながら、エミッタ電極５１はまた、エミッタ側２１に設けられてもよい。

【0054】

第２のトレンチ４の第１のトレンチ３とは反対側に、ベース層２８は、第２のトレンチ４の深さｄ１よりも大きいか、または少なくともそれと同じ深さｄ２を有する部分２８１を備える。例えば、ベース層２８の部分２８１は、エミッタ側２１から鉛直方向に第２のトレンチ４よりもコレクタ側２２に向かって深く延在する。例えば、差ｄ２－ｄ１は、０μｍ以上５μｍ以下である。部分２８１は、領域内で第２のトレンチ４の底部に直接隣接する。

【0055】

第１のトレンチ３と第２のトレンチ４との間に延在するパワー半導体デバイス１のサブ領域６は、電荷キャリア抽出コンタクト６１を備え、それを介してベース層２８が電気的に接続される。

【0056】

サブ領域６およびソース領域２９は、第１のトレンチ３の両側に配置され、したがってサブ領域６はソース領域を含まない。図示の例示的な実施形態では、電荷キャリア抽出コンタクト６１はエミッタ電極５１に電気的に接続される。したがって、パワー半導体デバイス１の動作中に、電荷キャリア抽出コンタクト６１は、エミッタ電圧Ｖｅにあってもよい。

【0057】

しかしながら、パワー半導体デバイス１の動作中に、電荷キャリア抽出コンタクト６１はまた、エミッタ電極５１とは別に電気的にアドレス指定可能であってもよい。したがって、印加電圧は、エミッタ電極５１における電圧から独立していてもよい。例えば、電荷キャリア抽出コンタクト６１に印加される電圧は、エミッタ電極５１に対して正であるか、またはエミッタ電極５１における電圧と同じである。例えば、電荷キャリア抽出コンタクト６１における電圧は、動作中の異なる状態に対して異なる。

【0058】

第２のトレンチ４よりもコレクタ側２２に向かって深く延在するベース層２８の部分２８１とともにダミートレンチとして作用する第２のトレンチ４は、パワー半導体デバイス１のターンオフスイッチング中のアバランシェ発生の著しい低減をもたらすことが見出されている。このようにして、ホットキャリアによるゲート絶縁層３２の劣化を解消または少なくとも低減することができる。

【0059】

第１のトレンチ３付近のアバランシェ発生の低減は、図２Ａに示すようなシミュレーションによって、パワー半導体デバイス１の第１のトレンチ３付近のターンオフスイッチング中の１平方センチメートル当たりの時間積分アバランシェ発生を、図２Ｂに示す第１の基準設計Ｒ１および図２Ｃに示す第２の基準設計Ｒ２と比較して、確認されている。基準設計Ｒ１は、第１のトレンチ３に対応する活性トレンチのみを含み、不活性トレンチを含まない。基準設計Ｒ２は、追加の電気的に不活性な第２のトレンチ４を含む。しかしながら、両方の基準設計において、ベース層２８は、第２のトレンチ４の両側でベース層２８の深さが同じになるように連続的な深さを有する。

【0060】

図２Ａは、第２の基準設計Ｒ２およびパワー半導体デバイス１の２つの選択肢のシミュレーション結果を示しており、いずれの場合も、左側のバーは、電荷キャリア抽出コンタクトのない設計の第１のトレンチ３付近のターンオフスイッチング中の時間積分アバランシェ発生Ａを示し、右側のバーは、電荷キャリア抽出コンタクト６１のある設計の結果を示している。

【0061】

図２Ａが示すように、時間積分アバランシェ発生Ａは、電荷キャリア抽出コンタクトのない設計について、基準設計Ｒ２と比較して１桁を超える大きさだけ、および基準設計Ｒ１と比較して２桁の大きさだけ低減され得る。電荷キャリア抽出コンタクト６１の追加は、２桁のさらなる低減をもたらす。

【0062】

図３Ａは、図１Ａに記載されているようなパワー半導体デバイス１のシミュレーション結果を棒線図で示しており、バー７１および７２は、電荷キャリア抽出コンタクト６１のない設計に対する、第１のトレンチ３の近く（バー７１）および第２のトレンチ４の近く（バー７２）の時間積分アバランシェ発生Ａを示す。バー７３および７４は、電荷キャリア抽出コンタクト６１のある対応するシミュレーション結果を示す。これらのシミュレーションは、電荷キャリア抽出コンタクト６１が、アバランシェ発生の大部分が第２のトレンチ４の近くで生じるようにプラズマ分布を制御することを可能にし、それによって第１のトレンチ３の近くのアバランシェ発生を低減することを明確に示す。

【0063】

図３Ｂは、第１のトレンチ３と第２のトレンチ４との間のエッジ間距離ｓ１の関数として、図１Ａに関連して説明したようなパワー半導体デバイスの時間積分アバランシェ発生Ａのシミュレーション結果をさらに示し、曲線７５は電荷キャリア抽出コンタクトのない設計を示し、曲線７６は電荷キャリア抽出コンタクト６１のある設計を示す。曲線７５および７６は、第１のトレンチ３付近のアバランシェ発生を示す。曲線７７は、第２のトレンチ４の近傍の領域と第１のトレンチ３の近傍の領域との間のアバランシェ発生Ａの比Ｒを示す。曲線７５および７６の両方について、アバランシェ発生Ａは、エッジ間距離ｓ１が減少するにつれて減少する。また、エッジ間距離ｓ１が小さいほど、比Ｒは大きくなる。したがって、活性トレンチとして作用する第１のトレンチ３の保護の観点から、第２のトレンチ４を第１のトレンチ３のできるだけ近くに配置することが望ましい。しかしながら、第１のトレンチ３と第２のトレンチ４との間のより低いエッジ間距離ｓ１は、ターンオフ損失を最小化するために好ましくない場合がある。したがって、第１のトレンチの保護と、パワー半導体デバイス１の用途要件に従って設計される必要があるパワー半導体デバイスセルのターンオフ損失との間にはトレードオフがある。

【0064】

パワー半導体デバイス１は、コレクタ層２５をさらに備える。ＩＧＢＴでは、コレクタ層２５は第２の導電型である。コレクタ電極５２が、パワー半導体デバイス１のコレクタ側２２に配置される。コレクタ電極５２は、コレクタ層２５に直接隣接する。以下の図では、表現を容易にするために、パワー半導体デバイス１の上部のみが断面図に示される。

【0065】

パワー半導体デバイス１は、複数の領域においてドリフト層２６とベース層２８との間に配置された任意選択の増強層２７をさらに備える。増強層２７は、ドリフト層２６のドーピング濃度よりも少なくとも５０倍高い最大ドーピング濃度を有する層である。増強層２７は、電荷キャリア障壁として、例えばｎ型増強層２７のホール障壁として作用することができる。

【0066】

増強層２７はまた、サブ領域６内にも存在し、それによって、増強層２７は、電荷キャリア抽出コンタクト６１における電荷キャリア抽出を低減し、それによってオン状態損失を低減する。

【0067】

電荷キャリア抽出コンタクト６１は、ターンオフスイッチング中にプラズマへの追加の脱出経路を依然として提供するが、同時に、第１のトレンチ３および第２のトレンチ４によって提供されるサブ領域６の静電遮蔽によるオン状態損失を制限する。

【0068】

例えば、典型的な最大ドーピング濃度は、ｎ^－ドリフト層２６については１＊１０^１２ｃｍ^－３～１＊１０^１４ｃｍ^－３、ｎ増強層２７については３＊１０^１６ｃｍ^－３、ｐベース層２８については１．５＊１０^１７ｃｍ^－３、ベース層２８の部分２８１については５＊１０^１７ｃｍ^－３、ベース層２８のｐ^＋コンタクト部分２８２については１＊１０^１９ｃｍ^－３であり得る。

【0069】

図１Ｂに示すように、パワー半導体デバイス１は、第１のトレンチ３の主延在方向Ｌ１に垂直な断面視において、第１のトレンチ３の２つの部分領域３９と、第２のトレンチ４の２つの部分領域４９とを備え、第２のトレンチ４の２つの部分領域４９は、第１のトレンチ３の２つの部分領域３９の間に配置される。第２のトレンチ４の深さｄ１よりも深い深さｄ２を有するベース層２８の部分２８１が、第２のトレンチ４の２つの部分領域４９の間に形成される。

【0070】

図１Ｆが示すように、第２のトレンチ４の部分領域４９は、１つの連続する第２のトレンチ４によって形成されてもよい。例示的には、第２のトレンチ４は、エミッタ側２１に向かって見たときに閉ループとして形成される。同様に、第１のトレンチ３の部分領域３９は、１つの連続する第１のトレンチ３によって形成されてもよい。例示的には、第２のトレンチ４は、エミッタ側２１に向かって見たときに閉ループとして形成される。

【0071】

ベース層２８の部分２８１は、鉛直方向に見たときに、第２のトレンチ４によって形成された閉ループ内に完全に位置する。

【0072】

しかしながら、第１のトレンチ３の部分領域３９および／または第２のトレンチ４の部分領域４９はまた、他の設計の別個のトレンチによって形成されてもよい。

【0073】

図１Ｆは、セルの第１のトレンチ３内のゲート電極層３１をゲート電位に電気的に接続するゲートコネクタ３５と、セルの第２のトレンチ４内の導電層４１をエミッタ電位Ｖｅに電気的に接続するコネクタ４５とをさらに示す。しかしながら、コネクタ４５はまた、導電層４１を別の電位に接続するために使用されてもよい。

【0074】

図１Ｃに示すように、電荷キャリア抽出コンタクト６１は、複数のセグメント６１０に分割することができる。用途の必要性に応じて、セグメント６１０間の平均中心間間隔、および主延在方向Ｌ１に平行に走る方向のそれらの延在は、広い範囲内で変化させることができる。例えば、主延在方向Ｌ１に平行に走る方向の延在は、少なくとも０．１％または少なくとも１０％または少なくとも２０％および／または高々９５％または高々８０％、例えば３０％～５０％である。

【0075】

例えば、セグメント６１０の数は、主延在方向Ｌ１に平行な方向において、一ミリメートル当たり２０個以上２００個以下である。しかしながら、代わりに単一のセグメントを使用することもできる。

【0076】

例えば、パワー半導体デバイス１は、主延在方向Ｌ１に沿って０．５～３ｍｍの長さを有するストライプトレンチＩＧＢＴを提供するセル設計を有する。図１Ｂに示すように、主延在方向Ｌ１に垂直な方向における隣り合うパワー半導体デバイス１の中心間距離であるセルピッチｃ１は、例えば１０μｍ以上５００μｍ以下である。

【0077】

しかしながら、提案された設計は、他のパワー半導体デバイスおよび他の設計形状にも適用することができる。

【0078】

図４に示す例示的な実施形態は、図１Ａ～図１Ｆに関連して説明したものに本質的に対応する。

【0079】

そこから出発して、パワー半導体デバイス１では、部分２８１は、第１のトレンチ３に向かう方向に第２のトレンチ４の下に延在する。第２のトレンチ４は、鉛直方向に見たときに、部分と完全に重なる。例えば、部分２８１は、第１のトレンチ３に向かって見たときに第２のトレンチ４を越えて延在するが、鉛直方向に見たときに電荷キャリア抽出コンタクト６１と重ならない。これは、第２のトレンチ４に面する側の電荷キャリア抽出コンタクト６１のエッジを示す線６２を使用して示されている。

【0080】

図示の実施形態とは異なり、部分２８１は、第１のトレンチ３に向かってさらに延在してもよい。例えば、サブ領域６は、鉛直方向に見たときに、部分２８１と完全に重なる。この場合、サブ領域２８１は、完全に第２の導電型であってもよい。あるいは、ドリフト層２６の一部および／または増強層２７の一部は、部分２８１のエミッタ側２１に面する側に位置してもよい。

【0081】

さらに、第１のトレンチ３であっても、鉛直方向に見たときに、部分２８１と一部または全部が重なっていてもよい。

【0082】

図５は、パワー半導体デバイスを製造する方法の例示的な実施形態の概略図を示す。形成された個々の要素の参照符号は、上記の例示的な実施形態の対応する要素を指す。

【0083】

ステップＳ１１で、エミッタ側２１と、エミッタ側２１の反対側のコレクタ側２２との間に鉛直方向に延在する半導体本体２が設けられる。

【0084】

ステップＳ１２で、エミッタ側２１から半導体本体２内に延在する少なくとも１つの第１のトレンチ３が形成される。これは、例えばエッチングによって行うことができる。

【0085】

ステップＳ１３で、エミッタ側２１から半導体本体２内に延在する少なくとも１つの第２のトレンチ４が形成される。図５とは異なり、ステップＳ１２およびＳ１３は、共通のエッチングプロセスステップで、または逆順で実行されてもよい。

【0086】

ステップＳ１４で、少なくとも１つの第２のトレンチ４内に延在する導電層４１が形成される。例えば、導電層は、例えば化学気相成長（ＣＶＤ）または物理気相成長（ＰＶＤ）によって金属層として堆積される。

【0087】

例えば、このようにして製造されたパワー半導体デバイス１は、エミッタ側２１のエミッタ電極５１と、第１の導電型のドリフト層２６と、ドリフト層２６とエミッタ側２１との間に延在する、第１の導電型とは異なる第２の導電型のベース層２８と、ベース層（２８）のドリフト層２６とは反対側に配置された第１の導電型のソース領域２９と、第１のトレンチ３内に延在する絶縁トレンチゲート電極３０とを備える。少なくとも１つの第１のトレンチ３は、エミッタ側２１からドリフト層２６内に延在する。少なくとも１つの第２のトレンチ４はエミッタ側２１からドリフト層２６内に延在し、少なくとも１つの第２のトレンチ４は、少なくとも１つの第１のトレンチ３のソース領域２９とは反対側に配置される。導電層４１は、ベース層２８およびドリフト層２６から電気的に絶縁される。少なくとも１つの第２のトレンチ４の少なくとも１つの第１のトレンチ３とは反対側に配置されたベース層２８の部分２８１は、少なくとも１つの第２のトレンチ４と少なくとも同じ深さでエミッタ側２１から鉛直方向にコレクタ側２２に向かって延在する。少なくとも１つの第１のトレンチ３と少なくとも１つの第２のトレンチ４との間に延在するパワー半導体デバイス１のサブ領域６は、ベース層２８に電気的に接続された電荷キャリア抽出コンタクト６１を備える。

【0088】

半導体本体２の層または部分のドーピングは、ステップＳ１２およびＳ１３の少なくとも一方の前または後に行われてもよい。

【0089】

本特許出願は、欧州特許出願第２０２１６１１５．４号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。

【0090】

なお、ここで説明する開示は、例示的な実施形態を用いて説明した内容に限定されるものではない。むしろ、本開示は、この特徴またはこの組合せ自体が請求項または例示的な実施形態において明示的に示されていなくても、特に請求項における特徴の任意の組合せを含む、任意の新規な特徴および特徴の任意の組合せを包含する。

【0091】

符号の説明
１ パワー半導体デバイス
２ 半導体本体
２１ エミッタ側
２２ コレクタ側
２５ コレクタ層
２６ ドリフト層
２７ 増強層
２８ ベース層
２８１ ベース層の部分
２８２ ベース層のコンタクト部分
２９ ソース領域
３ 第１のトレンチ
３０ 絶縁トレンチゲート電極
３１ ゲート電極層
３２ ゲート絶縁層
３５ ゲートコネクタ
３９ 第１のトレンチの部分領域
４ 第２のトレンチ
４１ 導電層
４２ 電気的絶縁層
４５ コネクタ
４９ 第２のトレンチの部分領域
５１ エミッタ電極
５２ コレクタ電極
６ サブ領域
６１ 電荷キャリア抽出コンタクト
６１０ セグメント
７１，７２，７３，７４ バー
７５，７６，７７ 曲線
ｃ１ セルピッチ
ｄ１ 第２のトレンチの深さ
ｄ２ ベース層の深さ
Ｌ１ 主延在方向
Ｒ１ 第１の基準設計
Ｒ２ 第２の基準設計
ｓ１ エッジ間距離
Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４ ステップ
Ｖｅ エミッタ電位

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図4】

【図5】

【国際調査報告】