特表2024-501283 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ エーティーアイ・テクノロジーズ・ユーエルシーの特許一覧

特表2024-501283ソフトウェア実施ゲンロック及びフレームロック

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-11

(54)【発明の名称】ソフトウェア実施ゲンロック及びフレームロック

(51)【国際特許分類】

H04N 5/66 20060101AFI20231228BHJP

【ＦＩ】

H04N5/66 D

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023538714

(86)(22)【出願日】2021-12-22

(85)【翻訳文提出日】2023-08-15

(86)【国際出願番号】 IB2021062213

(87)【国際公開番号】W WO2022144708

(87)【国際公開日】2022-07-07

(31)【優先権主張番号】17/138,181

(32)【優先日】2020-12-30

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】508301087

【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー

【氏名又は名称原語表記】ＡＴＩＴＥＣＨＮＯＬＯＧＩＥＳＵＬＣ

【住所又は居所原語表記】ＯｎｅＣｏｍｍｅｒｃｅＶａｌｌｅｙＤｒｉｖｅＥａｓｔ，Ｍａｒｋｈａｍ，Ｏｎｔａｒｉｏ，Ｌ３Ｔ７Ｘ６Ｃａｎａｄａ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨圭介

(72)【発明者】

【氏名】デイビッドアイ．ジェイ．グレン

【テーマコード（参考）】

5C058

【Ｆターム（参考）】

5C058BA23

5C058BB08

(57)【要約】

処理システム（１００）は、複数のビデオ処理ユニット（ＶＰＵ）（１０５）のディスプレイ出力（１３０）の周波数及び位相を、各ＶＰＵで生成されたローカルタイムベース（２３０）を調整して、ネットワークプロトコルに基づいて生成された仮想グローバルタイムベース（２３５）に一致させ、仮想グローバルタイムベースに基づいてディスプレイ出力のビデオタイミングを同期させることによって同期させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

方法であって、
複数のビデオ処理ユニット（ＶＰＵ）のために、仮想グローバルタイムベースを生成することであって、前記仮想グローバルタイムベースは、ネットワークプロトコルに基づいてネットワークタイムベースに同期され、各ＶＰＵは、複数のディスプレイモジュールのうち１つ以上に表示するためのフレームの１つ以上の部分を生成し、前記ディスプレイモジュールは、固定リフレッシュレートを有する、ことと、
各ＶＰＵにおいて、ローカルタイムベースを生成することと、
各ＶＰＵにおいて、対応するローカルタイムベースと前記仮想グローバルタイムベースとの間の周波数の差を監視することと、
前記差に基づいて前記ローカルタイムベースの周波数を調整することと、を含む、
方法。

【請求項2】

前記ＶＰＵが前記差に基づいて前記ローカルタイムベースの前記周波数を調整したことを示す信号を、各ＶＰＵから受信することと、
各ＶＰＵから前記信号を受信したことに応じて、前記ネットワークタイムベース上で同時に開始するように、開始コマンドを各ＶＰＵに送信することと、を含む、
請求項１の方法。

【請求項3】

各ＶＰＵにおいて、前記開始コマンドを受信したことに応じて、固定リフレッシュレートビデオタイミング信号を前記ディスプレイモジュールに送信することを含む、
請求項２の方法。

【請求項4】

前記調整することは、
前記ローカルタイムベースが前記仮想グローバルタイムベースよりも速いと判定したことに応じて、前記ローカルタイムベースの周波数を減少させることと、
前記ローカルタイムベースが前記仮想グローバルタイムベースよりも遅いと判定したことに応じて、前記ローカルタイムベースの周波数を増加させることと、を含む、
請求項１～３の何れかの方法。

【請求項5】

各ＶＰＵの前記ローカルタイムベースは、水晶発振器と、前記ＶＰＵにおける複数の離散的設定を有する位相ロックループ（ＰＬＬ）と、に基づいており、
前記調整することは、前記差に基づいて、期間の１つ以上の部分について前記ＰＬＬの１つ以上の離散的設定を選択することを含む、
請求項１～４の何れかの方法。

【請求項6】

前記調整することは、前記差が閾値を超えることに基づいて周期的に調整することを含む、
請求項１～５の何れかの方法。

【請求項7】

方法であって、
複数のビデオ処理ユニット（ＶＰＵ）の各々において生成されたローカルタイムベースの周波数を、ネットワークプロトコルに基づいて生成された前記複数のＶＰＵの仮想グローバルタイムベースの周波数と比較することと、
前記ローカルタイムベースの周波数が前記仮想グローバルタイムベースと異なると判定したことに応じて、前記仮想グローバルタイムベースの周波数に一致するように、前記ローカルタイムベースの周波数を調整することと、を含む、
方法。

【請求項8】

前記ＶＰＵが前記仮想グローバルタイムベースの周波数に一致するように前記ローカルタイムベースの周波数を調整したことを示す信号を、各ＶＰＵから受信することと、
各ＶＰＵから前記信号を受信したことに応じて、前記仮想グローバルタイムベース上で同時に開始するように、開始コマンドを各ＶＰＵに送信することと、
各ＶＰＵにおいて、前記開始コマンドを受信したことに応じて、固定リフレッシュレートビデオタイミング信号を１つ以上のディスプレイモジュールに送信することと、を含む、
請求項７の方法。

【請求項9】

【請求項10】

各ＶＰＵの前記ローカルタイムベースは、水晶発振器と、前記ＶＰＵにおける複数の離散的設定を有する位相ロックループ（ＰＬＬ）と、に基づいており、
前記調整することは、前記ローカルタイムベースの周波数が前記仮想グローバルタイムベースと異なる量に基づいて、エポックの１つ以上の部分について前記ＰＬＬの１つ以上の離散的設定を選択することを含む、
請求項７～９の何れかの方法。

【請求項11】

前記調整することは、前記ローカルタイムベースの周波数が前記仮想グローバルタイムベースと異なる量が閾値を超えることに基づいて周期的に調整することを含む、
請求項７の方法。

【請求項12】

複数のビデオ処理ユニット（ＶＰＵ）を備えるシステムであって、各ＶＰＵは、１つ以上のディスプレイモジュールに表示するための画像を生成するように構成されており、前記システムは、請求項１～１１の何れかの方法を実行するように構成されている、
システム。

【請求項13】

システムであって、
複数のビデオ処理ユニット（ＶＰＵ）を備え、各ＶＰＵは、１つ以上のディスプレイモジュールに表示するための画像を生成するように構成されており、各ＶＰＵは、タイミング生成器を備え、
前記タイミング生成器は、
ローカルタイムベースを生成することと、
前記ローカルタイムベースの周波数を、ネットワークプロトコルに基づいて生成された前記複数のＶＰＵの仮想グローバルタイムベースの周波数と比較することと、
前記ローカルタイムベースの周波数が前記仮想グローバルタイムベースと異なると判定したことに応じて、前記仮想グローバルタイムベースの周波数に一致するように、前記ローカルタイムベースの周波数を調整することと、
を行うように構成されている、
システム。

【請求項14】

ドライバを備え、
前記ドライバは、
前記ＶＰＵディスプレイタイミング生成器が前記仮想グローバルタイムベースの周波数に一致するように前記ローカルタイムベースの周波数を調整したことを示す信号を、前記ＶＰＵディスプレイタイミング生成器の各々から受信することと、
前記ＶＰＵディスプレイタイミング生成器の各々から前記信号を受信したことに応じて、前記仮想グローバルタイムベース上で同時に開始するように、開始コマンドを前記ＶＰＵディスプレイタイミング生成器に送信することと、
を行うように構成されている、
請求項１３のシステム。

【請求項15】

各ＶＰＵは、
前記開始コマンドを受信したことに応じて、固定リフレッシュレートビデオタイミング信号を前記ディスプレイモジュールに送信するように構成されている、
請求項１４のシステム。

【請求項16】

各タイミング生成器は、
前記ローカルタイムベースが前記仮想グローバルタイムベースよりも速いと判定したことに応じて、前記ローカルタイムベースの周波数を減少させることと、
前記ローカルタイムベースが前記仮想グローバルタイムベースよりも遅いと判定したことに応じて、前記ローカルタイムベースの周波数を増加させることと、
を行うように構成されている、
請求項１３のシステム。

【請求項17】

各ＶＰＵ用の前記ローカルタイムベースは、水晶発振器と、前記ＶＰＵにおける複数の離散的設定を有する位相ロックループ（ＰＬＬ）と、に基づいている、
請求項１３～１６の何れかのシステム。

【請求項18】

前記複数のＶＰＵから表示するための画像を受信するように構成された固定リフレッシュレートを有する複数のディスプレイモジュールを備える、
請求項１７のシステム。

【発明の詳細な説明】

【背景技術】

【0001】

複数のプロセッサからの同期されたディスプレイ出力を必要とするアプリケーションは、典型的に、互いに、ディスプレイモジュールリフレッシュレートの周波数（生成ロック又は「ゲンロック（Genlock）」）及び位相（フレームロック）をプロセッサがロックするための共通タイムベースを生成する外部基準（ハウス同期（house sync））信号に接続するための専用ハードウェア及びケーブルを採用する。例えば、広告及びテレビ及びフィルムの製造に使用されるディスプレイウォールは、（しばしば「ディスプレイパネル」とも呼ばれる）ディスプレイモジュールのアレイを含み、ディスプレイモジュールの各々は、フレームの部分を表示し、それにより、ディスプレイモジュールのアレイは、完全なフレームを一緒に表示し、任意の単一のディスプレイパネルよりも大きい表示領域を生成する。４つ以上のディスプレイモジュールを含む大型ディスプレイウォールは、典型的には、動き又は画像ティアリング（image tearing）による視覚的問題を回避するために周波数及び位相がロックされなければならない複数のビデオ処理ユニットによって駆動される。

【0002】

本開示は、添付の図面を参照することによってより良好に理解され、その多くの特徴及び利点が当業者に明らかにされる。異なる図面における同じ符号の使用は、類似又は同一のアイテムを示す。

【図面の簡単な説明】

【0003】

【図1】いくつかの実施形態による、複数のディスプレイモジュールにおいてビデオのフレームの表示を動的に同期させる複数のビデオ処理ユニットを含む処理システムのブロック図である。

【図2】いくつかの実施形態による、ローカルタイムベース周波数を仮想グローバルタイムベース周波数と同期させるためのビデオ処理ユニットのディスプレイタイミング生成器のブロック図である。

【図3】いくつかの実施形態による、ローカルタイムベース周波数を仮想グローバルタイムベース周波数に同期させるために「モード設定」を実行するための方法を示すフロー図である。

【発明を実施するための形態】

【0004】

図１～図３は、複数のビデオ処理ユニット（ＶＰＵ）のディスプレイ出力の周波数及び位相を、各ＶＰＵで生成されたローカルタイムベースを調整して、ネットワークプロトコルに基づいて生成された仮想グローバルタイムベースに一致させ、仮想グローバルタイムベースに基づいてディスプレイ出力の開始時間を同期させることによって同期させるためのシステム及び技術を示す。多数のディスプレイモジュールを組み込んだ大きなディスプレイウォール等のいくつかの実施形態では、処理システムは、各々が複数のディスプレイモジュールを駆動する複数のＶＰＵを含み、各ＶＰＵは、複数のディスプレイモジュールの各々で表示するためのフレームの一部を生成する。各ディスプレイモジュールは、アレイのディスプレイモジュールが全フレームを一緒に表示するように、フレームの部分を表示する。

【0005】

処理システムのＶＰＵは、ＩＥＥＥ１５８８ＰｒｅｃｉｓｉｏｎＴｉｍｅＰｒｏｔｏｃｏｌ（ＰＴＰ）等のネットワークプロトコルを使用して仮想グローバルタイムベースを生成するソフトウェアを含み、これは、全てのシステム構成要素にわたって同期を維持するためにマスタ／スレーブアーキテクチャを採用する。例えば、ＩＥＥＥ１５８８ネットワークプロトコルでは、ＰＴＰマスタクロックは、タイムスタンプされたメッセージをシステムの構成要素（ＰＴＰスレーブ）に提供する基準ソースとして機能する。次いで、ＰＴＰスレーブは、それらのローカルタイムベースを受信メッセージ内のタイムスタンプと比較することによって、ＰＴＰマスタタイミング基準に同期する。このようにして、ＶＰＵは、物理的クロック信号を参照することなく、グローバルタイムベースを仮想的に生成する。

【0006】

また、各ＶＰＵは、ＶＰＵのためのローカル基準クロック（ローカルタイムベースと呼ばれる）から生成されるビデオタイミングを生成するディスプレイタイミング生成器を含む。各ＶＰＵは、ローカルタイムベースの周波数を、ネットワークプロトコルに基づいて生成された仮想グローバルタイムベースの周波数と比較し、ローカルタイムベースを調整して仮想グローバルタイムベースの周波数に一致させることによって「モード設定」を実行する。いくつかの実施形態では、調整は、ディスプレイモジュールを妨害しないように、＋／－３０ｐｐｍ等の閾値量内に保たれる。モード設定は、ローカルタイムベースの周波数を仮想グローバルタイムベースの周波数にロックする。

【0007】

いくつかの実施形態では、ＶＰＵディスプレイタイミング生成器は、水晶発振器等のクロック源と併せて位相ロックループ（ＰＬＬ）及び周波数分割器を使用して、ローカルタイムベースを生成する。ＶＰＵディスプレイタイミング生成器は、クロック源によって生成されるベースクロック信号の関数であるいくつかの離散周波数を生成するための設定を含む。いくつかの実施形態では、設定間の周波数差は、ローカルタイムベースが仮想タイムベースの周波数に一致するように調整されなければならない量よりも大きい。調整が設定間であるモード設定を実行するために、ＶＰＵディスプレイタイミング生成器は、平均ターゲット周波数に到達するための２つの隣接する設定の比率を決定する。例えば、いくつかの実施形態では、仮想グローバルタイムベースがローカルタイムベースの「通常」設定よりわずかに遅い場合、ＶＰＵディスプレイ時間生成器は、時間の１０％に対してより遅い周波数設定を選択し、時間の９０％に対して通常の周波数設定を選択する。

【0008】

モード設定が実行され、ＶＰＵ及びそれらの対応するディスプレイモジュールのリフレッシュレートがロックされると、処理システムは、仮想グローバルタイムベースに対して同時に開始するようにＶＰＵディスプレイタイミング生成器の全てに信号を送ることによって、ＶＰＵリフレッシュレートの位相を同期させる。これに応じて、ＶＰＵは、同時（又はほぼ同時）の垂直同期（ｖｓｙｎｃ）コマンド及び他の固定リフレッシュレートビデオタイミング信号をそれぞれのディスプレイモジュールに発行する。ＶＰＵの周波数がモード設定の間に固定されると、ＶＰＵの位相は、周波数をロックされたままにすることによって同期して維持される。ＶＰＵローカルタイムベースの周波数が熱等の要因によって経時的にドリフトするのを防止するために、各ＶＰＵは、ローカルタイムベースと仮想グローバルタイムベースとの間の差を周期的に監視し、必要に応じてローカルタイムベースを調整して仮想グローバルタイムベースのレートに一致させる。

【0009】

本明細書で使用される「同期される」又は「同時」とは、２つ以上のディスプレイモジュールの表示サイクルにおける特定の時点の指定された時間量（誤差マージン）内の相対的な位置合わせを指す。例えば、いくつかの実施形態では、２つ以上のディスプレイモジュールは、それぞれの垂直ブランキング期間の開始等のそれぞれの表示サイクルにおける他の時点が互いの指定された時間量内に開始されない場合であっても、また、何れかのディスプレイモジュールについて１つおきの表示サイクル等の他の表示サイクルが互いの指定された時間内に開始されない場合であっても、互いの指定された時間量内に垂直アクティブ期間を開始する場合に「同期されている」とみなされる。

【0010】

図１は、いくつかの実施形態による、ディスプレイウォール１４０の複数の固定リフレッシュレートディスプレイモジュール１４１（図示したディスプレイモジュール１４１－１、１４１－２、１４１－３、１４１－４、１４１－５、１４１－６、１４１－７、１４１－８、１４１－９等）においてビデオのフレームの表示を動的に同期させる複数のビデオ処理ユニット（ＶＰＵ）１０５（図示したＶＰＵ１０５－１、１０５－２等）を含む、処理システム１００を示す。処理システム１００は、概して、アプリケーション１５５等の命令セット（例えばコンピュータプログラム）を実行して、電子デバイスのための指定されたタスクを実行するように構成されている。そのようなタスクの例は、電子デバイスの動作のアスペクトを制御すること、ユーザに情報を表示して、特定のユーザエクスペリエンスを提供すること、他の電子デバイスと通信すること等を含む。したがって、異なる実施形態では、処理システム１００は、デスクトップコンピュータ、ラップトップコンピュータ、サーバ、ゲームコンソール等の多数のタイプの電子デバイスのうち何れかで採用されている。処理システム１００は、図１に示すよりも多い又は少ない構成要素を含み得ることを理解されたい。例えば、処理システム１００は、追加的に追加のＶＰＵ、１つ以上の入力インターフェース、不揮発性ストレージ、１つ以上の出力インターフェース、ネットワークインターフェース、及び、より多い又はより少ない固定リフレッシュレートディスプレイモジュール又はディスプレイインターフェースを含み得る。

【0011】

図１に示すように、処理システム１００は、メモリ１７０、オペレーティングシステム（図示せず）、通信インフラストラクチャ１７５、及び、１つ以上のアプリケーション１５５を含む。メモリ１７０へのアクセスは、メモリ１７０に結合されたメモリコントローラ（図示せず）によって管理される。例えば、システムメモリ１７０から読み取るか又はメモリ１７０に書き込むためのＶＰＵ１０５又はその他のデバイスからの要求は、メモリコントローラによって管理される。いくつかの実施形態では、１つ以上のアプリケーション１５５は、ＶＰＵ１０５においても実行される計算を行うための種々のプログラム又はコマンドを含む。処理システム１００は、ドライバ１５０を更に含む。処理システム１００の構成要素は、ハードウェア、ファームウェア、ソフトウェア又はそれらの任意の組み合わせとして実装されてもよい。

【0012】

処理システム１００内で、メモリ１７０は、ＤＲＡＭ（図示せず）等の非永続的メモリを含む。種々の実施形態では、メモリ１７０は、処理論理命令、定数値、アプリケーション又はその他の処理論理の一部の実行中の変数値、又は、その他の所望の情報を記憶する。例えば、ＶＰＵ１０５上の１つ以上の動作を実行するための制御論理の一部は、ＶＰＵ１０５による動作のそれぞれの部分の実行中にメモリ１７０内に存在する。実行中、それぞれのアプリケーション、オペレーティングシステム機能、処理論理コマンド及びシステムソフトウェアは、メモリ１７０に存在する。いくつかの実施形態では、その他のソフトウェアコマンド（例えば、ドライバ１５０）は、処理システム１００の実行中にメモリ１７０内に存在する。

【0013】

ソフトウェアドライバ１５０は、アプリケーション１５５からグラフィックス動作を受信し、グラフィックス動作を、処理システム１００のグラフィックスパイプラインに提供されるコマンドストリームに変換する。ドライバ１５０は、アプリケーション１５５から等のより高いレベルのグラフィックコンピューティングプログラムがＶＰＵ１０５－１、１０５－２と相互作用することを可能にするコンピュータプログラムである。例えば、ドライバ１５０は、アプリケーション１５５から受信した標準コードを、ＶＰＵ１０５－１、１０５－２によって理解されるネイティブフォーマットコマンドストリームに変換する。ドライバ１５０は、アプリケーション１５５からの入力が、各ＶＰＵ１０５の設定を指示することを可能にする。このような設定は、モード設定後にローカルタイムベースを開始するタイミングを含む。

【0014】

命令セットの実行をサポートするために、ＶＰＵ１０５－１、１０５－２の各々は、少なくとも１つのメモリ（図示せず）と、ディスプレイタイミング生成器１２０－１、１２０－２と、中央処理ユニット（ＣＰＵ）１１０－１、１１０－２等の少なくとも１つのプロセッサと、ディスプレイインターフェース（ＩＦ）１３０－１、１３０－２と、を含む。インターフェース１３０－１、１３０－２は、ＨＤＭＩ（登録商標）インターフェース、ＤｉｓｐｌａｙＰｏｒｔインターフェース、エンベデッドＤｉｓｐｌａｙＰｏｒｔ（embedded DisplayPort、ｅＤＰ）インターフェース等の有線又は無線の相互接続インターフェースを含む。

【0015】

いくつかの実施形態では、各ＣＰＵ１１０－１、１１０－２は、命令をフェッチし、命令を対応する演算にデコードし、演算を１つ以上の実行ユニットにディスパッチし、演算を実行し、演算を終了させるための１つ以上の命令パイプラインを含む。命令を実行する過程で、プロセッサは、情報の視覚的表示に関連付けられるグラフィックス演算及び他の演算を生成する。これらの演算に基づいて、プロセッサは、グラフィックス処理ユニット（graphics processing unit、ＧＰＵ）１１５－１、１１５－２等の１つ以上の並列プロセッサにコマンド及びデータを提供する。本明細書で説明される技術は、様々な実施形態では、様々な並列プロセッサ（例えば、ベクトルプロセッサ、グラフィックス処理ユニット（ＧＰＵ）、汎用ＧＰＵ（general-purpose GPU、ＧＰＧＰＵ）、非スカラプロセッサ、高並列プロセッサ、人工知能（artificial intelligence、ＡＩ）プロセッサ、推論エンジン、機械学習プロセッサ、他のマルチスレッド処理ユニット等）のうち何れかにおいて利用される。図１は、いくつかの実施形態による、並列プロセッサ、特に、ＧＰＵ１１５－１、１１５－２の一例を示す。

【0016】

ＧＰＵ１１５－１、１１５－２は、概して、ＣＰＵ１１０－１、１１０－２からグラフィックス演算及び他の表示演算に関連付けられたコマンド及びデータを受信するように構成されている。受信したコマンドに基づいて、ＧＰＵ１１５－１、１１５－２は、表示する画像（フレーム）を生成するための演算を実行する。演算の例としては、ベクトル演算、描画演算等が挙げられる。ＧＰＵ１１５－１、１１５－２がこれらの演算に基づいてフレームを生成することができるレートは、ＧＰＵ１１５－１、１１５－２のフレーム生成レート又は単にフレームレートと呼ばれる。

【0017】

いくつかの実施形態では、ＧＰＵ１１５－１、１１５－２は、ＧＰＵ１１５－１、１１５－２が、あるフレームを１つのバッファ（バックバッファと呼ばれる）に書き込み、一方、現在のフレームが別のバッファ（フロントバッファと呼ばれる）からスキャンアウトされるように、フレームのそれぞれの部分をディスプレイモジュール１４１に出力するために複数のバッファリングを採用する。リフレッシュレートと呼ばれる固定周波数においてＧＰＵ１１５－１、１１５－２は、バックバッファであったバッファが今度はフロントバッファ（すなわち、スキャンアウトバッファ）となり、以前にスキャンアウトバッファであったバッファが今度はバックバッファ（すなわち、ＧＰＵ１１５－１、１１５－２が書き込むバッファ）となるように、スキャンアウトされているバッファをディスプレイに「フリップ」する。

【0018】

ディスプレイタイミング生成器１２０－１、１２０－２は、ＶＰＵ１０５－１、１０５－２における論理演算を同期させるために、１つ以上のクロック信号を生成する。タイミング制御モジュール１２５－１、１２５－２は、ディスプレイタイミング生成器１２０－１、１２０－２によって生成されるクロック信号の周波数を設定する。ディスプレイタイミング生成器１２０－１、１２０－２は、タイミング制御モジュール１２５－１、１２５－２からの信号のセットと、水晶発振器（図示せず）からの基準クロック信号（図示せず）に基づいて位相ロックループ（phase locked loop、ＰＬＬ）によって生成されたベースクロック信号のセットと、を受信するように構成される。ディスプレイタイミング生成器１２０－１、１２０－２は、ベース信号を組み合わせて、タイミング制御モジュール１２５－１、１２５－２から受信された信号によって示される周波数のクロック信号を生成し、これはローカルタイムベースと呼ばれる。ディスプレイタイミング生成器１２０－１、１２０－２及びタイミング制御モジュール１２５－１、１２５－２は、ハードコードされたロジック又はプログラム可能なロジック、ソフトウェア／ファームウェア命令を実行する１つ以上のプロセッサ、あるいはこれらの任意の組み合わせとして実装される。

【0019】

ディスプレイウォール１４０は、ディスプレイモジュール１４１－１、１４１－２、１４１－３、１４１－４、１４１－５、１４１－６、１４１－７、１４１－８、１４１－９（まとめてディスプレイモジュール１４１と呼ばれる）のアレイを含む。各ディスプレイモジュール１４１は、ＶＰＵ１０５－１、１０５－２のうち何れかからレンダリングされたフレームの部分を受信する。例えば、いくつかの実施形態では、ＶＰＵ１０５－１は、レンダリングされたフレームの部分を生成し、１つの部分をディスプレイモジュール１４１－１、１４１－２、１４１－３、１４１－４の各々に出力し、一方、ＶＰＵ１０５－２は、レンダリングされたフレームの部分を生成し、１つの部分をディスプレイモジュール１４１－５、１４１－６、１４１－７、１４１－８、１４１－９の各々に出力し、それにより、ディスプレイモジュール１４１の各々がフレームのその受信されたレンダリングされた部分を表示する場合、フレーム全体（画像）がディスプレイウォール１４０のディスプレイモジュール１４１の全てにわたって表示される。各ディスプレイモジュール１４１はディスプレイパネルを含み、ディスプレイパネルのリフレッシュを、ディスプレイモジュール１４１がレンダリングされたフレームを受信するＶＰＵ１０５－１、１０５－２のローカルタイムベースと同期させる。

【0020】

一般的な動作概要として、ＣＰＵ１１０－１、１１０－２及びＧＰＵ１１５－１、１１５－２は、一連のディスプレイフレーム及び対応するメタデータを含むビデオストリームを生成し、このビデオストリームを、ディスプレイインターフェース１３０－１、１３０－２及び相互接続１３５－１、１３５－２を介してディスプレイモジュール１４１に送信する。ディスプレイモジュール１４１の各々において、ディスプレイコントローラ（図示せず）は、各ディスプレイフレーム及び対応するメタデータを順に受信し、対応するフレーム期間中にディスプレイモジュール１４１のディスプレイパネルにおいて順次表示するようにディスプレイフレームを処理する。当業者によって理解されるように、ディスプレイモジュール１４１は、概して、ディスプレイモジュール１４１が対応するＧＰＵ１１５－１、１１５－２から受信するピクセルデータを使用してディスプレイパネルをリフレッシュすることによって、対応するＧＰＵ１１５－１、１１５－２によって生成された最新のフレームを表示するように構成されている。

【0021】

ＧＰＵ１１５－１、１１５－２によって生成される各フレームは、垂直アクティブ領域と、垂直ブランキング領域と、を含む。垂直アクティブ領域は、ディスプレイモジュール１４１のディスプレイパネルに表示される画像を構成するピクセルデータを含む。垂直ブランキング領域は、ディスプレイモジュール１４１がピクセルデータをどのように解釈すべきかを示す情報等のメタデータを含む。ディスプレイコントローラが（垂直ブランキング間隔と呼ばれる）垂直ブランキング領域を受け取る期間の間、いくつかの実施形態では、ディスプレイパネルは、前の垂直アクティブ領域においてＧＰＵ１１５－１、１１５－２によって最後に送信された画像を表示する。

【0022】

ディスプレイウォール１４０のディスプレイモジュール１４１の各々による画像の表示の同期を容易にするために、処理システム１００は、ソフトウェアプロセスを使用して、ハウス同期受信機又はＶＰＵ１０５－１、１０５－２を相互接続するための同軸ケーブル等の追加のハードウェアなしに、ディスプレイモジュール１４１の全てを表示ライン期間の閾値数内に周波数及び位相整合させる。処理システムは、ＶＰＵ１０５－１、１０５－２のためのネットワークプロトコルベースの仮想グローバルタイムベースを生成するための仮想グローバルタイムベース生成器１４５を含む。仮想グローバルタイムベース生成器１４５は、ハードコードされたロジック又はプログラム可能なロジック、ソフトウェア／ファームウェア命令を実行する１つ以上のプロセッサ、あるいはこれらの任意の組み合わせとして実装される。いくつかの実施形態では、仮想グローバルタイムベース生成器１４５は、ＶＰＵ１０５－１、１０５－２に組み込まれる。いくつかの実施形態において、仮想グローバルタイムベース生成器１４５は、ＰＴＰマスタクロック信号として機能する。他の実施形態では、仮想グローバルタイムベース生成器１４５は、別のネットワーク化された構成要素によって生成されたクロック信号をＰＴＰマスタクロック信号として選択する。

【0023】

ＰＴＰ、ＲｅｆｅｒｅｎｃｅＢｒｏａｄｃａｓｔＴｉｍｅＳｙｎｃｈｒｏｎｉｚａｔｉｏｎ（ＲＢＳ）、ＲｅｆｅｒｅｎｃｅＢｒｏａｄｃａｓｔＩｎｆｒａｓｔｒｕｃｔｕｒｅＳｙｎｃｈｒｏｎｉｚａｔｉｏｎ（ＲＢＩＳ）、ＳｙｎｃｈｒｏｎｏｕｓＥｔｈｅｒｎｅｔ、ＩＥＥＥ８０２．１Ｔｉｍｅ－ＳｅｎｓｉｔｉｖｅＮｅｔｗｏｒｋｉｎｇ、又は、ＳＭＰＴＥ２０５９等のネットワークプロトコルを使用して、仮想グローバルタイムベース生成器１４５は、ネットワークタイムベースに基づく共通仮想グローバルタイムベースを処理システム１００のデバイスに配信し、ハウス同期又は共通基準クロックを全てのデバイスにケーブルベースで配信する必要はない。

【0024】

各ＶＰＵ１０５－１、１０５－２は、「モード設定」を実行して、ローカルタイムベースの周波数を仮想グローバルタイムベースの周波数にロックする。モード設定を実行するために、ＶＰＵ１０５－１、１０５－２の各々は、それらの対応するローカルタイムベースの周波数と仮想グローバルタイムベースとを比較する。ＶＰＵ１０５－１、１０５－２は、それぞれのローカルタイムベースと仮想グローバルタイムベースとの間の差を監視し、ローカルタイムベースを調整して仮想グローバルタイムベースの周波数に一致させる。したがって、仮想グローバルタイムベースがローカルタイムベースよりも速い場合、ＶＰＵはローカルタイムベースの周波数を増加させる。逆に、仮想グローバルタイムベースがローカルタイムベースよりも遅い場合、ＶＰＵはローカルタイムベースの周波数を減少させる。

【0025】

モード設定が完了し、ローカルタイムベースが仮想グローバルタイムベースと同期された後、ディスプレイタイミング生成器１２０－１、１２０－２は、ドライバ１５０に信号を送り、ディスプレイタイミング生成器１２０－１、１２０－２がそれらのローカルタイムベースの周波数を調整して仮想グローバルタイムベースの周波数に一致させたことを示す。ローカルタイムベースの周波数が仮想グローバルタイムベースの周波数に一致するというインジケーションを受信したことに応じて、ドライバ１５０は、仮想グローバルタイムベース上で同時に開始するように、ＶＰＵディスプレイタイミング生成器１２０－１、１２０－２に開始コマンドを送信する。開始コマンドの受信に応じて、ＶＰＵ１０５－１、１０５－２は、垂直同期（ｖｓｙｎｃ）コマンド、固定リフレッシュレート、ラインレート及びピクセルクロックタイミング等の情報を含む固定リフレッシュレートビデオタイミング信号を、開始コマンドによって示された時間にディスプレイインターフェース１３０－１、１３０－２及び相互接続１３５－１、１３５－２を介してディスプレイモジュール１４１に送信する。ビデオタイミング信号は、フレームの生成された部分を表示するための表示サイクルの開始を示す。ＶＰＵ１０５－１、１０５－２によるビデオタイミング信号１６５－１、１６５－２の同時（又はほぼ同時）発行は、仮想グローバルタイムベースに基づいて、ディスプレイモジュール１４１の各々の表示サイクルの周波数及び位相を、人間の目には知覚できない差である数個の表示ライン期間内で効果的に同期させる。

【0026】

ＶＰＵディスプレイタイミング生成器１２０－１、１２０－２が、仮想グローバルタイムベースの周波数に一致する周波数で、仮想グローバルタイムベース上で同時に開始すると、ＶＰＵディスプレイタイミング生成器１２０－１、１２０－２は、本質的に、周波数及び位相の両方において互いにロックされたままである。ＶＰＵ１０５－１、１０５－２は、仮想グローバルタイムベースの周波数で新しいフレームを生成し、ディスプレイモジュール１４１は、数ライン期間等の小さなマージン内で同じレートでリフレッシュする。時間の経過とともに、ＶＰＵ１０５－１、１０５－２のうち１つ以上のローカルタイムベースの周波数がドリフトし、熱等の要因によって仮想グローバルタイムベースよりも速くなったり遅くなったりする可能性がある。経時的に同期性を維持するために、ディスプレイタイミング生成器１２０－１、１２０－２は、ローカルタイムベースの周波数と仮想グローバルタイムベースの周波数との間の差を監視し、差が閾値を超える場合に、ローカルタイムベース周波数を再調整して仮想グローバルタイムベースに一致させる。

【0027】

図２は、いくつかの実施形態による、ＶＰＵ１０５－１、１０５－２のディスプレイタイミング生成器２２０と、ローカルタイムベース周波数を仮想グローバルタイムベース周波数と同期させるためのタイミング制御２２５とのブロック図２００である。ディスプレイタイミング生成器２２０は、水晶発振器２１０又は他のクロック源から基準クロック信号を受信し、基準クロック信号に基づいて複数のベースクロック信号を生成するＰＬＬ２１５を含む。ディスプレイタイミング生成器２２０は、ベースクロック信号を組み合わせて、タイミング制御２２５から受信した信号によって示される周波数でローカルタイムベース２３０を生成する。

【0028】

タイミング制御２２５は、比較器２４０及びタイミング調整モジュール２５０を含む。比較器２４０は、ローカルタイムベース２３０のクロック信号と仮想グローバルタイムベース２３５のクロック信号とを受信し、２つのクロック信号の周波数を比較する。比較器が周波数間の差２４５を検出した場合、比較器は、タイミング調整モジュール２５０に差２４５を示す。タイミング調整モジュール２５０は、ローカルタイムベース２３０を仮想グローバルタイムベース２３５と同期させる、ローカルタイムベース２３０の周波数に適用される調整２５５を決定する。例えば、比較器２４０が、ローカルタイムベース２３０周波数と仮想グローバルタイムベース周波数２３５との間の差２４５が－１０ｐｐｍである（すなわち、ローカルタイムベースが仮想グローバルタイムベースよりも１０ｐｐｍ遅い）と判定した場合、タイミング調整モジュール２５０は、ローカルタイムベース２３０周波数に対して＋１０ｐｐｍの調整２５５を示す。

【0029】

いくつかの実施形態では、ディスプレイタイミング生成器２２０は、比較器２４０によって検出された周波数の差２４５の値よりも大きい離散増分（設定）でクロック信号を生成することができる。例えば、差２４５が－１０ｐｐｍであり、次に最も遅いクロック周波数設定が－３０ｐｐｍである場合、タイミング調整モジュール２５０は、期間又はエポックの小数部分について次に最も遅い周波数設定を選択し、エポックの過程にわたる平均周波数が仮想グローバルタイムベース２３５の周波数に等しくなるように、エポックの残りについて初期周波数設定を選択する調整２５５を示す。

【0030】

図３は、いくつかの実施形態による、複数のＶＰＵ１０５－１、１０５－２のローカルタイムベース周波数を仮想グローバルタイムベース周波数と同期させることによってモード設定を実行するための方法３００を示すフロー図である。方法３００は、図１の処理システム１００等の処理システムにおいて実装される。いくつかの実施形態では、方法３００は、コンピュータ可読記憶媒体によって記憶された１つ以上の命令に応じて１つ以上のプロセッサによって開始される。

【0031】

ブロック３０２において、仮想グローバルタイムベース生成器１４５は、ＰＴＰ等のネットワークプロトコルから仮想グローバルタイムベースを生成する。ブロック３０４において、ＶＰＵディスプレイタイミング生成器１２０－１、１２０－２の各々は、ローカルタイムベースを生成する。ブロック３０６において、ＶＰＵ１０５－１、１０５－２は、ローカルタイムベース周波数を使用して、ＶＰＵ１０５－１、１０５－２が表示のためのフレーム又はフレームの一部を生成するディスプレイモジュール１４１の各々のための固定リフレッシュレートビデオタイミング信号を生成する。仮想グローバルタイムベースで同時にビデオタイミング信号１６５－１、１６５－２を発行することによって、ＶＰＵ１０５－１、１０５－２は、仮想グローバルタイムベースに基づいて、ディスプレイモジュール１４１の各々の表示サイクルの周波数及び位相を、数ディスプレイライン期間内に効果的に同期させる。

【0032】

ブロック３０８において、タイミング制御モジュール１２５－１、１２５－２は、仮想グローバルタイムベース周波数をそれぞれのＶＰＵ１０５－１、１０５－２のローカルタイムベース周波数と比較する。ブロック３１０において、タイミング制御モジュール１２５－１、１２５－２は、仮想グローバルタイムベース周波数がローカルタイムベース周波数を超えているか否かを判定する。いくつかの実施形態では、タイミング制御モジュール１２５－１、１２５－２は、ローカルタイムベースの周波数が仮想グローバルタイムベース周波数から十分に離れてドリフトして、ディスプレイが（ディスプレイライン等の）閾値量を超えて同期外れになったかどうかを判定する。ブロック３１０において、タイミング制御モジュール１２５－１、１２５－２が、仮想グローバルタイムベース周波数がそれらのＶＰＵ１０５－１、１０５－２のローカルタイムベース周波数を超えていると判定した場合、方法フローはブロック３１２に続く。ブロック３１２において、タイミング制御モジュール１２５－１、１２５－２は、ローカルタイムベース周波数を増加させて、仮想グローバルタイムベース周波数にほぼ一致させるか、又は、それをわずかに超えるようにする。次に、方法フローはブロック３１８に続き、ここで、タイミング制御モジュール１２５－１、１２５－２は、所定の期間（又はフレーム数又はクロックサイクル数）待機して、次の周波数測定及び更新を行い、ローカルタイムベース周波数に対する調整が周期的に行われるようにする。次に、タイミング制御モジュール１２５－１、１２５－２がローカルタイムベース周波数と仮想グローバルタイムベース周波数との間の差を監視し続けるので、方法フローはブロック３０８に戻る。

【0033】

ブロック３１０において、タイミング制御モジュール１２５－１、１２５－２が、仮想グローバルタイムベース周波数がそれらのＶＰＵ１０５－１、１０５－２のローカルタイムベース周波数を超えていないと判定した場合、方法フローはブロック３１４に続く。ブロック３１４において、タイミング制御モジュール１２５－１、１２５－２は、ローカルタイムベース周波数が仮想グローバルタイムベース周波数を超えるかどうかを判定する。ブロック３１４において、タイミング制御モジュール１２５－１、１２５－２が、ローカルタイムベース周波数が仮想グローバルタイムベース周波数を超えないと判定した場合、方法フローはブロック３１８に続く。ブロック３１４において、タイミング制御モジュール１２５－１、１２５－２が、ローカルタイムベース周波数が仮想グローバルタイムベース周波数を超えると判定した場合、方法フローはブロック３１６に続く。ブロック３１６において、タイミング制御モジュール１２５－１、１２５－２は、ローカルタイムベース周波数を、仮想グローバルタイムベース周波数にほぼ一致するように、又は仮想グローバルタイムベース周波数よりわずかに低くなるように減少させる。タイミング制御モジュール１２５－１、１２５－２－２が、ローカルタイムベース周波数と仮想グローバルタイムベース周波数との間の差を周期的に監視し続け、必要に応じてローカルタイムベース周波数を調整して仮想グローバルタイムベースとの同期及び互いとの同期を維持し続けるので、方法フローはブロック３１８に戻る。

【0034】

いくつかの実施形態では、上記の装置及び技術は、図１～図３を参照して上述した処理システム等の１つ以上の集積回路（integrated circuit、ＩＣ）デバイス（集積回路パッケージ又はマイクロチップとも称される）を含むシステムに実装される。電子設計自動化（electronic design automation、ＥＤＡ）及びコンピュータ支援設計（computer aided design、ＣＡＤ）ソフトウェアツールは、これらのＩＣデバイスの設計及び製造に使用することができる。これらの設計ツールは、典型的には、１つ以上のソフトウェアプログラムとして表される。１つ以上のソフトウェアプログラムは、回路を製造するための製造システムを設計するか又は適応させるためのプロセスの少なくとも一部を実行するために、１つ以上のＩＣデバイスの回路を表すコードで動作するようにコンピュータシステムを操作するための、コンピュータシステムによって実行可能なコードを含む。このコードは、命令、データ、又は、命令及びデータの組み合わせを含み得る。設計ツール又は製造ツールを表すソフトウェア命令は、典型的には、コンピューティングシステムにアクセス可能なコンピュータ可読記憶媒体に記憶される。同様に、ＩＣデバイスの設計又は製造の１つ以上の段階を表すコードは、同じコンピュータ可読記憶媒体又は異なるコンピュータ可読記憶媒体に記憶され、そこからアクセスされる。

【0035】

コンピュータ可読記憶媒体は、命令及び／又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。このような記憶媒体には、限定されないが、光学媒体（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク）、磁気媒体（例えば、フロッピー（登録商標）ディスク、磁気テープ、磁気ハードドライブ）、揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）若しくはキャッシュ）、不揮発性メモリ（例えば、読取専用メモリ（ＲＯＭ）若しくはフラッシュメモリ）、又は、微小電気機械システム（ＭＥＭＳ）ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体（例えば、システムＲＡＭ又はＲＯＭ）はコンピューティングシステムに内蔵されてもよいし、コンピュータ可読記憶媒体（例えば、磁気ハードドライブ）はコンピューティングシステムに固定的に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、光学ディスク又はユニバーサルシリアルバス（ＵＳＢ）ベースのフラッシュメモリ）はコンピューティングシステムに着脱可能に取り付けられてもよいし、コンピュータ可読記憶媒体（例えば、ネットワークアクセス可能ストレージ（ＮＡＳ））は有線又は無線ネットワークを介してコンピュータシステムに結合されてもよい。

【0036】

いくつかの実施形態では、上述した技術の特定の態様は、ソフトウェアを実行する処理システムの１つ以上のプロセッサによって実装される。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶されるか、別の方法で明確に具体化された実行可能命令の１つ以上のセットを含む。ソフトウェアは、命令及び特定のデータを含んでもよく、当該命令及び特定のデータは、１つ以上のプロセッサによって実行されると、上述した技術の１つ以上の態様を実行するように１つ以上のプロセッサを操作する。非一時的なコンピュータ可読記憶媒体は、例えば、磁気又は光ディスク記憶デバイス、フラッシュメモリ等のソリッドステート記憶デバイス、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）、又は、他の不揮発性メモリデバイス（単数又は複数）等を含み得る。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈され若しくは別の方法で実行可能な他の命令形式で実装可能である。

【0037】

上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。

【0038】

利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。

【図1】