特表 2024-501749 量子井戸構造、チップ加工方法及びチップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-15

(54)【発明の名称】量子井戸構造、チップ加工方法及びチップ

(51)【国際特許分類】

   H01S 5/343 20060101AFI20240105BHJP

   H01S 5/12 20210101ALI20240105BHJP

   H01S 5/026 20060101ALI20240105BHJP

【ＦＩ】

H01S5/343

H01S5/12

H01S5/026 618

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023540828

(86)(22)【出願日】2021-12-07

(85)【翻訳文提出日】2023-08-21

(86)【国際出願番号】 CN2021135908

(87)【国際公開番号】W WO2022143028

(87)【国際公開日】2022-07-07

(31)【優先権主張番号】202011606707.9

(32)【優先日】2020-12-30

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】202023289626.9

(32)【優先日】2020-12-30

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】202011614713.9

(32)【優先日】2020-12-30

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】202023340352.1

(32)【優先日】2020-12-30

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】523250739

【氏名又は名称】フォグレイン テクノロジー（シェンチェン）カンパニー，リミテッド

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】ヤン，ヤンウェイ

(72)【発明者】

【氏名】リウ，ホンリャン

(72)【発明者】

【氏名】ゾウ，ヤン

【テーマコード（参考）】

5F173

【Ｆターム（参考）】

5F173AB13

5F173AD15

5F173AD17

5F173AF03

5F173AG05

5F173AG13

5F173AH14

5F173AP05

5F173AP09

5F173AP33

5F173AR23

(57)【要約】

本出願は、量子井戸構造、チップ加工方法、チップ及びレーザーに関する。量子井戸構造は、多層のインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層２３１と、前記ＩｎＡｌＡｓ量子井戸層２３１の厚さと同じ厚さを有し、且つ隣接する２つの前記ＩｎＡｌＡｓ量子井戸層２３１の間に設けられた、インジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層２３２と、を備える。前記ＩｎＡｌＡｓ量子井戸層２３１の厚さは０．４ｎｍ～０．６ｎｍであり、前記ＩｎＡｌＡｓ量子井戸層２３１の数は３～１７である。量子井戸層の厚さは小さく、量子井戸構造の厚さを変えない場合、単層量子井戸層の厚さに対する量子井戸構造の厚さの比が大きくなるため、量子井戸の制限パラメータΓの値が大きくされ、量子井戸の制限パラメータの増大によりチップの閾値電流は低減され、チップの転送レートは高められる。
【選択図】 図９

【特許請求の範囲】

【請求項1】

分布帰還型（ＤＦＢ）レーザーのチップに用いられる量子井戸構造であって、
前記量子井戸構造は、多層のインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層と、
前記ＩｎＡｌＡｓ量子井戸層の厚さと同じ厚さを有し、且つ隣接する２つの前記ＩｎＡｌＡｓ量子井戸層の間に設けられた、インジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層と、を備え、
前記ＩｎＡｌＡｓ量子井戸層の厚さは０．４ｎｍ～０．６ｎｍであり、前記ＩｎＡｌＡｓ量子井戸層の数は３～１７である、
ことを特徴とする量子井戸構造。

【請求項2】

各層の前記ＩｎＡｌＡｓ量子井戸層の厚さは０．５ｎｍである、
ことを特徴とする請求項１に記載の量子井戸構造。

【請求項3】

前記ＩｎＡｌＡｓ量子井戸層の数は６であり、前記ＩｎＡｌＧａＡｓ量子井戸層の数は５である、
ことを特徴とする請求項２に記載の量子井戸構造。

【請求項4】

前記ＩｎＡｌＧａＡｓ量子井戸層において、Ｉｎの質量パーセントは５３％であり、Ａｌの質量パーセントは３６％であり、ＧａとＡｓの質量パーセントは合計で１１％である、
ことを特徴とする請求項１に記載の量子井戸構造。

【請求項5】

チップ加工方法であって、
基板に順次に、
バッファ層と下部グレーデッド層群とを加工することと、
分子線エピタキシー（ＭＢＥ）法により、量子井戸層を多層加工することであって、各層の前記量子井戸層の厚さは０．４ｎｍ～０．６ｎｍである、加工することと、
上部グレーデッド層群を加工することと、
気相エピタキシャル成長（ＶＰＥ）法により、被覆層、エッチング停止層、エピタキシャル層及びコンタクトエピタキシャル層を加工することと、を含む、
ことを特徴とするチップ加工方法。

【請求項6】

前記ＭＢＥ法により、前記量子井戸層を多層加工することは、
前記ＭＢＥ法により、前記量子井戸層を１１層加工することを含む、
ことを特徴とする請求項５に記載のチップ加工方法。

【請求項7】

各層の前記量子井戸層の厚さは０．５ｎｍである、
ことを特徴とする請求項６に記載のチップ加工方法。

【請求項8】

前記ＭＢＥ法により、前記量子井戸層を多層加工することは、
インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層とインジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層とを交互に加工し、多層量子井戸層の外側に位置する層をＩｎＡｌＡｓ量子井戸層にすることを含む、
ことを特徴とする請求項５に記載のチップ加工方法。

【請求項9】

請求項５～８のいずれか一項に記載のチップ加工方法で加工される、
ことを特徴とするチップ。

【請求項10】

請求項９に記載のチップが搭載された、
ことを特徴とするレーザー。

【請求項11】

チップ加工方法であって、
基板にチップ層群を加工することと、
前記チップ層群の一部を除去して導波領域を形成することと、
成長法によって被覆層を加工することと、
前記導波領域に対応する前記被覆層を導波ストリップに加工して前記導波ストリップの端面が前記チップ層群に対向するようにし、前記導波ストリップの前記チップ層群との貼り合わせ部分を除去して前記導波ストリップと前記チップ層群との間に隙間を形成することと、
導波路クラッド層を加工し、前記チップ層群及び前記隙間に対応する前記導波路クラッド層を除去することと、を含む、
ことを特徴とするチップ加工方法。

【請求項12】

前記チップ層群の一部を除去して前記導波領域を形成することは、
前記基板の一側からもう一側にかけて前記チップ層群の一部を除去して前記導波領域を形成することを含む、
ことを特徴とする請求項１１記載のチップ加工方法。

【請求項13】

前記成長法によって前記被覆層を加工することは、
気相エピタキシャル成長（ＶＰＥ）法により、０．５μｍ～２μｍの前記被覆層を加工することを含む、
ことを特徴とする請求項１１記載のチップ加工方法。

【請求項14】

前記導波領域に対応する前記被覆層を前記導波ストリップに加工して前記導波ストリップの端面が前記チップ層群に対向するようにすることは、
フォトリソグラフィ及びドライエッチングにより、前記導波領域に対応する前記被覆層を横断面が正方形である導波ストリップに加工することを含み、
前記導波ストリップの横断面の一辺の長さは０．５μｍ～２μｍである、
ことを特徴とする請求項１１記載のチップ加工方法。

【請求項15】

前記基板に前記チップ層群を加工することは、
前記基板に順次に、
１μｍ～１．５μｍ厚のバッファ層を加工することと、
１０ｎｍ～１００ｎｍ厚の下部グレーデッドバッファ層を加工することと、
１０ｎｍ～３０ｎｍ厚の量子井戸層群を加工することと、
１０ｎｍ～１００ｎｍ厚の上部グレーデッドバッファ層を加工することと、
１０ｎｍ～５０ｎｍ厚の回折格子エピタキシャル層を加工し、電子ビームによる回折格子書き込み方法により回折格子を加工することと、
１０ｎｍ～５０ｎｍ厚のエッチング停止層を加工することと、を含む、
ことを特徴とする請求項１１記載のチップ加工方法。

【請求項16】

前記チップ加工方法は、前記導波路クラッド層を加工した後、
エピタキシャル層及びコンタクトエピタキシャル層を順次に加工し、前記導波領域に対応する前記エピタキシャル層及び前記コンタクトエピタキシャル層を除去することを含む、
ことを特徴とする請求項１１記載のチップ加工方法。

【請求項17】

チップであって、
チップ領域及び導波領域を有する基板と、
前記基板の前記チップ領域に設けられたチップ層群と、
前記チップ層群と間隔を隔てて前記基板の前記導波領域に集積され、出射されるレーザー光のスポットを略円形状に導くための、導波ストリップと、
前記導波ストリップに堆積された導波路クラッド層と、を備える、
ことを特徴とするチップ。

【請求項18】

前記導波ストリップの横断面は正方形であり、前記導波ストリップの横断面の一辺の長さは０．５μｍ～２μｍであり、
前記導波路クラッド層の厚さは２μｍ～３μｍであり、前記導波ストリップの屈折率は、前記導波路クラッド層の屈折率より大きい、
ことを特徴とする請求項１７に記載のチップ。

【請求項19】

前記導波ストリップと前記チップ層群との間の隙間は１μｍ～５μｍである、
ことを特徴とする請求項１７に記載のチップ。

【請求項20】

請求項１７～１９のいずれか一項に記載のチップが搭載された、
ことを特徴とするレーザー。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、全般的にレーザー技術分野に関し、具体的には、量子井戸構造、チップ加工方法、チップ及びレーザーに関する。

【背景技術】

【0002】

分布帰還型（ｄｉｓｔｒｉｂｕｔｅｄ ｆｅｅｄｂａｃｋ、ＤＦＢ）レーザーのチップ構造は、主にＮ型電極と、多層量子井戸エピタキシャル構造と、ブラッググレーティング層と、リッジ導波路と、Ｐ型電極とを含む。レーザー光は、主に多層量子井戸構造により、順方向電流の働きで反転分布が発生して誘導放射が形成されることで、発生されたものである。

【0003】

多層量子井戸構造は、レーザー光を発生させる鍵である。レーザー原理により、レーザーチップの閾値電流は主に、量子井戸の制限パラメータと関係し、量子井戸の制限パラメータが大きいほどチップの閾値電流が小さくなる。しかし、従来の量子井戸構造及び加工プロセスによれば、制限パラメータが小さく、チップの閾値電流が大きいため、チップの転送レートは大きく影響される。

【発明の概要】

【0004】

発明の概要には、簡略化された一連の概念を導入したが、発明を実施するための形態においてそれらの概念を詳述する。本出願の内容は、保護を求めようとする技術的解決策の核心的な特徴と必要な技術的特徴を限定することを意図するものではなく、保護を求めようとする技術的解決策の保護範囲を決定することをさらに意図するものではない。

【0005】

チップの閾値電流が大きいことで伝送レートが低いという技術的問題を解決するために、本出願は、量子井戸構造、チップ加工方法、チップ及びレーザーを提供することを主な目的とする。

【0006】

上記発明の目的を達成するために、本出願は、以下のような技術的解決策を採用する。

【0007】

分布帰還型（ＤＦＢ）レーザーのチップに用いられる量子井戸構造である。量子井戸構造は、多層のインジウムアルミニウムヒ素（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ａｒｓｅｎｉｄｅ、ＩｎＡｌＡｓ）量子井戸層と、ＩｎＡｌＡｓ量子井戸層の厚さと同じ厚さを有し、且つ隣接する２つのＩｎＡｌＡｓ量子井戸層の間に設けられた、インジウムアルミニウムガリウムヒ素（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ、ＩｎＡｌＧａＡｓ）量子井戸層と、を備える。ＩｎＡｌＡｓ量子井戸層の厚さは０．４ｎｍ～０．６ｎｍであり、ＩｎＡｌＡｓ量子井戸層の数は３～１７である。

【0008】

さらに、本出願のいくつかの実施形態において、各層のＩｎＡｌＡｓ量子井戸層の厚さは０．５ｎｍである。

【0009】

さらに、本出願のいくつかの実施形態において、ＩｎＡｌＡｓ量子井戸層の数は６であり、ＩｎＡｌＧａＡｓ量子井戸層の数は５である。

【0010】

さらに、本出願のいくつかの実施形態において、ＩｎＡｌＧａＡｓ量子井戸層において、Ｉｎの質量パーセントは５３％であり、Ａｌの質量パーセントは３６％であり、ＧａとＡｓの質量パーセントは合計で１１％である。

【0011】

チップ加工方法であって、基板に順次に、バッファ層と下部グレーデッド層群とを加工することと、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ、ＭＢＥ）法により、量子井戸層を多層加工することであって、各層の量子井戸層の厚さは０．４ｎｍ～０．６ｎｍである、加工することと、上部グレーデッド層群を加工することと、気相エピタキシャル成長（ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ、ＶＰＥ）法により、被覆層、エッチング停止層、エピタキシャル層及びコンタクトエピタキシャル層を加工することと、を含む。

【0012】

さらに、本出願のいくつかの実施形態において、ＭＢＥ法により、量子井戸層を多層加工することは、ＭＢＥ法により、量子井戸層を１１層加工することを含む。

【0013】

さらに、本出願のいくつかの実施形態において、各層の量子井戸層の厚さは０．５ｎｍである。

【0014】

さらに、本出願のいくつかの実施形態において、ＭＢＥ法により、量子井戸層を多層加工することは、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層とインジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層とを交互に加工し、多層量子井戸層の外側に位置する層をＩｎＡｌＡｓ量子井戸層にすることを含む。

【0015】

上記チップ加工方法で加工されるチップである。

【0016】

上記チップが搭載されたレーザーである。

【0017】

チップ加工方法であって、基板にチップ層群を加工することと、チップ層群の一部を除去して導波領域を形成することと、成長法によって被覆層を加工することと、導波領域に対応する被覆層を導波ストリップに加工して導波ストリップの端面がチップ層群に対向するようにし、導波ストリップのチップ層群との貼り合わせ部分を除去して導波ストリップとチップ層群との間に隙間を形成することと、導波路クラッド層を加工し、チップ層群及び隙間に対応する導波路クラッド層を除去することと、を含む。

【0018】

さらに、本出願のいくつかの実施形態において、チップ層群の一部を除去して導波領域を形成することは、基板の一側からもう一側にかけてチップ層群の一部を除去して導波領域を形成することを含む。

【0019】

さらに、本出願のいくつかの実施形態において、成長法によって被覆層を加工することは、気相エピタキシャル成長（ＶＰＥ）法により、０．５μｍ～２μｍの被覆層を加工することを含む。

【0020】

さらに、本出願のいくつかの実施形態において、導波領域に対応する被覆層を導波ストリップに加工して導波ストリップの端面がチップ層群に対向するようにすることは、フォトリソグラフィ及びドライエッチングにより、導波領域に対応する被覆層を横断面が正方形である導波ストリップに加工することを含み、導波ストリップの横断面の一辺の長さは０．５μｍ～２μｍである。

【0021】

さらに、本出願のいくつかの実施形態において、基板にチップ層群を加工することは、基板に順次に、１μｍ～１．５μｍ厚のバッファ層を加工することと、１０ｎｍ～１００ｎｍ厚の下部グレーデッドバッファ層を加工することと、１０ｎｍ～３０ｎｍ厚の量子井戸層群を加工することと、１０ｎｍ～１００ｎｍ厚の上部グレーデッドバッファ層を加工することと、１０ｎｍ～５０ｎｍ厚の回折格子エピタキシャル層を加工し、電子ビームによる回折格子書き込み方法により回折格子を加工することと、１０ｎｍ～５０ｎｍ厚のエッチング停止層を加工することと、を含む。

【0022】

さらに、本出願のいくつかの実施形態において、チップ加工方法は、導波路クラッド層を加工した後、エピタキシャル層及びコンタクトエピタキシャル層を順次に加工し、導波領域に対応するエピタキシャル層及びコンタクトエピタキシャル層を除去することを含む。

【0023】

チップであって、チップ領域及び導波領域を有する基板と、基板のチップ領域に設けられたチップ層群と、チップ層群と間隔を隔てて基板の導波領域に集積され、出射されるレーザー光のスポットを略円形状に導くための、導波ストリップと、導波ストリップに堆積された導波路クラッド層と、を備えるチップである。

【0024】

さらに、本出願のいくつかの実施形態において、導波ストリップの横断面は正方形であり、導波ストリップの横断面の一辺の長さは０．５μｍ～２μｍである。導波路クラッド層の厚さは２μｍ～３μｍであり、導波ストリップの屈折率は、導波路クラッド層の屈折率より大きい。

【0025】

さらに、本出願のいくつかの実施形態において、導波ストリップとチップ層群との間の隙間は１μｍ～５μｍである。

【0026】

上記チップが搭載されたレーザーである。

【0027】

以上の技術的解決策から明らかになるように、本出願の量子井戸構造、チップ加工方法、チップ及びレーザーの利点と積極的な効果は、量子井戸の制限パラメータを大きくし、チップの閾値電流を低減することにより、チップの転送レートを高めることである。

【0028】

本出願の第一態様において、量子井戸構造を提供する。量子井戸構造は、多層のインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層と、ＩｎＡｌＡｓ量子井戸層の厚さと同じ厚さを有し、且つ隣接する２つのＩｎＡｌＡｓ量子井戸層の間に設けられた、インジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層と、を備える。ＩｎＡｌＡｓ量子井戸層の厚さは０．４ｎｍ～０．６ｎｍであり、ＩｎＡｌＡｓ量子井戸層の数は３～１７である。

【0029】

量子井戸の制限パラメータΓは数１によって表される。

【数1】

【0030】

λはレーザー発振波長である。ｄは活性領域の厚さ、即ち量子井戸構造全体の厚さである。ｄｗは単層の量子井戸の厚さである。本出願の解決策における量子井戸構造は、二種の材料で作製される量子井戸層を交互に積み重ねて形成するものである。インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層の厚さとインジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層の厚さは同じである。ｄｗはＩｎＡｌＡｓ量子井戸層の厚さ又はＩｎＡｌＧａＡｓ量子井戸層の厚さであってもよい。ｎ_ｒａはＩｎＡｌＧａＡｓ材料の屈折率であり、ｎ_ｒｃはＩｎＡｌＡｓ材料の屈折率である。本出願の解決策において、ＩｎＡｌＡｓ量子井戸層の厚さ及びＩｎＡｌＧａＡｓ量子井戸層の厚さが小さいため、量子井戸の制限パラメータΓは大きくされ、チップの閾値電流は低減され、それゆえ、チップの転送レートは高められる。

【0031】

本出願の第二態様において、チップ加工方法を提供する。チップ加工方法は、基板に順次に、バッファ層と下部グレーデッド層群（ｌｏｗｅｒ－ｇｒａｄｅｄ－ｌａｙｅｒ ｇｒｏｕｐ）とを加工することと、分子線エピタキシー（ＭＢＥ）法により、量子井戸層を多層加工することであって、各層の量子井戸層の厚さは０．４ｎｍ～０．６ｎｍである、加工することと、上部グレーデッド層群を加工することと、ＶＰＥ法により、被覆層、エッチング停止層、最上層、遷移層及びコンタクト層を加工することと、を含む。本出願において、有機金属気相成長法（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）及びＭＢＥ法を組み合わせ、ＭＢＥ法により量子井戸層のエピタキシャル成長を行い、ＭＯＣＶＤ法により量子井戸層以外の各エピタキシャル成長層を加工する。ＭＢＥ法により、量子井戸層の厚さを０．４ｎｍ～０．６ｎｍの間に制御することで、従来のチップの量子井戸構造の厚さより薄くして、チップの転送レートを高めるとともに、量子井戸の制限パラメータΓを大きくし、チップの閾値電流を低減することで、チップの転送レートを高める。

【0032】

本出願の第三態様において、チップ加工方法を提供する。チップ加工方法は、基板にチップ層群を加工することと、チップ層群の一部を除去して導波領域を形成することと、成長法によって被覆層を加工することと、導波領域に対応する被覆層を導波ストリップに加工して導波ストリップの端面がチップ層群に対向するようにし、導波ストリップのチップ層群に対向する部分を除去して導波ストリップとチップ層群との間に隙間を形成することと、導波路クラッド層を加工し、チップ層群及び隙間に対応する導波路クラッド層を除去することと、を含む。導波ストリップは、出射されるレーザー光のスポットが円形に近づくように、チップ層群が発するレーザー光を整形するために用いられる。それゆえ、レーザーチップにより出射される光のスポット形状を改善し、レーザーチップと光ファイバーの結合効率を高める。

【0033】

本出願の第四態様において、チップを提供する。チップは、基板、チップ層群、導波ストリップ及び導波路クラッド層を含む。基板はチップ領域及び導波領域を有し、チップ層群は基板のチップ領域に設けられており、導波ストリップは、チップ層群と間隔を隔てて基板の導波領域に集積され、出射されるレーザー光のスポットを略円形状に導くために用いられ、導波路クラッド層は導波ストリップに堆積されている。それゆえ、チップにより出射される光のスポット形状を改善し、レーザーチップと光ファイバーの結合効率を高め、チップの閾値電流を低減し、チップの転送レートを高める。

【0034】

本出願は、上記チップが搭載されたレーザーをさらに提供する。チップの導波ストリップは、出射されるレーザー光のスポットを略円形状に導くことで、レーザーの出射スポット形状を光ファイバー心線の端面形状と略同一にして、レーザーと光ファイバーの結合効率を高める。

【図面の簡単な説明】

【0035】

以下の図面は明細書に組み込まれ、本明細書の一部を構成するものであり、本発明が適用される実施形態を示し、明細書と共に本発明の原理を説明するためのものである。

【0036】

本発明の実施形態又は従来技術にある技術的解決策をより明確に説明するために、以下、実施形態又は従来技術の説明に必要な図面を簡単に紹介する。明らかに、当業者は、創造的な努力なしに、これらの図面によって他の図面を得ることができる。

【図1】図１は、例示的な実施形態に係るチップ加工方法のフローを示す概略図である。

【図2】図２は、例示的な実施形態に係るチップ加工方法における、被覆層を成長させることを示す概略図である。

【図3】図３は、例示的な実施形態に係るチップ加工方法における、被覆層の加工を示す概略図である。

【図4】図４は、例示的な実施形態に係るチップ加工方法における、導波路クラッド層を成長させることを示す概略図である。

【図5】図５は、例示的な実施形態に係るチップ加工方法における、導波路クラッド層の加工を示す概略図である。

【図6】図６は、例示的な実施形態に係るチップ加工方法における、エピタキシャル層及びコンタクトエピタキシャル層を成長させることを示す概略図である。

【図7】図７は、例示的な実施形態に係るチップ加工方法における、エピタキシャル側及びコンタクトエピタキシャル層の加工を示す概略図である。

【図8】図８は、例示的な実施形態に係るチップの構成を示す概略図である。

【図9】図９は、例示的な実施形態に係る量子井戸構造を示す概略図である。

【発明を実施するための形態】

【0037】

本出願の実施形態の目的、技術的解決策及び利点をより明確にするために、以下、本出願の実施形態における図面を参照しながら、本出願の実施形態における技術的解決策を明晰に且つ全面的に説明する。明らかに、説明される実施形態は、本出願の一部の実施形態にすぎず、全ての実施形態ではない。本出願における実施形態に基づいて、当業者が創造的な努力なしに得ることができるすべての他の実施形態は、皆本出願の保護範囲に属する。以下、図面を参照しながら提供される本発明の実施形態についての詳細な説明は、保護を求めようとする本発明の範囲を限定することを意図するものではなく、本発明の選択例のみを示すものである。本出願の実施形態に基づいて、当業者が、創造的な労働なしに得る全ての他の実施形態は、すべて本出願の保護範囲に属する。

【0038】

本実施形態は、チップ加工方法、チップ及びレーザーを提供する。チップは当該チップ加工方法により加工されたものである。レーザーは、このチップを搭載してある。チップ加工方法は、基板１００にチップ層群２００を加工すること、チップ層群２００の一部を除去して導波領域を形成すること、成長法によって被覆層４００を加工することと、導波領域に対応する被覆層４００を導波ストリップ３００に加工して導波ストリップ３００の端面がチップ層群２００に対向するようにし、導波ストリップ３００のチップ層群２００に対向する部分を除去して導波ストリップ３００とチップ層群２００との間に隙間を形成することと、導波路クラッド層５００を加工し、チップ層群２００及び隙間に対応する導波路クラッド層５００を除去することと、を含む。導波ストリップ３００は、出射されるレーザー光のスポットが円形に近づくように、チップ層群２００が発するレーザー光を整形するために用いられる。

【0039】

本実施形態のチップ加工方法は以下を含む。

【0040】

ステップ１：図１を参照して、基板１００にチップ層群２００を加工し、基板１００の一側からもう一側にかけてチップ層群２００の一部を除去して基板１００に導波領域を形成する。

【0041】

具体的には、有機金属気相成長法（ＭＯＣＶＤ）装置を用いて基板１００にチップ層群２００を加工することは、基板１００に順次に、１μｍ～１．５μｍ厚の燐化インジウム（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ、ＩｎＰ）バッファ層２１０を成長させることと、１０ｎｍ～１００ｎｍ厚のＩｎＡｌＧａＡｓ下部グレーデッドバッファ層２２０を成長させることと、１０ｎｍ～３０ｎｍ厚のＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ量子井戸層群２３０を成長させることと、１０ｎｍ～１００ｎｍ厚のＩｎＡｌＧａＡｓ上部グレーデッドバッファ層２４０を成長させることと、１０ｎｍ～５０ｎｍ厚の回折格子エピタキシャル層（ｇｒａｔｉｎｇ ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）を成長させ、電子ビームによる回折格子書き込み方法により回折格子を加工して回折格子層２５０を形成することと、１０ｎｍ～５０ｎｍ厚のインジウムガリウムヒ素リン（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ ｐｈｏｓｐｈｉｄｅ、ＩｎＧａＡｓＰ）エッチング停止層２６０を成長させることと、を含む。好ましくは、ＭＯＣＶＤ法によりｌ５ｎｍ厚のＩｎＧａＡｓＰエッチング停止層を加工する。

【0042】

図１を参照して、フォトリソグラフィ、誘導結合プラズマ（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ、ＩＣＰ）ドライエッチング及びウェットエッチングにより、チップ層群２００の一部を除去して導波領域を形成する。レーザー光の出射方向において、導波領域の長さはｄ_１であり、チップ層群２００の長さはｄ_２である。本実施形態では、ｄ_１は５０μｍ～１００μｍにあり、ｄ_２は１５０μｍ～３００μｍにある。

【0043】

図９を参照して、下部グレーデッド層群は、５０ｎｍ厚の第１の下部グレーデッド層と、１０ｎｍ厚の第２の下部グレーデッド層２２１とを含む。第１の下部グレーデッド層は、ＭＯＣＶＤ法によりＩｎＰバッファ層に加工され、第２の下部グレーデッド層２２１は、ＭＢＥ法により第１の下部グレーデッド層に加工され、第１の下部グレーデッド層及び第２の下部グレーデッド層の材質は、いずれもＩｎＡｌｘＧａＡｓである。

【0044】

ＭＢＥ法により比較的に薄い第２の下部グレーデッド層を先に成長させることで、次にＭＢＥ法によりＩｎＡｌＡｓ量子井戸層とＩｎＡｌＧａＡｓ量子井戸層を成長させる。それゆえ、ＩｎＡｌＡｓ量子井戸層又はＩｎＡｌＧａＡｓ量子井戸層を直接成長させる場合の、成長中のＡｌ元素の酸化は避けられることで、デバイスの故障は避けられる。

【0045】

ＭＢＥ法により、量子井戸層を多層加工する。各層の量子井戸層の厚さは０．４ｎｍ～０．６ｎｍである。

【0046】

具体的には、ＭＢＥ法により、０．５ｎｍ厚のＩｎＡｌＡｓ量子井戸層２３１と０．５ｎｍ厚のＩｎＡｌＧａＡｓ量子井戸層２３２を交互に成長させる。ＩｎＡｌＡｓ量子井戸層２３１を６層加工し、ＩｎＡｌＧａＡｓ量子井戸層２３２を５層加工し、多層量子井戸層の外側に位置する層をＩｎＡｌＡｓ量子井戸層２３１にする。

【0047】

上部グレーデッド層群は、５０ｎｍ厚の第１の上部グレーデッド層と、１０ｎｍ厚の第２の上部グレーデッド層２４１とを含む。第２の上部グレーデッド層２４１は、ＭＢＥ法により外側に位置するＩｎＡｌＡｓ量子井戸層２３１に加工され、第１の上部グレーデッド層は、ＭＯＣＶＤ法により第２の上部グレーデッド層２４１に加工される。第１の上部グレーデッド層及び第１の下部グレーデッド層の材質はいずれもＩｎＡｌｘＧａＡｓである。

【0048】

ＭＢＥ法により比較的に薄い第１の上部グレーデッド層を先に生成しておくことで、ＭＢＥ装置からＭＯＶＣＤ装置への移動中に、ＩｎＡｌＡｓ量子井戸層又はＩｎＡｌＧａＡｓ量子井戸層の酸化による故障を回避することができる。

【0049】

ステップ２：図２を参照して、導波領域及びチップ層群２００に被覆層４００を成長させる。

【0050】

具体的には、ＭＯＣＶＤ装置を用いて、０．５μｍ～２μｍ厚のＩｎＰ被覆層４００を気相エピタキシャル成長（ＶＰＥ）法により加工する。

【0051】

ステップ３：図３を参照して、導波領域に対応する被覆層４００を導波ストリップに加工して導波ストリップ３００の端面がチップ層群２００に対向するようにし、導波ストリップ３００のチップ層群２００との貼り合わせ部分を除去して導波ストリップ３００とチップ層群２００との間に隙間を形成する。

【0052】

具体的には、フォトリソグラフィ及びＩＣＰドライエッチングにより、導波領域の被覆層４００を、横断面が正方形である導波ストリップ３００に加工する。導波ストリップ３００の横断面の一辺の長さは０．５μｍ～２μｍであり、導波ストリップ３００の屈折率は３．１であり、導波ストリップ３００とチップ層群２００との隙間をｄ_３として定義し、ｄ_３は１μｍ～５μｍにある。

【0053】

ステップ４：図４を参照して、導波路クラッド層５００を加工する。

【0054】

具体的には、プラズマ強化化学気相堆積（ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）装置を用いて、２μｍ～３μｍ厚のＳｉＯ_２導波路クラッド層５００の堆積を行う。導波ストリップ３００の屈折率は３．１であり、ＳｉＯ_２導波路クラッド層５００の屈折率は１．４６であるため、ＩｎＰ材質で導波ストリップ３００を作製し、ＳｉＯ_２で導波路クラッド層５００を作製することができる。

【0055】

ステップ５：図５を参照して、チップ層群２００及び隙間に対応する導波路クラッド層５００を除去する。

【0056】

具体的には、フォトリソグラフィ及びウェットエッチングにより、チップ層群２００の上部及び隙間にある導波層を除去し、本実施形態では、レーザー光の出射方向に垂直な方向において、隙間に対応する領域の導波層をすべて除去する。

【0057】

ステップ６：図６を参照して、導波路クラッド層５００を加工した後、エピタキシャル層６００及びコンタクトエピタキシャル層７００を順次に加工する。

【0058】

具体的には、ＭＯＣＶＤ装置を用いて１μｍ～２μｍ厚のＩｎＰエピタキシャル層６００を先に成長させた後、０．１μｍ～０．３μｍ厚のＩｎＧａＡｓコンタクトエピタキシャル層７００を成長させる。

【0059】

ステップ７：図７を参照して、導波領域に対応するエピタキシャル層６００及びコンタクトエピタキシャル層７００を除去する。

【0060】

具体的には、フォトリソグラフィ及びウェットエッチングにより、導波領域に対応するＩｎＰエピタキシャル層６００及びＩｎＧａＡｓコンタクトエピタキシャル層７００を除去する。

【0061】

次に、従来のＤＦＢレーザーチップ作製プロセスを組み合わせて、リッジ導波路に対する背面の薄め、磨き、正電極及び負電極の作製、へき開（ｃｌｅａｖａｇｅ）、端面の被覆等のプロセスを行って、導波路構造を有するＤＦＢレーザーチップを形成する。図７を参照して、チップ層群２００に対応するＩｎＧａＡｓコンタクトエピタキシャル層７００に上部負電極層８００を加工し、基板１００の底部に下部負電極層９００を加工する。

【0062】

実施形態において、ＭＯＣＶＤ法は、ＶＰＥ法に基づいて発展してきた新規なＶＰＥ法である。ＭＯＣＶＤ法とは、ＩＩＩ族、ＩＩ族元素の有機化合物と、Ｖ族、ＶＩ族元素の水素化物等を結晶成長原料とし、熱分解反応により基板１００でＶＰＥ法を行い、各種の、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族化合物半導体及びこれらの多成分固溶体（ｍｕｌｔｉｃｏｍｐｏｎｅｎｔ ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ）の薄層単結晶材料を成長させることである。Ｉｎは化学元素インジウム（ｉｎｄｉｕｍ）を表し、Ｐは化学元素リン（ｐｈｏｓｐｈｏｒｕｓ）を表し、Ａｌは化学元素アルミニウム（ａｌｕｍｉｎｉｕｍ）を表し、Ｇａは化学元素ガリウム（ｇａｌｌｉｕｍ）を表し、Ａｓは化学元素ヒ素（ａｒｓｅｎｉｃ）を表す。ＰＥＣＶＤ装置はプラズマ強化化学気相堆積装置であり、ＤＦＢレーザーは分布帰還型レーザーである。

【0063】

ＭＯＣＶＤ法とＭＢＥ法を組み合わせてチップを加工し、ＭＢＥ法により量子井戸層の厚さを０．４ｎｍ～０．６ｎｍの間に制御することで、量子井戸構造の厚さを薄くし、チップの転送レートを高くするとともに、量子井戸の制限パラメータΓを大きくし、チップの閾値電流を低減し、チップの転送レートを高める。

【0064】

本実施形態は、量子井戸構造をさらに提供する。量子井戸構造は、ＩｎＡｌＡｓ量子井戸層２３１とＩｎＡｌＧａＡｓ量子井戸層２３２を含む。ＩｎＡｌＡｓ量子井戸層２３１は多層設けられている。ＩｎＡｌＧａＡｓ量子井戸層２３２の厚さは、ＩｎＡｌＡｓ量子井戸層２３１の厚さと同じである。ＩｎＡｌＧａＡｓ量子井戸層２３２は、隣接する２つのＩｎＡｌＡｓ量子井戸層２３１の間に設けられている。ＩｎＡｌＡｓ量子井戸層２３１の厚さは０．４ｎｍ～０．６ｎｍであり、ＩｎＡｌＡｓ量子井戸層２３１の数は３～１７の間である。量子井戸の制限パラメータΓは、Γ＝（２π^２／λ^２）（ｄ／ｄｗ）（ｎ_ｒａ ^２－ｎ_ｒｃ ^２）によって表される。

【0065】

λははレーザー発振波長である。ｄは活性領域の厚さ、即ち量子井戸構造全体の厚さである。ｄｗは、単層の量子井戸の厚さである。本出願の解決策において、量子井戸構造は、二種の材料で作製される量子井戸層、即ち、ＩｎＡｌＡｓ量子井戸層２３１とＩｎＡｌＧａＡｓ量子井戸層２３２を交互に積み重ねることにより形成されるものである。ＩｎＡｌＡｓ量子井戸層２３１の厚さとＩｎＡｌＧａＡｓ量子井戸層２３２の厚さは同じである。ｄｗはＩｎＡｌＡｓ量子井戸層２３１の厚さ又はＩｎＡｌＧａＡｓ量子井戸層２３２の厚さであってもよい。ｎ_ｒａはＩｎＡｌＧａＡｓ材料の屈折率であり、ｎ_ｒｃはＩｎＡｌＡｓ材料の屈折率である。数１により、例えば、ＩｎＡｌＡｓ量子井戸層の数が１７層であり、ＩｎＡｌＧａＡｓ量子井戸層の数が１６層であり、ＩｎＡｌＡｓ量子井戸層の厚さが０．６である場合、ｄの値は１９．８ｎｍであり、ｄ／ｄｗの比は３３である。ここから分かるように、ｄの値が変わらない場合、ＩｎＡｌＡｓ量子井戸層の厚さ及びＩｎＡｌＧａＡｓ量子井戸層の厚さを薄くすると、ｄ／ｄｗの値が大きくなり、それにより、量子井戸の制限パラメータΓは大きくされ、チップの閾値電流は低減され、チップの転送レートは高められる。

【0066】

本出願は、ＭＯＣＶＤ法及びＭＢＥ法を組み合わせ、ＭＢＥ法により量子井戸層のエピタキシャル成長を行い、ＭＯＣＶＤ法により量子井戸層以外の各エピタキシャル成長層を加工する。チップ加工方法は、基板に順次に、バッファ層と下部グレーデッド層群とを加工することと、ＭＢＥ法により、量子井戸層を多層加工することと、各層の量子井戸層の厚さは０．４ｎｍ～０．６ｎｍ厚である、上部グレーデッド層群を加工することと、ＶＰＥ法により、被覆層、エッチング停止層、最上層、遷移層及びコンタクト層を加工することと、を含む。ＭＢＥ法により、量子井戸層の厚さを０．４ｎｍ～０．６ｎｍの間に制御することで、量子井戸構造の厚さを薄くし、チップの転送レートを高めるとともに、量子井戸の制限パラメータΓを大きくし、チップの閾値電流を低減し、チップの転送レートを高める。

【0067】

図９を参照して、ＤＦＢレーザーチップに用いられる量子井戸構造は、量子井戸層を多層含む。本実施形態において、量子井戸構造は二種の材料で作製される量子井戸層を含む。それらは、ＩｎＡｌＡｓ量子井戸層２３１とＩｎＡｌＧａＡｓ量子井戸層２３２である。ＩｎＡｌＡｓ量子井戸層２３１とＩｎＡｌＧａＡｓ量子井戸層２３２は交互に配置され、量子井戸構造の外側に位置する層はＩｎＡｌＡｓ量子井戸層２３１である。

【0068】

本出願において、ＩｎＡｌＡｓ量子井戸層２３１の厚さとＩｎＡｌＧａＡｓ量子井戸層２３２の厚さは同じであり、ＩｎＡｌＡｓ量子井戸層２３１の厚さは０．４ｎｍ～０．６ｎｍにある。好ましくは、ＩｎＡｌＡｓ量子井戸層２３１の厚さとＩｎＡｌＧａＡｓ量子井戸層２３２の厚さはいずれも０．５ｎｍである。ＩｎＡｌＡｓ量子井戸層２３１の数は３～１７の間にあり、好ましくは、６層である。

【0069】

量子井戸層の厚さをｄｗとして定義する。ＩｎＡｌＡｓ量子井戸層２３１の厚さとＩｎＡｌＧａＡｓ量子井戸層２３２の厚さは同じであるため、ｄｗは、ＩｎＡｌＡｓ量子井戸層２３１の厚さ又はＩｎＡｌＧａＡｓ量子井戸層２３２の厚さであってもよい。量子井戸構造の厚さをｄとして定義する。ＩｎＡｌＡｓ量子井戸層２３１の数が６層である場合、ＩｎＡｌＧａＡｓ量子井戸層２３２の層数は５層である。ＩｎＡｌＡｓ量子井戸層２３１の厚さが０．５ｎｍである場合、量子井戸構造の厚さｄは５．５ｎｍである。ＩｎＡｌＧａＡｓ量子井戸層２３２において、Ｉｎの質量パーセントは５３％であり、Ａｌの質量パーセントは３６％であり、ＧａとＡｓの質量パーセントは合計で１１％である。

【0070】

量子井戸の制限パラメータΓは、Γ＝（２π^２／λ^２）（ｄ／ｄｗ）（ｎ_ｒａ ^２－ｎ_ｒｃ ^２）によって表される。

【0071】

λはレーザー発振波長であり、ｎ_ｒａはＩｎＡｌＧａＡｓ材料の屈折率であり、ｎ_ｒｃはＩｎＡｌＡｓ材料の屈折率である。量子井戸層の厚さを薄くし、量子井戸構造の厚さを変えない場合、ｄ／ｄｗの比が増大することで、Γの値が増大し、量子井戸の制限パラメータの増大によりチップの閾値電流を低減し、チップの転送レートを高める。

【0072】

本実施形態は、チップをさらに提供する。図７及び図８に示すように、チップは、基板１００、チップ層群、導波ストリップ３００及び導波路クラッド５００を含む。基板１００はチップ領域と導波領域を有する。チップ層群は基板１００のチップ領域に設けられている。導波ストリップ３００は、チップ層群と間隔を隔てて基板１００の導波領域に集積され、出射されるレーザー光のスポットを略円形状に導くために用いられる。導波路クラッド層５００は導波ストリップ３００に堆積されている。それゆえ、チップにより出射される光のスポット形状を改善し、レーザーチップと光ファイバーの結合効率を高める。

【0073】

チップ層群は上記の量子井戸層群２３０を含む。ＩｎＡｌＡｓ量子井戸層２３１の厚さ及びＩｎＡｌＧａＡｓ量子井戸層２３２の厚さが小さいため、量子井戸の制限パラメータΓは大きくされ、チップ閾値電流は低減され、チップの転送レートは高められる。

【0074】

図８に示すように、導波ストリップ３００の端面はチップ層群に対向している。導波ストリップ３００とチップ層群との隙間は１μｍ～５μｍである。導波ストリップ３００の横断面は正方形であり、導波ストリップ３００の横断面の一辺の長さは０．５μｍ～２μｍであり、導波路クラッド層５００の厚さは２μｍ～３μｍであり、導波ストリップ３００の屈折率は、導波路クラッド層５００の屈折率より大きい。本実施形態では、導波路クラッド層５００の材質はＳｉＯ_２であり、導波路クラッド層５００の屈折率は１．４６であり、導波ストリップ３００の材質はＩｎＰであり、導波ストリップ３００の屈折率は３．１である。

【0075】

数２により、Δθはレーザー光の出射発散角であり、λは出射波長であり、αは出射端面における線幅である。導波ストリップ３００の横断面が正方形であるため、導波ストリップ３００から出射されるレーザー光のスポットは円形スポットに近づき、レーザーチップと光ファイバーの結合効率は高められる。

【数2】

【0076】

本実施形態は、上記チップを搭載するレーザーをさらに提供する。

【0077】

本実施形態は、量子井戸構造、チップ加工方法、チップ及びレーザーを提供する。ＭＢＥ法により量子井戸構造を加工する。ＭＯＣＶＤ法により量子井戸構造以外のエピタキシャル層を加工する。量子井戸構造は、二種の材料で作製された量子井戸層を含む。それらは、ＩｎＡｌＡｓ量子井戸層２３１とＩｎＡｌＧａＡｓ量子井戸層２３２である。ＩｎＡｌＡｓ量子井戸層２３１とＩｎＡｌＧａＡｓ量子井戸層２３２は交互に配置されている。量子井戸構造の外側の層は、ＩｎＡｌＡｓ量子井戸層２３１である。ＩｎＡｌＡｓ量子井戸層２３１の厚さとＩｎＡｌＧａＡｓ量子井戸層２３２の厚さは同じである。ＩｎＡｌＡｓ量子井戸層２３１の厚さは０．４ｎｍ～０．６ｎｍにあり、ＩｎＡｌＡｓ量子井戸層２３１の数は３～１７である。量子井戸の制限パラメータΓはΓ＝（２π^２／λ^２）（ｄ／ｄｗ）（ｎ_ｒａ ^２－ｎ_ｒｃ ^２）によって表される。

【0078】

λはレーザー発振波長であり、ｎ_ｒａはＩｎＡｌＧａＡｓ材料の屈折率であり、ｎ_ｒｃはＩｎＡｌＡｓ材料の屈折率である。ＭＢＥ法により量子井戸層の厚さを薄くし、量子井戸構造の厚さを変えない場合、単層量子井戸層の厚さｄｗに対する量子井戸構造の厚さｄの比が大きくなるので、Γの値が増大し、量子井戸の制限パラメータの増大によりチップの閾値電流を低減し、チップの転送レートを高める。

【0079】

チップ加工方法により、基板にチップ層群を加工する。チップ層群の一部を除去して導波領域を形成する。成長法によって被覆層を加工する。導波領域に対応する被覆層を導波ストリップに加工して導波ストリップの端面がチップ層群に対向するようにし、導波ストリップのチップ層群との貼り合わせ部分を除去して導波ストリップとチップ層群との間に隙間を形成する。導波ストリップは、出射されるレーザー光のスポットが円形に近づくように、チップ層群が発するレーザー光を整形するために用いられる。それゆえ、レーザーチップにより出射される光のスポット形状を改善し、レーザーチップと光ファイバーの結合効率を高める。チップ層群における量子井戸層群は上記量子井戸構造を採用する。

【0080】

レーザーは、上記のチップを搭載している。チップは、導波ストライプのみを有していてもよく、上記量子井戸構造のみを有していてもよく、又は、導波ストライプと上記量子井戸構造とを共に有していてもよい。

【0081】

なお、本明細書において、「第１」及び「第２」等の関係用語は、一つのエンティティ又は操作と他のエンティティ又は操作とを区別するためだけのものであり、これらのエンティティ又は操作の間にこのような実際の関係又は順序が存在することを必ずしも要求又は示唆するものではない。また、「含む」、「備える」又は他のバリアントなどの用語はその他の構成要素を含むことを排除せず、カバーすることを意図するため、一連の要素を含むプロセス、方法、物品又は装置は、それらの要素だけではなく、明確にリストされていない他の要素も含み、又はプロセス、方法、物品又は装置に固有の他の要素を含むことができる。制限がない限り、「…を含む」という文によって限定された要素を含むプロセス、方法、物品又は装置に別の同じ要素が存在することを排除しない。

【0082】

上記は、本発明の具体的な実施形態に過ぎず、当業者が本発明を理解又は実現できるためのものである。これらの実施形態に対する多様な修正は、当業者にとって明らかなことであり、ここに定義される一般的原理は、本発明の総括的な発明の思想から逸脱することなく、他の実施形態において達成されることができる。したがって、本発明は、ここに示した実施形態に制限されず、本出願の原理及び新規な特徴に一致した最も広い範囲を有する。

【符号の説明】

【0083】

なお、符号の説明は以下の通りである。
１００…基板
２００…チップ層群
３００…導波ストリップ
４００…被覆層
５００…導波路クラッド層
６００…エピタキシャル層
７００…コンタクトエピタキシャル層
８００…上部負電極層
９００…下部負電極層
２１０…バッファ層
２２０…下部グレーデッドバッファ層
２３０…量子井戸層群
２４０…上部グレーデッドバッファ層
２５０…回折格子層
２６０…エッチング停止層
２２１…第２の下部グレーデッド層
２４１…第２の上部グレーデッド層
２３１…ＩｎＡｌＡｓ量子井戸層
２３２…ＩｎＡｌＧａＡｓ量子井戸層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【手続補正書】

【提出日】2023-08-21

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正の内容】

【0001】

本出願は、全般的にレーザー技術分野に関し、具体的には、量子井戸構造、チップ加工方法及びチップに関する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正の内容】

【0037】

本出願の実施形態の目的、技術的解決策及び利点をより明確にするために、以下、本出願の実施形態における図面を参照しながら、本出願の実施形態における技術的解決策を明晰に且つ全面的に説明する。明らかに、説明される実施形態は、本出願の一部の実施形態にすぎず、全ての実施形態ではない。以下、図面を参照しながら提供される本発明の実施形態についての詳細な説明は、保護を求めようとする本発明の範囲を限定することを意図するものではなく、本発明の選択例のみを示すものである。本出願の実施形態に基づいて、当業者が、創造的な労働なしに得る全ての他の実施形態は、すべて本出願の保護範囲に属する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正の内容】

【0038】

本実施形態は、チップ加工方法、チップ及びレーザーを提供する。チップは当該チップ加工方法により加工されたものである。レーザーは、このチップを搭載してある。チップ加工方法は、基板１００にチップ層群２００を加工すること、チップ層群２００の一部を除去して導波領域を形成すること、成長法によって被覆層４００を加工することと、導波領域に対応する被覆層４００を導波ストリップ３００に加工して導波ストリップ３００の端面がチップ層群２００に対向するようにし、導波ストリップ３００のチップ層群２００との貼り合わせ部分を除去して導波ストリップ３００とチップ層群２００との間に隙間を形成することと、導波路クラッド層５００を加工し、チップ層群２００及び隙間に対応する導波路クラッド層５００を除去することと、を含む。導波ストリップ３００は、出射されるレーザー光のスポットが円形に近づくように、チップ層群２００が発するレーザー光を整形するために用いられる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正の内容】

【0041】

具体的には、有機金属気相成長法（ＭＯＣＶＤ）装置を用いて基板１００にチップ層群２００を加工することは、基板１００に順次に、１μｍ～１．５μｍ厚の燐化インジウム（ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ、ＩｎＰ）バッファ層２１０を成長させることと、１０ｎｍ～１００ｎｍ厚のＩｎＡｌＧａＡｓ下部グレーデッドバッファ層２２０を成長させることと、１０ｎｍ～３０ｎｍ厚のＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ量子井戸層群２３０（即ち量子井戸構造）を成長させることと、１０ｎｍ～１００ｎｍ厚のＩｎＡｌＧａＡｓ上部グレーデッドバッファ層２４０を成長させることと、１０ｎｍ～５０ｎｍ厚の回折格子エピタキシャル層（ｇｒａｔｉｎｇ ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）を成長させ、電子ビームによる回折格子書き込み方法により回折格子エピタキシャル層を加工して回折格子層２５０を形成することと、１０ｎｍ～５０ｎｍ厚のインジウムガリウムヒ素リン（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ ｐｈｏｓｐｈｉｄｅ、ＩｎＧａＡｓＰ）エッチング停止層２６０を成長させることと、を含む。好ましくは、ＭＯＣＶＤ法によりｌ５ｎｍ厚のＩｎＧａＡｓＰエッチング停止層を加工する。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正の内容】

【0043】

図９を参照して、下部グレーデッド層群は、５０ｎｍ厚の第１の下部グレーデッド層（図示しない）と、１０ｎｍ厚の第２の下部グレーデッド層２２１とを含む。第１の下部グレーデッド層は、ＭＯＣＶＤ法によりＩｎＰバッファ層に加工され、第２の下部グレーデッド層２２１は、ＭＢＥ法により第１の下部グレーデッド層に加工され、第１の下部グレーデッド層及び第２の下部グレーデッド層２２１の材質は、いずれもＩｎＡｌｘＧａＡｓである。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】００４４

【補正方法】変更

【補正の内容】

【0044】

ＭＢＥ法により比較的に薄い第２の下部グレーデッド層２２１を先に成長させることで、次にＭＢＥ法によりＩｎＡｌＡｓ量子井戸層とＩｎＡｌＧａＡｓ量子井戸層を成長させる。それゆえ、ＩｎＡｌＡｓ量子井戸層又はＩｎＡｌＧａＡｓ量子井戸層を直接成長させる場合の、成長中のＡｌ元素の酸化は避けられることで、デバイスの故障は避けられる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】００４７

【補正方法】変更

【補正の内容】

【0047】

上部グレーデッド層群は、５０ｎｍ厚の第１の上部グレーデッド層（図示しない）と、１０ｎｍ厚の第２の上部グレーデッド層２４１とを含む。第２の上部グレーデッド層２４１は、ＭＢＥ法により外側に位置するＩｎＡｌＡｓ量子井戸層２３１に加工され、第１の上部グレーデッド層は、ＭＯＣＶＤ法により第２の上部グレーデッド層２４１に加工される。第１の上部グレーデッド層及び第１の下部グレーデッド層の材質はいずれもＩｎＡｌｘＧａＡｓである。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】００５６

【補正方法】変更

【補正の内容】

【0056】

具体的には、フォトリソグラフィ及びウェットエッチングにより、チップ層群２００の上部及び隙間にある導波路クラッド層５００を除去し、本実施形態では、レーザー光の出射方向に垂直な方向において、隙間に対応する領域の導波路クラッド層５００をすべて除去する。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】００７２

【補正方法】変更

【補正の内容】

【0072】

本実施形態は、チップをさらに提供する。図７及び図８に示すように、チップは、基板１００、チップ層群２００、導波ストリップ３００及び導波路クラッド５００を含む。基板１００はチップ領域と導波領域を有する。チップ層群２００は基板１００のチップ領域に設けられている。導波ストリップ３００は、チップ層群２００と間隔を隔てて基板１００の導波領域に集積され、出射されるレーザー光のスポットを略円形状に導くために用いられる。導波路クラッド層５００は導波ストリップ３００に堆積されている。それゆえ、チップにより出射される光のスポット形状を改善し、レーザーチップと光ファイバーの結合効率を高める。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】００７３

【補正方法】変更

【補正の内容】

【0073】

チップ層群２００は上記の量子井戸層群２３０を含む。ＩｎＡｌＡｓ量子井戸層２３１の厚さ及びＩｎＡｌＧａＡｓ量子井戸層２３２の厚さが小さいため、量子井戸の制限パラメータΓは大きくされ、チップ閾値電流は低減され、チップの転送レートは高められる。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】００７４

【補正方法】変更

【補正の内容】

【0074】

図８に示すように、導波ストリップ３００の端面はチップ層群２００に対向している。導波ストリップ３００とチップ層群２００との隙間は１μｍ～５μｍである。導波ストリップ３００の横断面は正方形であり、導波ストリップ３００の横断面の一辺の長さは０．５μｍ～２μｍであり、導波路クラッド層５００の厚さは２μｍ～３μｍであり、導波ストリップ３００の屈折率は、導波路クラッド層５００の屈折率より大きい。本実施形態では、導波路クラッド層５００の材質はＳｉＯ_２であり、導波路クラッド層５００の屈折率は１．４６であり、導波ストリップ３００の材質はＩｎＰであり、導波ストリップ３００の屈折率は３．１である。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】００７９

【補正方法】変更

【補正の内容】

【0079】

チップ加工方法により、基板にチップ層群２００を加工する。チップ層群２００の一部を除去して導波領域を形成する。成長法によって被覆層を加工する。導波領域に対応する被覆層を導波ストリップに加工して導波ストリップの端面がチップ層群２００に対向するようにし、導波ストリップのチップ層群２００との貼り合わせ部分を除去して導波ストリップとチップ層群２００との間に隙間を形成する。導波ストリップは、出射されるレーザー光のスポットが円形に近づくように、チップ層群２００が発するレーザー光を整形するために用いられる。それゆえ、レーザーチップにより出射される光のスポット形状を改善し、レーザーチップと光ファイバーの結合効率を高める。チップ層群２００における量子井戸層群は上記量子井戸構造を採用する。

【手続補正14】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

分布帰還型（ＤＦＢ）レーザーのチップに用いられる量子井戸構造であって、
前記量子井戸構造は、多層のインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層と、
前記ＩｎＡｌＡｓ量子井戸層の厚さと同じ厚さを有し、且つ隣接する２つの前記ＩｎＡｌＡｓ量子井戸層の間に設けられた、インジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層と、を備え、
前記ＩｎＡｌＡｓ量子井戸層の厚さは０．４ｎｍ～０．６ｎｍであり、前記ＩｎＡｌＡｓ量子井戸層の数は３～１７である、
ことを特徴とする量子井戸構造。

【請求項2】

各層の前記ＩｎＡｌＡｓ量子井戸層の厚さは０．５ｎｍである、
ことを特徴とする請求項１に記載の量子井戸構造。

【請求項3】

前記ＩｎＡｌＡｓ量子井戸層の数は６であり、前記ＩｎＡｌＧａＡｓ量子井戸層の数は５である、
ことを特徴とする請求項２に記載の量子井戸構造。

【請求項4】

前記ＩｎＡｌＧａＡｓ量子井戸層において、Ｉｎの質量パーセントは５３％であり、Ａｌの質量パーセントは３６％であり、ＧａとＡｓの質量パーセントは合計で１１％である、
ことを特徴とする請求項１に記載の量子井戸構造。

【請求項5】

チップ加工方法であって、
基板にチップ層群を加工することと、
前記チップ層群の一部を除去して導波領域を形成することと、
成長法によって被覆層を加工することと、
前記導波領域に対応する前記被覆層を導波ストリップに加工して前記導波ストリップの端面が前記チップ層群に対向するようにし、前記導波ストリップの前記チップ層群との貼り合わせ部分を除去して前記導波ストリップと前記チップ層群との間に隙間を形成することと、
導波路クラッド層を加工し、前記チップ層群及び前記隙間に対応する前記導波路クラッド層を除去することと、を含む、
ことを特徴とするチップ加工方法。

【請求項6】

前記チップ層群の一部を除去して前記導波領域を形成することは、
前記基板の一側からもう一側にかけて前記チップ層群の一部を除去して前記導波領域を形成することを含む、
ことを特徴とする請求項５記載のチップ加工方法。

【請求項7】

前記成長法によって前記被覆層を加工することは、
気相エピタキシャル成長（ＶＰＥ）法により、０．５μｍ～２μｍ厚の前記被覆層を加工することを含む、
ことを特徴とする請求項５記載のチップ加工方法。

【請求項8】

前記導波領域に対応する前記被覆層を前記導波ストリップに加工して前記導波ストリップの端面が前記チップ層群に対向するようにすることは、
フォトリソグラフィ及びドライエッチングにより、前記導波領域に対応する前記被覆層を横断面が正方形である導波ストリップに加工することを含み、
前記導波ストリップの横断面の一辺の長さは０．５μｍ～２μｍである、
ことを特徴とする請求項５記載のチップ加工方法。

【請求項9】

前記基板に前記チップ層群を加工することは、
前記基板に順次に、
１μｍ～１．５μｍ厚のバッファ層を加工することと、
１０ｎｍ～１００ｎｍ厚の下部グレーデッドバッファ層を加工することと、
１０ｎｍ～３０ｎｍ厚の量子井戸構造を加工することと、
１０ｎｍ～１００ｎｍ厚の上部グレーデッドバッファ層を加工することと、
１０ｎｍ～５０ｎｍ厚の回折格子エピタキシャル層を成長させ、電子ビームによる回折格子書き込み方法により前記回折格子エピタキシャル層を加工して回折格子層を形成することと、
１０ｎｍ～５０ｎｍ厚のエッチング停止層を加工することと、を含む、
ことを特徴とする請求項５記載のチップ加工方法。

【請求項10】

１０ｎｍ～３０ｎｍ厚の前記量子井戸構造を加工することは、分子線エピタキシー（ＭＢＥ）法により、量子井戸層を多層加工して前記量子井戸構造を取得することを含み、各層の前記量子井戸層の厚さは０．４ｎｍ～０．６ｎｍである、
ことを特徴とする請求項９記載のチップ加工方法。

【請求項11】

前記ＭＢＥ法により、前記量子井戸層を多層加工することは、
前記ＭＢＥ法により、前記量子井戸層を１１層加工することを含む、
ことを特徴とする請求項１０に記載のチップ加工方法。

【請求項12】

各層の前記量子井戸層の厚さは０．５ｎｍである、
ことを特徴とする請求項１１に記載のチップ加工方法。

【請求項13】

前記ＭＢＥ法により、前記量子井戸層を多層加工することは、
インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）量子井戸層とインジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）量子井戸層とを交互に加工し、多層量子井戸層の外側に位置する層をＩｎＡｌＡｓ量子井戸層にすることを含む、
ことを特徴とする請求項１０に記載のチップ加工方法。

【請求項14】

前記チップ加工方法は、前記導波路クラッド層を加工した後、
エピタキシャル層及びコンタクトエピタキシャル層を順次に加工し、前記導波領域に対応する前記エピタキシャル層及び前記コンタクトエピタキシャル層を除去することを含む、
ことを特徴とする請求項５記載のチップ加工方法。

【請求項15】

請求項１～４のいずれか一項に記載の量子井戸構造を含む、
ことを特徴とするチップ。

【手続補正15】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正の内容】

【図9】

【国際調査報告】