特表 2024-501795 高線形性をもつ相補的電流モードバイカッド

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-16

(54)【発明の名称】高線形性をもつ相補的電流モードバイカッド

(51)【国際特許分類】

   H03H 11/04 20060101AFI20240109BHJP

【ＦＩ】

H03H11/04 C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023536456

(86)(22)【出願日】2021-12-08

(85)【翻訳文提出日】2023-06-15

(86)【国際出願番号】 US2021062439

(87)【国際公開番号】W WO2022146640

(87)【国際公開日】2022-07-07

(31)【優先権主張番号】17/136,723

(32)【優先日】2020-12-29

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】595020643

【氏名又は名称】クゥアルコム・インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】ガスマン、ティモシー・ドナルド

(72)【発明者】

【氏名】リョン、ライ・カン

【テーマコード（参考）】

5J098

【Ｆターム（参考）】

5J098AA03

5J098AA12

5J098AA15

5J098AB03

5J098AB13

5J098AC02

5J098AC14

5J098AC17

5J098AC18

5J098CA01

5J098CB03

(57)【要約】

本開示のいくつかの態様は、調整可能バイアス電流および／または調整可能キャパシタンスを有し得る、電流モードバイカッドフィルタを使用して、信号を処理するための方法および装置を提供する。１つの例示的な装置が、第１の入力電流ノード（５０２）と、第１の入力電流ノードに結合された第１の容量性要素（Ｃ１）と、第１の出力電流ノード（５０６）と、第１の入力電流ノードと第１の出力電流ノードとの間に結合された第１のアクティブフィルタ回路（５１０）と、第１の入力電流ノードと第１の出力電流ノードとの間に結合された第２のアクティブフィルタ回路（５２０）とを含む、電流モードバイカッドフィルタ回路（４０２）である。
第２のアクティブフィルタ回路（５２０）は第１のアクティブフィルタ回路（５１０）と相補的である。

【特許請求の範囲】

【請求項1】

第１の入力電流ノードと、
前記第１の入力電流ノードに結合された第１の容量性要素と、
第１の出力電流ノードと、
前記第１の入力電流ノードと前記第１の出力電流ノードとの間に結合された第１のアクティブフィルタ回路と、
前記第１の入力電流ノードと前記第１の出力電流ノードとの間に結合された第２のアクティブフィルタ回路と、前記第２のアクティブフィルタ回路が前記第１のアクティブフィルタ回路と相補的である、
を備える、電流モードバイカッドフィルタ回路。

【請求項2】

前記第１のアクティブフィルタ回路または前記第２のアクティブフィルタ回路のうちの少なくとも１つが、調整可能相互コンダクタンスを備える、請求項１に記載の電流モードバイカッドフィルタ回路。

【請求項3】

前記第１の容量性要素が、調整可能キャパシタを備える、請求項２に記載の電流モードバイカッドフィルタ回路。

【請求項4】

前記第１のアクティブフィルタ回路が、
前記第１の入力電流ノードに結合された入力を有する第１の共通ゲート回路と、
前記第１の共通ゲート回路の出力に結合された第１の分岐を有し、前記第１の出力電流ノードに結合された第２の分岐を有する第１の電流ミラー回路と
を備え、
前記第２のアクティブフィルタ回路が、
前記第１の入力電流ノードに結合された入力を有する第２の共通ゲート回路と、
前記第２の共通ゲート回路の出力に結合された第１の分岐を有し、前記第１の出力電流ノードに結合された第２の分岐を有する第２の電流ミラー回路と
を備える、請求項１に記載の電流モードバイカッドフィルタ回路。

【請求項5】

第１のバイアスノードと、第２のバイアスノードとをさらに備え、ここにおいて、
前記第１の共通ゲート回路が第１のトランジスタを備え、前記第１のトランジスタが、前記第１の入力電流ノードに結合されたソースを有し、前記第１の電流ミラー回路の前記第１の分岐に結合されたドレインを有し、前記第１のバイアスノードに結合されたゲートを有し、
前記第２の共通ゲート回路が第２のトランジスタを備え、前記第２のトランジスタが、前記第１の入力電流ノードに結合されたソースを有し、前記第２の電流ミラー回路の前記第１の分岐に結合されたドレインを有し、前記第２のバイアスノードに結合されたゲートを有する、
請求項４に記載の電流モードバイカッドフィルタ回路。

【請求項6】

前記第１のバイアスノードが、前記第１のトランジスタの相互コンダクタンスを調整するように構成され、前記第２のバイアスノードが、前記第２のトランジスタの相互コンダクタンスを調整するように構成された、請求項５に記載の電流モードバイカッドフィルタ回路。

【請求項7】

前記第１の電流ミラー回路の前記第１の分岐が第３のトランジスタを備え、前記第３のトランジスタが、第１の電圧レールに結合されたソースを有し、前記第３のトランジスタのゲートと前記第１の共通ゲート回路の前記出力とに結合されたドレインを有し、
前記第１の電流ミラー回路の前記第２の分岐が第４のトランジスタを備え、前記第４のトランジスタが、前記第１の電圧レールに結合されたソースを有し、前記第１の出力電流ノードに結合されたドレインを有し、前記第３のトランジスタの前記ゲートに結合されたゲートを有し、
前記第２の電流ミラー回路の前記第１の分岐が第５のトランジスタを備え、前記第５のトランジスタが、第２の電圧レールに結合されたソースを有し、前記第５のトランジスタのゲートと前記第２の共通ゲート回路の前記出力とに結合されたドレインを有し、
前記第２の電流ミラー回路の前記第２の分岐が第６のトランジスタを備え、前記第６のトランジスタが、前記第２の電圧レールに結合されたソースを有し、前記第１の出力電流ノードに結合されたドレインを有し、前記第５のトランジスタの前記ゲートに結合されたゲートを有する、
請求項５に記載の電流モードバイカッドフィルタ回路。

【請求項8】

前記第３のトランジスタのサイズと前記第４のトランジスタのサイズとの間の比が、前記第５のトランジスタのサイズと前記第６のトランジスタのサイズとの間の比に等しく、
前記第３のトランジスタの前記サイズと前記第４のトランジスタの前記サイズとの間の前記比が調整可能である、
請求項７に記載の電流モードバイカッドフィルタ回路。

【請求項9】

第２の入力電流ノードと、ここにおいて、前記第１の容量性要素が、前記第１の入力電流ノードと前記第２の入力電流ノードとの間に結合された、
第２の出力電流ノードと、
前記第２の入力電流ノードと前記第２の出力電流ノードとの間に結合された第３のアクティブフィルタ回路と、
前記第２の入力電流ノードと前記第２の出力電流ノードとの間に結合された第４のアクティブフィルタ回路と、前記第４のアクティブフィルタ回路が前記第３のアクティブフィルタ回路と相補的である、
をさらに備える、請求項５に記載の電流モードバイカッドフィルタ回路。

【請求項10】

前記第１のアクティブフィルタ回路と前記第３のアクティブフィルタ回路との間に結合された第２の容量性要素と、
前記第２のアクティブフィルタ回路と前記第４のアクティブフィルタ回路との間に結合された第３の容量性要素と
をさらに備える、請求項９に記載の電流モードバイカッドフィルタ回路。

【請求項11】

前記第１の容量性要素、前記第２の容量性要素、または前記第３の容量性要素のうちの少なくとも１つが、調整可能キャパシタを備える、請求項１０に記載の電流モードバイカッドフィルタ回路。

【請求項12】

前記第３のアクティブフィルタ回路が、
前記第２の入力電流ノードに結合された入力を有する第３の共通ゲート回路と、
前記第３の共通ゲート回路の出力に結合された第１の分岐を有し、前記第２の出力電流ノードに結合された第２の分岐を有する第３の電流ミラー回路と
を備え、
前記第４のアクティブフィルタ回路が、
前記第２の入力電流ノードに結合された入力を有する第４の共通ゲート回路と、
前記第４の共通ゲート回路の出力に結合された第１の分岐を有し、前記第２の出力電流ノードに結合された第２の分岐を有する第４の電流ミラー回路と
を備える、請求項１０に記載の電流モードバイカッドフィルタ回路。

【請求項13】

前記第２の容量性要素が、前記第１の共通ゲート回路の前記出力と前記第３の共通ゲート回路の前記出力との間に結合され、
前記第３の容量性要素が、前記第２の共通ゲート回路の前記出力と前記第４の共通ゲート回路の前記出力との間に結合された、
請求項１２に記載の電流モードバイカッドフィルタ回路。

【請求項14】

前記第３の共通ゲート回路が第３のトランジスタを備え、前記第３のトランジスタが、前記第２の入力電流ノードに結合されたソースを有し、前記第３の電流ミラー回路の前記第１の分岐に結合されたドレインを有し、前記第１のバイアスノードに結合されたゲートを有し、
前記第４の共通ゲート回路が第４のトランジスタを備え、前記第４のトランジスタが、前記第２の入力電流ノードに結合されたソースを有し、前記第４の電流ミラー回路の前記第１の分岐に結合されたドレインを有し、前記第２のバイアスノードに結合されたゲートを有する、
請求項１２に記載の電流モードバイカッドフィルタ回路。

【請求項15】

前記第１のバイアスノードが、前記第１のトランジスタまたは前記第３のトランジスタのうちの少なくとも１つの相互コンダクタンスを調整するように構成され、
前記第２のバイアスノードが、前記第２のトランジスタまたは前記第４のトランジスタのうちの少なくとも１つの相互コンダクタンスを調整するように構成された、
請求項１４に記載の電流モードバイカッドフィルタ回路。

【請求項16】

前記第１の電流ミラー回路の前記第１の分岐が第５のトランジスタを備え、前記第５のトランジスタが、第１の電圧レールに結合されたソースを有し、前記第５のトランジスタのゲートと前記第１の共通ゲート回路の前記出力と前記第４の共通ゲート回路の前記第４のトランジスタの前記ゲートとに結合されたドレインを有し、
前記第２の電流ミラー回路の前記第１の分岐が第６のトランジスタを備え、前記第６のトランジスタが、第２の電圧レールに結合されたソースを有し、前記第６のトランジスタのゲートと前記第２の共通ゲート回路の前記出力と前記第３の共通ゲート回路の前記第３のトランジスタの前記ゲートとに結合されたドレインを有し、
前記第３の電流ミラー回路の前記第１の分岐が第７のトランジスタを備え、前記第７のトランジスタが、前記第１の電圧レールに結合されたソースを有し、前記第７のトランジスタのゲートと前記第３の共通ゲート回路の前記出力と前記第２の共通ゲート回路の前記第２のトランジスタの前記ゲートとに結合されたドレインを有し、
前記第４の電流ミラー回路の前記第１の分岐が第８のトランジスタを備え、前記第８のトランジスタが、前記第２の電圧レールに結合されたソースを有し、前記第８のトランジスタのゲートと前記第４の共通ゲート回路の前記出力と前記第１の共通ゲート回路の前記第１のトランジスタの前記ゲートとに結合されたドレインを有する、
請求項１４に記載の電流モードバイカッドフィルタ回路。

【請求項17】

前記第３の電流ミラー回路の前記第２の分岐が第９のトランジスタを備え、前記第９のトランジスタが、前記第１の電圧レールに結合されたソースを有し、前記第２の出力電流ノードに結合されたドレインを有し、前記第７のトランジスタの前記ゲートに結合されたゲートを有し、
前記第４の電流ミラー回路の前記第２の分岐が第１０のトランジスタを備え、前記第１０のトランジスタが、前記第２の電圧レールに結合されたソースを有し、前記第２の出力電流ノードに結合されたドレインを有し、前記第８のトランジスタの前記ゲートに結合されたゲートを有する、
請求項１６に記載の電流モードバイカッドフィルタ回路。

【請求項18】

前記第５のトランジスタの前記ゲートと前記第４の共通ゲート回路の前記第４のトランジスタの前記ゲートとの間に結合された第４の容量性要素と、
前記第６のトランジスタと前記第３の共通ゲート回路の前記第３のトランジスタの前記ゲートとの間に結合された第５の容量性要素と、
前記第７のトランジスタと前記第２の共通ゲート回路の前記第２のトランジスタの前記ゲートとの間に結合された第６の容量性要素と、
前記第８のトランジスタと前記第１の共通ゲート回路の前記第１のトランジスタの前記ゲートとの間に結合された第７の容量性要素と
をさらに備える、請求項１６に記載の電流モードバイカッドフィルタ回路。

【請求項19】

請求項１に記載の電流モードバイカッドフィルタ回路を備える無線周波数フロントエンドであって、
無線周波数信号を受信するように構成された入力を有する低雑音増幅器と、
前記低雑音増幅器の出力に結合された入力を有し、前記電流モードバイカッドフィルタ回路の第１の入力電流ノードに結合された出力を有するミキサと
をさらに備える、無線周波数フロントエンド。

【請求項20】

信号処理の方法であって、前記方法は、
電流モードバイカッドフィルタ回路の入力電流ノードにおいて入力電流信号を受信することと、ここにおいて、前記電流モードバイカッドフィルタ回路が、
前記入力電流ノードに結合された容量性要素と、
出力電流ノードと、
前記入力電流ノードと前記出力電流ノードとの間に結合された第１のアクティブフィルタ回路と、
前記入力電流ノードと前記出力電流ノードとの間に結合された第２のアクティブフィルタ回路と、前記第２のアクティブフィルタ回路が前記第１のアクティブフィルタ回路と相補的である、
をさらに備える、
前記電流モードバイカッドフィルタ回路を使用して前記出力電流ノードにおいて出力電流信号を生成するために前記入力電流信号をフィルタ処理することと
を備える、方法。

【請求項21】

前記電流モードバイカッドフィルタ回路とカスケード接続された別の電流モードバイカッドフィルタ回路をさらに備える、請求項１９に記載の無線周波数フロントエンド。

【請求項22】

アナログデジタルコンバータ（ＡＤＣ）をさらに備え、ここにおいて、前記電流モードバイカッドフィルタ回路がベースバンドフィルタ（ＢＢＦ）中に含まれ、前記ＢＢＦが前記ＡＤＣに結合された、請求項１９に記載の無線周波数フロントエンド。

【請求項23】

前記電流モードバイカッドフィルタ回路とカスケード接続され、前記ＢＢＦ中に含まれる、別の電流モードバイカッドフィルタ回路をさらに備える、請求項２２に記載の無線周波数フロントエンド。

【請求項24】

前記ＡＤＣが電流モードＡＤＣを備え、ここにおいて、前記ＢＢＦが、電流信号を前記電流モードＡＤＣに出力するように構成された、請求項２２に記載の無線周波数フロントエンド。

【請求項25】

前記ＢＢＦから出力された電流信号を電圧信号にコンバートするように構成された負荷抵抗器をさらに備え、ここにおいて、前記ＡＤＣが、前記電圧信号を受信するように構成された、請求項２２に記載の無線周波数フロントエンド。

【請求項26】

前記第１の出力電流ノードに結合された抵抗器をさらに備え、前記抵抗器が、電流信号を電圧信号にコンバートするように構成された、請求項１に記載の電流モードバイカッドフィルタ回路。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001] 本出願は、以下に完全に記載されるかのようにおよびすべての適用可能な目的のためにその全体が参照により本明細書に明確に組み込まれる、２０２０年１２月２９日に出願された米国特許出願第１７／１３６，７２３号の利益および優先権を主張する。

【0002】

[0002] 本開示のいくつかの態様は、一般に電子回路に関し、より詳細には、たとえば、信号を処理するための電流モードバイカッドフィルタ回路（current-mode biquad filter circuit）に関する。

【背景技術】

【0003】

[0003] ワイヤレス通信ネットワークは、電話、ビデオ、データ、メッセージング、ブロードキャストなどの様々な通信サービスを提供するために広く展開されている。通常、多元接続ネットワークである、そのようなネットワークは、利用可能なネットワークリソースを共有することによって複数のユーザのための通信をサポートする。たとえば、１つのネットワークは、ＥＶＤＯ（エボリューションデータオプティマイズド）、１ｘＲＴＴ（１ｘ無線送信技術、または単に１ｘ）、Ｗ－ＣＤＭＡ（登録商標）（広帯域符号分割多元接続）、ＵＭＴＳ－ＴＤＤ（ユニバーサルモバイルテレコミュニケーションズシステム－時分割複信）、ＨＳＰＡ（高速パケットアクセス）、ＧＰＲＳ（汎用パケット無線サービス）、またはＥＤＧＥ（グローバル進化型高速データレート）を含む様々な３Ｇ無線アクセス技術（ＲＡＴ）のうちのいずれか１つを介してネットワークサービスを提供し得る３Ｇ（第３世代のモバイルフォン規格および技術）システムであり得る。３Ｇネットワークは、ボイス呼に加えて、高速インターネットアクセスおよびビデオ電話を組み込むように発展したワイドエリアセルラー電話ネットワークである。また、そのような多元接続ネットワークは、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリアＦＤＭＡ（ＳＣ－ＦＤＭＡ）ネットワーク、第３世代パートナーシッププロジェクト（３ＧＰＰ（登録商標））ロングタームエボリューション（ＬＴＥ（登録商標））ネットワーク、およびロングタームエボリューションアドバンスト（ＬＴＥ－Ａ）ネットワークを含み得る。

【0004】

[0004] ワイヤレス通信ネットワークは、いくつかの移動局のための通信をサポートすることができるいくつかの基地局を含み得る。移動局（ＭＳ）は、ダウンリンクとアップリンクとを介して基地局（ＢＳ）と通信し得る。ダウンリンク（または順方向リンク）は、基地局から移動局への通信リンクを指し、アップリンク（または逆方向リンク）は、移動局から基地局への通信リンクを指す。基地局は、移動局にダウンリンク上でデータと制御情報とを送信し得、および／または移動局からアップリンク上でデータと制御情報とを受信し得る。

【0005】

[0005] ＭＳおよび／またはＢＳは、たとえば、受信チェーンまたは送信チェーン中のベースバンドフィルタ（baseband filter）として使用される、調整可能アクティブフィルタ（tunable active filter）を含み得る。調整可能アクティブフィルタは、ある範囲の周波数にわたってフィルタの中心周波数（ｆ₀）を変動させるように調整され得る。高いＱファクタ（Ｑ）および高いｆ₀フィルタについて、Ｑおよびｆ₀は、プロセス変動および構成要素不整合により変動し得る。

【発明の概要】

【0006】

[0006] 本開示のいくつかの態様は、電流モードバイカッドフィルタ回路を提供する。本電流モードバイカッドフィルタ回路は、概して、第１の入力電流ノード（first input current node）と、第１の入力電流ノードに結合された第１の容量性要素（first capacitive element）と、第１の出力電流ノード（first output current node）と、第１の入力電流ノードと第１の出力電流ノードとの間に結合された第１のアクティブフィルタ回路（first active filter circuit）と、第１の入力電流ノードと第１の出力電流ノードとの間に結合された第２のアクティブフィルタ回路（second active filter circuit）と、第２のアクティブフィルタ回路が第１のアクティブフィルタ回路と相補的（complementary）である、を含む。

【0007】

[0007] 本開示のいくつかの態様は、本明細書で説明される電流モードバイカッドフィルタ回路を含む無線周波数フロントエンド（radio frequency front-end）を提供する。本無線周波数フロントエンドは、無線周波数信号（radio frequency signal）を受信するように構成された入力を有する低雑音増幅器（low-noise amplifier）をも含み得る。本無線周波数フロントエンドは、低雑音増幅器の出力に結合された入力を有し、電流モードバイカッドフィルタ回路の第１の入力電流ノードに結合された出力を有するミキサ（mixer）をさらに含み得る。

【0008】

[0008] 本開示のいくつかの態様は、信号処理（signal processing）の方法を提供する。本方法は、概して、電流モードバイカッドフィルタ回路の入力電流ノードにおいて入力電流信号（input current signal）を受信することを含む。電流モードバイカッドフィルタ回路は、入力電流ノードに結合された容量性要素（capacitive element）と、出力電流ノード（output current node）と、入力電流ノードと出力電流ノードとの間に結合された第１のアクティブフィルタ回路と、入力電流ノードと出力電流ノードとの間に結合された第２のアクティブフィルタ回路と、第２のアクティブフィルタ回路が第１のアクティブフィルタ回路と相補的である、をも含む。本方法は、電流モードバイカッドフィルタ回路を使用して出力電流ノードにおいて出力電流信号（output current signal）を生成するために入力電流信号をフィルタ処理することをも含む。

【0009】

[0009] 本開示の上記で具陳された特徴が詳細に理解され得るように、添付の図面にその一部が示される態様を参照することによって、上記で手短に要約されたより具体的な説明が得られ得る。ただし、その説明は他の等しく有効な態様に通じ得るので、添付の図面は、本開示のいくつかの典型的な態様のみを示し、したがって、本開示の範囲を限定するものと見なされるべきではないことに留意されたい。

【図面の簡単な説明】

【0010】

【図1】[0010] 本開示のいくつかの態様による、例示的なワイヤレス通信ネットワークの図。

【図2】[0011] 本開示のいくつかの態様による、例示的なアクセスポイント（ＡＰ）および例示的なユーザ端末のブロック図。

【図3】[0012] 本開示のいくつかの態様による、例示的なトランシーバフロントエンドのブロック図。

【図4】[0013] 本開示のいくつかの態様による、複数のカスケード接続された電流モードバイカッドフィルタ回路をもつベースバンドフィルタのブロック図。

【図5】[0014] 本開示のいくつかの態様による、例示的な電流モードバイカッドフィルタの概略図。

【図6】[0015] 本開示のいくつかの態様による、信号処理のための例示的な動作の流れ図。

【発明を実施するための形態】

【0011】

[0016] 理解を容易にするために、可能な場合、各図に共通である同じ要素を指定するために同じ参照番号が使用されている。一態様において開示される要素が、特定の具陳なしに他の態様に対して有益に利用され得ることが企図される。

【0012】

[0017] 本開示のいくつかの態様は、概して、折り畳み電流モードバイカッドフィルタ（folded current-mode biquad filter）を使用して信号を処理するための方法および装置に関する。バイカッドフィルタ（biquad filter）は、（バイアス電流を調節することによる）調整可能相互コンダクタンス（tunable transconductance）、および／または調整可能キャパシタンス（tunable capacitance）を有し得る。

【0013】

[0018] 添付の図面を参照しながら本開示の様々な態様が以下でより十分に説明される。ただし、本開示は、多くの異なる形態で実施され得、本開示全体にわたって提示される任意の特定の構造または機能に限定されるものと解釈されるべきではない。むしろ、これらの態様は、本開示が周到で完全になり、本開示の範囲を当業者に十分に伝えるように提供される。本明細書の教示に基づいて、本開示の範囲は、本開示の他の態様とは無関係に実装されるにせよ、本開示の他の態様と組み合わせられるにせよ、本明細書で開示される本開示のいかなる態様をもカバーするものであることを、当業者は諒解されたい。たとえば、本明細書に記載される態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、本明細書に記載される本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。本明細書で開示される開示のいかなる態様も、請求項の１つまたは複数の要素によって実施され得ることを理解されたい。

【0014】

[0019] 「例示的」という単語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明されるいかなる態様も、必ずしも他の態様よりも好適または有利であると解釈されるべきであるとは限らない。

【0015】

[0020] 本明細書で使用される、動詞「接続する」の様々な時制における「と接続される」という用語は、要素Ａが要素Ｂに直接接続されること、または他の要素が要素Ａと要素Ｂとの間に接続され得ること（すなわち、要素Ａが要素Ｂと間接的に接続されること）を意味し得る。電気的構成要素の場合、「と接続される」という用語は、本明細書では、ワイヤ、トレース、または他の導電性材料が、要素Ａおよび要素Ｂ（および、それらの間に電気的に接続された任意の構成要素）を電気的に接続するために使用されることを意味するためにも使用され得る。

【0016】

[0021] 本明細書で説明される技法は、符号分割多元接続（ＣＤＭＡ）、直交周波数分割多重（ＯＦＤＭ）、時分割多元接続（ＴＤＭＡ）、空間分割多元接続（ＳＤＭＡ）、シングルキャリア周波数分割多元接続（ＳＣ－ＦＤＭＡ）、時分割同期符号分割多元接続（ＴＤ－ＳＣＤＭＡ）などの様々なワイヤレス技術と組み合わせて使用され得る。複数のユーザ端末が、異なる（１）ＣＤＭＡのための直交コードチャネル、（２）ＴＤＭＡのためのタイムスロット、または（３）ＯＦＤＭのためのサブバンドを介して、データをコンカレントに送信／受信することができる。ＣＤＭＡシステムは、ＩＳ－２０００、ＩＳ－９５、ＩＳ－８５６、広帯域ＣＤＭＡ（Ｗ－ＣＤＭＡ）、または何らかの他の規格を実装し得る。ＯＦＤＭシステムは、米国電気電子技術者協会（ＩＥＥＥ）８０２．１１、ＩＥＥＥ８０２．１６、（たとえば、ＴＤＤおよび／またはＦＤＤモードでの）ロングタームエボリューション（ＬＴＥ）、または何らかの他の規格を実装し得る。ＴＤＭＡシステムは、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））または何らかの他の規格を実装し得る。これらの様々な規格は当技術分野で知られている。
例示的なワイヤレスシステム
[0022] 図１は、本開示の態様が実施され得る、アクセスポイント１１０とユーザ端末１２０とをもつワイヤレス通信システム１００を示す。簡単のために、ただ１つのアクセスポイント１１０が図１に示されている。アクセスポイント（ＡＰ）は、概して、ユーザ端末と通信する固定局であり、基地局（ＢＳ）、発展型ノードＢ（ｅＮＢ）、または何らかの他の用語で呼ばれることもある。ユーザ端末（ＵＴ）は、固定または移動であり得、移動局（ＭＳ）、アクセス端末、ユーザ機器（ＵＥ）、局（ＳＴＡ）、クライアント、ワイヤレスデバイス、または何らかの他の用語で呼ばれることもある。ユーザ端末は、セルラーフォン、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、タブレット、パーソナルコンピュータなどのワイヤレスデバイスであり得る。

【0017】

[0023] アクセスポイント１１０は、ダウンリンクおよびアップリンク上で所与の瞬間において１つまたは複数のユーザ端末１２０と通信し得る。ダウンリンク（すなわち、順方向リンク）はアクセスポイントからユーザ端末への通信リンクであり、アップリンク（すなわち、逆方向リンク）はユーザ端末からアクセスポイントへの通信リンクである。ユーザ端末はまた、別のユーザ端末とピアツーピアで通信し得る。システムコントローラ１３０が、アクセスポイントに結合し、アクセスポイントのための協調および制御を行う。

【0018】

[0024] システム１００は、ダウンリンクおよびアップリンク上でのデータ送信のために複数の送信アンテナと複数の受信アンテナとを採用する。アクセスポイント１１０は、ダウンリンク送信のための送信ダイバーシティおよび／またはアップリンク送信のための受信ダイバーシティを達成するためにＮ_ap個のアンテナを装備し得る。Ｎ_u個の選択されたユーザ端末１２０のセットは、ダウンリンク送信を受信し、アップリンク送信を送信し得る。各選択されたユーザ端末は、アクセスポイントにユーザ固有データを送信し、および／またはアクセスポイントからユーザ固有データを受信する。概して、各選択されたユーザ端末は、１つまたは複数のアンテナを装備し得る（すなわち、Ｎ_ut≧１）。Ｎ_u個の選択されたユーザ端末は、同じまたは異なる数のアンテナを有することができる。

【0019】

[0025] ワイヤレスシステム１００は、時分割複信（ＴＤＤ）システムまたは周波数分割複信（ＦＤＤ）システムであり得る。ＴＤＤシステムの場合、ダウンリンクとアップリンクは同じ周波数帯域を共有する。ＦＤＤシステムの場合、ダウンリンクとアップリンクは異なる周波数帯域を使用する。システム１００はまた、送信のために単一のキャリアまたは複数のキャリアを利用し得る。各ユーザ端末１２０は、（たとえば、コストを抑えるために）単一のアンテナを装備するか、または（たとえば、追加コストがサポートされ得る場合）複数のアンテナを装備し得る。

【0020】

[0026] 本開示のいくつかの態様では、アクセスポイント１１０および／またはユーザ端末１２０は、以下で説明されるように、信号を処理するための少なくとも１つの電流モードバイカッドフィルタ回路を含み得る。

【0021】

[0027] 図２は、ワイヤレスシステム１００におけるアクセスポイント１１０と２つのユーザ端末１２０ｍおよび１２０ｘとのブロック図を示す。アクセスポイント１１０はＮ_ap個のアンテナ２２４ａ～２２４ａｐを装備する。ユーザ端末１２０ｍはＮ_ut,m個のアンテナ２５２ｍａ～２５２ｍｕを装備し、ユーザ端末１２０ｘはＮ_ut,x個のアンテナ２５２ｘａ～２５２ｘｕを装備する。アクセスポイント１１０は、ダウンリンクでは送信エンティティであり、アップリンクでは受信エンティティである。各ユーザ端末１２０は、アップリンクでは送信エンティティであり、ダウンリンクでは受信エンティティである。本明細書で使用される「送信エンティティ」は、周波数チャネルを介してデータを送信することが可能な独立動作型の装置またはデバイスであり、「受信エンティティ」は、周波数チャネルを介してデータを受信することが可能な独立動作型の装置またはデバイスである。以下の説明では、下付き文字「ｄｎ」はダウンリンクを示し、下付き文字「ｕｐ」はアップリンクを示し、Ｎ_up個のユーザ端末がアップリンク上での同時送信のために選択され、Ｎ_dn個のユーザ端末がダウンリンク上での同時送信のために選択され、Ｎ_upはＮ_dnに等しいことも等しくないこともあり、Ｎ_upおよびＮ_dnは、静的値であり得るか、またはスケジューリング間隔ごとに変化することがある。ビームステアリングまたは何らかの他の空間処理技法がアクセスポイントおよびユーザ端末において使用され得る。

【0022】

[0028] アップリンク上で、アップリンク送信のために選択された各ユーザ端末１２０において、ＴＸデータプロセッサ２８８が、データソース２８６からトラフィックデータを受信し、コントローラ２８０から制御データを受信する。ＴＸデータプロセッサ２８８は、ユーザ端末のために選択されたレートに関連するコーディングおよび変調方式に基づいてユーザ端末のためにトラフィックデータ｛ｄ_up｝を処理（たとえば、符号化、インターリーブ、および変調）し、Ｎ_ut,m個のアンテナのうちの１つのためのデータシンボルストリーム｛ｓ_up｝を与える。（無線周波数フロントエンド（ＲＦＦＥ）としても知られる）トランシーバフロントエンド（ＴＸ／ＲＸ）２５４は、アップリンク信号を生成するために、それぞれのシンボルストリームを受信し、処理（たとえば、アナログにコンバート、増幅、フィルタ処理、および周波数アップコンバート）する。トランシーバフロントエンド２５４はまた、たとえば、ＲＦスイッチを介して送信ダイバーシティのためのＮ_ut,m個のアンテナのうちの１つにアップリンク信号をルーティングし得る。コントローラ２８０は、トランシーバフロントエンド２５４内のルーティングを制御し得る。メモリ２８２は、ユーザ端末１２０のためのデータおよびプログラムコードを記憶し得、コントローラ２８０とインターフェースし得る。

【0023】

[0029] Ｎ_up個のユーザ端末１２０が、アップリンク上での同時送信のためにスケジュールされ得る。これらのユーザ端末の各々は、処理されたシンボルストリームのそれのセットをアップリンク上でアクセスポイントに送信する。

【0024】

[0030] アクセスポイント１１０において、Ｎ_ap個のアンテナ２２４ａ～２２４ａｐは、アップリンク上で送信するすべてのＮ_up個のユーザ端末からアップリンク信号を受信する。受信ダイバーシティについて、トランシーバフロントエンド２２２は、処理のために、アンテナ２２４のうちの１つから受信された信号を選択し得る。複数のアンテナ２２４から受信された信号は、拡張された受信ダイバーシティのために組み合わせられ得る。アクセスポイントのトランシーバフロントエンド２２２はまた、ユーザ端末のトランシーバフロントエンド２５４によって実行される処理を補足する処理を実行し、復元されたアップリンクデータシンボルストリームを与える。復元されたアップリンクデータシンボルストリームは、ユーザ端末によって送信されたデータシンボルストリーム｛ｓ_up｝の推定値である。ＲＸデータプロセッサ２４２は、復号データを取得するために、復元されたアップリンクデータシンボルストリームのために使用されたレートに応じてそのストリームを処理（たとえば、復調、デインターリーブ、および復号）する。各ユーザ端末のための復号データは、記憶のためにデータシンク２４４に与えられ、および／またはさらなる処理のためにコントローラ２３０に与えられ得る。

【0025】

[0031] アクセスポイント１１０のトランシーバフロントエンド（ＴＸ／ＲＸ）２２２および／またはユーザ端末１２０のトランシーバフロントエンド２５４は、以下で説明されるように、信号を処理するための１つまたは複数の電流モードバイカッドフィルタ回路を含み得る。

【0026】

[0032] ダウンリンク上で、アクセスポイント１１０において、ＴＸデータプロセッサ２１０が、ダウンリンク送信のためにスケジュールされたＮ_dn個のユーザ端末のためのトラフィックデータをデータソース２０８から受信し、コントローラ２３０から制御データを受信し、場合によってはスケジューラ２３４から他のデータを受信する。様々なタイプのデータが異なるトランスポートチャネル上で送信され得る。ＴＸデータプロセッサ２１０は、各ユーザ端末のために選択されたレートに基づいてそのユーザ端末のためのトラフィックデータを処理（たとえば、符号化、インターリーブ、および変調）する。ＴＸデータプロセッサ２１０は、Ｎ_ap個のアンテナのうちの１つから送信されるべきＮ_dn個のユーザ端末のより多くのうちの１つのためのダウンリンクデータシンボルストリームを与え得る。トランシーバフロントエンド２２２は、ダウンリンク信号を生成するために、シンボルストリームを受信し、処理（たとえば、アナログにコンバート、増幅、フィルタ処理、および周波数アップコンバート）する。トランシーバフロントエンド２２２はまた、たとえば、ＲＦスイッチを介して送信ダイバーシティのためにＮ_ap個のアンテナ２２４のうちの１つまたは複数にダウンリンク信号をルーティングし得る。コントローラ２３０は、トランシーバフロントエンド２２２内のルーティングを制御し得る。メモリ２３２は、アクセスポイント１１０のためのデータおよびプログラムコードを記憶し得、コントローラ２３０とインターフェースし得る。

【0027】

[0033] 各ユーザ端末１２０において、Ｎ_ut,m個のアンテナ２５２はアクセスポイント１１０からダウンリンク信号を受信する。ユーザ端末１２０における受信ダイバーシティについて、トランシーバフロントエンド２５４は、処理のために、アンテナ２５２のうちの１つから受信された信号を選択し得る。複数のアンテナ２５２から受信された信号は、拡張された受信ダイバーシティのために組み合わせられ得る。ユーザ端末のトランシーバフロントエンド２５４はまた、アクセスポイントのトランシーバフロントエンド２２２によって実行される処理を補足する処理を実行し、復元されたダウンリンクデータシンボルストリームを与える。ＲＸデータプロセッサ２７０は、ユーザ端末のための復号データを取得するために、復元されたダウンリンクデータシンボルストリームを処理（たとえば、復調、デインターリーブ、および復号）する。

【0028】

[0034] 本明細書で説明される技法が、概して、ＴＤＭＡ、ＳＤＭＡ、直交周波数分割多元接続（ＯＦＤＭＡ）、ＣＤＭＡ、ＳＣ－ＦＤＭＡ、ＴＤ－ＳＣＤＭＡ、およびそれらの組合せなど、任意のタイプの多元接続方式を利用するシステムにおいて適用され得ることを、当業者は認識されよう。

【0029】

[0035] 図３は、本開示の態様が実施され得る、図２中のトランシーバフロントエンド２２２、２５４など、例示的なトランシーバフロントエンド３００のブロック図である。トランシーバフロントエンド３００は、１つまたは複数のアンテナを介して信号を送信するための（送信チェーンとしても知られる）送信（ＴＸ）経路３０２と、アンテナを介して信号を受信するための（受信チェーンとしても知られる）受信（ＲＸ）経路３０４とを含む。ＴＸ経路３０２とＲＸ経路３０４とがアンテナ３０３を共有するとき、経路は、インターフェース３０６を介してアンテナと接続され得、インターフェース３０６は、デュプレクサ、スイッチ、ダイプレクサなどの様々な好適なＲＦデバイスのいずれかを含み得る。

【0030】

[0036] デジタルアナログコンバータ（ＤＡＣ）３０８から同相（Ｉ）または直交位相（Ｑ）ベースバンドアナログ信号を受信するとき、ＴＸ経路３０２は、ベースバンドフィルタ（ＢＢＦ）３１０と、ミキサ３１２と、ドライバ増幅器（ＤＡ）３１４と、電力増幅器（ＰＡ）３１６とを含み得る。ＢＢＦ３１０と、ミキサ３１２と、ＤＡ３１４とは、無線周波数集積回路（ＲＦＩＣ）中に含まれ得るが、ＰＡ３１６はＲＦＩＣの外部にあり得る。ＢＢＦ３１０は、ＤＡＣ３０８から受信されたベースバンド信号をフィルタ処理し、ミキサ３１２は、当該のベースバンド信号を異なる周波数にコンバートする（たとえば、ベースバンドからＲＦにアップコンバートする）ために、フィルタ処理されたベースバンド信号を送信局部発振器（ＬＯ）信号と混合する。この周波数コンバージョンプロセスは、ＬＯ周波数と当該の信号の周波数との和および差周波数を生成する。和および差周波数は、ビート周波数と呼ばれる。ビート周波数は、一般に、ＲＦ範囲内にあり、したがって、ミキサ３１２によって出力される信号は、一般に、ＲＦ信号であり、ＤＡ３１４によって増幅され、および／または、アンテナ３０３による送信の前にＰＡ３１６によって増幅され得る。

【0031】

[0037] ＲＸ経路３０４は、低雑音増幅器（ＬＮＡ：low noise amplifier）３２２と、ミキサ３２４と、ベースバンドフィルタ（ＢＢＦ）３２６とを含む。本開示のいくつかの態様では、ＢＢＦ３２６は、以下で説明されるように、信号を処理するための１つまたは複数の電流モードバイカッドフィルタ回路を含み得る。ＬＮＡ３２２と、ミキサ３２４と、ＢＢＦ３２６とは、ＴＸ経路構成要素を含む同じＲＦＩＣであることもそうでないこともある無線周波数集積回路（ＲＦＩＣ）中に含まれ得る。アンテナ３０３を介して受信されるＲＦ信号は、ＬＮＡ３２２によって増幅され得、ミキサ３２４は、当該のＲＦ信号を異なるベースバンド周波数にコンバートする（すなわち、ダウンコンバートする）ために、増幅されたＲＦ信号を受信局部発振器（ＬＯ）信号と混合する。ミキサ３２４によって出力されたベースバンド信号は、デジタル信号処理のためにデジタルＩまたはＱ信号にアナログデジタルコンバータ（ＡＤＣ：analog-to-digital converter）３２８によってコンバートされる前に、ＢＢＦ３２６によってフィルタ処理され得る。

【0032】

[0038] ＬＯの出力が周波数において安定したままであることが望ましいが、異なる周波数に調整することは、可変周波数発振器を使用することを示し、これは、安定性と調整可能性との間の妥協を伴い得る。現代のシステムは、特定の調整範囲をもつ安定した、調整可能なＬＯを生成するために、電圧制御発振器（ＶＣＯ）をもつ周波数シンセサイザを採用し得る。したがって、送信ＬＯ周波数は、ＴＸ周波数シンセサイザ３１８によって生成され得、送信ＬＯ周波数は、ミキサ３１２中でベースバンド信号と混合される前に、増幅器３２０によってバッファまたは増幅され得る。同様に、受信ＬＯ周波数は、ＲＸ周波数シンセサイザ３３０によって生成され得、受信ＬＯ周波数は、ミキサ３２４中でＲＦ信号と混合される前に、増幅器３３２によってバッファまたは増幅され得る。
例示的な電流モードバイカッドフィルタ回路
[0039] いくつかのワイヤレス通信ネットワーク（たとえば、モバイルフォン規格および技術の第５世代である、５Ｇとも呼ばれる、新無線（ＮＲ））は、（たとえば、８０ＭＨｚまたはそれを越える）広帯域幅（wide bandwidth）をターゲットにする拡張モバイルブロードバンド（ｅＭＢＢ）、（たとえば、２５ＧＨｚまたはそれを越える）高いキャリア周波数をターゲットにするミリメートル波（ｍｍＷ）など、様々なワイヤレス通信サービスをサポートし得る。これらのサービスは、３Ｇ、４Ｇ（モバイルフォン規格および技術の第４世代）など、以前の世代よりも低いレイテンシおよび高いスループットをもつ通信をサポートし得る。しかしながら、以前の世代と比較して、これらの５Ｇサービスは、より厳しいレイテンシおよび帯域幅要件を含み得る。参照例として、５Ｇ ｍｍＷは、４Ｇよりも著しく大きい帯域幅（たとえば、１０×以上）を利用し得る。

【0033】

[0040] 現在の受信機（ＲＸ）アーキテクチャは、概して、５Ｇ ｍｍＷなど、５Ｇ通信サービスに関連する帯域幅仕様を満たすには不十分である。たとえば、いくつかの４Ｇ ＲＸアーキテクチャは、ＲＸアーキテクチャの帯域幅能力を（たとえば、１００メガヘルツ（ＭＨｚ）未満に）限定することがある、閉ループフィードバックトポロジーを使用し得る。その上、開ループアーキテクチャおよび／または受動構成要素を採用するＲＸアーキテクチャにおいてでさえ、共振（たとえば、ＬＣ）フィルタは、概して、より低い帯域幅のモードをカバーするために、再構成可能性および調整範囲を限定している。したがって、従来のＲＸアーキテクチャに対して、（たとえば、１００ＭＨｚよりも大きい）より高い帯域幅能力を満たすことができ、再構成可能性を改善した、ＲＸアーキテクチャを提供することが望ましいことがある。

【0034】

[0041] 本明細書で提示される態様は、５Ｇ ｍｍＷのためのより高い帯域幅（たとえば、最高１ギガヘルツ（ＧＨｚ））をサポートすることができるベースバンドフィルタ（たとえば、ＢＢＦ３２６）をもつＲＸアーキテクチャについて説明する。図４は、本開示のいくつかの態様による、例示的なＲＸアーキテクチャ４００のブロック図である。ＲＸアーキテクチャ４００は、ＬＮＡ３２２と、ミキサ３２４と、ＢＢＦ３２６とを含む。ここでは、ＢＢＦ３２６は、ミキサ３２４によって出力されたベースバンド信号をフィルタ処理し得る。無線周波数フロントエンドの受信チェーン中のベースバンドフィルタ（たとえば、ＢＢＦ３２６）など、電子回路中でフィルタを実装するための多くの異なる回路トポロジーがある。１つまたは複数の増幅器を使用する１つの例示的なフィルタトポロジー（たとえば、アクティブトポロジー）は、双２次（またはバイカッド）フィルタと呼ばれる。バイカッドフィルタは、２つの２次関数の比である伝達関数を実装するためのタイプの線形フィルタ（linear filter）であり、したがって、「双２次（biquadratic）」という名称がある。

【0035】

[0042] 一態様では、本明細書で説明されるＲＸアーキテクチャのベースバンドフィルタは、たとえば、５Ｇ ｍｍＷのためのより高い帯域幅をサポートするために、少なくとも１つの電流モードバイカッドフィルタ回路を含むことができる。図４に示されているように、たとえば、ＢＢＦ３２６は、全体的４次フィルタを達成するために、電流モードバイカッドフィルタ（current-mode biquad filter）４０２－１と、電流モードバイカッドフィルタ４０２－１とカスケード接続された電流モードバイカッドフィルタ４０２－２とを含む。図４は、２つのカスケード接続された電流モードバイカッドフィルタ４０２をもつＢＢＦ３２６を示すが、他の態様では、ＢＢＦ３２６は、任意の数（たとえば、１つ、２つ、３つなど）の電流モードバイカッドフィルタ４０２を含むことができることに留意されたい。

【0036】

[0043] 一態様では、ＢＢＦ３２６は、従来のＲＸアーキテクチャにおけるベースバンドフィルタに対してより高い帯域幅（たとえば、５Ｇ ｍｍＷの場合、最高１ＧＨｚ以上）をサポートすることができるインダクタレスベースバンド回路（inductorless baseband circuit）であり得る。ＢＢＦ３２６は、より大きい帯域幅にわたる（たとえば、調節可能なバイアス電流を介した）調整可能Ｇ_Mおよび／または完全な再構成可能性のための調整可能キャパシタ（tunable capacitor）を有し得る。いくつかの態様では、ＢＢＦ３２６は、電流信号（current signal）を電流モードＡＤＣに出力し得るが、他の態様では、出力電流信号を、ＡＤＣ（たとえば、ＡＤＣ３２８）によって受信される前に電圧信号（voltage signal）にコンバートするために、負荷抵抗器（load resistor）が使用され得る。

【0037】

[0044] 図５は、本開示のいくつかの態様による、例示的な電流モードバイカッドフィルタ４０２（たとえば、電流モードバイカッドフィルタ４０２－１、電流モードバイカッドフィルタ４０２－２など）の概略図である。電流モードバイカッドフィルタ４０２は、入力電流ノード５０２（たとえば、Ｉ_input+）と、入力電流ノード５０４（たとえば、Ｉ_input-）と、出力電流ノード５０６（たとえば、Ｉ_output+）と、出力電流ノード５０８（たとえば、Ｉ_output-）と、アクティブフィルタ回路（active filter circuit）５１０と、アクティブフィルタ回路５２０と、アクティブフィルタ回路５５０と、アクティブフィルタ回路５６０とを含む。入力電流ノード５０２および５０４は、差動入力電流信号対（たとえば、Ｉ_input+／Ｉ_input-）を受信し得、出力電流ノード５０６および５０８は、電流モードバイカッドフィルタ４０２から差動出力電流信号対（たとえば、Ｉ_output+／Ｉ_output-）を出力し得る。

【0038】

[0045] アクティブフィルタ回路５１０と、アクティブフィルタ回路５２０とは、互いに相補的である。アクティブフィルタ回路５１０および５２０の各々は、入力電流ノード５０２と出力電流ノード５０６との間に結合される。アクティブフィルタ回路５１０は、電流ミラー回路（current mirror circuit）５３２を駆動する共通ゲート回路（common-gate circuit）５３０を含む。たとえば、共通ゲート回路５３０のトランジスタ（transistor）Ｔ１が、電流ミラー回路５３２の第１の分岐（first branch）（たとえば、トランジスタＴ３）を駆動し、電流ミラー回路５３２の第１の分岐は、電流ミラー回路５３２の第２の分岐（second branch）（たとえば、トランジスタＴ４）を制御する。

【0039】

[0046] 同様に、アクティブフィルタ回路５２０は、電流ミラー回路５４２を駆動する共通ゲート回路５４０を含む。たとえば、共通ゲート回路５４０のトランジスタＴ２が、電流ミラー回路５４２の第１の分岐（たとえば、トランジスタＴ５）を駆動し、電流ミラー回路５４２の第１の分岐は、電流ミラー回路５４２の第２の分岐（たとえば、トランジスタＴ６）を制御する。相補的アクティブフィルタ回路５１０および５２０では、（ｉ）トランジスタＴ１のソースと、トランジスタＴ２のソースとが、入力電流ノード５０２に結合され、（ｉｉ）トランジスタＴ４のドレイン（drain）と、トランジスタＴ６のドレインとが、出力電流ノード５０６に結合される。

【0040】

[0047] いくつかの態様では、トランジスタＴ３のサイズとトランジスタＴ４のサイズとの間の比（ratio）（たとえば、電流ミラー比１：Ｍ）が調整可能（tunable）である。いくつかの態様では、トランジスタＴ５のサイズ（size）とトランジスタＴ６のサイズとの間の比が調整可能である。調整可能トランジスタを実装するために、並列トランジスタのスイッチドアレイ（switched array）が使用され得、選択されたトランジスタのゲートは、制御入力ノードに選択的に結合され、選択されなかったトランジスタのゲートは、選択されなかったトランジスタをオフにするために、電圧レール（voltage rail）（たとえば、Ｖ_DDまたは接地）に選択的に結合される。このようにして、並列トランジスタの有効数を変更することによって、電流ミラー比１：Ｍが調整可能である。いくつかの態様では、トランジスタＴ３のサイズとトランジスタＴ４のサイズとの間の比は、トランジスタＴ５のサイズとトランジスタＴ６のサイズとの間の比に等しいことがある。

【0041】

[0048] 同じく示されているように、アクティブフィルタ回路５５０と、アクティブフィルタ回路５６０とは、互いに相補的である。アクティブフィルタ回路５５０および５６０の各々は、入力電流ノード５０４と出力電流ノード５０８との間に結合される。アクティブフィルタ回路５５０は、電流ミラー回路５７２を駆動する共通ゲート回路５７０を含む。たとえば、共通ゲート回路５７０のトランジスタＴ７が、電流ミラー回路５７２の第１の分岐（たとえば、トランジスタＴ９）を駆動し、電流ミラー回路５７２の第１の分岐は、電流ミラー回路５７２の第２の分岐（たとえば、トランジスタＴ１０）を制御する。

【0042】

[0049] 同様に、アクティブフィルタ回路５６０は、電流ミラー回路５８２を駆動する共通ゲート回路５８０を含む。たとえば、共通ゲート回路５８０のトランジスタＴ８は、電流ミラー回路５８２の第１の分岐（たとえば、トランジスタＴ１１）を駆動し、電流ミラー回路５８２の第１の分岐は、電流ミラー回路５８２の第２の分岐（たとえば、トランジスタＴ１２）を制御する。相補的アクティブフィルタ回路５５０および５６０では、（ｉ）トランジスタＴ７のソースと、トランジスタＴ８のソースとが、入力電流ノード５０４に結合され、（ｉｉ）トランジスタＴ１０のドレインと、トランジスタＴ１２のドレインとが、出力電流ノード５０８に結合される。

【0043】

[0050] いくつかの態様では、トランジスタＴ９のサイズとトランジスタＴ１０のサイズとの間の比が調整可能である。いくつかの態様では、トランジスタＴ１１のサイズとトランジスタＴ１２のサイズとの間の比が調整可能である。いくつかの態様では、トランジスタＴ９のサイズとトランジスタＴ１０のサイズとの間の比は、トランジスタＴ１１のサイズとトランジスタＴ１２のサイズとの間の比に等しいことがある。いくつかの態様では、電流ミラー回路５３２、５４２、５７２、および５８２の各々は、比Ｍによって図５に示されているように、それぞれの電流ミラー回路中のトランジスタのサイズの間の同じ比を有し得る。

【0044】

[0051] 図５に示されているように、それぞれ、共通ゲート回路５３０および５７０中のトランジスタＴ１およびＴ７は、ｎ形電界効果トランジスタ（ＮＦＥＴ）であり得る。図示のように、それぞれ、共通ゲート回路５４０および５８０中のトランジスタＴ２およびＴ８は、ｐ形電界効果トランジスタ（ＰＦＥＴ）であり得る。図５に示されているように、電流ミラー回路５３２および５７２中のトランジスタＴ３、Ｔ４、Ｔ９、およびＴ１０は、ＰＦＥＴであり得、電流ミラー回路５４２および５８２中のトランジスタＴ５、Ｔ６、Ｔ１１、およびＴ１２は、ＮＦＥＴであり得る。このようにして、アクティブフィルタ回路５１０と、アクティブフィルタ回路５２０とは、互いに相補的である。同様に、アクティブフィルタ回路５５０と、アクティブフィルタ回路５６０とは、互いに相補的である。

【0045】

[0052] いくつかの態様では、電流モードバイカッドフィルタ４０２は、（たとえば、Ｇ_Mを調整するための）１つまたは複数の調整可能キャパシタおよび／または調整可能バイアス電流（tunable bias current）を実装し得る。図５に示されているように、たとえば、電流モードバイカッドフィルタ４０２は、（ｉ）入力電流ノード５０２と入力電流ノード５０４との間に結合された調整可能キャパシタＣ１と、（ｉｉ）アクティブフィルタ回路５１０とアクティブフィルタ回路５５０との間に結合された調整可能キャパシタＣ２と、（ｉｉｉ）アクティブフィルタ回路５２０とアクティブフィルタ回路５６０との間に結合された調整可能キャパシタＣ３とを含む。ただし、図５は、３つの同調可能キャパシタＣ１、Ｃ２、およびＣ３を示すが、電流モードバイカッドフィルタ４０２は、任意の数の調整可能キャパシタを含むことができる（たとえば、キャパシタＣ１、Ｃ２、およびＣ３の任意の組合せが調整可能であり得る）ことに留意されたい。さらに、（キャパシタＣ１、Ｃ２、および／またはＣ３などの）調整可能キャパシタが、（「調整可能キャパシタバンク」とも呼ばれる）キャパシタのスイッチドアレイによって実装され得ることを理解されたい。いくつかの態様では、キャパシタのそのようなスイッチドアレイは、たとえば、バイナリ重み付け（binary-weighted）キャパシタバンクによって実装され得る。

【0046】

[0053] 同じく図５に示されているように、電流モードバイカッドフィルタ４０２は、電流モードバイカッドフィルタ４０２中の１つまたは複数のトランジスタの相互コンダクタンス（transconductance）を調整するように構成された、バイアスノード（biasing node）ＶｂｐおよびＶｂｎを含む。たとえば、正バイアスノードＶｂｐは、トランジスタＴ１およびトランジスタＴ７の相互コンダクタンスを調整するように構成され得、ここで、トランジスタＴ１のゲートが、キャパシタＣ７に結合され、抵抗器（resistor）Ｒ１を介してバイアスノードＶｂｐに結合され、トランジスタＴ７のゲートが、キャパシタＣ５に結合され、抵抗器Ｒ２を介してバイアスノードＶｂｐに結合される。いくつかの態様では、抵抗器Ｒ１、抵抗器Ｒ２、キャパシタＣ５、およびキャパシタＣ７のうちの少なくとも１つが可変である。

【0047】

[0054] 同様に、負バイアスノードＶｂｎは、相互コンダクタンストランジスタＴ２およびトランジスタＴ８を調整するように構成され得、ここで、トランジスタＴ２のゲートが、キャパシタＣ６に結合され、抵抗器Ｒ３を介してバイアスノードＶｂｎに結合され、トランジスタＴ８のゲートが、キャパシタＣ４に結合され、抵抗器Ｒ４を介してバイアスノードＶｂｎに結合される。いくつかの態様では、抵抗器Ｒ３、抵抗器Ｒ４、キャパシタＣ４、およびキャパシタＣ６のうちの少なくとも１つが可変である。

【0048】

[0055] いくつかの態様では、各アクティブフィルタ回路の電流ミラー回路は、異なるアクティブフィルタ回路中のコモンモードゲート回路（common-mode gate circuit）に結合され得る。たとえば、電流ミラー回路５３２の第１の分岐はトランジスタＴ３を含み、トランジスタＴ３は、Ｖ_DD（たとえば、電圧レール）に結合されたソースを有し、（ｉ）トランジスタＴ３のゲートと、（ｉｉ）共通ゲート回路５３０の出力と、（ｉｉｉ）キャパシタＣ４を介してトランジスタＴ８のゲートとに結合されたドレインを有する（たとえば、Ｖｐｍ＋）。さらに、電流ミラー回路５４２の第１の分岐はトランジスタＴ５を含み、トランジスタＴ５は、Ｖ_SS（たとえば、回路のための電気接地など、電圧レール）に結合されたソースを有し、（ｉ）トランジスタＴ５のゲートと、（ｉｉ）共通ゲート回路５４０の出力と、（ｉｉｉ）キャパシタＣ５を介してトランジスタＴ７のゲートとに結合されたドレインを有する（たとえば、Ｖｎｍ＋）。さらに、電流ミラー回路５７２の第１の分岐はトランジスタＴ９を含み、トランジスタＴ９は、Ｖ_DDに結合されたソースを有し、（ｉ）トランジスタＴ９のゲートと、（ｉｉ）共通ゲート回路５７０の出力と、（ｉｉｉ）キャパシタＣ６を介してトランジスタＴ２のゲートとに結合されたドレインを有する（たとえば、Ｖｐｍ－）。さらに、電流ミラー回路５８２の第１の分岐はトランジスタＴ１１を含み、トランジスタＴ１１は、Ｖ_SSに結合されたソースを有し、（ｉ）トランジスタＴ１１のゲートと、（ｉｉ）共通ゲート回路５８０の出力と、（ｉｉｉ）キャパシタＣ７を介してトランジスタＴ１のゲートとに結合されたドレインを有する（たとえば、Ｖｎｍ－）。このようにして、トランジスタのゲートは交差結合される。

【0049】

[0056] 図６は、本開示のいくつかの態様による、信号を処理するための例示的な動作６００の流れ図である。動作６００は、電流モードバイカッドフィルタ４０２などの回路によって実施され得る。

【0050】

[0057] 動作６００は、ブロック６０２において、電流モードバイカッドフィルタ回路（たとえば、電流モードバイカッドフィルタ４０２－１）の入力電流ノード（たとえば、入力電流ノード５０２）において入力電流信号を受信することによって始まる。電流モードバイカッドフィルタ回路は、（ｉ）入力電流ノードに結合された容量性要素（たとえば、キャパシタＣ１）と、（ｉｉ）出力電流ノード（たとえば、出力電流ノード５０６）と、（ｉｉｉ）入力電流ノードと出力電流ノードとの間に結合された第１のアクティブフィルタ回路（たとえば、アクティブフィルタ回路５１０）と、（ｉｖ）入力電流ノードと出力電流ノードとの間に結合された第２のアクティブフィルタ回路（たとえば、アクティブフィルタ回路５２０）とを含み得る。第２のアクティブフィルタ回路は第１のアクティブフィルタ回路と相補的であり得る。

【0051】

[0058] ブロック６０４において、回路は、電流モードバイカッドフィルタ回路を使用して出力電流ノードにおいて出力電流信号を生成するために入力電流信号をフィルタ処理する。

【0052】

[0059] いくつかの態様によれば、回路（たとえば、電流モードバイカッドフィルタ回路４２０－１）は、別の回路（たとえば、電流モードバイカッドフィルタ回路４２０－２）とカスケード接続され得る。いくつかの態様によれば、回路は、無線周波数フロントエンド内に含まれ得る。これらの態様では、無線周波数フロントエンドは、無線周波数信号を受信するように構成された入力を有するＬＮＡ（たとえば、ＬＮＡ３２２）と、ＬＮＡの出力に結合された入力を有し、回路の入力電流ノードに結合された出力を有するミキサ（たとえば、ミキサ３２４）とをも含み得る。

【0053】

[0060] 上記で説明された方法の様々な動作は、対応する機能を実施することが可能な任意の好適な手段によって実施され得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路（ＡＳＩＣ）、またはプロセッサを含む、様々な（１つまたは複数の）ハードウェアおよび／またはソフトウェア構成要素および／またはモジュールを含み得る。概して、図に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。

【0054】

[0061] たとえば、送信するための手段は、送信機（たとえば、図２に示されているユーザ端末１２０のトランシーバフロントエンド２５４、図２に示されているアクセスポイント１１０のトランシーバフロントエンド２２２、または図３に示されているトランシーバフロントエンド３００）および／またはアンテナ（たとえば、図２に描かれているユーザ端末１２０ｍのアンテナ２５２ｍａ～２５２ｍｕ、図２に示されているアクセスポイント１１０のアンテナ２２４ａ～２２４ａｐ、または図３に示されているトランシーバフロントエンド３００のアンテナ３０３）を備え得る。受信するための手段は、受信機（たとえば、図２に示されているユーザ端末１２０のトランシーバフロントエンド２５４、図２に示されているアクセスポイント１１０のトランシーバフロントエンド２２２、または図３に示されているトランシーバフロントエンド３００）および／またはアンテナ（たとえば、図２に描かれているユーザ端末１２０ｍのアンテナ２５２ｍａ～２５２ｍｕ、図２に示されているアクセスポイント１１０のアンテナ２２４ａ～２２４ａｐ、または図３に示されているトランシーバフロントエンド３００のアンテナ３０３）を備え得る。処理するための手段、決定するための手段、および動作させるための手段は、１つまたは複数のプロセッサ（たとえば、図２に示されているアクセスポイント１１０のＴＸデータプロセッサ２１０、ＲＸデータプロセッサ２４２、および／またはコントローラ２３０、あるいは図２に示されているユーザ端末１２０のＲＸデータプロセッサ２７０、ＴＸデータプロセッサ２８８、および／またはコントローラ２８０）を含み得る、処理システムを備え得る。

【0055】

[0062] 本明細書で使用される「決定すること」という用語は、多種多様なアクションを包含する。たとえば、「決定すること」は、計算すること、算出すること、処理すること、導出すること、調査すること、ルックアップすること（たとえば、テーブル、データベース、または別のデータ構造においてルックアップすること）、確認することなどを含み得る。また、「決定すること」は、受信すること（たとえば、情報を受信すること）、アクセスすること（たとえば、メモリ中のデータにアクセスすること）などを含み得る。また、「決定すること」は、解決すること、選択すること、選定すること、確立することなどを含み得る。

【0056】

[0063] 本明細書で使用される、項目のリスト「のうちの少なくとも１つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ－ｂ、ａ－ｃ、ｂ－ｃ、およびａ－ｂ－ｃ、ならびに複数の同じ要素をもつ任意の組合せ（たとえば、ａ－ａ、ａ－ａ－ａ、ａ－ａ－ｂ、ａ－ａ－ｃ、ａ－ｂ－ｂ、ａ－ｃ－ｃ、ｂ－ｂ、ｂ－ｂ－ｂ、ｂ－ｂ－ｃ、ｃ－ｃ、およびｃ－ｃ－ｃ、またはａ、ｂ、およびｃの任意の他の順序）を包含するものとする。

【0057】

[0064] 本開示に関連して説明される様々な例示的な論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、ＡＳＩＣ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明される機能を実施するように設計されたそれらの任意の組合せを用いて実装または実施され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。

【0058】

[0065] 本明細書で開示される方法は、説明された方法を達成するための１つまたは複数のステップまたはアクションを備える。方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく、互いに交換され得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲から逸脱することなく修正され得る。

【0059】

[0066] 説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ハードウェアで実装される場合、例示的なハードウェア構成は、ワイヤレスノード中に処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスおよびブリッジを含み得る。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、ネットワークアダプタを、特に、バスを介して処理システムに接続するために使用され得る。ネットワークアダプタは、物理（ＰＨＹ）レイヤの信号処理機能を実装するために使用され得る。ユーザ端末の場合、ユーザインターフェース（たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど）もバスに接続され得る。バスはまた、タイミングソース、周辺機器、電圧調整器、電力管理回路など、様々な他の回路をリンクし得るが、これらの回路は当技術分野でよく知られており、したがってこれ以上説明されない。

【0060】

[0067] 処理システムは、すべて外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する１つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部を提供する外部メモリとをもつ汎用処理システムとして構成され得る。代替的に、処理システムは、プロセッサをもつＡＳＩＣと、バスインターフェースと、アクセス端末）の場合はユーザインターフェースと、サポート回路と、単一のチップに統合された機械可読媒体の少なくとも一部分とを用いて、あるいは１つまたは複数のＦＰＧＡ、ＰＬＤ、コントローラ、状態機械、ゲート論理、個別ハードウェア構成要素、もしくは他の好適な回路、または本開示全体にわたって説明された様々な機能を実施することができる回路の任意の組合せを用いて、実装され得る。当業者は、特定の適用例と、全体的なシステムに課される全体的な設計制約とに応じて、処理システムについて、説明された機能をどのように最も良く実装すべきかを認識されよう。

【0061】

[0068] 特許請求の範囲は、上記で示された厳密な構成および構成要素に限定されないことを理解されたい。上記で説明された方法および装置の構成、動作、および詳細において、特許請求の範囲から逸脱することなく、様々な修正、変更、および変形が行われ得る。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】