▶ リンレッドの特許一覧 ▶ コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブの特許一覧
特表2024-501823ＩｎＰ基板上のＩｎＧａＡｓ／ＧａＡｓＳｂ超格子のアーキテクチャ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-16
(54)【発明の名称】ＩｎＰ基板上のＩｎＧａＡｓ／ＧａＡｓＳｂ超格子のアーキテクチャ
(51)【国際特許分類】
H01L 31/10 20060101AFI20240109BHJP
H01L 27/144 20060101ALI20240109BHJP
H01L 27/146 20060101ALI20240109BHJP
【ＦＩ】
H01L31/10 A
H01L27/144 K
H01L27/146 F
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023538737
(86)(22)【出願日】2021-11-26
(85)【翻訳文提出日】2023-07-06
(86)【国際出願番号】 EP2021083179
(87)【国際公開番号】W WO2022135831
(87)【国際公開日】2022-06-30
(31)【優先権主張番号】2014030
(32)【優先日】2020-12-23
(33)【優先権主張国・地域又は機関】FR
(81)【指定国・地域】
(71)【出願人】
【識別番号】520342828
【氏名又は名称】リンレッド
(71)【出願人】
【識別番号】311015001
【氏名又は名称】コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
(74)【代理人】
【識別番号】110001173
【氏名又は名称】弁理士法人川口國際特許事務所
(72)【発明者】
【氏名】エビルゲン，アクセル
(72)【発明者】
【氏名】ルベルション，ジャン－リュック
【テーマコード（参考）】
4M118
5F149
【Ｆターム（参考）】
4M118AA01
4M118AB01
4M118BA06
4M118BA19
4M118CA03
4M118CA40
4M118CB01
4M118CB02
4M118GA10
5F149AA04
5F149AB07
5F149BB03
5F149DA35
5F149EA04
5F149GA06
5F149LA01
5F149XB18
5F149XB24
5F149XB37
(57)【要約】
本発明は、第一のバンドギャップと第一の伝導帯下端を有する第一の層、第二のバンドギャップと第一の伝導帯下端より厳密に低い第二の伝導帯下端を有する少なくとも１つの第二の層、第一及び第二のバンドギャップより狭い第三のバンドギャップと第二の伝導帯下端より厳密に低い第三の伝導帯下端を有する第三の層を含む基本グループの繰り返しで構成される第一の超格子を含む少なくとも１つの画素を含む赤外線検出装置に関する。基本グループは、第二の層、第三の層、第二の層、そして第一の層の順序の第一のスタック構成で、又は第三の層が第一及び第二の層間に閉じ込められる第二のスタック構成で製造される。
【特許請求の範囲】
【請求項1】
少なくとも１つの画素（Ｐｘｌ）を含む赤外線検出装置（Ｄ１）において、画素は、平坦吸収構造（ＳＰＡ）を含み、前記平坦吸収構造（ＳＰＡ）は、半導体層の基本グループ（Ｇ１、Ｇ２）のスタック方向（Ｚ）に沿ったスタックを含む第一の超格子（ＳＲ１、ＳＲ２）を含み、前記基本グループ（Ｇ１、Ｇ２）の前記半導体層は各々、単位格子の結晶格子構造に配置され、前記基本グループは、
・〇第一のバンドギャップ（Ｅｇ１）と、
〇第一の伝導帯下端（Ｅｃ１）
を有する第一の半導体（ＳＣ１）からなる第一の層（Ｃ１）と、
・〇第二のバンドギャップ（Ｅｇ２）と、
〇前記第一の伝導帯下端（Ｅｃ１）より厳密に低い第二の伝導帯下端（Ｅｃ２）
を有する第二の半導体（ＳＣ２）からなる少なくとも１つの第二の層（Ｃ２）と、
・〇前記第一及び第二のバンドギャップ（Ｅｇ１、Ｅｇ２）より狭い第三のバンドギャップ（Ｅｇ３）と、
〇前記第二の伝導帯下端（Ｅｃ２）より厳密に低い第三の伝導帯下端（Ｅｃ３）
を有する第三の半導体（ＳＣ３）からなる第三の層（Ｃ３）と、
を含み、
前記基本グループ（Ｇ１、Ｇ２）は、
・以下の順序、すなわち、前記第二の層（Ｃ２）、前記第三の層（Ｃ３）、前記第二の層（Ｃ２）、そして前記第一の層（Ｃ１）の第一のスタック構成、又は、
・前記第三の層（Ｃ３）が前記第一及び第二の層（Ｃ１、Ｃ２）間に閉じ込められる第二のスタック構成
で製造される赤外線検出装置（Ｄ１）。
【請求項2】
前記第一の半導体（ＳＣ１）は第一の価電子帯上端（Ｅｖ１）をさらに有し、前記第二の半導体（ＳＣ２）は、前記第一の価電子帯上端（Ｅｖ１）より厳密に低い第二の価電子帯上端（Ｅｖ２）をさらに有する、請求項１に記載の赤外線検出装置（Ｄ１）。
【請求項3】
前記第一の超格子（ＳＲ１、ＳＲ２）は、単位格子の結晶格子構造に配置された第四の半導体（ＳＣ４）からなる基板（Ｓｕｂ）上のエピタキシにより製造され、前記第一の超格子（ＳＲ１、ＳＲ２）は、前記第一の超格子（ＳＲ１、ＳＲ２）の各半導体層（Ｃ１、Ｃ２、Ｃ３）について、半導体層（Ｃ１、Ｃ２、Ｃ３）の前記格子に内部機械歪みが生じて、前記基板（ＳＵＢ）の前記結晶構造の前記格子と整合するように製造される、請求項１及び２の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項4】
前記第一、第二、第三、及び第四の半導体（ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４）はＩＩＩ－Ｖ族半導体である、請求項３に記載の赤外線検出装置（Ｄ１）。
【請求項5】
前記第四の半導体（ＳＣ４）はリン化インジウム（ＩｎＰ）である、請求項４に記載の赤外線検出装置（Ｄ１）。
【請求項6】
前記基本グループの前記半導体層を製造するために使用される材料の組成は、前記第一の超格子の前記スタック方向（Ｚ）への伝導及び価電子帯のバンド図が、有効バンドギャップ（Ｅｇｅｆｆ）、有効価電子帯上端（Ｅｖｅｆｆ）、及び有効伝導帯下端（Ｅｃｅｆｆ）を有するように選択され、前記有効バンドギャップ（Ｅｇｅｆｆ）は４００ｍｅＶ～７５０ｍｅＶである、請求項４及び５の何れか１項に記載の赤外線検出（Ｄ１）。
【請求項7】
前記超格子（ＳＲ１、ＳＲ２）の前記スタック方向（Ｚ）への正の電荷キャリアの有効質量は自由電子の質量の３倍小さい、請求項６に記載の赤外線検出装置（Ｄ１）。
【請求項8】
前記第三の半導体（ＳＣ３）は二元系複合材料ＩｎＡｓである、請求項４～７の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項9】
前記第二の半導体（ＳＣ２）は三元合金ＩｎｘＧａ１－ｘＡｓであり、ｘは前記合金ＩｎｘＧａ１－ｘＡｓ中のインジウムのモル分率である、請求項４～８の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項10】
前記第二の半導体（ＳＣ２）中のインジウムＩｎのモル分率ｘは０．５５未満である、請求項９に記載の赤外線検出装置（Ｄ１）。
【請求項11】
前記第一の半導体（ＳＣ１）は三元合金ＧａＡｓｙＳｂ１－ｙであり、ｙは前記合金ＧａＡｓｙＳｂ１－ｙ中のひ素のモル分率である、請求項４～１０の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項12】
前記第一の半導体（ＳＣ１）中のひ素Ａｓのモル分率ｙは０．５５未満である、請求項１１に記載の赤外線検出装置（Ｄ１）。
【請求項13】
一方で前記基本グループ（Ｇ１、Ｇ２）の前記層（Ｃ１、Ｃ２、Ｃ３）の厚さの合計に各層（Ｃ１、Ｃ２、Ｃ３）に生じた前記歪みの振幅で重み付けしたものと、他方で前記基本グループ（Ｇ１、Ｇ２）の全厚との比は、所定の値より低いか、それと等しい、請求項９～１２の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項14】
前記ＩｎｘＧａ１－ｘＡｓ層の前記格子に生じる前記歪みは引張歪みであり、前記ＧａＡｓｙＳｂ１－ｙ層の前記格子に生じる歪みは圧縮歪みである、請求項９～１３の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項15】
前記基本グループ（Ｇ１）の何れか１つの層（Ｃ１、Ｃ２、Ｃ３）の前記格子に生じた歪みの前記振幅は、転位が起こる限界歪みより小さい、請求項９～１４の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項16】
前記基本グループ（Ｇ１）の層（Ｃ１、Ｃ２、Ｃ３）の前記厚さは０．３ｎｍ～１０ｎｍである、請求項９～１５の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項17】
画素は、前記スタック方向（Ｚ）に沿って、・基板（ＳＵＢ）、
・〇前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効価電子帯上端（Ｅｖｅｆｆ）より厳密に低い第五の価電子帯上端（Ｅｖ５）と、
〇前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効バンドギャップ（Ｅｇｅｆｆ）より広いか、それと等しい第五のバンドギャップ（Ｅｇ５）
を有するｎ＋型にドープされた第五の半導体（ＳＣ５）からなる下側コンタクト層（ＣＯＮＴ＿ＩＮＦ）、
・前記第一の超格子（ＳＲ１、ＳＲ２）の前記半導体層（Ｃ１、Ｃ２、Ｃ３）がｎ型にドープされている前記平坦吸収構造（ＳＰＡ）、
・〇前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効価電子帯上端（Ｅｖｅｆｆ）より厳密に低い第六の価電子帯上端（Ｅｖ６）と、
〇前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効伝導帯下端（Ｅｃｅｆｆ）より厳密に高い第六の伝導帯下端（Ｅｃ５）
を有するｐ＋型にドープされた第六の半導体（ＳＣ６）からなる上側コンタクト層（ＣＯＮ＿ＳＵＰ）
をこの順序で含む、請求項６～１６の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項18】
画素は、前記スタック方向（Ｚ）に沿って、・前記基板（ＳＵＢ）
・それぞれ
〇第一の超格子（ＳＲ１、ＳＲ２）の前記有効価電子帯上端（Ｅｖｅｆｆ）より厳密に低い第二の有効価電子帯上端（Ｅｖｅｆｆ＿ｉｎｆ）と、
〇前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効バンドギャップ（Ｅｇｅｆｆ）より広いか、それと等しい第二の有効バンドギャップ（Ｅｇｅｆｆ＿ｉｎｆ）
を有するｎ＋型にドープされた第二の超格子（ＳＲ＿ｉｎｆ）を使って製造される下側コンタクト（ＣＯＮＴ＿ＩＮＦ）、
・前記第一の超格子（ＳＲ１、ＳＲ２）の前記半導体層（Ｃ１、Ｃ２、Ｃ３）がｎ型にドープされている前記平坦吸収構造（ＳＰＡ）、
・それぞれ
〇前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効価電子帯上端（Ｅｖｅｆｆ）より厳密に低い第三の有効価電子帯上端（Ｅｖｅｆｆ＿ｓｕｐ）と、
〇前記第一の超格子（ＳＲ１、ＳＲ２）前記の有効伝導帯下端（Ｅｃｅｆｆ）より厳密に高い第三の有効伝導帯下端（Ｅｃｅｆｆ＿ｓｕｐ）
を有する第三の超格子（ＳＲ＿ｓｕｐ）を使って製造される上側コンタクト（ＣＯＮＴ＿ＳＵＰ）
をこの順序で含む、請求項６～１６の何れか１項に記載の赤外線検出装置（Ｄ１）。
【請求項19】
前記平坦吸収構造（ＳＰＡ）は、・〇一方で前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効伝導帯下端（Ｅｃｅｆｆ）と、
〇他方で前記第六の伝導帯下端（Ｅｃ６）
との間の第七の伝導帯下端（Ｅｃ７）、
・〇一方で前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効価電子帯上端（Ｅｖｅｆｆ）と、
〇他方で前記第六の価電子帯上端（Ｅｖ６）
との間の第七の価電子帯上端（Ｅｖ７）
を有するｎ型にドープされた第七の半導体（ＳＣ７）からなる遷移層（Ｃ＿ｔｒａｎｓ）をさらに含み、
前記遷移層（Ｃ＿ｔｒａｎｓ）は前記超格子（ＳＲ１、ＳＲ２）と前記上側コンタクト層（ＣＯＮＴ＿ＳＵＰ）との間に閉じ込められる、請求項１７に記載の赤外線検出装置（Ｄ１）。
【請求項20】
前記平坦吸収構造（ＳＰＡ）は、・〇一方で前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効伝導帯下端（Ｅｃｅｆｆ）と、
〇他方で前記第三の有効伝導帯下端（Ｅｃｅｆｆ＿ｓｕｐ）
との間の第五の伝導帯下端（Ｅｃ７）、
・〇一方で前記第一の超格子（ＳＲ１、ＳＲ２）の前記有効価電子帯上端（Ｅｖｅｆｆ）と、
〇他方で前記第三の価電子帯上端（Ｅｖｅｆｆ＿ｓｕｐ）
との間の第五の価電子帯上端（Ｅｖ７）
を有するｎ型にドープされた第五の半導体（ＳＣ７）からなる遷移層（Ｃ＿ｔｒａｎｓ）をさらに含み、
前記遷移層（Ｃ＿ｔｒａｎｓ）は前記超格子（ＳＲ１、ＳＲ２）と前記上側コンタクト層（ＣＯＮＴ＿ＳＵＰ）との間に閉じ込められる、請求項１８に記載の赤外線検出装置（Ｄ１）。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はＩＲイメージング（ＩＲは赤外線の略）に関し、特にＩＩＩ－Ｖ族半導体に基づくヘテロ構造で製造された放射検出器又は光検出器に関する。より詳しくは、本発明は非極低温での短波赤外（ＳＷＩＲ）イメージングのための装置に関する。
【背景技術】
【0002】
赤外線範囲で動作するイメージャは一般に、入射光子束を光励起電荷キャリアに変換する複数のフォトダイオード型基本画素を含むマトリクスアレイと、検出器の画素により生成された電気信号を処理するための読み出し集積回路（ＲＯＩＣ）とを組み立てることによって形成される。
【0003】
半導体型赤外検出器の「量子効率」とは、光電気効果を介して生成された電子正孔対の数と赤外線の検出器に属する画素構造を通過する光子の数との比を意味する。量子効率は、吸光係数と、画素軸に沿った画素構造内の拡散長さに依存する。吸光係数は、画素構造を生成するために使用される材料に依存する。拡散係数は、画素軸に沿った正の電荷キャリア（正孔）と負の電荷キャリア（電子）の有効質量に反比例する。
【0004】
量子効率は、赤外検出器の電気光学性能を左右する基本的な技術的特性である。
【0005】
本発明は、この分野の技術的課題、すなわち２μｍより長いカットオフ波長の近赤外範囲で動作しながら、先行技術による解決策に対して量子効率を改善するマトリクスアレイ検出器の設計方法に対処する。
【0006】
本発明が対処する課題をより明確にするために、まず、半導体型マトリクスアレイ赤外検出器に属する画素の一般的構造を説明する。
【0007】
図１ａは、赤外線周波数領域で動作する赤外線を検出するためのマトリクスアレイ検出器に属する画素の一例の斜視図を示す。この図は、単純にするために１つの画素Ｐｘｌに限定されているが、画素を複数の並置画素を含むマトリクスアレイに集積することは排除されない。
【0008】
赤外検出器の画素Ｐｘｌは、基板ＳＵＢ上の画素の構造を形成する半導体層のスタックを使って製作される。画素軸Δは、基板ＳＵＢの上面により形成される水平面（ｘ，ｙ）に垂直な軸である。基板ＳＵＢは例えば、バルクＩＩＩ－Ｖ族半導体で製作される。基板ＳＵＢの材料の選択は、それによって装置の製造工程のステップの技術だけでなく、マトリクスアレイ検出器の技術的特徴（光学的特徴、電気的特徴、機械的特徴等）も決まるため、重要である。ピクセルＰｘｌは以下の構造、すなわち、基板から始まり、画素軸Δの方向に、下側コンタクト構造ＣＯＮＴ＿ＩＮＦ、平坦吸収構造ＳＰＡ、及び上側コンタクト構造ＣＯＮＴ＿ＳＵＰ、を含む。
【0009】
下側コンタクト構造ＣＯＮＴ＿ＩＮＦはｎ＋型バルク半導体で製作され、その価電子帯上端は平坦吸収構造ＳＰＡの価電子帯上端より低い。好ましくは、下側コンタクト構造が製作される半導体はＩＩＩ－Ｖ族半導体であり、これは例えば、ガリウムひ素、インジウムひ素、窒化ガリウム、アンチモン化ガリウム、リン化ホウ素、又はそれらの三元、四元、若しくは五元合金である。下側コンタクトＣＯＮＴ＿ＩＮＦはまた、好ましくはＩＩＩ－Ｖ族半導体、例えばガリウムひ素、インジウムひ素、窒化ガリウム、タンチモン化ガリウム、リン化ホウ素、又はそれらの三元、四元、若しくは五元合金の複数の薄層を積み重ねることによって得られるヘテロ構造を用いても製作され得る。下側コンタクト構造ＣＯＮＴ＿ＩＮＦは、例えばｎ＋型にドープされた広バンドギャップ超格子からなる。
【0010】
平坦吸収構造ＳＰＡは、下側コンタクト構造のバンドギャップより狭いか、それと等しいバンドギャップを有するｎ－型にドープされたバルク半導体（又は超格子ヘテロ構造）で製作される。平坦吸収構造ＳＰＡのバンド図の特徴（価電子帯、伝導帯、バンドギャップ）は、バルク材料の場合は固有であり、超格子の場合は様々な薄膜の特徴の組合せであるという点で有効である。平坦吸収構造ＳＰＡは、波長λの入射光子束を構造ＳＰＡの（固有又は有効）伝導帯内の負の電気キャリア（電子）と構造ＳＰＡの（固有又は有効）価電子帯内の正の電荷キャリア（正孔）に変換する。平坦吸収構造ＳＰＡ（バルク又は超格子の形態）を製作するために使用される半導体は、ＩＩＩ－Ｖ族半導体であり得、これは例えばガリウムひ素、インジウムひ素、窒化ガリウム、アンチモン化ガリウム、リン化ホウ素、又はそれらの三元、四元、若しくは五元合金である。平坦吸収構造ＳＰＡのバンド構造は、画素Ｐｘｌを含むマトリクスアレイ検出器のカットオフ周波数を増大させるための鍵である。
【0011】
上側コンタクト構造ＣＯＮＴ＿ＳＵＰはＰ＋型にドープされた広バンドギャップバルク半導体で製作される。これらの半導体は好ましくはＩＩＩ－Ｖ族半導体、例えばガリウムひ素、インジウムひ素、窒化ガリウム、アンチモン化ガリウム、リン化ホウ素、又はそれらの三元、四元、若しくは五元合金である。下側コンタクトＣＯＮＴ＿ＳＵＰはまた、好ましくはＩＩＩ－Ｖ族半導体、例えばガリウムひ素、インジウムひ素、窒化ガリウム、アンチモン化ガリウム、リン化ホウ素、又はそれらの三元、四元、若しくは五元合金の複数の薄膜を積み重ねることによって得られるヘテロ構造を使っても製造され得る。上側コンタクト構造ＣＯＮＴ＿ＳＵＰは例えば、ｎ＋型にドープされた広バンドギャップ超格子からなる。
【0012】
図１ａは、連続蒸着及びエッチング処理を介して得られる構造を有する画素を示している。平面（ｘ，ｙ）内の画素の限界はそれゆえ、エッチング処理を介して得られるその３次元構造により画定される。
【0013】
代替的に、画素軸Δに沿っては同じであるが、平面（ｘ，ｙ）内のその限界はエッチングの結果として得られる構造ではなくドープ領域によって画定される画素アーキテクチャを製造することもできる。図１ｂは、赤外線周波数領域で動作するマトリクスアレイ検出器に属する複数のピクセルの斜視図を示しており、前記画素の限界は上側コンタクトＣＯＮＴ＿ＳＵＰのｐ＋型ドープ領域によって画定されている。各画素の、その軸Δに沿った様々な部分の特徴は、図１ａに関して説明したものと同じである。主な違いは、マトリクスアレイの画素の限界がそれらの製造に使用される製造プロセス（１ａではエッチング、１ｂではドーピング）中に画定される方法である。
【0014】
図１ｃは、超格子ＳＲ０により形成される平坦吸収構造ＳＰＡを含む赤外検出画素の１つの先行技術の例の断面図を示す。
【0015】
平坦吸収構造ＳＰＡは、この図では、超格子ＳＲ０を形成する周期的なヘテロ構造を使って製造される。一般に、超格子ＳＲ０は、複数の薄い半導体層により形成される基本グループＧ０の周期的スタックである。この例において、基本グループは厚さｅ０の第一の層Ｃ０と厚さｅ’０の第二の層Ｃ’０により形成される。それゆえ、超格子の周期はｅ０＋ｅ’０と等しい。量子の観点から、層Ｃ０及びＣ０’が十分に薄ければ（１つの原子単層の場合、０．３ｎｍ～１０ｎｍ）、層の界面における様々な接合部で量子結合効果が得られる。この量子結合によって、電荷キャリア（電子と正孔）が新しいエネルギミニバンドに近付くことができる。これは、超格子ＳＲ０がそれから製作されたバルク半導体のそれとは異なるバンド図が結果として得られる、ということになる。本特許出願の以下の説明文の中で、超格子ＳＲ０を形成する薄層Ｃ０＝（Ｃ０，Ｃ’０）の関連付けから得られるバンド図は、「有効バンド図」と呼ばれる。
【0016】
有効バンド図は、
－下端Ｅｃｅｆｆを有する有効伝導帯ＢＣｅｆｆ、
－上端Ｅｖｅｆｆを有する有効価電子帯ＢＶｅｆｆ、
－伝導帯下端Ｅｃｅｆｆと価電子帯上端Ｅｖｅｆｆとの差と等しい有効バンドギャップＥｇｅｆｆ
により画定される。
－下端Ｅｃｅｆｆを有する有効伝導帯ＢＣｅｆｆ、
－上端Ｅｖｅｆｆを有する有効価電子帯ＢＶｅｆｆ、
－伝導帯下端Ｅｃｅｆｆと価電子帯上端Ｅｖｅｆｆとの差と等しい有効バンドギャップＥｇｅｆｆ
により画定される。
【0017】
一般に、画素の平坦吸収構造の超格子の使用によって、バルク半導体に基づく吸収構造では得られないカットオフ周波数を実現することが可能となる。平坦吸収構造ＳＰＡに関してなされる設計の選択には、非限定的に、使用される材料の組成（材料エンジニアリング）、バルク又は超格子構造の使用及び使用される層の厚さ（装置の構造設計）が含まれる。これらの設計の選択によって、検出器の吸光度を制御し、マトリクスアレイ検出器のカットオフ周波数を増大させ、画素の量子効率を向上させ、隣接する画素間のクロストークを制限できる可能性が生じる。
【0018】
本発明による技術的解決策は、赤外イメージング（１μｍ～７０μｍの、したがってＴＨｚ領域の波長のイメージング）の、特にＳＷＩＲスペクトル（ＳＷＩＲは短波赤外線の略であり、１～２．５μｍ）のイメージングの分野におけるマトリクスアレイ検出器の性能を改善することに関する。具体的には、ＩｎＧａＡｓからなる平坦吸収構造を含む先行技術の焦点面マトリクスアレイは非常によい電気光学性能を有するが、３００Ｋで１．７μｍのカットオフ波長に限定される。宇宙工学分野でのガス検出や発光波長が１．６μｍを超えるレーザ源の検出をはじめとする特定の用途では、満足できる検出器の動作を確保するために、カットオフ波長を２～２．５μｍへと増大させながら、特定のレベルの量子効率と電気光学性能を保持する必要がある。
【0019】
したがって、この分野で解決すべき１つの技術的課題は、２μｍより長いカットオフ波長での近赤外線領域で動作し、先行技術の解決策に関して検出器の内部量子効率を改善するマトリクスアレイ検出器を設計する方法である。
【0020】
先行技術／先行技術の制約
欧州特許第３４８２４２１Ｂ１号明細書には、複数の画素を含むマトリクスアレイ赤外画像検出器が記載されている。同特許で提案されている解決策の各画素の平坦吸収構造は、特定の垂直構造のＧａＳｂにより製作された基板上のバルクＩｎＧａＡｓＳｂを使って製造される。さらに、欧州特許第１６４２３４５Ｂ１号明細書には、複数の画素を含むマトリクスアレイ赤外画像検出器が記載されている。同特許で提案される解決策の各ピクセルの平坦吸収構造は、ＧａＳｂで製作される基板上のバルクＩｎＧａＡｓＳｂを使って製造される。これら２件の文献で提案されている解決策の欠点は、ＧａＳｂ基板上のこのような構造を製造するプロセスを手法は実行するのに複雑であり、前記プロセスの未熟さの結果として高い製造コストが生じることである。
欧州特許第３４８２４２１Ｂ１号明細書には、複数の画素を含むマトリクスアレイ赤外画像検出器が記載されている。同特許で提案されている解決策の各画素の平坦吸収構造は、特定の垂直構造のＧａＳｂにより製作された基板上のバルクＩｎＧａＡｓＳｂを使って製造される。さらに、欧州特許第１６４２３４５Ｂ１号明細書には、複数の画素を含むマトリクスアレイ赤外画像検出器が記載されている。同特許で提案される解決策の各ピクセルの平坦吸収構造は、ＧａＳｂで製作される基板上のバルクＩｎＧａＡｓＳｂを使って製造される。これら２件の文献で提案されている解決策の欠点は、ＧａＳｂ基板上のこのような構造を製造するプロセスを手法は実行するのに複雑であり、前記プロセスの未熟さの結果として高い製造コストが生じることである。
【0021】
「Ｊ．Ｅａｓｌｅｙ ｅｔ ａｌ．」による文献、“ＩｎＧａＡｓ／ＧａＡｓＳｂ Ｔｙｐｅ－ＩＩ Ｓｕｐｅｒｌａｔｔｉｃｅｓ ｆｏｒ Ｓｈｏｆｔ－Ｗａｖｅｌｅｎｇｔｈ Ｉｎｆｒａｒｅｄ Ｄｅｔｅｃｔｉｏｎ”には第二の手法が例示されており、これはＩｎＰからなる基板とＩｎＧａＡｓ／ＧａＡｓＳｂを含む典型的な縦型検出器アーキテクチャに基づくものであり、それによって２．１μｍ～２．５μｍのカットオフ波長が得られる。しかしながら、既存のＩｎＧａＡｓ／ＧａＡｓＳｂ超格子では、２．１μｍを超えるカットオフ周波数での高性能イメージャを得ることはできない。具体的には、この超格子の周期の厚さは厚く、その結果、ＧａＡｓＳｂ層に正孔が閉じ込められ、したがって量子効率が低く、全体的な性能も低い。
【先行技術文献】
【特許文献】
【0022】
【特許文献1】欧州特許第３４８２４２１Ｂ１号明細書
【特許文献2】欧州特許第１６４２３４５Ｂ１号明細書
【非特許文献】
【0023】
【非特許文献1】Ｊ．Ｅａｓｌｅｙ ｅｔ ａｌ．，“ＩｎＧａＡｓ／ＧａＡｓＳｂ Ｔｙｐｅ－ＩＩ Ｓｕｐｅｒｌａｔｔｉｃｅｓ ｆｏｒ Ｓｈｏｆｔ－Ｗａｖｅｌｅｎｇｔｈ Ｉｎｆｒａｒｅｄ Ｄｅｔｅｃｔｉｏｎ”
【発明の概要】
【発明が解決しようとする課題】
【0024】
ＳＷＩＲ領域のカットオフ周波数を非極低温において２．５μｍに増大させるのと同時に良好な量子効率を有することに関する既存の解決策の限界を部分的に克服するために、本発明は平坦吸収構造のための特定の超格子構造を含む画素構造の複数の実施形態を提供する。より具体的には、本発明は、ＩｎＰ技術と両立する解決策、すなわちＧａＳｂ技術等の他の技術におけるそれより高い技術的成熟度を有するＩｎＰ技術での製造プロセスを提供する。本発明は、超格子のための発明の選択、超格子を形成する半導体合金の組成の範囲、及び本発明による超格子の層の厚さ範囲の選択の例と共に実施形態を詳細に記す。本発明による超格子の中で周期的に繰り返される基本グループは、少なくとも３つの薄層からなり、先行技術の解決策と比較して以下の利点を得るために追加の低バンドギャップ層が挿入される：
－２μｍより長い標的カットオフ波長が実現されること、
－超格子のウェル内の正孔から見た電位を増大させることによって正の電気キャリアの有効質量が減少し、量子効率の改善が誘導されること、
－ＩｎＰ基板に基づく技術など、成熟した製造プロセス技術との併用が可能であること。
－２μｍより長い標的カットオフ波長が実現されること、
－超格子のウェル内の正孔から見た電位を増大させることによって正の電気キャリアの有効質量が減少し、量子効率の改善が誘導されること、
－ＩｎＰ基板に基づく技術など、成熟した製造プロセス技術との併用が可能であること。
【課題を解決するための手段】
【0025】
本発明の１つの主題は、少なくとも１つの画素を含む赤外線検出装置である。画素は、半導体層の基本グループのスタック方向に沿ったスタックを含む第一の超格子を含む。前記基本グループの半導体層は各々、単位格子の結晶格子構造に配置される。前記基本グループは、
・〇第一のバンドギャップと、
〇第一の伝導帯下端
を有する第一の半導体からなる第一の層と、
・〇第二のバンドギャップと、
〇第一の伝導帯下端より厳密に低い第二の伝導帯下端
を有する第二の半導体からなる少なくとも１つの第二の層と、
・〇第一及び第二のバンドギャップより狭い第三のバンドギャップと、
〇第二の伝導帯下端より厳密に低い第三の伝導帯下端
を有する第三の半導体からなる第三の層と、
を含む。基本グループは、以下の順序、すなわち、第二の層、第三の層、第二の層、そして第一の層の第一のスタック構成又は、第三の層が第一及び第二の層間に閉じ込められる第二のスタック構成で製造される。
・〇第一のバンドギャップと、
〇第一の伝導帯下端
を有する第一の半導体からなる第一の層と、
・〇第二のバンドギャップと、
〇第一の伝導帯下端より厳密に低い第二の伝導帯下端
を有する第二の半導体からなる少なくとも１つの第二の層と、
・〇第一及び第二のバンドギャップより狭い第三のバンドギャップと、
〇第二の伝導帯下端より厳密に低い第三の伝導帯下端
を有する第三の半導体からなる第三の層と、
を含む。基本グループは、以下の順序、すなわち、第二の層、第三の層、第二の層、そして第一の層の第一のスタック構成又は、第三の層が第一及び第二の層間に閉じ込められる第二のスタック構成で製造される。
【0026】
本発明の１つの特定の態様によれば、第一の半導体は第一の価電子帯上端をさらに有し、第二の半導体は、第一の価電子帯上端より厳密に低い第二の価電子帯上端をさらに有する。
【0027】
本発明の１つの特定の態様によれば、第一の超格子は、単位格子の結晶格子構造に配置された第四の半導体からなる基板上のエピタキシにより製作される。前記第一の超格子は、第一の超格子の各半導体層について、半導体層の格子に内部機械歪みが生じて、基板の結晶構造の格子と整合するように製造される。
【0028】
本発明の１つの特定の態様によれば、第一、第二、第三、及び第四の半導体はＩＩＩ－Ｖ族半導体である。
【0029】
本発明の１つの特定の態様によれば、第四の半導体はリン化インジウム（ＩｎＰ）である。
【0030】
本発明の１つの特定の態様によれば、前記基本グループの半導体層を製造するために使用される材料の組成は、第一の超格子のスタック方向への伝導及び価電子帯のバンド図が、有効バンドギャップ、有効価電子帯上端、及び有効伝導帯下端を有するように選択される。前記有効バンドギャップは４００ｍｅＶ～７５０ｍｅＶである。
【0031】
本発明の１つの特定の態様によれば、超格子のスタック方向への正の電荷キャリアの有効質量は自由電子の質量の３倍小さい。
【0032】
本発明の１つの特定の態様によれば、第三の半導体は二元系複合材料ＩｎＡｓである。
【0033】
本発明の１つの特定の態様によれば、第二の半導体は三元合金ＩｎｘＧａ１－ｘＡｓであり、ｘは合金ＩｎｘＧａ１－ｘＡｓ中のインジウムのモル分率である。
【0034】
本発明の１つの特定の態様によれば、第二の半導体中のインジウムＩｎのモル分率ｘは０．５５未満である。
【0035】
本発明の１つの特定の態様によれば、第一の半導体は三元合金ＧａＡｓｙＳｂ１－ｙであり、ｙは合金ＧａＡｓｙＳｂ１－ｙ中のひ素のモル分率である。
【0036】
本発明の１つの特定の態様によれば、第一の半導体中のひ素Ａｓのモル分率ｙは０．５５未満である。
【0037】
本発明の１つの特定の態様によれば、一方で基本グループの層の厚さの合計に各層に生じた歪みの振幅で重み付けしたものと、他方で基本グループの全厚との比は、所定の値より低いか、それと等しい。
【0038】
本発明の１つの特定の態様によれば、ＩｎｘＧａ１－ｘＡｓ層の格子に生じる歪みは引張歪みであり、ＧａＡｓｙＳｂ１－ｙ層の格子に生じる歪みは圧縮歪みである。
【0039】
本発明の１つの特定の態様によれば、基本グループの何れか１つの層の格子に生じた歪みの振幅は、転位が起こる限界歪みより小さい。
【0040】
本発明の１つの特定の態様によれば、基本グループの層の厚さは０．３ｎｍ～１０ｎｍである。
【0041】
本発明の１つの特定の態様によれば、画素は、スタック方向（Ｚ）に沿って、
・基板
・〇第一の超格子の有効価電子帯上端より厳密に低い第五の価電子帯上端と、
〇第一の超格子の有効バンドギャップより広いか、それと等しい第五のバンドギャップ
を有するｎ＋型にドープされた第五の半導体からなる下側コンタクト層、
・少なくとも１つの第一の超格子を含む平坦吸収構造であって、前記第一の超格子の層はｎ型にドープされている平坦吸収構造、
・〇第一の超格子の有効価電子帯上端より厳密に低い第六の価電子帯上端と、
〇第一の超格子の有効伝導帯下端より厳密に高い第六の伝導帯下端
を有するｐ＋型にドープされた第六の半導体からなる上側コンタクト層
をこの順序で含む。
・基板
・〇第一の超格子の有効価電子帯上端より厳密に低い第五の価電子帯上端と、
〇第一の超格子の有効バンドギャップより広いか、それと等しい第五のバンドギャップ
を有するｎ＋型にドープされた第五の半導体からなる下側コンタクト層、
・少なくとも１つの第一の超格子を含む平坦吸収構造であって、前記第一の超格子の層はｎ型にドープされている平坦吸収構造、
・〇第一の超格子の有効価電子帯上端より厳密に低い第六の価電子帯上端と、
〇第一の超格子の有効伝導帯下端より厳密に高い第六の伝導帯下端
を有するｐ＋型にドープされた第六の半導体からなる上側コンタクト層
をこの順序で含む。
【0042】
本発明の１つの特定の態様によれば、画素は、スタック方向に、
・基板（ＳＵＢ）
・〇第一の超格子の有効価電子帯上端より厳密に低い第二の有効価電子帯上端と、
〇第一の超格子の有効バンドギャップより広いか、それと等しい第二の有効バンドギャップ
を有するｎ＋型にドープされた第二の超格子を使って製造される下側コンタクト、
・少なくとも１つの超格子を含む平坦吸収構造であって、前記超格子の層はｎ型にドープされている平坦吸収構造、
・〇第一の超格子の有効価電子帯上端より厳密に低い第三の有効価電子帯上端と、
〇第一の超格子の有効伝導帯上端より厳密に高い第三の有効伝導帯下端
を有する第三の超格子を使って製造される上側コンタクト
をこの順序で含む。
・基板（ＳＵＢ）
・〇第一の超格子の有効価電子帯上端より厳密に低い第二の有効価電子帯上端と、
〇第一の超格子の有効バンドギャップより広いか、それと等しい第二の有効バンドギャップ
を有するｎ＋型にドープされた第二の超格子を使って製造される下側コンタクト、
・少なくとも１つの超格子を含む平坦吸収構造であって、前記超格子の層はｎ型にドープされている平坦吸収構造、
・〇第一の超格子の有効価電子帯上端より厳密に低い第三の有効価電子帯上端と、
〇第一の超格子の有効伝導帯上端より厳密に高い第三の有効伝導帯下端
を有する第三の超格子を使って製造される上側コンタクト
をこの順序で含む。
【0043】
本発明の１つの特定の態様によれば、平坦吸収構造は、
・〇一方で第一の超格子の有効伝導帯下端と、
〇他方で第六の伝導帯下端又は第三の有効伝導帯下端
との間の第七の伝導帯下端、
・〇一方で第一の超格子の有効価電子帯上端と、
〇他方で第六の価電子帯上端又は第三の有効価電子帯上端
との間の第七の価電子帯上端
を有するｎ型にドープされた第七の半導体からなる遷移層をさらに含み、
遷移層は超格子と上側コンタクト層との間に閉じ込められる。
・〇一方で第一の超格子の有効伝導帯下端と、
〇他方で第六の伝導帯下端又は第三の有効伝導帯下端
との間の第七の伝導帯下端、
・〇一方で第一の超格子の有効価電子帯上端と、
〇他方で第六の価電子帯上端又は第三の有効価電子帯上端
との間の第七の価電子帯上端
を有するｎ型にドープされた第七の半導体からなる遷移層をさらに含み、
遷移層は超格子と上側コンタクト層との間に閉じ込められる。
【0044】
本発明のその他の特徴及び利点は、下記のような添付の図面に関する以下の説明を読めばより明らかとなるであろう。
【図面の簡単な説明】
【0045】
【図1a】赤外線周波数領域内のマトリクスアレイ検出器に属するピクセルの第一の例の斜視図を示す。
【図1b】赤外線周波数領域内のマトリクスアレイ検出器に属する画素の第二の例の斜視図を示す。
【図1c】超格子により形成される平坦吸収構造を含む赤外検出画素の先行技術による例の断面図を示す。
【図2a】本発明の第一の実施形態による超格子を含む赤外検出画素の断面図を示す。
【図2b】本発明の第一の実施形態による超格子の画素軸に沿った電位図を示す。
【図3a】本発明の第二の実施形態による超格子を含む赤外検出画素の断面図を示す。
【図3b】本発明の第二の実施形態による超格子の画素軸に沿った電位図を示す。
【図4】二層型超格子と本発明の第二の実施形態による超格子の、２．３μｍと等しいカットオフ波長での吸収シミュレーション結果の曲線を示す。
【図5a】本発明の実施形態の何れか１つによる平坦吸収構造を含むピクセルの第一の例の断面図を示す。
【図5c】本発明の実施形態の何れか１つによる平坦吸収構造を含む画素の第二の例の断面図を示す。
【図6】本発明による複数の画素を含む赤外線を検出する装置の断面図を示す。
【発明を実施するための形態】
【0046】
まず、基板と整合する薄層格子の成長の観念を説明する。一般に、ソリッドステートのバルク半導体は、前記材料の原子で構成される基本単位格子の空間的に周期的な繰り返しを通じて得られる結晶構造に組織化される。ある材料について、その機械的、物理的、及び電気的特性は全て、とりわけ単位格子及び結果として得られる結晶格子の構造によって決まる。半導体合金の場合、合金を構成する各種材料のモル分率の選択が、得られる合金の結晶格子の結晶構造と幾何学的パラメータを画定する。
【0047】
半導体薄層に基づく赤外線検出器の場合、超格子を形成する層は基板上のエピタキシャル成長を介して製作される。分子ビームエピタキシ又は有機金属気相エピタキシを使用することが可能である。半導体合金では、合金の各成分のエピタキシャル成長のステップで使用されるモル分率の選択によって、堆積された層の結晶格子のパラメータの制御が可能となる。それゆえ、モル分率の妥当な選択を通じて、基板の結晶構造と整合する薄層格子をエピタキシにより堆積させることができる。これは、ホモエピタキシと呼ばれる。
【0048】
基板上に堆積される合金で使用されるモル分率が格子整合に対応する数値とは異なる場合、基板上の数ナノメートルの半導体合金の層を成長させることが可能であり、これはヘテロエピタキシと呼ばれる。具体的には、堆積される層の結晶格子は、エピタキシャル成長中に内部機械歪みを生じ、基板の結晶格子と整合する。内部機械歪みは、その合金のために選択されたモル分率に応じて引張歪み又は圧縮歪みであり得る。結晶格子の規模で、堆積された層の単位格子に生じる内部機械歪みによって、前記単位格子の非対称性及び原子間の電磁力の変調が得られる。電気的観点から、これによって堆積された層のバンド構造が後述のように変化する。
【0049】
図１ｄ及び１ｅに関する以下の説明により、２．１μｍを超えるカットオフ周波数を必要とする用途に関する二層型超格子の使用の限界を詳細に説明できる。具体的には、２つの層で構成される超格子で平坦吸収構造を製造することによって、２．１μｍを超える近赤外線のカットオフ周波数を実現できるが、電気光学性能は低い。この種の構造の量子効率は低く、画素軸に沿った正の電荷キャリアの移動度は低下する。この劣化は、成功の有効質量が大きいことによる。このように有効質量が増大することは、画素軸に沿った超格子中の正孔により観察される非常に高い電位バリアによって説明される。これらの観察と結果の全ては、図１ｄ及び１ｅの説明の中で論じられる。
【0050】
【0051】
図１ｄの電位図は、ＩｎＰ基板と整合する超格子の格子及びＧａＡｓｙ０Ｓｂ１－ｙ０からなる第一の層Ｃ１及びＩｎｘ０Ｇａ１－ｘ０Ａｓからなる第二の層Ｃ２で構成される基本グループＧ０に対応し、ｘ０＝０．５３はＩｎＰ基板と整合するＩｎｘ０Ｇａ１－ｘ０Ａｓ合金格子中のインジウムのモル分率であり、ｙ＝０．５２はＩｎＰ基板と整合するＧａＡｓｙ０Ｓｂ１－ｙ０合金格子中のひ素のモル分率である。２．５μｍのカットオフ周波数を実現するために、ＧａＡｓｙ０Ｓｂ１－ｙ０からなる層Ｃ１の厚さｅ１は７ｎｍと等しく、Ｉｎｘ０Ｇａ１－ｘ０Ａｓからなる層Ｃ２の厚さｅ２は７ｎｍと等しい。
【0052】
バンド図は、超格子の軸Δのｚ方向への、したがって超格子の層の周期的スタックを通じた各種の層の価電子及び伝導帯構造を示している。図の例では、基本グループＧ０の第一の層Ｃ１は、第一のバンドギャップＥｇ１を有する三元合金ＧａＡｓｙ０Ｓｂ１－ｙ０を使って製造され、これは第一の伝導帯下端Ｅｃ１と第一の価電子帯上端Ｅｖ１を有する。第二の層Ｃ２は、三元合金Ｉｎｘ０Ｇａ１－ｘ０Ａｓを使って製造され、これは第二のバンドギャップＥｇ２、第二の伝導帯下端Ｅｃ２及び第二の価電子帯上端Ｅｖ２を有する。超格子を構成する材料は、Ｅｃ１＞Ｅｃ２且つＥｖ１＞Ｅｖ２となり、タイプＩＩのバンドアラインメントが得られるように選択される。正の電荷キャリア（正孔）から見ると、これは第二の層Ｃ２内の電位バリアと第一の層Ｃ１内の電位ウェルの交代の問題である。負の電荷キャリア（電子）から見ると、これは第一の層Ｃ１内の電位バリアと第二の層Ｃ２内の電位ウェルの交代の問題である。
【0053】
前述のように、超格子の各種の層間の量子結合によって、有効下端Ｅｃｅｆｆを有する有効伝導帯と有効上端Ｅｖｅｆｆを有する有効価電子帯を創出できる。超格子Ｅｇｅｆｆ＝Ｅｃｅｆｆ－Ｅｖｅｆｆの有効バンドギャップは０．４８８ｅＶと等しい。それゆえ、プランク－アインシュタインの関係により、カットオフ周波数λｃ＝ｈｃ／Ｅｇｅｆｆ≒２．５μｍとなり、ｈはプランクの定数、ｃは自由空間中の光の速さである。
【0054】
それゆえ、基本グループＧ０＝ＧａＡｓｙ０Ｓｂ１－ｙ０／Ｉｎｘ０Ｇａ１－ｘ０Ａｓを有するＩｎＰ基板と整合する、厚さｅ１＝ｅ２＝７ｎｍの超格子の格子によって、２．５μｍのカットオフ波長を得ることができる。この場合、バンドギャップの重複とは、第一の価電子帯上端Ｅｖ１と第二の伝導帯下端Ｅｃ２の差を意味する。７ｎｍの厚さの選択は、０．３８０ｅＶのバンドギャップ重複を得るために必要である。
【0055】
しかしながら、第一の層Ｃ１内の電位ウェルの正孔は、大きい層厚の組合せ（７ｎｍ／７ｎｍ）及びＥｖｅｆｆとＥｖ２との大きい電位差（０．３５０ｅＶと評価される）の結果として高い電位を受ける。正孔が受ける電位の影響は、それ自体が有効価電子帯の重い正孔の有効質量の増大として現れ、その質量は、この組合せでは、ｍ０で表される自由電子の質量の７１倍と計算される。これは、容認可能な光学性能を有する平坦吸収構造に関して、光学効率の係数１０を超える減少に対応する。一般に、赤外検出器は、正孔の有効質量が自由電子の質量ｍ０より３倍小さい場合、容認可能な電気光学性能を提供する。
【0056】
表１は、２．１μｍ、２．３μｍ、２．５μｍのカットオフ波長を実現するためにＩｎＰ基板と整合するＧ０＝ＧａＡｓｙ０Ｓｂ１－ｙ０／Ｉｎｘ０Ｇａ１－ｘ０Ａｓ格子を有する超格子ＳＲ０の各種の組合せについて得られた結果をまとめたものである。
【0057】
【表1】
【0058】
表中の結果から、ＩｎＰ基板と整合するＧ０＝ＧａＡｓｙ０Ｓｂ１－ｙ０／Ｉｎｘ０Ｇａ１－ｘ０Ａｓ格子を有する超格子ＳＲ０は２．１μｍを超えるカットオフ波長を実現し得るが、電気光学性能は不満足であり、量子効率が低い（画素軸に沿った有効正孔質量が非常に大きい）ことが証明されている。それゆえ、カットオフ周波数が２．１μｍの二層型格子整合超格子ＳＲ０によって、自由電子の質量ｍ０の９．８倍と等しい有効正孔質量が得られる。カットオフ周波数が２．３μｍの二層型格子整合超格子ＳＲ０により、自由電子の質量ｍ０の５２倍と等しい有効正孔質量が得られる。２．５μｍのカットオフ周波数の二層型格子整合超格子ＳＲ０によって、自由電子の質量ｍ０の７１．８倍と等しい有効正孔質量が得られる。
【0059】
【0060】
図１ｅは、図１ｃと同じであるが、超格子の層を構成する合金のモル分率が異なる超格子構造ＳＲ０を示している。組成のこの変化は、エピタキシャル成長フェーズでの合金の成分のバランスを制御することによって実現され、それによってＩｎＰ基板と格子整合しない層が堆積することになる。すでに説明したように、この格子不整合により、層Ｃ１及びＣ２の結晶格子中に内部機械歪みが発生し、それらが基板ＳＵＢの結晶格子と整列させられ、その結果、図１ｄに示される新しいバンド図が得られる。この場合の超格子ＳＲ’０は「歪み補償」超格子と呼ばれる。
【0061】
図１ｅのバンド図は、ＩｎＰ基板上の、ＧａＡｓｙ’０Ｓｂ１－ｙ’０からなる第一の層Ｃ１とＩｎｘ’０Ｇａ１－ｘ’０Ａｓからなる第二の層Ｃ２で構成される基本グループＧ’０を有する歪み補償超格子に対応し、ｘ’０＝０．２５はＩｎＰ基板上の歪み補償Ｉｎｘ’０Ｇａ１－ｘ’０Ａｓ合金内のインジウムのモル分率であり、Ｙ’０＝０．２はＩｎＰ基板上の歪み補償ＧａＡｓｙ’０Ｓｂ１－ｙ’０内のひ素のモル分率である。２．５μｍのカットオフ周波数を実現するために、ＧａＡｓｙ’０Ｓｂ１－ｙ’０からなる層Ｃ１の厚さｅ１は２．９ｎｍまで減少され得て、Ｉｎｘ’０Ｇａ１－ｘ’０Ａｓからなる層Ｃ２の厚さｅ２は２．９ｎｍまで減少され得る。
【0062】
ＧａＡｓｙ’０Ｓｂ１－ｙ’０からなる層Ｃ１の格子には圧縮歪みが生じ、Ｉｎｘ’０Ｇａ１－ｘ’０Ａｓからなる層Ｃ２の格子には引張歪みが生じる。超格子の層の格子に加えられる内部歪みは、転位限度を超えてはならない。基本グループＧ’０に生じる歪みの合計はゼロである。
【0063】
図１ｅのバンド図は、図１ｄと同じ軸Δに沿った価電子及び伝導帯構造を示す。前述のように、これは異なる上端と下端を有するタイプＩＩのバンドアラインメントのバンド図の問題である。具体的には、格子に生じる内部歪みにより誘導される歪みの結果、「縮退リフト」として知られる量子効果が生じる。縮退リフトは、重い正孔と軽い正孔が占めるエネルギ準位の分離である。それゆえ、第一の層Ｃ１と第二の層Ｃ２において、第一の層ではＥｖ１－ＨＨ、第二の層ではＥｖ２－ＨＨとして示される、重い正孔が占める価電子帯上端と、第一の層ではＥｖ１－ＬＨ、第二の層ではＥｖ２－ＬＨとして示される、軽い正孔が占める価電子帯上端との間に差が見られる。それに加えて、伝導帯と価電子帯の位置は歪みの影響下で変化する。それが引張歪みの問題であるとき、バンドギャップは減少する（伝導帯下端は減少し、価電子帯上端は増大する）。それが圧縮歪みの問題であるとき、バンドギャップは増大する（伝導帯下端は増大し、価電子帯上端は増大する）。これによって、バンドギャップの重複を２４０ｍｅＶまで縮小することが可能となり、その結果、第一の層Ｃ１の厚さと第二の層Ｃ２の厚さを２．９ｎｍまで縮小できる。
【0064】
超格子の様々な層間の量子結合は、有効伝導帯下端Ｅｃｅｆｆを有する有効伝導帯と有効価電子帯上端Ｅｖｅｆｆを有する有効価電子帯が作られることにつながる。有効超格子バンドギャップＥｇｅｆｆ＝Ｅｃｅｆｆ－Ｅｖｅｆｆは０．４９２ｅＶと等しい。それゆえ、プランク－アインシュタインの関係により、カットオフ周波数λｃ＝ｈｃ／Ｅｇｅｆｆ≒２．５μｍとなり、ｈはプランクの定数、ｃは自由空間中の光の速さである。
【0065】
それゆえ、ＩｎＰ基板の上の、基本グループＧ０＝ＧａＡｓｙ’０Ｓｂ１－ｙ’０／Ｉｎｘ’０Ｇａ１－ｘ’０Ａｓを有する、厚さｅ１＝ｅ２＝２．９ｎｍの歪み補償超格子によって、２．５μｍのカットオフ波長を得ることができる。しかしながら、Ｃ１内の電位ウェルの正孔は、厚い層厚の組合せ（２．９ｎｍ／２．９ｎｍ）及びＥｖｅｆｆとＥｖ２との間の高い電位差（０．５２０ｅＶと評価される）の結果として高い電位を受ける。正孔が受ける電位の影響は、それ自体が有効価電子帯の重い正孔の有効質量の増大として現れ、その質量は、この組合せでは、自由電子の質量の２４倍と計算される。
【0066】
表２は、３００Ｋの動作温度で２．１μｍ、２．３μｍ、２．５μｍのカットオフ波長を実現するためにＩｎＰ基板上のＧ’０＝ＧａＡｓｙ’０Ｓｂ１－ｙ’０／Ｉｎｘ’０Ｇａ１－ｘ’０Ａｓ格子を有する歪み補償超格子ＳＲ’０の各種の組合せについて得られた結果をまとめたものである。
【0067】
【表2】
【0068】
表中の結果から、ＩｎＰ基板上のＧ’０＝ＧａＡｓｙ’０Ｓｂ１－ｙ’０／Ｉｎｘ’０Ｇａ１－ｘ’０Ａｓ格子を有する歪み補償超格子ＳＲ’０は２．１μｍを超えるカットオフ波長を実現し得るが、電気光学性能は不満足であり、量子効率が低い（画素軸に沿った有効正孔質量が非常に大きい）ことが証明されている。それゆえ、カットオフ周波数が２．１μｍの二層型歪み補償超格子ＳＲ’０によって、自由電子の質量ｍ０の１．２倍と等しい有効正孔質量が得られる。カットオフ周波数が２．３μｍの二層型歪み補償超格子ＳＲ’０により、自由電子の質量ｍ０の６倍と等しい有効正孔質量が得られる。２．５μｍのカットオフ周波数の二層型歪み補償超格子ＳＲ’０によって、自由電子の質量ｍ０の２４倍と等しい有効正孔質量が得られる。格子整合超格子ＳＲ０に対する改善が観察されるが、この改善はまだ不十分であり、カットオフ波長２．３μｍ及び２．５μｍについて最も顕著である。上の説明文で、非極低温でのＳＷＩＲの上側部分におけるカットオフ周波数で動作する赤外検出器に属する画素Ｐｘｌの平坦吸収構造ＳＰＡを製造するために二層型超格子を使用する場合の限界が実証された。本発明は、二層型超格子構造の２．１μｍ～２．５μｍのカットオフ周波数に関する限界を、有効正孔質量を減少させることによって実現される高い量子効率で克服できる新規な超格子構造を提供する。
【0069】
図２ａは、本発明の第一の実施形態による超格子を含む赤外検出器の画素の断面図を示す。
【0070】
図２ｂは、本発明の第一の実施形態による超格子の中の画素軸のｚ方向への電位図を示し、超格子は基板ＳＵＢ上への歪み補償エピタキシャル成長により得られる。
【0071】
画素Ｐｘｌは、半導体層の基本グループＧ１の画素軸Δに沿ったスタックを含む超格子ＳＲ１を含む。前記基本グループＧ１の半導体層は歪み補償型である。周期的に繰り返される基本グループＧ１は、
－第一の半導体ＳＣ１からなる第一の層Ｃ１、
－第二の半導体ＳＣ２からなる第二の層Ｃ２、
－第三の半導体ＳＣ３からなる第三の層Ｃ３、
－層Ｃ２と同じ組成を有するが、異なる厚さｅ’２の層Ｃ’２
をこの順序で含む。第一の実施形態はそれゆえ、以下の基本グループ、すなわちＧ１＝（Ｃ１／Ｃ２／Ｃ３／Ｃ’２）に基づく超格子ＳＲ１に対応する。
－第一の半導体ＳＣ１からなる第一の層Ｃ１、
－第二の半導体ＳＣ２からなる第二の層Ｃ２、
－第三の半導体ＳＣ３からなる第三の層Ｃ３、
－層Ｃ２と同じ組成を有するが、異なる厚さｅ’２の層Ｃ’２
をこの順序で含む。第一の実施形態はそれゆえ、以下の基本グループ、すなわちＧ１＝（Ｃ１／Ｃ２／Ｃ３／Ｃ’２）に基づく超格子ＳＲ１に対応する。
【0072】
層Ｃ１の第一の半導体ＳＣ１は第一のバンドギャップＥｇ１、第一の価電子帯上端Ｅｖ１、及び第一の伝導帯下端Ｅｃ１を有する。
【0073】
層Ｃ２の第二の半導体ＳＣ２は、第二のバンドギャップＥｇ２、第一の価電子帯上端Ｅｖ１より低い第二の価電子帯上端Ｅｖ２、及び第一の伝導帯下端Ｅｃ１より低い第二の伝導帯下端Ｅｃ２を有する。
【0074】
Ｃ３の第三の半導体ＳＣ３は、第一及び第二のバンドギャップＥｇ１及びＥｇ２より厳密に狭い第三のバンドギャップＥｇ３と、第二の伝導帯下端Ｅｃ２より低い第三の伝導帯下端Ｅｃ３を有する。一般に、狭バンドギャップ半導体ＳＣ３の第三の層Ｃ３を超格子に挿入することによって、バンドギャップの重複ＲＥＧを小さくすることができる。バンドギャップの重複ＲＥＧの縮小によって、標的カットオフ波長の領域における基本グループＧ１の全厚を薄くすることを選択できる。基本グループＧ１の厚さを薄くすることにより、電位ウェルの中に閉じ込められた正孔が受ける電位バリアを減少させ、それゆえそれらの有効質量を軽減でき、量子効率と正の電荷キャリアの移動度が改善される。
【0075】
第一の層Ｃ１には圧縮歪みが生じ、第二の層Ｃ２には引張歪みが生じ、第三の層Ｃ３には圧縮歪みが生じる。基本グループＧ１＝（Ｃ１／Ｃ２／Ｃ３／Ｃ’２）が受ける歪みの合計はゼロである。
【0076】
例えば、一般性を損なうことなく、複数の半導体層、好ましくは、例えばガリウムひ素、インジウムひ素、窒化ガリウム、アンチモン化バリウム、リン化ホウ素、又はそれらの三元、四元、若しくは五元合金等のＩＩＩ－Ｖ族半導体の層のスタックを介した第一の実施形態による超格子ＳＲ１を製造することが可能である。この実施形態を説明するために、図２ｂは、次の寸法、特性、及び塑性を有する超格子ＳＲ１により得られるバンド図を具体的に示している。
【0077】
図２ｂの例において、標的カットオフ波長は２．５μｍである。このカットオフ波長を得るために、第一の実施形態による超格子を構成する材料は以下のとおりである：第一の層Ｃ１は、ひ素のモル分率ｙ１＝０．３５の三元合金ＧａＡｓｙ１Ｓｂ１－ｙ１を使って、厚さｅ１＝１．２ｎｍに製造され、第二の層Ｃ２は、インジウムのモル分率ｘ１＝０．２５の三元合金Ｉｎｘ１Ｇａ１－ｘ１Ａｓを使って、基本グループのその第一のインスタンス（Ｃ２）では厚さｅ２＝０．６ｎｍ、及び基本グループＧ１のその第二のインスタンス（Ｃ２’）では厚さｅ’２＝０．９ｎｍに製造される。２つの層（Ｃ２、Ｃ’２）間に挿入される第三の層Ｃ３は、狭いバンドギャップの二元系複合ＩＩＩ－Ｖ族半導体、インジウムひ素ＩｎＡｓを使って製造される。第三の層Ｃ３の厚さはｅ３で示され、０．７ｎｍと等しい。
【0078】
ＩｎＡｓからなる層Ｃ３の挿入と歪み補償成長との組合せの効果は、重い正孔と軽い正孔の準位を分離するものであり、これは図２ｂのバンド図の中に見られる。得られる効果は、バンドギャップの重複ＲＥＧの縮小及び、したがって各層に１ｎｍのオーダの厚さｅ１、ｅ２、及びｅ３を使用できることにある。この場合、バンドギャップの重複は有効であり、これは超格子の各種の成分層のバンドギャップの重複の組合せに対応する。それゆえ、０．４９３ｅＶ（λｃ＝ｈｃ／Ｅｇｅｆｆ≒２．５μｍ）と等しい有効バンドギャップＥｇｅｆｆ＝Ｅｃｅｆｆ－Ｅｖｅｆｆの画素が、全厚２．２ｎｍで、ＥｖｅｆｆとＥｖ２との電位差が低い（０．３６０ｅＶと評価される）基本グループＧ１で得られる。これらの２つの特性の低下によって、超格子ＳＲ１内のウェル（層Ｃ１）の電位バリアを、正孔から見て、低くすることができる。正孔の有効質量は、２．５μｍのカットオフ波長に関する自由電子の質量の２．８倍まで減少する。
【0079】
表３は、３００Ｋの動作温度での２．１μｍ、２．３μｍ、２．５μｍのカットオフ波長を実現するためのＩｎＰ基板上の、Ｇ１＝ＧａＡｓｙ１Ｓｂ１－ｙ１／Ｉｎｘ１Ｇａ１－ｘ１Ａｓ／ＩｎＡｓ／Ｉｎｘ１Ｇａ１－ｘ１Ａｓを有する第一の実施形態による歪み補償超格子ＳＲ１の各種の組合せについて得られた結果をまとめたものである。
【0080】
【表3】
【0081】
表中の結果から、ＩｎＰ基板上のＧ１＝ＧａＡｓｙ１Ｓｂ１－ｙ１／Ｉｎｘ１Ｇａ１－ｘ１Ａｓ／ＩｎＡｓ／Ｉｎｘ１Ｇａ１－ｘ１Ａｓを有する歪み補償超格子ＳＲ１は２．１μｍを超えるカットオフ波長を実現し得て、電気光学性能が改善され、量子効率がより高い（二層型超格子を使って形成される平坦吸収構造で得られる結果に関して、画素軸に沿った有効正孔質量がより低い）ことが証明されている。それゆえ、カットオフ周波数が２．１μｍの第一の実施形態による超格子ＳＲ１によって、自由電子の質量ｍ０の０．８９倍と等しい有効正孔質量が得られる（ＳＲ’０の２．１×ｍ０及びＳＲ０の９．８×ｍ０と比較）。カットオフ周波数が２．３μｍの第一の実施形態による超格子ＳＲ１により、自由電子の質量ｍ０の１．２倍と等しい有効正孔質量が得られる（ＳＲ’０の６×ｍ０、ＳＲ０の５２×ｍ０と比較）。カットオフ周波数が２．５μｍの第一の実施形態による超格子ＳＲ１により、自由電子の質量ｍ０の２．８倍と等しい有効正孔質量が得られる（ＳＲ’０の２４×ｍ０及びＳＲ０の７１．８×ｍ０と比較）。一般に、狭バンドギャップ半導体からなる薄層を２つの層Ｃ２間の超格子の基本グループに挿入することによって、電位ウェル内の正孔の有効質量を減らすことができる。得られた値はバルク材料のそれにかなり近く、それによって、非極低温で２．１μｍ～２．５μｍの波長について良好な内部量子効率を得ることができる。第一の実施形態による超格子ＳＲ１の基本グループＧ１＝（Ｃ１／Ｃ２／Ｃ３／Ｃ２）は、ＧａＡｓｙＳｂ１－ｙからなり、ひ素のモル分率ｙがｙｍａｘ＝０．５５より低い第一の層Ｃ１と、ＩｎｘＧａ１－ｘＡｓからなり、インジウムのモル分率ｘがｘｍａｘ＝０．５５より低い第二の層Ｃ２を使って製造され得る。
【0082】
最大モル分率限度ｙｍａｘ＝０．５５は、ＩｎＰ基板上の格子整合に対応するＧａＡｓｙＳｂ１－ｙのひ素のモル分率ｙであるｙｍａｔｃｈ＝０．５２を超える数値で歪みが圧縮から引張に反転するからである。歪みが圧縮から引張に反転することによって、バンドギャップの重複が増大し、したがってカットオフ波長が低下する。この限度をｙｍａｘ＝０．５５まで超えることが容認可能であるのは、反転の効果が小さく、非極低温で２．１μｍ～２．５μｍのカットオフ周波数での動作がｙｍａｘ＝０．５５未満でも実現可能であるからである。
【0083】
最大モル分率限度ｘｍａｘ＝０．５５は、ＩｎＰ基板上の格子整合に対応するＩｎｘＧａ１－ｘＡｓのインジウムのモル分率ｘであるｘｍａｔｃｈ＝０．５３を超える数値で歪みが引張から圧縮に反転するからである。歪みが引張から圧縮に反転することによって、バンドギャップの重複が増大し、したがってカットオフ波長が低下する。この限度をｘｍａｘ＝０．５５まで超えることが容認可能であるのは、反転の効果が小さく、非極低温で２．１μｍ～２．５μｍのカットオフ周波数での動作がｘｍａｘ＝０．５５未満でも実現可能であるからである。
【0084】
超格子を製造するために使用される合金のこれらのモル分率を選択することにより、超格子の層の結晶構造の格子に、正孔から見た電位バリアを減少させながら、装置の機械的構造を脆弱化させる転位が発生する制限歪みより小さいままとなるような歪みをかけることができる。基本グループＧ１の各層Ｃ１、Ｃ２、及びＣ３の歪みと厚さは、転位効果を回避するために以下の不等式に適合しなければならない：
【数1】
【0085】
式中、ｅｉは基本グループＧ１のｉ番目の層Ｃｉの厚さ、ｃｉは基本グループＧ１のｉ番目の層Ｃｉの格子に生じる歪みである。
【0086】
図３ａは、本発明の第二の実施形態による超格子を含む赤外検出画素の断面図を示す。
【0087】
図３ｂは、本発明の第二の実施形態による超格子の画素軸のｚ方向への電位図を示し、超格子は基板ＳＵＢ上に歪み補償エピタキシャル成長により得られた。
【0088】
画素Ｐｘｌは、半導体層の基本グループＧ２の画素軸Δに沿ったスタックを含む超格子ＳＲ２を含む。前記基本グループＧ２の半導体層は歪み補償型である。周期的に繰り返される基本グループＧ２は、
－前述の第一の実施形態で使用された第二の半導体と（固有のバンド分布の点で）同じ特性を有する第二の半導体ＳＣ２からなる第二の層Ｃ２、
－前述の第一の実施形態で使用された第三の半導体と（固有のバンド分布の点で）同じ特性を有する第三の半導体ＳＣ３からなる第三の層Ｃ３、
－前述の第一の実施形態で使用された第一の半導体と（固有のバンド分布の点で）同じ特性を有する第一の半導体ＳＣ１からなる第一の層Ｃ１
をこの順序で含む。第二の実施形態はそれゆえ、以下の基本グループ、すなわちＧ２＝（Ｃ２／Ｃ３／Ｃ１）に基づく超格子ＳＲ２に対応する。
－前述の第一の実施形態で使用された第二の半導体と（固有のバンド分布の点で）同じ特性を有する第二の半導体ＳＣ２からなる第二の層Ｃ２、
－前述の第一の実施形態で使用された第三の半導体と（固有のバンド分布の点で）同じ特性を有する第三の半導体ＳＣ３からなる第三の層Ｃ３、
－前述の第一の実施形態で使用された第一の半導体と（固有のバンド分布の点で）同じ特性を有する第一の半導体ＳＣ１からなる第一の層Ｃ１
をこの順序で含む。第二の実施形態はそれゆえ、以下の基本グループ、すなわちＧ２＝（Ｃ２／Ｃ３／Ｃ１）に基づく超格子ＳＲ２に対応する。
【0089】
第一の層Ｃ１には圧縮歪みが生じ、第二の層Ｃ２には引張歪みが生じ、第三の層Ｃ３には圧縮歪みが生じる。基本グループＧ２＝（Ｃ２／Ｃ３／Ｃ１）に生じる歪みの合計はゼロである。
【0090】
例えば、一般性を損なうことなく、第二の実施形態による超格子ＳＲ２は、複数の半導体薄層、好ましくは例えばガリウムひ素、インジウムひ素、窒化ガリウム、アンチモン化ガリウム、リン化ホウ素、又はそれらの三元、四元、若しくは五元合金等のＩＩＩ－Ｖ族半導体の層のスタックを介して製造することが可能である。この実施形態を説明するために、図３ｂは、以下の寸法、特性、及び塑性を有する超格子ＳＲ２で得られるバンド図を具体的に示している。
【0091】
図３ｂの例では、標的カットオフ波長は２．５μｍである。第一の層Ｃ１は、ひ素のモル分率ｙ１＝０．３５の三元合金ＧａＡｓｙ１Ｓｂ１－ｙ１を使って厚さｅ１＝１．２ｎｍに製造される。第二の層Ｃ２はインジウムのモル分率ｘ１＝０．２５の三元合金Ｉｎｘ１Ｇａ１－ｘ１Ａｓを使って厚さｅ２＝１．５ｎｍに製造される。層Ｃ２及びＣ１間に挿入される第三の層Ｃ３は、狭バンドギャップの二元系複合材料のＩＩＩ－Ｖ族半導体、インジウムひ素ＩｎＡｓを使って製造される。第三の層Ｃ３の厚さはｅ３で示され、０．７ｎｍと等しい。
【0092】
前述のように、ＩｎＡｓからなる層Ｃ３の挿入と、重い正孔と軽い正孔の準位を分離する歪み補償成長との組合せの効果は、図３ｂのバンド図に見られる。得られる効果は、バンドギャップの重複の縮小と、したがって各層について１ｎｍのオーダの厚さｅ１、ｅ２、及びｅ３を使用できることにある。この場合、バンドギャップの重複は有効であり、これは超格子の各種の成分層のバンドギャップの重複の組合せに対応する。それゆえ、有効バンドギャップＥｇｅｆｆ＝Ｅｃｅｆｆ－Ｅｖｅｆｆが０．４９ｅＶと等しい（λｃ＝ｈｃ／Ｅｇｅｆｆ≒２．５μｍ）の画素が、全厚２．２ｎｍで、ＥｖｅｆｆとＥｖ２との電位差が小さい（０．３６０ｅＶと評価される）の基本グループＧ２で得られる。これら２つの特性の減少により、超格子ＳＲ２のウェル（層Ｃ１）の電位アバリアを、正孔から見て、低くすることができる。正孔の有効質量は、カットオフ波長が２．５μｍの場合の自由電子の質量の２．８倍まで減少する。
【0093】
本発明の第二の実施形態による、ＩｎＰ基板上のＧ２＝Ｉｎｘ１Ｇａ１－ｘ１Ａｓ／ＩｎＡｓ／ＧａＡｓｙ１Ｓｂ１－ｙ１を有する歪み補償超格子ＳＲ２は、２．１μｍを超えるカットオフ波長を実現し得て、電気光学性能は改善され、量子効率はより高い（画素軸に沿った有効正孔質量は二層型超格子を使って形成された平坦吸収構造で得られる結果より低い）。
【0094】
より一般的には、狭バンドギャップ半導体からなる薄層を超格子の基本グループに挿入することによって、電位ウェル内の正孔の有効質量を減らすことができる。得られた値はバルク材料のそれにかなり近く、それによって良好な内部量子効率を非極低温で２．１μｍ～２．５μｍの波長について得ることができる。第二の実施形態による超格子ＳＲ２の基本グループＧ２＝（Ｃ２／Ｃ３／Ｃ１）は、ＧａＡｓｙＳｂ１－ｙからなり、ひ素のモル分率ｙが０．５５より低い第一の層Ｃ１と、ＩｎｘＧａ１－ｘＡｓからなり、インジウムのモル分率ｘがｘｍａｘ＝０．５５より低い第二の層Ｃ２を使って製造され得る。モル分率に関して行われる選択に関する前述の説明は、このアーキテクチャチャにも当てはまる。超格子を製造するために使用される合金についてのこれらのモル分率を選択することにより、超格子の層の結晶構造の格子に、正孔から見た電位バリアを減少させながら、装置の機械的構造を脆弱化させる転位が発生する限界歪みより小さいままとなるような歪みをかけることができる。基本グループＧ２の各層Ｃ１、Ｃ２、及びＣ３の歪みと厚さは、転位効果を回避するために、以下の不等式に適合しなければならない：
【数2】
【0095】
式中、ｅｉは基本グループＧ２のｉ番目の層Ｃｉの厚さ、ｃｉは基本グループＧ２のｉ番目の層Ｃｉの格子に生じる歪みである。
【0096】
一般に、エピタキシャル成長のフェーズ中に、基本グループＧ１（又はＧ２）の半導体層を製造するために使用される材料の組成は、超格子ＳＲ１（又はＳＲ２）のスタック方向への伝導及び価電子帯の図の有効バンドギャップＥｇｅｆｆが、１．６μｍ～３．１μｍのカットオフ周波数（λｃ）を有する検出装置を得るために４００ｍｅＶ～７５０ｍｅＶとなるように選択される。
【0097】
図４は、先行技術の超格子と本発明の第二の実施形態による超格子の２．３μｍのカットオフ波長での吸収シミュレーション結果の曲線を示す。
【0098】
０．５４ｅＶの吸収エネルギは、２．３μｍのカットオフ波長に対応する。ここで、本発明による超格子に基づく平坦吸収構造ＳＰＡの、二層基本グループを有する超格子を用いた解決策に対する利点が実証されている。例えば、入射波長２μｍ（０．６ｅＶと等価）の場合、本発明による解決策が示す入射波の吸収は二層基本グループを有する超格子のそれより３倍多い。
【0099】
【0100】
画素Ｐｘｌは、スタック方向ｚに（又は、画素軸に沿って）、下で詳しく述べる特性を有する基板ＳＵＢ、ｎ＋型にドープされた第五の半導体ＳＣ５からなる下側コンタクト層ＣＯＮＴ＿ＩＮＦ、ｎ型にドープされた層Ｃ１、Ｃ２、及びＣ３を有する本発明による平坦吸収構造ＳＰＡ、及びｐ型にドープされた第六の半導体ＳＣ６からなる上側コンタクト層ＣＯＮＴ＿ＳＵＰをこの順序で含む。
【0101】
第五の半導体ＳＣ５は、図５ｂに示されるように、本発明による超格子ＳＲ１（又はＳＲ２）の有効価電子帯上端Ｅｖｅｆｆより厳密に低い第五の価電子帯上端Ｅｖ５を有する。
【0102】
第五の半導体ＳＣ５は、図５ｂに示されるように、本発明による超格子ＳＲ１（又はＳＲ２）の有効バンドギャップＥｇｅｆｆより広いか、それと等しいバンドギャップＥｇ５をさらに有する。
【0103】
非限定的な例として、下側コンタクトを製造するために以下の材料を使用することができる：ｎ＋型にドープされたＩｎＧａＡｓ又はｎ＋型にドープされたＩｎＡｌＡｓ又はｎ＋型にドープされたＩｎＰ。
【0104】
代替的に、下側コンタクトＣＯＮＴ＿ＩＮＦをＮ＋型にドープされた層のスタックを有する超格子ＳＲ＿ＩＮＦを使って製造することができる。下側コンタクトＣＯＮＴ＿ＩＮＦに使用される超格子は、本発明による超格子ＳＲ１（又はＳＲ２）の有効価電子帯上端Ｅｖｅｆｆより厳密に低い有効価電子帯上端Ｅｖｅｆｆ＿ｉｎｆを有する。下側コンタクトＣＯＮＴ＿ＩＮＦに使用される超格子は、図５ｂに示されるように、本発明による超格子ＳＲ１（又はＳＲ２）の有効バンドギャップＥｇｅｆｆより低いか、それと等しい有効バンドギャップＥｇｅｆｆ＿ｉｎｆをさらに有する。
【0105】
上側コンタクトＣＯＮＴ＿ＳＵＰを製造するために使用される第六の半導体ＳＣ６は、図５ｂに示されるように、本発明による超格子ＳＲ１（又はＳＲ２）の有効価電子帯上端Ｅｖｅｆｆより厳密に低い第六の価電子帯上端Ｅｖ６を有する。
【0106】
第六の半導体ＳＣ６は、図５ｂに示されるように、本発明による超格子ＳＲ１（又はＳＲ２）の有効伝導帯下端Ｅｃｅｆｆより厳密に高い第六の伝導帯下端Ｅｃ６をさらに有する。
【0107】
非限定的な例として、上側コンタクトを製造するために以下の材料を使用することができる：ｐ＋型にドープされたＩｎＧａＡｓ又はｐ＋型にドープされたＩｎＡｌＡｓ又はｐ＋型にドープされたＩｎＰ。
【0108】
代替的に、ｐ型にドープされた層のスタックを有する超格子ＳＲ＿ＳＵＰを使って上側コンタクトＣＯＮＴ＿ＳＵＰを製造することができる。上側コンタクトＣＯＮＴ＿ＳＵＰに使用される超格子は、本発明による超格子ＳＲ１（又はＳＲ２）の有効価電子帯上端Ｅｖｅｆｆより厳密に低い有効価電子帯上端Ｅｖｅｆｆ＿ｓｕｐを有する。上側コンタクトＣＯＮＴ＿ＳＵＰに使用される超格子は、図５ｂに示されているように、本発明による超格子ＳＲ１（又はＳＲ２）の有効伝導帯下端Ｅｃｅｆｆより厳密に高い有効伝導帯下端Ｅｃｅｆｆ＿ｓｕｐをさらに有する。
【0109】
画素の限界が、図１ｂに示されるようなドープ領域によって画定される場合、上側コンタクトＣＯＮＴ＿ＳＵＰを製造するために使用されるｐ型ドーパントは、第六の半導体ＳＣ６（又は超格子ＳＲ＿ＳＵＰ）との界面における吸収領域の体積の中に部分的に拡散し得る。この領域はそれゆえ、上側コンタクトＣＯＮＴ＿ＳＵＰの一部を形成すると考えられる。
【0110】
【0111】
図５ｃの画素Ｐｘｌは、前述の、図５ａに示される画素と同じ特性を有する。図５ｃの画素Ｐｘｌのスタックは、遷移構造Ｃ＿ｔｒａｎｓとして示される追加の構造の挿入において異なり、これは図５ｄに示されるように、平坦吸収構造と上側コンタクトＣＯＮＴ＿ＳＵＰとの間に閉じ込められる。
【0112】
遷移構造Ｃ＿ｔｒａｎｓは、図５ｄに示されるように、一方で本発明による第一の超格子ＳＲ１（又はＳＲ２）の有効伝導帯下端Ｅｃｅｆｆと他方で第六の伝導帯下端Ｅｃ６との間にある第七の伝導帯下端Ｅｃ７を有するｎ型にドープされた第７の半導体ＳＣ７で製作される。
【0113】
代替的に、上側コンタクトＣＯＮＴ＿ＳＵＰがｐ＋型にドープされた層の超格子を使って製造される場合を考えると、図５ｄに示されるように、第７の伝導帯下端Ｅｃ７は、一方で本発明による第一の超格子ＳＲ１（又はＳＲ２）の有効伝導帯下端Ｅｃｅｆｆと他方で上側コンタクトＣＯＮＴ＿ＳＵＰの超格子の有効伝導帯下端Ｅｃｅｆｆ＿ｓｕｐとの間に含まれる。
【0114】
ｐ型にドープされた第７の半導体ＳＣ７は、図５ｄに示されるように、一方で本発明による第一の超格子ＳＲ１（又はＳＲ２）の有効価電子帯上端Ｅｖｅｆｆと他方で第６の価電子帯上端Ｅｖ６との間に含まれる第７の価電子帯上端Ｅｖ７をさらに有する。
【0115】
代替的に、上側コンタクトＣＯＮＴ＿ＳＵＰがｐ＋型にドープされた層の超格子を使って製造される場合を考えると、第７の価電子帯上端Ｅｖ７は、一方で本発明による第一の超格子ＳＲ１（又はＳＲ２）の有効価電子帯上端Ｅｖｅｆｆと他方で上側コンタクトＣＯＮＴ＿ＳＵＰの超格子の有効価電子帯上端Ｅｖｅｆｆ＿ｓｕｐとの間に含まれる。
【0116】
寸法の観点から、遷移構造Ｃ＿ＴＲＡＮを、全体の厚さが１μｍ～３μｍの本発明による超格子の上に堆積された、３元合金Ｉｎ０．５３Ｇａ０．４７Ａｓ等のバルク半導体の１μｍ～３μｍの厚さのｎ－型にドープされた層の超格子を使って製造される層で製造することができる。
【0117】
図６は、複数の本発明による画素Ｐｘｌを含む赤外線を検出するための装置Ｄ１の断面図を示す。
【0118】
赤外線を検出するための装置Ｄ１は基板ＳＵＢ上に実装される。これは、行と列に配置された複数の画素により形成されるマトリクスアレイに基づく光学部分ＯＰＴと、光学部分ＯＰＴの各ピクセルの信号が個別に読み出されるようにする半導体基板上の読み出し集積回路ＲＯＩＣからなる電子部分を含むハイブリッド光電子システムの問題である。光電子システムに属する画素は、１つの光電気素子と、相互に接続された複数の受光素子を含み得る。
【0119】
代替的に、特定の用途のために、１つのピクセルＰｘｌを有する光学部分ＯＰＴを製造することが想定可能である。
【0120】
読み出し集積回路ＲＯＩＣは、シリコン基板上の複数のトランジスタ及び導電体、半導体、又は誘電体の薄層によってＣＭＯＳ技術（ＣＭＯＳは、相補型金属酸化膜半導体の略）で製造される。各画素Ｐｘｌは、画素Ｐｘｌの光検出構造により光励起された電荷キャリアにより生成される信号を読み出すための埋め込み型電極間に関連付けられる。
【0121】
結論として、上述の本発明により、ＳＷＩＲ領域の検出のための画素の平坦吸収構造の新規な超格子構造が提供される。本発明による超格子構造によって、２．１μｍを超える標的カットオフ波長を実現しながら、正の電気キャリア（正孔）の有効質量を減少させることができ、これによってＩｎＰ上の先行技術の解決策に対して検出器の量子効率が改善される。それに加えて、本発明による製造プロセス及び超格子材料の選択は、ＩｎＰ基板に基づく技術等、成熟した製造プロセスと両立できる。
【図1a】
【図1b】
【図1c】
【図1d】
【図1e】
【図2a】
【図2b】
【図3a】
【図3b】
【図4】
【図5a】
【図5b】
【図5c】
【図5d】
【図6】
【国際調査報告】