知財求人 - 知財ポータルサイト「IP Force」
▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-16
(54)【発明の名称】ＦＭＣＷチャープ帯域制御
(51)【国際特許分類】
G01S 13/34 20060101AFI20240109BHJP
【ＦＩ】
G01S13/34
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023540528
(86)(22)【出願日】2021-12-28
(85)【翻訳文提出日】2023-08-24
(86)【国際出願番号】 US2021065267
(87)【国際公開番号】W WO2022146954
(87)【国際公開日】2022-07-07
(31)【優先権主張番号】17/138,549
(32)【優先日】2020-12-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】カーティク サブライ
(72)【発明者】
【氏名】スリーキラン サマラ
(72)【発明者】
【氏名】インドゥ プラサパン
【テーマコード（参考）】
5J070
【Ｆターム（参考）】
5J070AB17
5J070AB21
5J070AB24
5J070AC02
5J070AC06
5J070AC11
5J070AF03
5J070AH31
(57)【要約】
記載される例において、周波数変調連続波（ＦＭＣＷ）シンセサイザ（２０８）が、制御エンジン（３０４）と位相ロックループ（３０２）（ＰＬＬ）とを含み、ＰＬＬが、分周器（３１０）と制御電圧生成器（ＣＶＧ）と電圧制御発振器ＶＣＯ（３３０）とを含む。分周器は、制御入力（３４０）に基づいてＶＣＯ出力周波数を変更する。ＣＶＧは、周波数基準（３０８）及び分周器出力に基づいて制御電圧（３２８）を生成する。ＶＣＯは、制御電圧（３２８）に応答して、ＶＣＯ出力周波数を有するＦＭＣＷ出力（３３６）を出力する。制御エンジン（３０４）は、ＶＣＯ出力周波数が、第１の時間から第２の時間まで第１の周波数であり、第２の時間から第３の時間まで第１のレートで変化し、第３の時間から第４の時間まで第１のレートとは異なる第２のレートで変化し、第４の時間から第５の時間まで第２の周波数であるように、制御入力（３４０）を生成する。
【特許請求の範囲】
【請求項1】
周波数変調連続波（ＦＭＣＷ）シンセサイザであって、位相ロックループ（ＰＬＬ）と、
制御エンジンと、
を含み、
前記ＰＬＬが、
制御入力と分周器入力と分周器出力とを含む分周器であって、前記制御入力に応答して、前記分周器入力によって受信された信号の周波数を改変するように構成される、前記分周器と、
制御電圧生成器（ＣＶＧ）であって、第１のＣＶＧ入力と第２のＣＶＧ入力と制御電圧出力とを含み、前記第１のＣＶＧ入力が周波数基準信号を受信するように適合され、前記第２のＣＶＧ入力が前記分周器出力に結合され、前記ＣＶＧが、前記第１のＣＶＧ入力及び前記第２のＣＶＧ入力に応答して制御電圧を生成するように構成される、前記ＣＶＧと、
電圧制御発振器（ＶＣＯ）であって、ＶＣＯ入力及びＶＣＯ出力を含み、前記ＶＣＯ入力が前記制御電圧出力に結合され、前記ＶＣＯ出力が前記分周器入力に結合され、前記ＶＣＯが、前記ＶＣＯ入力に応答してＦＭＣＷ出力周波数を有するＦＭＣＷ出力信号を出力するように構成される、前記ＶＣＯと、
を含み、
前記制御エンジンが、前記分周器の前記制御入力に結合される制御出力を含み、前記制御エンジンが、前記ＦＭＣＷ出力周波数が、
第１の時間から第２の時間まで第１のアイドル周波数であり、
前記第２の時間から第３の時間まで、特定された第１のレートで変化し、
前記第３の時間から第４の時間まで、特定された第２のレートで変化し、前記第１のレートが前記第２のレートとは異なり、
前記第４の時間から第５の時間まで第２のアイドル周波数である、
ように前記ＰＬＬを制御するように構成される、
ＦＭＣＷシンセサイザ。
【請求項2】
請求項１に記載のＦＭＣＷシンセサイザであって、更に、反射されたＦＭＣＷチャープを受け取るように適合される受信機であって、受信機出力を含む前記受信機と、
アナログ・デジタル変換器（ＡＤＣ）であって、ＡＤＣ入力及びＡＤＣ出力を含み、前記ＡＤＣ入力が前記受信機出力に結合され、前記ＡＤＣが、前記ＡＤＣ入力によって受信された信号をサンプリングし、前記サンプリングされた信号を出力するように構成される、前記ＡＤＣと、
前記ＡＤＣ出力に結合されるプロセッサ入力を含むプロセッサと、
送信機であって、送信機入力を含み、前記送信機入力によって受信された信号を送信するように構成され、前記ＶＣＯ出力に結合される送信機入力を含む、前記送信機と、
を含み、
前記プロセッサが、前記サンプリングされた信号が前記第２の時間と前記第３の時間との間にサンプリングされることに応答して、ターゲットオブジェクトの存在、距離、又は速度のうちの少なくとも１つを判定するように構成され、前記第３の時間と前記第４の時間との間の前記判定を行わないように構成される、
ＦＭＣＷシンセサイザ。
【請求項3】
請求項２に記載のＦＭＣＷシンセサイザであって、前記第２のレートの絶対値が前記第１のレートの絶対値よりも大きい、ＦＭＣＷシンセサイザ。
【請求項4】
請求項１に記載のＦＭＣＷシンセサイザであって、前記制御出力が、前記制御エンジンの第１の制御出力であり、
前記制御エンジンが、第２の制御出力及び第３の制御出力を含み、
前記ＣＶＧが、
チャージポンプ（ＣＰ）であって、ＣＰ制御入力及びＣＰ出力を含み、前記ＣＰ制御入力が前記第２の制御出力に結合され、前記ＣＰ出力の電流が前記ＣＰ制御入力に応答して変化するように構成される、前記ＣＰと、
フィルタ信号入力とフィルタ制御入力とフィルタ出力とを含むフィルタであって、前記フィルタ信号入力が前記ＣＰ出力に結合され、前記フィルタ制御入力フィルタが前記第３の制御出力に結合され、前記フィルタ出力が前記ＣＶＧ出力であり、前記フィルタの帯域幅が、前記フィルタ制御入力に応答して変化するように構成される、前記フィルタと、
を含む、ＦＭＣＷシンセサイザ。
【請求項5】
請求項４に記載のＦＭＣＷシンセサイザであって、前記制御エンジンが、前記第２の時間と前記第３の時間との間、前記フィルタの帯域幅を相対的に低くなるように制御するように構成され、
前記制御エンジンが、前記第３の時間と前記第４の時間との間、前記フィルタの帯域幅を相対的に高くなるように制御するように構成される、
ＦＭＣＷシンセサイザ。
【請求項6】
請求項５に記載のＦＭＣＷシンセサイザであって、前記フィルタが、前記フィルタの１つ又は複数のインピーダンスを変更することによって、前記フィルタの帯域幅を変更するように構成される、ＦＭＣＷシンセサイザ。
【請求項7】
請求項４に記載のＦＭＣＷシンセサイザであって、前記制御エンジンが、前記第２の時間と前記第３の時間との間、前記ＣＰ出力の電流を相対的に低くなるように制御するように構成され、
前記制御エンジンが、前記第３の時間と前記第４の時間との間、前記ＣＰ出力の電流を相対的に高くなるように制御するように構成される、
ＦＭＣＷシンセサイザ。
【請求項8】
請求項１に記載のＦＭＣＷシンセサイザであって、前記第１のレートが一定であり、前記第２のレートが一定である、ＦＭＣＷシンセサイザ。
【請求項9】
請求項１に記載のＦＭＣＷシンセサイザであって、前記制御出力が、前記制御エンジンの第１の制御出力であり、
前記制御エンジンが第２の制御出力を含み、
前記ＣＶＧが、前記第２の制御出力に結合されるＣＶＧ制御入力を含み、
前記ＣＶＧが、前記ＣＶＧ制御入力に応答して、前記制御電圧出力の電流を変化させるように構成され、
前記制御エンジンが、前記第２の時間と前記第３の時間との間、前記制御電圧出力の電流を相対的に低くなるように制御するように構成され、
前記制御エンジンが、前記第３の時間と前記第４の時間との間、前記制御電圧出力の電流を相対的に高くなるように制御するように構成される、
ＦＭＣＷシンセサイザ。
【請求項10】
請求項１に記載のＦＭＣＷシンセサイザであって、前記第１のＦＭＣＷアイドル周波数が、前記第２のＦＭＣＷアイドル周波数とは異なり、
前記制御エンジンが、前記ＦＭＣＷの出力周波数が、
前記第５の時間から第６の時間まで、又はその逆に、特定された第３のレートで変化し、
前記第６の時間から第７の時間まで、又はその逆に、特定された第４のレートで変化し、前記第３のレートが前記第４のレートとは異なり、
前記第７の時間から第８の時間まで、又はその逆に、第３のＦＭＣＷアイドル周波数であるように、前記ＰＬＬを制御するように構成される、
ＦＭＣＷシンセサイザ。
【請求項11】
請求項１に記載のＦＭＣＷシンセサイザであって、前記制御エンジンが、ＦＣＭＷチャープを生成するときと、ＦＭＣＷチャープを生成間のアイドル時間中との両方で位相ロックを維持するようにするように、前記ＰＬＬを制御するように構成される、ＦＭＣＷシンセサイザ。
【請求項12】
請求項１に記載のＦＭＣＷシンセサイザであって、時間順序が、前記第１の時間から始まり、次いで、前記第２の時間、次いで、前記第３の時間、次いで、前記第４の時間、次いで、前記第５の時間に続き、又は、前記第５の時間から始まり、次いで、前記第４の時間、次いで、前記第３の時間、次いで、前記第２の時間、次いで、前記第１の時間に続く、ＦＭＣＷシンセサイザ。
【請求項13】
請求項１に記載のＦＭＣＷシンセサイザであって、前記制御エンジンがフィードバック入力を含み、前記分周器出力が前記フィードバック入力に結合され、前記制御エンジンが、前記フィードバック入力に応答して前記ＰＬＬを制御する、ＦＭＣＷシンセサイザ。
【請求項14】
周波数変調連続波（ＦＭＣＷ）データシステムであって、反射されたＦＭＣＷチャープを受け取るように適合され、受信機出力を含む受信機、
ＦＭＣＷシンセサイザであって、
ＦＭＣＷシンセサイザ出力と、
制御入力と前記ＦＭＣＷシンセサイザ出力に結合されるＰＬＬ出力とを含み、前記制御入力に応答して或るＦＭＣＷ出力周波数を有するＦＭＣＷ信号を出力するように構成される、位相ロックループ（ＰＬＬ）と、
フィードバック入力及び制御出力を含む制御エンジンであって、前記フィードバック入力が前記ＦＭＣＷシンセサイザ出力に結合され、前記制御出力が前記制御入力に結合され、前記制御エンジンが、前記ＦＭＣＷ出力周波数が、
第１の時間から第２の時間まで第１のＦＭＣＷアイドル周波数であり、
前記第２の時間から第３の時間まで、特定された第１のレートで変化し、
前記第３の時間から第４の時間まで、特定された第２のレートで変化し、前記第１のレートが前記第２のレートとは異なり、
前記第４の時間から第５の時間まで第２のＦＭＣＷアイドル周波数である、
ように、前記フィードバック入力に応答して前記ＰＬＬを制御するように構成される、前記制御エンジンと、
を含む、前記ＦＭＣＷシンセサイザ、
第１のミキサ入力と第２のミキサ入力とミキサ出力とを含むミキサであって、前記第１のミキサ入力が前記受信機出力に結合され、前記第２のミキサ入力が前記周波数シンセサイザ出力に結合され、前記ミキサが、前記第１のミキサ入力及び前記第２のミキサ入力に応答してミキサ出力信号を生成するように構成される、前記ミキサ、
アナログ・デジタル変換器（ＡＤＣ）であって、ＡＤＣ入力及びＡＤＣ出力を含み、前記ＡＤＣ入力が前記ミキサ出力に結合され、前記ＡＤＣが、前記ＡＤＣ入力によって受信された信号をサンプリングし、前記サンプリングされた信号を出力するように構成される、前記ＡＤＣ、
前記ＡＤＣ出力に結合されるプロセッサ入力を含むプロセッサであって、前記プロセッサが、前記第２の時間と前記第３の時間との間にサンプリングされた前記サンプリングされた信号に応答して、ターゲットオブジェクトの存在、距離、又が、速度のうちの少なくとも１つを判定するように構成され、前記第３の時間と前記第４の時間との間の判定アクションを行わないように構成される、前記プロセッサ、及び
送信機入力を含む送信機であって、前記送信機入力によって受信された信号を送信するように構成され、前記送信機入力が前記ＦＭＣＷシンセサイザ出力に結合される、前記信機、
を含む、ＦＭＣＷデータシステム。
【請求項15】
請求項１４に記載のＦＭＣＷレーダシステムであって、前記第２のレートの絶対値が前記第１のレートの絶対値よりも大きい、ＦＭＣＷレーダシステム。
【請求項16】
請求項１４に記載のＦＭＣＷレーダシステムであって、前記制御エンジンが、ＦＣＭＷチャープを生成するときと、ＦＭＣＷチャープの生成間のアイドル時間中との両方で位相ロックを維持するように前記ＰＬＬを制御するように構成される、ＦＭＣＷレーダシステム。
【請求項17】
請求項１４に記載のＦＭＣＷレーダシステムであって、前記制御エンジンが、前記ＰＬＬを、ＦＭＣＷチャープの生成間のアイドル時間中の前記ＰＬＬのフィルタのフィルタ帯域幅を増大させ、
ＦＭＣＷチャープの生成の間、前記ＰＬＬのフィルタの前記フィルタの前記帯域幅を低くし、
ＦＭＣＷチャープの生成間のアイドル時間の間、前記ＰＬＬの電圧制御発振器（ＶＣＯ）の制御電圧の電流を増大させ、
ＦＭＣＷチャープの生成の間、前記ＰＬＬの前記ＶＣＯの前記制御電圧の前記電流を低くする、
ように制御するように構成される、
ＦＭＣＷレーダシステム。
【請求項18】
周波数変調連続波（ＦＭＣＷ）レーダを動作させるための方法であって、受信機によりＦＭＣＷチャープ反射信号を受信することと、
ＦＭＣＷシンセサイザを用いて、ＦＭＣＷシンセサイザ出力周波数でＦＭＣＷシンセサイザ信号を生成することであって、前記ＦＭＣＷシンセサイザ出力周波数が、
第１の時間から第２の時間まで第１のＦＭＣＷアイドル周波数であり、
前記第２の時間から第３の時間まで、特定された第１のレートで変化し、
前記第３の時間から第４の時間まで、特定された第２のレートで変化し、前記第１のレートが前記第２のレートとは異なり、
前記第４の時間から第５の時間まで第２のＦＭＣＷアイドル周波数である、前記ＦＭＣＷシンセサイザ信号を生成することと、
ミキサを用いて、前記ＦＭＣＷチャープ反射信号及び前記ＦＭＣＷシンセサイザ信号を混合してミキサ出力を生成することと、
アナログ・デジタルコンバータ（ＡＤＣ）を用いて前記ミキサ出力をサンプリングすることと、
送信機を用いて、前記ＦＭＣＷシンセサイザ信号を送信することと、
を含む、方法。
【請求項19】
請求項１８に記載の方法であって、前記第２の時間と前記第３の時間との間、前記ＦＭＣＷシンセサイザの位相ロックループ（ＰＬＬ）のフィルタの帯域幅を相対的に低くすることと、
前記第３の時間と前記第４の時間の間、前記ＦＭＣＷシンセサイザの前記ＰＬＬのフィルタの前記帯域幅を相対的に高くすることと、
を更に含む、方法。
【請求項20】
請求項１８に記載の方法であって、前記第２の時間と前記第３の時間の間、前記ＦＭＣＷシンセサイザの位相ロックループ（ＰＬＬ）のチャージポンプの出力の電流を相対的に低くすることと、
前記第３の時間と前記第４の時間との間、前記ＦＭＣＷシンセサイザの前記ＰＬＬの前記チャージポンプの前記出力の電流を相対的に高くすることと、
を更に含む、方法。
【請求項21】
請求項１８に記載の方法であって、前記第１のＦＭＣＷアイドル周波数が前記第２のＦＭＣＷアイドル周波数とは異なり、
前記ＦＭＣＷシンセサイザを用いて前記ＦＭＣＷシンセサイザ信号を生成することを更に含み、
前記ＦＭＣＷシンセサイザ出力周波数が、
前記第５の時間と第６の時間との間、特定された第３のレートで変化し、
前記第６の時間と第７の時間との間、特定された第４のレートで変化し、前記第３のレートが前記第４のレートとは異なり、
前記第７の時間と第８の時間との間、第３のＦＭＣＷアイドル周波数である、
方法。
【請求項22】
請求項１８に記載の方法であって、前記ＦＣＭＷチャープを生成するときと、ＦＭＣＷチャープの生成間のアイドル時間の間との両方で、前記ＦＭＣＷシンセサイザの位相ロックループ（ＰＬＬ）を用いて、位相同期を維持することを更に含む、方法。
【請求項23】
請求項１８に記載の方法であって、時間順序が前記第１の時間から始まり、次いで、前記第２の時間に続き、次いで、前記第３の時間、次いで、前記第４の時間、次いで、前記第５の時間となるか、或いは、前記第５の時間から始まり、次いで、前記第４の時間、次いで、前記第３の時間、次いで、前記第２の時間、次いで、前記第１の時間となる、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は概して、周波数変調連続波（ＦＭＣＷ）レーダに関し、より詳細には、ＦＭＣＷチャープ波形の正確な生成に関する。
【背景技術】
【0002】
従来技術の高速ＦＭＣＷレーダシステムはＦＭＣＷシンセサイザを含み、ＦＭＣＷシンセサイザはチャープ信号を生成し、チャープ信号は、処理（例えば、位相シフト、増幅）されて、送信される。ＦＭＣＷレーダシステムが、送信されたチャープ信号の反射を或るオブジェクトから受信する場合、ＦＭＣＷレーダシステムは、これらの信号を処理し、そのオブジェクトまでの距離、速度、及び距離を判定することができる。各チャープ信号は、一定時間期間にわたって周波数がスルーアップ及びダウンする。
【0003】
図１は、従来技術のＦＭＣＷシンセサイザによって生成された従来技術のＦＭＣＷ信号１００の例示の図を示し、縦軸は周波数であり、横軸は時間である。図１はまた、縦軸が制御信号であり横軸が時間である、対応する制御タイミング図１０２を示す。制御タイミング図１０２は、複数の制御信号１０４（制御ワードと称されることがある）を示し、開始パルスは、様々な時間（ｔ０、ｔ１など）に生じる垂直線として表される対応する制御信号１０４に対してアクションを開始する。各制御信号１０４は、開始周波数（図１における例示の制御信号１０４の各々におけるＦ０）と、後続のチャープ周波数（図１における例示の制御信号１０４における０又はｓ１）を生成するための勾配とを含む、対応する数の対を有する。勾配は、単位時間当たりの周波数の変化、例えば、ΔＨｚ／ｓに対応する。
【0004】
間隔ｔ０～ｔ１は、ＦＭＣＷチャープが送信されない期間であるアイドル時間１０６である。このアイドル時間は、制御信号１０４（Ｆ０，０）がＦＭＣＷシンセサイザに勾配０の周波数Ｆ０を生成させ、周波数Ｆ０１１０を有する一定のトーンを生成させる時間ｔ０に始まる。時間ｔ１～ｔ２は、ＦＭＣＷチャープ１０８の生成及び送信に対応する。時間ｔ１において、制御信号１０４（Ｆ０、ｓ１）は、ＦＭＣＷシンセサイザ１０８に周波数Ｆ０で開始するように指示し、出力周波数１１２を勾配ｓ１でより高くスルーし、ＦＭＣＷチャープ１０８を生成する。時間ｔ２において、ＦＭＣＷチャープ１０８は、周波数Ｆ１（ＦＭＣＷチャープ１０８の最大周波数１１４）に達している。ＦＭＣＷチャープ１０８Ｆ１の最大周波数１１４は、開始周波数Ｆ０に、ＦＭＣＷチャープ１０８の勾配にＦＭＣＷチャープ１０８の持続時間を乗じたものを加えたものに対応し、これは、Ｆ１＝Ｆ０＋ｓ１×（ｔ２－ｔ１）として表すことができる。
【0005】
間隔ｔ２～ｔ３は、アイドル時間１０６に対応する。時間ｔ２における制御信号１０４（Ｆ０，０）は、ＦＭＣＷシンセサイザに、従来の鋸歯状パターンをもたし得る意図される波形１１６を用いて、その出力を周波数Ｆ０に直接変化させようと試みさせる。しかしながら、周波数のこの分離性の変化の結果は、ターゲットとされる新しい開始周波数Ｆ０を超える意図しないオーバーシュート１２０を含む実際の波形１１８をもたらし得る。こういったオーバーシュートは、ＦＭＣＷ信号１００が安定する前、及び次のＦＭＣＷチャープ１０８の生成を可能にする前の、付加的な再整定時間をもたらし得る。低減されたＦＭＣＷチャープ１０８レートは、収集され得るデータサンプルの数を低減し、ＦＭＣＷレーダシステムの精度を低下させる。幾つかのＦＭＣＷレーダは、ターゲットの存在、レンジ、及び速度を判定するために、整定時間の間、レーダデータサンプルを収集しないか、又は、整定時間の間、収集されたデータサンプルを用いない。
【0006】
幾つかの例において、ＦＭＣＷレーダシステムは、割り当てられた帯域幅内で動作し、周波数オーバーシュート１２０によって、ＦＭＣＷ信号が、割り当てられた帯域幅を超える可能性がある。幾つかの例において、いかなるオーバーシュート１２０も、割り当てられた帯域幅内に留まるように、Ｆ０及びＦ１が選択される。しかしながら、これはＦＭＣＷレーダシステムの精度を低減し得る。というのも、ＦＭＣＷレーダシステムの精度は、送信されるＦＭＣＷチャープ１０８の帯域幅に比例するためである。幾つかの例において、レーダシステム電力増幅器は、アイドル時間１０６の間の送信を防止するためにオフにされる。しかしながら、これは、ＦＭＣＷレーダシステム受信機において付加的な再整定時間をもたらす可能性がある。というのも、それが、信号を受信しないことと信号を受信することとの間で遷移し、受信機精度は、再整定の間、低減され得るためである。また、ＦＭＣＷレーダシステム電力増幅器１１８をオフ及びオンにすることは、ＦＭＣＷシンセサイザにおける付加的な再整定時間をもたらし得る。これは、電力増幅器状態遷移が、ＦＭＣＷシンセサイザによって生成された周波数をプルするためである。
【発明の概要】
【0007】
記載される例において、周波数変調連続波（ＦＭＣＷ）シンセサイザが、制御エンジンと、位相ロックループ（ＰＬＬ）とを含み、ＰＬＬは、分周器と、制御電圧生成器（ＣＶＧ）と、電圧制御発振器（ＶＣＯ）とを含む。分周器は、制御入力に基づいてＶＣＯ出力周波数を変更する。ＣＶＧは、周波数基準及び分周器出力に基づいて制御電圧を生成する。ＶＣＯは、制御電圧に応答して、ＶＣＯ出力周波数を有するＦＭＣＷ出力を出力する。制御エンジンは、ＶＣＯ出力周波数が、第１の時間から第２の時間まで第１の周波数であり、第２の時間から第３の時間まで第１のレートで変化し、第３の時間から第４の時間まで第１のレートとは異なる第２のレートで変化し、第４の時間から第５の時間まで第２の周波数であるように、制御入力を生成する。
【図面の簡単な説明】
【0008】
【図1】従来技術のＦＭＣＷシンセサイザによって生成されたＦＭＣＷ信号例示の図、及び対応する制御タイミング図を示す。
【0009】
【図2】ＦＭＣＷレーダシステムの例示の機能ブロックレイアウトを示す。
【0010】
【0011】
【0012】
【0013】
【図6】ＦＭＣＷ信号を生成するためのプロセスの例を示す。
【0014】
【発明を実施するための形態】
【0015】
図２は、従来技術のＦＭＣＷレーダシステム２００の例示の機能ブロックレイアウトを示しており、これは当該技術分野で知られている特定の特性を有するが、システムは、本明細書の教示によって更に改善される。システム２００は、受信機（ＲＸ）２０２を含み、受信機２０２は、信号を受信し、低雑音増幅器（ＬＮＡ）２０４に出力する。受信機２０２は、距離、速度、及びレンジなどの情報の判定を可能にするために、複数の受信機センサを含むことができる。ＬＮＡ２０４は、ミキサ２０６に出力する。ＦＭＣＷシンセサイザ２０８が、（例えば、オブジェクト検出及びレンジ把握のために）送信されるべきＦＭＣＷチャープを生成する。ＦＭＣＷシンセサイザ２０８は、ＦＭＣＷチャープをミキサ２０６及び位相シフトブロック２１０に出力する。ミキサ２０６は、ＬＮＡ２０４からの増幅された受信信号と、ＦＭＣＷシンセサイザ２０８からのチャープとを混合し、バンドパスフィルタ／可変利得増幅器（ＢＰＦ／ＶＧＡ）２１２に出力する。ＢＰＦ／ＶＧＡ２１２は、アナログ・デジタルコンバータ（ＡＤＣ）２１４に出力し、ＡＤＣ２１４は、デジタル信号プロセッサ（ＤＳＰ）２１６又は他の解析構成要素に出力する。位相シフトブロック２１０は、位相シフトされたＦＭＣＷチャープを電力増幅器（ＰＡ）１１８に出力し、ＰＡ１１８は送信機（ＴＸ）２２０に出力する。
【0016】
図２のシステム２００において、送信機２２０は、増幅され、位相シフトされたＦＭＣＷチャープ２２２を送信し、これは、送信されたＦＭＣＷチャープ２２２のレンジ２２４のオブジェクトから反射され得る。（ＦＭＣＷレーダシステム２００などのＦＭＣＷレーダのレンジは、例えば、送信された信号の変調周波数、送信された信号におけるチャープの単位時間当たりの周波数変化、即ち、送信された信号におけるチャープの「勾配」又は「スルー」、ＢＰＦの帯域幅、及びＡＤＣサンプリングレートに依存する。）反射されたＦＭＣＷ信号２２４は、受信機２０２によって受信される。ＤＳＰ２１６は、距離、方向、及び速度などの、レンジ２２４内のオブジェクトに関する情報を判定するために用いられ得る。
【0017】
図３は、図２のＦＭＣＷシンセサイザ２０８の例示の機能ブロックレイアウトを示す。ＦＭＣＷシンセサイザ２０８は、位相ロックループ（ＰＬＬ）３０２と、タイミング及び制御エンジン３０４とを含む。ＰＬＬ３０２において、位相周波数検出器（ＰＦＤ）３０６が、周波数基準３０８を基準周波数Ｆｒｅｆにおいて入力として受け取り、分周器３１０の出力も入力として受け取る。ＰＦＤ３０６は、ＵＰ及びＤＮ（ダウン）制御信号をチャージポンプ（ＣＰ）３１２に出力する。ＣＰ３１２は、フィルタリングされた制御信号ＶＣＴＲＬ３２８を生成するフィルタ３１４に制御信号を出力する。
【0018】
フィルタ３１４は、第１の抵抗ＲＦを有する第１の抵抗器３１６と、第２の抵抗Ｒｚを有する第２の抵抗器３１８と、第３の抵抗ＲＦを有する第３の抵抗器３２０と、第１の静電容量Ｃｚを有する第１のコンデンサ３２２と、第２の静電容量ＣＦを有する第２のコンデンサ３２４と、第３の静電容量ＣＦを有する第３のコンデンサ３２６とを含む。チャージポンプ３１２の出力は、第１の抵抗器３１６の第１の極と第２の抵抗器３１８の第１の極とに接続される。第２の抵抗器３１８の第２の極が、第１のコンデンサ３２２の第１のプレートに接続される。第１の抵抗器３１６の第２の極が、第３の抵抗器３２０の第１の極と第２のコンデンサ３２４の第１のプレートとに接続される。第３の抵抗器の第２の極が、フィルタリングされた制御信号ＶＣＴＲＬ３２８をフィルタ３１４から電圧制御発振器（ＶＣＯ）３３０に出力するように接続され、第３のコンデンサ３２６の第１のプレートにも接続される。接地電圧などの基準電圧ＧＲＮＤの基準ノード３３２が、第１のコンデンサ３２２の第２のプレート、第２のコンデンサ３２４の第２のプレート、及び第３のコンデンサ３２６の第２のプレートに接続される。
【0019】
ＶＣＯ３３０はバッファ（ＢＵＦ）３３４に出力し、バッファ（ＢＵＦ）３３４は、ＦＭＣＷシンセサイザ２０８から周波数Ｆ０でＦＭＣＷ出力信号３３６を出力する。また、バッファ３３４はＦＭＣＷ出力信号３３６を分周器３１０に出力する。分周器３１０は、（上述したように）ＰＦＤ３０６に及びデジタルランプ生成器３３８に出力する。デジタルランプ生成器３３８は、タイミング及び制御装置３０４からタイミング及び制御信号３４０を受け取るように接続される。タイミング及び制御信号３４０は、例えば、開始周波数、勾配、及び（開始周波数及び勾配に基づいて実行を開始するための）開始パルスを含み得る。タイミング及び制御エンジン３０４は、低速タイミング及び制御エンジンとし得る。タイミング及び制御エンジン３０４はまた、基準周波数Ｆｒｅｆに対して固定の周波数関係にあるクロック（図示せず）によってクロックされ得る。例えば、タイミング及び制御エンジン３０４は４０ＭＨｚクロックによってクロックされ得、Ｆｒｅｆは９００ＭＨｚに等しい。
【0020】
デジタルランプ生成器３３８は、分周器３１０、ＣＰ３１２、及びフィルタ３１４に接続されている。デジタルランプ生成器３３８からＣＰ３１２及びフィルタ３１４への接続は、明確にするために単一の線として示されているが、別個の線を介して送信される別個の信号に対応することができる。
【0021】
分周器３１０はＦＭＣＷ出力信号３３６を数Ｎで分周し、周波数Ｆ０／Ｎの信号を出力する。ＰＦＤ３０６は基準周波数Ｆｒｅｆと分周器出力周波数Ｆ０／Ｎとを比較し、ＵＰ及びＤＮ制御信号を出力してこれら２つの周波数を等しくする。従って、Ｆ０=Ｎ×Ｆｒｅｆとなる。デジタルランプ生成器３３８は、Ｎの値を制御することによってＦＭＣＷ出力信号３３６の周波数を制御する分周器３１０に信号を出力する。分周器３１０によってチャージポンプ３１２及びフィルタ３１４に出力される制御信号は、図４及び図５に関して更に説明される。
【0022】
図４は、図３のＦＭＣＷシンセサイザ２０８によって生成されるＦＭＣＷ信号、並びに、対応する制御タイミング図４０２の例示の図を示す。制御タイミング図４０２は、複数の制御信号４０４（制御ワードと称されることがある）を示し、様々な時間（ｔ０、ｔ１など）に生じる垂直線として表される対応する制御信号４０４に対してアクションを開始するための開始パルスを含む。制御信号４０４は、タイミング及び制御エンジン３０４によって生成され、デジタルランプ生成器３３８は、制御信号４０４を用いて分周器３１０を制御する。分周器３１０は、デジタルランプ生成器３３８による制御に応答してＮを調整し、それに従ってＦＭＣＷ信号４００（ＦＭＣＷ出力信号３３６に対応して）を変化させる。上記で説明したように、ＦＭＣＷ出力周波数はＮ×Ｆｒｅｆに等しい。各制御信号４０４は、開始周波数（図４における例示の制御信号４０４のＦ０又はＦ１）と、後続のチャープ周波数（図４における例示の制御信号４０４の０、ｓ１、又はｓ２）を生成するための勾配とを含む、対応する数の対を有する。勾配は、単位時間当たりの周波数の変化、例えば、ΔＨｚ／ｓに対応する。
【0023】
間隔ｔ０～ｔ１は、ＦＭＣＷチャープが送信されない期間であるアイドル時間４０６である。時間ｔ0において、制御信号４０４（Ｆ０，０）は、ＦＭＣＷシンセサイザ２０８に勾配がゼロの周波数Ｆ０を生成させ、周波数Ｆ０４１０で一定のトーンを生成する。時間ｔ１～ｔ２は、ＦＭＣＷチャープ４０８の生成及び送信に対応する。時間ｔ１において、制御信号４０４（Ｆ０、ｓ１）は、ＦＭＣＷシンセサイザ２０８に周波数Ｆ０で開始するように指示し、勾配ｓ１で出力周波数４１２をより高くスルー（ｓｌｅｗ）して、ＦＭＣＷチャープ４０８を生成する。時間ｔ２において、ＦＭＣＷチャープ４０８は周波数Ｆ１（ＦＭＣＷチャープ４０８の最大周波数４１４）に達している。ＦＭＣＷチャープ４０８Ｆ１の最大周波数４１４は、ＦＭＣＷチャープ４０８の勾配にＦＭＣＷチャープ４０８の持続時間を乗じたものを開始周波数Ｆ０に加えたものに対応し、これは、Ｆ１＝Ｆ０＋ｓ１×（ｔ２－ｔ１）として表すことができる。
【0024】
タイミング及び制御エンジン３０４は、示したようにＦ１を計算することができ、Ｆ１、Ｆ０、及びランプダウン期間Ｔｄｏｗｎ４２０に基づいてｓ２を計算することができ、ここで、Ｔｄｏｗｎは、ＦＭＣＷチャープ４０８がその最大周波数４１４からＦ０まで下方にスルーするための時間期間である。従って、Ｔｄｏｗｎ４２０を選択することができる。例えば、Ｔｄｏｗｎ４２０が選択され得、Ｆ０、Ｆ１、及びＴｄｏｗｎに基づいてｓ２が計算され得、サイクルスリップ：ｓ２=（Ｆ０－Ｆ１）／Ｔｄｏｗｎを回避することができる。サイクルスリップは、周波数基準３０８に対するサイクル分のスリップであり、ＰＬＬ３０２における位相ロックの損失に対応する。サイクルスリップは、ＰＬＬ３０２が許容できるよりも高い勾配ｓ２によって引き起こされ得る。
【0025】
間隔ｔ２～ｔ４はアイドル時間４０６に対応する。理想的な鋸歯状パターンは、チャープ開始周波数Ｆ０へのゼロ時間リターン４１６を含む。しかしながら、チャープ開始周波数Ｆ０に戻るときのオーバーシュートを回避するために、時間ｔ２における制御信号４０４（Ｆ１、ｓ２）は、ＦＭＣＷシンセサイザ２０８を、周波数Ｆ１で開始させ、出力周波数４１８を線形勾配ｓ２でより低くスルーさせる。これにより、ｔ２からｔ３までの時間間隔である、制御された時間期間Ｔｄｏｗｎ４２０にわたって、出力周波数がチャープスタート周波数Ｆ０に戻る。例えば、ｓ１は１００ＭＨｚ／マイクロ秒とすることができ、ｓ２は１０００ＭＨｚ／マイクロ秒とすることができ、より高いＦＭＣＷチャープ４０８反復周波数を可能にし、従って、ＦＭＣＷチャープ波形の反復のためのより短い期間を可能にする。ＦＭＣＷチャープ波形は、アイドル時間４０６にＦＭＣＷチャープ４０８を加えたものに対応する。従って、ＦＭＣＷチャープ波形の反復期間は、ｔ０からｔ２までの期間、及びｔ２からｔ５までの期間（それぞれ、２つの別個のＦＭＣＷチャープ４０８の期間）に対応する。反復周波数は、反復期間の逆数である。
【0026】
図４のＦＭＣＷ信号４００は、鋸歯状の信号を示す。逆方向鋸歯状のＦＭＣＷ信号を用いることもでき、そのような逆方向鋸歯状の信号もＦＭＣＷ信号４００に対応することができるが、制御信号４０４の時間順序が逆方向になることも企図される。従って、ＦＭＣＷ信号４００が、図４に示されるように生成され得、制御信号に応答して生成される信号に対応する時間間隔は、ｔ０～ｔ１、ｔ１～ｔ２、ｔ２～ｔ３、ｔ３～ｔ４、ｔ４～ｔ５、及びｔ５～ｔ６であり、又はその逆であり、ｔ６～ｔ５、ｔ５～ｔ４、ｔ４～ｔ３、ｔ３～ｔ２、ｔ２～ｔ１、及びｔ１～ｔ０の時間期間に対応する。
【0027】
図３のデジタルランプ生成器３３８は、勾配ｓ２の急峻度の絶対値を増大させることに相当する時間間隔ｔ２～ｔ３を短くするために、ＣＰ３１２を制御して、増大した電流をフィルタ３１４に流すことができる。例えば、フィルタ３１４に供給される電流は、チャージポンプ３１２に供給される電流を、時間間隔ｔ１～ｔ２の間に用いられるよりも高い値に増加させることによって、増加させることができる。これは、ＶＣＯ３３０及びＰＬＬ３０２が、ＰＬＬ３０２が、ロックを失うことなく、従ってサイクルスリップをもたらすことなく、出力周波数をより迅速に正確に変更することを可能にする。
【0028】
時間間隔ｔ２～ｔ３を短縮するために、デジタルランプ生成器３３８はまた、フィルタ３１４の帯域幅を増加させてフィルタ３１４の反応レートを増加させ、ＶＣＴＲＬ３２８の変化率を増加させるために、フィルタ３１４の抵抗器３１６、３１８、３２０又はコンデンサ３２２、３２４、３２６のうちの１つ又は複数を制御することができる。フィルタ３１４の帯域幅は、例えば、ＦＭＣＷチャープ４０８の生成の間に用いられる帯域幅の１０倍に増加させることができる。従って、デジタルランプ生成器３３８は、フィルタ３１４の帯域幅を変更するために、ＲＦ、ＲＺ、ＣＦ、及びＣｚのうちの１つ、幾つか、又はすべて（そのうちの幾つか又はすべてがプログラム可能であり得る）を制御し得る。フィルタ３１４の帯域幅を増大させることは、ＦＭＣＷシンセサイザ出力３３６における位相ノイズを増大させるが、ＦＭＣＷシンセサイザ出力３３６のチャープ開始周波数Ｆ０へのより速い再整定を可能にする。逆に、フィルタ３１４の帯域幅を下げることは、ＦＭＣＷシンセサイザ出力３３６における位相ノイズを低減する。従って、フィルタ３１４の帯域幅は、周波数ランプダウン期間（図４に示されるそれぞれのランプダウン期間における間隔ｔ２～ｔ３、及び間隔ｔ５～ｔ６に対応するＴｄｏｗｎ４２０）の後に低減され得る。フィルタ３１４の帯域幅は、アイドル時間４０６の残りの間及びＦＭＣＷチャープ４０８の間に低減されて、ＦＭＣＷシンセサイザ出力３３６における位相ノイズを低減することができる。
【0029】
幾つかの例において、図２のＡＤＣ２１４が分析のためにデータをサンプリングしていないとき、アイドル時間４０６は「浪費される」時間と見なすことができる。図２のＡＤＣ２１４は、ＦＭＣＷチャープ４０８の間、データをサンプリングする（従って、データは受信機２０２によって受け取られる）。増加したフィルタ３１４の帯域幅からの増加したフィルタノイズは、Ｔｄｏｗｎ４２０の間、許容されてアイドル時間４０６を低減することができる。
【0030】
ｓ２、ＣＰ３１２の増加した電流、及びフィルタ３１４の増加した帯域幅は、Ｔｄｏｗｎ４２０の間を含むアイドル時間４０６の間、ＰＬＬ３０２をロック状態に保つように選択され、ＶＣＯ３３０の周波数制御の精度を増加させ、周波数オーバーシュートを回避する。また、ｓ２、ＣＰ３１２の増加された電流、及びフィルタ３１４の増加された帯域幅は、時間間隔ｔ２～ｔ３、従って、周波数Ｆ１から周波数Ｆ０に遷移する時間を短縮するように選択され得る。
【0031】
図５は、図３のＦＭＣＷシンセサイザ２０８によって生成されるＦＭＣＷ信号５００、及び対応する制御タイミング図５０２の例示の図を示す。ＦＭＣＷ信号５００は、図４のＦＭＣＷ信号４００と同様に生成される。しかしながら、図５のＦＭＣＷ信号５００は、図３のＦＭＣＷシンセサイザ２０８が、複数の異なる周波数（例えば、Ｆ０、Ｆ２）で開始し、複数の異なる周波数（例えば、Ｆ１、Ｆ３）で終了するＦＭＣＷチャープ５０８ａ、５０８ｂを含むオーバーシュートなしに、ＦＭＣＷ出力信号３３６を生成し得ることを示し、複数の異なる対応する勾配（例えば、ＦＭＣＷチャープ５０８ａ、５０８ｂの間のｓ１及びｓ３、並びに、ランプダウン期間Ｔｄｏｗｎ１５１６及びＴｄｏｗｎ２５２８の間のｓ２及びｓ４）を含む。
【0032】
間隔ｔ０～ｔ１は第１のアイドル時間５０６ａである。時間ｔ０において、タイミング及び制御エンジン３０４は、ＰＬＬ３０２に制御信号５０４を送って、一定の周波数５１０Ｆ０（開始周波数Ｆ０、勾配ゼロ）を有するＦＭＣＷシンセサイザ出力３３６を生成するように命令する。
【0033】
間隔ｔ１～ｔ２は第１のＦＭＣＷチャープ５０８ａである。時間ｔ１において、図３のＰＬＬ３０２は、周波数Ｆ０で始まり、勾配ｓ１で増加する出力周波数５１２をスルーするように指示される。時間ｔ２において、ＦＭＣＷチャープ５０８ａは最大周波数５１４、Ｆ１に達する。図４に関して上述したように、タイミング及び制御エンジン３０４は、Ｆ０、ｔ１、及びｔ２を用いて、Ｆ１を計算することができる。
【0034】
間隔ｔ２～ｔ４は第２のアイドル時間５０６ｂである。間隔ｔ２～ｔ３は、ランプダウン期間Ｔｄｏｗｎ１５１６にわたる第１ランプダウン５１８である。間隔ｔ２～ｔ3の間、ＦＭＣＷシンセサイザ出力周波数は、周波数Ｆ１から周波数Ｆ２まで、勾配ｓ２でランプダウン５１８する。図４に関して上述したように、タイミング及び制御エンジン３０４は、ＣＰ３１２を制御してその出力電流を増加させ、フィルタ３１４を制御してその帯域幅を増加させ、その結果、ランプダウン５１８の勾配ｓ２を勾配ｓ１より急勾配にすることができ、Ｔｄｏｗｎ１５１６を短縮する。また、勾配ｓ２は、Ｆ１、Ｆ２、Ｔｄｏｗｎ１５１６：ｓ２＝（Ｆ２－Ｆ１）／Ｔｄｏｗｎ１に基づいて計算することができる。時間ｔ3において、ＦＭＣＷシンセサイザ出力３３６は、一定の周波数５２０Ｆ２に設定され、従って、周波数Ｆ２は勾配がゼロである。
【0035】
間隔ｔ４～ｔ５は第２のＦＭＣＷチャープ５０８ｂである。時間ｔ４において、ＰＬＬ３０２は、周波数Ｆ２で始まり、勾配ｓ3で増加する出力周波数５２２をスルーするように命令される。時間ｔ５において、ＦＭＣＷチャープ５０８ｂは最大周波数５２４、Ｆ3に達する。図４に関して上述したように、タイミング及び制御エンジン３０４は、Ｆ２、ｔ４、及びｔ５を用いて、Ｆ3を計算することができる。
【0036】
時間ｔ５は第３のアイドル時間５０６ｃの開始である（第３のＦＭＣＷチャープの開始に対応する第３のアイドル時間５０６ｃの終了は、図示されていない）。間隔ｔ５～ｔ6は、持続時間Ｔｄｏｗｎ２５２８にわたる第２のランプダウン５２６である。間隔ｔ５～ｔ6の間、ＦＭＣＷシンセサイザ出力周波数は、周波数Ｆ3から周波数Ｆ4へ、勾配ｓ4でランプダウン５２６する。図４に関して上述したように、タイミング及び制御エンジン３０４は、ＣＰ３１２を制御してその出力電流を増加させ、フィルタ３１４を制御してその帯域幅を増加させ、その結果、ランプダウン５２６の勾配ｓ４を勾配ｓ３より急勾配にすることができ、Ｔｄｏｗｎ２５２８を短縮する。また、勾配ｓ４は、Ｆ３、Ｆ４、Ｔｄｏｗｎ２５１６：ｓ４=（Ｆ４－Ｆ３）／Ｔｄｏｗｎ２に基づいて計算され得る。時間ｔ６において、ＦＭＣＷシンセサイザ出力３３６は、一定の周波数５３０Ｆ４に設定され、従って、周波数Ｆ４は勾配がゼロである。
【0037】
図６は、図２のＦＭＣＷレーダシステム２００を動作させるための例示のプロセス６００を示す。工程６０２において、送信機２２０はＦＭＣＷシンセサイザ信号を送信する。工程６０４において、受信機２０２はＦＭＣＷチャープ反射信号２２６を受信する。工程６０６において、ＦＭＣＷシンセサイザ２０８は、ＦＭＣＷシンセサイザ出力周波数でＦＭＣＷシンセサイザ信号を生成し、ここで、ＦＭＣＷシンセサイザ出力周波数：第１の時間と第２の時間との間は、第１のＦＭＣＷアイドル周波数であり、第２の時間と第３の時間との間は、特定された第１のレートで変化し、第３の時間と第４の時間との間は、特定された第２のレートで変化し、第１のレートは第２のレートとは異なり、第４の時間と第５の時間との間は、第２のＦＭＣＷアイドル周波数である。工程６０８において、ミキサ２０６は、ＦＭＣＷチャープ反射信号とＦＭＣＷシンセサイザ信号とを混合してミキサ出力を生成する。工程６１０において、ＡＤＣ２１４はミキサ出力をサンプリングする。
【0038】
図７は、図３のＦＭＣＷシンセサイザ２０８を含む図２のＦＭＣＷレーダシステム２００を動作させるための例示のプロセス７００を示す。ＦＭＣＷチャープ４０８を生成するために、デジタル状態機械（図示せず）が、ＡＤＣ２１４、ＴＸ２０２、ＲＸ２２０、及びＦＭＣＷシンセサイザ２０８を、下記のように、同期して動作するように制御する。工程７０２において、フィルタ３１４のインピーダンスを変更することによって、フィルタ３１４の帯域幅が比較的低い値に変更される。工程７０４において、ＣＰ３１２に供給される電流は、比較的低い値に変更される。工程７０６において、ＦＭＣＷチャープ４０８を生成するためにＶＣＯ３３０の出力周波数がランプアップされ、ＦＭＣＷチャープは、送信機２２０を用いて送信される。工程７０８において、受信機２０２を用いて、ＦＭＣＷチャープ反射信号２２６が受信される。工程７１０において、ＡＤＣ２１４を用いてデータがサンプリングされる。
【0039】
ＦＭＣＷチャープ４０８間の時間中、デジタル状態機械は、ＡＤＣ２１４及びＦＭＣＷシンセサイザ２０８を、下記のように制御する。工程７１２において、ＡＤＣ２１４は、データのサンプリングを停止する。工程７１４において、フィルタ３１４の帯域幅は、フィルタ３１４のインピーダンスを変更することによって比較的高い値まで増加される。工程７１６において、ＣＰ３１２に供給される電流は、比較的高い値に増加される。工程７１８において、ＶＣＯ３３０の出力周波数は、ＦＭＣＷチャープ４０８の最後の周波数でランプダウンが始まり、次のＦＭＣＷチャープ４０８の開始周波数で終わり、サイクルスリップを回避するように、勾配を設定することによって、ＦＭＣＷチャープ４０８の勾配よりも高い絶対値を有する勾配を用いてランプダウンされる。次いで、プロセス７００は、工程７０２から繰り返すことができる。
【0040】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【0041】
幾つかの実施例において、フィルタはＴｄｏｗｎの間、高帯域幅に設定される。幾つかの実施例において、フィルタは、アイドル時間の間、高帯域幅に設定される。
【0042】
幾つかの実施例において、ＡＤＣが、ＦＭＣＷチャープを生成するＦＭＣＷシンセサイザに対応する期間を通して、受信機から発信される信号をサンプリングする。
【0043】
幾つかの実施例において、バッファの出力に接続された分周器の入力はトーン入力と称されることがあり、デジタルランプ生成器に接続された分周器の入力は制御入力と称されることがある。
【0044】
幾つかの実施例において、位相ロックループにおいて、制御電圧生成器を用いて、基準周波数に応答してＶＣＯのための制御電圧（ＶＣＴＲＬ）を生成し、ＶＣＯ出力信号に応答してフィードバックすることができる。幾つかの実施例において、制御電圧生成器は、図３に関して説明したように、ＰＦＤ、チャージポンプ、及びフィルタを含む。
【0045】
幾つかの実施例において、ＦＭＣＷチャープが、減少する周波数に対応し、ランプダウンは増加する周波数に対応する。
【0046】
幾つかの実施例において、ＦＭＣＷチャープの最初の１０％など、ＦＭＣＷチャープの初期部分の間、ＦＭＣＷシンセサイザは、正確な周波数ランプに向かって安定し続ける。この時間は、ＡＤＣが分析のためにデータをサンプリングしていない「浪費される」時間と見なすことができる。
【0047】
幾つかの実施例において、ＦＭＣＷチャープ間の時間（アイドル時間）をチャープ間（inter-chirp）時間と呼ぶことができる。
【0048】
幾つかの実施例において、ランプダウンがＦＭＣＷチャープの前に発生し、逆鋸歯に類似する信号を生成する。従って、アイドル周波数で開始すると、周波数は、ＦＭＣＷチャープ開始周波数に達するために、特定された持続時間の間、特定された勾配で変化し、一方、チャージポンプ出力の電流とフィルタの帯域幅は、相対的に増加する。次いで、ＦＭＣＷチャープ開始周波数で開始すると、周波数は、ＦＭＣＷチャープを生成するために、特定された持続時間の間、特定された勾配で変化し、一方、チャージポンプ出力の電流とフィルタの帯域幅は、相対的に減少する。
【0049】
７６～８１ＧＨｚの商用自動車レーダの幾つかの実施例において、アイドル時間、ＦＭＣＷチャープ、及びランプダウン期間の持続時間は、それぞれ、５μｓ、３０μｓ、及び２μｓである。幾つかの実施例において、ＦＭＣＷチャープ持続時間は、非常に高い速度でのオブジェクトの存在、レンジ、及び速度の正確な検出を容易にするために１５μｓである。
【0050】
幾つかの実施例において、プロセッサ（例えば、ＤＳＰ）が、ＦＭＣＷチャープの間、（例えば、ＡＤＣによって）サンプリングされたデータを処理して、ターゲットオブジェクトの存在、距離、又は速度のうちの１つ又は複数を判定する。幾つかの実施例において、プロセッサは、ターゲットオブジェクトの存在、距離、又は速度を判定するために、ランプダウンの間又はアイドル時間の間（又はその両方）にサンプリングされたデータを処理しない。
【0051】
特定の実施例において、図２～図６に関して、出力信号の周波数が、（例えば）第１の時間と第２の時間との間の特定の値と、第２の時間と第３の時間との間の特定の値から始まる特定の勾配とを有するように制御されており、出力信号の周波数が、記載された時間期間の他の意図しない値又は勾配を回避することを示唆することが意図されている。しかしながら、特定の実施例において、実際の信号周波数が完全に線形の挙動を示さなくてもよく、信号の制御された特性における滑らかな遷移に共通する通常の周波数変動（例えば、本明細書で説明されるような、オーバーシュートをもたらす、互いに素の周波数制御とは対照的に）は、特定された間隔の間の特定された挙動に関して、説明された信号性能内で考慮されることが意図されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【国際調査報告】