知財求人 - 知財ポータルサイト「IP Force」
▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-17
(54)【発明の名称】ハイブリッド半導体デバイス
(51)【国際特許分類】
H01L 21/336 20060101AFI20240110BHJP
H01L 21/8234 20060101ALI20240110BHJP
H01L 29/06 20060101ALI20240110BHJP
【ＦＩ】
H01L29/78 301P
H01L29/78 301D
H01L29/78 301S
H01L27/088 B
H01L27/088 A
H01L29/06 301F
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023539960
(86)(22)【出願日】2021-12-28
(85)【翻訳文提出日】2023-08-22
(86)【国際出願番号】 US2021065280
(87)【国際公開番号】W WO2022146964
(87)【国際公開日】2022-07-07
(31)【優先権主張番号】17/136,816
(32)【優先日】2020-12-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】クリストファー ボグスロー コクン
(72)【発明者】
【氏名】ヘンリー リッツマン エドワーズ
【テーマコード（参考）】
5F048
5F140
【Ｆターム（参考）】
5F048AC01
5F048BA01
5F048BA12
5F048BA14
5F048BA15
5F048BB05
5F048BB09
5F048BB19
5F048BC03
5F048BC07
5F048BD06
5F048BD07
5F048BF02
5F048BF07
5F048CB07
5F140AC21
5F140AC22
5F140BA01
5F140BA02
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA16
5F140BA18
5F140BB04
5F140BB06
5F140BD04
5F140BD05
5F140BD07
5F140BF04
5F140BF05
5F140BF43
5F140BF45
5F140BH05
5F140BH30
5F140BH47
5F140BJ08
5F140BJ15
5F140CC02
5F140CC03
5F140CC08
5F140CD08
(57)【要約】
半導体デバイスがスイッチ素子（１２０）を含み、スイッチ素子（１２０）は、表面と第１及び第２の領域（１２１、１２２）とを有し、或るバンドギャップを有する第１の半導体材料を含む。スイッチ素子（１２０）の第１の領域（１２１）は、ソースコンタクト（１１０）に結合される。浮遊電極（１３０）が、第１及び第２の端部（１３１、１３２）を有する。浮遊電極（１３０）の第１の端部（１３１）は、スイッチ素子（１２０）の第２の領域（１２２）に結合される。電圧支持構造（１４０）が、第１の半導体材料のバンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む。電圧支持構造は、浮遊電極（１４０）の第２の端部（１３２）と接触している。ドレインコンタクト（１５０）が、電圧支持構造（１４０）に結合される。
【特許請求の範囲】
【請求項1】
半導体デバイスであって、表面と、第１の領域及び第２の領域とを有するスイッチ素子であって、前記スイッチ素子が、或るバンドギャップを有する第１の半導体材料を含み、前記スイッチ素子の前記第１の領域がソースコンタクトに結合される、前記スイッチ素子と、
第１の端部及び第２の端部を有する浮遊電極であって、前記浮遊電極の前記第１の端部が前記スイッチ素子の前記第２の領域に結合される、前記浮遊電極と、
前記第１の半導体材料のバンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む電圧支持構造であって、前記浮遊電極の前記第２の端部と接触している、前記電圧支持構造と、
前記電圧支持構造に結合されるドレインコンタクトと、
を含む、半導体デバイス。
【請求項2】
請求項１に記載の半導体デバイスであって、前記浮遊電極が、金属又はシリサイドのうちの少なくとも１つを含む、半導体デバイス。
【請求項3】
請求項１に記載の半導体デバイスであって、前記浮遊電極の前記第１の端部が、前記スイッチ素子の前記第２の領域とオーミック接触しており、
前記浮遊電極の前記第２の端部が、前記電圧支持構造とオーミック接触している、
半導体デバイス。
【請求項4】
請求項１に記載の半導体デバイスであって、前記スイッチ素子が、ダイオード、バイポーラトランジスタ、電界効果トランジスタ、又は絶縁ゲートバイポーラトランジスタのうちの少なくとも１つである、半導体デバイス。
【請求項5】
請求項４に記載の半導体デバイスであって、前記スイッチ素子が電界効果トランジスタを含み、
前記電界効果トランジスタがｐ型電界効果トランジスタ又はｎ型電界効果トランジスタである、
半導体デバイス。
【請求項6】
請求項５に記載の半導体デバイスであって、前記スイッチ素子が横方向拡散金属酸化物半導体電界効果トランジスタである、半導体デバイス。
【請求項7】
請求項５に記載の半導体デバイスであって、前記スイッチ素子がゲートを含む、半導体デバイス。
【請求項8】
請求項７に記載の半導体デバイスであって、前記スイッチ素子の前記ゲートが、前記スイッチ素子の前記表面に対して垂直の方向に延在するか又は前記スイッチ素子の前記表面に対して平行の方向に延在する、半導体デバイス。
【請求項9】
請求項１に記載の半導体デバイスであって、前記第２の半導体材料が、炭化ケイ素又は窒化ガリウムのうちの少なくとも１つを含む、半導体デバイス。
【請求項10】
請求項１に記載の半導体デバイスであって、前記第２の半導体材料がナノチューブ材料を含む、半導体デバイス。
【請求項11】
請求項１に記載の半導体デバイスであって、前記第１の半導体材料が、シリコン、ゲルマニウム、又はガリウム砒素のうちの少なくとも１つを含む、半導体デバイス。
【請求項12】
請求項１に記載の半導体デバイスであって、前記ドレインコンタクトに向かって延在する電界制御素子を更に含む、半導体デバイス。
【請求項13】
請求項１２に記載の半導体デバイスであって、前記電界制御素子が、前記ソースコンタクト又は別の電圧コンタクトに電気的に結合されるフィールドプレートである、半導体デバイス。
【請求項14】
請求項１２に記載の半導体デバイスであって、前記電界制御素子が前記スイッチ素子の第３の領域であり、
前記スイッチ素子の前記第３の領域が、前記ソースコンタクトに結合され、前記ドレインコンタクトに向かって延在する、半導体デバイス。
【請求項15】
請求項１に記載の半導体デバイスであって、前記電圧支持構造が、前記スイッチ素子上にあり、前記スイッチ素子の前記表面に対して垂直の方向に延在する、半導体デバイス。
【請求項16】
請求項１に記載の半導体デバイスであって、前記電圧支持構造が前記スイッチ素子の前記表面に対して平行の方向に延在し、
前記電圧支持構造が少なくとも部分的に前記スイッチ素子に囲まれている、半導体デバイス。
【請求項17】
半導体デバイスであって、ソースコンタクトと、
スイッチ素子であって、
表面と、
第１のドーピング極性であり、チャネル領域を含む、第１の半導体領域と、
第２のドーピング極性であり、前記ソースコンタクト及び前記第１の半導体領域と接触している、ソース領域と、
前記第２のドーピング極性であり、前記第１の半導体領域と接触している、ドレイン領域と、
前記第１の半導体領域の前記チャネル領域に対応するゲートであって、前記第１の半導体領域、前記ソース領域、及び前記ドレイン領域が各々、或るバンドギャップを有する第１の半導体材料を含む、前記ゲートと、
を有する、前記スイッチ素子と、
第１の端部及び第２の端部を有する浮遊電極であって、前記浮遊電極の前記第１の端部が前記スイッチ素子の前記ドレイン領域に結合される、前記浮遊電極と、
前記第１の半導体材料の前記バンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む電圧支持構造であって、前記浮遊電極の前記第２の端部と接触している、前記電圧支持構造と、
前記電圧支持構造に結合されるドレインコンタクトと、
を含む、半導体デバイス。
【請求項18】
請求項１７に記載の半導体デバイスであって、前記電圧支持構造が、前記スイッチ素子上にあり、前記スイッチ素子の前記表面に対して垂直の方向に延在する、半導体デバイス。
【請求項19】
半導体デバイスを形成するための方法であって、或るバンドギャップを有する第１の半導体材料を含むスイッチ素子を形成することと、
第１の端部及び第２の端部を有する浮遊電極を形成することであって、前記浮遊電極の前記第１の端部が前記スイッチ素子に結合される、前記浮遊電極を形成することと、
前記第１の半導体材料の前記バンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む電圧支持構造を形成することと、
前記スイッチ素子に結合されるソースコンタクトを形成することと、
前記電圧支持構造に結合されるドレインコンタクトを形成することと、
電界制御素子を形成することと、
を含む、方法。
【請求項20】
請求項１９に記載の方法であって、前記第１の半導体材料が、シリコン、ゲルマニウム、又はガリウム砒素のうちの少なくとも１つを含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
シリコンスイッチングデバイスなどの半導体スイッチングデバイスには、広範囲の用途がある。半導体スイッチングデバイスには、ダイオード、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ）などが含まれる。例えば、シリコンの横方向拡散金属酸化物半導体（ＬＤＭＯＳ）電界効果トランジスタ（ＦＥＴ）を、パワーエレクトロニクス産業においてパワースイッチとして用いることができる。
【発明の概要】
【0002】
いくつかの例において、半導体デバイスがスイッチ素子を含み、スイッチ素子は、表面と第１及び第２の領域とを有し、また、或るバンドギャップを有する第１の半導体材料を含む。スイッチ素子の第１の領域は、ソースコンタクトに結合される。浮遊電極が、第１及び第２の端部を有する。浮遊電極の第１の端部は、スイッチ素子の第２の領域に結合される。電圧支持構造が、第１の半導体材料のバンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む。電圧支持構造は、浮遊電極の第２の端部と接触している。ドレインコンタクトが、電圧支持構造に結合される。
【0003】
或る例において、半導体デバイスがソースコンタクトを含む。スイッチ素子が或る表面を有する。第１の半導体領域が、第１のドーピング極性であり、チャネル領域を含む。ソース領域が、第２のドーピング極性であり、ソースコンタクト及び第１の半導体領域と接触している。ドレイン領域が、第２のドーピング極性であり、第１の半導体領域と接触している。ゲートが、第１の半導体領域のチャネル領域に対応する。第１の半導体領域、ソース領域、及びドレイン領域はそれぞれ、或るバンドギャップを有する第１の半導体材料を含む。浮遊電極が第１及び第２の端部を有する。浮遊電極の第１の端部は、スイッチ素子のドレイン領域に結合される。電圧支持構造が、第１の半導体材料のバンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む。電圧支持構造は、浮遊電極の第２の端部と接触している。ドレインコンタクトが、電圧支持構造に結合される。
【0004】
或る例において、半導体デバイスを形成するための形成方法が、或るバンドギャップを有する第１の半導体材料を含むスイッチ素子を形成することを含む。第１及び第２の端部を有する浮遊電極が形成される。浮遊電極の第１の端部は、スイッチ素子に結合される。電圧支持構造が形成される。電圧支持構造は、第１の半導体材料のバンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む。ソースコンタクトが形成され、スイッチ素子に結合される。ドレインコンタクトが形成され、電圧支持構造に結合される。電界制御素子が形成される。
【図面の簡単な説明】
【0005】
様々な例の詳細な説明のために、添付図面をこれより参照する。
【0006】
【図1】説明される例に従った、例示のハイブリッド半導体デバイスのブロック図を示す。
【0007】
【図2】ハイブリッド半導体デバイスを形成するための例示の方法のフローチャートを示す。
【0008】
【図3】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図4】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図5】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図6】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図7】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図8】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図9】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図10】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図11】説明される例に従った、例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【0009】
【0010】
【0011】
【0012】
【図15】説明される例に従った、別の例示のハイブリッド半導体デバイスの断面図を示す。
【0013】
【図16】別の例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図17】別の例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図18】別の例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図19】別の例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図20】別の例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図21】別の例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【図22】別の例示のハイブリッド半導体デバイスの形成における様々な段階での構造の断面図を示す。
【0014】
【0015】
【図24】説明される例に従った、別の例示のハイブリッド半導体デバイスを示す。
【発明を実施するための形態】
【0016】
シリコンデバイスの進歩は減速してきており、最終的にはシリコン材料の特性によって制限される。３０年以上ものシリコン加工の発展を経て、現行の半導体製造を用いる能力は、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）電界効果トランジスタ（ＦＥＴ）などの半導体デバイスを製造するときにおいて迅速な採用及び改善されたコストパフォーマンスへの道筋となる。
【0017】
説明される例は、ハイブリッド半導体デバイス、並びに、ハイブリッド半導体デバイスを形成するための形成方法を含む。例示されるハイブリッド半導体デバイスは、ソースコンタクトと、或るバンドギャップを有する第１の半導体材料を有するスイッチ素子と、第１の半導体材料のバンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む電圧支持構造と、スイッチ素子と電圧支持構造との間にあり、スイッチ素子を電圧支持構造に結合する浮遊電極と、電圧支持構造に結合するドレインコンタクトと、１つ又は複数の電界制御素子とを含む。ハイブリッド半導体デバイスは、シリコンスイッチ素子などの信頼できるスイッチ素子をワイドバンドギャップ（ＷＢＧ）半導体と組み合わせてもよい。ハイブリッド半導体デバイスにおけるＷＢＧ半導体は、シリコンスイッチ素子／部分などの、ハイブリッド半導体デバイスの他の部分に印加された電圧が低減され得るよう、ハイブリッド半導体デバイスに印加電圧の一部又は大部分をとるための電圧支持領域を提供し得る。したがって、ハイブリッド半導体デバイスの臨界電圧は上げられ得る。
【0018】
図１は、説明される例に従った、例示のハイブリッド半導体デバイスのブロック図を示す。ハイブリッド半導体デバイス１００は、ソースコンタクト１１０と、或るバンドギャップ（すなわち、エネルギーバンドギャップ）を有する第１の半導体材料を有するスイッチ素子１２０と、スイッチ素子１２０の第１の半導体材料のバンドギャップよりも大きいバンドギャップを有するワイドバンドギャップ（ＷＢＧ）半導体材料を含む電圧支持構造１４０と、スイッチ素子１２０と電圧支持構造１４０との間にあり、スイッチ素子１２０を電圧支持構造１４０に結合する浮遊電極１３０と、電圧支持構造１４０に結合するドレインコンタクト１５０と、電界制御素子１６０とを含む。浮遊電極１３０は、第１の端部１３１及び第２の端部１３２を有し、浮遊電極１３０の第１の端部１３１は、スイッチ素子１２０に結合されスイッチ素子１２０とオーミック接触しており、浮遊電極１３０の第２の端部３２は、電圧支持構造１４０に結合され電圧支持構造１４０とオーミック接触している。浮遊電極は、結合される構成要素以外の付加的な電圧又は電流端子と接触することなく、第１の構成要素を第２の構成要素に電気的に結合してもよい。いくつかの例において、スイッチ素子１２０の第１の半導体材料は、シリコン、ゲルマニウム、又はガリウム砒素のうちの１つを少なくとも含む。
【0019】
いくつかの例において、浮遊電極１３０の第１の端部１３１は、スイッチ素子１２０の第２の領域１２２とオーミック接触しており、浮遊電極１３０の第２の端部１３２は、電圧支持構造１４０とオーミック接触しており、スイッチ素子１２０の第１の領域は、ソースコンタクト１１０とオーミック接触している。いくつかの例において、電界制御素子１６０は、スイッチ素子１２０からドレインコンタクト１５０に向かって延在する。
【0020】
構造／構成要素１１０、１２０、１３０、１４０、１５０、及び１６０は、互いに対して、例えば、面内方向、面外方向、及び／又は任意の他の好適な方向などの様々な方向に、用途シナリオに応じて構成され得る。一例では、電圧支持構造１４０は浮遊電極１３０上にあり、スイッチ素子１２０は面外方向に沿っている。別の例において、電圧支持構造１４０は浮遊電極１３０に隣接しており、スイッチ素子１２０は面内方向に沿っている。
【0021】
ドープされた半導体は、電子受容体ドーパントでドープされたｐ型半導体、又は電子供与体ドーパントでドープされたｎ型半導体とし得る。下記のドーピングレベルの任意のものが、様々な用途シナリオに応じてハイブリッド半導体デバイスの構成要素に選ばれ得る。ｐ型半導体のドーピングレベルは、３×１０１６ｃｍ－３未満のｐ－ドーピングレベル、３×１０１６ｃｍ－３～１×１０１９ｃｍ－３の範囲のｐドーピングレベル、又は１×１０１９ｃｍ－３より高いｐ＋ドーピングレベルとし得る。ｎ型半導体のドーピングレベルは、３×１０１６ｃｍ－３未満のｎ－ドーピングレベル、３×１０１６ｃｍ－３～１×１０１９ｃｍ－３の範囲のｎドーピングレベル、又は１×１０１９ｃｍ－３より高いｎ＋ドーピングレベルとし得る。ドーピング極性は、ｐ型ドーピング又はｎ型ドーピングを参照し得る。
【0022】
【0023】
Ｓ７０１において、或るバンドギャップを有する第１の半導体材料を含むスイッチ素子が形成される。いくつかの例において、スイッチ素子（例えば、１２０）は、例えば、気相成長、イオン注入、及び／又はエッチングによって形成される。いくつかの例において、スイッチ素子１２０は、ダイオード、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ）、又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のうちの少なくとも１つを含み、スイッチ素子１２０の材料は、或るバンドギャップを有するシリコンを含む。いくつかの例において、電界効果トランジスタは、ｐ型電界効果トランジスタ、又はゲートを含むｎ型電界効果トランジスタである。いくつかの例において、スイッチ素子は、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）電界効果トランジスタを含む。いくつかの例において、スイッチ素子は、横方向絶縁ゲートバイポーラトランジスタ（ＬＩＧＢＴ）など、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を含む。
【0024】
Ｓ７０２において、第１及び第２の端部を有する浮遊電極が形成される。いくつかの例において、第１及び第２の端部（１３１、１３２）を有する浮遊電極１３０は、例えば堆積によって形成され、浮遊電極１３０の第１の端部１３１は、スイッチ素子１２０に結合されスイッチ素子１２０にオーミック接触しており、浮遊電極１３０の第２の端部３２は、電圧支持構造１４０に結合され電圧支持構造１４０とオーミック接触している。
【0025】
Ｓ７０３において、第１の半導体材料のバンドギャップよりも大きいバンドギャップを有する第２の半導体材料を含む電圧支持構造が形成される。いくつかの例において、電圧支持構造１４０は堆積及び／又はイオン注入によって形成され、電圧支持構造１４０は、スイッチ素子１２０のシリコンなど、第１の半導体材料のバンドギャップよりも大きいバンドギャップを有するＷＢＧ半導体材料を含む。
【0026】
Ｓ７０４において、電圧支持構造に結合されるドレインコンタクトが形成される。いくつかの例において、ドレインコンタクト１５０は堆積によって形成され、ドレインコンタクト１５０は、電圧支持構造１４０に結合され電圧支持構造１４０とオーミック接触している。
【0027】
Ｓ７０５において、スイッチ素子に結合するソースコンタクトが形成される。いくつかの例において、ソースコンタクト１１０は堆積によって形成され、ソースコンタクト１１０は、スイッチ素子１２０に結合されスイッチ素子１２０とオーミック接触している。
【0028】
Ｓ７０６において、電界制御素子が形成される。いくつかの例において、電界制御素子１６０はフィールドプレートを含み、フィールドプレートは堆積によって形成される。他の例において、電界制御素子１６０は、スイッチ素子１２０の形成中に形成されるスイッチ素子１２０の構成要素を含む。
【0029】
この説明では、工程又はプロセスは任意の好適な順序で行われ得る。いくつかの例において、第１の半導体材料を含むスイッチ素子を形成すること（Ｓ７０１）は、第２の半導体材料を含む電圧支持構造を形成すること（Ｓ７０３）の前に行われてもよい。他の例において、第１の半導体材料を含むスイッチ素子を形成すること（Ｓ７０１）は、第２の半導体材料を含む電圧支持構造を形成すること（Ｓ７０３）の後に行われてもよい。例えば、第２の半導体材料を含む電圧支持構造が形成された後に、第１の半導体材料を含むスイッチ素子が、例えばＬＤＭＯＳ ＦＥＴを形成するためのプロセスを介して、形成される。
【0030】
図３～図１１は、例示のハイブリッド半導体デバイス３００の形成における様々な段階の構造の断面図を示し、図１２は、ハイブリッド半導体デバイス３００を形成するための例示の方法の対応するフローチャートを示す。図３～図１１を、図１２のフローチャートを参照して説明する。
【0031】
図３は、ソース領域３２０と、ドリフト領域３３０と、チャネル領域３１６を含むボディ領域３１５と、ボディコンタクト領域３４０とを含む半導体層３１０を図示し、図１２では、この工程を、ソース領域、ドリフト領域、ボディ領域、及びボディコンタクト領域を半導体層に形成することとして、図１２の工程８０１に示している。
【0032】
半導体層３１０は、第１の表面３１１と、対向する第２の表面３１２とを有する。半導体層３１０は、基板、又は基板上に成長されたエピタキシャル層であり得る。図３はまた、Ｘ、Ｙ、及びＺ軸を有する座標系を示している。Ｘ軸及びＹ軸は、互いに直交しており、半導体層３１０の或る面、例えば第１の表面３１１又は第２の表面３１２と平行である。そのため、Ｘ軸及びＹ軸は「面内方向」と呼ばれる。Ｚ軸はＸ軸及びＹ軸に対して垂直であり、よって、半導体層３１０の面に対して垂直である。そのため、Ｚ軸は「面外方向」と呼ばれる。面内方向（Ｘ軸）に沿って、ボディ領域３１５のチャネル領域３１６は、ソース領域３２０とドリフト領域３３０との間にあり、ソース領域３２０とドリフト領域３３０との間での伝導チャネルとして作用する。
【0033】
いくつかの例において、半導体層３１０は、エピタキシャル成長及び／又はイオン注入によって形成されて、例えば、ｐドープレベルにおいてｐ型層を形成し、半導体層３１０は、ｐドーピングレベルでのボディ領域３１５を含む。ソース領域３２０、ドリフト領域３３０、及びボディコンタクト領域３４０は、半導体層３１０内へのドーパントのイオン注入によって形成され得る。図３の例では、ソース領域３２０は、ｎ＋ドーピングレベルを有するｎ型半導体領域であり、ドリフト領域３３０は、ｎドーピングレベルを有するｎ型半導体領域であり、ボディ領域３１５は、ｐドーピングレベルを有するｐ型半導体領域であり、ボディコンタクト領域３４０は、ｐ＋ドーピングレベルを有するｐ型半導体領域である。様々な用途シナリオに応じて、こういった構造（例えば、３１５、３２０、３３０、３１５、３４０）について他の好適なドーピング極性及びドーピングレベルが選択されてもよい。図３の例では、ボディコンタクト領域３４０は凹んだボディコンタクト領域である。他の例において、ボディコンタクト領域は平面状のボディコンタクト領域である。
【0034】
図４は、半導体層３１０の第２の表面３１２上の誘電体層３５０を図示し、図１２では、この工程を、誘電体層を半導体層上に追加することとして、図１２の工程８０２に示している。誘電体層３５０の材料は、窒化シリコン、窒化アルミニウムなどの窒化物材料、及び／又は、酸化シリコン、酸化アルミニウムなどの酸化物材料を含み得る。誘電体層は半導体層上に気相成長又は接合によって追加されてもよい。
【0035】
図５は、半導体層３１０の第２の表面３１２の上のゲート（例えば、ゲート端子）３５５を図示し、図１２では、この工程を、ゲートを半導体層上に形成することとして、図１２の工程Ｓ８０３に示している。図５の例では、ゲート３５５は、ボディ領域３１５のチャネル領域３１６に対応し、チャネル領域３１６をオンオフするように構成されており、誘電体層３５０の誘電体部分３５１が、ゲート３５５と半導体層３１０の第２の表面３１２との間にあり、したがって、ゲート３５５を半導体層３１０の第２の表面３１２から分離する。
【0036】
ゲート３５５は、トレンチ（図５には図示せず）を誘電体層３５０にエッチングし、そのトレンチにゲート材料を堆積させることによって形成され得る。一例において、ゲート３５５のゲート材料は、ポリシリコン及び／又は金属を含み得る。いくつかの例において、窒化物又は酸化物などの誘電体材料が、トレンチ内及びゲート３５５上に更に堆積される。
【0037】
図６は、誘電体層３５０におけるトレンチ３５６を図示し、図１２では、この工程を、トレンチを誘電体層に形成することとして、図１２の工程Ｓ８０４に示している。トレンチ３５６は、誘電体層３５０の一部をエッチングして取り除くことによって形成され得る。
【0038】
図７は、トレンチ３５６内及び半導体層３１０の第２の表面３１２上にある浮遊電極３６０を図示し、図１２では、この工程を、浮遊電極をトレンチ内及び半導体層上に形成することとして、図１２の工程Ｓ８０５に示している。浮遊電極３６０は、化学気相成長（ＣＶＤ）などの気相成長によって形成されてもよい。
【0039】
浮遊電極３６０は、第１の端部３６１と第２の端部３６２とを有し、第１の端部３６１は、ドリフト領域３３０に結合され、ドリフト領域３３０と接触する。浮遊電極を用いて第１の構成要素を第２の構成要素に電気的に結合させることで、異なるバンドギャップ材料を含む第１及び第２の構成要素を障壁電圧なくオーミック接触させることができる。第１及び第２の構成要素の、浮遊電極と接触している部分のドーピングレベルは、第１及び第２の他の部分に比べて上げられてもよい。浮遊電極の材料は、金属又はシリサイドのうちの少なくとも１つを含み得る。浮遊電極は、２つの構成要素間、例えば、異なるバンドギャップ又は異なるエネルギーバンド構造を有する材料を有する２つの構成要素間で、それら２つの構成要素間の中断されない障壁電圧のために用いられてもよい。
【0040】
図８は、トレンチ３５６内及び浮遊電極３６０上の電圧支持構造３７０を図示し、図１２では、この工程を、電圧支持構造を浮遊電極上に形成することとして、図１２の工程Ｓ８０６に示している。電圧支持構造３７０は、半導体層３１０の半導体よりも大きなバンドギャップを有するＷＢＧ半導体を含み得る。いくつかの例において、電圧支持構造３７０のＷＢＧ半導体は、炭化ケイ素、窒化ガリウム、及び／又は任意の他の好適なＷＢＧ半導体を含む。電圧支持構造３７０は、化学気相成長（ＣＶＤ）などの気相成長、及び／又は、イオン注入によって形成され得る。
【0041】
図９は、トレンチ３５６内及び電圧支持構造３７０上のドレインコンタクト３８０を図示し、図１２では、この工程を、ドレインコンタクトをトレンチ内及び電圧支持構造上に形成することとして、図１２の工程Ｓ８０７に示している。いくつかの例において、ドレインコンタクト３８０は、電圧支持構造３７０と接触するシリサイド部分を含み、シリサイド部分上にアルミニウム部分を含む。ドレインコンタクト３８０は、気相成長を用いて形成され得る。
【0042】
図１０は、誘電体層３５０におけるトレンチ３５７を図示し、図１２では、この工程を、トレンチを誘電体層内に形成することとして、図１２の工程Ｓ８０８に示している。トレンチ３５７は、誘電体層３５０をマスクを用いてエッチングすることによって形成され得る。
【0043】
図１１は、トレンチ３５７内のソースコンタクト３９０及びフィールドプレート３９５を図示し、図１２では、この工程を、ソースコンタクト及びフィールドプレートをトレンチ内に形成することとして、図１２の工程Ｓ８０９に示している。ソースコンタクト及びフィールドプレートは、気相成長によって形成され得る。図１１の例では、ソースコンタクト３９０は、ソース領域３２０及びボディ接触領域３４０と接触している。いくつかの例において、ソースコンタクト３９０は、シリサイド部分と、シリサイド部分上のアルミニウム部分とを含み、フィールドプレートは、シリサイド部分と、シリサイド部分上のアルミニウム部分とを含む。
【0044】
図１１の例では、フィールドプレート３９５及びソースコンタクト３９０は単一片として構造上一体化されている。他の例において、フィールドプレート及びソースコンタクトは構造上個別の片であり、フィードプレートはソースコンタクト又は別の電圧コンタクトに電気的に結合される。
【0045】
図１１は、説明される例に従った、例示のハイブリッド半導体デバイス３００を示す。ハイブリッド半導体デバイス３００は半導体層３１０を含み、半導体層３１０は、ソース領域３２０と、ドリフト領域３３０と、チャネル領域３１６を含むボディ領域３１５と、ボディコンタクト領域３４０とを有する。半導体層３１０の材料は、シリコン、ゲルマニウム、又はガリウム砒素のうちの少なくとも１つを含み得る。半導体層３１０は、第１の表面３１１と、対向する第２の表面３１２とを有する。面内方向（Ｘ軸）に沿って、ボディ領域３１５のチャネル領域３１６は、ソース領域３２０とドリフト領域３３０との間にある。ハイブリッド半導体デバイス３００は更に、誘電体層３５０と、半導体層３１０の第２の表面３１２上のゲート３５５とを含む。誘電体層３５０の誘電体部分３５１は、ゲート３５５と半導体層３１０の第２の表面３１２との間にあり、したがって、ゲート３５５を半導体層３１０の第２の表面３１２から分離する。ゲート３５５は、面内方向（Ｘ軸）に沿って延び、面内方向（Ｘ軸）に沿うソース領域３２０とドリフト領域３３０との間のチャネル領域３１６をオンオフするように構成されており、したがって、ゲート３５５は、面内方向（Ｘ軸）に沿って延在する横方向ゲートである。
【0046】
ハイブリッド半導体デバイス３００は更に、ドリフト領域３３０上の浮遊電極３６０と、浮遊電極３６０上の電圧支持構造３７０と、電圧支持構造３７０上のドレインコンタクト３８０と、ソースコンタクト３９０と、図１の電界制御素子１６０などの電界制御素子の一実装形態であるフィールドプレート３９５とを含む。電圧支持構造３７０は、浮遊電極３６０の第２の端部３６２とオーミック接触している第１の領域３７１と、ドレインコンタクト３８０とオーミック接触している第２の領域３７２とを含む。図１１の例では、ボディ領域３１５は、ボディコンタクト領域３４０を介してソースコンタクト３９０に電気的に結合され、ソースコンタクト３９０の領域又はその近くの領域からドレインコンタクト３８０に向かって、例えば面内方向（Ｘ軸）におおよそ沿って、延在し、ボディ領域３１５は、図１の電界制御素子１６０などの電界制御素子の一実装形態として作用する。
【0047】
図１１の例では、浮遊電極３６０は第１の端部３６１及び第２の端部３６２を有し、第１の端部３６１は、ドリフト領域３３０上にあり、ドリフト領域３３０とオーミック接触しており、電圧支持構造３７０は、浮遊電極３６０上にあり、浮遊電極３６０の第２の端部３６２とオーミック接触している。ドレインコンタクト３８０は電圧支持構造３７０上にある。電圧支持構造３７０及び浮遊電極３６０を、半導体層３１０のドリフト領域３３０上に、面外方向（Ｚ軸）、例えば垂直方向、に沿って配置することで、面内方向に沿った（例えば、Ｘ軸に沿った）デバイスサイズを減らし得る。ソースコンタクト３９０はソース領域３２０及びボディコンタクト領域３４０とオーミック接触しており、フィールドプレート３９５は、ソースコンタクト３９０からドレインコンタクト３８０及び電圧支持構造３７０に向かって延在する。
【0048】
電圧支持構造３７０は、半導体層３１０の半導体よりも大きなバンドギャップを有するＷＢＧ半導体を含み得る。いくつかの例において、電圧支持構造３７０のＷＢＧ半導体は、炭化ケイ素、窒化ガリウム、及び／又は、任意の他の好適なＷＢＧ半導体を含む。いくつかの例において、電圧支持構造３７０のＷＢＧ半導体はＷＢＧを有するナノ材料、例えば、炭化ケイ素ナノチューブ材料又は任意の他の好適なＷＢＧナノ材料、を含む。
【0049】
図１１の例では、ハイブリッド半導体デバイス３００はスイッチ素子３１９を含み、スイッチ素子３１９は、ソース領域３２０と、ドリフト領域３３０と、ボディ領域３１５、又はチャネル領域３１６を含むボディ領域３１５の一部と、ボディコンタクト領域３４０と、ゲート３５５と、誘電体層３５０の誘電体部分３５１とを含む。ハイブリッド半導体デバイス３００は更に、ソースコンタクト３９０と、浮遊電極３６０と、電圧支持構造３７０と、ドレインコンタクト３８０と、フィールドプレート３９５、及びソースコンタクト３９０又はその近くの領域からドレインコンタクト３８０に向かって、例えば面内方向（Ｘ軸）におおよそ沿って延在するボディ領域３１５を含む、電界制御素子とを含む。電圧支持構造３７０はスイッチ素子３１９上にあり、例えば垂直に、スイッチ素子３１９の表面（例えば、半導体層３１０の第２の表面３１２）に直交する方向に延在する。
【0050】
いくつかの例において、浮遊電極３６０の第１の端部３６１は、スイッチ素子３１９のドリフト領域３３０とオーミック接触しており、浮遊電極３６０の第２の端部３６２は電圧支持構造３７０とオーミック接触しており、スイッチ素子３１９のボディコンタクト領域３４０はソースコンタクト３９０とオーミック接触している。いくつかの例において、浮遊電極３６０及びドレインコンタクト３８０と接触する電圧支持構造３７０の領域（例えば、３７１、３７２）は、電圧支持構造３７０の他の領域と比べて上げられたドーピングレベルでドープされ、浮遊電極３６０及びドレインコンタクト３８０とのオーミック接触を形成する。浮遊電極３６０と接触しているドリフト領域３３０の領域３３１は、ドリフト領域３３０の他の領域と比べて上げられたドーピングレベルでドープされ、浮遊電極３６０とのオーミック接触を形成する。
【0051】
図１３は、説明される例に従った、図１１のハイブリッド半導体デバイス３００のＡ１－Ａ２に沿った例示の断面図を示す。図１３の例では、ソースコンタクト３９０、ソース領域３２０、チャネル領域３１６を含むボディ領域３１５、及びドリフト領域３３０は、ストライプ構成で面内方向（Ｙ軸）に沿って延在する。図１４は、説明される例に従った、図１１のハイブリッド半導体デバイス３００のＢ１－Ｂ２に沿った別の例示の断面図を示す。図１４の例では、ソースコンタクト３９０、誘電体層３５０、フィールドプレート３９５、及び電圧支持構造３７０は、ストライプ構成で面内方向（Ｙ軸）に沿って延在する。
【0052】
図１３及び図１４の例では、ハイブリッド半導体デバイス３００の特定の構成要素（３９０、３２０、３１５、３１６、３３０、３５０、３９５など）が、ストライプ構成で面内方向（Ｙ軸）に沿って延在する。別の例において、ハイブリッド半導体デバイス３００の特定の構成要素（３９０、３２０、３１６、３１５、３３０、３５０、３９５、３７０など）が、面内（例えば、Ｘ－Ｙ面に平行）に、円形又は円環形に延在する。例えば、ハイブリッド半導体デバイス３００の特定の構成要素（３９０、３２０、３１６、３１５、３３０、３５０、３９５、３７０など）は、例えば円形又は円環形構成で、軸Ｏ１－Ｏ２の周りを延在する。
【0053】
図１５は、説明される例に従った、別の例示のハイブリッド半導体デバイス４００の断面図を示す。ハイブリッド半導体デバイス４００は、半導体層４１０を含み、半導体層４１０は、ソース領域４２０と、ドリフト領域４３０と、１つ又は複数のチャネル領域４１６を含むボディ領域４１５と、ボディコンタクト領域４４０とを有する。半導体層４１０は、第１の表面４１１と、対向する第２の表面４１２とを有する。面外方向（Ｚ軸）に沿って、ボディ領域４１５のチャネル領域４１６は、ソース領域４２０とドリフト領域４３０との間を延在する。ハイブリッド半導体デバイス４００は更に、ゲート４５５と、ゲート４５５を半導体層４１０のボディ領域４１５から分離する誘電体層４５１とを含む。ゲート４５５は、面外方向（Ｚ軸）に沿って延在しており、ソース領域４２０とドリフト領域４３０との間で面外方向（Ｚ軸）に沿うチャネル領域４１６をオンオフするように構成され、したがって、ゲート４５５は面外方向に沿って延在する横方向ゲートである。
【0054】
ハイブリッド半導体デバイス４００は更に、半導体層４１０の第２の表面４１２上の誘電体層４５０と、ドリフト領域４３０上の浮遊電極４６０と、浮遊電極４６０上の電圧支持構造４７０と、電圧支持構造４７０上のドレインコンタクト４８０と、ソースコンタクト４９０と、フィールドプレート４９５とを含む。
【0055】
図１５の例では、浮遊電極４６０は第１の端部４６１及び第２の端部４６２を有し、第１の端部４６１は、ドリフト領域４３０上にあり、ドリフト領域４３０とオーミック接触しており、電圧支持構造４７０は、浮遊電極４６０上にあり、浮遊電極４６０の第２の端部４６２とオーミック接触している。ドレインコンタクト４８０は電圧支持構造４７０上にある。ソースコンタクト４９０はソース領域４２０及びボディコンタクト領域４４０とオーミック接触しており、フィールドプレート４９５は、ソースコンタクト４９０からドレインコンタクト４８０及び電圧支持構造４７０に向かって延在する。
【0056】
電圧支持構造４７０は、半導体層４１０の半導体よりも大きなバンドギャップを有するＷＢＧ半導体を含む。いくつかの例において、電圧支持構造４７０のＷＢＧ半導体は、炭化ケイ素、窒化ガリウム、及び／又は、任意の他の好適なＷＢＧ半導体を含む。いくつかの例において、電圧支持構造４７０のＷＢＧ半導体は、ＷＢＧを有するナノ材料、例えば炭化ケイ素ナノチューブ材料、又は任意の他の好適なナノ材料を含む。
【0057】
図１６～図２２は、別の例示のハイブリッド半導体デバイス５００の形成における様々な段階の構造の断面図を示し、図２３はハイブリッド半導体デバイス５００を形成するための例示の方法の対応するフローチャートを示す。ここで、図１６～図２２を図２３のフローチャートを参照して説明する。
【0058】
図１６は、ソース領域５２０と、ドリフト領域５３０と、チャネル領域５１６を含むボディ領域５１５と、ボディコンタクト領域５４０とを含む半導体層５１０を図示し、図２３では、この工程を、ソース領域、ドリフト領域、ボディ領域、及びボディコンタクト領域を半導体層に形成することとして、図１２の工程Ｓ９０１に示している。
【0059】
半導体層５１０は、第１の表面５１１と、対向する第２の表面５１２とを有する。半導体層５１０の材料は、シリコン、ゲルマニウム、又はガリウム砒素のうちの少なくとも１つを含み得る。図１６はまた、Ｘ、Ｙ、及びＺ軸を有する座標系を示す。Ｘ軸及びＹ軸は、互いに直交しており、半導体層５１０の面、例えば第１の表面５１１又は第２の表面５１２と平行である。よって、Ｘ軸及びＹ軸は「面内方向」と呼ばれる。Ｚ軸は、Ｘ軸及びＹ軸に対して垂直であり、よって、半導体層５１０の面に対して垂直である。そのため、Ｚ軸は「面外方向」と呼ばれる。面内方向（Ｘ軸）に沿って、ボディ領域５１５のチャネル領域５１６は、ソース領域５２０とドリフト領域５３０との間にある。
【0060】
いくつかの例において、半導体層５１０は、エピタキシャル成長及び／又はイオン注入によって形成されて、例えばｐドープレベルでｐ型層を形成し、半導体層５１０はボディ領域５１５を含む。ソース領域５２０、ドリフト領域５３０、及びボディコンタクト領域５４０は、半導体層５１０内へのドーパントのイオン注入よって形成され得る。図１６の例では、ソース領域５２０はｎ＋ドープレベルを有するｎ型半導体領域であり、ドリフト領域５３０はｎドーピングレベルを有するｎ型半導体領域であり、ボディ領域５１５はｐドーピングレベルを有するｐ型半導体領域であり、ボディコンタクト領域５４０はｐ＋ドーピングレベルを有するｐ型半導体領域である。他の好適なドーピング極性及びドーピングレベルが、様々な用途シナリオに応じて、ハイブリッド半導体デバイス５００の構造（例えば、５１５、５２０、５３０、５４０）について選択されてもよい。図１６の例では、ボディコンタクト領域５４０は凹んだボディコンタクト領域である。他の例において、ボディコンタクト領域は平面状のボディコンタクト領域である。
【0061】
図１７は、半導体層５１０内の電圧支持構造５７０及び誘導体層５７５を図示し、図２３では、この工程を、誘電体層及び電圧支持構造を半導体層に形成することとして、図２３の工程Ｓ９０２に示している。誘電体層５７５及び電圧支持構造５７０は、トレンチを形成するために半導体層５１０の一部をエッチングして取り除き、誘電体層５７５をトレンチの内壁における気相成長又は酸化によって形成し、電圧支持構造５７０の材料をトレンチ及び誘電体層５７５上に堆積することによって、形成され得る。図１７の例では、電圧支持構造５７０は、面内方向（Ｘ軸）に沿って、例えば横方向に、ドリフト領域５３０に隣接している。誘電体層５７５は、電圧支持構造５７０とボディ領域５１５との間にあり、電圧支持構造５７０をボディ領域５１５から分離する。
【0062】
電圧支持構造５７０は、半導体層５１０のボディ領域５１５よりも大きなバンドギャップを有するＷＢＧ半導体を含み得る。いくつかの例において、電圧支持構造５７０のＷＢＧ半導体は、炭化ケイ素、窒化ガリウム、及び／又は、任意の他の好適なＷＢＧ半導体を含む。
【0063】
図１８は、ドリフト領域５３０と電圧支持構造５７０との間の浮遊電極５６０を図示し、図２３では、この工程を、浮遊電極をドリフト領域と電圧支持構造との間に形成することとして、図２３の工程Ｓ９０３に示している。浮遊電極５６０は、トレンチを形成するために、ドリフト領域５３０、誘電体層５７５、及び電圧支持構造５７０の一部をエッチングして取り除き、浮遊電極５６０の材料を化学気相成長（ＣＶＤ）などの気相成長を介してトレンチに堆積させることで、形成され得る。浮遊電極の材料は、金属又はシリサイドのうちの少なくとも１つを含み得る。
【0064】
浮遊電極５６０は第１の端部５６１と第２の端部５６２とを有し、第１の端部５６１は、ドリフト領域５３０に結合され、ドリフト領域５３０とオーミック接触しており、第２の端部５６２は、電圧支持構造５７０に結合され、電圧支持構造５７０とオーミック接触している。図１８の例では、電圧支持構造５７０、ドリフト領域５３０、及び浮遊電極５６０は、互いに対して、面内方向（Ｘ軸）、例えば横方向に沿って配置されている。
【0065】
図１９は、半導体層５１０上の第２の表面５１２上にある誘電体層５５０を図示し、図２３では、この工程を、誘電体層を半導体層の上に追加することとして、図２３の工程Ｓ９０４に示している。誘電体層５５０の材料は、窒化シリコン、窒化アルミニウムなどの窒化物材料、及び／又は、酸化シリコン、酸化アルミニウムなどの酸化物材料を含み得る。誘電体層５５０は、半導体層５１０上に気相成長又は接合によって付加され得る。
【0066】
図２０は、半導体層５１０の第２の表面５１２上のゲート（例えば、ゲート端子）５５５を図示し、図２３では、この工程を、ゲートを半導体層５１０上に形成することとして、図２３の工程Ｓ９０５に示している。図２０の例では、ゲート５５５はボディ領域５１５のチャネル領域５１６に対応し、誘電体層５５０の誘電体部分５５１は、ゲート５５５と半導体層５１０の第２の表面５１２との間にあり、よって、ゲート５５５を半導体層５１０の第２の表面５１２から分離する。
【0067】
ゲート５５５は、トレンチを誘電体層５５０にエッチングし、そのトレンチにゲート材料を堆積させることによって形成され得る。一例において、ゲート５５５の材料は、ポリシリコン及び／又は金属を含み得る。いくつかの例において、窒化物又は酸化物などの誘電体材料が、トレンチ内及びゲート５５５上に更に堆積される。
【0068】
図２１は、誘電体層５５０におけるトレンチ５５６及び５５７を図示し、図２３では、この工程を、トレンチを誘電体層に形成することとして、図２３の工程Ｓ９０６に示している。トレンチ５５６及び５５７は、誘電体層５５０をマスクを用いてエッチングすることによって形成され得る。
【0069】
図２２は、ソースコンタクト５９０、フィールドプレート５９５、及びドレインコンタクト５８０を図示し、図２３では、この工程を、ソースコンタクト、フィールドプレート、及びドレインコンタクトを形成することとして、図２３の工程Ｓ９０７に示している。図２２の例では、ソースコンタクト５９０は、ソース領域５２０及びボディコンタクト領域５４０とオーミック接触している。いくつかの例において、ソースコンタクト５９０は、シリサイド部分と、シリサイド部分上のアルミニウム部分とを含み、フィールドプレート５９５は、シリサイド部分と、シリサイド部分上のアルミニウム部分とを含む。ドレインコンタクト５８０は電圧支持構造５７０上にある。いくつかの例において、ドレインコンタクト５８０は、電圧支持構造５７０と接触するシリサイド部分と、シリサイド部分上のアルミニウム部分とを含む。ソースコンタクト５９０、フィールドプレート５９５、及びドレインコンタクト５８０は、気相成長を用いて形成され得る。
【0070】
図２２は、説明される例に従った、例示のハイブリッド半導体デバイス５００を図示する。ハイブリッド半導体デバイス５００は半導体層５１０を含む。半導体層５１０は、ソース領域５２０と、ドリフト領域５３０と、チャネル領域５１６を含むボディ領域５１５と、ボディコンタクト領域５４０とを含む。半導体層５１０は、第１の表面５１１と、対向する第２の表面５１２とを有する。
【0071】
ハイブリッド半導体デバイス５００は更に、電圧支持構造５７０及び誘電体層５７５、ドリフト領域５３０と電圧支持構造５７０との間の浮遊電極５６０、半導体層５１０の第２の表面上の誘電体層５５０及びゲート５５５、ソースコンタクト５９０、フィールドプレート５９５、及び誘電体層５５０に形成されたトレンチ内のドレインコンタクト５８０を含む。
【0072】
電圧支持構造５７０は、面内方向（Ｘ軸）に沿って、例えば横方向に、ドリフト領域５３０に隣接している。誘電体層５７５は、電圧支持構造５７０とボディ領域５１５との間にあり、電圧支持構造５７０をボディ領域５１５から分離する。電圧支持構造５７０は、ソース領域５２０、ドリフト領域５３０、チャネル領域５１６を含むボディ領域５１５、及びボディコンタクト領域５４０の半導体よりも大きなバンドギャップを有するＷＢＧ半導体を含み得る。いくつかの例において、電圧支持構造５７０のＷＢＧ半導体は、炭化ケイ素、窒化ガリウム、及び／又は任意の他の好適なＷＢＧ半導体を含む。
【0073】
浮遊電極５６０は第１の端部５６１と第２の端部５６２とを有し、第１の端部５６１は、ドリフト領域５３０に結合され、ドリフト領域５３０とオーミック接触しており、第２の端部５６２は、電圧支持構造５７０に結合され、電圧支持構造５７０とオーミック接触している。電圧支持構造５７０、ドリフト領域５３０、及び浮遊電極５６０は、互いに対して、面内方向（Ｘ軸）、例えば横方向に沿って配置されている。
【0074】
ゲート５５５はボディ領域５１５のチャネル領域５１６に対応し、誘電体層５５０の誘電体部分５５１は、ゲート５５５と半導体層５１０の第２の表面５１２との間にあり、したがって、ゲート５５５を半導体層５１０の第２の表面５１２から分離する。
【0075】
ソースコンタクト５９０は、ソース領域５２０及びボディコンタクト領域５４０とオーミック接触している。いくつかの例において、ソースコンタクト５９０は、シリサイド部分と、シリサイド部分上のアルミニウム部分とを含み、フィールドプレート５９５は、シリサイド部分と、シリサイド部分上のアルミニウム部分とを含む。フィールドプレート５９５は、ソースコンタクト５９０からドレインコンタクト５８０に向かって延在する。ドレインコンタクト５８０は電圧支持構造５７０上にある。いくつかの例において、ドレインコンタクト５８０は、電圧支持構造５７０と接触するシリサイド部分を含み、シリサイド部分上にアルミニウム部分を含む。
【0076】
図２２の例では、フィールドプレート５９５及びソースコンタクト５９０は単一片として構造上一体化している。他の例において、フィールドプレート及びソースコンタクトは構造上個別の片であり、フィードプレートはソースコンタクト又は別の電圧コンタクトに電気的に結合される。
【0077】
いくつかの例において、ハイブリッド半導体デバイス５００の特定の構成要素（５９０、５２０、５１６、５１５、５３０、５５０、５９５、５７０など）がストライプ構成で面内方向（Ｙ軸）に沿って延在する。別の例において、ハイブリッド半導体デバイス５００の特定の構成要素（５９０、５２０、５１６、５１５、５３０、５５０、５９５、５７０など）が、円形又は環状形状で面内（例えば、Ｘ－Ｙ面に平行）に延在する。例えば、ハイブリッド半導体デバイス５００の特定の構成要素（５９０、５２０、５１６、５１５、５３０、５５０、５９５、５７０など）が、例えば、円形状又は環状構成で、軸Ｏ３－Ｏ４の周りを延在する。
【0078】
図２２の例では、ハイブリッド半導体デバイス５００はスイッチ素子５１９を含み、スイッチ素子５１９は、ソース領域５２０と、ドリフト領域５３０と、ボディ領域５１５、又はチャネル領域５１６を含むボディ領域５１５の一部と、ボディコンタクト領域５４０と、ゲート５５５と、誘電体層５５０の誘電体部分５５１とを含む。ハイブリッド半導体デバイス５００は更に、浮遊電極５６０と、電圧支持構造５７０と、ドレインコンタクト５８０と、ソースコンタクト５９０と、ソースコンタクト５９０から又はその近くの領域からドレインコンタクト５８０に向かって例えばほぼ面内方向（Ｘ軸）に沿って延在する、フィールドプレート５９５及びボディ領域５１５を含む電界制御素子とを含む。電圧支持構造５７０はスイッチ素子５１９と面内方向（Ｘ軸）に沿って隣接しており、例えば、横方向に、スイッチ素子５１９の表面（例えば、半導体層５１０の第２の表面５１２の一部）と平行の方向に、延在する。いくつかの例において、電圧支持構造５７０は少なくとも部分的にスイッチ素子５１９に囲まれている。
【0079】
いくつかの例において、浮遊電極５６０の第１の端部５６１はスイッチ素子５１９のドリフト領域５３０とオーミック接触しており、浮遊電極５６０の第２の端部５６２は電圧支持構造５７０とオーミック接触しており、スイッチ素子５１９のボディコンタクト領域５４０はソースコンタクト５９０とオーミック接触している。いくつかの例において、浮遊電極５６０及びドレインコンタクト５８０に接触している電圧支持構造５７０の領域（例えば、５７１、５７２）は、電圧支持構造５７０の他の領域と比べて上げられたドーピングレベルでドープされ、浮遊電極５６０及びドレインコンタクト５８０とのオーミック接触を形成し、浮遊電極５６０と接触するドリフト領域５３０の領域５３１は、ドリフト領域５３０の他の領域と比べて上げられたドーピングレベルでドープされ、浮遊電極５６０とのオーミック接触を形成する。
【0080】
図２４は、説明される例に従った、別の例示のハイブリッド半導体デバイス６００を図示する。ハイブリッド半導体デバイス６００は半導体層６１０を含む。半導体層６１０は、ソース領域６２０と、ドリフト領域６３０と、チャネル領域６１６を含むボディ領域６１５と、ボディコンタクト領域６４０とを含む。半導体層６１０は、第１の表面６１１と、対向する第２の表面６１２とを有する。
【0081】
ハイブリッド半導体デバイス６００は更に、電圧支持構造６７０、ドリフト領域６３０と電圧支持構造６７０との間の浮遊電極６６０、半導体層６１０の第２の表面６１２上の誘電体層６５０及びゲート６５５、ソースコンタクト６９０、フィールドプレート６９５、並びにドレインコンタクト６８０を含む。
【0082】
電圧支持構造６７０は、面内方向（Ｘ軸）に沿って、例えば横方向に、ドリフト領域６３０に隣接している。電圧支持構造６７０はボディ領域６１５と接触している。電圧支持構造６７０は、半導体層６１０内にドーパントをイオン注入するか又は半導体層６１０の一部をエッチングして取り除いてトレンチを形成し、そのトレンチ内に電圧支持構造６７０の材料を堆積することにより形成され得る。いくつかの例において、半導体層６１０はシリコン層であり、電圧支持構造６７０は半導体層６１０内に炭素をイオン注入し、注入された領域を活性化して、電圧支持構造６７０として炭化ケイ素を形成することにより形成される。電圧支持構造６７０は、半導体層６１０の半導体よりも大きなバンドギャップを有するＷＢＧ半導体を含み得る。いくつかの例において、電圧支持構造６７０のＷＢＧ半導体は、炭化ケイ素、窒化ガリウム、及び／又は任意の他の好適なＷＢＧ半導体を含む。
【0083】
ハイブリッド半導体デバイス６００の或る構成要素は、上述のハイブリッド半導体デバイスの構成要素と同一であるか類似しており、ハイブリッド半導体デバイス５００の構成要素など、上記のハイブリッド半導体デバイスの構成要素を参照することができる。
【0084】
本明細書の範囲を逸脱することなく、本明細書に記載のデバイス、システム、装置、及び方法に対して改変、追加、又は省略を行ってもよい。また、本明細書で説明されたデバイス、システム、及び装置の動作は、より多くの、より少ない、又は他の構成要素を含んで行うことができ、説明された方法は、より多くの、より少ない、又は他の工程を含み得る。また、工程は任意の好適な順序で行ってもよい。
【0085】
用語「結合」は、明細書全体を通して用いられている。この用語は、この記述の説明と一貫した機能的関係性を可能とする、接続、通信、又は信号経路を網羅し得る。例えば、デバイスＡが、或るアクションを行うようにデバイスＢを制御するための信号を生成する場合、第１の例においてデバイスＡはデバイスＢに結合され、又は第２の例において、デバイスＡがデバイスＢに、介在する構成要素Ｃを通して結合されるが、これは、デバイスＢがデバイスＡによってデバイスＡが生成した制御信号を介して制御されるように、介在する構成要素ＣがデバイスＡとデバイスＢとの間の機能的関係性を実質的に変更しない場合である。
【0086】
特許請求の範囲内で、説明された実施例における改変が可能であり、その他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【国際調査報告】