▶ オブシディアン センサーズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-18
(54)【発明の名称】データ変換器のための適応電荷測定回路
(51)【国際特許分類】
H04N 25/70 20230101AFI20240111BHJP
【ＦＩ】
H04N25/70
【審査請求】未請求
【予備審査請求】有
(21)【出願番号】P 2023539984
(86)(22)【出願日】2021-12-28
(85)【翻訳文提出日】2023-08-07
(86)【国際出願番号】 US2021065303
(87)【国際公開番号】W WO2022146979
(87)【国際公開日】2022-07-07
(31)【優先権主張番号】63/132,309
(32)【優先日】2020-12-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】520351990
【氏名又は名称】オブシディアン センサーズ インコーポレイテッド
(74)【代理人】
【識別番号】100102978
【弁理士】
【氏名又は名称】清水 初志
(74)【代理人】
【識別番号】100205707
【弁理士】
【氏名又は名称】小寺 秀紀
(74)【代理人】
【識別番号】100160923
【弁理士】
【氏名又は名称】山口 裕孝
(74)【代理人】
【識別番号】100119507
【弁理士】
【氏名又は名称】刑部 俊
(74)【代理人】
【識別番号】100142929
【弁理士】
【氏名又は名称】井上 隆一
(74)【代理人】
【識別番号】100148699
【弁理士】
【氏名又は名称】佐藤 利光
(74)【代理人】
【識別番号】100188433
【弁理士】
【氏名又は名称】梅村 幸輔
(74)【代理人】
【識別番号】100128048
【弁理士】
【氏名又は名称】新見 浩一
(74)【代理人】
【識別番号】100129506
【弁理士】
【氏名又は名称】小林 智彦
(74)【代理人】
【識別番号】100114340
【弁理士】
【氏名又は名称】大関 雅人
(74)【代理人】
【識別番号】100214396
【弁理士】
【氏名又は名称】塩田 真紀
(74)【代理人】
【識別番号】100121072
【弁理士】
【氏名又は名称】川本 和弥
(74)【代理人】
【識別番号】100221741
【弁理士】
【氏名又は名称】酒井 直子
(74)【代理人】
【識別番号】100114926
【弁理士】
【氏名又は名称】枝松 義恵
(72)【発明者】
【氏名】ウェン ビン
(72)【発明者】
【氏名】ホン ジョン
(72)【発明者】
【氏名】チャン エドワード
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024HX23
5C024HX28
5C024HX35
5C024HX57
(57)【要約】
データ変換回路およびデータ変換回路を動作させる方法が開示される。いくつかの態様では、データ変換回路は、電荷測定回路を含む。いくつかの態様では、電荷測定回路は、容量性トランスインピーダンス増幅器（CTIA）である。いくつかの態様では、データ変換回路は、CTIAと、量子化器と、デジタル・アナログ変換器と、加算器と、デジタルフィルターとを含む。いくつかの態様では、データ変換回路は、CTIAおよびデジタルフィルターに電気的に結合されたアナログ・デジタル変換器を含む。いくつかの態様では、方法は、CTIAを用いて入力信号を積分する工程、CTIA出力信号が閾値より大きいかどうかを判定する工程、およびCTIA出力信号が閾値より大きいかどうかの判定に基づいてCTIA出力信号を低減する工程または低減を取り止める工程、を含む。
【特許請求の範囲】
【請求項1】
アナログ入力と、該アナログ入力に電気的に結合された電荷トランスインピーダンス増幅器（CTIA）と、
該CTIAの出力に電気的に結合された量子化器と、
該量子化器の出力に電気的に結合されたデジタル・アナログ変換器（DAC）と、
該DACの出力に電気的に結合された加算器であって、該CTIAが該加算器の出力に電気的に結合されている、加算器と、
該量子化器の該出力に電気的に結合されたデジタルフィルターと、
該デジタルフィルターに電気的に結合されたデジタル出力と
を含む、回路。
【請求項2】
前記CTIAが帰還コンデンサーを含み、前記アナログ入力が、センサーに電気的に結合され、
該帰還コンデンサーの容量が、該センサーの容量より小さい、
請求項1記載の回路。
【請求項3】
前記加算器が、前記DACの前記出力において高DAC出力信号を受け取ったことに応答してCTIA出力信号を低減させるように構成されている、請求項1記載の回路。
【請求項4】
前記量子化器が、前記CTIAの前記出力におけるCTIA出力信号が閾値より大きいかどうかを判定して、
該CTIA出力信号が該閾値より大きいという判定に従って前記DACに第1のデジタル値を出力し、
該CTIA出力信号が該閾値以下であるという判定に従って該DACに第2のデジタル値を出力する
ように、構成されており、
該DACが、
該第1のデジタル値を受け取ったことに応答して前記加算器に高DAC出力信号を出力し、
該第2のデジタル値を受け取ったことに応答して該加算器に該高DAC出力信号を出力するのを取り止める
ように、構成されている、
請求項1記載の回路。
【請求項5】
前記CTIAの前記出力に電気的に結合されたアナログ・デジタル変換器（ADC）をさらに含み、該ADCが、
該CTIAの該出力において残留電荷に対応する電圧を受け取って、
該残留電荷に対応するデジタル値を提供する
ように、構成され、
前記デジタル出力が、該残留電荷に対応する該デジタル値を含む、
請求項1記載の回路。
【請求項6】
CTIA出力信号からオフセットを除去するように構成されているオフセット除去回路をさらに含む、請求項1記載の回路。
【請求項7】
ADCが、CTIA出力信号からのオフセットを前記オフセットのデジタル値に変換するように構成されている、請求項1記載の回路。
【請求項8】
前記CTIAの帰還に含まれるローパスフィルターをさらに含む、請求項1記載の回路。
【請求項9】
前記回路の感度が該回路の動作周波数に基づき、該回路の該動作周波数が、前記CTIAの積分時間に基づく、
請求項1記載の回路。
【請求項10】
前記デジタル出力におけるデジタル出力信号が、前記回路の前記アナログ入力における電荷のデジタル値である、請求項1記載の回路。
【請求項11】
前記デジタル出力におけるデジタル出力信号が、前記回路の前記アナログ入力における電流のデジタル値である、請求項1記載の回路。
【請求項12】
前記デジタル出力におけるデジタル出力信号が、前記回路の前記アナログ入力における電圧のデジタル値である、請求項1記載の回路。
【請求項13】
前記アナログ入力に電気的に結合された可変抵抗器をさらに含み、該可変抵抗器が、前記回路の該アナログ入力における入力信号の信号レベルを低減するように構成されている、請求項1記載の回路。
【請求項14】
前記デジタルフィルターが有限インパルス応答（FIR）デシメータを含み、該FIRデシメータが、前記量子化器の前記出力から受け取られた前記信号に基づいて前記デジタル出力においてデジタル出力信号を生成するように構成されている、
請求項1記載の回路。
【請求項15】
前記量子化器および前記DACが、前記回路の量子化器およびDACの組み合わせに含まれる、請求項1記載の回路。
【請求項16】
以下の工程を含む方法:回路のCTIAを用いて、入力信号を積分する工程;
該CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定する工程;
該CTIA出力信号が該閾値より大きいという判定に従って、該CTIA出力信号を低減する工程;および
該CTIA出力信号が該閾値以下であるという判定に従って、該CTIA出力信号を低減するのを取り止める工程。
【請求項17】
前記CTIAにセンサーを電気的に結合する工程であって、該センサーが前記入力信号を提供し、
該CTIAが帰還コンデンサーを含み、かつ
該帰還コンデンサーの容量が、該センサーの容量より小さい、
工程
をさらに含む、請求項16記載の方法。
【請求項18】
前記入力信号に対応するデジタル出力信号を生成する工程をさらに含む、請求項16記載の方法。
【請求項19】
前記入力信号が、前記回路のアナログ入力における電荷であり、前記デジタル出力信号が前記電荷のデジタル値である、
請求項18記載の方法。
【請求項20】
1つまたは複数のプログラムを記憶している非一時的なコンピュータ可読記憶媒体であって、該1つまたは複数のプログラムが命令を含み、該命令が、1つまたは複数のプロセッサおよびメモリを有する電子デバイスによって実行されると、前記デバイスに、回路のCTIAを用いて、入力信号を積分する工程;
該CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定する工程;
該CTIA出力信号が該閾値より大きいという判定に従って、該CTIA出力信号を低減する工程;および
該CTIA出力信号が該閾値以下であるという判定に従って、該CTIA出力信号を低減するのを取り止める工程
を含む方法を行わせる、非一時的なコンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、2020年12月30日に出願された米国仮特許出願第63/132,309号の優先権を主張し、その開示全体はあらゆる目的で参照により本明細書に組み入れられる。
本出願は、2020年12月30日に出願された米国仮特許出願第63/132,309号の優先権を主張し、その開示全体はあらゆる目的で参照により本明細書に組み入れられる。
【0002】
分野
本開示は、一般に、データ変換器に関する。より具体的には、本開示は、容量性トランスインピーダンス増幅器（CTIA）などの電荷測定回路を含むデータ変換器に関する。
本開示は、一般に、データ変換器に関する。より具体的には、本開示は、容量性トランスインピーダンス増幅器（CTIA）などの電荷測定回路を含むデータ変換器に関する。
【背景技術】
【0003】
背景
センサーアレイの列（例えばX線パネル）は、大きな寄生容量および/または大きな寄生抵抗を含む場合がある。ピクセルから読み出し回路入力までの距離および/またはピクセル抵抗に応じて、寄生抵抗は数オーム～5キロオームの範囲になり得る。（例えば、異なるセンサーアレイの）ピクセルおよび列パラメータの変動は、電荷移動のダイナミクス（例えば、同じ総電荷と関連付けられる過渡波形の差）に影響を及ぼす可能性がある。
センサーアレイの列（例えばX線パネル）は、大きな寄生容量および/または大きな寄生抵抗を含む場合がある。ピクセルから読み出し回路入力までの距離および/またはピクセル抵抗に応じて、寄生抵抗は数オーム～5キロオームの範囲になり得る。（例えば、異なるセンサーアレイの）ピクセルおよび列パラメータの変動は、電荷移動のダイナミクス（例えば、同じ総電荷と関連付けられる過渡波形の差）に影響を及ぼす可能性がある。
【0004】
CTIAは、センサーからの電荷を電圧値に変換するために使用される電荷測定回路であってもよい。この目的にCTIAを使用する利点は、CTIA出力電圧のDCレベルが積分期間中の総入力電荷の関数であることである。回路部品からのノイズがCTIA出力電圧にノイズを加えることになるが、CTIAのオフセットノイズ以外には、DCレベルは回路部品からのノイズの影響を受けない。列は、選択されたセンサーピクセルの電荷を列からCTIAの帰還コンデンサーに移動させるように構成されたCTIAに接続されてもよい。
【0005】
ある場合には、帰還コンデンサーの容量は、ピクセルから移動された電荷を蓄積するのに十分な大きさである必要があり得る。この容量が大きく（例えば、pF範囲内にあり）、（1つまたは複数の）帰還コンデンサーが大きな面積のチップを占有することが必要になる可能性がある。CTIAが各列に必要な場合、帰還コンデンサーの数はセンサーアレイの列の数である（例えば、500列のアレイには、500pFの面積のコンデンサーが必要である）。さらに、容量値が大きい可能性があるので、（Q＝CV関係により）対応する出力電圧が低い可能性があり、後続の回路（例えば、アナログ・デジタル変換器（ADC））がより高い分解能または感度を有する必要がある。いくつかの例では、CTIAは、異なる値の帰還コンデンサーを含めることによって可変利得を得るように構成される場合があり、これによりチップの面積がさらに増加する。
【0006】
いくつかの例では、1つのセンサーアレイサイズ、1種類のピクセル、および/または1つのダイナミックレンジに特定の帰還コンデンサーが適し得るので、異なるセンサーアレイサイズ、異なる種類のピクセル、および/または異なるダイナミックレンジに異なるCTIA設計が必要とされる可能性があり、異なるシステムに対して特定の読み出し回路を設計するための費用が増加する。
【0007】
加えて、電荷積分時間と信号デジタル化時間とが重ならない場合もある。センサーの各行の読み出しに費やされる時間を短縮するために、第1の行からの電荷の積分と第2の行からの電荷のデジタル化とを同時に可能にするようにサンプルアンドホールド回路が含められる場合があり、（帰還コンデンサーに加えて）さらに1つまたは2つのコンデンサーを必要とする。追加のコンデンサーは、ノイズ（例えばジョンソンノイズ）を低減するために帰還コンデンサーと同じ大きさであり得る。追加のコンデンサーは、チップの面積をさらに増加させ、異なるアレイサイズ、異なる種類のセンサー、または異なるダイナミックレンジに使用されるべきチップの能力を制限する。
【発明の概要】
【0008】
概要
データ変換回路およびデータ変換回路を動作させる方法が開示される。いくつかの態様では、データ変換回路は、電荷測定回路を含む。いくつかの態様では、電荷測定回路は、容量性トランスインピーダンス増幅器（CTIA）である。いくつかの態様では、データ変換回路は、CTIAと、量子化器と、デジタル・アナログ変換器と、加算器と、デジタルフィルターとを含む。いくつかの態様では、データ変換回路は、CTIAおよびデジタルフィルターに電気的に結合されたアナログ・デジタル変換器を含む。いくつかの態様では、方法は、CTIAを用いて入力信号を積分する工程、CTIA出力信号が閾値より大きいかどうかを判定する工程、およびCTIA出力信号が閾値より大きいかどうかの判定に基づいてCTIA出力信号を低減する工程または低減を取り止める工程、を含む。
データ変換回路およびデータ変換回路を動作させる方法が開示される。いくつかの態様では、データ変換回路は、電荷測定回路を含む。いくつかの態様では、電荷測定回路は、容量性トランスインピーダンス増幅器（CTIA）である。いくつかの態様では、データ変換回路は、CTIAと、量子化器と、デジタル・アナログ変換器と、加算器と、デジタルフィルターとを含む。いくつかの態様では、データ変換回路は、CTIAおよびデジタルフィルターに電気的に結合されたアナログ・デジタル変換器を含む。いくつかの態様では、方法は、CTIAを用いて入力信号を積分する工程、CTIA出力信号が閾値より大きいかどうかを判定する工程、およびCTIA出力信号が閾値より大きいかどうかの判定に基づいてCTIA出力信号を低減する工程または低減を取り止める工程、を含む。
【0009】
いくつかの態様では、回路は、アナログ入力と、アナログ入力に電気的に結合された電荷トランスインピーダンス増幅器（CTIA）と、CTIAの出力に電気的に結合された量子化器と、量子化器の出力に電気的に結合されたデジタル・アナログ変換器（DAC）と、DACの出力に電気的に結合された加算器と、を含む。CTIAは、加算器の出力、量子化器の出力に電気的に結合されたデジタルフィルター、およびデジタルフィルターに電気的に結合されたデジタル出力に電気的に結合されている。いくつかの態様では、回路は、CTIAが適応的に有利に積分されることを可能にする。その結果、センサー電荷の全体を蓄積するように構成されたより大きなコンデンサーがもはや必要とされなくてもよくなり、回路は、異なるアレイサイズからのセンサーを読み出すか、異なる種類のセンサーを読み出すか、または異なるダイナミックレンジで使用されてもよくなる。
【0010】
いくつかの態様では、方法は、回路のCTIAを用いて、入力信号を積分する工程、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定する工程、CTIA出力信号が閾値より大きいという判定に従って、CTIA出力信号を低減する工程、およびCTIA出力信号が閾値以下であるという判定に従って、CTIA出力信号を低減するのを取り止める工程、を含む。いくつかの態様では、非一時的なコンピュータ可読記憶媒体が1つまたは複数のプログラムを記憶し、1つまたは複数のプログラムは命令を含み、命令は、1つまたは複数のプロセッサおよびメモリを有する電子デバイスによって実行されると、デバイスに方法を行わせる。
【0011】
いくつかの態様では、方法は、CTIAが適応的に有利に積分されることを可能にする。その結果、センサー電荷の全体を蓄積するように構成されたより大きなコンデンサーがもはや回路に必要とされなくてもよくなり、回路は、異なるアレイサイズからのセンサーを読み出すか、異なる種類のセンサーを読み出すか、または異なるダイナミックレンジで使用されてもよくなる。
【図面の簡単な説明】
【0012】
【図1】本開示の態様による、例示的な回路を示す図である。
【図2】本開示の態様による、回路の例示的な波形を示す図である。
【図3】本開示の態様による、例示的なタイミング図を示す図である。
【図4】本開示の態様による、例示的な回路を示す図である。
【図5】本開示の態様による、例示的な回路を示す図である。
【図6】本開示の態様による、例示的な回路を示す図である。
【図7】本開示の態様による、例示的な方法を示す図である。
【図8】一態様による、MEMSシステムの製造方法を示す図である。
【図9】例示的なセンサーを示す図である。
【発明を実施するための形態】
【0013】
例示的な態様の詳細な説明
態様の以下の説明では、本明細書の一部を形成し、実施できる特定の態様が実例として示されている添付の図面を参照する。開示の態様の範囲から逸脱することなく他の態様を使用することができ、構造的変更を行うことができることを理解されたい。
態様の以下の説明では、本明細書の一部を形成し、実施できる特定の態様が実例として示されている添付の図面を参照する。開示の態様の範囲から逸脱することなく他の態様を使用することができ、構造的変更を行うことができることを理解されたい。
【0014】
図1に、本開示の態様による、例示的な回路100を示す。いくつかの態様では、回路100はデータ変換器であり、CTIA102と、CTIAの出力に電気的に結合された量子化器104と、量子化器の出力に電気的に結合されたデジタル・アナログ変換器（DAC）106と、DACおよびCTIAの出力に電気的に結合された加算器108とを含む。いくつかの態様では、回路100は、回路の入力114における入力信号110に対応する（例えば、デジタル出力128で提供される）デジタル出力信号112を生成するように構成される。例えば、入力114はアナログ入力であり、デジタル出力信号112は、アナログ入力の変換されたデジタル値である。
【0015】
本開示の例はCTIAに関して説明されているが、開示の回路は、CTIAを使用して入力を処理することに限定されないことが理解される。例えば、開示の回路および方法は、異なる種類の積分増幅器または電流・電圧変換器を使用して入力を処理してもよい。別の例として、より一般的には、開示の回路および方法は、異なる電荷測定回路を使用して入力を処理してもよい。いくつかの態様では、回路100は、CTIA102の代わりに、電荷測定回路（図示せず）を含む。例えば、電荷測定回路は、（例えば、入力114に電気的に結合された）その入力において電荷を受け取り、（例えば、量子化器104に電気的に結合された）その出力において、電荷の量を反映した信号を生成する。
【0016】
例えば、入力信号110はアナログ信号であり、デジタル出力信号112は、入力信号110のデジタル表現である。いくつかの態様では、デジタル出力信号112は、アナログセンサー読み出し値（例えば、センサー電荷、センサー電圧、センサー電流）を表し、デジタル出力信号112は、さらに処理するためにセンサーシステムの別の部分に提供される。
【0017】
いくつかの態様では、デジタル出力信号112は、回路の入力114における電荷のデジタル値である（例えば、回路100は電荷検出のために構成される）。いくつかの態様では、デジタル出力信号112は、回路の入力114における電流のデジタル値である（例えば、回路100は、ある期間にわたって入力電荷を測定するか、または入力電荷を積分することによる電流検出のために構成される）。いくつかの態様では、デジタル出力信号112は、回路の入力114における電圧のデジタル値である（例えば、回路100は電圧検出のために構成される）。例えば、回路100を電圧検出用に構成するために、電圧・電流変換器がCTIA102に電気的に結合される。デジタル出力信号112は、回路100の入力114における他の電気量に対応してもよいことが理解される。
【0018】
いくつかの態様では、回路100が電流検出または電圧検出のために（例えば、定常電流または定常電圧を検出するために）構成される場合、回路100は、多段ノイズシェーピング（MASH）変調器として動作している。例えば、回路100は、定常電流（例えば、より大きな信号遷移を含み得る、センサーからのより短い持続時間の過渡電流または信号電流とは対照的に、ノイズ電流）を測定するためのMASHとして動作してもよい。いくつかの態様では、回路がMASHとして動作している間、スイッチングノイズの蓄積を防止するために、入力信号が帰還コンデンサーをもはや飽和させないのに十分なほど低いときに量子化器はオフにされる（例えば、回路がMASHとして動作している間、入力信号の積分は帰還コンデンサーを飽和させない）。一方、ピクセルは接続されたままなので、ADCによって熱雑音を低減することができる（例えば、平均ノイズが低減される）。
【0019】
いくつかの態様では、CTIA102は帰還コンデンサー116を含み、回路の入力114は、センサーに電気的に結合されるように構成され（例えば、ボロメーターピクセル、X線センサーピクセル、可視画像センサーピクセル、赤外線画像センサーピクセル、MEMSセンサーピクセル、環境に関する情報を電気信号に変換するセンサーピクセル）、帰還コンデンサーの容量はセンサーの容量より小さい。一例として、センサーピクセルの容量は2.6pFであり、帰還コンデンサー116の容量は0.5pFである。いくつかの態様では、帰還コンデンサー116の容量は、本明細書でより詳細に説明するように、帰還コンデンサー116が積分中に飽和しないように決定される。例示的なセンサー読み出しの方法は、国際公開公報WO2019204515およびWO2020033930で参照することができ、それらの開示はあらゆる目的でその全体が参照により本明細書に組み入れられる。
【0020】
いくつかの態様では、入力信号110は、回路100を使用して積分される。すなわち、CTIA102は、回路100の要素および/または開示の回路を動作させる方法を使用して、異なる積分時間中に信号110の部分（例えば、CTIAに電気的に結合されたセンサーの電荷）を積分する、これについては本明細書でより詳細に説明する。いくつかの態様では、信号の一部分が積分された後、CTIAの出力が閾値より大きい場合、（例えば、CTIA出力信号から、固定値214を減算することなどによって）CTIA上の電荷がある値だけ低減される。異なる時間における入力信号の部分を積分し、一部分を積分した後にCTIA出力をある値だけ低減することにより、CTIAは適応的に有利に積分することができる。その結果、センサー電荷の全体を蓄積するように構成されたより大きなコンデンサーがもはや必要とされなくてもよくなる。さらに、以下でより詳細に説明するように、CTIAは適応的に積分することができるので、積分のタイミング（例えば、量子化器決定時間のタイミング、帰還時間のタイミング、量子化器決定時間の回数、帰還時間の回数）が（例えば、異なる入力信号レベルに対して、異なる感度または分解能に対して、異なるCTIA利得に対して）調整されてもよく、有利には、回路100がより広い入力範囲（例えば、異なる種類のセンサー、異なるセンサーアレイ構成、異なるダイナミックレンジ）に使用されることを可能にする。
【0021】
例示的な利点として、開示の回路および回路を動作させる方法は、従来のCTIAの帰還コンデンサーと比較して、帰還容量値をより小さくすることを可能にし得る。例えば、出力波形204の積分は、異なる時間における入力信号の部分を積分し、一部分を積分した後にCTIA出力をある値だけ低減することを含まない。より小さい帰還コンデンサーを有する本明細書に記載するCTIA（例えば、CTIA102、CTIA402、回路500、回路600）は、従来のCTIAと同じ入力を積分し得るが、より大きい帰還コンデンサーなしでよい。したがって、本明細書に開示されるCTIAの対応する出力電圧は（例えば、Q＝CVの関係に起因して）より高くてもよく、後続の回路（例えばADC）の分解能または感度の要件を緩和する。別の例示的な利点として、CTIAは適応的に積分することができるので、開示の回路および回路を動作させる方法は、異なるアレイサイズ、異なる種類のピクセル、および/または異なるダイナミックレンジの読み出しに対応し得る。これにより、異なるCTIA設計の必要性を低減し、特定の読み出し回路を設計するためのコストを削減することができる。
【0022】
例えば、回路は、3Vの最大許容アナログ電圧と、8pCの最大電荷および2.6pFの容量を有するセンサーピクセル（例えば、X線センサーピクセル）とを有してもよい。従来のCTIAは、相関二重サンプラーをさらに必要とする場合があり、相関二重サンプラーは、センサーピクセルの容量と同じ値を有する2つの追加のコンデンサーを必要とする。この例示的なシステムでは、従来のCTIAを使用するデータ変換回路は、1チャネルあたり約8pF（例えば、帰還コンデンサーと相関二重サンプリング用の2つのコンデンサーに2.6pFの3倍）の容量を必要とする。
【0023】
対照的に、この例示的なシステムに代わりに開示のCTIA（例えば、CTIA102、CTIA402、回路500、回路600）を使用するデータ変換回路を使用すると、0.5pFの帰還コンデンサーがCTIAに使用されてもよく、第2の0.5pFのコンデンサー（例えば、オフセット除去コンデンサー506、オフセット除去コンデンサー610）がオフセット除去に使用されてもよく、これは1チャネルあたり1pFの容量が必要であることを意味する。この例示的なシステムでは、開示のCTIAを含むデータ変換回路を使用して、コンデンサー面積を8分の1に縮小することができる。
【0024】
さらに、本明細書に記載するCTIAの帰還コンデンサーは積分されている間に飽和しない可能性があるので、より小さい0.5pFの帰還コンデンサーは、2.6pFという従来のCTIAの帰還コンデンサーの容量を超えて電荷を積分するために使用され得る。いくつかの態様では、CTIA帰還コンデンサー（例えば、帰還コンデンサー116、帰還コンデンサー416、帰還コンデンサー516、帰還コンデンサー616）の実効容量（例えば、CTIA帰還コンデンサーが本明細書に記載する積分中に積分することができる電荷の総数に対応する）は、量子化器（例えば、量子化器104、量子化器404）を制御するクロックに基づいて決定されてもよい。例えば、CTIAによる使用にN1サイクルが利用可能である場合（例えば、積分中にN1回の量子化器決定時間210があり、積分中にN1回の帰還時間212がある）、CTIA帰還コンデンサーの実効容量はN1×（CTIA帰還コンデンサーの容量）である。いくつかの態様では、数N1は、オーバーサンプリング率（OSR）クロックサイクルの総数N、ならびにN個のクロックサイクルが、積分時間（例えば、積分308）と剰余変換（例えば、剰余変換およびFIR出力310の剰余変換部分）との間でどのように割り振られるかに基づいて決定される。一例として、N1＝16であり、CTIA帰還コンデンサーの実効容量は16×0.5pF＝8pFであり、これは、0.5pFの帰還コンデンサーを含むCTIAが、2.6pFの帰還コンデンサーを含む従来のCTIAと比較して3倍の電荷容量を有し得ることを意味する。
【0025】
さらに、CTIAは適応的に積分することができるので、CTIA（例えば、CTIA102、CTIA402、回路500、回路600）は、積分時間を変化させることによって可変利得を得るように構成されてもよく、異なる利得用の追加の帰還コンデンサーの必要性を低減する。加えて、説明するように積分することによって、入力の部分が同時に変換されてもよく（例えば、入力の第2の部分が積分されている間に入力の第1の部分が積分された後で変換され）、変換速度を低下させることなくサンプルアンドホールド回路および追加のコンデンサーの必要性を低減する。
【0026】
開示の回路の面積効率および柔軟性は、信号のセットが読み出されてデジタル形式に変換され得る、X線センサー、ボロメーター、可視画像センサー、赤外線画像センサー、MEMSセンサーなどのアレイ型センサーに有利に適する可能性がある。ハードウェアを変更することなく、開示の回路は有利には、従来の方式で積分する対応するデータ変換回路の正確度を少なくとも維持しながら（例えば、積分時間を調整することによって）異なるアレイサイズ、異なる種類のセンサー、または異なるダイナミックレンジのデータを変換するように、構成されることができる。
【0027】
さらに別の例示的な利点として、開示の回路に対する（例えば、センサー列の寄生容量からの）熱雑音の影響は、従来のCTIAの出力を取り込むために使用されるより高い帯域幅のサンプルアンドホールド回路と比較して、開示の回路によって行われる（例えば、本明細書に記載するように、積分することによる、すなわち、ADC118にシグマデルタ変換器を使用することによる）シグマデルタオーバーサンプリングに起因してより低くなり得る。
【0028】
いくつかの態様では、CTIA102は、帰還コンデンサー116と並列に電気的に結合されたリセットスイッチ126を含む。いくつかの態様では、センサーピクセルがCTIAへの電荷の移動を開始する前に（例えば、帰還コンデンサーリセット302時間中に）、帰還コンデンサー116はリセットスイッチ126によってリセットされ、リセットスイッチ126は、帰還コンデンサー上の残留電荷を除去するために（例えば、帰還コンデンサーリセット302時間中に）閉じられる（例えば、CTIAの出力の値をリセットする（例えば、出力をオフセット値のままにする））。
【0029】
いくつかの態様では、量子化器104は、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定するように構成される。CTIA出力信号が閾値より大きいという判定に従って、量子化器104は、（例えば、DAC106に、有限インパルス応答（FIR）デシメータ122に）第1のデジタル値を出力する。CTIA出力信号が閾値以下であるという判定に従って、量子化器104は、（例えば、DAC106に、FIRデシメータ122に）第2のデジタル値を出力する。いくつかの態様では、積分中、量子化器104の出力は、量子化器比較結果に基づいて2進数列（例えば、量子化器出力波形208）を出力する。
【0030】
いくつかの態様では、閾値は、積分器出力電圧のためのマージンまたはヘッドルームを提供するように設定される。例えば、閾値は、増幅器のダイナミックレンジが効果的に利用されている間にCTIA102が飽和するのを防止する（例えば、閾値は入力信号の早すぎる低減を引き起こさない）。
【0031】
いくつかの態様では、閾値は、帰還コンデンサー116の容量に基づいて設定される。例えば、閾値は、帰還コンデンサー116の電荷蓄積容量に対応するレベル未満である。いくつかの態様では、量子化器104の閾値は、回路100に電気的に結合された入力に基づいて調整可能であり、回路100が異なるセンサーアレイサイズ、異なる種類のセンサー、および/または異なるダイナミックレンジに使用されることを可能にする。
【0032】
いくつかの態様では、量子化器104は比較器である。いくつかの態様では、量子化器104は、本明細書でより詳細に説明するように、積分の量子化器決定時間中にCTIAの出力と閾値との比較を行う。
【0033】
一例として、量子化器決定時間中に、量子化器104はCTIA102の出力を閾値と比較する。CTIA102の出力レベルが閾値より大きい場合には、量子化器104はDAC106に「高」信号を出力し、出力レベルが閾値以下である場合には、量子化器104はDAC106に「低」信号を出力する。
【0034】
いくつかの態様では、DAC106は、量子化器104から第1のデジタル値を受け取ったことに応答して加算器108に高DAC出力信号（例えば、積分中にCTIA出力信号をある値（例えば固定値214）だけ低減させる信号）を出力するように、構成される。いくつかの態様では、高DAC出力信号はこの値である（例えば、高DAC出力信号は、帰還コンデンサーからの電荷を低減してCTIA出力レベルをこの値だけ低減させる値（例えば、低減される電圧に対応する電荷）に対応する電荷である）。第2のデジタル値を受け取ったことに応答して、DAC106は、加算器108に高DAC出力信号を出力するのを取り止める。例えば、量子化器104がDAC106に「高」信号を出力する場合には、DAC106は加算器108に高DAC出力信号を出力する。量子化器104がDAC106に「低」信号を出力する場合には、DAC106は加算器108に高DAC出力信号を出力するのを取り止める。
【0035】
一例として、CTIA出力電圧は0V～3.3Vの範囲である（例えば、アナログ電圧レールは3.3Vである）。量子化器の閾値は2.8Vに設定ことができ、この値は2.3Vである。すなわち、CTIA出力電圧が閾値より大きいという判定に従って、DACは高DAC出力信号を出力し、高DAC出力信号が出力されたことに応答して、回路は出力電圧を2.3Vだけ低下させる。これらの値は単なる例示であり、異なる出力電圧値、量子化器閾値、およびDAC出力値が設定されてもよいことが理解される。
【0036】
いくつかの態様では、量子化器104がDAC106に「低」信号を出力する場合、DAC106は出力の提供を停止する。例示的な利点として、量子化器104がDAC106に「低」信号を出力するときに出力の提供を停止することによって、量子化器104がDAC106に「低」信号を出力する場合に（例えば電荷注入からの）ノイズ電荷が最小化され得る。
【0037】
いくつかの態様では、CTIA102は帰還コンデンサー116を含み、帰還コンデンサー116は、総電荷を蓄積するように構成される。CTIA出力信号は、帰還コンデンサー116が蓄積するように構成されている総電荷より小さい電荷に対応する値（例えば固定値214）だけ低減される。例えば、CTIA出力信号が低減される値（例えば固定値214）は、帰還コンデンサー116の電荷蓄積容量に対応する電圧レベルと量子化器104の閾値レベルとの差未満の量である。
【0038】
いくつかの態様では、量子化器104とDAC106とは1つの構成部品に組み合わされる。例えば、組み合わされた量子化器およびDACは、CTIAの出力と閾値との比較の結果および高DAC出力信号を出力するように構成される。
【0039】
いくつかの態様では、加算器108は、DAC106から高DAC出力信号を受け取ったことに応答してCTIA102の出力信号を高DAC出力信号に対応する値（例えば固定値214）だけ低減させるように、構成される。例えば、（例えば、CTIA波形206によって示されるように）、入力信号の一部分が積分された後にこの値（例えば固定値214）に対応する量がCTIA出力から低減される。入力信号の部分は異なる時間に積分される。この値に対応する量は、積分された部分（例えばCTIA出力）が量子化器104の閾値を超える毎に低減され、帰還コンデンサー116が飽和するのを防止する。以下でより詳細に説明するように、入力信号の部分は積分され、CTIAの出力は、量子化器104の閾値レベルを下回る入力信号の最後の部分が残るまでこのように低減され、最後の部分が、CTIA102の剰余（例えば、残留電荷、残留電圧、剰余216）である。
【0040】
いくつかの態様では、加算器108は、（例えば、CTIAの入力において、CTIAの出力において）帰還コンデンサー116の端子に電気的に結合され、端子における電圧を低減することによってCTIA出力信号を低減する。いくつかの態様では、加算器108は、追加の回路部品に電気的に結合され、CTIA出力信号を低減するために加算器108から信号を受け取ったことに応答して、これらの追加の回路部品は、CTIA出力信号を低減する。
【0041】
加算器108は図1に示すように図示されているが、図は単なる例示であることが理解される。加算器108は、図示とは異なる方法で電気的に結合されてもよい。例えば、加算器108は、CTIAの出力から値を減算するためにCTIAの出力に電気的に結合されてもよい。
【0042】
いくつかの態様では、回路100は、CTIA102の出力に電気的に結合されたADC118を含む。ADC118は、CTIA102の出力における残留電圧または残留電荷に対応する電圧を受け取って、当該残留電圧または残留電荷に対応するデジタル値を生成するように、構成される。いくつかの態様では、デジタル出力信号112は、剰余に対応するデジタル値を含む（例えば、デジタル出力信号112を生成するために、残留電圧または残留電荷のデジタル値および量子化器出力から生成された2進数列が（例えば、FIRデシメータ122によって）処理される）。いくつかの態様では、ADC118はシグマデルタADCである。
【0043】
いくつかの態様では、残留電荷に対応する電圧（例えば、積分終了近くのCTIA出力206の電圧、残留電圧、剰余216）は量子化器104の閾値（例えば閾値218）未満である。例えば、入力信号の部分は、量子化器104の閾値レベルを下回る入力信号の一部分が積分の終了近くで残るまで、記載のやり方で積分および低減され、その部分が、CTIA102の残留電圧または残留電荷である。ADC118は、残留電荷に対応する電圧を受け取り、残留電圧または残留電荷をデジタル信号に変換し、デジタル信号はFIRデシメータ122の入力に提供され、FIRデシメータ122については本明細書でより詳細に説明する。
【0044】
いくつかの態様では、回路100はオフセット除去回路120を含み、オフセット除去回路は、CTIA102の出力からオフセットを除去するように構成される。例えば、オフセット除去回路120は、オフセット値を取り込む。オフセット値は、ADC118に提供される前に残留電荷または残留電圧に対応する電圧から減算され、デジタル出力信号112からオフセットを除去し、回路100のデータ変換の正確度を向上させる。
【0045】
いくつかの態様では、オフセット除去回路120は、相関二重サンプリングのために構成される。リセットスイッチ126が帰還コンデンサー116をリセットした後（例えば、帰還コンデンサーリセット302の後）、ランダムノイズがサンプリングされてもよい。いくつかの態様では、センサー列の容量が大きい場合があり、ノイズは、寄生列素子における熱雑音である場合があり、ランダムな電荷値を引き起こす可能性がある。このランダムな電荷の標準偏差は、
におおよそ等しくてもよい。
【0046】
いくつかの態様では、このランダムノイズを除去するために、CTIAの出力は、オフセット除去回路120が、積分開始時または積分開始前に一度、ノイズ電荷を測定し、終了時または積分完了後に一度、積分信号または剰余プラスノイズ電荷を測定することによって測定される（例えば、複数回測定され、平均化される）。これら2つの測定値の差（例えば、これら2つの測定値の差はオフセットを除外する）は、ADC118（例えば、シグマデルタ変換器）を使用してデジタル値に変換される。例えば、開示のオフセット除去回路および方法を使用しないと、オフセットは4mVである。開示のオフセット除去回路および方法（例えば、オフセット除去回路120、回路400、回路500、回路600）が使用される場合、オフセットは1.5mVに低減される。
【0047】
いくつかの態様では、CTIAは適応的に積分することができるので、回路100の感度（例えば分解能）は回路の動作周波数に基づき、回路の動作周波数は、CTIA102の積分時間に基づく。動作周波数に基づく感度調整性を有することにより、回路は、より広範囲の用途に有利に使用され得る（例えば、回路は、低分解能システムと高分解能システムの両方に適する）。
【0048】
例えば、積分の頻度を増加させる（例えば、入力信号の第1の部分と第2の部分との積分間の時間を短縮する、量子化器決定時間210と帰還時間212との間のタイミングを短縮する）ことによって、回路100の感度（例えば分解能）が向上する。逆に、積分の頻度を減少させる（例えば、入力信号の第1の部分と第2の部分との積分間の時間を延長する、量子化器決定時間210と帰還時間212との間のタイミングを延長する）ことによって、回路100の感度（例えば分解能）が低下する。開示の回路の積分時間と、周波数と、感度との間の関係については、図2および図3に関してより詳細に説明する。
【0049】
いくつかの態様では、回路100は、回路の入力に電気的に結合された可変抵抗器（図示せず）（例えば、MOSトランジスタ）を含み、可変抵抗器は、低減された電流レベルを回路の入力に提供して、帰還コンデンサーが飽和するのを防止するように、構成される。
【0050】
例えば、読み出されている、検出されているデータに対応する電荷を蓄積するセンサーが放電を開始する。この時間（例えばt＝0）中に、可変抵抗器の抵抗は初期抵抗（例えば、R0）にあり、センサーは可変抵抗器に電気的に結合されている。この放電時間中に時間が経過するにつれて、可変抵抗器の抵抗はR0から減少する。放電時間の終了（例えば、t＝T、センサーが放電を完了するとき）までに、抵抗はR0から0まで直線的に減少する。いくつかの態様では、Tは、積分308の持続時間である。いくつかの態様では、Tは、センサー読み出し306の持続時間である。いくつかの態様では、Tは、センサー読み出し306の持続時間の一部である。いくつかの態様では、放電時間窓は、同等のMOSトランジスタをオンにする信号の立ち上がり時間より数倍長い。したがって、放電時間窓にわたって可変抵抗器の抵抗を低減することは、単にトランジスタをオンにすることとは異なり得る。例えば、放電時間窓がマイクロ秒の範囲内にあり、MOSトランジスタをオンさせる信号の立ち上がり時間はナノ秒の範囲内にある。可変抵抗器の抵抗は、以下のように計算することができる。
【0051】
いくつかの態様では、抵抗を制御するために、制御電圧がMOS可変抵抗器のゲートに電気的に結合され、読み出し中の行時間毎に（例えば、ゲート電圧を増加させることによって）ドレインソース間相互コンダクタンスを低から高に増加させる（すなわち、抵抗が高から低に減少する）。上記式で説明したように、可変抵抗器の抵抗は、t＝0からt＝Tまで直線的に減少し、t＝0における抵抗（例えば、R（0））はR0、初期抵抗であり、t＝0の後、抵抗は、式に関して説明したように線形に減少し、抵抗（例えば、R（T））は、t＝Tで実質的に0に近づく。
【0052】
式（1）は、理想的な場合には、R（t）はt＝Tで0に達することを示しているが、可変抵抗器を実装するために使用される構成部品は、放電時間窓の終了時にちょうど0の抵抗に達しない可能性があることが理解される。いくつかの態様では、この抵抗は可変抵抗器の最低抵抗である。例えば、可変抵抗器がMOSトランジスタである場合には、最低抵抗はトランジスタのコンダクタンス（例えば、トランジスタの「オン」抵抗）によって決定される。
【0053】
センサーの容量をCで表すことができる。可変抵抗器に入る電流は、以下のように計算することができる。
【0054】
V（t）について解くことにより、可変抵抗器の両端の電圧を時間の関数として計算することができる。
【0055】
可変抵抗器を流れる電流I（t）は、以下のように表すことができる。
【0056】
式（4）に示すように、放電時間窓Tが初期時定数に等しくなるように設定される場合（例えば、T＝C×R0）、電流出力を実質的に一定とすることができる（例えば、I＝V（0）/R0）。したがって、いくつかの態様では、可変抵抗器のR0は、センサーの実効容量（例えば、1～5pF）および放電時間窓（例えば、1行のセンサーを読み出す時間）によって決定される。放電電流を定電流に変換することにより、過渡センサー読み出し信号と関連付けられたピーク電流が低減され得、帰還コンデンサー116が高電流によって飽和するのを防止する。
【0057】
いくつかの態様では、上述したように、センサー放電時間にわたって可変抵抗器の抵抗を直線的に変化させる代わりに、抵抗器（例えば、MOSトランジスタ）は、2状態電圧によって駆動される。2つの状態の第1の電圧によって駆動されるとき、抵抗器は低インピーダンスを有し、2つの状態の第2の電圧によって駆動されるとき、抵抗器は高インピーダンスを有する。いくつかの態様では、入力に関連する信号が（例えば、入力信号の過渡特性に起因して）ハイレベルであるときに、可変抵抗器は、可変抵抗器を第2の電圧で駆動することによって高インピーダンスを有するように設定される。信号の波形は有利には低減され得、信号伝達速度（例えば、帰還コンデンサーを充電する速度）を遅くし、帰還コンデンサーが飽和するのを防止する（例えば、より大きな帰還コンデンサーの必要性を低減する）。信号振幅が（例えば、センサー放電の過渡特性に起因して）より低いレベルまで減少した後、可変抵抗器は、可変抵抗器を第1の電圧で駆動して信号伝達速度（例えば、帰還コンデンサーを充電する速度）を高めることによって低インピーダンスを有するように設定される。
【0058】
いくつかの態様では、回路100はデジタルフィルターを含む。いくつかの態様では、デジタルフィルターは量子化器104の出力に電気的に結合される。デジタルフィルターは、デジタルフィルタリング以外の動作を行い得ることが理解される。例えば、デジタルフィルターは、量子化器出力104および/またはADC118からのパルス符号変調（PCM）シーケンスをデコードするように構成される。別の例として、デジタルフィルターは、量子化器出力104およびADC118からの信号を結合しデジタル出力128においてデジタル出力信号112を生成するように、構成される。
【0059】
いくつかの態様では、デジタルフィルターは、FIRデシメータ122を含み（例えば、FIRデシメータ122は、量子化器104の出力に電気的に結合される）、FIRデシメータ122は、量子化器104の出力から信号を受け取るように構成される。いくつかの態様では、FIRデシメータ122は、（例えば、ADC118から）CTIA102の出力における残留電荷または残留電圧に対応するデジタル値をさらに受け取るように構成される。例えば、FIRデシメータは、量子化器104の出力からの信号（例えば、CTIA102を積分することから、入力信号110を表す2進数列、量子化器出力波形208）、または量子化器104の出力からの信号（例えば、CTIA102を積分することから、剰余なしの入力信号110を表す2進数列、量子化器出力波形208）と、ADC118からのCTIA残留電荷または残留電圧に対応するデジタル値とを受け取り、これらの入力をフィルタリングし、入力信号110をより正確に表す（例えばデジタル出力128における）デジタル出力信号112を提供する。
【0060】
いくつかの態様では、FIRデシメータは、（例えば、積分結果を表す）CTIA102からの出力をADC118からの出力（例えば、CTIA剰余を表す）と結合する。例えば、PCMシーケンスのセットがCTIA102から作成され（例えば、PCMシーケンスは、量子化器の結果に基づいて量子化器104の出力において生成される（例えば、量子化器出力波形208））、ADC118は可能な入力信号110のレベルに対して出力する。ベクトル行列式（例えば、式（5）および式（6））が設定されてもよい。この式は、FIRタップ係数によって処理されたPCMシーケンスを、対応するアナログ入力信号値に等しくなるように関連付ける。いくつかの態様では、入力信号は、以下の式を使用してCTIA102およびADC118の出力から取得される。
式中、A1は、CTIA102のPCMシーケンスであり、
A2は、ADC118のPCMシーケンスであり、
C1は、1の和に正規化された、CTIA102のFIRフィルター係数である。
C2は、1の和に正規化された、SD変調器のためのFIRフィルター係数であり、
g2は、（CTIAのPCMシーケンスに付加されるべき）ADCのPCMシーケンスに適用される重みであり、
g1は、入力信号110に対するデジタル出力信号112の利得であり、
μ0は、入力信号110に対するデジタル出力信号112のオフセットである。
A2は、ADC118のPCMシーケンスであり、
C1は、1の和に正規化された、CTIA102のFIRフィルター係数である。
C2は、1の和に正規化された、SD変調器のためのFIRフィルター係数であり、
g2は、（CTIAのPCMシーケンスに付加されるべき）ADCのPCMシーケンスに適用される重みであり、
g1は、入力信号110に対するデジタル出力信号112の利得であり、
μ0は、入力信号110に対するデジタル出力信号112のオフセットである。
【0061】
いくつかの態様では、μは、電荷、電流、電圧などの量である。開示の係数決定方法は、回路100によって読み出され得る量に限定されないことが理解される。いくつかの態様では、特定の用途に応じて、μは、温度、圧力、またはX線線量であり、係数C1および係数C2に組み込まれた自由度は、開示の回路を超えて、システムの他の局面を線形化するのに役立ち得る。
【0062】
いくつかの態様では、FIRデシメータ122と関連付けられた係数（例えば、FIRフィルターの係数）は、分析的決定、シミュレーションに基づく数値的決定、および測定に基づく数値的決定のうちの少なくとも1つを使用して決定される。
【0063】
例えば、C1およびC2は、分析的決定、シミュレーションに基づく数値的決定、および測定に基づく数値的決定のうちの少なくとも1つを使用して決定された線形最適FIR係数である。いくつかの態様では、C1の係数の数は、CTIAのサイクル数（例えば、量子化器決定時間および帰還時間のサイクル）であり、C2の係数の数は、SD変調器のオーバーサンプリング（OSR）サイクルの数である。分析的決定（例えば理論的分析）を使用して、C1の定数およびC2の蓄積フィルターが使用されてもよい。これらのフィルター係数は、デフォルト値として使用されてもよい。より最適なフィルター係数は、より具体的な回路実装のために、シミュレーションに基づく数値的決定および測定に基づく数値的決定を使用してもよい。
【0064】
シミュレーションに基づく数値的決定（例えば、数値的シミュレーション）を使用すると、係数は回路の構造をより厳密に反映することになる。測定に基づく数値的決定（例えば、実験に基づく）を使用すると、ノイズおよび系統的誤差（例えば、オペアンプの非理想性、デバイスの不一致）を組み込んだ特定のチップに対して最適な係数を見つけることもできる。いくつかの態様では、これらの係数は、回路100を動作させる前に（例えば、回路100を含むシステムを動作させる前に、回路100の製造中に）決定される。いくつかの態様では、これらの係数は、回路100を動作させている間に決定または更新される（例えば、較正が行われ、より適切な係数が決定されてもよい）。いくつかの態様では、回路100は、最適なデシメーションフィルターをもたらすために、パッケージされたチップとして、または検出システムに埋め込まれた、プローブカードを使用して、ウェハー形態で較正される。いくつかの態様では、式（5）の変数（例えば、係数の重み）は、入力信号なしで回路100を動作させる（例えば、入力信号なしでCTIAと積分する）ことによって較正される。
【0065】
いくつかの態様では、シミュレーションに基づく数値的決定および測定に基づく数値的決定において、入力アナログ値（μ1、μ2、…、μN）が、出力（A11、A12、…、A1N）、（A21、A22、…、A2N）を生成するために使用される。数Nは、決定されるべきパラメータ数以上であり、これは、C1の成分の数＋C2の成分の数＋3（例えば、g1、g2、μ0について）である。最小2乗適合などの数値的方法が、C1、C2、g1、g2、μ0および出力から入力への線形変換を決定するために使用される。
【0066】
いくつかの態様では、チップ製造のパラメータ（例えば、より少ないパラメータ）に応じて、シミュレーションに基づく数値的決定が、有利には、係数を決定するより単純な方法である。いくつかの態様では、シミュレーションに基づく数値的決定がシステムのデフォルト係数を設定し、より正確な値について測定に基づく数値的決定が使用される。
【0067】
いくつかの態様では、チップ製造のパラメータ（例えば、より多くのパラメータ）に応じて、測定に基づく数値的決定が、安定した基準電圧レベルなど、オンチップ試験回路を有するASICのウェハープローブ特性評価中に行われる。チップ製造パラメータがより複雑である場合、測定に基づく数値的決定を使用することにより、係数をより正確に決定し得る。
【0068】
いくつかの態様では、C1およびC2のFIR係数は独立変数として扱われ、いくつかの例では、独立変数の数が低減される。例えば、電荷測定では、C1は定数であり、C2は、ADC118が動作している間（例えば、剰余値が変換されている間）は非ゼロである。いくつかの例では、独立変数の数をさらに低減し、最適なFIR係数を決定する複雑さを低減するために、連続性などのさらなる制約が適用される。
【0069】
いくつかの態様では、回路100は、回路100の要素を動作させるためのタイミング信号および制御信号を提供するタイミングおよび制御回路124を含む。例えば、タイミングおよび制御回路124は、量子化器104、ADC118、オフセット除去回路120、およびFIRデシメータ122に、それらのそれぞれのタイミングを制御するために電気的に結合される。別の例として、タイミングおよび制御回路124は、図2および図3関して説明した波形およびタイミング図を生成するためのタイミングおよび制御信号を生成する。タイミングおよび制御回路124は、回路100の他の要素（例えば、CTIA102、DAC106、加算器108）のためのタイミング信号および制御信号を提供してもよい。
【0070】
回路100は図示の要素で説明されているが、図は単なる例示であることが理解される。開示のデータ変換器を形成するために、異なる要素または追加の要素が追加されるか、または回路100から除去されてもよい。記載の要素は、図示されたものとは異なるように電気的に結合されるか、または構成されてもよい。例えば、オフセット除去回路120は、図1に示すものとは異なるように電気的に結合されてもよい。オフセット除去回路は、図5および図6に関して説明するように、CTIAの一部として含まれてもよい。別の例として、回路100はシングルエンド信号を変換するものとして示されているが、回路100は、差動信号を変換してもよい（例えば、回路100の要素は差動シグナリングのために構成される）ことが理解される。さらに別の例として、回路100は、デジタルフィルターまたはFIRデシメータ122を含まない場合もあり、量子化器104および/またはADC118の出力はデジタル出力信号112を提供してもよく、デジタル出力信号112は、さらなる処理のために後続の構成部品に出力される。
【0071】
別の例として、回路100は、第1段に1次CTIAを含み、第2段にADC（例えば、2次シグマデルタ変換器）を含むように示されているが、CTIAまたはADCの順序の他の選択肢および量子化器の選択肢（例えば、シングルビット対マルチビット）が回路100に含まれてもよい。これらの選択肢は、システム要件（例えば、正確度、面積、センサータイプ、センサーアレイサイズ）によって決定されてもよい。例えば、図1に関して説明した回路100は、面積効率が重要な制約となり得る、より大きなセンサーアレイにとって有利となり得るより単純なアーキテクチャであってもよい。
【0072】
図2に、本開示の態様による、回路の例示的な波形を示す。いくつかの態様では、図2は、回路100、回路400、回路500、または回路600の例示的な波形を示す。いくつかの態様では、波形は、入力波形202、従来のCTIA出力波形204、CTIA出力波形206、および量子化器出力波形208を含む。いくつかの態様では、入力波形202は、入力信号（例えば、入力電流、入力信号110、入力信号410）の波形であり、CTIA出力波形206は、CTIA（例えば、CTIA102の出力電圧、CTIA402の出力電圧、回路500の出力電圧、回路600の出力電圧）の波形であり、量子化器出力波形208は、量子化器の出力（例えば、量子化器104の電圧出力、量子化器404の電圧出力）の波形である。従来のCTIA出力波形204は、入力波形202に対応する信号を積分するために使用される記載の積分を伴わないCTIAの出力の波形（例えば電圧出力）であり、CTIAの利点を示すために例示目的で含まれている。
【0073】
いくつかの態様では、回路100の動作は、量子化器決定時間210（より薄い垂直破線で示す）と帰還時間212（より濃い垂直破線で示す）とに分割される。いくつかの態様では、タイミングおよび制御回路（例えば、タイミングおよび制御回路124、タイミングおよび制御回路424）は、回路内のこれらの時間のための制御信号を提供する。例えば、タイミングおよび制御回路は、量子化器決定を制御するためにその立ち上がりエッジが量子化器決定時間210と位置合わせされている50％デューティサイクル方形波クロック信号を生成してし、値を低減させる帰還を制御するためにその立ち上がりエッジが帰還時間212と位置合わせされているこのクロックの補数を生成する。クロック信号は、異なるデューティサイクルを有し、異なる形状を有し得ることが理解される。
【0074】
図示のように、第1の量子化器決定時間210Aの前に、入力（例えば、入力波形202、CTIAの入力、入力信号110、入力信号410に対応する）は、帰還コンデンサー（例えば、帰還コンデンサー116、帰還コンデンサー416、帰還コンデンサー516、帰還コンデンサー616）を充電し、CTIAの出力を上昇させる。第1の量子化器決定時間210Aに、CTIA出力波形206の値は閾値218（例えば、量子化器104または量子化器404の閾値）と比較される。いくつかの態様では、量子化器は、CTIA出力波形206の値を閾値218と比較する。図示のように、第1の量子化器決定時間210Aに、CTIA出力波形206が閾値218以下であるという判定に従って、量子化器出力波形208は「低」値（例えば、0、接地、低論理電圧レベル）である。
【0075】
第1の量子化器決定時間210Aと第1の帰還時間212Aとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第1の帰還時間212Aに、図示のように、DAC（例えば、DAC106、DAC406）は量子化器の決定を受け取り、CTIA出力波形206が閾値218以下であるという量子化器決定に従って、DACは加算器（例えば、加算器108、加算器408）に高DAC出力信号を出力しない（例えば、回路は、CTIAの出力からの高DAC出力信号を低減するのを取り止める）。
【0076】
第1の帰還時間212Aと第2の量子化器決定時間210Bとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第2の量子化器決定時間210Bに、CTIA出力波形206の値は閾値218（例えば、量子化器104または量子化器404の閾値）と比較される。図示のように、第2の量子化器決定時間210Bに、CTIA出力波形206が閾値218より大きいという判定に従って、量子化器出力波形208は「高」値（例えば、1、高供給値、高論理電圧レベル）である。
【0077】
第2の量子化器決定時間210Bと第2の帰還時間212Bとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第2の帰還時間212Bに、図示のように、DACは量子化器の決定を受け取り、CTIA出力波形206が閾値218より大きいという量子化器決定に従って、DACは加算器に高DAC出力信号を出力する。CTIAの出力からある値（例えば固定値214）が低減される。これにより、CTIA出力波形206の値が第2の帰還時間212Bに固定値214だけ低減する。CTIA出力信号は固定値だけ低減されるように説明されているが、いくつかの態様では、積分中に、CTIA出力信号は、積分の異なる時間に異なる値だけ低減されてもよいことが理解される。
【0078】
第2の帰還時間212Bと第3の量子化器決定時間210Cとの間に、CTIA出力波形206の値を固定値214だけ低減した後、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第3の量子化器決定時間210Cに、CTIA出力波形206の値は閾値218（例えば、量子化器104または量子化器404の閾値）と比較される。図示のように、第3の量子化器決定時間210Cに、CTIA出力波形206が閾値218より大きいという判定に従って、量子化器出力波形208は「高」値（例えば、1、高供給値、高論理電圧レベル）である。
【0079】
第3の量子化器決定時間210Cと第3の帰還時間212Cとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第3の帰還時間212Cに、図示のように、DACは量子化器の決定を受け取り、CTIA出力波形206が閾値218より大きいという量子化器決定に従って、DAC106は加算器に高DAC出力信号を出力する。CTIAの出力から値（例えば固定値214）が低減される。これにより、CTIA出力波形206の値が第3の帰還時間212Cに値214だけ低減する。
【0080】
図示のように、入力波形202の値は第2の帰還時間212Bと第4の帰還時間212Dとの間で同じであるので、第3の帰還時間と第4の帰還時間212Dとの間のCTIA出力波形206の値は、CTIA出力波形206が第2の帰還時間と第3の帰還時間212Cとの間でどのように変化するかと同様に変化する。
【0081】
図示のように、第4の帰還時間212Dに、入力波形202の値は、その初期値から低減される。したがって、第4の帰還時間212Dと第5の量子化器決定時間210Eとの間に、CTIA出力波形206の値を固定値214だけ低減した後、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続けるが、（例えば、入力の初期値は入力のこの現在値より高い値であるので）以前の速度と比較して遅い速度である。第5の量子化器決定時間210Eに、CTIA出力波形206の値は閾値218（例えば、量子化器104または量子化器404の閾値）と比較される。図示のように、第5の量子化器決定時間210Eに、CTIA出力波形206が閾値218より大きいという判定に従って、量子化器出力波形208は「高」値（例えば、1、高供給値、高論理電圧レベル）である。
【0082】
第5の量子化器決定時間210Eと第5の帰還時間212Eとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を（このより遅い速度で）上昇させ続ける。第5の帰還時間212Eに、図示のように、DACは量子化器の決定を受け取り、CTIA出力波形206が閾値218より大きいという量子化器決定に従って、DACは加算器に高DAC出力信号を出力する。CTIAの出力から値（例えば固定値214）が低減される。これにより、CTIA出力波形206の値が第5の帰還時間212Eに固定値214だけ低減する。
【0083】
第5の帰還時間212Eと第6の量子化器決定時間210Fとの間に、CTIA出力波形206の値を固定値214だけ低減した後、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第6の量子化器決定時間210Fに、CTIA出力波形206の値は閾値218（例えば、量子化器104または量子化器404の閾値）と比較される。図示のように、第5の量子化器決定時間210Eに、CTIA出力波形206が閾値218以下であるという判定に従って、量子化器出力波形208は「低」値（例えば、0、接地、低論理電圧レベル）である。
【0084】
第6の量子化器決定時間210Fと第6の帰還時間212Fとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第6の帰還時間212Fに、図示のように、DACは量子化器の決定を受け取り、CTIA出力波形206が閾値218以下であるという量子化器決定に従って、DACは加算器に高DAC出力信号を出力しない（例えば、回路は、CTIAの出力からの高DAC出力信号を低減するのを取り止める）。
【0085】
第6の帰還時間212Fと第7の量子化器決定時間210Gとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第7の量子化器決定時間210Gに、CTIA出力波形206の値は閾値218（例えば、量子化器104の閾値）と比較される。図示のように、第7の量子化器決定時間210Gに、CTIA出力波形206が閾値218より大きいという判定に従って、量子化器出力波形208は「高」値（例えば、1、高供給値、高論理電圧レベル）である。
【0086】
第7の量子化器決定時間210Gと第7の帰還時間212Gとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第7の帰還時間212Gに、図示のように、DACは量子化器の決定を受け取り、CTIA出力波形206が閾値218より大きいという量子化器決定に従って、DACは加算器に高DAC出力信号を出力する。CTIAの出力から値（例えば固定値214）が低減される。これにより、CTIA出力波形206の値が第7の帰還時間212Gに固定値214だけ低減する。
【0087】
第7の帰還時間212Gと第8の量子化器決定時間210Hとの間に、CTIA出力波形206の値を固定値214だけ低減した後、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第8の量子化器決定時間210Hに、CTIA出力波形206の値は閾値218（例えば、量子化器104の閾値）と比較される。図示のように、第8の量子化器決定時間210Hに、CTIA出力波形206が閾値218以下であるという判定に従って、量子化器出力波形208は「低」値（例えば、0、接地、低論理電圧レベル）である。
【0088】
第8の量子化器決定時間210Hと第8の帰還時間212Hとの間に、入力は帰還コンデンサーを充電し続け、CTIAの出力を上昇させ続ける。第8の帰還時間212Hに、図示のように、DACは量子化器の決定を受け取り、CTIA出力波形206が閾値218以下であるという量子化器決定に従って、DACは加算器に高DAC出力信号を出力しない（例えば、回路は、CTIAの出力からの高DAC出力信号を低減するのを取り止める）。
【0089】
図示のように、第8の帰還時間212Hに、入力波形202の値はゼロに低減される（例えば、電気的に結合されたセンサーが放電を終了し、電気的に結合されたセンサーの読み出しが完了する）。したがって、第8の帰還時間212Hの後、帰還コンデンサーは充電を停止し、CTIAの出力を一定値になるようにする。いくつかの態様では、第8の帰還時間212H後のCTIA102のこの一定の出力は剰余（例えば、剰余216、残留電圧、残留電荷に対応する電圧）である。いくつかの態様では、ADC（例えば、ADC118、ADC418）は、剰余を受け取り、剰余をデジタル値に変換し、剰余のデジタル値をFIRデシメータ（例えば、FIRデシメータ122、FIRデシメータ422）に提供する。
【0090】
異なる時間における入力信号の部分を積分し、一部分を積分した後にCTIA出力をある値（例えば固定値214）だけ低減することにより、CTIAは適応的に有利に積分することができる。例示的な利点として、従来のCTIA出力波形204とCTIA出力波形206との間の差によって示されるように（例えば、従来のCTIAの帰還コンデンサーは、入力が0になるまで充電し続ける）、開示の回路および回路を動作させる方法は、従来の方式で積分するCTIAの帰還コンデンサーと比較して、帰還容量値をより小さくすることを可能にし得る。より小さい帰還コンデンサーを有するCTIAは、より大きい帰還コンデンサーを有する従来のCTIAと同じ入力を積分することができる可能性がある。したがって、対応する出力電圧は（例えば、Q＝CVの関係に起因して）より高くてもよく、後続の回路（例えばADC）の分解能または感度の要件を緩和する。別の例示的な利点として、CTIAは適応的に積分することができるので、開示の回路および回路を動作させる方法は、異なるアレイサイズ、異なる種類のピクセル、および/または異なるダイナミックレンジの読み出しに対応し得、異なるCTIAの必要性を低減し、特定の読み出し回路を設計するためのコストを削減する。
【0091】
さらに、CTIAは適応的に積分することができるので、CTIAは、積分時間を変化させることによって（例えば、量子化器決定時間210と帰還時間212との間のタイミングを変化させることによって）可変利得を得るように構成されてもよく、異なる利得のための追加の帰還コンデンサーの必要性を低減する。加えて、説明するように積分することによって、入力の部分が同時に変換されてもよく（例えば、入力の第2の部分が積分されている間に入力の第1の部分が積分された後で変換され）、変換速度を低下させることなくサンプルアンドホールド回路および追加のコンデンサーの必要性を低減する。
【0092】
（例えば、開示の方法を使用して回路を動作させることによって可能となる）開示の回路の面積効率および柔軟性は、信号のセットが読み出されてデジタル形式に変換され得る、X線センサー、可視画像センサー、赤外線画像センサー、MEMSセンサーなどのアレイ型センサーに有利に適する可能性がある。ハードウェアを変更することなく、開示の回路は有利には、従来の方式で積分する対応するデータ変換回路の正確度を維持しながら（例えば、量子化器決定時間210と帰還時間212との間のタイミングを調整することによって）異なるアレイサイズ、異なる種類のセンサー、または異なるダイナミックレンジのデータを変換するように、構成されることができる。
【0093】
図2の波形は、時間との特定の関係を有するものとして示されているが、図示の波形は例示であることが理解される。波形は、図示されている関係とは異なる時間との関係を有してもよい。例えば、入力波形202は、図示されているものとは異なる時間との関係（例えば、指数減衰、一定値（例えば、回路の入力において開示の可変抵抗器を使用することによる）、センサーピクセル（例えば、センサーピクセル容量、センサーピクセルインピーダンス）および/またはセンサーアレイ（例えば、センサー列容量、センサー列インピーダンス）の電気的特性に依存する関係、読み出し方法に依存する関係）を有してもよい。入力波形202および記載の積分に基づいて、CTIA出力波形206および量子化器出力波形208がしかるべく生成される。別の例として、積分のタイミング（例えば、量子化器決定時間210のタイミング、帰還時間212のタイミング）は、システム要件（例えば、感度、分解能、消費電力）および用途（例えば、センサーアレイサイズ、センサーの種類）に基づいて、図示されているものとは異なってもよい。
【0094】
図3に、本開示の態様による、例示的なタイミング図300を示す。いくつかの態様では、タイミング図300は、回路100、回路400、回路500、または回路600の動作の説明図である。いくつかの態様では、タイミング図300は、帰還コンデンサーリセット302、オフセット除去304、センサー読み出し306、積分308、ならびに剰余変換およびFIR出力310の5つの部分を含む。
【0095】
例えば、30Hzのフレームリフレッシュレートを有する512行を有するセンサーアレイの場合、対応する行時間は65μsである。この例では、帰還コンデンサーリセット302時間は2μs、オフセット除去304時間は10μs、積分308時間は12μs、剰余変換およびFIR出力310時間は40μsである。例えば、3.2MHzクロックの場合、10μsのオフセット除去時間は、オフセット除去302中に32サンプルが取り込まれることを意味し、40μsの剰余変換およびFIR出力時間は、ADC（例えば、ADC118、ADC418）によって128サンプルが取り込まれることを意味する。
【0096】
いくつかの態様では、帰還コンデンサーリセット302中に、センサーピクセルがCTIAへの電荷の移動を開始する前に、CTIAの帰還コンデンサー（例えば、帰還コンデンサー116、帰還コンデンサー416、帰還コンデンサー516、帰還コンデンサー616）は、帰還コンデンサー上の残留電荷を除去するために帰還コンデンサーリセット302時間中に閉じることによって、リセットスイッチ（例えば、リセットスイッチ126、リセットスイッチ426、リセットスイッチ514、リセットスイッチ620）によってリセットされる（例えば、CTIAの出力の値をリセットする（例えば、出力をオフセット値のままにする））。
【0097】
いくつかの態様では、オフセット除去304中に、CTIAのオフセットが除去される。例えば、オフセット除去304中に、オフセット除去回路（例えば、オフセット除去回路120、回路400）はオフセット値を取り込み、オフセット値は、ADC（例えば、ADC118、ADC418）に提供される前に残留電荷または残留電圧から減算され、デジタル出力信号（例えば、デジタル出力信号112、デジタル出力信号412）からオフセットを除去し、回路のデータ変換の正確度を向上させる。
【0098】
いくつかの態様では、オフセット除去304中に、相関オフセット除去が行われる。例えば、オフセット除去回路は、相関二重サンプリングのために構成される。リセットスイッチが帰還コンデンサーをリセットした後（例えば、帰還コンデンサーリセット302の後）、ランダムノイズが測定されてもよい。このランダムノイズを除去するために、CTIAの出力は、オフセット除去回路が、積分開始時または積分開始前に一度、ノイズ電荷を測定し、終了時または積分完了後に一度、積分信号または剰余プラスノイズ電荷を測定することによって測定される（例えば、複数回測定され、平均化される）。これら2つの測定値の差（例えば、これら2つの測定値の差はオフセットを除外する）は、ADC118（例えば、シグマデルタ変換器）を使用してデジタル値に変換される。
【0099】
いくつかの態様では、オフセット除去304中に、回路のADC（例えば、ADC118、ADC418）は、CTIAのオフセット（例えば、複数のサンプルにわたるオフセットの平均値）をデジタル値に変換するように構成される。変換されたオフセットに対応する値は、デジタル出力信号からオフセット成分をより良好に除去するために出力信号から除去される。例えば、積分の開始前に、ADC418は、CTIA402のオフセットを1つまたは複数のデジタル値に変換し、オフセットの（1つまたは複数の）デジタル値は、図4に関してより詳細に説明するように、デジタル出力信号412からのオフセット除去に使用される。
【0100】
いくつかの態様では、オフセット除去304時間は、（例えば、図5および図6に関して説明するような）ローパスフィルターがオフセット信号から高周波ノイズを十分に除去することができるように設定される。いくつかの態様では、オフセット除去304時間は、（例えば、図5および図6に関して説明するように）ローパスフィルターの時定数より数倍（例えば、2～10倍）大きくなるように設定される。
【0101】
いくつかの態様では、センサー読み出し306中に、センサーピクセルは、読み出しのために回路に選択的に電気的に結合される（例えば、センサーピクセルの行は、読み出しのために対応する数の回路に選択的に電気的に結合される）。いくつかの態様では、この間、センサーピクセル電荷は積分（例えば積分308）のためにCTIAに移動されている。いくつかの態様では、センサーピクセルまたはセンサーピクセルの行が対応する回路に選択的に結合されるための遷移は0.1μsである。いくつかの態様では、図示のように、センサー読み出し306は、積分308と剰余変換およびFIR出力310との間に行われる。いくつかの態様では、センサー読み出し306は、積分308ならびに剰余変換およびFIR出力310の部分の間に行われる。センサー読み出し306の終了時に、センサーピクセルは回路から電気的に分離される。センサー読み出しの例示的な方法は、国際出願PCT/US2019/027982およびPCT/US2019/046066号で参照することができ、それらの全体があらゆる目的で全体として参照により本明細書に組み入れられる。
【0102】
【0103】
いくつかの態様では、剰余変換およびFIR出力310中に、CTIAの剰余は、図1、図2、および図4に関して説明するように、ADC（例えば、ADC118、ADC418）によってデジタル値に変換されている。剰余のデジタル値および量子化器（例えば、量子化器104、量子化器404）の出力（例えば、積分から生成されたパルスのシーケンス、量子化器出力波形208）は、FIRデシメータ（例えば、FIRデシメータ122、FIRデシメータ422）によって受け取られる。FIRデシメータは、本明細書に記載する方法を使用して決定された係数を使用して、量子化器の出力または量子化器の出力および剰余のデジタル値を処理して、入力信号（例えば、入力信号110、入力信号410）のデジタル表現であるデジタル出力信号（デジタル出力信号112、デジタル出力信号412を生成する。
【0104】
タイミング図300は4つの部分を含み、4つの部分は特定の順序を有するものとして示されているが、タイミング図300は、異なる部分、部分の異なる順序、および/または異なるタイミングを有する部分を含んでもよいことが理解される。例えば、タイミング図300の部分は重なってもよい（例えば、積分308と剰余変換およびFIR出力310の工程とが、同時に行われてもよい）。別の例として、積分は量子化器のスイッチングが停止された後に続行する（例えば、MASHの場合、CTIAはADCに電気的に結合され、量子化器がオフにされている間、積分を継続する）。
【0105】
図4に、本開示の態様による、例示的な回路400を示す。いくつかの態様では、回路400はデータ変換器（例えば、シグマデルタ変換器）である。いくつかの態様では、回路400は、図1の回路100に関して説明した要素を含む。例えば、CTIA402はCTIA102に対応し、量子化器404は量子化器104に対応し、DAC406はDAC106に対応し、加算器408は加算器108に対応し、入力414における信号410は入力114における信号110に対応し、帰還コンデンサー416は帰還コンデンサー116に対応し、リセットスイッチ426はリセットスイッチ126に対応し、ADC418はADC118（例えば、シグマデルタ変換器）に対応し、FIRデシメータ422はデジタルフィルターに含まれるFIRデシメータ122に対応し、タイミングおよび制御回路424はタイミングおよび制御回路124に対応し、デジタル出力信号412はデジタル出力信号112に対応し、デジタル出力432はデジタル出力128に対応する。これらの要素と関連付けられる一部の説明および利点については、ここでは繰り返さない。
【0106】
いくつかの態様では、ADC418は、CTIA402の剰余およびCTIA402のオフセットを変換するように構成される。例えば、積分の開始前に、ADC418は、CTIA402のオフセットを1つまたは複数のデジタル値（例えば、複数のサンプルにわたるオフセットの平均値）に変換し、オフセットのデジタル値は、デジタル出力信号412からのオフセット除去に使用される。デジタル出力信号412からオフセット成分をより良好に除去し、（例えば、入力410と比較した場合に）デジタル出力信号412の正確度を向上させるために、変換されたオフセットに対応する値がデジタル出力信号412から除去される。
【0107】
いくつかの態様では、CTIA402のオフセットは、CTIA402の剰余より小さい（例えば、約20倍小さい）。いくつかの態様では、回路400は、抵抗器428、430を含む。いくつかの態様では、オフセットは、抵抗器428、430の構成によってスケーリングされる（例えば、増幅される）。例えば、抵抗器428は、抵抗器430の抵抗より19倍大きい抵抗を有する。ADC418がオフセット信号を変換するために使用されるとき、抵抗器428、430は並列に電気的に結合され（例えば、タイミングおよび制御回路424によって制御され）、オフセット信号によって生成される電流を、抵抗器428のみが電気的に結合されている場合と比較して20倍増幅する。ADC418が剰余信号を変換するために使用されるとき、抵抗器428は電気的に結合される。例示的な利点として、より小さいオフセット信号を増幅することによって、ADC418は、オフセット信号と剰余信号の両方を変換するために使用されてもよく、より小さいオフセット信号を変換するために第2のより高分解能のADCが必要とされなくなり得る（例えば、抵抗器430を使用せずに必要とされ得る14ビット分解能を有するADCの代わりに、10ビット分解能を有するADCが必要とされ得る）。
【0108】
いくつかの態様では、抵抗器428、430の代わりに、ADC418の必要とされる分解能を低減するために、帰還コンデンサー416の容量またはCTIA出力が低減される値が減らされて、オフセット除去（例えばオフセット除去304）中のADC418入力における感度を増加させる。
【0109】
図5に、本開示の態様による、例示的な回路500を示す。いくつかの態様では、回路500は、図1の回路100および図4の回路400に関して説明した要素を含む。例えば、回路500はCTIA102またはCTIA402であり、リセットスイッチ514はリセットスイッチ126またはリセットスイッチ426であり、帰還コンデンサー516は帰還コンデンサー116または帰還コンデンサー416である。コンデンサー508および抵抗器510は、回路500の入力における負荷（例えば、回路の入力に電気的に結合されたセンサーおよび/または対応する列の等価容量および抵抗、入力114または入力414の等価容量および抵抗）を表す。これらの要素と関連付けられる一部の説明および利点については、ここでは繰り返さない。
【0110】
いくつかの態様では、回路500は、帰還コンデンサー516およびオフセット除去回路を含むCTIAである。いくつかの態様では、オフセット除去回路は、CTIAの帰還に含まれ、（閉じている/導通しているものとして示されている）第1のスイッチ502と、第2のスイッチ504と、オフセットサンプリングコンデンサー506とを含む。いくつかの態様では、オフセットサンプリングコンデンサー506の容量は、帰還コンデンサー516の容量である。
【0111】
一例として、帰還コンデンサー516がリセットされた後（例えば、帰還コンデンサーリセット302の後）、第1のスイッチ502は閉じられるか、または導通し、オフセットサンプリングコンデンサー506および帰還コンデンサー516に回路500のオフセット電圧（例えば、CTIAのオフセット電圧）をサンプリングさせる。オフセットサンプリングコンデンサー506の容量と帰還コンデンサー516の容量とは等しいので、両方のコンデンサーがオフセット電圧をサンプリングした。オフセット電圧をサンプリングした後、第1のスイッチ502は開くか、または導通を停止し、第2のスイッチ504は閉じるか、または導通し、オフセットサンプリングコンデンサー506に蓄積された電荷を増幅器の入力に移動させる。移動された電荷は、帰還コンデンサー516に蓄積されたオフセット電圧を相殺し、回路500の出力におけるオフセットを除去する。
【0112】
いくつかの態様では、オフセットサンプリングコンデンサー506に蓄積された電荷を増幅器の入力に移動させるのに必要な時間は、増幅器の利得帯域幅積によって制限される。いくつかの態様では、回路500の出力においてオフセットが除去された後、第2のスイッチ504が再び開かれる。いくつかの態様では、第2のスイッチ504は閉じられたままである。
【0113】
例示的な利点として、開示のCTIAは、異なる用途に1つの帰還コンデンサーを必要とし得るので、異なる用途に2つ以上の帰還コンデンサーを必要とし得る従来のCTIAと比較して、CTIAのためのオフセット除去回路が簡略化され得る。CTIAの帰還に第1のスイッチ502および第2のスイッチ504とオフセットコンデンサー516とを追加するだけで、CTIAのオフセットが除去され得る。追加のオフセット除去回路が必要とされなくてもよく、オフセット除去がCTIAの帰還に含まれ得るので、従来のCTIAと比較して回路面積が縮小され得る。
【0114】
図6に、本開示の態様による、例示的な回路600を示す。いくつかの態様では、回路600は、図1の回路100、図4の回路400、または図5の回路500に関して説明した要素を含む。例えば、回路600はCTIA102またはCTIA402であり、リセットスイッチ620はリセットスイッチ126、リセットスイッチ426、またはリセットスイッチ514であり、帰還コンデンサー616は帰還コンデンサー116、帰還コンデンサー416、または帰還コンデンサー516である。コンデンサー608および抵抗器610は、回路600の入力における負荷（例えば、回路の入力に電気的に結合されたセンサーおよび/または対応する列の等価容量および抵抗、入力114または入力414の等価容量および抵抗）を表す。これらの要素と関連付けられる一部の説明および利点については、ここでは繰り返さない。
【0115】
いくつかの態様では、回路600は、帰還コンデンサー616、オフセット除去回路、およびローパスフィルターを含むCTIAである。いくつかの態様では、ローパスフィルターは、回路600の帰還に含まれる。いくつかの態様では、ローパスフィルターおよびオフセット除去回路は、回路600の帰還に含まれる。
【0116】
いくつかの態様では、第1のスイッチ602、第2のスイッチ604、コンデンサー606、第3のスイッチ608およびオフセットサンプリングコンデンサー610は、ローパスフィルターおよびオフセット除去回路として機能する。いくつかの態様では、コンデンサー606の容量は、オフセットサンプリングコンデンサー610の容量より小さい。いくつかの態様では、第1のスイッチ602、第2のスイッチ604、およびコンデンサー606は、スイッチコンデンサーとして機能する。
【0117】
一例として、帰還コンデンサー616がリセットされた後（例えば、帰還コンデンサーリセット302の後）、第1のスイッチ602および第2のスイッチ604は、閉または導通と開または非導通とを交互に切り替え（例えば、第1のスイッチおよび第2のスイッチは、相補的なクロック信号によって制御され）、コンデンサー606にオフセット電荷の一部をサンプリングさせ、このサンプリングされたオフセット電荷をオフセットサンプリングコンデンサー610に移動させる。同時に、帰還コンデンサー616は、図5に関して説明したように、帰還コンデンサー516がオフセット電圧をサンプリングする方法と同様に、オフセット電圧をサンプリングする。
【0118】
いくつかの態様では、fは、第1のスイッチ602および第2のスイッチ604を制御するクロックの周波数である。ローパスフィルターの実効時定数は、以下である。
【0119】
第1のスイッチ602および第2のスイッチ604は交互に切り替わり、オフセット電荷の部分をコンデンサー606からオフセットサンプリングコンデンサー610に移動させる。オフセットサンプリングコンデンサー610の容量と帰還コンデンサー616の容量とは等しいので、両方のコンデンサーがオフセット電圧をサンプリングした。オフセット電圧をサンプリングした後、第3のスイッチ608は閉じるか、または導通し、オフセットサンプリングコンデンサー610に蓄積された電荷を増幅器の入力に移動させる。移動された電荷は、帰還コンデンサー616に蓄積されたオフセット電圧を相殺し、回路600の出力におけるオフセットを除去する。
【0120】
いくつかの態様では、オフセットサンプリングコンデンサー610に蓄積された電荷を増幅器の入力に移動させるのに必要な時間は、増幅器の利得帯域幅積によって制限される。いくつかの態様では、回路600の出力においてオフセットが除去された後、第3のスイッチ608が再び開かれる。いくつかの態様では、第3のスイッチ608は閉じられたままである。
【0121】
例示的な利点として、開示のCTIAは、異なる用途に1つの帰還コンデンサーを必要とし得るので、異なる用途に2つ以上の帰還コンデンサーを必要とし得る従来のCTIAと比較して、CTIAのためのオフセット除去回路が簡略化され得る。さらに、ローパスフィルターがオフセット除去回路と共にCTIAの帰還に含まれてもよい。CTIAの帰還に第1のスイッチ602、第2のスイッチ604、コンデンサー606、第3のスイッチ608およびオフセットサンプリングコンデンサー610を追加するだけで、CTIAのオフセットおよびノイズが除去され得、より正確なオフセット除去が得られる。追加のオフセット除去およびローパスフィルター回路がCTIAの外側の回路の部分に必要とされなくてもよく、オフセット除去およびローパスフィルタリングがCTIAの帰還に含まれ得るので、回路面積が縮小され得る。
【0122】
加えて、ローパスフィルターは、有利には、オフセットサンプリング前にジョンソンノイズまたは広帯域ノイズ（例えば、センサー列の寄生性に起因して、このノイズの帯域幅は、センサー列の寄生抵抗および寄生容量によって決定される）を低減して、オフセットサンプリング中にこれらのノイズがサンプリングされるのを防止し、オフセット除去の正確度をさらに向上させる。例えば、ノイズ除去の助けがなければ、データ変換器の正確度は約1×10-15C（例えば、出力と対応する入力との間の誤差）であり得、これは、センサー列寄生容量に対してジョンソンノイズによって引き起こされ得る。対照的に、本明細書に記載する回路および方法を使用したノイズ除去の助けがあれば、これらの助けを借りるデータ変換器の正確度は、1.4×10-16C（例えば、出力と対応する入力との間の誤差）の改善された正確度を達成し得る。入力が10pC入力である（例えば、積分される電荷の総量が10pCである）場合、改善されたデータ変換器は、16有効ビット数（ENOB）を達成し得る。
【0123】
例えば、開示のオフセット除去回路および方法を使用しないと、オフセットは4mVである。図6に関して説明したローパスフィルターおよびオフセット除去回路が、以下のパラメータを用いてCTIAの帰還に追加される:C610＝0.5pF、f＝2MHz、C606＝0.2pF、τ＝1.25us。ローパスフィルターおよびオフセット除去回路の追加により、オフセットは1.5mVに低減される。
【0124】
いくつかの態様では、上記と同様の利点を有するローパスフィルターを作成するために、スイッチトコンデンサー回路（例えば、第1のスイッチ602、第2のスイッチ604、コンデンサー606）の代わりに抵抗器が使用される。例えば、図5の回路500に戻って、上記と同様の利点を有するローパスフィルターを作成するために、（例えば、所望のカットオフ周波数を得るために）適切な抵抗値を有する抵抗器が、第1のスイッチ502に電気的に結合されてもよい（図示せず）。
【0125】
図7に、本開示の態様による、例示的な方法700を示す。いくつかの態様では、方法700は、回路100、回路400、回路500、および/または回路600を動作させる方法である。方法700は、記載の工程を含むものとして示されているが、本開示の範囲から逸脱することなく、例示的なデータ変換器を動作させるために、異なる順序の工程、追加の工程、またはより少ない工程が行われてもよいことが理解される。方法700の工程と関連付けられる一部の説明および利点については、図1～図6に関して説明されており、ここでは繰り返さない。
【0126】
いくつかの態様では、方法700は、回路のCTIAを用いて、入力信号を積分する工程（工程702）を含む。例えば、入力信号（例えば、入力信号110、入力信号410、入力波形202）の第1の部分が、隣接する帰還時間212の間のCTIA出力波形206によって示されるように、CTIA（例えば、CTIA102、CTIA402、回路500、回路600）によって積分される。
【0127】
いくつかの態様では、方法700は、可変抵抗器を使用して入力信号の電流レベルを低減する工程を含む。例えば、図1に関して説明したように、入力信号の電流レベルを低減するために（例えば、高電流レベルが高充電速度を引き起こすときに、帰還コンデンサーを充電する速度を低下させ、帰還コンデンサーが飽和するのを防止するために）、可変抵抗器（例えば、トランジスタの実効抵抗を変更するために可変電圧によって制御されるMOSトランジスタ）が、回路（例えば、回路100、回路400）の入力に電気的に結合される。
【0128】
いくつかの態様では、方法700は、センサーをCTIAに電気的に結合する工程を含む。いくつかの態様では、センサーは入力信号を提供し、CTIAは帰還コンデンサーを含み、帰還コンデンサーの容量はセンサーの容量より小さい。例えば、積分（例えば、積分308）中に、本明細書に記載するように、センサーピクセル（例えば、ボロメーターピクセル、X線センサーピクセル、可視画像センサーピクセル、赤外線画像センサーピクセル、MEMSセンサーピクセル、環境に関する情報を電気信号に変換するセンサーピクセル）が、CTIA（例えば、CTIA102、CTIA402、回路500、回路600）に電気的に結合される。センサーピクセルは入力信号（例えば、入力信号110、入力信号410、入力波形202）を提供する。CTIAは、帰還コンデンサー（例えば、帰還コンデンサー116、帰還コンデンサー416、帰還コンデンサー516、帰還コンデンサー616）を含み、帰還コンデンサーの容量（例えば、一例では0.5pF）は、センサーの容量（例えば、一例では2.6pF）より小さい。図1～図6に関して説明したCTIAの帰還コンデンサーと関連付けられる一部の説明および利点については、ここでは繰り返さない。
【0129】
いくつかの態様では、方法700は、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定する工程（工程704）を含む。例えば、量子化器（例えば、量子化器104、量子化器404）は、CTIA出力信号が量子化器決定時間（例えば、210A～210I）において閾値（例えば閾値218）より大きいかどうかを判定する。
【0130】
いくつかの態様では、方法700は、CTIA出力信号が閾値より大きいという判定に従って（工程706）、CTIA出力信号を低減する工程（工程708）を含む。
【0131】
例えば、量子化器（例えば、量子化器104、量子化器404）は、CTIA出力信号（例えばCTIA出力波形206）が量子化器決定時間（例えば、210B、210C、210D、210E、210G）において閾値（例えば閾値218）より大きいと判定する。この判定に従って、量子化器（例えば、量子化器104、量子化器404）は、DAC（例えば、DAC106、DAC406）に決定（例えば、「高」値）を出力し、量子化器決定を受け取ったことに応答して、DACは高DAC出力信号を提供し、帰還時間（例えば、212B、212C、212D、212E、212G）中に、（例えば、加算器108を使用し、加算器408を使用して）CTIA出力信号からある値を低減させる（例えば、CTIA出力信号から固定値214を減算する）。
【0132】
いくつかの態様では、方法700は、CTIA出力信号が閾値より大きいという判定に従って、高DAC出力信号を生成する工程を含む。CTIA出力信号はある値だけ低減され、この値は高DAC出力値に基づいて生成される。例えば、CTIA出力信号（例えば、CTIA102の出力、CTIA402の出力、回路500の出力、回路600の出力）が閾値（例えば、量子化器の閾値、閾値218）より大きいという判定に従って、DAC（例えば、DAC106、DAC406）が高DAC出力信号を生成する。
【0133】
いくつかの態様では、CTIAは、帰還コンデンサー（例えば、帰還コンデンサー116、帰還コンデンサー416、帰還コンデンサー516、帰還コンデンサー616）を含む。帰還コンデンサーは総電荷を蓄積するように構成され、CTIA出力信号は、総電荷未満の値に対応する値だけ低減される。例えば、固定値214は、帰還コンデンサーが蓄積することができる総電荷未満の値に対応する（例えば、この値は、CTIA出力波形206の可能な最高レベル以下である）。
【0134】
いくつかの態様では、方法700は、CTIA出力信号が閾値以下であるという判定に従って（工程710）、CTIA出力信号を低減するのを取り止める工程（工程712）を含む。
【0135】
例えば、量子化器（例えば、量子化器104、量子化器404）は、CTIA出力信号（例えば、CTIA出力波形206）が量子化器決定時間（例えば、210A、210F、210H）において閾値（例えば、閾値218）以下であると判定する。この判定に従って、量子化器（例えば、量子化器104、量子化器404）は、DAC（例えば、DAC106、DAC406）に決定（例えば、「低」値）を出力し、量子化器決定を受け取ったことに応答して、DACは、回路の入力において高DAC出力信号を提供することを取り止める（例えば、DACは出力の提供を停止する）。CTIA出力信号は、帰還時間（例えば、212A、212F）中に入力信号から低減されない（例えば、加算器108に高DAC出力信号は提供されない、加算器408に高DAC出力信号は提供されない）。
【0136】
いくつかの態様では、入力信号を積分する工程は、入力信号の第1の部分を積分する工程を含み、方法700は、CTIAを用いて、入力信号の第2の部分を積分する工程を含む。例えば、第1の部分が積分された後（例えば、入力信号の一部分が、隣接する帰還時間の間に積分される）、CTIAは入力信号の第2の部分を積分し続ける（例えば、入力信号の後続の部分が、次の隣接する帰還時間対の間で積分される）。
【0137】
いくつかの態様では、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかは、第1の部分が第1の時間に積分されている間に判定される。例えば、図2を参照すると、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかは、量子化器決定時間（例えば、量子化器210A～210I）に判定される。
【0138】
いくつかの態様では、方法700は、CTIA出力信号が閾値より大きいという判定に従って、第1の時間後の第2の時間にCTIA出力信号を低減する工程を含む。第2の部分の積分は、第2の時間後の第3の時間に、低減されたCTIA出力信号から開始する。例えば、図2を参照すると、量子化器（例えば、量子化器104、量子化器404）による、CTIA出力信号が量子化器時間（例えば、量子化器時間210B、210C、210D、210E、210G）において閾値より大きいという判定に従って、CTIA出力信号は帰還時間（例えば、帰還時間212B、212C、212D、212E、212Gの間の時間）において低減され、積分される第2の部分は、（例えば、帰還時間212B、212Cの間、帰還時間212C、212Dの間、帰還時間212D、212Eの間、帰還時間212G、212Hの間の）第3の時間に低減されたCTIA出力信号から開始する。
【0139】
いくつかの態様では、方法700は、CTIA出力信号が閾値以下であるという判定に従って、第2の時間にCTIA出力信号を低減するのを取り止める工程を含む。第2の部分の積分は、第3の時間にCTIA出力信号から開始する。例えば、図2を参照すると、量子化器（例えば、量子化器104、量子化器404）による、CTIA出力信号が量子化器時間（例えば、量子化器時間210A、210F）において閾値以下であるという判定に従って、帰還時間（例えば、帰還時間212A、212F）にCTIA出力信号を低減することが取り止められ、積分される第2の部分は、第3の時間（例えば、帰還時間212A、212Bの間、および帰還時間212F、212Gの間の時間）にCTIA出力信号から開始する。
【0140】
いくつかの態様では、回路の動作周波数は、入力信号の積分間の時間に基づき、回路の感度は、回路の動作周波数に基づく。例えば、回路（例えば、回路100、回路400）の動作周波数は、量子化器決定時間（例えば、量子化器決定時間210A～210I）および/または帰還時間（例えば、帰還時間212A～212I）の間のタイミングに基づく。量子化器決定時間および/または帰還時間の間のタイミングに基づいて、回路の感度が設定される（例えば、積分される部分のサイズが設定され、それによって積分の分解能を設定する）。動作周波数に基づく感度調整性を有することにより、回路は、より広範囲の用途に有利に使用され得る（例えば、回路は、低分解能システムと高分解能システムの両方に適する）。
【0141】
いくつかの態様では、CTIA出力信号が閾値以下であり、入力信号のレベルが0である場合、CTIA出力信号は剰余に対応する。例えば、積分時間（例えば積分308）の終了近くでは、積分されている入力信号の部分（例えば、帰還時間212G後のCTIA出力波形206の部分）は剰余である。
【0142】
いくつかの態様では、方法700は、CTIAのオフセットを除去する工程を含む。例えば、CTIAのオフセットは、オフセット除去304中に除去される。例えば、オフセット除去回路120は、オフセット値を取り込む。オフセット値は、ADC118に提供される前に残留電荷または残留電圧から低減され、デジタル出力信号112からオフセットを除去し、回路100のデータ変換の正確度を向上させる。
【0143】
いくつかの態様では、オフセット除去回路120は、相関二重サンプリングのために構成される。リセットスイッチ126が帰還コンデンサー116をリセットした後（例えば、帰還コンデンサーリセット302の後）、ランダムノイズがサンプリングされてもよい。いくつかの態様では、センサー列の容量が大きい場合があり、ノイズは、寄生列素子における熱雑音である場合があり、ランダムな電荷値を引き起こす可能性がある。このランダムな電荷の標準偏差は、
におおよそ等しくてもよい。
【0144】
いくつかの態様では、このランダムノイズを除去するために、CTIAの出力は、オフセット除去回路120が、積分開始時または積分開始前に一度、ノイズ電荷を測定し、終了時または積分完了後に一度、積分信号または剰余プラスノイズ電荷を測定することによって測定される（例えば、複数回測定され、平均化される）。これら2つの測定値の差（例えば、これら2つの測定値の差はオフセットを除外する）は、ADC118（例えば、シグマデルタ変換器）を使用してデジタル値に変換される。
【0145】
いくつかの態様では、オフセットは、CTIAの帰還に含まれるオフセット除去回路を使用して除去される。例えば、回路500または回路600に含まれるオフセット除去回路は、図5および図6に関して説明した方法を使用してCTIAオフセットを除去する。
【0146】
いくつかの態様では、方法700は、CTIAのオフセットをローパスフィルタリングする工程を含む。いくつかの態様では、CTIAのオフセットをローパスフィルタリングするために、CTIAの帰還にローパスフィルターが含まれる。例えば、図5に関して説明したように、オフセットと関連付けられるノイズを除去するために、（例えば、フィルターの特定のカットオフ周波数を達成する）所望の抵抗を有する抵抗器（図示せず）が第1のスイッチ502に電気的に結合される。別の例として、図6に関して説明したように、オフセットと関連付けられるノイズを除去するために、（例えば、フィルターの特定のカットオフ周波数を達成する）所望の実効抵抗を有するスイッチトコンデンサー回路（例えば、第1のスイッチ602、第2のスイッチ604、コンデンサー606）が回路600の帰還に含まれる。
【0147】
いくつかの態様では、CTIAのオフセットを除去する工程は、CTIAのオフセットをオフセットのデジタル値に変換する工程をさらに含む。例えば、図4に関して説明したように、ADC418を使用してオフセットがデジタル値に変換され、オフセットのデジタル値がデジタル出力信号412から除去され、入力信号の変換中のCTIAオフセットの影響を除去する。
【0148】
いくつかの態様では、CTIAのオフセットを変換する工程は、CTIAのオフセットをスケーリングする工程をさらに含む。例えば、図4に関して説明したように、ADC418を使用してオフセットをデジタル値に変換し、デジタル出力信号412からオフセットのデジタル値を除去する前に、CTIAのオフセットは、ADC418に入力される電流を増加させ、オフセットを変換するためのADCの感度要件を低減するために、抵抗器428、430を使用してスケーリングされる（例えば、増幅される）。
【0149】
いくつかの態様では、方法700は、入力信号に対応するデジタル出力信号を生成する工程を含む。例えば、回路100がデジタル出力信号112を生成するか、または回路400がデジタル出力信号412を生成する。デジタル出力信号は、量子化器の出力（例えば、CTIA出力と量子化器閾値との比較結果に基づく2進数列（例えば、量子化器出力波形208））に基づく。
【0150】
いくつかの態様では、入力信号は回路の入力における電荷であり、デジタル出力信号は、電荷のデジタル値である。いくつかの態様では、入力信号は回路の入力における電流であり、デジタル出力信号は電流のデジタル値である。いくつかの態様では、入力信号は回路の入力における電圧であり、デジタル出力信号は電圧のデジタル値である。
【0151】
いくつかの態様では、方法700は、CTIA出力信号が閾値以下であるという判定に従って、入力信号の読み出しが完了したかどうかを判定する工程を含む。方法700は、入力信号の読み出しが完了したという判定に従って、CTIA出力信号を剰余として出力する工程を含む。方法700は、入力信号の読み出しが完了していないという判定に従って、CTIA出力信号を剰余として出力するのを取り止める工程を含む。
【0152】
例えば、図2を参照すると、第8の帰還時間212Hに、入力波形202の値はゼロに低減される（例えば、電気的に結合されたセンサーが放電を終了し、電気的に結合されたセンサーの読み出しが完了する）。入力信号の読み出しが完了したという判定に従って、第8の帰還時間212Hの後、帰還コンデンサーは充電を停止し、CTIAの出力を一定値になるようにする。第8の帰還時間212H後のCTIA102のこの一定の出力は剰余（例えば、剰余216、残留電圧、残留電荷に対応する電圧）である。第8の帰還時間212Hの前に、入力信号の読み出しが完了していないという判定に従って、回路（例えば、回路100、回路400）は、CTIA出力信号を剰余として出力するのを取り止める。
【0153】
いくつかの態様では、入力信号は第1の時間に積分される。例えば、図2を参照すると、入力信号202は、帰還時間212A～212Hのうちの2つの間の時間に積分される。いくつかの態様では、入力信号の読み出しが完了したかどうかは、第1の時間後の第2の時間に判定される。入力信号の読み出しが完了したという判定に従って、CTIA出力信号は、第2の時間後の第3の時間に剰余として出力される。例えば、図2を参照すると、入力信号の読み出しが完了したかどうかは、帰還時間212Hに判定される。帰還時間212Hに、入力信号の読み出しが完了すると判定される（例えば、電気的に結合されたセンサーが放電を終了し、電気的に結合されたセンサーの読み出しが完了する）。帰還時間212Hの後、帰還コンデンサーは充電を停止し、CTIAの出力を一定値になるようにする。第8の帰還時間212H後のCTIA102のこの一定の出力は剰余（例えば、剰余216、残留電圧、残留電荷に対応する電圧）である。
【0154】
いくつかの態様では、入力信号の読み出しが完了していないという判定に従って、CTIA出力信号を剰余として出力することが取り止められる。例えば、図2を参照すると、入力信号の読み出しが完了したかどうかは、帰還時間212Hの前に判定される。帰還時間212Hの前に、入力信号の読み出しは完了していないと判定され（例えば、電気的に結合されたセンサーが放電しており、電気的に結合されたセンサーの読み出しが行われている）、回路（例えば、回路100、回路400）は、CTIA出力信号を剰余として出力するのを取り止める。
【0155】
いくつかの態様では、デジタル出力信号は、剰余にさらに基づく。例えば、デジタル出力信号（例えば、デジタル出力信号112、デジタル出力信号412）は、量子化器の出力およびCTIA（例えば、CTIA102、CTIA402）の剰余に基づき量子化器の出力およびCTIAの剰余（または剰余のデジタル値）は、デジタル出力信号を生成するためにFIRデシメータ（例えば、FIRデシメータ122、FIRデシメータ422）に提供される。
【0156】
いくつかの態様では、方法700は、2進数列を生成し、2進数列をFIRデシメータに提供する工程を含む。デジタル出力信号はFIRデシメータによって生成され、2進数列は、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかの判定に基づく。いくつかの態様では、2進数列を生成する工程は、CTIA出力信号が閾値より大きいという判定に従って、第1の2進値を出力する工程、およびCTIA出力信号が閾値以下であるという判定に従って、第2の2進値を出力する工程をさらに含む。例えば、デジタル出力信号（例えば、デジタル出力信号112、デジタル出力信号412）は、量子化器の出力に基づく。いくつかの態様では、CTIA出力信号が閾値より大きいという判定に従って、量子化器は、高デジタル値を出力する。CTIA出力信号が閾値以下であるという判定に従って、量子化器は、低デジタル値を出力する。量子化器の出力は、デジタル出力信号を生成するためにFIRデシメータ（例えば、FIRデシメータ122、FIRデシメータ422）に提供される。
【0157】
いくつかの態様では、方法700は、剰余のデジタル値をFIRデシメータに提供する工程を含む。デジタル出力信号は、剰余のデジタル値にさらに基づく。例えば、デジタル出力信号（例えば、デジタル出力信号112、デジタル出力信号412）は、量子化器の出力およびCTIA（例えば、CTIA102、CTIA402）の剰余に基づき、量子化器の出力および剰余のデジタル値は、デジタル出力信号を生成するためにFIRデシメータ（例えば、FIRデシメータ122、FIRデシメータ422）に提供される。
【0158】
いくつかの態様では、方法700は、剰余のデジタル値を生成する工程を含む。例えば、CTIA出力信号は剰余であり、ADC（例えば、ADC118、ADC418）は剰余のデジタル値を生成する（例えば、そして剰余のデジタル値をFIRデシメータに提供する）。いくつかの態様では、剰余のデジタル値は、シグマデルタADCを使用して生成される（例えば、ADC118はシグマデルタADCであり、ADC418はシグマデルタADCである）。
【0159】
いくつかの態様では、方法700は、分析的決定、シミュレーションに基づく数値的決定、および測定に基づく数値的決定のうちの少なくとも1つを使用してFIRデシメータと関連付けられる係数を決定する工程を含む。FIRデシメータ（例えば、FIRデシメータ122、FIRデシメータ422）と関連付けられた係数を決定する例およびそれらの利点は、図1に関して説明されている。これらの例はここでは繰り返さない。
【0160】
いくつかの態様では、方法700は、回路をMASH変調器として動作させる工程を含む。回路をMASH変調器として動作させることに応答して、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定することを取り止める工程。例えば、図1に関して説明したように、回路をMASH変調器として動作させることに応答して、量子化器104は、入力信号が積分され続けている間オフにされる。
【0161】
異なる時間における入力信号の部分を積分し、一部分を積分した後にCTIA出力をある値だけ低減することにより、CTIAは適応的に有利に積分することができる。例示的な利点として、開示の回路および回路を動作させる方法は、（例えば、従来のCTIA出力波形204と関連付けられた）従来の方式で積分するCTIAの帰還コンデンサーと比較して、帰還容量値をより小さくすることを可能にし得る。より小さい帰還コンデンサーを有するCTIAは、より大きい帰還コンデンサーを有する従来のCTIAと同じ入力を積分することができる可能性がある。したがって、対応する出力電圧は（例えば、Q＝CVの関係に起因して）より高くてもよく、後続の回路（例えばADC）の分解能または感度の要件を緩和する。別の例示的な利点として、CTIAは適応的に積分することができるので、開示の回路および回路を動作させる方法は、異なるアレイサイズ、異なる種類のピクセル、および/または異なるダイナミックレンジの読み出しに対応し得、異なるCTIA設計の必要性を低減し、特定の読み出し回路を設計するためのコストを削減する。
【0162】
さらに、CTIAの帰還コンデンサーは、（例えば、開示の方法を使用して回路を動作させた結果として）説明したように積分されている間は飽和しないので、CTIAの帰還コンデンサーは、従来のCTIAの同等の帰還コンデンサーの蓄積容量を超えて電荷を積分するために使用され得る。いくつかの態様では、CTIA帰還コンデンサーの実効容量（例えば、CTIA帰還コンデンサーが積分中に積分することができる電荷の総数に対応する）は、量子化器（例えば、量子化器104、量子化器404）を制御するクロックに基づいて決定されてもよい。例えば、CTIAによる使用にN1サイクルが利用可能である場合（例えば、積分中にN1回の量子化器決定時間210があり、積分中にN1回の帰還時間212がある）、CTIA帰還コンデンサーの実効容量はN1×（CTIA帰還コンデンサーの容量）である。いくつかの態様では、数N1は、オーバーサンプリング率（OSR）クロックサイクルの総数N、ならびにN個のクロックサイクルが、積分時間（例えば、積分308）と剰余変換（例えば、剰余変換およびFIR出力310の剰余変換部分）との間でどのように割り振られるかに基づいて決定される。一例として、N1＝16であり、CTIAの帰還コンデンサーの容量は0.5pFであり、CTIA帰還コンデンサーの実効容量は16×0.5pF＝8pFであり、これは、0.5pFの帰還コンデンサーを含むCTIAが、2.6pFの帰還コンデンサーを含む従来のCTIAと比較して3倍の電荷容量を有し得ることを意味する。
【0163】
さらに、CTIAは適応的に積分することができるので、CTIA（例えば、CTIA102、CTIA402、回路500、回路600）は、積分時間を変化させることによって可変利得を得るように構成されてもよく、異なる利得用の追加の帰還コンデンサーの必要性を低減する。加えて、説明するように積分することによって、入力の部分が同時に変換されてもよく（例えば、入力の第2の部分が積分されている間に入力の第1の部分が積分された後で変換され）、変換速度を低下させることなくサンプルアンドホールド回路および追加のコンデンサーの必要性を低減する。
【0164】
（例えば、開示の方法を使用して回路を動作させることによって可能となる）開示の回路の面積効率および柔軟性は、信号のセットが読み出されてデジタル形式に変換され得る、X線センサー、可視画像センサー、赤外線画像センサー、MEMSセンサーなどのアレイ型センサーに有利に適する可能性がある。ハードウェアを変更することなく、開示の回路は有利には、従来の方式で積分する対応するデータ変換回路の正確度を維持しながら（例えば、積分時間を調整することによって）異なるアレイサイズ、異なる種類のセンサー、または異なるダイナミックレンジのデータを変換するように構成されることができる。
【0165】
さらに別の例示的な利点として、開示の回路に対する（例えば、センサー列の寄生容量からの）熱雑音の影響は、従来のCTIAの出力を取り込むために使用されるより高い帯域幅のサンプルアンドホールド回路と比較して、開示の回路によって行われる（例えば、本明細書に記載するように、積分することによる、すなわち、ADC118にシグマデルタ変換器を使用することによる）シグマデルタオーバーサンプリングに起因してより低くなり得る。
【0166】
いくつかの態様では、非一時的なコンピュータ可読記憶媒体が1つまたは複数のプログラムを記憶し、1つまたは複数のプログラムは命令を含む。命令が1つまたは複数のプロセッサおよびメモリを有する電子デバイス（例えば、本明細書に記載する回路を含む電子デバイス）によって実行されると、命令は、電子デバイスに、図1～図7に関して説明した方法を行わせる。
【0167】
開示の回路は図示の要素で説明されているが、図は単なる例示であることが理解される。開示のデータ変換器を形成するために、異なる要素または追加の要素が追加されるか、または開示の回路から除去されてもよい。記載の要素は、図示されたものとは異なるように電気的に結合されるか、または構成されてもよい。例えば、回路の一部はシングルエンド回路として示されているが、開示の回路は差動シグナリングのために構成されてもよいことが理解される。
【0168】
図8に、一態様による、電気機械システムの製造方法800を示す。非限定的な例として、電気機械システムは、回路100、400、500、もしくは600（および/または関連する方法）と関連付けることができる（例えば、回路100、400、500、または600は、電気機械システムの読み出し回路に含まれる）。電気機械システムを製造するために、方法800におけるプロセス工程の全部または一部を使用し、異なる順序で使用することもできる。非限定的な例として、工程814は、工程812の前に行うこともできる。
【0169】
方法800は、工程802、基板を設ける工程を含む。いくつかの態様では、基板は、ガラスで作られている。いくつかの態様では、基板は、低温多結晶シリコンである。いくつかの態様では、基板は、特性を微調整するための追加の元素を含有するホウケイ酸塩である。ホウケイ酸塩の一例が、アルカリ土類ホウアルミノケイ酸塩（ホウ素、アルミニウム、各種アルカリ土類元素を含むケイ酸塩）を製造するCorning Eagle（商標）によるものである。他の変形は、Asahi Glass（商標）またはSchott（商標）から入手可能である。
【0170】
いくつかの態様では、電気機械システムを製造するためにフラットパネルガラスプロセスが使用される。いくつかの態様では、電気機械システムを製造するために液晶ディスプレイ（LCD）プロセスが使用される。いくつかの態様では、OLEDディスプレイプロセスまたはX線パネルプロセスが使用される。フラットパネルガラスプロセスを用いることにより、基板サイズを大きくすることが可能になり、それによって基板当たりの電気機械システムの数を増やすことが可能になり、処理コストが削減される。「パネルレベル」サイズには、300mm×400mm、360mm×465mm、400mm×500mm、550mm×650mm、620mm×750mm、680mm×880mm、730mm×920mm、1100mm×1300mm、1300mm×1500mm、1500mm×1850mm、1950mm×2250mm、2200mm×2500mm、および2840mm×3370mmを含めることができる。さらに、パネルレベルの製造における薄膜トランジスタ（TFT）もコストを削減することができ、そのため、例えば、LCD-TFTプロセスが有益となり得る。
【0171】
いくつかの態様は、回路100、400、500、および/または600を含み得る読み出し集積回路（ROIC）の取り付け、ならびにフレックス/PCB取り付けを含んでもよい。本明細書に記載するプロセスおよびデバイスは、信号処理に必要な領域を、センシング物理学によって規定されるセンシング領域よりもはるかに小さくすることができるというさらなる利点を有し得る。典型的には、センサーはCMOS回路の上に集積され、領域駆動コストが、信号処理タスクに最適ではない技術ノードにつながる。本明細書に記載するプロセスは、より適切なCMOSを使用し、信号処理に必要な領域を縮小して、FPD（フラットパネルディスプレイ）製造の低コストを活用することによって任意の領域制約からセンサーを解放することができる。いくつかの態様では、ROICは、特定の電磁波長（X線、THz、LWIRなど）を感知するための要件を満たすように特に設計される。
【0172】
いくつかの態様では、本明細書のプロセスによって製造されるMEMSデバイスは、ガラス基板と、構造体に結合されたボロメーターピクセルとを各々含むボロメーターである。いくつかの態様では、ボロメーターは、LCD-TFT製造プロセスによって製造されたMEMSまたはNEMSデバイスを含む。
【0173】
ボロメーターは、様々な用途に使用することができる。例えば、遠赤外線（LWIR、約8～14μmの波長）ボロメーターは、自動車および商業セキュリティ産業で使用することができる。例えば、QVGA、VGA、および他の分解能を有するLWIRボロメーター。テラヘルツ（THz、約0.1～1.0mmの波長）ボロメーターを、セキュリティ（空港乗客のセキュリティスクリーニングなど）および医療（医用画像）に使用することができる。例えば、THzボロメーターは、QVGA分解能（320×240）または他の分解能を有することができる。いくつかの電気機械システムは、X線センサーまたはカメラシステムを含むことができる。同様に、LWIRセンサーおよびTHzセンサーは、カメラシステムで使用される。内視鏡や外視鏡など、いくつかの電気機械システムが医用画像に適用されている。
【0174】
他の電気機械システムは、光検出および測距（LIDAR）システム用のスキャナーを含む。例えば、（ビームポインティングなどのために）レーザービームの空間特性を成形することができる光学スキャナー。電気機械システムは、慣性センサーを含む（例えば、入力刺激が直線運動または角運動である場合）。いくつかのシステムは、バイオセンシングおよびバイオ治療プラットフォームで使用され得る（例えば、生化学的薬剤が検出される場合）。
【0175】
本明細書で使用する場合、「MEMS」という用語は、約1mm以下のサイズを有する電気機械システムを含むと理解することができる。例えば、「MEMS」という用語は、ナノ電気機械システム（「NEMS」）を含むと理解することができる。
【0176】
開示の態様は添付の図面を参照して十分に説明されているが、当業者には様々な変更および修正が明らかになることに留意されたい。そのような変更および修正は、添付の特許請求の範囲によって定義される開示の態様の範囲内に含まれると理解されるべきである。例えば、本開示は主にガラスMEMSプレート/パネルに関して説明されているが、当業者であれば、本開示の範囲から逸脱することなく他のMEMSプレート/パネルを使用することもできることを認識するであろう。そのような他のMEMSプレートは、有機材料（プラスチック、ポリマー）および金属（ステンレス鋼など）を含んでもよいが、これらに限定されない。本明細書で使用する場合、「プレート」および「パネル」という用語は同義である。
【0177】
方法800は、工程804、MEMSを基板に追加する工程を含む。構造体の追加を説明するためにMEMSが使用されているが、本開示の範囲から逸脱することなく他の構造体を追加することもできることを理解されたい。パネルレベル処理を使用するいくつかの態様では、MEMS構造体は、LCD-TFTプロセスを使用して追加されてもよい。
【0178】
工程804の後に、任意選択の工程816、サブプレーティングが続いてもよい。工程816は、基板が後続の工程で使用される処理装置より大きい場合に使用されてもよい。例えば、パネルレベルプロセス（LCDなど）を使用する場合、いくつかの態様は、（工程804で）（例えば、CMOS製造装置を使用した）さらなる処理を行うためにパネルをウェハーサイズに切断する工程を含む。他の態様では、方法800全体を通して同じサイズの基板が使用される（すなわち、工程816は使用されない）。
【0179】
方法800は、工程806、MEMSを基板から取り外す工程を含む。
【0180】
方法800は、工程808、取り外し後の処理を含む。そのような取り外し後の処理は、平坦化などのさらなるプロセス工程のためにMEMS構造体を準備してもよい。ウェハーレベルの処理では、平坦化は化学機械平坦化を含むことができる。いくつかの態様では、さらなるプロセス工程はエッチバックを含み、トポグラフィ上にフォトレジストが回転塗布されてより平坦な表面が生成され、次いでその表面がエッチングされる。エッチング時間のより高度な制御により、より滑らかな表面プロファイルを得ることができる。いくつかの態様では、さらなるプロセス工程は、「スピンオンガラス」を含み、ガラスを含む有機結合剤がトポグラフィ上に回転塗布され、その結果が焼成されて有機溶媒が除去され、より滑らかな表面が残る。
【0181】
方法800は、必要に応じて、工程810、MEMS構造体の真空封入を含む。真空封入は、デバイス寿命を延ばすために有益であり得る。
【0182】
方法800は、工程812、個片化を含む。いくつかの態様は、（例えば、回路100、400、500、および/または600の）較正およびチッププログラミングを含んでもよく、較正およびチッププログラミングは、センサーの特性を考慮に入れてもよい。本明細書に記載する方法は、ガラスリソグラフィ能力の均一性が限定されるので、ガラス基板製造プロセスにおいて有利であり得る。さらなる利点として、ガラスはより低い熱伝導率を有し、そのためガラス基板はより良好な断熱材とすることができ、ボロメーターピクセルをガラス基板から分離する薄い構造体を製造することによって、本明細書の態様は、ガラスボロメーターピクセルをパッケージング環境から熱的に隔離するためによりよく機能し得る。
【0183】
方法800は、工程814、回路100、400、500、および/または600を含み得る読み出し集積回路（ROIC）の取り付け、ならびにフレックス/PCB取り付けを含む。本明細書に記載するプロセスおよびデバイスは、信号処理に必要な領域を、センシング物理学によって規定されるセンシング領域よりもはるかに小さくすることができるというさらなる利点を有し得る。典型的には、センサーはCMOS回路の上に集積され、領域駆動コストが、信号処理タスクに最適ではない技術ノードにつながる。本明細書に記載するプロセスは、より適切なCMOSを使用し、信号処理に必要な領域を縮小して、FPD（フラットパネルディスプレイ）製造の低コストを活用することによって任意の領域制約からセンサーを解放することができる。いくつかの態様では、ROICは、特定の電磁波長（X線、THz、LWIRなど）を感知するように特に設計される。
【0184】
図9は、例示的なセンサーを示す。いくつかの態様では、センサー900は、方法800を使用して製造される。いくつかの態様では、センサー900は、回路100、400、500、および/または600を使用して読み出される。
【0185】
いくつかの態様では、センサーは、ガラス基板と、本明細書に記載する方法のいずれかから製造され、ガラス基板に結合された構造体と、構造体に結合されたセンサーピクセルとを含む。
【0186】
いくつかの態様では、センサーは、LCD-TFT製造プロセスによって製造されたMEMSまたはNEMSデバイスと、本明細書に記載する方法のいずれかによって製造された構造体とを含む。
【0187】
例として、センサーは、抵抗センサーおよび容量センサーを含むことができる。ボロメーターは、様々な用途に使用することができる。例えば、遠赤外線（LWIR、約8～14μmの波長）ボロメーターは、自動車および商業セキュリティ産業で使用することができる。例えば、QVGA、VGA、および他の分解能を有するLWIRボロメーター。テラヘルツ（THz、約0.1～3mmの波長）ボロメーターを、セキュリティ（空港乗客のセキュリティスクリーニングなど）および医療（医用画像）に使用することができる。例えば、QVGA分解能および他の分解能を有するTHzボロメーター。いくつかの電気機械システムは、X線センサーまたはカメラセンサーシステムを含むことができる。同様に、LWIRセンサーおよびTHzセンサーが、カメラセンサーシステムで使用される。内視鏡や外視鏡など、いくつかの電気機械システムが医用画像に適用されている。X線センサーは、直接的および間接的な感知構成を含む。
【0188】
他の電気機械システムは、光検出および測距（LIDAR）システム用のスキャナーを含む。例えば、（ビームポインティングなどのために）レーザービームの空間特性を成形することができる光学スキャナー。電気機械システムは、慣性センサーを含む（例えば、入力刺激が直線運動または角運動である場合）。いくつかのシステムは、バイオセンシングおよびバイオ治療プラットフォームで使用され得る（例えば、生化学的薬剤が検出される場合）。
【0189】
一局面では、回路は、アナログ入力と、アナログ入力に電気的に結合された電荷トランスインピーダンス増幅器（CTIA）と、CTIAの出力に電気的に結合された量子化器と、量子化器の出力に電気的に結合されたデジタル・アナログ変換器（DAC）と、DACの出力に電気的に結合された加算器と、を含む。CTIAは、加算器の出力、量子化器の出力に電気的に結合されたデジタルフィルター、およびデジタルフィルターに電気的に結合されたデジタル出力に電気的に結合される。
【0190】
上記回路のいくつかの局面において、CTIAは帰還コンデンサーを含み、アナログ入力はセンサーに電気的に結合され、帰還コンデンサーの容量はセンサーの容量より小さい。
【0191】
上記回路のいくつかの局面において、加算器は、DACの出力において高DAC出力信号を受け取ったことに応答してCTIA出力信号を低減させるように、構成される。
【0192】
上記回路のいくつかの局面において、加算器は、DACの出力において高DAC出力信号を受け取ったことに応答してCTIA出力信号をある値だけ低減させるように、さらに構成される。
【0193】
上記回路のいくつかの局面において、CTIAは帰還コンデンサーを含み、帰還コンデンサーは総電荷を蓄積するように構成され、値は総電荷未満の電荷に対応する。
【0194】
上記回路のいくつかの局面において、量子化器は、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定して、CTIA出力信号が閾値より大きいという判定に従ってDACに第1のデジタル値を出力し、および、CTIA出力信号が閾値以下であるという判定に従ってDACに第2のデジタル値を出力するように、構成され、DACは、第1のデジタル値を受け取ったことに応答して加算器に高DAC出力信号を出力するように、および第2のデジタル値を受け取ったことに応答して加算器に高DAC出力信号を出力するのを取り止めるように、構成される。
【0195】
上記回路のいくつかの局面において、回路は、CTIAの出力に電気的に結合されたアナログ・デジタル変換器（ADC）をさらに含む。ADCは、CTIAの出力における残留電荷に対応する電圧を受け取って、残留電荷に対応するデジタル値を提供するように、構成される。デジタル出力は、残留電荷に対応するデジタル値を含む。
【0196】
上記回路のいくつかの局面において、残留電荷に対応する電圧は、量子化器の閾値未満である。
【0197】
上記回路のいくつかの局面において、ADCはシグマデルタADCである。
【0198】
上記回路のいくつかの局面において、回路は、オフセット除去回路をさらに含む。オフセット除去回路は、CTIA出力信号からオフセットを除去するように構成される。
【0199】
上記回路のいくつかの局面において、オフセット除去回路は、CTIAの帰還に含まれる。
【0200】
上記回路のいくつかの局面において、ADCは、CTIA出力信号からのオフセットをオフセットのデジタル値に変換するように構成される。
【0201】
上記回路のいくつかの局面において、CTIA出力信号からのオフセットがスケーリングされ、スケーリングされたオフセットはADCに提供される。
【0202】
上記回路のいくつかの局面において、回路は、CTIAの帰還に含まれるローパスフィルターをさらに含む。
【0203】
上記回路のいくつかの局面において、回路の感度は回路の動作周波数に基づき、回路の動作周波数はCTIAの積分時間に基づく。
【0204】
上記回路のいくつかの局面において、デジタル出力におけるデジタル出力信号は、回路のアナログ入力における電荷のデジタル値である。
【0205】
上記回路のいくつかの局面において、デジタル出力におけるデジタル出力信号は、回路のアナログ入力における電流のデジタル値である。
【0206】
上記回路のいくつかの局面において、デジタル出力におけるデジタル出力信号は、回路のアナログ入力における電圧のデジタル値である。
【0207】
上記回路のいくつかの局面において、回路は、アナログ入力に電気的に結合された可変抵抗器をさらに含む。可変抵抗器は、回路のアナログ入力における入力信号の信号レベルを低減するように構成される。
【0208】
上記回路のいくつかの局面において、デジタルフィルターは有限インパルス応答（FIR）デシメータを含む。FIRデシメータは、量子化器の出力から受け取られた信号に基づいてデジタル出力においてデジタル出力信号を生成するように構成される。
【0209】
上記回路のいくつかの局面において、FIRデシメータは、CTIAの出力における残留電荷に対応するデジタル値をさらに受け取るように構成され、FIRデシメータは、CTIAの出力における残留電荷に対応するデジタル値にさらに基づいてデジタル出力信号を生成するように構成される。
【0210】
上記回路のいくつかの局面において、FIRデシメータと関連付けられる係数は、分析的決定、シミュレーションに基づく数値的決定、および測定に基づく数値的決定のうちの少なくとも1つを使用して決定される。
【0211】
上記回路のいくつかの局面において、量子化器およびDACは、回路の量子化器およびDACの組み合わせに含まれる。
【0212】
一局面では、方法は、回路のCTIAを用いて、入力信号を積分する工程、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定する工程、CTIA出力信号が閾値より大きいという判定に従って、CTIA出力信号を低減する工程、およびCTIA出力信号が閾値以下であるという判定に従って、CTIA出力信号を低減するのを取り止める工程、を含む。
【0213】
上記方法のいくつかの局面において、方法は、センサーをCTIAに電気的に結合する工程、をさらに含む。センサーは入力信号を提供し、CTIAは帰還コンデンサーを含み、帰還コンデンサーの容量はセンサーの容量より小さい。
【0214】
上記方法のいくつかの局面において、方法は、入力信号に対応するデジタル出力信号を生成する工程をさらに含む。
【0215】
上記方法のいくつかの局面において、入力信号は回路のアナログ入力における電荷であり、デジタル出力信号は電荷のデジタル値である。
【0216】
上記方法のいくつかの局面において、入力信号は回路のアナログ入力における電流であり、デジタル出力信号は電流のデジタル値である。
【0217】
上記方法のいくつかの局面において、入力信号は回路のアナログ入力における電圧であり、デジタル出力信号は電圧のデジタル値である。
【0218】
上記方法のいくつかの局面において、デジタル出力信号は、剰余にさらに基づく。
【0219】
上記方法のいくつかの局面において、デジタル出力信号はデジタルフィルターによって生成される。
【0220】
上記方法のいくつかの局面において、デジタル出力信号はFIRデシメータによって生成される。方法は、2進数列を生成する工程、および2進数列をFIRデシメータに提供する工程、をさらに含む。2進数列を生成する工程は、CTIA出力信号が閾値より大きいという判定に従って、第1の2進値を出力する工程、およびCTIA出力信号が閾値以下であるという判定に従って、第2の2進値を出力する工程、をさらに含む。
【0221】
上記方法のいくつかの局面において、方法は、剰余のデジタル値をFIRデシメータに提供する工程をさらに含む。デジタル出力信号は、剰余のデジタル値にさらに基づく。
【0222】
上記方法のいくつかの局面において、方法は、分析的決定、シミュレーションに基づく数値的決定、および測定に基づく数値的決定のうちの少なくとも1つを使用してFIRデシメータと関連付けられる係数を決定する工程をさらに含む。
【0223】
上記方法のいくつかの局面において、入力信号を積分する工程は、入力信号の第1の部分を積分する工程を含み、方法は、CTIAを用いて、入力信号の第2の部分を積分する工程をさらに含む。
【0224】
上記方法のいくつかの局面において、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかは、第1の部分が第1の時間に積分されている間に判定される。方法は、CTIA出力信号が閾値より大きいという判定に従って、第1の時間の後の第2の時間にCTIA出力信号を低減し、第2の時間の後の第3の時間に第2の部分の積分を開始する工程、およびCTIA出力信号が閾値以下であるという判定に従って、第2の時間にCTIA出力信号を低減するのを取り止め、第3の時間に第2の部分の積分が開始する工程、をさらに含む。
【0225】
上記方法のいくつかの局面において、回路の動作周波数は、入力信号の積分の時間に基づき、回路の感度は、回路の動作周波数に基づく。
【0226】
上記方法のいくつかの局面において、CTIA出力信号が閾値以下であり、入力信号のレベルが0である場合、CTIA出力信号は剰余に対応する。
【0227】
上記方法のいくつかの局面において、方法は、剰余のデジタル値を生成する工程をさらに含む。
【0228】
上記方法のいくつかの局面において、剰余のデジタル値は、シグマデルタADCを使用して生成される。
【0229】
上記方法のいくつかの局面において、方法は、CTIA出力信号が閾値より大きいという判定に従って、高DAC出力信号を生成する工程をさらに含む。CTIA出力信号はある値だけ低減され、この値は高DAC出力値に基づいて生成される。
【0230】
上記方法のいくつかの局面において、方法は、CTIA出力信号が閾値以下であるという判定に従って、高DAC出力信号を生成するのを取り止める工程をさらに含む。
【0231】
上記方法のいくつかの局面において、CTIAは帰還コンデンサーを含み、帰還コンデンサーは総電荷を蓄積するように構成され、CTIA出力信号は総電荷より小さい値だけ低減される。
【0232】
上記方法のいくつかの局面において、方法は、CTIAのオフセットを除去する工程をさらに含む。
【0233】
上記方法のいくつかの局面において、オフセットは、入力信号を積分する前に除去される。
【0234】
上記方法のいくつかの局面において、オフセットは、CTIAの帰還に含まれるオフセット除去回路を使用して除去される。
【0235】
上記方法のいくつかの局面において、CTIAのオフセットを除去する工程は、CTIAのオフセットをオフセットのデジタル値に変換する工程をさらに含む。
【0236】
上記方法のいくつかの局面において、CTIAのオフセットを変換する工程は、CTIAのオフセットをスケーリングする工程をさらに含む。
【0237】
上記方法のいくつかの局面において、方法は、CTIAのオフセットをローパスフィルタリングする工程をさらに含む。
【0238】
上記方法のいくつかの局面において、CTIAの帰還に含まれるローパスフィルターは、CTIAのオフセットをフィルタリングする。
【0239】
上記方法のいくつかの局面において、方法は、可変抵抗器を使用して入力信号の電流レベルを低減する工程をさらに含む。
【0240】
上記方法のいくつかの局面において、方法は、CTIA出力信号が閾値以下であるという判定に従って、入力信号の読み出しが完了したかどうかを判定する工程、入力信号の読み出しが完了したという判定に従って、CTIA出力信号を剰余として出力する工程、および入力信号の読み出しが完了していないという判定に従って、CTIA出力信号を剰余として出力するのを取り止める工程、をさらに含む。
【0241】
上記方法のいくつかの局面において、入力信号は第1の時間に積分され、入力信号の読み出しが完了したかどうかは、第1の時間後の第2の時間に判定され、入力信号の読み出しが完了したという判定に従って、CTIA出力信号は、第2の時間後の第3の時間に剰余として出力され、入力信号の読み出しが完了していないという判定に従って、CTIA出力信号を剰余として出力することが取り止められる。
【0242】
上記方法のいくつかの局面において、方法は、入力信号を積分する前に、CTIAの帰還コンデンサーをリセットする工程をさらに含む。
【0243】
上記方法のいくつかの局面において、方法は、回路を多段ノイズシェーピング（MASH）変調器として動作させる工程、および回路をMASH変調器として動作させることに応答して、CTIAの出力におけるCTIA出力信号が閾値より大きいかどうかを判定するの取り止める工程、をさらに含む。
【0244】
一局面では、非一時的なコンピュータ可読記憶媒体が1つまたは複数のプログラムを記憶し、1つまたは複数のプログラムは命令を含み、命令は、1つまたは複数のプロセッサおよびメモリを有する電子デバイスによって実行されると、デバイスに上記方法のいずれかを行わせる。
【0245】
本開示では、回路の2つの要素間の電気的接続を説明するために「電気的に結合された」および「結合された」を使用しているが、電気的接続は、互いに結合されている構成部品の端子間の直接接続を必ずしも必要としないことが理解される。列挙された構成部品の異なる組み合わせおよび接続により、本開示の範囲から逸脱することなく電気的結合を達成することができる。例えば、互いに電気的に結合されている構成部品の端子間を電気ルーティングが接続する。別の例では、互いに結合されている構成部品の端子間に閉じられた（導通する）スイッチが接続される。さらに別の例では、回路の特性に影響を及ぼすことなく、互いに結合されている構成部品の端子間を追加の要素が接続する。例えば、読み出し回路の特性に影響を及ぼすことなく、かつ本開示の範囲から逸脱することなく、バッファ、増幅器、および受動回路素子を追加することができる。
【0246】
同様に、本開示において回路の2つの要素が電気的に切断されていると説明する場合、電気的な切断は、切り替えわっている構成部品の端子間を必ずしも物理的に開く必要はないことが理解される。切断は、2つの要素間の電気エネルギー伝達の阻止を意味することに限定されないことも理解される。例えば、分離されている構成部品の端子間に高インピーダンス素子が接続される。別の例では、分離されている構成部品の端子間に開かれた（導電していない）スイッチが接続され、構成部品を実質的に分離する。
【0247】
いくつかの要素または量は、「実質的に」という用語を用いずに絶対的な意味で説明されているが、これらの要素および量は、絶対的記述と機能的に等価な品質を有することができることが理解される。例えば、いくつかの態様では、係数が3であると記述される。しかしながら、この係数は、比がシステムの許容範囲（例えば、システムの正確度要件など）内にある限り、3より大または小とすることができることが理解される。
【0248】
開示の態様は添付の図面を参照して十分に説明されているが、当業者には様々な変更および修正が明らかになることに留意されたい。そのような変更および修正は、添付の特許請求の範囲によって定義される開示の態様の範囲内に含まれると理解されるべきである。
【0249】
本明細書の様々な記載の態様の説明において使用されている用語は、特定の態様を説明するためのものにすぎず、限定することを意図されていない。様々な記載の態様の説明および添付の特許請求の範囲において使用されている場合、単数形の「a」、「an」、および「the」は、文脈上そうではないことが明らかでない限り、複数形も含むことが意図されている。本明細書で使用されている「および/または（and/or）」という用語は、関連付けられた記載項目のうちの1つまたは複数のありとあらゆる可能な組み合わせを指し、それらを包含することも理解されるであろう。「includes」、「including」、「comprises」、および/または「comprising」という用語は、本明細書で使用する場合、記述された特徴、整数、工程、動作、要素、および/または構成部品の存在を指定するが、1つまたは複数の他の特徴、整数、工程、動作、要素、構成部品、および/またはそれらのグループの存在または追加を除外するものではないこともさらに理解されるであろう。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【国際調査報告】