特表 2024-502606 ＶＬＩＷ ＣＰＵアーキテクチャのための命令パッキングスキーム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-22

(54)【発明の名称】ＶＬＩＷ ＣＰＵアーキテクチャのための命令パッキングスキーム

(51)【国際特許分類】

   G06F 9/30 20180101AFI20240115BHJP

   G06F 9/32 20180101ALI20240115BHJP

【ＦＩ】

G06F9/30 310A

G06F9/32 350A

G06F9/30 350F

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023541572

(86)(22)【出願日】2022-01-07

(85)【翻訳文提出日】2023-09-05

(86)【国際出願番号】 US2022011525

(87)【国際公開番号】W WO2022150532

(87)【国際公開日】2022-07-14

(31)【優先権主張番号】17/143,989

(32)【優先日】2021-01-07

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(72)【発明者】

【氏名】サヤ ゴウド ランガディ

(72)【発明者】

【氏名】ヴェンカテシュ ナタラジャン

(72)【発明者】

【氏名】アレクサンダー テッサローロ

【テーマコード（参考）】

5B033

【Ｆターム（参考）】

5B033AA09

5B033BA00

5B033BE05

5B033DC08

(57)【要約】

プロセッサが提供され、プロセッサは、複数の命令を含むマルチ命令パケット（５００）に対して復号動作を行うように構成されたコアを含む。復号動作は、第１及び第２の命令（５０２、５０４）を含むマルチ命令パケット（５００）を受け取ることを含む。第１の命令（５０２）は、固定された第１の位置の一次部分（５０８）と二次部分（５１０）とを含む。第２の命令（５０４）は、第１の命令（５０２）の一次部分と第１の命令の二次部分との間の固定された第２の位置に一次部分（５１２）を含む。第１及び第２の命令の各々の一次部分（５１０、５１２）の演算コード部分が、アクセスされ、復号される。第１の命令の一次及び二次部分（５０８、５１０）を含む命令パケットが作成され、第２の命令の一次部分（５１２）を含む第２の命令パケットが作成される。第１及び第２の命令パケットは、それぞれの第１及び第２の機能ユニットにディスパッチされる。

【特許請求の範囲】

【請求項1】

プロセッサであって、
コアを含み、
前記コアが、複数の命令を含むマルチ命令パケットに対して復号動作を行うように構成され、前記復号する動作が、
前記マルチ命令パケットを受け取ることであって、
前記マルチ命令パケットが、
固定された第１の位置における一次部分と、二次部分と、を含む第１の命令、及び
前記第１の命令の前記一次部分と前記第１の命令の前記二次部分との間の固定された第２の位置における一次部分を含む第２の命令、
を含む、前記マルチ命令パケットを受け取ることと、
前記第１の命令の前記一次部分にアクセスすることと、
前記第１の命令の前記一次部分の演算コード（オペコード）部分を復号することと、
前記第２の命令の前記一次部分にアクセスすることと、
前記第２の命令の前記一次部分のオペコード部分を復号することと、
前記第１の命令の前記一次部分と前記第１の命令の二次部分とを含む第１の命令パケットを作成することと、
前記第２の命令の前記一次部分を含む第２の命令パケットを作成することと、
前記第１の命令パケットを第１の機能ユニットにディスパッチすることと、
前記第２の命令パケットを前記第１の機能ユニットとは異なる第２の機能ユニットにディスパッチすることと、
を含む、
プロセッサ。

【請求項2】

請求項１に記載のプロセッサであって、前記第１の命令パケットを前記第１の機能ユニットにディスパッチすることが、前記第１の命令の前記一次部分の前記復号されたオペコード部分に基づいて、前記第１の命令パケットを前記第１の機能ユニットにディスパッチすることを含む、プロセッサ。

【請求項3】

請求項１に記載のプロセッサであって、前記コアによる前記第１の命令の前記ディスパッチが、前記第１の命令の前記二次部分を復号することを回避する、プロセッサ。

【請求項4】

請求項１に記載のプロセッサであって、前記第２の命令パケットを作成することが、前記マルチ命令パケット内の前記第１の命令の前記二次部分の後に位置する前記第２の命令の二次部分を含む前記第２の命令パケットを作成することを更に含む、プロセッサ。

【請求項5】

請求項１に記載のプロセッサであって、前記復号する動作が、
前記マルチ命令パケット内の第３の命令の一次部分にアクセスすることであって、前記第３の命令の前記一次部分が、前記マルチ命令パケット内の固定された第３の位置に位置する、前記第３の命令の一次部分にアクセスすることと、
前記第３の命令の前記一次部分のオペコード部分を復号することと、
を更に含み、
前記固定された第３の位置が、前記マルチ命令パケット内の前記固定された第２の位置の後であり前記第１の命令の前記二次部分の前である、
プロセッサ。

【請求項6】

請求項５に記載のプロセッサであって、前記復号する動作が、前記第３の命令の前記一次部分を含む第３の命令パケットを作成することを更に含み、
前記第１の命令パケットのビット数が前記第２の命令パケットのビット数に等しいかそれより大きく、
前記第３の命令パケットのビット数が前記第２の命令パケットのビット数に等しい、
プロセッサ。

【請求項7】

請求項５に記載のプロセッサであって、前記復号する動作が、前記第３の命令の前記一次部分を含む第３の命令パケットを作成することを更に含み、
前記第１の命令パケットのビット数が前記第２の命令パケットのビット数に等しいかそれより大きく、
前記第３の命令パケットのビット数が前記第２の命令パケットのビット数より少ない、
プロセッサ。

【請求項8】

請求項１に記載のプロセッサであって、前記第１の命令の前記一次部分のビット数が、前記第２の命令の前記一次部分のビット数に等しい、プロセッサ。

【請求項9】

請求項８に記載のプロセッサであって、前記第１の命令パケットの前記ビット数が少なくとも３２ビットを含み、前記第２の命令パケットの前記ビット数が少なくとも１６ビットを含む、プロセッサ。

【請求項10】

請求項１に記載のプロセッサであって、前記復号する動作が、
前記第２の命令の前記一次部分のリンク部分を復号することと、
前記復号されたリンク部分に基づいて、前記第２の命令の後に前記マルチ命令パケット内に付加的な命令が存在するか否かを判定することと、
を更に含む、プロセッサ。

【請求項11】

プロセッサコア上で実装される方法であって、前記方法が、
第１のマルチ命令パケットを受け取ることであって、
固定された第１の位置における第１の命令の一次部分と、
前記固定された第１の位置に続く固定された第２の位置における第２の命令の一次部分と、
前記第２の命令の前記一次部分に続く前記第１の命令の二次部分と、
を含む、前記第１のマルチ命令パケットを受け取ることと、
前記第１の命令の前記一次部分の演算コード（「オペコード」）部分を復号することと、
前記第２の命令の前記一次部分のオペコード部分を復号することと、
前記第１の命令の前記二次部分にアクセスすることと、
前記第１の命令の前記一次及び二次部分を含む第１の命令パケットを作成することと、
前記第１の命令パケット及び前記第２の命令をそれぞれ別個の機能ユニットにディスパッチすることと、
を含む、方法。

【請求項12】

請求項１１に記載の方法であって、前記第１の命令パケット及び前記第２の命令を別個の機能ユニットにディスパッチすることが、前記第１の命令パケット及び前記第２の命令を別個の機能ユニットに並列にディスパッチすることを含む、方法。

【請求項13】

請求項１１に記載の方法であって、前記第１の命令パケットのサイズが４８ビット、３２ビット、及び１６ビットのうちの１つであり、
前記第１の命令パケットのサイズが４８ビットである場合、前記第２の命令を含む第２の命令パケットのサイズが４８ビット、３２ビット、及び１６ビットのうちの１つであり、
前記第１の命令パケットのサイズが３２ビットである場合、前記第２の命令パケットのサイズが３２ビット、１６ビットのうちの１つであり、
前記第１の命令パケットのサイズが１６ビットである場合、前記第２の命令パケットのサイズが１６ビットである、
方法。

【請求項14】

請求項１３に記載の方法であって、前記第１の命令パケットの前記サイズを判定するために、前記第１の命令の前記一次部分のサイズ部分を復号することを更に含む、方法。

【請求項15】

請求項１４に記載の方法であって、前記第１の命令パケットの前記サイズが１６ビットを超える場合にのみ、前記第２の命令の前記サイズを判定するために、前記第２の命令の前記二次部分のサイズ部分を復号することを更に含む、方法。

【請求項16】

請求項１１に記載の方法であって、
前記第１のマルチ命令パケット内の前記第１の命令の前記二次部分の後に位置する前記第２の命令の二次部分にアクセスすることと、
前記二次命令の前記一次及び二次部分を含む二次命令パケットを作成することと、
を更に含む、方法。

【請求項17】

請求項１６に記載の方法であって、前記第１のマルチ命令パケット内の第３の命令の一次部分のオペコード部分を復号することを更に含み、前記第３の命令の前記一次部分が、前記第１のマルチ命令パケット内の前記固定された第２の位置の後であり前記第１の命令の前記二次部分の前の、固定された第３の位置に位置する、方法。

【請求項18】

請求項１１に記載の方法であって、コンピュータメモリから前記第１のマルチ命令パケットを命令バッファ内に受け取ることを更に含む、方法。

【請求項19】

請求項１８に記載の方法であって、前記命令バッファのサイズが１２８ビットである、方法。

【請求項20】

請求項１８に記載の方法であって、前記第１のマルチ命令パケットのサイズが前記命令バッファのサイズより小さい場合、前記第１のマルチ命令パケットに続く前記命令バッファ内に第２のマルチ命令パケットが存在するか否かを判定することを更に含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

超長命令語（ＶＬＩＷ）中央処理装置（ＣＰＵ）では、命令は、複数の命令を含む実行パケットにグループ化される。パケット内の命令は、可変サイズであり得る。反復スキームを用いて、各別個の命令を識別し、復号することができる。各命令は、サイズ部分及び演算コード（オペコード）部分を含み得る。復号されるオペコード部分のサイズを判定するために、復号スキームが各命令を介して反復してそのサイズを判定し得る。次いで、オペコード部分全体が復号されて、それがどのタイプの命令であるか及び更なる処理のためにどこに配路されるべきかが判定される。命令を復号した後、次の命令は、そのオペコード部分を復号するために同様の方式で配置及び検査される。

【発明の概要】

【0002】

一態様に従って、プロセッサが、複数の命令を含むマルチ命令パケットに対して復号動作を行うように構成されたコアを含む。復号動作は、マルチ命令パケットを受け取ることを含み、マルチ命令パケットは、固定された第１の位置における一次部分と、二次部分と、を含む第１の命令、及び、第１の命令の一次部分と第１の命令の二次部分との間の固定された第２の位置における一次部分を含む第２の命令を含む。復号動作はまた、第１の命令の一次部分にアクセスすることと、第１の命令の一次部分の演算コード（オペコード）部分を復号することと、第２の命令の一次部分にアクセスすることとを含む。復号動作はまた、第２の命令の一次部分のオペコード部分を復号することと、第１の命令の一次部分及び第１の命令の二次部分を含む第１の命令パケットを作成することと、第２の命令の一次部分を含む第２の命令パケットを作成することとを含む。復号動作は、第１の命令パケットを第１の機能ユニットにディスパッチすることと、第２の命令パケットを第１の機能ユニットとは異なる第２の機能ユニットにディスパッチすることとを更に含む。

【0003】

別の態様に従って、プロセッサコア上で実装される或る方法が、第１のマルチ命令パケットを受け取ることを含み、第１のマルチ命令パケットが、固定された第１の位置における第１の命令の一次部分と、固定された第１の位置に続く固定された第２の位置における第２の命令の一次部分と、第２の命令の一次部分に続く第１の命令の二次部分とを含む。この方法はまた、第１のマルチ命令パケット内の第１の命令の一次部分の演算コード（オペコード）部分を復号することを含み、第１の命令の一次部分は、第１のマルチ命令パケット内の固定された第１の位置に位置する。この方法はまた、第１の命令の一次部分の演算コード（「オペコード」）部分を復号することと、第２の命令の一次部分のオペコード部分を復号することと、第１の命令の二次部分にアクセスすることとを含む。この方法は、第１の命令の一次部分及び二次部分を含む第１の命令パケットを作成することと、第１の命令パケット及び第２の命令を別個の機能ユニットにそれぞれディスパッチすることとを更に含む。

【図面の簡単な説明】

【0004】

図面において下記のとおりである。

【0005】

【図1】一例に従った、命令を受け取り、復号し、ディスパッチするためのプロセッサのブロック図である。

【0006】

【図2】一例に従った、１６ビットＣＰＵ命令を図示するブロック図である。

【0007】

【図3】一例に従った、３２ビットＣＰＵ命令を図示するブロック図である。

【0008】

【図4】一例に従った、４８ビットＣＰＵ命令を図示するブロック図である。

【0009】

【図5】一例に従った、複数の命令の命令パケットを図示するブロック図である。

【0010】

【図6】一例に従った復号方式のフローチャートである。

【発明を実施するための形態】

【0011】

図１は、一例に従った中央処理装置又はプロセッサ１００のブロック図を示す。図示されるようにプロセッサ１００はコア１０２を含み、コア１０２は、プリフェッチ命令バッファ１０４と、デコーダ１０６と、比較器、制御ユニット、演算論理ユニット（ＡＬＵ）などの１つ又は複数の機能ユニット１０８とを含む。コア１０２は、減算器、フェッチロジックなどの他のハードウェア構成要素も含み得る。コア１０２は、命令セット１１２の様々な機械命令１１０を実行することができ、命令セットは、コア１０２内のメモリに格納され得るか、その他の方式でコア１０２にアクセス可能であり得る。機械命令１１２は、実施されるべき様々な動作を含む命令セットを含む。プログラムを実行する過程の間、命令バッファ１０４は、プロセッサ１００の外部のメモリ１１４から命令パケットを受け取ることができる。

【0012】

デコーダ１０６は、本明細書で説明するように各命令パケットを復号する復号ロジック１１６を含む。復号に続いて、ディスパッチユニット１１８が、命令を実行するために、各命令をその指定された機能ユニットに送信する。一例において、プロセッサ１００は、対応する機能ユニット内の複数の命令を同時に動作させることができる超長命令ワード（ＶＬＩＷ）プロセッサとして動作する。好ましくは、コンパイラが、共に実行されるマルチ命令パケット内の命令を編成する。命令ディスパッチユニット１１８は、各命令をターゲット機能ユニット１０８に向ける。一例において、命令ディスパッチユニット１１８は、各命令の少なくとも一部分を同時に処理させるなど、複数の命令に対して並行して動作することができる。そのような並列命令の数は、マルチ命令パケット内の命令の数によって設定され得る。パケットサイズ計算ユニット１２０は、命令バッファ１０４から転送された各命令パケットを追跡し続ける。

【0013】

図２は、１６ビットフォーマットを有するＣＰＵ命令２００を図示する。命令２００は、１ビットを有するリンク部分２０２と、２ビットを有するサイズ部分２０４と、１３ビットを有するオペコード部分２０６とを含む。リンク部分２０２は、命令２００が複数の命令の命令パケット内の最後の命令であるか否か、又は命令２００に続く付加的な命令が命令パケット内にあるか否かを示す。例えば、０ｂ１の値（例えば、バイナリ値１の単一ビット）が、現在の命令に後続する少なくとも１つの付加的な命令がパケット中に存在することを示し得、一方、０ｂ０の値が、現在の命令がパケット中の最後の命令であること、又はその逆であることを示し得る。サイズ部分２０４は、命令２００のサイズを示す。命令１１０が複数のサイズのうちの１つ（例えば、１６ビット、３２ビット、又は４８ビットの３つのサイズのうちの１つ）であり得る命令セットでは、サイズ部分２０４は、例えば、現在の命令のサイズを示すために２ビットであり得る。一例において、０ｂ００のビットコードが、命令サイズが１６ビットであることを示し得、０ｂ０１が、命令サイズが３２ビットであることを示し得、０ｂ１０が、命令サイズが４８ビットであることを示し得る。他の実装も可能である。オペコード部分２０６は、命令２００によって実行される命令を提供する演算コードを含み、オペランドなどのオペコードに結び付けられた任意の付加的情報を含む。部分２０２、２０４、２０６は共に、命令２００の１６ビットを占有し、命令２００の一次部分２０８を形成する。

【0014】

図３は、３２ビットフォーマットを有するＣＰＵ命令３００を示し、リンク部分３０２と、サイズ部分３０４と、オペコード部分３０６とを含む。リンク部分３０２及びサイズ部分３０４は、命令２００のリンク部分２０２及びサイズ部分２０４と同様に、それぞれ、付加的な命令が続くか否かを示し、命令３００のサイズを示す。オペコード部分３０６は、３２ビット命令３００において２９ビットを占有する。図３に示されるように、オペコード部分３０６の第１の１３ビットは、リンク部分３０２及びサイズ部分３０４と共に、命令３００の一次部分３０８を形成する。一次部分３０８に含まれないオペコード部分３０６の残りの１６ビットは、命令３００の二次部分３１０を形成する。

【0015】

図４は、４８ビットフォーマットを有するＣＰＵ命令４００を示し、リンク部分４０２と、サイズ部分４０４と、オペコード部分４０６とを含む。リンク部分４０２及びサイズ部分４０４は、命令２００のリンク部分２０２及びサイズ部分２０４と同様に、それぞれ、付加的な命令が続くか否かを示し、命令４００のサイズを示す。オペコード部分４０６は、４８ビット命令４００において４５ビットを占有する。図４に示すように、オペコード部分４０６の第１の１３ビットは、リンク部分４０２及びサイズ部分４０４と共に、命令４００の一次部分４０８を形成する。一次部分４０８に含まれないオペコード部分４０６の残りの３２ビットは、命令４００の二次部分４１０を形成する。

【0016】

図１～図４を参照すると、機械命令セット１１２は、命令２００、３００、及び４００のうちの１つに基づくフォーマットを有する少なくとも１つの命令を含む。しかし、多くの命令を有する機械命令セット１１２では、３つの命令２００、３００、及び４００の２つ又はすべてのフォーマットを表すことができる。機械命令セット１１２は、命令２００、３００、及び４００のフォーマットのうちの１つ又は複数のものの複数の別個の命令を含み得、その結果、セット１１２中に、（命令２００に基づく）１つ又は複数の１６ビット命令、（命令３００に基づく）１つ又は複数の３２ビット命令、及び／又は（命令４００に基づく）１つ又は複数の４８ビット命令が存在し得る。また、機械命令セット１１２内のビット長は、本明細書で提供される１６ビット、３２ビット、又は４８ビットの例に限定されず、任意のサイズのビット長を含み得る。

【0017】

上述のように、命令２００、３００、４００のオペコード部分２０６、３０６、４０６の第１の１３ビットは、それぞれのリンク部分２０２、３０２、４０２及びサイズ部分２０４、３０４、４０４と共に、一次部分２０８、３０８、４０８を形成する。これらの第１の１３ビットは、更なる処理のためにビットを識別し、復号し、送信するために必要とされる時間量の低減が、ＣＰＵ速度及び性能の増加につながる命令を含む。従って、１３ビットをより迅速に識別し、復号し、処理することができるので、ＣＰＵは、より迅速に動作することができる。二次部分における命令の任意の残りのビットは、命令がどこに（例えば、特定の機能ユニット１０８に）配路される必要があるかを判定するために、復号プロセスの一部として復号される必要はない。代わりに、二次部分情報は、二次部分を復号するのに時間を費やすことなく命令を実行するために、それぞれの機能ユニットに提供され得る。このようにして、プロセッサ１００は、命令２００、３００、４００をどこにディスパッチすべきかを判定するために命令２００、３００、４００を復号するときに、二次部分を復号することを回避する。

【0018】

図５は、一例に従った、複数の命令の例示のマルチ命令パケット５００を示す図である。マルチ命令パケット５００は、機械命令セット１１２から選択された３つの命令を含み、第１の４８ビット命令５０２、第２の３２ビット命令５０４、及び第３の１６ビット命令５０６を含む。示されるように、命令５０２は、２つのセグメント、すなわち、マルチ命令パケット５００の始めの一次セグメント５０８と、命令５０６に続く二次セグメント５１０とに分割される。命令５０４はまた、２つのセグメント、すなわち、命令５０２の一次セグメント５０８に続く一次セグメント５１２と、命令５０２の二次セグメント５１０に続く二次セグメント５１４とに分割される。最終的に、命令５０６は、命令５０４の一次セグメント５１２に続く一次セグメント５１６を含む。命令５０６は１６ビット命令であるので、二次オペコードのための付加的なセグメントは、マルチ命令パケット５００に含まれない。図５に図示される例示のマルチ命令パケット５００は３つの命令を含むが、パケット内の１つ又は複数の命令を含む命令パケットも企図される。

【0019】

図６は、一例に従った、デコーダ（例えば、図１のデコーダ１０６）によって実行可能な復号技法６００を図示するフローチャートである。図５及び図６を参照すると、マルチ命令パケット５００は、例えば、工程６０２において命令バッファ１０４から受け取られる。図５に示すように、一次セグメント５０８、５１２、５１６は、マルチ命令パケット５００の始めに連続して配置される。幾つかの例に従って、マルチ命令パケット内のすべての命令の一次セグメントは、命令パケットの始めに連続して配置され、その後に任意の二次セグメントが続く。工程６０４において、第１又は次の命令の開始が判定される。初めて実行されるとき、命令開始フラグは、評価され、復号されるべき次の命令がビット０で開始することを示すことができる。工程６０６において、図５において「Ｌ０」と標された第１の命令５０２のリンク部分（例えば、図４に図示されるリンク部分４０２に対応するリンク部分）が、命令スタートフラグに基づいてアクセスされ、復号されて、付加的な命令が命令に続くか否かを判定する。第１の命令５０２は、図５に示される例における唯一の命令ではないので、リンク部分は、少なくとも１つの付加的な命令が続くことを示す。そのような指示は、例えば、０ｂ１の値によって示され得る。次に、図５において「Ｓ０」と標された第１の命令５０２のサイズ部分（例えば、図４に示されるサイズ部分４０４に対応するサイズ部分）が、工程６０８においてアクセスされ復号される。リンク部分Ｌ０がどこに位置するかが分かると、サイズ部分は、例えば、次の２ビットであることが分かる。命令５０２の一次部分又はセグメント５０８はサイズ部分Ｓ０に続く１３ビットを含むので、図５において「ＯＰ０一次」と標される第１の命令５０２のオペコード一次部分（例えば、図４に示されるオペコード部分４０６に対応するオペコード部分）は、工程６１０でアクセスされ復号される。

【0020】

第１の４８ビット命令５０２については、二次部分５１０内に付加的な３２ビットの演算コードが存在するので、デコーダ１０６は、命令５０２のための付加的なオペコードビットがマルチ命令パケット５００内で見つかることを知る。しかし、この付加的なオペコードの取得は、すべての一次セグメントが復号されるまで延期され、その結果、処理時間が短縮され得、従って、ＣＰＵ速度及び性能が向上する。

【0021】

工程６１２において、手法６００は、最近復号された命令のリンク部分に少なくとも部分的に基づいて、現在の命令パケット内の最近復号された命令に付加的な命令が続くか否かを判定する。図５に示される例では、少なくとも命令５０４及び５０６が命令５０２に続く。従って、付加的な命令が６１４に続くので、手法６００は、工程６０４に戻って、次の命令の復号を開始する。各一次区間５０８、５１２、５１６は１６ビット長であるので、デコーダ（例えば、図１のデコーダ１０６）は、次の命令が前の命令のリンク部分の１６ビット後に開始することを知る。従って、次の命令の開始の判定は、前の命令の開始に１６を付加することに関与する。このようにして、前の命令のサイズに基づいて後続の命令の開始ビットを判定するために用いられるＣＰＵ処理動作（例えば、後続の命令が固定位置で開始しない）を回避することができる。

【0022】

図５に示される例において、第２の命令５０４はビット１６で始まる。従って、命令５０４の開始の判定を第１の命令５０２のサイズに基づかずに、リンク部分Ｌ１を開始ビット位置で読み出すことができ（工程６０６）、サイズ部分Ｓ１を開始ビット位置Ｌ１に続く２ビットで読み出すことができ（工程６０８）、オペコード部分ＯＰ２をサイズ部分Ｓ１に続く１３ビットで読み出すことができる（工程６１０）。そのため、前の命令のサイズに基づいて命令５０４の開始を判定するための動作コストの高い方法を用いることなく、命令５０４を迅速に識別し、その後、復号することができる。命令５０２と同様に、命令５０４は、二次セグメント５１４に付加的なオペコードを含み、この付加的なオペコードの取得は、すべての一次セグメントが復号されるまで延期される。

【0023】

第３の命令５０６は、第２の命令５０４に続くので、第２の命令５０４のリンク部分Ｌ１は、少なくとも１つの付加的な命令が第２の命令５０４に続くことを示す。従って、手法６００は、工程６０４～６１０において上記で概説した工程に従って第３の命令５０６を復号するために、工程６０４に再び戻る（６１４）。

【0024】

第３の命令５０６の復号に続いて、（工程６１２において）付加的な命令が続くか否かの判定は、第３の命令５０６が最後の命令であったことを示す。従って、手法６００は、６１６を工程６１８に移動させて、各命令５０２、５０４、５０６について完全な命令パケットを作成する。命令５０２、５０４の場合、それらの一次部分と二次部分とが結合される。従って、復号されたサイズ部分２０４、３０４、４０４に基づいて、手法６００は、それらのそれぞれの一次部分３０８、４０８と結合されるべき任意の二次部分３１０、４１０の長さを判定することができる。工程６２０において、生成された命令パケットは、例えば、ディスパッチユニット１１８（図１）によって適切な機能ユニット１０８に送信される。

【0025】

本明細書で説明されるものなどのマルチ命令パケットは、並列に又は実質的に同時に実行される命令を含む。しかしながら、命令バッファ１０４（図１）のサイズは、特定のマルチ命令パケットよりも大きくてもよい。例えば、命令バッファ１０４は、例えば、単一の１２８ビットマルチ命令パケットを保持することができる１２８ビットレジスタとし得る。別の例において、命令バッファ１０４が、８個の単一命令１６ビットパケットを保持することができる。幾つかの例において、命令バッファ１０４のサイズが１２８ビットよりも大きくても小さくてもよいことが企図される。命令バッファ１０４のすべてのビットより少ないビットが１つの単一又はマルチ命令パケットのために用いられる場合、パケットサイズ計算ユニット１２０（図１）は、最新の単一又はマルチ命令パケットが終了する場所、及び／又は、次回の単一又はマルチ命令パケットが始まる場所を追跡し、識別することができる。復号ロジック１１６（図１）は、各成功裏に復号された単一又はマルチ命令パケットに続く命令バッファ１０４の残りの部分を調査して、例えば、最後に復号された単一又はマルチ命令パケットに続く第２及び第３のビットがサイズインジケータを含むか否かを判定し、付加的な命令パケットが続くか否かを示唆することができる。そのような付加的な命令が続く場合、デコーダ１０６（図１）は、命令バッファ１０４がメモリストレージからの次の命令パケットで再ロードされる必要なく、（前の命令パケットと共に送られた）次の命令パケットを復号することができる。

【0026】

各マルチ命令パケット内の命令の配置又は順序付けがサイズ毎であることを確実にすることによって、付加的なタイミング節約を達成することができる。例えば、命令サイズが最大サイズから最小サイズに従うように各パケットを符号化することで、復号時間を低減することができる。例示のパケット符号化の表を以下に示す。

【0027】

表１の各命令について、１２８ビットの命令バッファの全ビットを占有する様々な命令パケット（Ｐ１～Ｐ１０）における命令（Ｉ０～Ｉ７）の順序付けの例を一例として示す。各パケット内の可能な命令（ＩＱ－Ｉ７）の順序が最大から最小であることを確実とする場合、特定のパケット内の１６ビット命令に遭遇することに基づいて、ＣＰＵ復号時間を低減することが可能である。例えば、表１の命令パケットＰ２では、第１の１６ビット命令が命令Ｉ２で遭遇する。命令は、長さの順序が最大から最小であるので、復号技法６００は、同じ命令パケット内の如何なる後続の命令もまた１６ビットであることを知ることができ、従って、如何なる後続の命令のサイズ部分も復号する必要がない。従って、命令パケットＰ２については、命令Ｉ３の復号はそのサイズの復号をスキップすることができる。同様に、命令パケットＰ４～Ｐ５及びＰ７～Ｐ１０は、第１の１６ビット命令が識別された後、命令サイズの復号をしないですませることができる。

【0028】

表１の命令パケット（Ｐ１～Ｐ１０）は、すべての１２８ビット（又は命令バッファ１０４のすべてのビット）を用いることを示すが、すべての１２８ビットを使用しない他の命令パケットが、命令バッファから転送されてもよい。例えば、命令パケットが、４８ビット命令と、それに続く３つの１６ビット命令とを含み得る。しかしながら、上記のパケット符号化方式は、すべての１２８ビットを用いるわけではないこれらのパケットに対しても機能する。従って、１６ビット命令が見つかった後、後続の各命令の復号は、命令のサイズを復号することをスキップし得る。

【0029】

本発明の様々な好ましい実施例の前述の説明は、例示及び説明の目的のために提示されたものである。これは、網羅的なものではなく、記載された正確な形態に本発明を限定するものではなく、上記の教示に照らして多くの修正及び変形が可能であることが明らかである。上記のような例示の実施例は、本発明の原理及びその実用的な応用例を最もよく説明するために選択され、記載され、それによって、当業者は、企図される特定の使用に適しているように、種々の実施例において様々な修正を伴って本発明を最もよく利用することができる。従って、本発明の範囲は、本明細書に添付される特許請求の範囲によって定義される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】