特表 2024-502641 スヌーズモードを備える電力コンバータ制御

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-22

(54)【発明の名称】スヌーズモードを備える電力コンバータ制御

(51)【国際特許分類】

   H02M 3/00 20060101AFI20240115BHJP

【ＦＩ】

H02M3/00 H

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023542526

(86)(22)【出願日】2022-01-10

(85)【翻訳文提出日】2023-09-12

(86)【国際出願番号】 US2022011760

(87)【国際公開番号】W WO2022155079

(87)【国際公開日】2022-07-21

(31)【優先権主張番号】17/347,119

(32)【優先日】2021-06-14

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/136,276

(32)【優先日】2021-01-12

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(72)【発明者】

【氏名】アンドレス アルトゥロ ブランコ

(72)【発明者】

【氏名】ミン ルオ

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS01

5H730AS04

5H730AS05

5H730AS06

5H730BB57

5H730FG05

5H730FG07

5H730FV02

(57)【要約】

一例において、装置（１１０）が、制御信号生成器（２０２）とスヌーズモードコントローラ（２０４）とを含む。制御信号生成器は、第１の出力、第１の入力、第２の入力、及び第１のスヌーズ入力を有する誤差増幅器（２０８）と、第２の出力、第１の出力に結合される第３の入力、及び第４の入力を有する第１の比較器（２１０）と、第３の出力、第３の入力に結合される第５の入力、第６の入力、及び第２のスヌーズ入力を有する第２の比較器（２１２）とを含む。制御信号生成器はまた、第４の出力及び論理回路入力を有し、論理回路入力の第１の入力が第２の出力に結合される論理回路（２１８）と、第５の出力及び第７の入力を有し、第７の入力が第４の出力に結合されるパルス生成器（２２０）とを含む。スヌーズモードコントローラは、第１のスヌーズ入力及び第２のスヌーズ入力に結合される第６の出力を有する。

【特許請求の範囲】

【請求項1】

装置であって、
制御信号生成器とスヌーズモードコントローラとを含み、
前記制御信号生成器が、
第１の出力、第１の入力、第２の入力、及び第１のスヌーズ入力を有する誤差増幅器と、
第２の出力、前記第１の出力に結合された第３の入力、及び第４の入力を有する第１の比較器と、
第３の出力、前記第３の入力に結合された第５の入力、第６の入力、及び第２のスヌーズ入力を有する第２の比較器と、
第４の出力及び論理回路入力を有する論理回路であって、前記論理回路入力の第１のものが前記第２の出力に結合された前記論理回路と、
第５の出力及び第７の入力を有するパルス生成器であって、前記第７の入力が前記第４の出力に結合された前記パルス生成器と、
を含み、
前記スヌーズモードコントローラが、前記第１のスヌーズ入力及び前記第２のスヌーズ入力に結合された第６の出力を有する、
装置。

【請求項2】

請求項１に記載の装置であって、前記誤差増幅器が第７の出力を有し、
前記制御信号生成器が、
第８の出力及び第８の入力を有する第１のタイマであって、前記第８の入力が前記第３の出力に結合され、前記第８の出力が前記論理回路入力の第２のものに結合された前記第１のタイマと、
第９の出力、第９の入力、及び第１０の入力を有する第２のタイマであって、前記第９の入力が前記第３の出力に結合され、前記第１０の入力が前記第７の出力に結合され、前記第９の出力が前記論理回路入力の第３のものに結合される前記第２のタイマと、
を含み、
前記論理回路が、前記論理回路入力を介して受信した信号間で論理ＯＲ演算を実施する、
装置。

【請求項3】

請求項１に記載の装置であって、
前記スヌーズモードコントローラが、
第１１の出力及びクロック結合器入力を有するクロック結合器と、
第１２の出力、第１１の入力、第１２の入力、及び第１３の入力を有する第３の比較器であって、前記第１３の入力が前記第１１の出力に結合される前記第３の比較器と、
第１３の出力及び第１４の入力を有する第２の論理回路であって、前記第１４の入力が前記第１２の出力に結合される前記第２の論理回路と、
第１４の出力及び第３の論理回路入力を有する第３の論理回路であって、前記第３の論理回路入力の第１のものが前記第１３の出力に結合され、前記第１４の出力が前記第１のスヌーズ入力及び前記第２のスヌーズ入力に結合される、前記第３の論理回路と、
を含む、装置。

【請求項4】

請求項３に記載の装置であって、前記スヌーズモードコントローラが、
前記第１１の入力において、スケーリング係数に従ってスケーリングされた基準電圧を受け取り、
前記第１２の入力においてフィードバック電圧を受け取り、
前記クロック結合器入力において、ゼロクロス検出信号、クロック信号、及び高速ドロップ検出信号を受信し、
前記ゼロクロス検出信号、前記クロック信号、又は前記高速ドロップ検出信号のうちの任意の１つにおける立ち上がりエッジの検出に応答して、アサートされたパルスを有するスヌーズクロックを提供し、
前記スヌーズクロックの立ち上がりエッジに応答して、前記スケーリングされた基準電圧を前記フィードバック電圧と比較し、
前記スケーリングされた基準電圧と前記フィードバック電圧との間の前記比較に基づいて、スヌーズモード制御信号を提供する、
ように構成される、装置。

【請求項5】

請求項４に記載の装置であって、前記スヌーズモード制御信号のアサートに応答して、前記装置の静止電流が低下する、装置。

【請求項6】

請求項１に記載の装置であって、前記スヌーズモードコントローラが、
ゼロクロス検出信号、クロック信号、及び高速ドロップ検出信号に基づいて、スヌーズクロック信号を提供し、前記スヌーズクロック信号が前記ゼロクロス検出信号、前記クロック信号、又は前記高速ドロップ検出信号のいずれかの立ち上がりエッジに応答して、アサートされたパルスを含み、
前記スヌーズクロック信号における立ち上がりエッジに応答して、スヌーズモード制御信号を提供するために、スケーリングされた基準電圧が、電力コンバータの出力電圧を表すフィードバック電圧より大きいか否かを判定し、
前記スヌーズモード制御信号の値が変化することに応答して、前記誤差増幅器及び前記第２の比較器の少なくとも一部を無効する、
ように構成され、
前記装置の静止電流が、前記スヌーズモード制御信号の値が変化することに応答して前記誤差増幅器及び前記第２の比較器を無効にすることと、前記スヌーズクロック信号における立ち上がりエッジにのみ応答して、前記スケーリングされた基準電圧が前記フィードバック電圧よりも大きいか否かを判定することと、によって低減される、
装置。

【請求項7】

請求項１に記載の装置であって、
前記第１の比較器が、前記第４の入力において、電力コンバータの電流を表す信号を受け取るように構成され、
前記第２の比較器が前記第６の入力においてほぼゼロの電圧を有する信号を受け取るように構成され、
前記第２の比較器の動作が前記スヌーズモードコントローラの出力信号の値に基づいて有効にされる、装置。

【請求項8】

装置であって、
誤差増幅器を含む制御信号生成器とスヌーズモードコントローラとを含み、
前記制御信号生成器が、
前記誤差増幅器によって、基準信号と、電力コンバータの出力電圧を表すフィードバック信号との間の差異を示す誤差信号を判定し、
比較結果を提供するために、前記誤差信号の値が、前記電力コンバータの電流を表す信号よりも大きいか否かを判定し、
前記比較結果に基づいて前記電力コンバータを制御するための制御信号を提供する、
ように構成され、
前記スヌーズモードコントローラが、スケーリング係数によってスケーリングされた前記基準電圧の値が、前記フィードバック信号よりも大きいと判定することに応答して、前記誤差増幅器の少なくとも一部を無効にするように構成される、
装置。

【請求項9】

請求項８に記載の装置であって、前記スヌーズモードコントローラが、
前記電力コンバータの前記電流が減少してゼロに到達することに応答してアサートされるゼロクロス検出信号の立ち上がりエッジと、
固定周波数を有するクロック信号の立ち上がりエッジと、
前記電力コンバータの前記出力電圧の値の変化率に比例する周波数を有する高速ドロップ検出信号の立ち上がりエッジと、
の各々に応答して、信号パルスを含むスヌーズクロックを提供するように構成される、
装置。

【請求項10】

請求項９に記載の装置であって、前記スヌーズモードコントローラが、スヌーズ比較結果を提供するために、前記スヌーズクロックにおける立ち上がりエッジに応答して、前記スケーリングされた基準電圧を前記フィードバック信号と比較するように構成される、装置。

【請求項11】

請求項１０に記載の装置であって、前記スヌーズ比較結果が、前記クロック信号のプログラムされた数の周期に対してアサートされていないことに応答して、前記固定周波数の値が低減される、装置。

【請求項12】

請求項１０に記載の装置であって、前記スヌーズモードコントローラが、前記スヌーズ比較結果に基づいてスヌーズモード制御信号を提供するように構成され、前記スヌーズモード制御信号が、前記スヌーズモード制御信号の値が変化することに応答して、前記誤差増幅器の少なくとも前記一部を無効にするように構成される、装置。

【請求項13】

請求項１２に記載の装置であって、前記制御信号生成器が、前記スヌーズモード制御信号のデアサートに応答して、電流のバーストを提供するために、前記電力コンバータを制御するように構成される、装置。

【請求項14】

請求項９に記載の装置であって、前記スヌーズクロックの周波数が前記電力コンバータの前記出力電圧の変化率に基づいて可変である、装置。

【請求項15】

システムであって、
負荷と、
前記負荷に結合される電力コンバータであって、電力源から前記負荷に切り替えるように構成される前記電力コンバータと、
前記電力コンバータに結合されるコントローラであって、前記電力コンバータを介して制御を実施するように構成される前記コントローラと、
を含み、
前記コントローラが、
誤差増幅器を含む制御信号生成器と、
スヌーズモードコントローラと、
を含み、
前記制御信号生成器が、
基準信号と、電力コンバータの出力電圧を表すフィードバック信号との間の差異を示す誤差信号を前記誤差増幅器によって判定し、
比較結果を提供するために、前記誤差信号の値が、前記電力コンバータの電流を表す信号よりも大きいか否かを判定し、
前記比較結果に基づいて前記電力コンバータを制御するための制御信号を提供する、
ように構成され、
前記スヌーズモードコントローラが、スケーリング係数によってスケーリングされた前記基準電圧の値が、前記フィードバック信号よりも大きいと判定されることに応答して、前記誤差増幅器の少なくとも一部を無効にするように構成される、
システム。

【請求項16】

請求項１５に記載のシステムであって、前記スヌーズモードコントローラが、
前記電力コンバータの前記電流が減少してゼロに到達することに応答してアサートされるゼロクロス検出信号の立ち上がりエッジと、
前記電力コンバータの前記出力電圧が調整内のままである時間量に基づいて決定される固定周波数を有するクロック信号の立ち上がりエッジと、
前記電力コンバータの前記出力電圧の値における変化率に比例する周波数を有する高速ドロップ検出信号の立ち上がりエッジと、
の各々に応答して、信号パルスを含むスヌーズクロックを提供するように構成される、
システム。

【請求項17】

請求項１６に記載のシステムであって、前記スヌーズモードコントローラが、前記スヌーズクロックにおける立ち上がりエッジに応答して、前記スケーリングされた基準電圧を前記フィードバック信号と比較して、スヌーズ比較結果を提供するように構成される、システム。

【請求項18】

請求項１７に記載のシステムであって、前記スヌーズモードコントローラが、前記スヌーズ比較結果に基づいてスヌーズモード制御信号を提供するように構成され、前記スヌーズモード制御信号が前記誤差増幅器の少なくとも前記一部を無効にするように構成される、システム。

【請求項19】

請求項１８に記載のシステムであって、前記スヌーズモード制御信号のアサートにより、前記コントローラによって消費される静止電流が低減される、システム。

【請求項20】

請求項１８に記載のシステムであって、前記制御信号生成器が、前記スヌーズモード制御信号のデアサートに応答して、電流のバーストを提供するために、前記電力コンバータを制御するように構成される、システム。

【発明の詳細な説明】

【技術分野】

【0001】

スイッチモード電源（ＳＭＰＳ）は、負荷への結合を可能にするエネルギー蓄積要素（インダクタ、変圧器のインダクタンス、及び／又はキャパシタ等）に、スイッチノード／端子を介して結合されている一つ又は複数のパワートランジスタ又は他の切り替え要素を切り替えることによって、電力を入力電力源から負荷に伝送する。パワートランジスタは電力コンバータに含まれ得、電力コンバータはエネルギー蓄積要素を含むか又はエネルギー蓄積要素に結合され得る。ＳＭＰＳは、一つ又は複数のゲート駆動信号をパワートランジスタに提供するためのＳＭＰＳコントローラを含み得る。

【背景技術】

【0002】

コンバータへの入力電圧は、出力電圧よりも大きいか、出力電圧よりも小さいか、又は出力電圧に等しい場合があり得る。入力電圧が出力電圧よりも大きい場合、コンバータは、「ステップダウン」コンバータ／レギュレータ又は「降圧コンバータ」と呼ばれ得る。入力電圧が出力電圧よりも小さい場合、コンバータ／レギュレータは「ステップアップ」コンバータ／レギュレータ又は「昇圧コンバータ」と呼ばれ得る。コンバータ／レギュレータが、ステップアップ機能とステップダウン機能の両方を実施し得る場合は、「昇降圧コンバータ」と呼ばれ得る。

【発明の概要】

【0003】

一例において、装置が制御信号生成器及びスヌーズモードコントローラを含む。制御信号生成器は、第１の出力、第１の入力、第２の入力、及び第１のスヌーズ入力を有する誤差増幅器を含む。制御信号生成器はまた、第２の出力、第１の出力に結合された第３の入力、及び第４の入力を有する第１の比較器を含む。制御信号生成器はまた、第３の出力、第３の入力に結合された第５の入力、第６の入力、及び第２のスヌーズ入力を有する第２の比較器を含む。制御信号生成器はまた、第４の出力及び論理回路入力を有する論理回路を含み、論理回路入力の第１の入力は第２の出力に結合される。制御信号生成器はまた、第５の出力及び第７の入力を有するパルス生成器を含み、第７の入力は第４の出力に結合される。スヌーズモードコントローラは、第１のスヌーズ入力及び第２のスヌーズ入力に結合された第６の出力を有する。

【0004】

一例において、装置が制御信号生成器及びスヌーズモードコントローラを含む。制御信号生成器は、基準信号と、電力コンバータの出力電圧を表すフィードバック信号との間の差異を示す誤差信号を誤差増幅器によって判定し、誤差信号の値が電力コンバータの電流を表す信号よりも大きいか否かを判定して、比較結果を提供し、比較結果に基づいて電力コンバータを制御するための制御信号を提供するように構成される。スヌーズモードコントローラは、スケーリング係数によってスケーリングされた基準電圧の値がフィードバック信号よりも大きいと判定することに応答して、誤差増幅器の少なくとも一部を無効にするように構成される。

【0005】

一例において、システムが、負荷、電力コンバータ、及びコントローラを含む。電力コンバータは負荷に結合される。電力コンバータは、電力を電力源から負荷へ切り替えるように構成される。コントローラは、電力コンバータに結合される。コントローラは、電力コンバータを介して制御を実施するように構成される。コントローラは、誤差増幅器を含む制御信号生成器を含む。制御信号生成器は、基準信号と電力コンバータの出力電圧を表すフィードバック信号との差異を示す誤差信号を誤差増幅器によって判定し、誤差信号の値が、電力コンバータの電流を表す信号よりも大きいか否かを判定して、比較結果を提供し、比較結果に基づいて電力コンバータを制御するための制御信号を提供するように構成される。スヌーズモードコントローラは、スケーリング係数によってスケーリングされた基準電圧の値が、フィードバック信号よりも大きいと判定することに応答して誤差増幅器の少なくとも一部を無効にするように構成される。

【図面の簡単な説明】

【0006】

【図1】例示のシステムのブロック図である。

【0007】

【図2】例示のコントローラのブロック図である。

【0008】

【図3】例示の誤差増幅器の概略図である。

【0009】

【図4】例示の高速ドロップ検出回路の概略図である。

【0010】

【図5A】例示の信号波形の図である。

【0011】

【図5B】例示の信号波形の図である。

【0012】

【図5C】例示の信号波形の図である。

【0013】

【図6】例示の信号波形の図である。

【0014】

【図7】例示の信号波形の図である。

【0015】

【図8】例示の信号波形の図である。

【発明を実施するための形態】

【0016】

スイッチモード電源（ＳＭＰＳ）コントローラは、パワートランジスタを切り替えて、エネルギー蓄積要素を備える回路配置を形成し、負荷電流を負荷及び／又は出力キャパシタに供給して、調整された出力電圧を維持する。或いは、本明細書には図示されていないが、パワートランジスタの少なくとも幾つかが、ダイオード等の受動スイッチとして実装される。パワートランジスタが、電力コンバータのスイッチング状態を充電又は放電中に、スイッチノード／端子を介して、エネルギー蓄積インダクタに結合され得る。少なくとも幾つかの例において、エネルギー蓄積インダクタは、ＳＭＰＳコントローラによって充電スイッチング状態と放電スイッチング状態との間で切り替えられて、インダクタ電流（例えば、エネルギー蓄積インダクタを介する電流）を負荷及び出力キャパシタに供給し、調整された出力電圧を維持する。上述のように、少なくとも幾つかの例において、一つ又は複数のパワートランジスタが受動スイッチによって置き換えられ、受動スイッチは、受信された入力信号の特性に基づいて反応し、ＳＭＰＳコントローラによって切り替えられない。幾つかの例において、ＳＭＰＳが、エネルギー蓄積要素を備えるが出力キャパシタを備えない定電流源として動作するように構成され得る。電力コンバータはスイッチング状態（「オン」及び「オフ」状態等）のシーケンスを周期的に繰り返す。単一のオン／オフサイクルがスイッチングサイクルと呼ばれ得る。

【0017】

パワートランジスタは、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）等の電界効果トランジスタ（ＦＥＴ）、又は任意の他の適切なソリッドステートトランジスタデバイス（例えば、バイポーラ接合トランジスタ（ＢＪＴ）等）として実装され得る。電力コンバータには種々のアーキテクチャがあり得、各々、降圧、昇圧、及び昇降圧等の特定の機能を有する。本明細書では、昇圧トポロジーの電力コンバータが説明される。しかしながら、本明細書は、降圧及び／又は昇降圧（反転及び／又は非反転）トポロジーの電力コンバータに同様に適用可能である。また、本明細書は、調整された出力電圧（ＶＯＵＴ）を提供する他の回路アーキテクチャに関連し得る。

【0018】

電力コンバータを制御するために、ＳＭＰＳコントローラが、ＳＭＰＳコントローラが実装されている制御モードに基づいて制御信号を提供する。制御モードは、電流モード制御、電圧モード制御、バレー制御、ピーク制御、平均制御等であり得る。本明細書において、バレー制御が説明される。しかしながら、本明細書は、他の制御モードにも同様に適用可能である。ＳＭＰＳコントローラは、ドライバ又はドライバに結合される論理回路に制御信号を提供し得、またドライバは、パワートランジスタのゲートにゲート制御信号を提供して、電力コンバータの動作のモードを制御する。パワートランジスタによって受信されたゲート制御信号は、パワートランジスタが導通状態（例えば、オン）であるか又は非導通状態（例えば、オフ）であるか等、パワートランジスタのスイッチング状態を制御する。電力コンバータの各状態は、導通状態にあるパワートランジスタと非導通状態にあるパワートランジスタとの特定の組み合わせに関係する。電力コンバータの動作のモードを変更するために、ＳＭＰＳコントローラは、パワートランジスタに負うように命令するスイッチング状態のシーケンスを改変する。少なくとも幾つかの例において、ＳＭＰＳコントローラは、ハードウェア構成要素配置を含み、制御信号の値がこれらのハードウェア構成要素配置に基づいて判定されるようにする。

【0019】

ＳＭＰＳに対する幾つかの使用例は、静止電流削減の恩恵を受ける。静止電流は、ＳＭＰＳによって負荷に提供される電流とは関係なく、ＳＭＰＳそれ自体によって消費される電流である。例えば、静止電流は、無負荷又は軽（例えば、低）負荷電流状態にあるＳＭＰＳによって消費される電流であり得る。ＳＭＰＳが電流を引き出す電力源が、バッテリ等の消耗しやすい電力源である場合、ＳＭＰＳの静止電流を減らすことにより、電力源からの電力引き出しが低減され、再充電又は交換までの電力源の利用可能寿命が延び得る。ＳＭＰＳが電流を引き出す電力源が、主電力、又は主電力から得られる電力（例えば、変圧器、又は他の電力コンバータ等の出力）等の非枯渇性電力源である場合、ＳＭＰＳの静止電流を減らすことにより、ＳＭＰＳの消費エネルギーが削減されることによってＳＭＰＳの使用に関連するコストが削減され得る。

【0020】

本明細書の幾つかの態様は、スリープモードを実装するＳＭＰＳに関する。スリープモードは、ＶＯＵＴの監視のベースとなるクロック信号（ＳＮＯＯＺＥ＿ＣＬＫ）を低減し得る。例えば、ＶＯＵＴが、発振器信号（ＣＬＫ）等のプログラムされた数のサイクル又は周期に対する調整内に留まっていることに応答して、ＳＭＰＳは、ＶＯＵＴの値における減少率が、ＳＮＯＯＺＥ＿ＣＬＫが遅くなり得るのと同様であると判定し得る。ＳＮＯＯＺＥ＿ＣＬＫを遅くすることによって、ＳＮＯＯＺＥ＿ＣＬＫを遅くしない応用例に比べて、ＳＭＰＳの静止電流は低減され得る。

【0021】

少なくとも幾つかの例において、ＳＮＯＯＺＥ＿ＣＬＫは、複数の信号の組み合わせとして判定され得る。例えば、ＳＮＯＯＺＥ＿ＣＬＫは、複数の信号間で論理ＯＲ演算を実施することによって判定され得る。信号としては、ゼロクロス検出信号（ＺＣＤ）、ＣＬＫ、及び高速ドロップ検出信号（ＦＤＤ）が含まれ得る。少なくとも幾つかの例において、電力コンバータのインダクタ電流を表す電圧が、基準信号（Ｖｒｅｆ）とＶＯＵＴに基づくフィードバック信号（Ｖｆｂ）とに基づいて誤差増幅器によって提供される誤差信号（Ｖｅａ）の値に到達する前にゼロに達することに応答して、ＺＣＤは、バレーモード制御システムにおいてアサートされる。ＣＬＫは、ＳＭＰＳの応用例又は使用例に従って、プログラムされた調節可能な周期を備える発振器によって提供され得る。少なくとも幾つかの例において、ＶＯＵＴの値を監視し、ＶＯＵＴの値が減少する率に比例する周波数を有する周期的信号を提供する回路によって、ＦＤＤが提供され得る。逆に、幾つかのシステムにおいて、ＶＯＵＴの値を監視し、ＶＯＵＴの値が増加する率に比例する周波数を有する周期的信号を提供する回路によって、ＦＤＤが提供され得る。そのような例では、ＦＤＤは、高速立ち上がり検出信号として名前が変更され得る。ＳＮＯＯＺＥ＿ＣＬＫがアサートされたことに応答して、ＳＭＰＳは、スヌーズ又はスリープモードに入り得る。

【0022】

幾つかの例において、誤差増幅器は、誤差増幅器がスヌーズモードから出るための信号を受信することに応答して、ＳＭＰＳに電流のパルスを提供させるように構成される。誤差増幅器は、補償信号経路及び非補償信号経路を更に含み得、非補償信号経路は、補償信号経路よりも迅速に、信号の値の過渡変化に応答する。

【0023】

図１は例示のシステム１００のブロック図である。少なくとも幾つかの例において、システム１００は、電力を電力源１０４から負荷１０６に切り替えるように構成されたＳＭＰＳ１０２を含む任意の電子デバイスを表す。例えば、システム１００は、モノのインターネット（ＩｏＴ）デバイス、センサ、又は任意の他の適切な電子デバイスであり得る。少なくとも幾つかの例において、電力源１０４はバッテリである。幾つかの例において、ＳＭＰＳ１０２は、電力コンバータ１０８及びコントローラ１１０を含む。コントローラ１１０は、電力源１０４によって提供される電力を負荷１０６に切り替えるように電力コンバータ１０８を制御するように構成される。例えば、コントローラ１１０は、Ｖｒｅｆを受け取り、電力コンバータ１０８を制御してＶＯＵＴを負荷１０６に提供し得る。ＶＯＵＴが調整内にある間は、ＶＯＵＴはＶｒｅｆにほぼ等しい値を有する。

【0024】

システム１００の一例において、電力源１０４は、電力コンバータ１０８に結合され、電力コンバータ１０８は負荷１０６及びコントローラ１１０に結合される。電力コンバータ１０８は、電力源１０４からＶＩＮを受け取り、ＶＩＮに基づいてＶＯＵＴを負荷１０６に提供し、電力コンバータ１０８上でコントローラ１１０によって制御を実施するように構成される。コントローラ１１０は、Ｖｒｅｆを受け取り、Ｖｒｅｆとほぼ等しい値を有するようにＶＯＵＴを調整し得る制御信号を電力コンバータ１０８に提供し得る。幾つかの例において、コントローラ１１０は、制御信号を電力コンバータ１０８に提供する。他の例において、コントローラ１１０は、制御信号をドライバ（図示せず）に提供し、ドライバは、制御信号に基づいて電力コンバータ１０８を駆動する。

【0025】

コントローラ１１０はスヌーズモードを含み得る。少なくとも幾つかの例において、スヌーズモードがアクティブでない間のＳＭＰＳ１０２と比較して、スヌーズモードは、ＳＭＰＳ１０２の電力源１０４からの静止電流引き出しを低減し得る。スヌーズモードは、ＳＭＰＳ１０２が、ターゲット電圧（例えば、Ｖｒｅｆによって表されるもの等）よりも大きい閾値量であるＶＯＵＴが、ＣＬＫのサイクルのプログラムされた数に対する調整内に留まっていると判定することに応答して、アクティブにされ得る。少なくとも幾つかの例において、ＳＭＰＳ１０２がスヌーズモードにある間、コントローラ１１０は、ＶＯＵＴの値を判定するためのＶＯＵＴの監視、又はＶｒｅｆに対するＶｆｂ等のＶＯＵＴを表す信号の監視を行わない。ＳＮＯＯＺＥ＿ＣＬＫの満了に応答して、コントローラ１１０は、Ｖｒｅｆに対するＶＯＵＴ（又はＶｆｂ）の値を判定し、その判定に基づいて電力コンバータ１０８を制御し得る。少なくとも幾つかの例において、ＳＮＯＯＺＥ＿ＣＬＫは、ＶＯＵＴの変化率（例えば、ＶＯＵＴの変化率に比例する周波数）、固定周波数、又は電力コンバータ１０８のインダクタ（図示せず）のインダクタ電流の値に基づく値を有するように、プログラム可能である。上述のように、ＳＮＯＯＺＥ＿ＣＬＫは、ＶＯＵＴが、プログラムされた数のＣＬＫのサイクルに対する調整内に留まっていることに応答して、より低い周波数を有するように制御され得る。ＶＯＵＴが、プログラムされた数のＣＬＫのサイクルに対する調整内に留まっていることは、少なくとも幾つかの例において、ＶＯＵＴの値がゆっくり変化していることを示し得る。ＶＯＵＴの値が、プログラムされた変化率を超える率で変化していることに応答して、ＳＮＯＯＺＥ＿ＣＬＫは、より高い周波数を有するように制御され得る。少なくとも幾つかの例において、ＶＯＵＴがプログラムされた数のＣＬＫのサイクルに対する調整内に留まっていることに応答して、ＳＮＯＯＺＥ＿ＣＬＫの周波数を減少させることにより、ＳＭＰＳ１０２の静止電流引き出しを減少させる。

【0026】

図２は例示のコントローラ１１０のブロック図である。ＳＭＰＳ１０２の構成要素として示されているが、種々の他の例では、コントローラ１１０は、別の装置、回路、又はシステムの構成要素であり得る。少なくとも幾つかの例において、コントローラ１１０は、制御信号生成器２０２、スヌーズモードコントローラ２０４、及びＦＤＤ回路２０６を含む。少なくとも幾つかの例において、コントローラ１１０は、Ｖｒｅｆ、Ｖｆｂ、及び電力コンバータ１０８（ＩＬ）の電流を表す信号を受信し、Ｖｒｅｆ、Ｖｆｂ、及びＩＬに少なくとも部分的に基づいて制御信号（ＣＯＮＴＲＯＬ）を提供する。少なくとも幾つかの例において、他の制御信号は、ＣＯＮＴＲＯＬの値の論理的に反転しているもの等、ＣＯＮＴＲＯＬの値に基づいて得られる。少なくとも幾つかの例において、制御信号生成器２０２は、誤差増幅器２０８、比較器２１０、比較器２１２、タイマ２１４、タイマ２１６、論理回路２１８、及びパルス生成器２２０を含む。少なくとも幾つかの例において、スヌーズモードコントローラ２０４は、クロック結合器２２２、比較器２２４、論理回路２２６、及び論理回路２２８を含む。

【0027】

制御信号生成器２０２の少なくとも幾つかの例示のアーキテクチャにおいて、誤差増幅器２０８は、第１の入力（例えば、正又は非反転入力）においてＶｒｅｆを受け取り、第２の入力（例えば、負又は反転入力）においてＶｆｂを受け取るように構成される。幾つかの例において、Ｖｆｂは、ＶＯＵＴに基づいて判定された値を有する（例えば、その結果Ｖｆｂが、入力信号としてＶＯＵＴを有する分圧器の出力信号である）。他の例において、Ｖｆｂは実質的にＶＯＵＴと同じ値である（例えば、幾つかの実装において、ＶＯＵＴはＶｆｂとして用いられる）。誤差増幅器２０８の出力が、比較器２１０の第１の入力（例えば、正又は非反転入力）に結合される。幾つかの例において、誤差増幅器２０８は、スヌーズ制御信号（ＳＮＯＯＺＥ）を受信し、ＳＮＯＯＺＥがアサートされることに応答して、オフにされる（例えば、機能しない）ように構成されたスヌーズ入力を有する。比較器２１０は、第２の入力（例えば、負又は反転入力）においてＩＬを受信するように構成される。比較器２１２は、第１の入力（例えば、正又は非反転入力）においてＩＬを受信し、第２の入力（例えば、負又は反転入力）においておよそ０ボルト（Ｖ）の値を有する信号を受信するように構成される。幾つかの例において、比較器２１２は、ＳＮＯＯＺＥを受信し、ＳＮＯＯＺＥがアサートされることに応答して、オフにされる（例えば、機能しない）ように構成されたスヌーズ入力を有するゲート付き比較器である。少なくとも幾つかの例において、誤差増幅器２０８及び／又は比較器２１２の一方又は両方がＳＮＯＯＺＥの逆数（ＳＮＯＯＺＥ＿Ｚとして示される）を受け取る。ＳＮＯＯＺＥ＿Ｚは、任意の適切なプロセス又はハードウェアアーキテクチャに従って提供され得る。本明細書では図示されていないが、少なくとも一例において、ＳＮＯＯＺＥ＿Ｚは、ＳＮＯＯＺＥを入力として受信するインバータ回路２３０によって提供される。そのような例において、インバータ回路は、論理回路２２８の出力と誤差増幅器２０８のスヌーズ入力との間に結合され得る。少なくとも幾つかの例において、タイマ２１４は、信号ＴＯＦＦを提供するように構成され、タイマ２１６は、信号ＴＯＦＦ＿ＭＡＸを提供するように構成される。少なくとも幾つかの例において、電力コンバータ１０８のオフ時間と電力コンバータ１０８のパワートランジスタの制御間のプログラムされたギャップ又は遅延時間との合計が満了になることに応答して、ＴＯＦＦはアサートされる。少なくとも幾つかの例において、ＴＯＦＦ＿ＭＡＸは、電力コンバータ１０８に対する最大オフ時間の満了に応答して、アサートされる。タイマ２１４は、誤差増幅器２０８の第２の出力に結合された入力を有する。例えば、タイマ２１４がアサートされた値を有するＺＣＤを受け取ることに応答して、タイマ２１４はカウントを開始し得、アサートされた値を有するＺＣＤを受信してから、プログラムされた時間（幾つかの例において、例えば、約１０μｓ）後に、アサートされた値を有するＴＯＦＦを提供し得る。同様に、タイマ２１６がアサートされた値を有するＺＣＤを受信することに応答して、タイマ２１６は、カウントを開始し得、アサートされた値を有するＺＣＤを受信してからプログラムされた時間後に、アサートされた値を有するＴＯＦＦ＿ＭＡＸを提供し得る。少なくとも幾つかの例において、ＴＯＦＦを提供することはまた、信号Ｖｐｆｍに対して逆比例する等、これ以降に説明されるように、誤差増幅器２０８によって提供されるＶｅａに更に基づく。比較器２１０、タイマ２１４、及びタイマ２１６は各々、論理回路２１８の入力に結合される出力を有する。論理回路２１８は、パルス生成器２２０の入力に結合される出力を有し、パルス生成器２２０は、ＣＯＮＴＲＯＬが提供されるところに出力を有する。少なくとも幾つかの例において、論理回路２１８は、その入力信号間で論理ＯＲ機能を実施して、論理回路２１８の任意の一つ又は複数の入力信号がアサートされることに応答して、アサートされる出力信号を提供する。

【0028】

スヌーズモードコントローラ２０４の少なくとも幾つかの例示のアーキテクチャにおいて、クロック結合器２２２は、ＺＣＤを受信するために比較器２１２の出力に結合される第１の入力と、ＣＬＫを受信するために発振器（図示せず）の出力に結合される第２の入力と、ＦＤＤ回路２０６の出力に結合される第３の入力とを有する。ＳＮＯＯＺＥ＿ＣＬＫが提供されるスヌーズモードコントローラ２０４の出力は、比較器２２４に結合される。比較器２２４は、第１の入力（例えば、正又は非反転入力）においてスケーリング係数を乗じたＶｒｅｆを受け取り、第２の入力（例えば、負又は反転入力）においてＶｆｂを受け取るように構成される。少なくとも幾つかの例において、スケーリング係数は１．０１である。他の例において、スケーリング係数は任意の適切な値である。比較器２２４の出力が論理回路２２６の入力に結合される。論理回路２２６の出力が論理回路２２８の入力に結合され、論理回路２２８は、タイマ２１６の出力に結合された別の入力とＳＮＯＯＺＥが提供され誤差増幅器２０８に結合された出力とを有する。少なくとも幾つかの例において、論理回路２２６は、インバータであり、その論理的反転である。少なくとも幾つかの例において、論理回路２２８は、その入力信号の間で、論理ＡＮＤ機能を実施して、論理回路２２８の入力信号の各々がアサートされることに応答してアサートされる出力信号を提供する。

【0029】

コントローラ１１０の動作の一例において、誤差増幅器２０８は、Ｖｒｅｆの値とＶｆｂの値との差を増幅してＶｅａを提供する。比較器２１０は、ＶｅａとＩＬを比較し、ＩＬの値が、Ｖｅａよりも小さいことに応答して、アサートされた値を有する出力信号ＣＯＭＰを提供する。ＣＯＭＰのアサートに応答して、論理回路２１８は、アサートされた信号を提供し、それによってパルス生成器２２０が、パルス生成器２２０によって判定されたプログラムされたオン時間に対するアサートされた値を有するＣＯＮＴＲＯＬを提供する。少なくとも幾つかの例において、ＣＯＮＴＲＯＬのアサートに応答して、電力コンバータ１０８の高側パワートランジスタ（図示せず）がオフになるように制御され、電力コンバータ１０８の低側パワートランジスタ（図示せず）がオンになるように制御される。少なくとも幾つかの例において、ＩＬが、増加してＶｅａに到達する前に、減少してゼロになることに応答して、比較器２１２はＺＣＤをアサートする。少なくとも幾つかの例において、ＺＣＤのアサートに応答して、電力コンバータ１０８の高側パワートランジスタは、例えば、ＴＯＦＦ又はＴＯＦＦ＿ＭＡＸのアサート等を介して、オフになるように制御される。ＺＣＤの値が、増加してＶｅａに到達する前に、減少してゼロになることに応答して、コントローラ１１０は、電力コンバータ１０８のオフ時間がＶｅａに基づいて制御されるパルス周波数変調（ＰＦＭ）に従って動作するように電力コンバータ１０８を制御する。

【0030】

電力コンバータ１０８がＰＦＭに従って動作している間、電力コンバータ１０８のオフ時間はＶｅａの関数であり得る。タイマ２１４は、任意の適切なプロセスに従って、又は任意の適切なハードウェアアーキテクチャを用いて、Ｖｅａ及び／又は任意の他の適切な信号又は考慮に基づいてオフ時間を判定し、ＴＯＦＦを提供し得、その範囲は、本明細書において限定されない。少なくとも幾つかの例において、タイマ２１４は、Ｖｅａ及び電力コンバータ１０８の高側パワートランジスタがオフにされた後、電力コンバータ１０８の低側パワートランジスタがオフになるまでの待機時間（例えば、ギャップ時間）を定義するギャップ時間に基づいてオフ時間を判定し得る。ギャップ時間及びＶｅａに基づいて判定されたオフ時間の合計の満了に応答して、タイマ２１４は、アサートされた値を有するＴＯＦＦを提供し得る。少なくとも幾つかの例において、オフ時間は約１０マイクロ秒に等しいかそれ未満の値を有する。少なくとも幾つかの例において、タイマ２１６は、ＶＩＮ及びＶＯＵＴに少なくとも部分的に基づいて最大オフ時間を判定し得る。最大オフ時間の満了に応答して、タイマ２１６は、アサートされた値を有するＴＯＦＦ＿ＭＡＸを提供し得る。少なくとも一例において、最大オフ時間は、ＶＩＮ／Ｌ×Ｔ＿ＨＳ×Ｔ＿ＬＳ／Ｉ＿ＯＵＴにほぼ等しく、Ｌは、電力コンバータ１０８のインダクタのインダクタンスであり、Ｔ＿ＨＳは、電力コンバータ１０８の高側パワートランジスタがオンになる時間であり、Ｔ＿ＬＳは、電力コンバータ１０８の低側パワートランジスタがオンになる時間であり、Ｉ＿ＯＵＴは電力コンバータ１０８の負荷電流である。少なくとも幾つかの例において、ＴＯＦＦ＿ＭＡＸ、ＴＯＦＦ、又はＣＯＭＰのいずれかのアサートに応答して、論理回路２１８はパルス生成器２２０を制御してアサートされた値を有するＣＯＮＴＲＯＬを提供する。

【0031】

少なくとも幾つかの例において、重負荷条件下で、コントローラ１１０は、パルス幅変調（ＰＷＭ）を用いて、定オン時間バレー電流制御に従って、電力コンバータ１０８を制御し得る。本明細書で用いられるように、重負荷条件は、負荷１０６が１００ミリアンペア（ｍＡ）よりも大きい電流を電力コンバータ１０８から引き出す場合に存在し得る。中負荷条件下では、コントローラ１１０は、可変のオフ時間を備える定オン時間ＰＦＭに従って、電力コンバータ１０８を制御し得る。本明細書で用いられるように、中負荷条件は、負荷１０６が、約１５ｍＡ～約１００ｍＡの電流を電力コンバータ１０８から引き出す場合に存在し得る。軽負荷条件下では、コントローラ１１０は、電力コンバータ１０８を制御して、バーストの間アクティブである、本明細書に記載されるスヌーズモードを備えるバーストモードで動作し得る。本明細書で用いられるように、軽負荷条件は、負荷１０６が約１５ｍＡよりも小さい電流を電力コンバータ１０８から引き出す場合に存在し得る。

【0032】

スヌーズモードコントローラ２０４の動作の一例において、クロック結合器２２２は、ＺＣＤ、ＣＬＫ、又はＦＤＤにおけるアサートされた値に応答して、アサートされた値を有するＳＮＯＯＺＥ＿ＣＬＫを提供する。例えば、少なくとも一つの実装において、クロック結合器２２２は、ＺＣＤ、ＣＬＫ、又はＦＤＤの任意の一つ又は複数がアサートされた値を有することに応答して、ＺＣＤ、ＣＬＫ、及びＦＤＤの間で、論理ＯＲ演算を実施し、アサートされた値を有するＳＮＯＯＺＥ＿ＣＬＫを提供する。他の例において、クロック結合器２２２は、ＺＣＤ、ＣＬＫ、又はＦＤＤにおいて立ち上がりエッジが検出されるたびに、アサートされたパルスを有するＳＮＯＯＺＥ＿ＣＬＫを提供する。比較器２２４は、ＳＮＯＯＺＥ＿ＣＬＫがアサートされる間のみ、比較器２２４がその入力信号を比較し、出力信号を提供し得るように、ＳＮＯＯＺＥ＿ＣＬＫによってクロックされ得る。ＳＮＯＯＺＥ＿ＣＬＫがデアサートされる間、少なくとも幾つかの例において、比較器２２４はオフにされ、機能しなくされ得る。少なくとも幾つかの例において、比較器２２４は、クロック動的比較器と呼ばれ得る。

【0033】

ＳＮＯＯＺＥ＿ＣＬＫがアサートになることに応答して、比較器２２４はその入力信号（例えば、スケーリングされたＶｒｅｆ及びＶｆｂ）を比較し、出力信号を提供し得る。幾つかの例において、Ｖｒｅｆは、スヌーズモードコントローラ２０４にヒステリシスを提供するようにスケーリングされて、スヌーズモードコントローラ２０４によってコントローラ１１０が過渡信号ノイズ等によりスヌーズモード周波数に入ったり出たりするのを防止する。少なくとも幾つかの例において、比較器２２４によって提供されるアサートされた出力信号は、ＶＯＵＴの値が、ＶＯＵＴに対してプログラムされた値の約１パーセント以内まで減少し、コントローラ１１０は、電力コンバータ１０８を制御して電流のバーストを負荷１０６に提供するべきであることを示し得る。少なくとも幾つかの例において、比較器２２４によって提供される出力信号がアサートされることに応答して、ＳＮＯＯＺＥは、デアサートされ得、ＳＭＰＳ１０２は、スヌーズモードから解除され得る。逆に、比較器２２４によって提供される出力信号がデアサートされ、ＴＯＦＦ＿ＭＡＸがアサートされることに応答して、ＳＮＯＯＺＥがアサートされ得、ＳＭＰＳ１０２はスヌーズモードに置かれるか又は維持され得る。ＳＮＯＯＺＥのデアサートに応答して、誤差増幅器２０８及び比較器２１２はオンになって機能するようになり、コントローラ１１０が電力コンバータ１０８を制御して、電流を負荷１０６に提供するようにし得る。

【0034】

ＦＤＤ回路２０６の動作の一例において、ＶＯＵＴの変化率が監視され、その監視に基づいてＦＤＤが提供される。例えば、ＦＤＤ回路２０６は、ＦＤＤを、ＶＯＵＴの変化率に比例する周波数を有するクロック信号として提供し得る。ＶＯＵＴの変化率が増加することに応答して、ＦＤＤの周波数が増加し得、ＶＯＵＴの変化率が減少することに応答して、ＦＤＤの周波数は、ＶＯＵＴの変化率が小さすぎてＦＤＤ回路２０６によって検出できなくなるまで減少し得る。種々の例において、ＦＤＤ回路２０６は、任意の適切なＦＤＤ回路アーキテクチャに従って実装され得、その範囲は、本明細書において限定されない。

【0035】

図３は例示の誤差増幅器２０８の概略図である。誤差増幅器２０８は、コントローラ１１０の構成要素として示されているが、種々の他の例において別の装置、回路、又はシステムの構成要素であり得る。少なくとも幾つかの例において、誤差増幅器２０８は、増幅器３０２、抵抗器３０４、スイッチ３０６、キャパシタ３０８、トランジスタ３１０、トランジスタ３１２、電流源３１３、スイッチ３１４、トランジスタ３１６、抵抗器３１７、トランジスタ３１８、抵抗器３１９、電流源３２０、トランジスタ３２１、トランジスタ３２２、トランジスタ３２４、トランジスタ３２６、トランジスタ３２８、電流源３２９、抵抗器３３０、キャパシタ３３２、抵抗器３３４、トランジスタ３３６、トランジスタ３３８、トランジスタ３４０、抵抗器３４２、電流源３４４、トランジスタ３４６、抵抗器３４８、比較器３５０、オフセット電圧源３５２、スイッチ３５４、及びパルス生成器３５６を含む。

【0036】

誤差増幅器２０８の例示のアーキテクチャにおいて、増幅器３０２は、Ｖｒｅｆを受信するように構成された第１の入力（例えば、正又は非反転入力）とＶｆｂを受信するように構成された第２の入力（例えば、負又は反転入力）とを有する。増幅器３０２は、第１及び第２の出力を更に有する。少なくとも幾つかの例において、増幅器３０２は差動増幅器である。抵抗器３０４は、第１の端子において、増幅器３０２の第１の出力に結合され、第２の端子において、スイッチ３０６を介してキャパシタ３０８の頂部プレートに結合される。少なくとも幾つかの例において、スイッチ３０６は、ＳＮＯＯＺＥ＿Ｚを受信し、ＳＮＯＯＺＥ＿Ｚによって制御されるように構成された常時開スイッチである。他の例において、スイッチ３０６は、ＳＮＯＯＺＥを受信し、ＳＮＯＯＺＥによって制御されるように構成された常時閉スイッチであり得る。キャパシタ３０８の底部プレートは、接地３５８に結合されるように適合される。トランジスタ３１０は、キャパシタ３０８の頂部プレートに結合されたソースと、電圧源３６０に結合されるように適合されたドレインと、ゲートとを有する。トランジスタ３１２は、キャパシタ３０８の頂部プレートに結合されたゲートと、接地３５８に結合されるように適合されたソースと、トランジスタ３１０のゲートに結合されたドレインとを有する。電流源３１３は、電圧源３６０とトランジスタ３１０のゲートとの間に結合されるように適合される。スイッチ３１４は、増幅器３０２の第１の出力に結合された第１の端子と、第２の端子とを有する。少なくとも幾つかの例において、スイッチ３１４は、ＳＮＯＯＺＥ＿Ｚを受信し、ＳＮＯＯＺＥ＿Ｚによって制御されるように構成された常時開スイッチである。他の例において、スイッチ３１４は、ＳＮＯＯＺＥを受信し、ＳＮＯＯＺＥによって制御されるように構成された常時閉スイッチであり得る。トランジスタ３１６は、スイッチ３１４の第２の端子に結合されたゲートと、抵抗器３１７を介して接地３５８に結合されたソースと、ドレインとを有する。トランジスタ３１８は、スイッチ３１４の第２の端子に結合されたゲートと、抵抗器３１９を介して接地３５８に結合されたソースと、Ｖｅａが提供されるドレインとを有する。電流源３２０は、電圧源３６０とトランジスタ３１６のドレインとの間に結合されるように適合される。

【0037】

トランジスタ３２１は、トランジスタ３１６のドレインに結合されたゲートと、トランジスタ３１６のゲートに結合されたソースと、ドレインとを有する。トランジスタ３２２は、ドレインと、トランジスタ３２１のドレインに結合されたゲートと、電圧源３６０に結合されるように適合されたソースとを有する。トランジスタ３２４は、トランジスタ３２２のゲートに結合されたゲートと、電圧源３６０に結合されるように適合されたソースと、ドレインとを有する。トランジスタ３２６は、ドレインと、トランジスタ３２４のドレインに結合されたゲートと、接地３５８に結合されるように適合されたソースとを有する。トランジスタ３２８は、トランジスタ３２６のゲートに結合されたゲートと、接地３５８に結合されるように適合されたソースと、ドレインとを有する。電流源３２９は、電圧源３６０と、トランジスタ３２８のドレインとの間に結合されるように適合される。抵抗器３３０は、トランジスタ３２８のドレインとキャパシタ３３２の頂部プレートとの間に結合される。キャパシタ３３２の底部プレートは、接地３５８に結合されるように適合される。抵抗器３３４は、トランジスタ３２８のドレインとトランジスタ３３６のドレインとの間に結合される。トランジスタ３３６は、接地３５８に結合されるように適合されたソースと、ゲートとを更に有する。トランジスタ３３８は、トランジスタ３２８のドレインに結合されたソースと、電圧源３６０に結合されるように適合されたドレインと、ゲートとを有する。トランジスタ３４０は、トランジスタ３２８のドレインに結合されたゲートと、抵抗器３４２を介して接地３５８に結合されるように適合されたソースと、トランジスタ３３８のゲートに結合されるように適合されたドレインとを有する。電流源３４４は、電圧源３６０とトランジスタ３４０のドレインとの間に結合されるように適合される。トランジスタ３４６は、トランジスタ３２８のドレインに結合されたゲートと、抵抗器３４８を介して接地３５８に結合されるように適合されたソースと、誤差増幅器２０８の出力が提供されるドレインとを有する。比較器３５０は、Ｖｒｅｆを受信するように構成された第１の入力（例えば、正又は非反転入力）と、第２の入力（例えば、負又は反転入力）と、出力とを有する。オフセット電圧源３５２は、比較器３５０の第２の入力に結合され、電圧オフセットをＶｆｂに提供する。スイッチ３５４は、電圧源３６０と、トランジスタ３２８のドレインとの間に結合されるように適合される。少なくとも幾つかの例において、スイッチ３５４は、比較器３５０の出力信号を受信し、比較器３５０の出力信号によって制御されるように構成される、常時開スイッチである。パルス生成器３５６は、ＳＮＯＯＺＥを受信するように構成される入力と、トランジスタ３３６のゲートに結合された出力とを有する。

【0038】

誤差増幅器２０８の動作の一例において、増幅器３０２は、任意の適切な相互コンダクタンス増幅器であり得、Ｖｒｅｆ及びＶｆｂを受信し、ＶｒｅｆとＶｆｂの間の値における差を増幅して、出力信号ＣＯＭＰ＿ＰＷＭを提供する。抵抗器３０４及びキャパシタ３０８は、誤差増幅器２０８のＰＷＭループ部分における安定性を維持するための補償を提供する。増幅器３０２は、トランジスタ３１８を駆動して、トランジスタ３１８のドレインにおいてＶｅａを提供する。トランジスタ３１６、抵抗器３１７、電流源３２０、及びトランジスタ３２１を含むクランプが、Ｖｒｅｆ又はＶｆｂの値とは関係なく、ＣＯＭＰ＿ＰＷＭの値を最小又はクランプされた電圧に維持する、トランジスタ３２２、３２４、３２６、及び３２８は共にトランジスタ３２１のソースからの電流をトランジスタ３２８のドレインにミラーリングして、上述のクランプが係合されている間、ＣＯＭＰ＿ＰＦＭを提供する（例えば、そうでなければ、クランプが無い場合にＣＯＭＰ＿ＰＷＭが、クランプされた電圧よりも小さい値を有し得る）。抵抗器３３０及びキャパシタ３３２は、誤差増幅器２０８のＰＦＭループ部分の安定性を維持するための補償を提供する。トランジスタ３３８、トランジスタ３４０、抵抗器３４２、及び電流源３４４を含むクランプが、Ｖｒｅｆ又はＶｆｂの値に関係なく、ＣＯＭＰ＿ＰＦＭの値を最小又はクランプされた電圧に維持する。トランジスタ３４６は、ＣＯＭＰ＿ＰＦＭの値に基づいて駆動されて、トランジスタ３４６のドレインにおいて出力信号Ｖｐｆｍを提供する。誤差増幅器２０８がスヌーズモードにない間、補償キャパシタであり得るキャパシタ３０８は、ＣＯＭＰ＿ＰＷＭに基づいて充電する。少なくとも幾つかの例において、誤差増幅器２０８がスヌーズモードに入ることに応答して、スイッチ３０６は開になり、その結果、スヌーズモードの間、電圧はキャパシタ３０８上で保持される。トランジスタ３１０、トランジスタ３１２、及び電流源３１３によって形成されるクランプが、キャパシタ３０８上で保持された電圧を、スヌーズモードにある間、最小又はクランプされた電圧に維持し得る。また、誤差増幅器２０８がスヌーズモードに入ることに応答して、スイッチ３１４は開になり、その結果、増幅器３０２の出力が、トランジスタ３１６、３１８のゲート及びトランジスタ３２１のソースから電気的に切り離される。

【0039】

少なくとも幾つかの例において、パルス生成器３５６は、ＳＮＯＯＺＥを受信し、ＳＮＯＯＺＥの立ち下がりエッジに応答してプログラムされた幅を有する電圧パルス（ＳＮＯＯＺＥ＿ＥＸＩＴ＿ＰＵＬＳＥ）を提供するように構成される。少なくとも幾つかの例において、プログラムされた幅は、約３マイクロ秒である。パルス持続時間に対するＳＮＯＯＺＥ＿ＥＸＩＴ＿ＰＵＬＳＥのアサートに応答し、且つＳＮＯＯＺＥ＿ＥＸＩＴ＿ＰＵＬＳＥがアサートされている間、トランジスタ３３６は導通状態になり得、トランジスタ３４０のゲートをプルダウンし、その結果、トランジスタ３４０のゲートにおいて提供される信号ＣＯＭＰ＿ＰＦＭは、接地３５８において提供される電圧にほぼ等しい。少なくとも幾つかの例において、トランジスタ３４０のゲートがプルダウンされることに応答して、誤差増幅器２０８は、コントローラ１１０に、電力コンバータ１０８をＰＦＭ制御に従って制御させる。少なくとも幾つかの例において、トランジスタ３３６がトランジスタ３４０のゲートをプルダウンすることによって、単一の不連続導通モード（ＤＣＭ）パルスがゲート制御信号として電力コンバータ１０８に提供され得る。幾つかの例において、ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷの値が、ＳＮＯＯＺＥ＿ＥＸＩＴ＿ＰＵＬＳＥのアサートの後に、誤差増幅器２０８がＰＷＭモード又はＰＦＭモードで動作を開始するか否かを判定し得る。例えば、Ｖｒｅｆの値が、Ｖｆｂにオフセット電圧源３５２によって提供されたオフセットを加えた値よりも小さいと比較器３５０が判定することに応答して、比較器３５０は、アサートされた値を有するＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷを提供する。少なくとも幾つかの例において、オフセットはＶｒｅｆの約１パーセントである（例えば、その結果、Ｖｆｂが減少してＶｒｅｆの９９パーセントより小さい場合、ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷがアサートされる）。ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷがアサートされた値を有することに応答して、スイッチ３５４は閉になり得、トランジスタ３４０のゲートをプルアップし、その結果、トランジスタ３４０のゲートにおいて提供される信号ＣＯＭＰ＿ＰＦＭは、電圧源３６０において提供される電圧にほぼ等しく、誤差増幅器２０８は、ＰＷＭ制御に基づいてＶｅａを提供する（例えば、ＰＦＭモード制御がスキップされる高電流モードに入る）。例えば、Ｖｒｅｆの値が、Ｖｆｂにオフセット電圧源３５２によって提供されたオフセットを加えた値よりも小さくない場合等の他の例において、ＤＣＭパルスは、コントローラ１１０の出力及び／又はＳＮＯＯＺＥを受信し得、電力コンバータ１０８のパワートランジスタを駆動する際に用いるためのゲート制御信号を提供し得る、上述の論理回路等の他の回路によって提供され得る。例えば、幾つかの実装において、誤差増幅器２０８又はコントローラ１１０の出力に関係なく、論理回路がＳＮＯＯＺＥにおける立ち下がりエッジ遷移を検出することに応答して、論理回路はＤＣＭパルスを提供し得る。

【0040】

図４は、例示のＦＤＤ回路２０６の概略図である。コントローラ１１０の構成要素として示されているが、種々の他の例において、ＦＤＤ回路２０６は、別の装置、回路、又はシステムの構成要素であり得る。また、特定のアーキテクチャを有して示されているが、種々の例において、ＦＤＤ回路２０６は、本明細書で説明される機能を実施するために適した任意のアーキテクチャを有し得る。少なくとも幾つかの例において、ＦＤＤ回路２０６は、電流源４０２、トランジスタ４０４、トランジスタ４０６、トランジスタ４０８、キャパシタ４１０、スイッチ４１２、キャパシタ４１４、トランジスタ４１６、トランジスタ４１８、抵抗器４２０、キャパシタ４２２、スイッチ４２４、論理回路４２６、及び遅延回路４２８を含む。

【0041】

ＦＤＤ回路２０６の例示のアーキテクチャにおいて、電流源４０２は、電力コンバータ１０８の出力とトランジスタ４０４のドレインとの間に結合されるように適合される。トランジスタ４０４は、トランジスタ４０４のドレインに結合されたゲートと、接地３５８に結合されるように適合されたソースとを有する。トランジスタ４０６は、トランジスタ４０４のゲートに結合されたゲートと、接地３５８に結合されるように適合されたソースと、ドレインとを有する。トランジスタ４０８は、ドレインと、トランジスタ４０６のドレインに結合されたゲートと、電力コンバータ１０８の出力に結合されるように適合されたソースとを有する。キャパシタ４１０は、電力コンバータ１０８の出力と、トランジスタ４０８のゲートとの間に結合されるように適合される。スイッチ４１２は、トランジスタ４０８のゲートとトランジスタ４１６のゲートとの間に結合される。キャパシタ４１４は、トランジスタ４１６のゲートと接地３５８との間に結合されるように適合される。トランジスタ４１６は、電力コンバータ１０８の出力に結合されるように適合されたソースと、ドレインとを有する。トランジスタ４１８は、トランジスタ４１６のドレインに結合されたドレインと、トランジスタ４０４のゲートに結合されたゲートと、抵抗器４２０を介して接地３５８に結合されるように適合されたソースとを有する。キャパシタ４２２は、電力コンバータ１０８の出力とトランジスタ４１８のソースとの間に結合されるように適合される。スイッチ４２４は、トランジスタ４１８のソースと接地３５８との間に結合されるように適合される。論理回路４２６は、トランジスタ４１８のドレインに結合された入力と、出力とを有する。遅延回路４２８は、論理回路４２６の出力に結合された入力と、出力とを有する。少なくとも幾つかの例において、遅延回路４２８の出力はスイッチ４１２及びスイッチ４２４に結合され、その結果、遅延回路４２８の出力信号が、スイッチ４１２及びスイッチ４２４に提供され、スイッチ４１２及びスイッチ４２４を制御するように構成される。

【0042】

ＦＤＤ回路２０６の動作の一例において、ＶＯＵＴが、キャパシタ４１０及び４１４によってトランジスタ４１６に容量結合され、キャパシタ４２２によってトランジスタ４１８に容量結合される。ＦＤＤ回路２０６のデフォルト出力が、少なくとも幾つかの例において、論理低又はデアサートされた信号である。ＶＯＵＴの値が減少すると、トランジスタ４１６よりも多い電流がトランジスタ４１８を介して流れる。例えば、トランジスタ４１６のゲートは、キャパシタ４１４によって接地３５８に保持される。トランジスタ４１６のソースにおいて受け取られるＶＯＵＴの値が減少すると、トランジスタ４１６を介する電流が減少する。トランジスタ４１８のソースは、キャパシタ４２２を介して、ＶＯＵＴに保持される。従って、ＶＯＵＴの値が減少すると、トランジスタ４１８のソースにおいて提供される電圧も減少し、トランジスタ４１８のゲート・ソース電圧（Ｖｇｓ）は増加する。トランジスタ４１８のＶｇｓが増加することに応答して、トランジスタ４１８を介する電流も増加し、論理回路４２６の入力において提供される電圧の値が、ほぼＶＯＵＴから、接地３５８において提供される信号の値にほぼ等しい値に向かって、減少し始める。論理回路４２６の入力において提供される電流でもあるトランジスタ４１８を介する電流が、論理回路４２６の閾値に到達することに応答して、論理回路４２６はトリップする。少なくとも幾つかの例において、論理回路４２６は論理反転を実装する。従って、論理回路４２６は、トランジスタ４１８を介してシンクされる電流に基づいてトリップすることに応答して、論理高信号を提供し得る。少なくとも幾つかの例において、論理回路４２６の出力信号はＦＤＤである。従って、少なくとも幾つかの例において、論理回路４２６の出力はクロック結合器２２２の入力に結合される。遅延回路４２８は、遅延回路４２８の入力においてＦＤＤを受信し、プログラムされた時間量の後、遅延回路４２８の出力においてリセット信号（ＲＳＴ）を提供する、任意の適切な遅延回路であり得る。少なくとも幾つかの例において、ＲＳＴは、ＦＤＤと実質的に同じ値を有し、スイッチ４１２及びスイッチ４２４を閉にするように制御して、ＦＤＤ回路２０６をリセットするように構成される。このように、ＦＤＤは、ＶＯＵＴの変化率がＦＤＤ回路２０６の感度の範囲内である間、ＶＯＵＴの変化率に比例する周波数を有するＰＷＭ信号として提供される。少なくとも幾つかの例において、ＦＤＤ回路２０６は、ＶＯＵＴの変化率がマイクロ秒（μｓ）毎に約１００マイクロボルト（μＶ）よりも大きい場合、ＶＯＵＴの変化率に比例する周波数を有するＦＤＤを提供するのに適し得る。他の例において、ＦＤＤ回路２０６は、ＶＯＵＴの変化率が約１００μＶ／μｓよりもいくらか小さい場合、ＶＯＵＴの変化率に比例する周波数を有するＦＤＤを提供するように改変され得る。

【0043】

図５Ａは、例示の信号波形の図形５０５である。少なくとも幾つかの例において、図形５０５は、本明細書において種々の図に関連して説明されるように、ＳＭＰＳ１０２において提供され得る信号を示す。図形５０５は、上述のように、軽負荷条件（例えば、約１５ｍＡ未満）の重負荷サブセット下におけるＳＭＰＳ１０２に対するＶＯＵＴ、ＦＤＤ、及びＣＬＫを示す。電力コンバータ１０８のインダクタのインダクタンスが約１０マイクロヘンリー（μＨ）であると仮定すると、ＶＯＵＴの値は、約１００μＶ／μｓよりも大きい率で、減少し得る。図形５０５によって示されるように、重負荷条件下でＶＯＵＴの値が減少すると、ＦＤＤは、ＶＯＵＴの変化率に比例する周波数を有する繰り返しパルスにおいてアサートされる。

【0044】

図５Ｂは、例示の信号波形の図形５１０である。少なくとも幾つかの例において、図形５１０は、本明細書において種々の図に関連して説明されるように、ＳＭＰＳ１０２において提供され得る信号を示す。図形５１０は、上述のように、軽負荷条件（例えば、約１５ｍＡ未満）の中負荷サブセット下におけるＳＭＰＳ１０２に対するＶＯＵＴ、ＦＤＤ、及びＣＬＫを示す。電力コンバータ１０８のインダクタのインダクタンスが約１０μＨであると仮定すると、ＶＯＵＴの値は、約１０μＶ／μｓよりも大きいが１００μＶ／ｕｓよりも小さい率で減少し得る。図形５１０によって示されるように、中負荷条件下でＶＯＵＴの値が減少すると、ＶＯＵＴの変化率はＦＤＤをトリガするには不十分であり、ＦＤＤは論理低又はデアサートされた値を有し、それを維持する。Ｖｆｂの値をＶｒｅｆの値と比較するようにコントローラ１１０に指示するためのクロック信号をコントローラ１１０に提供するために、コントローラ１１０は、発振器からＣＬＫを受信する。少なくとも幾つかの例において、ＣＬＫは約５０μｓの周期を有する。種々の例において、ＣＬＫの周期は、ＶｒｅｆからＶｆｂへの変動の検出において適切な量の精度を提供する任意の値にプログラムされ得る。

【0045】

図５Ｃは、例示の信号波形の図形５１５である。少なくとも幾つかの例において、図形５１５は、本明細書において種々の図に関連して説明されるように、ＳＭＰＳ１０２において提供され得る信号を示す。図形５１５は、上述のような、軽負荷条件（例えば、約１５ｍＡ未満）の軽負荷サブセット下におけるＳＭＰＳ１０２に対するＶＯＵＴ、ＦＤＤ、及びＣＬＫを示す。電力コンバータ１０８のインダクタのインダクタンスが約１０μＨであると仮定すると、ＶＯＵＴの値は、約１０μＶ／μｓよりも小さい率で減少し得る。図形５１５によって示されるように、軽負荷条件下でＶＯＵＴの値が減少すると、ＶＯＵＴの変化率は、ＦＤＤをトリガするには不十分であり、ＦＤＤは論理低又はデアサートされた値を有し、それを維持する。Ｖｆｂの値をＶｒｅｆの値と比較するようにコントローラ１１０に指示するためのクロック信号をコントローラ１１０に提供するために、コントローラ１１０は、発振器からＣＬＫを受信する。少なくとも幾つかの例において、ＣＬＫは、約５０μｓの周期を有する。しかしながら、ＶＯＵＴが、ＣＬＫのプログラムされた数のサイクル（例えば、約３２、又はＳＭＰＳ１０２の応用例に対する適切な任意の他の数等）に対する調整内に留まっている場合、ＣＬＫの周期は増加され得る。例えば、ＣＬＫの周期は、約５０μｓから約２００μｓに増加され得る。種々の例において、ＣＬＫの周期は、ＶｒｅｆからＶｆｂへの変動の検出において適切な量の精度を提供する任意の値にプログラムされ得る。少なくとも幾つかの例において、ＣＬＫを提供する構成要素が、ＶＯＵＴが調整内に留まるサイクル数を追跡し得、その追跡に基づいて判定される周波数においてＣＬＫを提供する。

【0046】

図６は、例示の信号波形の図形６００である。少なくとも幾つかの例において、図形６００は、本明細書において種々の図に関連して説明されるように、ＳＭＰＳ１０２において提供され得る信号を示す。図形６００は、ＶＯＵＴ、ＳＮＯＯＺＥ＿ＣＬＫ、ＳＮＯＯＺＥ＿ＣＬＫの周波数（図形６００においてＳＮＯＯＺＥ＿ＣＬＫ ＦＲＥＱとして示される）、比較器２２４の出力（図形６００においてＳＮＯＯＺＥ＿ＣＯＭＰとして示される）、及び、電力コンバータ１０８のインダクタの電流（図形６００においてＩとして示される）を示す。ＶＯＵＴ、ＳＮＯＯＺＥ＿ＣＬＫ、及びＳＮＯＯＺＥ＿ＣＯＭＰは、各々、ボルト（Ｖ）の単位で電圧を表す縦軸を有して示される。ＳＮＯＯＺＥ＿ＣＬＫ ＦＲＥＱは、キロヘルツ（ｋＨｚ）の単位で周波数を表す縦軸を有して示される。Ｉは、ｍＡの単位で電流を表す縦軸を有して示される。示される各信号は、ミリ秒（ｍｓ）の単位の横軸を有する。

【0047】

図形６００によって示されるように、電力コンバータ１０８は、電力コンバータ１０８の負荷電流が１０マイクロアンペア（μＡ）にほぼ等しい軽負荷条件下で動作している。軽負荷条件下において、ＳＮＯＯＺＥ＿ＣＬＫは、ＣＬＫに従って制御される。図形６００によって更に示されるように、ＳＮＯＯＺＥ＿ＣＯＭＰがＣＬＫの周期のプログラムされた数（例えば、３２等）に対してアサートされないことに応答して、ＣＬＫの周波数が約２０ｋＨｚから約３．３ｋＨｚに減少する。種々の例において、上述のように他の周波数が用いられ得る。図形６００によって更に示されるように、ＣＬＫ、及び従ってＳＮＯＯＺＥ＿ＣＬＫが、約２０ｋＨｚの周波数を有する間、ＳＭＰＳ１０２の静止電流（ＩＱ）が４００ナノアンペア（ｎＡ）にほぼ等しく成り得る。しかしながら、ＣＬＫの周波数、及び従ってＳＮＯＯＺＥ＿ＣＬＫを減少させた後、ＳＭＰＳ１０２のＩＱは、約１００ｎＡ未満に低減され得る。図形６００によって更に示されるように、ＳＮＯＯＺＥ＿ＣＯＭＰのアサートに応答して、ＳＭＰＳ１０２はスヌーズモードから出て電力コンバータ１０８を介して電流パルスを提供する。少なくとも幾つかの例において、Ｖｆｂの値が、上述のように、スケーリングされたＶｒｅｆよりも大きくなることに応答して、ＳＮＯＯＺＥ＿ＣＯＭＰがアサートされる。ＳＮＯＯＺＥ＿ＣＯＭＰのアサートに続いて、ＣＬＫは、ＳＮＯＯＺＥ＿ＣＯＭＰのアサート無しに、プログラムされた数のＣＬＫのサイクルが再び経過するまで元々プログラムされた周波数に戻り、その後、ＣＬＫの周波数が再び減少され得、ＩＱを減少させる。

【0048】

図７は、例示の信号波形の図形７００である。少なくとも幾つかの例において、図形７００は、本明細書において種々の図に関連して説明されるように、ＳＭＰＳ１０２において提供され得る信号を示す。図形７００は、ＶＯＵＴ、ＣＬＫ、ＦＤＤ、ＺＣＤ、ＳＮＯＯＺＥ＿ＣＬＫ、比較器２２４の出力（図形７００においてＳＮＯＯＺＥ＿ＣＯＭＰとして示される）、負荷１０６によって提供される電流（図形７００においてＩ＿ｏｕｔとして示される）、及び、電力コンバータ１０８のインダクタの電流（図形７００においてＩとして示される）を示す。ＶＯＵＴ、ＣＬＫ、ＦＤＤ、ＳＮＯＯＺＥ＿ＣＬＫ、及びＳＮＯＯＺＥ＿ＣＯＭＰは各々、Ｖの単位で電圧を表す縦軸を有して示される。Ｉ＿ｏｕｔ及びＩは、電流を表す縦軸を有して示され、Ｉ＿ｏｕｔはｍＡの単位であり、Ｉはアンペア（Ａ）の単位である。示された各信号は、ｍｓの単位の横軸を有する。

【0049】

図形７００によって示されるように、ＣＬＫ、ＦＤＤ、又はＺＣＤのいずれかの立ち上がりエッジの各々に対して、対応するパルスがＳＮＯＯＺＥ＿ＣＬＫにおいて現れる。Ｉ＿ｏｕｔの値が急に増加すると、ＶＯＵＴの値が減少して、ＳＮＯＯＺＥ＿ＣＯＭＰがアサートされる。ＳＮＯＯＺＥ＿ＣＯＭＰのアサートに応答して、ＳＭＰＳ１０２はスヌーズモードを出て、Ｉの値は増加し、増加したＩ＿ｏｕｔにサービスを提供する。図形７００によって更に示されるように、少なくとも幾つかの例において、増加したＩ＿ｏｕｔから生じるＶＯＵＴにおける変化率によって、ＦＤＤ回路２０６がＦＤＤをアサートし、ＳＮＯＯＺＥ＿ＣＬＫの追加のクロックパルスを送信する。

【0050】

図８は、例示の信号波形の図形８００である。少なくとも幾つかの例において、図形８００は、本明細書において種々の図に関連して説明されるように、ＳＭＰＳ１０２において提供され得る信号を示す。図形８００は、ＶＯＵＴ、ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷ、ＰＷＭ Ｅｒｒｏｒ、ＰＦＭ Ｅｒｒｏｒ、負荷１０６によって提供される電流（図形８００においてＩ＿ｏｕｔとして示される）、及び、電力コンバータ１０８のインダクタの電流（図形８００においてＩとして示される）を示す。ＶＯＵＴ、ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷ、ＰＷＭ Ｅｒｒｏｒ、及びＰＦＭ Ｅｒｒｏｒは、各々、Ｖの単位で電圧を表す縦軸を有して示される。Ｉ＿ｏｕｔ及びＩは、Ｉ＿ｏｕｔはｍＡの単位で、ＩはＡの単位で、電流を表す縦軸を有して示される。示された各信号は、ｍｓの単位の横軸を有する。

【0051】

図形８００において示されるように、Ｉ＿ｏｕｔにおける急激な増加等によりＶＯＵＴの値が急速に減少することに応答して、ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷがアサートされる。ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷのアサートに応答して、ＳＭＰＳ１０２はスヌーズモードを出て、Ｉの値は増加して、増加したＩ＿ｏｕｔにサービスを提供する。例えば、ＶＯＵＴ＿ＣＯＭＰ＿ＬＯＷのアサートに応答して、ＰＦＭ Ｅｒｒｏｒがアサートされる。ＰＦＭ Ｅｒｒｏｒのアサートに応答して、ＴＯＦＦは、ゼロの値を有し得、コントローラ１１０は、動作のＰＷＭモードに従って電力コンバータ１０８を制御し得る。そのような制御は、ＩＬの値を急速に増加させ得、増加したＩ＿ｏｕｔにサービスを提供し、それによりＶＯＵＴを調整内に維持する。

【0052】

本明細書において、用語「結合する」は、本明細書の説明と一貫する機能的関係を可能にする接続、通信、又は信号経路を網羅し得る。例えば、デバイスＡが、或るアクションを実施するようデバイスＢを制御するための信号を提供する場合、（ａ）第１の例では、デバイスＡがデバイスＢに直接結合され、（ｂ）第２の例では、デバイスＡは、デバイスＢに中間の構成要素Ｃを介して間接的に結合され、ただし、その際、介在構成要素Ｃは、デバイスＡとデバイスＢとの間の機能的関係を実質的に変更せず、そのため、デバイスＡによって提供された制御信号を介してデバイスＢがデバイスＡによって制御される。

【0053】

或るタスク又は機能を実施するように「構成された」デバイスは、製造時に製造者によって、その機能を実施するように構成され（例えば、プログラム及び／又は配線され）得、及び／或いは、その機能及び／又は他の付加的な又は代替的な機能を実施するように、製造後にユーザにより構成可能（又は再構成可能）であり得る。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介してもよく、又はハードウェア構成要素、及びデバイスの相互接続の構成及び／又はレイアウトを介してもよく、又はそれらの組み合わせを介してもよい。

【0054】

或る構成要素を含むと説明される回路又はデバイスが、代わりに、それらの構成要素に結合されるように構成されて、説明された回路要素又はデバイスを形成してもよい。例えば、一つ又は複数の半導体要素（トランジスタ等）、一つ又は複数の受動要素（抵抗器、キャパシタ、及び／又はインダクタ等）、及び／又は、一つ又は複数の源（電圧及び／又は電流電力源等）を含むとして説明される構造が、代わりに、単一の物理デバイス（例えば、半導体ダイ及び／又は集積回路（ＩＣ）パッケージ）内に半導体要素のみを含んでもよく、受動要素及び／又は源の少なくとも幾つかに結合されるように構成されてもよく、それによって、製造時又は製造時以降の時点のいずれかで、例えば、エンドユーザ及び／又は第三者によって、説明された構造を形成し得る。

【0055】

或る構成要素は、本明細書において、特定のプロセス技術のものであるとして説明されているが、これらの構成要素は、他のプロセス技術の構成要素と交換可能であり得る。本明細書において説明される回路は、構成要素交換の前に可能であった機能性に少なくとも部分的に類似する機能性を提供するために、交換された構成要素を含むように再構成可能である。抵抗器として図示されている構成要素は一般に、特に明記しない限り、図示された抵抗器によって表されるインピーダンスの量を提供するために直列及び／又は並列に結合された任意の１つ又は複数の要素を表す。例えば、本明細書において単一の構成要素として図示され説明される抵抗器又はキャパシタが、それぞれ、単一の抵抗器又はキャパシタと同じ２つのノードの間で直列又は並列に結合された複数の抵抗器又はキャパシタであってもよい。

【0056】

本明細書において、用語「接地電圧電位」の使用は、シャーシ接地、アース接地、浮動接地、仮想接地、デジタル接地、共通接地、及び／又は、本明細書の教示に適用可能な又は適した接地接続の任意の他の形態を含む。特に明記されない限り、値の前の「約」、「およそ」又は「実質的に」は、記載されている値の＋／－１０パーセントを意味する。

【0057】

特許請求の範囲内で、説明した実施例における改変が可能であり、他の実施例が可能である。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図6】

【図7】

【図8】

【国際調査報告】