特表 2024-503154 液晶表示パネル及びその駆動方法、表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-01-25

(54)【発明の名称】液晶表示パネル及びその駆動方法、表示装置

(51)【国際特許分類】

   G09G 3/36 20060101AFI20240118BHJP

   G09G 3/20 20060101ALI20240118BHJP

   G02F 1/1368 20060101ALI20240118BHJP

   G02F 1/133 20060101ALI20240118BHJP

【ＦＩ】

G09G3/36

G09G3/20 623Q

G09G3/20 642K

G09G3/20 622K

G09G3/20 622Q

G09G3/20 623U

G09G3/20 623V

G09G3/20 623X

G09G3/20 622R

G09G3/20 642A

G09G3/20 611D

G09G3/20 621F

G02F1/1368

G02F1/133 550

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021576118

(86)(22)【出願日】2021-12-09

(85)【翻訳文提出日】2022-01-20

(86)【国際出願番号】 CN2021136787

(87)【国際公開番号】W WO2023097739

(87)【国際公開日】2023-06-08

(31)【優先権主張番号】202111442198.5

(32)【優先日】2021-11-30

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】515203228

【氏名又は名称】ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】ＴＣＬ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．９－２，Ｔａｎｇｍｉｎｇ Ｒｄ，Ｇｕａｎｇｍｉｎｇ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ，Ｃｈｉｎａ ５１８１３２

(74)【代理人】

【識別番号】100204386

【弁理士】

【氏名又は名称】松村 啓

(72)【発明者】

【氏名】▲厳▼ 允晟

(72)【発明者】

【氏名】李 吉

(72)【発明者】

【氏名】李 利霞

(72)【発明者】

【氏名】▲趙▼ 迎春

(72)【発明者】

【氏名】▲張▼ ▲チ▼

(72)【発明者】

【氏名】▲龍▼ 芬

(72)【発明者】

【氏名】梁 策

【テーマコード（参考）】

2H192

2H193

5C006

5C080

【Ｆターム（参考）】

2H192AA24

2H192CC62

2H192GD61

2H193ZA02

2H193ZC14

2H193ZC35

2H193ZD13

5C006AA16

5C006AA22

5C006AC21

5C006AC23

5C006AC24

5C006AC26

5C006AF22

5C006AF42

5C006AF43

5C006AF51

5C006BB16

5C006BB21

5C006BC03

5C006BC11

5C006BC16

5C006BC22

5C006BC23

5C006BF24

5C006FA12

5C006FA15

5C006FA22

5C006FA24

5C006FA25

5C006FA29

5C080AA10

5C080BB06

5C080CC03

5C080DD05

5C080DD08

5C080DD10

5C080EE26

5C080EE29

5C080EE30

5C080FF03

5C080FF11

5C080FF13

5C080JJ01

5C080JJ02

(57)【要約】

液晶表示パネル及びその駆動方法、表示装置を開示し、各画素モジュールは、３つのサブ画素群を含み、各サブ画素群において、２つの同じサブ画素が含まれ、第１の駆動ユニットが所定の順序で走査線に走査信号を入力し、画素モジュールの各サブ画素群が走査信号を順に取得することにより、各サブ画素群における２つのサブ画素が同時に走査信号を取得し、同一のサブ画素群における２つのサブ画素が同時に走査信号を取得する。

【特許請求の範囲】

【請求項1】

画素構造を含む液晶表示パネルであって、
前記画素構造は、マトリクス状に設けられた複数のサブ画素と、互いに垂直に交差して配列されたデータ線及び走査線と、前記走査線に電気的に接続された第１の駆動ユニットと、を含み、
同一行に位置する３つの隣接するサブ画素の色が相違し、同一列に位置するすべてのサブ画素の色が同じであり、
前記データ線は隣接する２列のサブ画素の間に位置し、前記走査線は隣接する２行のサブ画素の間に位置し、
各データ線は２つ以上の画素モジュールに接続され、各画素モジュールが３つのサブ画素群を含み、各前記サブ画素群が２つの同じ色のサブ画素を含み、
前記第１の駆動ユニットは所定の順序で前記走査線に走査信号を入力し、前記画素モジュールの各サブ画素群が走査信号を順に取得し、同一のサブ画素群における２つのサブ画素が走査信号を同時に取得することを特徴とする液晶表示パネル。

【請求項2】

前記サブ画素群の２つのサブ画素は、同一列に位置し、かつ隣接して設けられることを特徴とする、請求項１に記載の液晶表示パネル。

【請求項3】

前記画素モジュールは、少なくとも第１の画素モジュールと、第２の画素モジュールと、を含み、前記３つのサブ画素群は、それぞれ、２つの第１のサブ画素を含む第１のサブ画素群、２つの第２のサブ画素を含む第２のサブ画素群、及び２つの第３のサブ画素を含む第３のサブ画素群であり、前記第１のサブ画素群、第２のサブ画素群及び第３のサブ画素群は、それぞれ隣接する列に位置し、
各前記データ線は、順に、前記第１の画素モジュールと前記第２の画素モジュールに接続されることを特徴とする、請求項２に記載の液晶表示パネル。

【請求項4】

前記第１の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項5】

前記第１の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項6】

前記第１の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項7】

前記第１の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項8】

前記第１の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項9】

前記第１の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項10】

前記第２の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項11】

前記第２の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項12】

前記第２の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項13】

前記第２の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項14】

前記第２の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項15】

前記第２の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続されることを特徴とする、請求項３に記載の液晶表示パネル。

【請求項16】

請求項１に記載の液晶表示パネルの駆動方法であって、
前記第１の駆動ユニットが前記所定の順序で前記走査線に走査信号を入力し、１つの画素モジュールの各サブ画素群が走査信号を順次取得し、同一のサブ画素群における２つのサブ画素が同時に走査信号を取得するように制御するステップを含むことを特徴とする、液晶表示パネルの駆動方法。

【請求項17】

前記画素構造が少なくとも１つの走査周期を有し、
前記所定の順序が、１つの走査周期において、データ線がサブ画素群を接続する順序に沿って、前記第１の駆動ユニットが、まず一方の画素モジュールに接続された走査線に走査信号を入力し、次に他方の画素モジュールに接続された走査線に走査信号を入力するステップ、をさらに含むことを特徴とする、請求項１６に記載の液晶表示パネルの駆動方法。

【請求項18】

前記サブ画素群の２つのサブ画素は、同一列に位置し、かつ隣接して設けられることを特徴とする、請求項１６に記載の液晶表示パネルの駆動方法。

【請求項19】

前記画素モジュールは、少なくとも第１の画素モジュールと、第２の画素モジュールと、を含み、前記３つのサブ画素群は、それぞれ、２つの第１のサブ画素を含む第１のサブ画素群、２つの第２のサブ画素を含む第２のサブ画素群、及び２つの第３のサブ画素を含む第３のサブ画素群であり、前記第１のサブ画素群、第２のサブ画素群及び第３のサブ画素群は、それぞれ隣接する列に位置し、
各前記データ線は、順に、前記第１の画素モジュールと前記第２の画素モジュールに接続されることを特徴とする、請求項１８に記載の液晶表示パネルの駆動方法。

【請求項20】

バックライト源と、請求項１に記載の液晶表示パネルと、を含み、
前記バックライト源は、前記液晶表示パネルに接続され、前記液晶表示パネルにバックライトを提供するために用いられることを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、表示技術の分野に関し、特に液晶表示パネル及びその駆動方法、表示装置に関する。

【背景技術】

【0002】

液晶表示パネル（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）において、一部の製品の低いリフレッシュレートによる動的画面のスミアの問題を改善するため、従来の機器全体の１ｌｉｎｅ走査を２ｌｉｎｅ走査に変更することにより、コストを増加させずに、動的画面のリフレッシュレートを倍に向上させることができる。しかしながら、従来の液晶表示パネルにおける画素構造においては、図１に示すように、図１は、従来の画素構造の概略構造図であり、該画素アーキテクチャについて、隣接する２行の画素の色が異なるため、２ｌｉｎｅ走査を行う場合に、同じデータ（Ｄａｔａ）信号を共有する隣接する２行のサブ画素の色が異なる。例えば、１行２列目の緑色画素及び２行１列目の赤色画素は同じデータ信号を共有するが、同じＤａｔａ信号を共有する場合に、混色ストリームが発生する。したがって、２ｌｉｎｅ機能を実現するために、新規な画素アーキテクチャを設計する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本願は、２ｌｉｎｅの駆動モードをサポートする、液晶表示パネル及びその駆動方法、表示装置を提供する。

【課題を解決するための手段】

【0004】

第１の態様では、本発明に係る液晶表示パネルは、画素構造を含み、前記画素構造は、マトリクス状に設けられた複数のサブ画素と、互いに垂直に交差して配列されたデータ線及び走査線と、前記走査線に電気的に接続された第１の駆動ユニットと、を含み、同一行に位置する３つの隣接するサブ画素の色が相違し、同一列に位置するすべてのサブ画素の色が同じであり、前記データ線は隣接する２列のサブ画素の間に位置し、前記走査線は隣接する２行のサブ画素の間に位置し、各データ線は２つ以上の画素モジュールに接続され、各画素モジュールが３つのサブ画素群を含み、各前記サブ画素群が２つの同じ色のサブ画素を含み、前記第１の駆動ユニットは、所定の順序で前記走査線に走査信号を入力し、前記画素モジュールの各サブ画素群が走査信号を順に取得し、同一のサブ画素群における２つのサブ画素が走査信号を同時に取得する。

【0005】

さらに、前記サブ画素群の２つのサブ画素は、同一列に位置し、かつ隣接して設けられる。

【0006】

さらに、前記画素モジュールは、少なくとも第１の画素モジュールと、第２の画素モジュールと、を含み、前記３つのサブ画素群は、それぞれ、２つの第１のサブ画素を含む第１のサブ画素群、２つの第２のサブ画素を含む第２のサブ画素群、及び２つの第３のサブ画素を含む第３のサブ画素群であり、前記第１のサブ画素群、第２のサブ画素群及び第３のサブ画素群は、それぞれ隣接する列に位置し、各前記データ線は、順に、前記第１の画素モジュールと前記第２の画素モジュールに接続される。

【0007】

さらに、前記第１の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続される。

【0008】

さらに、前記第１の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続される。

【0009】

さらに、前記第１の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続される。

【0010】

さらに、前記第１の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続される。

【0011】

さらに、前記第１の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続される。

【0012】

さらに、前記第１の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続される。

【0013】

さらに、前記第２の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続される。

【0014】

さらに、前記第２の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続される。

【0015】

さらに、前記第２の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第２のサブ画素群の２つの第２のサブ画素、及び第１のサブ画素群の２つの第１のサブ画素に接続される。

【0016】

さらに、前記第２の画素モジュールにおいて、各前記データ線は、順に、第１のサブ画素群の２つの第１のサブ画素、第３のサブ画素群の２つの第３のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続される。

【0017】

さらに、前記第２の画素モジュールにおいて、各前記データ線は、順に、第２のサブ画素群の２つの第２のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第３のサブ画素群の２つの第３のサブ画素に接続される。

【0018】

さらに、前記第２の画素モジュールにおいて、各前記データ線は、順に、第３のサブ画素群の２つの第３のサブ画素、第１のサブ画素群の２つの第１のサブ画素、及び第２のサブ画素群の２つの第２のサブ画素に接続される。

【0019】

第２の態様では、本発明に係る前述した液晶表示パネルの駆動方法は、前記第１の駆動ユニットが前記所定の順序で前記走査線に走査信号を入力し、１つの画素モジュールの各サブ画素群が走査信号を順に取得し、同一のサブ画素群における２つのサブ画素が同時に走査信号を取得するように制御するステップ、を含む。

【0020】

さらに、前記液晶表示パネルの駆動方法は、前記画素構造が少なくとも１つの走査周期を有し、前記所定の順序が、１つの走査周期において、データ線がサブ画素群を接続する順序に沿って、前記第１の駆動ユニットが、まず一方の画素モジュールに接続された走査線に走査信号を入力し、次に他方の画素モジュールに接続された走査線に走査信号を入力するステップ、をさらに含む。

【0021】

さらに、前記サブ画素群の２つのサブ画素は、同一列に位置し、隣接して設けられる。

【0022】

さらに、前記画素モジュールは、少なくとも第１の画素モジュールと、第２の画素モジュールと、を含み、前記３つのサブ画素群は、それぞれ、２つの第１のサブ画素を含む第１のサブ画素群、２つの第２のサブ画素を含む第２のサブ画素群、及び２つの第３のサブ画素を含む第３のサブ画素群であり、前記第１のサブ画素群、第２のサブ画素群及び第３のサブ画素群は、それぞれ隣接する列に位置し、各前記データ線は、順に、前記第１の画素モジュールと前記第２の画素モジュールに接続される。

【0023】

第３の態様では、本発明に係る表示装置は、バックライト源と、前述した液晶表示パネルと、を含み、前記バックライト源は、前記液晶表示パネルに接続され、前記液晶表示パネルにバックライトを提供するために用いられる。

【発明の効果】

【0024】

従来技術との比較において、本願は、液晶表示パネル及びその駆動方法、表示装置を提供し、液晶表示パネルの画素構造において、１つの画素モジュールにおいて上下に隣接する２つのサブ画素の色が同じであり、２ｌｉｎｅ駆動を行う場合、隣接する２行が同じデータ信号を共有し、混色現象が発生せず、２ｌｉｎｅ駆動モードを完璧にサポートし、表示効果を向上させる。

【0025】

以下、図面を参照して、本願の具体的な実施形態を詳細に説明することにより、本願の技術的手段及び他の有益な効果を明らかにする。

【図面の簡単な説明】

【0026】

【図1】従来の画素構造の概略構造図である。

【図2】本願の実施例１に係る画素構造の第１の画素モジュールの概略構造図である。

【図3】本願の実施例１に係る、１２行のサブ画素を１つの走査周期とする概略構造図である。

【図4】本願の実施例１に係る画素構造における第２の画素モジュールの概略構造図である。

【図5】本願の実施例２に係る画素構造における第２の画素モジュールの概略構造図である。

【発明を実施するための形態】

【0027】

以下、本願の実施例における図面を参照しながら、本願の実施例における技術的手段を明確かつ完全に説明する。なお、本願の説明において、用語「中心」、「縦方向」、「横方向」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」などで示す方位又は位置関係は、図面に示す方位又は位置関係に基づくものであり、本願を容易に説明し説明を簡略化するためのものに過ぎず、示された装置又は部品が特定の方位を有し特定の方位で構造されて動作しなければならないことを指示するか又は示唆するものではないため、本願を限定するものであると理解すべきではない。また、用語「第１の」、「第２の」は、単に目的を説明するためのものであり、相対的な重要性を指示するか又は示唆し、或いは指示された技術的特徴の数を暗示的に指示すると理解すべきではない。これにより、「第１の」、「第２の」で限定された特徴は、１つ又は複数の上記特徴を明示的又は暗示的に含むことができる。本願の説明において、「複数」とは、明確かつ具体的な限定がない限り、２つ以上を意味する。

【実施例1】

【0028】

図２～図４に示すように、本願に係る液晶表示パネルは、２ｌｉｎｅ表示モードを実現するために用いられる画素構造１００を含む。

【0029】

画素構造１００は、マトリクス状に設けられた複数のサブ画素と、互いに垂直に交差して配列されたデータ線及び走査線と、を含む。ここで、同一列のすべてのサブ画素の色が同じであり、同一行において、３つの隣接するサブ画素の色が互いに異なる。データ線は、隣接する２列のサブ画素の間に位置し、走査線は、隣接する２行のサブ画素の間に位置する。

【0030】

本実施例において、データ線の数をｍ、走査線の数をｎとして説明する。Ｍ本の互いに平行なデータ線は、それぞれＤ１、Ｄ２、Ｄ３…（Ｄｍ－２）、（Ｄｍ－１）、Ｄｍであり、ｎ本の互いに平行な走査線は、それぞれＧ１、Ｇ２、Ｇ３…（Ｇｎ－２）、（Ｇｎ－１）、Ｇｎである。

【0031】

図２～図４に参照されるように、複数の第１のサブ画素１０１は、１列目の画素にマトリクス状に並べられ、かつ第１のデータ線Ｄ１の左側に位置し、複数の第２のサブ画素１０２は、２列目の画素にマトリクス状に配列され、かつ第２のデータ線Ｄ２の左側に位置し、複数の第３のサブ画素１０３は、３列目の画素にマトリクス状に配列され、かつ第３のデータ線Ｄ３の左側に位置し、複数の第１のサブ画素１０１は、４列目の画素にマトリクス状に並べられ、かつ第４のデータ線Ｄ４の左側に位置する…。簡単に言えば、同一列のすべてのサブ画素の色が同じであり、かつ色が相違する３つのサブ画素が行方向において、第１のサブ画素１０１、第２のサブ画素１０２、第３のサブ画素１０３の順序に従って循環して配列されるか、又は第２のサブ画素１０２、第３のサブ画素１０３、第１のサブ画素１０１の順序に従って循環して配列されるか、又は第３のサブ画素１０３、第１のサブ画素１０１、第２のサブ画素１０２の順序に従って循環して配列される。

【0032】

各データ線は２つ以上の画素モジュールに接続され、各画素モジュールが３つのサブ画素群を含み、上記各サブ画素群が２つの同じサブ画素を含む。即ち、各画素モジュールにおいて、６つのサブ画素が含まれる。

【0033】

さらに、上記画素モジュールの各サブ画素群が走査信号を順に取得し、同一のサブ画素群における２つのサブ画素が同時に走査信号を取得する。

【0034】

具体的には、液晶表示パネルは、走査線に走査信号を入力するために用いられる、走査線に電気的に接続された第１の駆動ユニット１０をさらに含む。第１の駆動ユニットは、１つのサブ画素群における２つのサブ画素が接続する２つの走査線に走査信号を同時に入力することにより、１つのサブ画素群における２つのサブ画素が同時に走査信号を取得する。本実施例における画素構造１００は、２ｌｉｎｅ駆動方式をサポートし、かつ従来の画素接続方式を変更し、ｆｌｉｐアーキテクチャが２ｌｉｎｅ駆動モードをサポートしないという従来技術における問題を解決する。

【0035】

ここで、上記画素モジュールは、少なくとも第１の画素モジュールと、第２の画素モジュールと、を含み、上記３つのサブ画素群は、それぞれ、２つの第１のサブ画素１０１を含む第１のサブ画素群、２つの第２のサブ画素１０２を含む第２のサブ画素群、及び２つの第３のサブ画素１０３を含む第３のサブ画素群である。サブ画素は、色の異なる第１のサブ画素１０１と、第２のサブ画素１０２と、第３のサブ画素１０３と、を含む。ここで、第１のサブ画素１０１は、例えば赤色画素であってよく、第２のサブ画素１０２は、例えば緑色サブ画素であってよく、第３のサブ画素１０３は、例えば青色サブ画素であってよい。

【0036】

上記第１の画素モジュールにおいて、上記各データ線は、順に、第１のサブ画素群の２つの第１のサブ画素１０１、第２のサブ画素群の２つの第２のサブ画素１０２、及び第３のサブ画素群の２つの第３のサブ画素１０３に接続される。具体的には、第１のデータ線Ｄ１は、順に、第１のサブ画素群の２つの第１のサブ画素１０１、第２のサブ画素群の２つの第２のサブ画素１０２、及び第３のサブ画素群の２つの第３のサブ画素１０３に接続される。第２のデータ線Ｄ２は、順に、第２のサブ画素群の２つの第２のサブ画素１０２、第３のサブ画素群の２つの第３のサブ画素１０３、及び第１のサブ画素群の２つの第１のサブ画素１０１に接続される。第３のデータ線Ｄ３は、順に、第３のサブ画素群の２つの第３のサブ画素１０３、第１のサブ画素群の２つの第１のサブ画素１０１、及び第２のサブ画素群の２つの第２のサブ画素１０２に接続される。

【0037】

本実施例において、第１のデータ線Ｄ１を介して２つの画素モジュールを接続することを例とする。第１の画素モジュールにおいて、一方の第１のサブ画素１０１がｘ行ｙ列目に位置する場合、他方の第１のサブ画素１０１はｘ＋１行ｙ列目に位置する。２つの第２のサブ画素１０２は、それぞれｘ＋２行ｙ＋１列目とＸ＋３行ｙ＋１列目に位置する。２つの第３のサブ画素１０３は、それぞれｘ＋４行ｙ＋２列目とＸ＋５行ｙ＋２列目に位置する。ここで、ｘ、ｙは自然数である。ｘ行ｙ列目での第１のサブ画素１０１は、図１における左上隅の第１のサブ画素１０１である。

【0038】

上記画素構造１００は、少なくとも１つの走査周期を有する。１つの走査周期において、第１の駆動ユニットは、所定の順序に従って各走査線に走査信号を入力する。

【0039】

具体的には、図３に参照されるように、上記画素構造１００は、複数の走査周期を有する。本実施例において、上記第１の駆動ユニット１０は、まず、１行目から１２行目までのサブ画素を第１の走査周期として走査し、次に、隣接する１３行目から２４行目までのサブ画素を第２の走査周期として走査し…と、このように類推される。

【0040】

所定の順序は、データ線がサブ画素を接続する順序に沿うことである。図３に示すように、１つの走査周期において、上記第１の駆動ユニット１０は、まず、第１のサブ画素群に接続された走査線（例えば、走査線Ｇ１、Ｇ２）に走査信号を入力し、次に、上記第２のサブ画素群に接続された走査線（例えば、走査線Ｇ３、Ｇ４）に走査信号を入力する。さらに、上記第３のサブ画素群に接続された走査線（例えば、走査線Ｇ５、Ｇ６）に走査信号を入力する。第１の駆動ユニットは、上記順序に従って、走査線を介して各サブ画素群に走査信号を入力する。

【0041】

液晶表示パネルは、データ線に電気的に接続された第２の駆動ユニット２０をさらに含み、上記第２の駆動ユニット２０は、偶数列に位置するデータ線（例えば、Ｄ１、Ｄ３、Ｄ５、Ｄ７）に正極性階調電圧を入力し、奇数列に位置するデータ線（例えば、Ｄ２、Ｄ４、Ｄ６）に負極性階調電圧を入力する。当然のことながら、他の実施例において、１つの走査周期において、上記第２の駆動ユニットは、奇数列に位置するデータ線に負極性階調電圧を入力し、偶数列に位置するデータ線に正極性階調電圧を入力する。

【0042】

なお、従来技術において、１つの画素アーキテクチャにおいて、同一行に位置する３つの隣接するサブ画素の色が相違し、同一列に位置するすべてのサブ画素の色が同じであることを含む。ここで、同一のデータ線は、色の異なる、隣接する２行のサブ画素、例えば、Ｇサブ画素及びＲサブ画素に接続される。ユーザが１行目のＧ画素を駆動したいとしても、２ｌｉｎｅの表示モードでは、１行目のサブ画素と２行目のサブ画素とが同じデータ信号にアクセスするため、１行目のサブ画素及び２行目のサブ画素がいずれも表示を実現することができる。したがって、同一のデータ線が接続する２行目のＧサブ画素も駆動されるため、同一のデータ線が接続する隣接する２行のサブ画素に混色現象が発生し、即ち、Ｇ画素の表示がＲとＧとの２つの画素の表示となる。

【0043】

しかしながら、本実施例において、第１のデータ線Ｄ１の第１の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢであり、第２のデータ線Ｄ２の第１の画素モジュールの充電経路は、ＧＧ→ＢＢ→ＲＲであり、第３のデータ線Ｄ３の第１の画素モジュールの充電経路は、ＢＢ→ＲＲ→ＧＧであり、第４のデータ線Ｄ４の充電経路は、第１のデータ線Ｄ１の充電経路と同じであり、第５のデータ線Ｄ５の充電経路は、第２のデータ線Ｄ２の充電経路と同じであり、と、このように類推される。これらのデータ線の第１の画素モジュールの充電経路を、従来技術におけるＲ→Ｇ→Ｂ、又はＧ→Ｂ→Ｒ、又はＢ→Ｒ→Ｇの充電経路と比較すると、本実施例の第１の画素モジュールは、ｆｌｉｐアーキテクチャにおいて、２ｌｉｎｅ駆動を行う場合、同じＤａｔａ信号を共用する上下に隣接する２つのサブ画素の色が同じであるため、混色現象が発生せず、２ｌｉｎｅ駆動モードを完璧にサポートし、表示効果を向上させる。

【0044】

本実施例において、第１のデータ線Ｄ１を介して２つの画素モジュールを接続することを例とする。図４に参照されるように、図４における黒枠で囲まれた部分は、第２の画素モジュールである。上記第２の画素モジュールにおいて、上記各データ線は、順に、第２のサブ画素群の２つの第２のサブ画素１０２、第１のサブ画素群の２つの第１のサブ画素１０１、及び第３のサブ画素群の２つの第３のサブ画素１０３に接続される。上記第２の画素モジュールにおいて、１番目の第２のサブ画素は、ｘ＋６行ｙ＋１列目に位置し、他方の第２のサブ画素は、ｘ＋７行ｙ＋１列目に位置する。２つの第１のサブ画素は、それぞれｘ＋８行ｙ列目とＸ＋９行ｙ列目に位置する。２つの第３のサブ画素は、それぞれｘ＋１０行ｙ－２列目とＸ＋１１行ｙ－２列目に位置する。

【0045】

第２の走査周期において、第１の駆動ユニット１０は、まず、第２のサブ画素群に接続された走査線（例えば、走査線Ｇ７、Ｇ８）に走査信号を入力し、次に、上記第１のサブ画素群に接続された走査線（例えば、走査線Ｇ９、Ｇ１０）に走査信号を入力し、さらに、上記第３のサブ画素群に接続された走査線（例えば、走査線Ｇ１１、Ｇ１２）に走査信号を入力する。第１の駆動ユニットは、上記順序に従って、走査線を介して各サブ画素群に走査信号を入力する。したがって、本実施例において、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢ→ＧＧ→ＲＲ→ＢＢであり、かつ第１の画素モジュール及び第２の画素モジュールは１つの循環周期であり、第３の画素モジュール及び第４の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、第５の画素モジュール及び第６の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、と、このように類推される。

【0046】

さらに、本実施例において、第２のデータ線Ｄ２の第１の画素モジュール及び第２の画素モジュールの充電経路は、ＧＧ→ＢＢ→ＲＲ→ＢＢ→ＧＧ→ＲＲであり、第３のデータ線Ｄ３の第１の画素モジュール及び第２の画素モジュールの充電経路は、ＢＢ→ＲＲ→ＧＧ→ＲＲ→ＢＢ→ＧＧであり、第４のデータ線Ｄ４の充電経路は、第１のデータ線Ｄ１の充電経路と同じであり、第５のデータ線Ｄ５の充電経路は、第２のデータ線Ｄ２の充電経路と同じであり、と、このように類推される。

【0047】

さらに、本実施例に係る前述した画素構造１００を含む液晶表示パネルの駆動方法は、以下のステップＳ１００～Ｓ２００を含む。

【0048】

Ｓ１００では、上記第１の駆動ユニットが、上記所定の順序で上記走査線に走査信号を入力し、１つの画素モジュールの各サブ画素群が走査信号を順に取得することにより、各サブ画素群における２つのサブ画素が同時に走査信号を取得するように制御する。

【0049】

図２～図４に参照されるように、上記各データ線は、順に、上記第１の画素モジュールの第１のサブ画素群の２つの第１のサブ画素１０１、第２のサブ画素群の２つの第２のサブ画素１０２、及び第３のサブ画素群の２つの第３のサブ画素１０３に接続される。サブ画素は、色の異なる第１のサブ画素１０１、第２のサブ画素１０２、及び第３のサブ画素１０３を含む。ここで、第１のサブ画素１０１は、例えば赤色画素であってよく、第２のサブ画素１０２は、例えば緑色サブ画素であってよく、第３のサブ画素１０３は、例えば青色サブ画素であってよい。

【0050】

上記第１の画素モジュールにおいて、上記各データ線は、順に、第１のサブ画素群の２つの第１のサブ画素１０１、第２のサブ画素群の２つの第２のサブ画素１０２、及び第３のサブ画素群の２つの第３のサブ画素１０３に接続される。

【0051】

一方の第１のサブ画素１０１がｘ行ｙ列目に位置する場合、他方の第１のサブ画素１０１はｘ＋１行ｙ列目に位置する。２つの第２のサブ画素１０２は、それぞれｘ＋２行ｙ＋１列目とＸ＋３行ｙ＋１列目に位置する。２つの第３のサブ画素１０３は、それぞれｘ＋４行ｙ＋２列目とＸ＋５行ｙ＋２列目に位置する。ここで、ｘ、ｙは自然数である。ｘ行ｙ列目での第１のサブ画素１０１は、図１における左上隅の第１のサブ画素１０１である。

【0052】

第１の駆動ユニットは、２本の走査線に走査信号を同時に入力し、１つの画素群における２つの同じサブ画素が走査信号を取得する。本実施例における画素構造１００は、２ｌｉｎｅ駆動方式をサポートし、第１の画素モジュールが走査信号を取得する場合、上記第１の駆動ユニットは、まず、第１のサブ画素群に接続された走査線（例えば、走査線Ｇ１、Ｇ２）に走査信号を入力して、次に、上記第２のサブ画素群に接続された走査線（例えば、走査線Ｇ３、Ｇ４）に走査信号を入力する。さらに、上記第３のサブ画素群に接続された走査線（例えば、走査線Ｇ５、Ｇ６）に走査信号を入力する。

【0053】

本実施例において、図４に参照されるように、図４における黒枠で囲まれた部分は、第２の画素モジュールであり、上記第２の画素モジュールにおいて、上記各データ線は、順に、第２のサブ画素群の２つの第２のサブ画素１０２、第１のサブ画素群の２つの第１のサブ画素１０１、及び第３のサブ画素群の２つの第３のサブ画素１０３に接続される。上記第２の画素モジュールにおいて、１番目の第２のサブ画素は、ｘ＋６行ｙ＋１列目に位置し、他方の第２のサブ画素は、ｘ＋７行ｙ＋１列目に位置する。２つの第１のサブ画素は、それぞれｘ＋８行ｙ列目とＸ＋９行ｙ列目に位置する。２つの第３のサブ画素は、それぞれｘ＋１０行ｙ－２列目とＸ＋１１行ｙ－２列目に位置する。

【0054】

なお、従来技術において、１つの画素アーキテクチャにおいて、同一行に位置する３つの隣接するサブ画素の色が相違し、同一列に位置するすべてのサブ画素の色が同じであることを含む。ここで、同一のデータ線は、色の異なる、隣接する２行のサブ画素、例えば、Ｇサブ画素及びＲサブ画素に接続される。ユーザが１行目のＧ画素を駆動したいとしても、２ｌｉｎｅの表示モードでは、１行目のサブ画素と２行目のサブ画素とが同じデータ信号にアクセスするため、１行目のサブ画素及び２行目のサブ画素がいずれも表示を実現することができる。したがって、同一のデータ線に接続された２行目のＧサブ画素も駆動されるため、同一のデータ線が接続する隣接する２行のサブ画素に混色現象が発生し、即ち、Ｇ画素の表示がＲとＧとの２つの画素の表示となる。

【0055】

しかしながら、本実施例においては、第１のデータ線Ｄ１の第１の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢであり、第２のデータ線Ｄ２の第１の画素モジュールの充電経路は、ＧＧ→ＢＢ→ＲＲであり、第３のデータ線Ｄ３の第１の画素モジュールの充電経路は、ＢＢ→ＲＲ→ＧＧであり、第４のデータ線Ｄ４の充電経路は、第１のデータ線Ｄ１の充電経路と同じであり、第５のデータ線Ｄ５の充電経路は、第２のデータ線Ｄ２の充電経路と同じであり、と、このように類推される。これらのデータ線の第１の画素モジュールの充電経路を、従来技術におけるＲ→Ｇ→Ｂ、又はＧ→Ｂ→Ｒ、又はＢ→Ｒ→Ｇの充電経路と比較すると、本実施例の第１の画素モジュールは、ｆｌｉｐアーキテクチャにおいて、２ｌｉｎｅ駆動を行う場合、同じＤａｔａ信号を共用する上下に隣接する２つのサブ画素の色が同じであるため、混色現象が発生せず、２ｌｉｎｅ駆動モードを完璧にサポートし、表示効果を向上させる。

【0056】

Ｓ２００では、１つの走査周期において、上記第１の駆動ユニットは、まず一方の画素モジュールに接続された走査線に走査信号を入力し、次に他方の画素モジュールに接続された走査線に走査信号を入力する。

【0057】

上記画素構造１００は、複数の走査周期を有し、本実施例において、上記第１の駆動ユニット１０は、まず、１行目から１２行目までのサブ画素を第１の走査周期として走査し、次に、隣接する１３行目から２４行目までのサブ画素を第２の走査周期として走査し…と、このように類推される。

【0058】

第１の画素モジュールは、１行目から６行目までのサブ画素であり、１つの走査周期において１２行のサブ画素を走査することは、２つの画素モジュールを走査することである。本実施例において、第１の画素モジュールを走査してから、第２の画素モジュールを走査するか、又は第２の画素モジュールを走査してから、第１の画素モジュールを走査する。

【0059】

したがって、本実施例において、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢ→ＧＧ→ＲＲ→ＢＢであり、第１の画素モジュール及び第２の画素モジュールは１つの循環周期であり、第３の画素モジュール及び第４の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり…第５の画素モジュール及び第６の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、と、このように類推される。

【0060】

さらに、本実施例において、第２のデータ線Ｄ２の第１の画素モジュール及び第２の画素モジュールの充電経路は、ＧＧ→ＢＢ→ＲＲ→ＢＢ→ＧＧ→ＲＲであり、第３のデータ線Ｄ３の第１の画素モジュール及び第２の画素モジュールの充電経路は、ＢＢ→ＲＲ→ＧＧ→ＲＲ→ＢＢ→ＧＧであり、第４のデータ線Ｄ４の充電経路は、第１のデータ線Ｄ１の充電経路と同じであり、第５のデータ線Ｄ５の充電経路は、第２のデータ線Ｄ２の充電経路と同じであり、と、このように類推される。

【0061】

さらに、本実施例に係る表示装置は、バックライト源と、前述した液晶表示パネルと、を含み、上記バックライトは、上記液晶表示パネルに接続され、上記液晶表示パネルにバックライトを提供するために用いられる。

【実施例2】

【0062】

本実施例は、液晶表示パネル及びその駆動方法、表示装置をさらに提供するものであり、実施例１の技術的手段の大部分を含み、相違点は、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路が、ＲＲ→ＧＧ→ＢＢ→ＢＢ→ＲＲ→ＧＧであることである。

【0063】

具体的には、図５に示すように、図５における黒枠で囲まれた部分は、第２の画素モジュールであり、上記第２の画素モジュールにおいて、第１のデータ線Ｄ１は、順に、第３のサブ画素群の２つの第３のサブ画素１０３、第１のサブ画素群の２つの第１のサブ画素１０１、及び第２のサブ画素群の２つの第２のサブ画素１０２に接続される。上記第２の画素モジュールにおいて、１番目の第３のサブ画素１０３は、ｘ＋６行ｙ－１列目に位置し、他方の第３のサブ画素１０３は、ｘ＋７行ｙ－１列目に位置する。２つの第１のサブ画素１０１は、それぞれｘ＋８行ｙ列目とＸ＋９行ｙ列目に位置する。２つの第２のサブ画素１０２は、それぞれｘ＋１０行ｙ＋１列目とＸ＋１１行ｙ＋１列目に位置する。

【0064】

第２の走査周期において、第１の駆動ユニット１０は、まず、第３のサブ画素群に接続された走査線（例えば、走査線Ｇ７、Ｇ８）に走査信号を入力し、次に、上記第１のサブ画素群に接続された走査線（例えば、走査線Ｇ９、Ｇ１０）に走査信号を入力し、さらに、上記第２のサブ画素群に接続された走査線（例えば、走査線Ｇ１１、Ｇ１２）に走査信号を入力する。第１の駆動ユニットは、上記順序に従って、走査線を介して各サブ画素群に走査信号を入力する。したがって、本実施例において、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢ→ＢＢ→ＲＲ→ＧＧであり、かつ第１の画素モジュール及び第２の画素モジュールは１つの循環周期であり、第３の画素モジュール及び第４の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり…第５の画素モジュール及び第６の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、と、このように類推される。

【実施例3】

【0065】

本実施例は、液晶表示パネル及びその駆動方法、表示装置をさらに提供するものであり、実施例１の技術的手段の大部分を含み、相違点は、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路が、ＲＲ→ＧＧ→ＢＢ→ＲＲ→ＧＧ→ＢＢであることである。

【0066】

上記第２の画素モジュールにおいて、第１のデータ線Ｄ１は、順に、第１のサブ画素群の２つの第１のサブ画素１０１、第２のサブ画素群の２つの第２のサブ画素１０２、及び第３のサブ画素群の２つの第３のサブ画素１０３に接続される。上記第２の画素モジュールにおいて、１番目の第１のサブ画素１０１は、ｘ＋６行ｙ―１列目に位置し、他方の第１のサブ画素１０１は、ｘ＋７行ｙ―１列目に位置する。２つの第２のサブ画素１０２は、それぞれｘ＋８行ｙ列目とＸ＋９行ｙ列目に位置する。２つの第３のサブ画素１０３は、それぞれｘ＋１０行ｙ＋１列目とＸ＋１１行ｙ＋１列目に位置する。

【0067】

第２の走査周期において、第１の駆動ユニット１０は、まず、第３のサブ画素群に接続された走査線（例えば、走査線Ｇ７、Ｇ８）に走査信号を入力し、次に、上記第１のサブ画素群に接続された走査線（例えば、走査線Ｇ９、Ｇ１０）に走査信号を入力し、さらに、上記第２のサブ画素群に接続された走査線（例えば、走査線Ｇ１１、Ｇ１２）に走査信号を入力する。第１の駆動ユニットは、上記順序に従って、走査線を介して各サブ画素群に走査信号を入力する。したがって、本実施例において、第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢ→ＲＲ→ＧＧ→ＢＢであり、かつ第１の画素モジュール及び第２の画素モジュールは１つの循環周期であり、第３の画素モジュール及び第４の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、第５の画素モジュール及び第６の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、と、このように類推される。

【実施例4】

【0068】

本実施例は、液晶表示パネル及びその駆動方法、表示装置をさらに提供するものであり、実施例１の技術的手段の大部分を含み、相違点は、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路が、ＲＲ→ＧＧ→ＢＢ→ＲＲ→ＢＢ→ＧＧであることである。

【0069】

上記第２の画素モジュールにおいて、第１のデータ線Ｄ１は、順に、第１のサブ画素群の２つの第１のサブ画素１０１、第３のサブ画素群の２つの第３のサブ画素１０３、及び第２のサブ画素群の２つの第２のサブ画素１０２に接続される。上記第２の画素モジュールにおいて、１番目の第１のサブ画素１０１は、ｘ＋６行ｙ―１列目に位置し、他方の第１のサブ画素１０１は、ｘ＋７行ｙ―１列目に位置する。２つの第３のサブ画素１０３は、それぞれｘ＋８行ｙ列目とＸ＋９行ｙ列目に位置する。２つの第２のサブ画素１０２は、それぞれｘ＋１０行ｙ＋１列目とＸ＋１１行ｙ＋１列目に位置する。

【0070】

第２の走査周期において、第１の駆動ユニット１０は、まず、第３のサブ画素群に接続された走査線（例えば、走査線Ｇ７、Ｇ８）に走査信号を入力し、次に、上記第１のサブ画素群に接続された走査線（例えば、走査線Ｇ９、Ｇ１０）に走査信号を入力し、さらに、上記第２のサブ画素群に接続された走査線（例えば、走査線Ｇ１１、Ｇ１２）に走査信号を入力する。第１の駆動ユニットは、上記順序に従って、走査線を介して各サブ画素群に走査信号を入力する。したがって、本実施例において、第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢ→ＲＲ→ＢＢ→ＧＧであり、かつ第１の画素モジュール及び第２の画素モジュールは１つの循環周期であり、第３の画素モジュール及び第４の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、第５の画素モジュール及び第６の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、と、このように類推される。

【実施例5】

【0071】

本実施例は、液晶表示パネル及びその駆動方法、表示装置をさらに提供するものであり、実施例１の技術的手段の大部分を含み、相違点は、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路が、ＲＲ→ＧＧ→ＢＢ→ＢＢ→ＧＧ→ＲＲであることである。

【0072】

上記第２の画素モジュールにおいて、第１のデータ線Ｄ１は、順に、第３のサブ画素群の２つの第３のサブ画素１０３、第２のサブ画素群の２つの第２のサブ画素１０２、及び第１のサブ画素群の２つの第１のサブ画素１０１に接続される。上記第２の画素モジュールにおいて、１番目の第３のサブ画素１０３は、ｘ＋６行ｙ―１列目に位置し、他方の第３のサブ画素１０３は、ｘ＋７行ｙ―１列目に位置する。２つの第２のサブ画素１０２は、それぞれｘ＋８行ｙ列目とＸ＋９行ｙ列目に位置する。２つの第１のサブ画素１０１は、それぞれｘ＋１０行ｙ＋１列目とＸ＋１１行ｙ＋１列目に位置する。

【0073】

第２の走査周期において、第１の駆動ユニット１０は、まず、第３のサブ画素群に接続された走査線（例えば、走査線Ｇ７、Ｇ８）に走査信号を入力し、次に、上記第１のサブ画素群に接続された走査線（例えば、走査線Ｇ９、Ｇ１０）に走査信号を入力し、さらに、上記第２のサブ画素群に接続された走査線（例えば、走査線Ｇ１１、Ｇ１２）に走査信号を入力する。第１の駆動ユニットは、上記順序に従って、走査線を介して各サブ画素群に走査信号を入力する。したがって、本実施例において、第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢ→ＢＢ→ＧＧ→ＲＲであり、かつ第１の画素モジュール及び第２の画素モジュールは１つの循環周期であり、第３の画素モジュール及び第４の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、第５の画素モジュール及び第６の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、と、このように類推される。

【実施例6】

【0074】

本実施例は、液晶表示パネル及びその駆動方法、表示装置をさらに提供するものであり、実施例１の技術的手段の大部分を含み、相違点は、第１のデータ線Ｄ１の第１の画素モジュール及び第２の画素モジュールの充電経路が、ＲＲ→ＧＧ→ＢＢ→ＧＧ→ＢＢ→ＲＲであることである。

【0075】

上記第２の画素モジュールにおいて、第１のデータ線Ｄ１は、順に、第３のサブ画素群の２つの第２のサブ画素１０２、第２のサブ画素群の２つの第３のサブ画素１０３、及び第１のサブ画素群の２つの第１のサブ画素１０１に接続される。上記第２の画素モジュールにおいて、１番目の第２のサブ画素１０２は、ｘ＋６行ｙ―１列目に位置し、他方の第２のサブ画素１０２は、ｘ＋７行ｙ―１列目に位置する。２つの第３のサブ画素１０３は、それぞれｘ＋８行ｙ列目とＸ＋９行ｙ列目に位置する。２つの第１のサブ画素１０１は、それぞれｘ＋１０行ｙ＋１列目とＸ＋１１行ｙ＋１列目に位置する。

【0076】

第２の走査周期において、第１の駆動ユニット１０は、まず、第３のサブ画素群に接続された走査線（例えば、走査線Ｇ７、Ｇ８）に走査信号を入力し、次に、上記第１のサブ画素群に接続された走査線（例えば、走査線Ｇ９、Ｇ１０）に走査信号を入力し、さらに、上記第２のサブ画素群に接続された走査線（例えば、走査線Ｇ１１、Ｇ１２）に走査信号を入力する。第１の駆動ユニットは、上記順序に従って、走査線を介して各サブ画素群に走査信号を入力する。したがって、本実施例において、第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ→ＧＧ→ＢＢ→ＧＧ→ＢＢ→ＲＲであり、かつ第１の画素モジュール及び第２の画素モジュールは１つの循環周期であり、第３の画素モジュール及び第４の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、第５の画素モジュール及び第６の画素モジュールの充電経路は、第１の画素モジュール及び第２の画素モジュールの充電経路と同じであり、と、このように類推される。

【0077】

以上の実施例は例示的な説明にすぎず、他の実施形態において、第１の画素モジュール及び第２の画素モジュールの充電経路は、ＲＲ、ＧＧ、ＢＢの３つの画素の配列組み合わせであってもよく、かつ画素の配列原理は、上記実施例に開示された充電経路の画素の配列原理と同じであるため、ここでは説明を省略する。

【0078】

本実施例に係る液晶表示パネル及びその駆動方法、表示装置は、液晶表示パネルの画素構造において、１つの画素モジュールにおいて上下に隣接する２つのサブ画素の色が同じであり、２ｌｉｎｅ駆動を行う場合、隣接する２行が同じデータ信号を共有し、混色現象が発生せず、２ｌｉｎｅ駆動モードを完璧にサポートし、表示効果を向上させる。

【0079】

以上、本願の実施例に係る液晶表示パネル及びその駆動方法、表示装置について詳細に説明し、本明細書において具体例を用いて本願の原理及び実施形態を解説したが、以上の実施例の説明は、本願の技術的手段及びその主旨の理解を助けるためのものに過ぎない。当業者であれば、依然として、前述の各実施例に記載の技術的手段を修正するか、又はその技術的特徴の一部に同等置換を行うことができ、これらの修正又は置換によって、対応する技術的手段の本質を、本願の各実施例の技術的手段の範囲から逸脱させることができないことを理解すべきである。

【符号の説明】

【0080】

１００ 画素構造
１０１ 第１のサブ画素
１０２ 第２のサブ画素
１０３ 第３のサブ画素
１０ 第１の駆動ユニット
２０ 第２の駆動ユニット

【図1】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】