知財求人 - 知財ポータルサイト「IP Force」
特表2024-503259入出力デバイスによってアクセス可能なメモリのページの移行
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-25
(54)【発明の名称】入出力デバイスによってアクセス可能なメモリのページの移行
(51)【国際特許分類】
G06F 12/1009 20160101AFI20240118BHJP
G06F 12/06 20060101ALI20240118BHJP
【ＦＩ】
G06F12/1009
G06F12/06 522A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023538812
(86)(22)【出願日】2021-12-09
(85)【翻訳文提出日】2023-08-15
(86)【国際出願番号】 IB2021061534
(87)【国際公開番号】W WO2022144646
(87)【国際公開日】2022-07-07
(31)【優先権主張番号】17/136,989
(32)【優先日】2020-12-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＥＲＩＬＯＧ
(71)【出願人】
【識別番号】508301087
【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー
【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ
【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ
(74)【代理人】
【識別番号】100108833
【弁理士】
【氏名又は名称】早川 裕司
(74)【代理人】
【識別番号】100111615
【弁理士】
【氏名又は名称】佐野 良太
(74)【代理人】
【識別番号】100162156
【弁理士】
【氏名又は名称】村雨 圭介
(72)【発明者】
【氏名】フィリップ ン
(72)【発明者】
【氏名】ニッポン ラヴァル
【テーマコード（参考）】
5B160
5B205
【Ｆターム（参考）】
5B160AA06
5B160AA14
5B160AB29
5B160CA17
5B160KA02
5B160KA06
5B160MM03
5B205MM36
5B205MM42
5B205NN82
(57)【要約】
電子デバイスは、メモリと、入出力メモリ管理ユニット（ＩＯＭＭＵ）と、ソフトウェアエンティティを実行するプロセッサと、ページ移行エンジンと、を含む。ソフトウェアエンティティ及びページ移行エンジンは、メモリ内の少なくとも１つのＩＯデバイスによってアクセス可能なメモリのページを移行する準備を行うための動作を実行し、ソフトウェアエンティティ及びページ移行エンジンは、実行されている動作に基づいて、メモリのページに関するページテーブルエントリ内の移行状態情報を設定する。メモリのページを移行する準備を行うための動作が完了すると、ページ移行エンジンは、メモリ内のメモリのページを移行する。ＩＯＭＭＵは、ページテーブルエントリ内の移行状態情報を使用して、ＩＯＭＭＵの１つ以上の動作を制御する。
【選択図】図７
【選択図】図７
【特許請求の範囲】
【請求項1】
電子デバイスであって、メモリと、
入出力メモリ管理ユニット（ＩＯＭＭＵ）と、
ソフトウェアエンティティを実行するプロセッサと、
ページ移行エンジンと、を備え、
前記ソフトウェアエンティティ及び前記ページ移行エンジンは、少なくとも１つのＩＯデバイスによってアクセス可能なメモリのページを前記メモリ内で移行する準備を行うための動作を実行するように構成されており、前記ソフトウェアエンティティ及び前記ページ移行エンジンは、実行されている動作に基づいて、前記メモリのページに関するページテーブルエントリ内の移行状態情報を設定し、
前記ＩＯＭＭＵは、前記ページテーブルエントリ内の前記移行状態情報を使用して、前記ＩＯＭＭＵの１つ以上の動作を制御するように構成されている、
電子デバイス。
【請求項2】
前記ページテーブルエントリ内の前記移行状態情報を使用して前記ＩＯＭＭＵの前記１つ以上の動作を制御する場合に、前記ＩＯＭＭＵは、
前記ページテーブルエントリからの情報の使用と、
前記メモリのページのメモリアクセスと、
のうち少なくとも１つを制御する、
請求項１の電子デバイス。
【請求項3】
前記メモリのページに関する前記ページテーブルエントリ内の移行状態情報を設定する場合に、前記ソフトウェアエンティティ及び前記ページ移行エンジンは、
前記ソフトウェアエンティティ及び前記ページ移行エンジンによって、前記移行状態情報を値に設定するように構成されており、
前記値は、前記ＩＯＭＭＵによって読み取られると、
前記ページテーブルエントリからの情報のコピーを前記ＩＯＭＭＵ内のキャッシュに記憶しないことと、
前記ページテーブルエントリからの情報のコピーを、前記少なくとも１つのＩＯデバイス内のキャッシュに記憶されるように前記少なくとも１つのＩＯデバイスに提供しないことと、
によって、前記ページテーブルエントリからの情報の使用を前記ＩＯＭＭＵに制御させる、
請求項２の電子デバイス。
【請求項4】
前記メモリのページを移行する準備を行うための前記動作を実行する場合に、前記ソフトウェアエンティティ及び前記ページ移行エンジンは、
前記ソフトウェアエンティティによって、前記少なくとも１つのＩＯデバイス内のキャッシュ内の前記ページテーブルエントリからの情報の任意の既存のコピーを無効化することと、
前記ページ移行エンジンによって、前記ＩＯＭＭＵ内のキャッシュ内の前記ページテーブルエントリからの情報の任意の既存のコピーを無効化することと、
を行うように構成されている、
請求項３の電子デバイス。
【請求項5】
前記ページテーブルエントリからの情報のコピーを前記少なくとも１つのＩＯデバイスに提供しない場合に、前記ＩＯＭＭＵは、
前記少なくとも１つのＩＯデバイスからのアドレス変換サービス（ＡＴＳ）要求に応じて、前記ページテーブルエントリからの情報のコピーを前記少なくとも１つのＩＯデバイスに提供しないように構成されている、
請求項３の電子デバイス。
【請求項6】
前記メモリのページに関する前記ページテーブルエントリ内の移行状態情報を設定する場合に、前記ページ移行エンジンは、
前記移行状態情報を、第１の値であって、前記ＩＯＭＭＵによって読み取られると、前記メモリのページへの第１のタイプの新たに遭遇したメモリアクセスをストールするが、前記メモリのページへの前記第１のタイプ及び第２のタイプの既存のメモリアクセス並びに前記第２のタイプの新たに遭遇したメモリアクセスを進行させることを許可することによって、前記メモリのページのメモリアクセスの性能を前記ＩＯＭＭＵに制御させる、第１の値に設定するように構成されている、
請求項２の電子デバイス。
【請求項7】
前記メモリのページに関する前記ページテーブルエントリ内の移行状態情報を設定する場合に、前記ページ移行エンジンは、
前記移行状態情報を、第２の値であって、前記ＩＯＭＭＵによって読み取られると、前記メモリのページへの前記第１のタイプ及び前記第２のタイプの両方の新たに遭遇したメモリアクセスをストールするが、前記メモリのページへの前記第１のタイプ及び前記第２のタイプの既存のメモリアクセスを完了することを許可することによって、前記メモリのページのメモリアクセスの性能を前記ＩＯＭＭＵに制御させる、第２の値に設定するように構成されている、
請求項６の電子デバイス。
【請求項8】
前記メモリのページを移行する準備を行うための動作を実行する場合に、前記ページ移行エンジンは、
ストールされていない前記メモリのページへの前記第１のタイプ及び前記第２のタイプの任意のメモリアクセスが、前記メモリのページを移行する前に完了することを確実にするように構成されている、
請求項７の電子デバイス。
【請求項9】
前記ページ移行エンジンは、前記メモリのページを移行するための動作を実行するように構成されており、前記動作は、
前記メモリのページを前記メモリ内の第１の位置から第２の位置に移動させることと、
前記移動が完了した後に、
前記メモリのページを前記メモリ内の前記第２の位置に記憶されているものとして識別するように、前記ページテーブルエントリ内の情報を更新することと、
前記移行状態情報を、値であって、前記ＩＯＭＭＵによって読み取られると、前記ページテーブルエントリからの情報を通常どおり使用して、前記メモリのページのメモリアクセスを通常どおり実行することを前記ＩＯＭＭＵに再開させる、値に設定することと、を含む、
請求項２の電子デバイス。
【請求項10】
前記メモリは、２つ以上の異なるタイプのメモリを含み、それぞれのタイプのメモリは、異なるメモリ特性を有し、前記メモリのページをメモリ内の前記第１の位置から前記メモリ内の前記第２の位置に移動させることは、前記メモリのページを前記メモリのタイプのうち第１のタイプから前記メモリのタイプのうち第２のタイプに移動させることを含む、
請求項９の電子デバイス。
【請求項11】
前記ソフトウェアエンティティは、移行されていない他のメモリのページに関する他のページテーブルエントリ内の移行状態情報を、値であって、前記ＩＯＭＭＵによって読み取られると、前記ＩＯＭＭＵに、前記ページテーブルエントリからの情報を通常どおり使用させ、前記メモリのページのメモリアクセスを通常どおり実行させる、値に設定するように構成されている、請求項２の電子デバイス。
【請求項12】
前記ソフトウェアエンティティは、オペレーティングシステム又はハイパーバイザのうち何れかである、請求項１の電子デバイス。
【請求項13】
前記電子デバイスに結合される又は含まれる前記少なくとも１つのＩＯデバイスを備える、請求項１の電子デバイス。
【請求項14】
電子デバイス内のメモリ内のメモリのページを移行するための方法であって、前記メモリ内の少なくとも１つのＩＯデバイスによってアクセス可能なメモリのページを移行する準備を行うための動作を実行することであって、実行されている動作に基づいて、前記メモリのページに関するページテーブルエントリ内の移行状態情報を設定することを含む、ことと、
前記ページテーブルエントリ内の前記移行状態情報を使用して、前記電子デバイス内のＩＯＭＭＵの１つ以上の動作を制御することと、を含む、
方法。
【請求項15】
前記ページテーブルエントリ内の前記移行状態情報を使用して前記ＩＯＭＭＵの前記１つ以上の動作を制御することは、前記ページテーブルエントリからの情報の使用と、
前記メモリのページのメモリアクセスと、
のうち少なくとも１つを制御することを含む、
請求項１４の方法。
【請求項16】
前記メモリのページに関する前記ページテーブルエントリ内の移行状態情報を設定することは、前記移行状態情報を値に設定することを含み、
前記値は、前記ＩＯＭＭＵによって読み取られると、
前記ページテーブルエントリからの情報のコピーを前記ＩＯＭＭＵ内のキャッシュに記憶しないことと、
前記ページテーブルエントリからの情報のコピーを、前記少なくとも１つのＩＯデバイス内のキャッシュに記憶されるように前記少なくとも１つのＩＯデバイスに提供しないことと、
によって、前記ページテーブルエントリからの情報の使用を前記ＩＯＭＭＵに制御させる、
請求項１５の方法。
【請求項17】
前記メモリのページを移行する準備を行うことは、前記少なくとも１つのＩＯデバイス内のキャッシュ内の前記ページテーブルエントリからの情報の任意の既存のコピーを無効化することと、
前記ＩＯＭＭＵ内のキャッシュ内の前記ページテーブルエントリからの情報の任意の既存のコピーを無効化することと、を含む、
請求項１６の方法。
【請求項18】
前記ページテーブルエントリからの情報のコピーを前記少なくとも１つのＩＯデバイスに提供しないことは、前記少なくとも１つのＩＯデバイスからのアドレス変換サービス（ＡＴＳ）要求に応じて、前記ページテーブルエントリからの情報のコピーを前記少なくとも１つのＩＯデバイスに提供しないことを含む、
請求項１６の方法。
【請求項19】
前記メモリのページに関する前記ページテーブルエントリ内の移行状態情報を設定することは、前記移行状態情報を、第１の値であって、前記ＩＯＭＭＵによって読み取られると、前記メモリのページへの第１のタイプの新たに遭遇したメモリアクセスをストールするが、前記メモリのページへの前記第１のタイプ及び第２のタイプの既存のメモリアクセス並びに前記第２のタイプの新たに遭遇したメモリアクセスを進行させることを許可することによって、前記メモリのページのメモリアクセスの性能を前記ＩＯＭＭＵに制御させる、第１の値に設定することを含む、
請求項１５の方法。
【請求項20】
前記メモリのページに関する前記ページテーブルエントリ内の移行状態情報を設定することは、前記移行状態情報を、第２の値であって、前記ＩＯＭＭＵによって読み取られると、前記メモリのページへの前記第１のタイプ及び前記第２のタイプの両方の新たに遭遇したメモリアクセスをストールするが、前記メモリのページへの前記第１のタイプ及び前記第２のタイプの既存のメモリアクセスを完了することを許可することによって、前記メモリのページのメモリアクセスの性能を前記ＩＯＭＭＵに制御させる、第２の値に設定することを含む、
請求項１９の方法。
【請求項21】
前記メモリのページを移行する準備を行うことは、ストールされていない前記メモリのページへの前記第１のタイプ及び前記第２のタイプの任意のメモリアクセスが、前記メモリのページを移行する前に完了することを確実にすることを含む、
請求項２０の方法。
【請求項22】
前記メモリのページを移行するための動作を実行することを含み、前記動作は、
前記メモリのページを前記メモリ内の第１の位置から第２の位置に移動させることと、
前記移動が完了した後に、
前記メモリのページを前記メモリ内の前記第２の位置に記憶されているものとして識別するように、前記ページテーブルエントリ内の情報を更新することと、
前記移行状態情報を、値であって、前記ＩＯＭＭＵによって読み取られると、前記ページテーブルエントリからの情報を通常どおり使用して、前記メモリのページのメモリアクセスを通常どおり実行することを前記ＩＯＭＭＵに再開させる、値に設定することと、を含む、
請求項１５の方法。
【請求項23】
前記メモリは、２つ以上の異なるタイプのメモリを含み、それぞれのタイプのメモリは、異なるメモリ特性を有し、前記メモリのページをメモリ内の前記第１の位置から前記メモリ内の前記第２の位置に移動させることは、前記メモリのページを前記メモリのタイプのうち第１のタイプから前記メモリのタイプのうち第２のタイプに移動させることを含む、
請求項２２の方法。
【請求項24】
移行されていない他のメモリのページに関する他のページテーブルエントリ内の移行状態情報を、値であって、前記ＩＯＭＭＵによって読み取られると、前記ＩＯＭＭＵに、前記ページテーブルエントリからの情報を通常どおり使用させ、前記メモリのページのメモリアクセスを通常どおり実行させる、値に設定することを含む、請求項１５の方法。
【請求項25】
前記ソフトウェアエンティティは、オペレーティングシステム又はハイパーバイザのうち何れかである、請求項１４の方法。
【発明の詳細な説明】
【背景技術】
【0001】
（関連技術）
いくつかの電子デバイスは、データが記憶されるメモリと共に、計算、制御、メモリアクセス及び他の動作を実行するプロセッサ（例えば、中央演算処理装置等）を含む（ここで、「データ」は、プログラムコード命令、計算動作のための及び計算動作からの入力又は結果データ、定数値等の情報の総称として使用される）。そのような電子デバイスの多くは、ネットワークインターフェースデバイス、ディスクコントローラ等の入出力（ＩＯ）デバイスも含む。ＩＯデバイスは、様々な動作を実行するためにプロセッサ及びメモリと相互作用し得る。例えば、ネットワークインターフェースデバイスは、ネットワークを介して受信されたデータをメモリに記憶し、次いで、メモリに記憶されたデータが処理を待っていることをプロセッサにシグナリングし得る。
いくつかの電子デバイスは、データが記憶されるメモリと共に、計算、制御、メモリアクセス及び他の動作を実行するプロセッサ（例えば、中央演算処理装置等）を含む（ここで、「データ」は、プログラムコード命令、計算動作のための及び計算動作からの入力又は結果データ、定数値等の情報の総称として使用される）。そのような電子デバイスの多くは、ネットワークインターフェースデバイス、ディスクコントローラ等の入出力（ＩＯ）デバイスも含む。ＩＯデバイスは、様々な動作を実行するためにプロセッサ及びメモリと相互作用し得る。例えば、ネットワークインターフェースデバイスは、ネットワークを介して受信されたデータをメモリに記憶し、次いで、メモリに記憶されたデータが処理を待っていることをプロセッサにシグナリングし得る。
【0002】
場合によっては、電子デバイス内のメモリに記憶されたデータは、データへのアクセスが非効率的であるような方法でメモリに記憶され得る。例えば、メモリは、２つの異なるタイプのメモリの組み合わせを使用して実装される場合があり、メモリのタイプのうち一方は、より高速アクセスであるが、より高価なメモリのタイプあり、他方は、より低速アクセスであるが、より安価なメモリのタイプである。頻繁にアクセスされ、優先度が高く、及び／又は、タイムクリティカルなデータがより低速なタイプのメモリに記憶される場合、又は、その逆の場合、そのようなメモリにおいて非効率性が生じる可能性がある。別の例として、不均一メモリアクセス（non-uniform memory access、ＮＵＭＡ）電子デバイスのリモートソケット内のメモリの一部分等のメモリのリモート部分にデータが記憶されている場合に非効率性が生じる可能性がある。
【0003】
メモリ内のデータにアクセスする際の非効率性は、電子デバイスの全体的な性能に影響を与え得るため、いくつかの電子デバイスは、データがメモリ内のより適切な位置に記憶されるように、メモリ内のデータを動的に再配置又は「移行」するための移行機構を含む。例えば、メモリ内のデータは、メモリ管理及び移行の目的で、指定されたサイズ（例えば、４ＫｉＢ、２ＭｉＢ等）のデータの連続ブロック、又は、「メモリのページ」に編成され得る。移行機構は、メモリのページのアクセスを監視し、メモリのページのアクセスの指定されたパターン又は特性に基づいてメモリのページを選択的に移行することができる。例えば、上述した２つの異なるタイプのメモリを有する電子デバイスにおいて、より低速なタイプのメモリに記憶されたメモリのページが十分に頻繁にアクセスされている場合、移行機構は、メモリのページをより低速なタイプのメモリからより高速なタイプのメモリに移行することができる。いくつかの電子デバイスでは、移行機構は、メモリのページを自動的且つ自発的に移行させ、したがって、メモリのページは、メモリのページへのアクセス権を有するアクセスエンティティ（例えば、プロセッサ、ＩＯデバイス等）のそれぞれに移行に関する情報を通信することなく移行され得る。言い換えれば、移行機構は、アクセスエンティティのそれぞれが必ずしも移行の直接の知識を有することなく、移行の承認を与えることなく、及び／又は、移行に関係することなく、メモリのページを「ひそかに」移行する。
【0004】
いくつかの電子デバイスでは、いくつか又は全てのＩＯデバイスは、メモリのページを移行するためのサポートを提供しない。例えば、ＩＯデバイスは、メモリのページが移行される場合にメモリのページが一時的に利用不可能になることが分かった場合に発生し得るフォールト（例えば、ページフォールト等）を処理するためのソフトウェア及び／又はハードウェアサポートを含まない、より古い又はより単純なＩＯデバイスである可能性がある。そのようなＩＯデバイスにとってアクセス可能なメモリのページが移行されることになり、ＩＯデバイスが移行中にメモリのページ又はメモリのページに関連付けられた情報（例えば、アドレス変換情報等）へのアクセスを試みると、ＩＯデバイス及び／又は電子デバイス（例えば、プロセッサ等）内の他の機能ブロック及びデバイスは、クラッシュするか、エラーを経験するか、又は、予期せぬ若しくは望ましくない方法で動作する可能性がある。
【図面の簡単な説明】
【0005】
【図1】いくつかの実施形態による、電子デバイスを示すブロック図である。
【図2】いくつかの実施形態による、オペレーティングシステム並びに電子デバイス内の機能ブロック及びデバイスを示すブロック図である。
【図3】いくつかの実施形態による、ハイパーバイザ並びに電子デバイス内の機能ブロック及びデバイスを示すブロック図である。
【図4】いくつかの実施形態による、ページテーブルを示すブロック図である。
【図5】いくつかの実施形態による、ページテーブルエントリ内のメタデータを示すブロック図である。
【図6】いくつかの実施形態による、移行状態を示す状態図である。
【図7】いくつかの実施形態による、メモリのページを移行するためのプロセスを示すフロー図である。
【発明を実施するための形態】
【0006】
図面及び記載を通して、同様の符号は、同じ図面要素を指す。
【0007】
以下の記載は、任意の当業者が記載の実施形態を生成及び使用することを可能にするために提示され、特定の用途及びその要件のコンテキストにおいて提供される。記載の実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書に記載の一般原理は、他の実施形態及び用途に適用され得る。これにより、記載の実施形態は、示される実施形態に限定されず、本明細書に記載の原理及び特徴と一致する最も広い範囲が与えられるべきである。
【0008】
（用語）
以下の記載では、実施形態を記載するために様々な用語が使用される。以下は、用語のうち１つの簡略化された一般的な説明である。この用語が明確さ及び簡潔さのために本明細書に記載されない重要な更なる態様を有する場合があり、したがって、説明がこの用語を限定しようとするものではないことに留意されたい。
以下の記載では、実施形態を記載するために様々な用語が使用される。以下は、用語のうち１つの簡略化された一般的な説明である。この用語が明確さ及び簡潔さのために本明細書に記載されない重要な更なる態様を有する場合があり、したがって、説明がこの用語を限定しようとするものではないことに留意されたい。
【0009】
機能ブロック：機能ブロックは、集積回路構成、ディスクリート回路構成等の一組の相互に関連する回路構成を指す。回路構成は、回路構成内の回路要素が少なくとも１つの特性を共有することに「相互に関連している」。例えば、回路は、特定の集積回路チップ、基板、回路基板、又は、その一部分に含まれ、その上に製造され、あるいはさもなければ、結合されてもよく、特定の動作（例えば、計算動作、制御動作、記憶動作等）の実行に関与してもよく、共通制御要素及び／又は共通クロックによって制御される等してもよい。機能ブロックの回路は、単一の回路要素（例えば、単一の集積回路論理ゲート又はディスクリート回路要素）から数百万又は数十億個の回路要素（例えば、集積回路メモリ）までの任意の数の回路要素を有することができる。幾つかの実施形態では、機能ブロックは、プログラムコードを実行することなく動作を実行する回路を使用して「ハードウェアでの」動作を実行する。
【0010】
データ：データは、メモリに記憶され、並びに／又は、計算、制御及び／若しくは他の動作で使用され得る情報を示す総称である。データは、実際のデータ（例えば、計算又は制御動作の結果、処理回路の出力、計算又は制御動作のための入力、変数値、センサ値等）、ファイル、プログラムコード命令、制御値、及び／又は、他の情報等の情報を含む。データは、メモリへのデータのロード、移行等の動作のための上述したタイプの情報のうちの１つ以上を含む論理ブロック（例えば、メモリの４ＫｉＢ又は２ＭｉＢページ等）に編成され得る。
【0011】
アクセス：メモリ（例えば、メインメモリ、キャッシュメモリ等）に記憶されたデータとの相互作用に適用されるようなアクセス、すなわち「メモリアクセス」は、データ並びに対応するメタデータ及び／若しくは制御値のために、それらに対して、それらを使用して、及び／又は、それらと共に実行され得る、全ての形態の相互作用を示す。例えば、アクセスとしては、メモリからのデータの読み出し若しくはロード、メモリへのデータの書き込み若しくは記憶、メモリ内のデータの無効化若しくは削除、メモリ内のデータに対するメタデータの読み出し若しくは書き込み、ステータスの変更、コヒーレンシ状態、又は、メモリ内のデータに対する許可等が挙げられ得る。特定のタイプのメモリアクセスが、所定の機能ブロック又はデバイスに対して許容／許可されている場合、データはその所定の機能ブロック又はデバイスにとって「アクセス可能」である。
【0012】
（仮想メモリ）
説明される実施形態では、電子デバイスは、電子デバイス内で実行されるソフトウェアエンティティ（例えば、アプリケーションプログラム、オペレーティングシステム、デバイスドライバ、仮想マシン等）によって、又は、入出力（ＩＯ）デバイス（例えば、ネットワークインターフェースデバイス、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｆａｃｅ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）バスデバイス、ディスクコントローラ等）によってデータアクセスを処理するための仮想メモリ技術を使用する。一般に、データがソフトウェアエンティティ又はＩＯデバイスによって最初にアクセスされる場合、データを含む所定のサイズ（例えば、４ＫｉＢ、２ＭｉＢ等）のメモリのブロック又はページが、大容量記憶装置（例えば、ディスクドライブ又は不揮発性半導体メモリ）から電子デバイス内のメモリ（例えば、メインメモリ）内の利用可能な物理位置にコピーされるか、又は、メモリのページがメモリ内に新たに（例えば、計算又は他の動作の結果等を記憶するために）生成される。ソフトウェアエンティティ及びＩＯデバイスがメモリ内のページの物理位置を追跡する必要がないように、電子デバイスが、ソフトウェアエンティティ又はＩＯデバイスのページの物理位置を追跡する。ソフトウェアエンティティ及びＩＯデバイスは、メモリ内のデータの物理位置（又は物理アドレス）に基づくアドレスを使用してメモリにアクセスする代わりに、対応するソフトウェアエンティティ又はＩＯデバイスに固有のローカルアドレス空間である仮想アドレス空間内の「仮想」アドレスを使用してメモリにアクセスする。ソフトウェアエンティティ又はＩＯデバイスの観点から、仮想アドレスは、データがメモリ内に記憶されている実際の物理位置を示し、メモリアクセスは、それに応じて仮想アドレスを使用してソフトウェアエンティティ及びＩＯデバイスによって行われる。しかしながら、仮想アドレスは、データがメモリ内のページに記憶される物理位置の物理アドレスに直接マッピングされない場合がある。ページの物理位置を追跡することの一部として、電子デバイスは、メモリアクセス要求においてソフトウェアエンティティ及びＩＯデバイスによって使用される仮想アドレスを、データが実際に位置する物理アドレスに変換する。次いで、電子デバイスは、物理アドレスを使用して、ソフトウェアエンティティ及びＩＯデバイスのためのメモリアクセスを実行する。
説明される実施形態では、電子デバイスは、電子デバイス内で実行されるソフトウェアエンティティ（例えば、アプリケーションプログラム、オペレーティングシステム、デバイスドライバ、仮想マシン等）によって、又は、入出力（ＩＯ）デバイス（例えば、ネットワークインターフェースデバイス、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｆａｃｅ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）バスデバイス、ディスクコントローラ等）によってデータアクセスを処理するための仮想メモリ技術を使用する。一般に、データがソフトウェアエンティティ又はＩＯデバイスによって最初にアクセスされる場合、データを含む所定のサイズ（例えば、４ＫｉＢ、２ＭｉＢ等）のメモリのブロック又はページが、大容量記憶装置（例えば、ディスクドライブ又は不揮発性半導体メモリ）から電子デバイス内のメモリ（例えば、メインメモリ）内の利用可能な物理位置にコピーされるか、又は、メモリのページがメモリ内に新たに（例えば、計算又は他の動作の結果等を記憶するために）生成される。ソフトウェアエンティティ及びＩＯデバイスがメモリ内のページの物理位置を追跡する必要がないように、電子デバイスが、ソフトウェアエンティティ又はＩＯデバイスのページの物理位置を追跡する。ソフトウェアエンティティ及びＩＯデバイスは、メモリ内のデータの物理位置（又は物理アドレス）に基づくアドレスを使用してメモリにアクセスする代わりに、対応するソフトウェアエンティティ又はＩＯデバイスに固有のローカルアドレス空間である仮想アドレス空間内の「仮想」アドレスを使用してメモリにアクセスする。ソフトウェアエンティティ又はＩＯデバイスの観点から、仮想アドレスは、データがメモリ内に記憶されている実際の物理位置を示し、メモリアクセスは、それに応じて仮想アドレスを使用してソフトウェアエンティティ及びＩＯデバイスによって行われる。しかしながら、仮想アドレスは、データがメモリ内のページに記憶される物理位置の物理アドレスに直接マッピングされない場合がある。ページの物理位置を追跡することの一部として、電子デバイスは、メモリアクセス要求においてソフトウェアエンティティ及びＩＯデバイスによって使用される仮想アドレスを、データが実際に位置する物理アドレスに変換する。次いで、電子デバイスは、物理アドレスを使用して、ソフトウェアエンティティ及びＩＯデバイスのためのメモリアクセスを実行する。
【0013】
上述した仮想アドレスから物理アドレスへの変換を可能にするために、電子デバイスはページテーブルを含む。ページテーブルは、エントリ又は「ページテーブルエントリ」を含む電子デバイスのメモリに記憶されたレコードであり、仮想アドレスから物理アドレスへの変換情報及びメモリに記憶されたデータのページに関する他の情報を有する。言い換えれば、ページテーブルは、メモリ内に存在するデータのページごとに、仮想アドレスと対応する物理アドレスとのマッピングを含む。所定の仮想アドレスでメモリにアクセスする要求をソフトウェアエンティティ又はＩＯデバイスから受信すると、電子デバイスは、ページテーブルウォークを実行することによってページテーブルから対応する物理アドレス情報を取得し、ページテーブルウォーク中に、仮想アドレスに関連付けられた物理アドレスを提供するページテーブルエントリについてページテーブルが検索される。例えば、所定の仮想アドレスにおいてメモリにアクセスする要求をオペレーティングシステムから受信すると、電子デバイス内の中央演算処理装置（central processing unit、ＣＰＵ）コア内のメモリ管理ユニット（memory management unit、ＭＭＵ）は、ページテーブルウォークを実行してページテーブルから対応する物理アドレス情報を取得し、物理アドレス情報を使用してメモリアクセスを処理し得る。別の例として、所定の仮想アドレスでメモリにアクセスする要求をＩＯデバイスから受信すると、電子デバイス内の入出力メモリ管理ユニット（input-output memory management unit、ＩＯＭＭＵ）は、ページテーブルウォークを実行してページテーブルから対応する物理アドレス情報を取得し、物理アドレス情報を使用してメモリアクセスを処理し得る。
【0014】
上述したページテーブルウォークは比較的低速であるため、ページテーブルウォークの実行を回避することが望ましい。したがって、電子デバイスは、ページテーブルウォーク中に取得されたアドレス変換情報（すなわち、ページテーブルエントリに基づく情報）の限られた数のコピーを記憶するために使用されるローカルキャッシュであるトランスレーションルックアサイドバッファ（translation lookaside buffer、ＴＬＢ）を含む。例えば、ＣＰＵは、ソフトウェアエンティティのためのメモリアクセスに使用されるページテーブルエントリに基づく情報のコピー（又はページテーブルエントリ自体のコピー）をローカルに記憶するために使用されるＴＬＢを含み得る。別の例として、ＩＯＭＭＵは、ＩＯデバイスのためのメモリアクセスに使用されるページテーブルエントリに基づく情報のコピー（又はページテーブルエントリ自体のコピー）をローカルに記憶するために使用されるＴＬＢを含み得る。動作中、ＣＰＵコア又はＩＯＭＭＵは、まず、仮想アドレスから物理アドレスへの変換を実行するために、対応するＴＬＢからキャッシュされたページテーブルエントリを取得しようと試みる。対応するページテーブルエントリのコピーがＴＬＢに存在しない場合（すなわち、「ミス」が発生した場合）、ＣＰＵコア又はＩＯＭＭＵは、所望のページテーブルエントリを取得するためにページテーブルウォークを実行する。次いで、ＣＰＵコア又はＩＯＭＭＵは、取得されたページテーブルエントリのコピーを、後で使用するためにそれぞれのＴＬＢにキャッシュし得る。
【0015】
いくつかの実施形態では、ＩＯＭＭＵ及びＩＯデバイスは、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）アドレス変換サービス（Address Translation Services、ＡＴＳ）等のアドレス変換のための通信プロトコルをサポートする。ＡＴＳの場合、入出力（ＩＯ）デバイスは、それぞれのＩＯデバイスがページテーブルエントリに基づいたコピー情報（又はページテーブルエントリ自体）を記憶するために使用する対応のローカルキャッシュ又は「アドレス変換キャッシュ」（address translation cache、ＡＴＣ）を含み得る。一般に、ＩＯデバイスがページテーブルエントリに基づく情報のローカルコピー（又は、より単純には、ページテーブルエントリ全体のコピー）を望む場合、ＩＯデバイスは、ＩＯＭＭＵからページテーブルエントリに基づく情報を要求する。ＩＯＭＭＵは、ＩＯデバイスが情報を有することを許可されていることを確認し、次いで、ページテーブルエントリに基づく情報をＩＯデバイスに提供する。ＩＯデバイスは、次に、ページテーブルエントリに基づく情報を、後で使用するためにＡＴＣに記憶する。したがって、ＡＴＣを使用すると、ＩＯデバイスは、ＩＯＭＭＵからのページテーブルエントリに基づいて情報を繰り返し要求する必要を回避することができる。
【0016】
（メモリのページの移行）
説明される実施形態では、メモリのページはメモリ内で移行され得る。移行のために、メモリのページはメモリ内で物理的に移動され、その結果、ページは、メモリ内の第１の位置からメモリ内の第２の位置に再配置される。例えば、メモリのページがメモリの８ＫｉＢページであり、最初にアドレスＡ～Ａ＋８ＫｉＢ－１に位置している場合、そのページはアドレスＢ～Ｂ＋８ＫｉＢ－１に移行され得る。いくつかの実施形態では、メモリのページは、メモリのページ及び／又はメモリ自体により適したメモリ内の位置にメモリのページを再配置するために移行される。例えば、頻繁にアクセスされる又はより優先度の高いメモリのページは、より遅いアクセス速度を有する第１のタイプのメモリから、より速いアクセス速度を有する第２のタイプのメモリに移行され得るか、又は、その逆であり得る。別の例として、メモリのページは、メモリ内のメモリ回路の消耗を回避するためにメモリ内で移行され得る。更に別の例として、メモリのページは、アクセスされているメモリの他のページのより近くにメモリのページを配置するために、メモリ内で移行され得る。更に別の例として、いくつかの実施形態では、メモリは、不均一メモリアクセス（ＮＵＭＡ）用に構成されており、メモリの複数の部分のそれぞれがそれぞれの処理ノードの近くに配置されており、メモリのページは、ノード内のメモリの部分間で移行され得る。
説明される実施形態では、メモリのページはメモリ内で移行され得る。移行のために、メモリのページはメモリ内で物理的に移動され、その結果、ページは、メモリ内の第１の位置からメモリ内の第２の位置に再配置される。例えば、メモリのページがメモリの８ＫｉＢページであり、最初にアドレスＡ～Ａ＋８ＫｉＢ－１に位置している場合、そのページはアドレスＢ～Ｂ＋８ＫｉＢ－１に移行され得る。いくつかの実施形態では、メモリのページは、メモリのページ及び／又はメモリ自体により適したメモリ内の位置にメモリのページを再配置するために移行される。例えば、頻繁にアクセスされる又はより優先度の高いメモリのページは、より遅いアクセス速度を有する第１のタイプのメモリから、より速いアクセス速度を有する第２のタイプのメモリに移行され得るか、又は、その逆であり得る。別の例として、メモリのページは、メモリ内のメモリ回路の消耗を回避するためにメモリ内で移行され得る。更に別の例として、メモリのページは、アクセスされているメモリの他のページのより近くにメモリのページを配置するために、メモリ内で移行され得る。更に別の例として、いくつかの実施形態では、メモリは、不均一メモリアクセス（ＮＵＭＡ）用に構成されており、メモリの複数の部分のそれぞれがそれぞれの処理ノードの近くに配置されており、メモリのページは、ノード内のメモリの部分間で移行され得る。
【0017】
いくつかの実施形態では、メモリのページを移行する決定は、メモリのページが移行される条件を識別する１つ以上の移行規則（すなわち、ガイドライン、規格、閾値等）に基づいて、電子デバイス内のソフトウェアエンティティ及び／又は機能ブロック若しくはデバイスによって行われる。例えば、電子デバイス内のプロセッサによって実行されるオペレーティングシステム又はハイパーバイザは、メモリのページに対して行われるアクセスの頻度又はタイプに基づいて、メモリのページが移行されるべきであることを決定し得る。別の例として、プロセッサ内のメモリ管理ユニット機能ブロックは、メモリのページを求めるメモリアクセス要求において識別された優先度に基づいて、メモリのページがより遅いアクセスメモリからより速いアクセスメモリに移行されるべきであることを決定し得る。
【0018】
プロセッサは、メモリ内のメモリのページを移行させること、すなわち、メモリ内のメモリのページの個々のバイトを物理的に移動させることが可能であるが、プロセッサを使用して移行を実行することは、他の動作（例えば、計算動作、他のタイプのメモリアクセス等）のためによりよく使用されるプロセッサリソースを消費する可能性がある。したがって、いくつかの実施形態では、メモリのページの移行は、プロセッサからページ移行エンジン機能ブロック又はデバイス（メモリ内のメモリのページを物理的に移動させるための動作を実行するダイレクトメモリアクセス（direct memory access、ＤＭＡ）機能ブロックを含み得る）にオフロードされる。ページ移行エンジンは、メモリのページの識別及びメモリ内の宛先位置が与えられると、メモリのページの移行を実行することができ、実行するように最適化され得る。
【0019】
（概要）
説明される実施形態では、電子デバイスと、プロセッサ及び１つ以上の入出力（ＩＯ）デバイス（ＩＯデバイスとしては、ネットワークインターフェース、ディスクコントローラ、グラフィックス処理ユニット等の機能ブロック又は実際のデバイスが挙げられ得る）と、を含む。また、電子デバイスは、プロセッサ及び／又はＩＯデバイスによる使用のためのデータの記憶に使用されるメモリを含む。電子デバイスは、メモリに記憶されたデータをコピー、移動及び他の方法で処理するための動作を実行する少なくとも１つのページ移行エンジン機能ブロックを更に含む。これらの動作の一部として、ページ移行エンジンは、メモリのページ（例えば、メモリの４ＫｉＢページ）の移行に関連付けられた動作を実行し、これは、移行規則に従ってメモリ内でメモリのページを再配置することを伴う。また、電子デバイスは、ＩＯデバイスによるメモリアクセスを管理する入出力メモリ管理ユニット（ＩＯＭＭＵ）を含む。説明される実施形態では、ＩＯＭＭＵは、ＩＯデバイスにとってアクセス可能であり、移行される又は移行されているメモリのページのＩＯデバイスアクセスを制御するための動作、及び、そのようなメモリのページに関するページテーブルエントリからの情報の使用を制御するための動作を実行する。ＩＯＭＭＵによって実行される動作は、ＩＯデバイスが移行されていたメモリのページにアクセスした（又はメモリの欠落ページに遭遇した）場合、及び／又は、そのようなメモリのページに関するページテーブルエントリからの誤った情報を使用した場合に起こり得るエラー又はフォールトを、ＩＯデバイス（より一般的には電子デバイス）が経験しないことを保証することを対象とする。
説明される実施形態では、電子デバイスと、プロセッサ及び１つ以上の入出力（ＩＯ）デバイス（ＩＯデバイスとしては、ネットワークインターフェース、ディスクコントローラ、グラフィックス処理ユニット等の機能ブロック又は実際のデバイスが挙げられ得る）と、を含む。また、電子デバイスは、プロセッサ及び／又はＩＯデバイスによる使用のためのデータの記憶に使用されるメモリを含む。電子デバイスは、メモリに記憶されたデータをコピー、移動及び他の方法で処理するための動作を実行する少なくとも１つのページ移行エンジン機能ブロックを更に含む。これらの動作の一部として、ページ移行エンジンは、メモリのページ（例えば、メモリの４ＫｉＢページ）の移行に関連付けられた動作を実行し、これは、移行規則に従ってメモリ内でメモリのページを再配置することを伴う。また、電子デバイスは、ＩＯデバイスによるメモリアクセスを管理する入出力メモリ管理ユニット（ＩＯＭＭＵ）を含む。説明される実施形態では、ＩＯＭＭＵは、ＩＯデバイスにとってアクセス可能であり、移行される又は移行されているメモリのページのＩＯデバイスアクセスを制御するための動作、及び、そのようなメモリのページに関するページテーブルエントリからの情報の使用を制御するための動作を実行する。ＩＯＭＭＵによって実行される動作は、ＩＯデバイスが移行されていたメモリのページにアクセスした（又はメモリの欠落ページに遭遇した）場合、及び／又は、そのようなメモリのページに関するページテーブルエントリからの誤った情報を使用した場合に起こり得るエラー又はフォールトを、ＩＯデバイス（より一般的には電子デバイス）が経験しないことを保証することを対象とする。
【0020】
説明される実施形態では、ページテーブルは、移行されているメモリのページ及びそれぞれのページテーブルエントリのアクセスを制御することを支援するために使用される移行情報をページテーブルエントリ内に含む。ページテーブルエントリは、上述した変換情報及びメタデータと共に、移行状態情報を含む。移行状態情報は、ページテーブルエントリに関連付けられたメモリのページを移行するための準備が行われているか、又は、メモリのページが移行されているか（いないか）の指標を含む。例えば、いくつかの実施形態では、移行状態情報は２ビットを含み、２ビットのそれぞれの可能な組み合わせは、移行状態のセットの中から対応する移行状態を識別する。００によって識別される第１の、すなわち「非移行」移行状態では、メモリのページは移行されていない。０１及び１０によってそれぞれ識別される第２及び第３の移行状態では、メモリのページを移行するための対応する準備が行われている。１１によって識別される第４の移行状態では、メモリのページを移行するための最終準備が行われているか、又は、メモリのページが移行中である（すなわち、実際にメモリ内で再配置されている）。
【0021】
いくつかの実施形態では、プロセッサは、ページ移行エンジンと組み合わせて、移行のためにメモリのページを準備し、メモリのページの移行を処理するための動作のうち少なくともいくつかを実行するソフトウェアエンティティを実行する。例えば、ソフトウェアエンティティは、ハイパーバイザ、オペレーティングシステム、アプリケーションプログラム等であるか又はそれらを含み得る。メモリのページを移行するための準備を行うためにソフトウェアエンティティ及び／又はページ移行エンジンによって実行される動作の中には、メモリのページの移行状態情報を設定することがある。例えば、電子デバイス内の機能ブロック及びデバイスが上述した移行状態のそれぞれを経て進行すると、ソフトウェアエンティティ又はページ移行エンジンは、それに応じて移行状態情報を設定し得る。ソフトウェアエンティティ及び／又はページ移行エンジンによって実行される別の動作は、ＩＯＭＭＵ又はＩＯデバイス内のキャッシュに記憶されたページを移行するためにページテーブルエントリに既存する情報のコピーを無効化することである。ページ移行エンジンによって実行される更なる動作は、メモリのページを移行した後に、メモリのページに関するページテーブルエントリを更新して、メモリのページのためのメモリ内の新しい位置を識別し、ページテーブルエントリ内の移行状態情報を、非移行状態を示すように設定することである。
【0022】
いくつかの実施形態では、ＩＯＭＭＵは、ページテーブルエントリ内の移行状態情報に基づいて、メモリのページ及びページテーブルエントリに対するアクセス制限を実施する。例えば、移行状態情報が、メモリのページを移行するための準備が行われていること、又は、メモリのページが移行されていることを示す場合、ＩＯＭＭＵは、ＩＯＭＭＵ自体及びＩＯデバイスがローカルキャッシュ内のページテーブルエントリからの情報のコピーを記憶又は使用することを防止し得る。別の例として、ページテーブルエントリ内の移行情報が、メモリのページが移行のために準備されている又は移行されていることを示す場合、ＩＯＭＭＵは、メモリのページのアクセスがそれに応じて処理されることを保証し得る。すなわち、ＩＯＭＭＵは、メモリのページが移行される前にメモリのページの既存のメモリアクセスが完了され、メモリのページが移行された後まで、メモリのページの新たに遭遇したメモリアクセスがストールされる（すなわち、保持される、バッファリングされる等）ことを保証し得る。対照的に、ページテーブルエントリ内の移行情報が、メモリのページが非移行移行状態にある（したがって移行されていない）ことを示す場合、ＩＯＭＭＵは、メモリのページ及びページテーブルエントリの通常アクセスを許容し得る。
【0023】
いくつかの実施形態では、ＩＯデバイスのいくつか又は全ては、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）アドレス変換サービス等のアドレス変換サービス（ＡＴＳ）をサポートし、アドレス変換サービスは、ＩＯデバイスが、ＩＯＭＭＵから、ＩＯデバイス内のローカルキャッシュ又は「アドレス変換キャッシュ（ＡＴＣ）」内のエントリにローカルにキャッシュされるページテーブルエントリからの情報を要求し得る規格である。ページテーブルエントリからの情報のコピーがＩＯデバイス内のキャッシュに記憶されることを防止するための上述の動作の一部として、ＩＯＭＭＵは、移行される又は移行されているメモリのページに関連付けられたページテーブルエントリからの情報に対するＡＴＳ要求を拒絶／拒否し得る。例えば、いくつかの実施形態では、ＩＯＭＭＵは、メモリのページが存在しないことを要求側ＩＯデバイスに通知することによってＡＴＳ要求に応答し、これにより、ＩＯデバイスは、メモリのページをＩＯページテーブル内に存在させるための動作に進む。別の例として、ＩＯＭＭＵは、変換されていないアドレスがメモリのページにアクセスするために使用されるべきであり、したがって、ＩＯデバイスにＩＯページテーブルエントリからの情報が提供されないことを、要求側ＩＯデバイスに通知し得る。
【0024】
上述した動作は、ＩＯデバイスにとってアクセス可能であり、移行の準備をしている又は移行しているメモリのページに対して実行されるが、他のタイプのメモリのページは、移行時に異なるように処理され得る。例えば、いくつかの実施形態では、ＩＯデバイスにとってアクセス可能ではないが、代わりにプロセッサにとってのみアクセス可能であるメモリのページは、それぞれのページテーブルエントリ内でそのページを「存在しない」とマークし、プロセッサ内のキャッシュ（すなわち、トランスレーションルックアサイドバッファ）内のそのようなメモリのページに関するページテーブル情報の任意のコピーを無効化することによって移行され得る。この場合、プロセッサは、（例えば、ページフォールト等を介して）欠落ページを処理するための機構を含む。加えて、移行の準備をしていない又は移行していないメモリのページ、及び、それらの対応のページテーブルエントリは、ＩＯデバイスにとってアクセス可能である場合であっても、メモリアクセス順序付け規則等が考慮されるが、通常どおりアクセスされ得る。
【0025】
ＩＯデバイスにとってアクセス可能なメモリのページの移行を処理することによって、説明される実施形態は、それ自体がメモリのページの移行を適切に処理しない可能性があるＩＯデバイスが存在するにもかかわらず、メモリのそのようなページがメモリ内でより自由に移行されることを可能にする。これらのメモリのページを移行することは、メモリのページがメモリ内の望ましい位置にあることを保証するのに役立ち得る。これは、メモリの動作を改善することができ、ひいては、メモリ内のメモリのページを使用するプロセッサ及びＩＯデバイスの動作を改善する。
【0026】
（電子デバイス）
図１は、いくつかの実施形態による、電子デバイス１００を示すブロック図である。図１に見られるように、電子デバイス１００は、プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、入出力（ＩＯ）デバイス１０８～１１０、入出力（ＩＯ）ハブ１１２及びページ移行エンジン１１４を含む。プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、ＩＯデバイス１０８～１１０、ＩＯハブ１１２及びページ移行エンジン１１４の全ては、「ハードウェア」に、すなわち、対応する集積回路、ディスクリート回路及び／又はデバイスを使用して実装される。例えば、いくつかの実施形態では、プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、ＩＯデバイス１０８～１１０、ＩＯハブ１１２及びページ移行エンジン１１４は、１つ以上の半導体チップ上の集積回路に実装されるか、ディスクリート回路及び／又はデバイスと組み合わせた１つ以上の半導体チップ上の集積回路の組み合わせで実装されるか、又は、ディスクリート回路及び／又はデバイスに実装される。図１において、電子デバイス１００は、様々な図要素がより容易に区別されることを可能にするために部分的に陰影が付けられている。
図１は、いくつかの実施形態による、電子デバイス１００を示すブロック図である。図１に見られるように、電子デバイス１００は、プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、入出力（ＩＯ）デバイス１０８～１１０、入出力（ＩＯ）ハブ１１２及びページ移行エンジン１１４を含む。プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、ＩＯデバイス１０８～１１０、ＩＯハブ１１２及びページ移行エンジン１１４の全ては、「ハードウェア」に、すなわち、対応する集積回路、ディスクリート回路及び／又はデバイスを使用して実装される。例えば、いくつかの実施形態では、プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、ＩＯデバイス１０８～１１０、ＩＯハブ１１２及びページ移行エンジン１１４は、１つ以上の半導体チップ上の集積回路に実装されるか、ディスクリート回路及び／又はデバイスと組み合わせた１つ以上の半導体チップ上の集積回路の組み合わせで実装されるか、又は、ディスクリート回路及び／又はデバイスに実装される。図１において、電子デバイス１００は、様々な図要素がより容易に区別されることを可能にするために部分的に陰影が付けられている。
【0027】
プロセッサ１０２は、電子デバイス１００における計算、メモリアクセス、制御、及び／又は、他の動作を実行する機能ブロックである。プロセッサ１０２はコア１１６～１１８を含み、そのそれぞれは、１つ以上の中央演算処理装置（ＣＰＵ）コア、グラフィックス処理ユニット（graphics processing unit、ＧＰＵ）コア、埋め込みプロセッサ、特定用途向け集積回路（application specific integrated circuit、ＡＳＩＣ）及び／又は他の計算機能ブロックを含む。
【0028】
プロセッサ１０２は、様々な動作を実行するためにコア１１６～１１８によって使用され得るデータのコピーを記憶するために使用される機能ブロックである、キャッシュメモリ、すなわち「キャッシュ」を含む。図１に見られるように、プロセッサ１０２内のキャッシュは、コア１１６～１１８内にそれぞれ１次（Ｌ１）キャッシュ１２０～１２２（Ｌ１ １２０及びＬ１ １２２）を含む。Ｌ１キャッシュ１２０～１２２のそれぞれは、データを記憶するためのメモリ回路及びメモリ回路に記憶されたデータのアクセスを処理するための制御回路を含む。また、プロセッサ１０２は、共有２次（Ｌ２）キャッシュ１２４及び３次（Ｌ３）キャッシュ１２６を含み、これらはそれぞれ、データを記憶するためのメモリ回路及びメモリ回路に記憶されたデータのアクセスを処理するための制御回路を含む。
【0029】
プロセッサ１０２は、電子デバイス１００においてセキュリティ関連動作を実行するために使用される機能ブロックであるプラットフォームセキュリティプロセッサ（platform security processor、ＰＳＰ）１２８を含む。例えば、いくつかの実施形態では、ＰＳＰ１２８は、ＣＰＵコア、ＡＳＩＣ及び／又はマイクロコントローラを含む。ＰＳＰ１２８は、プロセッサ１０２及び／又はプロセッサ１０２によって実行されるソフトウェアエンティティ内の他の機能ブロック及びデバイスの指定された悪意のある又は誤った挙動に対して安全であるように設計された回路を含む。したがって、ＰＳＰ１２８は、そのような挙動の影響を受けやすい他の機能ブロック、デバイス及び／又はソフトウェアエンティティの動作を安全にするために使用され得る。言い換えれば、ＰＳＰ１２８は、電子デバイス１００において信頼できる実行環境を有効にすることに関連付けられた動作を実行し得る。この目的のために、ＰＳＰ１２８は、暗号化／復号（例えば、鍵生成、データの暗号化／復号等）、ハードウェア及び／又はソフトウェアエンティティの登録及び／又は認証、アクセス許可検証等のための動作を実行し得る。いくつかの実施形態では、ＰＳＰ１２８は、ＩＯデバイス１０８～１１０にアクセス可能なページの移行を処理するために、本明細書に記載される動作のうち少なくともいくつかを実行する。例えば、ソフトウェアエンティティは、メモリのページを移行させる要求をＰＳＰ１２８に通信することができ、次いで、メモリのページを移行させる要求を後続の処理のためにページ移行エンジン１１４に転送する前に、メモリのページの移動が許可されていること（すなわち、ソフトウェアエンティティがメモリの特定のページをメモリ内の宛先位置に移動させることが許容されていること等）を検証する。
【0030】
メモリ１０４は、電子デバイス１００内の他の機能ブロックのためのデータを記憶するために使用される機能ブロックである。例えば、いくつかの実施形態では、メモリ１０４は、電子デバイス１００内の「メイン」メモリである。メモリ１０４は、データを記憶するためのメモリ回路及びメモリ回路に記憶されたデータのアクセスを処理するための回路を含む。
【0031】
いくつかの実施形態では、メモリ１０４は、メモリ１０４内のアドレス指定可能な位置のセットの異なる部分がそれぞれのタイプのメモリにあるように配置された２つ以上の異なるタイプのメモリを含む。例えば、いくつかの実施形態では、アドレス指定可能な位置の半分は、第１のタイプのメモリ内にあり、したがって、第１のタイプのメモリ回路を使用して実装され、アドレス指定可能な位置の半分は、第２のタイプのメモリ内にあり、したがって、第２のタイプのメモリ回路を使用して実装される。２つのタイプのメモリの使用は、メモリのタイプ１３０及びメモリのタイプ１３２によって図１に示されている。例えば、メモリのタイプ１３０は、第５世代ダブルデータレート同期ダイナミックランダムアクセスメモリ（fifth generation double data rate synchronous dynamic random access memory、ＤＤＲ５ ＤＲＡＭ）又は別のタイプのメモリであり、メモリのタイプ１３２は、３Ｄクロスポイント（3D XPoint）メモリ又は別のタイプのメモリであり得る。それぞれのメモリのタイプは、それぞれのメモリ特性を有する。例えば、メモリ特性としては、アクセス速度／待ち時間、アクセス帯域幅、データ保護／検証／誤り訂正、信頼性／平均故障間隔、電力消費、発熱、データアドレス指定可能性（例えば、バイト又はブロックアドレス指定可能性）、データ互換性／仕様、金銭的コスト、設計複雑性等のうちいくつか又は全てが挙げられ得る。
【0032】
大容量記憶装置１０６は、電子デバイス１００内の他の機能ブロック及びデバイスによって使用されるデータを記憶する機能ブロック及び／又はデバイスである。例えば、大容量記憶装置１０６は、半導体メモリ、ディスクドライブ、光学ドライブ等であるか、又は、それらを含み得る。大容量記憶装置１０６は、大容量記憶装置１０６のための電力が遮断されている（又は別様に低減されている）にもかかわらず、記憶されたデータを保持する回路及び／又はデバイスを含み、したがって、データのための不揮発性「長期」記憶装置として機能する。実行時に（すなわち、電子デバイス１００が動作する場合に）、データのコピーが大容量記憶装置１０６から取得され、電子デバイス１００内の機能ブロックによるその後の使用のために揮発性メモリ１０４（及び場合によっては１つ以上のキャッシュ）に記憶される。例えば、データは、所定のサイズ（例えば、４ＫｉＢ、２ＭｉＢ、１ＧｉＢ等）のブロック又はページ単位で大容量記憶装置１０６から取得／読み取られ、ページは、「メモリのページ」としてメモリ１０４に記憶され得る。加えて、電子デバイス１００内の他の機能ブロック及びデバイスによって生成されるメモリのページは、（例えば、計算結果、ファイル、構成値等を記憶するために）メモリ１０４内に記憶され、最終的に大容量記憶装置１０６に書き出され得る。メモリのページは、メモリ１０４に記憶されている間、メモリのページ及び／又はその中のデータに対するアクセス規則及び許可に従って、他の機能ブロック及びデバイスに対してアクセス可能であり得る。
【0033】
プロセッサ１０２に戻ると、メモリ管理ユニット（ＭＭＵ）１３４は、メモリアクセス要求及びページテーブルからの情報の要求を処理する機能ブロックである。データがプロセッサ１０２内の機能ブロックによってアクセスされる場合、機能ブロックは、メモリアクセス要求をＭＭＵ １３４に送信する。例えば、コア１１６によって実行されているソフトウェアエンティティ（例えば、プログラム、オペレーティングシステム等）は、コア１１６内の処理回路内のロード／ストアユニットが、（例えば、データのロード又はストア等のための）メモリアクセス要求をＭＭＵ１３４に送信するようにし得る。次いで、ＭＭＵ１３４は、メモリアクセス要求を満たす又は解決するために、対応するメモリアクセス要求をＬ２キャッシュ１２４、Ｌ３キャッシュ１２６及びメモリ１０４のうち１つ以上に送信する。例えば、データがロードされる場合、ＭＭＵ１３４は、Ｌ２キャッシュ１２４、Ｌ３キャッシュ１２６又はメモリ１０４からデータを取得し、要求側の機能ブロックにデータを転送し得る。これは、データがメモリ１０４内に未だ存在しない場合に、大容量記憶装置１０６からメモリ１０４へのデータを含む１つ以上のメモリのページをロードすることを意味し得る。
【0034】
ＭＭＵ１３４は、ページテーブルウォークを介してページテーブルからアドレス変換情報及び他の情報を取得することに関する動作を実行する機能ブロックであるテーブルウォーカ（ＴＷ）１３６を含む。例えば、上記により詳細に記載されているように、いくつかの実施形態では、電子デバイス１００は、仮想メモリを使用して、ソフトウェアエンティティ（例えば、コア１１６～１１８によって実行される）が物理アドレスに変換される仮想アドレスを使用してメモリにアクセスすることを可能にする。仮想アドレスを有するソフトウェアエンティティからメモリアクセス要求を受信すると、テーブルウォーカ１３６は、仮想アドレスを、データがメモリ１０４内に位置するページの物理アドレスに変換するためのページテーブルウォーク動作を実行する。ページテーブルウォーク動作中に、テーブルウォーカ１３６は、ページテーブルエントリ及び／又は他のレコードをチェックして、それぞれのメモリアクセスを要求している機能ブロック及び／又はソフトウェアエンティティがそのようなアクセスを実行することを許可されていること、すなわち、物理アドレスにおいてメモリにアクセスすることを許容されていること等、並びに、変換に使用されるページテーブル及び他のレコードが改ざんされていないか、又は、許されないほど修正されていないことを保証し得る。いくつかの実施形態では、テーブルウォーカ１３６はまた、ページの移行を処理するための、本明細書に記載される動作の一部として、ページテーブルエントリ内の移行状態情報をチェックする。
【0035】
上述したページテーブルの一例を図１にページテーブル１４８として示す。概して、ページテーブル１４８は、エントリ又は「ページテーブルエントリ」を有するレコードであり、仮想アドレスから物理アドレスへの変換情報及びメモリ１０４に現在記憶されているデータのそれぞれのページについての他の情報を有する。ページテーブル１４８は、それぞれのページテーブルエントリ内に、本明細書に記載されるようにメモリのページの移行を処理するために使用されるそれぞれの移行状態情報を含む。図１では単一のエンティティとして示されているが、いくつかの実施形態では、ページテーブル１４８は、仮想アドレスから物理アドレスへの変換を実行するために組み合わせて使用される複数の個別のページサブテーブルであるか又はそれを含む。加えて、いくつかの実施形態では、ページテーブル１４８は、仮想マシン及びＩＯデバイス等のための仮想アドレスから物理アドレスへの変換を実行するために使用される、すなわち、ゲスト仮想アドレス、ホスト仮想アドレス及びホスト物理アドレスのための複数の変換を実行するために使用されるページテーブル（例えば、ホストページテーブル、ＩＯＭＭＵページテーブル等）の階層を含むか又はそれに含まれる。例えば、いくつかの実施形態では、ページテーブル１４８は、プロセッサ１０２上で実行されるソフトウェアエンティティに対して仮想アドレスから物理アドレスへの変換（及び他の動作）を実行するためにプロセッサ１０２によって使用されるホストページテーブルと、ＩＯデバイス１０８～１１０に対して仮想アドレスから物理アドレスへの変換（及び他の動作）を実行するためにＩＯＭＭＵ １４０によって使用されるＩＯＭＭＵページテーブルと、を含む。明確にするために、本明細書の例では単一のページテーブルが使用されるが、いくつかの実施形態では、複数のページテーブル、ページテーブルの階層及び／又は個別のページテーブルが、本明細書に記載される対応する動作の調整と共に使用され得る。
【0036】
ＭＭＵ１３４は、ページテーブルエントリから取得された情報のコピーを記憶するために使用される機能ブロックであるトランスレーションルックアサイドバッファ（ＴＬＢ）１３８を含む。ＴＬＢ１３８は、テーブルウォーカ１３６によって（又は他のソースから）ページテーブルウォーク中に取得されたページテーブルエントリ又はその一部のコピーを記憶するキャッシュのためのメモリ回路を含む。ページテーブルウォークの実行を回避するために、可能な場合、ＭＭＵ１３４は、ＴＬＢ１３８からアドレス変換情報及び／又は他のページテーブルエントリ情報を取得する。しかしながら、アドレス変換情報及び／又は他のページテーブルエントリ情報がＴＬＢ１３８に存在しない場合、テーブルウォーカ１３６は、情報を取得するためにテーブルウォークを実行する。いくつかの実施形態では、ＴＬＢ１３８内の指定された情報は、本明細書に記載されるように、対応するページが移行される前に無効化される。
【0037】
入出力（ＩＯ）デバイス１０８～１１０は、プロセッサ１０２並びに電子デバイス１００内の他の機能ブロック及びデバイスと相互作用する機能ブロック又はデバイスである。したがって、プロセッサ１０２及び他の機能ブロックは、ＩＯデバイス１０８～１１０から「入力」データを受信するか又はＩＯデバイス１０８～１１０に「出力」データを送信し得る。また、ＩＯデバイス１０８～１１０は、電子デバイス１００の外部の機能ブロック又はデバイスと相互作用してもよい。例えば、入出力デバイス１０８～１１０としては、ネットワークインターフェースデバイス、ディスクコントローラ、対応する有線又は無線のバス又はインターフェース（例えば、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）バス、ユニバーサルシリアルバス（Universal Serial Bus、ＵＳＢ）、ＷｉＦｉ（登録商標）ネットワーク等）に結合されたデバイス、グラフィックス処理ユニット等が挙げられ得る。ＩＯデバイス１０８～１１０のそれぞれによって実行される特定の動作は、それぞれのＩＯデバイスの性質に依存する。例えば、ＩＯデバイス１０８がディスクコントローラである場合、ＩＯデバイス１０８は、ディスク（例えば、大容量記憶装置１０６）からデータを取り出し、メモリ１０４にデータを書き込むことができ、又は、その逆も可能である。別の例として、ＩＯデバイス１１０がネットワークインターフェースデバイスである場合、ＩＯデバイス１１０は、ネットワーク（図示せず）を介して受信されたデータをメモリ１０４に記憶すること、ネットワークを介して受信デバイスに送信されるデータをメモリ１０４から取得すること、プロセッサ１０２にデータを提供するか又はプロセッサ１０２からデータを取得すること等を行い得る。
【0038】
ＩＯハブ１１２は、ＩＯデバイス１０８～１１０と電子デバイス１００内の他の機能ブロックとの間をインターフェースするための動作を実行する機能ブロック又はデバイスである。言い換えれば、ＩＯハブ１１２は、ＩＯデバイス１０８～１１０とプロセッサ１０２、メモリ１０４等の機能ブロックとの間で通信及び他のデータをルーティングするための動作を実行する。ＩＯハブ１１２によってルーティングされる特定の通信及び通信をルーティングするために実行される動作は、ＩＯデバイス１０８～１１０の性質に依存するが、メモリアクセス、データ通信、制御及び構成通信等を含み得る。
【0039】
ＩＯハブ１１２は、ＩＯデバイス１０８～１１０によるメモリアクセスを処理するための動作を実行する機能ブロックである入出力メモリ管理ユニット（ＩＯＭＭＵ）１４０を含む。メモリ１０４内のデータがＩＯデバイスによってアクセスされる場合、ＩＯデバイスは、対応するメモリアクセス要求を送信する。ＩＯＭＭＵ１４０は、ＩＯデバイスからのメモリアクセス要求を傍受し、その要求を内部で処理して、メモリアクセス要求が進行し得るかどうかを決定し、次いで（メモリアクセス要求が進行し得ると仮定して）データにアクセスするために対応する要求をメモリ１０４に送信する。
【0040】
ＩＯデバイス１０８～１１０からのメモリアクセス要求を処理するためにＩＯＭＭＵ１４０によって実行される動作の中には、ＩＯデバイス１０８～１１０に対するメモリアクセスのための（すなわち、メモリアクセス要求においてＩＯデバイス１０８～１１０によって使用される仮想アドレスに関連付けられたメモリ内の物理アドレスを取得するための）アドレス変換を実行することがある。ＩＯＭＭＵ１４０は、ページテーブル（例えば、ページテーブルウォーク等）からアドレス変換を取得することに関する動作を実行する機能ブロックである、入出力テーブルウォーカ（input-output table walker、ＩＯＴＷ）１４２を含む。入出力テーブルウォーカ１４２によって実行される動作は、（プロセッサ１０２ではなく）ＩＯデバイス１０８～１１０からのメモリアクセスに関するものであるが、テーブルウォーカ１３６によって実行される動作と同様である。いくつかの実施形態では、アドレス変換を実行すると共に、入出力テーブルウォーカ１４２は、メタデータ及び移行状態情報等のページ情報をチェックして、ＩＯデバイス１０８～１１０からのメモリアクセスがメモリのページにおいて許可されているかどうか、及び／又は、メモリのページが本明細書に記載されるように移行されているかどうかを決定する。これらの実施形態では、入出力テーブルウォーカ１４２は、不適切なメモリアクセス又は移行されているページへのメモリアクセスを回避するために、メモリアクセスをブロックするか又は他の方法で処理し得る。いくつかの実施形態では、入出力テーブルウォーカ１４２は、ＩＯＭＭＵ１４０に関連付けられたページテーブル、ホストページテーブル、及び／又は、ソフトウェアエンティティ（例えば、ハイパーバイザ、仮想マシン等）に関連付けられたネストされたページテーブルを含むページテーブルの階層を使用し、したがってその階層においてテーブルウォークを実行する。
【0041】
また、ＩＯＭＭＵ１４０は、ページテーブルエントリから取得された情報のコピーを記憶するために使用される機能ブロックであるトランスレーションルックアサイドバッファ（ＴＬＢ）１４４を含む。ＴＬＢ１４４は、テーブルウォーカの入出力テーブルウォーカ１４２によって（又は他のソースから）ページテーブルウォーク中に取得されたページテーブルエントリ又はその一部のコピーを記憶するキャッシュのためのメモリ回路を含む。ページテーブルウォークの実行を回避するために、可能な場合、ＩＯＭＭＵ１４０は、ＴＬＢ１４４からアドレス変換情報及び／又は他のページテーブルエントリ情報を取得する。しかしながら、アドレス変換情報及び／又は他のページテーブルエントリ情報がＴＬＢ１４４に存在しない場合、入出力テーブルウォーカ１４２は、情報を取得するためにテーブルウォークを実行する。いくつかの実施形態では、ＴＬＢ１４４内の指定された情報は、本明細書に記載されるように、対応するページが移行される前に無効化される。
【0042】
いくつかの実施形態では、ＩＯデバイス１０８～１１０のうちいくつか又は全ては、ページテーブルエントリから取得された情報のコピーを記憶するためのローカルキャッシュを含む。例えば、いくつかの実施形態では、ＩＯデバイス１０８～１１０のうちいくつか又は全て及びＩＯＭＭＵ１４０は、アドレス変換サービス（ＡＴＳ）のためのサポートを提供し、その下で、ＩＯＭＭＵ１４０は、ページテーブルエントリから取得された情報のコピーをＩＯデバイス１０８～１１０に提供してそこにキャッシュし得る。そのようなキャッシュの例が、ＩＯデバイス１０８内のアドレス変換キャッシュ（address translation cache、ＡＴＣ）１４６として示されている。ＡＴＣ１４６は、入出力テーブルウォーカ１４２によって（又は他のソースから）ページテーブルウォーク中に取得されたページテーブルエントリ又はその一部のコピーを記憶するキャッシュのためのメモリ回路を含む。ページテーブルウォークの実行を回避するために、可能な場合、ＩＯデバイス１０８は、ＡＴＣ１４６からアドレス変換情報及び／又は他のページテーブルエントリ情報を取得する。しかしながら、アドレス変換情報及び／又は他のページテーブルエントリ情報がＡＴＣ１４６に存在しない場合、入出力テーブルウォーカ１４２は、情報を取得するためにテーブルウォークを実行する（又は、ＴＬＢ１４４からキャッシュされた情報を使用する）。いくつかの実施形態では、ＡＴＣ１４６内の指定された情報は、本明細書に記載されるように、対応するページが移行される前に無効化される。
【0043】
いくつかの実施形態では、図１では単一のエンティティとして示されているが、ＩＯＭＭＵ１４０は、複数の個別のＩＯＭＭＵ（例えば、ＩＯＭＭＵ機能ブロックの複数のインスタンス）を含む。例えば、いくつかの実施形態では、電子デバイス１００は、少なくとも２つのＩＯＭＭＵ機能ブロックを含み、それぞれのＩＯＭＭＵ機能ブロックは、電子デバイス１００内のＩＯデバイスのセットのサブセットによるメモリアクセスを制御する。これらの実施形態では、これらのＩＯＭＭＵは一緒に又は「マスタ」ＩＯＭＭＵ若しくは他の機能ブロックを介して動作して、本明細書に記載されるように移行中のメモリのページが存在している場合を含め、ＩＯＭＭＵがページテーブル内の情報を使用し、ＩＯデバイスのメモリに適切にアクセスしていることを保証する。例えば、ＩＯＭＭＵは、全てのＩＯＭＭＵが接続されている通信リンク上で、ＴＬＢの無効化、メモリアクセスの完了又はストール等の要求及び肯定応答をブロードキャストして、所定のＩＯＭＭＵがページテーブルエントリ内の情報にアクセスすること、ＩＯデバイスからのメモリアクセスが進行することを許容すること等の動作を実行する前に、ＩＯＭＭＵの全てが同期されることを保証し得る。
【0044】
ページ移行エンジン１１４は、メモリ１０４内のデータにアクセスすることに関連付けられた動作を実行する機能ブロックである。ページ移行エンジン１１４は、電子デバイス１００内の他の機能ブロックからメモリアクセス動作をオフロードするために使用され得る。例えば、いくつかの実施形態では、ページ移行エンジン１１４は、コア１１６～１１８の代わりにメモリアクセスをオフロードし、したがって受信及び実行し、これにより、コア１１６～１１８がメモリアクセス動作を実行することを回避することが可能になる。いくつかの実施形態では、ページ移行エンジン１１４は、他の機能ブロックの中でも、メモリ１０４内のメモリのページを移動させるための動作を実行する１つ以上のダイレクトメモリアクセス（ＤＭＡ）機能ブロックを含む。ページ移行エンジン１１４によって実行されるメモリアクセス動作の中には、メモリ１０４内のメモリのページを「移行」することがある。移行について、コア１１６～１１８のうちの１つから（例えば、コア１１６によって実行されているオペレーティングシステム等から）、又は、ＰＳＰ１２８等の別のソースから、メモリのページ及びメモリのページが記憶されるメモリ内の新しい位置を識別する要求を受信すると、ページ移行エンジン１１４は、メモリのページを新しい位置に移動させる（すなわち、メモリのページ内の個々のビット／バイトを１つ以上のデータ移動動作において新しい位置に物理的に移動させる）。メモリのページの移行と共に、ページ移行エンジン１１４は、本明細書に記載されるように、ＩＯデバイスに対してアクセス可能であるメモリのページの移行を処理するための動作を実行する。
【0045】
いくつかの実施形態では、図１では単一のエンティティとして示されているが、ページ移行エンジン１１４は、複数の個別のページ移行エンジン（例えば、ページ移行エンジン機能ブロックの複数のインスタンス）を含む。例えば、いくつかの実施形態では、ページ移行エンジン１１４は、少なくとも２つのページ移行エンジンを含み、それぞれのページ移行エンジンは、電子デバイス１００内の他の機能ブロックの代わりに、本明細書に記載されるようにメモリのページを移行することを含む、メモリアクセスを実行するように配置される。これらの実施形態では、ページ移行タスク／要求は、分散方式（例えば、ラウンドロビン、メモリアドレス又はメモリ内の位置による等）に従って２つ以上のページ移行エンジン間で分散され、ページ移行エンジンは、指定されたメモリアクセスを回避するようにアクセスを調整すること等が可能である。
【0046】
いくつかの実施形態では、通信経路は、機能ブロック間の矢印線によって示されるように、電子デバイス１００内の機能ブロック間で結合される。通信経路は、１つ以上のバス、ワイヤ、ガイド、及び／又は、場合によってはコントローラ、ファブリック要素（例えば、スイッチ、ルータ等）等を伴う他の接続を含む。通信経路は、コマンド、データ、制御信号及び／又は他の情報を機能ブロック間でルーティングするために使用される。例えば、いくつかの実施形態では、相互接続ファブリックが、ＩＯハブ１１２と、プロセッサ１０２（例えば、ＭＭＵ１３４）と、メモリ１０４との間に結合される。いくつかの通信経路は、明確にするために図１に示されていないことに留意されたい。
【0047】
電子デバイス１００は、特定の数及び配置の機能ブロック及びデバイスと共に図１に示されているが、いくつかの実施形態では、電子デバイス１００は、異なる数及び／又は配置の機能ブロック及びデバイスを含む。例えば、いくつかの実施形態では、プロセッサ１０２は異なる数のコアを含む。別の例として、いくつかの実施形態では、異なる数及び／又は配置のキャッシュがプロセッサ１０２内に存在する。更に別の例として、いくつかの実施形態では、ＩＯデバイス１０８はアドレス変換キャッシュを含まないか、又は、両方のＩＯデバイス１０８～１１０が変換キャッシュを含む。概して、説明される実施形態では、電子デバイス１００は、本明細書に記載される動作を実行するのに十分な数及び／又は配置の機能ブロックを含む。
【0048】
図１に示される電子デバイス１００及びプロセッサ１０２は、説明のために簡略化されている。しかしながら、いくつかの実施形態では、電子デバイス１００及び／又はプロセッサ１０２は、本明細書に記載される動作及び他の動作を実行するための追加の又は異なる要素及び機構を含む。例えば、電子デバイス１００及び／又はプロセッサ１０２は、電力機能ブロック又はデバイス、ヒューマンインターフェース機能ブロック又はデバイス等を含み得る。
【0049】
いくつかの実施形態では、図１に別々に示される機能ブロックは、一緒に実装される。例えば、いくつかの実施形態では、ＩＯハブ１１２及びＩＯデバイス１０８～１１０のうちいくつか又は全ては、同じ集積回路チップ上に製造される等のように、プロセッサ１０２内に／と共に組み込まれる。言い換えれば、そのような実施形態では、ＩＯハブ１１２及びＩＯデバイス１０８～１１０は、プロセッサ１０２と統合され得る（例えば、「システムオンチップ」として、又は、別の形態で）。代替として、いくつかの実施形態では、他の機能ブロックの一部として示される機能ブロックは個別であってもよい。例えば、いくつかの実施形態では、プラットフォームセキュリティプロセッサ１２８は、プロセッサ１０２とは別に実装される。
【0050】
電子デバイス１００は、計算動作を実行する任意の電子デバイスであり得るか又はそれに含まれ得る。例えば、電子デバイス１００は、デスクトップコンピュータ、ラップトップコンピュータ、ウェアラブル電子デバイス、タブレットコンピュータ、スマートフォン、サーバ、人工知能装置、仮想若しくは拡張現実機器、ネットワーク装置、玩具、視聴覚機器、家電、コントローラ、車両等、及び／又は、それらの組み合わせであり得るか又はそれに含まれ得る。
【0051】
（オペレーティングシステム）
いくつかの実施形態では、１つ以上のソフトウェアエンティティは、メモリ内の、ＩＯデバイスがアクセス可能なメモリのページの移行を処理するための動作を実行するために、電子デバイス内の機能ブロックと相互作用する。これらの実施形態のいくつかにおいて、１つ以上のソフトウェアエンティティは、オペレーティングシステムであるか、又は、オペレーティングシステムを含む。図２は、いくつかの実施形態による、オペレーティングシステム並びに電子デバイス内の機能ブロック及びデバイスを示すブロック図である。図２は簡略化されており、オペレーティングシステムと電子デバイスハードウェアとの関係を一般的に示していることに留意されたい。いくつかの実施形態では、図２に示される要素のうちいくつか又は全ては、存在しない及び／又は異なって配置される。
いくつかの実施形態では、１つ以上のソフトウェアエンティティは、メモリ内の、ＩＯデバイスがアクセス可能なメモリのページの移行を処理するための動作を実行するために、電子デバイス内の機能ブロックと相互作用する。これらの実施形態のいくつかにおいて、１つ以上のソフトウェアエンティティは、オペレーティングシステムであるか、又は、オペレーティングシステムを含む。図２は、いくつかの実施形態による、オペレーティングシステム並びに電子デバイス内の機能ブロック及びデバイスを示すブロック図である。図２は簡略化されており、オペレーティングシステムと電子デバイスハードウェアとの関係を一般的に示していることに留意されたい。いくつかの実施形態では、図２に示される要素のうちいくつか又は全ては、存在しない及び／又は異なって配置される。
【0052】
図２に見られるように、オペレーティングシステム２００は、電子デバイスハードウェア２０２（すなわち、プロセッサ１０２等の電子デバイス１００の機能ブロック及びデバイス間）とプログラム２０４～２０８のセットとの間をインターフェースする。例えば、オペレーティングシステム２００は、Ｍｉｃｒｏｓｏｆｔ（Ｒｅｄｍｏｎｄ，ＷＡ）のＷｉｎｄｏｗｓ（登録商標）、Ａｐｐｌｅ，Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，ＣＡ）のｍａｃＯＳ（登録商標）等のオペレーティングシステムであってもよく、プログラム２０４～２０８の各々は、生産性アプリケーション、科学計算アプリケーション、ウェブブラウザ等であってもよい。ＩＯＭＭＵ２１０は、ＩＯデバイス２１２と電子デバイスハードウェア２０２（例えば、メモリ１０４等）との間をインターフェースする。いくつかの実施形態では、図２の機能ブロック及びデバイス、すなわち、電子デバイスハードウェア２０２、ＩＯＭＭＵ２１０及びＩＯデバイス２１２は、図１に示すように、それぞれ電子デバイス１００内のハードウェア（例えば、プロセッサ１０２、メモリ１０４、ページ移行エンジン１１４等）、ＩＯＭＭＵ１４０及びＩＯデバイス１０８～１１０と同様である。
【0053】
（仮想マシン及びハイパーバイザ）
いくつかの実施形態では、１つ以上のソフトウェアエンティティは、メモリ内の、ＩＯデバイスがアクセス可能なメモリのページの移行を処理するための動作を実行するために、電子デバイス内の機能ブロックと相互作用する。これらの実施形態のいくつかにおいて、１つ以上のソフトウェアエンティティは、ハイパーバイザであるか、又は、ハイパーバイザを含む。一般に、いくつかの実施形態では、電子デバイス内のプロセッサは、１つ以上の仮想マシンを実行する。仮想マシンは、ソフトウェアプログラムを実行するためのサポートを提供するために、電子デバイス内のプロセッサ並びに他の機能ブロック及びデバイス（例えば、メモリ、ＩＯデバイス等）をエミュレートするか、又は、別様にそれらとインターフェースするソフトウェアエンティティである。例えば、仮想マシンは、ゲストオペレーティングシステムと呼ばれるオペレーティングシステムの１つ以上のインスタンスを実行するためのサポートを提供し得る。次いで、ゲストオペレーティングシステムは、アプリケーション、データベース等の他のソフトウェアプログラムを実行するためのサポートを提供する。いくつかの実施形態では、プロセッサは、仮想マシンの実行を制御／管理するための動作を実行するソフトウェアエンティティであるハイパーバイザも実行する。例えば、ハイパーバイザは、仮想マシンを開始及び初期化し、仮想マシンによる電子デバイス内の機能ブロック及びデバイスのアクセスを制御することを支援し（例えば、メモリ及び／又はＩＯデバイスの何れの領域に仮想マシンがアクセスすることを許容されるかを指示する等）、仮想マシンを終了又は閉鎖すること等を行い得る。図３は、いくつかの実施形態による、電子デバイス内のハイパーバイザ並びに機能ブロック及びデバイスを示すブロック図である。図３は簡略化されており、ハイパーバイザと電子デバイスハードウェアとの関係を一般的に示していることに留意されたい。いくつかの実施形態では、図３に示される要素のうちいくつか又は全ては、存在しない及び／又は異なって配置される。
いくつかの実施形態では、１つ以上のソフトウェアエンティティは、メモリ内の、ＩＯデバイスがアクセス可能なメモリのページの移行を処理するための動作を実行するために、電子デバイス内の機能ブロックと相互作用する。これらの実施形態のいくつかにおいて、１つ以上のソフトウェアエンティティは、ハイパーバイザであるか、又は、ハイパーバイザを含む。一般に、いくつかの実施形態では、電子デバイス内のプロセッサは、１つ以上の仮想マシンを実行する。仮想マシンは、ソフトウェアプログラムを実行するためのサポートを提供するために、電子デバイス内のプロセッサ並びに他の機能ブロック及びデバイス（例えば、メモリ、ＩＯデバイス等）をエミュレートするか、又は、別様にそれらとインターフェースするソフトウェアエンティティである。例えば、仮想マシンは、ゲストオペレーティングシステムと呼ばれるオペレーティングシステムの１つ以上のインスタンスを実行するためのサポートを提供し得る。次いで、ゲストオペレーティングシステムは、アプリケーション、データベース等の他のソフトウェアプログラムを実行するためのサポートを提供する。いくつかの実施形態では、プロセッサは、仮想マシンの実行を制御／管理するための動作を実行するソフトウェアエンティティであるハイパーバイザも実行する。例えば、ハイパーバイザは、仮想マシンを開始及び初期化し、仮想マシンによる電子デバイス内の機能ブロック及びデバイスのアクセスを制御することを支援し（例えば、メモリ及び／又はＩＯデバイスの何れの領域に仮想マシンがアクセスすることを許容されるかを指示する等）、仮想マシンを終了又は閉鎖すること等を行い得る。図３は、いくつかの実施形態による、電子デバイス内のハイパーバイザ並びに機能ブロック及びデバイスを示すブロック図である。図３は簡略化されており、ハイパーバイザと電子デバイスハードウェアとの関係を一般的に示していることに留意されたい。いくつかの実施形態では、図３に示される要素のうちいくつか又は全ては、存在しない及び／又は異なって配置される。
【0054】
図３に見られるように、３つの仮想マシン（ＶＭ）３００～３０４があり、そのそれぞれで対応のゲストオペレーティングシステム（ＧＵＥＳＴ ＯＳ）３０６～３１０及び１つ以上のプログラム（ＰＲＧＲＭＳ）３１２～３１６が実行される。ハイパーバイザ３１８は、ホストオペレーティングシステム３２０と仮想マシン３００～３０４との間をインターフェースする。ホストオペレーティングシステム３２０は、電子デバイスハードウェア３２２とハイパーバイザ３１８との間をインターフェースする。ＩＯＭＭＵ３２４は、ＩＯデバイス３２６と電子デバイスハードウェア３２２との間をインターフェースする。いくつかの実施形態では、図３の機能ブロック及びデバイス、すなわち、電子デバイスハードウェア３２２、ＩＯＭＭＵ３２４及びＩＯデバイス３２６は、図１に示すように、それぞれ電子デバイス１００内のハードウェア（例えば、プロセッサ１０２、メモリ１０４、ページ移行エンジン１１４等）、ＩＯＭＭＵ１４０及びＩＯデバイス１０８～１１０と同様である。
【0055】
（ページテーブルエントリ）
説明される実施形態では、電子デバイス内の機能ブロック及びデバイス（例えば、プロセッサ１０２、ＩＯＭＭＵ１４０等）は、仮想アドレスから物理アドレスへの変換を実行するために及び他の動作のために、１つ以上のページテーブルを使用する。図４は、いくつかの実施形態による、ページテーブル４００を示すブロック図である。図４に見られるように、ページテーブル４００は、いくつかのページテーブルエントリ４０２（そのうちの１つが破線を使用して強調表示されている）を含み、そのそれぞれは、対応するメタデータ４０６と共に仮想アドレス（ＶＡ）から物理アドレス（ＰＡ）への変換４０４を記憶し得る。いくつかの実施形態では、図１のページテーブル１４８は、ページテーブル４００と同様に内部に配置される。
説明される実施形態では、電子デバイス内の機能ブロック及びデバイス（例えば、プロセッサ１０２、ＩＯＭＭＵ１４０等）は、仮想アドレスから物理アドレスへの変換を実行するために及び他の動作のために、１つ以上のページテーブルを使用する。図４は、いくつかの実施形態による、ページテーブル４００を示すブロック図である。図４に見られるように、ページテーブル４００は、いくつかのページテーブルエントリ４０２（そのうちの１つが破線を使用して強調表示されている）を含み、そのそれぞれは、対応するメタデータ４０６と共に仮想アドレス（ＶＡ）から物理アドレス（ＰＡ）への変換４０４を記憶し得る。いくつかの実施形態では、図１のページテーブル１４８は、ページテーブル４００と同様に内部に配置される。
【0056】
一般に、メモリのページ（すなわち、４ＫｉＢ、２ＭｉＢ等の指定されたサイズのメモリのブロック、セクション又は部分）が大容量記憶装置１０６から取り出され、メモリ１０４に記憶されるか、又は、メモリ１０４内に新たに生成されると、対応するページテーブルエントリ４０２が、仮想アドレスから物理アドレスへの変換４０４及びメタデータ４０６と共にページテーブル４００に追加される。したがって、メモリのページがメモリ１０４において利用可能である場合、ページテーブル４００は、対応するページテーブルエントリ４０２を含むべきである。ページテーブルエントリ４０２は、ページテーブル４００に追加されて、メモリ内のページの物理アドレスと、ソフトウェアエンティティ（例えば、プログラム、ファームウェア、オペレーティングシステム等）及び上述したようにメモリのページにアクセスするためのデバイスによって使用される仮想アドレスとの間の関係を追跡することを可能にする。
【0057】
いくつかの実施形態では、ページテーブル４００内のそれぞれのページテーブルエントリ４０２内の仮想アドレスから物理アドレスへの変換４０４は、１つ以上の仮想アドレスに関連付けられたメモリ内の対応するページの物理アドレスを決定するために使用され得る情報を含む。言い換えれば、それぞれの仮想アドレスから物理アドレスへの変換４０４は、それぞれの仮想アドレスを使用してソフトウェアエンティティ及び／又はデバイスによってアドレス指定されるメモリのページのメモリ１０４内の位置を識別するために使用され得る情報を含む。例えば、いくつかの実施形態では、それぞれの仮想アドレスから物理アドレスへの変換４０４は、１つ以上の仮想アドレスのうちいくつか又は全て（例えば、それぞれの仮想アドレスのＭビットのうちのＮビット、ここでＮ≦Ｍ）を有する第１のフィールドと、１つ以上の仮想アドレスがマッピング／一致する物理アドレスのうちいくつか又は全てを有する第２のフィールドと、を含む。
【0058】
メタデータ４０６は、対応する仮想アドレスから物理アドレスへの変換４０４に関連付けられた、該変換を特徴付ける、該変換を制御する、及び／又は、別様に該変換に関係する情報を含む。メモリのページに関する変換情報がページテーブル４００内のページテーブルエントリ４０２に追加されると、メタデータが取得、生成等され、そのページテーブルエントリ４０２に追加される。図５は、いくつかの実施形態による、ページテーブルエントリ内のメタデータ４０６を示すブロック図である。図５に見られるように、メタデータ４０６は、有効性５００、許可５０２、制御５０４及び移行状態情報（ＭＩＧ ＳＴＡＴＥ ＩＮＦ）５０６を含む。有効性５００は、ページテーブルのページテーブルエントリ４０２、そのページテーブルのページテーブルエントリ４０２内の仮想アドレスから物理アドレスへの変換４０４、及び／又は、メモリ１０４内の対応するメモリのページの有効性に関連する１つ以上の値を含む。例えば、有効性５００は、ページテーブルエントリ４０２自体が有効／アクセス可能であるかどうか、及び／又は、メモリ１０４内の対応するページが有効／アクセス可能であるかどうかを示す１つ以上のビットを含み得る。
【0059】
許可５０２は、メモリ１０４内の対応するページに対するアクセス許可に関連する１つ以上の値を含む。例えば、許可５０２は、メモリ１０４内の対応するページが読取り専用許可セット又は読み書き許可セットを有するかどうか、ページが特定の特権（管理者、ユーザ、カーネル等）によってのみアクセス可能であるかどうか、及び／又は、他の許可情報を示す１つ以上のビットを含み得る。
【0060】
コントロール５０４は、ページテーブルエントリ４０２及び／又はメモリ１０４内の対応するページの使用に関連する１つ以上の値を含む。例えば、コントロール５０４は、ページサイズインジケータ、ダーティインジケータ（メモリ１０４内の対応するページが修正されており、したがって大容量記憶装置１０６内のメモリの関連ブロックと一致しない場合）、アクセスインジケータ（メモリ１０４内のページが１回以上アクセスされた場合）、ライトスルーインジケータ（メモリ１０４内のページへの修正が大容量記憶装置１０６上のメモリの関連ブロックに直ちに反映される場合）、及び／又は、他の値を含み得る。
【0061】
移行状態情報５０６は、関連ページを移行するための準備が行われているか又は関連ページが移行されているか（否か）を示す１つ以上の値を含む。例えば、いくつかの実施形態では、移行状態情報は、メモリの対応するページに対するそれぞれの可能な移行状態を一意に識別するのに十分な数のビットを含む。例えば、第１の移行状態が移行されていないページに対するものであり、第６の移行状態がアクティブに移行されているページに対するものであり、４つの中間移行状態がメモリのページを移行するための準備を行うための様々な準備動作に対するものである、６つの移行状態がある場合、移行状態情報は３ビットで記憶され得る。ページテーブルエントリにアクセスする機能ブロック又はデバイスは、移行状態情報５０６を使用して、メモリのページ及び／又は対応するページテーブルのページテーブルエントリ４０２内の情報に対してどの動作が許可されるか（又は許可されないか）を決定し得る。例えば、いくつかの実施形態では、移行状態が、メモリのページを移行するための準備が行われていること、又は、メモリのページが移行されていることを示す場合、アクセスする機能ブロック又はデバイスは、ページテーブルエントリからの情報のコピーがローカルキャッシュにキャッシュされることを許可されないこと、及び／又は、メモリのページに対するメモリアクセスのうちいくつか又は全てが制限されることを決定し得る。
【0062】
いくつかの実施形態では、仮想アドレスから物理アドレスへの変換４０４及びメタデータ４０６のうち一方又は両方は、ページテーブル４００に追加された後に修正／変更、更新等されてもよい。例えば、ページがメモリ１０４内の第１の位置から第２の位置に移動される場合、対応するページテーブルエントリ４０２内の仮想アドレスから物理アドレスへの変換４０４が更新され得る。別の例として、メタデータ４０６が許可５０２（例えば、読み出し／書き込み許可）を含む実施形態では、許可５０２は、メモリ１０４内の対応するページに対する読み出し専用、読み書き等の許可を示すように更新され得る。更に別の例として、移行状態情報５０６は、機能ブロック及びデバイスがメモリのページを移行するために移行状態を経て進行するにつれて更新され得る。
【0063】
上述したように、指定された仮想アドレスに関する物理アドレス情報又はメタデータの取得を試みる場合、ＭＭＵ１３４、ＩＯＭＭＵ１４０、又は、電子デバイス１００内の別のエンティティは、ページテーブルウォークを実行し得る。ページテーブルウォーク中に、ＭＭＵ１３４、ＩＯＭＭＵ１４０等は、対応する仮想アドレスから物理アドレスへの変換４０４が保持されるページテーブルエントリ４０２が存在する場合には、そのようなページテーブルエントリ４０２を見つけるためにページテーブル４００を検索する。そのようなページテーブルエントリ４０２に遭遇すると、ＭＭＵ１３４、ＩＯＭＭＵ１４０等は、ページテーブルエントリ４０２から、指定された仮想アドレスに対する物理アドレス（すなわち、ページテーブルエントリ４０２内の仮想アドレスから物理アドレスへの変換４０４）又はメタデータを取得する。ＭＭＵ１３４、ＩＯＭＭＵ１４０等が対応するページテーブルエントリ４０２を見つけることができない場合、エラー処理動作が実行される（例えば、ページフォールトが発行され、その後処理される等）。説明される実施形態では、電子デバイス内の機能ブロック及びデバイス（例えば、ＩＯＭＭＵ、ページ移行エンジン等）は、ＩＯデバイスが、対応するメモリのページの移行に起因して、欠落している又は利用不可能なページテーブルエントリ（又は対応するメモリのページ）に関する問題に遭遇することを防止するための動作を実行する。例えば、いくつかの実施形態では、メモリアクセス要求のための仮想アドレスから物理アドレスへの変換を決定する場合、入出力テーブルウォーカ１４２は、それぞれのページテーブルエントリ４０２内の移行状態情報５０６をチェックして、仮想アドレスから物理アドレスへの変換４０４がＩＯＭＭＵ１４０及び／若しくはＩＯデバイス１０８～１１０によってキャッシュされることが許容されているかどうか、並びに／又は、メモリアクセスが現在の移行状態に起因してストールされるどうかを決定する。
【0064】
ページテーブル４００は、特定の数のページテーブルエントリ４０２と共に示されているが、いくつかの実施形態は、（図４の省略記号によって示されるように）異なる数のページテーブルエントリ４０２を含む。更に、ページテーブルエントリ４０２及びメタデータ４０６は、特定の配置及びタイプの情報と共に示されているが、いくつかの実施形態では、ページテーブルエントリ４０２及びメタデータ４０６の一方又は両方は異なる情報を含む。例えば、いくつかの実施形態では、上述したメタデータの少なくともいくつかは、ページテーブルエントリ４０２以外の位置に記憶される。例えば、いくつかの実施形態では、移行状態情報を記憶するために個別のメモリ内データ構造が使用される。一般に、ページテーブル４００は、電子デバイス内の機能ブロック及びデバイスが、本明細書に記載されるような仮想アドレスから物理アドレスへの変換情報及びメタデータを記憶し、取り出すことを可能にするのに十分な情報を含む。
【0065】
ページテーブル４００は単一のページテーブルとして示されているが、いくつかの実施形態では、ページテーブル４００は異なるように編成される。例えば、いくつかの実施形態では、ページテーブル４００は、階層に配置された２つ以上のサブテーブルを使用して実装される。これらの実施形態では、それぞれのサブテーブルの検索は、仮想アドレスから物理アドレスへの変換４０４及びメタデータ４０６が対応するページテーブルエントリ４０２内に記憶される最終サブテーブルに到達するまで、検索機能ブロック又はデバイスを階層内の次のサブテーブルに方向付ける。
【0066】
（移行状態）
いくつかの実施形態では、メモリのページを移行するための準備が行われ、次いでメモリのページが移行されるにつれ、電子デバイス内の機能ブロック、デバイス及び／又はソフトウェアエンティティ（例えば、ＩＯＭＭＵ１４０、ページ移行エンジン１１４、プロセッサ１０２、オペレーティングシステム２００及び／又はハイパーバイザ３１８）は、移行状態のセットの中から移行状態を経て進行する。初期の非移行移行状態とは別に、移行状態のそれぞれにおいて、メモリのページを移行する準備をするため、及び／又は、メモリのページを移行するためのそれぞれの動作が実行される。移行される若しくは移行されているメモリのページ及び／又はそれぞれのページテーブルエントリ内の情報のアクセスの要求は、メモリのページの現在の移行状態に基づいて、電子デバイス内の機能ブロック及びデバイス（例えば、ＩＯＭＭＵ１４０、ページ移行エンジン１１４等）によって処理される。概して、要求は、それぞれの移行状態の動作が実行されている間、機能ブロック及びデバイスが正しく動作し続けるように処理される。例えば、ＩＯデバイス（例えば、ＩＯデバイス１０８～１１０）及び／又はプロセッサ（例えば、プロセッサ１０２）は、移行中のメモリのページ及び／又はそれぞれのページテーブルエントリのアクセスから生じ得るエラー及びフォールトから保護される。
いくつかの実施形態では、メモリのページを移行するための準備が行われ、次いでメモリのページが移行されるにつれ、電子デバイス内の機能ブロック、デバイス及び／又はソフトウェアエンティティ（例えば、ＩＯＭＭＵ１４０、ページ移行エンジン１１４、プロセッサ１０２、オペレーティングシステム２００及び／又はハイパーバイザ３１８）は、移行状態のセットの中から移行状態を経て進行する。初期の非移行移行状態とは別に、移行状態のそれぞれにおいて、メモリのページを移行する準備をするため、及び／又は、メモリのページを移行するためのそれぞれの動作が実行される。移行される若しくは移行されているメモリのページ及び／又はそれぞれのページテーブルエントリ内の情報のアクセスの要求は、メモリのページの現在の移行状態に基づいて、電子デバイス内の機能ブロック及びデバイス（例えば、ＩＯＭＭＵ１４０、ページ移行エンジン１１４等）によって処理される。概して、要求は、それぞれの移行状態の動作が実行されている間、機能ブロック及びデバイスが正しく動作し続けるように処理される。例えば、ＩＯデバイス（例えば、ＩＯデバイス１０８～１１０）及び／又はプロセッサ（例えば、プロセッサ１０２）は、移行中のメモリのページ及び／又はそれぞれのページテーブルエントリのアクセスから生じ得るエラー及びフォールトから保護される。
【0067】
図６は、いくつかの実施形態による、移行状態を示す状態図である。概して、図６に示される移行状態は、電子デバイス（例えば、電子デバイス１００）内の機能ブロック、デバイス及び／又はソフトウェアエンティティが、メモリのページを移行するための準備が行われ、次いでメモリのページが移行されるにつれて進行し得る移行状態の一例である。特定の数及び配置の移行状態、並びに、移行状態間の遷移が図６に示されているが、いくつかの実施形態では、異なる数及び／若しくは配置の移行状態が使用され、並びに／又は、移行状態間の異なる遷移が使用され得る。
【0068】
図６では、移行状態間の遷移が移行状態間の矢印線を使用して示されている。移行状態間の遷移の第１のセットは、太い線を使用して示され、移行状態間の他の遷移は、細い線を使用して示されている。以下の説明では、移行状態間の遷移の第１のセットが説明され、次いで移行状態間の他の遷移が説明される。しかしながら、異なる線の太さの使用は、移行状態及び移行状態間の遷移を説明する際に単に明確にするためであることに留意されたい。
【0069】
図６に見られるように、移行状態は移行状態（migration state、ＭＳ）６００～６０６を含む。「非移行」移行状態である移行状態６００では、メモリのページが移行されておらず、ゆえにメモリ内の現在の位置に留まることになる。したがって、移行状態６００は、メモリのページが移行されるまでメモリのページが維持される（より一般的には、メモリのページが移行されるまでメモリのページが保持される）移行状態である。移行状態６００において、メモリのページに関するページテーブルエントリ内の移行状態情報（例えば、移行状態情報５０６）は、メモリのページが移行状態６００にあることを表すか又は識別するビットシーケンス、値等に設定される。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報（ＭＳ）は、移行状態６００を表す又は識別するために００に設定され得る。
【0070】
移行状態６００では、ページテーブルエントリ内の移行状態情報が、メモリのページを移行状態６００にあるものとして識別するので、ＩＯＭＭＵは、ＩＯデバイスからのメモリのページ及びページテーブルエントリ内のそれぞれの情報のアクセスが通常どおり進行することを許容する。すなわち、メモリのページを移行するための準備が行われておらず、メモリのページが移行されていないため、メモリのページ及びページテーブルエントリ内の情報のアクセスは、ＩＯＭＭＵによって防止されず、ストールされず、又は、別様に制限されない。言い換えれば、移行状態６００において、ＩＯＭＭＵは、ページテーブルエントリからの情報を通常どおり使用し、メモリのページのメモリアクセスを通常どおり実行する。
【0071】
しかしながら、いくつかの実施形態では、メモリのページ及びそれぞれのページテーブルエントリのアクセスは、移行状態６００ではメモリのページの移行に起因して制限されないが、メモリのページ及びページテーブルエントリ内の情報のアクセスに関する他の制限は、依然として実施され得る。例えば、メモリのページが、ＩＯデバイスにとって通常アクセス可能でないメモリのプライベートページであることに起因して、メモリのページがＩＯデバイスにとってアクセス可能でない場合、移行状態６００にあってもそのようなアクセス制限は変更されない。
【0072】
ソフトウェアエンティティ（例えば、ハイパーバイザ、オペレーティングシステム等）からメモリのページを移行する要求、又は、プラットフォームセキュリティプロセッサ（例えば、ＰＳＰ１２８）から転送された要求に遭遇すると、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態６００と６０２との間の太い矢印線によって示されるように）移行状態６０２に進行する。移行状態６０２に入る場合、ソフトウェアエンティティは、メモリのページに関するページテーブルエントリ内の移行状態情報を、移行状態６０２を表す又は識別するビットシーケンス、値等に設定する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態６０２を表す又は識別するために０１に設定され得る。
【0073】
移行状態６０２では、メモリ内のメモリのページを移行するための初期準備が行われる。準備は、ＩＯＭＭＵが、ＩＯＭＭＵ及び／又はＩＯデバイス（例えば、ＴＬＢ１４４、ＡＴＣ１４６等）内のローカルキャッシュ内のメモリのページに関するページテーブルエントリからの情報の新しいコピーのキャッシュ（すなわち、記憶）を防止することを含む。概して、メモリのページの後続の移行は、メモリのページがメモリ内の新しい物理アドレスに位置することに起因して、ページテーブルエントリからの情報のコピーを不正確にするため、ページテーブルエントリからの情報のコピーは、メモリのページが移行され、ページテーブルエントリが更新されるまで、ＩＯＭＭＵ又はＩＯデバイス内のローカルキャッシュに記憶されないように防止される。したがって、移行状態６０２では、ページテーブルエントリ内の移行状態情報がメモリのページを移行状態６０２にあるものとして識別するため、ＩＯＭＭＵは、ＩＯＭＭＵ自体のローカルキャッシュ内にそのようなコピーをキャッシュするために、及び／又は、ＩＯデバイスのローカルキャッシュ内に記憶するためにそのようなコピーをＩＯデバイスに提供するために、ページテーブルエントリから情報のコピーを取得しない。
【0074】
いくつかの実施形態では、ページテーブルエントリからの情報のコピーをＩＯデバイスに提供しない場合、ＩＯＭＭＵは、ページテーブルエントリからの情報のコピーに対するＩＯデバイスからのＡＴＳ要求を拒否する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、メモリのページが存在しないことを要求側ＩＯデバイスに通知することによってＡＴＳ要求に応答することができ、ＩＯデバイスを、ページを存在させるための動作に進行させる。別の例として、ＩＯＭＭＵは、変換されていないアドレスがメモリのページにアクセスするために使用されるべきであることを要求側ＩＯデバイスに通知することができ、それにより、ページテーブルエントリからの情報は要求側ＩＯデバイスに提供されない。
【0075】
移行状態６０２において、ソフトウェアエンティティは、ＩＯＭＭＵに、ＩＯデバイスのローカルキャッシュ内、例えば、アドレス変換キャッシュ（ＡＴＣ）内のページテーブルエントリからの情報の任意の既存のコピーを無効化させる。これらのエントリを無効化することによって、ＩＯデバイスのローカルキャッシュ内のページテーブルエントリからの情報のコピーが続けて無効化及び／又は修正されることが回避される。しかしながら、移行状態６０２及び後続の移行状態においてメモリアクセスを実行するために依然として必要とされ得る、ＩＯＭＭＵ内のローカルキャッシュ内のページテーブルエントリからの情報のコピーは、移行状態６０２において保持され、後続の移行状態（すなわち、移行状態６０４）において最終的に無効化されることに留意されたい。
【0076】
移行状態６０２では、後続の移行状態（すなわち、移行状態６０４及び６０６）とは対照的に、ＩＯＭＭＵは、ＩＯデバイスからメモリのページへのメモリアクセスが制限なく進行することを許可する。言い換えれば、ＩＯデバイスからの既存の／未処理のメモリアクセス及び新たに遭遇したメモリアクセスの両方が進行することが許可される。メモリアクセスが進行することを許容することは、ＩＯデバイスの動作を不必要に遅延させることなく、メモリのページを移行する準備中のメモリのページのメモリアクセスをクリア／完了する（メモリのページは、メモリアクセスが未処理の状態で移行されるべきではないため）。
【0077】
移行状態６０２から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態６０２と６０４との間の太い矢印線によって示されるように）移行状態６０４に進行する。例えば、移行状態６０２の動作を実行した後、ソフトウェアエンティティは、ページ移行エンジンがメモリのページを移行して移行状態６０４へのエントリを引き起こすことを要求し得る。移行状態６０４に入る場合、ページ移行エンジンは、メモリのページに関するページテーブルエントリ内の移行状態情報を、移行状態６０４を表す又は識別するビットシーケンス、値等に設定する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態６０４を表す又は識別するために１０に設定され得る。
【0078】
移行状態６０４では、メモリ内のメモリのページを移行するための準備が引き続き行われる。準備は、ＩＯＭＭＵが、ＩＯデバイスからメモリのページへの第１のタイプの新たに遭遇したメモリアクセスをストールすることを含む。例えば、いくつかの実施形態では、第１のタイプのメモリアクセスは、応答を引き起こさない書き込み、無効化等の第２のタイプのメモリアクセスとは対照的に、メモリから要求側ＩＯデバイスへの応答（例えば、返されたデータ等）を引き起こす読み出し、比較及びスワップ等のメモリアクセスを含む。したがって、移行状態６０４では、ページテーブルエントリ内の移行状態情報がメモリのページを移行状態６０４にあるものとして識別するため、ＩＯＭＭＵは、メモリのページの移行が完了するまで（例えば、移行状態６００に戻るまで）、第１のタイプの新たに遭遇したメモリアクセスをストールする。例えば、ＩＯＭＭＵは、第１のタイプの新たに遭遇したメモリアクセスをバッファ、メモリ要素等に保持し（例えば、ＩＯデバイスからのメモリアクセス要求に関する情報を記憶することによって）、その後、メモリのページの移行が完了した後に、保持されたメモリアクセスをバッファ、メモリ要素等から解放し得る。しかしながら、移行状態６０４に入る前に進行中であった第１のタイプの既存の／未処理のメモリアクセスは、完了することが許可され、既存の／未処理のメモリアクセス及び新たに遭遇したメモリアクセスの両方の第２のタイプのメモリアクセスは、進行することが許可されることに留意されたい。いくつかの実施形態では、第１のタイプの新たに遭遇したメモリアクセスは、第１のタイプのメモリアクセスと第２のタイプのメモリアクセスとの間で発生し得る競合、デッドロック条件及び／又は他の問題を回避するために、（後述するように、移行状態６０６においてストールされる）第２のタイプの新たに遭遇したメモリアクセスとは別にストールされる。
【0079】
移行状態６０４において、ページ移行エンジンは、ＩＯＭＭＵのローカルキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーを無効化する（ＩＯデバイスのローカルキャッシュ内のページテーブルエントリからの情報の既存のコピーが、移行状態６０２において以前に無効化されたことを想起されたい）。例えば、ページ移行エンジンは、ＩＯＭＭＵにローカルキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーを無効化させる無効化要求をＩＯＭＭＵに発行し得る。移行状態６０４において、ＩＯＭＭＵは、移行状態６０２について上述したように、ＩＯＭＭＵ及び／又はＩＯデバイスがメモリのページに関するページテーブルエントリからの情報のコピーをローカルキャッシュに記憶することを引き続き防止する。
【0080】
移行状態６０４から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態６０４と６０６との間の太い矢印線によって示されるように）移行状態６０６に進行する。例えば、ページ移行エンジンは、移行状態６０４におけるＩＯＭＭＵのローカルキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーの無効化を完了した後に、移行状態６０６に入り得る。移行状態６０６に入る場合、ページ移行エンジンは、メモリのページに関するページテーブルエントリ内の移行状態情報を、移行状態６０６を表す又は識別するビットシーケンス、値等に設定する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態６０６を表す又は識別するために１１に設定され得る。
【0081】
移行状態６０６では、メモリ内のメモリのページを移行するための準備が完了し、次いで、メモリのページが移行される。動作は、ＩＯＭＭＵが、ＩＯデバイスからメモリのページへの全ての新たに遭遇したメモリアクセスをストールすることを含む。したがって、移行状態６０６では、ページテーブルエントリ内の移行状態情報がメモリのページを移行状態６０６にあるものとして識別するため、ＩＯＭＭＵは、メモリのページの移行が完了するまで（例えば、移行状態６００に戻るまで）、第１のタイプ及び第２のタイプの両方の新たに遭遇したメモリアクセスをストールする。例えば、ＩＯＭＭＵは、第１のタイプ及び第２のタイプの両方の新たに遭遇したメモリアクセスをバッファ、メモリ要素等に保持し（例えば、ＩＯデバイスからのメモリアクセス要求についての情報を記憶することによって）、その後、メモリのページの移行が完了した後に、保持されたメモリアクセスをバッファ、メモリ要素等から解放し得る。移行状態６０６において、ＩＯＭＭＵは、移行状態６０２について上述したように、ＩＯＭＭＵ及び／又はＩＯデバイスがメモリのページに関するページテーブルエントリからの情報のコピーをローカルキャッシュに記憶することを引き続き防止する。
【0082】
移行状態６０６では、ＩＯデバイスからの全ての新たに遭遇したメモリアクセスはストールされるが、既存の／未処理のメモリアクセスは完了される。言い換えれば、移行状態６０６に入る前に進行中であった全ての残りのメモリアクセスが完了される。全ての既存の／未処理のメモリアクセスは完了され、その結果、メモリのページのメモリアクセスは、移行中にメモリのページにアクセスしない（古い／不正確なデータがアクセスされる可能性があるため）。
【0083】
既存の／未処理のメモリアクセスが完了し、したがって、メモリのページへの全ての残りのアクセスが、メモリのページを移行するための準備においてストールされた後、メモリのページを移行するための準備が終了する。したがって、ページ移行エンジンは、メモリ内のメモリのページを移行する。例えば、ページ移行エンジンは、メモリのページを、メモリ内の第１の位置／物理アドレスからメモリ内の第２の位置／物理アドレス（例えば、メモリのページを移行する要求において指定された位置）に移動させ得る。いくつかの実施形態では、メモリ内の移動は、第１のタイプのメモリ（例えば、より低速のアクセスタイプのメモリ）から第２のタイプのメモリ（例えば、より高速のアクセスタイプのメモリ）であるか、又は、その逆である。移行状態６０６は単一の移行状態として示されているが、別の例では、移行状態は、第２のタイプの既存の／未処理のメモリアクセスが完了する移行状態６０６Ａと、メモリのページがメモリ内で移行／移動され、メモリのページを移行状態６００に戻す準備としてクリーンアップ動作（後述するような）が実行される移行状態６０６Ｂと、に分割され得る。
【0084】
メモリのページを移行した後、ページ移行エンジンは、ページテーブルエントリを更新して（又は別の機能ブロック若しくはソフトウェアエンティティに更新させて）、メモリのページが記憶されている物理アドレス（すなわち、メモリ内の第２の位置の物理アドレス）を識別する。ページテーブルエントリを更新することによって、ページ移行エンジンは、電子デバイス内のソフトウェアエンティティ及びデバイスによって使用される仮想アドレスが、メモリのページが記憶されている物理アドレスに正しくマッピングされ得るように、メモリのページに関する仮想アドレスから物理アドレスへの変換情報を更新する。また、ページ移行エンジンは、メモリ内の第２の位置に基づいて、ページテーブルエントリ内の任意の関連メタデータを（必要に応じて）設定する。
【0085】
メモリのページが首尾よく移行されたため、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態６０６と６００との間の太い矢印線によって示されるように）移行状態６００に戻る。移行状態６００に戻ることの一部として、ページ移行エンジンは、メモリのページに関するページテーブルエントリ内の移行状態情報を、移行状態６００を表す又は識別するビットシーケンス、値等に設定する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態６００を表す又は識別するために００に設定され得る。上述したように、移行状態６００は「非移行」移行状態である。ページテーブルエントリ内の移行状態情報が、メモリのページを移行状態６００にあるものとして識別するため、ＩＯＭＭＵは、ＩＯデバイスからのメモリのページ及びページテーブルエントリ内のそれぞれの情報のアクセスが通常どおり進行することを許容する。すなわち、メモリのページを移行するための準備が行われておらず、メモリのページが移行されていないため、メモリのページ及びページテーブルエントリ内の情報のアクセスは、ＩＯＭＭＵによって防止されず、ストールされず、又は、別様に制限されない。
【0086】
移行状態６００に戻ると、ＩＯＭＭＵは、移行状態６０４と６０６との間で以前にストールされたメモリのページに、第１のタイプ及び第２のタイプのストールされたメモリアクセスを解放する。例えば、いくつかの実施形態では、ＩＯＭＭＵがページテーブルエントリをポーリングする／周期的に読み出す一方、ストールされたメモリアクセスはＩＯＭＭＵによって保持される。ページテーブルエントリがメモリのページを移行状態６００にあるものとして識別することをＩＯＭＭＵが発見すると、ＩＯＭＭＵは、ストールされたメモリアクセスが記憶されたバッファ又はメモリ要素からストールされたメモリアクセスを先入れ先出し順序で取得し始め、メモリアクセスのそれぞれを実行する。
【0087】
いくつかの実施形態では、ＩＯＭＭＵは、メモリのページの他の新たに遭遇したメモリアクセスの前に、ストールされたメモリアクセスのそれぞれを実行する（新たに遭遇したメモリアクセスはそれ自体が保持され、その後、それらが受信された順序又は別の順序で解放され得る）。加えて、ＩＯＭＭＵは、ローカルキャッシュ内のページテーブルエントリからの情報のキャッシュを再開する。言い換えれば、ＩＯＭＭＵは、それ自体がページテーブルエントリからの情報のコピーをキャッシュし、ページテーブルエントリからの情報のコピーを要求側ＩＯデバイスに提供し得る。また、ページ移行エンジンは、メモリのページが首尾よく移行されたことを示す応答を要求側ソフトウェアエンティティに返す。これにより、メモリのページの移行が完了する。
【0088】
図６の例では、移行の試みが成功し、したがって、ページを移行する準備を行い、次いでページを移行するための全ての動作が成功することを想定している。しかしながら、動作のうちの１つが失敗した場合、又は、望ましくない若しくは予期しない状態若しくはエラーに遭遇した場合、ページの移行は終了され得る。移行が終了されると、機能ブロック、デバイス及びソフトウェアエンティティは、現在の移行状態（移行状態６０２～６０６の何れかであり得る）から移行状態６００に戻る。これは、移行状態６０２～６０４と移行状態６００との間の対応する細い矢印線、及び、移行状態６０６と移行状態６００との間の太い矢印線によって示されている。メモリのページの移行を終了すると、ソフトウェアエンティティ、ページ移行エンジン、又は、別の機能ブロック若しくはデバイスは、メモリのページのページテーブルエントリ内の移行状態情報を、移行状態６００を表す又は識別するビットシーケンス、値等に復元する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態６００を表す又は識別するために００に設定され得る。メモリのページを移行できなかったために移行状態６００に戻ると、ＩＯＭＭＵは、メモリのページの任意のストールされたメモリアクセスを解放し、ＩＯＭＭＵ及びＩＯデバイスのローカルキャッシュ内のページテーブルエントリからの情報のコピーのキャッシュを再開し、より一般的には、メモリのページを移行するための準備の効果を除去する。
【0089】
いくつかの実施形態では、移行中のメモリのページのメモリアクセス及びローカルキャッシュ内のそれぞれのページテーブルエントリからの情報のキャッシュに対する制限にもかかわらず、非移行中のメモリのページ及びそれらのそれぞれのページテーブルエントリへのアクセスは通常どおり実行される。すなわち、非移行中のメモリのページを移行するための準備は行われておらず、非移行中のメモリのページは移行されないため、非移行中のメモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスは、ＩＯＭＭＵによって防止されず、ストールされず、又は、別様に制限されない。言い換えれば、ＩＯＭＭＵは、そのようなページテーブルエントリからの情報を通常どおり使用し、そのようなメモリのページのメモリアクセスを通常どおり実行する。いくつかの実施形態では、非移行中のページに関する移行状態情報は、非移行中のページが移行状態６００にあることを示すように設定される。しかしながら、非移行中のメモリのページの特定のメモリアクセスは、順序付けの理由及び／又はメモリのページの移行に基づく他の理由のために保留され得るが、概して、メモリ内の非移行中のメモリのページ及びそれぞれのページテーブルエントリが正しいままである限りは進行し得る。
【0090】
いくつかの実施形態では、機能ブロック、デバイス及びソフトウェアエンティティは、異なる順序で移行状態間を遷移し得る。例えば、いくつかの実施形態では、移行状態間の細い矢印線によって示されるように、移行状態がスキップされ得る。例えば、いくつかの実施形態では、プロセッサにのみアクセス可能である（したがって、ＩＯデバイスにアクセス可能でない）メモリのページは、移行状態６００から移行状態６０６に直接遷移され得る。これらの実施形態では、プロセッサは、メモリのページの欠落を処理するためのページフォールト機構を含み、ソフトウェアエンティティ及び／又はページ移行エンジンは、単に、メモリのページをそれぞれのページテーブルエントリにおいて欠落しているものとしてマークし、メモリのページの移行を進行させ得る。いくつかの実施形態では、プロセッサは、ＩＯＭＭＵとは異なるページテーブルを使用し、したがって、メモリのページは、プロセッサのページテーブルにおいて移行中に「欠落」としてマークされ、これにより、メモリのページは、プロセッサのページフォールト機構を使用してプロセッサによって処理される。しかしながら、いくつかの実施形態では、プロセッサ及びＩＯＭＭＵで利用可能なインジケータは異なるものの、プロセッサは、ＩＯＭＭＵと同じページテーブルを使用する。これらの実施形態では、プロセッサの利用可能なインジケータは、プロセッサのページフォールト機構を使用してプロセッサによってメモリのページが処理されるように設定され得るが、メモリのページは、本明細書に記載されるように、ＩＯＭＭＵが（メモリアクセスのストール等を介して）処理するために「利用可能」のままである。
【0091】
図６に示される例では、単一のメモリのページのみが移行されるが、いくつかの実施形態では、複数のメモリのページを移行するための準備及び／又は複数のメモリのページの移行が並行して行われ得る。言い換えれば、メモリのページごとに上述した移行状態情報を使用して、２つ以上のメモリのページを移行するための準備及び／又は２つ以上のメモリのページの移行は、同じ又は同様の時間に、同時に等のように実行され得る。この場合の個々のメモリのページは異なる移行状態にあり、したがって、メモリのページの移行は、複数のメモリのページを移行するための準備及び／又は他のメモリのページの移行と並行して動的に開始され（例えば、ソフトウェアエンティティが、それぞれのメモリのページが移行されるものと決定した場合等）、完了され得ることに留意されたい。したがって、それぞれのメモリのページは、そのページテーブルエントリを介して、移行状態のうち何れか又は非移行状態にあるものとして個々に識別可能であり、メモリのページ及び／又はそれぞれのページテーブルエントリのアクセスを処理するための動作は、本明細書に記載されるように実行される。
【0092】
（メモリのページの移行を処理するプロセス）
説明される実施形態では、ソフトウェアエンティティ（例えば、ハイパーバイザ３１８、オペレーティングシステム２００等）及びページ移行エンジン（例えば、ページ移行エンジン１１４）は、メモリのページを移行するための準備が行われている間、及び、メモリのページがメモリ（例えば、メモリ１０４）内で移行される間、メモリのページ及び関連するページテーブルエントリのメモリアクセスを制御するための動作を実行する。図７は、いくつかの実施形態による、メモリのページを移行するためのプロセスを示すフロー図である。図７は、いくつかの実施形態においてリクエスタによって実行される動作の一般的な例として提示される。しかしながら、いくつかの実施形態では、リクエスタは、異なる動作を実行し、及び／又は、異なる順序で動作を実行する。
説明される実施形態では、ソフトウェアエンティティ（例えば、ハイパーバイザ３１８、オペレーティングシステム２００等）及びページ移行エンジン（例えば、ページ移行エンジン１１４）は、メモリのページを移行するための準備が行われている間、及び、メモリのページがメモリ（例えば、メモリ１０４）内で移行される間、メモリのページ及び関連するページテーブルエントリのメモリアクセスを制御するための動作を実行する。図７は、いくつかの実施形態による、メモリのページを移行するためのプロセスを示すフロー図である。図７は、いくつかの実施形態においてリクエスタによって実行される動作の一般的な例として提示される。しかしながら、いくつかの実施形態では、リクエスタは、異なる動作を実行し、及び／又は、異なる順序で動作を実行する。
【0093】
図７に見られるように、プロセスは、メモリ、ソフトウェアエンティティ及びページ移行エンジン内の、ＩＯデバイスがアクセス可能なメモリのページを移行する準備をするための動作を実行している間に、実行されている動作に基づいてメモリのページに関するページテーブルエントリ内の移行状態情報を設定する場合から始まる（ステップ７００）。概して、この動作のために、ソフトウェアエンティティ及びページ移行エンジンが、メモリのページ（例えば、メモリの４ＫｉＢページ）を移行する準備を行うためのそれぞれの動作を実行する場合、ソフトウェアエンティティ及びページ移行エンジンは、メモリのページに関するページテーブルエントリ内の移行情報を更新して、現在の／現時点の移行状態を示す。上述したように、移行状態６０２～６０６において、ソフトウェアエンティティ及び／又はページ移行エンジンは、メモリのページを移行する準備を行うための動作を実行し、その後、移行状態６０６において（上述したように、第２のタイプの既存の／未処理のメモリアクセスが完了する移行状態６０６Ａと、メモリのページがメモリ内で移行／移動され、クリーンアップ動作が実行される移行状態６０６Ｂと、に分割され得る）、ページ移行エンジンは、メモリのページを移行するための動作を実行する。したがって、実行されている動作に基づいて、メモリのページに関するページテーブルエントリ内の移行状態情報を設定することは、メモリのページの移行状態を識別するために移行状態を設定することを伴う。例えば、メモリのページを移行する要求を受信した後、メモリのページを移行する準備を行うための初期動作を実行している間（又はその前）に、ソフトウェアエンティティは、移行状態６０２を示すビットシーケンス又は値を移行状態に設定すること等によって、移行状態情報を移行状態６０２に設定し得る。
【0094】
いくつかの実施形態では、ソフトウェアエンティティ及びＩＯデバイスによって実行される特定の動作は、メモリのページの現在の移行状態に依存する。例えば、いくつかの実施形態では、ソフトウェアエンティティによって実行される動作の中には、少なくとも１つのＩＯデバイス内のキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーを（ＩＯＭＭＵへの対応するコマンドを介して）無効化するための動作がある。いくつかの実施形態において、ソフトウェアエンティティは、移行状態６０２においてこの動作を実行する。別の例として、いくつかの実施形態では、ページ移行エンジンによって実行される動作の中には、ＩＯＭＭＵ内のキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーを無効化するための動作がある。いくつかの実施形態では、ページ移行エンジンは、移行状態６０４においてこの動作を実行する。更に別の例として、いくつかの実施形態では、ページ移行エンジンによって実行される動作の中には、メモリのページを移行する前に、ＩＯＭＭＵによってストールされない、メモリのページへの任意のメモリアクセスを完了するための動作がある。いくつかの実施形態では、ページ移行エンジンは、移行状態６０２～６０６においてこれらの動作を実行する。これらの動作がソフトウェアエンティティ及びページ移行エンジンによって実行される特定のシーケンス／順序は、図６に関して上述されている。
【0095】
ＩＯＭＭＵは、ページテーブルエントリ内の移行状態情報に基づいて、ページテーブルエントリからの情報の使用を制御する（ステップ７０２）。この動作のために、ＩＯＭＭＵ（又はむしろＩＯＭＭＵテーブルウォーカ）は、テーブルウォークを実行すると、移行状態情報を取得し、移行状態情報の現在値をチェックする。移行状態情報が、メモリのページを移行するための準備が行われていること、及び／又は、メモリのページが移行されていることを示す場合、ＩＯＭＭＵは、ページテーブルからの情報の使用を制限する。例えば、移行状態６０２～６０６において、ＩＯＭＭＵは、ＩＯＭＭＵ自体又はＩＯデバイス内のキャッシュ内にページテーブルエントリからの情報のコピーをキャッシュすることを防止し得る。対照的に、移行状態６００等の移行状態情報が、ページが移行されていないことを示す場合、ＩＯＭＭＵは、ページテーブルからの情報を通常どおり使用し得る。したがって、非移行移行状態では、ＩＯＭＭＵ自体がページテーブルエントリからの情報のコピーをキャッシュすることができ、ＩＯデバイスにページテーブルエントリからの情報のコピーを（任意の他の既存のアクセス制限に従って）提供することができる。
【0096】
また、ＩＯＭＭＵは、ページテーブルエントリ内の移行状態情報に基づいて、メモリのページのメモリアクセスの実行を制御する（ステップ７０４）。この動作のために、ＩＯＭＭＵは、上述したように、ページテーブルエントリから移行状態情報を取得し、移行状態情報の現在値をチェックする。移行状態情報が、メモリのページを移行するための準備が行われていること、及び／又は、メモリのページが移行されていることを示す場合、ＩＯＭＭＵは、メモリのページへのメモリアクセスを制限し得る。例えば、移行状態６０４～６０６において、ＩＯＭＭＵは、メモリのページへの指定された新たに遭遇したメモリアクセスをストールし得るが、既存のメモリアクセスは、メモリのページが移行される前に完了まで進行することが許容される。対照的に、移行状態情報が、ページが移行状態６００～６０２等の他の移行状態にあることを示す場合、ＩＯＭＭＵは、メモリのページへの全てのメモリアクセスが通常どおり進行することを許可し得る。したがって、これらの移行状態では、ＩＯＭＭＵは、任意の他の既存のアクセス制限に従って、典型的な方法でメモリのページへのメモリアクセスを実行する。
【0097】
図７は、メモリのページを移行するための準備が行われる場合に状態情報を設定及び使用する例を提示するが、いくつかの実施形態では、移行状態情報は、概して、ページテーブルエントリ内に存在し、他の場合（すなわち、他の移行状態）には、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスを「制御する」ために使用される。例えば、図７で説明した準備が完了し、メモリのページが実際に移行されている（すなわち、メモリ内の１つの位置から別の位置に移動される過程にある）メモリのページについて、移行状態情報は、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスを制御するためにＩＯＭＭＵによって使用される。いくつかの実施形態では、メモリのページの移行は、移行状態６０６において、それぞれのページテーブルエントリ内のメモリのページ及び情報のアクセスに対する上述した制御を伴って実行される。別の例として、移行されておらず、したがってメモリのページを移行するための準備が行われていないメモリのページについて、移行状態情報は、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスを制御するためにＩＯＭＭＵによって使用される。いくつかの実施形態では、非移行中のメモリのページに対する動作は、移行状態６００において、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスに対する上述した制御（又はその欠如）を伴って実行される。
【0098】
いくつかの実施形態では、少なくとも１つの電子デバイス（例えば、電子デバイス１００等）は、非一時的なコンピュータ可読記憶媒体に記憶されたコード及び／又はデータを使用して、本明細書に記載の動作のうちいくつか又は全てを実行する。より詳細には、少なくとも１つの電子デバイスは、コンピュータ可読記憶媒体からコード及び／又はデータを読み取り、記載の動作を実行する場合にコードを実行し及び／又はデータを使用する。コンピュータ可読記憶媒体は、電子デバイスによって使用されるコード及び／又はデータを記憶する任意のデバイス、媒体、又は、それらの組み合わせであり得る。例えば、コンピュータ可読記憶媒体は、フラッシュメモリ、ランダムアクセスメモリ（例えば、ｅＤＲＡＭ、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＤＤＲ４ ＳＤＲＡＭ等）、不揮発性ＲＡＭ（例えば、位相変化メモリ、強誘電性ランダムアクセスメモリ、スピントランスファーランダムアクセスメモリ、磁気抵抗ランダムアクセスメモリ等）、読み取り専用メモリ（read-only memory、ＲＯＭ）、及び／又は、磁気若しくは光学記憶媒体（例えば、ディスクドライブ、磁気テープ、ＣＤ、ＤＶＤ等）を含む、揮発性及び／又は不揮発性メモリを含むことができるが、これらに限定されない。
【0099】
いくつかの実施形態では、１つ以上のハードウェアモジュールが、本明細書に記載の動作を実行する。例えば、ハードウェアモジュールとしては、１つ以上の中央演算処理装置（ＣＰＵ）／ＣＰＵコア、グラフィック処理ユニット（ＧＰＵ）／ＧＰＵコア、特定用途向け集積回路（application-specific integrated circuit、ＡＳＩＣ）チップ、フィールドプログラマブルゲートアレイ（field-programmable gate array、ＦＰＧＡ）、コンプレッサ又はエンコーダ、計算ユニット、埋め込みプロセッサ、加速処理ユニット（accelerated processing unit、ＡＰＵ）、コントローラ、リクエスタ、コンプリータ、ネットワーク通信リンク、及び／又は、他の機能ブロックが挙げられ得るが、これらに限定されない。そのようなハードウェアモジュール内の回路構成（例えば、集積回路素子、ディスクリート回路素子等）がアクティブ化されると、回路構成は、動作の一部又は全部を実行する。幾つかの実施形態において、ハードウェアモジュールは、命令（例えば、プログラムコード、ファームウェア等）の実行時に動作を実行する実行パイプライン、計算又は処理ユニット等の汎用回路を含む。いくつかの実施形態では、ハードウェアモジュールは、動作を実行する特定用途向け又は専用の回路構成を含み、場合によっては、命令を実行することなく「ハードウェア内の」動作の一部又は全部を実行する回路構成を含む。
【0100】
いくつかの実施形態では、本明細書に記載の機能ブロック及び回路要素（例えば、電子デバイス１００又はそのいくつかの部分）の一部又は全部を表すデータ構造は、電子デバイスによって読み取られ、機能ブロック及び回路要素を含むハードウェアを加工するための直接的又は間接的に使用され得るデータベース又は他のデータ構造を含む非一時的なコンピュータ可読記憶媒体に記憶される。例えば、データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等の高レベル設計言語（high-level design language、ＨＤＬ）におけるハードウェア機能の行動レベルの記述又はレジスタ転送レベル（register-transfer level、ＲＴＬ）の記述であり得る。記述は、記述を合成して、上記の機能ブロック及び回路要素を含むハードウェアの機能を表す合成ライブラリからのトランジスタ／回路素子のリストを含むネットリストを生成することができる合成ツールによって読み取られ得る。ネットリストは、次いで、マスクに適用される幾何学的形状を記述するデータセットを生成するために配置され、ルーティングされ得る。マスクは、次いで、上記の機能ブロック及び回路要素に対応する半導体回路又は回路（例えば、集積回路）を製造するために、様々な半導体加工ステップで使用され得る。代替的に、コンピュータアクセス可能記憶媒体上のデータベースは、所望に応じて、ネットリスト（合成ライブラリの有無にかかわらず）若しくはデータセット、又は、グラフィックデータシステム（Graphic Data System、ＧＤＳ）ＩＩデータであり得る。
【0101】
この記載では、変数又は不特定の値（すなわち、値の特定の例を含まない値の一般的な説明）は、Ｎ、Ｍ及びＸ等の文字によって表される。本明細書で使用されるように、この記載において異なる場所で類似の文字を使用する可能性があるにもかかわらず、各場合における変数及び不特定の値は、必ずしも同じではなく、すなわち、一般的な変数及び不特定値のいくつか又は全てに対して意図される変数及び値が存在し得る。言い換えれば、Ｎの特定の値の例、並びに、この記載における変数及び指定されていない値を表すために使用される任意の他の文字は、必ずしも互いに関連しない。
【0102】
本明細書で使用される場合、「その他」又は「等」という表現は、１つの及び／又は事例、すなわち、その他が関連付けられるリスト内の要素「のうち少なくとも１つ」の等価物を提示することが意図される。例えば、「電子デバイスが第１の動作、第２の動作等を実行する」という記述では、電子デバイスは、第１の動作、第２の動作及び他の動作のうち少なくとも１つを実行する。加えて、１つ等に関連付けられたリスト内の要素は、一組の例の中からの例に過ぎず、実施例の少なくともいくつかは、いくつかの実施形態では現れない場合がある。
【0103】
実施形態の上記の説明は、例示及び説明の目的でのみ提示されている。それらは、網羅的であること、又は、実施形態を開示された形態に限定することを意図するものではない。したがって、多くの修正及び変形が当業者には明らかであろう。更に、上記の開示は、実施形態を限定することを意図するものではない。実施形態の範囲は、添付の特許請求の範囲によって定義される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【国際調査報告】