▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 成都京東方光電科技有限公司の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-30
(54)【発明の名称】表示基板及び表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240123BHJP
G09F 9/00 20060101ALI20240123BHJP
H10K 59/38 20230101ALI20240123BHJP
H10K 59/122 20230101ALI20240123BHJP
H10K 59/35 20230101ALI20240123BHJP
H10K 59/123 20230101ALI20240123BHJP
H10K 59/65 20230101ALI20240123BHJP
H10K 59/121 20230101ALI20240123BHJP
H10K 50/86 20230101ALI20240123BHJP
H10K 59/131 20230101ALI20240123BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 349A
G09F9/30 349C
G09F9/30 365
G09F9/00 366A
H10K59/38
H10K59/122
H10K59/35
H10K59/123
H10K59/65
H10K59/121
H10K50/86 865
H10K59/131
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022558520
(86)(22)【出願日】2021-11-04
(85)【翻訳文提出日】2022-09-27
(86)【国際出願番号】 CN2021128697
(87)【国際公開番号】W WO2022160839
(87)【国際公開日】2022-08-04
(31)【優先権主張番号】PCT/CN2021/073725
(32)【優先日】2021-01-26
(33)【優先権主張国・地域又は機関】CN
(31)【優先権主張番号】202110726478.2
(32)【優先日】2021-06-29
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(71)【出願人】
【識別番号】511121702
【氏名又は名称】成都京東方光電科技有限公司
【氏名又は名称原語表記】ＣＨＥＮＧＤＵ ＢＯＥ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１１８８，Ｈｅｚｕｏ Ｒｄ．，（Ｗｅｓｔ Ｚｏｎｅ），Ｈｉ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ，Ｃｈｅｎｇｄｕ，Ｓｉｃｈｕａｎ，６１１７３１，Ｐ．Ｒ．ＣＨＩＮＡ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】李 ▲碩▼
(72)【発明者】
【氏名】石 ▲領▼
(72)【発明者】
【氏名】▲盧▼ ▲輝▼
(72)【発明者】
【氏名】郭 丹
(72)【発明者】
【氏名】胡 耀
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC43
3K107DD89
3K107EE03
3K107EE22
3K107EE27
3K107EE68
3K107FF15
3K107HH05
5C094BA03
5C094BA27
5C094CA19
5C094DA09
5C094DA13
5C094ED02
5C094ED15
5C094FA01
5C094FA10
5C094JA08
5G435BB05
5G435CC09
5G435EE49
(57)【要約】
表示基板及び表示装置を提供する。該表示基板は、複数行複数列に配置される複数のサブ画素（ＳＰ）を有し、ベース基板（１０１）、駆動回路層（１０２）、発光デバイス層及びブラックマトリックス層（１１３）を含み、各サブ画素（ＳＰ）は駆動回路層（１０２）に設けられる画素駆動回路と、発光デバイス層に設けられる発光デバイス（ＥＭ）とを含み、画素駆動回路（１０２）は発光デバイス（ＥＭ）を駆動するように構成され、駆動回路層（１０２）は相互に平行に設けられ且つ周期的に配置される第１信号線（Ｓ１）及び第２信号線（Ｓ２）を含み、第１信号線（Ｓ１）及び第２信号線（Ｓ２）は複数のサブ画素（ＳＰ）に異なる電気信号を提供するように構成され、ブラックマトリックス層（１１３）は複数の第１透光開口部（１１３１）及び複数の第２透光開口部（１１３２）を含み、複数の第１透光開口部（１１３１）はそれぞれ複数のサブ画素（ＳＰ）の発光デバイス（ＥＭ）を露出させ、複数の第２透光開口部（１１３２）はそれぞれ複数の第１透光開口部（１１３１）の間に設けられ、複数の第２透光開口部（１１３２）のベース基板（１０１）上での正投影はそれぞれ１つの第１信号線（Ｓ１）のベース基板（１０１）上での正投影と、１つの第１信号線（Ｓ１）との距離が最も近い１つの第２信号線（Ｓ２）のベース基板（１０１）上での正投影との間に位置する。該表示基板は複数の第２透光開口部で透光であり、それにより指紋認識機能などの実現に有利である。
【特許請求の範囲】
【請求項1】
表示基板であって、複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、前記複数のサブ画素のそれぞれは、前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、
前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第１信号線及び第２信号線を含み、前記第１信号線及び前記第２信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、
前記ブラックマトリックス層は複数の第１透光開口部及び複数の第２透光開口部を含み、前記複数の第１透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第２透光開口部はそれぞれ前記複数の第１透光開口部の間に設けられ、
前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ１つの第１信号線の前記ベース基板上での正投影と、前記１つの第１信号線との距離が最も近い１つの第２信号線の前記ベース基板上での正投影との間に位置する、表示基板。
【請求項2】
前記第１信号線は発光制御信号線、前記第２信号線はリセット電圧線である、請求項１に記載の表示基板。
【請求項3】
前記複数行複数列の複数のサブ画素は、少なくとも１行の第１サブ画素と、前記少なくとも１行の第１サブ画素に隣接し且つ前記少なくとも１行の第１サブ画素の下位に位置する少なくとも１行の第２サブ画素と、を含み、前記少なくとも１行の第１サブ画素の画素駆動回路は１つの発光制御信号線及び１つのリセット電圧線を共有し、前記少なくとも１行の第２サブ画素の画素駆動回路は１つの発光制御信号線及び１つのリセット電圧線を共有し、
前記少なくとも１行の第１サブ画素の画素駆動回路が共有する発光制御信号線の前記ベース基板上での正投影と前記少なくとも１行の第２サブ画素の画素駆動回路が共有するリセット電圧線の前記ベース基板上での正投影との間には、１行の第２透光開口部の前記ベース基板上での正投影が含まれる、請求項２に記載の表示基板。
【請求項4】
前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第３信号線及び第４信号線を含み、前記第３信号線及び前記第４信号線はそれぞれ前記第１信号線及び前記第２信号線と交差し、前記第３信号線及び前記第４信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ１つの第３信号線の前記ベース基板上での正投影と前記１つの第３信号線に隣接する１つの第４信号線の前記ベース基板上での正投影との間に位置する、請求項１から３のいずれか一項に記載の表示基板。
【請求項5】
前記第３信号線は第１電源線、前記第４信号線はデータ線である、請求項４に記載の表示基板。
【請求項6】
前記第１信号線、前記第２信号線、前記第３信号線及び前記第４信号線は複数の第１領域を画定し、前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ前記複数の第１領域の前記ベース基板上での正投影内に位置する、請求項４に記載の表示基板。
【請求項7】
前記画素駆動回路は薄膜トランジスタ及び記憶コンデンサを含み、前記薄膜トランジスタは前記ベース基板上に設けられるゲートを含み、前記記憶コンデンサは前記ベース基板上に設けられる第１コンデンサ電極及び第２コンデンサ電極を含み、前記第２コンデンサ電極は前記第１コンデンサ電極の前記ベース基板から離れる側に設けられ、前記発光制御信号線は前記ゲート及び前記第１コンデンサ電極と同じ層に設けられる、請求項２又は３に記載の表示基板。
【請求項8】
前記リセット電圧線は前記第２コンデンサ電極と同じ層に設けられる、請求項７に記載の表示基板。
【請求項9】
前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第１電極層、発光材料層及び第２電極層を含み、前記第１電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第１電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第１電極層を露出させ、
前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、
同一の行に位置する複数のサブ画素に対応する複数のビアは第１ビア、第２ビア及び第３ビアを含み、第１直線は前記第１ビア及び前記第２ビアを貫通するが、前記第３ビアを貫通しない、請求項１から３のいずれか一項に記載の表示基板。
【請求項10】
前記複数のビアのうちの少なくとも一部の前記ベース基板上での正投影はそれぞれ前記複数の第１領域の前記ベース基板上での正投影内に位置する、請求項９に記載の表示基板。
【請求項11】
前記平坦化層の前記ベース基板に近い側に設けられる複数の接続電極をさらに含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記複数のビアによって前記複数の接続電極に電気的に接続され、前記複数の接続電極は前記複数のサブ画素の画素駆動回路に電気的に接続され、前記複数の接続電極のうちの少なくとも一部の前記ベース基板上での正投影は複数の第１領域の前記ベース基板上での正投影内に位置する、請求項９に記載の表示基板。
【請求項12】
前記複数のサブ画素は赤色サブ画素、緑色サブ画素及び青色サブ画素を含み、１つの青色サブ画素、１つの赤色サブ画素及び２つの緑色サブ画素を１つの繰り返し単位とし、前記複数のサブ画素は複数行複数列に配置される複数の繰り返し単位を構成し、同一の行に位置する隣接する１つの青色サブ画素、１つの赤色サブ画素及び２つの緑色サブ画素に対応する４つのビアは同一の直線上にない、請求項９に記載の表示基板。
【請求項13】
同一の行に位置する隣接する３つの緑色サブ画素に対応する３つのビアは同一の直線上にない、請求項９に記載の表示基板。
【請求項14】
第２直線は同一列に位置する複数のサブ画素に対応する複数のビアを順に貫通する、請求項９に記載の表示基板。
【請求項15】
前記駆動回路層は複数の透光部を含み、前記複数の透光部は前記ベース基板の板面に垂直な方向において透光であり、少なくとも一部の前記複数の第２透光開口部は少なくとも一部の前記複数の透光部に１対１で対応して設けられ、前記ベース基板の板面と所定の角度範囲をなす光を透過できるように構成される、請求項４に記載の表示基板。
【請求項16】
前記第１信号線、前記第２信号線、前記第３信号線、前記第４信号線及び前記複数の接続電極は前記複数の透光部を共同で画定する、請求項１５に記載の表示基板。
【請求項17】
対応して設けられる第２透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第２透光開口部の平面形状と前記透光部の平面形状は少なくとも部分的に同じであり、前記第２透光開口部の平面サイズは前記透光部の平面サイズ未満である、請求項１５に記載の表示基板。
【請求項18】
前記複数のサブ画素のそれぞれのサブ画素に対応して１つの第２透光開口部が設けられる、請求項１７に記載の表示基板。
【請求項19】
対応して設けられる第２透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第２透光開口部の平面形状は円形であり、前記透光部の平面形状は多角形であり、前記第２透光開口部の平面サイズは前記透光部の平面サイズ未満である、請求項１５に記載の表示基板。
【請求項20】
前記複数のサブ画素のうちの２つのサブ画素ごとに対応して１つの第２透光開口部が設けられる、請求項１９に記載の表示基板。
【請求項21】
前記複数の第２透光開口部のうち隣接する２つの第２透光開口部の距離は５０μｍ－６０μｍである、請求項２０に記載の表示基板。
【請求項22】
対応して設けられる第２透光開口部及び透光部では、前記第２透光開口部の前記ベース基板上での正投影は前記透光部の前記ベース基板上での正投影の内部に位置する、請求項１５に記載の表示基板。
【請求項23】
前記複数の第１透光開口部のうちの少なくとも１つは弧状エッジを有する、請求項１から３のいずれか一項に記載の表示基板。
【請求項24】
前記ベース基板の板面に平行な方向において、前記複数の第１透光開口部のうちの少なくとも１つの平面形状は楕円形、半楕円形、円形、半円形、トラック形又は半トラック形である、請求項２３に記載の表示基板。
【請求項25】
前記ベース基板の板面に垂直な方向において、前記複数のサブ画素開口部と前記複数の第１透光開口部は１対１で対応し且つ重なり、対応する１つのサブ画素開口部及び１つの第１透光開口部では、前記ベース基板の板面に平行な方向において、前記サブ画素開口部の平面形状と前記第１透光開口部の平面形状は同じである、請求項９に記載の表示基板。
【請求項26】
前記サブ画素開口部の前記ベース基板上での正投影は前記第１透光開口部の前記ベース基板上での正投影内に位置する、請求項２５に記載の表示基板。
【請求項27】
カラーフィルム層をさらに含み、前記カラーフィルム層は複数のカラーフィルムパターンを含み、前記複数のカラーフィルムパターンはそれぞれ前記複数の第１透光開口部に設けられる、請求項１から３のいずれか一項に記載の表示基板。
【請求項28】
表示装置であって、請求項１から２７のいずれか一項に記載の表示基板を含む、表示装置。
【請求項29】
紋様タッチ表面及び画像センサアレイをさらに含み、前記画像センサアレイは前記駆動回路層の前記発光デバイス層から離れる側に設けられ、複数の画像センサを含み、前記複数の画像センサは紋様収集を行うために、前記発光デバイス層の複数の発光デバイスから発し且つ前記紋様タッチ表面の紋様に反射され、前記第２透光開口部を通過して前記複数の画像センサに到達する光を受光できるように構成される、請求項２８に記載の表示装置。
【請求項30】
表示基板であって、複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、前記複数のサブ画素のそれぞれは前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、
前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第１信号線及び第２信号線を含み、前記第１信号線及び前記第２信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、
前記ブラックマトリックス層は複数の第１透光開口部及び複数の第２透光開口部を含み、前記複数の第１透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第２透光開口部はそれぞれ前記複数の第１透光開口部の間に設けられ、
前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ１つの第１信号線の前記ベース基板上での正投影と、前記１つの第１信号線との距離が最も近い１つの第２信号線の前記ベース基板上での正投影との間に位置し、
前記表示基板は、前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、
前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第１電極層、発光材料層及び第２電極層を含み、前記第１電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第１電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第１電極層を露出させ、
前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、
同一の行に位置する複数のサブ画素に対応する複数のビアは第１ビア、第２ビア及び第３ビアを含み、第１直線は前記第１ビア及び前記第２ビアを貫通するが、前記第３ビアを貫通しない、表示基板。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、２０２１年１月２６日に提出された国際出願第ＰＣＴ／ＣＮ２０２１／０７３７２５号の優先権及び２０２１年６月２９日に提出された中国特許出願第２０２１１０７２６４７８．２号の優先権を主張し、ここで上記中国特許出願に開示されている全内容が引用により本願の一部として組み込まれている。
【0002】
本開示の実施例は表示基板及び表示装置に関する。
【背景技術】
【0003】
ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）表示装置は自発光、高コントラスト、高解像度、広視野角、低消費電力、高応答速度、及び低製造コストなどの一連の利点を有し、次世代の表示装置の主要な発展方向の１つとなり、従って、ますます注目を集めている。
【発明の概要】
【課題を解決するための手段】
【0004】
本開示の少なくとも１つの実施例は表示基板を提供し、該表示基板は複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、前記複数のサブ画素のそれぞれは前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第１信号線及び第２信号線を含み、前記第１信号線及び前記第２信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、前記ブラックマトリックス層は複数の第１透光開口部及び複数の第２透光開口部を含み、前記複数の第１透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第２透光開口部はそれぞれ前記複数の第１透光開口部の間に設けられ、前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ１つの第１信号線の前記ベース基板上での正投影と、前記１つの第１信号線との距離が最も近い１つの第２信号線の前記ベース基板上での正投影との間に位置する。
【0005】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記第１信号線は発光制御信号線、前記第２信号線はリセット電圧線である。
【0006】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記複数行複数列の複数のサブ画素は、少なくとも１行の第１サブ画素と、前記少なくとも１行の第１サブ画素に隣接し且つ前記少なくとも１行の第１サブ画素の下位に位置する少なくとも１行の第２サブ画素と、を含み、前記少なくとも１行の第１サブ画素の画素駆動回路は１つの発光制御信号線及び１つのリセット電圧線を共有し、前記少なくとも１行の第２サブ画素の画素駆動回路は１つの発光制御信号線及び１つのリセット電圧線を共有し、前記少なくとも１行の第１サブ画素の画素駆動回路が共有する発光制御信号線の前記ベース基板上での正投影と前記少なくとも１行の第２サブ画素の画素駆動回路が共有するリセット電圧線の前記ベース基板上での正投影との間に１行の第２透光開口部の前記ベース基板上での正投影が含まれる。
【0007】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第３信号線及び第４信号線を含み、前記第３信号線及び前記第４信号線はそれぞれ前記第１信号線及び前記第２信号線と交差し、前記第３信号線及び前記第４信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ１つの第３信号線の前記ベース基板上での正投影と前記１つの第３信号線に隣接する１つの第４信号線の前記ベース基板上での正投影との間に位置する。
【0008】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記第３信号線は第１電源線、前記第４信号線はデータ線である。
【0009】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記第１信号線、前記第２信号線、前記第３信号線及び前記第４信号線は複数の第１領域を画定し、前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ前記複数の第１領域の前記ベース基板上での正投影内に位置する。
【0010】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記画素駆動回路は薄膜トランジスタ及び記憶コンデンサを含み、前記薄膜トランジスタは前記ベース基板上に設けられるゲートを含み、前記記憶コンデンサは前記ベース基板上に設けられる第１コンデンサ電極及び第２コンデンサ電極を含み、前記第２コンデンサ電極は前記第１コンデンサ電極の前記ベース基板から離れる側に設けられ、前記発光制御信号線は前記ゲート及び前記第１コンデンサ電極と同じ層に設けられる。
【0011】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記リセット電圧線は前記第２コンデンサ電極と同じ層に設けられる。
【0012】
例えば、本開示の少なくとも１つの実施例に係る表示基板は、前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第１電極層、発光材料層及び第２電極層を含み、前記第１電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第１電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第１電極層を露出させ、前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、同一の行に位置する複数のサブ画素に対応する複数のビアは第１ビア、第２ビア及び第３ビアを含み、第１直線は前記第１ビア及び前記第２ビアを貫通するが、前記第３ビアを貫通しない。
【0013】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記複数のビアのうちの少なくとも一部の前記ベース基板上での正投影はそれぞれ前記複数の第１領域の前記ベース基板上での正投影内に位置する。
【0014】
例えば、本開示の少なくとも１つの実施例に係る表示基板は、前記平坦化層の前記ベース基板に近い側に設けられる複数の接続電極をさらに含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記複数のビアによって前記複数の接続電極に電気的に接続され、前記複数の接続電極は前記複数のサブ画素の画素駆動回路に電気的に接続され、前記複数の接続電極のうちの少なくとも一部の前記ベース基板上での正投影は複数の第１領域の前記ベース基板上での正投影内に位置する。
【0015】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記複数のサブ画素は赤色サブ画素、緑色サブ画素及び青色サブ画素を含み、１つの青色サブ画素、１つの赤色サブ画素及び２つの緑色サブ画素を１つの繰り返し単位とし、前記複数のサブ画素は複数行複数列に配置される複数の繰り返し単位を構成し、同一の行に位置する隣接する１つの青色サブ画素、１つの赤色サブ画素及び２つの緑色サブ画素に対応する４つのビアは同一の直線上にない。
【0016】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、同一の行に位置する隣接する３つの緑色サブ画素に対応する３つのビアは同一の直線上にない。
【0017】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、第２直線は同一列に位置する複数のサブ画素に対応する複数のビアを順に貫通する。
【0018】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記駆動回路層は複数の透光部を含み、前記複数の透光部は前記ベース基板の板面に垂直な方向において透光であり、少なくとも一部の前記複数の第２透光開口部は少なくとも一部の前記複数の透光部に１対１で対応して設けられ、前記ベース基板の板面と所定の角度範囲をなす光を透過できるように構成される。
【0019】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、対応して設けられる第２透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第２透光開口部の平面形状と前記透光部の平面形状は少なくとも部分的に同じであり、前記第２透光開口部の平面サイズは前記透光部の平面サイズ未満である。
【0020】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記第１信号線、前記第２信号線、前記第３信号線、前記第４信号線及び前記複数の接続電極は前記複数の透光部を共同で画定する。
【0021】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記複数のサブ画素のそれぞれのサブ画素に対応して１つの第２透光開口部が設けられる。
【0022】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、対応して設けられる第２透光開口部及び透光部では、前記ベース基板の板面に平行な方向において、前記第２透光開口部の平面形状は円形であり、前記透光部の平面形状は多角形であり、前記第２透光開口部の平面サイズは前記透光部の平面サイズ未満である。
【0023】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記複数のサブ画素のうちの２つのサブ画素ごとに対応して１つの第２透光開口部が設けられる。
【0024】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記複数の第２透光開口部のうち隣接する２つの第２透光開口部の距離は５０μｍ－６０μｍである。
【0025】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、対応して設けられる第２透光開口部及び透光部では、前記第２透光開口部の前記ベース基板上での正投影は前記透光部の前記ベース基板上での正投影の内部に位置する。
【0026】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記複数の第１透光開口部のうちの少なくとも１つは弧状エッジを有する。
【0027】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記ベース基板の板面に平行な方向において、前記複数の第１透光開口部のうちの少なくとも１つの平面形状は楕円形、半楕円形、円形、半円形、トラック形又は半トラック形である。
【0028】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記ベース基板の板面に垂直な方向において、前記複数のサブ画素開口部と前記複数の第１透光開口部は１対１で対応し且つ重なり、対応する１つのサブ画素開口部及び１つの第１透光開口部では、前記ベース基板の板面に平行な方向において、前記サブ画素開口部の平面形状と前記第１透光開口部の平面形状は同じである。
【0029】
例えば、本開示の少なくとも１つの実施例に係る表示基板では、前記サブ画素開口部の前記ベース基板上での正投影は前記第１透光開口部の前記ベース基板上での正投影内に位置する。
【0030】
例えば、本開示の少なくとも１つの実施例に係る表示基板は、カラーフィルム層をさらに含み、前記カラーフィルム層は複数のカラーフィルムパターンを含み、前記複数のカラーフィルムパターンはそれぞれ前記複数の第１透光開口部に設けられる。
【0031】
本開示の少なくとも１つの実施例は、本開示の実施例に係る表示基板を含む表示装置をさらに提供する。
【0032】
例えば、本開示の少なくとも１つの実施例に係る表示装置は、紋様タッチ表面及び画像センサアレイをさらに含み、前記画像センサアレイは前記駆動回路層の前記発光デバイス層から離れる側に設けられ、複数の画像センサを含み、前記複数の画像センサは紋様収集を行うために、前記発光デバイス層の複数の発光デバイスから発し且つ前記紋様タッチ表面の紋様に反射され、前記第２透光開口部を通過して前記複数の画像センサに到達する光を受光できるように構成される。
【0033】
本開示の少なくとも１つの実施例は表示基板を提供し、該表示基板は、複数行複数列に配置される複数のサブ画素を有し、ベース基板と、前記ベース基板上に設けられる駆動回路層と、前記駆動回路層の前記ベース基板から離れる側に設けられる発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる側に設けられるブラックマトリックス層とを含み、前記複数のサブ画素のそれぞれは前記駆動回路層に設けられる画素駆動回路と、前記発光デバイス層に設けられる発光デバイスとを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、前記駆動回路層は相互に平行に設けられ且つ周期的に配置される第１信号線及び第２信号線を含み、前記第１信号線及び前記第２信号線は前記複数のサブ画素に異なる電気信号を提供するように構成され、前記ブラックマトリックス層は複数の第１透光開口部及び複数の第２透光開口部を含み、前記複数の第１透光開口部はそれぞれ前記複数のサブ画素の発光デバイスを露出させ、前記複数の第２透光開口部はそれぞれ前記複数の第１透光開口部の間に設けられ、前記複数の第２透光開口部の前記ベース基板上での正投影はそれぞれ１つの第１信号線の前記ベース基板上での正投影と、前記１つの第１信号線との距離が最も近い１つの第２信号線の前記ベース基板上での正投影との間に位置し、前記表示基板は、前記駆動回路層の前記ベース基板から離れる側に設けられる平坦化層と、前記平坦化層の前記ベース基板から離れる側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、前記発光デバイスは前記ベース基板から離れる方向において順に積層して設けられる第１電極層、発光材料層及び第２電極層を含み、前記第１電極層は前記平坦化層の前記ベース基板から離れる側に設けられ、前記画素定義層は前記第１電極層の前記ベース基板から離れる側に設けられ、且つ前記複数のサブ画素開口部はそれぞれ前記複数のサブ画素の発光デバイスの第１電極層を露出させ、前記平坦化層は複数のビアを含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記複数のビアによって前記複数のサブ画素の画素駆動回路に電気的に接続され、同一の行に位置する複数のサブ画素に対応する複数のビアは第１ビア、第２ビア及び第３ビアを含み、第１直線は前記第１ビア及び前記第２ビアを貫通するが、前記第３ビアを貫通しない。
【0034】
本開示の実施例の技術案をより明確に説明するために、以下、実施例の図面を簡単に説明し、明らかなように、以下説明される図面は単に本開示のいくつかの実施例に関するものであり、本開示を制限しない。
【図面の簡単な説明】
【0035】
【発明を実施するための形態】
【0036】
本開示の実施例の目的、技術案及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら本開示の実施例の技術案を明確かつ完全に説明する。明らかなように、説明される実施例は本開示の一部の実施例であり、すべての実施例ではない。説明される本開示の実施例に基づいて、当業者が創造的な労働をせずに取得するほかの実施例はすべて本開示の保護範囲に属する。
【0037】
別途定義しない限り、本開示に使用される技術用語又は科学用語は当業者が理解する通常の意味を有するべきである。本開示に使用される「第１」、「第２」及び類似する単語はいかなる順序、数又は重要性を示すものでもなく、単に異なる構成部分を区別することに用いられる。「含む」又は「包含」などの類似する単語は該単語の後に出現する素子又は物品が該単語の前にリストされる素子又は物品及びその同等物をカバーするが、ほかの素子又は部品を除外しない。「接続」又は「連結」などの類似する単語は物理的又は機械的接続に限定されず、直接的か間接的かを問わず電気的接続を含む。「上」、「下」、「左」、「右」などは単に相対的な位置関係を示すことに用いられ、説明される対象の絶対位置が変化すると、該相対的な位置関係も対応して変化する可能性がある。
【0038】
スクリーンによる光反射を防止するために、従来のＯＬＥＤ表示基板は通常、表示基板上に１層の偏光板を貼り付けることで、表示基板の周囲光での使用快適性を向上させる。しかしながら、本開示の発明者は、偏光板の透過率が通常４０％程度だけであり、その結果、表示基板の光取り出し率が低く、さらに表示基板の消費電力が高いことを見出した。
【0039】
いくつかの実施例では、ＣＯＥ（Ｃｏｖｅｒ ｆｉｌｍ Ｏｎ Ｅｎｃａｐｓｕｌａｔｉｏｎ）技術、すなわち、カラーフィルム（ｃｏｌｏｒ ｆｉｌｍ、ＣＦ）で偏光板を置き換える技術を使用して、表示基板の光取り出し率を向上させ、また、該技術は表示基板の高集積化、軽量薄型化の発展に有利である。ＣＯＥ技術では、表示基板上にブラックマトリックス層が形成され、ブラックマトリックス層のサブ画素の発光デバイスに対応する位置には、サブ画素の発光デバイスが発する光を透過させる透光開口部を有し、該透光開口部に上記カラーフィルムが設けられ、このとき、ブラックマトリックス層は光を吸収でき、さらに表示基板内の一部の金属を遮蔽して表示基板の光反射率を低減させることができる一方、指紋認識などの機能を実現するために、表示基板の非表示側には通常、例えば画像センサなどの感光素子が設けられ、このとき、表示基板の表示側から入射される信号光が表示基板を透過して表示基板の非表示側に到達できるように、表示基板にも一定の透光率が必要であり、しかしながら、従来の表示基板の構造は信号光を透過できる透光領域を実現することが困難であり、従って、表示基板が信号光を透過できるように表示基板の一部の構造を再構成する必要がある。
【0040】
本開示の少なくとも１つの実施例は表示基板及び表示装置を提供し、該表示基板は複数行複数列に配置される複数のサブ画素を有し、ベース基板と、ベース基板上に設けられる駆動回路層と、駆動回路層のベース基板から離れる側に設けられる発光デバイス層と、発光デバイス層のベース基板から離れる側に設けられるブラックマトリックス層と、を含み、複数のサブ画素のそれぞれは駆動回路層に設けられる画素駆動回路と、発光デバイス層に設けられる発光デバイスとを含み、画素駆動回路は発光デバイスを駆動するように構成され、駆動回路層は相互に平行に設けられ且つ周期的に配置される第１信号線及び第２信号線を含み、第１信号線及び第２信号線は複数のサブ画素に異なる電気信号を提供するように構成、ブラックマトリックス層は複数の第１透光開口部及び複数の第２透光開口部を含み、複数の第１透光開口部はそれぞれ複数のサブ画素の発光デバイスを露出させ、複数の第２透光開口部はそれぞれ複数の第１透光開口部の間に設けられ、複数の第２透光開口部のベース基板上での正投影はそれぞれ１つの第１信号線のベース基板上での正投影と、１つの第１信号線との距離が最も近い１つの第２信号線のベース基板上での正投影との間に位置する。
【0041】
本開示の少なくとも１つの実施例に係る上記表示基板では、ブラックマトリックス層は複数の第２透光開口部を有し、複数の第２透光開口部は光を透過することに使用でき、例えば、感光素子用の信号光を透過することに用いられ、且つ、ベース基板の板面に平行な方向において、複数の第２透光開口部は第１信号線と、第１信号線との距離が最も近い第２信号線との間に設けられ、このとき、第１信号線と、第１信号線との距離が最も近い第２信号線との間に大きな透光領域を形成でき、従って、第２透光開口部が該位置に設けられることで、十分なサイズが可能であり、十分に透光でき、且つ表示基板の表示効果を損なうことがない。
【0042】
以下、いくつかの具体的な例によって本開示の実施例に係る表示基板及び表示装置を詳細に説明する。
【0043】
本開示の少なくとも１つの実施例は表示基板を提供し、図１は該表示基板の部分平面模式図を示し、図２は該表示基板の部分断面模式図を示し、図３は該表示基板の画素定義層及びブラックマトリックス層の部分平面模式図を示す。
【0044】
図１－図３に示すように、該表示基板は複数行複数列に配置される複数のサブ画素ＳＰを有し、ベース基板１０１と、ベース基板上に設けられる駆動回路層１０２と、駆動回路層１０２のベース基板１０１から離れる側に設けられる発光デバイス層と、発光デバイス層のベース基板１０１から離れる側に設けられるブラックマトリックス層１１３と、を含む。
【0045】
例えば、各サブ画素は、駆動回路層１０２内に設けられる画素駆動回路と、発光デバイス層に設けられる発光デバイスＥＭとを含み、画素駆動回路は発光デバイスＥＭに電気的に接続され、発光デバイスＥＭを駆動するように構成される。例えば、図１に示すように、駆動回路層１０２は相互に平行に設けられ且つ周期的に配置される第１信号線Ｓ１及び第２信号線Ｓ２を含み、第１信号線Ｓ１及び第２信号線Ｓ２は複数のサブ画素ＳＰに異なる電気信号を提供するように構成される。
【0046】
なお、実際の生産におけるプロセス誤差及び構造誤差などを考慮すると、形成される信号線は直線ではない可能性があり、例えば、凹凸のある部分などがあり、本開示の実施例では、第１信号線Ｓ１と第２信号線Ｓ２が「相互に平行である」とは、第１信号線Ｓ１と第２信号線Ｓ２の延伸方向に形成される角度が１５度の範囲内にあることであり、必ずしも厳密に平行でなくてもよい。
【0047】
例えば、図１－図３に示すように、ブラックマトリックス層は複数の第１透光開口部１１３１及び複数の第２透光開口部１１３２を含み、複数の第１透光開口部１１３１はそれぞれ複数のサブ画素の発光デバイスＥＭを露出させ、それぞれ複数のサブ画素の発光デバイスＥＭが発する光を通過させる。複数の第２透光開口部１１３２はそれぞれ複数の第１透光開口部１１３１の間に設けられ、図１に示すように、複数の第２透光開口部１１３２のベース基板１０１上での正投影は、それぞれ１つの第１信号線Ｓ１のベース基板１０１上での正投影と、該１つの第１信号線Ｓ１との距離が最も近い１つの第２信号線Ｓ２のベース基板１０１上での正投影との間に位置する。
【0048】
例えば、いくつかの実施例では、第１信号線Ｓ１は発光制御信号線ＥＭＴ、第２信号線はリセット電圧線ＶＮＴであり、後で詳細に説明する。
【0049】
例えば、いくつかの実施例では、複数行複数列の複数のサブ画素ＳＰは、少なくとも１行の第１サブ画素ＳＰ１（１行の第１サブ画素ＳＰ１は例として図示される）と、該少なくとも１行の第１サブ画素ＳＰ１に隣接し且つ該少なくとも１行の第１サブ画素ＳＰ１の下位に位置する（すなわち、少なくとも１行の第１サブ画素ＳＰ１の次の行に位置するか又は回路走査を行う時に少なくとも１行の第１サブ画素ＳＰ１の後で走査される）少なくとも１行の第２サブ画素ＳＰ２（１行の第２サブ画素ＳＰ２は例として図示される）とを含み、該少なくとも１行の第１サブ画素ＳＰ１の画素駆動回路は１つの発光制御信号線ＥＭＴ１及び１つのリセット電圧線ＶＮＴ１を共有し、該少なくとも１行の第２サブ画素の画素駆動回路は１つの発光制御信号線ＥＭＴ２及び１つのリセット電圧線ＶＮＴ２を共有し、このとき、少なくとも１行の第１サブ画素ＳＰ１の画素駆動回路が共有する発光制御信号線ＥＭ１のベース基板１０１上での正投影と少なくとも１行の第２サブ画素ＳＰ２の画素駆動回路が共有するリセット電圧線ＶＮＴ２のベース基板１０１上での正投影との間には、１行の第２透光開口部１１３２のベース基板１０１上での正投影が含まれる。
【0050】
例えば、ほかの実施例では、複数行の第１サブ画素ＳＰ１の画素駆動回路は１つの発光制御信号線ＥＭＴ１及び１つのリセット電圧線ＶＮＴ１を共有し、複数行の第２サブ画素の画素駆動回路は１つの発光制御信号線ＥＭＴ２及び１つのリセット電圧線ＶＮＴ２を共有してもよい。このとき、上記複数行の第１サブ画素ＳＰ１の画素駆動回路が共有する発光制御信号線ＥＭＴ１のベース基板１０１上での正投影と上記複数行の第２サブ画素ＳＰ２の画素駆動回路が共有するリセット電圧線ＶＮＴ２のベース基板１０１上での正投影との間には、１行の第２透光開口部１１３２のベース基板１０１上での正投影が含まれる。
【0051】
例えば、図１に示すように、複数行複数列の複数のサブ画素ＳＰは少なくとも１行の第２サブ画素ＳＰ２に隣接し且つ少なくとも１行の第２サブ画素ＳＰ２の下位に位置する少なくとも１行の第３サブ画素ＳＰ３（１行の第３サブ画素ＳＰ３は例として図示される）をさらに含み、該少なくとも１行の第３サブ画素ＳＰ３の画素駆動回路は１つの発光制御信号線（図示せず）及び１つのリセット電圧線ＶＮＴ３を共有し、このとき、少なくとも１行の第２サブ画素ＳＰ２の画素駆動回路が共有する発光制御信号線ＥＭＴ２のベース基板１０１上での正投影と少なくとも１行の第３サブ画素ＳＰ３の画素駆動回路が共有するリセット電圧線ＶＮＴ３のベース基板１０１上での正投影との間には、１行の第２透光開口部１１３２のベース基板１０１上での正投影が含まれる。
【0052】
例えば、いくつかの実施例では、図１及び図２に示すように、駆動回路層１０２は複数の透光部１０２０を含み、複数の透光部１０２０はベース基板１０１の板面に垂直な方向において透光である。例えば、少なくとも一部の第２透光開口部１１３２は少なくとも一部の透光部１０２０に１対１で対応して設けられ、ベース基板１０１の板面と所定の角度範囲をなす光を透過できるように配置される。例えば、図２に示すように、光線Ｌは、表示基板の非表示側に設けられる、例えば画像センサのような感光素子が感光して動作するように、表示基板の表示側（すなわち、図中の上側）から順に第２透光開口部１１３２及び透光部１０２０を通過して表示基板の非表示側（すなわち、図中の下側）に到達でき例えばる。
【0053】
例えば、図１に示すように、ベース基板１０１に平行な方向において、少なくとも１行の第１サブ画素ＳＰ１の画素駆動回路が共有する発光制御信号線ＥＭ１と少なくとも１行の第２サブ画素ＳＰ２の画素駆動回路が共有するリセット電圧線ＶＮＴ２との間には１行の透光部１０２０が含まれ、少なくとも１行の第２サブ画素ＳＰ２の画素駆動回路が共有する発光制御信号線ＥＭＴ２と少なくとも１行の第３サブ画素ＳＰ３の画素駆動回路が共有するリセット電圧線ＶＮＴ３との間には１行の透光部１０２０が含まれ、このとき、透光部１０２０は発光制御信号線とリセット電圧線との間に大きな面積を有し、第２透光開口部１１３２と組み合わせて十分な透光の効果を実現することができる。
【0054】
例えば、図１に示すように、駆動回路層は相互に平行に設けられ且つ周期的に配置される第３信号線Ｓ３及び第４信号線Ｓ４を含み、第３信号線Ｓ３及び第４信号線Ｓ４はそれぞれ第１信号線Ｓ１及び第２信号線Ｓ２と交差し、例えば垂直であり、第３信号線Ｓ３及び第４信号線Ｓ４は複数のサブ画素に異なる電気信号を提供するように構成され、複数の第２透光開口部１０３２のベース基板１０１上での正投影はそれぞれ１つの第３信号線Ｓ３のベース基板１０１上での正投影と該第３信号線に隣接する１つの第４信号線Ｓ４のベース基板１０１上での正投影との間に位置する。
【0055】
例えば、いくつかの実施例では、第３信号線Ｓ３は第１電源線ＶＤＤ１、第４信号線Ｓ４はデータ線ＤＴであり、後で詳細に説明する。
【0056】
例えば、図１に示すように、第１信号線Ｓ１、第２信号線Ｓ２、第３信号線Ｓ３及び第４信号線Ｓ４は複数の第１領域ＲＧ、すなわち、図中の破線枠に囲まれた領域を画定し、複数の第２透光開口部１０３２のベース基板１０１上での正投影はそれぞれ複数の第１領域ＲＧのベース基板１０１上での正投影内に位置する。例えば、いくつかの例では、図１に示すように、対応して設けられる第２透光開口部１１３２及び透光部１０２０では、ベース基板１０１の板面に平行な方向において、第２透光開口部１１３２の平面形状と透光部１０２０の平面形状は少なくとも部分的に同じである。例えば、図１に示すように、第２透光開口部１１３２の少なくとも一部の輪郭は透光部１０２０の輪郭に沿い、且つ第２透光開口部１１３２の平面サイズは透光部１０２０の平面サイズ未満である。例えば、対応して設けられる第２透光開口部１１３２及び透光部１０２０では、第２透光開口部１１３２のベース基板１０１上での正投影は透光部１０２０のベース基板１０１上での正投影の内部に位置する。
【0057】
例えば、いくつかの実施例では、図１に示すように、それぞれのサブ画素ＳＰに対応して１つの第２透光開口部１１３２が設けられ、それによって表示基板の第２透光開口部１１３２の数及びサイズが十分であり、十分な透光の効果を実現する。
【0058】
例えば、図２に示すように、画素駆動回路は少なくとも１つの薄膜トランジスタＴＦＴ及び記憶コンデンサＣｓｔを含み、薄膜トランジスタＴＦＴはベース基板１０１上に設けられる活性層１０２１、ゲート１０２２、ソース１０２３及びドレイン１０２４などを含む。薄膜トランジスタＴＦＴのソース１０２３は発光デバイスＥＭの第１電極層１０４に電気的に接続される。記憶コンデンサＣｓｔはベース基板１０１上に設けられる第１コンデンサ電極Ｃ１及び第２コンデンサ電極Ｃ２を含み、第２コンデンサ電極Ｃ２は第１コンデンサ電極Ｃ１のベース基板１０１から離れる側に設けられる。例えば、いくつかの実施例では、発光制御信号線ＥＭＴはゲート１０２２及び第１コンデンサ電極Ｃ１と同じ層に設けられる。例えば、いくつかの実施例では、リセット電圧線ＶＮＴは第２コンデンサ電極Ｃ２と同じ層に設けられる。
【0059】
例えば、画素駆動回路は２Ｔ１Ｃ（２つの薄膜トランジスタと１つの記憶コンデンサ）、６Ｔ１Ｃ（６つの薄膜トランジスタと１つの記憶コンデンサ）などの構造として形成されてもよく、それにより複数の薄膜トランジスタを含み、該複数の薄膜トランジスタは図２に示す薄膜トランジスタと類似する又は同じ積層構造を有し、図２には発光デバイスに直接接続される薄膜トランジスタのみが示され、該薄膜トランジスタは駆動薄膜トランジスタであってもよく、発光制御薄膜トランジスタなどであってもよい。
【0060】
ただし、本開示の実施例では、「同じ層に設けられる」とは、２つ又は複数の機能層（又は構造層）が表示基板の階層構造において同じ層にあり且つ同じ材料で形成されることを指し、すなわち、製造プロセスでは、該２つ又は複数の機能層（又は構造層）は同一の材料層で形成されてもよく、且つ同一のパターニングプロセスによって所要のパターン及び構造を形成してもよい。
【0061】
また、図２に示すように、ディスプレイパネルは、ベース基板１０１上に設けられる緩衝層１０３、活性層１０２１上に設けられる第１ゲート絶縁層１０２４、ゲート１０２２と第１コンデンサ電極Ｃ１上に設けられる第２ゲート絶縁層１０２５、第２コンデンサ電極ＣＥ２上に設けられる層間絶縁層１０２６、及びソース１０２３とドレイン１０２４上に設けられるパッシベーション層１０２７などの構造をさらに含んでもよい。例えば、複数の透光部１０２０は透光絶縁材料を含み、該透光絶縁材料は上記第１ゲート絶縁層１０２４、第２ゲート絶縁層１０２５、層間絶縁層１０２６、及びパッシベーション層１０２７などの絶縁層の透光絶縁材料を含む。
【0062】
例えば、いくつかの実施例では、図２に示すように、表示基板は、駆動回路層１０２のベース基板１０１から離れる側に設けられる平坦化層１０９と、平坦化層１０９のベース基板１０１から離れる側に位置する画素定義層１０８とをさらに含んでもよい。画素定義層１０８は複数のサブ画素開口部１０８１を含み、発光デバイスＥＭはベース基板１０１から離れる方向において順に積層して設けられる第１電極層１０４、発光材料層１０５及び第２電極層１０６を含み、第１電極層１０４は平坦化層１０９のベース基板１０１から離れる側に設けられ、画素定義層１０８は第１電極層１０４のベース基板１０１から離れる側に設けられ、且つ複数のサブ画素開口部１０８１はそれぞれ複数のサブ画素の発光デバイスＥＭの第１電極層１０４を露出させる。例えば、平坦化層１０９は複数のビアＶＡを含み、複数のサブ画素の発光デバイスＥＭの第１電極層１０４はそれぞれ複数のビアＶＡによって複数のサブ画素の画素駆動回路に電気的に接続される。
【0063】
例えば、いくつかの実施例では、図１及び図２に示すように、第１電極層１０４は本体部１０４１及び接続部１０４２を含み、接続部１０４２は画素駆動回路に電気的に接続されるように構成され、例えば、平坦化層１０９におけるビアＶＡによって画素駆動回路に電気的に接続され、本体部１０４１の少なくとも一部はサブ画素開口部１０８１により露出する。
【0064】
例えば、図４は平坦化層１０９の複数のビアＶＡの平面配置図を示し、図１及び図４と組み合わせて、同一の行に位置する少なくとも隣接する３つのサブ画素に対応する３つのビアＶＡは同一の直線上になく、すなわち、少なくとも隣接する３つのサブ画素に対応する３つのビアＶＡの位置は相互にずれることで、１つの直線は少なくとも隣接する３つのサブ画素に対応する３つのビアＶＡを通ることができない。
【0065】
例えば、図４に示すように、同一の行に位置する複数のサブ画素に対応する複数のビアＶＡは第１ビアＶＡ１、第２ビアＶＡ２及び第３ビアＶＡ３を含み、第１直線ＳＴ１は第１ビアＶＡ１及び第２ビアＶＡ２を通るが、第３ビアＶＡ３を通らない。例えば、第１直線ＳＴ１の延伸方向は第１信号線Ｓ１及び第２信号線Ｓ２の延伸方向に平行であり、図中には水平方向として示される。
【0066】
例えば、図１及び図４に示すように、複数のビアＶＡのうちの少なくとも一部のベース基板１０１上での正投影はそれぞれ複数の第１領域ＲＧのベース基板１０１上での正投影内に位置し、すなわち、複数のビアＶＡのベース基板１０１上での正投影は複数の第１領域ＲＧのベース基板１０１上での正投影と重なる部分を有し、又は複数のビアＶＡのベース基板１０１上での正投影はそれぞれ複数の第１領域ＲＧのベース基板１０１上での正投影の内部に位置する。
【0067】
本開示の実施例では、平坦化層１０９の複数のビアＶＡは同一の直線上にないように設計されることで、画素駆動回路の配線を避けて１つの大きな透光領域を形成し、十分な面積の透光部１０２０を形成することができる。
【0068】
例えば、いくつかの実施例では、複数のサブ画素は赤色サブ画素、緑色サブ画素及び青色サブ画素を含み、１つの青色サブ画素、１つの赤色サブ画素及び２つの緑色サブ画素を１つの繰り返し単位とし、複数のサブ画素は複数行複数列に配置される複数の繰り返し単位を構成する。例えば、図４に示すように、同一の行に位置する隣接する１つの青色サブ画素、１つの赤色サブ画素及び２つの緑色サブ画素に対応する４つのビアＶＡ１－ＶＡ４は同一の直線上にない。例えば、図４では、赤色サブ画素はビアＶＡ１に対応し、２つの緑色サブ画素はビアＶＡ２及びＶＡ４に対応し、青色サブ画素はビアＶＡ３に対応する。
【0069】
例えば、いくつかの実施例では、同一の行に位置する隣接する３つの緑色サブ画素に対応する３つのビアは同一の直線上にない。例えば、図４には同一の行に位置し同一の繰り返し単位に属する隣接する２つの緑色サブ画素に対応する２つのビアＶＡ２及びＶＡ４が示され、図中のビアＶＡ４の右側の緑色サブ画素に対応するビアＶＡ５の位置は破線枠により示され、このとき、同一の行に位置する隣接する３つの緑色サブ画素に対応する３つのビアＶＡ２、ＶＡ４及びＶＡ５は同一の直線上にない。
【0070】
例えば、図４に示すように、同一列に位置する複数のサブ画素に対応する複数のビアは同一の直線上にあり、すなわち、１つの直線は同一列に位置する複数のサブ画素に対応する複数のビアＶＡを通ることができる。図４に示すように、第２直線ＳＴ２は同一列に位置する複数のサブ画素に対応する複数のビアＶＡを順に通る。例えば、第２直線ＳＴ２の延伸方向は第３信号線Ｓ３及び第４信号線Ｓ４の延伸方向に平行であり、図中には垂直方向として示される。それによって、複数のサブ画素は列方向において位置合わせを実現する。
【0071】
例えば、いくつかの実施例では、図２に示すように、表示基板は画素定義層１０８上に設けられるスペーサ１０７、及びサブ画素の発光デバイスＥＭ上に設けられる封入層ＥＮなどの構造をさらに含んでもよく、例えば、封入層ＥＮは、その封入効果を向上させるために、複数のサブ封入層を含んでもよい。例えば、封入層ＥＮは複合封入層であってもよく、第１無機封入層１１０、第２有機封入層１１１及び第３無機封入層１１２を含む。例えば、第１無機封入層１１０及び第２無機封入層１１２は窒化ケイ素、酸化ケイ素、酸窒化ケイ素などの無機材料から形成されてもよく、第１有機封入層１１１はポリイミド（ＰＩ）、エポキシ樹脂などの有機材料から形成されてもよい。該複合封入層はディスプレイパネルにおける機能構造に対して多重保護を形成でき、よりよい封入効果を有する。
【0072】
例えば、図５は本開示の少なくとも１つの実施例に係る表示基板の別の部分断面模式図を示す。該実施例では、図５に示すように、表示基板は接続電極１０４３をさらに含み、接続電極１０４３は平坦化層１０９のベース基板１０１に近い側に設けられ、発光デバイスＥＭの第１電極層１０４の接続部１０４２は接続電極１０４３によって画素駆動回路に電気的に接続される。このとき、第１電極層１０４の接続部１０４２は平坦化層１０９におけるビアＶＡによって接続電極１０４３に接続され、接続電極１０４３はもう１つの平坦化層１０９１におけるビアによって薄膜トランジスタＴＦＴのソース１０２３に接続される。
【0073】
例えば、図１に示すように、複数の接続電極１０４３（図１２Ａは複数の接続電極１０４３の平面模式図を示す）のうちの少なくとも一部のベース基板１０上での正投影は複数の第１領域ＲＧのベース基板１０上での正投影内に位置し、すなわち、複数の接続電極１０４３のベース基板１０上での正投影は複数の第１領域ＲＧのベース基板１０上での正投影と重なるか、又は複数の接続電極１０４３のベース基板１０上での正投影はそれぞれ複数の第１領域ＲＧのベース基板１０上での正投影の内部に位置し、図１を参照すればよい。
【0074】
例えば、図１に示すように、第１信号線Ｓ１、第２信号線Ｓ２、第３信号線Ｓ２、第４信号線Ｓ４及び複数の接続電極１０４３は複数の透光部１０２０を共同で画定し、すなわち第１信号線Ｓ１、第２信号線Ｓ２、第３信号線Ｓ２、第４信号線Ｓ４及び複数の接続電極１０４３が囲む領域は複数の透光部１０２０である。
【0075】
該実施例では、平坦化層１０９におけるビアＶＡは図４と同じ配置を有し、ここでは詳細に説明をしない。図５に示す表示基板のほかの構造について、図１－図３に示す表示基板を参照すればよく、ここでは詳細に説明をしない。
【0076】
例えば、本開示の実施例では、ベース基板１０１はポリイミド（ＰＩ）などのフレキシブル絶縁材料又はガラス基板などの剛性絶縁材料を含んでもよい。例えば、いくつかの例では、ベース基板１０１は複数のフレキシブル層と複数のバリア層が交互に設けられた積層構造であってもよい。このとき、フレキシブル層はポリイミドを含んでもよく、バリア層は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を含んでもよい。例えば、緩衝層１０３は窒化ケイ素、酸化ケイ素、及び酸窒化ケイ素などの無機材料を含んでもよい。活性層１０２１はポリシリコン及び金属酸化物などの材料を使用でき、第１ゲート絶縁層１０２４及び第２ゲート絶縁層１０２５は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を使用でき、ゲート１０２２及び第１コンデンサ電極Ｃ１は銅、アルミニウム、チタン、及びコバルトなどの金属材料を使用でき、例えば、単層構造又は多層構造として形成でき、例えば、チタン／アルミニウム／チタン、及びモリブデン／アルミニウム／モリブデンなどの多層構造が挙げられ、第２コンデンサ電極Ｃ２は銅、アルミニウム、チタン、及びコバルトなどの金属又は合金材料を使用でき、層間絶縁層１０２６は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を使用でき、パッシベーション層１０２７は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機絶縁材料を使用でき、ソースドレイン１０２３及び１０２４は銅、アルミニウム、チタン、及びコバルトなどの金属材料を使用でき、例えば単層構造又は多層構造として形成でき、例えばチタン／アルミニウム／チタン、モリブデン／アルミニウム／モリブデンなどの多層構造が挙げられ、第１電極層１０４は、例えば陽極層であり、ＩＴＯ、ＩＺＯなどの金属酸化物又はＡｇ、Ａｌ、Ｍｏなどの金属又はその合金を含む。発光材料層１０５の材料は有機発光材料であってもよく、例えば、発光材料層１０５の材料はニーズに応じて、特定の色の光（例えば、赤色光、青色光又は緑色光など）を発することができる発光材料を選択できる。第２電極層１０６は、例えば、陰極層であり、Ｍｇ、Ｃａ、Ｌｉ又はＡｌなどの金属又はその合金、又はＩＺＯ、ＺＴＯなどの金属酸化物、又はＰＥＤＯＴ／ＰＳＳ（ポリ３，４－エチレンジオキシチオフェン／ポリスチレンスルホン酸塩）などの導電性有機材料を含む。平坦化層１０９（及び平坦化層１０９１）、画素定義層１０８及びスペーサ１０７はポリイミドなどの有機絶縁材料を使用できる。本開示の実施例は各機能層の材料を特に限定しない。
【0077】
例えば、図６は本開示の少なくとも１つの実施例に係る表示基板の別の部分平面模式図を示す。該実施例では、図６に示すように、対応して設けられる第２透光開口部１１３２及び透光部１０２０では、ベース基板１０１の板面に平行な方向において、第２透光開口部１１３２の平面形状は円形であり、透光部１０２０の平面形状は多角形であり、第２透光開口部１１３２の平面サイズは透光部１０２０の平面サイズ未満である。
【0078】
例えば、図６に示すように、対応して設けられる第２透光開口部１１３２及び透光部１０２０では、第２透光開口部１１３２のベース基板１０１上での正投影は透光部１０２０のベース基板１０１上での正投影の内部に位置する。このとき、第２透光開口部１１３２はピンホール式透光であってもよく、表示基板の非表示側に位置する感光素子は、例えば画像センサ、ピンホール結像の原理に基づいて指紋認識を行うことができる。
【0079】
例えば、図６に示す実施例では、２つのサブ画素ごとに対応して１つの第２透光開口部１１３２が設けられることで、ピンホール結像のニーズを満たす。例えば、いくつかの例では、複数の第２透光開口部１１３２のうちの隣接する２つの第２透光開口部１１３２の距離Ｄは５０μｍ－６０μｍであり、例えば５２μｍ、５５μｍ又は５８μｍなどである。例えば、同一の行に位置する隣接する２つの第２透光開口部１１３２の距離又は同一列に位置する隣接する２つの第２透光開口部１１３２の距離はいずれも５０μｍ－６０μｍである。
【0080】
【0081】
例えば、いくつかの実施例では、図３及び図６に示すように、複数の第１透光開口部１３１１のうちの少なくとも１つ（例えば、それぞれ）は弧状エッジを有する。例えば、いくつかの例では、ベース基板１０１の板面に平行な方向において、複数の第１透光開口部１１３１のうちの少なくとも１つ（例えば、それぞれ）の平面形状は楕円形（又は、マンゴー形）、半楕円形、円形、半円形、トラック形又は半トラック形などの形状又はその変形形状である。
【0082】
本開示の実施例では、弧状エッジを有する第１透光開口部１１３１は外光がブラックマトリックス層１１３の第１透光開口部１１３１のエッジで回折して表示基板の色分離を引き起こすという現象を低減さらに解消し、さらに表示基板の表示効果を向上させることができる。本開示の実施例では、色分離現象とは、表示基板の消灯状態では、外光の下（例えば、点光源、線光源の下）で反射光に色（例えば、赤色、緑色及び青色）の分離が発生する現象である。
【0083】
ただし、本開示の実施例では、トラック形とは、１つの長方形と該長方形の対向する両側の２つの円弧とによって形成されるトラックと類似する形状であり、該トラック形は、対向して平行に設けられる２つの直辺及び対向して設けられる２つの円弧を有する。マンゴー形は楕円形の変形形状としてみなされてもよく、図６に示すように、対向して設けられる２つの弧状エッジを有する。
【0084】
例えば、図３及び図６に示すように、ベース基板１０１の板面に垂直な方向において、複数のサブ画素開口部１０８１と複数の第１透光開口部１１３１は１対１で対応し且つ重なり、対応する１つのサブ画素開口部１０８１及び１つの第１透光開口部１１３１では、ベース基板１０１の板面に平行な方向において、サブ画素開口部１０８１の平面形状と第１透光開口部１１３１の平面形状は同じであり、図中にいずれも楕円形（又はマンゴー形）が示される。例えば、いくつかの例では、発光デバイスＥＭの第１電極層１０４の本体部１０４１の平面形状とサブ画素開口部１０８１及び第１透光開口部１１３１の平面形状は同じである。
【0085】
例えば、図３及び図６に示すように、サブ画素開口部１０８１のベース基板１０１上での正投影は第１透光開口部１１３１のベース基板１０１上での正投影内に位置し、すなわち、サブ画素開口部１０８１の平面サイズは第１透光開口部１１３１の平面サイズ未満である。例えば、第１透光開口部１１３１のベース基板１０１上での正投影は本体部１０４１のベース基板１０１上での正投影内に位置し、すなわち、第１透光開口部１１３１の平面サイズは本体部１０４１の平面サイズ未満である。それによって、本開示の実施例に係る表示基板は表示基板の色分離現象を低減さらに解消するとともに、エネルギー消費量を節約し、資源を節約することもできる。
【0086】
例えば、図２に示すように、いくつかの実施例では、表示基板はカラーフィルム層１１４をさらに含んでもよく、カラーフィルム層１１４は複数のカラーフィルムパターン１１４１を含み、複数のカラーフィルムパターン１１４１はそれぞれ複数の第１透光開口部１１３１に設けられる。それによって、サブ画素の発光デバイスＥＭが発する光はカラーフィルムパターン１１４１を透過して出射でき、それによって出射光の純度を向上させる。
【0087】
例えば、図１４は表示基板のブラックマトリックス層及びカラーフィルム層の部分平面模式図を示し、且つ複数の第１透光開口部１１３１、複数の第２透光開口部１１３２及び複数のカラーフィルムパターン１１４１の平面模式図を示す。図１４に示すように、ベース基板１０１の板面に垂直な方向において、複数のカラーフィルムパターン１１４１は、第１サブ画素（例えば、赤色サブ画素）の発光デバイスと少なくとも部分的に重なる第１カラーフィルムパターン１１４１Ａと、第２サブ画素（例えば、緑色サブ画素）の発光デバイスと少なくとも部分的に重なる第２カラーフィルムパターン１１４１Ｂと、を含む。ベース基板１０１の板面に平行な方向において、第１カラーフィルムパターン１１４１Ａの平面形状は第２カラーフィルムパターン１１４１Ｂの平面形状とは異なり、且つ第１カラーフィルムパターン１１４１Ａの面積は第２カラーフィルムパターン１１４１Ｂの面積よりも大きい。
【0088】
例えば、図１４に示すように、第１カラーフィルムパターン１１４１Ａの平面形状は略矩形であり、例えば、切欠きがある矩形であり、第２カラーフィルムパターン１１４１Ｂの平面形状は略半楕円形である。例えば、第１カラーフィルムパターン１１４１Ａ及び第２カラーフィルムパターン１１４１Ｂの面積はそれぞれそれに被覆される第１透光開口部１１３１の面積よりも大きく、それによってフィルタリング作用を十分に実現する。
【0089】
例えば、いくつかの例では、第１カラーフィルムパターン１１４１Ａの面積と第２カラーフィルムパターン１１４１Ｂの面積との比の範囲は（１～１．５）：１であり、例えば、１．２：１又は１．４：１などである。
【0090】
例えば、図１４に示すように、ベース基板１０１の板面に垂直な方向において、複数のカラーフィルムパターン１１４１は、第３サブ画素（例えば、青色サブ画素）の発光デバイスと少なくとも部分的に重なる第３カラーフィルムパターン１１４１Ｃをさらに含む。ベース基板１０１の板面に平行な方向において、第３カラーフィルムパターン１１４１Ｃの平面形状は第１カラーフィルムパターン１１４１Ａ及び第２カラーフィルムパターン１１４１Ｂの平面形状とは異なり、第３カラーフィルムパターン１１４１Ｃの面積は第１カラーフィルムパターン１１４１Ａの面積及び第２カラーフィルムパターン１１４１Ｂの面積よりも大きい。例えば、第３カラーフィルムパターン１１４１Ｃの平面形状は異形であり、それによってフィルタリング作用を十分に実現する。
【0091】
例えば、いくつかの実施例では、第１カラーフィルムパターン１１４１Ａの面積、第２カラーフィルムパターン１１４１Ｂの面積及び第３カラーフィルムパターン１１４１Ｃの面積の比の範囲は（１～１．５）：１：（１～１．６）であり、例えば１．２：１：１．１又は１．４：１：１．３などである。
【0092】
例えば、図１４に示すように、ベース基板１０１の板面に垂直な方向において、複数のカラーフィルムパターン１１４１は、第４サブ画素（例えば、緑色サブ画素）の発光デバイスと少なくとも部分的に重なる第４カラーフィルムパターン１１４１Ｄをさらに含む。ベース基板１０１の板面に平行な方向において、第４カラーフィルムパターン１１４１Ｄの平面形状は第２カラーフィルムパターン１１４１Ｂの平面形状と略同じであり、第４カラーフィルムパターン１１４１Ｄの面積は第２カラーフィルムパターン１１４１Ｄの面積に略等しい。
【0093】
例えば、第４カラーフィルムパターン１１４１Ｄの平面形状は略半楕円形であり、且つその面積は第２カラーフィルムパターン１１４１Ｄの面積に略等しく、例えば、第４カラーフィルムパターン１１４１Ｄの面積と第２カラーフィルムパターン１１４１Ｄの面積との差は第２カラーフィルムパターン１１４１Ｄの面積の１０％以下である。
【0094】
本開示の実施例では、ブラックマトリックス層１１３は表示基板に入射する光線を吸収し、表示基板による外光の反射率を低減させ、表示基板の表示効果を向上させることができ、ブラックマトリックス層１１３上にカラーフィルム層１１４を被覆することで、カラーフィルム層１１４は表示基板に入射する光線に対して二次吸収を行うことができ、それによって表示基板による外光の反射率をさらに低減させ、表示基板の表示効果を向上させることができる。図１４に示す複数のカラーフィルムパターン１１４１に対してテストを行ったところ、該複数のカラーフィルムパターン１１４１が図１４に示す形状及び大きさの分布を有する場合、複数のカラーフィルムパターン１１４１はフィルタリング作用及び光反射作用を十分に実現でき、表示基板の表示効果が向上することをわかった。
【0095】
例えば、いくつかの実施例では、図１４に示すように、ベース基板１０１の板面に垂直な方向において、第４カラーフィルムパターン１１４１Ｄと第４透光子開口部１１３２Ｄは部分的に重なる。
【0096】
例えば、いくつかの例では、図１４に示すように、第１サブ画素Ｐ１に対応する第１カラーフィルムパターン１１４１Ａの横方向サイズ１１４１Ａ～１は２７μｍ～３３μｍであり、例えば２８μｍ、２９μｍ又は３０μｍなどであり、縦方向サイズ１１４１Ａ～２は３０μｍ～３５μｍであり、例えば３２μｍ、３３μｍ又は３４μｍなどであり、第２サブ画素Ｐ２に対応する第２カラーフィルムパターン１１４１Ｂの横方向サイズ１１４１Ｂ～１は２０μｍ～２５μｍであり、例えば２１μｍ、２２μｍ又は２３μｍなどであり、縦方向サイズ１１４１Ｂ～２は２３μｍ～２８μｍであり、例えば２５μｍ、２６μｍ又は２７μｍなどであり、第３サブ画素Ｐ３に対応する第３カラーフィルムパターン１１４１Ｃの横方向サイズ１１４１Ｃ～１は３２μｍ～３８μｍであり、例えば３４μｍ、３５μｍ又は３６μｍなどであり、縦方向サイズ１１４１Ｃ～２は３５μｍ～４５μｍであり、例えば３８μｍ、４０μｍ又は４２μｍなどであり、第４サブ画素Ｐ４に対応する第４カラーフィルムパターン１１４１Ｄの横方向サイズ１１４１Ｄ～１は２０μｍ～２５μｍであり、例えば２１μｍ、２２μｍ又は２３μｍなどであり、縦方向サイズ１１４１Ｄ～２は２３μｍ～２８μｍであり、例えば２５μｍ、２６μｍ又は２７μｍなどである。
【0097】
例えば、複数のカラーフィルムパターン１１４１のエッジと複数の第２透光開口部１１３２のエッジとの最小距離は１μｍ－５μｍである。例えば、図３に示すように、少なくとも一部の隣接するカラーフィルムパターン１１４１と第２透光開口部１１３２について、カラーフィルムパターン１１４１と第２透光開口部１１３２との間に間隔があり、且つカラーフィルムパターン１１４１のエッジと第２透光開口部１１３２のエッジとの最小距離は１μｍ－５μｍであることで、カラーフィルムパターン１１４１が第２透光開口部１１３２を通過した光をフィルタリングすることを回避する。
【0098】
例えば、図１４及び図６に示すように、同一のサブ画素に対応する１つのカラーフィルムパターン１１４１及び１つのサブ画素開口部１０８１について、カラーフィルムパターン１１４１の平面形状はサブ画素開口部１０８１の平面形状とは異なる。例えば、複数の第２透光開口部１１３２の少なくとも一部のエッジはそれに隣接するカラーフィルムパターン１１４１のエッジの少なくとも一部に平行である。例えば、図１４の破線枠に示す部分について、第２透光開口部１１３２の一部のエッジはそれに隣接するカラーフィルムパターン１１４１の一部のエッジに平行である。
【0099】
例えば、図２に示すように、表示基板はブラックマトリックス層１１３及びカラーフィルム層１１４上に設けられる保護カバープレート１１５をさらに含んでもよく、それによって表示基板の構造を保護する。例えば、保護カバープレート１１５はガラスカバープレートであってもよく、光学透明接着剤（図示せず）によって表示基板上に結合されてもよい。
【0100】
以下、１つの具体的な例によって本開示の実施例に係る表示基板の各機能層の構造及び回路配置を詳細に説明する。この例では、サブ画素は７Ｔ１Ｃ画素駆動回路を使用して発光デバイスＥＭを駆動する。
【0101】
例えば、図７Ａは７Ｔ１Ｃ画素回路の回路図を示す。図７Ａに示すように、該画素回路は駆動回路１２２、データ書込み回路１２６、補償回路１２８、記憶回路１２７、第１発光制御回路１２３、第２発光制御回路１２４及びリセット回路１２９を含む。
【0102】
例えば、駆動回路１２２は、制御端子１３１、第１端子１３２及び第２端子１３３を含み、発光デバイスＥＭを流れる駆動電流を制御するように構成され、駆動回路１２２の制御端子１３１は第１ノードＮ１に接続され、駆動回路１２２の第１端子１３２は第２ノードＮ２に接続され、駆動回路１２２の第２端子１３３は第３ノードＮ３に接続される。
【0103】
例えば、データ書込み回路１２６は制御端子、第１端子及び第２端子を含み、制御端子は第１走査信号を受信するように構成され、第１端子はデータ信号を受信するように構成され、第２端子は駆動回路１２２の第１端子１３２（第２ノードＮ２）に接続され、該第１走査信号Ｇａ１に応答して該データ信号を駆動回路１２２の第１端子１３２に書き込むように構成される。例えば、データ書込み回路１２６の第１端子はデータ線１２に接続されて該データ信号を受信し、制御端子は走査線１１に接続されて該第１走査信号Ｇａ１を受信する。
【0104】
例えば、データ書込み段階では、データ書込み回路１２６は第１走査信号Ｇａ１に応答してオンになり得、それによりデータ信号を駆動回路１２２の第１端子１３２（第２ノードＮ２）に書き込み、データ信号を記憶回路１２７に記憶することができ、それにより、例えば発光段階では、該データ信号に応じて、発光デバイスＥＭの発光を駆動する駆動電流を生成することができる。
【0105】
例えば、補償回路１２８は制御端子、第１端子及び第２端子を含み、制御端子は第２走査信号Ｇａ２を受信するように構成され、第１端子及び第２端子はそれぞれ駆動回路１２２の制御端子１３１及び第２端子１３３に電気的に接続され、該補償回路は該第２走査信号に応答して該駆動回路１２０に対して閾値補償を行うように構成される。
【0106】
例えば、記憶回路１２７は駆動回路１２２の制御端子１３１及び第１電圧端子ＶＤＤに電気的に接続され、データ書込み回路１２６により書き込まれるデータ信号を記憶するように構成される。例えば、データ書込み及び補償段階では、補償回路１２８は該第２走査信号Ｇａ２に応答してオンになり得、それにより、データ書込み回路１２６により書き込まれるデータ信号を該記憶回路１２７に記憶する。例えば、同時にデータ書込み及び補償段階では、補償回路１２８は駆動回路１２２の制御端子１３１と第２端子１３３を電気的に接続でき、それにより、駆動回路１２２の閾値電圧の関連情報も該記憶回路に対応付けて記憶でき、それにより、例えば、発光段階では記憶されたデータ信号及び閾値電圧を用いて駆動回路１２２を制御でき、それによって駆動回路１２２の出力を補償する。
【0107】
例えば、第１発光制御回路１２３は、駆動回路１２２の第１端子１３２（第２ノードＮ２）及び第１電圧端子ＶＤＤに接続され、第１発光制御信号に応答して第１電圧端子ＶＤＤの第１電源電圧を駆動回路１２２の第１端子１３２に印加するように構成される。例えば、図７Ａに示すように、第１発光制御回路１２３は第１発光制御端子ＥＭ１、第１電圧端子ＶＤＤ及び第２ノードＮ２に接続される。
【0108】
例えば、第２発光制御回路１２４は第２発光制御端子ＥＭ２、発光デバイスＥＭの第１端子５１０及び駆動回路１２２の第２端子１３２に接続され、第２発光制御信号に応答して駆動電流を発光デバイスＥＭに印加できるように構成される。
【0109】
例えば、発光段階では、第２発光制御回路１２３は第２発光制御端子ＥＭ２が提供する第２発光制御信号に応答してオンになり、それにより駆動回路１２２は第２発光制御回路１２３によって駆動電流を発光デバイスＥＭに印加して発光させることができ、非発光段階では、第２発光制御回路１２３は第２発光制御信号に応答してオフになり、それにより電流が発光デバイスＥＭを流れて発光させることを回避し、対応する表示装置のコントラストを向上させることができる。
【0110】
また例えば、初期化段階では、第２発光制御回路１２４は第２発光制御信号に応答してオンになり得、それによりリセット回路と組み合わせて駆動回路１２２及び発光デバイスＥＭに対してリセット操作を行うことができる。
【0111】
例えば、第２発光制御信号ＥＭ２は第１発光制御信号ＥＭ１と同じであるか又は異なるようにしてもよく、例えば、それらは同じ又は異なる信号出力端子に接続されてもよい。
【0112】
例えば、リセット回路１２９はリセット電圧端子Ｖｉｎｉｔ及び発光デバイスＥＭの第１端子１３４（第４ノードＮ４）に接続され、リセット信号に応答してリセット電圧を発光デバイスＥＭの第１端子１３４に印加するように構成される。別のいくつかの例では、図７Ａに示すように、該リセット信号はさらに駆動回路の制御端子１３１、すなわち、第１ノードＮ１に印加されてもよい。例えば、リセット信号は該第２走査信号であり、リセット信号は第２走査信号と同期するほかの信号であってもよく、本開示の実施例はこれを限定しない。例えば、図７Ａに示すように、該リセット回路１２９はそれぞれ発光デバイスＥＭの第１端子１３４、リセット電圧端子Ｖｉｎｉｔ及びリセット制御端子Ｒｓｔ（リセット制御線）に接続される。例えば、初期化段階では、リセット回路１２９はリセット信号に応答してオンになり得、それによりリセット電圧を発光デバイスＥＭの第１端子１３４及び第１ノードＮ１に印加でき、それにより駆動回路１２２、補償回路１２８及び発光デバイスＥＭに対してリセット操作を行い、この前の発光段階の影響を除去することができる。
【0113】
例えば、発光デバイスＥＭは第１端子１３４及び第２端子１３５を含み、発光デバイスＥＭの第１端子１３４は駆動回路１２２の第２端子１３３から駆動電流を受信するように構成され、発光デバイスＥＭの第２端子１３５は第２電圧端子ＶＳＳに接続されるように構成される。例えば、一例では、図７Ａに示すように、発光デバイスＥＭの第１端子１３４は第２発光回路１２４によって第３ノードＮ３に接続されてもよい。本開示の実施例はこの状況を含むが、これに限定されない。例えば、発光デバイスＥＭは、例えばトップエミッション、ボトムエミッション、及びデュアルエミッションなどの様々なタイプのＯＬＥＤであってもよく、赤色光、緑色光、青色光又は白色光などを発することができ、該ＯＬＥＤの第１電極層及び第２電極層はそれぞれ該発光デバイスの第１端子１３４及び第２端子１３５として機能する。本開示の実施例は発光デバイスの具体的な構造を限定しない。
【0114】
ただし、本開示の実施例の説明では、第１ノードＮ１、第２ノードＮ２、第３ノードＮ３及び第４ノードＮ４は必ずしも実際に存在する部材を示すものではなく、回路図における関連回路が接続する合流点を示す。
【0115】
なお、本開示の実施例の説明では、符号Ｖｄはデータ信号端子を示すことができるだけでなく、データ信号のレベルを示すこともでき、同様に、符号Ｇａ１、Ｇａ２は第１走査信号、及び第２走査信号を示すことができるだけでなく、第１走査信号端子及び第２走査信号端子を示すこともでき、Ｒｓｔはリセット制御端子を示すことができるだけでなく、リセット信号を示すこともでき、符号Ｖｉｎｉｔはリセット電圧端子を示すことができるだけでなく、リセット電圧を示すこともでき、符号ＶＤＤは第１電圧端子を示すことができるだけでなく、第１電源電圧を示すこともでき、符号ＶＳＳは第２電圧端子を示すことができるだけでなく、第２電源電圧を示すこともできる。以下の各実施例はこれと同じであり、詳細に説明しない。
【0116】
図７Ｂは図７Ａに示す画素回路の具体的な実現例の回路図である。図７Ｂに示すように、該画素回路は、第１～第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、及び記憶コンデンサＣｓｔを含む。例えば、第１トランジスタＴ１は駆動トランジスタとして使用され、残りの第２～第７トランジスタはスイッチングトランジスタとして使用される。
【0117】
例えば、図７Ｂに示すように、駆動回路１２２は第１トランジスタＴ１として実現されてもよい。第１トランジスタＴ１のゲートは駆動回路１２２の制御端子１３１として、第１ノードＮ１に接続され、第１トランジスタＴ１の第１極は駆動回路１２２の第１端子１３２として、第２ノードＮ２に接続され、第１トランジスタＴ１の第２極は駆動回路１２２の第２端子１３３として、第３ノードＮ３に接続される。
【0118】
例えば、図７Ｂに示すように、データ書込み回路１２６は第２トランジスタＴ２として実現されてもよい。第２トランジスタＴ２のゲートは第１走査線（第１走査信号端子Ｇａ１）に接続されて第１走査信号を受信し、第２トランジスタＴ２の第１極はデータ線（データ信号端子Ｖｄ）に接続されてデータ信号を受信し、第２トランジスタＴ２の第２極は駆動回路１２２の第１端子１３２（第２ノードＮ２）に接続される。例えば、該第２トランジスタＴ２はＰ型トランジスタであり、例えば、活性層は低温でポリシリコンをドーピングした薄膜トランジスタである。
【0119】
例えば、図７Ｂに示すように、補償回路１２８は第３トランジスタＴ３として実現されてもよい。第３トランジスタＴ３のゲートは第２走査線（第２走査信号端子Ｇａ２）に接続されて第２走査信号を受信するように構成され、第３トランジスタＴ３の第１極は駆動回路１２２の制御端子１３１（第１ノードＮ１）に接続され、第３トランジスタＴ３の第２極は駆動回路１２２の第２端子１３３（第３ノードＮ３）に接続される。
【0120】
例えば、図７Ｂに示すように、記憶回路１２７は記憶コンデンサＣｓｔとして実現されてもよく、該記憶コンデンサＣｓｔは第１コンデンサ電極Ｃ１及び第２コンデンサ電極Ｃ２を含み、該第１コンデンサ電極Ｃ１は第１電圧端子ＶＤＤに接続され、該第２コンデンサ電極Ｃ２は駆動回路１２２の制御端子１３１に接続される。
【0121】
例えば、図７Ｂに示すように、第１発光制御回路１２３は第４トランジスタＴ４として実現されてもよい。第４トランジスタＴ４のゲートは第１発光制御線（第１発光制御端子ＥＭ１）に接続されて第１発光制御信号を受信し、第４トランジスタＴ４の第１極は第１電圧端子ＶＤＤに接続されて第１電源電圧を受信し、第４トランジスタＴ４の第２極は駆動回路１２２の第１端子１３２（第２ノードＮ２）に接続される。
【0122】
例えば、発光デバイスＥＭは具体的には発光ダイオード（ＯＬＥＤ）として実現されてもよく、その第１電極層（ここでは、陽極）は第４ノードＮ４に接続され、第２発光制御回路１２４によって駆動回路１２２の第２端子１３３から駆動電流を受信するように構成され、発光デバイスＥＭの第２電極層（ここでは、陰極）は第２電圧端子ＶＳＳに接続されて第２電源電圧を受信するように構成される。例えば、第２電圧端子は接地されてもよく、すなわち、ＶＳＳは０Ｖであってもよい。
【0123】
例えば、第２発光制御回路１２４は第５トランジスタＴ５として実現されてもよい。第５トランジスタＴ５のゲートは第２発光制御線（第２発光制御端子ＥＭ２）に接続されて第２発光制御信号を受信し、第５トランジスタＴ５の第１極は駆動回路１２２の第２端子１３３（第３ノードＮ３）に接続され、第５トランジスタＴ５の第２極は発光デバイスＥＭの第１端子１３４（第４ノードＮ４）に接続される。
【0124】
例えば、リセット回路１２９は第１リセット回路及び第２リセット回路を含んでもよく、該第１リセット回路は第１リセット信号Ｒｓｔ１に応答して第１リセット電圧Ｖｉｎｉ１を第１ノードＮ１に印加するように構成され、該第２リセット回路は第２リセット信号Ｒｓｔ２に応答して第２リセット電圧Ｖｉｎｉ２を第４ノードＮ４に印加するように構成される。例えば、図７Ｂに示すように、該第１リセット回路は第６トランジスタＴ６として実現され、該第２リセット回路は第７トランジスタＴ７として実現される。第６トランジスタＴ６のゲートは第１リセット制御端子Ｒｓｔ１に接続されて第１リセット信号Ｒｓｔ１を受信するように構成され、第６トランジスタＴ６の第１極は第１リセット電圧端子Ｖｉｎｉｔ１に接続されて第１リセット電圧Ｖｉｎｉｔ１を受信し、第６トランジスタＴ６の第２極は第１ノードＮ１に接続されるように構成される。第７トランジスタＴ７のゲートは第２リセット制御端子Ｒｓｔ２に接続されて第２リセット信号Ｒｓｔ２を受信するように構成され、第７トランジスタＴ７の第１極は第２リセット電圧端子Ｖｉｎｉｔ２に接続されて第２リセット電圧Ｖｉｎｉｔ２を受信し、第７トランジスタＴ７の第２極は第４ノードＮ４に接続されるように構成される。
【0125】
なお、本開示の実施例で使用されるトランジスタはいずれも薄膜トランジスタ又は電界効果トランジスタ又はほかの特性が同じスイッチングデバイスであってもよく、本開示の実施例では、いずれも薄膜トランジスタを例に説明する。ここで使用されるトランジスタのソース、ドレインは構造が対称であってもよく、従って、そのソース、ドレインは構造が同じであってもよい。本開示の実施例では、トランジスタのゲートを除く２つの極を区別するために、一方を第１極、他方を第２極と直接説明した。
【0126】
例えば、図１に示すように、第１信号線Ｓ１は発光制御線ＥＭＴであり、上記第１発光制御信号ＥＭ１及び第２発光制御信号ＥＭ２を伝送することに用いられ、第２信号線Ｓ２はリセット電圧線ＶＮＴであり、上記第１リセット電圧Ｖｉｎｉｔ１及び第２リセット電圧Ｖｉｎｉ２を伝送することに用いられる。例えば、リセット電圧線ＶＮＴの発光制御線ＥＭＴから離れる側には、上記第１リセット信号Ｒｓｔ１及び第２リセット信号Ｒｓｔ２を伝送することに用いられるリセット制御線ＲＳＴをさらに有する。
【0127】
以下、上記画素駆動回路のレイアウト設計を詳細に説明する。
【0128】
例えば、図８は該表示基板の半導体層の模式図を示し、該半導体層は複数のサブ画素の画素駆動回路の薄膜トランジスタＴ１－Ｔ７の活性層を形成することに用いられ、図８に２行のサブ画素の画素駆動回路が示され、以下、直接隣接する４つのサブ画素（すなわち、第１サブ画素１００ａ、第２サブ画素１００ｂ、第３サブ画素１００ｃ及び第４サブ画素１００ｄ）の画素駆動回路を例に説明し、図中の破線枠は各サブ画素の画素駆動回路が位置する領域を示し、本開示の実施例はこのレイアウトに限らない。
【0129】
例えば、半導体層上に第１ゲート絶縁層がさらに設けられ、図示されていないが、図５における第１ゲート絶縁層１０２４を参照できる。
【0130】
【0131】
例えば、図９Ａ及び図９Ｂに示すように、第１ゲート金属層は複数の発光制御線ＥＭＴ、複数のリセット制御線ＲＳＴ、複数の走査線ＧＡＴＥ及び複数の記憶コンデンサＣｓｔの第１コンデンサ電極Ｃ１を含み、例えば、発光制御線ＥＭＴ、リセット制御線ＲＳＴ、走査線ＧＡＴＥ及び記憶コンデンサＣｓｔの第１コンデンサ電極Ｃ１の、薄膜トランジスタＴ１－Ｔ７の活性層と重なる部分は薄膜トランジスタＴ１－Ｔ７のゲートを構成する。複数の発光制御線ＥＭＴ、複数のリセット制御線ＲＳＴ、複数の走査線ＧＡＴＥはそれぞれ複数行のサブ画素に１対１で対応して電気的に接続されて対応する電気信号を提供する。
【0132】
例えば、第１ゲート金属層上に第２ゲート絶縁層がさらに設けられ、図示されていないが、図５における第２ゲート絶縁層１０２５を参照できる。
【0133】
【0134】
例えば、図１０Ａ及び図１０Ｂに示すように、該第２ゲート金属層は記憶コンデンサＣｓｔの第２コンデンサ電極Ｃ２及び複数のリセット電圧線ＶＮＴを含む。記憶コンデンサＣｓｔの第２コンデンサ電極Ｃ２は第１コンデンサ電極Ｃ１と少なくとも部分的に重なることで、コンデンサを形成する。複数のリセット電圧線ＶＮＴは複数行のサブ画素に１対１で対応して電気的に接続されて対応する電気信号を提供する。
【0135】
例えば、第２ゲート金属層上に層間絶縁層がさらに設けられ、図示されていないが、図５における層間絶縁層１０２６を参照できる。
【0136】
図１１Ａは表示基板の第１ソースドレイン金属層の模式図を示し、第１ソースドレイン金属層は層間絶縁層上に設けられ、図１１Ｂは表示基板の第１ソースドレイン金属層と第２ゲート金属層、第１ゲート金属層及び半導体層とを積層した模式図を示す。
【0137】
図１１Ａ及び図１１Ｂに示すように、第１ソースドレイン金属層は複数の第１電源線ＶＤＤ１を含む。例えば、該複数の第１電源線ＶＤＤ１はそれぞれ複数列のサブ画素に１対１で対応して電気的に接続されて第１電源電圧を提供する。例えば、第１ソースドレイン金属層は該複数のデータ線ＤＴをさらに含む。該複数のデータ線ＤＴは複数列のサブ画素に１対１で対応して電気的に接続されてデータ信号を提供する。例えば、第１ソースドレイン金属層は複数の接続電極ＣＬをさらに含み、第２コンデンサ電極Ｃ２と第３トランジスタＴ３の第１極とを接続するか、又は第６トランジスタＴ６の第１極とリセット電圧線ＶＮＴとを接続するか、又は第５トランジスタＴ５の第２極と発光デバイスの第１電極層などとを接続することに用いられる。
【0138】
例えば、第１ソースドレイン金属層上にパッシベーション層及び平坦化層がさらに設けられ、図示されていないが、図５におけるパッシベーション層１０２７及び平坦化層１０９１を参照できる。
【0139】
図１２Ａは表示基板の第２ソースドレイン金属層の模式図を示し、第２ソースドレイン金属層は平坦化層１０９１上に設けられ、図１２Ｂは表示基板の第２ソースドレイン金属層及び第１ソースドレイン金属層、第２ゲート金属層、第１ゲート金属層と半導体層を積層した模式図を示す。
【0140】
図１２Ａ及び図１２Ｂに示すように、第２ソースドレイン金属層は第２電源線ＶＤＤ２を含み、第２電源線ＶＤＤ２は格子状であり、例えば、第２電源線ＶＤＤ２は第１電源線ＶＤＤ１に電気的に接続されることで、電源線における抵抗の低減に寄与し、それにより電源線の電圧降下を低減させ、第１電源電圧を表示基板の各サブ画素に均一に伝送することに寄与する。例えば、第２ソースドレイン金属層は、発光デバイスの第１電極層と第１トランジスタＴ１の第１極とを接続することに用いられる接続電極１０４３をさらに含んでもよい。
【0141】
例えば、第２ソースドレイン金属層上にもう１つの平坦化層がさらに設けられ、図示されていないが、図５における平坦化層１０９を参照でき、平坦化層１０９内に複数のビアＶＡがある。
【0142】
図１３Ａは表示基板の第１電極材料層の模式図を示し、第１電極材料層はパッシベーション層１０９上に設けられ、図１３Ｂは表示基板の第１電極材料層及び第２ソースドレイン金属層、第１ソースドレイン金属層、第２ゲート金属層、第１ゲート金属層と半導体層を積層した模式図を示す。
【0143】
図１３Ａ及び図１３Ｂに示すように、第１電極材料層は複数のサブ画素の発光デバイスＥＭの第１電極層を含み、複数のサブ画素の発光デバイスＥＭの第１電極層はそれぞれ平坦化層１０９内の複数のビアＶＡによって接続電極１０４３に接続される。例えば、該第１電極層上に発光デバイスＥＭの発光材料層が設けられ、発光材料層上に第２電極層が設けられる。
【0144】
例えば、発光デバイスＥＭの上方には、封入層、ブラックマトリックス層などのほかの機能層がさらに形成され、ここでは詳細に説明しない。
【0145】
本開示の少なくとも１つの実施例は表示装置をさらに提供し、図１５は該表示装置の断面模式図を示し、図１５に示すように、該表示装置は本開示の実施例に係る表示基板を含み、図中に図２における表示基板が例として示される。
【0146】
例えば、いくつかの実施例では、該表示装置は紋様タッチ表面Ｓ及び画像センサアレイ３０をさらに含み、例えば、保護カバープレート１１５の表面は紋様タッチ表面Ｓとして実現される。画像センサアレイは駆動回路層１０２の発光デバイス層から離れる側に設けられ、複数の画像センサ３１（１つが例として図示される）を含み、複数の画像センサ３１は、紋様収集を行うために、発光デバイス層の複数の発光デバイスＥＭから発し且つ紋様タッチ表面Ｓの紋様（例えば、指紋、掌紋など）により反射され、第２透光開口部１１３２を通過して複数の画像センサ３１に到達する光を受光できるように構成される。
【0147】
例えば、図１５に示すように、駆動回路層は複数の透光部１０２０を含み、１つの第２透光開口部１１３２は１つの透光部１０２０に対応し、このとき、複数の画像センサ３１は、紋様収集を行うために、発光デバイス層の複数の発光デバイスＥＭから発し且つ紋様タッチ表面Ｓの紋様により反射され、ブラックマトリックス層１１３の複数の第２透光開口部１１３２及び駆動回路層の複数の透光部１０２０を通過して複数の画像センサ３１に到達する光を受光できるように構成される。それによって、複数の第２透光開口部１１３２及び複数の透光部１０２０によって、複数の画像センサ３１は紋様により反射される光を十分に受光でき、それにより紋様認識速度及び紋様認識精度を向上させることができる。
【0148】
本開示の実施例に係る表示装置はほかの構造をさらに有してもよく、具体的には関連技術を参照でき、ここでは詳細に説明しない。
【0149】
さらに以下のいくつかの点を説明する必要がある。
【0150】
（１）本開示の実施例の図面は本開示の実施例に関連する構造のみに関し、ほかの構造は通常設計を参照すればよい。
【0151】
（２）明瞭にするために、本開示の実施例を説明するための図面では、層又は領域の厚さは拡大又は縮小されており、すなわち、これらの図面は実際の縮尺に応じて描かれるものではない。理解できるように、例えば層、膜、領域又は基板のような素子がもう１つの素子の「上」又は「下」に位置すると記載される場合、該素子はもう１つ素子の「上」又は「下」に「直接」位置してもよいし、中間素子が存在してもよい。
【0152】
（３）矛盾しない限り、本開示の実施例及び実施例における特徴を相互に組み合わせて新しい実施例を得ることができる。
【0153】
以上、本開示の特定の実施形態を説明したが、本開示の保護範囲はこれに限定されるものではなく、本開示の保護範囲は特許請求の範囲の保護範囲に準じるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14】
【図15】
【国際調査報告】