知財求人 - 知財ポータルサイト「IP Force」
特表2024-504374超音波画像化システムのためのマトリクスベースのライン画像化装置のための等化
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-01-31
(54)【発明の名称】超音波画像化システムのためのマトリクスベースのライン画像化装置のための等化
(51)【国際特許分類】
A61B 8/00 20060101AFI20240124BHJP
【ＦＩ】
A61B8/00
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023544307
(86)(22)【出願日】2022-01-13
(85)【翻訳文提出日】2023-09-15
(86)【国際出願番号】 US2022012315
(87)【国際公開番号】W WO2022159327
(87)【国際公開日】2022-07-28
(31)【優先権主張番号】17/156,058
(32)【優先日】2021-01-22
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】520342725
【氏名又は名称】エコー イメージング，インク．
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】ハク，ユスフ
(72)【発明者】
【氏名】アッカラジュ，サンディープ
(72)【発明者】
【氏名】ブライゼック，ヤヌス
(72)【発明者】
【氏名】チョードゥリー，アンダリブ
【テーマコード（参考）】
4C601
【Ｆターム（参考）】
4C601BB03
4C601BB06
4C601EE03
4C601GB01
4C601GB06
4C601GB19
4C601GB22
4C601GB41
4C601HH01
4C601HH04
4C601HH05
4C601HH06
4C601HH11
4C601HH21
4C601HH25
4C601HH29
4C601HH31
4C601JB01
4C601JB08
4C601JB34
(57)【要約】
本明細書では、複数のｐＭＵＴトランスデューサ素子を備えた超音波画像化装置と、複数のトランスデューサ素子に電子的に接続された１つまたは複数の回路構成とを備え、１つまたは複数の回路構成は、パルス送信と、超音波トランスデューサのための反射信号の受信とを可能にするように構成され、より大きな圧力出力を取得するようにインピーダンスを等化するために、インダクタが使用される、超音波トランスデューサシステムが開示される。さらに、超音波トランスデューサによって放射される超音波の圧力を変更する方法も開示される。
【特許請求の範囲】
【請求項1】
ａ）少なくとも１つのトランスデューサ素子であって、各トランスデューサ素子は、２つの端子を有し、前記少なくとも１つのトランスデューサ素子は、送信モードにある、少なくとも１つのトランスデューサ素子と、ｂ）少なくとも１つの送信ドライバであって、各送信ドライバは、前記少なくとも１つのトランスデューサ素子の各第１の端子に接続された、少なくとも１つの送信ドライバと、
ｃ）２つの端子を備えた少なくとも１つのインダクタであって、各インダクタの各第１の端子は、各トランスデューサ素子の各第２の端子に接続され、各インダクタの各第２の端子は、バイアス電圧に接続された、２つの端子を備えた少なくとも１つのインダクタと、
を備えたトランスデューサ、を備えた超音波画像化システム。
【請求項2】
前記トランスデューサは、圧電微細加工トランスデューサ（ｐＭＵＴ）デバイス、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）デバイス、またはバルクピエゾトランスデューサである、請求項１に記載の超音波画像化システム。
【請求項3】
前記少なくとも１つのトランスデューサ素子は、アレイに編成された複数のトランスデューサ素子であり、前記アレイは、行および列で編成され、列における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の列を画定し、行における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の行を画定する、請求項１に記載の超音波画像化システム。
【請求項4】
第１の列におけるトランスデューサ素子の遅延は、第２の列におけるトランスデューサ素子の遅延から独立しており、第１の行におけるトランスデューサ素子の遅延は、第２の行におけるトランスデューサ素子の遅延から独立している、請求項３に記載の超音波画像化システム。
【請求項5】
列上のトランスデューサ素子は、異なる遅延を有する、請求項３に記載の超音波画像化システム。
【請求項6】
前記トランスデューサの帯域幅は、関心領域内で増加する、請求項３に記載の超音波画像化システム。
【請求項7】
前記少なくとも１つのインダクタの少なくとも１つの値は、関心周波数範囲における圧力出力調整を提供するように選択され、前記圧力出力調整は、前記選択されたトランスデューサ素子の複数の送信ドライバの、複数の電圧駆動レベルを変えることによって生成される、請求項３に記載の超音波画像化システム。
【請求項8】
前記少なくとも１つのインダクタの少なくとも１つの値は、前記少なくとも１つのトランスデューサ素子の少なくとも１つの静電容量によって導入される位相の変化をオフセットするのに十分な大きさとなるように選択される、請求項３に記載の超音波画像化システム。
【請求項9】
前記電圧駆動レベルは、マルチレベル送信駆動パルスを使用し、所望されるデジタル駆動レベルを選択して変えられる、請求項７に記載の超音波画像化システム。
【請求項10】
前記電圧駆動レベルはさらに、送信パルサ波形におけるパルス幅変調を使用して制御される、請求項９に記載の超音波画像化システム。
【請求項11】
前記トランスデューサは、前記列に沿った高さ方向における高さ集束の電子制御を提供するように構成される、請求項５に記載の超音波画像化システム。
【請求項12】
前記列に沿ったトランスデューサ素子は、マルチレベルパルスによって駆動される、前記マルチレベルパルスの開始の遅延は、電気的にプログラム可能である、請求項９に記載の超音波画像化システム。
【請求項13】
列上のトランスデューサ素子は、マルチレベルパルスのシーケンスによって駆動され、前記マルチレベルパルスのシーケンスのマルチレベルパルスのパルス大きさ、幅、形状、パルス周波数、およびそれらの組合せは、電気的にプログラム可能である、請求項１２に記載の超音波画像化システム。
【請求項14】
行および列によってインデクス付けされた素子のための前記遅延は、前記列の遅延と、前記行の遅延とを合計することによって計算される、請求項１２に記載の超音波画像化システム。
【請求項15】
前記遅延は、粗遅延と、精細遅延との合計であり得る、請求項１２に記載の超音波画像化システム。
【請求項16】
パルス開始の前記遅延は、Ｘ方向およびＹ方向においてプログラム可能である、請求項１２に記載の超音波画像化システム。
【請求項17】
前記送信ドライバは、列に沿って、１つまたは複数のトランスデューサ素子を駆動するように構成され、前記送信ドライバは、送信チャネルからの信号によって駆動され、前記送信チャネルの前記信号は、異なる列上の他のトランスデューサ素子を駆動する、他の送信チャネルに適用される遅延に対して、電子的に遅延される、請求項３に記載の超音波画像化システム。
【請求項18】
前記列に沿った前記１つまたは複数のトランスデューサ素子は、実質的に同一の遅延で動作する、請求項１７に記載の超音波画像化システム。
【請求項19】
前記送信チャネルおよび追加の送信チャネルは、隣接する列間の相対遅延を電気的に制御するように構成され、制御回路は、同じ行における第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同一の相対遅延を共有するように、前記列上の前記第１の数のトランスデューサ素子のための相対遅延を設定するように構成された、請求項１７に記載の超音波画像化システム。
【請求項20】
前記複数のトランスデューサ素子のうちのトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、パルス送信と、反射超音波信号の受信とのための、いくつかの行およびいくつかの列を備え、前記パルス送信と、前記上部セクション、中央セクション、および下部セクションからの前記反射超音波信号の受信とは、第１のビームフォーマを使用して、前記反射超音波信号を、方位方向に集束させるために使用され、高さ集束は、第２のビームフォーマを使用して達成される、請求項３に記載の超音波画像化システム。
【請求項21】
高さ方向における焦点距離は、電子的にプログラムされる、請求項２０に記載の超音波画像化システム。
【請求項22】
前記パルス送信と、前記上部セクションおよび前記下部セクションの前記反射超音波信号の受信とは、同時に実行される、請求項２０に記載の超音波画像化システム。
【請求項23】
１つまたは複数の行のうちの行上の２つの隣接するトランスデューサ素子は、ともにアドレス指定され、前記複数のトランスデューサ素子のうちのトランスデューサは、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、超音波パルス送信と、反射超音波信号の受信とのための、第１の数の行および第２の数の列を備え、前記超音波パルス送信と、前記セクションからの前記反射超音波信号の受信とは、第１のビームフォーマを使用して、前記反射超音波信号を、方位方向に集束させるために使用され、高さ集束は、第２のビームフォーマを使用して達成され、Ｂモードを使用した画像化のために、受信チャネルは、同じ行上の２つのトランスデューサ素子に割り当てられ、前記２つのトランスデューサ素子のうちの一方は、前記上部セクションからのものであり、前記２つのトランスデューサ素子のうちの他方は、前記下部セクションからのものであり、別のチャネルが、前記中央セクションの２つのトランスデューサ素子に割り当てられ、Ｎ列をアドレス指定するために２Ｎ個の受信チャネルが使用される、請求項６に記載の超音波画像化システム。
【請求項24】
電子的に選択された前記複数のトランスデューサ素子のすべてが動作されて、送信動作において高さ集束で圧力を生成し、受信動作では、個別に電子的に選択された前記複数のトランスデューサ素子のすべてが、前記方位方向および高さ面における集束で画像を再構成するために使用される、請求項２３に記載の超音波画像化システム。
【請求項25】
線形遅延と任意の精細遅延との合計となるように、列に沿った相対遅延を電気的に制御するように構成された制御回路をさらに備え、前記列の前記線形遅延および任意の精細遅延は、前記トランスデューサの他の列の他の線形遅延および任意の精細遅延から独立しており、それによって、３次元における任意の操向および集束が可能となる、請求項５に記載の超音波画像化システム。
【請求項26】
ａ）バイアス電圧と、ｂ）トランスデューサ回路の列とを備えた超音波トランスデューサを備え、前記トランスデューサ回路は、
ｉ）電気信号を超音波に変換するためのトランスデューサを備えたトランスデューサ素子であって、第１の端子および第２の端子を有する、トランスデューサ素子と、
ｉｉ）前記トランスデューサ素子の前記第１の端子に接続され、前記トランスデューサ素子に電位を供給するための入力駆動デバイスを備えた回路構成と、
ｉｉｉ）前記トランスデューサ素子の前記第２の端子に接続されたインダクタと、
ｉｖ）前記トランスデューサ回路を前記バイアス電圧に接続するためのスイッチと、
を備えた、超音波画像化システム。
【請求項27】
前記超音波トランスデューサは、複数の列を備え、前記複数の列のうちの列は、前記トランスデューサ素子と直列に接続されたインダクタを含み、前記超音波画像化システムはさらに、トランスデューサ回路の前記複数の列と、前記バイアス電圧との間に直列に接続されたインダクタを備えた、請求項２６に記載の超音波画像化システム。
【請求項28】
少なくとも１つのトランスデューサ素子を備えるトランスデューサによって放射された超音波の圧力を増加させるための方法であって、ａ）前記少なくとも１つのトランスデューサ素子に接続された少なくとも１つの送信ドライバを使用して、前記少なくとも１つのトランスデューサ素子を送信モードにするステップであって、各トランスデューサ素子は、第１の端子および第２の端子を有する、送信モードにするステップと、
ｂ）少なくとも１つのインダクタについて、前記少なくとも１つのインダクタのおのおのの第１の端子を、各トランスデューサ素子の前記第２の端子に接続するステップであって、前記少なくとも１つのインダクタの第２の端子は、バイアス電圧に接続され、前記少なくとも１つのインダクタは、前記トランスデューサ素子と一体化されていない、ステップと、
ｃ）少なくとも１つの送信ドライバのおのおのを、前記少なくとも１つのトランスデューサ素子のおのおのの各第１の端子に接続するステップとを含む、
方法。
【発明の詳細な説明】
【技術分野】
【0001】
[001]本出願は、２０２１年１月２２日に出願された米国特許出願第１７／１５６，０５８号の継続出願であり、その内容は参照により完全に本明細書に組み込まれる。
【背景技術】
【0002】
[002]超音波画像化の場合、画像化されるターゲットに向けて超音波ビームを送信するためにトランスデューサが使用され、反射された波形がトランスデューサによって受信される。受信された波形は、電気信号に変換され、さらに信号処理が行われて、超音波画像が作成される。従来、２次元（２Ｄ）画像化の場合、超音波トランスデューサは、超音波ビームを放射するための１次元（１Ｄ）トランシーバアレイを含む。送信される超音波ビームにおいて、高い圧力レベルを生成することが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【0003】
[003]圧電センサは、２０年以上にわたって医療画像化のために使用されてきた。これらは通常、バルク圧電膜を使用して構築される。これらの膜は、方位方向における列に沿って配置された圧電素子を形成する。各列は、送信ドライバによって駆動できる。連続する列に、異なる時間遅延を使用することにより、送信ビームを方位方向に集束させることが可能になり得る。
【0004】
[004]圧電素子のアレイの高さ配置により、アレイのビームを、電子的に集束させて、高さ面内で狭いビームにすることができる。トランシーバアレイの圧電素子の単一行では、２Ｄ超音波画像の高さまたは厚さの寸法で、電子的集束はできない。従来の２Ｄ超音波画像は、高さ方向において、ある程度の厚みを有する方位面にある（つまり、ビームを、薄い画像スライスに制限するための従来の技法は、この寸法において圧電素子の輪郭を描くか、または各素子にレンズを適用することによって、ビームをこの横方向、または高さ方向の寸法に、機械的に集束させることである）。トランスデューサの２Ｄアレイは、高さ方向における素子によって、高さ方向における電子的集束が可能になると同時に、レガシーシステムにおいて従来行われていた方位の電子的集束も可能になるように配置できる。
【0005】
[005]入力電源から別の回路への電力の最適な伝送のために、電源の出力インピーダンスは、電源が駆動している回路の入力インピーダンスの複素共役でなければならない。特に最適には、両方のインピーダンスの実数部分が等しく、複素数部分が互いに複素共役でなければならない。圧電微細加工超音波トランスデューサ（ｐＭＵＴ）実装を使用したトランスデューサは、本質的に容量性が高い。超音波信号を組織内に送信しようとする送信ドライバの場合、ドライバのインピーダンスは、上述したようにトランスデューサの入力インピーダンスと一致する必要がある。しかしながら、ｐＭＵＴベースのトランスデューサは、容量性が高いため、トランスデューサに伝送される電力を最大化するには、インダクタを、ソースドライバと直列に使用する必要がある。
【課題を解決するための手段】
【0006】
[006]態様では、トランスデューサを備えた超音波画像化システムが開示される。トランスデューサは、少なくとも１つのトランスデューサ素子を備える。各トランスデューサ素子は、２つの端子を有する。少なくとも１つのトランスデューサ素子は、送信モードにある。トランスデューサは、少なくとも１つの送信ドライバも備える。各送信ドライバは、少なくとも１つのトランスデューサ素子の各第１の端子に接続される。トランスデューサはまた、２つの端子を備えた少なくとも１つのインダクタを備える。各インダクタの各第１の端子は、各トランスデューサ素子の各第２の端子に接続される。各インダクタの各第２の端子は、バイアス電圧に接続される。
【0007】
[007]いくつかの実施形態では、トランスデューサは、圧電微細加工トランスデューサ（ｐＭＵＴ）デバイスである。
[008]いくつかの実施形態では、トランスデューサは、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）デバイスまたはバルクピエゾトランスデューサである。
[008]いくつかの実施形態では、トランスデューサは、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）デバイスまたはバルクピエゾトランスデューサである。
【0008】
[009]いくつかの実施形態では、少なくとも１つのトランスデューサ素子は、アレイに編成された複数のトランスデューサ素子である。
[010]いくつかの実施形態では、アレイは、行および列で編成される。列における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の列を画定する。
[010]いくつかの実施形態では、アレイは、行および列で編成される。列における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の列を画定する。
【0009】
[011]いくつかの実施形態では、行における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の行を画定する。
[012]いくつかの実施形態では、第１の列におけるトランスデューサ素子の遅延は、第２の列におけるトランスデューサ素子の遅延から独立しており、第１の行におけるトランスデューサ素子の遅延は、第２の行におけるトランスデューサ素子の遅延から独立している。
[012]いくつかの実施形態では、第１の列におけるトランスデューサ素子の遅延は、第２の列におけるトランスデューサ素子の遅延から独立しており、第１の行におけるトランスデューサ素子の遅延は、第２の行におけるトランスデューサ素子の遅延から独立している。
【0010】
[013]いくつかの実施形態では、列上のトランスデューサ素子は、異なる遅延を有する。
[014]いくつかの実施形態では、バイアス電圧は、接地電圧、負電圧、および正電圧からなるグループから選択される。
[014]いくつかの実施形態では、バイアス電圧は、接地電圧、負電圧、および正電圧からなるグループから選択される。
【0011】
[015]いくつかの実施形態では、トランスデューサの帯域幅は、関心領域内で増加する。
[016]いくつかの実施形態では、少なくとも１つのインダクタの少なくとも１つの値は、関心周波数範囲における圧力出力の増加を提供するように選択される。
[016]いくつかの実施形態では、少なくとも１つのインダクタの少なくとも１つの値は、関心周波数範囲における圧力出力の増加を提供するように選択される。
【0012】
[017]いくつかの実施形態では、少なくとも１つのインダクタの少なくとも１つの値は、少なくとも１つのトランスデューサ素子の少なくとも１つの静電容量によって導入される位相の変化をオフセットするのに十分な大きさとなるように選択される。
【0013】
[018]いくつかの実施形態では、トランスデューサの帯域幅は、列上のトランスデューサ素子の数を選択することによって制御される。
[019]いくつかの実施形態では、選択されたトランスデューサ素子のための圧力出力は、選択されたトランスデューサ素子の複数の送信ドライバの、複数の電圧駆動レベルを変えることによって調整される。
[019]いくつかの実施形態では、選択されたトランスデューサ素子のための圧力出力は、選択されたトランスデューサ素子の複数の送信ドライバの、複数の電圧駆動レベルを変えることによって調整される。
【0014】
[020]いくつかの実施形態では、電圧駆動レベルは、マルチレベル送信駆動パルスを使用し、所望されるデジタル駆動レベルを選択して変えられる。
[021]いくつかの実施形態では、電圧駆動レベルはさらに、送信パルサ波形におけるパルス幅変調を使用して制御される。
[021]いくつかの実施形態では、電圧駆動レベルはさらに、送信パルサ波形におけるパルス幅変調を使用して制御される。
【0015】
[022]いくつかの実施形態では、トランスデューサは、列に沿った高さ方向における高さ集束の電子制御を提供するように構成される。
[023]いくつかの実施形態では、列に沿ったトランスデューサ素子は、マルチレベルパルスによって駆動される。
[023]いくつかの実施形態では、列に沿ったトランスデューサ素子は、マルチレベルパルスによって駆動される。
【0016】
[024]いくつかの実施形態では、列上のトランスデューサ素子は、マルチレベルパルスのシーケンスによって駆動される。
[025]いくつかの実施形態では、マルチレベルパルスのシーケンスのマルチレベルパルスのパルス大きさ、幅、形状、パルス周波数、およびそれらの組合せは、電気的にプログラム可能である。
[025]いくつかの実施形態では、マルチレベルパルスのシーケンスのマルチレベルパルスのパルス大きさ、幅、形状、パルス周波数、およびそれらの組合せは、電気的にプログラム可能である。
【0017】
[026]いくつかの実施形態では、マルチレベルパルスの開始の遅延は、電気的にプログラム可能である。
[027]いくつかの実施形態では、行および列によってインデクス付けされた素子のための遅延は、列の遅延と、行の遅延とを合計することによって計算される。
[027]いくつかの実施形態では、行および列によってインデクス付けされた素子のための遅延は、列の遅延と、行の遅延とを合計することによって計算される。
【0018】
[028]いくつかの実施形態では、遅延は、粗遅延と、精細遅延との合計であり得る。
[029]いくつかの実施形態では、パルス開始の遅延は、Ｘ方向においてプログラム可能である。
[029]いくつかの実施形態では、パルス開始の遅延は、Ｘ方向においてプログラム可能である。
【0019】
[030]いくつかの実施形態では、パルス開始の遅延は、Ｙ方向においてプログラム可能である。
[031]いくつかの実施形態では、マルチレベルパルスの形状は、正弦波およびデジタル方形からなるグループから選択される。
[031]いくつかの実施形態では、マルチレベルパルスの形状は、正弦波およびデジタル方形からなるグループから選択される。
【0020】
[032]いくつかの実施形態では、送信ドライバは、列に沿って、１つまたは複数のトランスデューサ素子を駆動するように構成される。送信ドライバは、送信チャネルからの信号によって駆動される。送信チャネルの信号は、異なる列上の他のトランスデューサ素子を駆動する、他の送信チャネルに適用される遅延に対して、電子的に遅延される。
【0021】
[033]いくつかの実施形態では、列に沿った１つまたは複数のトランスデューサ素子は、実質的に同一の遅延で動作する。
[034]いくつかの実施形態では、送信チャネルおよび追加の送信チャネルは、隣接する列間の相対遅延を電気的に制御するように構成される。制御回路は、同じ行における第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同一の相対遅延を共有するように、列上の第１の数のトランスデューサ素子のための相対遅延を設定するように構成される。
[034]いくつかの実施形態では、送信チャネルおよび追加の送信チャネルは、隣接する列間の相対遅延を電気的に制御するように構成される。制御回路は、同じ行における第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同一の相対遅延を共有するように、列上の第１の数のトランスデューサ素子のための相対遅延を設定するように構成される。
【0022】
[035]いくつかの実施形態では、複数のトランスデューサ素子のうちのトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、パルス送信と、反射超音波信号の受信とのための、いくつかの行およびいくつかの列を備える。パルス送信と、上部セクション、中央セクション、および下部セクションからの反射超音波信号の受信とは、第１のビームフォーマを使用して、反射超音波信号を、方位方向に集束させるために使用される。高さ集束は、第２のビームフォーマを使用して達成される。
【0023】
[036]いくつかの実施形態では、高さ方向における焦点距離は、電子的にプログラムされる。
[037]いくつかの実施形態では、パルス送信と、上部セクションおよび下部セクションの反射信号の受信とは、同時に実行される。
[037]いくつかの実施形態では、パルス送信と、上部セクションおよび下部セクションの反射信号の受信とは、同時に実行される。
【0024】
[038]いくつかの実施形態では、トランスデューサ素子は、複数の走査ラインを生成するために、平行なビームフォーミングを実行する。
[039]いくつかの実施形態では、１つまたは複数の行のうちの行上の２つの隣接するトランスデューサ素子は、ともにアドレス指定され、複数のトランスデューサ素子のうちのトランスデューサは、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、超音波パルス送信と、反射超音波信号の受信とのための第１の数の行および第２の数の列を備える。超音波パルス送信と、これらセクションからの反射超音波信号の受信とは、第１のビームフォーマを使用して、反射超音波信号を、方位方向に集束させるために使用される。高さ集束は、第２のビームフォーマを使用して達成される。Ｂモードを使用した画像化のために、受信チャネルは、同じ行上の２つのトランスデューサ素子に割り当てられ、２つのトランスデューサ素子のうちの一方は、上部セクションからのものであり、２つのトランスデューサ素子のうちの他方は、下部セクションからのものであり、別のチャネルが、中央セクションの２つのトランスデューサ素子に割り当てられる。
[039]いくつかの実施形態では、１つまたは複数の行のうちの行上の２つの隣接するトランスデューサ素子は、ともにアドレス指定され、複数のトランスデューサ素子のうちのトランスデューサは、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、超音波パルス送信と、反射超音波信号の受信とのための第１の数の行および第２の数の列を備える。超音波パルス送信と、これらセクションからの反射超音波信号の受信とは、第１のビームフォーマを使用して、反射超音波信号を、方位方向に集束させるために使用される。高さ集束は、第２のビームフォーマを使用して達成される。Ｂモードを使用した画像化のために、受信チャネルは、同じ行上の２つのトランスデューサ素子に割り当てられ、２つのトランスデューサ素子のうちの一方は、上部セクションからのものであり、２つのトランスデューサ素子のうちの他方は、下部セクションからのものであり、別のチャネルが、中央セクションの２つのトランスデューサ素子に割り当てられる。
【0025】
[040]いくつかの実施形態では、Ｎ列をアドレス指定するために２Ｎ個の受信チャネルが使用される。
[041]いくつかの実施形態では、電子的に選択された複数のトランスデューサ素子のすべてが動作されて、送信動作において高さ集束で圧力を生成する。受信動作では、個別に電子的に選択された複数のトランスデューサ素子のすべてが、方位方向および高さ面における集束で画像を再構成するために使用される。
[041]いくつかの実施形態では、電子的に選択された複数のトランスデューサ素子のすべてが動作されて、送信動作において高さ集束で圧力を生成する。受信動作では、個別に電子的に選択された複数のトランスデューサ素子のすべてが、方位方向および高さ面における集束で画像を再構成するために使用される。
【0026】
[042]いくつかの実施形態では、超音波画像化システムはさらに、線形遅延と任意の精細遅延との合計となるように、列に沿った相対遅延を電気的に制御するように構成された制御回路を備える。
【0027】
[043]いくつかの実施形態では、列の線形遅延および任意の精細遅延は、トランスデューサの他の列の他の線形遅延および任意の精細遅延から独立しており、それによって、３次元における任意の操向および集束が可能となる。
【0028】
[044]いくつかの実施形態では、各トランスデューサ素子は、複数の振動モードを示し、ここでは、入力刺激が、隣接するモードの周波数未満に帯域制限される場合、１つの振動モードのみがトリガされる。
【0029】
[045]いくつかの実施形態では、各トランスデューサ素子は、複数の振動モードを示し、ここでは、第１の振動モードから生成される周波数は、第２の振動モードから生成される周波数と重なる。
【0030】
[046]いくつかの実施形態では、各トランスデューサ素子は、中心周波数を含む広帯域周波数入力によって駆動された場合、複数の振動モードを同時に示す。
[047]態様では、超音波トランスデューサを備えた超音波画像化システムが開示される。トランスデューサは、バイアス電圧を備える。トランスデューサはまた、トランスデューサ回路の列を備える。トランスデューサ回路は、電気信号を超音波に変換するためのトランスデューサを備えたトランスデューサ素子を備える。トランスデューサ素子は、第１の端子および第２の端子を有する。トランスデューサはまた、トランスデューサ素子の第１の端子に接続され、トランスデューサ素子に電位を供給するための入力駆動デバイスを備えた回路構成を備える。トランスデューサはまた、トランスデューサ素子の第２の端子に接続されたインダクタを備える。トランスデューサはまた、トランスデューサ回路をバイアス電圧に接続するためのスイッチを備える。
[047]態様では、超音波トランスデューサを備えた超音波画像化システムが開示される。トランスデューサは、バイアス電圧を備える。トランスデューサはまた、トランスデューサ回路の列を備える。トランスデューサ回路は、電気信号を超音波に変換するためのトランスデューサを備えたトランスデューサ素子を備える。トランスデューサ素子は、第１の端子および第２の端子を有する。トランスデューサはまた、トランスデューサ素子の第１の端子に接続され、トランスデューサ素子に電位を供給するための入力駆動デバイスを備えた回路構成を備える。トランスデューサはまた、トランスデューサ素子の第２の端子に接続されたインダクタを備える。トランスデューサはまた、トランスデューサ回路をバイアス電圧に接続するためのスイッチを備える。
【0031】
[048]いくつかの実施形態では、超音波トランスデューサは、ｐＭＵＴデバイスである。
[049]いくつかの実施形態では、超音波トランスデューサは、ｃＭＵＴデバイスまたはバルクピエゾトランスデューサである。
[049]いくつかの実施形態では、超音波トランスデューサは、ｃＭＵＴデバイスまたはバルクピエゾトランスデューサである。
【0032】
[050]いくつかの実施形態では、超音波画像化システムはさらに、インダクタを短絡する目的で、インダクタと並列に接続されたスイッチを備える。
[051]いくつかの実施形態では、超音波画像化システムは、複数の列を備える。
[051]いくつかの実施形態では、超音波画像化システムは、複数の列を備える。
【0033】
[052]いくつかの実施形態では、複数の列のうちの１つの列は、トランスデューサ素子と直列に接続されたインダクタを含む。
[053]いくつかの実施形態では、超音波画像化システムはさらに、インダクタを短絡する目的で、インダクタと並列に接続されたスイッチを備える。
[053]いくつかの実施形態では、超音波画像化システムはさらに、インダクタを短絡する目的で、インダクタと並列に接続されたスイッチを備える。
【0034】
[054]いくつかの実施形態では、超音波画像化システムはさらに、トランスデューサ回路の複数の列と、バイアス電圧との間に直列に接続されたインダクタを備える。
[055]いくつかの実施形態では、トランスデューサ素子は、遅延を含む信号を送信するように構成される。
[055]いくつかの実施形態では、トランスデューサ素子は、遅延を含む信号を送信するように構成される。
【0035】
[056]いくつかの実施形態では、列上の１つまたは複数のトランスデューサ素子は、異なる遅延で動作する。
[057]いくつかの実施形態では、行および列によってインデクス付けされた素子の遅延は、列の遅延と行の遅延とを合計することによって計算される。
[057]いくつかの実施形態では、行および列によってインデクス付けされた素子の遅延は、列の遅延と行の遅延とを合計することによって計算される。
【0036】
[058]いくつかの実施形態では、共通の列インデクスを有する１つまたは複数のトランスデューサ素子からの遅延を含む遅延プロファイルは、対称である。
[059]いくつかの実施形態では、遅延は、粗遅延と精細遅延との合計である。
[059]いくつかの実施形態では、遅延は、粗遅延と精細遅延との合計である。
【0037】
[060]いくつかの実施形態では、粗遅延は、１つまたは複数の隣接するトランスデューサ素子間で線形である。
[061]いくつかの実施形態では、列インデクスおよび行インデクスを有するトランスデューサ素子の遅延は、列遅延、線形粗行遅延、および精細行遅延の合計である。
[061]いくつかの実施形態では、列インデクスおよび行インデクスを有するトランスデューサ素子の遅延は、列遅延、線形粗行遅延、および精細行遅延の合計である。
【0038】
[062]態様では、少なくとも１つのトランスデューサ素子を備えたトランスデューサによって放射された超音波の圧力を増加させるための方法。この方法は、少なくとも１つのトランスデューサ素子に接続された少なくとも１つの送信ドライバを使用して、少なくとも１つのトランスデューサ素子を送信モードにすることを含む。各トランスデューサ素子は、第１の端子および第２の端子を有する。方法はまた、少なくとも１つのインダクタについて、少なくとも１つのインダクタのおのおのの第１の端子を、各トランスデューサ素子の第２の端子に接続することを含む。少なくとも１つのインダクタの第２の端子は、バイアス電圧に接続される。少なくとも１つのインダクタは、トランスデューサ素子と一体化されていない。トランスデューサはまた、少なくとも１つの送信ドライバのおのおのを、少なくとも１つのトランスデューサ素子のおのおのの各第１の端子に接続することを含む。
【0039】
[063]いくつかの実施形態では、少なくとも１つのトランスデューサ素子は、アレイに編成された複数のトランスデューサ素子である。
[064]いくつかの実施形態では、アレイは、行および列で編成される。方法はさらに、列における多数のトランスデューサ素子を電子的に選択して、トランスデューサ素子の列を画定することを含む。
[064]いくつかの実施形態では、アレイは、行および列で編成される。方法はさらに、列における多数のトランスデューサ素子を電子的に選択して、トランスデューサ素子の列を画定することを含む。
【0040】
[065]いくつかの実施形態では、列における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の行を画定する。
[066]いくつかの実施形態では、第１の列におけるトランスデューサ素子の複数の遅延は、第２の列におけるトランスデューサ素子の複数の遅延から独立しており、第１の行におけるトランスデューサ素子の複数の遅延は、第２の行におけるｐＭＵＴトランスデューサ素子の複数の遅延から独立している。
[066]いくつかの実施形態では、第１の列におけるトランスデューサ素子の複数の遅延は、第２の列におけるトランスデューサ素子の複数の遅延から独立しており、第１の行におけるトランスデューサ素子の複数の遅延は、第２の行におけるｐＭＵＴトランスデューサ素子の複数の遅延から独立している。
【0041】
[067]いくつかの実施形態では、列上のトランスデューサ素子は、異なる遅延を有する。
[068]いくつかの実施形態では、方法はさらに、列上のトランスデューサ素子に適用される複数の遅延によって制御される、高さ方向における固定された操向角度を有する送信のためのセットための方位方向において、複数の遅延を適用することによって３Ｄ画像化を実行し、高さ面内において異なる操向角度でシーケンスを繰り返すことと、トランスデューサから受信したエコーを使用して。画像を再構成することとを含む。
[068]いくつかの実施形態では、方法はさらに、列上のトランスデューサ素子に適用される複数の遅延によって制御される、高さ方向における固定された操向角度を有する送信のためのセットための方位方向において、複数の遅延を適用することによって３Ｄ画像化を実行し、高さ面内において異なる操向角度でシーケンスを繰り返すことと、トランスデューサから受信したエコーを使用して。画像を再構成することとを含む。
【0042】
[069]いくつかの実施形態では、方法はさらに、方位に沿って複数の遅延を変化させることによって方位面に集束させることによって、ボリューム画像化を実行することと、また、列上のトランスデューサについて、複数の遅延を変化させることによって高さ面内でビームを集束または操向することとによって、ボリューム画像化を実行することとを含む。
【0043】
[070]いくつかの実施形態では、方法はさらに、接地電圧、負電圧、および正電圧からなるグループから、バイアス電圧を選択することを含む。
参照による組込み
[071]本明細書で言及されるすべての刊行物、特許、および特許出願は、あたかも個々の刊行物、特許、または特許出願が、参照により組み込まれることが、具体的かつ個別に示されるのと同程度に、参照により本明細書に組み込まれる。Ｒａｔｈｏｄ，Ｖｉｒｅｋ Ｔ．２０１９．Ａ Ｒｅｖｉｅｗ ｏｆ Ｅｌｅｃｔｒｉｃ Ｉｍｐｅｄａｎｃｅ Ｍａｔｃｈｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｔｒａｎｓｄｕｃｅｒｓ（圧電センサ、アクチュエータ、トランスデューサの電気インピーダンス整合技術のレビュー）。Ｌｉｎｇｖａｌｌ，Ｆ．，２００４。Ｔｉｍｅ－ｄｏｍａｉｎ Ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ Ｍｅｔｈｏｄｓ ｆｏｒ Ｕｌｔｒａｓｏｎｉｃ Ａｒｒａｙ Ｉｍａｇｉｎｇ：Ａ Ｓｔａｔｉｓｔｉｃａｌ Ａｐｐｒｏａｃｈ（超音波アレイ画像化のための時間領域再構成法：統計的アプローチ）。
参照による組込み
[071]本明細書で言及されるすべての刊行物、特許、および特許出願は、あたかも個々の刊行物、特許、または特許出願が、参照により組み込まれることが、具体的かつ個別に示されるのと同程度に、参照により本明細書に組み込まれる。Ｒａｔｈｏｄ，Ｖｉｒｅｋ Ｔ．２０１９．Ａ Ｒｅｖｉｅｗ ｏｆ Ｅｌｅｃｔｒｉｃ Ｉｍｐｅｄａｎｃｅ Ｍａｔｃｈｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｔｒａｎｓｄｕｃｅｒｓ（圧電センサ、アクチュエータ、トランスデューサの電気インピーダンス整合技術のレビュー）。Ｌｉｎｇｖａｌｌ，Ｆ．，２００４。Ｔｉｍｅ－ｄｏｍａｉｎ Ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ Ｍｅｔｈｏｄｓ ｆｏｒ Ｕｌｔｒａｓｏｎｉｃ Ａｒｒａｙ Ｉｍａｇｉｎｇ：Ａ Ｓｔａｔｉｓｔｉｃａｌ Ａｐｐｒｏａｃｈ（超音波アレイ画像化のための時間領域再構成法：統計的アプローチ）。
【発明の効果】
【0044】
[072]本主題の特徴および利点は、例示的な実施形態を説明する以下の詳細な説明と、添付の図面とを参照することによって、より良く理解されるであろう。
【図面の簡単な説明】
【0045】
【図1】[073]図１は、超音波ビームを送信および受信するために使用されるｐＭＵＴアレイを備えたトランスデューサと、ｐＭＵＴアレイを制御する電子機器と、他の計算、制御、および通信電子機器と、表示ユニットと、記録ユニットとを含み、ｐＭＵＴアレイが、画像化されるターゲットに向けられている、本明細書における超音波システムの例示的な概略図である。
【図3C】[077]図３Ｃは、２つのサブ素子を備え、各サブ素子が２つの電極を有するｐＭＵＴ素子の例示的な概略図であり、第１のサブ素子の第１の電極は、第２の素子の電極の１つに接続され、第１の素子の第２の電極は、第２のサブ素子の残りの電極に接続されている、概略図である。
【図5B】同上
【図8A】[082]図８Ａは、ラインが垂直方向または水平方向であることができ、ラインのサイズ（たとえば、ラインにおけるｐＭＵＴ素子の数）が電気的にプログラム可能である、電気的に調整可能なライントランスデューサのための１つのコモンの接地またはバイアス電極を有するｐＭＵＴの２Ｄアレイの例示的な実施形態を示す図である。
【図11】[087]図１１は、Ｍ行Ｎ列に編成されたトランスデューサ素子を有する超音波トランスデューサの例示的な概略図であって、トランスデューサは、行および／または列からなる３つのストリップからなり、ストリップのおのおのは、個別に駆動されるように選択することができ、各ストリップにおける列は、送信ドライバによって同じ駆動を共有する、概略図である。
【図16】[093]図１６は、トランスデューサ素子およびそれらの遅延の例示的な概略図を示し、遅延は、電子的にプログラムすることができ、トランスデューサ素子の複数の列について、実質的に同様にすることができる、概略図である。
【図34】[0115]図３４は、（論理的に選択され、互いに並列された）ピエゾ素子と、Ｘバイアス端子との間に直列に配置された共通のインダクタに接続された、図３３Ｂに示されるタイプのＮ個のピエゾ素子回路の列を示す図である。
【発明を実施するための形態】
【0046】
[0120]超音波画像化は従来、バルクピエゾ電膜を、トランスデューサとして使用してきた。しかしながら、これらは、使用費が高価になる傾向があり、動作には通常１００～２００Ｖの範囲の高電圧も必要とする。最近、シリコンウェーハ基板上に塗布またはスパッタリングされたピエゾ膜を使用して、シリコンウェーハ上に大量生産できるトランスデューサが入手可能になった。これらには、レガシーシステムと比較して動作電力要件とコストが低く、よりコンパクトまたはより小さいフォームファクタでシステムを統合できるという点で大きな利点がある。それに加えて、シリコンウェーハ上に製造され得る他のトランスデューサ技術（ｃＭＵＴなど）も登場しており、製造コストが大幅に向上する。しかしながら、これらのトランスデューサ（およびレガシートランスデューサ）は、送信ドライバに対して、顕著な容量性負荷を示す可能性がある。顕著な圧力出力を必要とする用途では、最大の電力伝送のために、回路のインピーダンスを調整することが採用される。ドライバのインピーダンスが、負荷の複素共役である場合、電力伝送が最大化されることはよく知られている。レガシー技法では、ドライバと負荷との間にインダクタを使用すると、圧力出力の改善に役立つことが示されている。しかしながら、この技法は、サイズおよび寄生インピーダンスの問題により、統合されたポータブル用途や使用事例のために実施可能ではない。必要な統合を低コストで達成し、また、所望される圧力出力を達成するために、斬新な技法が示される。この技法は、ｐＭＵＴだけでなく、レガシーバルクピエゾやｃＭＵＴ（容量性微細加工超音波トランスデューサ）など、顕著な容量性負荷を有する他のトランスデューサにも適用可能である。さらに、目標は，ＡＳＩＣ内またはＡＳＩＣとともに収容されるトランスデューサおよび関連付けられた回路構成の２Ｄアレイを使用して可能となる、優れた機能を可能にする方式でこれを実施することである。これにより、３Ｄ画像の生成と、方位方向および高さ方向における電子的集束との両方が可能となる。そのような機能は、レガシーシステムにおいて、コスト、電力、およびサイズの制約があるため、ハンドヘルド超音波画像化デバイスでは、これまでうまく実施されていなかった。
【0047】
[0121]従来、２Ｄ超音波画像は、様々なアルゴリズムを適用することによって作成することができる。この１つの例は、方位方向における圧電素子の列に沿って、信号を駆動するために相対遅延を使用することである。方位方向における異なる列のための信号に適用される、電子的にプログラム可能な遅延を変更することによって、ビームを方位方向に電子的に集束させることができる。しかしながら、方位方向に直交する方向（たとえば、高さ方向）における集束は、通常、機械式レンズを使用して達成される。機械式レンズでは、一度に１つの集束しか可能ではないため、異なる高さ集束には、異なる設計のレンズを必要とし得る。さらに、固定された機械式レンズは、３Ｄ超音波画像化に必要な集束を提供しない。
【0048】
[0122]本明細書では、いくつかの実施形態において、低コスト、低電力、ポータブルな高解像度超音波トランスデューサ、および超音波画像化のために構成された超音波画像化システムを可能にするように構成されたシステムおよび方法が開示される。これらの低コストで、高性能のシステムを可能にするには、大量な半導体プロセスと同様に、半導体ウェーハ上に、大量かつ低コストで製造できるｐＭＵＴを使用することに依存する。例示的な実施形態では、そのようなｐＭＵＴは、２Ｄアレイに配置され、ここでは、アレイにおける各素子は、電子回路に接続され、ｐＭＵＴアレイおよび回路アレイは、異なるウェーハ上にともに整列され、ともに一体化されてタイルを形成し、各ピエゾ素子は、制御回路素子に接続され、各ピエゾ素子は、図３に示すように２つの端子を有し得る。これらのｐＭＵＴはまた、高帯域幅を示し得、これらのトランスデューサを、従来技術のピエゾバルクトランスデューサとは異なり、広帯域画像化に適したものにする。それに加えて、高さ集束のために機械式レンズを利用する既存のトランスデューサも、レンズにおいて減衰損失が発生する可能性があり、それによって、画質が低下する。本明細書における例示的な合成レンズでは、機械式レンズは必要ない。場合によっては、わずかに湾曲した深い集束の、弱いレンズが使用されることもあるが、代わりに、トランスデューサの上部に、平坦で薄いインピーダンス整合層を使用することもできる。これは、減衰損失を、大幅に改善し得る。
【0049】
[0123]開示された超音波トランスデューサは、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）デバイスであり得る。そのようなトランスデューサは、ｃＭＵＴ素子の大きなアレイを含み得る。ｃＭＵＴアレイは、他のトランスデューサ技術と比較して、より大きな帯域幅を提供し得、高周波動作を容易に達成し得る。
【0050】
[0124]固定された機械式レンズを使用したインダクタの使用が開示される。それに加えて、本明細書に開示される画像化システムは、固定された焦点距離を有する機械式レンズを構築する必要性を有利に排除する電子レンズも使用する。さらに、本明細書に開示された電子レンズは、高さ面において焦点距離を変更できるという大きな柔軟性を可能にし、深さに応じて動的集束を可能にする。
【0051】
[0125]態様では、トランスデューサを備えた超音波画像化システムが開示される。トランスデューサは、少なくとも１つのトランスデューサ素子を備える。各トランスデューサ素子は、２つの端子を有する。少なくとも１つのトランスデューサ素子は、送信モードにある。トランスデューサはまた、少なくとも１つの送信ドライバを備える。各送信ドライバは、少なくとも１つのトランスデューサ素子の各第１の端子に接続される。トランスデューサはまた、２つの端子を備えた少なくとも１つのインダクタを備える。各インダクタの各第１の端子は、各トランスデューサ素子の各第２の端子に接続される。各インダクタの各第２の端子は、バイアス電圧に接続される。
【0052】
[0126]いくつかの実施形態では、トランスデューサは、圧電微細加工トランスデューサ（ｐＭＵＴ）デバイスである。
[0127]いくつかの実施形態では、トランスデューサは、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）デバイスまたはバルクピエゾトランスデューサである。
[0127]いくつかの実施形態では、トランスデューサは、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）デバイスまたはバルクピエゾトランスデューサである。
【0053】
[0128]いくつかの実施形態では、少なくとも１つのトランスデューサ素子は、アレイに編成された複数のトランスデューサ素子である。
[0129]いくつかの実施形態では、アレイは行および列で編成される。列における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の列を画定する。
[0129]いくつかの実施形態では、アレイは行および列で編成される。列における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の列を画定する。
【0054】
[0130]いくつかの実施形態では、行における複数のトランスデューサ素子は、電子的に選択されて、トランスデューサ素子の行を画定する。
[0131]いくつかの実施形態では、第１の列におけるトランスデューサ素子の遅延は、第２の列におけるトランスデューサ素子の遅延から独立しており、第１の行におけるトランスデューサ素子の遅延は、第２の行におけるトランスデューサ素子の遅延から独立している。
[0131]いくつかの実施形態では、第１の列におけるトランスデューサ素子の遅延は、第２の列におけるトランスデューサ素子の遅延から独立しており、第１の行におけるトランスデューサ素子の遅延は、第２の行におけるトランスデューサ素子の遅延から独立している。
【0055】
[0132]いくつかの実施形態では、列上のトランスデューサ素子は、異なる遅延を有する。
[0133]いくつかの実施形態では、バイアス電圧は、接地電圧、負電圧、および正電圧からなるグループから選択される。
[0133]いくつかの実施形態では、バイアス電圧は、接地電圧、負電圧、および正電圧からなるグループから選択される。
【0056】
[0134]いくつかの実施形態では、トランスデューサの帯域幅は、関心領域内で増加する。
[0135]いくつかの実施形態では、少なくとも１つのインダクタの少なくとも１つの値は、関心周波数範囲における圧力出力の増加を提供するように選択される。
[0135]いくつかの実施形態では、少なくとも１つのインダクタの少なくとも１つの値は、関心周波数範囲における圧力出力の増加を提供するように選択される。
【0057】
[0136]いくつかの実施形態では、少なくとも１つのインダクタの少なくとも１つの値は、少なくとも１つのトランスデューサ素子の少なくとも１つの静電容量によって導入される位相の変化をオフセットするのに十分な大きさとなるように選択される。
【0058】
[0137]いくつかの実施形態では、トランスデューサの帯域幅は、列上のトランスデューサ要素の数を選択することによって制御される。
[0138]いくつかの実施形態では、選択されたトランスデューサ素子のための圧力出力は、選択されたトランスデューサ素子の複数の送信ドライバの、複数の電圧駆動レベルを変えることによって調整される。
[0138]いくつかの実施形態では、選択されたトランスデューサ素子のための圧力出力は、選択されたトランスデューサ素子の複数の送信ドライバの、複数の電圧駆動レベルを変えることによって調整される。
【0059】
[0139]いくつかの実施形態では、電圧駆動レベルは、マルチレベル送信駆動パルスを使用し、所望されるデジタル駆動レベルを選択することによって変えられる。
[0140]いくつかの実施形態では、電圧駆動レベルはさらに、送信パルサ波形上のパルス幅変調を使用して制御される。
[0140]いくつかの実施形態では、電圧駆動レベルはさらに、送信パルサ波形上のパルス幅変調を使用して制御される。
【0060】
[0141]いくつかの実施形態では、トランスデューサは、列に沿った高さ方向における高さ集束の電子制御を提供するように構成される。
[0142]いくつかの実施形態では、列に沿ったトランスデューサ素子は、マルチレベルパルスによって駆動される。
[0142]いくつかの実施形態では、列に沿ったトランスデューサ素子は、マルチレベルパルスによって駆動される。
【0061】
[0143]いくつかの実施形態では、列上のトランスデューサ素子は、マルチレベルパルスのシーケンスによって駆動される。
[0144]いくつかの実施形態では、マルチレベルパルスのシーケンスのマルチレベルパルスのパルス大きさ、幅、形状、パルス周波数、およびそれらの組合せは、電気的にプログラム可能である。
[0144]いくつかの実施形態では、マルチレベルパルスのシーケンスのマルチレベルパルスのパルス大きさ、幅、形状、パルス周波数、およびそれらの組合せは、電気的にプログラム可能である。
【0062】
[0145]いくつかの実施形態では、マルチレベルパルスの開始の遅延は電気的にプログラム可能である。
[0146]いくつかの実施形態では、行および列によってインデクス付けされた素子の遅延は、列の遅延と、行の遅延とを合計することによって計算される。
[0146]いくつかの実施形態では、行および列によってインデクス付けされた素子の遅延は、列の遅延と、行の遅延とを合計することによって計算される。
【0063】
[0147]いくつかの実施形態では、遅延は、粗遅延と精細遅延との合計であり得る。
[0148]いくつかの実施形態では、パルス開始の遅延は、Ｘ方向にプログラム可能である。
[0148]いくつかの実施形態では、パルス開始の遅延は、Ｘ方向にプログラム可能である。
【0064】
[0149]いくつかの実施形態では、パルス開始の遅延は、Ｙ方向にプログラム可能である。
[0150]いくつかの実施形態では、マルチレベルパルスの形状は、正弦波およびデジタル方形からなるグループから選択される。
[0150]いくつかの実施形態では、マルチレベルパルスの形状は、正弦波およびデジタル方形からなるグループから選択される。
【0065】
[0151]いくつかの実施形態では、送信ドライバは、列に沿って１つまたは複数のトランスデューサ素子を駆動するように構成される。送信ドライバは、送信チャネルからの信号によって駆動される。送信チャネルの信号は、異なる列上の他のトランスデューサ素子を駆動する他の送信チャネルに適用される遅延に対して電子的に遅延される。
【0066】
[0152]いくつかの実施形態では、列に沿った１つまたは複数のトランスデューサ素子は、実質的に同一の遅延で動作する。
[0153]いくつかの実施形態では、送信チャネルおよび追加の送信チャネルは、隣接する列間の相対遅延を電気的に制御するように構成される。制御回路は、同じ行における第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同一の相対遅延を共有するように、列上の第１の数のトランスデューサ素子の相対遅延を設定するように構成される。
[0153]いくつかの実施形態では、送信チャネルおよび追加の送信チャネルは、隣接する列間の相対遅延を電気的に制御するように構成される。制御回路は、同じ行における第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同一の相対遅延を共有するように、列上の第１の数のトランスデューサ素子の相対遅延を設定するように構成される。
【0067】
[0154]いくつかの実施形態では、複数のトランスデューサ素子のうちのトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、パルス送信と、反射超音波信号の受信とのための、いくつかの行およびいくつかの列を備える。パルス送信と、上部セクション、中央セクション、および下部セクションからの反射超音波信号の受信とは、第１のビームフォーマを使用して、反射超音波信号を、方位方向に集束させるために使用される。高さ集束は、第２のビームフォーマを使用して達成される。
【0068】
[0155]いくつかの実施形態では、高さ方向における焦点距離は、電子的にプログラムされる。
[0156]いくつかの実施形態では、パルス送信と、上部セクションおよび下部セクションの反射信号の受信とは、同時に実行される。
[0156]いくつかの実施形態では、パルス送信と、上部セクションおよび下部セクションの反射信号の受信とは、同時に実行される。
【0069】
[0157]いくつかの実施形態では、トランスデューサ素子は、複数の走査ラインを生成するために平行なビームフォーミングを実行する。
[0158]いくつかの実施形態では、１つまたは複数の行のうちの行上の２つの隣接するトランスデューサ素子は、ともにアドレス指定され、複数のトランスデューサ素子のうちのトランスデューサは、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、超音波パルス送信と、反射超音波信号の受信とのための、第１の数の行および第２の数の列を備える。超音波パルス送信と、これらセクションからの反射超音波信号の受信とは、第１のビームフォーマを使用して、反射超音波信号を方位方向に集束させるために使用される。高さ集束は、第２のビームフォーマを使用して達成される。Ｂモードを使用した画像化のために、受信チャネルは、上部セクションからの２つのトランスデューサ素子のうちの１つと、下部セクションからの２つのトランスデューサ素子のうちのもう１つである、同じ行上の２つのトランスデューサ素子に割り当てられ、別のチャネルは、中央セクションの２つのトランスデューサ素子に割り当てられる。
[0158]いくつかの実施形態では、１つまたは複数の行のうちの行上の２つの隣接するトランスデューサ素子は、ともにアドレス指定され、複数のトランスデューサ素子のうちのトランスデューサは、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、超音波パルス送信と、反射超音波信号の受信とのための、第１の数の行および第２の数の列を備える。超音波パルス送信と、これらセクションからの反射超音波信号の受信とは、第１のビームフォーマを使用して、反射超音波信号を方位方向に集束させるために使用される。高さ集束は、第２のビームフォーマを使用して達成される。Ｂモードを使用した画像化のために、受信チャネルは、上部セクションからの２つのトランスデューサ素子のうちの１つと、下部セクションからの２つのトランスデューサ素子のうちのもう１つである、同じ行上の２つのトランスデューサ素子に割り当てられ、別のチャネルは、中央セクションの２つのトランスデューサ素子に割り当てられる。
【0070】
[0159]いくつかの実施形態では、Ｎ列をアドレス指定するために、２Ｎ個の受信チャネルが使用される。
[0160]いくつかの実施形態では、電子的に選択された複数のトランスデューサ素子のすべてがオン動作され、送信動作において高さ集束で圧力を生成する。受信動作では、個別に電子的に選択された複数のトランスデューサ素子のすべてが、方位方向および高さ面における集束で画像を再構成するために使用される。
[0160]いくつかの実施形態では、電子的に選択された複数のトランスデューサ素子のすべてがオン動作され、送信動作において高さ集束で圧力を生成する。受信動作では、個別に電子的に選択された複数のトランスデューサ素子のすべてが、方位方向および高さ面における集束で画像を再構成するために使用される。
【0071】
[0161]いくつかの実施形態では、超音波画像化システムはさらに、線形遅延と任意の精細遅延との合計となるように、列に沿った相対遅延を電気的に制御するように構成された制御回路を備える。
【0072】
[0162]いくつかの実施形態では、列の線形遅延および任意の精細遅延は、トランスデューサの他の列の他の線形遅延および任意の精細遅延から独立しており、それにより、３次元における任意の操向および集束が可能になる。
【0073】
[0163]いくつかの実施形態では、各トランスデューサ素子は、複数の振動モードを示し、ここでは、入力刺激が、隣接するモードの周波数未満に帯域制限される場合、１つの振動モードのみがトリガされる。
【0074】
[0164]いくつかの実施形態では、各トランスデューサ素子は、複数の振動モードを示し、ここでは、第１の振動モードから生成される周波数は、第２の振動モードから生成される周波数と重なる。
【0075】
[0165]いくつかの実施形態では、各トランスデューサ素子は、中心周波数を含む広帯域周波数入力によって駆動された場合、複数の振動モードを同時に示す。
[0166]態様では、超音波トランスデューサを備えた超音波画像化システムが開示される。トランスデューサは、バイアス電圧を備える。トランスデューサはまた、トランスデューサ回路の列を備える。トランスデューサ回路は、電気信号を超音波に変換するためのトランスデューサを備えたトランスデューサ素子を備える。トランスデューサ素子は、第１の端子および第２の端子を有する。トランスデューサはまた、トランスデューサ素子の第１の端子に接続され、トランスデューサ素子に電位を供給するための入力駆動デバイスを備えた回路構成を備える。トランスデューサはまた、トランスデューサ素子の第２の端子に接続されたインダクタを備える。トランスデューサはまた、トランスデューサ回路をバイアス電圧に接続するためのスイッチを備える。
[0166]態様では、超音波トランスデューサを備えた超音波画像化システムが開示される。トランスデューサは、バイアス電圧を備える。トランスデューサはまた、トランスデューサ回路の列を備える。トランスデューサ回路は、電気信号を超音波に変換するためのトランスデューサを備えたトランスデューサ素子を備える。トランスデューサ素子は、第１の端子および第２の端子を有する。トランスデューサはまた、トランスデューサ素子の第１の端子に接続され、トランスデューサ素子に電位を供給するための入力駆動デバイスを備えた回路構成を備える。トランスデューサはまた、トランスデューサ素子の第２の端子に接続されたインダクタを備える。トランスデューサはまた、トランスデューサ回路をバイアス電圧に接続するためのスイッチを備える。
【0076】
[0167]いくつかの実施形態では、超音波トランスデューサは、ｐＭＵＴデバイスである。
[0168]いくつかの実施形態では、超音波トランスデューサは、ｃＭＵＴデバイスまたはバルクピエゾトランスデューサである。
[0168]いくつかの実施形態では、超音波トランスデューサは、ｃＭＵＴデバイスまたはバルクピエゾトランスデューサである。
【0077】
[0169]いくつかの実施形態では、超音波画像化システムはさらに、インダクタを短絡する目的で、インダクタと並列に接続されたスイッチを備える。
[0170]いくつかの実施形態では、超音波画像化システムは、複数の列を備える。
[0170]いくつかの実施形態では、超音波画像化システムは、複数の列を備える。
【0078】
[0171]いくつかの実施形態では、複数の列のうちの１つの列は、トランスデューサ素子と直列に接続されたインダクタを含む。
[0172]いくつかの実施形態では、超音波画像化システムはさらに、インダクタを短絡する目的で、インダクタと並列に接続されたスイッチを備える。
[0172]いくつかの実施形態では、超音波画像化システムはさらに、インダクタを短絡する目的で、インダクタと並列に接続されたスイッチを備える。
【0079】
[0173]いくつかの実施形態では、超音波画像化システムはさらに、トランスデューサ回路の複数の列と、バイアス電圧との間に直列に接続されたインダクタを備える。
[0174]いくつかの実施形態では、トランスデューサ素子は、遅延を含む信号を送信するように構成される。
[0174]いくつかの実施形態では、トランスデューサ素子は、遅延を含む信号を送信するように構成される。
【0080】
[0175]いくつかの実施形態では、列上の１つまたは複数のトランスデューサ素子は、異なる遅延で動作する。
[0176]いくつかの実施形態では、行および列によってインデクス付けされた素子の遅延は、列の遅延と行の遅延とを合計することによって計算される。
[0176]いくつかの実施形態では、行および列によってインデクス付けされた素子の遅延は、列の遅延と行の遅延とを合計することによって計算される。
【0081】
[0177]いくつかの実施形態では、共通の列インデクスを有する１つまたは複数のトランスデューサ素子からの遅延を備えた遅延プロファイルは、対称である。
[0178]いくつかの実施形態では、遅延は、粗遅延と精細遅延との合計である。
[0178]いくつかの実施形態では、遅延は、粗遅延と精細遅延との合計である。
【0082】
[0179]いくつかの実施形態では、粗遅延は、１つまたは複数の隣接するトランスデューサ素子間で線形である。
[0180]いくつかの実施形態では、列インデクスおよび行インデクスを有するトランスデューサ素子の遅延は、列遅延、線形粗行遅延、および精細行遅延の合計である。
[0180]いくつかの実施形態では、列インデクスおよび行インデクスを有するトランスデューサ素子の遅延は、列遅延、線形粗行遅延、および精細行遅延の合計である。
【0083】
[0181]態様では、少なくとも１つのトランスデューサ素子を備えたトランスデューサによって放射される超音波の圧力を増加させるための方法が開示される。方法は、少なくとも１つのトランスデューサ素子に接続された少なくとも１つの送信ドライバを使用して、少なくとも１つのトランスデューサ素子を送信モードにすることを含む。各トランスデューサ素子は、第１の端子および第２の端子を有する。方法はまた、少なくとも１つのインダクタについて、少なくとも１つのインダクタのおのおのの第１の端子を、各トランスデューサ素子の第２の端子に接続することを含む。少なくとも１つのインダクタの第２の端子は、バイアス電圧に接続される。少なくとも１つのインダクタは、トランスデューサ素子と一体化されない。トランスデューサはまた、少なくとも１つの送信ドライバのおのおのを、少なくとも１つのトランスデューサ素子のおのおのの第１の端子に接続することを含む。
【0084】
[0182]いくつかの実施形態では、少なくとも１つのトランスデューサ素子は、アレイに編成された複数のトランスデューサ素子である。
[0183]いくつかの実施形態では、アレイは、行および列で編成される。方法はさらに、列における多数のトランスデューサ素子を電子的に選択して、トランスデューサ素子の列を画定することを含む。
[0183]いくつかの実施形態では、アレイは、行および列で編成される。方法はさらに、列における多数のトランスデューサ素子を電子的に選択して、トランスデューサ素子の列を画定することを含む。
【0085】
[0184]いくつかの実施形態では、行における複数のトランスデューサ素子が、電子的に選択されて、トランスデューサ素子の行を画定する。
[0185]いくつかの実施形態では、第１の列におけるトランスデューサ素子の複数の遅延は、第２の列におけるトランスデューサ素子の複数の遅延から独立しており、第１の行におけるトランスデューサ素子の複数の遅延は、第２の行におけるｐＭＵＴトランスデューサ素子の複数の遅延から独立している。
[0185]いくつかの実施形態では、第１の列におけるトランスデューサ素子の複数の遅延は、第２の列におけるトランスデューサ素子の複数の遅延から独立しており、第１の行におけるトランスデューサ素子の複数の遅延は、第２の行におけるｐＭＵＴトランスデューサ素子の複数の遅延から独立している。
【0086】
[0186]いくつかの実施形態では、列上のトランスデューサ素子は、異なる遅延を有する。
[0187]いくつかの実施形態では、方法はさらに、列上のトランスデューサ素子に適用される複数の遅延によって制御される、高さ方向において固定された操向角度を有する送信のためのセットのための方位方向において、複数の遅延を適用することによって３Ｄ画像化を実行し、高さ面において異なる操向角度でシーケンスを繰り返すことと、トランスデューサから受信したエコーを使用して、画像を再構成することとを含む。
[0187]いくつかの実施形態では、方法はさらに、列上のトランスデューサ素子に適用される複数の遅延によって制御される、高さ方向において固定された操向角度を有する送信のためのセットのための方位方向において、複数の遅延を適用することによって３Ｄ画像化を実行し、高さ面において異なる操向角度でシーケンスを繰り返すことと、トランスデューサから受信したエコーを使用して、画像を再構成することとを含む。
【0087】
[0188]いくつかの実施形態では、方法はさらに、方位に沿って複数の遅延を変化させることによって方位面に集束させることによって、ボリューム画像化を実行することと、また、列上のトランスデューサについて、複数の遅延を変化させることによって高さ面内でビームを集束または操向させることによって、ボリューム画像化を実行することを含む。
【0088】
[0189]いくつかの実施形態では、方法はさらに、接地電圧、負電圧、および正電圧からなるグループから、バイアス電圧を選択することを含む。
特定の定義
[0190]特に定義しない限り、本明細書で使用されるすべての技術用語は、本主題が属する当業者によって一般に理解されるものと同じ意味を有する。
特定の定義
[0190]特に定義しない限り、本明細書で使用されるすべての技術用語は、本主題が属する当業者によって一般に理解されるものと同じ意味を有する。
【0089】
[0191]本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈上明らかに別段の指示がない限り、複数も言及する。本明細書における「または」への言及は、特に明記しない限り、「および／または」を包含するように意図される。
【0090】
[0192]本明細書で使用される場合、「約」という用語は、記載された量に、増分も含めて約１０％、５％、または１％の近い量を指す。
[0193]いくつかの実施形態では、本明細書において（本明細書では「トランスデューサ」と置換可能である）画像化装置は、Ａ走査としても知られている１Ｄ画像化、Ｂ走査としても知られている２Ｄ画像化、１．５Ｄ画像化、１．７５Ｄ画像化、３Ｄおよびドップラ画像化を実行するために使用することができるが、これに限定されない。また、本明細書における画像化装置は、事前にプログラムされた様々な画像化モードに切り替えることができる。また、バイプレーン画像化モードは、本明細書におけるトランスデューサを使用して実施され得る。
[0193]いくつかの実施形態では、本明細書において（本明細書では「トランスデューサ」と置換可能である）画像化装置は、Ａ走査としても知られている１Ｄ画像化、Ｂ走査としても知られている２Ｄ画像化、１．５Ｄ画像化、１．７５Ｄ画像化、３Ｄおよびドップラ画像化を実行するために使用することができるが、これに限定されない。また、本明細書における画像化装置は、事前にプログラムされた様々な画像化モードに切り替えることができる。また、バイプレーン画像化モードは、本明細書におけるトランスデューサを使用して実施され得る。
【0091】
[0194]いくつかの実施形態では、本明細書におけるトランスデューサ素子（たとえば、ｐＭＵＴ素子、ｃＭＵＴ素子）は、トランシーバ素子と置換可能である。具体的には、本明細書におけるｐＭＵＴ素子は、圧電素子およびピエゾ素子と置換可能である。いくつかの実施形態では、本明細書におけるトランスデューサ素子は、基板と、基板から吊り下げられた膜と、膜上に配置された下部電極と、下部電極に配置された圧電層と、圧電層に配置された１つまたは複数の上部電極とのうちの１つまたは複数を含み得る。
【0092】
[0195]図１は、本明細書に開示される超音波画像化システム１００の例示的な実施形態を示す。この実施形態では、画像化システムは、ポータブルデバイス１０１を含み、このデバイス１０１は、表示ユニット１１２と、通信インターフェースによって、ネットワーク１２０、および電子健康記録などの外部データベース１２２への接続が可能となるデータ記録ユニット１１４とを有する。外部データソースへのそのような接続は、医療請求、データ交換、問合せ、または他の医療関連情報通信を容易にし得る。この実施形態では、システム１００は、（本明細書では「タイルアセンブリ」と置換可能な）超音波画像化装置アセンブリ１０８を含む、超音波画像化装置（本明細書では「プローブ」と置換可能な）プローブ１２６を含み、超音波タイルは、基板に作製されたｐＭＵＴ１０２の１つまたは複数のアレイを有する。ｐＭＵＴ１０２のアレイは、画像化装置上に配置された電子制御ユニット、たとえば特定用途向け集積回路（ＡＳＩＣ）１０６、および別の制御ユニット１１０の下で、超音波波形を放射および受信するように構成される。
【0093】
[0196]この特定の実施形態では、表示ユニット１１２、および／または、１１０における電子通信制御ユニットの少なくとも一部は、アセンブリ１０８上に配置され得る。いくつかの実施形態では、表示ユニット１１２、または、制御ユニット１１０の一部は、画像化装置の外部にあってもよいが、ワイヤ通信インターフェースおよび／またはワイヤレス通信インターフェースであり得る通信インターフェース１２４を用いて、超音波画像化装置アセンブリ１０８およびその内部の素子に接続され得る。ワイヤ接続の場合、ＵＳＢ２、Ｌｉｇｈｔｎｉｎｇなどのデータ交換用の多くのプロトコルを使用できる。同様に、ワイヤレス通信の場合、ＩＥＥＥ８０２．１１（Ｗｉ－Ｆｉ）などの一般的に使用されるプロトコル、または他のワイヤレス通信プロトコルを使用することができる。同様に、データ記録ユニット１１４は、プローブの外部にあることができ、ワイヤレス通信インターフェースまたはワイヤ通信インターフェースを使用して、プローブ１２６と通信することもできる。いくつかの実施形態では、ディスプレイ１１２は、ユーザインタラクションを簡略化するために、たとえばタッチスクリーンである入力デバイス、たとえばグラフィカルユーザインターフェース（ＧＵＩ）であるユーザフレンドリなインターフェースを有し得る。
【0094】
[0197]同じ実施形態において、ｐＭＵＴアレイ１０２は、別の基板上に、ｐＭＵＴアレイ１０２に近接して位置する、特定用途向け集積回路（ＡＳＩＣ）１０６に結合される。アレイはまた、ｐＭＵＴアレイの上部に配置できる、インピーダンス低下および／またはインピーダンス整合材料１０４に結合され得る。いくつかの実施形態では、画像化装置１２６は、充電式電源１２７、および／または、たとえばＵＳＢインターフェースである外部電源への接続インターフェース１２８を含む。いくつかの実施形態では、画像化装置１２６は、走査をＥＣＧパルスに同期させるためのＥＣＧ信号用の入力インターフェース１２９を含む。いくつかの実施形態では、画像化装置１２６は、ユーザの誘導を支援する慣性センサ１３０を有する。
【0095】
[0198]従来のトランスデューサアレイは、たとえば、バルクＰＺＴのブロックをダイシングして、個々のピエゾ素子を形成することによって形成されたチタン酸ジルコン酸鉛（ＰＺＴ）である圧電材料を使用する。これらは、高価になる傾向がある。対照的に、本明細書に開示されるｐＭＵＴアレイは、基板（たとえば、ウェーハ）上に配置される。ウェーハは、様々な形状および／またはサイズであることができる。例として、本明細書におけるウェーハは、集積回路を構築するために使用される半導体プロセスにおけるウェーハのサイズおよび形状からなることができる。そのようなウェーハは、低コストで大量に生産できる。例示的なウェーハサイズは、直径15.24cm，20.32cm，30.47cm（６インチ，８インチ，および１２インチ）である。
【0096】
[0199]いくつかの実施形態では、多くのｐＭＵＴアレイを、低コストでバッチ製造することができる。さらに、集積回路は、ｐＭＵＴと通信するために必要な接続が互いに整列され、ｐＭＵＴアレイ（図１の１０２）が、典型的には、垂直方向下方に、またはアレイに、たとえば約２５μｍから１００μｍの距離まで近接して、整合集積回路（１０６）に近接して接続できるような寸法を有するように設計することもできる。いくつかの実施形態では、図１に示すように、１０２，１０４および１０６の組合せは、画像化アセンブリ１０８またはタイルと呼ばれる。たとえば、アセンブリ１０８の１つの例示的な実施形態は、１０２４個の圧電素子のための適切な数の送信および受信機能を有する整合ＡＳＩＣに接続された、１０２４個のｐＭＵＴ素子を有することができる。アレイサイズは、１０２４個に限定されない。アレイサイズは、それよりも小さくても大きくてもよい。また、複数のｐＭＵＴアレイ１０２を、複数の整合ＡＳＩＣ１０６とともに使用して、それらを互いに隣接して組み立てて、それらを適切な量のインピーダンス整合材料１０４で覆うことによって、より大きなサイズのｐＭＵＴ素子も達成することができる。あるいは、単一のアレイに、長方形アレイまたは他の形状に配置された多数のｐＭＵＴ素子を有することもでき、ｐＭＵＴ素子の数は、１０００未満から、１０，０００の範囲にある。ｐＭＵＴアレイおよび複数のｐＭＵＴ素子は、整合するＡＳＩＣに接続することができる。
【0097】
[0200]矢印１１４は、身体部分１１６をターゲットとし、ターゲット１１８を画像化する画像化装置アセンブリ１０８からの超音波送信ビームを示す。送信ビームは、画像化中のターゲットによって反射され、矢印１１４によって示されるように、画像化装置アセンブリ１０８に入射する。ＡＳＩＣ１０６に加えて、画像化システム１００は、他の電子制御、通信および計算回路構成１１０を含み得る。超音波画像化装置１０８は、図１に示されるような１つの内蔵ユニットであってよく、あるいは、電子制御ユニット１１０の一部など、物理的に分離しているが、電気的またはワイヤレスに接続された素子を含み得ることが理解される。この例が図２に示される。
【0098】
[0201]図２は、本開示の実施形態による画像化装置１２６の概略図を示す。図２に示すように、画像化装置１２６は、圧力波を送信および受信するためのトランシーバアレイ２１０ａと、圧力波の伝播方向を操向、および／または、圧力波を集束させるためのレンズとして機能し、トランシーバアレイと人体との間のインピーダンス界面としても機能するコーティング層２１２ａとを含み得、レンズ２１２ａはまた、トランスデューサから出てトランスデューサに入る信号の減衰を引き起こす可能性があるため、この減衰も最小限に維持することが望ましく、高さ制御が電子的である場合、このレンズは必要ない場合があり、単に損失が最小限であれば、薄い保護インピーダンス整合層のみで置換することができ、画像化装置１２６は、トランシーバアレイ２１０ａを制御するためのＡＳＩＣチップ（または、単にＡＳＩＣ）など、バンプによってトランスデューサアレイ２１０ａに結合される制御ユニット２０２ａを含み得る。トランシーバアレイと、トランシーバアレイに接続されたＡＳＩＣとの組合せは、タイルを構成する。追加の構成要素は、画像化装置１２６の構成要素を制御するための１つまたは複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）２１４ａ、および、信号を処理／調整するためのアナログフロントエンド（ＡＦＥ）などの回路２１５ａと、トランスデューサアレイ２１０ａによって生成され、回路２１５ａに向かって伝播する波を吸収するための音響吸収層２０３ａとを含み得る。特定の実施形態では、図２に示すように、音響吸収層は（ＡＳＩＣの前方にあるトランスデューサに対して）ＡＳＩＣの後方に位置する。特定の実施形態では、音響吸収層は、トランスデューサとＡＳＩＣとの間に配置され、特定の実施形態では、これらの音響吸収層は必要ではない。追加の構成要素は、１つまたは複数のポート２１６ａを介して、デバイス１０１などの外部デバイスとデータを通信するための通信ユニット２０８ａと、データを記憶するためのメモリ２１８ａと、画像化装置の構成要素に、より持ち運び可能な電源を供給するためのバッテリ２０６ａと、任意選択で、ユーザインターフェースおよび超音波から得られる画像を表示するためのディスプレイ２１７ａとを含み得る。動作中、ユーザは、界面材料１０４で覆われたｐＭＵＴ１０２の表面を、画像化されるターゲット１１８に向けて超音波が送信される身体部分領域と接触させ得る。画像化装置は、画像化ターゲットからの反射超音波ビームを受信して処理するか、または、画像処理および／または再構成のために、外部プロセッサに送信し、その後、画像を表示するためにポータブルデバイス１０１に送信する。他のデータも、収集、計算、導出され、ディスプレイ上でユーザに表示され得る。
【0099】
[0202]たとえば、人間または動物の身体部分を画像化するために画像化装置を使用する場合、送信された超音波波形が、ターゲットに向けられる。身体との接触は、通常、身体にゲルを塗布し、画像化装置をゲル上に配置した後、画像化装置を身体のすぐ近くに保持することによって達成され、放射されている超音波が身体に入る、またターゲットから反射された超音波波形が画像化装置に再入するための優れた界面を可能にし、ここでは、反射信号を使用して身体部分の画像を作成し、様々な形式で、身体部分の画像の有無に関わらず表示されるグラフ、プロット、統計を含む結果が、画面に表示される。
【0100】
[0203]プローブ１２６は、物理的に分離されているが、ケーブルまたはワイヤレス通信接続を介して接続されている特定の部品を備えて構成され得ることに留意されたい。例として、この特定の実施形態では、ｐＭＵＴアセンブリ、ＡＳＩＣ、およびいくつかの制御および通信関連電子機器は、しばしばプローブと呼ばれるユニット内に存在することができる。身体部分に接触するデバイスまたはプローブの一部は、ｐＭＵＴアセンブリを含む。
【0101】
[0204]図３Ａは、従来の圧電素子２１４の概略断面図を示す。この実施形態では、圧電素子は、２つの電極を有し、第１の電極２１６は、信号導体２１５に接続され、第２の電極２１８は、接地または他のＤＣ電位に共通に接続できる第２の導体２１７に接続される。
【0102】
[0205]圧電素子は、超音波医療画像化のために数１０年にわたって使用されてきた。しかしながら、圧電素子の厚さは、たとえば、約１００μｍに達する可能性があり、通常、医療画像化を可能にするために十分な強度の超音波圧力波を生成するには、圧電素子全体に、＋１００Ｖから－１００Ｖの交流（ＡＣ）駆動を必要とし得る。このＡＣ駆動信号の周波数は、圧電構造の共振周波数付近であり、医療用画像化用途の場合は１ＭＨｚを超える場合がある。
【0103】
[0206]いくつかの実施形態では、圧電素子の駆動時に消費される電力は，Ｃ＊Ｖ２に比例し、ここで，Ｃは、ピエゾ素子の静電容量であり、Ｖは、圧電層にかかる最大電圧である。送信時には、ビームを集束させる、またはビームを操向させるために、多少異なる遅延を伴って多数の圧電素子を駆動することができる。多くの素子を同時に駆動すると、素子の表面の温度が上昇することがある。画像化される対象を傷つけないように、しきい値温度を超えないことが非常に望ましいか、または要求される。したがって、このしきい値温度は、駆動できる素子の数と、駆動できる期間とを制限する。
【0104】
[0207]本明細書に開示される、いくつかの実施形態では、圧電素子は、従来のバルクピエゾ素子の約１００μｍの厚さに比べて、はるかに薄く、約１から５μｍの厚さである。そのように厚さが大幅に減少すると、圧電素子に対してより低い電圧駆動信号を使用して、従来の素子と同様の電界強度を維持できる可能性がある。たとえば、本明細書に開示される圧電素子は、ピークツーピークで約５Ｖから２０Ｖの範囲の駆動電圧を必要とし得る。
【0105】
[0208]ピエゾ素子の静電容量は、特定の圧電材料の厚さを薄くすることにより、増加し得る。したがって、例として、１０倍薄い膜を駆動する場合、駆動電圧が１００Ｖから１０Ｖに低下すると、より薄い圧電材料で、静電容量が１０倍に増加し、電力損失が、１０分の１に減少し得る。この電力損失の減少により、画像化プローブにおける発熱および温度上昇も低減できる。したがって、より低い駆動電圧を使用すると、ｐＭＵＴ表面の温度を下げることができる。
【0106】
[0209]いくつかの実施形態では、所与の温度について、低電圧ｐＭＵＴを使用する場合、より多くのｐＭＵＴ素子を駆動して、より広い領域を照明することができる。これにより、特に画像を形成するためにターゲット全体を走査するために、複数の放射が必要とされるのであれば、ターゲットの、より高速な走査が可能となり得る。多くの場合、ターゲット領域は、異なる操向角度を使用して複数の放射で走査され、画像データが組み合わされて、より高品質の画像が取得され得る。
【0107】
[0210]高フレームレートで画像化することが望ましい場合もある。フレームレートは、１分間にターゲットが何回画像化されるのかを測定する。組織の動きが関与する場合、画像がぶれることなく、移動するターゲットを観察するには、高フレームレートで画像化することが望ましい。いくつかの実施形態では、より多くの圧電素子を駆動する能力により、放射ごとにトランスデューサ開口部をより多くカバーできるようになり、開口部全体をカバーするのに必要な放射の数が最小限に抑えられ、したがって、フレームレートが向上する。
【0108】
[0211]いくつかの実施形態では、画像のいくつかのフレームを組み合わせて、１つの低雑音のフレームにすることによって、画質を改善することができる。しかしながら、これにより、フレームレートが低下する可能性がある。従来のピエゾ膜と比較してフレームレートが高い、低電力のｐＭＵＴを使用する場合、ｐＭＵＴ温度が所与の上昇をした場合、低電圧のｐＭＵＴの電力が低いため、この平均化技法を使用することができ、したがって、本質的に高い開始フレームレートが可能となる。いくつかの実施形態では、超音波画像化の合成開口法を使用して、画像の合成を可能にすることができる。
【0109】
[0212]いくつかの実施形態では、一度により多くの圧電素子を駆動できることにより、信号対雑音比（ＳＮＲ）を向上し、再構成された画像の、より良好な品質を可能とする。
[0213]さらに、図１に示されるように、ＡＳＩＣ１０６が、ｐＭＵＴ１０２に結合される。ＡＳＩＣは、低雑音増幅器（ＬＮＡ）を含むことができる。ｐＭＵＴは、スイッチを介して、受信モードで、ＬＮＡに接続される。ＬＮＡは、ｐＭＵＴに圧力を加える反射超音波ビームによって生成されたｐＭＵＴにおける電荷を、低雑音の、増幅された電圧信号に変換する。受信信号の信号対雑音比は、再構成される画像の品質を決定する重要な要素の１つとなることができる。したがって、ＬＮＡ自身における固有の雑音を低減することが望ましい。これは、ＬＮＡの入力ステージの相互コンダクタンスを増加させることによって達成できる。これは、たとえば、入力ステージにおいて、より多くの電流を使用することによって達成できる。電流が増加すると、電力損失および発熱が増加する可能性がある。しかしながら，ＡＳＩＣが近接して低電圧ｐＭＵＴが使用される場合、低電圧ｐＭＵＴによって節約された電力を利用して、高電圧で動作するトランスデューサと比較した場合、許容できる所与の総温度上昇に対して、ＬＮＡにおける雑音を低減することができる。
[0213]さらに、図１に示されるように、ＡＳＩＣ１０６が、ｐＭＵＴ１０２に結合される。ＡＳＩＣは、低雑音増幅器（ＬＮＡ）を含むことができる。ｐＭＵＴは、スイッチを介して、受信モードで、ＬＮＡに接続される。ＬＮＡは、ｐＭＵＴに圧力を加える反射超音波ビームによって生成されたｐＭＵＴにおける電荷を、低雑音の、増幅された電圧信号に変換する。受信信号の信号対雑音比は、再構成される画像の品質を決定する重要な要素の１つとなることができる。したがって、ＬＮＡ自身における固有の雑音を低減することが望ましい。これは、ＬＮＡの入力ステージの相互コンダクタンスを増加させることによって達成できる。これは、たとえば、入力ステージにおいて、より多くの電流を使用することによって達成できる。電流が増加すると、電力損失および発熱が増加する可能性がある。しかしながら，ＡＳＩＣが近接して低電圧ｐＭＵＴが使用される場合、低電圧ｐＭＵＴによって節約された電力を利用して、高電圧で動作するトランスデューサと比較した場合、許容できる所与の総温度上昇に対して、ＬＮＡにおける雑音を低減することができる。
【0110】
[0214]図３Ｂは、本明細書に開示されるｐＭＵＴ素子２２０の概略図を示す。ｐＭＵＴ素子２２０は、２つのサブ素子２２０ａ，２２０ｂからなる。この実施形態では、サブ素子２２０ａは、第１の導体２２２に接続された第１の電極２２３と、第２の導体２２６に接続された第２の電極２２４とともに、圧電層２２１を有する。サブ素子２２０ｂは、第１の導体２２９に接続された第１の電極２２８と、第２の導体２２７に接続された第２の電極２２５とを有する。通常、両方のサブ素子の第２の導体は、ともに接続され、バイアス電圧に接続される。
【0111】
[0215]図３Ｃは、２つのサブ素子２３０ａ，２３０ｂを有するｐＭＵＴ素子２３０の概略図である。いくつかの実施形態では、各ｐＭＵＴ素子は、１つまたは複数のサブ素子を含む。この実施形態では、各サブ素子は、第１の導体２３２ａに接続された第１の電極２３３ａと、第２の導体２３５ａに接続された第２の電極２３４ａとともに、圧電層２３１を有し、ここでは、すべてのサブ素子の第１の導体は、接続２２２０によってともに接続され、すべてのサブ素子の第２の導体は、接続２２６０によってともに接続されたコネクタである。第２のサブ素子２３０ｂは、第１の導体２３２ｂに接続された第１の電極２３３ｂと、第２の導体２３５ｂに接続された第２の電極２３４ｂとともに、圧電層２３１を有する。
【0112】
[0216]いくつかの実施形態では、素子は、３つ以上のサブ素子から構成され得、ここでは、すべてのサブ素子の第１の電極は、典型的には、駆動信号にともに接続され、すべてのサブ素子の第２の電極も、典型的には、バイアス電圧にともに接続される。
【0113】
[0217]図４は、基板２３８を示しており、基板２３８上には、複数の圧電微細加工超音波トランスデューサ（ｐＭＵＴ）アレイ素子２３９が配置されている。この実施形態では、１つまたは複数のアレイ素子が、トランシーバアレイ２４０を形成し、複数のトランシーバアレイが、基板２３８上に含まれる。
【0114】
[0218]図５は、圧電素子２４７の例示的な実施形態の断面図を示す。この実施形態では、素子２４７は、基板２５２上に配置された薄い圧電膜２４１を有する。圧電膜は、信号導体２４６に接続された第１の電極２４４を有する。この電極は通常、ＳｉＯ２が成長する基板上に堆積される。ＴｉＯ２の層が、続いて白金によって堆積され、その上にＰＺＴがスパッタリングされるか、またはＰＺＴゾルゲルが塗布されて、圧電膜２４１としてＰＺＴの薄層が生成される。この金属電極および第１の金属電極は、エッチングによって、所望される形状にパターン化される。信号導体２４６は、第１の電極に接続される。第２の電極２４０は、薄膜２４１上で成長し、第２の導体２５０に接続される。第３の電極２４２も、第２の電極に隣接して成長するが、第２の電極から電気的に絶縁される。第３の導体２４８は、第３の電極に接続される。図示されている電極の実際のレイアウトは、方形から長方形、楕円形などに隣接する電極または環状の電極で、電極が別の電極を取り囲むように変化できる。圧電膜は様々な形状を有することができ、基板およびキャビティ上の特定の部分に存在することができる。
【0115】
[0219]ＰＺＴの結晶構造における非対称性により、電気極性が生じ、電気双極子を生成する。巨視的な結晶構造では、たとえば図６の左側に示すように、双極子はデフォルトで、ランダムに配向していることがわかる。材料が、機械的応力を受けると、各双極子は、元の方位から、双極子に蓄えられる全体的な電気的および機械的エネルギを最小化する方向に回転することができる。すべての双極子が、最初にランダムに配向している（つまり、正味の分極がゼロである）場合、それらの回転によって、材料の巨視的な正味分極が大きく変わることはないため、示される圧電効果は、無視され得る。したがって、ほとんどの双極子が、多かれ少なかれ同じ方向を向くように、材料に初期状態を作成することが重要である。そのような初期状態は、分極によって材料に与えることができる。双極子が整列する方向は、分極方向として知られている。分極中および分極後の双極子の向きが図６（中央および右のパネル）に示される。
【0116】
[0220]したがって、圧電薄膜は、使用前に最初に分極される必要があり得る。これは、膜が場の下でスパッタリングされるときに遂行される。これは、通常は高温（たとえば１７５℃）で、しばらく（たとえば１～２分以上）膜に高電圧を印加することによって、製造後に行うこともできる。図３のピエゾ素子では、２つの端子を備えたｐＭＵＴを構築することができ、たとえば２１６と２１８との両端に高電圧を印加することができる。この高電圧は、厚さ１μｍのピエゾ膜の場合、約１５Ｖとなることができる。そのような電圧は、分極のために十分である。
【0117】
[0221]従来技術のｐＭＵＴ、または、バルクＰＺＴからの他のピエゾ素子は、通常、２つの電極を有する。本明細書に開示されるように、圧電素子は、図５に示すように、２つ（図３）以上の電極を有し得る。図５では、分極中の第１の導体は、接地電位に接続できるが、第２の導体は、負の電位、たとえば厚さ１μｍのＰＺＴ膜の場合は－１５Ｖに接続され、第３の電極は、高温時に、しばらくの間、＋１５Ｖに接続される。これにより、第１の導体と第３の導体との間のピエゾ膜と比較して、第１の導体と第２の導体との間のピエゾ膜では反対である２つの分極方向を、ＰＺＴ膜全体に作り出すことができる。分極が完了した後、送信または受信動作中に、第２の導体および第３の導体を、接地電圧またはバイアス電圧に接続できるが、第１の導体は、送信動作中に送信ドライバによって駆動されるＡＳＩＣに接続されるか、または、受信動作中にスイッチを介してＬＮＡに接続される。第２の導体および第３の導体を、バイアス値が異なる場合がある、ゼロ以外のＤＣバイアスに接続することもできる。
【0118】
[0222]例示的な実施形態における圧電素子は、ＰＺＴの横ひずみ定数ｄ３１、圧電係数を活用して、横ひずみを利用して、膜の動きを生み出すか、または膜の動きを電荷に変換する。膜に対して直交する分極方向を有する図５のＰＺＴ素子は、送信動作において、膜の分極方向が１つだけである図３Ａに示す構造と比較して、所与の駆動に対する膜の動きを増幅する。したがって、送信感度が向上し、印加された送信駆動の１ボルト当たりの膜の動きを大きくする。
【0119】
[0223]受信モードでは、直交分極方向が、ＬＮＡによって感知される、より多くの電荷を生成し得る。ＬＮＡ接続は、図７に象徴的に示される。簡略のために、ピエゾ素子をＬＮＡに接続する経路内のすべての素子が示されている訳ではない。特定の実施形態では、圧電素子２６０は、導体２６２によって接続されたＬＮＡ２６８と直列のスイッチに接続された第１の電極２７４を有する。２６０の第２の電極は２６６であり、０Ｖ（接地）を含むＤＣバイアスに接続され得る。２７０は、ｐＭＵＴ素子２６０に衝突し、電極２６６，２７４の両端間に電荷を生成する反射超音波ビームを表す。ＬＮＡは、電圧モードまたは充電モードで動作するように設計できることに留意されたい。ｐＭＵＴは、静電容量が大きい傾向があり得、トランスデューサ上の電圧が増幅される電圧検出が使用されている場合、所与の電荷量では、静電容量がはるかに小さいＰＺＴバルク素子よりもトランスデューサにわたって低い電圧が生成される。ＬＮＡの入力における電圧が小さいため、出力の雑音が大きくなる。特にｐＭＵＴが、受信モードにおいて、所与の入力圧力に対して、より多くの電荷出力を生成する場合、電圧モード動作と比較してｐＭＵＴ素子の静電容量が高いため、電荷増幅は、ＬＮＡの出力において、より良好な信号対雑音比を提供できる。これは図７で説明されており、Ｃｔが受け取った電荷は、はるかに小さなコンデンサＣｆを介して伝送され、ＬＮＡ２７２の出力において、より大きな電圧を生成する。これらＬＮＡは、急速に電源を上昇または下降できるように設計される。
【0120】
[0224]従来の２Ｄ画像化は、長方形の形状に配置された素子の列を使用して行われる。あるいは、２Ｄ画像化は、列に配置された多数の小さな素子を取得することによって達成され得る。個々のアレイ素子を組み合わせて、列を構成する単一のより大きな１Ｄアレイ素子として機能させることができる。これは、これらの個々の素子を配線接続して、１つの信号導体とコモンの接地導体とを有する大きな素子を作成することによって達成される。送信駆動、受信感知、および制御は、この１つの組み合わされた、より大きな２リードｐＭＵＴのために実装される。
【0121】
[0225]図８Ａは、本明細書におけるトランスデューサの超音波画像化アレイ３００の例示的な実施形態の概略図を示す。アレイは、説明の目的で、３行３列、つまり３×３に配置された９個のｐＭＵＴ素子で示される。実際には、アレイのサイズは、必要に応じて、より大きな、または、より小さな様々なサイズになり得ることが理解される。サイズの非限定的な例は、３２×３２，３２×６４，３２×１９４，１２×１２８，２４×１２８，３２×１２８，６４×１２８，６４×３２，６４×１９４（列×行、または行×列）を含む。
【0122】
[0226]各圧電素子の導体は、電極に接続されており、図８ＢではＯｘｙと名付けられ、ｘの範囲は１～３、ｙの範囲は１～３である。各圧電素子の第１の導体は、第１の電極に接続されており、Ｏ１１と名付けられる。さらに、電子的に構成可能な画像化装置のすべての素子は、別のウェーハ上に配置された、対応する電子機器に接続されたＯリードを有する。Ｘと呼ばれる各素子の第２の電極はすべて、導体３０２によって他の素子の他のＸ電極に接続される。導体Ｏは、信号導体である一方、Ｘは、接地またはバイアスラインである。図８Ｂに示されるこの実施形態では、Ｏ電極は、ｐＭＵＴが配置される基板に近接したＡＳＩＣに接続される。３２×３２のｐＭＵＴのアレイが存在する例示的なケースでは、１０２４個のピエゾ素子が存在する。ＡＳＩＣへの「Ｏ」リード接続は１０２４本あり、通常はｐＭＵＴダイの下に配置される。これら１０２４本のＯラインのおのおのは、送信動作中、送信ドライバに接続され、受信動作中、ＬＮＡの入力に接続され、送信ドライバは、受信モードにおいて、高インピーダンス状態になる。
【0123】
[0227]図９Ａは，ＡＳＩＣ５００への２つのトランスデューサ素子の相互接続の概略図である。特定の実施形態では、２つのトランスデューサ素子５０２は１つの基板５０４上にあり、送信機能および受信機能および他の機能を含むＡＳＩＣは別の基板５１２上にある。ＬＮＡ５１６の入力は、スイッチ５１４によってリード線５１０に接続され、リード線５１０は、ＬＮＡ５１６をトランスデューサの信号導体であるＯリード線に接続する。いくつかの実施形態では、バイアス導体５０６は，ＡＳＩＣ内に接続され、その後、接地電圧または他のバイアス電圧に接続するためにＡＳＩＣから出る。これらは、トランスデューサのＸリードであり、トランスデューサおよびＡＳＩＣにおける他のＸリードとともに接続され得る。送信ドライバ５１８は、５２０で示されるように、基板５１２上のＡＳＩＣへの外部の通信によって制御され得る。送信ドライバ５１８また、スイッチ５１４に接続することもでき、これは、送信モード時のスイッチ接続を示している。図９Ａに示されるようなＬＮＡの出力および送信ドライバの入力は、２つの異なるリード線を必要とし得る。５１４と同様のマルチプレクサスイッチを使用することによって、１つのリードを使用することが可能である。いくつかの実施形態では、受信モードでは、ＬＮＡ出力への接続を、外部電子機器に提供することができ、送信モードでは、送信ドライバへの入力を提供することができる。
【0124】
[0228]図９Ｂは、電子機器の１つの列に対するＡＳＩＣ内の機能の一部の概略図を示す。電子機器の１つの列は、ｐＭＵＴの１つの列に直接接して、複合的な、より大きなライン素子を構成し得る。ＡＳＩＣは、他の列または行のための回路構成を含み得、図示されていない他のサポート回路構成を含み得ることが理解される。また、所望される実際の機能は、当業者には自明であると考えられる異なる回路トポロジを用いて達成できることも理解される。示されている表現は、単にアイデア自体を説明するためのものである。
【0125】
[0229]図９Ｂは、ＡＳＩＣ６００の１つの列の例示的な概略図を示す。特定の実施形態では、導体６０８は、図８Ａ～図８ＢのｐＭＵＴアレイにおける素子の、対応する信号導体Ｏ３１に接続される。同様に、図８Ａ～図８ＢのＯ２１が、図９Ｂの６２８に接続される。送信ドライバ６０６は、図９Ｂにおける導体６０８に接続することができる。この送信ドライバ６０６は、その入力に接続されたスイッチ６０２を有し、その列上のスイッチを介してその列における他の送信ドライバの入力に接続するリード６１６（ライン素子のための信号導体）に接続することができる。スイッチは、６２４によって制御することができ、外部コントローラとの通信を介して、どのスイッチがオンされるべきかを決定し得る。信号導体６１６はまた、送信ビームフォーマを実装する電子機器にも接続され得る。Ｏ導体６０８は、スイッチ６０４に接続することもでき、スイッチ６０４の他方の側は、その列における同様のスイッチ（たとえば、６２２）に接続し得る。ライン６１４は、低雑音増幅器（ＬＮＡ）６１８の入力にも接続され得る。各行（または列）素子に必要なＬＮＡは、１つだけであり得る。ＬＮＡは、制御ユニット６２４によって受信モードにおいてアクティブ化することができ、制御ユニット６２４はまた、スイッチ（たとえば、６０４）をオンにし、他のスイッチ（たとえば、６０２）をオフにする。これにより、ｐＭＵＴの信号電極を（接続６０８を介して）ＬＮＡへ接続し得、ＬＮＡは、受信信号を増幅し、付加雑音が低い電圧出力６２０に変換し得る。受信モードでは、コントローラは、送信ドライバを無効モードに移行させ、ここでは、受信信号と干渉しないように、出力インピーダンスが非常に高くなることに留意されたい。送信モードでは、ピエゾ素子が、送信することが想定されていない場合、スイッチ６０２，６０４がオフの状態で、スイッチ６１０をオンにして、送信モード中に信号を送信することが想定されていない素子のｐＭＵＴ信号およびバイアス電極にわたり、正味ゼロボルトの駆動を保証することができる。ＸラインもＡＳＩＣに接続される。図８Ａ～図８Ｂでは、１つのバイアス電極Ｘしか示されていないことに留意されたい。しかし、複数のバイアス電極が存在することができる。
【0126】
[0230]簡略のために、図９Ｂは、２つのバイアス導体のうちの１つだけ（図８におけるＸ）への接続しか示していない。
[0231]いくつかの実施形態では、図９Ｂにおける導体６１２を、図８におけるＸ，３０２に接続できる。いくつかの実施形態では、図９Ｂにおける導体６１３も、Ｘ，３０２に接続することができるが、６１３など、より近い位置においてである。これらの追加の相互接続６１３，６１５は必須ではないが、少なくとも１つの接続（６１２，６１３または６１５のいずれか）が必要であることに留意されたい。
[0231]いくつかの実施形態では、図９Ｂにおける導体６１２を、図８におけるＸ，３０２に接続できる。いくつかの実施形態では、図９Ｂにおける導体６１３も、Ｘ，３０２に接続することができるが、６１３など、より近い位置においてである。これらの追加の相互接続６１３，６１５は必須ではないが、少なくとも１つの接続（６１２，６１３または６１５のいずれか）が必要であることに留意されたい。
【0127】
[0232]図９Ｂは、受信出力６２０および送信入力６１６が、２つのリード線を必要とし得ることを示している。しかし、マルチプレクサを使用すると、この目的のために、１本のリード線を使用することもできる。
【0128】
[0233]本明細書におけるライン画像化装置は、多数のピエゾ素子列を含み得、各列は、少なくとも信号およびバイアスリードによってコントローラに接続される。適切な周波数のパルスが、ラインを駆動する。他のラインは、このパルスの遅延バージョンで駆動される。特定のラインの遅延量は、結果的に送信されたビームが、ビームフォーミングとして知られる動作によって、ある角度において操向されたり、特定の深さに集束される程度の量である。
【0129】
[0234]図８Ａおよび図８Ｂのライン画像化装置は、電子的に構成可能である。一方向における２４個の素子と、直交方向（この例では方位方向）における６４個の素子とで配置されたピエゾ素子のアレイの例を使用すると、各ラインが最大２４個の素子で構成される６４個のライン画像化装置を構築できる。しかしながら、このサイズは、任意のラインに対して、０から２４個の素子まで電子的に調整でき、方位において最大６４個までの任意の数のラインをアクティブ化することができる。
【0130】
[0235]２Ｄまたは３Ｄ画像化装置では、図１０Ａおよび図１０Ｂに示すような、高さ面の薄いスライスを画像化することが望ましい。この特定の実施形態では、高さ方向は、左側のパネル上のｙａ軸にある。高さ面１２０１は，ｙａ－ｚａ面内にある。同じ実施形態では、本明細書では走査面でもある方位面１２０２は、高さ面に直交する。図１０Ｂを参照して示すように、機械式レンズは、高さ面にビームを集束させて、ビームが逸れて、高さ面内でより厚いスライスを形成したり、より厚い高さスライスにおける他の物体に衝突して、不要な反射が受信信号の一部となり、信号のクラッタリングを増大させ、画質を低下させることを防ぐ。
【0131】
[0236]ビームが、意図されたスライス厚を大きく超えて広がる場合、所望される範囲外のターゲットに当たる可能性があり、そこからの反射により、再構成画像にクラッタが生じることになる。トランスデューサ表面上に形成された機械式レンズは、図１０Ｂに見られるように、高さ面内のビームを、固定された高さスライス厚さに集束させることができ、厚さは、図１０Ｂにおいて見られるように、また、図１０Ａでは高さ面集束点として示されるように、高さ集束点において最小である。２Ｄ画像化用の電子的集束により、時間の関数としての動的な受信集束によって、高さ面における集束が向上する。ここでは、ビームがターゲットに向かって下降するにつれて、高さにおける焦点距離が変化し、優れた画像が得られる。３Ｄ画像化の場合、特定の高さスライスを操向したり、所望されるボリューム上を走査したりできないので、固定機械式レンズは機能しない。したがって、電子的に制御される高さ集束が望ましい。
【0132】
[0237]いくつかの実施形態では、これは、トランスデューサを、多数の異なるストリップに分割することによって達成される。図１１を参照して示すように、特定の実施形態では、トランスデューサは、Ｎ列で編成され、各列は、最大Ｍ行のトランシーバ素子を有する。素子の行は、最大Ｎ列を有し、第１の数の行を含む、ストリップＡと、各行が最大Ｎ列の行の中央セクションにある第２の数の行を含む、ストリップＢと、最大Ｎ列の行の下位セクションを含む、ストリップＣとに分割することができる。ストリップＡ，ＢおよびＣは、隣接するストリップと重なり合わないようにすることができる。あるいは、ストリップは、隣接するストリップと、多数の行および列にわたって重なり合うことができる。いくつかの実施形態では、ストリップはともに、トランスデューサ素子のＮ列Ｍ行のすべてを覆う。いくつかの実施形態では、電気的にプログラムされると、ストリップは、すべてともに、トランスデューサのＭ×Ｎアレイの一部のみを覆い得る。
【0133】
[0238]いくつかの実施形態では、上部セクションＡは、そのセクション内のすべての素子が、素子が存在する列のために意図された送信ドライバによって駆動されるように編成される。この実施形態では、送信動作において、（各複合列が、ストリップＡまたはＢまたはＣからの行からの素子を含み得る）Ｎ個の複合列を駆動する独自の遅延を有するＮ個の送信ドライバが、超音波ビームを方位面１２０２内に集束させるために使用される。受信動作中、セクションＡに入射する反射信号は、ビームフォーミングされて、図１２に示すように走査ラインＡ１，Ａ２，Ａ３などが作成される。図１２を参照して示すように、ＰＭＵＴの３つのストリップは，Ａ，ＢおよびＣとしてラベル付けされる。これらのストリップは、列上の素子が、共通の送信ドライバによって駆動されるＰＭＵＴの行を含み、Ｎ列のためにＮ個のドライバ（すなわち、Ｎ列のおのおののために異なるドライバ）を有する。走査ラインＡ１，Ａ２などは、ストリップＡを使用した送信および受信によって形成できる。走査ラインＢ１，Ｂ２などは、セクションＢから形成され、走査ラインＣ１，Ｃ２などは、セクションＣから形成される。次に、３つのセクションからの走査データを使用して、高さ方向における今回の別の集束が、以前に列ドライバに沿った遅延を使用して方位面においてビームを集束させるために使用されたものと同様の技法で、セクションＡ，ＢおよびＣからのデータに対する固有の遅延を使用して実行される。このプロセスは、デュアルステージのビームフォーマと考えることができ、ここでは、第１のステージは、Ａ，Ｂ，Ｃからの走査ラインを生成することで構成され、第２のステージは、そのデータを使用して、高さ面において集束を生成する。高さにおける集束は、デジタル的に遅延を適用することによって受信機において達成される。この技法は、高さ面における集束を可能にするのみならず、集束を動的にすることもできる。この場合、焦点距離を、時間の関数として調整して、高さ集束を、超音波ビームとともに移動させることもできる。
【0134】
[0239]図１３および図１４において説明されたプロセスは、３回の送信および受信を必要とする場合があるが、セクションＡおよびＣからの第１および第２の送信および受信を、１つの動作に組み合わせることができる。いくつかの実施形態では、トランスデューサの上部および下部両方からの送信を、同時に実行することができ、ここでは、列の上部および下部における遅延は同一である。第２の送信は、第１および／または第２の送信で使用されたものとは異なる遅延で、中央部分から行われる。
【0135】
[0240]いくつかの実施形態では、上部セクション、中央セクション、および／または下部セクションを、おのおのがパルス送信および信号受信のための多数の行を含む１つまたは複数のサブセクションに分割することができる。いくつかの実施形態では、各サブセクションを使用して、本明細書に開示されたものと同様の方式で、複数の走査ラインを形成することができる。
【0136】
[0241]いくつかの実施形態では、トランスデューサ素子アレイを、３つを超える、たとえば、４つ、５つ、６つ、７つ等のストリップに分割することができる。いくつかの実施形態では、各ストリップにおける走査ラインは、順次または同時に実行することができる。いくつかの実施形態では、同時送信において、中央ストリップに対して対称なストリップからの走査ラインが取得される。いくつかの実施形態では、同じ列内の素子の遅延は、同時に動作されるセクションでは同一である。
【0137】
[0242]トランスデューサの２つの外側セクションの一部のために、トランスデューサの残りの部分に対してより低い電圧振幅をさらに適用することによって、集束を支援することもできる。
【0138】
[0243]いくつかの実施形態では、高さ方向に沿った固有のプログラム可能な遅延が、すべての列の各素子に対して実施される。Ｎ列すべてが、互いに対して遅延された駆動信号を受信し得る。追加の遅延を生成して、列素子に沿ってさらに遅延を追加することができ、列に沿った各素子は、同じ列上の隣接する素子に対して異なる遅延を与えることができる。遅延プロファイルの例が、図１６に示される。高さ方向に沿ったすべての列素子の遅延を、同様にすることができる。１つの実施形態では、遅延は対称的であり、高さ面内の集束のために、中央素子で最大となる。外側素子と中央素子との間の遅延差の量によって、焦点距離が決まる。
【0139】
[0244]いくつかの実施形態では、遅延プロファイルが図１６に示されており、ここで、列の端部素子での相対遅延は、０＊ＲＤすなわち０ｎｓであり得る。行１およびＲ２２の素子について、中央素子の周囲で対称的な遅延が所望される場合、行０における遅延に対する遅延は、図１６に示すようにａｌｐｈａ１*ＲＤなどとなることができる。遅延ＲＤは、ａｐｌｈａ１，ａｌｐｈａ２などと同様にプログラム可能である。したがって、遅延プロファイルは、列に沿って作成でき、ここで、遅延は、列の端部における遅延を基準にすることができる。相対遅延プロファイルは、他の列素子についても同一にすることができる。他の実施形態では、遅延プロファイルは、中央素子の周りで対称でなくてもよく、任意にプログラムすることができる。いくつかの実施形態では、遅延は、２５ｎｓから１０００ｎｓの範囲にある。いくつかの実施形態では、遅延は、１０ｎｓから５０００ｎｓの異なる範囲でプログラム可能である。いくつかの実施形態では、遅延は、５０ｎｓから５００ｎｓの範囲にある。
【0140】
[0245]いくつかの実施形態において、本明細書におけるシステムおよび方法を使用して走査ラインを取得する手順が、図１３に示される。いくつかの実施形態では、反射信号は、トランスデューサによって受信され、この信号は、電圧に変換され、アナログデジタルコンバータ（ＡＤＣ）によって増幅およびデジタル化される。これら受信信号は、ＲＦ信号としても知られている。これらＲＦ信号はτｎ（たとえば、τ１，τ２，τ３，τ４・・・）によって遅延され、合計されて、たとえば、図１２のＡ１，Ａ２などの走査ラインを形成することができる。いくつかの実施形態では、これら信号は遅延され、係数で重み付けされ、その後、合計されて走査ラインを形成する。
【0141】
[0246]いくつかの実施形態では、受信方向にビームを集束させることは、ＲＦ信号として知られるデジタル化された出力サンプルである、方位方向（Ｙ）に沿った複数のＲＦ信号、たとえば、Ｓ１，Ｓ２などを利用する。いくつかの実施形態では、ＲＦサンプルは、たとえば、Ｙ方向に沿った遅延プロファイルで遅延され、結果として得られる信号は、重み付けされ、合計されて走査ラインを形成することができる。
【0142】
[0247]図１２に示すように、連続する送信および受信イベントにおいて、走査ラインＡ１，Ａ２および追加の走査ラインは、セクションＡを使用して取得することができる。いくつかの実施形態では、画像フレームは、画像化されるターゲット領域の精細走査を達成するために、１００本以上などの多くの走査ラインを含み得る。同様の手順を使用して、セクションＢおよびセクションＣを使用して走査ラインを取得できる。セクションＡ，Ｂ，Ｃからの走査ラインは、第１のレベルのビームフォーマを使用して生成され、ビームフォーマは、アルゴリズムを使用して走査ラインを作成し、説明された実施形態では、アルゴリズムは、前述した信号遅延および合計方法を使用した。次に、図１４に示されるように、合成開口部の第２のレベルのビームフォーマを使用して、高さ面における集束を達成する。いくつかの実施形態では、これらの送信は、単一の高さ角度（０度、１０度、２０度、３０度など）に集束され、それによって、高さ面内にない面外クラッタを低減し、改善された画像を取得する。
【0143】
[0248]図１４を参照して示すように、特定の実施形態では、第２のステージの集束／ビームフォーマは、Ａ１，Ｂ１およびＣ１と、Ａ２，Ｂ２およびＣ２と、Ａ３，Ｂ３およびＣ３等からのビームデータ（すなわち、走査ラインデータ）を使用し、これらは遅延され、重み付けされ、合計されて、最終的なビーム出力を形成し、高さ面での集束を可能にする。この実施形態では、Ｘは高さ軸である。
【0144】
[0249]合成レンズに関して本明細書に開示されるような機械式レンズとは異なり、焦点距離は、ビームフォーマに電子的にプログラムすることができる。いくつかの実施形態では、プロセスは、トランスデューサの任意のセクション、たとえば（セクションＡ，ＢおよびＣ）から走査ラインを形成するために、多数の送信および受信（たとえば、走査ラインＡ１を形成するために、Ｎ本のラインから１回の送信および受信）を必要とし得る。フレームを形成するには、画像化される領域全体を走査するためにＲ本の走査ラインが必要である。さらにこの場合、３つの別々のフレームＡ，Ｂ，Ｃが必要とされる。いくつかの実施形態では、画像におけるフレームレートが高いことが望ましい。フレームは、多くの走査ラインを含み得る。しかしながら、同数の走査ラインを生成しながら、送受信の回数を低減できれば、フレームレートが増加する。いくつかの実施形態では、２つのセクション（たとえば、ＡおよびＣ）からの送信および受信を組み合わせることによって、フレームレートの増加を達成することができる。これらの領域は、中央領域に対して対称であるため、たとえば図１３に示すように、必要とされる遅延は、領域Ａおよび領域Ｃで同一になる可能性がある。これら２つの領域を１つの組合せ領域に組み合わせて、信号を送受信することにより、フレームレートを１５０％増加させることができる。中央部分Ｂは、領域Ａおよび領域Ｃのために、第１の送信において使用された遅延とは異なる遅延を必要とし得る。いくつかの実施形態では、走査ラインＡ１，Ｂ１，Ｃ１などが方位面に沿って形成される。第２のビームフォーミング動作は、第１のレベルのビームフォーマからのデータを使用し、図１３および図１４に示されているものと同様の技法を使用することができ、高さ面で集束を達成することができる。いくつかの実施形態では、２Ｄ走査は、ストリップの片側、たとえば列Ｎから開始し、他端、たとえば列１で完了することができる。したがって、ビームＡ１，Ａ２，ＡＮ・・・を順番に走査することによって、フレームＡを取得することができる。フレームＡに時間的に連続するフレームであるフレームＢに対してこのシーケンスに従うと、ターゲットが移動してしまう可能性がある。動きアーティファクトの影響を最小化するために，Ａ１，Ｂ１，Ｃ１，Ａ２，Ｂ２，Ｃ２などの異なるフレームの走査ラインをインタリーブすることによって、ビームフォーミングを実行できる。送信と受信とがともに行われるようにＡとＣとを組み合わせると、組み合わされたＡ，Ｃ領域はＤと、走査ラインはＤ１，Ｄ２などと命名され得る。非限定的な例示的な走査シーケンスを、Ｄ１，Ｂ１，Ｄ２，Ｂ２などとすることができる。これは、画像化されているターゲットにおける動きに対する感度を最小化するのに役立ち得る。
【0145】
[0250]いくつかの実施形態では，Ａ，Ｂ，Ｃを形成するために使用される行の数はプログラム可能である。行数は、どのような解剖学的構造が画像化されるかに応じて調整でき、たとえば、ユーザインターフェースにおいて、解剖学的構造や患者情報に基づいてプリセットを使用して設定できる。
【0146】
[0251]いくつかの実施形態では、電子合成レンズは、動的集束および動的開口部を提供する。たとえば、近い場では，ＡおよびＣの重みが、最小になる可能性があり、深度に応じて徐々に増加するため、結果として、開口部が変化する。
【0147】
[0252]いくつかの実施形態では、セクション（たとえば、ＡおよびＣ）は、送信および受信中にアポダイズされる。アポダイゼーションは、送信（Ｔｘ）駆動波形のパルス幅変調（ＰＷＭ）によって達成できる。アポダイズされていないパルス駆動は、公称パルス幅を有する。パルス幅が変えられる、たとえば、低減されると、ｐＭＵＴからの圧力出力を低減できる。いくつかの実施形態では、アポダイゼーションは、素子がトランスデューサの中心から端部に向かうにつれて、素子の重みが漸減することである。これは、サイドローブを軽減し、より高品質の画像を作成する。説明された手順にアポダイゼーションを適用すると、高さ面の外側に漏れる信号を低減できる。
【0148】
[0253]いくつかの実施形態では、アポダイゼーションは、マルチレベル送信ドライブ、たとえば、３または５または７レベルを使用することによって達成することができる。この駆動信号の様々なレベルを選択することにより、トランスデューサの中心よりも端部に近い素子ほど振幅が低くなる、振幅を変化させる送信駆動信号を適用することにより、アポダイゼーションを作成できる。この例では、中央の行と比較して、外側の行上のすべての素子は、デジタル復号および選択によって、低い駆動電圧を有することができ、特定の駆動レベルを、マルチレベル出力を形成するために利用できる。３レベルの復号の例が、図２０に示される。
【0149】
[0254]いくつかの実施形態では、アポダイゼーションは、トランスデューサ開口部の中心における圧電素子と比較して、端部においてより小さいサイズの圧電素子を適用することによって実施される。
【0150】
[0255]実施形態では、回路は、すべての列のために、高さ方向に沿ったプログラム可能な遅延を適用する。Ｎ列すべてが、互いに遅延された駆動信号を受信し得る。列素子に沿ってさらに遅延を追加するために、追加の遅延が生成され、列に沿った各素子は、同じ列上の隣接する素子に関して、別々に遅延される。遅延プロファイルの例が、図１６に示される。したがって、アレイ素子の実効遅延ｅｌｅｉ，ｊは、グループ列遅延τｊと、その後の個々の行遅延τｉとの合計である。
【0151】
【数1】
【0152】
ここで、１つの実施形態では、
【0153】
【数2】
【0154】
【数3】
【0155】
である。
上記の方程式では、送信時の焦点は、位置（ｘ，ｙ，ｚ）にあり、遅延は、位置ｘｊ，ｙｉにおける素子に対して独立して計算される。変数ｃは、伝播媒体内で想定される音速である。完全で分離不可能な集束の場合、トランスデューサ素子の遅延ｅｌｅｉ，ｊは、
上記の方程式では、送信時の焦点は、位置（ｘ，ｙ，ｚ）にあり、遅延は、位置ｘｊ，ｙｉにおける素子に対して独立して計算される。変数ｃは、伝播媒体内で想定される音速である。完全で分離不可能な集束の場合、トランスデューサ素子の遅延ｅｌｅｉ，ｊは、
【0156】
【数4】
【0157】
のように計算されることに留意されたい。
方位および高さにおける遅延の分離可能性の仮定は完全ではなく、遅延プロファイルにおける最大の誤差は、集束開口部の外側の素子で発生するだろう。しかしながら、操向角度が小さく、ｆ／＃’ｓが大きい場合、この分離可能性の仮定により、満足できる結果が得られ、電子実装が容易になる。
方位および高さにおける遅延の分離可能性の仮定は完全ではなく、遅延プロファイルにおける最大の誤差は、集束開口部の外側の素子で発生するだろう。しかしながら、操向角度が小さく、ｆ／＃’ｓが大きい場合、この分離可能性の仮定により、満足できる結果が得られ、電子実装が容易になる。
【0158】
高さに沿ったすべての列素子の遅延は同様である。遅延プロファイルは対称にすることができ、高さ面における集束の中心において遅延が最大になる。遅延量によって、焦点距離が決まる。焦点深度が浅い場合には、比較的長い遅延、たとえば、数百ナノ秒程度が必要であり、集束深度が深い場合には、より短い遅延、たとえば、数ナノ秒程度が必要である。別の技法は、すべての列の高さ方向に沿ったプログラム可能な遅延を適用する。Ｎ列すべてが、互いに遅延された駆動信号を受信し得る。列素子に沿ってさらなる遅延を追加するために、追加の遅延が生成され、列に沿った各素子は、同じ列上の隣接する素子に関して、別々に遅延される。したがって、列上の中央の素子に関して非対称な遅延も達成できる。
【0159】
[0256]別の実施形態では、プログラム可能な遅延が高さ方向に沿って使用され、高さ遅延は、粗線形遅延と、精細な任意の遅延との合計である。ここでも、Ｎ列すべてが、互いに遅延された駆動信号を受信する。高さ遅延は、列素子に沿ってさらに遅延を追加するために生成され、列に沿った各素子は、粗遅延および精細遅延によって遅延され、粗遅延は、隣接素子間で線形であり得、精細遅延は、隣接素子間で線形または非線形であり得る。列素子に沿った線形遅延および精細遅延は、列ごとに異なる場合がある。したがって、アレイ素子の実効遅延ｅｌｅｉ，ｊは、グループ列遅延τｊ、粗線形遅延τｉ，ｃｏａｒｓｅ、および精細行遅延τｉ，ｆｉｎｅの合計となる。
【0160】
【数5】
【0161】
１つの好適な実施形態では、
【0162】
【数6】
【0163】
【数7】
【0164】
である。
[0257]上記の方程式では、送信時の焦点は、位置（ｘ，ｙ，ｚ）にあり、遅延は、位置ｘｊ，ｙｉにおける素子に対して独立して計算される。変数ｃは、伝播媒体内で想定される音速である。式（６）では、ｙｍｉｎパラメータは、焦点（ｘ，ｙ，ｚ）を２Ｄトランスデューサ平面に投影し、投影された焦点までの最小距離で、トランスデューサ列の位置を計算することによって計算される。粗遅延の傾きΔτは、精細遅延を使用して、完全な２Ｄ遅延の良好な近似を与えるように計算できる。
[0257]上記の方程式では、送信時の焦点は、位置（ｘ，ｙ，ｚ）にあり、遅延は、位置ｘｊ，ｙｉにおける素子に対して独立して計算される。変数ｃは、伝播媒体内で想定される音速である。式（６）では、ｙｍｉｎパラメータは、焦点（ｘ，ｙ，ｚ）を２Ｄトランスデューサ平面に投影し、投影された焦点までの最小距離で、トランスデューサ列の位置を計算することによって計算される。粗遅延の傾きΔτは、精細遅延を使用して、完全な２Ｄ遅延の良好な近似を与えるように計算できる。
【0165】
[0258]遅延を計算するための上記の方法論は、前述したＸ－Ｙ分離可能な遅延と比較して、式（４）の２Ｄ焦点遅延に対してはるかに良好な近似を与えることが、当業者には明らかであるはずである。改善された遅延計算は、列ごとに異なる遅延を実施するための粗遅延クロック、精細遅延クロック、およびいくつかの追加のレジスタビットを必要とする。しかしながら、この方法は、精細なクロック遅延と、個々の素子の配線とを使用した２次元における完全に任意の遅延よりも、集積回路での実装が容易である。別の実施形態では、カスケード接続された一連のフリップフロップが、Ｔｘビームフォーマから列に到着するクロックを、適切な遅延でゲート制御する。この遅延は、周波数がプログラム可能な別のクロックによって列において伝播されるが、様々な列ドライバのためのドライバのための遅延を生成したＴｘクロックに同期される。列上の中央素子の周りの対称的な遅延の場合、遅延を生成するフリップフロップチェーンは、列の中央素子で停止し、遅延プロファイルは、図１７に示されるように、中心の周りで対称である。フリップフロップによって生成された遅延は、適切な場所に配線されるため、行０の素子は、最後の行上の素子と同じ遅延を有し、第２行上の素子は、上側の最後から第２行目の素子と同様の遅延を有するという具合である。実施形態では、列における隣接素子間の遅延は線形である。表１における結果と、図２３における高さビームプロットとは、放物線プロファイルと比較した高さにおける線形遅延プロファイルを使用する効果を定量化する。表１における結果は、図２１におけるの一方向ビームプロットのビーム幅（－３ｄＢおよび－１０ｄＢ）を定量化する。２Ｄトランスデューサアレイのために、高さ集束の５つの異なる実装、すなわち、１）高さ集束なし、２）完全な２Ｄ集束（式４）、３）線形遅延、４）区分的線形遅延、および５）スパースアポダイゼーションが調査された。線形遅延の場合、列に沿った隣接素子間の遅延は、互いに固定され、高さ遅延プロファイルは、アレイの中心の周りで対称となることができる。区分的線形遅延の場合、遅延プロファイルは、少なくとも３つのセグメントに分割され、所与のセグメントにおける隣接素子は、互いに固定遅延を有する。この方法は、複数の線形遅延セグメントを含めることにより、放物線状の遅延プロファイルの、より良好な近似を可能にする。最後に、スパースアポダイゼーション法は、送信時にアレイが１.５Ｄアレイと同様に動作するように素子をオンおよびオフにすることにより、他の方法と比較してアクティブな素子の数を低減する。このスパースアポダイゼーション法の１つの例が、図２１に示される。このアプローチでは、出力圧力は、全開口の出力圧力と比較して低下する場合がある。表１における結果は、方位において０°操向での高さビームプロットの－３ｄＢおよび－１０ｄＢのビーム幅を示す。結果は、線形遅延法が、高さ集束を使用しない場合よりも良好であり、完全な２Ｄ集束法と同様であることを示している。区分的線形遅延法は、線形法よりもさらに良好なビーム幅性能を達成する。スパースアポダイゼーション法は、達成可能なビーム幅の観点で、高さ集束をしないことよりも良好であるが、線形法ほど優れてはいない。スパースアポダイゼーション法のパフォーマンスが低下する理由は、スパースアレイの「行」に沿ったピッチが、他の方法に比べて減少するという事実による可能性が最も高い。図２１における高さビームプロットの結果は、線形および区分的線形遅延ビームプロットが、－１５ｄＢまでの２Ｄ集束ビームプロットに類似していることを示している。スパースアポダイゼーション法は、行の横方向のオフセットによる非対称なビームプロットを有し、この方法は、調査されたすべての方法の中で最大のサイドローブをも示す。この方法は、軸を外して横方向に操向したときの安定性をも示す（図２１の右側のプロット）。これらの結果は、前述した電子高さ遅延法が、低コストのバッテリ駆動超音波システムにおけるフェーズドアレイおよび線形アレイ画像化の、適切な代替手段であることを示唆している。
【0166】
【表1】
【0167】
表１：様々な遅延プロファイルを使用する、または集束のない、高さ集束の影響。これらの結果は、図２１の左側の０°方位操向ビームプロットの結果を定量化する。
[0259]図２１は、０°の横方向操向（左）および４５°の横方向操向（右）を有する、シミュレートされた２４×１２８マトリクスアレイの高さビームプロットを示す。この図は、高さ寸法における集束を提供する調査方法の、高さ集束のない場合（青い曲線）と比較した相違を示している。
[0259]図２１は、０°の横方向操向（左）および４５°の横方向操向（右）を有する、シミュレートされた２４×１２８マトリクスアレイの高さビームプロットを示す。この図は、高さ寸法における集束を提供する調査方法の、高さ集束のない場合（青い曲線）と比較した相違を示している。
【0168】
[0260]図２２は、２４×１２８の２Ｄアレイを用いて送信高さ集束を可能にするスパースＴｘ開口部を示す。影付きの円は、列ごとのアクティブな素子であり、高さ対称が使用される（対称な高さ面に沿った集束を仮定している）。この送信スキームは、２４×１２８のアクティブ素子をすべて使用した場合よりも、約１／３低い圧力を出力する。
【0169】
[0261]いくつかの実施形態では、列上の各素子は、専用の送信ドライバを有する。いくつかの実施形態では、各素子ドライバは、クロック、たとえば、ＴｘＢ Ｃｌｋによって駆動されるデジタル遅延回路を含む。１つの実施形態における遅延回路は、図１５Ａに示すように複数のフリップフロップを備える。フリップフロップ（ＤＦＦ１，ＤＦＦ２，ＤＦＦ３，ＤＦＦ４など）には、列の一番下、たとえば行０から開始するデジタル入力がある。ＴｘＡは、送信ビームフォーマから生成されるデジタルビットである。この好ましい実施形態における送信ビームフォーマは、チャネルごとに複数のデジタルビットを提供する回路構成からなる。図１５Ａでは、チャネル当たり２ビットを示している。ＴｘＡは、そのようなビットである。ＴｘＢは、もう１つのビットであり、ＴｘＡに接続されているものと同じ回路構成が、ＴｘＢのためにも複製される。これら２つのビットは、図２８に示すように、送信ドライバのための電圧駆動レベルを決定するためにエンコードされる。本明細書において、ＴｘＡおよびＴｘｂは、Ｔｘ駆動の出力レベルを決定するために復号されるデジタル信号である。たとえば、ＴｘＡ，ＴｘＢが両方とも０であるか、または出力レベルがコモン、または信号接地である場合がある。ＴｘＡ＝１，ＴｘＢ＝０の場合、出力はＨＩである。これは、必要に応じて、５Ｖまたは１０Ｖの正の電圧、または他の値となることができる。ＴｘＡ＝０，ＴｘＢ＝１の場合、たとえばコモンが０Ｖの場合、出力は、ＬＯまたは－５Ｖまたは－１０Ｖになる。ＴｘＡおよびＴｘＢは、ＴｘＢ ＣＬＫと呼ばれる高速クロックを使用して、Ｔｘビームフォーマで作成される。これは、好ましい例では、２００ＭＨｚのクロックである。図１６に示すように、Ｔｘパルサ出力からの遅延出力信号を使用して、超音波ビームを操向または集束させることができる。ここでは、ライン上のすべての素子が、同じ遅延を共有するライン画像化装置が想定される。各ライン素子は、Ｔｘビームフォーマによって送信される２ビット（ＴｘＡ，ＴｘＢ）を有する。次のラインのためのビットは、異なっており、ビームを集束する操向の必要性に応じて、遅延する可能性がある。Ｔｘビームフォーマによって加えられるこれらの遅延は、方位軸に沿っており、軸方向にビームを操向または集束することができる。しかしながら、高さ面内でビームを操向または集束させるためには、高さ方向に沿った遅延も必要である。これには、列上の素子のための個別の遅延が必要である。図１５Ａは、例示的な実施形態を示す。ＴｘＡビットおよびＴｘＢビットは、列におけるＴｘビームフォーマから到着する。フリップフリップＤＦＦ１～ＤＦＦＮが、各行に配置され、ここで、Ｎは１～１６または３２、または必要とされる大きさである。ＤＦＦ１の入力ピン２は、ＴＸＡまたはＴｘＢに接続する。フリップフロップのピン１は、ＴｘＢクロックを入力として有するデジタル除算器によって生成されるｃｌｋ＿ｈｉと命名されたクロックに接続される。Ｍによる除算が行われ、ここでは、８ビットのバスとして示されている、Ｄｉｖ Ｃｏｎｔｒｏｌとラベル付けされたデジタル入力バスが、Ｍの値を決定するために使用される。フリップフロップＤＦＦ１～ＤＦＦＮは、図１５Ａに示すようにｔＸＡ／ＴｘＢ入力信号の遅延を作成し、Ａ，Ｂ，Ｃは、ＴｘＡ，ＴｘＢの遅延バージョンである。これらの出力は、これらの入力のうちの１つを、その出力として選択するＭＵＸに接続され、ここで、選択は、ＦビットからなるＳＥＬ０，ＳＥＬ１などによって制御されるデコーダを使用して行われる。この場合は素子ごとに２つである、これらデジタル出力は、図２０に示すように復号され、パルサ出力を駆動するために使用される。この回路は、列上の素子のためにＴｘＡ，ＴｘＢビットの受信遅延に対して精細な遅延を提供できる。さらに、これら遅延は、列上の素子のために固有とすることができる。図１５Ｂは、例示的な実施形態を示しており、ここでは、列上の素子に、粗遅延を追加することもできる。ここでは、別の除算器が、今度は入力ｃｌｋ ＴｘＢをＮで除し、ここで、Ｍは、Ｎ以下の整数である。この除算器の出力ｃｌｋ_ｌｏは、図１５Ｂに示すＤＦＦのｃｌｋ入力に接続される。ここで、ＴｘＡ、またはＤＦＦの出力（これは、ＴｘＡの遅延バージョンである）は、ＭＵＸに接続され、非遅延バージョンが選択された場合、行０素子に加えられる。これは、行１上のＤＦＦのピン２に接続される。今回は、行１の素子に、遅延が必要な場合、遅延バージョン（ＤＦＦのピン３出力）が、行１上のＭＵＸによって選択される。これを、次の素子のために繰り返すことができる。ここでは、行０上の素子を除く、列上のすべての素子に遅延を追加した。列上の素子に加えられるこの線形遅延は、ビームを操向するのに役立つ。図１５Ａおよび図１５Ｂの回路を組み合わせて、列上のすべての素子に精細遅延および粗遅延を与えることもできる。たとえば、これは、IＮＴ_ＴＸＡ＠Ｒｏｗ０および他の行上の同様のノードに、回路構成を追加することによって行うことができ、ここでは、図１５Ａからの精細遅延回路構成が挿入されて、粗遅延発生器によってすでに遅延されているこれらの出力に精細遅延が、加えられる。これらの回路構成は、精細遅延を提供する。ＤＦＦａの出力後、次の行のためであるが、ｍｕｘ１と同様に、ｍｕｘに進む。この信号は、接続されているＤＦＦによって遅延される。同じプロセスが、他の行に垂直方向に繰り返される。これにより、列上の素子を直線的に流れる信号が遅延する。各行上において，ＤＦＦ１～Ｎは、必要に応じて、列上のすべての素子に精細遅延を加える。ｍｕｘ１と、すべての行の同様のｍｕｘとの第２の入力は、上部で最小の遅延、下部（行０）で最大の遅延で直線的に開始する信号を遅延させるために使用される。この中のＴｘＡ／Ｂは、最後の行におけるｍｕｘ１のクローンのピン２にも接続される。このように、ＭＵＸ１（および他の行上の同等のもの）でＵＰ制御を使用すると、遅延が、下部から上部、またはその逆に増加する可能性がある。図１９は、パルサ波形、つまり高さ集束のための遅延および復号が完了した後の送信ドライバの出力を示しており、ここで、Ｐ１は、１つの遅延ユニットを備えた素子１の送信ドライバ出力を表し、Ｐ２は、素子２に加えられる２つの遅延ユニットの出力であり、Ｐ４は、４つの遅延を備えた素子４の送信ドライバの出力である。この場合、この図には列までの粗遅延のみが示されており、精細遅延は示されていない。図１６は、列上の素子の相対遅延を示している。いくつかの実施形態では、遅延量が、焦点距離を決定する。いくつかの実施形態では、すべての列の開始遅延は、方位軸に沿った集束の必要性によって設定され、異なっていてもよい。高さ軸に沿った遅延は、任意とすることができる。たとえば、遅延は、トランスデューサの下部の行から、上部の行に向かって直線的に増加する可能性がある。この場合、ビームは、高さ方向に操向できる。遅延が、中央素子の周りで対称である場合、集束は、高さ面にある。他の様々な遅延プロファイルも可能であり、高さスライスの集束および操向を可能にすることができる。
【0170】
[0262]図１７は、トランスデューサの列に沿って圧電素子に加えられる送信駆動パルスの非限定的な例示的な波形を示す。この実施形態では、トランスデューサは、列上に２４個の圧電素子を有する。Ｐ０は、行０上の特定の列（たとえば、列１，２，３，４，５，６，７，８，９，１０，１１など）上の圧電素子であり、Ｐ１は、Ｐ０と同じ列であるが行１にある圧電素子であり、Ｐ１１は、同じ列であるが行１１にあり、Ｐ２２は行２２上にあり、Ｐ２３は行２３上にある。本実施形態では、特定の周波数において、１つのパルスが、素子Ｐ０へ加えられる。同じパルスが、素子Ｐ１に加えられるが、Ｐ０に対してｔ０１だけ遅延する。同様に、同じパルスが、遅延ｔ０１よりも長い遅延ｔ０１１で、Ｐ１１に到着する。この実施形態では、遅延は、中央素子Ｐ１１の周りで対称性を有する。これは、図１７に示すように、Ｐ２３とＰ０でのパルスタイミングが実質的に同一であり、Ｐ１，Ｐ２２でのパルスタイミングが実質的に同一であることなどを意味する。いくつかの実施形態では、本明細書におけるパルス（幅、大きさ、形状、および／または周波数）は、同じ列のすべての素子について同じである。いくつかの実施形態では、本明細書におけるパルス相対遅延および周波数は、列の２行のすべての素子について同じであり、列上の第１の素子における素子における初期遅延は、異なる列上の同様の素子とは異なる可能性がある。いくつかの実施形態では、本明細書におけるパルスは、様々な形状を有し、波形は、複数のパルスを有し得る。パルスの非限定的な例示的な形状は、長方形パルス、ガウスパルス、および正弦波パルスのうちの１つまたは複数を含む。いくつかの実施形態では、遅延、たとえば、ｔ０１，ｔ０２，ｔ０３，・・・，ｔ０１１は、選択されたすべての列上のすべての素子のために電子的にプログラムおよび制御される。
【0171】
[0263]図１８は、列間の遅延関係を示す。この特定の実施形態では、遅延は、送信ビームフォーマチャネル遅延によって決定される。たとえば、ｔ１０は、列０上の素子０と、列１０上の素子０との間の遅延である。これらの遅延は、送信ビームフォーマにおいてプログラムされ、図１０Ａにおける平面ｘａ－ｚａに示すように、方位平面内でのビームの集束に役立つように電気的に調整可能である。いくつかの実施形態では、図１０Ａにおける平面ｙａ－ｚａに示すように、ビームを集束させるか、または高さ面内でビームを傾斜させるために、列上の素子間の遅延が個別にプログラムされる。ｔ０１は、同じ列上の素子間（たとえば、列０上の素子０と素子１との間、および列１０上の素子０と素子１との間）の例示的な遅延である。いくつかの実施形態では、列上の素子の遅延は、そのチャネルのための送信ビームフォーマによって決定される開始遅延に関連する。いくつかの実施形態では、開始遅延は、送信ビームフォーマによって事前に決定されるか、または送信ビームフォーマによって調整可能である。
【0172】
[0264]図２０を参照して示すように、特定の実施形態において、パルサ機能の例が示される。この実施形態では、２つのデジタル入力、すなわちＩＮ１（たとえば図１７におけるＴｘＡ）、ＩＮ２（たとえば図１５ＡにおけるＴｘＢ）が、パルサの電圧出力レベルを制御する。これら２つの入力の論理レベルに基づいて、３レベルの出力結果を生成することができ、ここで、ＨＶＰ０は正の高電圧、ＨＶＭ０は負の低電圧、ＸＤＣＲは実効接地レベルまたは０Ｖである。この実施形態では、同一のパルス形状である５サイクルが、出力結果として生成される。いくつかの実施形態では、ＩＮ１，ＩＮ２パターンおよび／またはパターンの周波数を変えることによって、出力結果のパターン、周波数、および／またはパルス数を変更することができる。いくつかの実施形態では、本明細書における論理レベルまたは論理コーディングは、１つまたは複数の入力のデジタル論理演算を含み得る。いくつかの実施形態では、論理演算は、ＡＮＤ、ＮＯＴ、ＯＲ、ＮＡＮＤ、ＸＯＲ、ＮＯＲ、ＸＮＯＲ、または他の任意の論理演算から選択される１つまたは複数の入力に対して、１つまたは複数の論理演算子を使用することを含む。
【0173】
[0265]いくつかの実施形態では、カスケード接続されたフリップフロップの直列／チェーンは、適切な所定の遅延または事前にプログラムされた遅延を用いて、その列の送信ドライバから、１つまたは複数の列に到着する送信クロックをゲート制御する。いくつかの実施形態では、この遅延は、周波数がプログラム可能であるが、様々な列ドライバのためのドライバのための遅延を生成する、送信クロックに同期した別のクロックによって列内に伝播される。いくつかの実施形態では、遅延を生成するフリップフロップチェーンは、列の中央素子で停止し、遅延プロファイルは、図１７におけるように中心の周りで対称である。フリップフロップによって生成された遅延は、１つまたは複数の列における適切な位置へ配線できるので、行０の素子は、最後の行上の素子と同じ遅延を有し、第２の行上の素子は、上部側の最後から２番目の素子と同様の遅延を有する。
【0174】
[0266]実施形態では、高さ集束は、様々な遅延プロファイルを使用して達成される。遅延が、列の下部から上部まで単調に増加または減少するような、高さ方向における線形遅延プロファイルを使用すると、ビームを高さ方向に操向し得る。それに加えて、ビームに曲率を追加すると、列の終わりにおいて曲率がゼロになるため、ビームを、操向することに加えて、集束させ得る。必要とされる理論的遅延の線形近似は、操向および集束を提供し、本明細書における実施形態で説明された経済的な実施を可能にするのに十分に正確であることができる。
【0175】
[0267]図２３は、本開示の実施形態による圧電素子２００２－１１～２００２－ｍｎのｍ×ｎアレイ２０００の概略図を示す。図示されるように、各圧電素子は、（図３Ａにおける圧電素子２１４のような）二端子圧電素子であり得、導体（Ｏ）（たとえば、２００４－１１）に電気的に結合された電極（Ｏ）（たとえば、２００３－１１）と、共通の導体（Ｘ）２００６を介して接地またはＤＣバイアス電圧に電気的に接続された電極（Ｘ）とを有し得る。実施形態では、各信号導体（Ｏ）は、回路素子によって独立して管理され得る）。実施形態では、各導体（Ｏ）（たとえば、２００４－ｍｎ）は、回路素子の送信ドライバに電気的に結合され得る一方、圧電素子アレイのすべてのＸ電極（２００６－１１～２００６－ｍｎ）は、共通の導体（Ｘ）２００６に接続され得る。実施形態では、アレイ２０００は、トランシーバ基板上に配置され得、ｍ×ｎ＋１個のバンプなどの相互接続機構によって、ＡＳＩＣチップに電気的に結合され得る。より具体的には、ｍ×ｎ個の導体（Ｏ）２００４－１１～２００４－ｍｎは、ｍ×ｎ個のバンプによって、ＡＳＩＣチップのｍ×ｎ個の送信ドライバに結合され得、共通の導体（Ｘ）２００６は、１つのバンプによってＡＳＩＣチップに結合され得る。実施形態では、ここで説明するような例示的な構成は、３Ｄ画像化を実行するために使用され、少なくとも１つのサブ圧電素子を含む各圧電素子が、アレイ内に固有の情報を提供することができる。実施形態では、各圧電素子は、１つまたは複数の膜を有し得、膜の複数のモードおよび周波数で振動し得る。実施形態では、各圧電素子２００２は、図２７および図２８において、電圧プロファイル３３００，３４００を有するパルスによって駆動され得る。
【0176】
[0268]実施形態では、各列（たとえば、２００３－１１～２００３－ｍ１）におけるＯ電極は、共通の導体に電気的に結合され得る。たとえば、ＡＳＩＣチップにおける回路素子は、各列におけるＯ電極が、互いに電気的に結合され得るように電子的に制御され得る。そのような構成では、各列におけるＯ電極は、送信モード中に、共通の送信ドライバを介して、または同一の電気駆動信号を有する多数のドライバごとに、同じ電気パルスを受信し得る。同様に、各列におけるＯ電極は、受信モード中に、電荷を共通の増幅器に同時に送信し得る。言い換えれば、各列における圧電素子は、ラインユニット（または等価的にライン素子）として動作され得る。
【0177】
[0269]図２４は、本開示の実施形態による画像化システム２９００の例示的な実施形態を示す。図示されるように、画像化システム２９００は、圧電素子２９０２－１１～２９０２－ｍｎのアレイを含み、各圧電素子は、第１および第２の信号（Ｏ）電極およびＴ電極を含み得る。実施形態では、合成レンズのないライン画像化装置が所望される場合、アレイにおけるすべてのＴ電極は、１つの共通の導体（Ｔ）２９０８に電気的に結合され得、第１のＯ電極の各行は、導体Ｏ１～Ｏｍのうちの１つに電気的に接続され得る。この場合、機械式レンズで十分である。しかしながら、図２４に示すように、列上のすべてのＯノードを短絡しないことによって、同じことを達成できる。代わりに、各Ｏノードは、ドライバによって駆動され、列上の素子のすべての駆動信号が、同じ遅延を有する場合、図２４に示すものと本質的に同じ振舞いを達成する。図２４に示される実施形態では、スイッチ２９１２－１～２９１２－ｎのおのおのは、送信ドライバ（たとえば、２９１６－１）と、低雑音増幅器であり得る増幅器（たとえば、２９１４－１）との間を切り替えることができる。実施形態では、導体Ｏ１～Ｏｎのおのおのは、低雑音増幅器であり得る増幅器２９１０－１～２９１０－ｍのうちの１つに接続され得る。
【0178】
[0270]実施形態では、送信モード中に、圧電素子の列が、ラインユニットとして圧力波を生成できるように、送信ドライバ（たとえば、２９１６－１）から、導体（たとえば、Ｏ１２）を介して、第２のＯ電極の列に信号を送信することができる。送信モード中、各スイッチ（たとえば、２９１２－１）は、対応する送信ドライバ（たとえば、２９１６－１）へ切り替えられ得る。
【0179】
[0271]実施形態では、画像化システム２９００は、２つの異なる方法で反射圧力波を処理し得る。第１の方法では、増幅器２９１０－１～２９１０－ｎは、第１のＯ電極から電荷信号を受信することができ、すなわち、各増幅器は、第１のＯ電極の行から信号を受信し得る。この方法は、バイプレーン画像化／モードを可能とし、２次元画像の場合、バイプレーン画像は、直交する視点を提供し得る。また、この方法は２次元以上の画像化機能を提供し得る。バイプレーン画像化は、生検などの多くの用途のために役立ち得る。この方法では、送信モードと受信モードとが、同時に実行され得ることに留意されたい。第２の方法では、各増幅器が、第２のＯ電極の、対応する列から電荷信号を受信して処理できるように、スイッチ２９１２を、増幅器２９１４に切り替えることができる。
【0180】
[0272]実施形態では、Ｏ導体に電気的に結合されたＯ電極の列（または行）を指すラインユニットは、送信ユニットまたは受信ユニットまたはその両方として動作し得る。実施形態では、導体Ｏ１～Ｏｍが、導体Ｏ１２～Ｏｎ２に対して直交する方向に配置されていても、その方向は、電子的にプログラムされ、電子的に調整可能であり得る。たとえば、増幅器２９１０，２９１４の利得は、利得制御リードが、増幅器内に実装される場合、電子的に調整可能であり得る。実施形態では、各線素子の長さ（すなわち、各線素子における圧電素子の数）も電子的に調整され得る。実施形態では、これは、あらゆる圧電素子のすべての信号電極を、ＡＳＩＣチップにおける対応するノードに接続することによって達成され得、ここでは、ＡＳＩＣは、互いに接続される素子の信号電極間の接続、必要に応じて送信ドライバまたは増幅器をプログラムする。
【0181】
[0273]図２５は、本開示の実施形態による、回路素子３００１に結合された圧電素子３０００の実施形態を示す。図示されるように、圧電素子３０００は、第１のサブ圧電素子３０２１－１および第２のサブ圧電素子３０２１－２を含み得る。圧電素子３０００は、第１および第２のサブ圧電素子によって共有され、導体（Ｘ）３００６に結合される下部電極（Ｘ）３００２を含み得る。実施形態では、第１のサブ圧電素子３０２１－１は、導体３００８を介して増幅器３０１０に電気的に結合される信号（Ｏ）電極３００３を含み得る。実施形態では、第２のサブ圧電素子３０２１－２は、導体３０１２を介してスイッチ３０１４に電気的に結合される信号（Ｏ）電極３００４を含み得る。
【0182】
[0274]実施形態では、回路素子３００１は、圧電素子３０００に電気的に結合され得、低雑音増幅器などの２つの増幅器３０１０，３０１６と、送信ドライバ３０１８とを含み得る。実施形態では、スイッチ３０１４は、導体３０１２を介してＯ電極３００４に接続された一端と、受信モードのための増幅器３０１６と、送信モードのための送信ドライバ３０１８との間で切り替わる他端とを有し得る。実施形態では、増幅器３０１６が、電子機器を象徴的に表すために使用される場合でも、増幅器３０１６は、受信信号をさらに増幅し、フィルタリングし、デジタル化するために他の電子機器に接続され得る。送信ドライバ３０１８は、多段ドライブであってもよく、２つ以上のレベルのシグナリングを有する出力を生成し得る。シグナリングは、単極性または双極性とできる。実施形態では、送信ドライバ３０１８は、ドライバの電子制御の下、入力をドライバの出力に相互接続するスイッチを含むことができるが、これは図２５には明示されていない。また、ドライバ３０１８への入力信号も示されていないが、これは、図１７Ａ～Ｄに示すように、同じ列上の別の素子のためのそのような信号に対して遅延され得る。同様に、異なる列に位置する素子に関する遅延も実施され、方位軸に沿った電子的集束を可能にし、高さ面に沿った電子的集束を可能にする。
【0183】
[0275]実施形態では、送信ドライバ３０１８の信号は、パルス幅変調（ＰＷＭ）であり得、素子ごとにパルス幅を制御することによって、重み付け関数が、送信超音波信号に作成され得る。これは、たとえば、送信信号がウィンドウ関数によって重み付けされるウィンドウ関数を実行し得る。実施形態では、重み付け係数は、ＰＷＭシグナリング中に行われるように、送信信号のデューティサイクルを変化させることによって達成され得る。この種の動作により、送信アポダイゼーションが可能になる場合があり、ここでは、放射信号のサイドローブが、大幅に減衰され、より高品質の画像が可能となる。
【0184】
[0276]実施形態では、トランシーバアレイは、トランシーバ基板内に配置され得、圧電素子３０００のｎ×ｎ個のアレイを含むことができ、回路素子３００１のｎ×ｎ個のアレイは，ＡＳＩＣチップに配置され得、各圧電素子３０００は、回路素子３００１のｎ×ｎ個のアレイのうちの対応する１つのアレイに電気的に結合され得る。そのような場合、トランシーバ基板は３ｎ２個のバンプによってＡＳＩＣチップに相互接続される。実施形態では、図２５と併せて論じられるように、圧電素子アレイの各列（または行）を、ラインユニットで動作させることができる。たとえば、同じパルスが、圧電素子の列に同時に印加され得、圧電素子の列が、圧力波を同時に生成し得る。圧電素子のｎ×ｎ個のアレイの各圧電素子３０００は、回路素子のｎ×ｎ個のアレイの、対応する１つの回路素子３００１に結合され得ることに留意されたい。あるいは、素子のＯノードを、専用のＴｘドライバと、専用の受信増幅器とに接続することによって、列上の各素子を個別に制御することもできる。送信ドライバにおける遅延と、ＬＮＡからの受信信号とを制御することにより、送信方向と受信方向との両方で高さ集束を達成できる。
【0185】
[0277]実施形態では、サブ圧電素子３０２１－１は、動作期間全体にわたって受信モードにあり得る一方、サブ圧電素子３０２１－２は、送信モードまたは受信モードであり得る。実施形態では、送信モードと受信モードとの同時動作により、連続モードのドップラ画像化が可能になり得る。
【0186】
[0278]実施形態では、送信ドライバ３０１８が、電極３００４に信号を送信するとき、サブ圧電素子３０２１－２によって生成される圧力波の電力レベルは、パルス幅変調（ＰＷＭ）シグナリングを使用することによって変えられ得る。これは重要であり、たとえば、Ｂモードからドップラモード画像化に切り替わる場合、人体に送信される信号電力が、長くなる可能性があり、電力レベルが低下しないと、組織損傷が発生する可能性がある。通常、従来のシステムでは、たとえば、ドップラモードにおいて過剰な電力が発生しないように、Ｂモードと様々なドップラモード画像化とのために、異なる高速整定電源が使用され、２つの場合で送信駆動電圧を異なるようにできる。従来のシステムとは異なり、実施形態では、従来の高速整定電源を使用せずに、送信時にＰＷＭ信号を使用することによって電力レベルを変えることができる。実施形態では、ドップラ画像化とＢモード画像化との間の迅速な切り替えは、これらのモードをともに同時画像化するために望ましい。実施形態では、圧電素子の接地電極も互いに分離され得、別々に接地され得る。実施形態では、この独立した接地が、雑音が低減し得、結果として、整定時間を短縮し得る。実施形態では、電子制御下で送信列の高さを低減することによって、送信電力が低減され得る。これにより、また、ドップラモードとＢモードとの両方のために、同じ電源を使用することが容易になり、各モードにおける電力送信要件を満たす。これにより、同時画像化も可能となる。
【0187】
[0279]図２６は、本開示の実施形態による複数の圧電素子を制御するための回路３１００を示す。実施形態では、回路３１００は，ＡＳＩＣチップ内に配置され得、トランシーバ基板内に配置された圧電素子の（行および列に配置された）アレイおよびＡＳＩＣチップは、バンプによってトランシーバ基板に相互接続され得、各ｐＭＵＴは、Ｏ電極がスイッチ３０１４に接続している図２５に示されるように、スイッチを介して、関連するＴｘドライバおよび受信回路構成に接続され得る。図示されるように、回路３１００は、回路素子３１４０－１～３１４０－ｎのアレイを含み得、各回路素子は、対応する圧電素子のＯ電極およびＸ電極と信号を通信し得る。
【0188】
[0280]図２６に示すように、各回路素子（たとえば、３１４０－１）は、第１のスイッチ（たとえば、３１０２－１）、第２のスイッチ（たとえば、３１０４－１）、第３のスイッチ（たとえば、３１０６－１）、および送信ドライバ（たとえば、３１０８－１）を含み得る。送信ドライバ（たとえば、３１０８－１）からの出力は、導体（たとえば、３１１０－１）を介して圧電素子のＯ電極に送信され得る。送信モード中、各回路素子は、導体３１２２を介して送信ドライバ（駆動）信号３１２４を受信し得る。トランジスタスイッチであり得、制御ユニット３１５０によって制御され得る各第２のスイッチ（たとえば、３１０４－１）は、オンとされて、信号３１２４を送信ドライバ（たとえば、３１０８－１）へ送信し得る。（制御ユニット３１５０と、回路３１００における他の構成要素との間の電気接続は、図２６には示されていない。）送信ドライバ（たとえば、３１０８－１）は、論理復号、レベルシフトを実行し、入力信号をバッファリングし、導体（たとえば、３１１０－１）を介してＯ電極に通過信号を送信し得る。実施形態では、送信モード中、第１のスイッチ（たとえば、３１０２－１）がオフとされ得る。
【0189】
[0281]実施形態では、制御ユニット３１５０は、送信モード中、どの圧電素子をオンにする必要があるかを決定し得る。制御ユニット３１５０が、第２の圧電素子をオンにしないと決定した場合、第１のスイッチ（たとえば、３１０２－２）および第２のスイッチ（たとえば、３１０４－２）がオフにされ得る一方、第３のスイッチ（たとえば、３１０６－２）がオンとされ得、Ｏ電極とＸ電極とが同じ電位を有する（すなわち、圧電層にわたる正味ゼロボルト駆動が存在する）ようになる。実施形態では、第３のスイッチ３１０６は、任意選択的であり得る。
【0190】
[0282]実施形態では、受信モード中に、Ｏ電極において生成された電荷が、導体３１１０－１および３１２０を介して増幅器３１２８に送信され得るように、第１のスイッチ（たとえば、３１０２－１）がオンにされ得る。次に、増幅器３１２８は、電荷信号（または、等価的にセンサ信号）３１２６を受信し、センサ信号を増幅することができ、増幅された信号がさらに処理されて、画像を生成することができる。受信モード中、第２のスイッチ（たとえば、３１０４－１）および第３のスイッチ（たとえば、３１０６－１）は、受信信号が干渉されないようにオフにされ得る。回路素子３１４０－１～３１４０－ｎのアレイ全体が、共通の増幅器３１２８を共有し得、回路３１００の設計を簡略化することに留意されたい。実施形態では、圧電素子のＸ電極は、導体３１１２－１～３１１２－ｎを介して接地またはＤＣバイアス電圧に電気的に結合され得、導体３１１２－１～３１１２－ｎは、共通の導体３１５２に電気的に結合され得る。
【0191】
[0283]実施形態では、回路３１００は、図２３における圧電素子の列（たとえば、２００２－１１～２００２－ｎ１）に結合され得る。実施形態では、回路３１００は、図２５～図３２における圧電素子の列を制御し得る。
【0192】
[0284]図２７および図２８は、本開示の実施形態による送信モード中に、圧電素子を駆動するための例示的な波形３３００，３４００を示す。一般に、圧電材料は、誘電劣化によって引き起こされる損傷に対して脆弱である可能性があり、単極駆動信号を使用することで劣化を遅らせたり、回避することができる。波形３３００，３４００は、Ｏ電極とＸ電極との間、および／または、Ｏ電極とＴ電極との間の電位を表す。図示されるように、波形は、本質的に単極性であり得、２レベルのステップ波形３３００（すなわち、２８１２，２９１２，３０１８，３１０８，３２０８などの送信ドライバは、単極送信ドライバである）、またはマルチレベル（３レベルなど）のステップ波形３４００であり得る。実際の電圧振幅は、通常１.８Ｖから１２．６Ｖまで変化し得る。実施形態では、マルチステップ波形３４００、または、より多くのステップを有する波形は、圧電素子における加熱を低減し得、ドップラまたは高調波画像化などの特定の画像化モード中に使用するための利点を有し得る。
【0193】
[0285]実施形態では、波形３３００，３４００におけるパルスの周波数は、必要な信号の性質に応じて変化し得、ｐＭＵＴの下にある膜が応答する周波数を含む必要があり得る。実施形態では、波形は、線形または非線形の周波数変調チャープ信号、またはゴーレイコードを使用する他のコード化信号などの複素信号であり得る。
【0194】
[0286]実施形態では、圧電素子を駆動するための回路は、下にある膜からの送信出力が、対称的な形状となるようにさらに設計され得る。実施形態では、波形３３００（または３４００）における各信号パルスについて、パルスの立ち上がり端部は、パルスの中心に対して、パルスの立ち下がり端部と実質的に対称であり得る。この対称性により、送信信号の高調波成分、特に２次高調波や他の偶数次高調波信号を低減する。実施形態では、波形３３００（または３４００）における信号パルスは、パルス幅変調（ＰＷＭ）信号であり得る。
【0195】
[0287]図２９は、本開示の実施形態による送信駆動信号波形を示す。図示されるように、送信ドライバからの信号３５００は、対称かつ双極性であり得、すなわち、ピーク最大電圧の大きさ（Ｈ１）および幅（Ｗ１）は、ピーク最小電圧の大きさ（Ｈ２）および幅（Ｗ２）と同じである。また、立ち上がり端部３５０２の傾きは、立ち下がり端部３５０４の傾きと同じである。それに加えて、立ち上がり時間Ｗ３と、立ち下がり時間Ｗ４とは同じであり、立ち下がり時間Ｗ４は、立ち下がり開始点と、基準電圧との間の時間間隔を指す。さらに、立ち上がり端部３５０６は、立ち上がり端部３５０２と同じ傾きを有する。
【0196】
[0288]送信動作中、送信駆動、たとえば図２５における３０１８は、図２７および図２８に示すような電気波形によって駆動され得る。図３０は、本開示の実施形態による画像化アセンブリにおける様々な回路の出力信号を示す。実施形態では、波形３６０２は、送信ドライバ、たとえば３０１８からの出力信号であり得、圧電素子、たとえば３０００に送信され得る。実施形態では、圧電素子は、固有の帯域幅を有し得るので、その共振周波数において、正弦波出力３６０４を出力し得る。圧電素子のＯ電極に接続された送信ドライバの出力が非常にゆっくりと上昇する場合、電極を、所望される最終値まで充電できない場合があり、したがって、波形３６０６に示すように、最終振幅が３６０２におけるよりも小さい、低出力信号を引き起こし得る。一方、送信ドライバの出力信号が、非常に迅速に安定する場合、送信ドライバの出力信号の帯域幅は、圧電素子の帯域幅制限よりも大きいため、余分なエネルギが、熱によって放散され得る。したがって、実施形態では、波形３６０８に示すように、圧電素子は、完全に充電されるが、あまり急速ではないような速度で充電され得る。実施形態では、時間の関数として、上部電極と下部電極とにわたる電位を表す波形３６０８は、形状がトランスデューサの出力により近く、形状の相違が、より小さいため、入力信号帯域幅と出力信号帯域幅とは、より良好に一致し、熱によるエネルギの損失が少なくなる。実施形態では、送信ドライバの駆動インピーダンスは、エネルギの損失を低減するために最適化される。別の言い方をすると、送信ドライバのインピーダンスは、ターゲット期間内で適切な電圧安定のために必要な熱放散および時定数に関して、圧電素子を最適に駆動するように設計される。
【0197】
[0289]実施形態では、画像化装置１２６は、高調波画像化技法を使用し得、ここで、高調波画像化とは、膜の基本周波数で、圧力波を送信し、膜の第２高調波以上の高調波周波数で、反射された圧力波を受信することを指す。一般に、第２高調波以上の高調波周波数に基づく画像は、基本周波数における反射波に基づく画像よりも、高画質である。送信波形における対称性は、送信波の第２高調波以上の高調波成分を抑制することができ、したがって、これらの成分と、反射波における第２高調波以上の高調波との干渉を低減することができ、高調波画像化技法の画質を向上させる。実施形態では、送信波における第２高調波以上の高調波を低減するために、波形３３００は、５０％のデューティサイクルを有し得る。
【0198】
[0290]図２３～図２４において、アレイは、複数のラインユニットを含み得、各ラインユニットは、互いに電気的に結合された複数の圧電素子を含む。実施形態では、ラインユニットは、位相差（または同等の遅延）を有する複数のパルスで駆動され得る。位相を調整することにより、結果として生じる圧力波を、ある角度に操向することができ、これは、ビームフォーミングと呼ばれる。
【0199】
[0291]図３１Ａは、本開示の実施形態による、トランスデューサの方位軸に沿った空間位置の関数としての、送信圧力波の振幅のプロットを示す。アレイにおける圧電素子が２次元に配置され、Ｙ方向における列上の圧電素子が接続され、Ｘ方向に沿って多くの列を有する場合、Ｘ方向は、方位方向として知られ、Ｙ方向は、高さ方向として知られる。
【0200】
[0292]いくつかの実施形態では、本明細書におけるアポダイゼーションは、たとえば、超音波パルスの端部近くの重みを低くし、中心部分近くの重みを大きくする可変電圧駆動を使用することを含む。アポダイゼーションは、単独で、または本明細書に開示される他の方法と組み合わせて、各列または行に沿って素子数を変えることによって実施することもできる。
【0201】
[0293]図３１Ｂは、本開示の実施形態によるアポダイゼーション処理のための様々なタイプのウィンドウを示す。図３１Ｂでは、ｘ軸は、アクティブウィンドウの中心における圧電素子に対する圧電素子の位置を表し，ｙ軸は、振幅（または、圧電素子に適用される重み）を表す。図示されるように、長方形ウィンドウ３７２０には、送信ラインのいずれにも重み付けされておらず、すなわち、それらはすべて均一な振幅（すなわち、シンボル１）にある。一方、ハミングウィンドウ３７２２によって示されるように、重み付け関数が、実施される場合、中心におけるラインは、端部のラインよりも大きな重み付けを受ける。たとえば、ハミングウィンドウ３７２２を、トランスデューサタイルに適用するために、最も左の列における圧電素子（図３１Ｂでは－Ｎとして示される）および最も右の列における圧電素子（図３１ＢではＮとして示される）は、最も低い重みを有し得る一方、中央の列における圧電素子は、最も高い重みを有し得る。この処理は、アポダイゼーションとして知られている。実施形態では、図示されたハミングウィンドウ３７２２は、一例にすぎないとしても、様々なタイプのウィンドウ重み付けが適用され得る。実施形態では、アポダイゼーションは、デジタルアナログ変換器（ＤＡＣ）を適用することによって、または同じ駆動レベルを維持するが、ライン上のピクセル数を低減することによって、異なるラインに対して別の方法で送信ドライバ出力駆動レベルをスケーリングするなど、様々な手段によって実施され得る。最終的な効果は、サイドローブレベルが、アポダイゼーションの使用によって低減できることであり、この場合、送信駆動の重み付けは、特定のラインが、通電された送信開口部内のどこに位置するかに基づいて変化する。
【0202】
[0294]実施形態では、パルスまたは波形の電圧の低下により、トランスデューサ表面における温度が低下する可能性がある。あるいは、所与の最大許容トランスデューサ表面温度の場合、より低い電圧で動作するトランスデューサは、より良好なプローブ性能を提供し、その結果、より良質な画像が得られる可能性がある。たとえば、消費電力を低減するために１９２個の圧電素子を備えたプローブの場合、プローブの一部（つまり、圧電素子のサブセット）のみを使用し、マルチプレクサを使用して、残りの素子を時間内に順次走査することによって、送信圧力波が生成され得る。したがって、従来のシステムでは、いかなる時点においても、温度上昇を制限するために、トランスデューサ素子の一部のみしか使用されないことがある。対照的に、実施形態では、低電圧プローブにより、より多くの圧電素子を、同時にアドレス指定できるようになり、これによって、画像のフレームレートの増加、および画質の向上が可能になり得る。受信信号が、ＬＮＡを使用して増幅される受信経路でも、かなりの電力が消費される。画像化システムは通常、受信機チャネルごとに増幅器を備えた、多数の受信チャネルを使用する。実施形態では、温度データを使用して、いくつかの受信機チャネルをオフにして、電力を節約し、温度を低下させることができる。
【0203】
[0295]実施形態では、アポダイゼーションは、ウィンドウ関数に従って、各ラインユニットにおける圧電素子の数を変えることによって達成され得る。実施形態では、そのようなウィンドウ近似は、ライン上の圧電素子の数を電子的に制御することによって、または、トランスデューサアレイを、必要な数の素子で配線接続することによって達成され得る。アポダイゼーションは、固定数の素子を使用し、これら素子を、様々な送信駆動電圧で駆動することによっても作成できる。たとえば、高さ方向におけるアポダイゼーションの場合、最大駆動が、列上の中央素子に適用され、より低いドライバレベルが、列上の中央素子の周囲の列の両側上の外側素子に適用される。アポダイゼーションは、素子の分極の強さを、列上の位置に基づいて変えることによっても達成できる。
【0204】
[0296]一般に、プローブによって生成される熱は、送信パルス／波形におけるパルス持続時間の関数であり得る。一般に、より良好な信号対雑音比（ＳＮＲ）で、圧力波をターゲットの奥深くまで浸透させるために、圧電素子に、長いパルス列が必要な場合がある。しかしながら、これによって、軸方向の分解能も低下し、圧電素子において、より多くの熱を発生させる。したがって、従来のシステムでは、放射されるパルスの数は少なく、場合によっては１つまたは２つである。より長いパルスは、より多くの熱エネルギを生成する可能性があるため、従来のシステムでの使用は非現実的となる。対照的に、実施形態では、パルスおよび波形３３００，３４００は、著しく低いピーク値を有し得、これにより、長いパルス列、チャープ、または他の符号化信号の使用を可能にし得る。実施形態では、受信機において、波形を圧縮して分解能を回復するために、整合フィルタリングが実行されるため、より長いパルス列は、軸方向の分解能を低下させない。この技法により、信号対雑音比が向上し、信号が体内に深く浸透できるようになり、体内における、より深いターゲットの高品質画像化が可能になる。
【0205】
[0297]実施形態では、ポリジメチルシロキサン（ＰＤＭＳ）または他のインピーダンス整合材料の層を、トランスデューサ素子上で回転させることができる。この層は、トランスデューサ素子と人体との間のインピーダンス整合を高めることができるので、トランスデューサ素子と人体との間の界面における圧力波の反射または損失が、低減され得る。
【0206】
[0298]図２３～図２４では、ピクセルを、ｙ方向（またはｘ方向）に接続することによって、複数のラインユニットが作成され得、ここで、１つのラインユニット（または等価的にライン素子）は、互いに電気的に接続された複数の圧電素子を指す。実施形態では、圧電素子をｘ方向に沿って接続することによって、１つまたは複数のラインユニットも作成され得る。実施形態では、ラインユニットにおける圧電素子が、配線接続され得る。
【0207】
[0299]図７に示されるように、各圧電素子２６０は、送信パルサ、スイッチ、およびＬＮＡなどの回路に電気的に結合され得る。トランシーバ基板における圧電素子の数は、ｐＭＵＴトランスデューサアレイに接触するＡＳＩＣチップにおける回路の数と同じにすることができる。素子は、列または行に配置することができ、電子回路を含むＡＳＩＣへの接続のために電子的に選択することができる。電子的に制御されるライン画像化装置のために、２次元マトリクスアレイの各圧電素子を、制御回路の２次元アレイの対応する制御回路に接続することによって、ライン画像化装置／ユニットが構築され得、ここでは、制御回路は、空間的にピクセルの近くに配置され、たとえば図３２に示すように、ＡＳＩＣに含まれる。ライン素子を作成するために、ピクセルの列（または行）を制御する多数のドライバが、電子的にオンされ得る。実施形態では、各ライン画像化装置／ユニットにおけるドライバの数は、プログラム制御の下で電気的に修正され、電子的に調整可能である。
【0208】
[0300]実施形態では、ドライバとピクセルとの間に他の等化素子を有していない分散型駆動回路構成によって、各ピクセルのより小さい静電容量が、効率的に駆動され得、非常に大きなライン静電容量を駆動する困難性を排除する。実施形態では、ドライバの最適化により、立ち上がり端部と立ち下がり端部における対称性が可能になり、送信出力における線形性が向上し、高調波画像化を可能にする。（対称性は、図２７および図２８と併せて説明される。）実施形態では、電子制御により、プログラム可能な開口部サイズ、送信アポダイゼーション、および水平または垂直操向制御が可能になり得、これらのすべては、画質を向上させ得る。実施形態では、電子制御下で構成可能なライン画像化装置／ユニットは、プログラム制御下で電気的に修正され得る。たとえば，ｙ方向において、より少ない数の接続素子が所望される場合、その数は、制御電子回路構成または圧電アレイを再回転する必要なく、ソフトウェア制御によって調整され得る。
【0209】
[0301]実施形態では、各ラインユニットは、各サブユニットに対して別個の制御を有するいくつかのサブユニットからなるように設計され得る。これらのサブユニットの利点は、単一の外部送信ドライバを使用して、ラインユニットの大きな容量性負荷を駆動する困難を軽減し得ることである。たとえば、列における圧電素子全体を含む１つのラインユニットの代わりに、２つのラインユニットが作成される場合、２つの異なる送信ドライバが適用され、各送信ドライバが、フルラインユニットの負荷の半分を制御し得る。また、１つのドライバが使用される場合でも、ラインユニットの前半と、ラインユニットの後半とを別々に駆動すると、ラインユニットの両端への抵抗接続が低くなり、駆動状況を改善し得る。
【0210】
[0302]実施形態では、ラインユニットの長さと方位との両方が、制御され得る。たとえば、ラインユニットは、ｘ方向とｙ方向との両方に配置され得る。例として、図２３において、列（たとえば、２００３－１１～２００３－ｎ１）に沿ったＯ電極は、電気的に結合されて、１つのラインユニットを形成し得、他の列におけるＯ電極は、電気的に結合されて、ｘ方向に沿って延在するｎ個のラインユニットを形成し得る。より具体的には、ｘ方向に沿って延在するラインユニットは、ｎ個のＯ電極（２００３－１２～２００３－１ｎ），・・・，（２００３－ｎ２～２００３－ｎｎ）を含む。実施形態では、直交方向に沿ったラインユニットの構成は，ＡＳＩＣチップにおける電気回路を制御することによって可能となり得る。
【0211】
[0303]トランスデューサのアレイは、図３Ｂまたは図３Ｃに示されるような素子から作製され得る。図３Ｃでは、各素子は、１つまたは複数のサブ素子を有し得、各サブ素子は、圧電層の下に配置された膜を有する。実施形態では、膜は、複数の振動モードを有し得る。実施形態では、１つの膜が、特定の周波数において基本モードで振動し得る一方、別の膜が、膜設計によって決定される異なる周波数で振動し得る。これにより、素子に必要な端子は２つだけでありながら、素子のために、広い周波数範囲での動作が可能となる。図３Ｂにおけるように、他の実施形態では、サブ素子は、別個の駆動端子を有することができる。サブ素子ごとに異なる駆動信号を使用すると、異なる周波数ゾーンにおいて、駆動信号成分を使用することにより、より広い帯域幅を得ることができる。これにより、おのおのが異なる駆動信号を有する複数のサブ素子を使用することによって、出力信号を調整することもできる。そのような１つの用途は、隣接する素子からのクロストークを打ち消すように設計された駆動信号を使用することである。実施形態では、複数の膜が、同じ電極セットによって駆動され得、各膜（サブ素子）が、異なる基本周波数を有し得る。実施形態では、各膜は、広範囲の周波数に応答し得、その帯域幅を増加させる。
【0212】
[0304]いくつかの実施形態では、列におけるＸ（またはＴ）電極は、導体に電気的に結合され得る。実施形態では、これら導体は、１つの共通の導体に電気的に結合され得る。たとえば、アレイにおけるＴ電極のすべてが、接地またはコモンＤＣバイアス電圧に接続され得るように、導体を、１つの共通の導体線に電気的に結合され得る。
【0213】
[0305]いくつかの実施形態では、各アレイは、２次元アレイ（たとえば、図２３～図２４）に配置された圧電素子を含み得、ここでは、ｘ方向における素子の数は，ｙ方向における素子の数と同じであり得る。しかしながら、ｘ方向における素子の数は、ｙ方向における素子の数と異なり得ることが当業者には明らかである。
【0214】
[0306]実施形態では、トランスデューサ基板に結合されたＡＳＩＣチップは、動作中に、人体に面する画像化デバイス１２０の表面温度を測定する温度センサを含み得る。実施形態では、最大許容温度が規制され得、温度が、許容上限を超えて上昇してはならないため、この規制は、画像化デバイスの機能を制限し得る。実施形態では、この温度情報を使用して、画質を向上させることができる。たとえば、温度が、最大許容制限を下回る場合、雑音を低減し、システムの信号対雑音比（ＳＮＲ）を改善して、画質を向上させるために、増幅器において追加の電力が消費され得る。
【0215】
[0307]実施形態では、画像化デバイス１２６によって消費される電力は、同時に駆動されるラインユニットの数が増加するにつれて増加する。開口部全体からの圧力波の送信を完了するには、画像化デバイス１２６におけるすべてのラインユニットを駆動する必要があり得る。一度に数個のラインユニットのみが、圧力波を送信し、待機し、反射エコーを受信するために駆動される場合、全開口部のためにラインユニット全体を駆動する１サイクルを完了するために、より多くの時間を要し、１秒当たりに画像を撮影できる速度（フレームレート）が低下する。この速度を向上させるためには、一度により多くのラインユニットを駆動する必要がある。実施形態では、温度の情報により、画像化デバイス１２０が、より多くのラインを駆動して、フレームレートを向上させることができ得る。
【0216】
[0308]いくつかの実施形態では、各圧電素子は、１つの下部電極（Ｏ）および１つまたは複数の上部電極（ＸおよびＴ）を有し得、複数の共振周波数を有し得る。
[0309]実施形態では、受信モード中に生成される電荷は、２９１０，２９１４，３０１０，３０１６，３１２８および３８０６などの増幅器に伝送される。次に、増幅された信号は、様々な電気構成要素によってさらに処理され得る。したがって、増幅器２９１０，２９１４，３０１０，３０１６，３１２８および３８０６のおのおのが、電荷信号を処理する１つまたは複数の電気構成要素／回路を集合的に指し、すなわち、各増幅器が、電荷信号を処理するための１つまたは複数の電気構成要素／回路を象徴的に表すことが、当業者に明らかであるはずである。
[0309]実施形態では、受信モード中に生成される電荷は、２９１０，２９１４，３０１０，３０１６，３１２８および３８０６などの増幅器に伝送される。次に、増幅された信号は、様々な電気構成要素によってさらに処理され得る。したがって、増幅器２９１０，２９１４，３０１０，３０１６，３１２８および３８０６のおのおのが、電荷信号を処理する１つまたは複数の電気構成要素／回路を集合的に指し、すなわち、各増幅器が、電荷信号を処理するための１つまたは複数の電気構成要素／回路を象徴的に表すことが、当業者に明らかであるはずである。
【0217】
[0310]図３２は、本開示の実施形態による画像化アセンブリ３８００の概略図を示す。図示されているように、画像化アセンブリ３８００は、圧電素子（図３２には図示せず）を有するトランシーバ基板３８０１と、トランシーバ基板３８０１に電気的に結合されたＡＳＩＣチップ３８０２と、ＡＳＩＣチップ３８０２に電気的に接続された受信機マルチプレクサ３８２０と、受信機アナログフロントエンド（ＡＦＥ）３８３０と、ＡＳＩＣチップ３８０２に電気的に結合された送信機マルチプレクサ３８２４と、第２のマルチプレクサ３８２４に電気的に結合された送信ビームフォーマ３８３４とを含み得る。実施形態では，ＡＳＩＣチップ３８０２は、トランシーバ基板３８０１における複数の圧電素子に接続され、それを駆動するように構成された複数の回路３８０４を含み得る。実施形態では、各回路３８０４は、ＬＮＡなどの受信増幅器（または略して増幅器）３８０６と、圧電素子に信号を送信するための送信ドライバ３８０８と、増幅器３８０６と送信ドライバ３８０８との間を切り替えるスイッチ３８１０とを含み得る。増幅器は、プログラム可能な利得と、感知する必要があるピエゾ素子に増幅器を接続する手段とを有し得る。送信ドライバは、インピーダンスを最適化する手段と、駆動される圧電素子に接続される手段とを有する。
【0218】
[0311]実施形態では、受信機マルチプレクサ３８２０は、複数のスイッチ３８２２を含み得、受信機ＡＦＥ３８３０は、複数の増幅器３８３２を含み得る。実施形態では、スイッチ３８２２のおのおのは、回路３８０４を、増幅器３８３２へ電気的に接続し得る、および、増幅器３８３２から電気的に切断し得る。実施形態では、送信機マルチプレクサ３８２４は、複数のスイッチ３８２６を含み得、送信ビームフォーマ３８３４は、複数の送信ドライバ３８３６と、様々なドライバの送信ドライバ波形間の相対遅延を制御するための図示されていない他の回路構成と、送信ドライバのおのおののパルスの周波数および数を制御するための図示されていない他の回路構成とを含み得る。実施形態では、スイッチ３８２６のおのおのは、送信動作中にオンになり、回路３８０４に接続する一方、スイッチ３８１０が、送信ドライバ３８０８に接続している間、スイッチ３８２２は、オフになる。同様に、受信動作中、スイッチ３８１０が、増幅器３８０６に接続されている間、スイッチ３８２６はオフになり、スイッチ３８２２はオンになる。
【0219】
[0312]実施形態では、スイッチ３８１０は、送信モード中に送信ドライバ３８０８に切り替えられ得、受信モード中に増幅器３８０６に切り替えられ得る。実施形態では、スイッチ３８２２の一部が閉じられ、対応する回路３８０４が、受信モードに設定され得る。同様に、スイッチ３８２６の一部を閉じて、対応する回路３８０４が、送信モードへ設定され得る。スイッチ３８２２の一部と、スイッチ３８２６の一部とは、同時に閉じられ得るので、画像化装置アセンブリは、送信モードと受信モードとの両方において、同時に動作され得る。また、受信機マルチプレクサ３８２０および送信機マルチプレクサ３８２４は，ＡＳＩＣピンの数を低減する。実施形態では、受信機マルチプレクサ３８２０、受信機ＡＦＥ３８３０、送信機マルチプレクサ３８２４、および送信機ビームフォーマ３８３４は、回路２０２ａに含まれてもよいし、または一部が、図１Ｂにおける２１５ａに存在してもよい。
【0220】
[0313]実施形態では、各圧電体は、３つ以上の電極を有してもよく、ここでは、一方の電極が、送信モードにおいて、圧力波を生成する一方、他方の電極が、同時に、受信モードにおいて、電荷を生成することができる。この送信モードと受信モードとの同時動作により、より良好なドップラ画像化が可能となる。
【0221】
[0314]画像化されるターゲットにおける動きが原因で、得られる画像に誤差が生じる可能性があり、これらの誤差を低減することが望ましい場合がある。動きの例は、心臓組織が動いている心臓画像化を実行する場合である。動きの影響を低減するために、高いフレームレートが望ましい場合がある。したがって、電子的方位と、高さ集束と、アポダイゼーションとを維持しながら、フレームレートを向上させることが重要になる場合がある。これにより、画像におけるバリを低減するのみならず、深度に応じて方位と電子的集束とを電子的に変更することによって、受信機における動的集束を使用して、より良好な画像を得ることができる。フレームレートの向上は、図１４に示すデュアルステージビームフォーマにおいて、上部セクションと下部セクションとを同時に動作させ、動作の数を低減することによって達成することができる。さらに、Ａ２，Ｂ２，Ｃ２を生成する前に、１つの完全な列、たとえば図１２のＡ１，Ｂ１およびＣ１の走査を完了することによって、ライン上の動きの影響を最小化するのに役立つ。また、操作されるセクションにおけるすべての行および列の送信および受信を使用することによって、１本の走査ラインを作成することができる。しかしながら、平行ビームフォーマ技法［Ｈｉｇｈ ｆｒａｍｅ ｒａｔｅ ｕｌｔｒａｓｏｕｎｄ ｉｍａｇｉｎｇ ｕｓｉｎｇ ｐａｒａｌｌｅｌ ｂｅａｍｆｏｒｍｉｎｇ（並列ビームフォーミングを使用した高フレームレート超音波画像化）、Ｔｏｒｅ Ｇｒｕｎｅｒ Ｂｊａｓｔａｄ、哲学博士トロンハイム博士論文、２００９年１月、ノルウェー科学技術大学）］を使用して、たとえば４である、複数のビームを作成することができる。これは、フレームレートをさらに向上させ、動きの影響を低減することに役立つ。これらの技法でも、収差が発生する可能性があるが、それらを補正する電子的な手法が知られている。
【0222】
[0315]画質を改善するために、（規制限界を超えることなく）より大きな圧力レベルを出力することが望ましい場合がある。等化の値は、関心周波数領域における圧力出力の増加である。この圧力出力の増加の結果、信号出力が大きくなり、信号対雑音比が向上し、組織への信号浸透が向上し、画像化深度が向上する。ＰＭＵＴは容量性が高く、これらに直列にインダクタンスを追加することで、リアクタンスを低減し、ドライバインピーダンスとの整合性の向上に役立ち、電力伝送の増加を支援する。
【0223】
[0316]図３３～図３７は、列（および行）に配置され、超音波ビームを送信および受信するために使用され得るトランスデューサアレイおよび回路を示す。ユニークなことに、インダクタは、トランスデューサを通過して、インダクタを通過して、仮想接地（バイアス電圧）へと流れる電流の経路にある。トランスデューサと直列にインダクタを追加することは、トランスデューサのインピーダンスの容量成分の補償に役立ち、（図３６ＡにおけるＯノードにおける）ドライバの、トランスデューサのインピーダンスへのインピーダンス整合に役立ち、トランスデューサへの電力伝送の最大化に役立つ。送信ドライバは、トランスデューサを直接駆動し、インダクタは、接地リターン（または、トランスデューサのバイアスリターンリードにある。この開示では、各インダクタのために必要な面積が、非常に大きく、インダクタの数も多いため、このインダクタの値（たとえば約０．５μＨ）では、これらインダクタを、低周波数領域（たとえば、２ＭＨｚ）で使用することはできない。インダクタを、接地リターン経路に配置することで、追加のピンの数の増加を最小限に抑えながら、これらのインダクタをオフチップにすることができる（ここでは、各インダクタに、１つの追加のピンが必要とされる）。インダクタをドライバと直列に実装するために、オフチップ実装のためにインダクタごとに２つのピンを必要とする。
【0224】
[0317]図３３Ｃは、送信ドライバと直列にインダクタを追加するレガシー技法を使用した、インダクタベースの等化を使用する例を示す。ここで、Ｄ０は送信ドライバである。ドライバの出力は、オフチップでピンＰ０Ａに接続される。外部インダクタＬ０が接続され、インダクタの他端は、ピンＰ０Ｂに接続され、トランスデューサＣＯを駆動する回路に戻され、Ｃ０の他端は、ピンＸ０に進み、バイアス電圧に接続される。この手法の問題は、インダクタごとに追加のピンＰ０Ａ，Ｐ０Ｂが必要になることである。相互接続配線も重要である。それに加えて、ドライバ出力は、ピンに出力され、ドライバの性能を低下させる寄生負荷にさらされる。１２８チャネルの画像化装置の場合、１２８個のインダクタが必要となり、２５６個の追加のピンが必要となり、負担が大きくなるか、または非現実的となる。さらに、相互接続の量は、本明細書で説明された主題と比較して大幅に増加するであろう。電流レベルが高く、インピーダンスを同等に保つには、相互接続の寸法を大きくする必要があるため、これは特に重要である。２本の別々のワイヤが必要なため、相互接続の長さは２倍になる。したがって、このレガシー技法を使用した等化技法を統合することは現実的ではない。別の技法が、図３３Ｄに開示され、これにより、インダクタを、（トランスデューサとバイアス電圧との間で直列な）トランスデューサの反対側に移動させることにより、１つの追加のピンと、１つの追加の相互接続配線とが必要とされ、等化技法の統合が可能になる。実際、多くの場合、ピンＸ０，Ｘ１は、いずれにしてもｔｐ個のピンを出すので、インダクタベースの等化を使用しない状況と比較して、等化のためにインダクタを追加してもほとんど不利益はない。トランスデューサの反対側にインダクタを配置することは、説明された利点を有するのみならず、等化を実行するための回路の能力も維持する。特に、この回路は、本明細書で開示されるように、動的である集束制御により、方位および高さ方向に集束させる能力も保持している。ピエゾ素子回路は、インダクタを含んでおり、これによって、超音波ビームで最大量の電力を伝送するように回路を構成できる。回路内でインダクタを使用する手段は、スペースをあまりとらないように統合されており、回路の構築と使用とを現実的にする。
[0318]図３３Ａは、ピエゾ素子アレイの一部であり得るピエゾ素子を含む回路を示す。ピエゾ素子アレイは、たとえば、１２８列３２行の格子状に配置された４０９６個のピエゾ素子を含み得、動的な集束を有する特定の送信超音波ビームを形成する目的のためであり得る。ピエゾ素子のアレイにおける個々の素子は、送信される超音波ビームの集束を変えるために、時間的に遅延された信号を受信し得る。「ピエゾ素子」および「ｐＭＵＴトランスデューサ素子」という用語は、本明細書では置換可能に使用される。それに加えて、「ピエゾ素子回路」および「ｐＭＵＴトランスデューサ回路」という用語も置換可能である。
[0318]図３３Ａは、ピエゾ素子アレイの一部であり得るピエゾ素子を含む回路を示す。ピエゾ素子アレイは、たとえば、１２８列３２行の格子状に配置された４０９６個のピエゾ素子を含み得、動的な集束を有する特定の送信超音波ビームを形成する目的のためであり得る。ピエゾ素子のアレイにおける個々の素子は、送信される超音波ビームの集束を変えるために、時間的に遅延された信号を受信し得る。「ピエゾ素子」および「ｐＭＵＴトランスデューサ素子」という用語は、本明細書では置換可能に使用される。それに加えて、「ピエゾ素子回路」および「ｐＭＵＴトランスデューサ回路」という用語も置換可能である。
【0225】
[0319]図３３Ａの回路は、ピエゾ素子のみならず、そのＯノード、Ｘノード、およびデジタル入力駆動をも示す。Ｏノードは、デジタル入力駆動からピエゾ素子へ駆動信号を送信するための入力端子を指定し得る。Ｘノードは、バイアスノードまたは接地ノードであり得る。図３３Ａの実施形態では、Ｘノードは、－１８Ｖでバイアスされるが、Ｏノード上の最も負の駆動電圧よりもさらに負となるように、他の電圧でバイアスされ得る。
【0226】
[0320]図３３Ａの実施形態では、ピエゾ素子は、容量性が高くなり得、回路素子としての振舞いを適切に識別する目的で、コンデンサとして表現される。デジタル入力駆動によって提供される駆動信号は、たとえば、方形波、ステップ波、正弦波、三角波、または別のタイプの交流電圧信号であり得る。特定のピエゾ素子の場合、デジタル入力駆動が、ピエゾ素子に供給される特定の信号を遅延させ得る。時間遅延の量は、アレイ内のピエゾ素子の配置によって決定され得、ピエゾ素子の番号付きの行または列のインデクスラベルに関連し得る。
【0227】
[0321]図３３Ｂは、ピエゾ素子とＸバイアスノードとの間に直列に接続されたインダクタを備えた図３３Ａの回路の修正を示す。インダクタは、容量性ピエゾ素子の複素インピーダンスによって導入される位相シフトを補正するために接続され得る。インダクタを接続することによって、位相シフトを相殺することは、インピーダンス整合を実行することによって電力伝送を向上させるために実行される。インダクタを、他の回路構成とともにチップ上に集積することは、より低い画像化周波数（１～１０ＭＨｚ領域など）では現実的ではない。これは、インダクタのサイズと、チップ上に必要なインダクタの数とによる。（たとえば、５０ＭＨｚ～１００ＭＨｚの範囲で）周波数が増加すると、インダクタのサイズは小さくなる。したがって、インダクタを、チップに集積するのがより現実的になる。今日の商用医療画像化用途の大部分は、１０ＭＨｚ未満の周波数において使用される。実際には、これらの用途のためにインダクタを集積することは困難である可能性があるため、１つの実施形態では、外部インダクタを使用して、集積回路を、トランスデューサのマトリクスアレイに接続された送信および受信回路構成のマトリクスアレイと接続する。図３３Ａは、（接地基準に類似する）バイアス電圧に接続されたトランスデューサの一方の端子を示す。トランスデューサとバイアス端子との間に外部インダクタが接続される。もう一方の端子がある（Ｘバイアスは共通のピンであり、すでに使用可能である）ため、これにはインダクタごとに１つのピンのみを追加する必要がある。そのような構成により、インダクタベースの等化が可能となる。たとえば、１２８列３２行に配置されたマトリクスアレイの場合、１２８個のインダクタで十分であり、ここでは、（図３４に示すように、プログラム制御下のスイッチを使用することによって）列上の素子が、必要に応じて選択される。
【0228】
[0322]図３４は、（互いに並行な）ピエゾ素子と、Ｘバイアス端子との間に直列に配置された共通のインダクタに接続された、図３３Ｂに示されるタイプのＮ個のピエゾ素子回路の列を示す。この実施形態では、Ｎ個のピエゾ素子は、Ｎ個の対応するデジタル入力駆動を有する。他の実施形態では、たとえば、ピエゾ素子が、等しい遅延で信号を送信するように構成されている場合、１つの入力駆動と同等のものを使用して、複数のピエゾ素子を駆動することができる。別の例では、トランスデューサ駆動信号を相互に遅延させて、図１５～図１９で説明したように、高さ方向における電子的集束を可能にすることができる。グループから一度に複数のピエゾ素子を選択することができ、ピエゾ素子をインダクタおよびＸバイアス端子に接続するスイッチを切断することによって、ピエゾ素子が、選択解除または切断され得る。インダクタの値は、ピエゾ素子の静電容量によって導入される位相の変化をオフセットするのに十分大きくなるように選択され得る。たとえば、３２個のピエゾ素子が、電子的に選択された場合、列静電容量は１０００ｐＦになり得、インダクタは、０.５μＨのインダクタンスを有し得る。これらのインダクタンスを使用して、静電容量を補償すると、特定の周波数において、システム帯域幅を選択的に改善できる。たとえば、圧力出力を、特定の帯域幅（たとえば、１ＭＨｚ～６ＭＨｚ）にわたって改善できる一方、より高い周波数、たとえば＞１０ＭＨｚで、圧力を低減できる。
【0229】
[0323]図３５は、ピエゾ素子とＸバイアス端子との間に接続されるインダクタのない、図３３Ａに示されるタイプのピエゾ素子回路の複数の列を示す。図３５の実施形態は、２つの列を示しているが、４０９６個のピエゾ素子アレイにおいて、おのおのが列ごとに３２個のピエゾ素子を有する１２８個の列が存在し得る。用途の要件によって決定されるように、より大きな列および行のサイズも可能または現実的であり、依然として本開示の範囲内にある。図示されている２つの列は、方位方向における電子的集束を可能にするために、互いに対して遅延される送信駆動を有する。図３４に示されるものと同様の追加のインダクタは、同様の集束機能を可能にし、図３６Ｂに示されている。インダクタの値を変える必要がない一部の用途は、短絡スイッチが、必要ない場合があることに留意されたい。
【0230】
[0324]図３６Ａは、コモンＸバイアスラインに接続された複数の列を備えた実施形態を示す。図３６Ａの実施形態では、複数のインダクタを備えた複数の列がある。インダクタは、短絡スイッチを使用して短絡され得る。これは、駆動信号の高周波数では、インダクタが、画像化装置の帯域を制限し、トランスデューサからの超音波圧力出力が低下し、キャップの短絡と並行して、画質が低下する可能性があるためである。別の実施形態では、切替構成を使用して、他の回路構成とともにＡＳＩＣ上にインダクタを統合することが可能である場合、所望されるインダクタの値を選択することが可能である。この切替構成は、Ｎ個のインダクタを有し、たとえば図３４に示されている各インダクタを置き換える。Ｎ個のインダクタは、コモン端子を有する一方、他の端子は、図３６Ｂに示すように、ともに結合されたスイッチの他端と直列に接続されたスイッチを有する。ダイオードは、スイッチが開いているときに、インダクタを流れる電流を分流する。この構成により、インダクタの値をプログラムし、所望されるインピーダンスに一致するように電子的に調整することを可能にする。図３７は、インダクタの値を変えるために電子的に切り替えることが可能なインダクタの構成を示す。この回路は、端子Ｔ０と端子Ｔ１との間に並列的に接続された２つのインダクタＬ０，Ｌ１を有する。各インダクタは、ＳＡ０およびＳＢ０で表されるような切替構成を有する。インダクタが、回路に残っている場合、ＳＡ０がオンで、ＳＢ０がオフであり、その逆もある。これらのスイッチは、論理的に同期され、相補的である。そのような複合インダクタは、たとえば図３６Ｂに示される各インダクタを置換できる。
【0231】
[0325]いくつかの実施形態では、本明細書における図に示される個々の素子間の電子的または電気的接続は、配線接続、すなわち物理的接続であるが、プログラム可能で、より柔軟なデジタル通信を可能にするために、異なるデジタル接続が使用され得る。いくつかの実施形態では、そのようなデジタル接続は、スイッチ、プラグ、ゲート、コネクタなどを含み得るが、これらに限定されない。
【0232】
[0326]前述の説明では、特定の実施形態および例が提供されているが、本発明の主題は、具体的に開示された実施形態を超えて、他の代替実施形態および／または使用、ならびにそれらの修正および均等物に及ぶ。したがって、本明細書に添付された特許請求の範囲は、説明された特定の実施形態のいずれによっても限定されない。たとえば、本明細書に開示される任意の方法またはプロセスにおいて、方法またはプロセスの行為または動作は、任意の適切な順序で実行することができ、必ずしも特定の開示された順序に限定されない。様々な動作は、特定の実施形態を理解するのに役立つように、複数の個別の動作として順に説明され得るが、しかしながら、説明の順序は、これらの動作が順序に依存することを意味するものと解釈されるべきではない。それに加えて、本明細書で説明された構造、システム、および／またはデバイスは、統合された構成要素として、または別個の構成要素として具現化され得る。
【0233】
[0327]様々な実施形態を比較する目的で、これらの実施形態の特定の態様および利点が説明される。必ずしもすべてのそのような態様または利点は、特定の実施形態によって必ずしも達成される訳ではない。したがって、たとえば、様々な実施形態は、本明細書で教示または示唆される他の態様または利点を必ずしも達成することなく、本明細書で教示されるような１つの利点または利点のグループを達成または最適化する方式で実行され得る。
【0234】
[0328]本明細書で使用される場合、Ａおよび／またはＢは、ＡまたはＢの１つまたは複数、およびＡおよびＢなどのそれらの組合せを包含する。「第１」、「第２」、「第３」などの用語は、本明細書では様々な素子、構成要素、領域、および／またはセクションを説明するために使用され得るが、これらの素子、構成要素、領域、および／またはセクションは、これらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、１つの素子、構成要素、領域、またはセクションを、別の素子、構成要素、領域、またはセクションから区別するためにのみ使用される。したがって、以下に論じられる第１の素子、構成要素、領域、またはセクションを、本開示の教示から逸脱することなく、第２の素子、構成要素、領域、またはセクションと呼ぶことができる。
【0235】
[0329]本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、本開示を限定することを意図したものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈上明らかに別段の指示がない限り、複数形も含むように意図される。本明細書において使用される場合、「備える」および／または「備えている」、または「含む」および／または「含んでいる」という用語は、記載された特徴、領域、完全体、ステップ、動作、素子および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、領域、完全体、ステップ、動作、素子、構成要素、および／またはそれらのグループの存在または追加を排除するものではないことがさらに理解されるであろう。
【0236】
[0330]本明細書および特許請求の範囲で使用される場合、特に明記しない限り、「約」および「およそ」または「実質的に」という用語は、実施形態に応じて、数値の±０．１％，±１％，±２％，±３％，±４％，±５％，±６％，±７％，±８％，±９％，±１０％，±１１％，±１２％，±１４％，±１５％，または±２０％以下の変動を指す。非限定的な例として、約１００メートルは、実施形態に応じて、９５メートルから１０５メートル（１００メートルの±５％）、９０メートルから１１０メートル（１００メートルの±１０％）、または８５メートルから１１５メートル（１００メートルの±１５％）の範囲を表す。
【0237】
[0331]本明細書では好ましい実施形態が示され、説明されたが、そのような実施形態は、単なる例として提供されたものであることが当業者に明らかであろう。当業者には、本開示の範囲から逸脱することなく、多くの変形、変更、および置換が想起されるであろう。本明細書で説明された実施形態に対する様々な代替案が、実際に適用され得ることを理解されたい。本明細書で説明された実施形態の多数の異なる組合せが可能であり、そのような組合せは、本開示の一部とみなされる。それに加えて、本明細書における任意の１つの実施形態に関連して論じられたすべての特徴は、本明細書における他の実施形態における使用のために容易に適合することができる。以下の特許請求の範囲が、本開示の範囲を定義し、これら特許請求の範囲内の方法および構造、およびそれらの均等物が、特許請求の範囲によって保護されることが意図される。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4】
【図5】
【図5B】
【図6】
【図7】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31A】
【図31B】
【図32】
【図33A】
【図33B】
【図33C】
【図33D】
【図34】
【図35】
【図36A】
【図36B】
【図37】
【手続補正書】
【提出日】2023-09-15
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
ａ）少なくとも１つのトランスデューサ素子であって、各トランスデューサ素子は、２つの端子を有し、前記少なくとも１つのトランスデューサ素子は、送信モードにある、少なくとも１つのトランスデューサ素子と、ｂ）少なくとも１つの送信ドライバであって、各送信ドライバは、前記少なくとも１つのトランスデューサ素子の各第１の端子に接続された、少なくとも１つの送信ドライバと、
ｃ）２つの端子を備えた少なくとも１つのインダクタであって、各インダクタの各第１の端子は、各トランスデューサ素子の各第２の端子に接続され、各インダクタの各第２の端子は、バイアス電圧に接続された、２つの端子を備えた少なくとも１つのインダクタと、
を備えたトランスデューサ、を備えた超音波画像化システム。
【請求項2】
前記少なくとも１つのトランスデューサ素子は、アレイに編成された複数のトランスデューサ素子であり、前記アレイは、行および列で編成され、第１の列におけるトランスデューサ素子の遅延は、第２の列におけるトランスデューサ素子の遅延から独立しており、第１の行におけるトランスデューサ素子の遅延は、第２の行におけるトランスデューサ素子の遅延から独立している、請求項１に記載の超音波画像化システム。
【請求項3】
列上のトランスデューサ素子は、異なる遅延を有する、請求項２に記載の超音波画像化システム。
【請求項4】
前記トランスデューサの帯域幅は、関心領域内で増加する、請求項２または３に記載の超音波画像化システム。
【請求項5】
前記少なくとも１つのインダクタの少なくとも１つの値は、関心周波数範囲における圧力出力調整を提供するように選択され、前記圧力出力調整は、前記選択されたトランスデューサ素子の複数の送信ドライバの、複数の電圧駆動レベルを変えることによって生成される、請求項２～４のいずれか一項に記載の超音波画像化システム。
【請求項6】
前記少なくとも１つのインダクタの少なくとも１つの値は、前記少なくとも１つのトランスデューサ素子の少なくとも１つの静電容量によって導入される位相の変化をオフセットするのに十分な大きさとなるように選択される、請求項２～５のいずれか一項に記載の超音波画像化システム。
【請求項7】
前記電圧駆動レベルは、マルチレベル送信駆動パルスを使用し、所望されるデジタル駆動レベルを選択して変えられる、請求項５または６に記載の超音波画像化システム。
【請求項8】
前記電圧駆動レベルはさらに、送信パルサ波形におけるパルス幅変調を使用して制御される、請求項７に記載の超音波画像化システム。
【請求項9】
前記トランスデューサは、前記列に沿った高さ方向における高さ集束の電子制御を提供するように構成される、請求項３～８のいずれか一項に記載の超音波画像化システム。
【請求項10】
前記送信ドライバは、列に沿って、１つまたは複数のトランスデューサ素子を駆動するように構成され、前記送信ドライバは、送信チャネルからの信号によって駆動され、前記送信チャネルの前記信号は、異なる列上の他のトランスデューサ素子を駆動する、他の送信チャネルに適用される遅延に対して、電子的に遅延される、請求項１～９のいずれか一項に記載の超音波画像化システム。
【請求項11】
前記送信チャネルおよび追加の送信チャネルは、隣接する列間の相対遅延を電気的に制御するように構成され、制御回路は、同じ行における第１の数のトランスデューサ素子が、開始行の第２の数のトランスデューサ素子と実質的に同一の相対遅延を共有するように、前記列上の前記第１の数のトランスデューサ素子のための相対遅延を設定するように構成された、請求項１０に記載の超音波画像化システム。
【請求項12】
前記複数のトランスデューサ素子のうちのトランスデューサ素子は、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、パルス送信と、反射超音波信号の受信とのための、いくつかの行およびいくつかの列を備え、前記パルス送信と、前記上部セクション、中央セクション、および下部セクションからの前記反射超音波信号の受信とは、第１のビームフォーマを使用して、前記反射超音波信号を、方位方向に集束させるために使用され、高さ集束は、第２のビームフォーマを使用して達成される、請求項１～１１のいずれか一項に記載の超音波画像化システム。
【請求項13】
１つまたは複数の行のうちの行上の２つの隣接するトランスデューサ素子は、ともにアドレス指定され、前記複数のトランスデューサ素子のうちのトランスデューサは、上部セクション、中央セクション、および下部セクションを備え、これらセクションのおのおのは、超音波パルス送信と、反射超音波信号の受信とのための、第１の数の行および第２の数の列を備え、前記超音波パルス送信と、前記セクションからの前記反射超音波信号の受信とは、第１のビームフォーマを使用して、前記反射超音波信号を、方位方向に集束させるために使用され、高さ集束は、第２のビームフォーマを使用して達成され、Ｂモードを使用した画像化のために、受信チャネルは、同じ行上の２つのトランスデューサ素子に割り当てられ、前記２つのトランスデューサ素子のうちの一方は、前記上部セクションからのものであり、前記２つのトランスデューサ素子のうちの他方は、前記下部セクションからのものであり、別のチャネルが、前記中央セクションの２つのトランスデューサ素子に割り当てられ、Ｎ列をアドレス指定するために２Ｎ個の受信チャネルが使用される、請求項４～１２のいずれか一項に記載の超音波画像化システム。
【請求項14】
電子的に選択された前記複数のトランスデューサ素子のすべてが動作されて、送信動作において高さ集束で圧力を生成し、受信動作では、個別に電子的に選択された前記複数のトランスデューサ素子のすべてが、前記方位方向および高さ面における集束で画像を再構成するために使用される、請求項１３に記載の超音波画像化システム。
【請求項15】
線形遅延と任意の精細遅延との合計となるように、列に沿った相対遅延を電気的に制御するように構成された制御回路をさらに備え、前記列の前記線形遅延および任意の精細遅延は、前記トランスデューサの他の列の他の線形遅延および任意の精細遅延から独立しており、それによって、３次元における任意の操向および集束が可能となる、請求項３～１４のいずれか一項に記載の超音波画像化システム。
【国際調査報告】