特表2024-504881 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 深▲せん▼市華星光電技術有限公司の特許一覧

特表2024-504881薄膜トランジスタ、表示パネル及びその製造方法

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4A
4B
4C
4D
4E
4F
4G

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-02

(54)【発明の名称】薄膜トランジスタ、表示パネル及びその製造方法

(51)【国際特許分類】

H01L 29/786 20060101AFI20240126BHJP

H01L 21/336 20060101ALI20240126BHJP

G09F 9/30 20060101ALI20240126BHJP

G09F 9/00 20060101ALI20240126BHJP

G06F 3/041 20060101ALI20240126BHJP

G02F 1/1368 20060101ALN20240126BHJP

【ＦＩ】

H01L29/78 616S

H01L29/78 617N

H01L29/78 619A

G09F9/30 338

G09F9/00 366A

G09F9/00 338

G06F3/041 410

G02F1/1368

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021560071

(86)(22)【出願日】2021-09-29

(85)【翻訳文提出日】2021-12-06

(86)【国際出願番号】 CN2021121819

(87)【国際公開番号】W WO2023044950

(87)【国際公開日】2023-03-30

(31)【優先権主張番号】202111120728.4

(32)【優先日】2021-09-24

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】515203228

【氏名又は名称】ティーシーエルチャイナスターオプトエレクトロニクステクノロジーカンパニーリミテッド

【氏名又は名称原語表記】ＴＣＬＣｈｉｎａＳｔａｒＯｐｔｏｅｌｅｃｔｒｏｎｉｃｓＴｅｃｈｎｏｌｏｇｙＣｏ．，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．９－２，ＴａｎｇｍｉｎｇＲｄ，ＧｕａｎｇｍｉｎｇＮｅｗＤｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ，Ｃｈｉｎａ５１８１３２

(74)【代理人】

【識別番号】100204386

【弁理士】

【氏名又は名称】松村啓

(72)【発明者】

【氏名】▲盧▼ ▲馬▼才

(72)【発明者】

【氏名】柳 ▲銘▼▲崗▼

(72)【発明者】

【氏名】▲劉▼ 念

【テーマコード（参考）】

2H192

5C094

5F110

5G435

【Ｆターム（参考）】

2H192AA24

2H192BB12

2H192CB37

2H192CB82

2H192EA22

2H192EA43

2H192EA67

2H192EA76

2H192GB33

2H192GD06

2H192JA33

5C094AA21

5C094BA03

5C094BA43

5C094DA13

5C094DA14

5C094EA07

5C094FA01

5C094FA02

5C094JA01

5C094JA08

5F110AA11

5F110BB01

5F110CC10

5F110DD01

5F110DD02

5F110EE02

5F110EE03

5F110EE04

5F110EE06

5F110EE07

5F110EE14

5F110EE30

5F110FF01

5F110FF02

5F110FF03

5F110FF09

5F110FF27

5F110FF28

5F110GG01

5F110GG02

5F110GG13

5F110GG15

5F110HL02

5F110HL03

5F110HL04

5F110HL06

5F110HL11

5F110HM12

5F110HM13

5F110NN03

5F110NN05

5F110NN22

5F110NN23

5F110NN24

5F110NN27

5F110NN33

5F110NN34

5F110NN44

5F110QQ11

5G435AA16

5G435BB12

5G435KK05

(57)【要約】

本願の実施例は薄膜トランジスタ、表示パネル及びその製造方法を開示し、ここで、薄膜トランジスタは、ゲート、ゲート絶縁層、活性層、第１電極、層間絶縁層及び第２電極を含み、層間絶縁層は第１電極と活性層との間に設置され、層間絶縁層上に第１ビアホールが開口され、活性層は第１ビアホールによって第１電極に接続され、層間絶縁層の厚さはゲート絶縁層の厚さよりも大きく、第２電極は活性層に接続される。

【特許請求の範囲】

【請求項1】

薄膜トランジスタであって、
ゲートと、ゲート絶縁層と、活性層と、第１電極と、層間絶縁層と、第２電極と、を含み、
前記ゲート絶縁層は、前記ゲートの一方側に設置され、
前記活性層は、前記ゲート絶縁層のうちの前記ゲートから離れた側に設置され、前記活性層は前記ゲートと対向して設置され、
前記第１電極は、前記活性層のうちの前記ゲートから離れた側に設置され、
前記層間絶縁層は、前記第１電極と前記活性層との間に設置され、前記第１電極と前記活性層とを絶縁し、前記層間絶縁層上には前記層間絶縁層を貫通し且つ前記第１電極の表面まで延伸する第１ビアホールが開口され、前記活性層は前記第１ビアホールによって前記第１電極に接続され、前記層間絶縁層の厚さは前記ゲート絶縁層の厚さよりも大きく、及び
前記第２電極は、前記活性層に接続され、前記第２電極は前記活性層と同一層に位置する、薄膜トランジスタ。

【請求項2】

さらに補助電極を含み、
前記補助電極は、前記活性層と対向して設置され、前記層間絶縁層は前記補助電極と前記活性層との間に設置される、請求項１に記載の薄膜トランジスタ。

【請求項3】

前記第１電極は前記補助電極と同一層に位置し、前記活性層は前記第１ビアホールによって前記第１電極に接続される、請求項２に記載の薄膜トランジスタ。

【請求項4】

前記活性層は半導体部分及び第１電極接触部分を含み、前記第１電極接触部分の導電能力は前記第１電極の導電能力よりも小さく、前記第１電極接触部分の導電能力は前記半導体部分の導電能力よりも大きく、前記第１電極接触部分は前記第１ビアホールによって前記第１電極に接続される、請求項１に記載の薄膜トランジスタ。

【請求項5】

前記ゲート、前記ゲート絶縁層及び前記活性層の半導体部分の側縁は面一である、請求項４に記載の薄膜トランジスタ。

【請求項6】

前記層間絶縁層の厚さは前記ゲート絶縁層の厚さの２倍以上である、請求項１に記載の薄膜トランジスタ。

【請求項7】

前記層間絶縁層の厚さは前記ゲート絶縁層の厚さの３倍である、請求項６に記載の薄膜トランジスタ。

【請求項8】

表示パネルであって、第１電極と、層間絶縁層と、活性層と、第２電極と、ゲート絶縁層と、ゲートと、を含み、
前記第１電極は、第１金属層に位置し、
前記層間絶縁層は、前記第１電極上に設置され、前記層間絶縁層上には前記層間絶縁層を貫通し且つ前記第１電極の表面まで延伸する第１ビアホールが開口され、
前記活性層は、前記層間絶縁層上に設置され、前記活性層は前記第１ビアホールによって前記第１電極に接続され、
前記第２電極は、前記活性層に接続され、
前記ゲート絶縁層は、前記活性層上に設置され、
前記ゲートは、前記ゲート絶縁層上に設置された第２金属層に位置し、前記活性層と対向して設置され、
前記層間絶縁層の厚さは前記ゲート絶縁層の厚さよりも大きい、表示パネル。

【請求項9】

さらに補助電極を含み、
前記補助電極は、前記活性層と対向して設置され、前記層間絶縁層は前記補助電極と前記活性層との間に設置される、請求項８に記載の表示パネル。

【請求項10】

前記第１電極はドレインであり、前記第２電極はソースであり、及び／又は、前記第１電極はソースであり、前記第２電極はドレインである、請求項８に記載の表示パネル。

【請求項11】

前記補助電極は前記第１金属層に位置し、前記層間絶縁層は前記第１電極及び前記補助電極を被覆する、請求項９に記載の表示パネル。

【請求項12】

前記活性層は半導体部分及び第１電極接触部分を含み、前記第１電極接触部分の導電能力は前記第１電極の導電能力よりも小さく、前記第１電極接触部分の導電能力は前記半導体部分の導電能力よりも大きく、前記第１電極接触部分は前記第１ビアホールによって前記第１電極に接続される、請求項８に記載の表示パネル。

【請求項13】

さらに画素電極を含み、前記画素電極は前記活性層と同じ層に設置され、前記画素電極は前記活性層に電気的に接続され、前記活性層は金属酸化物半導体を含む、請求項８に記載の表示パネル。

【請求項14】

さらに基板と、走査線と、パッシベーション層と、共通電極と、を含み、
前記第１金属層は前記基板上に設置され、前記第１金属層はさらにデータ線を含み、
前記走査線は、前記第２金属層に位置し、前記走査線は前記データ線と交差して複数のサブ画素ユニットを限定し、前記ゲート、前記第２電極、前記第１電極、及び前記活性層から構成される薄膜トランジスタと、前記薄膜トランジスタに接続される前記画素電極とはいずれも前記サブ画素ユニット内に位置し、
前記パッシベーション層は、前記第２金属層上に設置され、前記ゲート及び前記画素電極を被覆し、
前記共通電極は、前記パッシベーション層上に設置され、前記共通電極は前記画素電極と対向して設置される、請求項１３に記載の表示パネル。

【請求項15】

前記ゲート、前記ゲート絶縁層及び前記活性層の半導体部分の側縁は面一である、請求項８に記載の表示パネル。

【請求項16】

前記層間絶縁層の厚さは前記ゲート絶縁層の厚さの２倍以上である、請求項８に記載の表示パネル。

【請求項17】

前記層間絶縁層の厚さは前記ゲート絶縁層の厚さの３倍である、請求項１６に記載の表示パネル。

【請求項18】

前記第１金属層はさらにタッチ制御信号線を含み、前記表示パネルはさらに第１タッチ制御電極を含み、
前記第１タッチ制御電極は前記活性層と同じ層に設置され、前記第１タッチ制御電極は前記活性層に接続される、請求項８に記載の表示パネル。

【請求項19】

前記表示パネルはさらに第２タッチ制御電極を含み、前記第２タッチ制御電極は第１タッチ制御電極と絶縁され、且つ対向して設置される、請求項８に記載の表示パネル。

【請求項20】

表示パネルの製造方法であって、
Ｂ１：１つの基板を提供するステップと、
Ｂ２：前記基板上に第１金属層を形成し、前記第１金属層をパターン化して第１電極を形成するステップと、
Ｂ３：前記第１金属層上に層間絶縁層を設置し、前記層間絶縁層をパターン化して第１ビアホールを形成するステップと、
Ｂ４：前記層間絶縁層上にパターン化された活性層を設置するステップであって、前記活性層は前記第１ビアホールによって前記第１電極に接続され、前記活性層は金属酸化物半導体を含む、ステップと、
Ｂ５：前記活性層上にゲート絶縁層及び第２金属層を形成し、前記層間絶縁層の厚さは前記ゲート絶縁層の厚さの２倍以上であり、
前記第２金属層をパターン化してゲートを形成し、前記ゲートを前記活性層と対向して設置し、
パターン化後の前記ゲートをマスクとして前記ゲート絶縁層をパターン化して前記第１電極の上方に位置する前記活性層を露出させ、
パターン化後の前記ゲートをマスクとして、露出した前記活性層に対して金属化処理を行って前記活性層に接続される第２電極及び第１電極接触部分を形成し、前記第１電極接触部分は前記第１ビアホールによって前記第１電極に接続される、ステップと、を含む、表示パネルの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は表示技術分野に関し、具体的に、薄膜トランジスタ、表示パネル及びその製造方法に関する。

【背景技術】

【0002】

従来のバックチャネルエッチング型（ＢＣＥ）薄膜トランジスタでは、電気的性能を上げるために、できるだけＶｇｓ電圧を低減させる必要があり、具体的に、ゲート絶縁層の厚さを薄くすることによって実現できるが、ゲート絶縁層の厚さの低減は、ゲートとドレインとの間の耐電圧性の低下をもたらすことになるだけでなく、さらにゲートとソース／ドレインとの間の静電容量を増大させることになり、薄膜トランジスタの総合的な電気的性能に影響を与える。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本願の実施例は薄膜トランジスタ、表示パネル及びその製造方法を提供し、薄膜トランジスタの総合的な電気的性能を効果的に改善できる。

【課題を解決するための手段】

【0004】

本願の実施例は薄膜トランジスタを提供し、ゲートと、ゲート絶縁層と、活性層と、第１電極と、層間絶縁層と、第２電極と、を含み、前記ゲート絶縁層は、前記ゲートの一方側に設置され、前記活性層は、前記ゲート絶縁層のうちの前記ゲートから離れた側に設置され、前記活性層は前記ゲートと対向して設置され、前記第１電極は、前記活性層のうちの前記ゲートから離れた側に設置され、前記層間絶縁層は、前記第１電極と前記活性層との間に設置され、前記第１電極と前記活性層とを絶縁し、前記層間絶縁層上には前記層間絶縁層を貫通し且つ前記第１電極の表面まで延伸する第１ビアホールが開口され、前記活性層は前記第１ビアホールによって前記第１電極に接続され、前記層間絶縁層の厚さは前記ゲート絶縁層の厚さよりも大きく、及び、前記第２電極は、前記活性層に接続され、前記第２電極は前記活性層と同一層に位置する。

【0005】

選択可能に、本願のいくつかの具体的な実施例では、薄膜トランジスタはさらに補助電極を含み、前記補助電極は、前記活性層と対向して設置され、前記層間絶縁層は前記補助電極と前記活性層との間に設置される。

【0006】

選択可能に、本願のいくつかの具体的な実施例では、前記第１電極は前記補助電極と同一層に位置し、前記活性層は前記第１ビアホールによって前記第１電極に接続される。

【0007】

選択可能に、本願のいくつかの具体的な実施例では、前記活性層は半導体部分及び第１電極接触部分を含み、前記第１電極接触部分の導電能力は前記第１電極の導電能力よりも小さく、前記第１電極接触部分の導電能力は前記半導体部分の導電能力よりも大きく、前記第１電極接触部分は前記第１ビアホールによって前記第１電極に接続される。

【0008】

本願の実施例はさらに表示パネルを提供し、第１電極と、層間絶縁層と、活性層と、第２電極と、ゲート絶縁層と、ゲートと、を含み、前記第１電極は、第１金属層に位置し、前記層間絶縁層は、前記第１電極上に設置され、前記層間絶縁層上には前記層間絶縁層を貫通し且つ前記第１電極の表面まで延伸する第１ビアホールが開口され、前記活性層は、前記層間絶縁層上に設置され、前記活性層は前記第１ビアホールによって前記第１電極に接続され、前記第２電極は、前記活性層に接続され、前記ゲート絶縁層は、前記活性層上に設置され、前記ゲートは、前記ゲート絶縁層上に設置された第２金属層に位置し、前記活性層と対向して設置され、前記層間絶縁層の厚さは前記ゲート絶縁層の厚さよりも大きい。

【0009】

選択可能に、本願のいくつかの具体的な実施例では、表示パネルはさらに補助電極を含み、前記補助電極は、前記活性層と対向して設置され、前記層間絶縁層は前記補助電極と前記活性層との間に設置され、前記第１電極はドレインであり、前記第２電極はソースであり、及び／又は、前記第１電極はソースであり、前記第２電極はドレインである。

【0010】

選択可能に、本願のいくつかの具体的な実施例では、前記補助電極は前記第１金属層に位置し、前記層間絶縁層は前記第１電極及び前記補助電極を被覆する。

【0011】

【0012】

選択可能に、本願のいくつかの具体的な実施例では、さらに画素電極を含み、前記画素電極は前記活性層と同じ層に設置され、前記画素電極は前記活性層に電気的に接続され、前記活性層は金属酸化物半導体を含む。

【0013】

選択可能に、本願のいくつかの具体的な実施例では、表示パネルはさらに基板と、走査線と、パッシベーション層と、共通電極と、を含み、前記第１金属層は前記基板上に設置され、前記第１金属層はさらにデータ線を含み、前記走査線は、前記第２金属層に位置し、前記走査線は前記データ線と交差して複数のサブ画素ユニットを限定し、前記ゲート、前記第２電極、前記第１電極、及び前記活性層から構成される薄膜トランジスタと、前記薄膜トランジスタに接続される前記画素電極とはいずれも前記サブ画素ユニット内に位置し、前記パッシベーション層は、前記第２金属層上に設置され、前記ゲート及び前記画素電極を被覆し、前記共通電極は、前記パッシベーション層上に設置され、前記共通電極は前記画素電極と対向して設置される。

【0014】

選択可能に、本願のいくつかの具体的な実施例では、前記ゲート、前記ゲート絶縁層及び前記活性層の半導体部分の側縁は面一である。

【0015】

選択可能に、本願のいくつかの具体的な実施例では、前記層間絶縁層の厚さは前記ゲート絶縁層の厚さの２倍以上である。

【0016】

選択可能に、本願のいくつかの具体的な実施例では、前記第１金属層はさらにタッチ制御信号線を含み、前記表示パネルはさらに第１タッチ制御電極と、第２タッチ制御電極と、を含み、前記第１タッチ制御電極は前記活性層と同じ層に設置され、前記第１タッチ制御電極は前記活性層に接続され、前記第２タッチ制御電極は前記第１タッチ制御電極と絶縁され、且つ対向して設置される。

【0017】

本願の実施例はさらに表示パネルの製造方法を提供し、
Ｂ１：１つの基板を提供するステップと、
Ｂ２：前記基板上に第１金属層を形成し、前記第１金属層をパターン化して第１電極を形成するステップと、
Ｂ３：前記第１金属層上に層間絶縁層を設置し、前記層間絶縁層をパターン化して第１ビアホールを形成するステップと、
Ｂ４：前記層間絶縁層上にパターン化された活性層を設置するステップであって、前記活性層は前記第１ビアホールによって前記第１電極に接続され、前記活性層は金属酸化物半導体を含む、ステップと、
Ｂ５：前記活性層上にゲート絶縁層及び第２金属層を形成し、前記層間絶縁層の厚さは前記ゲート絶縁層の厚さの２倍以上であり、前記第２金属層をパターン化してゲートを形成し、前記ゲートを前記活性層と対向して設置し、パターン化後の前記ゲートをマスクとして前記ゲート絶縁層をパターン化して前記第１電極の上方に位置する前記活性層を露出させ、パターン化後の前記ゲートをマスクとして、露出した前記活性層に対して金属化処理を行って前記活性層に接続される第２電極及び第１電極接触部分を形成し、前記第１電極接触部分は前記第１ビアホールによって前記第１電極に接続される、ステップと、を含む。

【発明の効果】

【0018】

［有益な効果］
本願の有益な効果は以下の通りである。
薄膜トランジスタの第１電極及びゲートを活性層の両側に設置し、ゲートと活性層との間のゲート絶縁層及び第１電極と活性層との間の層間絶縁層を独立して設置することによって、ゲートと活性層との間のゲート絶縁層の厚さ及び第１電極と活性層との間の層間絶縁層の厚さをそれぞれ独立して調整できることを実現し、ゲート絶縁層の厚さを薄くしてＶｇｓを小さくすると同時に、層間絶縁層の厚さを増大させることによってゲートとドレイン（第１電極）との間の耐電圧特性を増大させることができ、且つ層間絶縁層の厚さの増加はさらにゲートとドレイン（第１電極）との間の静電容量を低減させることができ、薄膜トランジスタの様々な電気的性能を大幅に向上させることができる。

【0019】

また、本願の表示パネルの製造方法では、ゲートの自己整合プロセスによってゲート絶縁層のパターン化及び活性層の金属化処理を完了し、２つの光マスクを減少させ、生産コストを低減させる。

【0020】

本願の実施例中の技術的手段をより明確に説明するために、以下、実施例の記述中に使用される必要がある図面を簡単に紹介する。明らかなように、以下の記述中の図面は単に本願のいくつかの実施例であり、当業者であれば、創造的な労働をしない前提下で、さらにこれらの図面に基づいてほかの図面を獲得することができる。

【図面の簡単な説明】

【0021】

【図1】本願が提供する薄膜トランジスタの１つの具体的な実施例の断面模式図である。

【図2】本願が提供する第１実施例における表示パネルの表示領域の断面模式図である。

【図3】本願が提供する第２実施例における表示パネルの表示領域の断面模式図である。

【図4A】図２中の表示パネルの製造過程中での構造模式図を示す。

【図4B】図２中の表示パネルの製造過程中での構造模式図を示す。

【図4C】図２中の表示パネルの製造過程中での構造模式図を示す。

【図4D】図２中の表示パネルの製造過程中での構造模式図を示す。

【図4E】図２中の表示パネルの製造過程中での構造模式図を示す。

【図4F】図２中の表示パネルの製造過程中での構造模式図を示す。

【図4G】図２中の表示パネルの製造過程中での構造模式図を示す。

【発明を実施するための形態】

【0022】

以下、本願の実施例中の図面と併せて、本願の実施例中の技術的手段を明確で完全に記述する。明らかなように、記述される実施例は単に本願の一部の実施例であり、全部の実施例ではない。本願中の実施例に基づき、当業者が創造的な労働をしない前提下で獲得するすべてのほかの実施例はともに本願の保護範囲に属する。

【0023】

本願は薄膜トランジスタを提供し、ゲート、ゲート絶縁層、活性層、補助電極、層間絶縁層、第１電極及び第２電極を含む。ゲート絶縁層はゲートの一方側に設置される。活性層はゲート絶縁層のうちのゲートから離れた側に設置される。活性層はゲートと対向して設置される。補助電極は活性層と対向して設置される。層間絶縁層は補助電極と活性層との間に設置され、補助電極と活性層とを絶縁する。層間絶縁層の厚さはゲート絶縁層の厚さよりも大きい。第１電極は補助電極と同一層に位置する。層間絶縁層上には層間絶縁層を貫通し且つ第１電極の表面まで延伸する第１ビアホールが開口される。活性層は第１ビアホールによって第１電極に接続される。第２電極は活性層に接続される。第２電極は活性層と同一層に位置する。

【0024】

具体的に、図１に示すように、薄膜トランジスタは基板１上に設置される。

【0025】

基板１はアレイ基板である。基板１は剛性基板である。剛性の基板１はガラスを採用して製造して得ることができる。理解できるように、基板１はフレキシブル基板であってもよい。フレキシブル基板１は水蒸気及び酸素ガスを遮断できるポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）及び／又はポリエチレンテレフタレート（ＰｏｌｙｅｔｈｙｌｅｎｅＴｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）等の有機絶縁材料を採用して製造して得ることができ、ここでは具体的に限定しない。

【0026】

第１金属層２は基板１上に設置される。第１金属層２はパターン化プロセスによって薄膜トランジスタの第１電極２１及び補助電極２２を形成する。第１金属層２はＭｏ、Ａｌ、Ｔｉ及びＣｕ等の普通の導電金属又は合金のうちの１種又は複数種を採用して製造して得ることができる。第１金属層２は単一金属で構成される単層導電層構造であってもよく、複数種の金属で構成される多層導電層構造であってもよく、ここでは具体的に限定しない。第１電極２１はソース又はドレインである。本実施例では、第１電極２１はデータ線に接続されるドレインである。

【0027】

層間絶縁層３は第１金属層２上に設置される。層間絶縁層３は第１電極２１及び補助電極２２を被覆する。層間絶縁層３上には層間絶縁層３を貫通し且つ第１電極２１の表面まで延伸する第１ビアホール３１が開口される。層間絶縁層３は一般に水蒸気及び酸素ガスを遮断できるＳｉＮｘ、ＳｉＯｘ、及びＡｌ２Ｏ３等の普通の無機材料のうちの１種又は複数種を採用して堆積又はスパッタリングして形成される。層間絶縁層３は有機絶縁層を採用して製造されてもよく、それにより平坦な表面を獲得する。

【0028】

活性層４は層間絶縁層３上に設置される。活性層４は金属酸化物、アモルファスシリコン及び多結晶シリコン等の普通の半導体材料を採用できる。活性層４の中間領域は補助電極２２に対応して設置される。活性層４は半導体部分４１及び第１電極接触部分４２を含む。第１電極接触部分４２の導電能力は第１電極２１の導電能力よりも小さい。第１電極接触部分４２の導電能力は半導体部分４１の導電能力よりも大きい。第１電極接触部分４２は第１ビアホール３１によって第１電極２１に接続される。

【0029】

第２電極５は活性層４に接続される。第２電極５は半導体部分４１に接続される。第２電極５はドレイン又はソースである。本実施例では、第２電極５は画素電極又はほかの回路に接続されるソースである。第２電極５は活性層４と同一層に位置する。第２電極５及び第１電極接触部分４２はそれぞれ半導体部分４１の両側に設置される。

【0030】

ゲート絶縁層６は活性層４上に設置される。ゲート絶縁層６は半導体部分４１を被覆する。ゲート絶縁層６は一般に水蒸気及び酸素ガスを遮断できるＳｉＮｘ、ＳｉＯｘ、及びＡｌ２Ｏ３等の普通の無機材料のうちの１種又は複数種を採用して堆積又はスパッタリングして形成される。通常の場合下で、単層の絶縁層だけで表示パネルの歩留まり要件を満たすことができるが、多結晶シリコン又は金属酸化物を活性層として採用する表示パネルでは、歩留まりを向上させるために、多層絶縁層を重ねて設置する構造を採用して水蒸気及び酸素ガスに対する効果的な遮断を確保することもあり、本実施例では、ゲート絶縁層６は単層ＳｉＯ２又は単層ＳｉＮｘ構造である。

【0031】

ゲート７１はゲート絶縁層６上に設置される。ゲート７１は半導体部分４１と対向して設置される。ゲート７１はＭｏ、Ａｌ、Ｔｉ及びＣｕ等の普通の導電金属又は合金のうちの１種又は複数種を採用して製造して得ることができる。ゲート７１は単一金属で構成される単層導電層構造であってもよく、複数種の金属で構成される多層導電層構造であってもよく、ここでは具体的に限定しない。

【0032】

補助電極２２は補助ゲート及び／又は遮光電極である。補助電極２２は半導体部分４１と対向して設置される。補助電極２２は補助ゲートとするとき、補助電極２２は金属又はＩＴＯ等の導電材料を採用して作ることができ、補助電極２２は半導体部分４１と対向することで、薄膜トランジスタの電気的性能を効果的に向上させることができる。補助電極２２は金属又はほかの光非透過性材料を採用するとき、遮光電極とすることができ、補助電極２２は半導体部分４１と対向することで、光線が半導体部分４１に照射して薄膜トランジスタの電気的性能に影響を与えることを防止できる。

【0033】

本実施例が提供する薄膜トランジスタは第１電極２１及びゲート７１を活性層４の両側に設置し、第１電極２１と活性層４との間を層間絶縁層３によって絶縁し、ゲート７１と活性層４との間をゲート絶縁層６によって絶縁する。ゲート７１と活性層４との間の絶縁層及びソース／ドレインと活性層４との間の絶縁層を独立して設置することによって、ゲート７１と活性層４との間のゲート絶縁層６の厚さ及びソース／ドレインと活性層４との間の層間絶縁層３の厚さをそれぞれ独立して調整できることを実現し、従来技術ではゲート及びソース／ドレインがいずれも活性層の同じ側に設置されるとき、ゲート絶縁層の厚さを薄くしてＶｇｓを小さくすると同時に薄膜トランジスタのほかの電気的性能を低減させることになることを回避できる。

【0034】

層間絶縁層３の厚さをゲート絶縁層６の厚さよりも大きく設置する。薄膜トランジスタのＶｇｓ目標設定値に基づいてゲート絶縁層６の厚さを薄くし、層間絶縁層３の厚さは同時に変わらない又は増大するようにしてもよいため、ゲート７１とドレイン（第１電極２１）との間の耐電圧特性がゲート絶縁層６の厚さを薄くするという影響を受けないことを確保できるだけでなく、層間絶縁層３の厚さを適切に増大させることによってゲート７１とドレイン（第１電極２１）との間の静電容量を低減させることもできる。上記設計によって、薄膜トランジスタの様々な電気的性能はともに比較的大きく向上する。

【0035】

選択可能に、層間絶縁層３の厚さはゲート絶縁層６の厚さの２倍以上である。ゲート絶縁層６の厚さが層間絶縁層３の厚さの３分の１であるとき、薄膜トランジスタの全体的な電気的性能は比較的良好である。

【0036】

選択可能に、ゲート７１、ゲート絶縁層６及び活性層４中の半導体部分４１の側縁は面一である。該構造は薄膜トランジスタの光マスクの数を減少させることができる。具体的に、活性層４は金属酸化物半導体、たとえばＩＧＺＯ又はＩＧＺＴＯ等を含む。パターン化後のゲート７１をマスクとしてゲート絶縁層６をパターン化して第１電極２１の上方に位置する活性層４を露出させる。パターン化後のゲート７１をマスクとして、露出した活性層４に対して金属化処理を行って活性層４に接続される第２電極５及び第１電極接触部分４２を形成する。第１電極接触部分４２は第１ビアホール３１によって第１電極２１に接続される。ゲート７１の自己整合プロセスによってゲート絶縁層６のパターン化及び活性層４の金属化処理を完了し、２つの光マスクを減少させ、生産コストを低減させる。

【0037】

図２に示すように、本願はさらに表示パネルの第１実施例を提供する。表示パネルは基板１と、基板１上に設置される第１金属層２、層間絶縁層３、活性層４、第２電極５、ゲート絶縁層６、第２金属層７、画素電極８、パッシベーション層９及び共通電極層１０とを含む。

【0038】

基板１はアレイ基板である。基板１は剛性基板である。剛性の基板１はガラスを採用して製造して得ることができる。理解できるように、基板１はフレキシブル基板であってもよい。フレキシブル基板１は水蒸気及び酸素ガスを遮断できるポリイミド及び／又はポリエチレンテレフタレート等の有機絶縁材料を採用して製造して得ることができ、ここでは具体的に限定しない。

【0039】

第１金属層２は基板１上に設置される。第１金属層２はパターン化プロセスによってデータ線（図示せず）、薄膜トランジスタの第１電極２１と補助電極２２、及び共通電極線２３を形成する。第１金属層２はＭｏ、Ａｌ、Ｔｉ及びＣｕ等の普通の導電金属又は合金のうちの１種又は複数種を採用して製造して得ることができる。第１金属層２は単一金属で構成される単層導電層構造であってもよく、複数種の金属で構成される多層導電層構造であってもよく、ここでは具体的に限定しない。第１電極２１はソース又はドレインである。本実施例では、第１電極２１はデータ線に接続されるドレインである。

【0040】

【0041】

層間絶縁層３は第１金属層２上に設置される。層間絶縁層３はデータ線、第１電極２１、補助電極２２及び共通電極線２３を被覆する。層間絶縁層３上には層間絶縁層３を貫通し且つ第１電極２１の表面まで延伸する第１ビアホール３１が開口される。層間絶縁層３は一般に水蒸気及び酸素ガスを遮断できるＳｉＮｘ、ＳｉＯｘ、及びＡｌ２Ｏ３等の普通の無機材料のうちの１種又は複数種を採用して堆積又はスパッタリングして形成される。通常の場合下で、単層の絶縁層だけで表示パネルの歩留まり要件を満たすことができるが、多結晶シリコン又は金属酸化物を活性層として採用する表示パネルでは、歩留まりを向上させるために、多層絶縁層を重ねて設置する構造を採用して水蒸気及び酸素ガスに対する効果的な遮断を確保することもあり、本実施例では、層間絶縁層３は単層ＳｉＯ２又は単層ＳｉＮｘ構造である。

【0042】

活性層４は層間絶縁層３上に設置される。活性層４は金属酸化物、アモルファスシリコン及び多結晶シリコン等の普通の半導体材料を採用できる。本実施例では、活性層４は金属酸化物半導体を採用して製造される。活性層４の中間領域は補助電極２２に対応して設置される。活性層４は半導体部分４１及び第１電極接触部分４２を含む。第１電極接触部分４２の導電能力は第１電極２１の導電能力よりも小さい。第１電極接触部分４２の導電能力は半導体部分４１の導電能力よりも大きい。第１電極接触部分４２は第１ビアホール３１によって第１電極２１に接続される。

【0043】

第２電極５は活性層４に接続される。第２電極５は半導体部分４１に接続される。第２電極５はドレイン又はソースである。第２電極５は活性層４と同一層に位置する。第２電極５及び第１電極接触部分４２はそれぞれ半導体部分４１の両側に設置される。

【0044】

【0045】

第２金属層７はゲート絶縁層６上に設置される。第２金属層７はパターン化プロセスによって薄膜トランジスタのゲート７１及び走査線（図示せず）を形成する。ゲート７１は半導体部分４１と対向して設置される。第２金属層７はＭｏ、Ａｌ、Ｔｉ及びＣｕ等の普通の導電金属又は合金のうちの１種又は複数種を採用して製造して得ることができる。第２金属層７は単一金属で構成される単層導電層構造であってもよく、複数種の金属で構成される多層導電層構造であってもよく、ここでは具体的に限定しない。

【0046】

画素電極８は層間絶縁層３上に設置される。画素電極８は活性層４及び第２電極５と同じ層に設置される。画素電極８及び第２電極５は活性層４が金属ドーピング処理を行うことによって形成される。画素電極８及び第２電極５は一体成形される。第２電極５の一端は半導体部分４１に接続される。第２電極５の他端は画素電極８に接続される。画素電極８及び第２電極５はともに酸化物半導体層に対して金属ドーピングを行うことによって獲得される。いくつかの具体的な実施例では、第２電極５は省略されてもよく又は画素電極８の一部として見なされてもよく、具体的に、画素電極８のパターンに基づいて決定する。

【0047】

パッシベーション層９は第２金属層７上に設置される。パッシベーション層９はゲート７１、走査線、第１電極接触部分４２、第２電極５及び画素電極８を被覆する。パッシベーション層９上にはパッシベーション層９及び層間絶縁層３を貫通し且つ共通電極線２３の表面まで延伸する第２ビアホール９１が開口される。パッシベーション層９は一般に水蒸気及び酸素ガスを遮断できるＳｉＮｘ、ＳｉＯｘ、及びＡｌ２Ｏ３等の普通の無機材料のうちの１種又は複数種を採用して堆積又はスパッタリングして形成される。通常の場合下で、単層の絶縁層だけで表示パネルの歩留まり要件を満たすことができるが、多結晶シリコン又は金属酸化物を活性層として採用する表示パネルでは、歩留まりを向上させるために、多層絶縁層を重ねて設置する構造を採用して水蒸気及び酸素ガスに対する効果的な遮断を確保することもある。

【0048】

共通電極１０はパッシベーション層９上に設置される。共通電極１０は透明ＩＴＯ材料を採用して作ることができる。共通電極１０は第２ビアホール９１によって共通電極線２３に接続される。本実施例中の表示パネルはＦＦＳ表示パネルであり、面状に敷設された画素電極８及びパターン化された共通電極１０を上下に積層することによって、水平フリンジ電界を発生させて液晶を偏向させるように駆動する。表示品質を確保するために、画素電極８の下方の層間絶縁層３を有機絶縁平坦層として設置する必要があり、それにより画素電極８をできるだけ同一水平面に形成することを保証する。共通電極１０は画素電極８と対向して設置され、水平電界を発生させて液晶を駆動する。理解できるように、共通電極１０は「米」字型、及び櫛形等のほかのパターンであってもよく、ここでは具体的に限定しない。

【0049】

第１配向層（図示せず）は共通電極１０上に設置されて液晶の偏向角度を調整する。

【0050】

表示パネルはさらにベース１１と、ベース１１上に設置されるカラーフィルム層１２、遮光層１３及び第２配向層（図示せず）とを含む。

【0051】

ベース１１は基板１と対向して設置される。ベース１１の材料は基板１と同じであり、ここでは贅言しない。

【0052】

カラーフィルム層１２は複数の光学フィルター１２１を含む。各サブ画素領域内に１つの光学フィルター１２１が設置されている。光学フィルター１２１は画素電極８と対向して設置される。

【0053】

遮光層１３は隣接する２つの光学フィルター１２１の間に設置されて混色を回避する。遮光層１３は一般に黒色樹脂材料を採用して作られる。

【0054】

第２配向層はカラーフィルム層１２及び遮光層１３を被覆して液晶の偏向角度を調整する。

【0055】

表示パネルはさらに基板１とベース１１との間に設置される液晶層（図示せず）及びスペーサー（図示せず）を含む。

【0056】

表示パネルの表示領域に第１方向に沿って延伸する複数本の走査線及びほぼ第２方向に沿って延伸する複数本のデータ線が設置されている。走査線とデータ線とは交差してアレイ状に配列される複数のサブ画素領域を限定する。ゲート７１、第２電極５、第１電極２１、及び活性層４から構成される薄膜トランジスタと、上記薄膜トランジスタに接続される画素電極８とはいずれもサブ画素ユニット内に位置する。

【0057】

【0058】

本実施例が提供する表示パネルでは、薄膜トランジスタの第１電極２１及びゲート７１を活性層４の両側に設置し、第１電極２１と活性層４との間を層間絶縁層３によって絶縁し、ゲート７１と活性層４との間をゲート絶縁層６によって絶縁する。ゲート７１と活性層４との間の絶縁層及びソース／ドレインと活性層４との間の絶縁層を独立して設置することによって、ゲート７１と活性層４との間のゲート絶縁層６の厚さ及びソース／ドレインと活性層４との間の層間絶縁層３の厚さをそれぞれ独立して調整できることを実現し、従来技術ではゲート及びソース／ドレインがいずれも活性層の同じ側に設置されるとき、ゲート絶縁層の厚さを薄くしてＶｇｓを小さくすると同時に薄膜トランジスタのほかの電気的性能を低減させることになることを回避できる。

【0059】

【0060】

【0061】

選択可能に、ゲート７１、ゲート絶縁層６及び活性層４中の半導体部分４１の側縁は面一である。該構造は薄膜トランジスタの光マスクの数を減少させることができる。具体的に、パターン化後のゲート７１をマスクとしてゲート絶縁層６をパターン化して第１電極２１の上方に位置する活性層４を露出させる。パターン化後のゲート７１をマスクとして、露出した活性層４に対して金属化処理を行って活性層４に接続される第２電極５及び第１電極接触部分４２を形成する。第１電極接触部分４２は第１ビアホール３１によって第１電極２１に接続される。ゲート７１の自己整合プロセスによってゲート絶縁層６のパターン化及び活性層４の金属化処理を完了し、２つの光マスクを減少させ、生産コストを低減させる。

【0062】

図３に示すように、本願はさらに表示パネルの第２実施例を提供する。本実施例と第１実施例との相違点は以下を含む。

【0063】

第１金属層２はさらにタッチ制御信号線を含む。第１金属層２はパターン化プロセスによって第１電極２１、補助電極２２、共通電極線２３及びタッチ制御信号線２４を形成する。

【0064】

パッシベーション層９上にはパッシベーション層９及び層間絶縁層３を貫通し且つ共通電極線２３の表面まで延伸する第２ビアホール９１と、パッシベーション層９及び層間絶縁層３を貫通し且つタッチ制御信号線２４の表面まで延伸する第３ビアホール９２とが開口される。

【0065】

表示パネルは相互静電容量式タッチ制御構造であるとき、さらに第１タッチ制御電極１４及び第２タッチ制御電極１５を含む。第１タッチ制御電極１４は活性層４と同じ層に設置される。第１タッチ制御電極１４は活性層４に接続される。第２タッチ制御電極１５は第１タッチ制御電極１４と絶縁され、且つ対向して設置される。第２タッチ制御電極１５は共通電極１０と同一層に位置する。第２タッチ制御電極１５は第３ビアホール９２によってタッチ制御信号線２４に接続される。

【0066】

表示パネルは自己静電容量式タッチ制御構造であるとき、共通電極と同一層に位置する１層の第２タッチ制御電極１５のみを含む。第２タッチ制御電極１５は第３ビアホール９２によってタッチ制御信号線２４に接続される。

【0067】

本実施例のほかの構造は実施例１と同じであり、ここでは贅言しない。

【0068】

図４Ａ～図４Ｇに示すように、本願はさらに表示パネルの製造方法の具体的な実施例を提供する。表示パネルの製造方法は以下を含む。

【0069】

Ｂ１：１つの基板１を提供する。

【0070】

Ｂ２：図４Ａに示すように、基板１上に第１金属層２を形成する。第１金属層２をパターン化して第１電極２１を形成する。

【0071】

選択可能に、ステップＢ２は基板１上に第１金属層２を形成るステップを含む。第１金属層２をパターン化して第１電極２１、補助電極２２、共通電極線２３及びデータ線（図示せず）を形成する。

【0072】

Ｂ３：図４Ｂに示すように、第１金属層２上に層間絶縁層３を設置する。層間絶縁層３をパターン化して第１ビアホール３１を形成する。第１ビアホール３１は層間絶縁層３を貫通し且つ第１電極２１の表面まで延伸する。

【0073】

Ｂ４：図４Ｃに示すように、層間絶縁層３上にパターン化された活性層４を設置する。活性層４は第１ビアホール３１によって第１電極２１に接続される。活性層４は酸化物半導体層である。

【0074】

Ｂ５：図４Ｄに示すように、活性層４上にゲート絶縁層６及び第２金属層７を形成する。層間絶縁層３の厚さはゲート絶縁層６の厚さの２倍以上である。第２金属層７をパターン化してゲート７１及び走査線（図示せず）を形成し、ゲート７１を活性層４と対向して設置する。選択可能に、ゲート７１は補助電極２２と対向して設置される。

【0075】

パターン化後のゲート７１をマスクとして、ゲート絶縁層６をパターン化して第１電極２１の上方に位置する活性層４を露出させ、ゲート７１及びゲート絶縁層６の側縁を面一にする。ゲート７１をマスクとして利用してゲート絶縁層６をパターン化することで、１つの光マスクを節約できる。

【0076】

パターン化後のゲート７１をマスクとして、露出した活性層４に対して金属化ドーピング処理を行って、画素電極８、半導体部分４１に接続される第２電極５及び第１電極接触部分４２を形成し、ゲート７１、ゲート絶縁層６及び半導体部分４１の側縁を面一にする。第１電極接触部分４２は第１ビアホール３１によって第１電極２１に接続される。

【0077】

第２電極５は活性層４に接続される。第２電極５は半導体部分４１に接続される。第２電極５はドレイン又はソースである。第２電極５は半導体部分４１と同一層に位置する。第２電極５及び第１電極接触部分４２はそれぞれ半導体部分４１の両側に設置される。

【0078】

第２電極５及び画素電極８は同じ材料を有する。画素電極８のパターンは平面状である。第２電極５及び画素電極８は一体成型される。画素電極８及び第２電極５はともに酸化物半導体層に対して金属ドーピングを行うことによって獲得される。いくつかの具体的な実施例では、第２電極５は省略されてもよく又は画素電極８の一部として見なされてもよく、具体的に、画素電極８のパターンに基づいて決定する。

【0079】

Ｂ６：図４Ｅに示すように、第２金属層７上にパッシベーション層９を形成する。パッシベーション層９はゲート７１、走査線、第１電極接触部分４２、第２電極５及び画素電極８を被覆する。パッシベーション層９をパターン化して、パッシベーション層９上にはパッシベーション層９及び層間絶縁層３を貫通し且つ共通電極線２３の表面まで延伸する第２ビアホール９１を開口する。

【0080】

Ｂ７：図４Ｆに示すように、パッシベーション層９上に共通電極層を形成する。共通電極層をパターン化して共通電極１０を形成する。共通電極１０は透明ＩＴＯ材料を採用して作ることができる。共通電極１０は櫛状パターンである。面状に敷設された画素電極８及びパターン化された共通電極１０を上下に積層して、水平フリンジ電界を発生させて液晶を偏向させるように駆動する。共通電極１０は第２ビアホール９１によって共通電極線２３に接続される。

【0081】

Ｂ８：図４Ｇに示すように、共通電極１０の上方にカラーフィルム基板を蓋設し、液晶を共通電極１０とカラーフィルム基板上の光学フィルター１２１との間に封入する。

【0082】

本願は、薄膜トランジスタの第１電極２１及びゲート７１を活性層４の両側に設置することを提案し、ゲート７１と活性層４との間のゲート絶縁層６及び第１電極２１と活性層４との間の層間絶縁層３を独立して設置することによって、ゲート７１と活性層４との間のゲート絶縁層６の厚さ及び第１電極２１と活性層４との間の層間絶縁層３の厚さをそれぞれ独立して調整できることを実現し、ゲート絶縁層６の厚さを薄くしてＶｇｓを小さくすると同時に、層間絶縁層３の厚さを増大させることによってゲート７１とドレイン（第１電極２１）との間の耐電圧特性を増大させることができ、且つ層間絶縁層３の厚さの増加はさらにゲート７１とドレイン（第１電極２１）との間の静電容量を低減させることができ、薄膜トランジスタの様々な電気的性能を大幅に向上させることができる。

【0083】

また、本願の表示パネルの製造方法では、ゲート７１の自己整合プロセスによってゲート絶縁層６のパターン化及び活性層４の金属化処理を完了し、２つの光マスクを減少させ、生産コストを低減させる。

【0084】

以上、本願の実施例が提供する薄膜トランジスタ、表示パネル及びその製造方法に対して詳細な紹介を行った。本明細書では具体的な例を応用して本願の原理及び実施形態を述べたが、以上の実施例の説明は本願の方法及びその中心思想の理解を補助するためのものに過ぎず、同時に、当業者であれば、本願の思想に従って、具体的な実施形態及び応用範囲においていずれにも変更を加えることができる。以上のように、本明細書の内容は本願を制限するものであると理解されるべきではない。

【符号の説明】

【0085】

１基板
２第１金属層
３層間絶縁層
４活性層
５第２電極
６ゲート絶縁層
７第２金属層
８画素電極
９パッシベーション層
１０共通電極
１１ベース
１２カラーフィルム層
１３遮光層
１４第１タッチ制御電極
１５第２タッチ制御電極
２１第１電極
２２補助電極
２３共通電極線
２４タッチ制御信号線
３１第１ビアホール
４１半導体部分
４２第１電極接触部分
７１ゲート
９１第２ビアホール
９２第３ビアホール
１２１光学フィルター

【図1】