特表 2024-504882 タッチ制御表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-02

(54)【発明の名称】タッチ制御表示パネル

(51)【国際特許分類】

   G02F 1/1333 20060101AFI20240126BHJP

   G02F 1/1368 20060101ALI20240126BHJP

   G02F 1/1343 20060101ALI20240126BHJP

【ＦＩ】

G02F1/1333

G02F1/1368

G02F1/1343

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021560660

(86)(22)【出願日】2021-09-17

(85)【翻訳文提出日】2021-11-16

(86)【国際出願番号】 CN2021118920

(87)【国際公開番号】W WO2023039814

(87)【国際公開日】2023-03-23

(31)【優先権主張番号】202111073771.X

(32)【優先日】2021-09-14

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】515203228

【氏名又は名称】ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】ＴＣＬ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．９－２，Ｔａｎｇｍｉｎｇ Ｒｄ，Ｇｕａｎｇｍｉｎｇ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ，Ｃｈｉｎａ ５１８１３２

(74)【代理人】

【識別番号】100204386

【弁理士】

【氏名又は名称】松村 啓

(72)【発明者】

【氏名】査 宝

【テーマコード（参考）】

2H092

2H189

2H192

【Ｆターム（参考）】

2H092GA14

2H092GA17

2H092JA25

2H092JA26

2H092JB14

2H092KA04

2H092KA05

2H092KA08

2H092QA06

2H189JA10

2H189LA10

2H189LA28

2H189LA31

2H192AA24

2H192BA16

2H192BA17

2H192BA23

2H192BA51

2H192CB02

2H192CB05

2H192CB34

2H192CB35

2H192CB37

2H192EA42

2H192EA43

2H192GB33

2H192JA13

(57)【要約】

本願はタッチ制御表示パネルを開示し、それは第１基板、液晶及び第２基板を含み、第１基板はタッチ制御表示パネルの出光側に位置し、第１基板は第１ベース、タッチ制御構造層、薄膜トランジスタ層及び画素電極層を含み、タッチ制御構造層及び薄膜トランジスタ層はいずれも第１ベースのうちの液晶に近接する面に設置され、画素電極層は薄膜トランジスタ層上に設置され、タッチ制御構造層はタッチ制御電極を含み、タッチ制御電極は共通電極として共用される。

【特許請求の範囲】

【請求項1】

タッチ制御表示パネルであって、第１基板、第２基板、及び液晶を含み、
前記第１基板は前記タッチ制御表示パネルの出光側に位置し、
前記第２基板は前記第１基板と対向して設置され、前記第２基板は前記タッチ制御表示パネルの入光側に位置し、
前記液晶は前記第１基板と前記第２基板との間に設置され、
前記第１基板は第１ベース、タッチ制御構造層、薄膜トランジスタ層及び画素電極層を含み、前記タッチ制御構造層及び前記薄膜トランジスタ層はいずれも前記第１ベースのうちの前記液晶に近接する面に設置され、前記画素電極層は前記薄膜トランジスタ層及び前記タッチ制御構造層のうちの前記液晶に近接する面に設置され、
前記タッチ制御構造層はタッチ制御電極及びタッチ制御配線を含み、前記タッチ制御配線と前記タッチ制御電極とは異なる層に設置され、前記タッチ制御配線は前記タッチ制御電極に接続され、前記タッチ制御電極は共通電極として共用され、
前記タッチ制御表示パネルは表示タッチ制御チップをさらに含み、前記表示タッチ制御チップは前記タッチ制御配線に接続される、タッチ制御表示パネル。

【請求項2】

前記タッチ制御構造層は前記薄膜トランジスタ層中に製造される、請求項１に記載のタッチ制御表示パネル。

【請求項3】

前記薄膜トランジスタ層は前記タッチ制御構造層のうちの前記第１ベースから離れる面に設置される、請求項１に記載のタッチ制御表示パネル。

【請求項4】

前記薄膜トランジスタ層は第１金属層、第１絶縁層、活性層、第２金属層及び第２絶縁層を含み、前記第１絶縁層は前記第１金属層上に設置され、前記活性層は前記第１絶縁層上に設置され、前記第２金属層は前記第１絶縁層上に設置され、前記第２絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第２絶縁層上に設置され、
前記第１金属層はゲート及び前記タッチ制御電極を含み、前記第２金属層はソース、ドレイン及びタッチ制御配線を含み、前記ソース及び前記ドレインは前記活性層に接続され、前記タッチ制御配線は前記第１絶縁層上に設置され、且つ前記活性層と間隔をおいて設置される、請求項２に記載のタッチ制御表示パネル。

【請求項5】

前記画素電極層は画素電極を含み、前記タッチ制御電極と前記画素電極とは部分的に重なって設置される、請求項３に記載のタッチ制御表示パネル。

【請求項6】

前記タッチ制御電極の部分の、前記第１ベースが所在する平面での正投影と前記画素電極の部分の、前記第１ベースが所在する平面での正投影とは相補する、請求項５に記載のタッチ制御表示パネル。

【請求項7】

前記タッチ制御電極は第１フレーム、第１主電極及び第１分岐電極を含み、前記第１主電極は前記第１フレーム内に接続され、前記第１分岐電極の一端は前記第１主電極に接続され、前記第１分岐電極の他端は前記第１フレームに接続され、複数の前記第１分岐電極は間隔をおいて配列して設置され、
前記画素電極は第２フレーム、第２主電極及び第２分岐電極を含み、前記第２主電極は前記第２フレーム内に接続され、前記第２分岐電極の一端は前記第２主電極に接続され、前記第２分岐電極の他端は前記第２フレームに接続され、複数の前記第２分岐電極は間隔をおいて配列して設置され、
前記第１フレームと前記第２フレームとは重なって設置され、前記第１主電極と前記第２主電極とは重なって設置され、前記第１分岐電極の、前記第１ベースが所在する平面での正投影と前記第２分岐電極の、前記第１ベースが所在する平面での正投影とは交互に設置される、請求項６に記載のタッチ制御表示パネル。

【請求項8】

前記タッチ制御構造層は第１絶縁層及び第２絶縁層をさらに含み、前記タッチ制御電極、前記第１絶縁層、前記タッチ制御配線、及び前記第２絶縁層は順に前記第１ベース上に積層して設置され、
前記薄膜トランジスタ層は第１金属層、第３絶縁層、活性層、第２金属層及び第４絶縁層を含み、前記第３絶縁層は前記第１金属層上に設置され、前記活性層は前記第３絶縁層上に設置され、前記第２金属層は前記第３絶縁層上に設置され、前記第４絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第４絶縁層上に設置され、
前記第１金属層はゲートを含み、前記第２金属層はソース及びドレインを含み、前記ソース及び前記ドレインは前記活性層に接続され、前記画素電極は前記ドレインに接続される、請求項７に記載のタッチ制御表示パネル。

【請求項9】

タッチ制御表示パネルであって、第１基板、第２基板、及び液晶を含み、
前記第１基板は前記タッチ制御表示パネルの出光側に位置し、
前記第２基板は前記第１基板と対向して設置され、前記第２基板は前記タッチ制御表示パネルの入光側に位置し、
前記液晶は前記第１基板と前記第２基板との間に設置され、
前記第１基板は第１ベース、タッチ制御構造層、薄膜トランジスタ層及び画素電極層を含み、前記タッチ制御構造層及び前記薄膜トランジスタ層はいずれも前記第１ベースのうちの前記液晶に近接する面に設置され、前記画素電極層は前記薄膜トランジスタ層及び前記タッチ制御構造層のうちの前記液晶に近接する面に設置される、タッチ制御表示パネル。

【請求項10】

前記タッチ制御構造層はタッチ制御電極及びタッチ制御配線を含み、前記タッチ制御配線と前記タッチ制御電極とは異なる層に設置され、前記タッチ制御配線は前記タッチ制御電極に接続され、前記タッチ制御電極は共通電極として共用される、請求項９に記載のタッチ制御表示パネル。

【請求項11】

前記タッチ制御構造層は前記薄膜トランジスタ層中に製造される、請求項１０に記載のタッチ制御表示パネル。

【請求項12】

前記薄膜トランジスタ層は前記タッチ制御構造層のうちの前記第１ベースから離れる面に設置される、請求項１０に記載のタッチ制御表示パネル。

【請求項13】

前記薄膜トランジスタ層は第１金属層、第１絶縁層、活性層、第２金属層及び第２絶縁層を含み、前記第１絶縁層は前記第１金属層上に設置され、前記活性層は前記第１絶縁層上に設置され、前記第２金属層は前記第１絶縁層上に設置され、前記第２絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第２絶縁層上に設置され、
前記第１金属層はゲート及び前記タッチ制御電極を含み、前記第２金属層はソース、ドレイン及びタッチ制御配線を含み、前記ソース及び前記ドレインは前記活性層に接続され、前記タッチ制御配線は前記第１絶縁層上に設置され、且つ前記活性層と間隔をおいて設置される、請求項１１に記載のタッチ制御表示パネル。

【請求項14】

前記画素電極層は画素電極を含み、前記タッチ制御電極と前記画素電極とは部分的に重なって設置される、請求項１２に記載のタッチ制御表示パネル。

【請求項15】

前記タッチ制御電極の部分の、前記第１ベースが所在する平面での正投影と前記画素電極の部分の、前記第１ベースが所在する平面での正投影とは相補する、請求項１４に記載のタッチ制御表示パネル。

【請求項16】

前記タッチ制御電極は第１フレーム、第１主電極及び第１分岐電極を含み、前記第１主電極は前記第１フレーム内に接続され、前記第１分岐電極の一端は前記第１主電極に接続され、前記第１分岐電極の他端は前記第１フレームに接続され、複数の前記第１分岐電極は間隔をおいて配列して設置され、
前記画素電極は第２フレーム、第２主電極及び第２分岐電極を含み、前記第２主電極は前記第２フレーム内に接続され、前記第２分岐電極の一端は前記第２主電極に接続され、前記第２分岐電極の他端は前記第２フレームに接続され、複数の前記第２分岐電極は間隔をおいて配列して設置され、
前記第１フレームと前記第２フレームとは重なって設置され、前記第１主電極と前記第２主電極とは重なって設置され、前記第１分岐電極の前記第１ベースが所在する平面での正投影と前記第２分岐電極の前記第１ベースが所在する平面での正投影とは交互に設置される、請求項１５に記載のタッチ制御表示パネル。

【請求項17】

前記タッチ制御構造層は第１絶縁層及び第２絶縁層をさらに含み、前記タッチ制御電極、前記第１絶縁層、前記タッチ制御配線、及び前記第２絶縁層は順に前記第１ベース上に積層して設置され、
前記薄膜トランジスタ層は第１金属層、第３絶縁層、活性層、第２金属層及び第４絶縁層を含み、前記第３絶縁層は前記第１金属層上に設置され、前記活性層は前記第３絶縁層上に設置され、前記第２金属層は前記第３絶縁層上に設置され、前記第４絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第４絶縁層上に設置され、
前記第１金属層はゲートを含み、前記第２金属層はソース及びドレインを含み、前記ソース及び前記ドレインは前記活性層に接続され、前記画素電極は前記ドレインに接続される、請求項１６に記載のタッチ制御表示パネル。

【請求項18】

前記画素電極と前記タッチ制御電極との材料は同じである、請求項１７に記載のタッチ制御表示パネル。

【請求項19】

前記第２基板は第２ベースと、前記第２ベースのうちの前記液晶に近接する側に設置される共通電極層とを含み、
前記タッチ制御表示パネルはカラーフィルム層をさらに含み、前記カラーフィルム層は前記第１基板又は前記第２基板中に製造される、請求項９に記載のタッチ制御表示パネル。

【請求項20】

前記タッチ制御表示パネルは表示タッチ制御チップをさらに含み、前記表示タッチ制御チップは前記タッチ制御配線に接続される、請求項９に記載のタッチ制御表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本願は表示技術分野に関し、具体的にタッチ制御表示パネルに関する。

【背景技術】

【0002】

従来のタッチ制御センサ、及び小型表示デバイス、例えば携帯電話等は、すべてタッチ制御の機能を採用し、タッチ制御技術はＯｎ－ｇｌａｓｓからＯｎ－ｃｅｌｌ、さらに今日のＩｎ－ｃｅｌｌモードにまで発展しているが、タッチ制御の機能を大画面表示に集積する発展は遅くなっている。現在、一般的にＯｎ－ｇｌａｓｓの方式が採用されているが、Ｉｎ－ｃｅｌｌは低いモジュール厚さ及び高い信号対雑音比を有する。しかしながら、このタッチ制御方式は主にＩＰＳ／ＦＦＳの液晶表示モードに集中している。

【0003】

従来技術に対する研究及び実行の過程で、本願の発明者は、液晶表示パネルのＶＡ表示モードにおいて、それがカラーフィルム側に全面の共通電極を有するため、タッチ制御、特に容量式のタッチ制御に対して遮蔽の効果を有し、さらにタッチ制御効果を低減させることを見出した。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本願の実施例はタッチ制御表示パネルを提供し、液晶表示パネルのタッチ制御効果を向上させることができる。

【課題を解決するための手段】

【0005】

本願の実施例はタッチ制御表示パネルをさらに提供し、それは、第１基板、第２基板、及び液晶を含み、
前記第１基板は前記タッチ制御表示パネルの出光側に位置し、
前記第２基板は前記第１基板と対向して設置され、前記第２基板は前記タッチ制御表示パネルの入光側に位置し、
前記液晶は前記第１基板と前記第２基板との間に設置され、
前記第１基板は第１ベース、タッチ制御構造層、薄膜トランジスタ層及び画素電極層を含み、前記タッチ制御構造層及び前記薄膜トランジスタ層はいずれも前記第１ベースのうちの前記液晶に近接する面に設置され、前記画素電極層は前記薄膜トランジスタ層及び前記タッチ制御構造層のうちの前記液晶に近接する面に設置され、
前記タッチ制御構造層はタッチ制御電極及びタッチ制御配線を含み、前記タッチ制御配線と前記タッチ制御電極とは異なる層に設置され、前記タッチ制御配線は前記タッチ制御電極に接続され、前記タッチ制御電極は共通電極として共用され、
前記タッチ制御表示パネルは表示タッチ制御チップをさらに含み、前記表示タッチ制御チップは前記タッチ制御配線に接続される。

【0006】

選択可能に、本願のいくつかの実施例では、前記タッチ制御構造層は前記薄膜トランジスタ層中に製造される。

【0007】

選択可能に、本願のいくつかの実施例では、前記薄膜トランジスタ層は前記タッチ制御構造層のうちの前記第１ベースから離れる面に設置される。

【0008】

選択可能に、本願のいくつかの実施例では、前記薄膜トランジスタ層は第１金属層、第１絶縁層、活性層、第２金属層及び第２絶縁層を含み、前記第１絶縁層は前記第１金属層上に設置され、前記活性層は前記第１絶縁層上に設置され、前記第２金属層は前記第１絶縁層上に設置され、前記第２絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第２絶縁層上に設置され、
前記第１金属層はゲート及び前記タッチ制御電極を含み、前記第２金属層はソース、ドレイン及びタッチ制御配線を含み、前記ソース及び前記ドレインは前記活性層に接続され、前記タッチ制御配線は前記第１絶縁層上に設置され、且つ前記活性層と間隔をおいて設置される。

【0009】

選択可能に、本願のいくつかの実施例では、前記画素電極層は画素電極を含み、前記タッチ制御電極と前記画素電極とは部分的に重なって設置される。

【0010】

選択可能に、本願のいくつかの実施例では、前記タッチ制御電極の部分の、前記第１ベースが所在する平面での正投影と前記画素電極の部分の、前記第１ベースが所在する平面での正投影とは相補する。

【0011】

選択可能に、本願のいくつかの実施例では、前記タッチ制御電極は第１フレーム、第１主電極及び第１分岐電極を含み、前記第１主電極は前記第１フレーム内に接続され、前記第１分岐電極の一端は前記第１主電極に接続され、前記第１分岐電極の他端は前記第１フレームに接続され、複数の前記第１分岐電極は間隔をおいて配列して設置され、
前記画素電極は第２フレーム、第２主電極及び第２分岐電極を含み、前記第２主電極は前記第２フレーム内に接続され、前記第２分岐電極の一端は前記第２主電極に接続され、前記第２分岐電極の他端は前記第２フレームに接続され、複数の前記第２分岐電極は間隔をおいて配列して設置され、
前記第１フレームと前記第２フレームとは重なって設置され、前記第１主電極と前記第２主電極とは重なって設置され、前記第１分岐電極の前記第１ベースが所在する平面での正投影と前記第２分岐電極の前記第１ベースが所在する平面での正投影とは交互に設置される。

【0012】

選択可能に、本願のいくつかの実施例では、前記タッチ制御構造層は第１絶縁層及び第２絶縁層をさらに含み、前記タッチ制御電極、前記第１絶縁層、前記タッチ制御配線、及び前記第２絶縁層は順に前記第１ベース上に積層して設置され、
前記薄膜トランジスタ層は第１金属層、第３絶縁層、活性層、第２金属層及び第４絶縁層を含み、前記第３絶縁層は前記第１金属層上に設置され、前記活性層は前記第３絶縁層上に設置され、前記第２金属層は前記第３絶縁層上に設置され、前記第４絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第４絶縁層上に設置され、
前記第１金属層はゲートを含み、前記第２金属層はソース及びドレインを含み、前記ソース及び前記ドレインは前記活性層に接続され、前記画素電極は前記ドレインに接続される。

【0013】

本願の実施例はタッチ制御表示パネルをさらに提供し、それは、第１基板、第２基板、及び液晶を含み、
前記第１基板は前記タッチ制御表示パネルの出光側に位置し、
前記第２基板は前記第１基板と対向して設置され、前記第２基板は前記タッチ制御表示パネルの入光側に位置し、
前記液晶は前記第１基板と前記第２基板との間に設置され、
前記第１基板は第１ベース、タッチ制御構造層、薄膜トランジスタ層及び画素電極層を含み、前記タッチ制御構造層及び前記薄膜トランジスタ層はいずれも前記第１ベースのうちの前記液晶に近接する面に設置され、前記画素電極層は前記薄膜トランジスタ層及び前記タッチ制御構造層のうちの前記液晶に近接する面に設置される。

【0014】

選択可能に、本願のいくつかの実施例では、前記タッチ制御構造層はタッチ制御電極及びタッチ制御配線を含み、前記タッチ制御配線と前記タッチ制御電極とは異なる層に設置され、前記タッチ制御配線は前記タッチ制御電極に接続され、前記タッチ制御電極は共通電極として共用される。

【0015】

選択可能に、本願のいくつかの実施例では、前記タッチ制御構造層は前記薄膜トランジスタ層中に製造される。

【0016】

選択可能に、本願のいくつかの実施例では、前記薄膜トランジスタ層は前記タッチ制御構造層のうちの前記第１ベースから離れる面に設置される。

【0017】

選択可能に、本願のいくつかの実施例では、前記薄膜トランジスタ層は第１金属層、第１絶縁層、活性層、第２金属層及び第２絶縁層を含み、前記第１絶縁層は前記第１金属層上に設置され、前記活性層は前記第１絶縁層上に設置され、前記第２金属層は前記第１絶縁層上に設置され、前記第２絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第２絶縁層上に設置され、
前記第１金属層はゲート及び前記タッチ制御電極を含み、前記第２金属層はソース、ドレイン及びタッチ制御配線を含み、前記ソース及び前記ドレインは前記活性層に接続され、前記タッチ制御配線は前記第１絶縁層上に設置され、且つ前記活性層と間隔をおいて設置される。

【0018】

選択可能に、本願のいくつかの実施例では、前記画素電極層は画素電極を含み、前記タッチ制御電極と前記画素電極とは部分的に重なって設置される。

【0019】

選択可能に、本願のいくつかの実施例では、前記タッチ制御電極の部分の、前記第１ベースが所在する平面での正投影と前記画素電極の部分の、前記第１ベースが所在する平面での正投影とは相補する。

【0020】

選択可能に、本願のいくつかの実施例では、前記タッチ制御電極は第１フレーム、第１主電極及び第１分岐電極を含み、前記第１主電極は前記第１フレーム内に接続され、前記第１分岐電極の一端は前記第１主電極に接続され、前記第１分岐電極の他端は前記第１フレームに接続され、複数の前記第１分岐電極は間隔をおいて配列して設置され、
前記画素電極は第２フレーム、第２主電極及び第２分岐電極を含み、前記第２主電極は前記第２フレーム内に接続され、前記第２分岐電極の一端は前記第２主電極に接続され、前記第２分岐電極の他端は前記第２フレームに接続され、複数の前記第２分岐電極は間隔をおいて配列して設置され、
前記第１フレームと前記第２フレームとは重なって設置され、前記第１主電極と前記第２主電極とは重なって設置され、前記第１分岐電極の前記第１ベースが所在する平面での正投影と前記第２分岐電極の前記第１ベースが所在する平面での正投影とは交互に設置される。

【0021】

選択可能に、本願のいくつかの実施例では、前記タッチ制御構造層は第１絶縁層及び第２絶縁層をさらに含み、前記タッチ制御電極、前記第１絶縁層、前記タッチ制御配線、及び前記第２絶縁層は順に前記第１ベース上に積層して設置され、
前記薄膜トランジスタ層は第１金属層、第３絶縁層、活性層、第２金属層及び第４絶縁層を含み、前記第３絶縁層は前記第１金属層上に設置され、前記活性層は前記第３絶縁層上に設置され、前記第２金属層は前記第３絶縁層上に設置され、前記第４絶縁層は前記活性層及び前記第２金属層を被覆し、前記画素電極層は前記第４絶縁層上に設置され、
前記第１金属層はゲートを含み、前記第２金属層はソース及びドレインを含み、前記ソース及び前記ドレインは前記活性層に接続され、前記画素電極は前記ドレインに接続される。

【0022】

選択可能に、本願のいくつかの実施例では、前記画素電極と前記タッチ制御電極との材料は同じである。

【0023】

選択可能に、本願のいくつかの実施例では、前記第２基板は第２ベースと、前記第２ベースのうちの前記液晶に近接する側に設置される共通電極層とを含み、
前記タッチ制御表示パネルはカラーフィルム層をさらに含み、前記カラーフィルム層は前記第１基板又は前記第２基板中に製造される。

【0024】

選択可能に、本願のいくつかの実施例では、前記タッチ制御表示パネルは表示タッチ制御チップをさらに含み、前記表示タッチ制御チップは前記タッチ制御配線に接続される。

【0025】

本願の実施例のタッチ制御表示パネルにおいて、それは第１基板、液晶及び第２基板を含み、第１基板はタッチ制御表示パネルの出光側に位置し、第２基板はタッチ制御表示パネルの入光側に位置し、第１基板は第１ベース、タッチ制御構造層、薄膜トランジスタ層及び画素電極層を含み、タッチ制御構造層及び薄膜トランジスタ層はいずれも第１ベースのうちの液晶に近接する面に設置され、画素電極層は薄膜トランジスタ層上に設置され、タッチ制御構造層はタッチ制御電極を含み、タッチ制御電極は共通電極として共用される。

【発明の効果】

【0026】

［有益な効果］
本願の実施例のタッチ制御表示パネルは、薄膜トランジスタ層を有する第１基板を出光側に設置し、且つタッチ制御構造層を第１基板中に製造する。すなわち、タッチ制御構造が製造されたアレイ基板を出光側に設置し、共通電極が製造された対向基板を入光側に設置し、それにより第２基板の共通電極によるタッチ制御電極に対する干渉を低減させ、さらにタッチ制御効果を向上させ、そしてタッチ制御電極を共通電極として共用することは構造を簡略化させるという効果を果たす。

【0027】

本願の実施例中の技術的手段をより明確に説明するために、以下、実施例の記述に使用される必要がある図面を簡単に紹介する。明らかなように、以下に記述される図面は本願のいくつかの実施例に過ぎず、当業者にとって、創造的な労働を必要とせずに、これらの図面に基づいて他の図面を取得することもできる。

【図面の簡単な説明】

【0028】

【図1】本願の第１実施例が提供するタッチ制御表示パネルの構造模式図である。

【図2】本願の第１実施例が提供するタッチ制御表示パネルの平面構造模式図である。

【図3】本願の第１実施例が提供するタッチ制御表示パネルの画素電極の構造模式図である。

【図4】本願の第１実施例が提供するタッチ制御表示パネルのタッチ制御電極の構造模式図である。

【図5】本願の第１実施例が提供するタッチ制御表示パネルの画素電極及びタッチ制御電極の正投影の構造模式図である。

【図6】本願の第１実施例が提供するタッチ制御表示パネルの第１基板の製造フローの模式図である。

【図7】本願の第２実施例が提供するタッチ制御表示パネルの構造模式図である。

【図8】本願の第２実施例が提供するタッチ制御表示パネルの第１基板の製造フローの模式図である。

【発明を実施するための形態】

【0029】

以下、本願の実施例中の図面と併せて、本願の実施例中の技術的手段に対して明確で、完全な記述を行う。明らかなように、記述される実施例は本願の一部の実施例に過ぎず、全部の実施例ではない。本願中の実施例に基づき、当業者が創造的な労働を必要とせずに取得するすべての他の実施例は、いずれも本願の特許発明の技術的範囲に属する。また、理解されるべきであるように、ここで記述される具体的な実施形態は本願を説明及び解釈することに用いられるものに過ぎず、本願を制限することに用いられるものではない。本願では、逆の説明をしない場合、使用される方位詞、例えば「上」及び「下」とは、通常、装置の実際の使用又は動作状態下での上及び下を指し、具体的に図面中の紙面方向であり、一方、「内」及び「外」は装置の輪郭に対するものである。

【0030】

本願の実施例はタッチ制御表示パネルを提供し、以下では詳細に説明する。説明する必要がある点として、以下の実施例の記述順序は実施例の好ましい順序を限定するものではない。

【0031】

説明する必要がある点として、本願の実施例の薄膜トランジスタ層１１３／２１３はトップゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタ及びダブルゲート型薄膜トランジスタのうちの１種を含んでもよく、本願の実施例はボトムゲート型薄膜トランジスタを例として説明するが、これに限定されない。

【0032】

また、本願の実施例中の薄膜トランジスタはＰ型薄膜トランジスタであってもよく、Ｎ型薄膜トランジスタであってもよい。本願の実施例はＰ型薄膜トランジスタを例として説明するが、これに限定されない。

【0033】

図１に参照されるように、本願の第１実施例はタッチ制御表示パネル１００を提供し、それは第１基板１１、第２基板１２及び液晶１３を含む。

【0034】

第１基板１１はタッチ制御表示パネル１００の出光側に位置する。第２基板１２は第１基板１１と対向して設置される。第２基板１２はタッチ制御表示パネル１００の入光側に位置する。液晶１３は第１基板１１と第２基板１２との間に設置される。

【0035】

ここで、第１基板１１は第１ベース１１１、タッチ制御構造層１１２、薄膜トランジスタ層１１３及び画素電極層１１４を含む。タッチ制御構造層１１２及び薄膜トランジスタ層１１３はいずれも第１ベース１１１のうちの液晶１３に近接する面に設置される。画素電極層１１４は薄膜トランジスタ層１１３及びタッチ制御構造層１１２のうちの液晶１３に近接する面に設置される。

【0036】

本第１実施例のタッチ制御表示パネル１００は、薄膜トランジスタ層１１３を有する第１基板１１を出光側に設置し、且つタッチ制御構造層１１２を第１基板１１中に製造し、つまり、タッチ制御構造層１１２をアレイ基板側に集積し、且つアレイ基板を出光側とし、それにより第２基板１２の共通電極層１２２によるタッチ制御電極Ｔｓに対する干渉を低減させ、さらにタッチ制御効果を向上させる。

【0037】

選択可能に、第２基板１２は第２ベース１２１と、第２ベース１２１のうちの液晶１３に近接する側に設置される共通電極層１２２とを含む。

【0038】

タッチ制御表示パネル１００はカラーフィルム層Ｃｆをさらに含み、カラーフィルム層Ｃｆは第１基板１１又は第２基板１２中に製造される。

【0039】

カラーフィルム層Ｃｆは第１基板１１に製造される時、カラーフィルム層Ｃｆは薄膜トランジスタ層１１３と画素電極層１１４との間に設置され、すなわち、タッチ制御表示パネル１００はＣＯＡ型の液晶タッチ制御表示パネルである。カラーフィルム層Ｃｆは第２基板１２に製造される時、カラーフィルム層Ｃｆは第２ベース１２１と共通電極層１２２との間に設置され、すなわち、タッチ制御表示パネル１００は非ＣＯＡ型の液晶タッチ制御表示パネルである。

【0040】

ここで本願の実施例のタッチ制御表示パネル１００は非ＣＯＡ型の液晶タッチ制御表示パネルを例として説明するが、これに限定されない。

【0041】

選択可能に、第１ベース１１１及び第２ベース１２１の材料はガラス、サファイア及びシリコンのうちの１種であってもよい。

【0042】

選択可能に、タッチ制御構造層１１２はタッチ制御電極Ｔｓ及びタッチ制御配線Ｔｌを含む。タッチ制御配線Ｔｌとタッチ制御電極Ｔｓとは異なる層に設置される。タッチ制御配線Ｔｌはタッチ制御電極Ｔｓに接続される。タッチ制御電極Ｔｓは共通電極として共用される。

【0043】

タッチ制御電極Ｔｓを共通電極として共用することは、プロセスのステップを節約し及びタッチ制御表示パネル１００の内部構造を簡略化させる。

【0044】

ここで、１フレーム時間内に、１フレーム時間は表示時間及びタッチ制御時間を含み、タッチ制御表示パネル１００が表示段階にある時、タッチ制御電極Ｔｓは共通電極とされ、タッチ制御表示パネル１００がタッチ制御段階にある時、タッチ制御電極Ｔｓはタッチ制御操作を行う。

【0045】

選択可能に、図２に参照されるように、タッチ制御表示パネル１００は表示タッチ制御チップ１４をさらに含む。表示タッチ制御チップ１４はタッチ制御配線Ｔｌに接続される。

【0046】

選択可能に、タッチ制御電極Ｔｓはアレイ状に配列される。各タッチ制御配線Ｔｌは１つのタッチ制御電極Ｔｓに接続され、各タッチ制御配線Ｔｌは表示タッチ制御チップ１４の１つのピンに対応して接続される。

【0047】

選択可能に、表示タッチ制御チップ１４はＴＤＤＩチップであってもよい。

【0048】

選択可能に、タッチ制御電極Ｔｓの長さは２ミリメートル～９ミリメートルの間にあり、例えば２ミリメートル、３ミリメートル、４ミリメートル、５ミリメートル、６ミリメートル、７ミリメートル、８ミリメートル又は９ミリメートルである。タッチ制御電極Ｔｓの幅は２ミリメートル～９ミリメートルの間にあり、例えば２ミリメートル、３ミリメートル、４ミリメートル、５ミリメートル、６ミリメートル、７ミリメートル、８ミリメートル又は９ミリメートルである。

【0049】

選択可能に、薄膜トランジスタ層１１３はタッチ制御構造層１１２のうちの第１ベース１１１から離れる面に設置される。

【0050】

本実施例のタッチ制御表示パネル１００部材のタッチ制御構造層１１２は独立に製造され、大型パネルのタッチ制御を実現しやすい。また、タッチ制御構造層１１２は第１ベース１１１により近接して設置され、それによりタッチ制御効果を向上させる。

【0051】

選択可能に、タッチ制御構造層１１２は第１絶縁層Ｔｊ１及び第２絶縁層Ｔｊ２をさらに含む。タッチ制御電極Ｔｓ、第１絶縁層Ｔｊ１、タッチ制御配線Ｔｌ及び第２絶縁層Ｔｊ２は順に第１ベース１１１上に積層して設置される。

【0052】

薄膜トランジスタ層１１３は第１金属層１１ａ、第３絶縁層１１ｂ、活性層１１ｃ、第２金属層１１ｄ及び第４絶縁層１１ｆを含む。第３絶縁層１１ｂは第１金属層１１ａ上に設置される。活性層１１ｃは第３絶縁層１１ｂ上に設置される。第２金属層１１ｄは第３絶縁層１１ｂ上に設置される。第４絶縁層１１ｆは活性層１１ｃ及び第２金属層１１ｄを被覆する。画素電極層１１４は第４絶縁層１１ｆ上に設置される。

【0053】

第１金属層１１ａはゲートＧａを含む。第２金属層１１ｄはソースＳｏ及びドレインＴｒを含む。ソースＳｏ及びドレインＴｒは活性層１１ｃに接続される。画素電極層１１４は画素電極Ｐｘを含む。画素電極ＰｘはドレインＴｒに接続される。

【0054】

選択可能に、活性層１１ｃの材料はアモルファスシリコン、多結晶シリコン及び酸化物半導体のうちの１種を含む。

【0055】

選択可能に、画素電極層１１４は画素電極Ｐｘを含む。タッチ制御電極Ｔｓと画素電極Ｐｘとは部分的に重なって設置され、それにより寄生容量を減少させる。

【0056】

選択可能に、タッチ制御電極Ｔｓの部分の、第１ベース１１１が所在する平面での正投影と画素電極Ｐｘの部分の、第１ベース１１１が所在する平面での正投影とは相補する。

【0057】

ここでタッチ制御電極Ｔｓ及び画素電極Ｐｘの部分の正投影は相補することで、一方では、タッチ制御電極Ｔｓと画素電極Ｐｘとの重なる面積を低減させ、さらに寄生容量を低減させ、他方では、タッチ制御電極Ｔｓのタッチ制御面積を確保でき、さらにタッチ制御電極Ｔｓのタッチ制御精度を確保する。

【0058】

選択可能に、画素電極Ｐｘとタッチ制御電極Ｔｓとの材料は同じである。例えば酸化インジウムスズ、酸化亜鉛スズ又は酸化インジウムガリウム亜鉛等であってもよい。

【0059】

選択可能に、画素電極Ｐｘとタッチ制御電極Ｔｓとの材料は異なってもよい。例えばタッチ制御電極Ｔｓの材料は金属であり、画素電極Ｐｘの材料は酸化インジウムスズ等の金属酸化物である。

【0060】

選択可能に、図３及び図４に参照されるように、タッチ制御電極Ｔｓは第１フレームＴｓ１、第１主電極Ｔｓ２及び第１分岐電極Ｔｓ３を含む。第１主電極Ｔｓ２は第１フレームＴｓ１内に接続さる。第１分岐電極Ｔｓ３の一端は第１主電極Ｔｓ２に接続され、第１分岐電極Ｔｓ３の他端は第１フレームＴｓ１に接続される。複数の第１分岐電極Ｔｓ３は間隔をおいて配列して設置される。

【0061】

選択可能に、タッチ制御電極Ｔｓは第３主電極Ｔｓ４をさらに含み、第３主電極Ｔｓ４と第１主電極Ｔｓ２とは交差して接続して設置される。第１主電極Ｔｓ２及び第３主電極Ｔｓ４はタッチ制御電極Ｔｓを第１タッチ制御領域ｓ１、第２タッチ制御領域ｓ２、第３タッチ制御領域ｓ３及び第４タッチ制御領域ｓ４に分け、第１タッチ制御領域ｓ１に位置する第１分岐電極Ｔｓ３、第２タッチ制御領域ｓ２に位置する第１分岐電極Ｔｓ３、第３タッチ制御領域ｓ３に位置する第１分岐電極Ｔｓ３及び第４タッチ制御領域ｓ４に位置する第１分岐電極Ｔｓ３の延伸方向は異なる。

【0062】

画素電極Ｐｘは第２フレームＰｘ１、第２主電極Ｐｘ２及び第２分岐電極Ｐｘ３を含む。第２主電極Ｐｘ２は第２フレームＰｘ１内に接続される。第２分岐電極Ｐｘ３の一端は第２主電極Ｐｘ２に接続される。第２分岐電極Ｐｘ３の他端は第２フレームＰｘ１に接続される。複数の第２分岐電極Ｐｘ３は間隔をおいて配列して設置される。

【0063】

選択可能に、画素電極Ｐｘは第４主電極Ｐｘ４をさらに含み、第４主電極Ｐｘ４と第２主電極Ｐｘ２とは交差して接続して設置される。第２主電極Ｐｘ２及び第４主電極Ｐｘ４は画素電極Ｐｘを第１画素領域ｘ１、第２画素領域ｘ２、第３画素領域ｘ３及び第４画素領域ｘ４に分け、第１画素領域ｘ１に位置する第２分岐電極Ｐｘ３、第２画素領域ｘ２に位置する第２分岐電極Ｐｘ３、第３画素領域ｘ３に位置する第２分岐電極Ｐｘ３及び第４画素領域ｘ４に位置する第２分岐電極Ｐｘ３の延伸方向は異なる。

【0064】

ここで、図５を参照できるように、第１フレームＴｓ１と第２フレームＰｘとは重なって設置される。第１主電極Ｔｓ２と第２主電極Ｐｘとは重なって設置される。

【0065】

第１分岐電極Ｔｓ３の第１ベース１１１が所在する平面での正投影と第２分岐電極Ｐｘ３の上記第１ベース１１１が所在する平面での正投影とは交互に設置される。つまり、第１分岐電極Ｔｓ３と第２分岐電極Ｐｘ３とは相補して設置される。

【0066】

選択可能に、第１タッチ制御領域ｓ１は第１画素領域ｘ１に対応し、第２タッチ制御領域ｓ２は第２画素領域ｘ２に対応し、第３タッチ制御領域ｓ３は第３画素領域ｘ３に対応し、第４タッチ制御領域ｓ４は第４画素領域ｘ４に対応する。

【0067】

第１タッチ制御領域ｓ１と第１画素領域ｘ１との重なる領域中に、第１分岐電極Ｔｓ３と第２分岐電極Ｐｘ３とは交互で且つ相補して設置される。同様に、第２タッチ制御領域ｓ２と第２画素領域ｘ２との重なる領域中に、第１分岐電極Ｔｓ３と第２分岐電極Ｐｘ３とは交互で且つ相補して設置され、第３タッチ制御領域ｓ３と第３画素領域ｘ３との重なる領域中に、第１分岐電極Ｔｓ３と第２分岐電極Ｐｘ３とは交互で且つ相補して設置され、第４タッチ制御領域ｓ４と第４画素領域ｘ４との重なる領域中に、第１分岐電極Ｔｓ３と第２分岐電極Ｐｘ３とは交互で且つ相補して設置される。

【0068】

選択可能に、第２分岐電極Ｐｘ３の幅は第１分岐電極Ｔｓ３の幅よりも大きい。第２分電極Ｐｘ３の幅が第１分岐電極Ｔｓ３の幅よりも大きいため、第２分岐電極Ｐｘ３の間のスリットの幅は第１分岐電極Ｔｓ３の間のスリットの幅未満であり、光透過率を向上させる。

【0069】

いくつかの実施例では、タッチ制御電極Ｔｓ及び画素電極Ｐｘは２ドメイン構造、又は単一ドメイン構造等であってもよい。

【0070】

いくつかの実施例では、タッチ制御電極Ｔｓはまた薄膜トランジスタ層１１３中の薄膜トランジスタと重なって設置され、それにより空間を節約する。

【0071】

図６に参照されるように、本第１実施例のタッチ制御表示パネル１００の第１基板１１の製造過程は以下のとおりである。

【0072】

ステップＢ１：第１ベース１１１上にタッチ制御電極Ｔｓ、第１絶縁層Ｔｊ１、タッチ制御配線Ｔｌ及び第２絶縁層Ｔｊ２を順に形成し、それによりタッチ制御構造層１１２を形成する。その後、ステップＢ２に進む。

【0073】

選択可能に、タッチ制御電極Ｔｓの材料は酸化インジウムスズ、及び酸化インジウム亜鉛等の酸化物であってもよく、さらに様々な導電特性を持つ金属、合金、化合物及びそれらの混合物であってもよく、例えば金、銀又は白金等を使用してもよい。

【0074】

選択可能に、第１絶縁層Ｔｊ１及び第２絶縁層Ｔｊ２の材料は窒化ケイ素、酸化ケイ素及び有機フォトレジストのうちの少なくとも１種を含んでもよい。

【0075】

選択可能に、タッチ制御配線Ｔｌの材料は金属、金属合金又は金属酸化物であってもよく、例えば金、銀、タングステン、銅、モリブデン、鉄、アルミニウム、アルミニウム－シリコン、アルミニウム－チタン、酸化インジウムスズ、及び酸化インジウム亜鉛等であってもよい。

【0076】

ステップＢ２：タッチ制御構造層１１２上に第１金属層１１ａ、第３絶縁層１１ｂ、活性層１１ｃ、第２金属層１１ｄ及び第４絶縁層１１ｆを順に形成する。その後、ステップＢ３に進む。

【0077】

第１金属層１１ａはゲートＧａを含む。第２金属層１１ｄはソースＳｏ及びドレインＴｒを含む。ソースＳｏ及びドレインＴｒは活性層１１ｃに接続さる。

【0078】

ここでゲートＧａ、ソースＳｏ、ドレインＴｒ及び活性層１１ｃは薄膜トランジスタを形成することに用いられる。

【0079】

ステップＢ３：薄膜トランジスタ層１１３上に画素電極層１１４を形成する。画素電極層１１４は画素電極Ｐｘを含む。画素電極ＰｘはドレインＴｒに接続される。

【0080】

このように本願の第１実施例のタッチ制御表示パネル１００の第１基板１１の製造過程を完了する。

【0081】

図７に参照されるように、本第２実施例のタッチ制御表示パネル２００について、それは第１基板２１、液晶２３及び第２基板２２を含む。第１基板２１はタッチ制御表示パネル２００の出光側に位置する。第２基板２２はタッチ制御表示パネル２００の入光側に位置する。第１基板２１は第１ベース２１１、タッチ制御構造層２１２、薄膜トランジスタ層２１３及び画素電極層２１４を含む。タッチ制御構造層２１２及び薄膜トランジスタ層２１３はいずれも第１ベース２１１のうちの液晶２３に近接する面に設置される。画素電極層２１４は薄膜トランジスタ層２１３上に設置される。タッチ制御構造層２１２はタッチ制御電極Ｔｓを含み、タッチ制御電極Ｔｓは共通電極として共用される。

【0082】

本第２実施例のタッチ制御表示パネル２００は、薄膜トランジスタ層２１３を有する第１基板２１を出光側に設置し、且つタッチ制御構造層２１２を第１基板２１中に製造し、それにより第２基板２２の共通電極２２２によるタッチ制御電極Ｔｓに対する干渉を低減させ、さらにタッチ制御効果を向上させる。

【0083】

本第２実施例のタッチ制御表示パネル２００と第１実施例のタッチ制御表示パネル１００との相違点は、タッチ制御構造層２１２が薄膜トランジスタ層２１３中に製造されることであり、それによりプロセスのステップを節約するという効果を達成し、且つタッチ制御表示パネル２００の厚さを低減させる。

【0084】

選択可能に、薄膜トランジスタ層２１３は第１金属層２１ａ、第１絶縁層２１ｂ、活性層２１ｃ、第２金属層２１ｄ及び第２絶縁層２１ｆを含む。第１絶縁層２１ｂは第１金属層２１ａ上に設置される。活性層２１ｃは第１絶縁層２１ｂ上に設置される。第２金属層２１ａは第１絶縁層２１ｂ上に設置される。第２絶縁層２１ｆは活性層２１ｃ及び第２金属層２１ａを被覆する。画素電極層２１４は第２絶縁層２１ｆ上に設置される。

【0085】

第１金属層２１ａはゲートＧａ及びタッチ制御電極Ｔｓを含む。第２金属層２１ｄはソースＳｏ、ドレインＴｒ及びタッチ制御配線Ｔｌを含む。ソースＳｏ及びドレインＴｒは活性層２１ｃに接続される。タッチ制御配線Ｔｌは第１絶縁層２１ｂ上に設置され、且つ活性層２１ｃと間隔をおいて設置される。

【0086】

図８に参照されるように、本第２実施例のタッチ制御表示パネル２００の第１基板２１の製造過程は以下のとおりである。

【0087】

ステップＢ１０：第１ベース２１１上に第１金属層２１ａ、第１絶縁層２１ｂ、活性層２１ｃ、第２金属層２１ｄ及び第２絶縁層２１ｆを順に形成する。その後、ステップＢ２０に進む。

【0088】

第１金属層２１ａはゲートＧａ及びタッチ制御電極Ｔｓを含む。第２金属層２１ｄはソースＳｏ、ドレインＴｒ及びタッチ制御配線Ｔｌを含む。ソースＳｏ及びドレインＴｒは活性層２１ｃに接続される。

【0089】

ここで、ゲートＧａ及びタッチ制御電極Ｔｓは同一のフォトマスクを採用して製造することにより形成され、ソースＳｏ、ドレインＴｒ及びタッチ制御配線Ｔｌは同一のフォトマスクを採用して製造することにより形成される。

【0090】

ここでゲートＧａ、ソースＳｏ、ドレインＴｒ及び活性層２１ｃは薄膜トランジスタを形成することに用いられる。タッチ制御電極Ｔｓ及びタッチ制御配線Ｔｌはタッチ制御構造層２１２を形成することに用いられる。

【0091】

選択可能に、第１絶縁層２１ｂ及び第２絶縁層２１ｆの材料は窒化ケイ素、酸化ケイ素及び有機フォトレジストのうちの少なくとも１種を含んでもよい。

【0092】

選択可能に、第１金属層２１ａ及び第２金属層２１ｄの材料は金属又は金属合金であってもよく、例えば金、銀、タングステン、銅、モリブデン、鉄、アルミニウム、アルミニウム－シリコン及びアルミニウム－チタン等であってもよい。

【0093】

ステップＢ２０：薄膜トランジスタ層２１３上に画素電極層２１４を形成する。画素電極層２１４は画素電極Ｐｘを含む。画素電極ＰｘはドレインＴｒに接続される。

【0094】

このように本願の第２実施例のタッチ制御表示パネル２００の第１基板２１の製造過程を完了する。

【0095】

以上は本願の実施例が提供するタッチ制御表示パネルを詳細に紹介しており、本明細書では具体的な例を応用して本願の原理及び実施形態を述べたが、上記実施例の説明は本願の方法及びそのコアアイデアを理解するのを助けることに用いられるものに過ぎない。同時に、当業者にとって、本願のアイデアに従って、具体的な実施形態及び応用範囲のいずれをも変更することができる。以上のように、本明細書の内容は本願を制限するものではないと理解されるべきである。

【符号の説明】

【0096】

１１ 第１基板
１１ａ 第１金属層
１１ｂ 第３絶縁層
１１ｃ 活性層
１１ｄ 第２金属層
１１ｆ 第４絶縁層
１２ 第２基板
１３ 液晶
１４ 表示タッチ制御チップ
２１ 第１基板
２１ａ 第２金属層
２１ｂ 第１絶縁層
２１ｃ 活性層
２１ｄ 第２金属層
２１ｆ 第２絶縁層
２２ 第２基板
２３ 液晶
１００ タッチ制御表示パネル
１１１ 第１ベース
１１２ タッチ制御構造層
１１３ 薄膜トランジスタ層
１１４ 画素電極層
１２１ 第２ベース
１２２ 共通電極層
２００ タッチ制御表示パネル
２１１ 第１ベース
２１２ タッチ制御構造層
２１３ 薄膜トランジスタ層
２１４ 画素電極層
２２２ 共通電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】