知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-02
(54)【発明の名称】表示パネル及び表示装置
(51)【国際特許分類】
G02F 1/1343 20060101AFI20240126BHJP
G09F 9/30 20060101ALI20240126BHJP
G02F 1/1368 20060101ALI20240126BHJP
G02F 1/1339 20060101ALI20240126BHJP
G02F 1/133 20060101ALI20240126BHJP
【ＦＩ】
G02F1/1343
G09F9/30 338
G09F9/30 349Z
G02F1/1368
G02F1/1339 500
G02F1/133 550
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2021562385
(86)(22)【出願日】2021-10-11
(85)【翻訳文提出日】2021-11-19
(86)【国際出願番号】 CN2021122959
(87)【国際公開番号】W WO2023044973
(87)【国際公開日】2023-03-30
(31)【優先権主張番号】202111138360.4
(32)【優先日】2021-09-27
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】515203228
【氏名又は名称】ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド
【氏名又は名称原語表記】ＴＣＬ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．９－２，Ｔａｎｇｍｉｎｇ Ｒｄ，Ｇｕａｎｇｍｉｎｇ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ，Ｃｈｉｎａ ５１８１３２
(74)【代理人】
【識別番号】100204386
【弁理士】
【氏名又は名称】松村 啓
(72)【発明者】
【氏名】金 志河
(72)【発明者】
【氏名】▲劉▼ 斌
【テーマコード（参考）】
2H092
2H189
2H192
2H193
5C094
【Ｆターム（参考）】
2H092GA14
2H092GA25
2H092GA26
2H092GA29
2H092HA04
2H092JA25
2H092JA26
2H092JB14
2H092JB16
2H092JB69
2H092NA25
2H092PA03
2H092PA13
2H092QA06
2H189DA04
2H189DA07
2H189DA31
2H189DA32
2H189DA39
2H189HA16
2H189JA14
2H189LA03
2H189LA10
2H189LA20
2H192AA24
2H192BB12
2H192BB13
2H192BC31
2H192CB02
2H192CB05
2H192CB08
2H192DA15
2H192DA23
2H192DA24
2H192DA32
2H192EA22
2H192EA43
2H192GD23
2H192GD47
2H192GD61
2H192JA33
2H193ZA07
2H193ZA09
2H193ZC08
2H193ZG02
2H193ZP03
2H193ZQ16
5C094AA02
5C094BA03
5C094BA43
5C094DA13
5C094DB01
5C094EA04
5C094EA07
(57)【要約】
本願の実施例は表示パネル及び表示装置を開示し、表示パネルは、薄膜トランジスタと、共通電極層と、補助導電パターンと、画素電極層と、スペーサと、を含み、前記薄膜トランジスタは、第１基板上に設置され、前記共通電極層は、薄膜トランジスタ上に設置され、前記補助導電パターンは、共通電極層上に設置され、補助導電パターンは共通電極層に接続され、前記画素電極層は、共通電極層及び補助導電パターンと絶縁して設置され、前記スペーサは、第１基板と第２基板との間に設置され、スペーサは補助導電パターンとずらして設置される。
【特許請求の範囲】
【請求項1】
表示パネルであって、対向して設置される第１基板と第２基板とを含み、更に薄膜トランジスタと、共通電極層と、補助導電パターンと、画素電極層と、スペーサと、を含み、前記薄膜トランジスタは、前記第１基板上に設置され、
前記共通電極層は、前記薄膜トランジスタ上に設置され、
前記補助導電パターンは、前記共通電極層上に設置され、前記補助導電パターンは前記共通電極層に接続され、
前記画素電極層は、前記共通電極層及び前記補助導電パターンと絶縁して設置され、前記画素電極層は前記薄膜トランジスタに接続され、
前記スペーサは、前記第１基板と前記第２基板との間に設置され、前記スペーサは前記補助導電パターンとずらして設置される、表示パネル。
【請求項2】
更にパッシベーション層を含み、前記パッシベーション層は、前記共通電極層及び前記補助導電パターン上に設置され、前記パッシベーション層は前記共通電極層及び前記補助導電パターンを被覆し、前記画素電極層は前記パッシベーション層上に設置され、
前記スペーサの前記パッシベーション層上での正投影は前記補助導電パターンの前記パッシベーション層上での正投影の外部に位置する、請求項１に記載の表示パネル。
【請求項3】
前記第１基板上に複数本の走査線及び複数本のデータ線が設置されており、前記走査線と前記データ線とは交差して複数のサブ画素領域を限定し、前記画素電極層は前記サブ画素領域内に設置される画素電極を含み、前記薄膜トランジスタのゲートは前記走査線に接続され、前記薄膜トランジスタのソースは前記データ線に接続され、前記薄膜トランジスタのドレインは前記画素電極に接続され、前記補助導電パターンの前記第１基板上での正投影は前記画素電極の前記第１基板上での正投影の外部に位置する、請求項１に記載の表示パネル。
【請求項4】
前記補助導電パターンは前記データ線の延伸方向に沿って延伸する幹部を含み、前記幹部は隣接するデータ線の少なくとも一部を被覆する、請求項３に記載の表示パネル。
【請求項5】
前記補助導電パターンは更に前記走査線の延伸方向に沿って延伸する延伸部を含み、前記延伸部は前記幹部に接続され、前記延伸部は隣接する前記走査線の少なくとも一部を被覆し、前記補助導電パターンと前記スペーサとは前記走査線の延伸方向に沿って交互に設置される、請求項４に記載の表示パネル。
【請求項6】
前記スペーサと前記薄膜トランジスタとは対向し、前記延伸部と前記スペーサとは前記データ線の延伸方向に沿って交互に設置される、請求項５に記載の表示パネル。
【請求項7】
前記走査線の延伸方向に沿って、隣接する２つの前記幹部の間に２ｎ個のサブ画素が設置されており、前記延伸部の幅はｎ－１個のサブ画素領域の幅の和よりも大きく、且つ前記延伸部の幅はｎ＋１個のサブ画素領域の幅の和よりも小さい、請求項５に記載の表示パネル。
【請求項8】
前記補助導電パターンは前記データ線の延伸方向に沿って延伸する第１幹部と第２幹部とを含み、前記第１幹部と前記第２幹部とは隣接して設置され、前記補助導電パターンは更に前記走査線の延伸方向に沿って延伸する第１延伸部と第２延伸部とを含み、前記第１延伸部の一端は前記第１幹部に接続され、前記第１延伸部の自由端は前記第２幹部に向かって延伸し、前記第２延伸部の一端は前記第２幹部に接続され、前記第２延伸部の自由端は前記第１幹部に向かって延伸し、前記走査線の延伸方向に沿って、前記第１幹部と前記第２幹部との間に４つのサブ画素が設置されており、前記第１幹部と前記第２幹部との間に順に第１サブ画素、第２サブ画素、第３サブ画素及び第４サブ画素が設置されており、前記第１サブ画素及び前記第２サブ画素上に印加される駆動電圧の極性と前記第３サブ画素及び前記第４サブ画素上に印加される駆動電圧の極性とは逆であり、前記第１延伸部の自由端及び／又は前記第２延伸部の自由端は、前記走査線の延伸方向に沿って、前記第２サブ画素と前記第３サブ画素との間に位置するデータ線を超えない、請求項３に記載の表示パネル。
【請求項9】
前記補助導電パターンは前記データ線の延伸方向に沿って延伸する第１幹部と第２幹部とを含み、前記第１幹部と前記第２幹部とは隣接して設置され、前記補助導電パターンは更に前記走査線の延伸方向に沿って延伸する第１延伸部と第２延伸部とを含み、前記第１延伸部の一端は前記第１幹部に接続され、前記第１延伸部の自由端は前記第２幹部に向かって延伸し、前記第２延伸部の一端は前記第２幹部に接続され、前記第２延伸部の自由端は前記第１幹部に向かって延伸し、前記走査線の延伸方向に沿って、前記第１幹部と前記第２幹部との間に６つのサブ画素が設置されており、前記第１幹部と前記第２幹部との間に順に第１サブ画素、第２サブ画素、第３サブ画素、第４サブ画素、第５サブ画素及び第６サブ画素が設置されており、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素上に印加される駆動電圧の極性と、前記第４サブ画素、前記第５サブ画素及び前記第６サブ画素上に印加される駆動電圧の極性とは逆であり、前記第１延伸部の自由端及び／又は前記第２延伸部の自由端は、前記走査線の延伸方向に沿って、前記第３サブ画素と前記第４サブ画素との間に位置するデータ線を超えない、請求項３に記載の表示パネル。
【請求項10】
前記補助導電パターンは第１方向に沿って延伸する第１延伸部と第２延伸部とを含み、前記補助導電パターンは更に第２方向に沿って延伸する第１幹部と第２幹部とを含み、前記第１幹部と前記第２幹部とは隣接して設置され、前記第１方向と前記第２方向とは交差し、前記第１延伸部の一端は前記第１幹部に接続され、前記第１延伸部の他端は前記第２幹部に接近し且つ前記第２幹部から切断され、前記第２延伸部の一端は前記第２幹部に接続され、前記第２延伸部の他端は前記第１幹部に接近し且つ前記第１幹部から切断され、前記第１延伸部と前記第２延伸部とは前記第２方向に沿って交互に設置される、請求項１に記載の表示パネル。
【請求項11】
前記スペーサの、前記補助導電パターンが所在する平面上での正投影は前記第１延伸部の自由端と前記第２幹部との間に位置し、及び／又は前記スペーサの、前記補助導電パターンが所在する平面上での正投影は前記第２延伸部の自由端と前記第１幹部との間に位置する、請求項１０に記載の表示パネル。
【請求項12】
表示領域と、非表示領域と、を含み、前記補助導電パターンは、複数本の補助導電線と、接続バスと、を含み、前記複数本の補助導電線は、前記表示領域に位置し、前記複数本の補助導電線は第１方向及び／又は第２方向に沿って延伸し、前記第１方向と前記第２方向とは交差し、
前記接続バスは、前記非表示領域に位置し、前記接続バスは前記複数本の補助導電線に接続される、請求項１に記載の表示パネル。
【請求項13】
表示装置であって、バックライトモジュールと、請求項１に記載の表示パネルと、を含み、前記表示パネルは前記バックライトモジュールに接続される、表示装置。
【請求項14】
前記第１基板上に複数本の走査線及び複数本のデータ線が設置されており、前記走査線と前記データ線とは交差して複数のサブ画素領域を限定し、前記画素電極層は前記サブ画素領域内に設置される画素電極を含み、前記薄膜トランジスタのゲートは前記走査線に接続され、前記薄膜トランジスタのソースは前記データ線に接続され、前記薄膜トランジスタのドレインは前記画素電極に接続され、前記補助導電パターンの前記第１基板上での正投影は前記画素電極の前記第１基板上での正投影の外部に位置する、請求項１３に記載の表示装置。
【請求項15】
前記補助導電パターンは前記データ線の延伸方向に沿って延伸する幹部を含み、前記幹部は隣接するデータ線の少なくとも一部を被覆する、請求項１４に記載の表示装置。
【請求項16】
前記補助導電パターンは更に前記走査線の延伸方向に沿って延伸する延伸部を含み、前記延伸部は前記幹部に接続され、前記延伸部は隣接する前記走査線の少なくとも一部を被覆し、前記補助導電パターンと前記スペーサとは前記走査線の延伸方向に沿って交互に設置される、請求項１５に記載の表示装置。
【請求項17】
前記スペーサと前記薄膜トランジスタとは対向し、前記延伸部と前記スペーサとは前記データ線の延伸方向に沿って交互に設置される、請求項１６に記載の表示装置。
【請求項18】
前記補助導電パターンは第１方向に沿って延伸する第１延伸部と第２延伸部とを含み、前記補助導電パターンは更に第２方向に沿って延伸する第１幹部と第２幹部とを含み、前記第１幹部と前記第２幹部とは隣接して設置され、前記第１方向と前記第２方向とは交差し、前記第１延伸部の一端は前記第１幹部に接続され、前記第１延伸部の他端は前記第２幹部に接近し且つ前記第２幹部から切断され、前記第２延伸部の一端は前記第２幹部に接続され、前記第２延伸部の他端は前記第１幹部に接近し且つ前記第１幹部から切断され、前記第１延伸部と前記第２延伸部とは前記第２方向に沿って交互に設置される、請求項１３に記載の表示装置。
【請求項19】
前記スペーサの、前記補助導電パターンが所在する平面上での正投影は前記第１延伸部の自由端と前記第２幹部との間に位置する、請求項１８に記載の表示装置。
【請求項20】
前記スペーサの、前記補助導電パターンが所在する平面上での正投影は前記第２延伸部の自由端と前記第１幹部との間に位置する、請求項１８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願は表示技術分野に関し、具体的に表示パネル及び表示装置に関する。
【背景技術】
【0002】
従来のＦＦＳ表示パネル中では、面状の共通電極の抵抗を低減させて、共通電極の抵抗が高過ぎることに起因するパネルの異なる領域の輝度ムラを緩和する必要がある。そのため、従来の面状の共通電極の上方にはそれに接続される金属パターンが増設されていて面状の共通電極の抵抗を低減させる。しかし、金属パターンが増設されている領域と金属パターンが設置されていない領域とは著しい段差が存在し、上下基板の間に位置するスペーサは外力の作用下で段差箇所に深刻なスリップ転位が出現することになり、それにより表示パネルの正常な表示に影響を与える。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本願の実施例は表示パネル及び表示装置を提供し、従来技術では外力の作用下による段差箇所でのスペーサのスリップ転位の問題を効果的に解決することができる。
【課題を解決するための手段】
【0004】
本願の実施例は表示パネルを提供し、対向して設置される第１基板と第２基板とを含み、更に薄膜トランジスタと、共通電極層と、補助導電パターンと、画素電極層と、スペーサと、を含み、前記薄膜トランジスタは、前記第１基板上に設置され、前記共通電極層は、前記薄膜トランジスタ上に設置され、前記補助導電パターンは、前記共通電極層上に設置され、前記補助導電パターンは前記共通電極層に接続され、前記画素電極層は、前記共通電極層及び前記補助導電パターンと絶縁して設置され、前記画素電極層は前記薄膜トランジスタに接続され、前記スペーサは、前記第１基板と前記第２基板との間に設置され、前記スペーサは前記補助導電パターンとずらして設置される。
【0005】
選択可能に、本願のいくつかの具体的な実施例では、表示パネルは更にパッシベーション層を含み、前記パッシベーション層は、前記共通電極層及び前記補助導電パターン上に設置され、前記パッシベーション層は前記共通電極層及び前記補助導電パターンを被覆し、前記画素電極層は前記パッシベーション層上に設置され、前記スペーサの前記パッシベーション層上での正投影は前記補助導電パターンの前記パッシベーション層上での正投影の外部に位置する。
【0006】
選択可能に、本願のいくつかの具体的な実施例では、前記第１基板上に複数本の走査線及び複数本のデータ線が設置されており、前記走査線と前記データ線とは交差して複数のサブ画素領域を限定し、前記画素電極層は前記サブ画素領域内に設置される画素電極を含み、前記薄膜トランジスタのゲートは前記走査線に接続され、前記薄膜トランジスタのソースは前記データ線に接続され、前記薄膜トランジスタのドレインは前記画素電極に接続され、前記補助導電パターンの前記第１基板上での正投影は前記画素電極の前記第１基板上での正投影の外部に位置する。
【0007】
選択可能に、本願のいくつかの具体的な実施例では、前記補助導電パターンは前記データ線の延伸方向に沿って延伸する幹部を含み、前記幹部は隣接するデータ線の少なくとも一部を被覆する。
【0008】
選択可能に、本願のいくつかの具体的な実施例では、前記補助導電パターンは更に前記走査線の延伸方向に沿って延伸する延伸部を含み、前記延伸部は前記幹部に接続され、前記延伸部は隣接する前記走査線の少なくとも一部を被覆し、前記補助導電パターンと前記スペーサとは前記走査線の延伸方向に沿って交互に設置される。
【0009】
選択可能に、本願のいくつかの具体的な実施例では、前記スペーサと前記薄膜トランジスタとは対向し、前記延伸部と前記スペーサとは前記データ線の延伸方向に沿って交互に設置される。
【0010】
選択可能に、本願のいくつかの具体的な実施例では、前記走査線の延伸方向に沿って、隣接する２つの前記幹部の間に２ｎ個のサブ画素が設置されており、前記延伸部の幅はｎ－１個のサブ画素領域の幅の和よりも大きく、且つ前記延伸部の幅はｎ＋１個のサブ画素領域の幅の和よりも小さい。
【0011】
選択可能に、本願のいくつかの具体的な実施例では、前記補助導電パターンは前記データ線の延伸方向に沿って延伸する第１幹部と第２幹部とを含み、前記第１幹部と前記第２幹部とは隣接して設置され、前記補助導電パターンは更に前記走査線の延伸方向に沿って延伸する第１延伸部と第２延伸部とを含み、前記第１延伸部の一端は前記第１幹部に接続され、前記第１延伸部の自由端は前記第２幹部に向かって延伸し、前記第２延伸部の一端は前記第２幹部に接続され、前記第２延伸部の自由端は前記第１幹部に向かって延伸し、前記走査線の延伸方向に沿って、前記第１幹部と前記第２幹部との間に４つのサブ画素が設置されており、前記第１幹部と前記第２幹部との間に順に第１サブ画素、第２サブ画素、第３サブ画素及び第４サブ画素が設置されており、前記第１サブ画素及び前記第２サブ画素上に印加される駆動電圧の極性と前記第３サブ画素及び前記第４サブ画素上に印加される駆動電圧の極性とは逆であり、前記第１延伸部の自由端及び／又は前記第２延伸部の自由端は、前記走査線の延伸方向上に、前記第２サブ画素と前記第３サブ画素との間に位置するデータ線を超えない。
【0012】
選択可能に、本願のいくつかの具体的な実施例では、前記補助導電パターンは前記データ線の延伸方向に沿って延伸する第１幹部と第２幹部とを含み、前記第１幹部と前記第２幹部とは隣接して設置され、前記補助導電パターンは更に前記走査線の延伸方向に沿って延伸する第１延伸部と第２延伸部とを含み、前記第１延伸部の一端は前記第１幹部に接続され、前記第１延伸部の自由端は前記第２幹部に向かって延伸し、前記第２延伸部の一端は前記第２幹部に接続され、前記第２延伸部の自由端は前記第１幹部に向かって延伸し、前記走査線の延伸方向に沿って、前記第１幹部と前記第２幹部との間に６つのサブ画素が設置されており、前記第１幹部と前記第２幹部との間に順に第１サブ画素、第２サブ画素、第３サブ画素、第４サブ画素、第５サブ画素及び第６サブ画素が設置されており、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素上に印加される駆動電圧の極性と、前記第４サブ画素、前記第５サブ画素及び前記第６サブ画素上に印加される駆動電圧の極性とは逆であり、前記第１延伸部の自由端及び／又は前記第２延伸部の自由端は、前記第１方向上に、前記第３サブ画素と前記第４サブ画素との間に位置するデータ線を超えない。
【0013】
選択可能に、本願のいくつかの具体的な実施例では、前記補助導電パターンは第１方向に沿って延伸する第１延伸部と第２延伸部とを含み、前記補助導電パターンは更に前記第２方向に沿って延伸する第１幹部と第２幹部とを含み、前記第１幹部と前記第２幹部とは隣接して設置され、前記第１方向と前記第２方向とは交差し、前記第１延伸部の一端は前記第１幹部に接続され、前記第１延伸部の他端は前記第２幹部に接近し且つ前記第２幹部から切断され、前記第２延伸部の一端は前記第２幹部に接続され、前記第２延伸部の他端は前記第１幹部に接近し且つ前記第１幹部から切断され、前記第１延伸部と前記第２延伸部とは前記第２方向に沿って交互に設置される。
【0014】
選択可能に、本願のいくつかの具体的な実施例では、前記スペーサの、前記補助導電パターンが所在する平面上での正投影は前記第１延伸部の自由端と前記第２幹部との間に位置し、及び／又は前記スペーサの、前記補助導電パターンが所在する平面上での正投影は前記第２延伸部の自由端と前記第１幹部との間に位置する。
【0015】
選択可能に、本願のいくつかの具体的な実施例では、表示領域と、非表示領域と、を含み、前記補助導電パターンは、複数本の補助導電線と、接続バスと、を含み、前記複数本の補助導電線は、前記表示領域に位置し、前記複数本の補助導電線は第１方向及び／又は第２方向に沿って延伸し、前記第１方向と前記第２方向とは交差し、前記接続バスは、前記非表示領域に位置し、前記接続バスは前記複数本の補助導電線に接続される。
【0016】
本願の実施例は更に表示装置を提供し、バックライトモジュールと、前述の表示パネルと、を含み、前記表示パネルは前記バックライトモジュールに接続される。
【発明の効果】
【0017】
[有益な効果]
本願の有益な効果について、スペーサと補助導電パターンとをずらして設置することで、スペーサの、補助導電パターンが所在する平面上での正投影が上記補助導電パターンと重ならないことを確保し、それにより補助導電パターンのエッジの段差箇所にスペーサのスリップ転位が出現することを回避し、表示パネルの表示信頼性を向上させることができる。
本願の有益な効果について、スペーサと補助導電パターンとをずらして設置することで、スペーサの、補助導電パターンが所在する平面上での正投影が上記補助導電パターンと重ならないことを確保し、それにより補助導電パターンのエッジの段差箇所にスペーサのスリップ転位が出現することを回避し、表示パネルの表示信頼性を向上させることができる。
【0018】
本願の実施例中の技術的手段をより明確に説明するために、以下、実施例の記述中に使用される必要がある図面を簡単に紹介する。明らかなように、以下の記述中の図面は単に本願のいくつかの実施例であり、当業者であれば、創造的な労働をしない前提下で、更にこれらの図面に基づいて他の図面を取得することができる。
【図面の簡単な説明】
【0019】
【発明を実施するための形態】
【0020】
以下、本願の実施例中の図面と併せて、本願の実施例中の技術的手段に対して明確で、完全な記述を行う。明らかなように、記述される実施例は単に本願の一部の実施例であり、全部の実施例ではない。本願中の実施例に基づき、当業者が創造的な労働をしない前提下で取得するすべての他の実施例は、ともに本願の保護範囲に属する。
【0021】
本願は表示パネルを提供しており、対向して設置される第１基板と第２基板とを含む。表示パネルは更に、第１基板上に設置される薄膜トランジスタと、薄膜トランジスタ上に設置される共通電極層と、共通電極層上に設置される補助導電パターンと、共通電極層及び補助導電パターンと絶縁して設置される画素電極層と、第１基板と第２基板との間に設置されるスペーサと、を含む。補助導電パターンは共通電極層に接続される。画素電極層は薄膜トランジスタに接続される。スペーサは補助導電パターンとずらして設置される。言い換えれば、スペーサの、補助導電パターンが所在する平面上での正投影は補助導電パターンと重ならず、すなわちスペーサの、補助導電パターンが所在する平面上での正投影は補助導電パターンの外部に位置する。
【0022】
本願が提供する第１実施例は図１～図６に示され、表示パネルを提供しており、対向して設置される第１基板１と、第２基板２と、を含む。表示パネルは表示領域Ｓ１と、表示領域Ｓ１の外側に位置する非表示領域Ｓ２と、を有する。
【0023】
図１に示すように、表示パネルは、順に第１基板１上に設置される第１金属層３と、第１絶縁層４と、活性層５と、第２金属層６と、第２絶縁層７と、平坦層８と、共通電極層９と、補助導電パターン１０と、パッシベーション層１１と、画素電極層１２と、第１配向層（図中では示されない）と、を含む。
【0024】
第１基板１はアレイ基板である。第１基板１は剛性基板である。剛性の第１基板１はガラスを採用して製造して得ることができる。理解できるように、第１基板１はフレキシブル基板であってもよい。フレキシブルな第１基板１は水蒸気及び酸素ガスを遮断できるポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）及び／又はポリエチレンテレフタレート（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）等の有機絶縁材料を採用して製造して得ることができ、ここでは具体的に限定しない。
【0025】
第１金属層３は第１基板１上に設置される。第１金属層３はパターン化プロセスによって走査線３１、薄膜トランジスタのゲート３２及び記憶電極（図中では示されない）を形成する。第１金属層３はＭｏ、Ａｌ、Ｔｉ及びＣｕ等の普通の導電金属又は合金のうちの１種又は複数種を採用して製造して得ることができる。第１金属層３は単一金属で構成される単層導電層構造あってもよく、複数種の金属で構成される多層導電層構造であってもよく、ここでは具体的に限定しない。
【0026】
第１絶縁層４は第１金属層３上に設置される。第１絶縁層４はゲート３２を被覆する。第１絶縁層４は一般に水蒸気及び酸素ガスを遮断できるＳｉＮｘ、ＳｉＯｘ、及びＡｌ２Ｏ３等の普通の無機材料のうちの１種又は複数種を採用して堆積又はスパッタリングして形成される。通常の場合下で、単層の絶縁層だけで表示パネルの歩留まり要件を満たすことができるが、多結晶シリコン又は金属酸化物を活性層として採用する表示パネル中では、歩留まりを向上させるために、多層の絶縁層を重ねて設置する構造を採用して水蒸気及び酸素ガスに対する効果的な遮断を確保することもあり、本実施例における第１絶縁層４は単層ＳｉＯｘ又は単層ＳｉＮｘ構造である。
【0027】
活性層５は第１絶縁層４上に設置される。活性層５は金属酸化物、アモルファスシリコン及び多結晶シリコン等の普通の半導体材料を採用できる。活性層５はゲート３２の中間領域に対応して設置される。
【0028】
第２金属層６は活性層５上に設置される。第２金属層６はパターン化プロセスによって薄膜トランジスタのソース６１、ドレイン６２及びデータ線６３等を形成する。ソース６１及びドレイン６２は活性層５の両端に直接当接し又はオーミック接触層を採用して間接的に当接する。第２金属層６はＭｏ、Ａｌ、Ｔｉ及びＣｕ等の普通の導電金属又は合金のうちの１種又は複数種を採用して製造して得ることができる。第２金属層６は単一金属で構成される単層導電層構造であってもよく、複数種の金属で構成される多層導電層構造であってもよく、ここでは具体的に限定しない。
【0029】
第２絶縁層７は第２金属層６上に設置される。第２絶縁層７はソース６１、ドレイン６２及びデータ線６３を被覆する。第２絶縁層７は一般に水蒸気及び酸素ガスを遮断できるＳｉＮｘ、ＳｉＯｘ、及びＡｌ２Ｏ３等の普通の無機材料のうちの１種又は複数種を採用して堆積又はスパッタリングして形成される。通常の場合下で、単層の絶縁層だけで表示パネルの歩留まり要件を満たすことができるが、多結晶シリコン又は金属酸化物を活性層として採用する表示パネル中では、歩留まりを向上させるために、多層の絶縁層を重ねて設置する構造を採用して水蒸気及び酸素ガスに対する効果的な遮断を確保することもあり、本実施例における第２絶縁層７は単層ＳｉＯｘ又は単層ＳｉＮｘ構造である。
【0030】
平坦層８は第２絶縁層７上に設置される。平坦層８は有機絶縁材料を採用して製造して得ることができて、１つの平坦な表面を取得し、後続の共通電極層９の製造に有利である。
【0031】
共通電極層９は平坦層８上に設置される。共通電極層９は一般にＩＴＯを採用して作られる。共通電極層９はパターン化プロセスによって複数の面状の共通電極９１を形成できる。理解できるように、共通電極層９は第１基板１全体の全面に敷設されてもよい。
【0032】
補助導電パターン１０は共通電極層９上に直接設置される。補助導電パターン１０はほとんど導電性が共通電極層９よりも顕著に大きい材料を採用して製造される。補助導電パターン１０は銅、アルミニウム、及び銀等の金属材料を採用して作ることができる。補助導電パターン１０が共通電極層９に接続されることで、共通電極層９の抵抗を著しく低減させることができる。補助導電パターン１０を共通電極９１の表面に均一に分布させることで、共通電極層９上の電圧の均一性を効果的に向上させ、パネル上のＩＲ－Ｄｒｏｐ現象を緩和することができる。
【0033】
パッシベーション層１１は共通電極層９及び補助導電パターン１０上に設置される。パッシベーション層１１は共通電極層９及び補助導電パターン１０を被覆する。パッシベーション層１１はほとんどＳｉＮｘ及び／又はＳｉＯｘ等の普通の無機絶縁材料を採用する。パッシベーション層１１上にはパッシベーション層１１、平坦層８及び第２絶縁層７を貫通する第１ビアホール１１１が開口されている。第１ビアホール１１１はドレイン６２の表面を露出させる。
【0034】
画素電極層１２はパッシベーション層１１上に設置される。画素電極層１２はパッシベーション層１１によって共通電極層９及び補助導電パターン１０と絶縁される。画素電極層１２は複数の画素電極１２１を含む。画素電極１２１は第１ビアホール１１１によってドレイン６２に接続される。本実施例中の表示パネルはＦＦＳ表示パネルであり、面状に敷設された共通電極９１及びパターン化された画素電極１２１を上下に積層することによって、水平フリンジ電界を発生させて液晶を偏向させるように駆動する。表示品質を確保するために、共通電極９１の下方に平坦層８を設置する必要があって共通電極９１をできるだけ同一水平面に形成することを確実にする。
【0035】
第１配向層は画素電極層１２上に設置されて液晶の偏向角度を調整する。
【0036】
表示パネルは更に第２基板２と、第２基板２上に設置されるカラーフィルム層２１、遮光層２２、第３絶縁層２３及び第２配向層（図中では示されない）と、を含む。
【0037】
第２基板２は第１基板１と対向して設置される。第２基板２の材料は第１基板１と同じであり、ここでは贅言しない。
【0038】
カラーフィルム層２１は複数の光学フィルター２１１を含む。各々のサブ画素領域内に１つの光学フィルター２１１が設置されている。光学フィルター２１１は画素電極１２１と対向して設置される。
【0039】
遮光層２２は隣接する２つの光学フィルター２１１の間に設置されることで、混色を回避する。遮光層２２は一般に黒色樹脂材料を採用して作られる。
【0040】
第３絶縁層２３はカラーフィルム層２１及び遮光層２２を被覆する。第３絶縁層２３はほとんどＳｉＮｘ及び／又はＳｉＯｘ等の普通の無機絶縁材料を採用する。理解できるように、いくつかの具体的な実施例では、第２基板２上の第３絶縁層２３は省略されてもよく、ここでは具体的に限定しない。
【0041】
第２配向層は第３絶縁層２３を被覆することで、液晶の偏向角度を調整する。
【0042】
表示パネルは更に、第１基板１と第２基板２との間に設置される液晶層（図中では示されない）と、スペーサ１３と、を含む。
【0043】
スペーサ１３は柱状、球状又は円盤状である。スペーサ１３は第１基板１と第２基板２との間の間隔を維持することに用いられる。本実施例では、スペーサ１３は補助導電パターン１０とずらして設置される。言い換えれば、スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は補助導電パターン１０と重ならない。すなわちスペーサ１３の、補助導電パターン１０が所在する平面上での正投影は補助導電パターン１０の外部に位置する。スペーサ１３と補助導電パターン１０とをずらして設置することで、補助導電パターン１０のエッジの段差箇所にスペーサ１３のスリップ転位が出現することを回避でき、それにより表示パネルの表示信頼性を向上させる。
【0044】
図２及び図３と併せて、表示パネルの表示領域Ｓ１に第１方向に沿って延伸する複数本の走査線３１と、ほぼ第２方向に沿って延伸する複数本のデータ線６３とが設置されている。走査線３１とデータ線６３とは交差してアレイ状に配列される複数のサブ画素領域Ｓ３を限定する。画素電極層１２中にパターン化して取得された複数の画素電極１２１はそれぞれ各サブ画素領域Ｓ３内に設置される。
【0045】
薄膜トランジスタＴは第１金属層３に位置するゲート３２と、第１金属層３上に位置する第１絶縁層４と、第１絶縁層４上に位置する活性層５と、第２金属層６に位置するソース６１及びドレイン６２と、を含む。薄膜トランジスタＴのゲート３２は走査線３１に接続される。本実施例では、薄膜トランジスタＴは走査線３１の一部をゲート３２として利用する。薄膜トランジスタＴのソース６１はデータ線６３に接続されて、データ線６３上に印加される駆動電圧信号を受信する。薄膜トランジスタＴのドレイン６２は画素電極１２１に接続されて、受信した駆動電圧信号を画素電極１２１まで伝達する。薄膜トランジスタＴの上方に設置される平坦層８及び共通電極９１は全面に敷設されるものであり、図２中に示されていない。
【0046】
補助導電パターン１０は本実施例では金属を採用して製造して得る。補助導電パターン１０は共通電極９１上に直接設置され且つ共通電極９１に接続されて共通電極９１上の電圧均一性を向上させる。補助導電パターン１０は画素電極１２１とずらして設置される。言い換えれば、補助導電パターン１０は画素電極１２１と重ならない。すなわち、補助導電パターン１０の第１基板１上での正投影は画素電極１２１の第１基板１上での正投影の外部に位置することで、補助導電パターン１０による表示パネルの開口率及び正常な表示品質に対する影響をできるだけ低減させる。
【0047】
具体的に、図３に示すように、表示領域Ｓ１に位置する補助導電パターン１０の部分は複数本の補助導電線１０１を含む。複数本の補助導電線１０１は第１方向及び／又は第２方向に沿って延伸する。すなわち補助導電線１０１は走査線３１及び／又はデータ線６３に沿って延伸する部分を有することで、開口率をできるだけ増大させる。非表示領域Ｓ２に位置する補助導電パターン１０の部分は接続バス１０２を含む。接続バス１０２は複数本の補助導電線１０１に接続され、複数本の補助導電線１０１は第１方向及び第２方向に沿って均一な間隔をあけて分布していることで、共通電極９１の表示領域Ｓ１での電圧を安定的に維持してより均一にすることを確保する。
【0048】
図４及び図５と併せて、補助導電パターン１０における表示領域Ｓ１内に位置する補助導電線１０１は第２方向に沿って延伸する幹部１０１１と、第１方向に沿って延伸する延伸部１０１２と、を含む。延伸部１０１２は幹部１０１１に接続される。
【0049】
幹部１０１１は隣接するデータ線６３の少なくとも一部を被覆する。幹部１０１１の延伸方向はデータ線６３の延伸方向と同じであり、且つ幹部１０１１はデータ線６３と積層して設置されることで、さらにデータ線６３上の電圧干渉を遮蔽できる。
【0050】
この他、幹部１０１１の一側のエッジ線はデータ線６３のエッジ線と平行する。幹部１０１１の一側のエッジ線とデータ線６３におけるそれに隣接するエッジ線とは第１方向上に一定の距離を隔てる。幹部１０１１の側エッジは第１方向に沿ってデータ線６３の側エッジを超えることで、幹部１０１１にデータ線６３のエッジ部分を完全に被覆させる。すなわち、幹部１０１１のエッジ線のデータ線６３が所在する平面上での正投影はデータ線６３の外側に位置し、補助導電パターン１０の遮光能力を利用してデータ線６３のエッジ箇所での光漏れを遮って混色を低減させる。本実施例では、幹部１０１１の両側のエッジ線はいずれもデータ線６３の両側のエッジ線を超えてもよい。幹部１０１１はデータ線６３を完全に被覆する。幹部１０１１の両側のエッジ線のデータ線６３が所在する平面上での正投影はいずれもデータ線６３の外側に位置し、それにより表示パネルの表示品質をよりよく高める。
【0051】
延伸部１０１２は隣接する走査線３１の少なくとも一部を被覆する。延伸部１０１２の延伸方向は走査線３１の延伸方向と同じである。延伸部１０１２は走査線３１と積層して設置されることで、表示パネルの開口率に対する影響を低減させる。本実施例では、延伸部１０１２と幹部１０１１との接続部の第１基板１上での正投影は、走査線３１とデータ線６３との交差部の第１基板１上での正投影と重なる。
【0052】
図５に示すように、スペーサ１３は補助導電パターン１０とずらす。すなわち、スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は補助導電パターン１０の外部に位置する。図１と併せて、上記設計は補助導電パターン１０のエッジの段差箇所にスペーサ１３のスリップ転位が出現することを効果的に回避でき、それにより表示パネルの表示信頼性を向上させる。
【0053】
本実施例では、スペーサ１３は薄膜トランジスタＴと対向して設置される。具体的に、スペーサ１３の第１基板１上での正投影は薄膜トランジスタＴの第１基板１上での正投影と重なることで、スペーサ１３による表示パネルの開口率に対する影響をできるだけ減少させる。
【0054】
選択可能に、補助導電線１０１とスペーサ１３とは走査線３１の延伸方向に沿って交互に設置される。
【0055】
図４及び図５と併せて、補助導電パターン１０における表示領域Ｓ１内に位置する補助導電線１０１は第１方向に沿って延伸する第１延伸部１０１２ａと、第２延伸部１０１２ｂとを含む。第１延伸部１０１２ａと第２延伸部１０１２ｂとは第２方向に沿って隣接して設置される。補助導電線１０１は更に第２方向に沿って延伸する第１幹部１０１１ａと第２幹部１０１１ｂとを含む。第１幹部１０１１ａと第２幹部１０１１ｂとは第１方向に沿って隣接して設置される。
【0056】
第１延伸部１０１２ａの一端は第１幹部１０１１ａに接続される。第１延伸部１０１２ａの他端は第２幹部１０１１ｂに接近する方向に向かって延伸する。第１延伸部１０１２ａの他端は第２幹部１０１１ｂから切断され、自由端である。
【0057】
第２延伸部１０１２ｂの一端は第２幹部１０１１ｂに接続される。第２延伸部１０１２ｂの他端は第１幹部１０１１ａに接近する方向に向かって延伸する。第２延伸部１０１２ｂの他端は第１幹部１０１１ａから切断され、自由端である。
【0058】
隣接する第１幹部１０１１ａと第２幹部１０１１ｂとの間に、第１延伸部１０１２ａと第２延伸部１０１２ｂとは第２方向に沿って交互に設置される。従って、延伸部１０１２は第１幹部１０１１ａと第２幹部１０１１ｂとの間に均一に分布でき、更に補助導電パターン１０が表示領域Ｓ１内に均一に分布することを確保する。
【0059】
隣接する第１幹部１０１１ａと第２幹部１０１１ｂとの間に、スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は第２延伸部１０１２ｂと第２方向に沿って交互に設置され、スペーサ１３が補助導電パターン１０とずれることを確実にすると同時にスペーサ１３をできるだけ均一に配列する。
【0060】
第１方向に沿って、隣接する２つの幹部１０１１の間に２ｎ個のサブ画素領域Ｓ３が設置されており、ｎは１以上の自然数である。ここで、そのうちの一方の幹部１０１１に接近するｎ個の連続するサブ画素領域Ｓ３上に印加される駆動電圧の極性は同じであり、他方の幹部１０１１に接近するｎ個の連続するサブ画素領域Ｓ３上に印加される駆動電圧の極性は同じであり且つ別のｎ個の連続するサブ画素領域Ｓ３上に印加される駆動電圧の極性と逆である。従って、延伸部１０１２の幅はｎ－１個のサブ画素領域Ｓ３の幅の和とｎ＋１個のサブ画素領域Ｓ３の幅の和との間にある。すなわち、延伸部１０１２は走査線３１の延伸方向に沿って隣接する２つの幹部１０１１の間の中間位置まで延伸することで、同じ極性の駆動電圧が印加されている画素電極１２１と対応する部分共通電極９１の抵抗による損失を延伸部１０１２が正確に補償できることを確保する。
【0061】
具体的に図４に示される本実施例では、走査線３１の延伸方向に沿って、第１幹部１０１１ａと第２幹部１０１１ｂとの間に４つのサブ画素領域Ｓ３が設置されている。第１幹部１０１１ａと第２幹部１０１１ｂとの間に順に第１サブ画素Ｓ３１、第２サブ画素Ｓ３２、第３サブ画素Ｓ３３及び第４サブ画素Ｓ３４が設置されている。第１サブ画素Ｓ３１及び第２サブ画素Ｓ３２上に印加される駆動電圧の極性と、第３サブ画素Ｓ３３及び第４サブ画素Ｓ３４上に印加される駆動電圧の極性とは逆である。すなわち表示パネルは２線又は４線反転の駆動方式を採用する。
【0062】
延伸部１０１２の第１方向に沿う長さは隣接する２つの幹部１０１１の間の距離の半分以下である。
【0063】
選択可能に、第１延伸部１０１２ａの自由端及び／又は第２延伸部１０１２ｂの自由端は第１方向上に、第２サブ画素Ｓ３２と第３サブ画素Ｓ３３との間に位置するデータ線６３を超えない。第１延伸部１０１２ａの幅は第１サブ画素Ｓ３１の幅と第２サブ画素Ｓ３２の幅との和よりもわずかに小さい又はそれに等しい。第１延伸部１０１２ａは同じ極性の駆動電圧が印加されている第１サブ画素Ｓ３１及び第２サブ画素Ｓ３２内に位置する共通電極９１自体の抵抗により引き起こされる損失を低減させることができる。第２延伸部１０１２ｂは同じ極性の駆動電圧が印加されている第３サブ画素Ｓ３３及び第４サブ画素Ｓ３４内に位置する共通電極９１自体の抵抗により引き起こされる損失を低減させることができる。
【0064】
スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は第１延伸部１０１２ａの自由端と第２幹部１０１１ｂとの間に位置する。スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は第１延伸部１０１２ａの自由端と第２幹部１０１１ｂとの中間領域に位置し、スペーサ１３と補助導電パターン１０とが十分な距離を隔てることを確保する。理解できるように、スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は補助導電パターン１０と重ならない他の領域に位置してもよい。例えば、スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は第２延伸部１０１２ｂの自由端と第１幹部１０１１ａとの間に位置してもよく、ここでは具体的に限定しない。本実施例では好適にそれを走査線３１及び／又は薄膜トランジスタＴと対向して設置することは、開口率に対する影響をできる限り低減させるためである。
【0065】
理解できるように、補助導電パターン１０は更に他のパターンであってもよく、スペーサ１３と重ならないことを確保すればよく、ここでは具体的に限定しない。表示パネルの開口率に影響を与えないと同時に、補助導電パターン１０の表示領域Ｓ１中での面積が大きいほど、共通電極９１の抵抗を低減させる効果が良い。補助導電パターン１０の表示領域Ｓ１中での分布が均一であるほど、共通電極９１上の電圧は均一である。
【0066】
本実施例中のパッシベーション層１１は共通電極層９及び補助導電パターン１０上に設置され、画素電極層１２はパッシベーション層１１上に設置される。スペーサ１３のパッシベーション層１１上での正投影は補助導電パターン１０のパッシベーション層１１上での正投影と重ならない。理解できるように、本願の他の具体的な実施例では、画素電極１２１は共通電極９１の下方に設置されてもよく、ここでは具体的に限定しない。
【0067】
本願が提供する表示パネルの第２実施例は図７～図９に示される。第２実施例と第１実施例との相違点は、表示パネルが３線又は６線反転の駆動方式を採用することである。相応的に、補助導電パターン１０における表示領域Ｓ１内に位置する補助導電線１０１の間の距離も適応的に調整される。
【0068】
具体的に図７及び図８に示すように、走査線３１の延伸方向に沿って、第１幹部１０１１ａと第２幹部１０１１ｂとの間に６つのサブ画素領域Ｓ３が設置されている。第１幹部１０１１ａと第２幹部１０１１ｂとの間に順に第１サブ画素Ｓ３１、第２サブ画素Ｓ３２、第３サブ画素Ｓ３３、第４サブ画素Ｓ３４、第５サブ画素Ｓ３５及び第６サブ画素Ｓ３６が設置されている。第１サブ画素Ｓ３１、第２サブ画素Ｓ３２及び第３サブ画素Ｓ３３上に印加される駆動電圧の極性と、第４サブ画素Ｓ３４、第５サブ画素Ｓ３５及び第６サブ画素Ｓ３６上に印加される駆動電圧の極性とは逆である。
【0069】
対応的に、延伸部１０１２の第１方向に沿う長さは隣接する２つの幹部１０１１の間の距離の半分以下である。
【0070】
選択可能に、第１延伸部１０１２ａの自由端及び／又は第２延伸部１０１２ｂの自由端は第１方向上に、第３サブ画素Ｓ３３と第４サブ画素Ｓ３４との間に位置するデータ線６３を超えない。第１方向に沿って、第１延伸部１０１２ａの長さは第１サブ画素Ｓ３１の幅、第２サブ画素Ｓ３２及び第３サブ画素Ｓ３３の幅の和よりもわずかに小さい又はそれに等しい。第１延伸部１０１２ａは同じ極性の駆動電圧が印加されている第１サブ画素Ｓ３１～第３サブ画素Ｓ３３の範囲内に位置する共通電極９１自体の抵抗により引き起こされる損失を低減させることができる。第２延伸部１０１２ｂは同じ極性の駆動電圧が印加されている第４サブ画素Ｓ３４～第６サブ画素Ｓ３６の範囲内に位置する共通電極９１自体の抵抗により引き起こされる損失を低減させることができる。
【0071】
スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は第１延伸部１０１２ａの自由端と第２幹部１０１１ｂとの間に位置する。スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は第１延伸部１０１２ａの自由端と第２幹部１０１１ｂとの中間領域に位置し、スペーサ１３と補助導電パターン１０とが十分な距離を隔てることを確保する。
【0072】
隣接する第１幹部１０１１ａと第２幹部１０１１ｂとの間に、スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は第１延伸部１０１２ａと第２方向に沿って交互に設置される。選択可能に、スペーサ１３の、補助導電パターン１０が所在する平面上での正投影は、同時に第２延伸部１０１２ｂと第２方向に沿って交互に設置される。上記設計によって、スペーサ１３が補助導電パターン１０とずらすことを確実にすると同時にスペーサ１３をできるだけ均一に配列する。
【0073】
本実施例の他の構造はいずれも第１実施例と同じであり、ここでは贅言しない。
【0074】
理解できるように、本願に挙げられる従来の具体的な実施例では、第１方向は走査線の延伸方向と同じであり、横方向である。第２方向はデータ線の延伸方向と同じであり、縦方向である。しかし、本願の他の具体的な実施例では、第１方向は走査線の延伸方向と異なってもよく、第２方向はデータ線の延伸方向と異なってもよく、第１方向と第２方向とは交差すればよい。すなわち、選択可能に、補助導電パターンの幹部の延伸方向はデータ線の延伸方向と異なってもよく、補助導電パターンの延伸部は走査線の延伸方向と異なってもよく、補助導電パターンの幹部の延伸方向と延伸部の延伸方向とは交差すればよい。上記実施手段では、補助導電パターンと走査線及びデータ線との延伸方向が異なることで、補助導電パターンと走査線及びデータ線との重なる面積を小さくすることになる可能性がある。それにより表示パネルの光透過率を低減させること及び信号遮蔽能力がある程度低減する可能性があることをもたらす反面、補助導電パターンの設計柔軟性はより高く、局所的な差異設計によって共通電極に出現するＩＲ－Ｄｒｏｐ等の問題をよりよく緩和でき、同時に、補助導電パターンを調整することによって、画素駆動信号に対する補償能力をさらに高めることができる。
【0075】
理解できるように、本願の他の具体的な実施例では、薄膜トランジスタＴは更にボトムゲート型薄膜トランジスタ、ダブルゲート薄膜トランジスタ及びトップゲート型薄膜トランジスタ等の従来のトランジスタ構造であってもよく、ここでは具体的に限定しない。
【0076】
理解できるように、本願の他の具体的な実施例では、画素電極１２１は「米」字形、櫛形、又は平板状等の他のパターンであってもよく、ここでは具体的に限定しない。
【0077】
本願は更に表示装置を提供し、バックライトモジュールと、前述の表示パネルと、を含み、上記表示パネルは上記バックライトモジュールに接続される。
【0078】
本願はスペーサと補助導電パターンとをずらして設置することで、スペーサの、補助導電パターンが所在する平面上での正投影が上記補助導電パターンと重ならないことを確保し、それにより補助導電パターンのエッジの段差箇所にスペーサのスリップ転位が出現することを回避し、表示パネルの表示信頼性を向上させることができる。
【0079】
以上、本願の実施例により提供される表示パネル及び表示装置に対して詳細な紹介を行っており、本明細書中では具体的な例を応用して本願の原理及び実施形態を述べた。以上の実施例の説明は本願の方法及びその中心思想の理解を助けることに用いられるものに過ぎず、同時に、当業者であれば、本願の思想に従って、具体的な実施形態及び応用範囲上にいずれも変更を行うことができ、以上のように、本明細書の内容は本願に対する制限ではないと理解されるべきである。
【符号の説明】
【0080】
１ 第１基板
２ 第２基板
３ 第１金属層
４ 第１絶縁層
５ 活性層
６ 第２金属層
７ 第２絶縁層
８ 平坦層
９ 共通電極層
１０ 補助導電パターン
１１ パッシベーション層
１２ 画素電極層
１３ スペーサ
２１ カラーフィルム層
２２ 遮光層
２３ 第３絶縁層
３１ 走査線
３２ ゲート
６１ ソース
６２ ドレイン
６３ データ線
９１ 共通電極
１０１ 補助導電線
１０２ 接続バス
１１１ 第１ビアホール
１２１ 画素電極
２１１ 光学フィルター
１０１１ 幹部
１０１１ａ 第１幹部
１０１１ｂ 第２幹部
１０１２ 延伸部
１０１２ａ 第１延伸部
１０１２ｂ 第２延伸部
２ 第２基板
３ 第１金属層
４ 第１絶縁層
５ 活性層
６ 第２金属層
７ 第２絶縁層
８ 平坦層
９ 共通電極層
１０ 補助導電パターン
１１ パッシベーション層
１２ 画素電極層
１３ スペーサ
２１ カラーフィルム層
２２ 遮光層
２３ 第３絶縁層
３１ 走査線
３２ ゲート
６１ ソース
６２ ドレイン
６３ データ線
９１ 共通電極
１０１ 補助導電線
１０２ 接続バス
１１１ 第１ビアホール
１２１ 画素電極
２１１ 光学フィルター
１０１１ 幹部
１０１１ａ 第１幹部
１０１１ｂ 第２幹部
１０１２ 延伸部
１０１２ａ 第１延伸部
１０１２ｂ 第２延伸部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【国際調査報告】