知財求人 - 知財ポータルサイト「IP Force」
特表2024-504997非線形ニューラルネットワーク等化器を有するイーサネット（登録商標）物理層トランシーバ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-02
(54)【発明の名称】非線形ニューラルネットワーク等化器を有するイーサネット（登録商標）物理層トランシーバ
(51)【国際特許分類】
H04B 3/23 20060101AFI20240126BHJP
H04L 25/03 20060101ALI20240126BHJP
【ＦＩ】
H04B3/23
H04L25/03 C
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023544594
(86)(22)【出願日】2022-01-25
(85)【翻訳文提出日】2023-08-24
(86)【国際出願番号】 US2022013656
(87)【国際公開番号】W WO2022159870
(87)【国際公開日】2022-07-28
(31)【優先権主張番号】63/141,460
(32)【優先日】2021-01-25
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】520078248
【氏名又は名称】マーベル アジア ピーティーイー、リミテッド
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ナンガレ、ニティン
【テーマコード（参考）】
5K029
5K046
【Ｆターム（参考）】
5K029AA03
5K029GG05
5K029HH05
5K029LL01
5K046AA01
5K046BA05
5K046HH01
5K046HH56
5K046HH79
5K046HH80
(57)【要約】
ホストデバイスを有線チャネル媒体に接続するための物理層トランシーバは、ホストデバイスに結合するためのホストインタフェース、チャネル媒体に結合するためのラインインターフェイス、ホストインタフェース及びラインインターフェイスに動作可能に結合された送信経路、ラインインターフェイス及びホストインタフェースに動作可能に結合された受信経路、及び送信経路及び受信経路のうちの少なくとも１つの上で信号をフィルタリングするために送信経路及び受信経路のうちの少なくとも１つに動作可能に結合された適応フィルタ回路、適応フィルタ回路は非線形等化器を含む。非線形等化器は、多層パーセプトロン又は放射基底関数に基づいたニューラルネットワーク等化器であってもよく、又は、非線形活性化関数を用いた線形等化器であってもよい。非線形等化器はまた、入力の複雑さを減少させるべく、フロントエンドフィルタを有し得る。
【特許請求の範囲】
【請求項1】
ホストデバイスを有線チャネル媒体に接続するための物理層トランシーバであって、前記物理層トランシーバは：前記ホストデバイスに結合するためのホストインタフェース；
前記有線チャネル媒体に結合するためのラインインターフェイス；
前記ホストインタフェース及び前記ラインインターフェイスに動作可能に結合された、ホストデータをエンコードしてエンコードされたホストデータを前記有線チャネル媒体に駆動するための回路を含む、送信経路；
前記ラインインターフェイス及び前記ホストインタフェースに動作可能に結合された、前記有線チャネル媒体から受信されたデータをデコードして前記デコードされたデータを前記ホストインタフェースに渡すための回路を含む、受信経路；及び
前記送信経路及び前記受信経路のうちの少なくとも１つの上で信号をフィルタリングするために前記送信経路及び前記受信経路のうちの前記少なくとも１つに動作可能に結合された適応フィルタ回路、前記適応フィルタ回路は非線形等化器を含む
を備える、物理層トランシーバ。
【請求項2】
前記適応フィルタ回路は、前記送信経路においてインラインで非線形等化器を含み、送信信号を等化するように構成された、請求項１に記載の物理層トランシーバ。
【請求項3】
前記適応フィルタ回路は、前記受信経路においてインラインで非線形等化器を含み、受信信号を等化するように構成された、請求項１又は２に記載の物理層トランシーバ。
【請求項4】
前記適応フィルタ回路は、前記送信経路及び前記受信経路の両方に結合された非線形エコーキャンセレーション回路を含み、前記送信経路及び前記受信経路の間においてエコーをキャンセルするように構成された、請求項１から３のいずれか一項に記載の物理層トランシーバ。
【請求項5】
前記適応フィルタ回路は、前記物理層トランシーバのアナログ領域において動作している非線形エコーキャンセレーション回路を含む、請求項４に記載の物理層トランシーバ。
【請求項6】
前記適応フィルタ回路は、前記物理層トランシーバのデジタル領域において動作している非線形エコーキャンセレーション回路を含む、請求項４又は５に記載の物理層トランシーバ。
【請求項7】
前記適応フィルタ回路は、前記送信経路及び前記受信経路の間において（ａ）近端クロストーク、及び（ｂ）遠端クロストークのうちの少なくとも１つをキャンセルするために前記送信経路及び前記受信経路の両方に結合された非線形クロストークキャンセレーション回路を含む、請求項４から６のいずれか一項に記載の物理層トランシーバ。
【請求項8】
前記適応フィルタ回路の出力を既知のデータと比較し、後続の反復に対する前記出力におけるエラーを減少させるべくコスト関数に基づいて前記適応フィルタ回路を適応させるように構成された適応回路をさらに含む、請求項１から７のいずれか一項に記載の物理層トランシーバ。
【請求項9】
前記適応回路は、それぞれのビット及び前記それぞれのビットに対応する対数尤度比の間の交差エントロピーに基づいて前記適応フィルタ回路を適応させるように構成された、請求項８に記載の物理層トランシーバ。
【請求項10】
前記非線形等化器は、ニューラルネットワーク等化器を含む、請求項１から９のいずれか一項に記載の物理層トランシーバ。
【請求項11】
前記ニューラルネットワーク等化器は、多層パーセプトロンニューラルネットワーク等化器を含む、請求項１０に記載の物理層トランシーバ。
【請求項12】
前記ニューラルネットワーク等化器は、放射基底関数ニューラルネットワーク等化器を含む、請求項１０又は１１に記載の物理層トランシーバ。
【請求項13】
前記ニューラルネットワーク等化器は、第１の数の入力及び第２の数の出力を有するフロントエンドフィルタ、ここで前記第２の数は前記第１の数より小さい、及び、前記フロントエンドフィルタの前記出力を入力として有するニューラルネットワークフィルターを含む、低複雑ニューラルネットワーク等化器である、請求項１０から１２のいずれか一項に記載の物理層トランシーバ。
【請求項14】
前記低複雑ニューラルネットワーク等化器の前記フロントエンドフィルタは、前記第１の数の入力を前記第２の数の入力に減少させるべく、有限インパルス応答フィルタを含む、請求項１３に記載の物理層トランシーバ。
【請求項15】
前記非線形等化器は、線形フィルタ及び非線形活性化関数を含む、請求項１から１４のいずれか一項に記載の物理層トランシーバ。
【請求項16】
前記非線形活性化関数は、双曲線正接関数である、請求項１５に記載の物理層トランシーバ。
【請求項17】
前記非線形活性化関数は、シグモイド関数である、請求項１５に記載の物理層トランシーバ。
【請求項18】
ホストデバイスを有線チャネル媒体に接続するための物理層トランシーバにおいて干渉をフィルタリングする方法であって、前記方法は；送信経路及び受信経路のうちの少なくとも１つの上で信号をフィルタリングするために前記送信経路及び前記受信経路のうちの前記少なくとも１つに対して非線形等化を実行する段階；及び
等化器出力及び前記有線チャネル媒体におけるデータ信号の間の交差エントロピーに基づいて非線形等化器を適応させる段階
を備える、物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項19】
前記送信経路及び前記受信経路のうちの少なくとも１つに対して非線形等化を実行する段階は、送信信号を等化するべく前記送信経路においてインラインで非線形等化を実行する段階を含む、請求項１８に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項20】
前記送信経路及び前記受信経路のうちの少なくとも１つに対して非線形等化を実行する段階は、受信信号を等化するべく前記受信経路においてインラインで非線形等化を実行する段階を含む、請求項１８又は１９に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項21】
非線形等化を実行する段階は、前記送信経路及び前記受信経路の間において非線形エコーキャンセレーションを実行する段階を含む、請求項１８から２０のいずれか一項に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項22】
非線形等化を実行する段階は、前記送信経路及び前記受信経路の間において（ａ）近端クロストーク、及び（ｂ）遠端クロストークのうちの少なくとも１つをキャンセルするための非線形クロストークキャンセレーションを実行する段階を含む、請求項１８から２１のいずれか一項に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項23】
非線形等化を実行する段階は、非線形活性化関数を適用する段階、及び線形フィルタリングを実行する段階を含む、請求項１８から２２のいずれか一項に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項24】
非線形活性化関数を適用する段階は、双曲線正接関数を適用する段階を含む、請求項２３に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項25】
非線形活性化関数を適用する段階は、シグモイド関数を適用する段階を含む、請求項２３に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項26】
前記非線形等化の入力数を減少させることによって複雑さを減少させるべく、前記非線形等化を実行する段階の前に等化入力の初期フィルタリングを適用する段階をさらに備える、請求項１８から２５のいずれか一項に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【請求項27】
初期フィルタリングを適用する段階は、有限インパルス応答フィルタリングを適用する段階を含む、請求項２６に記載の物理層トランシーバにおいて干渉をフィルタリングする方法。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願の相互参照］
本開示は、２０２１年１月２５日に出願された同一出願人による同時係属の米国仮特許出願第６３／１４１，４６０号の利益を主張しており、当該出願はその全体が本明細書において参照によってここに組み込まれる。
本開示は、２０２１年１月２５日に出願された同一出願人による同時係属の米国仮特許出願第６３／１４１，４６０号の利益を主張しており、当該出願はその全体が本明細書において参照によってここに組み込まれる。
【0002】
［使用分野］
本開示は、物理層トランシーバにおける非線形等化器の使用に関する。より具体的に、本開示は、イーサネット（登録商標）物理層トランシーバなどの物理層トランシーバの送信及び受信経路における、並びに、キャンセレーションエコー、近端クロストーク及び遠端クロストークにも使用される、非線形ニューラルネットワーク等化器の使用に関する。
本開示は、物理層トランシーバにおける非線形等化器の使用に関する。より具体的に、本開示は、イーサネット（登録商標）物理層トランシーバなどの物理層トランシーバの送信及び受信経路における、並びに、キャンセレーションエコー、近端クロストーク及び遠端クロストークにも使用される、非線形ニューラルネットワーク等化器の使用に関する。
【背景技術】
【0003】
本明細書において提供される背景説明は、本開示の文脈を一般的に提示することを目的とする。本明細書の発明者の研究は、その研究がこの背景セクションに記載されている限り、出願時に先行技術として認められ得ない説明の態様と同様に、本開示の主題に対する先行技術であると明示的にも黙示的にも認められない。
【0004】
多くの集積回路デバイス、特に「システムオンチップ」（ＳｏＣ）は、様々なデバイスコンポーネント（例えば、ＳｏＣにおける個々のシリコンダイス）間に高速シリアルリンクを含む。「ＳＥＲＤＥＳ」（シリアライザ／デシリアライザ）として一般的に知られているそのタイプの典型的な高速シリアルリンクは、例えば挿入損失、符号間干渉（ＩＳＩ）などの結果として、信号経路における著しい非線形性又はチャネル障害、及び、光学系における散乱損失などの非線形性、又は銅（すなわち、配線）システムにおけるクロストーク、ジッタを被り得る。そのようなチャネル障害の軽減を試みるために、そのようなリンクのレシーバ端において様々な形態の線形等化が典型的に使用されている。しかしながら、線形等化は、特にデータ信号において区別されるべき信号レベル（例えば、電圧レベル）が互いに近く、信号対雑音比（ＳＮＲ）が低いときに、そのような非線形性を補償するには十分でない場合がある。
【発明の概要】
【0005】
本開示の主題の実装によると、ホストデバイスを有線チャネル媒体に接続するための物理層トランシーバは、前記ホストデバイスに結合するためのホストインタフェース、前記有線チャネル媒体に結合するためのラインインターフェイス、前記ホストインタフェース及び前記ラインインターフェイスに動作可能に結合された、ホストデータをエンコードしてエンコードされたホストデータを前記有線チャネル媒体に駆動するための回路を含む、送信経路、前記ラインインターフェイス及び前記ホストインタフェースに動作可能に結合された、前記有線チャネル媒体から受信されたデータをデコードして前記デコードされたデータを前記ホストインタフェースに渡すための回路を含む、受信経路、及び、前記送信経路及び前記受信経路のうちの少なくとも１つの上で信号をフィルタリングするために前記送信経路及び前記受信経路のうちの前記少なくとも１つに動作可能に結合された適応フィルタ回路、前記適応フィルタ回路は非線形等化器を含む。
【0006】
そのような物理層トランシーバの第１の実装において、前記適応フィルタ回路は、前記送信経路においてインラインで非線形等化器を含み、送信信号を等化するように構成され得る。
【0007】
そのような物理層トランシーバの第２の実装において、前記適応フィルタ回路は、前記受信経路においてインラインで非線形等化器を含み、受信信号を等化するように構成され得る。
【0008】
本開示の主題の第３の実装において、前記適応フィルタ回路は、前記送信経路及び前記受信経路の両方に結合された非線形エコーキャンセレーション回路を含み、送信経路及び受信経路の間においてエコーをキャンセルするように構成され得る。
【0009】
その第３の実装の第１の態様によると、前記適応フィルタ回路は、前記物理層トランシーバのアナログ領域において動作している非線形エコーキャンセレーション回路を含み得る。
【0010】
その第３の実装の第２の態様によると、前記適応フィルタ回路は、前記物理層トランシーバのデジタル領域において動作している非線形エコーキャンセレーション回路を含み得る。
【0011】
その第３の実装の第４の態様によると、前記適応フィルタ回路は、前記送信経路及び前記受信経路の間において（ａ）近端クロストーク、及び（ｂ）遠端クロストークのうちの少なくとも１つをキャンセルするために前記送信経路及び前記受信経路の両方に結合された非線形クロストークキャンセレーション回路を含み得る。
【0012】
そのような物理層トランシーバの第４の実装はさらに、前記適応フィルタ回路の出力を既知のデータと比較し、後続の反復に対する前記出力におけるエラーを減少させるべくコスト関数に基づいて前記適応フィルタ回路を適応させるように構成された適応回路を含み得る。
【0013】
そのような物理層トランシーバの第５の実装において、前記適応回路は、それぞれのビット及び前記それぞれのビットに対応する対数尤度比の間の交差エントロピーに基づいて前記適応フィルタ回路を適応させるように構成され得る。
【0014】
そのような物理層トランシーバの第６の実装において、前記非線形等化器は、ニューラルネットワーク等化器を含み得る。
【0015】
その第６の実装の第１の態様によると、前記ニューラルネットワーク等化器は、多層パーセプトロンニューラルネットワーク等化器を含み得る。
【0016】
その第６の実装の第２の態様によると、前記ニューラルネットワーク等化器は、放射基底関数ニューラルネットワーク等化器を含み得る。
【0017】
その第６の実装の第３の態様によると、前記ニューラルネットワーク等化器は、第１の数の入力及び第２の数の出力を有するフロントエンドフィルタ、ここで前記第２の数は前記第１の数より小さい、及び、前記フロントエンドフィルタの前記出力を入力として有するニューラルネットワークフィルターを含む、低複雑ニューラルネットワーク等化器であり得る。
【0018】
第６の実装のその第３の態様の第１のインスタンスにおいて、前記低複雑ニューラルネットワーク等化器の前記フロントエンドフィルタは、前記第１の数の入力を前記第２の数の入力に減少させるべく、有限インパルス応答フィルタを含み得る。
【0019】
そのような物理層トランシーバの第７の実装において、前記非線形等化器は、線形フィルタ及び非線形活性化関数を含み得る。
【0020】
その第７の実装の第１の態様によると、前記非線形活性化関数は、双曲線正接関数であり得る。
【0021】
その第７の実装の第１の態様によると、前記非線形活性化関数は、シグモイド関数であり得る。
【0022】
本開示の主題の実装によると、ホストデバイスを有線チャネル媒体に接続するための物理層トランシーバにおいて干渉をフィルタリングする方法は、送信経路及び受信経路のうちの少なくとも１つの上で信号をフィルタリングするために前記送信経路及び前記受信経路のうちの前記少なくとも１つに対して非線形等化を実行する段階、及び等化器出力及び前記有線チャネル媒体におけるデータ信号の間の交差エントロピーに基づいて前記非線形等化器を適応させる段階を含む。
【0023】
そのような方法の第１の実装において、前記送信経路及び前記受信経路のうちの少なくとも１つに対して非線形等化を実行する段階は、送信信号を等化するべく前記送信経路においてインラインで非線形等化を実行する段階を含み得る。
【0024】
そのような方法の第２の実装において、前記送信経路及び前記受信経路のうちの少なくとも１つに対して非線形等化を実行する段階は、受信信号を等化するべく前記受信経路においてインラインで非線形等化を実行する段階を含み得る。
【0025】
そのような方法の第３の実装において、非線形等化を実行する段階は、前記送信経路及び前記受信経路の間において非線形エコーキャンセレーションを実行する段階を含み得る。
【0026】
そのような方法の第４の実装において、非線形等化を実行する段階は、前記送信経路及び前記受信経路の間において（ａ）近端クロストーク、及び（ｂ）遠端クロストークのうちの少なくとも１つをキャンセルするための非線形クロストークキャンセレーションを実行する段階を含み得る。
【0027】
そのような方法の第５の実装において、非線形等化を実行する段階は、非線形活性化関数を適用する段階、及び線形フィルタリングを実行する段階を含み得る。
【0028】
その第５の実装の第１の態様によると、非線形活性化関数を適用する段階は、双曲線正接関数を適用する段階を含み得る。
【0029】
その第５の実装の第２の態様によると、非線形活性化関数を適用する段階は、シグモイド関数を適用する段階を含み得る。
【0030】
そのような方法の第６の実装はさらに、前記非線形等化の入力数を減少させることによって複雑さを減少させるべく、前記非線形等化を実行する段階の前に等化入力の初期フィルタリングを適用する段階を含み得る。
【0031】
その第６の実装の第１の態様によると、初期フィルタリングを適用する段階は、有限インパルス応答フィルタリングを適用する段階を含み得る。
【図面の簡単な説明】
【0032】
本開示のさらなる特徴、その性質、及び様々な利点は、同様の参照符号が全体を通して同様の部分を指す、添付図面と併せて解釈される以下の詳細な説明を考慮すると明らかになるであろう。
【0033】
【図1】本開示の主題の実装を組み込み得る物理層トランシーバの表現である。
【0034】
【図2】本開示の主題を組み込んだ物理層トランシーバの特定の実装の表現である。
【0035】
【図3】本開示の主題の実装によって解決される問題を示す、デカルト座標空間における排他的ＯＲ関数のプロットである。
【0036】
【0037】
【図5】本開示の主題に従って使用され得る非線形等化器の第１の実装の図である。
【0038】
【図6】本開示の主題を組み込んだ非線形等化器の第２の実装の図である。
【0039】
【図7】本開示の主題を組み込んだ非線形等化器の第３の実装の図である。
【0040】
【図8】本開示の主題を組み込んだ非線形等化器の第４の実装の図である。
【0041】
【図9】本開示の主題を組み込んだ非線形等化器の第５の実装の図である。
【0042】
【図10】本開示の主題を組み込んだ非線形等化器の第６の実装の図である。
【0043】
【図11】本開示の主題に従った低複雑非線形ニューラルネットワークフィルターのクラスの一般的な実装を示す。
【0044】
【0045】
【0046】
【0047】
【0048】
【0049】
【0050】
【0051】
【0052】
【図20】本開示の主題の実装に係る方法を示すフロー図である。
【0053】
【発明を実施するための形態】
【0054】
上記のように、集積回路デバイスは、様々なデバイスコンポーネント間に高速ＳＥＲＤＥＳリンクを含み得る。典型的なＳＥＲＤＥＳリンクは、例えば挿入損失、符号間干渉（ＩＳＩ）などの結果として、信号経路における著しい非線形性又はチャネル障害、及び、光学系における散乱損失などの非線形性、又は銅（すなわち、有線）システムにおけるクロストーク、ジッタを被り得る。そのようなチャネル障害への対処を試みるために、そのようなリンクのレシーバ端において様々な形態の線形等化が典型的に使用されている。
【0055】
しかしながら、特にイーサネット物理層トランシーバ（ＰＨＹ）において、線形等化はそのような非線形性を補償するには十分でない場合があり、これは、データ信号において区別されるべき信号レベル（例えば、電圧レベル）が互いに近接し得るからである。例えば、２つのレベルを使用して「０」及び「１」を表す典型的な非ゼロ復帰（ＮＲＺ）シグナリングとは対照的に、ＳｏＣデバイスにおけるＳＥＲＤＥＳは、４つの電圧レベルを有するが最大電圧スイングがＮＲＺシグナリングと同じである４レベルパルス振幅変調（ＰＡＭ４）シグナリングを使用して４つの可能な２ビット符号（「００」、「０１」、「１０」、「１１」）を表し得る。さらに、イーサネットシグナリングは、８レベルパルス振幅変調（ＰＡＭ８）又は１６レベルパルス振幅変調（ＰＡＭ１６）又はそれより高いレベルのパルス振幅変調などのさらに高い変調を使用し得る。したがって、２つの信号レベル間を分割する電圧範囲内の１つの閾値ではなく、１６個（又はそれより多く）もの信号レベル間を分割する電圧範囲内の１５個（又はそれより多く）の閾値が存在し得る。線形等化は、閾値が互いに近接しており信号対雑音比が低いときに、レベル間の閾値付近の受信サンプルを正しい送信ビット又は符号に正確に割り当てるには十分でない場合がある。
【0056】
さらに、イーサネットタイプシグナリングでは、様々な形態の異なる干渉、特にエコー、近端クロストーク及び遠端クロストークに寄与するチャネル上の多くの信号源が存在し得る。
【0057】
本開示の主題の実装によると、非線形等化は、ＰＨＹチャネルにおける非線形性を補償すること、並びに、エコーをキャンセルすること、近端クロストークをキャンセルすること、及び遠端クロストークをキャンセルすることに使用されており、それによって、ビット誤り率（ＢＥＲ）を減少させる。異なる実装では、異なるタイプの非線形等化器が使用され得る。
【0058】
概念的に、線形等化器は、二次元（例えば、（ｘ，ｙ））空間にプロットされたサンプルのグループ間に実質的に直線を描くことによって、１つレベル又は別のレベルへの割り当てのためのサンプルの分離を実行する。直線性が不十分なチャネルにおいて、又はレベルが互いに近すぎる場合には、そのようなプロット上で異なるレベルからのサンプル間に描かれ得る直線がない場合がある。非線形等化器は、異なるレベルからのサンプルが直線又は他の滑らかな曲線によって分離され得る異なる非線形（例えば、放射状又は極性）の空間にサンプルを効果的に再マッピングする。
【0059】
本開示の主題の実装による非線形等化器は、多少複雑であり得る。例えば、非線形等化器は、より多い又はより少ない変数又はタップを有し得、複雑性は変数の数に比例する。加えて、ビットレベルで動作する、すなわち、符号全体に対してではなく各符号のビット（例えば、ＰＡＭ４シグナリングでは２ビット／符号）に対して別個に動作する非線形等化器は、符号レベルで動作する非線形等化器よりも複雑性がより小さい場合がある。いずれにせよ、他の全ての検討事項が同等である場合、より大きい複雑性はより良い性能をもたらす。しかしながら、より大きい複雑性はまた、より大きいデバイス面積及び／又は電力消費を必要とし得る。
【0060】
本開示の主題に従って使用され得る非線形等化器のタイプは、以下でより詳細に記載されている通り、多層パーセプトロンニューラルネットワーク（ＭＬＰＮＮ）等化器、及び低複雑多層パーセプトロンニューラルネットワーク（ＲＣ－ＭＬＰＮＮ）等化器、並びに、放射基底関数ニューラルネットワーク（ＲＢＦＮＮ）等化器、及び低複雑放射基底関数ニューラルネットワーク（ＲＣ－ＲＢＦＮＮ）等化器を含み得る。
【0061】
非線形等化器の性能は、等化器の適応のために使用されるコスト関数によって影響を受け得る。例えば、本開示の主題の実装によれば、非線形等化器は、最小平均二乗誤差（ＭＭＳＥ又はＭＳＥ）コスト関数又は交差エントロピー（ＣＥ）ベースのコスト関数のいずれかを含む、適応のための様々な異なるコスト関数のうちの１つを使用し得る。ＣＥベースのコスト関数はＭＭＳＥコスト関数よりも良好な結果をもたらし得るが、ＣＥベースのコスト関数はＭＭＳＥコスト関数よりも複雑である。
【0062】
したがって、本開示の主題の実装によると、どの非線形等化器の形態を使用するか、及びどのコスト関数を使用するかの選択は、複雑さ（したがって、費用）対性能のトレードオフであり得る。
【0063】
【0064】
図１は、本開示の主題の実装を組み込み得る物理層トランシーバ１００の構造を、イーサネットネットワークチャネルなどの通信チャネルの文脈で示している。物理層トランシーバ１００は、ホストデバイス１７０及び有線チャネル媒体（例えば、ケーブル）１８０の間を流れるデータのためのトランスミッタ経路／チャネル１０１、及びレシーバ経路／チャネル１０２を含み得る。ホストインタフェース１７１は、トランスミッタ経路／チャネル１０１及びレシーバ経路／チャネル１０２をホストデバイス１７０に結合し、一方で、媒体依存インタフェース（ＭＤＩ）１８１は、トランスミッタ経路／チャネル１０１及びレシーバ経路／チャネル１０２をチャネル媒体１８０に結合する。
【0065】
図２は、本開示の主題に係る物理層トランシーバ１００の特定の実装１９０の詳細を示す。トランシーバ１９０のトランスミッタ経路／チャネル１０１において、エンコーダ１４０、例えば、前方誤り訂正（ＦＥＣ）エンコーダは、送信されることを希望された送信データビット１４６をエンコードするために使用され得、続いて、パルス整形回路１４１が、送信波形の時間領域特性を操作し、その結果、信号タイミング情報は受信機側において容易に抽出され得る。送信等化器１４２は、望ましくないコンポーネントを除去するか、又は、隣接符号に拡散する信号コンポーネントを送信前に再取り込みするために提供され得る。等化された出力は、送信デジタル－アナログコンバータ１４３による送信のためにデジタルからアナログに変換され、次に、ハイブリッド結合器及び変圧器１４５（ＭＤＩ１８１として機能する）を介して送信ドライバー１４４によってチャネル媒体１０３上に駆動される。
【0066】
トランシーバ１９０のレシーバ経路／チャネル１０２において、データは、ハイブリッド結合器及び変圧器１４５においてチャネル媒体１８０から受信され、受信機１０２のアナログフロントエンド１５１に、次にアナログ－デジタルコンバータ（ＡＤＣ）１５２に送信され得る。等化器１５３は、干渉を除去するべく、１又は複数の等化器を含み得る。等化器ブロック１５３の出力は、スライサ１５４においてスライスされ、受信されたデータビット１５６を出力するデコーダ１５５、例えば、前方誤り訂正（ＦＥＣ）デコーダに提供される。
【0067】
アナログエコーキャンセラ１６１は、１１２において送信経路１０１、及び受信経路１０２のアナログ領域の間において提供され得る。デジタルエコーキャンセラ１６２は、１２２において送信経路１０１、及び受信経路１０２のデジタル領域の間において提供され得る。近端クロストーク、遠端クロストーク又はその両方をフィルタリングし得るクロストークキャンセラ１６３は、１２２において送信経路１０１、及び受信経路１０２のデジタル領域の間においても提供され得る。
【0068】
本開示の主題の実装によると、送信等化器１４２、受信機等化器１５３、アナログエコーキャンセラ１６１、デジタルエコーキャンセラ１６２、及びクロストークキャンセラ１６３のうち任意の１又は複数は、非線形フィルタ、特に非線形ニューラルネットワークフィルターに基づき得る。適切な非線形ニューラルネットワークフィルターは、２０２１年２月２日に出願された同一出願人による同時係属の米国特許出願第１７／２４８，６５８号、及び、本明細書で同時に出願された同一出願人による同時係属の米国特許出願第１７／６４８，８３１号に記載されており、それらの出願はここにその全体がそれぞれ参照により本明細書において組み込まれる。
【0069】
適応関数１６４は、等化器１５３によって出力された対数尤度比１６５を、出力データビット１５６と比較するか、又は、トレーニングモード中に、トレーニングビット１６６と比較することで、様々な非線形等化器１４２、１５３、１６１、１６２、１６３を適応させ得る。
【0070】
チャネルに対して等化を実装する目的は、上で言及した様々な干渉源に対して修正を行い、それにより、閾値の誤った側にあるサンプルを閾値の正しい側に実質的に移動させることである。線形等化は、二次元（ｘ，ｙ）空間においてサンプルのプロットを効果的にとり、閾値がどこにあるはずなのかを示すべく、サンプル間に直線を描く。しかしながら、非線形性を有するチャネルにおいて、その二次元プロット上に描くことができる、サンプルを正確に分ける直線が存在しない場合がある。そのような場合、非線形等化が使用され得る。非線形等化は、サンプルを正確に分離する直線が存在する異なる空間（例えば、異なるスケール又は座標システムを有する）にサンプルを効果的に再マッピングし得る。
【0071】
代替的に、非線形等化関数は、サンプルを、サンプルを正確に分ける直線以外の何らかの滑らかな曲線が存在する空間に再マッピングし得る。例えば、非線形等化関数は、サンプルを、円又は楕円によって分けられ得る円状又は環状バンドにサンプルがグループ化されている極座標又は放射状空間に再マッピングし得る。
【0072】
非線形チャネルにおける、線形等化に対する非線形等化の利点は、図３及び４に示されるような簡略化された例示において見ることができ、ここで、等化されるべき信号は、排他的ＯＲ（ＸＯＲ又は
）関数により特徴づけられている。図３は、（ｘ１，ｘ２）空間における
のプロットであり、ここで、開いたドット２０１、２０２はｙ＝０を表し、斜線のドット２０３、２０４はｙ＝１を表している。開いたドットを斜線のドットから分けるために描かれ得る直線がないことは明らかである。
【数1】
【数2】
【0073】
しかしながら、放射基底関数
を使用して、以下のように、線形デカルト（ｘ１，ｘ２）空間から非線形放射状
空間へとＸＯＲ関数を変換することができる。
これは図４に図式化されている。ここで見ることができるように、非線形放射状
空間にマッピングされると、ＸＯＲ関数３００の値３０１、３０２、３０３（ここで見ることができるように、（ｘ１，ｘ２）空間における２つのｙ＝１の点２０１、２０２はいずれも、
空間において同じ点３０１にマッピングされる）は直線３０４によって分けられ得る。
【数3】
【数4】
【表1】
【数5】
【数6】
【0074】
以下で論じられるように、様々なタイプの非線形等化器が利用可能である。どのタイプの非線形等化器が使用されるかは、チャネル状態の変化に対応するために適応可能であり得る。コスト関数の様々な形態は、後続の反復におけるエラーを減少すべく、適応するために使用され得る。
【0075】
使用され得る１つのタイプの適応関数は、最小平均二乗誤差（ＭＭＳＥ）であり、ここで、平均二乗誤差（ＭＳＥ）は、等化された信号（Ｙ）及び理想的な信号
の間の差の標準の二乗として定義される。等化器は、最初に、理想的な信号の値が利用可能となるトレーニングモードにおいて適応され得る。後で、ランタイム動作中に、等化されたチャネルの検出された出力値は、適応のために使用されるために理想的な値に十分に近くなるはずである。
【数7】
【0076】
使用され得る別のタイプの適応関数は、トレーニングビット及びその対数尤度比（ＬＬＲ）の間の交差エントロピー（ＣＥ）である。特に、コスト関数回路は、検出されたビット値の確率分布（ＬＬＲ信号の関数）及びトレーニングビット値の確率分布の間の差を示す交差エントロピー値を計算するように構成され得る。コスト関数回路は次に、等化器パラメータ（例えば、等化器のフィルタタップの１又は複数の係数）を、計算された交差エントロピー値及び１又は複数の以前に計算された交差エントロピー値の中から最小交差エントロピー値に対応する値にセットすることによって等化器を適応して、チャネルのビット誤り率を下げる。ＭＳＥ等化の場合と同様に、等化器は、最初に、理想的な信号の値が利用可能となるトレーニングモードにおいて適応され得る。後で、ランタイム動作中に、等化されたチャネルの検出された出力値は、適応のために使用されるために理想的な値に十分に近くなるはずである。具体的には、等化器の後に任意の前方誤り訂正コード（ＦＥＣ）デコーダ（例えば、リードソロモン（ＲＳ）デコーダ又は低密度パリティ検査（ＬＤＰＣ）デコーダ）が利用可能である場合、ＦＥＣデコーダの出力からの首尾良くデコードされたフレームが適応のために使用され得る。
【0077】
ＬＬＲは、ビットが「０」である確率（Ｐ０）及びビットが「１」である確率（Ｐ１）の間の関係として定義され得る。
トレーニングビット及びそのＬＬＲの間の交差エントロピーは以下のように計算され得る。
【数8】
【0078】
【数9】
【0079】
ＬＬＲに関する交差エントロピーの勾配は、交差エントロピーの等式においてＰ０及びＰ１について代入することによって計算され得る。
【数10】
【0080】
ＬＬＲは、交差エントロピー（すなわち、
）を以下のように最小化するように適応され得る。
【数11】
【数12】
【0081】
負のＬＬＲは、ビット＝０がビット＝１より高い確率を有することを意味し、一方で、正のＬＬＲは、ビット＝１がビット＝０より高い確率を有することを意味する。これらの等式において、Ｐ０及びＰ１は確率であり、したがって、正の値であり、αは適応帯域幅であり、これも正である。したがって、真のビット＝０である場合、交差エントロピーを使用する適応は負のＬＬＲをより負にさせることになり、真のビット＝１である場合、交差エントロピーを使用する適応は正のＬＬＲをより正にさせることになる。したがって、交差エントロピーベースの適応は、ＬＬＲの規模を最大化し、そのため最大尤度適応であり、これはＢＥＲを低減させる。そうして、交差エントロピーを最小化するための等化器の適応はまた、ＢＥＲを最小化させる。
【0082】
パラメータＸが出力Ｙの値に影響を及ぼし、これがＬＬＲに影響を及ぼし、そこから交差エントロピーが計算され得るように、パラメータＸ→Ｙ→ＬＬＲ→ＣＥからの一般的な計算グラフがあると想定した場合、交差エントロピー勾配は、他のパラメータに関して表され得る：
したがって、交差エントロピーを最小化するために任意のパラメータが適応され得る。
【数13】
【0083】
本開示の主題に従って使用され得る非線形フィルタの１つの適切な実装は、図５において見られる非線形等化器４０１である。非線形等化器４０１は、４３１において遅延され且つ多層パーセプトロンニューラルネットワーク４０２において組み合わされた入力デジタル化サンプル４２１から等化された信号（Ｙ）４１１を提供する多層パーセプトロンニューラルネットワーク４０２である。
【0084】
図５に見られるように、多層パーセプトロンニューラルネットワーク４４１は、隠れノード４５１の少なくとも１つの隠れ層４５０を含む。この図面では１つの隠れ層４５０のみが示されているが、本開示の主題の実装による多層パーセプトロンニューラルネットワーク等化器は複数の隠れ層（図示せず）を有し得る。同様に、図５は隠れ層４５０において４つの隠れノード４５１を示している一方、本開示の主題の実装による多層パーセプトロンニューラルネットワーク等化器における各隠れ層は、パラメータ（フィルタタップ係数）の数を反映して、より多い又はより少ない隠れノード４５１を有し得る。
【0085】
各隠れノード４５１は、遅延サンプル４２１（図面における混雑を回避するために、遅延４３１のうち１つのみがノード４５１に結合されているものとして示されている；しかしながら、各遅延４３１がノード４５１に結合されている）を、パラメータ（フィルタタップ係数；図示せず）で乗算し、その後、フィルタタップを合計する（Σ）。各隠れノード４５１はその後、その計算された合計に対して非線形活性化関数（例えば、双曲線正接活性化関数
であるが、他の非線形活性化関数が使用されてもよい）を適用して、ノード出力を生成し、これはその後、次の層などに渡される。最終層４５２は非線形活性化関数を含まないが、単にその入力を合計する。
【数14】
【0086】
隠れノード４５１は、フィードフォワード遅延４３１からだけでなく、スライサ４０２のフィードバックされた以前の符号決定４１２のサンプル４６０を表すフィードバック遅延４６１からも入力を受信し得、これは、符号間干渉を緩和することにおいて役立ち得る。
【0087】
非線形等化器４０１の前述のパラメータは、出力Ｙに基づいて適応される。非線形等化器４０１のパラメータを適応させる１つの手法は、トレーニング符号４６９から導出された理想的なサンプル
に対するエラー（ｅ）を４７２において計算することである。４７３における平均二乗誤差の最小化は次に、４７１に示されたようにノード４５１においてフィルタタップ係数を適応させるべく、コスト関数として使用され得る。
【数15】
【0088】
多層パーセプトロンニューラルネットワーク４０１の代わりに、本開示の主題に係る実装５００（図６）は、入力デジタル化サンプル５２１上で動作されている低複雑多層パーセプトロンニューラルネットワーク５０１を含み得る。低複雑多層パーセプトロンニューラルネットワーク５０１は２つのフィードフォワードフィルタ５４２、５４３を含み、これらは、例えば有限インパルス応答（ＦＩＲ）フィルタであり得る。スライサ５０２は、決定フィードバック等化器（ＤＦＥ）５４４を介してフィードバックされ且つ第２のフィードフォワード（例えば、ＦＩＲ）フィルタ５４３の出力と組み合わされた出力決定Ｙ５１２を提供することで、以前の符号から符号間干渉を緩和する。低複雑多層パーセプトロンニューラルネットワーク５０１は、非線形活性化関数５４５（他の非線形活性化関数が使用され得るが、例えば、双曲線正接活性化関数、
）が適用された追加のフィードフォワードフィルタ５４２の出力をその入力として有する線形等化器５６０（ＦＩＲフィルタ５４３及び決定フィードバック等化器５４４を含む）に類似する。
【数16】
【0089】
非線形等化器４０１の場合と同様に、非線形等化器５０１のパラメータは、出力Ｙに基づいて適応される。非線形等化器５０１のパラメータを適応させる１つの手法は、トレーニング符号５６９から導出された理想的なサンプル
に対するエラー（ｅ）を計算することである。５７３における平均二乗誤差の最小化は、その後、５７１に示されるようなＦＩＲフィルタ５４２、５４３のフィルタタップ係数に適応されために、コスト関数として使用され得る。
【数17】
【0090】
しかしながら、上記のように、交差エントロピーは、ＢＥＲを最小化するために非線形等化器のパラメータを適応させるためのより効果的なコスト関数として機能し得る。
【0091】
図７は、本開示の主題に係る非線形等化器の実装６００を示す。非線形等化器６０１は、６３１において遅延され且つ多層パーセプトロンニューラルネットワーク６４１において組み合わされた入力デジタル化サンプル６２１から４つの個別の等化された信号（Ｙｉｊ；ｉ＝０，１；ｊ＝０，１）６１１を提供する多層パーセプトロンニューラルネットワーク６４１である。回路６０２に実装されるソフトマックス関数：
は、出力決定（ｓｙｍ）６１２を提供し、当該出力決定（ｓｙｍ）６１２は、多層パーセプトロンニューラルネットワーク６４１に（ＰＡＭ４などの４レベルシグナリングシステムの場合において、６４８で電圧に変換された後、例えば、「００」の場合は－１、「０１」の場合は－１／３、「１０」の場合は＋１／３、及び「１１」の場合は＋１）フィードバックされ、以前の符号からの符号間干渉、及び出力対数尤度比（ＬＬＲｓｙｍ）６２２を緩和する。
【数18】
【0092】
図５の場合のように、多層パーセプトロンニューラルネットワーク６４１は、隠れノード６５１の少なくとも１つの隠れ層６５０を含む。この図面では１つの隠れ層６５０のみが示されているが、本開示の主題の実装による多層パーセプトロンニューラルネットワーク等化器は複数の隠れ層（図示せず）を有し得る。同様に、図７は隠れ層６５０において４つの隠れノード６５１を示している一方、本開示の主題の実装による多層パーセプトロンニューラルネットワーク等化器における各隠れ層は、パラメータ（フィルタタップ係数）の数を反映して、より多い又はより少ない隠れノード６５１を有し得る。
【0093】
各隠れノード６５１は、遅延サンプル（図面における混雑を回避するために、遅延６３１のうち１つのみがノード６５１に結合されているものとして示されている；しかしながら、各遅延６３１がノード６５１に結合されている）を、パラメータ（フィルタタップ係数；図示せず）で乗算し、その後、フィルタタップを合計する（Σ）。各隠れノード６５１はその後、その計算された合計に対して非線形活性化関数（例えば、双曲線正接活性化関数
であるが、他の非線形活性化関数が使用されてもよい）を適用して、ノード出力を生成し、これはその後、次の層などに渡される。最終層６５２は非線形活性化関数を有しないが、単に、４つの符号の各々に対して別個にその入力を合計する。
【数19】
【0094】
隠れノード６５１は、符号間干渉を軽減するために、フィードフォワード遅延６３１からのみではなく、フィードバックされた以前の符号決定６６０のサンプルを表すフィードバック遅延６６１からも入力を受け取る。
【0095】
等化器６０１はＬＬＲの形態のソフト出力を提供するため、出力は、低密度パリティ検査（ＬＤＰＣ）デコーダ又はリードソロモンデコーダなどの前方誤り訂正（ＦＥＣ）デコーダであり得るさらなる外部デコーダ（図示せず）と共に使用され得る。
【0096】
非線形等化器６０１の前述のパラメータは、トレーニングビット６７１をグループ化することによって取得されるトレーニング符号（
）、及び出力対数尤度比（ＬＬＲｓｙｍ）６２２の間で、交差エントロピー適応回路６７０を使用して交差エントロピーを最小化するために適応され得る。交差エントロピー適応回路６７０は、６８０において非線形等化器６０１のパラメータを調整して、トレーニング符号（
）、及び、ＬＬＲｓｙｍ６２２により表される検出された符号の確率の間の交差エントロピーを最小化することができる。ランタイムの間、首尾良くデコードされたフレームのみからの、外部デコーダ（例えば、前方誤り訂正又はＦＥＣデコーダ；図示せず）の出力ビット６９０が、トレーニングビット６７１の代わりに使用され得る。
【数20】
【数21】
【0097】
図８は、本開示の主題に係る実装７００を示しており、実装７００は、決定フィードバック等化器７４２と結合された低複雑多層パーセプトロンニューラルネットワーク７４１、並びに、入力デジタル化サンプル７２１から導出された等化された信号（Ｙ）７１１を入力して、符号決定（ｓｙｍ）７４４及びその符号決定の対数尤度比（ＬＬＲｓｙｍ）７４５をターゲット符号値
に基づいて出力する、対数尤度比回路７４３を含む。
【数22】
【数23】
【数24】
【数25】
【0098】
低複雑多層パーセプトロンニューラルネットワーク７４１は、２つのフィードフォワードフィルタ７４６、７４７を含み、これらは例えば、有限インパルス応答（ＦＩＲ）フィルタであり得る。非線形活性化関数７４８（例えば、双曲線正接活性化関数
であるが、他の非線形活性化関数が使用されてもよい）は、フィードフォワードフィルタ７４６の出力に適用され、これはその後、フィードフォワードフィルタ７４７に入力される。符号決定７４４は７４９において、決定フィードバック等化器７４２への入力のために電圧に変換され、その出力は７５０において、以前の符号からの符号間干渉を軽減するためにフィードフォワードフィルタ７４７の出力と組み合わされて、等化された信号（Ｙ）７１１が得られる。
【数26】
【0099】
フィードフォワードフィルタ７４６、７４７のパラメータは、出力対数尤度比（ＬＬＲｓｙｍ）７４５、及びトレーニングビットであり得る、又はランタイム中はさらなる外部デコーダ（図示せず）の出力であり得る真のビットから取得された「真の」符号の間の交差エントロピーを最小化するために適応され得る。交差エントロピー適応回路７６０は、入力として、出力対数尤度比（ＬＬＲｓｙｍ）７４５を有する。トレーニングモードにおいて、交差エントロピー適応回路７６０はまた、入力として既知のトレーニングビット７６１をし、これは、その後、真の符号を取得するためにグループ化される「真の」ビットとして機能する。交差エントロピー適応回路７６０は７７０において、トレーニングビット（
）をグループ化することによって取得されたトレーニング符号、及び、出力対数尤度比（ＬＬＲｓｙｍ）７４５により表される検出された符号の確率の間の交差エントロピーを最小化することによって、フィードフォワードフィルタ７４６、７４７のパラメータを調整することができる。ランタイムにおいて、首尾良くデコードされたフレームのみからの、外部デコーダ（例えば、ＦＥＣデコーダ；図示せず）の出力ビット７９０が、トレーニングビット７６１の代わりに使用され得る。
【数27】
【0100】
ニューラルネットワーク等化器は、ＰＡＭ４符号における２ビットなどのマルチビット符号のビットの相関を失わせることが可能であるので、本開示の主題に係るさらなる実装８００が提供され得る（図９）。実装８００は、８３１において遅延されたサンプル（図面における混雑を回避するために、遅延８３１のうち１つのみがノード８５１に結合されているものとして示されている；しかしながら、各遅延８３１がノード８５１に結合されている）を、パラメータ（フィルタタップ係数；図示せず）で乗算し、その後、フィルタタップが合計される（Σ）隠れノード８５１の少なくとも１つの隠れ層８５０を含むという点でＭＬＰＮＮ等化器５４１と同様であるＭＬＰＮＮ等化器８４１を含む。各隠れノード８５１はその後、その計算された合計に対して非線形活性化関数（例えば、双曲線正接活性化関数
であるが、他の非線形活性化関数が使用されてもよい）を適用して、ノード出力を生成し、これはその後、次の層などに渡される。
【数28】
【0101】
ＭＬＰＮＮ８４１は、最終層８５２が２つのノード８５３、８５４を含むという点でＭＬＰＮＮ５４１とは異なり、入力は、ＭＬＰＮＮ５４１の層５５２のように単に合計されるのではなく、合計した後にノード８５１の非線形活性化関数とは異なる、各符号の２つのビットの相関を失わせる非線形活性化関数も適用され、各ノード８５３、８５４が２つのビットのうちの１つを提供する。各ノード８５３、８５４の非線形活性化関数は、双曲線正接活性化関数の代わりに、
と類似するプロファイルを有するが、－１～＋１ではなく０～＋１の範囲であるシグモイド関数であり得る。
【数29】
【0102】
ノード８５３は、符号における２つのビットのうちの最上位ビットのための確率予測８６３（ｐ（ｂｉｔｍｓｂ））を提供し、ノード８５４は、符号の２つのビットのうちの最下位ビットのための確率予測８６４（ｐ（ｂｉｔｌｓｂ））を提供する。２つの確率予測８６３、８６４はその後、スライサ８５５において、符号における各ビットについて、ビット予測（例えば、ｐ＜０．５の場合はビット＝０、及びｐ≧０．５の場合はビット＝１）を取得するために閾値の０．５と比較される。
【0103】
シグナリングが４つより多くのレベルを含む（例えば、ＰＡＭ８又はＰＡＭ１６）における実装では、符号ごとにより多くのビット（例えば、それぞれ３又は４ビット）が存在するであろう。そのような場合において、単に２つのノード８５３、８５４ではなく、対応する数のノードが存在するであろう。
【0104】
８５６において、個別のビットは符号に再びグループ化され、次に８５７においてフィードバックされ、フィードバック遅延８６１への入力のために８５８において対応する電圧に変換され（ＰＡＭ４などの４レベルシグナリングシステムにおいて、例えば、「００」の場合は－１、「０１」の場合は－１／３、「１０」の場合は＋１／３、及び「１１」の場合は＋１）、符号間干渉を緩和するためにフィードフォワード遅延８３１からの次の入力に対するフィードバックされた以前の符号決定のサンプルを表す。
【0105】
実装８００は符号レベルではなくビットレベルで動作するため、交差エントロピー適応回路８７０もビットレベルで動作し、別個のビットレベルの確率８６３、８６４及びトレーニングビット８７１、又はランタイムにおいては外部デコーダ（例えば、ＦＥＣデコーダ；図示せず）の出力８９０になどに基づいて交差エントロピーを判断する。
【0106】
ビットレベルにおいて、交差エントロピーは、まず、上記のように確率予測から対数尤度比を判断することによって判断され得る。Ｐ０がｐ（ｂｉｔｍｓｂ＝０）であり、Ｐ１がｐ（ｂｉｔｍｓｂ＝１）である最上位ビットから開始し、ＬＬＲ（ｂｉｔｍｓｂ）を計算することができる。その後、ＬＬＲ（ｂｉｔｍｓｂ）及びトレーニングビット又は外部デコーダビットのうちの最上位ビットから、ＣＥ（ｂｉｔｍｓｂ）を計算することができる。次に、ｐ（ｂｉｔｌｓｂ＝０）をＰ０として、Ｐ１としてｐ（ｂｉｔｌｓｂ＝１）を使用することで、ＬＬＲ（ｂｉｔｌｓｂ）が計算され得る。その後、ＬＬＲ（ｂｉｔｌｓｂ）、及びトレーニングビット又は外部デコーダビットのうちの最下位ビットから、ＣＥ（ｂｉｔｌｓｂ）を計算することができる。ビットレベルの交差エントロピーは、ＣＥ（ｂｉｔｍｓｂ）＋ＣＥ（ｂｉｔｌｓｂ）の合計である。
【0107】
図１０は、本開示の主題に係る実装９００を示しており、実装９００は、ＰＡＭ４符号における２ビットなどの、各それぞれのビットのそれぞれの決定フィードバック等化器９４２、９５２に結合されたマルチビット符号のビットの相関を失わせ得る低複雑多層パーセプトロンニューラルネットワーク９４１を含む。
【0108】
低複雑多層パーセプトロンニューラルネットワーク９４１は、第１のフィードフォワードフィルタ９４６を含み、これらは例えば、有限インパルス応答（ＦＩＲ）フィルタであり得る。非線形活性化関数９４５（例えば、双曲線正接活性化関数
であるが、他の非線形活性化関数が使用されてもよい）は、フィードフォワードフィルタ９４６の出力に適用され、これはその後、第２のフィードフォワードフィルタ９４７、及び並行して第３のフィードフォワードフィルタ９５７に入力される。フィードフォワードフィルタ９４７、９５７の各々は、それぞれの等化されたビット出力Ｙｍｓｂ９４４及びＹｌｓｂ９５４を生成する。
【数30】
【0109】
非線形活性化関数９４５とは異なるそれぞれの非線形活性化関数９６１、９６２は、各それぞれの等化されたビット出力Ｙｍｓｂ９４４及びＹｌｓｂ９５４に適用される。非線形活性化関数９６１、９６２は、双曲線正接活性化関数の代わりに、
と類似するプロファイルを有するが、－１～＋１ではなく０～＋１の範囲であるシグモイド関数であり得る。
【数31】
【0110】
非線形活性化関数９６１は、符号における２ビットのうちの最上位ビットのための確率予測ｐ（ｂｉｔｍｓｂ）を提供し、非線形活性化関数９６２は、符号の２ビットのうちの最下位ビットのための確率予測ｐ（ｂｉｔｌｓｂ）を提供する。２つの確率予測の各々はその後、それぞれのスライサ９５５、９５６において、符号における各ビットについて、ビット予測（例えば、ｐ＜０．５の場合はビット＝０、及びｐ≧０．５の場合はビット＝１）を取得するために閾値の０．５と比較される。
【0111】
９７０において、２つのビットは符号９７１にグループ化され、その後、９７２において、最上位ビット経路における決定フィードバック等化器９４２への入力、及び最下位ビット経路における決定フィードバック等化器９５２への入力のために対応する電圧（例えば、「００」に対して－１、「０１」に対して－１／３、「９」に対して＋１／３、及び「１１」に対して＋１）に変換される。以前の符号からの符号間干渉を軽減するために、各それぞれの決定フィードバック等化器９４２、９５２の出力はそれぞれ、９４３、９５３において、それぞれのフィードフォワードフィルタ９４７、９５７の出力と組み合わされて、それぞれの等化されたビット出力Ｙｍｓｂ９４４及びＹｌｓｂ９５４、すなわち、上記のように、非線形活性化関数９６１、９６２への入力が得られる。
【0112】
交差エントロピーは、実装８００の場合におけるように、まず、上記のように確率予測から対数尤度比を判断することによって、ｐ（ｂｉｔｍｓｂ）、ｐ（ｂｉｔｍｓｂ）、及び交差エントロピー適応回路９８０におけるトレーニングビット９８１又は外部デコーダ出力９９０から判断され得る。Ｐ０がｐ（ｂｉｔｍｓｂ＝０）であり、Ｐ１がｐ（ｂｉｔｍｓｂ＝１）である最上位ビットから開始し、ＬＬＲ（ｂｉｔｍｓｂ）を計算することができる。その後、ＬＬＲ（ｂｉｔｍｓｂ）及びトレーニングビット又は外部デコーダビットのうちの最上位ビットから、ＣＥ（ｂｉｔｍｓｂ）を計算することができる。次に、ｐ（ｂｉｔｌｓｂ＝０）をＰ０として、Ｐ１としてｐ（ｂｉｔｌｓｂ＝１）を使用することで、ＬＬＲ（ｂｉｔｌｓｂ）が計算され得る。その後、ＬＬＲ（ｂｉｔｌｓｂ）、及びトレーニングビット又は外部デコーダビットのうちの最下位ビットから、ＣＥ（ｂｉｔｌｓｂ）を計算することができる。ビットレベルの交差エントロピーは、ＣＥ（ｂｉｔｍｓｂ）＋ＣＥ（ｂｉｔｌｓｂ）の合計である。
【0113】
【0114】
図１１は、有線媒体１８０上の２つの信号源から入力１１１、１２１の２つのセットを等化するための（例えば図１２に関連して以下に説明されたように、これは単なる例示であり、任意の数、すなわち、１又は複数のセットの入力信号が存在し得る）、本開示の主題に係る低複雑非線形ニューラルネットワークフィルター１００１の一般的な実装１０００を示す。低複雑非線形ニューラルネットワークフィルター１００１は、一定の複雑さの入力１１１、１２１を受け入れるが、非線形フィルタ回路１００３を介して低複雑入力１０１１、１０２１をフィルタリングする前に、最初に、フロントエンドフィルタ１００２を介して入力１１１、１２１をフィルタリングすることで、入力１１１、１２１の複雑さを減少させる。入力１０１１、１０２１の複雑さの低減は、非線形フィルタ回路１００３の（次元によって測定された）複雑さにおける低減を可能にし、したがって、非線形ニューラルネットワークフィルター１００１の複雑さは、フィルタリング済みの入力１１１、１２１の複雑さを減少させる必要がない。
【0115】
図１２に示された低複雑非線形ニューラルネットワークフィルター１１００の第１の実装は、有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１１０２とともに、放射基底関数非線形ニューラルネットワークフィルター１１０１に基づく。
【0116】
放射基底関数非線形ニューラルネットワークフィルター１１０１において、２つの入力１１１１、１１２１からのデジタルサンプルは遅延線１１３１によって遅延され、放射基底関数非線形ニューラルネットワーク１１４１において組み合わされる。図１２で見られるように、放射基底関数非線形ニューラルネットワーク１１４１は、隠れノード１１５１の少なくとも１つの隠れ層１１５０を含む。各隠れノード１１５１は、放射基底関数を用いて各遅延サンプル上で動作するが、図面における混雑を回避するために、遅延線１１３１における一部の遅延のみが各隠れノード１１５１に結合されているものとして示されている。隠れ層１１５０の出力は、１１５２において（例えば、加算によって）組み合わされ、Ｙ出力１１０３を提供する。
【0117】
１１１１、１１２１における各サンプル入力は、放射基底関数非線形ニューラルネットワークフィルター１１０１にパラメータ又は次元を追加し、フィルタの複雑さを増やす。放射基底関数非線形ニューラルネットワークフィルター１１０１の複雑さを減少させるべく、低複雑非線形ニューラルネットワークフィルター１１００は、減少された数の入力１１１１、１１２１を放射基底関数非線形ニューラルネットワークフィルター１１０１に提供するためにＡＤＣ出力１１１、１２１からの入力の一部を組み合わせる、フロントエンドフィルタ１１０２を含む。図１２において見られ得るように、この実装において、フロントエンドフィルタ１１０２は、ＦＩＲフィルタリングを使用して（遅延１１１２を合計１１２２に接続している各線は、フィルタタップを形成する係数（図示せず）によるサンプルの乗算を表し、タップは１１２２において合計される）、例えば、ＡＤＣ出力１１１、１２１から４つ毎の入力サンプルを１つの入力サンプル１１１１、１１２１に組み合わせて、それによって、放射基底関数非線形ニューラルネットワークフィルター１１０１の（次元によって測定された）複雑さにおける低減を可能にして、したがって、非線形ニューラルネットワークフィルター１１００の複雑さは、フィルタリング済みの入力１１１、１２１の複雑さを減少させる必要がない。視認されていない係数は、逆方向伝搬アルゴリズムを用いて適応されたパラメータであり得、例えば、交差エントロピー勾配に関連して上記された等式から導出され得る。
【0118】
図１２の実装において、入力サンプル１１１、１２１の各セットは遅延線１１１２の個別の部分において処理され、遅延線１１３１の個別の部分にある。この実装において、２つのセットの入力サンプルを用いて、各遅延線は、２つのセグメントに分割される。しかしながら、より一般的には、セグメントの数は入力セットの数に対応する。したがって、単一入力セットの場合、１つのセグメントのみが存在する（すなわち、遅延線はセグメント化されない）であろうが、３つの入力セットが存在する場合、遅延線は、３つのセグメントに分割され得、以下同様である。
【0119】
図１３に示された低複雑非線形ニューラルネットワークフィルターの第２の実装１２００はまた、有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１２０２とともに、放射基底フィルタニューラルネットワークフィルター１２０１に基づいている。フロントエンドフィルタ１１０２の場合におけるように、フロントエンドフィルタ１２０２はＦＩＲフィルタリングを使用して（遅延１２１２を放射基底関数１２５０に接続している各線は、フィルタタップを形成する係数（図示せず；図１２に関連した上記の説明を参照されたい）によるサンプルの乗算を表し、例えば、ＡＤＣ出力１１１、１２１から４つ毎の入力サンプルを１つの入力サンプル１２１１、１２２１に組み合わせて、それによって、放射基底関数非線形ニューラルネットワークフィルター１２０１の（次元によって測定された）複雑さにおける低減を可能にして、したがって、非線形ニューラルネットワークフィルター１２００の複雑さは、フィルタリング済みの入力１１１、１２１の複雑さを減少させる必要がない。
【0120】
しかしながら、この実装において、合計されるのではなく、遅延線１２１２のタップは、放射基底関数非線形ニューラルネットワークフィルターステージ１２０１の隠れノード１２５０に直接入力され、それらはこの実装において遅延線１２３１の上流にある。
【0121】
改めて、２つのソースからの入力１１１、１２１を用いて、フロントエンドフィルタ１２０２の遅延線１２１２の半分１２１３は入力１１１に当てられており、その一方、フロントエンドフィルタ１２０２の遅延線１２１２の半分１２１４は入力１２１に当てられており、各入力ソース１１１、１２１には、放射基底関数非線形ニューラルネットワークフィルターステージ１２０１のそれぞれ１つの隠れノード１２５０がある。放射基底関数非線形ニューラルネットワークフィルターステージ１２０１内の遅延線１２３１についても同じことが当てはまり、遅延線１２３１は入力１１１、１２１から別個で導出される入力に当てられた遅延線１２３１の分離された半分１２３２、１２３３を有する。ここでまた、遅延１２３１は最終ＦＩＲフィルタの個々のタップを形成し、それらは出力Ｙを得るべく加算ノード１２４１において組み合わされる。
【0122】
図１４に示された低複雑非線形ニューラルネットワークフィルター１３００の第３の実装は、有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１３０１とともに、多層パーセプトロン（ＭＬＰ）非線形ニューラルネットワークフィルター１３０２に基づく。
【0123】
典型的には、ＭＬＰフィルタは、入力サンプルのための遅延線を含み、その後に、少なくとも１つの隠れ層が続き、ここで、サンプルが合計され、次に、例えば双曲線正接関数
などの非線形活性化関数を通過し、その後、１又は複数の合計を含む層が続く。
【数32】
【0124】
有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１３０１において、遅延線１３３１は、入力１１１を受信する第１の部分１３３２及び入力１２１を受信する第２の部分１３３３に分割される。遅延１３１２を合計１３２２に接続する各線は、ＦＩＲフィルタタップを形成する係数（図示せず；図１２に関連した上記の説明を参照されたい）によるサンプルの乗算を表す。タップは各隠れノード１３５０の合計部分によって合計され、当該合計部分は合計関数を含み、その後、この実装において
関数である非線形活性化関数が続く。隠れ層は、入力１１１、１２１の各それぞれのセットにおける全ての入力に対して１つのみの隠れノード１３５０を有するものとして示されているが、他の実装（図示せず）では、入力１１１、１２１の各セットに対して複数のノード１３５０が存在し得る。任意のイベントにおいて、出力１３１１のセットが入力１１１のフロントエンドフィルタリングに基づいて生成され、出力１３２１の別のセットが入力１２１のフロントエンドフィルタリングに基づいて生成される。
【数33】
【0125】
この実装において、フロントエンドフィルタ１３０１及びＭＬＰ非線形ニューラルネットワークフィルター１３０２の間における境界は、隠れノード１３５０の隠れ層を介して動作するが、それは必ずしも全ての実装においてそうであるとは限らない。
【0126】
この実装におけるＭＬＰ非線形ニューラルネットワークフィルター１３０２は、各それぞれの１つの隠れノード１３５０の一部としてのそれぞれの
非線形活性化関数、及び、遅延線１３１２及び加算ノード１３２２によって形成されたＦＩＲフィルタを含んでいる。遅延線１３１２の部分１３５１はフロントエンドフィルタ１３０２から出力サンプル１３１１を受信し、その一方、遅延線１３１２の部分１３５２はフロントエンドフィルタ１３０１から出力サンプル１３２１を受信する。遅延１３１２を合計１３２２に接続する各線は、ＦＩＲフィルタタップを形成する係数（図示せず；図１２に関連した上記の説明を参照されたい）によるサンプルの乗算を表し、タップは、出力Ｙを得るべく加算ノード１３２２において組み合わされる。
【数34】
【0127】
低複雑非線形ニューラルネットワークフィルター１３００は、図１５に示す等価フィルタ配置１４００として表され得る。低複雑非線形ニューラルネットワークフィルター１４００は４つのＦＩＲフィルタ１４０１、１４０２、１４０３、１４０４、及び２つの非線形活性化関数１４０５、１４０６（それぞれ
非線形活性化関数であり得る）を含む。
【数35】
【0128】
ＦＩＲフィルタ１４０１、１４０２は、有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１４１０を形成し、ＦＩＲフィルタ１４０１は入力１１１を受信し、その一方、ＦＩＲフィルタ１４０２は入力１２１を受信する。ＦＩＲフィルタ１４０３、１４０４及び非線形活性化関数１４０５、１４０６は、低複雑非線形ニューラルネットワーク１４２０を形成する。低複雑非線形ニューラルネットワーク１４２０において、活性化関数１４０５はＦＩＲフィルタ１４０１の出力を受信して、非線形活性化の後にそれらの出力をＦＩＲフィルタ１４０３に渡し、その一方、活性化関数１４０６はＦＩＲフィルタ１４０２の出力を受信して、非線形活性化の後にそれらの出力をＦＩＲフィルタ１４０４に渡す。ＦＩＲフィルタ１４０３及びＦＩＲフィルタ１４０４の出力は、出力Ｙを得るべく、加算ノード１４０８において組み合わされる。
【0129】
図１６に示された低複雑非線形ニューラルネットワークフィルター１５００の別の実装はまた、有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１５０１とともに、多層パーセプトロン（ＭＬＰ）非線形ニューラルネットワークフィルター１５０２に基づく。この実装１５００において、有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１５０１は、それぞれが入力１１１、１２１のそれぞれのセットをフィルタリングする２つのＦＩＲフィルタ１５１１、１５２１を含む。ＦＩＲフィルタ１５１１、１５２１のそれぞれの出力は、加算ノード１５３１によって組み合わされる。
【0130】
有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１５０１の出力１５４１は次に、多層パーセプトロン（ＭＬＰ）非線形ニューラルネットワークフィルター１５０２によってフィルタリングされ、これは、非線形活性化関数１５１２（
非線形活性化関数であり得る）を含み、その後にＦＩＲフィルタ１５２２が続く。
【数36】
【0131】
図１７に示された低複雑非線形ニューラルネットワークフィルター１５００の変形例１６００において、スケーラブルバイパス経路１６０１が、非線形ニューラルネットワークフィルター１５０２の周囲に提供されている。スケーラブルバイパス経路１６０１は、スケーリング係数ｇ（１６１１）によって制御されている。ＦＩＲフィルタ１５２２は、同様のスケーリング制御を本質的に含んでいる。スケーラブルバイパス経路１６０１の提供は、いくつかの動作モードを可能にする。まず、ｇ＝０である場合、低複雑非線形ニューラルネットワークフィルター１６００は、低複雑非線形ニューラルネットワークフィルター１５００と同一に動作する。次に、ｇ＝１をセットすること、及びＦＩＲフィルタ１５２２のスケーリングファクタを０にセットすることによって、低複雑非線形ニューラルネットワークフィルター１６００は線形フィルタとして動作する。この線形モードは、フィルタの非線形部分が適応されている間、「ジャンプ開始」モードとして使用され得る。
【0132】
加えて、非線形関数１７００（特に、線形関数１７０１に近いもの）は、図１８に示されるように、異なる傾きの一連の線形関数１７０２として近似され得る。傾きを変えるためにｇを変えることで、非線形関数１７００は、ほとんどが、セグメント化された線形近似値及び実際の非線形関数の間の差を補正する非線形ニューラルネットワークフィルター１５０２とともに、線形である有限インパルス応答（ＦＩＲ）ベースのフロントエンドフィルタ１５０１を使用することでフィルタリングされ得る。
【0133】
低複雑非線形ニューラルネットワークフィルター１４００に基づいた同様の変形例１８００が図１９に示されている。スケーラブルバイパス経路１８０１は、非線形ニューラルネットワークフィルター１４２０の周囲に提供される。スケーラブルバイパス経路１８０１は、スケーリング係数ｇ（１８１１）によって制御されている。非線形ニューラルネットワークフィルター１４２０のＦＩＲフィルタ１４０３、１４０４は、同様のスケーリング制御を本質的に含んでいる。１８１１においてｇを制御することによって、非線形ニューラルネットワークフィルター１８００は、非線形ニューラルネットワークフィルター１６００と同様の方式で様々なモードで動作され得る。
【0134】
示された実装のそれぞれにおいて、追加のフィルタ層又はステージが追加され得る（図示せず）。例えば、チャネルにおける非線形性が深刻である、又は、時間領域における干渉長さがより長いとき、次に、１つより多くの非線形変換が、信号を分離するのに必要となり得る。各非線形ステージはその入力を出力において異なる空間に変換するであろう。複数の変換の後に、最終空間は、次に信号が線形的に分離され得るという結果をもたらすであろう。図１５から図１７及び図１９の実装において、各追加層は、追加の非線形活性化関数を含み得、その後、追加のＦＩＲフィルタが続く。さらに、遅延－線実装に関連して上述されたように、遅延線は、異なる入力グループに対応する遅延グループにセグメント化され得る。同様に、活性化関数プラスＦＩＲフィルタ実装において、活性化関数及びＦＩＲフィルタの追加の並列セットが提供され得、１つ又は複数の共通の加算ノードに供給する。
【0135】
上記に示された低複雑非線形ニューラルネットワークフィルターの様々な実装が、特に交差エントロピーを使用して適応されたときに、非低複雑非線形ニューラルネットワークフィルターとほぼ同じ程度の良い性能を提供することが示され得る。しかしながら、減少された複雑さは、デバイス面積及び電力消費における実質的な節減を提供する。
【0136】
本開示の主題の実装による方法１９００が図２０において図式化されている。
【0137】
方法１９００は、送信経路及び受信経路のうちの少なくとも１つの上で信号をフィルタリングするために、ホストデバイスを有線チャネル媒体に接続するための物理層トランシーバにおける送信経路及び受信経路のうちの少なくとも１つ上で非線形等化が実行される１９０１において開始される。１９０２において、非線形等化は、等化器出力及び有線チャネル媒体におけるデータ信号の間の交差エントロピーに基づいて適応され、方法１９００は終了する。しかしながら、１９０３において見られるように、任意選択的に（破線で示される）、初期フィルタリング、例えば、有限インパルス応答（ＦＩＲ）フィルタリングは、非線形等化の複雑さを減少させるべく、非線形等化の前に適用され得る。
【0138】
図２１において見られるように、１９０１において非線形等化を実行する１つの実装は、非線形活性化関数、例えば、
関数を２００１において適用すること、及び、次に、２００２において線形等化を実行することを含み得る。
【数37】
【0139】
したがって、送信及び／又は受信経路における、及び／又は、キャンセレーションエコー、近端クロストーク、及び遠端クロストークのための非線形ニューラルネットワーク等化器を使用した物理層トランシーバが提供されることが見られる。
【0140】
本明細書及び以下の特許請求の範囲で使用される場合、「Ａ及びＢのうちの１つ」という解釈は、「Ａ又はＢ」を意味するものとする。
【0141】
上記は本発明の原理の例示にすぎず、本発明は、限定ではなく説明の目的で提示された、説明される実施形態以外によっても実施でき、本発明は、以下の特許請求の範囲によってのみ限定されることに留意されたい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【国際調査報告】