特表 2024-505172 コンパイラ支援を有する量子プロセッサアーキテクチャ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-05

(54)【発明の名称】コンパイラ支援を有する量子プロセッサアーキテクチャ

(51)【国際特許分類】

   G06N 10/20 20220101AFI20240129BHJP

   G06N 10/80 20220101ALI20240129BHJP

【ＦＩ】

G06N10/20

G06N10/80

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023543057

(86)(22)【出願日】2022-01-25

(85)【翻訳文提出日】2023-07-14

(86)【国際出願番号】 EP2022051644

(87)【国際公開番号】W WO2022161953

(87)【国際公開日】2022-08-04

(31)【優先権主張番号】17/159,730

(32)【優先日】2021-01-27

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(74)【復代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リ、グシュ

(72)【発明者】

【氏名】ジャヴァディアブハリ、アリ

(57)【要約】

超伝導量子プロセッサアーキテクチャ及び／又はＶＱＥコンパイラ最適化に関する技法が提供される。例えば、本明細書において説明される１つ又は複数の実施形態は、超伝導量子ビット間の接続を定めるためにＸツリーアーキテクチャを利用する超伝導量子プロセッサトポロジを備える装置であって、前記接続の総数は前記超伝導量子ビットの総数よりも少ない、装置に関することができる。

【特許請求の範囲】

【請求項1】

超伝導量子ビット間の接続を定めるためにＸツリーアーキテクチャを利用する超伝導量子プロセッサトポロジ、
を備える装置であって、前記接続の総数は前記超伝導量子ビットの総数よりも少ない、装置。

【請求項2】

前記超伝導量子ビットは、前記Ｘツリーアーキテクチャにおいて、根ノード及び葉ノードからなる群から選択される少なくとも１つのメンバとして表される、請求項１に記載の装置。

【請求項3】

前記Ｘツリーアーキテクチャは、複数のレベルにセグメント化され、前記根ノード及び前記葉ノードの間の接続は、前記複数のレベルからの２つのレベルの間にわたる、請求項２に記載の装置。

【請求項4】

前記超伝導量子プロセッサトポロジは、５つの超伝導量子ビットを含み、前記５つの超伝導量子ビットからの第１の超伝導量子ビットは、前記Ｘツリーアーキテクチャの第１のレベルにおける前記根ノードとして表され、前記５つの超伝導量子ビットからの４つの他の超伝導量子ビットは、前記Ｘツリーアーキテクチャの第２のレベルにおける葉ノードとして表される、請求項２～３のいずれか１項に記載の装置。

【請求項5】

コンピュータ実行可能コンポーネントを記憶するメモリ；及び
前記メモリに動作可能に結合され、前記メモリに記憶された前記コンピュータ実行可能コンポーネントを実行するプロセッサ
を備え、前記コンピュータ実行可能コンポーネントは：
変分量子固有値ソルバアルゴリズムを、マルチレベル階層ツリーアーキテクチャによって特徴付けられた量子ビット接続性を含む超伝導量子プロセッサにマッピングするコンパイラコンポーネント
を有する、システム。

【請求項6】

前記変分量子固有値ソルバアルゴリズムによって利用される複数のパウリ文字列内に含まれる論理量子ビットを用いて、前記超伝導量子プロセッサの物理量子ビットをマッピングする初期階層レイアウトを生成するレイアウトコンポーネント
を更に備える、請求項５に記載のシステム。

【請求項7】

前記マルチレベル階層ツリーアーキテクチャは、異なるレベルにわたる葉ノードに接続された根ノードを含み、前記根ノードは、複数の葉ノードに接続される、請求項５～６のいずれか１項に記載のシステム。

【請求項8】

前記マルチレベル階層ツリーアーキテクチャは、Ｘツリーアーキテクチャである、請求項５～７のいずれか１項に記載のシステム。

【請求項9】

前記変分量子固有値ソルバアルゴリズムは、前記超伝導量子プロセッサによって実行可能な量子計算を定義し、前記システムは：
前記論理量子ビットから第１の論理量子ビットを利用する量子計算の数、及び前記論理量子ビットから第２の論理量子ビットを利用する量子計算の数を決定するマッピングコンポーネント
を更に備える、請求項６または請求項６に従属する請求項７または８に記載のシステム。

【請求項10】

前記第１の論理量子ビットは、前記第１の論理量子ビットが前記第２の論理量子ビットよりも多くの量子計算において利用されることに基づいて、前記初期階層レイアウトにおいて前記第２の論理量子ビットよりも前記マルチレベル階層ツリーアーキテクチャのより中心のレベルにマッピングされる、請求項９に記載のシステム。

【請求項11】

一連の量子ビット接続選択を通して前記複数のパウリ文字列からの１つのパウリ文字列を表現する量子回路を合成する合成コンポーネント、ここで、前記合成コンポーネントは、前記論理量子ビットを用いた前記物理量子ビットのマッピングに対する以前に選択された量子ビット接続の効果に基づいて、前記論理量子ビットの間の量子ビット接続を選択する；及び
前記量子ビット接続に基づいて前記マルチレベル階層ツリーアーキテクチャ上の論理量子ビットの位置を改変するルーティングコンポーネント
を更に備える、請求項６または請求項６に従属する請求項７～１０に記載のシステム。

【請求項12】

前記量子回路を合成すること及び前記論理量子ビットの前記位置を改変することは、互いに組み合わせて実行される、請求項１１に記載のシステム。

【請求項13】

プロセッサに動作可能に結合されたシステムによって、変分量子固有値ソルバアルゴリズムを、マルチレベル階層ツリーアーキテクチャによって特徴付けられた量子ビット接続性を含む超伝導量子プロセッサにマッピングする段階
を備える、コンピュータ実装方法。

【請求項14】

前記システムによって、前記変分量子固有値ソルバアルゴリズムによって利用される複数のパウリ文字列内に含まれる論理量子ビットを用いて、前記超伝導量子プロセッサの物理量子ビットをマッピングする初期階層レイアウトを生成する段階
を更に備える、請求項１３に記載のコンピュータ実装方法。

【請求項15】

前記マルチレベル階層ツリーアーキテクチャは、異なるレベルにわたる葉ノードに接続された根ノードを含み、前記根ノードは、複数の葉ノードに接続される、請求項１３～１４のいずれか１項に記載のコンピュータ実装方法。

【請求項16】

前記マルチレベル階層ツリーアーキテクチャは、Ｘツリーアーキテクチャである、請求項１３～１５のいずれか１項に記載のコンピュータ実装方法。

【請求項17】

前記変分量子固有値ソルバアルゴリズムは、前記超伝導量子プロセッサによって実行可能な量子計算を定義し、前記コンピュータ実装方法は：
前記システムによって、前記論理量子ビットから第１の論理量子ビットを利用する量子計算の数、及び前記論理量子ビットから第２の論理量子ビットを利用する量子計算の数を決定する段階
を更に備える、請求項１４または請求項１４に従属する請求項１５または１６に記載のコンピュータ実装方法。

【請求項18】

前記第１の論理量子ビットは、前記第１の論理量子ビットが前記第２の論理量子ビットよりも多くの量子計算において利用されることに基づいて、前記初期階層レイアウトにおいて前記第２の論理量子ビットよりも前記マルチレベル階層ツリーアーキテクチャのより中心のレベルにマッピングされる、請求項１７に記載のコンピュータ実装方法。

【請求項19】

前記システムによって、一連の量子ビット接続選択を通して前記複数のパウリ文字列からの１つのパウリ文字列を表現する量子回路を合成する段階、ここで、前記一連の量子ビット接続選択からの選択は、前記論理量子ビットを用いた前記物理量子ビットのマッピングに対する以前に選択された量子ビット接続の効果に基づく；及び
前記システムによって、前記選択に基づいて前記マルチレベル階層ツリーアーキテクチャ上の論理量子ビットの位置を改変する段階
を更に備える、請求項１４または請求項１４に従属する請求項１５～１８に記載のコンピュータ実装方法。

【請求項20】

前記量子回路を合成する前記段階及び前記論理量子ビットの前記位置の前記改変を実行する前記段階は、互いに組み合わせて実行される、請求項１９に記載のコンピュータ実装方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、マルチレベル階層ツリーアーキテクチャを活用することができる変分量子固有値ソルバ（「ＶＱＥ」）アルゴリズムのためのコンパイラ支援に関し、より具体的には、ＶＱＥアルゴリズムを、Ｘツリーアーキテクチャ等のマルチレベル階層ツリーアーキテクチャを有する量子プロセッサにマッピングすることができるコンパイラ最適化に関する。

【発明の概要】

【0002】

以下は、本発明の１つ又は複数の実施形態の基本的な理解を提供するために概要を提示する。この概要は、重要な又は必須の要素を識別すること、又は特定の実施形態のいかなる範囲又は特許請求の範囲のいかなる範囲も定めることを意図するものではない。その唯一の目的は、後に提示されるより詳細な説明への前置きとして簡略化された形態で概念を提示することである。本明細書において説明される１つ又は複数の実施形態では、１つ又は複数のＶＱＥアルゴリズムのための量子ビット接続性アーキテクチャ及び／又はコンパイラ最適化をガイドするためにドメイン知識及び／又はプログラムセマンティクスを活用することができるシステム、コンピュータ実装方法、装置及び／又はコンピュータプログラム製品が説明される。

【0003】

一実施形態によれば、装置が提供される。装置は、超伝導量子ビット間の接続を定めるためにＸツリーアーキテクチャを利用することができる超伝導量子プロセッサトポロジを備えることができる。接続の総数は、超伝導量子ビットの総数よりも少ないものとすることができる。

【0004】

一実施形態によれば、システムが提供される。システムは、コンピュータ実行可能コンポーネントを記憶するメモリを備えることができる。システムは、メモリに記憶されたコンピュータ実行可能コンポーネントを実行することができる、メモリに動作可能に結合されたプロセッサも備えることができる。コンピュータ実行可能コンポーネントは、変分量子固有値ソルバアルゴリズムを、マルチレベル階層ツリーアーキテクチャによって特徴付けられた量子ビット接続性を含むことができる超伝導量子プロセッサにマッピングするコンパイラコンポーネントを備えることができる。

【0005】

一実施形態によれば、コンピュータ実装方法が提供される。コンピュータ実装方法は、プロセッサに動作可能に結合されたシステムによって、変分量子固有値ソルバアルゴリズムを、マルチレベル階層ツリーアーキテクチャによって特徴付けられた量子ビット接続性を含むことができる超伝導量子プロセッサにマッピングする段階を備えることができる。

【図面の簡単な説明】

【0006】

【図1A】本明細書において説明される１つ又は複数の実施形態に係る、超伝導量子プロセッサのための例示の非限定的なＸツリーアーキテクチャの図である。

【図1B】本明細書において説明される１つ又は複数の実施形態に係る、超伝導量子プロセッサのための例示の非限定的なＸツリーアーキテクチャの図である。

【0007】

【図2】本明細書において説明される１つ又は複数の実施形態に係る、超伝導量子プロセッサのための１つ又は複数のＸツリーアーキテクチャの有効性を実証することができる例示の非限定的なグラフの図である。

【0008】

【図3】本明細書において説明される１つ又は複数の実施形態に係る、スパース量子ビット接続量子プロセッサ上のマッピングオーバヘッドを最小化することができるＶＱＥアルゴリズムに合わせて調整された１つ又は複数の量子コンパイラ最適化を実行することができる例示の非限定的なシステムのブロック図である。

【0009】

【図4】本明細書において説明される１つ又は複数の実施形態に係る、１つ又は複数のパウリ文字列によって表される物理及び／又は論理量子ビットを量子ビット接続性を特徴付けるマルチレベル階層ツリーにマッピングすることができる例示の非限定的なシステムのブロック図である。

【0010】

【図5】本明細書において説明される１つ又は複数の実施形態に係る、１つ又は複数の量子コンパイラによって実装することができる例示の非限定的なレイアウト及びマッピング手法の図である。

【0011】

【図6】本明細書において説明される１つ又は複数の実施形態に係る、ＶＱＥアルゴリズムのための量子回路の合成及びルーティングを組み合わせて実行することができるマージツールート合成及びルーティング手法を利用することができる例示の非限定的なシステムのブロック図である。

【0012】

【図7】本明細書において説明される１つ又は複数の実施形態に係る、１つ又は複数の量子コンパイラによって利用することができる例示の非限定的なマージツールート合成及びルーティング手法の図である。

【0013】

【図8】本明細書において説明される１つ又は複数の実施形態に係る、マージツールート合成及びルーティング手法を利用することができる１つ又は複数の量子コンパイラの有効性を実証することができる例示の非限定的なチャートの図である。

【0014】

【図9】本明細書において説明される１つ又は複数の実施形態に係る、マッピングオーバヘッドを削減しながら、ＶＱＥアルゴリズムを、スパース量子ビット接続アーキテクチャを有する１つ又は複数の超伝導量子プロセッサにマッピングすることを容易にすることができるコンピュータ実装方法を示す図である。

【0015】

【図10】本明細書において説明される１つ又は複数の実施形態に係る、マッピングオーバヘッドを削減しながら、ＶＱＥアルゴリズムを、スパース量子ビット接続アーキテクチャを有する１つ又は複数の超伝導量子プロセッサにマッピングすることを容易にすることができるコンピュータ実装方法を示す図である。

【0016】

【図11】本明細書において説明される１つ又は複数の実施形態に係るクラウドコンピューティング環境を示す図である。

【0017】

【図12】本明細書において説明される１つ又は複数の実施形態に係る抽象化モデル層を示す図である。

【0018】

【図13】本明細書において説明される１つ又は複数の実施形態を容易にすることができる例示の非限定的な動作環境のブロック図である。

【発明を実施するための形態】

【0019】

以下の詳細な説明は、例示に過ぎず、実施形態及び／又は実施形態の応用又は使用を限定することを意図するものではない。さらに、前述の背景技術又は発明の概要セクションにおいて、又は発明を実施するための形態セクションにおいて提示される任意の明示された又は示唆された情報によって制約されることを意図するものではない。

【0020】

ここで、図面を参照して１つ又は複数の実施形態が説明され、全体を通して、同様の参照番号は、同様の要素を指すために使用される。以下の説明では、説明の目的で、多数の特定の詳細が、１つ又は複数の実施形態のより完全な理解を提供するために記載される。しかしながら、様々な場合において、１つ又は複数の実施形態は、これらの特定の詳細なしに実施され得ることが明らかである。

【0021】

超伝導量子プロセッサによって利用されるハードウェアリソース（例えば、量子ビット及び／又は量子ビット接続）の数が増加するにつれて、超伝導量子プロセッサの製造はより困難になる。例えば、各接続された量子ビットペアに関して、周波数衝突（例えば、ハードウェア不良）が生じる可能性が存在する。また、量子ビット接続性の増加の結果、量子ゲートにおけるクロストークの可能性が高くなり得る。したがって、密な量子ビット接続を有する量子プロセッサは、概してより低い歩留まり率及び／又はより不良な性能を有する。

【0022】

対照的に、量子ビット接続の数を制限することは、量子プログラムにおける一部の２量子ビットゲートを直接的に実行可能ではないものにし得る。なぜならば、それらは、２つの近傍の物理量子ビット間でしか実装することができないためである。従来の量子コンパイラは、これらの２量子ビット依存性を解決するための追加の動作を挿入するために量子ビットマッピング及び／又はルーティングパスを利用する。しかしながら、既存の量子コンパイラは、通常、ゲートレベルにあり、より高レベルのドメイン知識を活用することができず、その結果、高いマッピングオーバヘッドがもたらされる。

【0023】

本発明の様々な実施形態は、量子ビット接続性マッピング及び／又は基本量子ハードウェアアーキテクチャに基づいて、ＶＱＥアルゴリズムのための量子回路（例えば、パウリ文字列シミュレーション量子回路）の効率的、効果的、かつ自律的な（例えば、直接の人間によるガイドを伴わない）合成を容易にするコンピュータ処理システム、コンピュータ実装方法、装置及び／又はコンピュータプログラム製品を対象とし得る。例えば、本明細書において説明される１つ又は複数の実施形態は、１つ又は複数のＶＱＥアルゴリズムを、最小のマッピングオーバヘッドを有するスパースに接続された超伝導量子プロセッサアーキテクチャにマッピングすることができる。

【0024】

コンピュータ処理システム、コンピュータ実装方法、装置及び／又はコンピュータプログラム製品は、抽象的ではなく、人間による精神的な行為のセットとして実行することができない、本質的に高度に技術的である問題を解決するためのハードウェア及び／又はソフトウェア（例えば、ＶＱＥアルゴリズムに合わせて調整される量子プロセッサアーキテクチャ及び／又は量子コンパイラ最適化）を利用する。例えば、個人、又は複数の個人は、本明細書において説明される様々な実施形態に従って、パウリ文字列コンピレーションを、１つ又は複数のＶＱＥアルゴリズムを実行するための１つ又は複数の量子プロセッサアーキテクチャにマッピングすることができない。

【0025】

また、本明細書において説明される１つ又は複数の実施形態は、ＶＱＥアルゴリズムのためのパウリ文字列を、マルチレベル階層ツリーアーキテクチャによって特徴付けられた量子ビット接続性にマッピングすることによって従来の量子コンパイラに優る技術的改善を構成することができる。加えて、本明細書において説明される様々な実施形態は、展開する論理対物理量子ビットマッピングに従って各量子回路を適応的に合成することによって、従来の量子コンパイラに優る技術的改善を実証することができる。例えば、本明細書において説明される様々な実施形態は、マッピングオーバヘッドを削減するために互いに組み合わせて量子回路合成及びルーティングを実行することができる。

【0026】

さらに、本明細書において説明される１つ又は複数の実施形態は、例えば１つ又は複数の化学シミュレーションの分析のために、１つ又は複数のＶＱＥアルゴリズムを実行するために高レベルドメイン知識及び／又はプログラムセマンティクスを考慮することによって実用的な適用を有することができる。例えば、本明細書において説明される様々な実施形態は、スパースに接続された超伝導量子プロセッサアーキテクチャ上での量子化学アルゴリズム等の複雑なＶＱＥアルゴリズムの実行を可能にすることができる。

【0027】

図１Ａ～図１Ｂは、超伝導量子プロセッサの量子ビット接続性を特徴付けることができるＸツリーアーキテクチャ１００を例示することができる例示の非限定的なツリー構造の図を示している。Ｘツリーアーキテクチャ１００は、本明細書において説明される１つ又は複数の実施形態に係る、１つ又は複数の量子コンパイラによって実行されるマッピングオーバヘッドを削減するために利用することができるマルチレベル階層ツリーアーキテクチャの１つのタイプを例示することができる。

【0028】

ＶＱＥアルゴリズムは、パウリ文字列シミュレーション回路を利用する１つ又は複数の量子コンピューティングプログラムによって実行することができる。例えば、変分量子化学シミュレーションプログラムは、化学系（例えば、分子等）の基底状態エネルギーを発見するために１つ又は複数のＶＱＥアルゴリズムを使用することができる。変分量子化学シミュレーションプログラムでは、化学から発想を得た仮設の基本構築ブロックは、パウリ文字列シミュレーション量子回路とすることができ、これは、パラメータを用いてパウリ文字列の時間展開をシミュレートすることができる。

【0029】

パウリ文字列シミュレーション量子回路の各々における、２量子ビットゲート（例えば、制御ＮＯＴ（「ＣＮＯＴ」）ゲート）等の量子ゲートは、量子ビット接続性を定めるためのツリー構造を形成することができる。ツリー構造は、超伝導量子プロセッサ内の物理量子ビット接続の設計をガイドするために活用することができる。さらに、パウリ文字列シミュレーション量子回路の各々における量子ゲート（例えば、ＣＮＯＴゲート）は、回路の機能に影響を与えることなく、合成してツリー構造にすることができる。例えば、同じパウリ文字列を、多様なそれぞれの量子ビット接続性レイアウトによって特徴付けることができる。本明細書において説明される様々な実施形態は、ＶＱＥアルゴリズムの実行に合わせて調整することができる（例えば、１つ又は複数の変分量子化学シミュレーションプログラムの実行に合わせて調整される）１つ又は複数のコンパイラ最適化を設計するためにパウリ文字列シミュレーション量子回路の柔軟性を活用することができる。

【0030】

例示のＸツリーアーキテクチャ１００は、パウリ文字列シミュレーション量子回路の量子ビット接続性を特徴付けることができる。図１Ａ～図１Ｂにおいて示されているように、Ｘツリーアーキテクチャ１００は、スパース量子ビット接続を有する超伝導量子プロセッサトポロジを表すことができる。本明細書において使用される場合、「スパース量子ビット接続」という用語及び／又はその文法的な変異形は、超伝導量子ビット間の接続の総数が超伝導量子ビットの総数よりも少ない１つ又は複数の超伝導量子プロセッサトポロジを指すことができる。例えば、Ｘツリーアーキテクチャ１００は、少なくともＸツリーアーキテクチャ１００が量子ビットの総数よりも１つ少ない量子ビット間接続を利用するので、スパース量子ビット接続を有する超伝導量子プロセッサを特徴付けることができる。例えば、「Ｎ」個の量子ビットについて、Ｘツリーアーキテクチャ１００は、全ての量子ビットを接続するために「Ｎ－１」個の接続を利用する。

【0031】

図１Ａ～図１Ｂにおいて示されているように、Ｘツリーアーキテクチャ１００は、ループを有しないツリー構造として量子ビット接続性を表すことができる。Ｘツリーアーキテクチャ１００は、複数の接続１０４（例えば、直線によって表される）を介してともに結合された複数のノード１０２（例えば、円によって表される）を含むことができる。各ノード１０２は、それぞれの超伝導量子ビットを表すことができ、各接続１０４は、（例えば、ＣＮＯＴゲート等の２量子ビットゲートを介して）量子ビット接続を表すことができる。ノード１０２の中で、１つ又は複数の葉ノードは、それぞれの根ノードから（例えば、接続１０４を介して）分岐するノード１０２とすることができる。

【0032】

例えば、図１Ａは、５つの超伝導量子ビット間の接続性を表すために５つのノード１０２を含む第１の例示のＸツリーアーキテクチャ１００ａを示している。明確性のために、ノード１０２は、それぞれの数字を用いて更に付番される（例えば、第１のノード１０２、第２のノード１０２、第３のノード１０２、第４のノード１０２、及び／又は第５のノード１０２）。第１の例示のＸツリーアーキテクチャ１００ａでは、第２のノード１０２、第３のノード１０２、第４のノード１０２、及び／又は第５のノード１０２は、第１のノード１０２に対する葉ノードとすることができ、第１のノード１０２は、したがって、根ノードとすることができる。例えば、第２のノード１０２、第３のノード１０２、第４のノード１０２、及び／又は第５のノード１０２は、第１のノード１０２から分岐することができる。したがって、第１の例示のＸツリーアーキテクチャ１００ａは：第１の量子ゲート（例えば、ＣＮＯＴゲート）を介して第２の量子ビット（例えば、第２のノード１０２によって表される）に；第２の量子ゲート（例えば、ＣＮＯＴゲート）を介して第３の量子ビット（例えば、第３のノード１０２によって表される）に；第３の量子ゲート（例えば、ＣＮＯＴゲート）を介して第４の量子ビット（例えば、第４のノード１０２によって表される）に；及び／又は第４の量子ゲート（例えば、ＣＮＯＴゲート）を介して第５の量子ビット（例えば、第５のノード１０２によって表される）に、接続された第１の量子ビット（例えば、第１のノード１０２によって表される）を定めることができる。図１Ａにおいて示されているように、第１の例示のＸツリーアーキテクチャ１００ａは、スパース量子ビット接続を有する超伝導量子プロセッサを容易にするために４つの量子ビット接続を介して５つの量子ビットを結合することができる量子ビット接続性を特徴付けることができる。

【0033】

加えて、Ｘツリーアーキテクチャ１００のサイズは、葉ノードのうちの１つ又は複数に１つ又は複数の追加のノード１０２を追加することによって増大することができる。例えば、図１Ａにおいて示されている第２の例示のＸツリーアーキテクチャ１００ｂは、８つの超伝導量子ビット間の接続性を表すために８つのノード１０２を備える。特に、第６のノード１０２、第７のノード１０２、及び／又は第８のノード１０２を、第５のノード１０２に更に接続することができる。したがって、第５のノード１０２は、第１のノード１０２に対する葉ノードとみなすことができる（例えば、したがって、第１のノード１０２は、ペアリングの根ノードとすることができる）とともに、第６のノード１０２、第７のノード１０２、及び／又は第８のノード１０２に対する根ノードとみなすことができる（例えば、したがって、第６のノード１０２、第７のノード１０２、及び／又は第８のノード１０２はペアリングのそれぞれの葉ノードとすることができる）。図１Ａにおいて示されているように、第２の例示のＸツリーアーキテクチャ１００ｂは、スパース量子ビット接続を有する超伝導量子プロセッサを容易にするために７つの量子ビット接続を介して８つの量子ビットを結合することができる量子ビット接続性を特徴付けることができる。

【0034】

さらに、追加の葉ノードを追加することによって、Ｘツリーアーキテクチャ１００は、更に多くの量子ビットを備える超伝導量子プロセッサトポロジを特徴付けるために増大し続けることができる。例えば、図１Ａにおいて示されている第３の例示のＸツリーアーキテクチャ１００ｃは、２５個の量子ビット接続を介して結合された２６個の量子ビットを表すことができる。図１Ａによって例示されているように、Ｘツリーアーキテクチャ１００は、特定の数の量子ビットに限定されるものではなく；むしろ、Ｘツリーアーキテクチャ１００は、Ｘツリーアーキテクチャ１００の分岐に際して拡張するために葉ノードを追加することによって任意の所望の数の量子ビットに適応するようにスケーリングすることができる。１つ又は複数の実施形態では、各ノード１０２は、４つ又はそれよりも少ない接続１０４を介して結合することができる（例えば、ノード１０２は、４つ又はそれよりも少ない葉ノードのための根ノードとして機能することができる）。

【0035】

図１Ｂにおいて示されているように、Ｘツリーアーキテクチャ１００は、（例えば、Ｘツリーアーキテクチャ１００の中心領域から、Ｘツリーアーキテクチャ１００の周辺領域に向かって拡張する）複数のレベルに更にセグメント化することができる。例えば、第４の例示のＸツリーアーキテクチャ１００ｄは、図１Ｂにおいて示されている。第４の例示のＸツリーアーキテクチャ１００ｄは、１６個の接続１０４（例えば、１６個の量子ビット接続を表す）を介して接続された１７個のノード１０２（例えば、１７個の量子ビットを表す）を備えることができる。さらに、第４の例示のＸツリーアーキテクチャ１００ｄは、３つのレベル：レベル０、レベル１、及び／又はレベル２にセグメント化することができる。明確性のために、レベル０の境界は、図１Ｂにおける暗い灰色のシェーディングを用いて定められ、レベル１の境界は、図１Ｂにおける明るい灰色のシェーディングを用いて定められ、レベル２の境界は、図１Ｂにおける白色の背景によって定められる。それぞれのレベルの境界は、根ノード及び葉ノードのペアリング間の接続１０４が異なるレベル間にわたるようなものとすることができる。様々な実施形態において、Ｘツリーアーキテクチャ１００において表される物理量子ビットは、根ノードから葉ノードまでの異なるレベルに位置決めすることができる。加えて、Ｘツリーアーキテクチャ１００の最外レベル（例えば、最高レベル）に位置決めされたノード１０２の各々は、葉ノードとすることができる。

【0036】

例えば、第４の例示のＸツリーアーキテクチャ１００ｄに関して、第２のノード１０２、第３のノード１０２、第４のノード１０２、及び／又は第５のノード１０２は、第１のノード１０２（例えば、根ノード）に対する葉ノードとすることができる。さらに、第１のノード１０２は、レベル０内に位置決めすることができ；第２のノード１０２、第３のノード１０２、第４のノード１０２、及び／又は第５のノード１０２は、レベル１内に位置決めすることができる。したがって、第２のノード１０２、第３のノード１０２、第４のノード１０２、及び／又は第５のノード１０２（例えば、葉ノード）及び第１のノード１０２（例えば、根ノード）の間の接続１０４は、レベル０及びレベル１の間でトラバースすることができる（例えば、レベル０及びレベル１の間にわたることができる）。

【0037】

同様に、第２のノード１０２、第３のノード１０２、第４のノード１０２、及び／又は第５のノード１０２は、レベル２内に位置決めされたノード１０２に対する根ノードとすることができる。例えば、第２のノード１０２は、第１５のノード１０２、第１６のノード１０２、及び／又は第１７のノード１０２に対する根ノードとすることができる。図１Ｂにおいて示されているように、第２のノード１０２は、レベル１内に位置決めすることができ；一方、第１５のノード１０２、第１６のノード１０２、及び／又は第１７のノード１０２は、レベル２内に位置決めすることができる。したがって、第１５のノード１０２、第１６のノード１０２、及び／又は第１７のノード１０２（例えば、葉ノード）及び第２のノード１０２（例えば、第１５のノード１０２、第１６のノード１０２、及び／又は第１７のノード１０２に対する根ノード）の間の接続１０４は、レベル１及びレベル２の間でトラバースすることができる（例えば、レベル１及びレベル２の間にわたることができる）。

【0038】

Ｘツリーアーキテクチャ１００の分岐が増大するにつれて、Ｘツリーアーキテクチャ１００におけるレベルの数は増加することができる。例えば、追加のノード１０２が第４の例示のＸツリーアーキテクチャ１００ｄに追加される場合、追加のノード１０２は、葉ノードとして追加し、Ｘツリーアーキテクチャ１００におけるレベル３（図示せず）内に位置決めすることができる。したがって、Ｘツリーアーキテクチャ１００は、マルチレベル階層ツリーアーキテクチャとして具現化することができる。

【0039】

図２は、本明細書において説明される１つ又は複数の実施形態に係る、Ｘツリーアーキテクチャ１００によって特徴付けられた超伝導量子プロセッサトポロジの有効性を実証することができる例示の非限定的なグラフ２００の図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。グラフ２００は、第４の例示のＸツリーアーキテクチャ１００ｄを、従来のグリッドアーキテクチャ「Ｇｒｉｄ１７Ｑ」（例えば、従来の１７ノードグリッド、ここで、各ノードは、少なくとも２つの接続を介して結合される）と比較することができる。グラフ２００は、Ｘツリーアーキテクチャ１００によって特徴付けられた超伝導量子プロセッサ（例えば、第４の例示のＸツリーアーキテクチャ１００ｄによって特徴付けられた１７量子ビット超伝導量子プロセッサ）が、従来の２次元グリッド接続によって特徴付けられた超伝導量子プロセッサ（例えば、１７ノードグリッド接続によって特徴付けられた１７量子ビット超伝導量子プロセッサ）と比較して約８倍高い歩留まり率を達成することができることを実証する。したがって、Ｘツリーアーキテクチャ１００は、スパース量子ビット接続及び高い歩留まり率を有する効率的な超伝導量子プロセッサアーキテクチャを可能にすることができる。

【0040】

図３は、量子プログラム（例えば、変分量子化学シミュレーション）の実行のための１つ又は複数の量子回路を生成するために、１つ又は複数のＶＱＥアルゴリズムを量子ビット接続性のマルチレベル階層アーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）にマッピングすることができる例示の非限定的なシステム３００のブロック図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。本発明の様々な実施形態におけるシステム（例えば、システム３００等）、装置又はプロセスの態様は、１つ又は複数の機械内で具現化された（例えば、１つ又は複数の機械に関連付けられた１つ又は複数のコンピュータ可読媒体において具現化された）１つ又は複数の機械実行可能コンポーネントを構成することができる。１つ又は複数の機械（例えば、コンピュータ、コンピューティングデバイス、仮想機械、これらの組み合わせ等）によって実行されると、そのようなコンポーネントは、機械に、説明される動作を実行させることができる。

【0041】

図３において示されているように、システム３００は、１つ又は複数のサーバ３０２、ネットワーク３０４、入力デバイス３０６、及び／又は量子プロセッサ３０８を備えることができる。サーバ１０２は、コンパイラコンポーネント３１０を有することができる。コンパイラコンポーネント３１０は、通信コンポーネント３１２及び／又はレイアウトコンポーネント３１４を更に有することができる。また、サーバ３０２は、少なくとも１つのメモリ３１６を含むことができるか、又はさもなければ当該少なくとも１つのメモリ３１６に関連付けられることができる。サーバ３０２は、限定されるものではないが、コンパイラコンポーネント３１０及び関連付けられたコンポーネント、メモリ３１６及び／又はプロセッサ３２０等の様々なコンポーネントに結合することができるシステムバス３１８を更に備えることができる。サーバ３０２が図３において示されているが、他の実施形態では、様々なタイプの複数のデバイスが、図３において示されている特徴に関連付けられることができるか、又は当該特徴を含むことができる。さらに、サーバ３０２は、１つ又は複数のクラウドコンピューティング環境と通信することができる。

【0042】

１つ又は複数のネットワーク３０４は、限定されるものではないが、セルラネットワーク、ワイドエリアネットワーク（ＷＡＮ）（例えば、インターネット）又はローカルエリアネットワーク（ＬＡＮ）を含む有線及び無線ネットワークを含むことができる。例えば、サーバ３０２は、例えば、限定されるものではないが、セルラ、ＷＡＮ、ワイヤレスフィデリティ（Ｗｉ－Ｆｉ（登録商標））、Ｗｉ－Ｍａｘ、ＷＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）技術、これらの組み合わせ等を含む実質的に任意の所望の有線又は無線技術を使用して１つ又は複数の入力デバイス３０６及び／又は量子プロセッサ３０８と通信することができる（逆も然りである）。さらに、示されている実施形態では、コンパイラコンポーネント３１０を１つ又は複数のサーバ３０２上に提供することができるが、システム３００のアーキテクチャはそのように限定されないことが認識されるべきである。例えば、コンパイラコンポーネント３１０、又はコンパイラコンポーネント３１０のうちの１つ又は複数のコンポーネントは、別のコンピュータデバイス（例えば、別のサーバデバイス、クライアントデバイス、これらの組み合わせ等のような）に位置することができる。

【0043】

１つ又は複数の入力デバイス３０６は：パーソナルコンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、携帯電話（例えば、スマートフォン）、（例えば、プロセッサを含む）コンピュータ化されたタブレット、スマートウォッチ、キーボード、タッチスクリーン、マウス、これらの組み合わせ等を含むことができるが、これらに限定されるものではない１つ又は複数のコンピュータ化されたデバイスを含むことができる。１つ又は複数の入力デバイス３０６は、システム３００に１つ又は複数のＶＱＥアルゴリズム入力（例えば、ハミルトニアン、量子プログラム、量子回路、パウリ文字列、これらの組み合わせ等）を入力するために利用することができ、したがって、サーバ３０２と当該データが（例えば、直接接続を介して及び／又は１つ又は複数のネットワーク３０４を介して）共有される。例えば、１つ又は複数の入力デバイス３０６は、データを通信コンポーネント３１２に（例えば、直接接続を介して及び／又は１つ又は複数のネットワーク３０４を介して）送信することができる。加えて、１つ又は複数の入力デバイス３０６は、システム３００によって生成された１つ又は複数の出力をユーザに提示することができる１つ又は複数のディスプレイを含むことができる。例えば、１つ又は複数のディスプレイは：ブラウン管ディスプレイ（「ＣＲＴ」）、発光ダイオードディスプレイ（「ＬＥＤ」）、電子発光ディスプレイ（「ＥＬＤ」）、プラズマディスプレイパネル（「ＰＤＰ」）、液晶ディスプレイ（「ＬＣＤ」）、有機発光ダイオードディスプレイ（「ＯＬＥＤ」）、これらの組み合わせ等を含むことができるが、これらに限定されるものではない。

【0044】

様々な実施形態において、１つ又は複数の入力デバイス３０６及び／又は１つ又は複数のネットワーク３０４は、１つ又は複数の設定及び／又はコマンドをシステム３００に入力するために利用することができる。例えば、本明細書において説明される様々な実施形態において、１つ又は複数の入力デバイス３０６は、サーバ３０２及び／又は関連コンポーネントを動作及び／又は操作するために利用することができる。加えて、１つ又は複数の入力デバイス３０６は、サーバ３０２及び／又は関連コンポーネントによって生成された１つ又は複数の出力（例えば、ディスプレイ、データ、視覚化等）を表示するために利用することができる。さらに、１つ又は複数の実施形態では、１つ又は複数の入力デバイス３０６は、クラウドコンピューティング環境内に備えられることができ、及び／又は当該クラウドコンピューティング環境に動作可能に結合されることができる。

【0045】

例えば、様々な実施形態において、１つ又は複数の入力デバイス３０６は、１つ又は複数のＶＱＥアルゴリズムを介した分析のためにシステム３００に１つ又は複数の初期量子ハミルトニアンを入力するために利用することができる。例えば、初期量子ハミルトニアンは、パウリ行列の総和を含むことができ、及び／又はＪｏｒｄａｎ－Ｗｉｇｎｅｒ符号化の１つ又は複数のバージョンを適用することによって得られることができる。初期量子ハミルトニアンは、化学系の粒子間相互作用を特徴付けることができ、これは、波動関数を定常的固有状態（例えば、ここで、その固有値はエネルギーである）に展開することができる分離可能、又は分離不能な、演算子のセットとすることができる。１つ又は複数の実施形態では、システム３００は、初期量子ハミルトニアンを導出することができる、１つ又は複数の所与の分子及び／又は原子タイプ／基底セットの原子座標（例えば、内部又は絶対）を用いて初期化することができる。

【0046】

様々な実施形態において、１つ又は複数の量子プロセッサ３０８は、（例えば、ＤｉＶｉｎｃｅｎｚｏ基準を満たしながら）計算処理を容易にするために量子力学の法則（例えば、重ね合わせ及び／又は量子もつれ等）を利用することができる量子ハードウェアデバイスを含むことができる。１つ又は複数の実施形態では、１つ又は複数の量子プロセッサ３０８は、量子データプレーン、制御プロセッサプレーン、制御及び測定プレーン、及び／又は量子ビット技術を含むことができる。

【0047】

１つ又は複数の実施形態では、量子データプレーンは、物理量子ビット、量子ビットの位置決めを固定するための構造、及び／又はサポート回路を含む１つ又は複数の量子回路を含むことができる。サポート回路は、例えば、量子ビットの状態の測定を容易にし、及び／又は（例えば、ゲートベースシステムのために）量子ビット上でゲート演算を実行することができる。幾つかの実施形態では、サポート回路は、複数の量子ビットが互いにインタラクトすることを可能にすることができる配線網を含むことができる。さらに、配線網は、直接的な電気接続及び／又は電磁放射（例えば、光学、マイクロ波、及び／又は低周波数信号）を介した制御信号の送信を容易にすることができる。例えば、サポート回路は、１つ又は複数の量子ビットに動作可能に結合された１つ又は複数の超伝導共振器を含むことができる。本明細書において説明される場合、「超伝導（ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ）」という用語は、アルミニウム（例えば、１．２ケルビンの超伝導臨界温度）又はニオビウム（例えば、９．３ケルビンの超伝導臨界温度）等の超伝導臨界温度において又はこれ未満で超伝導特性を呈する材料を特徴付けることができる。加えて、当業者であれば、他の超伝導体材料（例えば、リチウム／マグネシウム水素化物合金等の水素化物超伝導体）が、本明細書において説明される様々な実施形態において使用され得ることを認識するであろう。

【0048】

１つ又は複数の実施形態では、制御プロセッサプレーンは、量子ゲート演算及び／又は測定のハミルトニアンシーケンスを識別及び／又はトリガすることができ、ここで、当該シーケンスは、量子アルゴリズム（例えば、ＶＱＥアルゴリズム）を実装するためのプログラム（例えば、コンパイラコンポーネント３１０を介してサーバ３０２等のホストプロセッサによって提供される）を実行する。例えば、制御プロセッサプレーンは、コンパイル済みコードを制御及び測定プレーンのためのコマンドに変換することができる。１つ又は複数の実施形態では、制御プロセッサプレーンは、１つ又は複数の量子誤り訂正アルゴリズムを更に実行することができる。

【0049】

１つ又は複数の実施形態では、制御及び測定プレーンは、実行されることになる量子演算を定めることができる制御プロセッサプレーンによって生成されたデジタル信号を、量子データプレーンにおいて１つ又は複数の量子ビットに対して演算を実行するためのアナログ制御信号に変換することができる。また、制御及び測定プレーンは、データプレーンにおける量子ビットの１つ又は複数のアナログ測定出力を、システム３００の他のコンポーネントと共有することができる標準的なバイナリデータに変換することができる。

【0050】

当業者であれば、多様な量子ビット技術が１つ又は複数の量子プロセッサ３０８の１つ又は複数の量子ビットのための基礎を提供することができることを認識するであろう。２つの例示的な量子ビット技術は、トラップ型イオン量子ビット及び／又は超伝導量子ビットを含むことができる。例えば、量子プロセッサ３０８がトラップ型イオン量子ビットを利用する場合、量子データプレーンは、量子ビットとして機能する複数のイオン、及び当該イオンを特定のロケーションに保持するように機能する１つ又は複数のトラップを含むことができる。さらに、制御及び測定プレーンは：イオンの量子状態に影響を与えるためにイオンのうちの１つ又は複数に向けられるレーザ又はマイクロ波源、イオンを冷却及び／又はその測定を可能にするためのレーザ、及び／又はイオンの状態を測定するための１つ又は複数の光子検出器を含むことができる。別の例では、超伝導量子ビット（例えば、超伝導量子干渉デバイス「ＳＱＵＩＤ」等）は、（例えば、電荷又は磁束の量子化状態に起因して）量子化エネルギーレベルを呈するためにミリケルビン温度に冷却することができるリソグラフィ的に規定された電子回路とすることができる。超伝導量子ビットは、トランスモン量子ビット等のようなジョセフソン接合ベースとすることができる。また、超伝導量子ビットは、マイクロ波制御エレクトロニクスと互換性があり得、ゲートベース技術又は統合極低温制御とともに利用され得る。追加の例示的な量子ビット技術は：フォトニック量子ビット、量子ドット量子ビット、ゲートベース中性原子量子ビット、半導体量子ビット（例えば、光学的にゲーティングされた（ｇａｔｅｄ）又は電気にゲーティングされた）、トポロジカル量子ビット、これらの組み合わせ等を含むことができるが、これらに限定されるものではない。

【0051】

１つ又は複数の実施形態では、通信コンポーネント３１２は、１つ又は複数の入力デバイス３０６から（例えば、直接的な電気接続を介して及び／又は１つ又は複数のネットワーク３０４を通して）１つ又は複数の初期量子ハミルトニアンを受信し、コンパイラコンポーネント３１０の様々な関連コンポーネントとデータを共有することができる。加えて、通信コンポーネント３１２は、コンパイラコンポーネント３１０及び１つ又は複数の量子プロセッサ３０８の間、及び／又はその逆（例えば、直接的な電気接続を介した及び／又は１つ又は複数のネットワーク３０４を通した）でのデータの共有を容易にすることができる。

【0052】

様々な実施形態において、１つ又は複数の量子プロセッサ３０８は、量子プロセッサ３０８上で１つ又は複数のＶＱＥアルゴリズムを実行することができる１つ又は複数のＶＱＥコンポーネント３２２（例えば、制御プロセッサプレーン内に含まれる）を含むことができる。１つ又は複数の実施形態では、１つ又は複数のＶＱＥコンポーネント３２２及びコンパイラコンポーネント３１０は、１つ又は複数の初期量子ハミルトニアンに基づいて反復的ＶＱＥアルゴリズムを実行するために組み合わせて機能することができる。例えば、１つ又は複数のＶＱＥコンポーネント３２２及び／又はコンパイラコンポーネント３１０は、１つ又は複数の変分量子化学シミュレーションを実行するために組み合わせて機能することができる。

【0053】

本明細書において使用される場合、「変分量子固有値ソルバ（「ＶＱＥ」）アルゴリズム」という用語及びその文法的な変異形は、全ての量子相推定アルゴリズムによって要求される長いコヒーレンス時間を削減するために、標準的なコンピューティングハードウェア（例えば、コンパイラコンポーネント３１０を介した１つ又は複数のサーバ３０２）及び量子コンピューティングハードウェア（例えば、ＶＱＥコンポーネント３２２を介した１つ又は複数の量子プロセッサ３０８）の間の計算作業を共有することができる１つ又は複数のハイブリッドの量子の標準的なコンピューティングアルゴリズムを指すことができる。ＶＱＥアルゴリズムは、目標波動関数の形式に関する１つ又は複数の仮定を用いて初期化することができる。１つ又は複数の仮定に基づいて、１つ又は複数の調節可能パラメータを有する仮設を構築することができ、仮設を生成することが可能である量子回路を設計することができる（例えば、パウリ文字列シミュレーション量子回路）。ＶＱＥアルゴリズムの実行全体を通して、仮設パラメータは、結果として得られるハミルトニアン行列の期待値を最小化するために変分的に調整することができる。標準的なコンピューティングハードウェア（例えば、コンパイラコンポーネント３１０を介した１つ又は複数のサーバ３０２）は、ハミルトニアン行列の１つ又は複数の項を事前計算し、及び／又は量子回路の最適化中にパラメータを更新することができる。量子ハードウェア（例えば、ＶＱＥコンポーネント３２２を介した１つ又は複数の量子プロセッサ３０８）は、（例えば、仮設パラメータ値の現在の反復のセットによって定義される）量子状態を準備し、及び／又は、ハミルトニアン行列における様々なインタラクション項の測定を実行することができる。状態準備は、各個々の演算子が十分な統計データを導出するために十分な回数測定されるまで複数回の反復にわたって繰り返すことができる。加えて、ＶＱＥアルゴリズムの効率は、トレイル波動関数のための改善された開始点を生成するために量子ハミルトニアンのｐａｒｔｉｃｌｅ－ｈｏｌｅマッピングを使用することによって改善することができる。さらに、電子構造計算（例えば、量子ビットテーパリング等）のために要求される量子ビットの数を削減するための方法は、ハミルトニアンにおける冗長な自由度を削減することができる。

【0054】

様々な実施形態において、コンパイラコンポーネント３１０は、１つ又は複数のＶＱＥアルゴリズムを１つ又は複数の量子プロセッサ３０８にマッピングすることができ、ここで、１つ又は複数の量子プロセッサ３０８は、多層階層ツリーアーキテクチャによって特徴付けられる量子ビット接続性を有することができる。さらに、様々な実施形態において、１つ又は複数の量子プロセッサ３０８は、スパース量子ビット接続を有することができる。例えば、１つ又は複数の量子プロセッサ３０８は、Ｘツリーアーキテクチャ１００によって特徴付けられるトポロジを有することができる。例えば、１つ又は複数の量子プロセッサ３０８は、Ｘツリーアーキテクチャ１００によって特徴付けられるスパース量子ビット接続性を有することができ、これは、（例えば、変分量子化学シミュレーションを実行するための）ＶＱＥアルゴリズムの実行のために１つ又は複数の量子回路を合成及び／又はルーティングしながらマッピングオーバヘッドを最小化するためにコンパイラコンポーネント３１０によって活用することができる。

【0055】

１つ又は複数の実施形態では、レイアウトコンポーネント３１４は、１つ又は複数の量子プロセッサ３０８の物理量子ビット及び／又は１つ又は複数のＶＱＥアルゴリズムによって利用される１つ又は複数のパウリ文字列内に含まれる論理量子ビットの両方のための階層的レイアウトを生成することができる。例えば、１つ又は複数の量子プロセッサ３０８が量子ビット接続性に関するマルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）を有することを前提として、レイアウトコンポーネント３１４によって生成される階層的レイアウトは、最初に、１つ又は複数のＶＱＥアルゴリズムのプログラム量子ビットを、１つ又は複数の量子プロセッサ３０８内に含まれる及び／又はマルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）によって特徴付けられる１つ又は複数のハードウェア量子ビットに割り当てることができる。様々な実施形態において、レイアウトコンポーネント３１４は、量子プログラム（例えば、変分量子化学シミュレーション）を実行するために１つ又は複数のＶＱＥアルゴリズムによって利用される１つ又は複数のパウリ文字列を分析し、最初に、パウリ文字列によって記述される量子ビットをマルチレベル階層ツリーアーキテクチャのノード１０２に割り当てることができる。したがって、レイアウトコンポーネント３１４によって生成される階層的レイアウトは、最初に、論理量子ビット（例えば、ＶＱＥアルゴリズムによって利用されるパウリ文字列によって記述される量子ビット）を、１つ又は複数の量子プロセッサ３０８の物理量子ビット（例えば、Ｘツリーアーキテクチャ１００のノード１０２等のマルチレベル階層ツリーアーキテクチャによって表される）にマッピングすることができる。

【0056】

図４は、本明細書において説明される１つ又は複数の実施形態に係る、マッピングコンポーネント４０２を更に備える例示の非限定的なシステム３００の図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。様々な実施形態において、マッピングコンポーネント４０２は、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の複数のレベルにわたる論理量子ビットの分布を決定する際にレイアウトコンポーネント３１４を更に容易にすることができる。

【0057】

例えば、マッピングコンポーネント４０２は、１つ又は複数のＶＱＥアルゴリズムのパウリ文字列を分析し、量子プログラムの実行中に論理量子ビットに関連付けられた接続性の量を決定することができる。様々な実施形態において、接続性の量は、パウリ文字列において論理量子ビットがなす出現回数によって特徴付けることができる。例えば、各パウリ文字列は、ＶＱＥアルゴリズムによって実行されるそれぞれの量子計算を記述することができる。それゆえ、所与の論理量子ビットを伴う量子計算の数は、パウリ文字列における当該所与の論理量子ビットの出現回数によって特徴付けることができる。論理量子ビットがより多くの量子計算に含まれるにつれて、論理量子ビットの接続性は、増加するとみなすことができる。例えば、出現回数が増加するにつれて、量子プログラムの実行中に関連論理量子ビットが受ける接続性の量も増加し得る。例えば、パウリ文字列内で最大出現回数を有する論理量子ビットは、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）内で最大の接続性を有すると判断することができる。

【0058】

様々な実施形態において、マッピングコンポーネント４０２は、接続性の関連量に基づいて、論理量子ビットを、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の異なるレベルに割り当てることができる。例えば、ツリーアーキテクチャのレベルが（例えば、第４の例示のＸツリーアーキテクチャ１００ｄに関して図１Ｂにおいて例示されたように）分岐の反復とともに高まる場合、論理量子ビットは、接続性の順序においてツリーアーキテクチャのレベルに割り当てることができ；ここで、接続性の最大量を有する論理量子ビットを最低レベル（例えば、ツリーアーキテクチャの中心に最も近い）に割り当てることができ、接続性の最低量を有する論理量子ビットを最高レベル（例えば、ツリーアーキテクチャの周辺に最も近い）に割り当てることができる。

【0059】

図５は、本明細書において説明される１つ又は複数の実施形態に係る、レイアウトコンポーネント３１４及び／又はマッピングコンポーネント４０２によって生成することができる例示の非限定的な初期階層レイアウト５００の図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。ＶＱＥアルゴリズムに従って実行可能な量子計算は、複数のパウリ文字列を介して定義することができる。

【0060】

図５において示されているように、１つ又は複数の例示的なパウリ文字列５０２は、量子計算を実行するためにＶＱＥアルゴリズムによって利用される各論理量子ビットに関連付けられたパウリ演算子（例えば、「Ｘ」、「Ｙ」、「Ｚ」、及び「Ｉ」）のグループを含むことができる。例えば、図５において示されている例示的なパウリ文字列５０２は、６つの量子ビット（例えば、ここで、量子ビットは、「ｑ０」、「ｑ１」、「ｑ２」、「ｑ３」、「ｑ４」、「ｑ５」、及び／又は「ｑ６」として表される）に関連付けられたパウリ演算子を有する６つのメンバグループを考慮する。例示的なパウリ文字列５０２では、量子ビットｑ０は、最大出現回数（例えば、例示的なパウリ文字列５０２のセット内の「Ｘ」、「Ｙ」、及び／又は「Ｚ」パウリ演算子関連付けの最大数）を有する。対照的に、量子ビットｑ５は、最小出現回数（例えば、例示的なパウリ文字列５０２のセット内の「Ｘ」、「Ｙ」、及び／又は「Ｚ」パウリ演算子関連付けの最小数）を有する。

【0061】

図５において示されているように、コンパイラコンポーネント３１０（例えば、レイアウトコンポーネント３１４及び／又はマッピングコンポーネント４０２を介した）は、（例えば、パウリ文字列内での出現回数に基づいて決定されるように）量子ビットの接続性に基づいて、論理量子ビットをツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の異なるレベルに割り当てることができる。様々な実施形態において、マッピングコンポーネント４０２は、パウリ文字列におけるそれぞれの論理量子ビットの出現回数（例えば、セットパウリ文字列内の「Ｘ」、「Ｙ」、及び／又は「Ｚ」パウリ演算子関連付けの数）に基づいて、量子計算がＶＱＥアルゴリズムの論理量子ビットの各々を利用することができる数、したがって、各論理量子ビットに関連付けられた接続性の量を決定することができる。

【0062】

例えば、例示的なパウリ文字列５０２における最大出現回数に関連付けられた量子ビット（例えば、量子ビットｑ０）は、マッピングコンポーネント４０２によってツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の最低レベル（例えば、レベル０）に割り当てることができる。また、例示的なパウリ文字列５０２における最小出現回数に関連付けられた量子ビット（例えば、量子ビットｑ５）は、マッピングコンポーネント４０２によってツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の最高レベル（例えば、レベル２）に割り当てることができる。さらに、例示的なパウリ文字列５０２における最大出現回数にも最小出現回数にも関連付けられていない量子ビット（例えば、量子ビットｑ１、量子ビットｑ２、量子ビットｑ３、及び／又は量子ビットｑ４）は、マッピングコンポーネント４０２によってツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の１つ又は複数の中間レベル（例えば、レベル１）に割り当てることができる。

【0063】

加えて、コンパイラコンポーネント３１０（例えば、レイアウトコンポーネント３１４及び／又はマッピングコンポーネント４０２を介した）は、レベル割り当てに基づいて、量子ビットをツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）のノード１０２にマッピングすることができる。明確性のために、例示的な階層レイアウト５００のツリーアーキテクチャ内のレベル０の境界は、図５において暗い灰色のシェーディングによって定められ、例示的な階層レイアウト５００のツリーアーキテクチャ内のレベル１の境界は、図５において明るい灰色のシェーディングによって定められ、例示的な階層レイアウト５００のツリーアーキテクチャ内のレベル２の境界は、図５において白色の背景のシェーディングによって定められる。様々な実施形態において、マッピングされた量子ビットの位置決めがマルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の中心に接近するにつれて、ＶＱＥアルゴリズムの実行全体を通してマッピングされた量子ビットが受ける量子ビット接続の数は増加する。例えば、パウリ文字列５０２の例示的なセットにおいて、量子ビットｑ０は、ＶＱＥアルゴリズムの実行全体を通して最も多くの量子計算に含まれるものとして（例えば、パウリ文字列内の出現回数による証拠として）示されており、したがって、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の最も中心のレベル（例えば、レベル０）内に位置決めすることができる。対照的に、パウリ文字列５０２の例示的なセットにおいて、量子ビットｑ５は、ＶＱＥアルゴリズムの実行全体を通して最も少ない量子計算に含まれるものとして（例えば、パウリ文字列内の出現回数による証拠として）示されており、したがって、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の最も中心から離れたレベル（例えば、レベル２）内に位置決めすることができる。

【0064】

ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）内のレベル割り当てに基づいて量子ビットをマッピングした結果として、マルチレベル階層ツリーアーキテクチャの中心に最も近いノード１０２にマッピングされた量子ビットは、ＶＱＥアルゴリズムの実行中に最大量の量子ビット接続多様性を経験することができる量子ビットとすることができる。対照的、マルチレベル階層ツリーアーキテクチャの中心から最も離れたノード１０２にマッピングされた量子ビットは、ＶＱＥアルゴリズムの実行中に最小量の量子ビット接続多様性を経験することが期待され得る量子ビットとすることができる。

【0065】

ＶＱＥアルゴリズムによって利用される量子回路の各合成を用いて、論理量子ビットは、それぞれの量子回路によって定められた異なる量子ビット接続性スキームを容易にする新たな物理量子ビットマッピングにルーティングすることができる。所望の接続性を確立するために利用されるルーティング動作の数が増加するにつれて、マッピングオーバヘッドも増加する。しかしながら、本明細書において説明される初期階層レイアウトは、トラフィックが高い量子ビット（例えば、多数の量子計算に含まれる量子ビット）をツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の１つ又は複数の中心レベルにマッピングすることによってルーティング動作の数の削減、したがって、互いに対するより密な近接性を可能にすることができる。換言すれば、ツリーアーキテクチャにおける中心レベル（例えば、第４の例示的なＸアーキテクチャ１００ｄにおけるレベル０）に最初にマッピングされた量子ビットは、ツリーアーキテクチャにおける周辺レベル（例えば、第４の例示的なＸアーキテクチャ１００ｄにおけるレベル２）に最初にマッピングされた量子ビットよりも少ない動作を介して所望の量子ビット接続（例えば、所望の根ノード対葉ノードペアリング）にルーティングすることができる。

【0066】

図６は、本明細書において説明される１つ又は複数の実施形態に係る、合成コンポーネント６０２及び／又はルーティングコンポーネント６０４を更に備える例示の非限定的なシステム３００の図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。様々な実施形態において、コンパイラコンポーネント３１０（例えば、合成コンポーネント６０２及び／又はルーティングコンポーネント６０４を介した）は、１つ又は複数のＶＱＥアルゴリズムの実行（例えば、変分量子化学シミュレーションの実行）のための１つ又は複数の量子回路（例えば、パウリ文字列シミュレーション量子回路）を生成するために、マージツールート合成及びルーティング手法を利用することができる。

【0067】

例えば、ＶＱＥアルゴリズムの各反復とともに、コンパイラコンポーネント３１０（例えば、合成コンポーネント６０２及び／又はルーティングコンポーネント６０４を介した）は、それぞれのパウリ文字列を表現するためにそれぞれの量子回路（例えば、パウリ文字列シミュレーション量子回路）を合成することができ、合成された量子回路の量子ビット接続性を可能にするために利用されている現在の論理対物理量子ビットマッピングをルーティングすることができる。１つ又は複数の実施形態では、合成コンポーネント６０２は、一連の量子ビット接続選択を通して複数のパウリ文字列から１つのパウリ文字列を表現する量子回路を合成することができる。さらに、合成コンポーネント６０２は、以前に選択された量子ビット接続が物理量子ビットの論理量子ビットとのマッピングに対して有する効果に基づいて（例えば、論理量子ビット間の）各量子ビット接続を選択することができる。加えて、ルーティングコンポーネント６０４は、合成コンポーネント６０２によって実行された量子ビット接続選択に基づいて、マルチレベル階層ツリーアーキテクチャ上の論理量子ビットの位置を改変することができる。例えば、ルーティングコンポーネント６０４は、ツリーアーキテクチャの１つのノード１０２から別のノード１０２への１つ又は複数の論理量子ビットの配置換えを定義する１つ又は複数のルーティング動作を実行することができ、したがって、選択された量子ビット接続を確立することが可能な１つ又は複数のノード１０２への論理量子ビットが移動される（例えば、したがって、物理量子ビット割り当て）。様々な実施形態において、量子回路の合成及びルーティング動作の実行は、組み合わせて実行することができる。例えば、ルーティングコンポーネント６０４によって利用されるルーティング動作は、論理対物理量子ビットマッピングを改変することができ、これに際して、合成コンポーネント６０２によって利用される次の合成動作（例えば、量子ビット接続を定義する）を量子ビットマッピングの改変された状態に基づいて選択することができる。

【0068】

図７は、本明細書において説明される１つ又は複数の実施形態に係る、合成コンポーネント６０２及び／又はルーティングコンポーネント６０４によって実装することができる例示の非限定的なマージツールート合成及びルーティング手法７００の図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。図７において示されている例示的なマージツールート合成及びルーティング手法７００は、例示的な量子回路に関して合成コンポーネント６０２及び／又はルーティングコンポーネント６０４の特徴を例示することができる。様々な実施形態において、コンパイラコンポーネント３１０によって実行されるマージツールート合成及びルーティング手法（例えば、例示的なマージツールート合成及びルーティング手法７００等）は、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）によって特徴付けられる量子ビット接続性を有する量子プロセッサ３０８を用いて実装することができる。例えば、レイアウトコンポーネント３１４及び／又はマッピングコンポーネント４０２は、最初に、ツリーアーキテクチャの中心レベル（例えば、第４の例示的なＸツリーアーキテクチャ１００ｄにおける例示的なレベル０及び／又は１等の中心レベル）におけるＶＱＥアルゴリズムの実行中に複数の異なる量子ビット接続を経験する可能性が高い論理量子ビットをマッピングする論理対物理量子ビットマッピングの初期階層レイアウトを生成することができ；したがって、様々な量子回路合成選択肢が最小のルーティング動作を用いて達成可能になることを可能にすることによってマージツールート合成及びルーティング手法７００が容易になる。

【0069】

本明細書において説明されるように、同じパウリ文字列は、複数の異なるパウリ文字列シミュレーション量子回路によって表すことができ、各々は、パウリ文字列の量子計算を達成するために利用することができる量子ビット接続性の変形スキームを記述する。それゆえ、所与のパウリ文字列について、複数の量子回路が合成のために利用可能であり得る。少なくともツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の中心レベル内の高トラフィック論理量子ビット（例えば、ＶＱＥアルゴリズム全体を通して最大量の量子ビット接続性を経験する可能性が高い量子ビット）の位置決めに起因して、量子回路を合成するための合成コンポーネント６０２による選択のために複数の量子ビット接続選択肢が利用可能であり得る。したがって、合成コンポーネント６０２は、最小のマッピングオーバヘッドで所与のパウリ文字列を表現する量子回路を適応的に合成するためにルーティングコンポーネント６０４によって利用されるルーティング動作と併せて量子ビット接続を選択することができる。

【0070】

図７において示されている例示的なマージツールート合成及びルーティング手法７００は、例示的な入力パウリ文字列７０４からの例示的なパウリ文字列シミュレーション量子回路７０２（例えば、量子アセンブリ（「ＱＡＳＭ」）コードにおいて説明される）の合成を示している。例えば、例示的な入力パウリ文字列７０４は、４つの論理量子ビット（例えば、図７において量子ビットｑ１、量子ビットｑ２、量子ビットｑ３、及び量子ビットｑ４によって表される）を含む量子計算を考慮することができる。図７において示されているように、論理量子ビットは、所与の量子プロセッサ３０８のマルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）に既にマッピングしていることができる。例えば、論理量子ビットの現在マッピングされている位置は、ＶＱＥアルゴリズムの以前の反復からの残留位置とすることができる。別の例では、論理量子ビットの現在マッピングされている位置は、本明細書において説明される１つ又は複数の実施形態に係る初期階層レイアウトによって確立された位置とすることができる。合成コンポーネント６０２及び／又はルーティングコンポーネント６０４は、論理量子ビットを、所与のパウリ文字列（例えば、例示的な入力パウリ文字列７０４）を表現する合成された量子回路（例えば、例示的なパウリ文字列シミュレーション量子回路７０２）によって記述される量子ビット接続を可能にするノード１０２に再マッピングするために互いに組み合わせて動作することができる。

【0071】

図７において示されているように、合成コンポーネント６０２によって利用される合成動作は、「Ｓ］矢印を用いて示され、ルーティングコンポーネント６０４によって利用されるルーティング動作は、「Ｒ」矢印を用いて示される。明確性のために、合成及びルーティング動作は、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）の少なくとも一部の図示に関して示されている。加えて、合成及びルーティング動作は、コンパイルされると、合成された量子回路（例えば、例示的なパウリ文字列シミュレーション量子回路７０２）を記述することができるＱＡＳＭコードとして示される。様々な実施形態において、合成コンポーネント６０２は、選択された量子ビット接続を定義するために１つ又は複数の合成動作を利用することができる。例えば、１つ又は複数の合成動作は、２量子ビットゲート（例えば、ＣＮＯＴゲート等）等の量子ビットの間の１つ又は複数の量子論理ゲートを定義することができる。様々な実施形態において、ルーティングコンポーネント６０４は、ツリーアーキテクチャにおけるノード１０２を改変するために論理量子ビットをルーティングするために１つ又は複数のルーティング動作を利用することができる。例えば、ルーティング動作は、初期ノード１０２から、１つ又は複数の合成動作によって定義された量子ビット接続を確立することが可能な別のノード１０２に所与の論理量子ビットをルーティングすることができる。例えば、１つ又は複数のルーティング動作は、スワップ（「ＳＷＡＰ」）ゲート等のような、量子ビット基底状態を調整する１つ又は複数の量子論理ゲートを定義することができる。

【0072】

例えば、図７において示されている例示的なマージツールート合成及びルーティング手法７００において、入力パウリ文字列７０４は、複数の異なる量子ビット接続組み合わせを介して表現することができる。合成コンポーネント６０２は、所与のパウリ文字列（例えば、入力パウリ文字列７０４）を表現することが可能な量子回路変形内に含まれる量子ビット接続の第１のプールから第１の量子ビット接続を選択することができる。さらに、合成コンポーネント６０２は、既存の論理対物理量子ビットマッピング上の第１の量子ビット接続を可能にするために利用される必要があるルーティング動作の数に基づいて第１の量子ビット接続を選択することができる。例えば、図７において示されている初期論理対物理量子ビットマッピングに関して、量子ビット接続の第１のプールが量子ビットｑ２及びｑ３の間の量子ビット接続及び量子ビットｑ３及びｑ１の間の量子ビット接続を含む場合；合成コンポーネント６０２は、少なくとも量子ビットｑ３及びｑ１が接続されたノード１０２に既にマッピングされているので、量子ビットｑ３及びｑ１接続を選択することができ、それゆえ、量子ビット接続を定義するために合成コンポーネント６０２によって利用される合成動作（例えば、ＣＮＯＴゲート）は、（例えば、図７において示されているように）可能にされる関連付けルーティング動作を必要としない。

【0073】

加えて、合成コンポーネント６０２は、第１の量子ビット接続を有し、所与のパウリ文字列（例えば、入力パウリ文字列７０４）を表現することが可能である量子回路変形内に含まれる量子ビット接続の第２のプールから第２の量子ビット接続を選択することができる。さらに、合成コンポーネント６０２は、第１の量子ビット接続の確立後の論理対物理量子ビットマッピングの状態上の第２の量子ビット接続を可能にするために利用される必要があるルーティング動作の数に基づいて第２の量子ビット接続を選択することができる。第１の量子ビット接続が（例えば、図７において示されているように）１つ又は複数のルーティング動作を伴わずに確立することができる場合、論理対物理量子ビットマッピングの状態は変化しないままであり得る。例えば、量子ビット接続の第２のプールが量子ビットｑ０及びｑ１の間の量子ビット接続及び量子ビットｑ０及びｑ２の間の量子ビット接続を含む場合；合成コンポーネント６０２は、少なくとも量子ビットｑ０及びｑ２接続が量子ビットｑ０及びｑ１接続よりも少ないルーティング動作を用いて確立することができるので、量子ビットｑ０及びｑ２接続を定義する合成動作（例えば、ＣＮＯＴゲート）を利用することができる。例えば、量子ビットｑ２は、単一のルーティング動作を介して量子ビットｑ０のノードに接続されるノード１０２にルーティングすることができ、一方、量子ビットｑ１は、量子ビットｑ０のノードに接続されたノード１０２にルーティングされる少なくとも２つのルーティング動作を要求する。図７において示されているように、ルーティングコンポーネント６０４は、量子ビットｑ２の位置を、量子ビットｑ０のノード１０２に接続されるツリーアーキテクチャにおける根ノードに改変するために単一のルーティング動作（例えば、ＳＷＡＰゲート）を利用することができる。

【0074】

さらに、合成コンポーネント６０２は、第１及び第２の量子ビット接続を有し、所与のパウリ文字列（例えば、入力パウリ文字列７０４）を表現することが可能である量子回路変形内に含まれる量子ビット接続の第３のプールから第３の量子ビット接続を選択することができる。さらに、合成コンポーネント６０２は、第２の量子ビット接続の確立後の論理対物理量子ビットマッピングの状態上の第３の量子ビット接続を可能にするために利用される必要があるルーティング動作の数に基づいて第３の量子ビット接続を選択することができる。図示の例では、論理対物理マップの状態は、ルーティングコンポーネント６０４によって利用された最後のルーティング動作（例えば、量子ビットｑ２のＳＷＡＰゲート）によって改変された。例えば、量子ビット接続の第３のプールが量子ビットｑ２及びｑ３の間の量子ビット接続及び量子ビットｑ２及びｑ１の間の量子ビット接続を含む場合；合成コンポーネント６０２は、少なくとも量子ビットｑ２及びｑ１接続が量子ビットｑ２及びｑ３接続よりも少ないルーティング動作を用いて確立することができるので、量子ビットｑ２及びｑ１接続を定義する合成動作（例えば、ＣＮＯＴゲート）を選択することができる。例えば、量子ビットｑ１又はｑ２は、単一のルーティング動作を介して他のそれぞれの量子ビットのノード１０２に接続されたノード１０２にルーティングすることができ、一方、多数のルーティング動作は、上記で説明された第１及び第２の量子ビット接続を妨げることなく量子ビットｑ２及びｑ３の間の接続を達成するために必要とされる。図７において示されているように、ルーティングコンポーネント６０４は、量子ビットｑ１を、量子ビットｑ２のノード１０２に接続されるツリーアーキテクチャにおける根ノードにルーティングするために単一のルーティング動作（例えば、ＳＷＡＰゲート）を利用することができる。

【0075】

当業者であれば、例示的なマージツールート合成及びルーティング手法７００がコンパイラコンポーネント３１０（例えば、合成コンポーネント６０２及び／又はルーティングコンポーネント６０４を介した）の様々な特徴を例示するために本明細書において説明され、コンパイラコンポーネント３１０によって実施されるマージツールート合成及びルーティング手法のアーキテクチャはそのように限定されないことを認識するであろう。例えば、３つよりも多くの量子ビット接続選択及び／又は４つよりも多くの論理量子ビットを含む実施形態も想定される。例えば、本明細書において説明される様々な特徴は、ＶＱＥアルゴリズムの１つ又は複数の需要を満たすためにスケーリングすることができる。

【0076】

初期マッピング状態及び／又はマッピング状態が回路合成全体を通してどのように展開するかに基づいて合成動作を適応的に選択することによって、合成コンポーネント６０２は、最小のルーティング動作（例えば、最小のマッピングオーバヘッド）で所与のパウリ文字列を表現する量子回路を合成することができる。さらに、高トラフィック論理量子ビットの、初期階層レイアウトにおけるマルチレベル階層ツリーアーキテクチャにおける中心レベルへのマッピングは、本明細書において説明される様々な実施形態に従って、最小のルーティング動作で選択することができる量子ビット接続候補の数を増加させることができる。その上、様々な実施形態において、Ｘツリーアーキテクチャ１００等のマルチレベル階層ツリーアーキテクチャは、スパース量子ビット接続及びそれゆえ高い歩留まり率を有する量子プロセッサ３０８に関して初期階層レイアウトの生成を可能にすることができる。

【0077】

図８は、本明細書において説明される１つ又は複数の実施形態に係る、コンパイラコンポーネント３１０によってＸツリーアーキテクチャ１００に対して利用されるマージツールート合成及びルーティング手法の有効性を実証することができる例示の非限定的なテーブル８００の図を示されている。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。テーブル８００は、マッピングオーバヘッド（例えば、ルーティング動作の数）に関して本明細書において説明されるコンパイラコンポーネント３１０の様々な特徴の有効性を実証することができる。列８０２は、第４の例示のＸツリーアーキテクチャ１００ｄ上で本明細書において説明されるコンパイラコンポーネント３１０を用いて図示の分子（例えば、水素ガス（「Ｈ_２」）、水素化リチウム（「ＬｉＨ」）、水素化ナトリウム（「ＮａＨ」）、フッ化水素（「ＨＦ」）、水素化ベリリウム（「ＢｅＨ_２」）、水（「Ｈ_２Ｏ」）、ボラン（「ＢＨ_３」）、アンモニア（「ＮＨ_３」）、及びメタン（「ＣＨ_４」））のための変分量子化学シミュレーションを実行した結果から得られるマッピングオーバヘッドを示している。列８０４は、第４の例示のＸツリーアーキテクチャ１００ｄ上で従来のＶＱＥコンパイラ（例えば、ｓａｂｒｅコンパイラ）を用いて図示の分子のための同じ変分量子化学シミュレーションを実行した結果から得られるマッピングオーバヘッドを示している。図８において示されているように、コンパイラコンポーネント３１０は、従来のコンパイラと比較して、ほぼ９９％だけマッピングオーバヘッドを削減しながら、ＶＱＥアルゴリズムを実行することができる。

【0078】

図９は、本明細書において説明される１つ又は複数の実施形態に係る、削減されたマッピングオーバヘッドで、１つ又は複数のＶＱＥアルゴリズムをスパース量子ビット接続量子プロセッサ３０８にマッピングすることができる例示の非限定的なコンピュータ実装方法９００のフロー図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。

【0079】

９０２において、コンピュータ実装方法９００は、プロセッサ３２０に動作可能に結合されたシステム３００によって、１つ又は複数のＶＱＥアルゴリズムを、マルチレベル階層ツリーアーキテクチャ（例えば、Ｘツリーアーキテクチャ１００）によって特徴付けられた量子ビット接続性を含むことができる１つ又は複数の超伝導量子プロセッサ３０８に（例えば、レイアウトコンポーネント３１４及び／又はマッピングコンポーネント４０２を介して）マッピングする段階を備えることができる。様々な実施形態において、９０２におけるマッピングする段階は、論理量子ビットの各々について期待される接続性の量に基づいて階層的レイアウト（例えば、例示的な階層レイアウト５００）を生成する段階を有することができる。例えば、（例えば、パウリ文字列における様々な出現からも分かるように）ＶＱＥアルゴリズム全体を通した高い接続性を有する論理量子ビットは、ツリーアーキテクチャの中心レベルに位置決めされた物理量子ビットにマッピングすることができる（例えば、高トラフィック量子ビットを根ノードにマッピングすることができる）。

【0080】

９０４において、コンピュータ実装方法９００は、システム３００によって、一連の量子ビット接続選択を通してＶＱＥアルゴリズムのパウリ文字列を表現することができる量子回路（例えば、パウリ文字列シミュレーション量子回路）を（例えば、合成コンポーネント６０２及び／又はルーティングコンポーネント６０４を介して）合成する段階を備えることでき、各量子ビット接続選択は、以前の量子ビット接続選択からの結果として得られる論理対物理量子ビットマッピングに対する効果に基づくことができる。例えば、第１の選択された量子ビット接続は、１つ又は複数のルーティング動作によって可能にすることができる。達成されたルーティングの結果として、第１の選択された量子ビット接続を確立することは、現在の論理対物理量子ビットマッピングを改変することができる（例えば、９０２において最初に確立された及び／又はＶＱＥアルゴリズムの以前の反復中に確立されたマッピングを改変することができる）。量子回路を合成するためにコンパイルする一連の選択における第２の量子ビット接続は、改変されたマッピングに基づいて選択することができ；したがって、以前のルーティング動作が各可能な量子ビット接続候補に関連付けられたルーティング動作にどのように影響することができるのかが考慮される。論理対物理量子ビットマッピングの展開する状態に基づいて量子ビット接続を適応的に選択することによって、コンピュータ実装方法９００は、（例えば、図７において示された例示的なマージツールート合成及びルーティング手法７００によって実証されるように）同様にマッピングオーバヘッドを最小化しながら、所与のパウリ文字列を表現する量子回路を合成することができる。

【0081】

図１０は、本明細書において説明される１つ又は複数の実施形態に係る、削減されたマッピングオーバヘッドで、１つ又は複数のＶＱＥアルゴリズムをスパース量子ビット接続量子プロセッサ３０８にマッピングすることができる例示の非限定的なコンピュータ実装方法１０００のフロー図を示している。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。

【0082】

１００２において、コンピュータ実装方法１０００は、プロセッサ３２０に動作可能に結合されたシステム３００によって、ＶＱＥアルゴリズムによって利用される複数のパウリ文字列内に含まれる論理量子ビットを用いて超伝導量子プロセッサ３０８の物理量子ビットを（例えば、レイアウトコンポーネント３１４及び／又はマッピングコンポーネント４０２を介して）マッピングする段階を備えることができる。様々な実施形態において、超伝導量子プロセッサ３０８は、本明細書において説明されるＸツリーアーキテクチャ１００等のマルチレベル階層ツリーアーキテクチャによって特徴付けられた量子ビット接続性を有することができる。様々な実施形態において、９０２におけるマッピングする段階は、論理量子ビットの各々について期待される接続性の量に基づいて階層的レイアウト（例えば、例示的な階層レイアウト５００）を生成する段階を有することができる。例えば、（例えば、パウリ文字列における様々な出現からも分かるように）ＶＱＥアルゴリズム全体を通した高い接続性を有する論理量子ビットは、ツリーアーキテクチャの中心レベルに位置決めされた物理量子ビットにマッピングすることができる（例えば、高トラフィック量子ビットを根ノードにマッピングすることができる）。

【0083】

さらに、コンピュータ実装方法１０００は、パウリ文字列の各々のために量子回路（例えば、パウリ文字列シミュレーション量子回路）を合成することができ、量子回路は、論理対物理量子ビットマッピングを通して量子ビットをルーティングすることによって超伝導量子プロセッサ３０８によって実行可能とすることができる。各々がそれぞれの量子ビット接続性を有する様々な量子回路は、同じパウリ文字列を表現することができる。しかしながら、量子回路変形は、超伝導量子プロセッサ３０８上での実行を可能にするためにルーティング動作のそれぞれの量に関連付けることができる。達成すべきルーティングの最小量を要求する量子回路変形を選択することは、ＶＱＥアルゴリズムの実行に関連付けられたマッピングオーバヘッドを削減することができる。本明細書において説明される様々な実施形態によれば、コンピュータ実装方法１０００は、一連の量子ビット接続選択を通して量子回路を合成することによってマッピングオーバヘッドを最小化しながら量子回路を合成することができ、ここで、各量子ビット接続は、論理対物理量子ビットマッピングが（例えば、図７において示された例示的なマージツールート合成及びルーティング手法７００において実証されるように）以前の選択に応答してどのように展開するかに基づいて適応的に選択される。

【0084】

例えば、１００４において、コンピュータ実装方法１０００は、システム３００によって、量子回路の合成において第１の量子ビット接続を（例えば、合成コンポーネント６０２を介して）選択する段階を備えることができる。第１の量子ビット接続は、パウリ文字列を表現することができる量子回路変形のうちの１つ又は複数内に含まれる量子ビット接続のプールにおける他の量子ビット接続候補と比較して、達成すべきルーティング動作の最小量を要求する量子ビット接続とすることができる。１つ又は複数の実施形態では、コンピュータ実装方法１０００は、システム３００によって、第１の量子ビット接続を可能にするために、論理量子ビットをマルチレベル階層ツリーアーキテクチャの目標ノードにルーティングすることによって論理対物理量子ビットマッピングを（例えば、ルーティングコンポーネント６０４を介して）改変する段階を備えることができる。１００８において、その後、コンピュータ実装方法１０００は、システム３００によって、量子回路の合成において第２の量子ビット接続を（例えば、合成コンポーネント６０２を介して）選択する段階を備えることができる。第２の量子ビット接続は、第１の量子ビット接続を更に含み、かつパウリ文字列を表現することができる量子回路変形のうちの１つ又は複数内に含まれる量子ビット接続のプールにおける他の量子ビット接続候補と比較して、改変された論理対物理量子ビットマッピング上で達成すべきルーティング動作の最小量を要求する量子ビット接続とすることができる。さらに、コンピュータ実装方法１０００は、所与のパウリ文字列を表現する量子回路の合成が達成されるまで、段階１００４～１００８を繰り返すことができる。

【0085】

本開示はクラウドコンピューティングに関する詳細な説明を含むが、本明細書において記載される教示の実装はクラウドコンピューティング環境に限定されるものではないことが理解されるべきである。むしろ、本発明の実施形態は、現在既知の、又は今後開発される他の任意のタイプのコンピューティング環境と組み合わせて実装されることが可能である。

【0086】

クラウドコンピューティングは、最小の管理労力又はサービスプロバイダとのインタラクションで迅速にプロビジョニング及びリリースすることができる構成可能コンピューティングリソース（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想機械、及びサービス）の共有プールへの簡便なオンデマンドネットワークアクセスを可能にするためのサービス配信のモデルである。このクラウドモデルは、少なくとも５つの特性、少なくとも３つのサービスモデル、及び少なくとも４つの展開モデルを含み得る。

【0087】

特性は、以下のとおりである：

【0088】

オンデマンドセルフサービス：クラウド消費者は、サービスプロバイダとの人的対話を必要とすることなく、必要に応じて自動的に、サーバ時間及びネットワークストレージ等のコンピューティング能力を一方的にプロビジョニングすることができる。

【0089】

幅広いネットワークアクセス：この能力は、ネットワークを介して利用可能であり、異種のシン又はシッククライアントプラットフォーム（例えば、携帯電話、ラップトップ、及びＰＤＡ（登録商標））による使用を促す標準メカニズムを通してアクセスされる。

【0090】

リソースプーリング：プロバイダのコンピューティングリソースは、マルチテナントモデルを使用して複数の消費者に役立つようプールされ、異なる物理リソース及び仮想リソースが、需要に従って動的に割り当て及び再割り当てされる。消費者は概して提供されたリソースの正確なロケーションに対して制御又は知識を有していないが、より高いレベルの抽象化（例えば、国、州、又はデータセンタ）においてロケーションを指定することが可能である場合があるという点で、ロケーションの独立性がある。

【0091】

迅速な弾力性：この能力は、迅速かつ弾力的に、幾つかの事例では自動的にプロビジョニングして、早急にスケールアウトし、かつ迅速にリリースして早急にスケールインすることができる。消費者にとって、多くの場合、プロビジョニングに利用可能な能力は無制限に見え、任意の時点において任意の量で購入することができる。

【0092】

測定されるサービス：クラウドシステムは、サービスのタイプ（例えば、ストレージ、処理、帯域幅及びアクティブユーザアカウント）に適切な或るレベルの抽象化における計測能力を活用することによって、自動的にリソース使用を制御及び最適化する。リソース使用量をモニタリング、制御及び報告することができ、それにより、利用されるサービスのプロバイダ及び消費者の両方に透明性が提供される。

【0093】

サービスモデルは、以下のとおりである：

【0094】

ソフトウェアアズアサービス（ＳａａＳ）：消費者に提供される能力は、クラウドインフラストラクチャ上で稼働するプロバイダのアプリケーションを使用することである。アプリケーションは、ウェブブラウザ（例えば、ウェブベースの電子メール）等のシンクライアントインターフェースを通して様々なクライアントデバイスからアクセス可能である。消費者は、考えられる例外としての限定されたユーザ固有のアプリケーション構成設定を除き、ネットワーク、サーバ、オペレーティングシステム、ストレージ又は更には個々のアプリケーション能力を含む、基礎をなすクラウドインフラストラクチャを管理又は制御しない。

【0095】

プラットフォームアズアサービス（ＰａａＳ）：消費者に提供される能力は、クラウドインフラストラクチャ上に、プロバイダによってサポートされるプログラミング言語及びツールを使用して作成される、消費者が作成又は取得したアプリケーションを展開することである。消費者は、ネットワーク、サーバ、オペレーティングシステム、又はストレージを含む、基礎をなすクラウドインフラストラクチャを管理又は制御しないが、展開されたアプリケーション、及び場合によってはアプリケーションホスティング環境構成を制御する。

【0096】

インフラストラクチャアズアサービス（ＩａａＳ）：消費者に提供される能力は、処理、ストレージ、ネットワーク及び他の基本的なコンピューティングリソースをプロビジョニングすることであり、ここで消費者は、オペレーティングシステム及びアプリケーションを含むことができる任意のソフトウェアを展開及び実行することが可能である。消費者は、基礎をなすクラウドインフラストラクチャを管理又は制御しないが、オペレーティングシステム、ストレージ、展開されたアプリケーションを制御するとともに、場合によっては選択されたネットワーキングコンポーネント（例えば、ホストファイアウォール）を限定的に制御する。

【0097】

展開モデルは、以下のとおりである：

【0098】

プライベートクラウド：このクラウドインフラストラクチャは、或る組織のためにのみ動作する。それは、その組織又はサードパーティによって管理されてよく、オンプレミス又はオフプレミスで存在してよい。

【0099】

コミュニティクラウド：このクラウドインフラストラクチャは、幾つかの組織によって共有され、共有される関心事項（例えば、ミッション、セキュリティ要件、ポリシ及びコンプライアンス考慮事項）を有する特定のコミュニティをサポートする。それは、それらの組織又はサードパーティによって管理されてよく、オンプレミス又はオフプレミスで存在してよい。

【0100】

パブリッククラウド：このクラウドインフラストラクチャは、一般大衆又は大規模な業界団体に利用可能とされ、クラウドサービスを販売する組織によって所有される。

【0101】

ハイブリッドクラウド：このクラウドインフラストラクチャは、２つ又はそれより多くのクラウド（プライベート、コミュニティ、又はパブリック）の複合体であり、２つ又はそれより多くのクラウドは、独自のエンティティのままであるが、データ及びアプリケーションのポータビリティ（例えば、クラウド間の負荷分散のためのクラウドバースト）を可能にする標準技術又は独自技術によってともに結合される。

【0102】

クラウドコンピューティング環境は、ステートレス性、低結合性、モジュール性及びセマンティック相互運用性に焦点を当てたサービス指向である。クラウドコンピューティングの中核には、相互接続されたノードからなるネットワークを含むインフラストラクチャが存在する。

【0103】

ここで図１１を参照すると、例示的なクラウドコンピューティング環境１１００が示されている。示されているように、クラウドコンピューティング環境１１００は、例えば、携帯情報端末（ＰＤＡ（登録商標））又は携帯電話１１０４、デスクトップコンピュータ１１０６、ラップトップコンピュータ１１０８、及び／又は自動車コンピュータシステム１１１０等の、クラウド消費者によって使用されるローカルコンピューティングデバイスが通信し得る、１つ又は複数のクラウドコンピューティングノード１１０２を備える。ノード１１０２は、互いに通信してよい。これらは、本明細書の上記で説明されたようなプライベートクラウド、コミュニティクラウド、パブリッククラウド、又はハイブリッドクラウド、又はこれらの組み合わせ等の１つ又は複数のネットワーク内で物理的に又は仮想的にグループ化されてよい（図示せず）。これにより、クラウドコンピューティング環境１１００は、インフラストラクチャ、プラットフォーム及び／又はソフトウェアを、クラウド消費者がそのためにローカルコンピューティングデバイス上にリソースを維持する必要がないサービスとして提供することが可能になる。図１１において示されているコンピューティングデバイス１１０４～１１１０のタイプは、単に例示を意図し、コンピューティングノード１１０２及びクラウドコンピューティング環境１１００は、任意のタイプのネットワーク及び／又はネットワークアドレス指定可能接続を介して（例えば、ウェブブラウザを使用して）、任意のタイプのコンピュータ化デバイスと通信することができることが理解される。

【0104】

ここで図１２を参照すると、クラウドコンピューティング環境１１００（図１１）によって提供される機能抽象化層のセットが示されている。本明細書において説明される他の実施形態において利用される同様の要素の繰り返しの説明は、簡潔性のために省略される。図１２において示されているコンポーネント、層、及び機能は、単に例示を意図するものであり、本発明の実施形態がそれらに限定されないことが事前に理解されるべきである。示されているように、以下の層及び対応する機能が提供される。

【0105】

ハードウェア及びソフトウェア層１２０２は、ハードウェア及びソフトウェアコンポーネントを備える。ハードウェアコンポーネントの例としては：メインフレーム１２０４；ＲＩＳＣ（縮小命令セットコンピュータ）アーキテクチャベースサーバ１２０６；サーバ１２０８；ブレードサーバ１２１０；記憶デバイス１２１２；及びネットワーク及びネットワーキングコンポーネント１２１４が挙げられる。幾つかの実施形態では、ソフトウェアコンポーネントは、ネットワークアプリケーションサーバソフトウェア１２１６及びデータベースソフトウェア１２１８を含む。

【0106】

仮想化層１２２０は、仮想エンティティの次の例：仮想サーバ１２２２；仮想ストレージ１２２４；仮想プライベートネットワークを含む仮想ネットワーク１２２６；仮想アプリケーション及びオペレーティングシステム１２２８；及び仮想クライアント１２３０が提供され得る抽象化層を提供する。

【0107】

１つの例では、管理層１２３２は、以下で説明される機能を提供してよい。リソースプロビジョニング１２３４は、クラウドコンピューティング環境内でタスクを実行するために利用されるコンピューティングリソース及び他のリソースの動的な調達を提供する。計測及び価格設定１２３６は、リソースがクラウドコンピューティング環境内で利用されるときのコスト追跡、及び、これらのリソースの消費に対する課金又は請求を提供する。１つの例では、これらのリソースは、アプリケーションソフトウェアライセンスを含んでよい。セキュリティは、クラウド消費者及びタスクに対する識別情報検証、並びに、データ及び他のリソースに対する保護を提供する。ユーザポータル１２３８は、消費者及びシステムアドミニストレータに対してクラウドコンピューティング環境へのアクセスを提供する。サービス水準管理１２４０は、要求されるサービス水準が満たされるように、クラウドコンピューティングリソース割り当て及び管理を提供する。サービス水準合意（ＳＬＡ）計画及び履行１２４２は、将来の要件がＳＬＡに従って予期されるクラウドコンピューティングリソースの事前の取り決め及び調達を提供する。

【0108】

ワークロード層１２４４は、クラウドコンピューティング環境が利用され得る機能の例を提供する。この層から提供され得るワークロード及び機能の例としては：マッピング及びナビゲーション１２４６；ソフトウェア開発及びライフサイクル管理１２４８；仮想クラスルーム教育配信１２５０；データ解析処理１２５２；トランザクション処理１２５４；及びＶＱＥアルゴリズム処理１２５６が挙げられる。本発明の様々な実施形態は、ＶＱＥアルゴリズムを、Ｘツリーアーキテクチャ等のマルチレベル階層ツリーアーキテクチャを有する１つ又は複数の量子プロセッサ３０８にマッピングするために図１１及び図１２を参照して説明されるクラウドコンピューティング環境を利用することができる。

【0109】

本発明は、統合のあらゆる可能な技術詳細レベルにおけるシステム、方法、及び／又はコンピュータプログラム製品であってよい。コンピュータプログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体（又は複数の媒体）を含んでよい。コンピュータ可読記憶媒体は、命令実行デバイスによって使用されるための命令を保持及び記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、又は前述したものの任意の適した組み合わせであってよいが、これらに限定されるものではない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストは、次のもの：ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ又はフラッシュメモリ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ポータブルコンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリスティック、フロッピディスク、機械的にエンコードされたデバイス、例えば、パンチカード又は命令を記録した溝内の隆起構造、及び前述したものの任意の適した組み合わせを含む。コンピュータ可読記憶媒体は、本明細書において使用される場合、電波若しくは他の自由に伝搬する電磁波、導波路又は他の伝送媒体を通して伝搬する電磁波（例えば、光ファイバケーブルを通過する光パルス）、又はワイヤを通して伝送される電気信号等の一時的信号それ自体とは解釈されるべきではない。

【0110】

本明細書において説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体から、それぞれのコンピューティング／処理デバイスに、又は、ネットワーク、例えば、インターネット、ローカルエリアネットワーク、ワイドエリアネットワーク及び／又は無線ネットワークを介して、外部コンピュータ又は外部記憶デバイスに、ダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ及び／又はエッジサーバを含んでよい。各コンピューティング／処理デバイス内のネットワークアダプタカード又はネットワークインターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、当該コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶するために転送する。

【0111】

本発明の動作を実行するコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、又は１つ又は複数のプログラミング言語の任意の組み合わせで記述されたソースコード又はオブジェクトコードのいずれかであってよく、１つ又は複数のプログラミング言語は、Ｓｍａｌｌｔａｌｋ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、及び「Ｃ」プログラミング言語又は同様のプログラミング言語等の手続き型プログラミング言語を含む。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で完全に実行されてもよいし、スタンドアロンソフトウェアパッケージとしてユーザのコンピュータ上で部分的に実行されてもよいし、部分的にユーザのコンピュータ上で、かつ、部分的にリモートコンピュータ上で実行されてもよいし、又はリモートコンピュータ又はサーバ上で完全に実行されてもよい。後者のシナリオでは、リモートコンピュータが、ローカルエリアネットワーク（ＬＡＮ）又はワイドエリアネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続されてもよいし、又はその接続が、（例えば、インターネットサービスプロバイダを使用してインターネットを介して）外部コンピュータに対して行われてもよい。幾つかの実施形態では、例えば、プログラマブルロジック回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又はプログラマブルロジックアレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用することによってコンピュータ可読プログラム命令を実行して、電子回路をパーソナライズすることができる。

【0112】

本発明の態様は、本明細書において、本発明の実施形態に係る方法、装置（システム）、及びコンピュータプログラム製品のフローチャート図及び／又はブロック図を参照して説明されている。フローチャート図及び／又はブロック図の各ブロック、及びフローチャート図及び／又はブロック図におけるブロックの組み合わせは、コンピュータ可読プログラム命令によって実装することができることが理解されよう。

【0113】

これらのコンピュータ可読プログラム命令を汎用コンピュータ、専用コンピュータ、又は他のプログラマブルデータ処理装置のプロセッサに提供して機械を生成することができ、それにより、コンピュータ又は他のプログラマブルデータ処理装置のプロセッサを介して実行される命令が、フローチャート及び／又はブロック図の単数又は複数のブロックで指定された機能／動作を実装する手段を作成するようになる。また、これらのコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体に記憶することができ、当該命令は、コンピュータ、プログラマブルデータ処理装置、及び／又は他のデバイスに対し、特定の方法で機能するよう命令することができ、それにより、命令を記憶したコンピュータ可読記憶媒体は、フローチャート及び／又はブロック図の単数又は複数のブロックで指定された機能／動作の態様を実装する命令を含む製品を含むようになる。

【0114】

また、コンピュータ可読プログラム命令を、コンピュータ、他のプログラマブルデータ処理装置、又は他のデバイスにロードして、一連の動作段階をコンピュータ、他のプログラマブル装置又は他のデバイス上で実行させ、コンピュータ実装プロセスを生成することができ、それにより、コンピュータ、他のプログラマブル装置、又は他のデバイス上で実行される命令は、フローチャート及び／又はブロック図の単数又は複数のブロックで指定された機能／動作を実装するようになる。

【0115】

図におけるフローチャート及びブロック図は、本発明の様々な実施形態に係るシステム、方法、及びコンピュータプログラム製品の可能な実装のアーキテクチャ、機能、及び動作を示す。これに関して、フローチャート又はブロック図における各ブロックは、指定される論理機能を実装する１つ又は複数の実行可能命令を含む命令のモジュール、セグメント、又は部分を表し得る。幾つかの代替的な実装では、ブロックに記載される機能が、図に記載される順序とは異なる順序で行われ得る。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実行されてもよいし、又はブロックは、関与する機能に依存して逆の順序で実行される場合もあり得る。ブロック図及び／又はフローチャート図の各ブロック、及びブロック図及び／又はフローチャート図におけるブロックの組み合わせは、指定された機能又は動作を実行するか、又は専用ハードウェア及びコンピュータ命令の組み合わせを実行する専用ハードウェアベースシステムによって実装することができることにも留意されたい。

【0116】

本明細書において説明される様々な実施形態のための追加の文脈を提供するために、図１３及び以下の論述は、本明細書において説明される実施形態の様々な実施形態が実装され得る適したコンピューティング環境１３００の一般的な説明を提供するように意図している。実施形態が１つ又は複数のコンピュータ上で実行され得るコンピュータ実行可能命令の一般的な文脈において上記で説明されてきたが、当業者であれば、実施形態が他のプログラムモジュールとの組み合わせで及び／又はハードウェア及びソフトウェアの組み合わせとしても実装され得ることを認識するであろう。

【0117】

概して、プログラムモジュールは、特定のタスクを実行するか又は特定の抽象データタイプを実装するルーチン、プログラム、コンポーネント、データ構造等を含む。その上、当業者であれば、本発明の方法は、これらの各々が１つ又は複数の関連付けデバイスに動作可能に結合され得るシングルプロセッサ又はマルチプロセッサコンピュータシステム、ミニコンピュータ、メインフレームコンピュータ、モノのインターネット（「ＩｏＴ」）デバイス、分散コンピューティングシステム、並びにパーソナルコンピュータ、ハンドヘルドコンピューティングデバイス、マイクロプロセッサベース又はプログラマブルコンシューマエレクトロニクス等を含む他のコンピュータシステム構成を用いて実施され得ることを理解するだろう。

【0118】

本明細書における実施形態の示された実施形態は、特定のタスクが通信ネットワークを通してリンクされたリモート処理デバイスによって実行される分散コンピューティング環境においても実施され得る。分散コンピューティング環境では、プログラムモジュールはローカル及びリモートのメモリ記憶デバイスの両方に配置することができる。例えば、１つ又は複数の実施形態では、コンピュータ実行可能コンポーネントは、１つ又は複数の分散メモリユニットを含むことができるか、又は１つ又は複数の分散メモリユニットから構成されることができるメモリから実行することができる。本明細書において使用される場合、「メモリ」及び「メモリユニット」という用語は、交換可能である。さらに、本明細書において説明される１つ又は複数の実施形態は、分散方法で、コンピュータ実行可能コンポーネントのコードを実行することができ、例えば、複数のプロセッサが組み合わせて又は共同で動作して、１つ又は複数の分散メモリユニットからコードを実行する。本明細書において使用される場合、「メモリ」という用語は、１つのロケーションにおける単一のメモリ又はメモリユニット又は１つ又は複数のロケーションにおける複数のメモリ又はメモリユニットを包含することができる。

【0119】

コンピューティングデバイスは、典型的には、多様な媒体を含み、これは、コンピュータ可読記憶媒体、機械可読記憶媒体、及び／又は通信媒体を含むことができ、その２つの用語は、次のように互いに異なるように本明細書において使用される。コンピュータ可読記憶媒体又は機械可読記憶媒体は、コンピュータによってアクセスされ得、揮発性及び不揮発性の両方の媒体、取り外し可能及び取り外し不能な媒体を含む任意の利用可能な記憶媒体とすることができる。例として、限定されないが、コンピュータ可読記憶媒体又は機械可読記憶媒体は、コンピュータ可読又は機械可読命令、プログラムモジュール、構造化データ又は非構造化データ等の情報の記憶のための任意の方法又は技術に関連して実装され得る。

【0120】

コンピュータ可読記憶媒体は、ランダムアクセスメモリ（「ＲＡＭ」）、リードオンリメモリ（「ＲＯＭ」）、電気的消去可能プログラマブルリードオンリメモリ（「ＥＥＰＲＯＭ」）、フラッシュメモリ又は他のメモリ技術、コンパクトディスクリードオンリメモリ（「ＣＤ－ＲＯＭ」）、デジタル多用途ディスク（「ＤＶＤ」）、ブルーレイディスク（「ＢＤ」）又は他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又は他の磁気記憶デバイス、ソリッドステートドライブ又は他のソリッドステート記憶デバイス、又は所望の情報を記憶するために使用され得る他の有形及び／又は非一時的媒体を含むことができるが、これらに限定されるものではない。これに関して、ストレージ、メモリ、又はコンピュータ可読媒体に適用されるような本明細書における「有形」又は「非一時的」という用語は、修飾子として伝搬する一時的信号それ自体のみを排除するものとして理解されるべきであり、単に伝搬する一時的信号それ自体ではない全ての標準的なストレージ、メモリ、又はコンピュータ可読媒体に対する権利を放棄しない。

【0121】

コンピュータ可読記憶媒体は、媒体によって記憶された情報に関する多様な動作のために、例えば、アクセス要求、クエリ、又は他のデータ取得プロトコルを介して、１つ又は複数のローカル又はリモートコンピューティングデバイスによってアクセスされ得る。

【0122】

通信媒体は、典型的には、コンピュータ可読命令、データ構造、プログラムモジュール、又は他の構造化又は非構造化データを、被変調データ信号、例えば、搬送波又は他の輸送機構等のデータ信号において具現化し、任意の情報送達又は輸送媒体を含む。「被変調データ信号」という用語又は信号は、その特性セットのうちの１つ又は複数を有する信号、又は１つ又は複数の信号において情報をエンコードするように変更された信号を指す。例として、限定されないが、通信媒体は、有線ネットワーク又は直接有線接続等の有線媒体、及び音波、ＲＦ、赤外線及び他の無線媒体等の無線媒体を含む。

【0123】

再び図１３を参照すると、本明細書において説明される態様の様々な実施形態を実装する例示的な環境１３００は、コンピュータ１３０２を備え、当該コンピュータ１３０２は、処理ユニット１３０４、システムメモリ１３０６及びシステムバス１３０８を有する。システムバス１３０８は、限定されるものではないが、システムメモリ１３０６を含むシステムコンポーネントを処理ユニット１３０４に結合する。処理ユニット１３０４は、様々な市販のプロセッサのいずれかとすることができる。デュアルプロセッサ及び他のマルチプロセッサアーキテクチャはまた、処理ユニット１３０４として利用され得る。

【0124】

システムバス１３０８は、多様な市販のバスアーキテクチャのいずれかを使用する（メモリコントローラを有するか又は有しない）メモリバス、ペリフェラルバス、及びローカルバスに更に相互接続し得る幾つかのタイプのバス構造のうちのいずれかであり得る。システムメモリ１３０６は、ＲＯＭ１３１０及びＲＡＭ１３１２を含む。基本入出力システム（「ＢＩＯＳ」）は、ＢＩＯＳが、起動中等にコンピュータ１３０２内の要素の間で情報を転送するのに役立つ基本ルーチンを含むＲＯＭ、消去可能プログラマブルリードオンリメモリ（「ＥＰＲＯＭ」）、ＥＥＰＲＯＭ等の不揮発性メモリに記憶され得る。ＲＡＭ１３１２はまた、データをキャッシュするためのスタティックＲＡＭ等の高速ＲＡＭを含み得る。

【0125】

コンピュータ１３０２は、内部ハードディスクドライブ（「ＨＤＤ」）１３１４（例えば、ＥＩＤＥ、ＳＡＴＡ）、１つ又は複数の外部記憶デバイス１３１６（例えば、磁気フロッピディスクドライブ（「ＦＤＤ」）１３１６、メモリスティック又はフラッシュドライブリーダ、メモリカードリーダ等）及び光ディスクドライブ１３２０（例えば、ＣＤ－ＲＯＭディスク、ＤＶＤ、ＢＤ等から読み出すか又は書き込むことができる）を更に備える。内部ＨＤＤ１３１４がコンピュータ１３０２内に位置するように示されているが、内部ＨＤＤ１３１４は、好適なシャシ（図示せず）における外部使用のためにも構成することができる。加えて、環境１３００には示されていないが、ソリッドステートドライブ（「ＳＳＤ」）は、ＨＤＤ１３１４に加えて、又はその代わりに使用され得る。ＨＤＤ１３１４、外部記憶デバイス１３１６及び光ディスクドライブ１３２０は、それぞれＨＤＤインターフェース１３２４、外部記憶インターフェース１３２６及び光ドライブインターフェース１３２８によって、システムバス１３０８に接続され得る。外部ドライブ実装のためのインターフェース１３２４は、ユニバーサルシリアルバス（「ＵＳＢ」）及び米国電気電子学会（「ＩＥＥＥ」）１３９４インターフェース技術のうちの少なくとも１つ又は両方を含むことができる。他の外部ドライブ接続技術は、本明細書において説明される実施形態の企図の中に含まれる。

【0126】

ドライブ及びその関連するコンピュータ可読記憶媒体は、データ、データ構造、コンピュータ実行可能命令等の不揮発性ストレージを提供する。コンピュータ１３０２のために、ドライブ及び記憶媒体は、適したデジタルフォーマットでの任意のデータの記憶に適応する。上記のコンピュータ可読記憶媒体の説明は、それぞれのタイプの記憶デバイスを参照するが、現在既存のものでも又は将来開発されるものでもコンピュータによって可読である他のタイプの記憶媒体も例示の動作環境において使用し得ること、及びさらに任意のそのような記憶媒体が本明細書において説明される方法を実行するコンピュータ実行可能命令を含み得ることが当業者によって理解されるべきである。

【0127】

オペレーティングシステム１３３０、１つ又は複数のアプリケーションプログラム１３３２、他のプログラムモジュール１３３４、及びプログラムデータ１３３６を含む幾つかのプログラムモジュールが、ドライブ及びＲＡＭ１３１２に記憶され得る。オペレーティングシステム、アプリケーション、モジュール、及び／又はデータの全て又は一部はまた、ＲＡＭ１３１２にキャッシュされ得る。本明細書において説明されるシステム及び方法は、様々な市販のオペレーティングシステム又はオペレーティングシステムの組み合わせを利用して実装され得る。

【0128】

コンピュータ１３０２は、任意選択で、エミュレーション技術を含むことができる。例えば、ハイパーバイザ（図示せず）又は他の仲介するものが、オペレーティングシステム１３３０のためのハードウェア環境をエミュレートすることができ、エミュレートされたハードウェアは、図１３において示されたハードウェアとは任意選択で異なり得る。そのような一実施形態では、オペレーティングシステム１３３０は、コンピュータ１３０２においてホストされた複数の仮想機械（「ＶＭ」）のうちの１つのＶＭを含むことができる。さらに、オペレーティングシステム１３３０は、アプリケーション１３３２のための、Ｊａｖａ（登録商標）ランタイム環境又は．ＮＥＴフレームワーク等のランタイム環境を提供することができる。ランタイム環境は、アプリケーション１３３２が、ランタイム環境を含む任意のオペレーティングシステム上で実行されることを可能にする一貫性のある実行環境である。同様に、オペレーティングシステム１３３０は、コンテナをサポートすることができ、アプリケーション１３３２は、例えば、コード、ランタイム、システムツール、システムライブラリ及びアプリケーションのための設定を含むソフトウェアの軽量でスタンドアロンの実行可能パッケージであるコンテナの形態とすることができる。

【0129】

さらに、コンピュータ１３０２は、信頼された処理モジュール（「ＴＰＭ」）等のセキュリティモジュールを用いて有効化することができる。例えば、ＴＰＭを用いると、ブートコンポーネントは、次のブートコンポーネントをロードする前に、時間的に次に来るブートコンポーネントをハッシュし、保護された値への結果の一致のために待機する。このプロセスは、コンピュータ１３０２のコード実行スタックにおける任意の層で生じ得、例えば、アプリケーション実行レベル又はオペレーティングシステム（「ＯＳ」）カーネルレベルにおいて適用され、それによって、コード実行の任意のレベルにおけるセキュリティを可能にする。

【0130】

ユーザは、１つ又は複数の有線／無線入力デバイス、例えば、キーボード１３３８、タッチスクリーン１３４０、及びマウス１３４２等のポインティングデバイスを通してコンピュータ１３０２にコマンド及び情報を入力することができる。他の入力デバイス（図示せず）は、マイクロフォン、赤外線（「ＩＲ」）リモートコントロール、無線周波数（「ＲＦ」）リモートコントロール、又は他のリモートコントロール、ジョイスティック、仮想現実コントローラ及び／又は仮想現実ヘッドセット、ゲームパッド、スタイラスペン、画像入力デバイス、例えば、カメラ、ジェスチャセンサ入力デバイス、ビジョンムーブメントセンサ入力デバイス、表情又は顔検出デバイス、生体認証入力デバイス、例えば、指紋又は虹彩スキャナ等を含むことができる。これら及び他の入力デバイスは、多くの場合、システムバス１３０８に結合することができる入力デバイスインターフェース１３４４を通して処理ユニット１３０４に接続されるが、パラレルポート、ＩＥＥＥ１３９４シリアルポート、ゲームポート、ＵＳＢポート、ＩＲインターフェース、ＢＬＵＥＴＯＯＴＨ（登録商標）インターフェース等のような他のインターフェースによって接続され得る。

【0131】

モニタ１３４６又は他のタイプのディスプレイデバイスも、ビデオアダプタ１３４８等のインターフェースを介してシステムバス１３０８に接続され得る。モニタ１３４６に加えて、コンピュータは、典型的には、スピーカ、プリンタ等のような他のペリフェラル出力デバイス（図示せず）を含む。

【0132】

コンピュータ１３０２は、リモートコンピュータ１３５０等の１つ又は複数のリモートコンピュータに対する有線及び／又は無線通信介した論理接続を使用して、ネットワーク化された環境において動作し得る。リモートコンピュータ１３５０は、ワークステーション、サーバコンピュータ、ルータ、パーソナルコンピュータ、ポータブルコンピュータ、マイクロプロセッサベースエンタテインメント機器、ピアデバイス又は他の一般的なネットワークノードとすることができ、典型的には、簡潔性のためにメモリ／記憶デバイス１３５２のみが示されているが、コンピュータ１３０２に関して説明された多くの又は全ての要素を含む。示された論理接続は、ローカルエリアネットワーク（「ＬＡＮ」）１３５４及び／又はより大きいネットワーク、例えば、ワイドエリアネットワーク（「ＷＡＮ」）１３５６への有線／無線接続性を含む。そのようなＬＡＮ及びＷＡＮネットワーキング環境は、オフィス及び企業でよく見られ、イントラネット等の企業規模のコンピュータネットワークを容易にし、これらの全ては、グローバル通信ネットワーク、例えば、インターネットに接続し得る。

【0133】

ＬＡＮネットワーキング環境において使用されるとき、コンピュータ１３０２は、有線及び／又は無線通信ネットワークインターフェース又はアダプタ１３５８を通してローカルネットワーク１３５４に接続され得る。アダプタ１３５８は、無線モードにおいてアダプタ１３５８と通信するためにそこに配置された無線アクセスポイント（「ＡＰ」）も含むことができるＬＡＮ１３５４への有線又は無線通信を容易にすることができる。

【0134】

ＷＡＮネットワーキング環境において使用されるとき、コンピュータ１３０２は、モデム１３６０を含み得るか、又はインターネットによって等のＷＡＮ１３５６上の通信を確立するための他の手段を介してＷＡＮ１３５６上の通信サーバに接続され得る。内部又は外部であり得、有線又は無線デバイスであり得るモデム１３６０は、入力デバイスインターフェース１３４４を介してシステムバス１３０８に接続され得る。ネットワーク化された環境では、コンピュータ１３０２に対して示されたプログラムモジュール又はその一部は、リモートメモリ／記憶デバイス１３５２に記憶され得る。示されたネットワーク接続は例であり、コンピュータの間の通信リンクを確立する他の手段が使用され得ることが理解されよう。

【0135】

ＬＡＮ又はＷＡＮネットワーキング環境のいずれかにおいて使用されるとき、コンピュータ１３０２は、上記で説明されたように、外部記憶デバイス１３１６に加えて、又はその代わりに、クラウド記憶システム又は他のネットワークベース記憶システムにアクセスし得る。概して、コンピュータ１３０２及びクラウド記憶システムの間の接続は、ＬＡＮ１３５４又はＷＡＮ１３５６上で、例えば、それぞれアダプタ１３５８又はモデム１３６０によって確立され得る。コンピュータ１３０２を関連付けられたクラウド記憶システムに接続すると、外部記憶インターフェース１３２６は、アダプタ１３５８及び／又はモデム１３６０の補助を用いて、他のタイプの外部ストレージを管理するように、クラウド記憶システムによって提供されたストレージを管理することができる。例えば、外部記憶インターフェース１３２６は、あたかもそれらのソースがコンピュータ１３０２に物理的に接続しているかのように、クラウド記憶ソースへのアクセスを提供するように構成することができる。

【0136】

コンピュータ１３０２は、無線通信において動作可能に配置された任意の無線デバイス又はエンティティ、例えば、プリンタ、スキャナ、デスクトップ及び／又はポータブルコンピュータ、携帯情報端末、通信衛星、無線で検出可能なタグに関連付けられた任意の機器又はロケーション（例えば、キオスク、ニューススタンド、店舗の棚等）、及び電話と通信するように動作可能であり得る。これは、ワイヤレスフィデリティ（「Ｗｉ－Ｆｉ（登録商標）」）及びＢＬＵＥＴＯＯＴＨ（登録商標）無線技術を含むことができる。それゆえ、通信は、従来のネットワークと同じく事前定義された構造であってもよいし、又は単に、少なくとも２つのデバイス間のアドホック通信であってもよい。

【0137】

上記で説明されてきたものは、システム、コンピュータプログラム製品及びコンピュータ実装方法の単なる例を含む。当然ながら、本開示を説明する目的で、コンポーネント、製品及び／又はコンピュータ実装方法のあらゆる考えられる組み合わせを説明することは可能ではなく、当業者であれば、本開示の多くの更なる組み合わせ及び置換が可能であることを認識し得る。さらに、詳細な説明、特許請求の範囲、付録及び図面において、「含む（ｉｎｃｌｕｄｅｓ）」、「有する（ｈａｓ）」、「所有する（ｐｏｓｓｅｓｓｅ）」等の用語が使用される範囲で、そのような用語は、「備える（ｃｏｍｐｒｉｓｉｎｇ）」が特許請求の範囲の移行語として利用されるときに解釈されるのと同様に、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語と同様の方法で包括的であることを意図している。様々な実施形態の説明は、例示のために提示されてきたが、網羅的であることも、又は開示された実施形態に限定されることも意図するものではない。説明された実施形態の範囲及び趣旨から逸脱することなく、多くの修正及び変形が、当業者には明らかであろう。本明細書において使用される専門用語は、実施形態の原理、実用的な適用、又は市場で見られる技術に対する技術的改善を最も良好に説明するように、又は、本明細書において開示された実施形態を他の当業者が理解することを可能にするように選択された。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【国際調査報告】