特表 2024-505488 周辺相互接続を備える基板をもつパッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-06

(54)【発明の名称】周辺相互接続を備える基板をもつパッケージ

(51)【国際特許分類】

   H01L 25/04 20230101AFI20240130BHJP

【ＦＩ】

H01L25/04 Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023544580

(86)(22)【出願日】2021-12-22

(85)【翻訳文提出日】2023-07-24

(86)【国際出願番号】 US2021064902

(87)【国際公開番号】W WO2022164559

(87)【国際公開日】2022-08-04

(31)【優先権主張番号】17/164,723

(32)【優先日】2021-02-01

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】595020643

【氏名又は名称】クゥアルコム・インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】パティル、アニケット

(72)【発明者】

【氏名】ウィ、ホン・ボク

(57)【要約】

パッケージは、基板と、第１の集積デバイスと、第２の集積デバイスとを備える。基板は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する複数の周辺相互接続とを含む。第１の集積デバイスは基板に結合される。第２の集積デバイスは基板に結合される。第２の集積デバイスは、複数の周辺相互接続を通して第１の集積デバイスに電気的に結合されるように構成される。

【特許請求の範囲】

【請求項1】

パッケージであって、
少なくとも１つの誘電体層と、
複数の相互接続と、
はんだレジスト層と、
前記はんだレジスト層の上に位置する複数の周辺相互接続と
を備える基板と、
前記基板に結合された第１の集積デバイスと、
前記基板に結合された第２の集積デバイスとを備え、ここにおいて、前記第２の集積デバイスが、前記複数の周辺相互接続を通して前記第１の集積デバイスに電気的に結合されるように構成された、
パッケージ。

【請求項2】

前記基板が、ルーティング領域とキープアウト領域とを含み、
ここにおいて、前記複数の周辺相互接続が、少なくとも部分的に、前記ルーティング領域と前記キープアウト領域との境界に沿って位置する、
請求項１に記載のパッケージ。

【請求項3】

前記キープアウト領域は、相互接続がない前記基板の領域である、請求項２に記載のパッケージ。

【請求項4】

前記複数の周辺相互接続が、前記第１の集積デバイスと前記第２の集積デバイスとの間の少なくとも１つの信号のための少なくとも１つの電気経路を提供するように構成された、請求項１に記載のパッケージ。

【請求項5】

前記第１の集積デバイスが、第１の電力管理集積デバイスおよび／または第１のアプリケーションプロセッサを含む、請求項１に記載のパッケージ。

【請求項6】

前記第２の集積デバイスが、第２の電力管理集積デバイスおよび／または第２のアプリケーションプロセッサを含む、請求項５に記載のパッケージ。

【請求項7】

前記はんだレジスト層と前記複数の周辺相互接続との上に位置する周辺誘電体層をさらに備える、請求項１に記載のパッケージ。

【請求項8】

前記基板に結合された第３の集積デバイスをさらに備え、
ここにおいて、前記基板が、前記はんだレジスト層の上に位置する第２の複数の周辺相互接続をさらに含み、
ここにおいて、前記基板が、前記はんだレジスト層の上に位置する第３の複数の周辺相互接続をさらに含み、
ここにおいて、前記第１の集積デバイスが、前記第２の複数の周辺相互接続を通して前記第３の集積デバイスに電気的に結合されるように構成され、
ここにおいて、前記第２の集積デバイスが、前記第３の複数の周辺相互接続を通して前記第３の集積デバイスに電気的に結合されるように構成された、
請求項１に記載のパッケージ。

【請求項9】

前記複数の周辺相互接続、前記第２の複数の周辺相互接続、および前記第３の複数の周辺相互接続が、前記基板の周辺に沿って位置する、請求項８に記載のパッケージ。

【請求項10】

前記パッケージが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両中のデバイスからなるグループから選択されるデバイスに組み込まれる、請求項１に記載のパッケージ。

【請求項11】

装置であって、
少なくとも１つの誘電体層と、
複数の相互接続と、
はんだレジスト層と、
前記はんだレジスト層の上に位置する周辺相互接続のための手段と
を備える基板と、
前記基板に結合された第１の集積デバイスと、
前記基板に結合された第２の集積デバイスとを備え、ここにおいて、前記第２の集積デバイスが、周辺相互接続のための前記手段を通して前記第１の集積デバイスに電気的に結合されるように構成された、
装置。

【請求項12】

前記基板が、ルーティング領域とキープアウト領域とを含み、
ここにおいて、周辺相互接続のための前記手段が、少なくとも部分的に、前記ルーティング領域と前記キープアウト領域との境界に沿って位置する、
請求項１１に記載の装置。

【請求項13】

前記キープアウト領域は、相互接続がない前記基板の領域である、請求項１２に記載の装置。

【請求項14】

周辺相互接続のための前記手段が、前記第１の集積デバイスと前記第２の集積デバイスとの間の少なくとも１つの信号のための少なくとも１つの電気経路を提供するように構成された、請求項１１に記載の装置。

【請求項15】

前記第１の集積デバイスが、第１の電力管理集積デバイスおよび／または第１のアプリケーションプロセッサを含む、請求項１１に記載の装置。

【請求項16】

前記第２の集積デバイスが、第２の電力管理集積デバイスおよび／または第２のアプリケーションプロセッサを含む、請求項１５に記載の装置。

【請求項17】

前記はんだレジスト層と周辺相互接続のための前記手段との上に位置する周辺誘電体層をさらに備える、請求項１１に記載の装置。

【請求項18】

パッケージを製作するための方法であって、
少なくとも１つの誘電体層と、
複数の相互接続と、
はんだレジスト層と、
前記はんだレジスト層の上に位置する複数の周辺相互接続と
を備える基板を提供することと、
第１の集積デバイスを前記基板に結合することと、
第２の集積デバイスを前記基板に結合することとを備え、ここにおいて、前記第２の集積デバイスが、前記複数の周辺相互接続を通して前記第１の集積デバイスに電気的に結合されるように構成された、
方法。

【請求項19】

前記基板が、ルーティング領域とキープアウト領域とを含み、
ここにおいて、前記複数の周辺相互接続が、少なくとも部分的に、前記ルーティング領域と前記キープアウト領域との境界に沿って位置する、
請求項１８に記載の方法。

【請求項20】

前記キープアウト領域は、相互接続がない前記基板の領域である、請求項１９に記載の方法。

【請求項21】

前記複数の周辺相互接続が、前記第１の集積デバイスと前記第２の集積デバイスとの間の少なくとも１つの信号のための少なくとも１つの電気経路を提供するように構成された、請求項１８に記載の方法。

【請求項22】

前記第１の集積デバイスが、第１の電力管理集積デバイスおよび／または第１のアプリケーションプロセッサを含む、請求項１８に記載の方法。

【請求項23】

前記はんだレジスト層と前記複数の周辺相互接続との上に位置する周辺誘電体層をさらに備える、請求項１８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001]本出願は、その全体が以下に完全に記載されるかのように、およびすべての適用可能な目的のために、その内容全体が参照により本明細書に組み込まれる、２０２１年２月１日に米国特許庁に出願された非仮出願第１７／１６４，７２３号の優先権および利益を主張する。

【0002】

[0002]様々な特徴は、集積デバイスを含むパッケージに関するが、より詳細には、集積デバイスと基板とを含むパッケージに関する。

【背景技術】

【0003】

[0003]図１は、基板１０２と、集積デバイス１０４と、集積デバイス１０６とを含むパッケージ１００を示す。基板１０２は、少なくとも１つの誘電体層１２０と、複数の相互接続１２２と、複数のはんだ相互接続１２４とを含む。複数のはんだ相互接続１４４は、基板１０２と集積デバイス１０４とに結合される。複数のはんだ相互接続１６４は、基板１０２と集積デバイス１０６とに結合される。集積デバイス１０４と集積デバイス１０６とを電気的に結合することは、パッケージ１００の全体的性能に悪影響を及ぼすことがある。より良く性能を発揮するパッケージを提供する必要が継続的にある。

【発明の概要】

【0004】

[0004]様々な特徴は、集積デバイスを含むパッケージに関するが、より詳細には、集積デバイスと基板とを含むパッケージに関する。

【0005】

[0005]一例は、基板と、第１の集積デバイスと、第２の集積デバイスとを備えるパッケージを提供する。基板は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する複数の周辺相互接続とを含む。第１の集積デバイスは基板に結合される。第２の集積デバイスは基板に結合される。第２の集積デバイスは、複数の周辺相互接続を通して第１の集積デバイスに電気的に結合されるように構成される。

【0006】

[0006]別の例は、基板と、第１の集積デバイスと、第２の集積デバイスとを備える装置を提供する。基板は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する周辺相互接続のための手段とを含む。第１の集積デバイスは基板に結合される。第２の集積デバイスは基板に結合される。第２の集積デバイスは、周辺相互接続のための手段を通して第１の集積デバイスに電気的に結合されるように構成される。

【0007】

[0007]別の例は、パッケージを製作するための方法を提供する。本方法は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する複数の周辺相互接続とを備える基板を提供する。本方法は、第１の集積デバイスを基板に結合する。本方法は、第２の集積デバイスを基板に結合する。第２の集積デバイスは、複数の周辺相互接続を通して第１の集積デバイスに電気的に結合されるように構成される。

【0008】

[0008]様々な特徴、性質、および利点は、全体を通じて同様の参照符号が同様のものを指す図面とともに読めば、以下に記載される詳細な説明から明らかになり得る。

【図面の簡単な説明】

【0009】

【図1】[0009]集積デバイスと基板と含むパッケージの側面図。

【図2】[0010]周辺相互接続をもつ基板を含むパッケージの平面図。

【図3】[0011]周辺相互接続をもつ基板に結合された集積デバイスの近接図の平面図。

【図4】[0012]周辺相互接続をもつ基板の側面図。

【図5】[0013]周辺相互接続をもつ基板の側面図。

【図6】[0014]周辺相互接続をもつ基板を含むパッケージの側面図。

【図7】[0015]周辺相互接続をもつ基板を含むパッケージの側面図。

【図8】[0016]周辺相互接続を備える基板を作製するための例示的なシーケンスを示す図。

【図9】[0017]周辺相互接続を備える基板を作製するための方法の例示的な流れ図。

【図10A】[0018]基板を作製するための例示的なシーケンスを示す図。

【図10B】基板を作製するための例示的なシーケンスを示す図。

【図10C】基板を作製するための例示的なシーケンスを示す図。

【図11】[0019]基板を作製するための方法の例示的な流れ図。

【図12A】[0020]周辺相互接続を備える基板を含むパッケージを作製するための例示的なシーケンスを示す図。

【図12B】周辺相互接続を備える基板を含むパッケージを作製するための例示的なシーケンスを示す図。

【図13】[0021]周辺相互接続を備える基板を含むパッケージを作製するための方法の例示的な流れ図。

【図14】[0022]本明細書で説明されるダイ、電子回路、集積デバイス、集積受動デバイス（ＩＰＤ）、受動構成要素、パッケージ、および／またはデバイスパッケージを統合し得る様々な電子デバイスを示す図。

【発明を実施するための形態】

【0010】

[0023]以下の説明では、本開示の様々な態様の完全な理解を提供するために、具体的な詳細が与えられる。しかしながら、態様はこれらの具体的な詳細なしに実践され得ることが当業者によって理解されよう。たとえば、態様を不要な詳細で不明瞭にすることを回避するために、回路がブロック図で示されることがある。他の事例では、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法が詳細に示されないことがある。

【0011】

[0024]本開示は、基板と、第１の集積デバイスと、第２の集積デバイスとを含む、パッケージについて説明する。基板は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する複数の周辺相互接続とを含む。第１の集積デバイスは基板に結合される。第２の集積デバイスは基板に結合される。第２の集積デバイスは、複数の周辺相互接続を通して第１の集積デバイスに電気的に結合されるように構成される。基板は、ルーティング領域（routing region）とキープアウト領域（keep out region）とを含む。複数の周辺相互接続は、少なくとも部分的に、ルーティング領域とキープアウト領域との境界に沿って位置する。複数の周辺相互接続は、第１の集積デバイスと第２の集積デバイスとの間の少なくとも１つの信号のための少なくとも１つの電気経路を提供するように構成される。

【0012】

周辺相互接続を備える基板を備える例示的なパッケージ
[0025]図２は、周辺相互接続をもつ基板を含むパッケージ２００の平面図を示す。パッケージ２００は、基板２０２と、集積デバイス２０１と、集積デバイス２０３と、集積デバイス２０５とを含む。基板２０２は、ルーティング領域２０４とキープアウト領域２０６とを含む。集積デバイス２０１、集積デバイス２０３および集積デバイス２０５は、基板２０２の第１の表面に結合される。集積デバイス２０１、集積デバイス２０３および集積デバイス２０５は、基板２０２のルーティング領域２０４に結合される。ルーティング領域２０４は、基板２０２の中に相互接続を含む、基板２０２の領域を含み得る。キープアウト領域２０６は、基板２０２の中に相互接続がないことがある。ルーティング領域２０４とキープアウト領域２０６とは、境界を共有する。

【0013】

[0026]基板２０２は、第１の複数の周辺相互接続２１３と、第２の複数の周辺相互接続２１５と、第３の複数の周辺相互接続２３５とを含む。第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、基板２０２のはんだレジスト層の上に位置し得る。第１の複数の周辺相互接続２１３は、集積デバイス２０１と集積デバイス２０３とを電気的に結合するように構成される。第２の複数の周辺相互接続２１５は、集積デバイス２０１と集積デバイス２０５とを電気的に結合するように構成される。第３の複数の周辺相互接続２３５は、集積デバイス２０３と集積デバイス２０５とを電気的に結合するように構成される。

【0014】

[0027]第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、少なくとも部分的に、ルーティング領域２０４とキープアウト領域２０６との境界に沿って位置する相互接続であり得る。第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、少なくとも部分的に、ルーティング領域２０４の周辺に沿って位置する相互接続であり得る。第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、少なくとも部分的に、キープアウト領域２０６の内側周辺に沿って位置する相互接続であり得る。ルーティング領域２０４とキープアウト領域２０６との境界に沿って位置する周辺相互接続は、周辺が、少なくとも部分的に境界上に、境界に隣接するルーティング領域２０４の一部分、および／または境界に隣接するキープアウト領域２０６の一部分上に位置することを意味し得る。第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、周辺相互接続のための手段であり得る。

【0015】

[0028]周辺相互接続が、２つの集積デバイス（たとえば、２つの電力管理集積回路（ＰＩＭＣ））間のチャネル（たとえば、信号チャネル）として構成され得る。ルーティング領域２０４の周辺に沿った第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５の使用は、パッケージ２００の配電網（ＰＤＮ）の性能を改善するのを助ける。たとえば、第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、パッケージ２００の（基板２０２のルーティング領域２０４の中に位置し得る）電力レールおよび／または電力面からできるだけ遠くに位置し得、これは、電力レールおよび／または電力面の性能を改善するのを助ける。電力レールおよび／または電力面は、１つまたは複数の集積デバイスに結合され得る相互接続の例である。電力レールおよび／または電力面は、基板２０２の金属層の中に位置し得る。その上、ルーティング領域２０４の境界および／または周辺に沿って周辺相互接続を配置することは、周辺相互接続を含む金属層の総面積を低減し、および／または基板２０２の金属層の数を低減するのを助け得る。

【0016】

[0029]第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、２５マイクロメートルの最小線幅（Ｌ）と、周辺相互接続間の２５マイクロメートルの最小間隔（Ｓ）とを有し得る。第１の複数の周辺相互接続２１３、第２の複数の周辺相互接続２１５および／または第３の複数の周辺相互接続２３５は、１８マイクロメートルの最小厚さを有し得る。

【0017】

[0030]集積デバイス（たとえば、２０１、２０３、２０５）は、ダイ（たとえば、半導体ベアダイ）を含み得る。集積デバイスは電力管理集積回路（ＰＭＩＣ）を含み得る。集積デバイスはアプリケーションプロセッサを含み得る。集積デバイスは、無線周波数（ＲＦ）デバイス、受動デバイス、フィルタ、キャパシタ、インダクタ、アンテナ、送信機、受信機、ガリウムヒ素（ＧａＡｓ）ベース集積デバイス、表面弾性波（ＳＡＷ）フィルタ、バルク弾性波（ＢＡＷ）フィルタ、発光ダイオード（ＬＥＤ）集積デバイス、ケイ素（Ｓｉ）ベース集積デバイス、炭化ケイ素（ＳｉＣ）ベース集積デバイス、メモリ、電力管理プロセッサ、および／またはそれらの組合せを含み得る。集積デバイス（たとえば、２０１、２０３、２０５）は、少なくとも１つの電子回路（たとえば、第１の電子回路、第２の電子回路など）を含み得る。

【0018】

[0031]集積デバイス（たとえば、２０１、２０３、２０５）は、基板２０２のルーティング領域２０４の上に位置する。異なるパッケージが、異なる数の集積デバイスを有し得ることに留意されたい。集積デバイスの位置は例示的である。集積デバイスは、基板の異なる部分に結合され得る。

【0019】

[0032]図３は、集積デバイス２０１と基板２０２との平面図の近接図を示す。図３に示されているように、第１の複数の周辺相互接続２１３および第２の複数の周辺相互接続２１５は、集積デバイス２０１に結合される（たとえば、電気的に結合される）ように構成される。第１の複数の周辺相互接続２１３は、周辺相互接続３１１と周辺相互接続３１２とを含む。周辺相互接続３１１および周辺相互接続３１２は、集積デバイス２０１と集積デバイス２０３とに結合されるように構成される。周辺相互接続３１１および周辺相互接続３１２は、集積デバイス２０１と集積デバイス２０３との間の信号のための電気経路を提供するように構成される。以下でさらに説明されるように、第１の複数の周辺相互接続２１３は、複数の相互接続、複数のはんだ相互接続および／または複数のピラー相互接続を通して集積デバイス２０１に結合される。

【0020】

[0033]周辺相互接続３１１は、ルーティング領域２０４の中に、およびルーティング領域２０４の周辺に沿って位置する。周辺相互接続３１２は、キープアウト領域２０６の中に、およびキープアウト領域２０６の内側周辺に沿って位置する。第１の複数の周辺相互接続２１３は、ルーティング領域２０４とキープアウト領域２０６との境界に沿って延び得る。ルーティング領域２０４とキープアウト領域２０６との境界は、基板２０２のルーティング領域２０４の隣接部分および／またはキープアウト領域２０６の隣接部分を含み得る。

【0021】

[0034]第２の複数の周辺相互接続２１５は、周辺相互接続３３１と、周辺相互接続３３２と、周辺相互接続３３３とを含む。周辺相互接続３３１、周辺相互接続３３２および周辺相互接続３３３は、集積デバイス２０１と集積デバイス２０５とに結合されるように構成される。周辺相互接続３３１、周辺相互接続３３２および周辺相互接続３３３は、集積デバイス２０１と集積デバイス２０５との間の信号のための電気経路を提供するように構成される。以下でさらに説明されるように、第２の複数の周辺相互接続２１５は、複数の相互接続、複数のはんだ相互接続および／または複数のピラー相互接続を通して集積デバイス２０１に結合される。

【0022】

[0035]周辺相互接続３３１は、ルーティング領域２０４の中に、およびルーティング領域２０４の周辺に沿って位置する。周辺相互接続３３２および３３３は、キープアウト領域２０６の中に、およびキープアウト領域２０６の内側周辺に沿って位置する。第２の複数の周辺相互接続２１５は、ルーティング領域２０４とキープアウト領域２０６との境界に沿って延び得る。ルーティング領域２０４とキープアウト領域２０６との境界は、基板２０２のルーティング領域２０４の隣接部分および／またはキープアウト領域２０６の隣接部分を含み得る。

【0023】

[0036]他の集積デバイス（たとえば、２０３、２０５）は、それらのそれぞれの周辺相互接続に、集積デバイス２０１について説明されたものと同様の様式で結合され得る。異なる実装形態が、集積デバイスに結合された異なる数の周辺相互接続を有し得ることに留意されたい。異なる実装形態は、ルーティング領域２０４および／またはキープアウト領域２０６の異なる部分の中に周辺相互接続を配置し得る。異なる実装形態は、ルーティング領域２０４の隣接部分を別様に定義し得る。たとえば、ルーティング領域２０４の隣接部分は、ルーティング領域２０４とキープアウト領域２０６との間で共有される境界の１００マイクロメートル内（たとえば、１００マイクロメートル以下）であるルーティング領域２０４の部分を含み得る。異なる実装形態は、境界に対するルーティング領域２０４の隣接部分を定義するために、１００マイクロメートルよりも小さい値を使用し得る。

【0024】

[0037]図４は、図３のＡＡ断面にわたる基板２０２の側面図を示す。基板２０２は、少なくとも１つの誘電体層４０２と、複数の相互接続３２２と、はんだレジスト層４０１と、第１の複数の周辺相互接続２１３と、第２の複数の周辺相互接続２１５と、周辺誘電体層４０３とを含む。複数の相互接続３２２からの相互接続（たとえば、パッド）のうちのいくつかは、少なくとも１つの誘電体層４０２の表面の上に位置する。はんだレジスト層４０１は、少なくとも１つの誘電体層４０２と複数の相互接続３２２との上に位置する。周辺相互接続３１１、３１２、３３１、３３２および３３３は、複数の相互接続３２２からの相互接続に結合される。周辺誘電体層４０３は、はんだレジスト層４０１と周辺相互接続（たとえば、３１１、３１２、３３１、３３２、３３３）との上に位置する。複数の相互接続３２２は、はんだ相互接続および／またはピラー相互接続を通して集積デバイス（たとえば、２０１）に結合されるように構成され得る。少なくとも１つの誘電体層４０２は、以下でさらに説明されるように、少なくとも１つの誘電体層６２０を含み得る。

【0025】

[0038]図５は、図３のＡＡ断面にわたる基板５０２の側面図を示す。図５の基板５０２は、基板２０２と同様であり得る。したがって、基板５０２は、基板２０２と同じまたは同様の構成要素を含み得る。基板５０２は、少なくとも１つの誘電体層４０２と、複数の相互接続５２２と、はんだレジスト層４０１と、第１の複数の周辺相互接続２１３と、第２の複数の周辺相互接続２１５と、周辺誘電体層４０３とを含む。複数の相互接続５２２からの相互接続（たとえば、パッド）のうちのいくつかは、少なくとも１つの誘電体層４０２の中に位置する（たとえば、その中に埋め込まれる）。はんだレジスト層４０１は、少なくとも１つの誘電体層４０２と複数の相互接続５２２との上に位置する。周辺相互接続３１１、３１２、３３１、３３２および３３３は、複数の相互接続５２２からの相互接続に結合される。周辺誘電体層４０３は、はんだレジスト層４０１と周辺相互接続（たとえば、３１１、３１２、３３１、３３２、３３３）との上に位置する。複数の相互接続５２２は、はんだ相互接続および／またはピラー相互接続を通して集積デバイス（たとえば、２０１）に結合されるように構成され得る。図４および図５に示されている構成は、本開示で説明される他の集積デバイス（たとえば、２０３、２０５）に適用可能であり得ることに留意されたい。

【0026】

[0039]図６は、周辺相互接続を備える基板２０２を含むパッケージ２００の側面図を示す。パッケージ２００は、複数のはんだ相互接続６８０を通してボード６９０（たとえば、プリント回路板（ＰＣＢ））に結合される。パッケージ２００は、最適化および改善されたＰＤＮ性能をも有しながらコンパクトな小さいファクタをもつパッケージを提供する。

【0027】

[0040]パッケージ２００は、基板２０２と、集積デバイス２０３と、集積デバイス２０５と、構成要素６０７（たとえば、キャパシタ）とを含む。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２と、はんだレジスト層４０１と、はんだレジスト層６０１と、複数の周辺相互接続６３５と、周辺誘電体層４０３とを含む。複数の相互接続６２２は、複数の相互接続３２２および／または複数の相互接続５２２を表し得る。図示されていないが、パッケージ２００は、他の集積デバイス（たとえば、２０１）と他の周辺相互接続（たとえば、２１３、２１５）とを含み得る。複数の相互接続６２２は、複数の相互接続３２２を含み得る。

【0028】

[0041]複数の相互接続６２２は、第１の最小ピッチと、第１の最小線幅（Ｌ）および間隔（Ｓ）（たとえば、Ｌ／Ｓ）とを有し得る。いくつかの実装形態では、複数の相互接続６２２についての第１の最小線幅および間隔（Ｌ／Ｓ）は、およそ９／９～１２／１２マイクロメートル（μｍ）の範囲内である（たとえば、およそ９～１２マイクロメートル（μｍ）の最小線幅、およそ９～１２マイクロメートル（μｍ）の最小間隔）。

【0029】

[0042]複数の周辺相互接続６３５は、２５マイクロメートルの最小線幅（Ｌ）と、周辺相互接続の間の２５マイクロメートルの最小間隔（Ｓ）とを有し得る。複数の周辺相互接続６３５は、１８マイクロメートルの最小厚さを有し得る。

【0030】

[0043]異なる実装形態は、異なる基板を使用し得る。基板２０２は、積層基板、コアレス基板、有機基板、コア層を含む基板（たとえば、コア基板）であり得る。いくつかの実装形態では、少なくとも１つの誘電体層６２０は、コア層および／またはプリプレグ層を含み得る。少なくとも１つの誘電体層６２０は、およそ３．５～３．７の範囲内の誘電率を有し得る。少なくとも１つの誘電体層６２０は、基板２０２を補強するためのガラスファブリックを含み得る。基板を作製する一例が、図１０Ａ～図１０Ｃにおいて以下でさらに説明される。以下でさらに説明されるように、いくつかの実装形態では、基板２０２は、モディファイドセミアディティブプロセス（ｍＳＡＰ）またはセミアディティブプロセス（ＳＡＰ）を使用して作製され得る。図８は、周辺相互接続を備える基板を作製するためのシーケンスを示し、説明する。

【0031】

[0044]集積デバイス２０３は、基板２０２の第１の表面（たとえば、上部表面）に結合される。集積デバイス２０３は、複数のはんだ相互接続６３０を通して基板に結合される。複数のはんだ相互接続６３０は、ピラー相互接続（たとえば、銅ピラー）および／またははんだ相互接続を含み得る。アンダーフィル６３３が、基板２０２と集積デバイス２０３（たとえば、第１の集積デバイス）との間に位置する。アンダーフィル６３３は、複数のはんだ相互接続６３０を囲み得る。集積デバイス２０５は、基板２０２の第１の表面（たとえば、上部表面）に結合される。集積デバイス２０５（たとえば、第２の集積デバイス）は、複数のはんだ相互接続６５０を通して基板に結合される。複数のはんだ相互接続６５０は、ピラー相互接続（たとえば、銅ピラー）および／またははんだ相互接続を含み得る。アンダーフィル６５３が、基板２０２と集積デバイス２０５との間に位置する。アンダーフィル６５３は、複数のはんだ相互接続６５０を囲み得る。集積デバイス２０３および集積デバイス２０５は、基板２０２のルーティング領域２０４の上に位置し得る。

【0032】

[0045]カプセル化層６１０が、基板２０２と（１つまたは複数の）集積デバイス（たとえば、２０３、２０５）と構成要素６０７との上に形成され得る。カプセル化層６１０は、モールド、樹脂および／またはエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、または液状成形プロセスが、カプセル化層６１０を形成するために使用され得る。カプセル化層６１０はフォトエッチング可能であり得る。カプセル化層６１０は、カプセル化のための手段であり得る。

【0033】

[0046]複数の周辺相互接続６３５は、はんだレジスト層４０１の上に位置する。複数の周辺相互接続６３５は、本開示で説明される周辺相互接続（たとえば、２１３、２１５、２３５、３１１、３１２、３３１、３３２、３３３）のいずれかを表し得る。複数の周辺相互接続６３５は、キープアウト領域２０６の内側周辺に、ルーティング領域２０４の周辺に、および／またはルーティング領域２０４とキープアウト領域２０６との境界に沿って、位置し得る。キープアウト領域２０６は、基板２０２の中に相互接続がないことがある。たとえば、基板２０２のキープアウト領域２０６の中に、少なくとも１つの誘電体層６２０の中に位置する相互接続がないことがある。別の例では、基板２０２のキープアウト領域２０６の中に、はんだレジスト層４０１（たとえば、少なくとも１つの誘電体層６２０に結合されたはんだレジスト層４０１の下部表面）と、はんだレジスト層６０１（たとえば、少なくとも１つの誘電体層６２０に結合されたはんだレジスト層６０１の上部表面）との間に垂直に位置する相互接続がないことがある。周辺誘電体層４０３は、はんだレジスト層４０１と複数の周辺相互接続６３５との上に位置する。複数の周辺相互接続６３５は、２つまたはそれ以上の集積デバイスを電気的に結合するように構成され得る。複数の周辺相互接続６２５は、２つまたはそれ以上の集積デバイス間の信号のための（１つまたは複数の）電気経路として構成され得る。

【0034】

[0047]集積デバイス２０３は、複数のはんだ相互接続６３０と複数の相互接続６２２からの相互接続（たとえば、表面相互接続）とを通して複数の周辺相互接続６３５に結合される。集積デバイス２０５は、複数のはんだ相互接続６５０と複数の相互接続６２２からの相互接続（たとえば、表面相互接続）とを通して複数の周辺相互接続６３５に結合される。

【0035】

[0048]図７は、周辺相互接続を備える基板７０２を含むパッケージ７００の側面図を示す。パッケージ７００はパッケージ２００と同様である。したがって、パッケージ７００は、パッケージ２００と同じまたは同様の構成要素を含む。基板７０２は基板２０２と同様である。したがって、基板７０２は、基板２０２と同じまたは同様の構成要素を含む。パッケージ７００は、図１～図５のパッケージ２００を表し得る。

【0036】

[0049]基板７０２は、少なくとも１つの誘電体層と、複数の相互接続７２２と、はんだレジスト層４０１と、はんだレジスト層６０１と、複数の周辺相互接続６３５と、周辺誘電体層４０３とを含む。図７に示されているように、集積デバイス２０３および集積デバイス２０５は、基板７０２の埋込み相互接続に結合される。

【0037】

[0050]集積デバイス２０３は、複数のはんだ相互接続６３０と複数の相互接続７２２からの相互接続（たとえば、埋込み相互接続）とを通して複数の周辺相互接続６３５に結合される。集積デバイス２０５は、複数のはんだ相互接続６５０と複数の相互接続７２２からの相互接続（たとえば、埋込み相互接続）とを通して複数の周辺相互接続６３５に結合される。集積デバイス２０３および集積デバイス２０５は、基板７０２のルーティング領域２０４の上に位置し得る。図６～図７に示されているように、複数の周辺相互接続６３５は、基板（たとえば、２０２、７０２）の他の相互接続とは異なる金属層上に位置する。たとえば、複数の周辺相互接続６３５は、はんだレジスト層４０１とはんだレジスト層６０１との間に位置する相互接続とは異なる金属層上に位置する。

【0038】

周辺相互接続を備える基板を作製するための例示的なシーケンス
[0051]図８は、周辺相互接続を備える基板を提供または作製するための例示的なシーケンスを示す。いくつかの実装形態では、図８のシーケンスは、図６の周辺相互接続を含む基板２０２、または本開示で説明される基板のいずれかを提供または作製するために使用され得る。

【0039】

[0052]図８のシーケンスは、基板を提供または作製するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。いくつかの実装形態では、プロセスのうちの１つまたは複数が、本開示の範囲から逸脱することなく交換または置換され得る。図８のシーケンスは、（ウエハの一部として）一度に１つの基板またはいくつかの基板を作製するために使用され得る。

【0040】

[0053]段階１は、図８に示されているように、基板２０２が提供された後の状態を示す。基板２０２は、サプライヤによって提供されるか、または作製され得る。図１０Ａ～図１０Ｃに示されているプロセスと同様のプロセスが、基板２０２を作製するために使用され得る。しかしながら、異なる実装形態は、基板２０２を作製するために異なるプロセスを使用し得る。基板２０２を作製するために使用され得るプロセスの例は、セミアディティブプロセス（ＳＡＰ）およびモディファイドセミアディティブプロセス（ｍＳＡＰ）を含む。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２とを含む。基板２０２は、積層基板、コアレス基板、有機基板、コア層を含む基板（たとえば、コア基板）であり得る。いくつかの実装形態では、少なくとも１つの誘電体層６２０は、コア層および／またはプリプレグ層を含み得る。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２と、はんだレジスト層４０１と、はんだレジスト層６０１とを含む。

【0041】

[0054]段階２は、複数の周辺相互接続６３５がはんだレジスト層４０１の上に形成された後の状態を示す。複数の周辺相互接続６３５は、複数の相互接続６２２に結合され得る。複数の周辺相互接続６３５は、はんだレジスト層４０１のキャビティの中に形成され得る。複数の周辺相互接続６３５は、複数の周辺相互接続（たとえば、２１３、２１５、２３５、３１１、３１２、３３１、３３２、３３３）からの１つまたは複数の周辺相互接続を表し得る。異なる実装形態は、複数の周辺相互接続６３５を別様に形成し得る。インクジェットおよび／またはエアゾールジェットプロセスが、はんだレジスト層４０１と複数の相互接続６２２からの相互接続のいくつかの部分との上に導電性ペーストを形成するために使用され得る。インクジェットおよび／またはエアゾールジェットプロセスは、２つのパッド（たとえば、表面パッド、埋込みパッド）間に導電性ペーストを形成し得る。

【0042】

[0055]段階３は、周辺誘電体層４０３がはんだレジスト層４０１と複数の周辺相互接続６３５との上に形成された後の状態を示す。周辺誘電体層４０３は、はんだレジスト層４０１のキャビティのうちの少なくともいくつかの中にも形成され得る。周辺誘電体層４０３の一部は、はんだレジスト層４０１と複数の周辺相互接続６３５との間に横方向に位置し得る。異なる実装形態は、周辺誘電体層４０３を別様に形成し得る。インクジェットおよび／またはエアゾールジェットプロセスが、はんだレジスト層４０１と複数の周辺相互接続６３５との上に誘電体ペーストを形成するために使用され得る。導電性ペーストおよび誘電体ペーストが提供および／または形成されると、硬化プロセスが実施され得、これは、導電性ペーストを複数の周辺相互接続６３５に変え、誘電体ペーストを周辺誘電体層４０３に変える。硬化プロセスは、オーブンベークおよび／または紫外線（ＵＶ）硬化を含み得る。

【0043】

周辺相互接続を備える基板を作製するための方法の例示的な流れ図
[0056]いくつかの実装形態では、周辺相互接続を含む基板を作製することは、いくつかのプロセスを含む。図９は、周辺相互接続を備える基板を提供または作製するための方法９００の例示的な流れ図を示す。いくつかの実装形態では、図９の方法９００は、本開示で説明される図６の基板（たとえば、２０２）を提供または作製するために使用され得る。しかしながら、方法９００は、本開示で説明される基板のいずれかを提供または作製するために使用され得る。

【0044】

[0057]図９の方法は、相互接続デバイスを提供または作製するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。

【0045】

[0058]方法は、（９０５において）基板（たとえば、２０２）を提供する。基板２０２は、サプライヤによって提供されるか、または作製され得る。図１０Ａ～図１０Ｃに示されているプロセスと同様のプロセスが、基板２０２を作製するために使用され得る。しかしながら、異なる実装形態は、基板２０２を作製するために異なるプロセスを使用し得る。基板２０２を作製するために使用され得るプロセスの例は、セミアディティブプロセス（ＳＡＰ）およびモディファイドセミアディティブプロセス（ｍＳＡＰ）を含む。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２とを含む。基板２０２は、積層基板、コアレス基板、有機基板、コア層を含む基板（たとえば、コア基板）であり得る。いくつかの実装形態では、少なくとも１つの誘電体層６２０は、コア層および／またはプリプレグ層を含み得る。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２と、はんだレジスト層４０１と、はんだレジスト層６０１とを含む。

【0046】

[0059]方法は、（９１０において）はんだレジスト層４０１の上に導電性ペーストを提供する。導電性ペーストは、複数の相互接続６２２に結合され得る。導電性ペーストは、はんだレジスト層４０１のキャビティの中に形成され得る。硬化させられると、導電性ペーストは、複数の周辺相互接続６３５を形成し得る。複数の周辺相互接続６３５は、複数の周辺相互接続（たとえば、２１３、２１５、２３５、３１１、３１２、３３１、３３２、３３３）からの１つまたは複数の周辺相互接続を表し得る。異なる実装形態は、導電性ペーストを別様に形成し得る。インクジェットおよび／またはエアゾールジェットプロセスが、はんだレジスト層４０１と複数の相互接続６２２からの相互接続のいくつかの部分との上に導電性ペーストを形成するために使用され得る。インクジェットおよび／またはエアゾールジェットプロセスは、２つのパッド（たとえば、表面パッド、埋込みパッド）間に導電性ペーストを形成し得る。図８の段階２は、はんだレジスト層の上に形成される（周辺相互接続になることになる）導電性ペーストの一例を示し、説明する。

【0047】

[0060]方法は、（９１５において）はんだレジスト層４０１と導電性ペーストとの上に誘電体ペーストを提供する。誘電体ペーストは、はんだレジスト層４０１のキャビティのうちの少なくともいくつかの中に形成され得る。誘電体ペーストの一部は、はんだレジスト層４０１と導電性ペーストとの間に横方向に位置し得る。硬化させられると、誘電体ペーストは、周辺誘電体層４０３を形成し得る。異なる実装形態は、誘電体ペーストを別様に形成し得る。インクジェットおよび／またはエアゾールジェットプロセスが、はんだレジスト層４０１と導電性ペーストとの上に誘電体ペーストを形成するために使用され得る。図８の段階３は、はんだレジスト層の上に形成される（周辺誘電体層になることになる）誘電体ペーストの一例を示し、説明する。

【0048】

[0061]方法は、（９２０において）導電性ペーストおよび／または誘電体ペーストを硬化させる。硬化プロセスは、オーブンベークおよび／または紫外線（ＵＶ）硬化を含み得る。導電性ペーストを硬化させることは、複数の周辺相互接続６３５を形成し得る。誘電体ペーストを硬化させることは、周辺誘電体層４０３を形成し得る。導電性ペーストの硬化と誘電体ペーストの硬化とは、同時にまたは連続的に実施され得る。

【0049】

基板を作製するための例示的なシーケンス
[0062]いくつかの実装形態では、基板を作製することは、いくつかのプロセスを含む。図１０Ａ～図１０Ｃは、基板を提供または作製するための例示的なシーケンスを示す。いくつかの実装形態では、図１０Ａ～図１０Ｃのシーケンスは、図６の基板２０２を提供または作製するために使用され得る。しかしながら、図１０Ａ～図１０Ｃのプロセスは、本開示で説明される基板のいずれかを作製するために使用され得る。

【0050】

[0063]図１０Ａ～図１０Ｃのシーケンスは、基板を提供または作製するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。いくつかの実装形態では、プロセスのうちの１つまたは複数が、本開示の範囲から逸脱することなく交換または置換され得る。

【0051】

[0064]段階１は、図１０Ａに示されているように、キャリア１０００が提供され、金属層がキャリア１０００の上に形成された後の状態を示す。金属層は、相互接続１００２を形成するためにパターン化され得る。めっきプロセスおよびエッチングプロセスが、金属層および相互接続を形成するために使用され得る。

【0052】

[0065]段階２は、誘電体層１０２０がキャリア１０００と相互接続１００２との上に形成された後の状態を示す。誘電体層１０２０は、ポリイミドを含み得る。しかしながら、異なる実装形態は、誘電体層のために、異なる材料を使用し得る。

【0053】

[0066]段階３は、複数のキャビティ１０１０が誘電体層１０２０の中に形成された後の状態を示す。複数のキャビティ１０１０は、エッチングプロセス（たとえば、フォトエッチングプロセス）またはレーザープロセスを使用して形成され得る。

【0054】

[0067]段階４は、相互接続１０１２が誘電体層１０２０の中におよびその上に形成された後の状態を示す。たとえば、ビア、パッドおよび／またはトレースが形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。

【0055】

[0068]段階５は、別の誘電体層１０２２が誘電体層１０２０の上に形成された後の状態を示す。誘電体層１０２２は、誘電体層１０２０と同じ材料であり得る。しかしながら、異なる実装形態は、誘電体層のために、異なる材料を使用し得る。

【0056】

[0069]段階６は、図１０Ｂに示されているように、複数のキャビティ１０３０が誘電体層１０２２の中に形成された後の状態を示す。エッチングプロセスまたはレーザープロセスが、キャビティ１０３０を形成するために使用され得る。

【0057】

[0070]段階７は、相互接続１０１４が誘電体層１０２２の中におよびその上に形成された後の状態を示す。たとえば、ビア、パッドおよび／またはトレースが形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。

【0058】

[0071]段階８は、別の誘電体層１０２４が誘電体層１０２２の上に形成された後の状態を示す。誘電体層１０２４は、誘電体層１０２０と同じ材料であり得る。しかしながら、異なる実装形態は、誘電体層のために、異なる材料を使用し得る。

【0059】

[0072]段階９は、複数のキャビティ１０４０が誘電体層１０２４の中に形成された後の状態を示す。エッチングプロセスまたはレーザープロセスが、キャビティ１０４０を形成するために使用され得る。

【0060】

[0073]段階１０は、図１０Ｃに示されているように、相互接続１０１６が誘電体層１０２４の中におよびその上に形成された後の状態を示す。たとえば、ビア、パッドおよび／またはトレースが形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。

【0061】

[0074]相互接続１００２、１０１２、１０１４および／または１０１６の一部または全部が、基板２０２の複数の相互接続６２２を画定し得る。誘電体層１０２０、１０２２、１０２４は、少なくとも１つの誘電体層６２０によって表され得る。

【0062】

[0075]段階１１は、キャリア１０００が誘電体層６２０から分離され（たとえば、除去され、研削され）、基板２０２を残した後の状態を示す。

【0063】

[0076]段階１２は、はんだレジスト層４０１とはんだレジスト層６０１とが基板２０２の上に形成された後の状態を示す。はんだレジスト層４０１およびはんだレジスト層６０１は、基板２０２の一部であり得る。

【0064】

[0077]異なる実装形態は、（１つまたは複数の）金属層を形成するために、異なるプロセスを使用し得る。いくつかの実装形態では、（１つまたは複数の）金属層を形成するための化学気相堆積（ＣＶＤ）プロセスおよび／または物理気相堆積（ＰＶＤ）プロセス。たとえば、スパッタリングプロセス、スプレーコーティングプロセス、および／またはめっきプロセスが、（１つまたは複数の）金属層を形成するために使用され得る。

【0065】

基板を作製するための方法の例示的な流れ図
[0078]いくつかの実装形態では、基板を作製することは、いくつかのプロセスを含む。図１１は、基板を提供または作製するための方法１１００の例示的な流れ図を示す。いくつかの実装形態では、図１１の方法１１００は、図６の基板を提供または作製するために使用され得る。たとえば、図１１の方法は、基板２０２を作製するために使用され得る。図１１の方法は、相互接続デバイスが基板および／またはインターポーザとして実装されるとき、相互接続デバイスを作製するために使用され得る。

【0066】

[0079]図１１の方法は、基板を提供または作製するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。

【0067】

[0080]方法は、（１１０５において）キャリア１０００を提供する。異なる実装形態は、キャリアのために、異なる材料を使用し得る。キャリアは、基板、ガラス、石英および／またはキャリアテープを含み得る。図１０Ａの段階１は、キャリアが提供された後の状態の一例を示し、説明する。

【0068】

[0081]方法は、（１１１０において）キャリア１０００の上に金属層を形成する。金属層は、相互接続を形成するためにパターン化され得る。めっきプロセスが、金属層および相互接続を形成するために使用され得る。図１０Ａの段階１は、金属層と相互接続１００２とが形成された後の状態の一例を示し、説明する。

【0069】

[0082]方法は、（１１１５において）キャリア１０００と相互接続１００２との上に誘電体層１０２０を形成する。誘電体層１０２０は、ポリイミドを含み得る。誘電体層を形成することは、誘電体層１０２０の中に複数のキャビティ（たとえば、１０１０）を形成することをも含み得る。複数のキャビティは、エッチングプロセス（たとえば、フォトエッチング）またはレーザープロセスを使用して形成され得る。図１０Ａの段階２～３は、誘電体層と誘電体層の中のキャビティとを形成する一例を示し、説明する。

【0070】

[0083]方法は、（１１２０において）誘電体層の中におよびその上に相互接続を形成する。たとえば、相互接続１０１２は、誘電体層１０２０の中におよびその上に形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。相互接続を形成することは、誘電体層の上におよび／またはその中に、パターン化された金属層を提供することを含み得る。図１０Ａの段階４は、誘電体層の中におよびその上に相互接続を形成する一例を示し、説明する。

【0071】

[0084]方法は、（１１２５において）誘電体層１０２０と相互接続との上に誘電体層１０２２を形成する。誘電体層１０２２は、ポリイミドを含み得る。誘電体層を形成することは、誘電体層１０２２の中に複数のキャビティ（たとえば、１０３０）を形成することをも含み得る。複数のキャビティは、エッチングプロセスまたはレーザープロセスを使用して形成され得る。図１０Ａ～図１０Ｂの段階５～６は、誘電体層と誘電体層の中のキャビティとを形成することを示す。

【0072】

[0085]方法は、（１１３０において）誘電体層の中におよび／またはその上に相互接続を形成する。たとえば、相互接続１０１４が形成され得る。めっきプロセスが、相互接続を形成するために使用され得る。相互接続を形成することは、誘電体層の上におよびその中に、パターン化された金属層を提供することを含み得る。図１０Ｂの段階７は、誘電体層の中におよびその上に相互接続を形成する一例を示し、説明する。

【0073】

[0086]方法は、１１２５および１１３０において説明されたように、（１つまたは複数の）追加の誘電体層および追加の相互接続を形成し得る。図１０Ｂ～図１０Ｃの段階８～１０は、誘電体層の中におよびその上に追加の相互接続を形成する一例を示し、説明する。

【0074】

[0087]すべての（１つまたは複数の）誘電体層および追加の相互接続が形成されると、方法は、誘電体層１０２０からキャリア（たとえば、１０００）を分離（たとえば、除去、研削）し、基板を残し得る。いくつかの実装形態では、方法は、基板の上にはんだレジスト層（たとえば、４０１、６０１）を形成し得る。

【0075】

[0088]異なる実装形態は、（１つまたは複数の）金属層を形成するために、異なるプロセスを使用し得る。いくつかの実装形態では、（１つまたは複数の）金属層を形成するための化学気相堆積（ＣＶＤ）プロセスおよび／または物理気相堆積（ＰＶＤ）プロセス。たとえば、スパッタリングプロセス、スプレーコーティングプロセス、および／またはめっきプロセスが、（１つまたは複数の）金属層を形成するために使用され得る。

【0076】

周辺相互接続を備える基板を含むパッケージを作製するための例示的なシーケンス
[0089]図１２Ａ～図１２Ｂは、周辺相互接続を備える基板を含むパッケージを提供または作製するための例示的なシーケンスを示す。いくつかの実装形態では、図１２Ａ～図１２Ｂのシーケンスは、図６の周辺相互接続を備える基板を含むパッケージ２００、または本開示で説明されるパッケージのいずれかを提供または作製するために使用され得る。

【0077】

[0090]図１２Ａ～図１２Ｂのシーケンスは、パッケージを提供または作製するためのシーケンスを簡略化および／または明確化するために、１つまたは複数の段階を組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。いくつかの実装形態では、プロセスのうちの１つまたは複数が、本開示の範囲から逸脱することなく交換または置換され得る。図１２Ａ～図１２Ｂのシーケンスは、（ウエハの一部として）一度に１つのパッケージまたはいくつかのパッケージを作製するために使用され得る。

【0078】

[0091]段階１は、図１２Ａに示されているように、基板２０２が提供された後の状態を示す。基板２０２は、サプライヤによって提供されるか、または作製され得る。図８および図１０Ａ～図１０Ｃに示されているプロセスと同様のプロセスが、基板２０２を作製するために使用され得る。しかしながら、異なる実装形態は、基板２０２を作製するために異なるプロセスを使用し得る。基板２０２を作製するために使用され得るプロセスの例は、セミアディティブプロセス（ＳＡＰ）およびモディファイドセミアディティブプロセス（ｍＳＡＰ）を含む。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２とを含む。基板２０２は、積層基板、コアレス基板、有機基板、コア層を含む基板（たとえば、コア基板）であり得る。いくつかの実装形態では、少なくとも１つの誘電体層６２０は、コア層および／またはプリプレグ層を含み得る。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２と、はんだレジスト層４０１と、はんだレジスト層６０１と、複数の周辺相互接続６３５と、周辺誘電体層４０３とを含む。

【0079】

[0092]段階２は、集積デバイス２０３、集積デバイス２０５および構成要素６０７が、基板２０２の第１の表面（たとえば、上部表面）に結合された後の状態を示す。集積デバイス２０３は、複数のはんだ相互接続６３０を通して基板２０２に結合され得る。集積デバイス２０５は、複数のはんだ相互接続６５０を通して基板２０２に結合され得る。構成要素６０７は、複数のはんだ相互接続６７０を通して基板２０２に結合され得る。他の集積デバイス（たとえば、２０１）が、基板２０２に結合され得る。集積デバイス２０３および集積デバイス２０５は、集積デバイス２０３と集積デバイス２０５とが複数の周辺相互接続６３５を通して互いに電気的に結合されるように構成されるように、基板２０２に結合され得る。複数の周辺相互接続６３５は、少なくとも部分的に、基板２０２のルーティング領域２０４とキープアウト領域２０６との境界に沿って位置し得る。集積デバイス２０３、集積デバイス２０５および構成要素６０７は、集積デバイス２０３、集積デバイス２０５および構成要素６０７が基板２０２のルーティング領域２０４の上に位置するように、基板２０２に結合され得る。

【0080】

[0093]段階３は、図１２Ｂに示されているように、カプセル化層が基板２０２と集積デバイスとの上に提供された後の状態を示す。カプセル化層は、（１つまたは複数の）集積デバイスおよび／または構成要素をカプセル化し得る。たとえば、カプセル化層６１０が、基板２０２と（１つまたは複数の）集積デバイス（たとえば、２０３、２０５）との上に形成され得る。カプセル化層６１０は、モールド、樹脂および／またはエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、または液状成形プロセスが、カプセル化層６１０を形成するために使用され得る。カプセル化層６１０はフォトエッチング可能であり得る。カプセル化層６１０は、カプセル化のための手段であり得る。

【0081】

[0094]段階４は、複数のはんだ相互接続６８０が基板２０２の第２の表面（たとえば、下部表面）に結合された後の状態を示す。複数のはんだ相互接続６８０は、基板２０２の複数の相互接続６２２からの相互接続に結合され得る。はんだリフロープロセスが、複数のはんだ相互接続６８０を基板２０２に結合するために使用され得る。段階４は、パッケージ６００を示し得る。本開示で説明されるパッケージ（たとえば、６００）は、１つまたは複数のウエハの一部として、１つずつ作製され得るかまたは一緒に作製され、次いで個別のパッケージに単一化され得る。

【0082】

周辺相互接続を備える基板を含むパッケージを作製するための方法の例示的な流れ図
[0095]いくつかの実装形態では、周辺相互接続を備える基板を含むパッケージを作製することは、いくつかのプロセスを含む。図１３は、周辺相互接続を備える基板を含むパッケージを提供または作製するための方法１３００の例示的な流れ図を示す。いくつかの実装形態では、図１３の方法１３００は、本開示で説明される図６のパッケージ６００を提供または作製するために使用され得る。しかしながら、方法１３００は、本開示で説明されるパッケージのいずれかを提供または作製するために使用され得る。

【0083】

[0096]図１３の方法は、周辺相互接続を備える基板を含むパッケージを提供または作製するための方法を簡略化および／または明確化するために、１つまたは複数のプロセスを組み合わせ得ることに留意されたい。いくつかの実装形態では、プロセスの順序が変更または修正され得る。

【0084】

[0097]方法は、（１３０５において）周辺相互接続をもつ基板（たとえば、２０２）を提供する。基板２０２は、サプライヤによって提供されるか、または作製され得る。基板２０２は、第１の表面と第２の表面とを含む。基板２０２は、少なくとも１つの誘電体層６２０と、複数の相互接続６２２と、はんだレジスト層４０１と、はんだレジスト層６０１と、複数の周辺相互接続６３５と、周辺誘電体層４０３とを含む。異なる実装形態は、異なる基板を提供し得る。図８および図１０Ａ～図１０Ｃに示されているプロセスと同様のプロセスが、基板２０２を作製するために使用され得る。しかしながら、異なる実装形態は、基板２０２を作製するために異なるプロセスを使用し得る。図１２Ａの段階１は、周辺相互接続をもつ基板を提供する一例を示し、説明する。

【0085】

[0098]方法は、（１３１０において）複数の集積デバイス（たとえば、２０１、２０３、２０５）および／または（１つまたは複数の）構成要素（たとえば、６０７）を基板（たとえば、２０２）の第１の表面に結合する。たとえば、集積デバイス２０３は、複数のはんだ相互接続６３０を通して基板２０２に結合され得る。複数のはんだ相互接続６３０は、基板２０２の複数の相互接続６２２からの相互接続に結合され得る。別の例では、集積デバイス２０５は、複数のはんだ相互接続６５０を通して基板２０２に結合され得る。複数のはんだ相互接続６５０は、基板２０２の複数の相互接続６２２からの相互接続に結合され得る。集積デバイス２０３および集積デバイス２０５は、集積デバイス２０３と集積デバイス２０５とが複数の周辺相互接続６３５を通して互いに電気的に結合されるように構成されるように、基板に結合され得る。複数の周辺相互接続６３５は、少なくとも部分的に、基板２０２のルーティング領域２０４とキープアウト領域２０６との境界に沿って位置し得る。図１２Ａの段階２は、基板に結合された集積デバイスおよび構成要素の一例を示し、説明する。集積デバイスを基板に結合することは、それぞれの集積デバイス（たとえば、２０３、２０５）と基板２０２との間にアンダーフィル（たとえば、６１３、６３３、６５３）を提供することをも含み得る。図１２Ａの段階２は、アンダーフィルが提供される一例を示し、説明する。

【0086】

[0099]方法は、（１３１５において）基板（たとえば、２０２）の上にカプセル化層（たとえば、６１０）を形成する。カプセル化層６１０は、モールド、樹脂および／またはエポキシを含み得る。圧縮成形プロセス、トランスファー成形プロセス、または液状成形プロセスが、カプセル化層６１０を形成するために使用され得る。カプセル化層６１０はフォトエッチング可能であり得る。カプセル化層６１０は、カプセル化のための手段であり得る。カプセル化層は、（１つまたは複数の）集積デバイスおよび／または構成要素をカプセル化し得る。図１２Ｂの段階３は、基板の上にカプセル化層を形成する一例を示し、説明する。

【0087】

[00100]方法は、（１３２０において）複数のはんだ相互接続（たとえば、６８０）を基板（たとえば、２０２）の第２の表面に結合する。図１２Ｂの段階４は、はんだ相互接続を基板に結合する一例を示し、説明する。

【0088】

例示的な電子デバイス
[00101]図１４は、上述のデバイス、集積デバイス、集積回路（ＩＣ）パッケージ、集積回路（ＩＣ）デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ（ＰｏＰ）、システムインパッケージ（ＳｉＰ）、またはシステムオンチップ（ＳｏＣ）のいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイルフォンデバイス１４０２、ラップトップコンピュータデバイス１４０４、固定ロケーション端末デバイス１４０６、ウェアラブルデバイス１４０８、または自動車両１４１０は、本明細書で説明されるデバイス１４００を含み得る。デバイス１４００は、たとえば、本明細書で説明されるデバイスおよび／または集積回路（ＩＣ）パッケージのいずれかであり得る。図１４に示されているデバイス１４０２、１４０４、１４０６、および１４０８ならびに車両１４１０は、例示的なものにすぎない。他の電子デバイスはまた、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（たとえば、時計、眼鏡）、モノのインターネット（ＩｏＴ）デバイス、サーバ、ルータ、自動車両（たとえば、自律車両）において実装される電子デバイス、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含む、デバイス（たとえば、電子デバイス）のグループを含む、デバイス１４００を特徴づけ得る。

【0089】

[00102]図２～図９、図１０Ａ～図１０Ｃ、図１１、図１２Ａ～図１２Ｂ、および／または図１３～図１４に示されている構成要素、プロセス、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、プロセス、特徴または機能に再構成され、および／または組み合わせられるか、あるいはいくつかの構成要素、プロセス、または機能において実施され得る。また、本開示から逸脱することなく、追加の要素、構成要素、プロセス、および／または機能が追加され得る。また、本開示における図２～図９、図１０Ａ～図１０Ｃ、図１１、図１２Ａ～図１２Ｂ、および／または図１３～図１４、ならびにそれの対応する説明は、ダイおよび／またはＩＣに限定されないことに留意されたい。いくつかの実装形態では、図２～図９、図１０Ａ～図１０Ｃ、図１１、図１２Ａ～図１２Ｂ、および／または図１３～図１４、ならびにそれの対応する説明は、デバイスおよび／または集積デバイスを製造、作成、提供、および／または生成するために使用され得る。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、集積受動デバイス（ＩＰＤ）、ダイパッケージ、集積回路（ＩＣ）デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、熱放散デバイスおよび／またはインターポーザを含み得る。

【0090】

[00103]本開示における図は、様々な部品、構成要素、物体、デバイス、パッケージ、集積デバイス、集積回路、および／またはトランジスタの実際の表現および／または概念的な表現を表し得ることに留意されたい。いくつかの事例では、図は一定の縮尺ではないことがある。いくつかの事例では、明快のために、すべての構成要素および／または部品が示され得るとは限らない。いくつかの事例では、図における様々な部品および／または構成要素の位置、ロケーション、サイズ、および／または形状は、例示的なものであり得る。いくつかの実装形態では、図における様々な構成要素および／または部品は、随意であり得る。

【0091】

[00104]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明されるいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。同様に、「態様」という用語は、本開示のすべての態様が、説明される特徴、利点、または動作モードを含むことを必要とするとは限らない。「結合される」という用語は、本明細書では、２つの物体間の直接的または間接的結合（たとえば、機械的結合）を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、それらが互いに直接物理的に接触しない場合でも、やはり互いに結合されていると見なされ得る。「電気的に結合される」という用語は、電流（たとえば、信号、電力、接地）が２つの物体間を進み得るように、２つの物体が直接または間接的に互いに結合されることを意味し得る。電気的に結合される２つの物体は、２つの物体間を進む電流を有することも有しないこともある。「第１の」、「第２の」、「第３の」、および「第４の」（および／または第４のを超える何でも）という用語の使用は、任意である。説明される構成要素のいずれも、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。たとえば、第２の構成要素と呼ばれる構成要素は、第１の構成要素、第２の構成要素、第３の構成要素、または第４の構成要素であり得る。「カプセル化する」という用語は、物体が別の物体を部分的にカプセル化するか、または完全にカプセル化し得ることを意味する。「上部」および「下部」という用語は、任意である。上部上に位置する構成要素は、下部上に位置する構成要素の上に位置し得る。上部の構成要素が下部の構成要素と見なされ得、その逆も同様である。本開示で説明されるように、第２の構成要素「の上に」位置する第１の構成要素は、下部または上部がどのように任意に画定されるかに応じて、第１の構成要素が第２の構成要素の上方または下方に位置することを意味し得る。別の例では、第１の構成要素は、第２の構成要素の第１の表面の上に（たとえば、上方に）位置し得、第３の構成要素は、第２の構成要素の第２の表面の上に（たとえば、下方に）位置し得、第２の表面は、第１の表面に対向している。１つの構成要素が別の構成要素の上に位置するという文脈において本出願で使用される「の上に（over）」という用語は、別の構成要素上に（on）および／または別の構成要素の中に（in）ある（たとえば、構成要素の表面上にあるかまたは構成要素の中に埋め込まれている）構成要素を意味するために使用され得ることにさらに留意されたい。したがって、たとえば、第２の構成要素の上に（over）ある第１の構成要素は、（１）第１の構成要素が第２の構成要素の上に（over）あるが、第２の構成要素に直接接触していないこと、（２）第１の構成要素が第２の構成要素上に（on）（たとえば、その表面上に）あること、および／または（３）第１の構成要素が第２の構成要素の中に（in）ある（たとえば、その中に埋め込まれている）ことを意味し得る。第２の構成要素「の中に（in）」位置する第１の構成要素は、第２の構成要素の中に部分的に位置するか、または第２の構成要素の中に完全に位置し得る。本開示で使用される「約（about）‘値Ｘ’」または「およそ（approximately）値Ｘ」という用語は、‘値Ｘ’の１０パーセント以内を意味する。たとえば、約１またはおよそ１の値は、０．９～１．１の範囲内の値を意味することになる。

【0092】

[00105]いくつかの実装形態では、相互接続は、２つの点、要素および／または構成要素の間の電気的接続を可能にするかまたは容易にする、デバイスまたはパッケージの要素または構成要素である。いくつかの実装形態では、相互接続は、トレース、ビア、パッド、ピラー、メタライゼーション層、再分配層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層／相互接続を含み得る。いくつかの実装形態では、相互接続は、信号（たとえば、データ信号）、接地および／または電力のための電気経路を提供するように構成され得る導電性材料を含み得る。相互接続は、２つ以上の要素または構成要素を含み得る。相互接続は、１つまたは複数の相互接続によって画定され得る。相互接続は、１つまたは複数の金属層を含み得る。相互接続は、回路の一部であり得る。異なる実装形態は、相互接続を形成するために、異なるプロセスおよび／またはシーケンスを使用し得る。いくつかの実装形態では、化学気相堆積（ＣＶＤ）プロセス、物理気相堆積（ＰＶＤ）プロセス、スパッタリングプロセス、スプレーコーティング、および／またはめっきプロセスが、相互接続を形成するために使用され得る。

【0093】

[00106]また、本明細書に含まれている様々な開示は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは、動作を逐次的なプロセスとして説明し得るが、動作の多くは、並行してまたは同時に実施され得る。さらに、動作の順序は並べ替えられ得る。プロセスは、それの動作が完了したときに終了する。

【0094】

[00107]以下では、本発明の理解を容易にするために、さらなる例が説明される。

【0095】

[00108]態様１：基板と、第１の集積デバイスと、第２の集積デバイスとを備えるパッケージ。基板は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する複数の周辺相互接続とを備える。第１の集積デバイスは基板に結合される。第２の集積デバイスは基板に結合され、ここにおいて、第２の集積デバイスが、複数の周辺相互接続を通して第１の集積デバイスに電気的に結合されるように構成される。

【0096】

[00109]態様２：基板が、ルーティング領域とキープアウト領域とを含み、ここにおいて、複数の周辺相互接続が、少なくとも部分的に、ルーティング領域とキープアウト領域との境界に沿って位置する、態様１に記載のパッケージ。

【0097】

[00110]態様３：キープアウト領域は、相互接続がない基板の領域である、態様２に記載のパッケージ。

【0098】

[00111]態様４：複数の周辺相互接続が、第１の集積デバイスと第２の集積デバイスとの間の少なくとも１つの信号のための少なくとも１つの電気経路を提供するように構成された、態様１から３に記載のパッケージ。

【0099】

[00112]態様５：第１の集積デバイスが、第１の電力管理集積デバイスおよび／または第１のアプリケーションプロセッサを含む、態様１から４に記載のパッケージ。

【0100】

[00113]態様６：第２の集積デバイスが、第２の電力管理集積デバイスおよび／または第２のアプリケーションプロセッサを含む、態様５に記載のパッケージ。

【0101】

[00114]態様７：はんだレジスト層と複数の周辺相互接続との上に位置する周辺誘電体層をさらに備える、態様１から６に記載のパッケージ。

【0102】

[00115]態様８：基板に結合された第３の集積デバイスをさらに備え、ここにおいて、基板が、はんだレジスト層の上に位置する第２の複数の周辺相互接続をさらに含み、ここにおいて、基板が、はんだレジスト層の上に位置する第３の複数の周辺相互接続をさらに含み、ここにおいて、第１の集積デバイスが、第２の複数の周辺相互接続を通して第３の集積デバイスに電気的に結合されるように構成され、ここにおいて、第２の集積デバイスが、第３の複数の周辺相互接続を通して第３の集積デバイスに電気的に結合されるように構成された、態様１から７に記載のパッケージ。

【0103】

[00116]態様９：複数の周辺相互接続、第２の複数の周辺相互接続、および第３の複数の周辺相互接続が、基板の周辺に沿って位置する、態様１から８に記載のパッケージ。

【0104】

[00117]態様１０：パッケージが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、モノのインターネット（ＩｏＴ）デバイス、および自動車両中のデバイスからなるグループから選択されるデバイスに組み込まれる、態様１から９に記載のパッケージ。

【0105】

[00118]態様１１：基板と、第１の集積デバイスと、第２の集積デバイスとを備える装置。基板は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する周辺相互接続のための手段とを備える。第１の集積デバイスは基板に結合される。第２の集積デバイスは基板に結合され、ここにおいて、第２の集積デバイスが、周辺相互接続のための手段を通して第１の集積デバイスに電気的に結合されるように構成される。

【0106】

[00119]態様１２：基板が、ルーティング領域とキープアウト領域とを含み、ここにおいて、周辺相互接続のための手段が、少なくとも部分的に、ルーティング領域とキープアウト領域との境界に沿って位置する、態様１１に記載の装置。

【0107】

[00120]態様１３：キープアウト領域は、相互接続がない基板の領域である、態様１２に記載の装置。

【0108】

[00121]態様１４：周辺相互接続のための手段が、第１の集積デバイスと第２の集積デバイスとの間の少なくとも１つの信号のための少なくとも１つの電気経路を提供するように構成された、態様１１から１３に記載の装置。

【0109】

[00122]態様１５：第１の集積デバイスが、第１の電力管理集積デバイスおよび／または第１のアプリケーションプロセッサを含む、態様１１から１４に記載の装置。

【0110】

[00123]態様１６：第２の集積デバイスが、第２の電力管理集積デバイスおよび／または第２のアプリケーションプロセッサを含む、態様１５に記載の装置。

【0111】

[00124]態様１７：はんだレジスト層と周辺相互接続のための手段との上に位置する周辺誘電体層をさらに備える、態様１１から１６に記載の装置。

【0112】

[00125]態様１８：パッケージを製作するための方法。方法は、少なくとも１つの誘電体層と、複数の相互接続と、はんだレジスト層と、はんだレジスト層の上に位置する複数の周辺相互接続とを備える基板を提供する。方法は、第１の集積デバイスを基板に結合する。方法は、第２の集積デバイスを基板に結合し、ここにおいて、第２の集積デバイスが、複数の周辺相互接続を通して第１の集積デバイスに電気的に結合されるように構成される。

【0113】

[00126]態様１９：基板が、ルーティング領域とキープアウト領域とを含み、ここにおいて、複数の周辺相互接続が、少なくとも部分的に、ルーティング領域とキープアウト領域との境界に沿って位置する、態様１８に記載の方法。

【0114】

[00127]態様２０：キープアウト領域は、相互接続がない基板の領域である、態様１９に記載の方法。

【0115】

[00128]態様２１：複数の周辺相互接続が、第１の集積デバイスと第２の集積デバイスとの間の少なくとも１つの信号のための少なくとも１つの電気経路を提供するように構成された、態様１８から２０に記載の方法。

【0116】

[00129]態様２２：第１の集積デバイスが、第１の電力管理集積デバイスおよび／または第１のアプリケーションプロセッサを含む、態様１８から２１に記載の方法。

【0117】

[00130]態様２３：はんだレジスト層と複数の周辺相互接続との上に位置する周辺誘電体層をさらに備える、態様１８から２２に記載の方法。

【0118】

[00131]本明細書で説明される本開示の様々な特徴は、本開示から逸脱することなく、異なるシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものと解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的なものであり、特許請求の範囲を限定するものではない。したがって、本教示は他のタイプの装置に容易に適用され得、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図10C】

【図11】

【図12A】

【図12B】

【図13】

【図14】

【国際調査報告】