特表 2024-505538 わずかな周波数差を測定するためのシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-06

(54)【発明の名称】わずかな周波数差を測定するためのシステムおよび方法

(51)【国際特許分類】

   H03L 7/00 20060101AFI20240130BHJP

   H03L 7/06 20060101ALI20240130BHJP

   H03L 7/26 20060101ALI20240130BHJP

   G04G 7/00 20060101ALI20240130BHJP

【ＦＩ】

H03L7/00 210

H03L7/06 230

H03L7/26

G04G7/00 301

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023546169

(86)(22)【出願日】2021-11-16

(85)【翻訳文提出日】2023-09-19

(86)【国際出願番号】 US2021072442

(87)【国際公開番号】W WO2022164579

(87)【国際公開日】2022-08-04

(31)【優先権主張番号】63/142,932

(32)【優先日】2021-01-28

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523287182

【氏名又は名称】シーカー エンジニアリング， インコーポレイテッド

(74)【代理人】

【識別番号】100078282

【弁理士】

【氏名又は名称】山本 秀策

(74)【代理人】

【識別番号】100113413

【弁理士】

【氏名又は名称】森下 夏樹

(74)【代理人】

【識別番号】100181674

【弁理士】

【氏名又は名称】飯田 貴敏

(74)【代理人】

【識別番号】100181641

【弁理士】

【氏名又は名称】石川 大輔

(74)【代理人】

【識別番号】230113332

【弁護士】

【氏名又は名称】山本 健策

(72)【発明者】

【氏名】スミス， ジョン エリック

【テーマコード（参考）】

2F002

5J106

【Ｆターム（参考）】

2F002AF01

2F002GA06

5J106BB01

5J106CC07

5J106CC19

5J106CC25

5J106CC31

5J106CC38

5J106DD12

5J106DD36

5J106GG02

5J106HH01

5J106JJ01

5J106JJ03

5J106KK03

5J106KK05

5J106KK32

5J106KK35

(57)【要約】

本開示は、２つの信号間のわずかな周波数差を迅速かつ高精度で測定するためのシステムおよび方法を対象とする。特定の例では、衛星上の２つのクロック信号間のオフセットが、位置、ナビゲーション、および追跡（ＰＮＴ）、および衛星通信用途において有用な迅速なクロック同期を可能にする期間において正確に決定されることができる。システムおよび方法は、協調衛星または他の衛星搭載および高高度アセットの集団においても実装され得、複数のそのようなアセットは、正確に時間同期させられ、より正確なアンサンブル平均計算が、双方向時間転送（ＴＷＴＴ）プロトコルを使用して可能にされる。本開示される特定の用途は、原子クロック信号と同調可能クロック信号との間の非常にわずかな周波数差の測定および補正である。

【特許請求の範囲】

【請求項1】

宇宙ベースの電子システムにおいてクロックを同期させる方法であって、前記方法は、
第１のクロック源によって、第１の周波数を有する第１のクロック信号を提供することと、
第２のクロック源によって、同調信号に基づいて変動させられることが可能である第２の周波数を有する第２のクロック信号を提供することと、
アナログ／デジタルコンバータ（ＡＤＣ）によって、前記第１のクロック信号をデジタルの第１のクロック信号に変換することであって、前記ＡＤＣは、サンプリング周波数でサンプリングされる、ことと、
実／ＩＱ（Ｒ２ＩＱ）スイッチによって、前記デジタルの第１のクロック信号を同相（Ｉ）成分および直交（Ｑ）成分に変換することであって、前記Ｒ２ＩＱスイッチは、前記サンプリング周波数においてクロックされる、ことと、
前記Ｒ２ＩＱスイッチによって、前記第１のクロック信号の前記同相（Ｉ）成分および前記直交（Ｑ）成分を復調し、周波数差信号を発生させることと、
位相検出回路によって、前記周波数差信号の位相を抽出することと、
周波数推定器回路によって、前記周波数差信号の前記位相の傾きに基づいて、前記第１の周波数と前記第２の周波数との間の周波数オフセットを推定することと、
周波数同調回路によって、前記周波数オフセットに基づいて、同調信号を設定し、前記同調信号によって前記第２の周波数を調節し、補正された第２のクロック信号を発生させることと
を含む、方法。

【請求項2】

前記同調信号は、前記周波数オフセットに基づき、前記同調信号によって前記第２の周波数を調節することは、前記第１の周波数に実質的に等しいように前記第２の周波数を修正する、請求項１に記載の方法。

【請求項3】

前記サンプリング周波数は、前記第２のクロック信号の前記第２の周波数に基づく、請求項１に記載の方法。

【請求項4】

前記サンプリング周波数は、前記第２の周波数のナイキスト周波数の倍数Ｎであり、Ｎは、１．１～５の値である、請求項３に記載の方法。

【請求項5】

前記サンプリング周波数は、前記第２の周波数の４倍である、請求項３に記載の方法。

【請求項6】

前記周波数オフセットに基づく寄与をアンサンブル平均化回路に提供することと、
前記アンサンブル平均化回路を用いて、前記寄与に基づいて、２つ以上の電子システムの平均時間信号を計算することと
をさらに含む、請求項１に記載の方法。

【請求項7】

前記アンサンブル平均化回路は、前記宇宙ベースの電子システム上に提供されている、請求項６に記載の方法。

【請求項8】

前記アンサンブル平均化回路は、第２の宇宙ベースの電子システム上に提供され、前記寄与は、伝送アンテナによって、前記第２の宇宙ベースの電子システムに伝送される、請求項６に記載の方法。

【請求項9】

前記寄与は、前記周波数オフセットの分数である、請求項６に記載の方法。

【請求項10】

前記寄与の大きさは、可変である、請求項６に記載の方法。

【請求項11】

双方向時間転送回路によって、前記補正された第２のクロック信号または前記周波数オフセットに基づく寄与を前記アンサンブル平均化回路に提供することと、
前記アンサンブル平均化回路によって、２つ以上の宇宙ベースの電子システムの前記平均時間信号を計算することと
をさらに含む、請求項１に記載の方法。

【請求項12】

前記Ｒ２ＩＱスイッチは、１：２デマルチプレクサと、タイミング回路と、符号反転論理とを備えている、請求項１に記載の方法。

【請求項13】

前記Ｒ２ＩＱスイッチを用いて、前記第１の周波数のサンプルをＩ、Ｑ、－Ｉ、－Ｑパターンにおいて変換することをさらに含む、請求項１に記載の方法。

【請求項14】

前記Ｒ２ＩＱスイッチを用いて、
前記第１の周波数の第１のサンプルを同相（Ｉ）成分に変換することと、
前記第１の周波数の第２のサンプルを直交（Ｑ）成分に変換することと、
前記第１の周波数の第３のサンプルを反転同相成分（－Ｉ）に変換することと、
前記第１の周波数の第４のサンプルを反転直交（－Ｑ）成分に変換することと
をさらに含む、請求項１３に記載の方法。

【請求項15】

前記Ｒ２ＩＱスイッチを用いて、
前記第１の周波数の第５のサンプルを同相（Ｉ）成分に変換することと、
前記第１の周波数の第６のサンプルを直交（Ｑ）成分に変換することと、
前記第１の周波数の第７のサンプルを反転同相成分（－Ｉ）に変換することと、
前記第１の周波数の第８のサンプルを反転直交（－Ｑ）成分に変換することと
をさらに含む、請求項１４に記載の方法。

【請求項16】

前記第１のクロック源は、原子クロック源であり、前記第２のクロック源は、同調可能クロック源である、請求項１に記載の方法。

【請求項17】

前記第１のクロック源は、チップスケール原子時計（ＣＳＡＣ）クロック源であり、前記第２のクロック源は、規則的水晶発振器（ＤＯ）および恒温槽型水晶発振器（ＯＣＸＯ）のうちの１つである、請求項１に記載の方法。

【請求項18】

プロセッサと、メモリと、前記メモリ内に記憶されたプログラムとを備えている衛星ペイロードであって、前記プログラムは、前記プロセッサによって実行され、請求項１に記載の方法を実施するように構成されている、衛星ペイロード。

【請求項19】

衛星の集団においてクロックを同期させるための宇宙ベースのシステムであって、前記システムは、
１つ以上の衛星であって、各衛星は、
少なくとも１つの伝送アンテナおよび少なくとも１つの受信アンテナと、
ペイロードプロセッサと、
第１の周波数で第１のクロック信号を提供する第１のクロック信号源と、
第２の周波数で第２のクロック信号を提供する第２のクロック信号源であって、前記第２のクロック信号は、同調信号に基づいて修正されることが可能である、第２のクロック信号源と、
前記第１の周波数と前記第２の周波数との間の周波数差を決定するように構成された周波数差検出（ＦＤＤ）回路と
を備え、
前記周波数差検出回路は、
前記第２の周波数に基づくサンプリング率において動作するために構成され、周波数差信号を出力するように構成された実／ＩＱ（Ｒ２ＩＱ）スイッチと、
周波数差信号位相を抽出するための位相検出回路と、
前記周波数差信号位相の傾きを検出するための傾き推定回路と
を備え、
前記周波数差信号位相の前記傾きは、前記第１の周波数と前記第２の周波数との間の前記周波数オフセットであり、
周波数同調回路が、前記ＦＤＤ回路によって決定された前記周波数差に基づいて、前記同調信号を調節するように構成され、前記同調信号によって前記第２のクロック信号を調節するようにさらに構成されている、１つ以上の衛星と、
前記１つ以上の衛星上に提供されたアンサンブルクロック計算回路と
を備え、
前記アンサンブルクロック計算回路は、前記１つ以上の衛星のうちの別のものから、前記周波数オフセットに基づく寄与または前記周波数オフセットに基づくタイムスタンプを受信し、前記寄与に基づいて、前記衛星の集団に関するアンサンブルクロック平均を発生させるように構成されている、システム。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、参照することによってその全体として本明細書に組み込まれる２０２１年１月２８日に出願された米国仮出願第６３／１４２，９３２号の優先権の利益を主張する。

【0002】

（技術分野）
本明細書に説明される技術は、衛星上の２つのクロック信号等の２つの信号間の周波数差を測定するためのシステムおよび方法に関する。特に、開示されるシステムおよび方法は、原子クロック信号と同調可能クロック信号との間の非常にわずかな周波数差を決定し、クロックを局所的に適切に同期させ、衛星の集団におけるより正確なアンサンブルクロック平均を可能にするために使用され得る。

【背景技術】

【0003】

衛星処理システムが、速度および複雑性において増加するにつれて、および衛星の協調集団が、サイズおよび数において増加し続けるにつれて、局所および集団レベルでの正確なクロック信号の必要性が、ますます重要になる。衛星および衛星の集団における多くの機能は、精密な時間の知識に依拠する。例えば、位置、ナビゲーション、およびタイミング（ＰＮＴ）用途は、各衛星上で局所的に、および衛星の群に関するアンサンブル平均クロックへの寄与としての両方で、複数のクロックの精密な同期を要求する。別の例は、感知用途において、特に、精密な到着時間（ＴｏＡ）の知識が性能に直接影響する２つの（または、それを上回る）衛星を伴う感知用途において、生じる。１，０００ｋｍの高度における同一平面において５，０００ｋｍ離れた２つの衛星が標的の位置を検出するために使用される概念的であるが現実的なシナリオを検討する。この例に関して、標的は、問題を簡略化するために、海面レベルに位置する。２衛星の事例では、２つの衛星上のクロックの間に１０ナノ秒（１０^Ｅ－９秒）の相対クロック誤差が存在する場合、約２．３メートルの変位誤差が、結果として生じるであろう。他方、２つのクロックが厳密に同じ時間を有する（すなわち、２つの衛星間の相対クロック誤差が、０ナノ秒である）が、絶対時間（地上ベースのマスタクロック基準によって定義されるもの等）に対して１，０００ナノ秒だけオフセットされていた場合、結果として生じる変位誤差は、約７ｍｍ（７^Ｅ－３メートル）であろう。したがって、マスタクロックに対する２つの衛星の絶対誤差と比較して、衛星間の非常にわずかな相対時間誤差の影響は、３０，０００倍以上大きく、局所および衛星間での精密な時間同期の重要性を強調する。さらに、集団における衛星を同期させるための方法としてのＧＮＳＳの使用がスプーフィングおよびそれらの正確度を劣化させる他の手段に対して脆弱であり、したがって、ある用途（例えば、国家安全保障、軍事、および他の実装）に関して、ＧＮＳＳが信頼性のある時間源であると見なされないことに留意されたい。下記に詳細に説明される本開示は、宇宙ベースおよび高高度システムにおける精密な時間同期を確実にすることを対象とするが、複数のコンポーネントの間の高精度な同期に依拠する陸上システムにおける用途も有する。

【0004】

本明細書に引用される任意の参考文献およびその任意の説明または議論を含む本明細書のこの背景技術の節に含まれる情報は、技術的参照目的のために含まれ、請求項に定義されるような本発明の範囲が拘束されるべき主題と見なされるべきではない。

【発明の概要】

【課題を解決するための手段】

【0005】

本開示の実施形態は、下記に議論される既存の技術の欠点に対処するために開発された。例えば、ヘテロダインミキサの使用等の既存の解決策は、高周波数クロック信号間のわずかな周波数差を推定するために、かなりの期間を要求する。長い推定時間は、高精度位置、ナビゲーション、およびタイミング（ＰＮＴ）用途、自律的動作、サイバー／伝送セキュリティ、および帰還性における使用に対して周波数差推定値を古いものにし、したがって、位置を決定することにおいて大きな不正確さをもたらし得る。サンプリング時間がそのようなシステムにおいて減らされる場合、高い相対誤差は、ヘテロダインベースの推定値を信頼できないものにする。

【0006】

この欠陥を改善するために、本開示の実施形態は、６秒より短いサンプリング時間にわたって数十メガヘルツ（１^Ｅ＋６Ｈｚ）において動作するクロック間の１ミリヘルツ（１^Ｅ－３Ｈｚ）より低い周波数差を確実に決定することが可能である。この短いサンプリング時間は、同期動作を高精度位置、ナビゲーション、およびタイミング等の用途における使用のために好適にする。

【0007】

原子時計源、例えば、限定ではないが、チップスケール原子時計（ＣＳＡＣ）は、長い期間にわたって安定するクロック信号を提供し、ＰＮＴ、帰還性、特殊化科学プロジェクト、および自律的動作等の特殊化宇宙用途のためにそれらを好ましくする。例示的ＣＳＡＣは、約数千秒の間隔にわたって生じる最小アラン偏差を有する。局所同調可能クロック、例えば、限定ではないが、恒温槽型水晶発振器（ＯＣＸＯ）等の規則的水晶発振器（ＤＯ）が、衛星処理システムおよび協調衛星の集団を同期させるための基準クロックとして提供される。ＤＯの最小アラン偏差は、典型的に、数十秒に及ぶ間隔にわたって生じ、その後、クロックドリフトが、クロック安定性を支配し始める。ＤＯは、長期的に安定した基準としてＣＳＡＣを使用して、集団に関するアンサンブル平均に向かって誘導される。

【0008】

本開示の実施形態は、復調基準としてＤＯ出力（Ｓ_ＤＯ）を使用して、ＣＳＡＣ出力（Ｓ_ＣＳＡＣ）の直交復調を実施する。いくつかの実施形態では、位相ロックループ（ＰＬＬ）に結合された別個の発振器が、アナログ／デジタルコンバータ（ＡＤＣ）を基準信号に同期させる。デジタル化ＣＳＡＣおよびＤＯ信号の実／ＩＱ変換が、同相および直交信号を発生させるために実施される。本開示のシステムおよび方法は、次いで、複素数値入力の間の複素乗算を（物理デバイスまたは仮想均等物を使用して）実施し、その周波数がＳ_ＣＳＡＣ信号とＳ_ＤＯ信号との間の差である複素数値信号をもたらす。

【0009】

本開示の他の実施形態は、別個の発振器および位相ロックループを排除し、ＤＯに関連付けられるＡＤＣを排除し、ＡＤＣおよび実／ＩＱコンバータクロックとしてＳ_ＤＯを使用し、物理的複素数値ミキサを排除するように設計される。いくつかの実施形態では、「仮想」ミキサが、Ｒ２ＩＱコンバータ（ＣＳＡＣ信号を同相および直交成分に変換することに関与する）をＤＯ周波数の倍数においてクロックし、Ｉ／Ｑ切り替えおよび反転のタイミングを合わせることによって確立される。これは、高正確度でＣＳＡＣ信号とＤＯ信号との間の周波数オフセットを計算する結果を達成するが、また、ＳＷａＰ－Ｃ（サイズ、重量、電力、および費用）、設計、および加工の観点から実装を簡略化する。

【0010】

本発明の概要は、詳細な説明において下記にさらに説明される簡略化形態における一連の概念を導入するために提供される。本発明の概要は、請求される主題の範囲を限定するために使用されることを意図していない。本発明の実施形態の特徴、詳細、有用性、および利点のより広範な提示が、以下の記載された説明に提供され、付随の図面に図示される。

【図面の簡単な説明】

【0011】

【図1】図１は、本開示のシステムに関する例示的ペイロードブロック図を描写する。

【0012】

【図2】図２は、本開示の方法を利用する例示的システムを図示する。

【0013】

【図3】図３は、本開示の例の機能ブロック図である。

【0014】

【図4】図４は、本開示の別の例の機能ブロック図である。

【0015】

【図5】図５は、図３および４のシステムの例示的回路ブロック図を図示する。

【0016】

【図6】図６Ａおよび６Ｂは、本開示による信号処理の出力信号プロットを図示する。

【0017】

【図7】図７Ａおよび７Ｂは、集団内の複合集団時間（図７Ａ）および各局所群（図７Ｂ）に関する協調衛星の例示的集団上のクロックの間の結果として生じる時間オフセット誤差を図示する。

【0018】

【図8】図８は、従来技術のヘテロダインベースのアプローチを使用する真実対推定差周波数を比較する代表的結果を描写する。

【発明を実施するための形態】

【0019】

いくつかの例では、本開示は、２つの信号間のわずかな周波数差を測定および補正することを対象とする。一例では、本開示は、２つの正弦波信号等の類似する信号間のわずかな周波数差を測定することを対象とする。好ましい使用が、衛星（または他の衛星搭載アセット）の集団上および／または集団間の２つ以上のクロックを同期させることに関して下記に提供される。衛星および衛星の集団の文脈において議論されるが、本開示は、デバイスの精密な同期が要求される２つの電気モータまたは他のシステムの間の制御信号またはフィードバック信号等の任意の２つの類似する入力または出力信号の同期を含むより広範な用途を有し得る。

【0020】

衛星は、局所クロックのための安定した基準を提供するために、宇宙に適した原子周波数標準（ＡＦＳ）に準拠する原子時計等の長期的に安定したクロック源を装備し得、原子時計等の長期的に安定したクロック源は、従来の水晶発振器（ＸＯ）と比較してより低いドリフト率および放射線に対する固有の非感受性を有し得る。いくつかの例では、原子時計は、チップスケール原子時計（ＣＳＡＣ）である。他のタイプの発振器が、そのようなクロックのアラン偏差が同期させられている同調可能クロック源より実質的に低いと仮定して、ＣＳＡＣの代わりに使用され得る。いくつかの例では、ＣＳＡＣに関する典型的なアラン偏差は、１０，０００秒間隔にわたって約１^Ｅ－１１である一方、高品質ＤＯのそれは、１０秒で５^Ｅ－１３である。規則的水晶発振器（ＤＯ）のアラン偏差は、１０，０００秒で約３^Ｅ－１０まで急速に増加する。同調可能規則的水晶発振器が協調衛星の集団に関するアンサンブル平均に向かって局所衛星クロック基準が誘導されることを可能にするために提供され得る一方、ＣＳＡＣは、水晶発振器において自然に生じる時間ドリフトを打ち消すために、安定した基準を提供する。いくつかの例では、規則的水晶発振器は、恒温槽型水晶発振器（ＯＣＸＯ）であり得る。他の例では、ＬＣ発振器（例えば、クラップまたはコルピッツ発振器）、電圧制御発振器（ＶＣＯ）、単一分布発振器、マスタ発振器群等の同調可能クロック源が、使用され得る。説明されるであろうように、アンサンブル平均計算（例えば、衛星集団アセット間のクロック）は、アンサンブル平均における不安定性が導入されないように、局所クロックオフセット（例えば、衛星または他の軌道上ペイロードコンポーネント内のオフセット）に関する検出および補正よりはるかに長くかかり得る。

【0021】

本開示の種々の実施形態は、直交復調アルゴリズムを実装し、ＣＳＡＣクロック信号とＤＯクロック信号との間のわずかな周波数差を決定し、この周波数差を使用し、衛星に局所的な同調可能ＤＯクロック信号を補正する。計算された周波数差は、衛星の集団におけるアンサンブルクロック平均への寄与としても使用され得る。例えば、寄与は、決定された周波数差に基づいて、個々の衛星（例えば、衛星ペイロード１００）上に提供されるアンサンブルクロック計算回路によって、双方向時間転送（ＴＷＴＴ）信号内に埋め込まれるタイムスタンプを用いて、または周波数差の類似する表現によって、発生させられ得る。いくつかの実施形態では、１ミリヘルツ（１ｍＨｚまたは０．００１Ｈｚ）よりわずかな周波数差が、測定され、数十メガヘルツ（ＭＨｚ）において動作する２つの信号間で補正されることができる。開示される直交復調動作は、複素数値信号に対して動作し、信号の位相を保全し、信号の位相は、例えば、２つの信号Ｓ_ＤＯおよびＳ_ＣＳＡＣのうちのどちらがより高いまたはより低い周波数にあるかについての情報を提供する。したがって、既存の解決策とは対照的に、周波数差の計算は、追加の処理ステップの必要性なしで、同調可能クロックが調節されなければならない大きさおよび方向を知らせる。直交復調は、非常に正確な推定値（１％未満の真の周波数差と計算された周波数差との間の相対誤差）に達しながら、わずかな時間間隔（６秒以下）において周波数差を推定することが可能である。さらに、単一トーン正弦波等の２つの類似する信号の例では、この用途では、非常に非効率的であろう高速フーリエ変換（ＦＦＴ）処理のいかなる必要性も、存在しない。例えば、±１Ｈｚの差周波数範囲を仮定すると、長さにおいて約２，０００個のサンプルに対するＦＦＴが、要求されるであろう。ＦＦＴの必要性を除去することによって、複雑性およびサイズ、重量、および電力（ＳＷａＰ）の考慮事項は、大幅に改良される。

【0022】

本開示の実施形態は、ここで、種々の図を参照して議論されるであろう。

【0023】

図１は、とりわけ、１つ以上のアナログ／デジタルコンバータ（ＡＤＣ）１０２と、１つ以上のデジタル／アナログコンバータ（ＤＡＣ）１０４と、１つ以上のデジタル信号処理パイプライン（ＤＳＰ）１１０と、１つ以上のプロセッサ１１２と、チップスケール原子時計（ＣＳＡＣ）等の長期安定性を伴うクロック源１１４と、規則的水晶発振器（ＤＯ）等の同調可能クロック源１１６と、ＤＯ１１６とＣＳＡＣ１１４との間の周波数差を決定するための周波数差検出器（ＦＤＤ）１１８モジュールとを有する、簡略化された衛星１００ペイロードを図示する。衛星ペイロード１００は、衛星と地上との間で通信するために、および／または他の衛星１００の集団内の衛星間で通信するために、伝送および受信アンテナ１０６、１０８（または光学送受信機）を有し得る。信号入力および出力（図示せず）、シリアライザおよびデシリアライザ（ＳｅｒＤｅｓ）（図示せず）、および他のコンポーネント相互接続（図示せず）が、従来の様式でペイロード１００のコンポーネントを電気的に結合する。下記に議論されるように、衛星ペイロード１００の１つ以上のコンポーネントは、放射線抵抗性であるように設計または製造され得る。いくつかの例では、これは、宇宙および高高度放射線環境においてより良好に機能する一連の特定の材料を含み得、および／または特定の半導体製造、処理、および処置ステップを含み得る。個々のコンポーネントは、放射線検出および軽減機能性を具備し得るか、または、放射線効果検出および軽減アルゴリズムが、衛星コンポーネントへのいかなる放射線の影響も軽減し、それから回復するために、システムレベルでペイロードにおいて実装され得る。

【0024】

プロセッサ１１２は、１つ以上の処理コアを含み、特定用途向け集積回路（ＡＳＩＣ）、構造化ＡＳＩＣ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、汎用プロセッサ、中央処理ユニット（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）等として形成され得、それらは、半導体パッケージ内の１つ以上のダイ上に提供され得るか、または、複数のパッケージにわたって分散され得る。ＤＳＰコア１１０、プロセッサ１１２、ＡＤＣ１０２、ＤＡＣ１０４、および／またはＦＤＤ１１８を含む種々のコンポーネントは、３ｎｍ～１８０ｎｍの特徴サイズを有し得、例えば、３ｎｍ、５ｎｍ、７ｎｍ、１２ｎｍ、１４ｎｍ、２２ｎｍ、２８ｎｍ、３２ｎｍ、４５ｎｍ、６５ｎｍ、９０ｎｍ、または半導体パッケージ内の特徴サイズの組み合わせを含む。いくつかの実施形態では、衛星ペイロード１００の２つ以上のコンポーネントは、半導体パッケージ内の１つ以上のダイ上で一緒に統合される。例えば、ＡＤＣ１０２、ＤＡＣ１０４、ＤＳＰ１１０、プロセッサ１１２、クロック源１１４、同調可能クロック源１１６、および／またはＦＤＤ１１８は、半導体パッケージ内の１つ以上のダイ上で一緒に統合され得る。伝送アンテナ１０６および受信アンテナ１０８は、位相アレイ（ＰＡ）、直接放射アレイ（ＤＲＡ）、パラボラ反射器、光学（例えば、レーザ）リンク等として提供され得る。光学およびＲＦの両方の送受信機の組み合わせも、提供され得る。これらのコンポーネントの全てまたはいくつかが、本明細書に説明される周波数差分アルゴリズムの実装において利用され得る。

【0025】

図２は、地球３００または他の天体（例えば、軌道上の月、小惑星等）の周囲の軌道における複数の衛星１００を図示する。伝送アンテナ１０６および受信アンテナ１０８と同一または異なるタイプであり得る衛星間通信リンク１５０が、集団における衛星１００の間の情報の伝送を促進する。伝送アンテナ１０６、受信アンテナ１０８、および衛星間通信リンク１５０と同一または異なるタイプであり得る陸上通信リンク１６０が、集団における衛星１００と陸上アセット２００との間の通信を促進する。いくつかの例では、陸上アセット２００は、限定ではないが、人物、自動車、航空機、船舶、気球等を含む、移動アセット等のアセットであり得る。他の例では、陸上アセット２００は、衛星ゲートウェイ、アンテナアレイ、建物、住宅等の静止アセットであり得る。陸上アセット２００は、集団または個々の衛星１００が局所およびアンサンブル時間平均の微細な較正のために使用し得る「真の時間」を提供し得る。衛星の集団の文脈において議論されるが、衛星１００は、本開示の範囲から逸脱することなく、単独の軌道アセット（すなわち、集団の一部ではない）として提供され得る。そのような実装では、衛星間通信リンク１５０は、選択的に省略され得る。

【0026】

衛星１００は、高精度で現在の時間の共通認識を共有するために、時間同期させられる必要がある。通信リンク１５０は、衛星１００の集団におけるその最近傍の近隣物と各衛星の局所推定値を共有するために使用される。限定ではないが、ＩＥＥＥ１５８８（参照することによって本明細書に組み込まれる）によって定義されるもの等の双方向時間転送（ＴＷＴＴ）プロトコルが、各衛星ペイロード１００が、差をゼロに向かって駆動するために、それ自体とその近隣物との間の相対時間差を推定することを可能にする。ＴＷＴＴは、ＧＰＳ拒否または不良環境における衛星を伴う等、別個のノードが共通の時間ベースへの直接アクセスを有していない事例において必要とされ得る。経時的に、カルマンフィルタリング等の最適な推定技法を使用して、集団に関するアンサンブルクロックが、維持されることができる。本開示は、衛星上同期をより迅速かつ正確に達成するシステムを説明し、ＴＷＴＴも、したがって、より正確であり、アンサンブル平均が、より効率的に達成される。いくつかの例では、別のプロセスが、集団アンサンブル平均時間と、陸上通信リンク１６０を使用して地上ステーション（例えば、陸上アセット２００）における陸上マスタ発振器によって決定されるような絶対時間との間のいかなるオフセットも補正するために使用され得る。本開示の文脈における用語「陸上」は、限定ではないが、月、火星、金星、小惑星等の地球以外の天体を指し得る。

【0027】

ここで図３を参照すると、周波数差検出方法および関連モジュールの実施形態が、議論されるであろう。周波数差検出器ＦＤＤ１８８（図１参照）が、周波数差検出方法を実行するための単一のモジュールとして図示されるが、周波数差検出方法が、１つ以上の専用モジュールによって、またはＤＳＰ１１０、プロセッサ１１２（ＡＳＩＣ、構造化ＡＳＩＣ、ＦＰＧＡ、ＣＰＵ、ＧＰＵ）等の他の衛星１００ペイロードコンポーネントの中に実装されるモジュールによって達成され得ることに留意されたい。

【0028】

ＦＤＤ１１８によって実施される機能ステップは、下記に議論される完全な周波数差検出アルゴリズムを表す。Ｓ_ＤＯおよびＳ_ＣＳＡＣに関するナイキスト基準を満たす周波数において動作する補助発振器３２０は、ＡＤＣ３２４およびＡＤＣ３２６によるアナログ／デジタル変換のためのクロックを提供する。補助発振器３２０出力は、位相ロックループ（ＰＬＬ）回路３２２を使用して、Ｓ_ＤＯに同期させられる。Ｓ_ＤＯは、図３の信号線３２１によって表されるように、衛星１００ペイロード内の他の回路網のためのクロックとして使用され得る。実／ＩＱ（Ｒ２ＩＱ）コンバータ３２８および３３０によって出力される信号は、ＡＤＣ３２４およびＡＤＣ３２６の出力の複素数値表現である。複素ミキサ３３１回路網が、Ｒ２ＩＱコンバータ３２８およびＲ２ＩＱコンバータ３３０によって出力される信号間の複素×複素乗算を実施する。周波数差分アルゴリズムを完了するために実施されるステップは、いくつかの例では、Ｒ２ＩＱコンバータ３２８および３３０と、複素ミキサ３３１とを含み得る周波数差推定モジュール３３８によって実施される。他の例では、Ｒ２ＩＱコンバータ３２８および３３０および複素ミキサ３３１は、周波数差推定（ＦＤＥ）モジュール３３８とは別個の個々のコンポーネントとして提供され得る。複素ミキサ３３１の出力は、ローパスフィルタ３３２によってフィルタリングされ得る。データレート低減が、ローパスフィルタ３３２によって実施され得、それは、複素ミキサ３３１によって出力される信号のデシメーションの形態をとり得る。ローパスフィルタ３３２によって出力される信号の位相は、位相アンラッパ３３４によって抽出される。位相アンラッパ３３４回路は、導入され得るｍｏｄｕｌｏ ２π位相跳躍を除去する。位相アンラッパ３３４によって出力される信号の傾きが、抽出され、符号および大きさの両方が、周波数差推定回路３３６によって保持される。アンラップ位相信号の傾きの大きさは、ＣＳＡＣ信号とＤＯ信号との間の周波数差である一方、符号は、この周波数差を補正するために、要求されるオフセットの方向を知らせる。故に、いかなる追加の処理も、周波数差の大きさを決定するために必要ではなく、どちらのクロックがより高いまたはより低い周波数にあるかを決定するためにも必要ではない。

【0029】

ＦＤＤ１１８は、基準として規則的水晶発振器ＤＯ出力（Ｓ_ＤＯ）を使用して、チップスケール原子時計（ＣＳＡＣ）出力（Ｓ_ＣＳＡＣ）の直交復調を実施するように構成される。ＣＳＡＣ信号Ｓ_ＣＳＡＣは、ＡＤＣ３２４に提供される一方、ＤＯ信号Ｓ_ＤＯは、ＡＤＣ３２６に提供される。ＡＤＣ３２４は、Ｓ_ＣＳＡＣをデジタル表現Ｓ_{ＣＳＡＣ（Ｄ）}に変換し、ＡＤＣ３２６は、Ｓ_ＤＯをデジタル表現Ｓ_{ＤＯ（Ｄ）}に変換する。補助発振器３２０信号およびＳ_ＤＯ信号が、入力として位相ロックループ（ＰＬＬ）３２２に提供され、その出力は、ＡＤＣ３２４および３２６のためのサンプリング周波数（ｆ_Ｓ）として提供される。ＰＬＬ３２２は、補助発振器３２０が信号Ｓ_ＤＯと同期させられることを確実にする。ＤＯおよびＣＳＡＣ信号のデジタル表現Ｓ_{ＤＯ（Ｄ）}およびＳ_{ＣＳＡＣ（Ｄ）}は、それぞれ、実／ＩＱコンバータ３２８および３３０によって、同相および直交成分に変換される。実／ＩＱ（Ｒ２ＩＱ）コンバータ３２８および３３０は、Ｒ２ＩＱプロセスからもたらされる望ましくない和周波数を除去するために、ローパスフィルタを含み得る。

【0030】

ＩＱ成分への変換後、ＤＯおよびＣＳＡＣ信号は、複素ミキサ３３１（すなわち、非実数値）に提供され、それは、（実数値ミキサの場合における和周波数および差周波数の両方ではなく）Ｓ_ＣＳＡＣとＳ_ＤＯとの間の差周波数のみを伴う複素数値信号を発生させる。一例では、Ｓ_ＤＯ信号は、基準信号として選定され、Ｓ_ＣＳＡＣ信号は、未知の信号として選定される。この選定は、単純に、選定慣習であり、本開示の範囲から逸脱することなく、Ｓ_ＣＳＡＣが、基準として選定され、Ｓ_ＤＯが、未知として選定されることができる。

【0031】

いくつかの例では、ミキサ３３１によって実施される複素乗算後の著しく減らされた信号帯域幅に見合うように、１００，０００：１を上回るデシメーションが、実施される。デシメーション比は、依然として、十分なオーバーサンプリングマージンを伴うナイキスト基準を尊重しながら、保持されるサンプルの数を最小化するように選定され得る。１０ＭＨｚ ＣＳＡＣ信号の非限定的例では、信号処理のこの時点における帯域幅は、１０ＭＨｚのサポート可能な帯域と比較して、数ミリヘルツであり、それは、デシメーションが、ｎ番目のサンプル毎に保存し、残りを破棄することのみによって実施されることを可能にする。他の実装では、従来の方法による明示的なデシメーションが、必要であり得、ＬＰＦおよびデシメーションモジュール３３２のフィルタ特性内に含まれ得る。いくつかの例では、１００，０００：１を下回るまたは上回るデシメーションが、実施され得、デシメーションレベルは、Ｓ_ＣＳＡＣ、Ｓ_ＤＯの周波数またはＦＤＤ信号処理チェーンにおける個々のコンポーネントの処理帯域幅に基づいて選定され得る。

【0032】

複素ミキサ３３１におけるＳ_ＣＳＡＣ信号とＳ_ＤＯ信号との混合後、混合信号は、雑音フィルタリングを提供するために、ローパスフィルタ３３２に提示される。いくつかの例では、ローパスフィルタ３３２は、０．１Ｈｚの周波数応答カットオフを伴う三次ローパスフィルタ３３２であり得る。結果として生じる雑音フィルタリングされた信号は、アンラッパ３３４によって位相アンラップされ得、アンラップ信号の導関数が、周波数推定回路３３６における導関数によって決定される。結果として生じる信号の位相の導関数は、適切なスケーリングを用いることで、ＣＳＡＣとＤＯとの間の周波数差である。周波数推定回路３３６も、導関数信号を２πでスケーリングし（例えば、信号を２πで除算し）、結果は、Ｓ_ＣＳＡＣとＳ_ＤＯとの間の差周波数である。２πでの除算は、信号の単位を、ラジアン毎秒から周波数であるサイクル毎秒に変換する。いくつかの例では、傾き

【数1】

であり、式中、ｘ_ｉおよびｙ_ｉは、それぞれ、時間および位相サンプル点である一方、Ｎは、サンプルの数であるような線形最小二乗推定器の使用は、周波数を直接もたらし、傾きｍの符号によって、（２πでのスケーリング後に）２つの信号のどちらがより高い周波数にあるかを示す。いくつかの事例では、位相アンラッパ３３４が含まれないこともあり、回路設計をさらに簡略化することに留意されたい。例えば、位相オフセットが、＋／－πを超えない場合、位相アンラップは、必要ではないこともある。

【0033】

別個のコンポーネント３３２、３３４、および３３６によって実施されるものとして説明されるが、ローパスフィルタリング、デシメーション、位相アンラップ、導関数計算、および傾き推定処理の全てまたは一部は、本開示の範囲から逸脱することなく、周波数差推定モジュール３３８（例えば、汎用プロセッサ、中央処理ユニット、ＡＳＩＣ、構造化ＡＳＩＣ、ＦＰＧＡ等）によって実施され得る。

【0034】

上で議論されるように、未知の信号としてのＳ_ＣＳＡＣおよび基準信号としてのＳ_ＤＯを用いることで、負の傾き推定は、ｆ_ＤＯ＞ｆ_ＣＳＡＣであることを示す一方、正の傾きは、反対の条件を示す（ｆは、それぞれの信号の周波数である）。Ｓ_ＣＳＡＣ信号が、基準として選定され、Ｓ_ＤＯが、未知として選定された場合、正の傾き推定は、ｆ_ＣＳＡＣ＞ｆ_ＤＯであることを示す一方、負の傾きは、反対の条件を示す。すなわち、複素復調は、傾きの符号において、Ｓ_ＣＳＡＣおよびＳ_ＤＯのどちらがより高いおよびより低い周波数にあるかについての情報を保全し、それは、処理複雑性を簡略化する。故に、Ｓ_ＤＯクロック信号は、Ｓ_ＣＳＡＣに合致するように、またはＳ_ＣＳＡＣの周波数に対して（例えば、周波数オフセットまたは周波数差の分数値または倍数だけ）既知のオフセットにあるように、（例えば、図５の回路の一部等の周波数制御回路によって）同調されることができる。

【0035】

図４は、周波数差検出器（ＦＤＤ）１１８の別の実施形態を図示する。図４の例では、ＦＤＤ１１８ａは、基準として規則的水晶発振器ＤＯ出力（Ｓ_ＤＯ）を使用して、チップスケール原子時計ＣＳＡＣ出力（Ｓ_ＣＳＡＣ）の直交復調を実施するように構成される。本実装では、Ｓ_ＤＯ信号は、Ｓ_ＣＳＡＣ信号の周波数の２．２倍～１０倍、またはＣＳＡＣ信号の公称ナイキスト周波数の１．１倍～５倍になるように構成される。いくつかの例では、Ｒ２ＩＱスイッチおよびＡＤＣのためのサンプリング率として使用されるＳ_ＤＯ信号は、ＣＳＡＣのナイキスト周波数の１．１、１．５、１．７、２、２．５、３、３．５、４、４．５、または５倍の倍数Ｎ（すなわち、Ｓ_ＣＳＡＣ信号の周波数ｆ_ＣＳＡＣの２．２倍、３倍、３．４倍、４倍、５倍、６倍、７倍、８倍、９倍、または１０倍）であり得る。いくつかの実装では、Ｓ_ＣＳＡＣおよびＳ_ＤＯの役割は、逆転され得、その場合、負の傾きは、Ｓ_ＣＳＡＣが２つの周波数のより高いものにあることを示すであろう。いくつかの実装では、サンプリング周波数ｆ_Ｓは、実／ＩＱ変換を可能にし得、Ｒ２ＩＱスイッチ４２８において実施されるベースバンド復調は、単一のステップとして実施されることができる。

【0036】

アナログ／デジタルコンバータ（ＡＤＣ）４２４が、信号Ｓ_ＣＳＡＣをデジタル化する。クロック信号Ｓ_{ＤＯ＿Ｎｘ}が、信号Ｓ_ＣＳＡＣのナイキスト周波数の倍数Ｎである周波数においてＡＤＣ４２４に提供される。故に、Ｓ_ＣＳＡＣおよびＳ_ＤＯ信号は、互いに類似する、または近接する周波数を有することが予期されるため、Ｓ_{ＤＯ＿Ｎｘ}も、いくつかの例では、Ｓ_ＤＯのナイキスト周波数の倍数Ｎである周波数を表し得る。上で議論されるように、Ｎは、１．１～５の範囲内の数であり得る（例えば、Ｎは、１．１、１．５、１．７、２、２．５、３、３．５、４、４．５、または５に等しくなるように選定され得る）。実／ＩＱ変換を実施する、Ｒ２ＩＱスイッチ４２８回路も、Ｓ_{ＤＯ＿Ｎｘ}によってクロックされる。信号Ｓ_{ＤＯ＿Ｎｘ}は、信号線４２１によって表されるように、衛星１００ペイロード内の他の回路網によって使用され得る。ローパスフィルタ（ＬＰＥ）およびデシメーション回路４３２は、Ｒ２ＩＱスイッチ４２８によって出力される信号上の不要な周波数イメージを除去するために、ローパスフィルタ動作を実施する。ＬＰＦおよびデシメーション回路４３２は、いくつかの例では、Ｒ２ＩＱスイッチ４２８によって出力されるデータストリームのサンプル率も減らし得る。ＬＰＦ回路４３２によって出力される信号の位相は、位相アンラッパ４３４によって抽出される。位相は、Ｒ２ＩＱスイッチ４２８および／またはＬＰＦおよびデシメーション回路４３２によって出力される信号の中に導入されていることもあるｍｏｄｕｌｏ ２π位相跳躍を除去するために、アンラップされ得る。位相アンラッパ４３４によって出力される信号の傾き（例えば、アンラップ位相の導関数）が、計算され、符号および大きさの両方が、周波数推定回路４３６における導関数によって保持される。適切なスケーリングを用いることで、この出力は、ＣＳＡＣとＤＯとの間の周波数差である。周波数推定回路４３６は、導関数信号を２πでスケーリングし（例えば、信号を２πで除算し）、結果は、Ｓ_ＣＳＡＣとＳ_ＤＯとの間の差周波数である。

【0037】

サンプリング周波数ｆ_ｓが、ｆ_{ＤＯ＿２ｘ}から導出される（すなわち、Ｎ＝２である、またはサンプリング周波数が、ＤＯの周波数の４倍である）、いくつかの実装では、明示的な複素ミキサ乗算動作Ｓ_ＣＳＡＣ・Ｓ_ＤＯは、排除されることができる。これは、４つの実数値乗算器と、２つの実数値加算器とから成る複素乗算動作を排除し得、故に、この議論では、これは、「仮想混合」と称される。「Ｒ２ＩＱ」スイッチ４２８によって実施される仮想ミキサは、１：２デマルチプレクサと、符号反転論理と、タイミング回路（例えば、２ビットカウンタ）とを備え得る。この動作の結果は、Ｓ_ＣＳＡＣとＳ_ＤＯとの間の差に復調される信号である。例えば、ｆ_Ｓ／４による直交復調は、

【数2】

での乗算に対応し、オイラー表記は、

【数3】

に対応し、式中、

【数4】

である。ｎ＝［０，１，２，３，・・・］に関して、前述の式は、［１，ｊ，－１，－ｊ］に簡略化される。ｊでの乗算は、虚軸（または直交チャネル）上への回転であり、したがって、この仮想乗算の実装は、付随の否定を伴って、または伴わず、連続するデジタル化サンプルを同相（Ｉ）または直交（Ｑ）チャネルのいずれかの上に切り替えることによって実施される。

【0038】

この復調は、Ｒ２ＩＱスイッチ４２８によって実施される適切に配列されたスイッチおよび符号変更を用いて実装される。例えば、Ｓ_ＣＳＡＣの第１のサンプルは、その同相（Ｉ）成分に変換され、第２のサンプルは、直交（Ｑ）成分に変換され、第３のサンプルは、－Ｉ成分に変換され、第４のサンプルは、－Ｑ成分に変換され得る。この切り替えの配列が、次いで、繰り返される。Ｓ_ＣＳＡＣの周波数は、近似的に、またはいくつかの例では、厳密に、サンプリング率の４分の１（すなわち、ｆｓ／４）であるので、Ｓ_ＣＳＡＣは、Ｓ_ＣＳＡＣとＳ_ＤＯとの間の差周波数に復調される。

【0039】

Ｓ_ＣＳＡＣの復調は、±ｆ_Ｓ／２（サンプリング周波数の半分）の数ミリヘルツ内に望ましくないイメージを伴うＤＣの数ミリヘルツ（ｍＨｚ）内の値をもたらす。図３に関して上で議論されるＬＰＦに類似し得る狭帯域ローパスフィルタ４３２が、処理によって導入された（または、ＤＯまたはＣＳＡＣ信号内に以前から存在する）ｆ_Ｓ／２におけるイメージを排除する。一例では、ローパスフィルタ４３２は、例えば、０．１Ｈｚの周波数応答カットオフを伴う三次ＬＰＦ等の単純な低次フィルタであり得る。

【0040】

継続して図４を参照すると、図３に関して上で説明される処理と同様、ローパスフィルタおよびデシメーションモジュール４３２によって、Ｒ２ＩＱスイッチ４２８の出力は、デシメートされ、雑音は、フィルタリングして除かれる。動作時、仮想ミキサ（例えば、Ｒ２ＩＱスイッチ４２８）によって実施される複素乗算後の著しく減らされた信号帯域幅に見合うように、かなりのデシメーション（いくつかの例では、１００，０００：１を上回る）が、実施される。１０ＭＨｚ ＣＳＡＣ信号の非限定的例では、この時点における帯域幅は、１０ＭＨｚのサポート可能な帯域と比較して、数ミリヘルツであり、それは、デシメーションが、ｎ番目のサンプル毎に保存し、残りを破棄することのみによって実施されることを可能にする。他の実装では、従来の方法による明示的なデシメーションが、必要であり得、ＬＰＦおよびデシメーションモジュール４３２のフィルタ特性内に含まれ得る。１００，０００：１を下回るまたは上回るデシメーションが、実施され得、デシメーションレベルは、Ｓ_ＣＳＡＣ、Ｓ_ＤＯの周波数またはＦＤＤ信号処理チェーンにおける個々のコンポーネントの処理帯域幅に基づいて選定され得る。Ｓ_ＣＳＡＣおよびＳ_ＤＯ信号が仮想的に混合された後、ローパスフィルタ４３２は、上で議論されるように、不要な雑音および信号イメージを減らすように動作する。結果として生じる雑音フィルタリングされた信号の位相は、アンラッパ４３４によってアンラップされ、アンラップ信号の導関数が、周波数推定回路４３６によって決定される。結果として生じる信号の位相の導関数は、適切なスケーリングを用いることで、ＣＳＡＣとＤＯとの間の周波数差である。周波数推定回路４３６は、導関数信号を２πでスケーリングし（例えば、信号を２πで除算し）、結果は、Ｓ_ＣＳＡＣとＳ_ＤＯとの間の差周波数である。

【0041】

図３の議論と同様、図４の例において別個のコンポーネント４２８、４３２、４３４、および４３６によって実施されるものとして説明されるが、ローパスフィルタリング、デシメーション、位相アンラップ、導関数計算、および傾き推定処理の全てまたは一部は、本開示の範囲から逸脱することなく、周波数差推定（ＦＤＥ）モジュール４３８（例えば、信号プロセッサ、汎用プロセッサ、ＣＰＵ、グラフィックス処理ユニット（ＧＰＵ）、ＡＳＩＣ、構造化ＡＳＩＣ、ＦＰＧＡ等）によって実施され得る。

【0042】

上で議論されるように、未知の信号としてのＳ_ＣＳＡＣおよび基準信号としてのＳ_ＤＯを用いることで、負の傾き推定は、ｆ_ＤＯ＞ｆ_ＣＳＡＣであることを示し、ｆ_ＤＯおよびｆ_ＣＳＡＣは、それぞれの信号Ｓ_ＤＯおよびＳ_ＣＳＡＣの周波数である。正の傾きは、反対の条件を示す。他方、Ｓ_ＣＳＡＣ信号が、基準として選定され、Ｓ_ＤＯが、未知として選定された場合、負の傾き推定は、ｆ_ＣＳＡＣ＞ｆ_ＤＯであることを示す一方、正の傾きは、反対の条件を示す。故に、Ｓ_ＤＯクロック信号は、Ｓ_ＣＳＡＣに合致するように、またはＳ_ＣＳＡＣの周波数に対して（例えば、周波数オフセットまたは周波数差の分数値だけ）既知のオフセットにあるように、それに応じて（例えば、図５の回路の一部等の周波数制御回路によって）同調されることができる。いずれのシナリオでも、複素復調は、Ｓ_ＣＳＡＣおよびＳ_ＤＯ周波数のより高いものおよびより低いものが、傾きの符号から決定される決定されることを可能にする情報を保全し、それは、処理複雑性を減らす。さらに、４つの実数値乗算器と、２つの実数値加算器とから成る明示的な複素乗算動作を排除することによって、サイズ、重量、電力、および費用（ＳＷａＰ－Ｃ）は、著しく改良される。

【0043】

例えば、典型的な複素デジタル復調器は、４つのデジタル乗算器と、２つのデジタル加算器とから成り、それは、おおよそ８，０００個の２入力等価ゲートに対応する。放射線軽減および／または放射線抵抗性論理が含まれる場合、サイズは、２４，０００個の等価ゲートに拡大し得る。本開示では、１：２スイッチ（例えば、Ｒ２ＩＱスイッチ４２８）を使用する複素デジタル復調器は、レジスタの２つの組と、２ビットカウンタとを備えている。２ビットカウンタは、上で説明されるような交互符号変換を伴う同相および直交チャネルに実数値ストリームを逆多重化するために必要とされる、繰り返し２進系列［ｂ’００，ｂ’０１，ｂ’１０，ｂ’１１］を発生させるように構成される。上で説明される典型的な複素デジタル変調器と比較して、これは、耐放射線強化性、放射線抵抗性、および／または放射線軽減論理を含むＲ２ＩＱスイッチ４２８の実装を可能にし、この回路は、復調機能だけに関して、おおよそ１，０００個の等価ゲートまたは回路サイズおよび複雑性の２４：１低減（すなわち、典型的な複素デジタル復調器の２４，０００個の等価ゲートと比較したときに２４：１）に対応する。回路サイズおよび複雑性におけるこの約２４：１低減に加えて、さらにより大きいサイズ、重量、電力、および費用（ＳＷａＰ－Ｃ）利益が、図４に関して上で議論されるような別個の発振器（例えば、図３の補助発振器３２０）および位相ロックループＰＬＬ（例えば、図３のＰＬＬ３２２）の排除によって、上で議論されるＲ２ＩＱスイッチ４２８およびアルゴリズムの実装によって実現される。加えて、図４の例では、物理的ミキサの必要性を排除することによって、Ｒ２ＩＱ信号処理によって導入される雑音の量の低減が、存在する。

【0044】

図５は、図３および４において信号Ｓ_ＤＯおよびＳ_ＣＳＡＣを発生させ、かつ補正信号Ｓ_ｃｏｒｒ５１３を受信し、測定信号Ｓ_Ｍｅａｓ５１４を伝送する周波数差検出器コンポーネント５０１、およびクロック源であるチップスケール原子時計（ＣＳＡＣ）５０４および規則的水晶発振器（ＤＯ）５０５における回路間の例示的接続を図示する。図５は、周波数制御経路を図示し、それらは、回路トレース、並列回路相互接続、ＳｅｒＤｅｓトレース等であり得、それらは、ＤＯ５０５（または他の同調可能クロック源）の周波数が２つ以上のクロック源の間の検出された周波数差に応答して同調および制御されることを可能にする。いくつかの例では、ＦＤＤ５０１は、図３および４に関して上で議論されるような周波数差推定モジュール３３８または４３８のコンポーネントを含み得る。図４に説明されるように、Ｓ_ＣＳＡＣは、アナログ／デジタルコンバータ（ＡＤＣ）５０２によってデジタル化され、その出力は、Ｒ２ＩＱスイッチ４２８に渡される（図４参照）。Ｓ_{ＤＯ＿４ｘ}は、ＡＤＣ５０２のためのサンプリングクロックとして使用され、また、ＦＤＤ５０１に提供される。信号Ｓ_{ＤＯ＿Ｎｘ}５１０は、例えば、信号Ｃｌｋ_Ｒｅｆ５１２によって表されるクロック信号として、衛星１００ペイロード内の他の回路網によって使用され得る。いくつかの実施形態では、Ｃｌｋ_Ｒｅｆ５１２は、複数のコピーを作成すること、位相および周波数を変更すること、インピーダンス特性を変更すること、出力レベル特性を変更することを行うためのクロック分配回路（ＣＤＣ）５１１によるＳ_{ＤＯ＿４ｘ}５１０の修正バージョンであり得る。いくつかの実施形態では、ＣＳＡＣ５０４の周波数は、デジタルまたはアナログ制御Ｓ_{ｃｔｒｌ＿ｓｔａｔ}５０６を使用して調節可能であり得る。デジタル実装が、ＲＳ－２３２、ＲＳ－４２２、ＲＳ－４８５等の電気規格、シリアル周辺機器インターフェース（ＳＰＩ）等を使用して、汎用非同期送信機／受信機（ＵＡＲＴ）を実装し得る。特に、ＵＡＲＴがインターフェースを提供するいくつかの実施形態では、Ｓ_{ｃｔｒｌ＿ｓｔａｔ}５０６は、ＣＳＡＣ５０４の健全性および性能に関するステータスを返す双方向信号であり得る。ＤＯ５０５は、制御電圧Ｖ_ｔｕｎｅ５０８を使用して誘導される。いくつかの実施形態では、Ｖ_ｔｕｎｅ５０８は、ＦＤＤ５０１によって発生させられた複数ビットデジタル信号Ｓ_ｔｕｎｅ５０９から導出され、その場合、回路５０３は、デジタル／アナログコンバータ（ＤＡＣ）によって形成されるアナログ信号である。いくつかの実施形態では、Ｖ_ｔｕｎｅ５０８は、パルス幅変調（ＰＷＭ）信号Ｓ_ｔｕｎｅから導出され、その場合、回路５０３は、組み合わせられた能動的または受動的ローパスフィルタおよび絶縁増幅器回路（図示せず）である。いくつかの実施形態では、Ｖ_ｔｕｎｅ５０８は、ワード長が、８ビットから１６ビット以上のものに変動し得るデジタルワードである。いくつかの実施形態では、信号Ｓ_ｃｏｒｒ５１３は、信号Ｓ_ｔｕｎｅ５０９を導出するために使用される補正値を供給するＣＰＵ、ＧＰＵ、ＡＳＩＣ、構造化ＡＳＩＣ、ＦＰＧＡ、ＤＳＰ、または類似する処理デバイスからのアナログまたはデジタル入力であり得る。いくつかの実施形態では、信号Ｓ_Ｍｅａｓ５１４は、算出をサポートするために、またはステータス指示として、ＣＰＵ、ＧＰＵ、ＡＳＩＣ、構造化ＡＳＩＣ、ＦＰＧＡ、ＤＳＰ、または類似する処理デバイスに供給されるＦＤＤ５０１によって決定されるような測定差信号の表現であり得る。

【0045】

図６は、図３および４の実施形態に説明される信号処理出力の例を図示する。低雑音事例が、明確化のために示されるが、しかしながら、１１ｄＢ（またはそれを上回る）の雑音レベルであっても、周波数差検出アルゴリズムは、１ｍＨｚより低い周波数差を６秒未満で、かつ１％より低い相対誤差を伴って計算することが可能である。

【0046】

図６Ａは、周波数差が－０．００１Ｈｚである場合を示し、周波数差が－０．００１Ｈｚであることは、Ｓ_ＤＯが基準として使用されるとき、Ｓ_ＤＯが、より高い周波数にあることを意味する。図６Ｂは、周波数差が＋０．００１Ｈｚである場合を示し、周波数差が＋０．００１Ｈｚであることは、Ｓ_ＤＯが、２つの周波数のうちのより低いものにあることを意味する。曲線６０２および６１２は、ＬＰＦモジュール４３２によるローパスフィルタリングおよびデシメーションの後の結果を示す。曲線６０４および６１４は、曲線６０２および６１２の最小二乗推定値を示す。曲線６０６および６１６は、４３４において推定された傾きのスケーリングされたバージョンであり、差周波数の値を表す。曲線６０６および６１６の傾きの大きさは、周波数差の絶対値を示す。６０６および６１６の傾きの符号は、Ｓ_ＣＳＡＣおよびＳ_ＤＯのどちらがより高いおよびより低い周波数にあるかを示す。

【0047】

図６Ａでは、線６０２は、ミキサ３３１のアンラップ瞬時位相出力（または、図４に関して上で議論されるように、仮想ミキサとしての機能を果たすＲ２ＩＱスイッチ４２８の出力、ＬＰＦ４３２および位相アンラッパ４３４による処理後）を表す。線６０４は、アンラップ瞬時位相６０２の線形最小二乗適合であり、上で議論されるように２πでスケーリングされると、結果は、傾き推定曲線６０６である。「推定位相」と標識化される曲線６０６の傾きは、ＤＯ信号とＣＳＡＣ信号との間の周波数差を表す。この慣習では、上で議論されるように、傾きの符号は、どちらの信号が他方を上回るかを我々に知らせる。図６Ａの例では、図３および４に関して上で議論されるように、ＤＯは、実ミキサ（図３）または仮想ミキサ（図４）のための基準信号として選定されているので、傾き推定曲線６０６上の正の傾きは、Ｓ_ＤＯの周波数が周波数Ｓ_ＣＳＡＣを下回ることを示す。したがって、Ｓ_ＤＯクロック信号は、傾き推定曲線６０６によって計算された推定傾きに対応する量だけＳ_ＤＯの周波数を増加させることによって、Ｓ_ＣＳＡＣに合致するように、またはＳ_ＣＳＡＣからの既知のオフセットにあるように、それに応じて（例えば、図５の回路等の周波数制御回路によって）同調されることができる。

【0048】

同様に、図６Ｂは、ミキサ３３１の瞬時位相出力（または、図４に関して上で議論されるように、仮想ミキサとしての機能を果たす、Ｒ２ＩＱスイッチ４２８の出力）を表す、瞬時位相線６１２を図示する。線６１４は、アンラップ瞬時位相６１２の線形最小二乗適合である。上で議論されるように、２πでスケーリングされると、６１６の傾き係数ｍは、ＤＯ信号とＣＳＡＣ信号との間の周波数差である。この慣習では、上で議論されるように、傾きの符号は、どちらの信号が他方を上回るかを示す。図６Ａおよび６Ｂに示される例では、図３および４に関して上で議論されるように、ＤＯは、実ミキサ（図３）または仮想ミキサ（図４）のための基準信号として選定されているので、「推定位相」と標識化される曲線６１６上の負の傾きは、Ｓ_ＤＯの周波数が周波数Ｓ_ＣＳＡＣを上回ることを示す。Ｓ_ＤＯクロック信号は、傾き推定曲線６１６によって計算された推定傾きに対応する量だけＳ_ＤＯの周波数を減少させることによって、Ｓ_ＣＳＡＣに合致するように、またはＳ_ＣＳＡＣからの既知のオフセットにあるように、それに応じて（例えば、図５の回路等の周波数制御回路によって）同調されることができる。

【0049】

図６Ａおよび６Ｂの表題に示されるように、推定傾きの相対誤差は、１パーセントの１０分の１を下回る。実際に、Ｓ_ＤＯとＳ_ＣＳＡＣとの間で検出された周波数差であるこの傾き推定は、この例では、３秒のサンプリング間隔にわたって実施される。実際の周波数差と計算された周波数差との間の低相対誤差は、非常に短いサンプリング周波数と相まって、２つの高周波数クロック信号間のわずかな周波数差を測定することにおいて多大な改良を提供する。これは、チップスケール原子時計（ＣＳＡＣ）１１４、５０４と規則的水晶発振器（ＤＯ）１１６、５０５との間のより正確なクロック同期を可能にする。衛星の協調集団（図２に図示されるもの等）における衛星上に提供されるとき、それは、集団に関するより正確かつ更新されたアンサンブルクロック平均を可能にし、したがって、集団構成物（例えば、衛星１００）およびエンドユーザ（例えば、陸上アセット２００）に局所的に提供される位置、ナビゲーション、およびタイミングの正確度を改良する。他の衛星１００との双方向時間転送（ＴＷＴＴ）が、例えば、衛星間通信リンク１５０を使用して行われ、カルマンフィルタリングを提供し、従来の様式でアンサンブルクロック平均補正のための最適な推定値を決定し得る。衛星間通信リンク１５０は、いくつかの例では、光学リンク、ＲＦリンク、または光学およびＲＦリンクの組み合わせであり得る。アンサンブルクロック計算回路は、代替として、または加えて、人間、衛星ゲートウェイ、飛行機、ドローン、気球等の陸上または空中アセットに提供され得る。

【0050】

図７Ａおよび７Ｂは、各々がカルマンフィルタリングであり得る最適なアンサンブル平均推定技法の適用後の１０個の衛星（１００）の１０個の平面における１００個の衛星の集団におけるクロックの間の結果として生じる時間オフセット誤差を図示する。線７０２、７０４、および７０６は、それぞれ、各プロットにおいて、１倍、２倍、および３倍標準偏差（σ）レベルを示す。この例示的状況では、５ナノ秒の概念的であるが、現実的な測定雑音値が、仮定される一方、０．００５の補正利得（すなわち、推定誤差の０．５％が、各反復の補正として適用される）が、適用されている。トレース７０８は、ゼロ時間オフセットに対するオフセットを表す。初期時間オフセット誤差は、３０ナノ秒（ナノ秒）に設定され、初期周波数誤差は、１ｍＨｚ（０．００１Ｈｚ）となるように設定された。各衛星の４つの最近傍の近隣物間の双方向時間転送（ＴＷＴＴ）が、隣接する衛星間で時間オフセット情報を共有するために使用され、カルマンフィルタであり得る最適な推定技法が、隣接する衛星にわたる基準クロック周波数間の最小二乗誤差を最小化する要求される周波数補正を決定するために、周波数差検出回路と併せて使用される。各トレース７０８は、単一の衛星に関するオフセット誤差を表す。測定された補正のわずかな部分（測定された周波数差の分数またはパーセンテージであり得る補正の量または適用されている寄与のサイズ）のみが、各反復に対して適用される（例えば、衛星の局所オフセットの０．５％）ので、この非限定的例では、集団における衛星にわたるクロックは、約１日半（１２０，０００秒）で平衡状態に到達する。集団における任意の２つの衛星間の時間オフセット誤差の１σ（第１の標準偏差）は、この非限定的シミュレーション実行の場合、約１．６ナノ秒である。この誤差に関する下限は、ＴＷＴＴプロセスにおいて使用されるサンプリング周波数クロックに起因する測定不確実性によって決定される。

【0051】

図７Ｂは、中心衛星に隣接する４つの衛星である局所群内の衛星間の時間誤差を示す。トレース７１０は、中心衛星ノードに対する時間オフセットの大きさの絶対値を表す。図７Ｂに図示されるように、１σ（第１の標準偏差）時間差は、５日後に約１ナノ秒である。上で議論されるように、本明細書に使用されるＴＷＴＴプロセスは、ＩＥＥＥ１５８８－２０１９（ネットワーク化測定および制御システムのための精密クロック同期プロトコルに関するＩＥＥＥ規格（参照することによって本明細書に組み込まれる））等によって説明されるもの等の公知のプロトコルに準拠し得る。

【0052】

いくつかの例では、アンサンブル平均の誘導は、即時ではないこともあり、それは、安定したアンサンブル平均が達成されることを確実にするために、選択的かつ可変に加減され得る。例えば、限定ではないが、１ｍＨｚ周波数差が、ＣＳＡＣとＤＯとの間で決定される場合、（局所および遠隔カルマンフィルタリングを含む、双方向時間転送（ＴＷＴＴ）アルゴリズムによって遂行される）アンサンブル平均への寄与は、例えば、限定ではないが、約０．１ｍＨｚであり得る。アンサンブル平均への寄与の大きさおよび頻度は、集団のサイズ、既存のアンサンブル平均と局所衛星周波数差との間の差、周波数差のサイズ等を含むいくつかの変数に応じて、変動し得る。例えば、衛星上で局所的に測定された実際の測定時間および周波数差の分数またはパーセンテージが、アンサンブル平均に寄与され得る。これは、非常に頻繁に起こる（または、大きい大きさを有する）寄与によって導入され得るアンサンブル平均の計算における不要な不安定性を回避し得る。したがって、集団レベルにおいて、安定したアンサンブル平均は、局所衛星周波数差計算および補正が迅速に達成される程度と比較して、落ち着くまでにより長い期間（例えば、数分、数時間、または数日）がかかり得るが、アンサンブル平均が確立されると、計算された局所時間および周波数差（例えば、種々の衛星上のＤＯ周波数とＣＳＡＣ周波数との間の差）の寄与は、アンサンブル平均が、既存の解決策と比較してはるかにより正確になる（例えば、経時的により少ない偏差）ことを可能にするであろう。他の例では、アンサンブル平均が計算されるにつれて、時間補正（例えば、アンサンブル平均アルゴリズムへの時間オフセット寄与）の大きさは、アンサンブル平均が、平衡からより遠い（例えば、時間平均が、依然として、大きい分散を有する）とき、より大きくなり得（より大きい「利得」）、時間オフセット寄与は、アンサンブル平均が、平衡状態により近くなるにつれて、より小さくなり得る（より小さい「利得」）。平衡状態は、アンサンブル平均が、１つの平均から次のものに所定の閾値を下回る量だけ変動する状態であり得；アンサンブル平均の平均値は、１つの期間から後続の期間に閾値以下で変動する値を有する等。平衡状態は、標準偏差値の傾きまたは一次導関数が所定の期間にわたって約ゼロであるときにも定義され得る。

【0053】

わずかな周波数差を測定するための従来技術のヘテロダインベースのアプローチと比較した本開示されるアプローチの利点を例証する。図８は、従来技術のヘテロダインを使用して、真の周波数差（プロット８０２）対測定された周波数差（プロット８０４）を比較する、代表的結果を描写する。図８では、雑音が、実世界用途に似るために追加されている。しかしながら、ヘテロダインベースの雑音なしシミュレーションは、わずかにのみより正確であり、かなりの持続時間後であっても、周波数差がわずかなときに大きい信号誤差をもたらす。図８に図示されるように、平均相対誤差は、それぞれ、６０、１８０、３００、および４８０秒にわたって約６７％、４４％、５１％、および２３％である。雑音なし事例であっても、平均相対誤差は、それぞれ、６０、１８０、３００、および４８０秒にわたって約４４％、１５％、９％、および４％である。本相対誤差は、ヘテロダインアプローチが、両方の信号が同じ構造（すなわち、この場合、両方とも正弦波）であるという事実を活用できていないことを反映する。０．００１Ｈｚの周波数は、正弦波が１サイクルを完了するために１，０００秒を要求する。６０秒では、サイクルの６％のみが、周波数を推定するために使用される。４８０秒であっても、２分の１サイクル未満が、推定を行うために利用可能である。

【0054】

比較すると、本開示は、実数値ミキサを使用した２．６５％（誤差ＳＴＤ ７．０１Ｅ－５Ｈｚ）および仮想ミキサを使用した１．９０％（誤差ＳＴＤ ５．５４Ｅ－６Ｈｚ）の相対誤差を伴って、わずか６秒で１ｍＨｚの周波数差を測定することが可能である。
（放射線考慮事項）

【0055】

衛星用途において動作する電子機器が経験する電離放射線環境に起因して、本開示の実施形態において実装される電子機器の全てまたは一部が、耐放射線強化性または放射線抵抗性であることが望ましくあり得る。例えば、本明細書に説明され、図１－５に（非網羅的に）描写されるコンポーネントの全てまたはサブセットは、放射線抵抗性または耐放射線強化性であり得る。これは、プロセス（電子デバイスが製造される方法に関する基礎となる半導体技術に関係する）によって、設計（ダイ上の回路要素の物理的レイアウトに関係する）によって、または他の手段によって、耐放射線強化されている電子機器のいずれかまたはいくつかの組み合わせを含むことができる。放射線抵抗性は、その設計が電離放射線環境における使用のために意図的に最適化されていないデバイスの試験、分析、または試験および分析を介して決定され得る。

【0056】

衛星が直面する過酷な環境は、電子回路網を設計する難度を増加させ得る。衛星用途における主要な環境リスクのうちの１つは、宇宙に存在する電離放射線環境に関連付けられている。電離放射線に関連付けられる放射線効果が、陸上用途にも存在し、そのような放射線効果が、概して、ソフト誤差と呼ばれることに留意されたい。宇宙における電離放射線環境は、重イオン、陽子、および中性子を含み、それらは、単一事象効果（ＳＥＥ）、総電離線量（ＴＩＤ）、および／または変位損傷線量（ＤＤＤ）を介して、半導体デバイスの正常動作に影響を及ぼし得る。ＴＩＤおよびＤＤＤの効果は、概して、ミッション持続時間にわたって累積し、電流漏出を含む半導体パラメータに影響を及ぼす。ＳＥＥの効果は、概して、瞬間的であり、半導体回路の動作に影響を及ぼし得る。これらのＳＥＥ効果は、単一事象ラッチアップ（ＳＥＬ）、単一事象反転（ＳＥＵ）、単一事象過渡（ＳＥＴ）、および単一事象機能割込み（ＳＥＦＩ）を含む。ＳＥＬに対する軽減は、シリコンオンインシュレータ（ＳＯＩ）等の技術の使用を介して提供されることができる。ＳＥＵ、ＳＥＴ、および／またはＳＥＦＩの効果は、シリアル通信回線（一般的にレーンと称される）を無効な状態（例は、ロックの喪失であろう）に入らせ、有効なデータが、長い期間にわたってもはや伝送または受信されなくなることを含み得る。典型的な半導体チップ設計に関する陸上用途におけるソフト誤差の発生率は、宇宙用途における同じ半導体チップ設計に関するＳＥＵ、ＳＥＴ、および／またはＳＥＦＩの発生率よりかなり低い。

【0057】

自然放射線環境と異なり、種々の人工放射線環境（例えば、即発線量、システム発生ＥＭＰ効果（ＳＧＥＭＰ）、Ｘ線およびガンマ線フラッシュ、過渡線量効果、線量率反転、線量率バーンアウト、線量率メタライゼーション不良、線量率ラッチアップ、線量率レールスパン崩壊等）が、本明細書において想定される。放射線考慮事項および強化は、帰還性考慮事項およびオペレーションスルー条件と異なる。

【0058】

宇宙用途のための半導体チップ設計におけるＳＥＵ、ＳＥＴ、および／またはＳＥＦＩの軽減は、半導体製造における材料および処理技法の選択および最適化（プロセスによる耐放射線強化（ＲＨＢＰ））と、次いで、半導体製造プロセスにおける従来の材料およびプロセスを介して製造されるチップの設計における特殊化構造の設計および製造（設計による耐放射線強化（ＲＨＢＤ））とを含む様々な技法を使用して実施されることができる。ＲＨＢＰ、ＲＨＢＤ、または従来型（電離放射線環境における使用のために具体的に最適化されない）のいずれかである半導体チップを含むシステムにおいてシステムレベル軽減を提供するための追加の技法が、存在し、そのようなＳＥＵ、ＳＥＴ、および／またはＳＥＦＩ軽減技法は、本願では、システムレベル放射線軽減技法（ＳＬＲＭＴ）と称される。他のシステムレベル放射線軽減技法は、放射線の影響を受けるコンポーネントに時間的または空間的に近接する誤差検出および補正（ＥＤＡＣ）（例えば、オンパッケージまたはオンダイで提供されるシステムレベル軽減等）を使用し得る。

【0059】

例えば、クロック信号、クロック発生器、クロックバッファ、クロックプリスケーラ、ＡＤＣ、ＤＡＣ、ＤＳＰコア、演算増幅器、または種々の計算回路のうちのいずれかに対する放射線効果は、同じパッケージ内、異なるパッケージ内、同じ基板上、または同じペイロード内に提供される他の回路網によって検出され得る。放射線効果軽減は、放射線事象によって影響を受けている回路またはモジュールではなく、本システム内の１つ以上の他の要素によってもたらされ得る。逆に、これらの要素はまた、それらが放射線効果から回復することを可能にする論理を具備し得る。水晶発振器、チップスケール原子時計等のクロック発生器の例では、水晶構造または材料は、放射線効果の効果を最小化するように選定または設計され得る。例えば、発振水晶として掃引石英（または他の宇宙に適した材料）を使用することは、経時的なＴＩＤおよびＤＤＤ効果を減らし得、またはそれらを防止し得る。さらに、これらの要素は、放射線効果が損傷を引き起こすことを阻止するための論理および回路網を具備し得る。ＤＳＰ、ＣＰＵ、および関連付けられるメモリサブシステムの例では、回路は、上昇された電流引き込み等の放射線事象の兆候を検出し、損傷が生じ得る前に電源を無効にするように実装され得る。

【0060】

宇宙電離放射線環境における使用のための電子機器システムの効果的な設計は、システム設計チームが、ＲＨＢＰ、ＲＨＢＤ、および／または従来型のいずれかであるコンポーネントを効果的かつ効率的に利用することを要求し、多くの場合、ＳＬＲＭＴの使用を含む。コンポーネント選択およびＳＬＲＭＴの最適化は、軽減されるべきである放射線効果の具体的詳細および取得されるべきシステム放射線抵抗性の所望のレベルに大いに依存する。多くのＳＥＵ、ＳＥＴ、および／またはＳＥＦＩは、概して、そのような効果の効果的かつ効率的な軽減を提供するために、ＳＥＥ誘発事象がコンポーネントまたはシステムレベル回路において生じた場所に空間的および時間的の両方で可能な限り近接して最良に軽減される。例えば、特徴サイズ＜９０ｎｍを伴うＡＳＩＣ技術ノードにおいて誘発されるＳＥＴの持続時間は、＜１ナノ秒であり得、特徴サイズ＜３２ｎｍに関して数十ピコ秒と同程度に短くあり得る。同じ半導体パッケージ内のそのような短い持続時間のＳＥＴの軽減は、同じシステム内の別個の場所における２つ以上のチップに及ぶアプローチに対してＳＥＴ軽減のより効率的な実装を提供することができる。この効率は、ＳＥＥ誘発誤差の源に空間的および／または時間的に近接して検出および軽減するための能力からもたらされる。

【0061】

放射線試験は、粒子加速器からの荷電粒子のビームを使用して遂行され得、荷電粒子ビームは、陽子および／または重イオンを含み得、加速器は、サイクロトロンまたは線形加速器であり得る。陽子ビームの場合のビームエネルギーは、０．１ＭｅＶ～２００ＭｅＶ以上の範囲内であり得、典型的に、約＞１ＭｅＶ～約６５または２００ＭｅＶのいずれかの範囲内である。重イオンビームの場合のビームは、０．１～１００ＭｅＶ ｃｍ^２／ｍｇ以上の範囲内の線エネルギー付与（ＬＥＴ）を有し得、典型的に、＞０．５～約６０～８５ＭｅＶ ｃｍ^２／ｍｇの範囲内である。そのような試験において使用される粒子の合計フルエンスは、かなり変動し得、多くの場合、陽子ビームの場合では各ビームエネルギーにおいて１ｃｍ^２あたり１０^６～１０^１２個以上の粒子の範囲内であり、多くの場合、重イオンビームの場合では各ＬＥＴ値において１ｃｍ^２あたり１０^２～１０^８個以上の粒子の範囲内である。放射線誘発反転（ＳＥＵ）、過渡（ＳＥＴ）、および／または機能割込み（ＳＥＦＩ）の数は、多くの場合、ビームフルエンスの関数としての所与の面積（典型的に、１ｃｍ^２）における観察された事象の数に関連する断面として表される。断面は、１．０以下であり、１０^－１０ｃｍ^２より小さくあり得、それは、多くの場合、約１０^－２～＜１０^－１０ｃｍ^２の範囲内である。検出されたＳＥＵ、ＳＥＴ、および／またはＳＥＦＩの数が、十分に小さく、これが、そのデバイスの１つ以上の事例を含むシステムまたは回路の動作に有意な影響を及ぼさないであろう場合、デバイスは、概して、放射線抵抗性であると見なされる。試験および／または分析によって実証されるようなＬＥＴ＞３７ＭｅＶ ｃｍ^２／ｍｇにおける重イオン断面＜１０^－４ｃｍ^２は、所与のデバイスが放射線抵抗性であることを実証するために十分であり得る断面の例である。デバイスが１つ以上のビームＬＥＴ値またはビームエネルギー値において放射線抵抗性であると見なされるために、分析によって測定または決定される重イオンまたは陽子断面は、かなり変動し得、部分的に、衛星に関する予想される軌道と、そのデバイスを含む回路および／またはシステムが、ＳＥＵ、ＳＥＴ、および／またはＳＥＦＩが生じるときに所望の動作を維持することが可能である程度とに依存する。

【0062】

本開示に開示されるいくつかまたは全ての電気コンポーネントは、少なくともいくつかのタイプの耐放射線強化、放射線抵抗性、放射線軽減論理、および／または補償を含み得る。故に、ＡＤＣ、ＤＡＣ、Ｒ２ＩＱスイッチ、局所発振器、ＰＬＬ、ＬＰＦ回路、周波数差検出回路、ＦＰＧＡ、ＡＳＩＣ、構造化ＡＳＩＣ、ＣＰＵ、ミキサ、ＳｅｒＤｅｓ、演算増幅器、クロック分配バッファ、クロックプリスケーラ、および回路入／出力の全てまたは一部は、放射線抵抗性であるか、耐放射線強化性であるか、または他の処理ステップによって軽減される放射線効果に関して監視され得る。いくつかの例では、部分的または完全な三重モジュール冗長（ＴＭＲ）が、追加のダイ空間または電力消費を潜在的に犠牲にして提供され得る。他の例では、ＳＥＥの確率を減らすように最適化された物理設計を有するライブラリセルの使用が、使用され得る。本開示のアルゴリズムの実装は、ＤＳＰプロセッサ内、個々の要素の論理内等における放射線軽減アルゴリズムと結合される演算増幅器、ＣＰＵ、ＡＳＩＣ、構造化ＡＳＩＣ、および／またはＦＰＧＡの混合物を用いて最良に遂行され得る。これは、いくつかの例では、スクラビングアルゴリズムおよびプロセスおよびパッケージ外放射線効果検出および放射線軽減トリガを含み得る。

【0063】

ある例示的実施形態および方法のみが、上記に詳細に説明されているが、当業者は、多くの修正が、本開示の新規の教示および利点から実質的に逸脱することなく、例示的実施形態および方法に対して可能であることを容易に理解するであろう。

【0064】

全ての方向参照（例えば、近位、遠位、上側、下側、上向き、下向き、左、右、側方、縦方向、前、後、上部、底部、上方、下方、垂直、水平、半径方向、軸方向、時計回り、および反時計回り）は、本発明の読者の理解を支援するための識別目的のためにのみ使用され、特に、本発明の位置、配向、または使用に関する限定を生じさせない。接続参照（例えば、取り付けられる、結合される、接続される、および継合される）は、別様に示されない限り、要素の集合の間の中間部材および要素の間の相対移動を含み得る。したがって、接続参照は、必ずしも２つの要素が直接接続され、互いに固定関係にあることを暗示しない。例示的図面は、例証目的にすぎず、本明細書に添付される図面に反映される寸法、位置、順序、および相対的サイズは、変動し得る。

【0065】

上記の明細書、例、およびデータは、請求項に定義されるような本発明の例示的実施形態の構造および使用の完全な説明を提供する。請求される発明の種々の実施形態が、ある程度の詳細を伴って、または１つ以上の個々の実施形態を参照して、上で説明されているが、当業者は、請求される発明の精神または範囲から逸脱することなく、開示される実施形態の多数の改変を行い得る。他の実施形態も、したがって、想定される。上記の説明に含有され、付随の図面に示される全ての事項が、限定ではなく、特定の実施形態の例証としてのみ解釈されるものとすることを意図している。詳細または構造の変更が、以下の請求項に定義されるような本発明の基本要素から逸脱することなく、行われ得る。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】