知財求人 - 知財ポータルサイト「IP Force」
特表2024-505908フォールトトレラント量子コンピュータのためのインタリーブモジュール
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-08
(54)【発明の名称】フォールトトレラント量子コンピュータのためのインタリーブモジュール
(51)【国際特許分類】
G06N 10/40 20220101AFI20240201BHJP
【ＦＩ】
G06N10/40
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023545900
(86)(22)【出願日】2022-01-31
(85)【翻訳文提出日】2023-09-27
(86)【国際出願番号】 US2022070447
(87)【国際公開番号】W WO2022241336
(87)【国際公開日】2022-11-17
(31)【優先権主張番号】63/143,727
(32)【優先日】2021-01-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】521552936
【氏名又は名称】プサイクォンタム，コーポレーション
(74)【代理人】
【識別番号】100137969
【弁理士】
【氏名又は名称】岡部 憲昭
(74)【代理人】
【識別番号】100104824
【弁理士】
【氏名又は名称】穐場 仁
(74)【代理人】
【識別番号】100121463
【弁理士】
【氏名又は名称】矢口 哲也
(72)【発明者】
【氏名】ニッカーソン，ナオミ
(72)【発明者】
【氏名】リティンスキー，ダニエル
(57)【要約】
融合ベースの量子計算は、インタリーブモジュールのネットワークを使用して実施され得る。各インタリーブモジュールは、もつれた物理量子ビットから成るリソース状態を受信又は生成することができるとともに、異なるリソース状態からの量子ビットの対に対して融合演算又は単一量子ビット測定のいずれかを実行するように制御され得る再構成可能融合回路のセットと、再構成可能融合回路に接続されるルーティング経路と、リソース状態の量子ビットにおけるルーティング経路を選択し、それにより、融合演算と単一量子ビット測定との所望の組み合わせを実施するように動作する遅延線及びルーティングスイッチとを含むことができる。ルーティング経路は、同じインタリーブモジュール内の再構成可能融合回路に結合するローカルルーティング経路と、１つのインタリーブモジュールにおけるルーティングスイッチをネットワーク内の異なるインタリーブモジュールにおける再構成可能融合回路に結合するネットワークルーティング経路とを含むことができる。
【選択図】図２２
【選択図】図２２
【特許請求の範囲】
【請求項1】
装置において、複数の動作サイクルのそれぞれの最中にリソース状態を出力するための複数の出力経路を有するリソース状態相互接続部であって、各リソース状態が複数のもつれ量子ビットの量子システムであり、前記リソース状態の異なる量子ビットが前記出力経路のうちの異なる経路で出力される、リソース状態相互接続部と、
複数のルーティングスイッチであって、各ルーティングスイッチが、前記リソース状態相互接続部の前記出力経路のうちの異なる経路に結合される入力経路と、複数の出力経路とを有し、各ルーティングスイッチが、前記入力経路上の前記リソース状態の異なる量子ビットを受信するとともに、前記受信した量子ビットを前記複数の出力経路のうちの１つに選択的にルーティングするように構成される、複数のルーティングスイッチと、
複数の再構成可能融合回路であって、前記複数の再構成可能融合回路のそれぞれが、２つの入力量子ビットを受けるとともに、前記２つの入力量子ビット間の投影もつれ測定、又は前記２つの入力量子ビットのそれぞれに対する複数の単一量子ビット測定のうちの１つのいずれかを選択的に実行し、それによって測定結果データを生成するように構成される、複数の再構成可能融合回路と、
異なる遅延長を有する複数の遅延線であって、前記リソース状態相互接続部のそれぞれの出力経路と前記ルーティングスイッチの異なるルーティングスイッチのそれぞれの入力経路との間に異なる遅延線が結合される、複数の遅延線と、
複数のローカルルーティング経路と複数のネットワークルーティング経路とを含む複数のルーティング経路であって、前記ルーティングスイッチのそれぞれが前記再構成可能融合回路のうちの少なくとも１つに結合されるように前記ローカルルーティング経路が前記ルーティングスイッチと前記再構成可能融合回路との間に結合され、前記ネットワークルーティング経路のそれぞれが前記装置を出る、複数のルーティング経路と、
を備える装置。
【請求項2】
前記ネットワークルーティング経路のそれぞれは、前記装置の他のインスタンスにおける再構成可能融合回路に結合する、請求項１に記載の装置。
【請求項3】
前記再構成可能融合回路のそれぞれは、前記複数の単一量子ビット測定がパウリＸ測定、パウリＹ測定、及びパウリＺ測定を含むように構成される、請求項１に記載の装置。
【請求項4】
前記再構成可能融合回路のそれぞれは、前記複数の単一量子ビット測定がｅ－ｉπ／８の位相回転とそれに続くパウリＺ測定とを更に含むように構成される、請求項３に記載の装置。
【請求項5】
前記複数の遅延線は、１つの動作サイクルに対応する遅延長を有する第１の遅延線と、
動作サイクルの数（Ｌ）に対応する遅延長を有する第２の遅延線であって、Ｌが１よりも大きい、第２の遅延線と、
動作サイクルの数Ｌ２に対応する遅延長を有する第３の遅延線と、
を含む、請求項１に記載の装置。
【請求項6】
前記複数の再構成可能融合回路は、第１のローカル融合回路と、
第２のローカル融合回路と、
第３のローカル融合回路と、
第１のネットワーク化融合回路と、
第２のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路が第１のネットワーク経路と第２のネットワーク経路とを含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記第１の遅延線から前記第１のローカル融合回路の第１の入力又は前記第１のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力又は前記第１のネットワーク経路のいずれかに選択的に導くように構成される第２のルーティングスイッチと、
各ローカルリソース状態の第３の量子ビットを前記第２の遅延線から前記第２のローカル融合回路の第１の入力又は前記第２のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第３のルーティングスイッチと、
各リソース状態の第４の量子ビットを前記第２のローカル融合回路の第２の入力又は前記第２のネットワーク経路のいずれかに選択的に導くように構成される第４のルーティングスイッチと、
を含む、請求項５に記載の装置。
【請求項7】
前記複数のローカルルーティング経路は、各リソース状態の第５の量子ビットを前記第３の遅延線に導くための第１のローカルルーティング経路であって、前記第３の遅延線の出力が前記第３のローカル融合回路の第１の入力に結合される、第１のローカルルーティング経路と、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力に導くための第２のローカルルーティング経路と、
を含む、請求項６に記載の装置。
【請求項8】
前記複数の再構成可能融合回路が第３のネットワーク化融合回路を更に含み、前記複数のネットワーク経路が第３のネットワーク経路を更に含み、
前記複数のルーティングスイッチは、
各リソース状態の第５の量子ビットを前記第３のローカル融合回路の第１の入力又は前記第３のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第５のルーティングスイッチと、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力又は前記第３のネットワーク経路のいずれかに選択的に導くように構成される第６のルーティングスイッチと、
を更に含む、請求項６に記載の装置。
【請求項9】
前記複数の再構成可能融合回路は、第１のローカル融合回路と、
第２のローカル融合回路と、
第３のローカル融合回路と、
第４のローカル融合回路と、
第１のネットワーク化融合回路と、
第２のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路が第１のネットワーク経路と第２のネットワーク経路とを含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記第１の遅延線から前記第１のローカル融合回路の第１の入力、前記第１のネットワーク化融合回路の第１の入力、又は前記第４のローカル融合回路の第１の入力に結合された第４の遅延線のうちの１つに選択的に導くように構成される第１のルーティングスイッチであって、前記第４の遅延線が１つの動作サイクルに対応する遅延長を有する、第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力、前記第１のネットワーク経路、又は前記第４のローカル融合回路の第２の入力のうちの１つに選択的に導くように構成される第２のルーティングスイッチと、
各ローカルリソース状態の第３の量子ビットを前記第２の遅延線から前記第２のローカル融合回路の第１の入力又は前記第２のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第３のルーティングスイッチと、
各リソース状態の第４の量子ビットを前記第２のローカル融合回路の第２の入力又は前記第２のネットワーク経路のいずれかに選択的に導くように構成される第４のルーティングスイッチと、
を含む、請求項５に記載の装置。
【請求項10】
前記複数のルーティング経路は、各リソース状態の第５の量子ビットを前記第３の遅延線に導くための第１のルーティング経路であって、前記第３の遅延線の出力が前記第３のローカル融合回路の第１の入力に結合される、第１のルーティング経路と、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力へと導くための第２のルーティング経路と、
を含む、請求項９に記載の装置。
【請求項11】
前記複数の再構成可能融合回路が第３のネットワーク化融合回路を更に含み、前記複数のネットワーク経路が第３のネットワーク経路を更に含み、
前記複数のルーティングスイッチは、
各リソース状態の第５の量子ビットを前記第３のローカル融合回路の第１の入力又は前記第３のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第５のルーティングスイッチと、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力又は前記第３のネットワーク経路のいずれかに選択的に導くように構成される第６のルーティングスイッチと、
を更に含む、請求項９に記載の装置。
【請求項12】
前記複数の再構成可能融合回路は、第１のローカル融合回路と、
第１のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路が第１のネットワーク経路を含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記第３の遅延線から前記第１のローカル融合回路の第１の入力又は前記第１のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力又は前記第１のネットワーク経路のいずれかに選択的に導くように構成される第２のルーティングスイッチと、
を含み、
前記第１のネットワーク化融合回路の第２の入力は、前記装置の他のインスタンスのネットワーク経路に結合される、
請求項５に記載の装置。
【請求項13】
前記複数の再構成可能融合回路は、第１のローカル融合回路と、
第１のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路がネットワーク経路の第１のグループを含み、ネットワーク経路の前記第１のグループが２つ以上のネットワーク経路を含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記遅延線のうちの１つから前記第１のローカル融合回路の第１の入力又は前記第１のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力又はネットワーク経路の前記第１のグループ内の任意の１つのネットワーク経路に選択的に導くように構成される第２のルーティングスイッチと、
を含む、請求項５に記載の装置。
【請求項14】
前記遅延線のうちの前記１つが前記第３の遅延線である、請求項１３に記載の装置。
【請求項15】
前記ネットワーク経路の前記第１のグループ内の前記ネットワーク経路のそれぞれは、前記装置の複数の他のインスタンスのうちの異なるインスタンスに結合される、請求項１３に記載の装置。
【請求項16】
複数の外部入力経路と、前記第１のネットワーク化融合回路の第２の入力に結合される出力経路とを有する入力スイッチ、を更に備える、請求項１３に記載の装置。
【請求項17】
前記外部入力経路のそれぞれは、前記装置の複数の他のインスタンスのうちの異なるインスタンスのネットワーク経路に結合される、請求項１６に記載の装置。
【請求項18】
前記複数の再構成可能融合回路のそれぞれは、前記投影もつれ測定演算が前記入力量子ビットの両方に対する破壊的測定を含むように構成される、請求項１に記載の装置。
【請求項19】
前記再構成可能融合回路のそれぞれは、前記投影もつれ測定がジョイントＸＸ測定結果及びジョイントＺＺ測定結果を与えるタイプＩＩ融合演算であるように構成される、請求項１に記載の装置。
【請求項20】
複数の再構成可能融合回路と複数のルーティングスイッチとに結合される古典的制御論理を更に備え、該古典的制御論理は、複数の再構成可能融合回路及び複数のルーティングスイッチのそれぞれに関して動作を選択するように構成される、請求項１に記載の装置。
【請求項21】
前記古典的制御論理は、実行されるべき量子計算を表わす融合グラフに少なくとも部分的に基づいて、前記複数の再構成可能融合回路及び前記複数のルーティングスイッチのそれぞれに関して前記動作を選択するように更に構成される、請求項２０に記載の装置。
【請求項22】
リソース状態を生成して該リソース状態を前記リソース状態相互接続部に与えるリソース状態生成回路を更に備える、請求項１に記載の装置。
【請求項23】
前記リソース状態の前記量子ビットがフォトニック量子ビットである、請求項１に記載の装置。
【請求項24】
前記リソース状態相互接続部は、リソース状態の外部ソースと前記リソース状態相互接続部の前記出力経路との間に結合される複数の導波路を含む、請求項２３に記載の装置。
【請求項25】
前記リソース状態相互接続部は、フォトニックリソース状態を出力するリソース状態生成回路を含む、請求項２３に記載の装置。
【請求項26】
インタリーブモジュールのネットワークであって、各インタリーブモジュールが、複数の動作サイクルのそれぞれの最中にリソース状態を出力するための複数の出力経路を有するリソース状態相互接続部であって、各リソース状態が複数のもつれ量子ビットの量子システムであり、前記リソース状態の異なる量子ビットが前記出力経路のうちの異なる経路で出力される、リソース状態相互接続部と、
複数のルーティングスイッチであって、各ルーティングスイッチが、前記リソース状態相互接続部の前記出力経路のうちの異なる経路に結合される入力経路と、複数の出力経路とを有し、各ルーティングスイッチが、前記入力経路上の前記リソース状態の異なる量子ビットを受信するとともに、前記受信した量子ビットを前記複数の出力経路のうちの１つに選択的にルーティングするように構成される、複数のルーティングスイッチと、
複数の再構成可能融合回路であって、前記複数の再構成可能融合回路のそれぞれが、２つの入力量子ビットを受けるとともに、前記２つの入力量子ビット間の投影もつれ測定、又は前記２つの入力量子ビットのそれぞれに対する複数の単一量子ビット測定のうちの１つのいずれかを選択的に実行し、それによって測定結果データを生成するように構成される、複数の再構成可能融合回路と、
異なる遅延長を有する複数の遅延線であって、前記リソース状態相互接続部のそれぞれの出力経路と前記ルーティングスイッチの異なるルーティングスイッチのそれぞれの入力経路との間に異なる遅延線が結合される、複数の遅延線と、
複数のローカルルーティング経路と複数のネットワークルーティング経路とを含む複数のルーティング経路であって、前記ルーティングスイッチのそれぞれが前記再構成可能融合回路のうちの少なくとも１つに結合されるように前記ローカルルーティング経路が前記ルーティングスイッチと前記再構成可能融合回路との間に結合され、前記ネットワークルーティング経路のそれぞれが、前記ネットワーク内の異なるインタリーブモジュールにおける再構成可能融合回路に結合される、複数のルーティング経路と、
を含む、インタリーブモジュールのネットワークと、
前記インタリーブモジュールの前記ネットワークに結合されるとともに、前記ルーティングスイッチ及び前記再構成可能融合回路を制御して前記再構成可能融合回路から前記測定結果データを表わす古典的データ信号を受信するように構成される古典的制御論理と、
を備えるシステム。
【請求項27】
前記再構成可能融合回路のそれぞれは、前記複数の単一量子ビット測定がパウリＸ測定、パウリＹ測定、及びパウリＺ測定を含むように構成される、請求項２６に記載のシステム。
【請求項28】
前記再構成可能融合回路のそれぞれは、前記複数の単一量子ビット測定がｅ－ｉπ／８の位相回転とそれに続くパウリＺ測定とを更に含むように構成される、請求項２７に記載のシステム。
【請求項29】
各インタリーブモジュールにおける前記複数の遅延線は、１つの動作サイクルに対応する遅延長を有する第１の遅延線と、
動作サイクルの数（Ｌ）に対応する遅延長を有する第２の遅延線であって、Ｌが１よりも大きい、第２の遅延線と、
動作サイクルの数Ｌ２に対応する遅延長を有する第３の遅延線と、
を含む、請求項２６に記載のシステム。
【請求項30】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数の再構成可能融合回路は、
第１のローカル融合回路と、
第２のローカル融合回路と、
第３のローカル融合回路と、
第１のネットワーク化融合回路と、
第２のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路が第１のネットワーク経路と第２のネットワーク経路とを含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記第１の遅延線から前記第１のローカル融合回路の第１の入力又は前記第１のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力又は前記第１のネットワーク経路のいずれかに選択的に導くように構成される第２のルーティングスイッチと、
各ローカルリソース状態の第３の量子ビットを前記第２の遅延線から前記第２のローカル融合回路の第１の入力又は前記第２のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第３のルーティングスイッチと、
各リソース状態の第４の量子ビットを前記第２のローカル融合回路の第２の入力又は前記第２のネットワーク経路のいずれかに選択的に導くように構成される第４のルーティングスイッチと、
を含む、請求項２９に記載のシステム。
【請求項31】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数のローカルルーティング経路は、各リソース状態の第５の量子ビットを前記第３の遅延線に導くための第１のローカルルーティング経路であって、前記第３の遅延線の出力が前記第３のローカル融合回路の第１の入力に結合される、第１のローカルルーティング経路と、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力に導くための第２のローカルルーティング経路と、
を含む、請求項３０に記載のシステム。
【請求項32】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数の再構成可能融合回路が第３のネットワーク化融合回路を更に含み、
前記複数のネットワーク経路が第３のネットワーク経路を更に含み、
前記複数のルーティングスイッチは、
各リソース状態の第５の量子ビットを前記第３のローカル融合回路の第１の入力又は前記第３のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第５のルーティングスイッチと、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力又は前記第３のネットワーク経路のいずれかに選択的に導くように構成される第６のルーティングスイッチと、
を更に含む、請求項３０に記載のシステム。
【請求項33】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数の再構成可能融合回路は、
第１のローカル融合回路と、
第２のローカル融合回路と、
第３のローカル融合回路と、
第４のローカル融合回路と、
第１のネットワーク化融合回路と、
第２のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路が第１のネットワーク経路と第２のネットワーク経路とを含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記第１の遅延線から前記第１のローカル融合回路の第１の入力、前記第１のネットワーク化融合回路の第１の入力、又は前記第４のローカル融合回路の第１の入力に結合された第４の遅延線のうちの１つに選択的に導くように構成される第１のルーティングスイッチであって、前記第４の遅延線が１つの動作サイクルに対応する遅延長を有する、第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力、前記第１のネットワーク経路、又は前記第４のローカル融合回路の第２の入力のうちの１つに選択的に導くように構成される第２のルーティングスイッチと、
各ローカルリソース状態の第３の量子ビットを前記第２の遅延線から前記第２のローカル融合回路の第１の入力又は前記第２のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第３のルーティングスイッチと、
各リソース状態の第４の量子ビットを前記第２のローカル融合回路の第２の入力又は前記第２のネットワーク経路のいずれかに選択的に導くように構成される第４のルーティングスイッチと、
を含む、請求項２９に記載のシステム。
【請求項34】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数のルーティング経路は、各リソース状態の第５の量子ビットを前記第３の遅延線に導くための第１のルーティング経路であって、前記第３の遅延線の出力が前記第３のローカル融合回路の第１の入力に結合される、第１のルーティング経路と、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力へと導くための第２のルーティング経路と、
を含む、請求項３３に記載のシステム。
【請求項35】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数の再構成可能融合回路が第３のネットワーク化融合回路を更に含み、
前記複数のネットワーク経路が第３のネットワーク経路を更に含み、
前記複数のルーティングスイッチは、
各リソース状態の第５の量子ビットを前記第３のローカル融合回路の第１の入力又は前記第３のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第５のルーティングスイッチと、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路の第２の入力又は前記第３のネットワーク経路のいずれかに選択的に導くように構成される第６のルーティングスイッチと、
を更に含む、請求項３３に記載のシステム。
【請求項36】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数の再構成可能融合回路は、
第１のローカル融合回路と、
第１のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路が第１のネットワーク経路を含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記第３の遅延線から前記第１のローカル融合回路の第１の入力又は前記第１のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力又は前記第１のネットワーク経路のいずれかに選択的に導くように構成される第２のルーティングスイッチと、
を含み、
前記第１のネットワーク化融合回路の第２の入力は、インタリーブモジュールの前記ネットワークにおける異なるインタリーブモジュールのネットワーク経路に結合される、
請求項２９に記載のシステム。
【請求項37】
前記インタリーブモジュールの少なくとも１つにおいて、前記複数の再構成可能融合回路は、
第１のローカル融合回路と、
第１のネットワーク化融合回路と、
を含み、
前記複数のネットワーク経路がネットワーク経路の第１のグループを含み、ネットワーク経路の前記第１のグループが２つ以上のネットワーク経路を含み、
前記複数のルーティングスイッチは、
各リソース状態の第１の量子ビットを前記遅延線のうちの１つから前記第１のローカル融合回路の第１の入力又は前記第１のネットワーク化融合回路の第１の入力のいずれかに選択的に導くように構成される第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを前記第１のローカル融合回路の第２の入力又はネットワーク経路の前記第１のグループ内の任意の１つのネットワーク経路に選択的に導くように構成される第２のルーティングスイッチと、
を含む、請求項２９に記載のシステム。
【請求項38】
前記遅延線のうちの前記１つが前記第３の遅延線である、請求項３７に記載のシステム。
【請求項39】
ネットワーク経路の前記第１のグループにおける前記ネットワーク経路のそれぞれは、インタリーブモジュールの前記ネットワークにおける異なるインタリーブモジュールに結合される、請求項３７に記載のシステム。
【請求項40】
前記インタリーブモジュールの前記少なくとも１つは、複数の外部入力経路と、前記第１のネットワーク化融合回路の第２の入力に結合された出力経路とを有する入力スイッチ、
を更に含む、請求項３７に記載のシステム。
【請求項41】
前記外部入力経路のそれぞれは、インタリーブモジュールの前記ネットワークにおける異なるインタリーブモジュールのネットワーク経路に結合される、請求項４０に記載のシステム。
【請求項42】
前記インタリーブモジュールのそれぞれにおける前記複数の再構成可能融合回路のそれぞれは、前記投影もつれ測定演算が前記入力量子ビットの両方に対する破壊的測定を含むように構成される、請求項２６に記載のシステム。
【請求項43】
前記インタリーブモジュールのそれぞれにおける前記複数の再構成可能融合回路のそれぞれは、前記投影もつれ測定がジョイントＸＸ測定結果及びジョイントＺＺ測定結果を与えるタイプＩＩ融合演算であるように構成される、請求項２６に記載のシステム。
【請求項44】
前記インタリーブモジュールは、寸法ｎｘ×ｎｙ＝Ｎのアレイを形成するように接続され、ｎｘ及びｎｙが整数である、請求項２６に記載のシステム。
【請求項45】
各インタリーブモジュールは、もつれグラフの複数の層のそれぞれに関してリソース状態の数（Ｌ２）を処理し、各層のサイズがＬ２×Ｎである、請求項４４に記載のシステム。
【請求項46】
前記古典的制御論理は、実行されるべき量子計算を表わす融合グラフに少なくとも部分的に基づいて前記ルーティングスイッチ及び前記再構成可能融合回路における制御設定のシーケンスを決定するように更に構成される、請求項２６に記載のシステム。
【請求項47】
リソース状態を生成して前記リソース状態を前記インタリーブモジュールの前記リソース状態相互接続部に与えるための複数のリソース状態生成回路を更に備える、請求項２６に記載のシステム。
【請求項48】
前記リソース状態の前記量子ビットがフォトニック量子ビットである、請求項２６に記載のシステム。
【請求項49】
各インタリーブモジュールにおける前記リソース状態相互接続部は、リソース状態の外部ソースと前記リソース状態相互接続部の前記出力経路との間に結合される複数の導波路を含む、請求項４８に記載のシステム。
【請求項50】
各インタリーブモジュールにおける前記リソース状態相互接続部は、フォトニックリソース状態を出力するリソース状態生成回路を含む、請求項４８に記載のシステム。
【請求項51】
現在のサイクルカウンタを決定するステップと、前記現在のサイクルカウンタに少なくとも部分的に基づいてインタリーブ座標を決定するステップと、
リソース状態を取得するステップであって、前記リソース状態がもつれフォトニック量子ビットのシステムを備える、ステップと、
前記インタリーブ座標に少なくとも部分的に基づいて、各ルーティングスイッチが前記リソース状態の前記フォトニック量子ビットのうちの１つを受信するように配置される複数のルーティングスイッチにおける複数のルーティングスイッチ設定を決定するステップであって、前記ルーティングスイッチのそれぞれの少なくとも幾つかの出力が遅延線に結合される、ステップと、
前記インタリーブ座標に少なくとも部分的に基づいて、複数の再構成可能融合回路における複数の動作選択を決定するステップであって、前記複数の再構成可能融合回路のそれぞれが、前記ルーティングスイッチのうちの２つから２つの入力量子ビットを受信し、前記２つの入力量子ビットのうちの少なくとも一方が前記遅延線のうちの１つを介して受信されるように構成されるとともに、前記２つの入力量子ビットの間の投影もつれ測定演算又は前記２つの入力量子ビットのそれぞれに対する複数の単一量子ビット測定のうちの１つのいずれかを選択可能に実行し、それによって測定結果データを生成するように構成される、ステップと、
前記ルーティングスイッチ設定に基づいて前記ルーティングスイッチに制御信号を送信するステップと、
前記動作選択に基づいて前記再構成可能融合回路に制御信号を送信するステップと、
前記再構成可能融合回路から前記測定結果データを受信するステップと、
を含む方法。
【請求項52】
現在のサイクルカウンタをインクリメントするステップと、インタリーブ座標を決定する動作と、リソース状態を取得する動作と、ルーティングスイッチ設定を決定する動作と、動作選択を決定する動作と、前記制御信号を前記ルーティングスイッチ及び前記再構成可能融合回路に送信する動作と、測定結果データを受信する動作とを繰り返すステップと、
を更に含む、請求項５１に記載の方法。
【請求項53】
複数のリソース状態の量子ビットに対して行われるべき測定演算のセットを規定する融合グラフを表わすデータを受信するステップを更に含み、前記インタリーブ座標及び前記ルーティングスイッチ設定は、前記融合グラフに部分的に基づいて及び前記サイクルカウンタに部分的に基づいて決定される、
請求項５２に記載の方法。
【請求項54】
前記複数の単一量子ビット測定は、パウリＸ測定、パウリＹ測定、及びパウリＺ測定を含む、請求項５１に記載の方法。
【請求項55】
前記複数の単一量子ビット測定は、ｅ－ｉπ／８の位相回転と、それに続くパウリＺ測定とを更に含む、請求項５４に記載の方法。
【請求項56】
前記投影もつれ測定演算は、前記入力量子ビットの両方に対する破壊的測定を含む、請求項５１に記載の方法。
【請求項57】
前記投影もつれ測定は、ジョイントＸＸ測定結果及びジョイントＺＺ測定結果を与えるタイプＩＩ融合演算である、請求項５６に記載の方法。
【発明の詳細な説明】
【背景技術】
【0001】
[0001]関連出願の相互参照
この出願は、２０２１年１月２９日に出願された米国仮出願第６３／１４３，７２７号の利益を主張し、この仮出願の開示は参照により本願に組み入れられる。
この出願は、２０２１年１月２９日に出願された米国仮出願第６３／１４３，７２７号の利益を主張し、この仮出願の開示は参照により本願に組み入れられる。
【0002】
[0002]量子コンピューティングは、「量子ビット」と称される構造へのその依存によって「古典的」コンピューティングとは区別される。最も一般的なレベルにおいて、量子ビットは、２つの直交状態（従来のブラ／ケット記法で
として示される）のうちの一方で又は２つの状態の重ね合わせ（例えば、
）で存在することができる量子システムである。量子ビットのシステム（又は集合）で動作することによって、量子コンピュータは、古典的コンピュータにおいて非実用的な時間量を必要とするであろう特定のカテゴリの計算を迅速に実行することができる。
【数1】
として示される）のうちの一方で又は２つの状態の重ね合わせ（例えば、
【数2】
）で存在することができる量子システムである。量子ビットのシステム（又は集合）で動作することによって、量子コンピュータは、古典的コンピュータにおいて非実用的な時間量を必要とするであろう特定のカテゴリの計算を迅速に実行することができる。
【0003】
[0003]しかしながら、量子コンピュータの実際の実現は依然として困難な課題のままである。１つの課題は、量子ビットの信頼できる形成及びもつれである。
【発明の概要】
【0004】
[0004]幾つかの実施形態によれば、融合ベースの量子計算は、インタリーブモジュールのネットワーク（ネットワークアレイとも呼ばれる）を使用して実施され得る。各インタリーブモジュールは、もつれた物理量子ビットから成るリソース状態を受信又は生成することができるとともに、異なるリソース状態からの量子ビットの対に対して融合演算又は単一量子ビット測定のいずれかを実行するように制御され得る再構成可能融合回路のセットと、再構成可能融合回路に接続されるルーティング経路と、リソース状態の量子ビットにおけるルーティング経路を選択し、それにより、融合演算と単一量子ビット測定との所望の組み合わせを実施するように動作する遅延線及びルーティングスイッチとを含むことができる。ルーティング経路は、同じインタリーブモジュール内の再構成可能融合回路に結合するローカルルーティング経路と、１つのインタリーブモジュールにおけるルーティングスイッチをネットワーク内の異なるインタリーブモジュールにおける再構成可能融合回路に結合するネットワークルーティング経路とを含むことができる。
【0005】
[0005]以下の詳細な説明は、添付図面と共に、特許請求の範囲に記載される発明の性質及び利点のより良い理解をもたらす。
【図面の簡単な説明】
【0006】
【図1】デュアルレール符号化フォトニック量子ビットに対応する一対の導波路の一部の２つの表示を示す。
【図2A】２つのモードを結合するための概略図を示す。
【図2B】幾つかの実施形態で使用され得るフォトニックシステムにおけるモード結合の物理的実装を概略的に示す。
【図3A】幾つかの実施形態で使用され得るマッハツェンダ干渉計（ＭＺＩ）形態の物理的実装の例を概略的に示す。
【図3B】幾つかの実施形態で使用され得るマッハツェンダ干渉計（ＭＺＩ）形態の物理的実装の例を概略的に示す。
【図4A】２つのモードを結合するための他の概略図を示す。
【図5】幾つかの実施形態に係る４つのモードに関する「スプレッダ」又は「モード情報消去」変換を実施する４モード結合方式を示す。
【図7】幾つかの実施形態で使用され得るデュアルレール符号化ベル状態生成器に関する回路図を示す。
【図8A】幾つかの実施形態で使用され得るデュアルレール符号化タイプＩ融合ゲートに関する回路図を示す。
【図9A】幾つかの実施形態で使用され得るデュアルレール符号化タイプＩＩ融合ゲートに関する回路図を示す。
【図10】幾つかの実施形態に係る量子もつれシステムの一例を示す。
【図11】幾つかの実施形態において使用され得るリソース状態の一例を示す。
【図12A】幾つかの実施形態で使用され得る融合グラフの一例を示す。
【図12B】論理量子ビットに対する様々な論理演算に関してどのようにして融合グラフ（図１２Ｄに示す）を表面符号時空間図（図１２Ｂに示す）及びタイムスライス図（図１２Ｃに示す）から生成することができるかの例を示す。
【図12C】論理量子ビットに対する様々な論理演算に関してどのようにして融合グラフ（図１２Ｄに示す）を表面符号時空間図（図１２Ｂに示す）及びタイムスライス図（図１２Ｃに示す）から生成することができるかの例を示す。
【図12D】論理量子ビットに対する様々な論理演算に関してどのようにして融合グラフ（図１２Ｄに示す）を表面符号時空間図（図１２Ｂに示す）及びタイムスライス図（図１２Ｃに示す）から生成することができるかの例を示す。
【図13A】幾つかの実施形態に係る４つの論理量子ビットに対する計算を表わす融合グラフの図を示す。
【図13B】幾つかの実施形態に係る４つの論理量子ビットに対する計算を表わす融合グラフの図を示す。
【図13C】幾つかの実施形態に係る４つの論理量子ビットに対する計算を表わす融合グラフの図を示す。
【図14A】幾つかの実施形態に係る再構成可能融合回路を含むインタリーブモジュールにおける回路構成要素の簡略化された概略図を示す。
【図14B】幾つかの実施形態に係る再構成可能融合回路を含むインタリーブモジュールにおける回路構成要素の簡略化された概略図を示す。
【図14C】幾つかの実施形態に係る再構成可能融合回路を含むインタリーブモジュールにおける回路構成要素の簡略化された概略図を示す。
【図14D】幾つかの実施形態に係る再構成可能融合回路を含むインタリーブモジュールにおける回路構成要素の簡略化された概略図を示す。
【図15】幾つかの実施形態に係る単位セルのネットワークの簡略化された概略図を示す。
【図16】幾つかの実施形態に係る単位セルのネットワークを使用した層のパッチベース生成を示す簡略化された融合グラフを示す。
【図17】幾つかの実施形態に係るインタリーブモジュールのネットワークの簡略化された概略図を示す。
【図18A】幾つかの実施形態に係る融合グラフの層内の頂点へのインタリーブ座標の割り当ての例を示す図である。
【図18B】幾つかの実施形態に係る融合グラフの層内の頂点へのインタリーブ座標の割り当ての例を示す図である。
【図19A】幾つかの実施形態に係る、インタリーブ座標が重ねられた融合グラフの代表的な層の図を示す。
【図20】幾つかの実施形態に係る融合グラフのパッチから決定され得るインタリーブモジュールにおける構成設定を示す表を示す。
【図21A】格子構造を変化させる動作の融合グラフの例を示す。
【図21B】格子構造を変化させる動作の融合グラフの例を示す。
【図22】幾つかの実施形態に係るインタリーブモジュールの簡略化された概略図を示す。
【図23A】論理量子ビットを移動させるための融合グラフの一例を示す。
【図23B】論理量子ビットを移動させるより効率的な実施のための融合グラフを示す。
【図24】幾つかの実施形態に係るインタリーブモジュールの簡略化された概略図を示す。
【図25】幾つかの実施形態に係るネットワークアレイにおけるインタリーブモジュール間のネットワーク経路の接続性の簡略化された概略図を示す。
【図26A】周期的境界条件を伴うトーリック面符号の概念図である。
【図26B】周期的境界条件を伴うトーリック面符号の概念図である。
【図26C】周期的境界条件を伴うトーリック面符号の概念図である。
【図26D】周期的境界条件を伴うトーリック面符号の概念図である。
【図27】幾つかの実施形態に係るインタリーブモジュールのネットワーク化されたアレイの簡略化された概略図を示す。
【図28】幾つかの実施形態に係るインタリーブモジュールの簡略化された概略図を示す。
【図29A】星形表面符号の融合グラフを示す。
【図29B】星形表面符号の融合グラフを示す。
【図30A】幾つかの実施形態に係るインタリーブモジュールのネットワークを使用して実装され得る星形表面符号パッチの接続構造の例を示す。
【図30B】幾つかの実施形態に係るインタリーブモジュールのネットワークを使用して実装され得る星形表面符号パッチの接続構造の例を示す。
【図31】幾つかの実施形態に係る星形表面符号を生成するために使用され得るインタリーブモジュールのネットワーク化されたアレイの簡略化された概略図を示す。
【図32】幾つかの実施形態に係るＦＢＱＣを実装することができる量子コンピュータシステムのためのシステムアーキテクチャの一例を示す。
【図33】幾つかの実施形態に係る古典的制御論理を使用してインタリーブモジュールのアレイを動作させるためのプロセスのフロー図を示す。
【発明を実施するための形態】
【0007】
[0045]本明細書では、フォトニックシステムを含む様々な物理量子システムに基づいて量子ビットの集合に対して動作を実行するためのシステム及び方法の例（「実施形態」とも呼ばれる）が開示される。そのような実施形態は、例えば、量子コンピューティングにおいて、並びに、量子もつれを利用する他の状況（例えば、量子通信）において使用され得る。本開示の理解を容易にするために、関連する概念及び用語の概要がセクション１に提供され、融合ベースの量子コンピューティング（ＦＢＱＣ）の概要がセクション２に提供される。これに関連して、セクション３は、様々な実施形態に係るインタリーブモジュールの例を説明し、セクション４は、ＦＢＱＣを実装するためにインタリーブモジュールのネットワークを使用する例を説明する。セクション５～７は、インタリーブモジュール及びインタリーブモジュールのネットワークの更なる例示的な実施形態を説明し、セクション８は、インタリーブモジュールのネットワークを使用してＦＢＱＣを実装することができるコンピューティングシステムの例示的な実施形態を説明する。理解を容易にするために実施形態が具体的に詳細に記載されるが、この開示にアクセスできる当業者であれば分かるように、これらの詳細を伴うことなく特許請求の範囲に記載される発明を実施できる。
【0008】
[0046]更に、本明細書中では、量子ビットの量子状態空間を２次元ベクトル空間としてモデル化することができる、量子ビットのシステムを形成する及びシステムで機能する実施形態が記載される。この開示にアクセスする当業者であれば分かるように、本明細書中に記載される技術を「量子ビット」のシステムに適用することができ、このシステムにおいて、量子ビットは、ｎビットの情報を符号化するために使用することができる（任意の整数ｎに関して）（複素）ｎ次元ベクトル空間としてモデル化され得る量子状態空間を有する任意の量子システムとすることができる。説明を明確にするために、本明細書中では「量子ビット」という用語が使用されるが、幾つかの実施形態において、システムは、量子ビットなどのバイナリビットと必ずしも関連付けられない態様で情報を符号化する量子情報キャリアを使用することもできる。
【0009】
[0047]１．量子コンピューティングの概要
量子コンピューティングは、量子理論の規則に従う量子物体、例えば光子、電子、原子、イオン、分子、ナノ構造などの動力学に依存する。量子理論では、量子物体の量子状態は、物理的特性のセットによって記述され、そのセット全体はモードと称される。幾つかの実施形態において、モードは、量子物体の１つ以上の特性の値（又は値の分布）を定めることによって規定される。例えば、量子物体が光子である場合、モードは、光子の周波数、光子の空間における位置（例えば、光子がどの導波路又は導波路の重ね合わせ内を伝搬しているか）、関連する伝播方向（例えば、自由空間内の光子のｋベクトル）、光子の偏光状態（例えば、光子の電場及び／又は磁場の方向（水平又は垂直））、光子が伝播している時間窓、光子の軌道角運動量状態などによって規定され得る。
量子コンピューティングは、量子理論の規則に従う量子物体、例えば光子、電子、原子、イオン、分子、ナノ構造などの動力学に依存する。量子理論では、量子物体の量子状態は、物理的特性のセットによって記述され、そのセット全体はモードと称される。幾つかの実施形態において、モードは、量子物体の１つ以上の特性の値（又は値の分布）を定めることによって規定される。例えば、量子物体が光子である場合、モードは、光子の周波数、光子の空間における位置（例えば、光子がどの導波路又は導波路の重ね合わせ内を伝搬しているか）、関連する伝播方向（例えば、自由空間内の光子のｋベクトル）、光子の偏光状態（例えば、光子の電場及び／又は磁場の方向（水平又は垂直））、光子が伝播している時間窓、光子の軌道角運動量状態などによって規定され得る。
【0010】
[0048]導波路内を伝播する光子の場合、光子の状態を離散的な時空間モードのセットの１つとして表示することが好都合である。例えば、光子の空間モードｋｉは、光子が有限セットの離散導波路のうちのどれを伝播しているかに従って決定され、また、時間モードｔｊは、光子が離散期間（本明細書では「ビン」と称される）のうちのどの離散期間に存在するかによって決定される。幾つかのフォトニック実装形態では、光子の生成を担うパルスレーザによって時間離散化の程度を提供することができる。以下の例では、主に説明の複雑化を避けるために空間モードが使用される。しかしながら、当業者であれば分かるように、システム及び方法は、任意のタイプのモード、例えば、時間モード、偏光モード、及び、量子状態を定めるのに役立つ任意の他のモード又はモードのセットに適用され得る。更に、以下の説明では、光子の空間モードを規定するためにフォトニック導波路を使用する実施形態について説明する。しかしながら、この開示にアクセスする当業者であれば分かるように、本開示の範囲から逸脱することなく、他のタイプのモード、例えば時間モード、エネルギー状態などを使用できる。更に、当業者は、他のタイプのフォトニックシステムを含むがこれに限定されない他のタイプの量子システムを使用して例を実施することができる。
【0011】
[0049]区別できない複数の粒子の量子システムの場合、システム内の各粒子の量子状態を記述するのではなく、フォック状態の形式（占有数表示と呼ばれることもある）を使用して多体システム全体の量子状態を記述することが有用である。フォック状態の記述において、多体量子状態は、システムの各モードにいくつの粒子があるかによって定められる。例えば、マルチモード２粒子フォック状態
は、１つの粒子がモード１にあり、０個の粒子がモード２にあり、０個の粒子がモード３にあり、及び、１つの粒子がモード４にある２粒子量子状態を定める。ここでも、前述したように、モードは量子物体の任意の特性とすることができる。光子の場合、電磁場の任意の２つのモードを使用することができ、例えば、線形光学系で受動的に動作することができる自由度に関連するモードを使用するようにシステムを設計することができる。例えば、偏光、空間自由度、又は、角運動量を使用することができる。２粒子フォック状態
によって表わされる４モードシステムは、４つの導波路のうちの２つの内部で１つの光子が移動する４つの別個の導波路として物理的に実装され得る。そのような多体量子システムの状態の他の例としては、１つの粒子が占める各モードを表わす４粒子フォック状態
と、２つの粒子が占めるモード１及び２のそれぞれ並びに０個の粒子が占めるモード３及び４を表わす４粒子フォック状態
とが挙げられる。粒子が存在しないモードについては、「真空モード」という用語が使用される。例えば、４粒子フォック状態
の場合、モード３及び４が本明細書中では「真空モード」と称される。単一の占有モードを有するフォック状態は、占有モードを識別するために下付き文字を使用して省略表示で表わすことができる。例えば、
は
と等価である。
【数3】
は、１つの粒子がモード１にあり、０個の粒子がモード２にあり、０個の粒子がモード３にあり、及び、１つの粒子がモード４にある２粒子量子状態を定める。ここでも、前述したように、モードは量子物体の任意の特性とすることができる。光子の場合、電磁場の任意の２つのモードを使用することができ、例えば、線形光学系で受動的に動作することができる自由度に関連するモードを使用するようにシステムを設計することができる。例えば、偏光、空間自由度、又は、角運動量を使用することができる。２粒子フォック状態
【数4】
によって表わされる４モードシステムは、４つの導波路のうちの２つの内部で１つの光子が移動する４つの別個の導波路として物理的に実装され得る。そのような多体量子システムの状態の他の例としては、１つの粒子が占める各モードを表わす４粒子フォック状態
【数5】
と、２つの粒子が占めるモード１及び２のそれぞれ並びに０個の粒子が占めるモード３及び４を表わす４粒子フォック状態
【数6】
とが挙げられる。粒子が存在しないモードについては、「真空モード」という用語が使用される。例えば、４粒子フォック状態
【数7】
の場合、モード３及び４が本明細書中では「真空モード」と称される。単一の占有モードを有するフォック状態は、占有モードを識別するために下付き文字を使用して省略表示で表わすことができる。例えば、
【数8】
は
【数9】
と等価である。
【0012】
[0050]１．１．量子ビット
本明細書中で使用される場合、「量子ビット（ｑｕｂｉｔ）」（又は量子ビット（ｑｕａｎｔｕｍ ｂｉｔ））は、情報を符号化するために使用され得る関連する量子状態を伴う量子システムである。量子状態空間を（複素）２次元ベクトル空間としてモデル化することができる場合には、量子状態を使用して１ビットの情報を符号化することができ、この場合、ベクトル空間内の１つの次元が論理値０にマッピングされ、他の次元が論理値１にマッピングされる。古典的ビットとは対照的に、量子ビットは、論理値０及び１の重ね合わせである状態を有することができる。より一般的には、「量子ビット」は、ｎビットの情報を符号化するために使用できる（複素）ｎ次元ベクトル空間（任意の整数ｎについて）としてモデル化され得る量子状態空間を有する任意の量子システムとなり得る。説明を明確にするために、本明細書中では「量子ビット」という用語が使用されるが、幾つかの実施形態において、システムは、量子ビットなどのバイナリビットと必ずしも関連付けられない態様で情報を符号化する量子情報キャリアを使用することもできる。量子ビット（ｑｕｂｉｔｓ）（又はキューディット（ｑｕｄｉｔｓ））は、様々な量子システムで実装され得る。量子ビットの例としては、光子の偏光状態、導波路内の光子の存在、又は、分子、原子、イオン、核、もしくは、光子のエネルギー状態が挙げられる。他の例としては、フラックス量子ビット、位相量子ビット、又は、電荷量子ビット（例えば、超伝導ジョセフソン接合から形成される）などの他の人工量子システム、トポロジカル量子ビット（例えば、Ｍａｊｏｒａｎａ ｆｅｒｍｉｏｎｓ）、又は、空孔中心から形成されるスピン量子ビット（例えば、ダイヤモンド中の窒素空孔）が挙げられる。
本明細書中で使用される場合、「量子ビット（ｑｕｂｉｔ）」（又は量子ビット（ｑｕａｎｔｕｍ ｂｉｔ））は、情報を符号化するために使用され得る関連する量子状態を伴う量子システムである。量子状態空間を（複素）２次元ベクトル空間としてモデル化することができる場合には、量子状態を使用して１ビットの情報を符号化することができ、この場合、ベクトル空間内の１つの次元が論理値０にマッピングされ、他の次元が論理値１にマッピングされる。古典的ビットとは対照的に、量子ビットは、論理値０及び１の重ね合わせである状態を有することができる。より一般的には、「量子ビット」は、ｎビットの情報を符号化するために使用できる（複素）ｎ次元ベクトル空間（任意の整数ｎについて）としてモデル化され得る量子状態空間を有する任意の量子システムとなり得る。説明を明確にするために、本明細書中では「量子ビット」という用語が使用されるが、幾つかの実施形態において、システムは、量子ビットなどのバイナリビットと必ずしも関連付けられない態様で情報を符号化する量子情報キャリアを使用することもできる。量子ビット（ｑｕｂｉｔｓ）（又はキューディット（ｑｕｄｉｔｓ））は、様々な量子システムで実装され得る。量子ビットの例としては、光子の偏光状態、導波路内の光子の存在、又は、分子、原子、イオン、核、もしくは、光子のエネルギー状態が挙げられる。他の例としては、フラックス量子ビット、位相量子ビット、又は、電荷量子ビット（例えば、超伝導ジョセフソン接合から形成される）などの他の人工量子システム、トポロジカル量子ビット（例えば、Ｍａｊｏｒａｎａ ｆｅｒｍｉｏｎｓ）、又は、空孔中心から形成されるスピン量子ビット（例えば、ダイヤモンド中の窒素空孔）が挙げられる。
【0013】
[0051]量子ビットは、量子ビットの論理値が量子システムの２つのモードのうちの１つの占有によって符号化されるように「デュアルレール符号化」され得る。例えば、論理０及び１の値は、以下のように符号化することができる。
下付き文字「Ｌ」は、前と同様に、ケットが論理状態（例えば、量子ビット値）を表わすことを示し、上記の式の右側の表記
は、第１のモードのｉ個の粒子及び第２のモードのｊ個の粒子があることを示す（例えば、ｉ及びｊは整数）。この表記法では、論理状態
（２量子ビットの状態を表わし、第１の量子ビットは「０」論理状態にあり、第２の量子ビットは「１」論理状態にある）を有する２量子ビットシステムは、
によって４つのモードにわたる占有を使用して表わすことができる（例えば、フォトニックシステムでは、第１の導波路内の１個の光子、第２の導波路内の０個の光子、第３の導波路内の０個の光子、及び、第４の導波路内の１個の光子）。本開示全体を通して幾つかの例では、不必要な数学的クラッタを回避するために、様々な添字が省略されている。
【数10】
下付き文字「Ｌ」は、前と同様に、ケットが論理状態（例えば、量子ビット値）を表わすことを示し、上記の式の右側の表記
【数11】
は、第１のモードのｉ個の粒子及び第２のモードのｊ個の粒子があることを示す（例えば、ｉ及びｊは整数）。この表記法では、論理状態
【数12】
（２量子ビットの状態を表わし、第１の量子ビットは「０」論理状態にあり、第２の量子ビットは「１」論理状態にある）を有する２量子ビットシステムは、
【数13】
によって４つのモードにわたる占有を使用して表わすことができる（例えば、フォトニックシステムでは、第１の導波路内の１個の光子、第２の導波路内の０個の光子、第３の導波路内の０個の光子、及び、第４の導波路内の１個の光子）。本開示全体を通して幾つかの例では、不必要な数学的クラッタを回避するために、様々な添字が省略されている。
【0014】
[0052]１．２．もつれ状態
「古典的」コンピューティング（例えば、バイナリロジックを使用する従来のデジタルコンピュータ）に対する量子コンピューティングの利点の多くは、マルチ量子ビットシステムのもつれ状態を生み出す能力に起因する。数学的に言えば、ｎ個の量子物体の状態
は、
であれば分離可能な状態であり、またもつれ状態は分離不可能な状態である。１つの例はベル状態であり、大まかに言えば、この状態は、２量子ビットシステムのための最大もつれ状態のタイプであり、また、ベル状態の量子ビットはベル対と称される場合がある。例えば、モードの対の単一光子によって符号化された量子ビット（デュアルレール符号化）の場合、ベル状態の例は以下を含む。
「古典的」コンピューティング（例えば、バイナリロジックを使用する従来のデジタルコンピュータ）に対する量子コンピューティングの利点の多くは、マルチ量子ビットシステムのもつれ状態を生み出す能力に起因する。数学的に言えば、ｎ個の量子物体の状態
【数14】
は、
【数15】
であれば分離可能な状態であり、またもつれ状態は分離不可能な状態である。１つの例はベル状態であり、大まかに言えば、この状態は、２量子ビットシステムのための最大もつれ状態のタイプであり、また、ベル状態の量子ビットはベル対と称される場合がある。例えば、モードの対の単一光子によって符号化された量子ビット（デュアルレール符号化）の場合、ベル状態の例は以下を含む。
【数16】
【0015】
[0053]より一般的には、ｎ量子ビットＧｒｅｅｎｂｅｒｇｅｒ－Ｈｏｒｎｅ－Ｚｅｉｌｉｎｇｅｒ（ＧＨＺ）状態（又は「ｎ－ＧＨＺ状態」）は、ｎ個の量子ビットのもつれ量子状態である。所与の正規直交論理基底に関して、ｎ－ＧＨＺ状態は、第１の基底状態にある全ての量子ビットが第２の基底状態にある全ての量子ビットと重ね合わされた量子重畳であり、
上記のケットは論理基底を指す。例えば、モードの対の単一光子によって符号化された量子ビット（デュアルレール符号化）の場合、３－ＧＨＺ状態は次のように書くことができる。
上記のケットは、（モードの添字を省略した）６つのそれぞれのモードにおける光子占有数を指す。
【数17】
上記のケットは論理基底を指す。例えば、モードの対の単一光子によって符号化された量子ビット（デュアルレール符号化）の場合、３－ＧＨＺ状態は次のように書くことができる。
【数18】
上記のケットは、（モードの添字を省略した）６つのそれぞれのモードにおける光子占有数を指す。
【0016】
[0054]１．３．物理的実装
量子ビット（及び量子ビットに対する動作）は、様々な物理システムを使用して実施することができる。本明細書中に記載される幾つかの例において、量子ビットは、導波路、ビームスプリッタ、フォトニックスイッチ、及び、単一光子検出器を使用する集積フォトニックシステムで与えられ、また、光子によって占有され得るモードは、導波路内の光子の存在に対応する時空間モードである。変換動作を実施するために、モードカプラ、例えば光ビームスプリッタを使用してモードを結合することができ、また、単一光子検出器を特定の導波路に結合することによって測定演算を実施することができる。この開示にアクセスする当業者であれば分かるように、本開示の範囲から逸脱することなく、任意の適切な自由度のセットによって規定されるモード、例えば偏光モード、時間モードなどを使用できる。例えば、偏光のみが異なるモード（例えば、水平（Ｈ）及び垂直（Ｖ））の場合、モードカプラが、偏光をコヒーレントに回転させる任意の光学素子、例えば波長板などの複屈折材料となり得る。イオントラップシステム又は中性原子システムなどの他のシステムの場合、モードカプラは、２つのモードを結合することができる任意の物理的機構、例えば、原子／イオンの２つの内部状態を結合するように調整されるパルス電磁場となり得る。
量子ビット（及び量子ビットに対する動作）は、様々な物理システムを使用して実施することができる。本明細書中に記載される幾つかの例において、量子ビットは、導波路、ビームスプリッタ、フォトニックスイッチ、及び、単一光子検出器を使用する集積フォトニックシステムで与えられ、また、光子によって占有され得るモードは、導波路内の光子の存在に対応する時空間モードである。変換動作を実施するために、モードカプラ、例えば光ビームスプリッタを使用してモードを結合することができ、また、単一光子検出器を特定の導波路に結合することによって測定演算を実施することができる。この開示にアクセスする当業者であれば分かるように、本開示の範囲から逸脱することなく、任意の適切な自由度のセットによって規定されるモード、例えば偏光モード、時間モードなどを使用できる。例えば、偏光のみが異なるモード（例えば、水平（Ｈ）及び垂直（Ｖ））の場合、モードカプラが、偏光をコヒーレントに回転させる任意の光学素子、例えば波長板などの複屈折材料となり得る。イオントラップシステム又は中性原子システムなどの他のシステムの場合、モードカプラは、２つのモードを結合することができる任意の物理的機構、例えば、原子／イオンの２つの内部状態を結合するように調整されるパルス電磁場となり得る。
【0017】
[0055]デュアルレール符号化を使用するフォトニック量子計算システムの幾つかの実施形態では、一対の導波路を使用して量子ビットを実装することができる。図１は、デュアルレール符号化フォトニック量子ビットを与えるために使用され得る一対の導波路１０２、１０４の一部の２つの表示（１００，１００’）を示す。１００においては、光子１０６が導波路１０２内にあり、導波路１０４内に光子がなく（真空モードとも称される）、幾つかの実施形態では、これがフォトニック量子ビットの
状態に対応する。１００’においては、光子１０８が導波路１０４内にあり、導波路１０２内に光子がなく、幾つかの実施形態では、これがフォトニック量子ビットの
状態に対応する。既知の論理状態のフォトニック量子ビットを前処理するために、光子源（図示せず）を導波路のうちの一方の一端に結合することができる。光子源は、それが結合される導波路内に単一光子を放出するように動作することができ、それによって既知の状態のフォトニック量子ビットを前処理する。光子は導波路を通って移動し、また、光子源を周期的に動作させることによって、その論理状態がフォトニックシステムの異なる時間モードにマッピングされる量子ビットを有する量子システムを同じ導波路対に形成することができる。更に、導波路の複数の対を与えることにより、論理状態が異なる時空間モードに対応する量子ビットを有する量子システムを形成することができる。そのようなシステム内の導波路が互いに特定の空間的関係を有する必要はないことが理解されるべきである。例えば、これらの導波路を平行に配置することができるが、必ずしも平行に配置する必要はない。
【数19】
状態に対応する。１００’においては、光子１０８が導波路１０４内にあり、導波路１０２内に光子がなく、幾つかの実施形態では、これがフォトニック量子ビットの
【数20】
状態に対応する。既知の論理状態のフォトニック量子ビットを前処理するために、光子源（図示せず）を導波路のうちの一方の一端に結合することができる。光子源は、それが結合される導波路内に単一光子を放出するように動作することができ、それによって既知の状態のフォトニック量子ビットを前処理する。光子は導波路を通って移動し、また、光子源を周期的に動作させることによって、その論理状態がフォトニックシステムの異なる時間モードにマッピングされる量子ビットを有する量子システムを同じ導波路対に形成することができる。更に、導波路の複数の対を与えることにより、論理状態が異なる時空間モードに対応する量子ビットを有する量子システムを形成することができる。そのようなシステム内の導波路が互いに特定の空間的関係を有する必要はないことが理解されるべきである。例えば、これらの導波路を平行に配置することができるが、必ずしも平行に配置する必要はない。
【0018】
[0056]占有モードは、所望の導波路内を伝搬する光子を生成するために光子源を使用することによって形成することができる。光子源は、例えば、ヘラルド単一光子源とも呼ばれる光子対を放出する共振器ベースの光子源となり得る。そのような光子源の一例において、光子源は、非線形光学プロセス（例えば、自発的な四光波混合（ＳＦＷＭ）、自発的なパラメトリックダウンコンバージョン（ＳＰＤＣ）、第２高調波生成など）によって光子対を生成することができる光共振器のシステムに結合されるポンプ、例えば光パルスによって駆動される。多くの異なるタイプの光子源を使用することができる。光子対源の例としては、マイクロリングベースの自発的な四光波混合（ＳＰＦＷ）ヘラルド光子源（ＨＰＳ）を挙げることができる。しかしながら、使用される正確なタイプの光子源は重要ではなく、ＳＰＦＷ、ＳＰＤＣ、又は、任意の他のプロセスなどの任意のプロセスを使用する任意のタイプの非線形源を使用することができる。必ずしも非線形材料を必要としない他のクラスの光子源、例えば量子ドットソース、結晶の色中心などの原子及び／又は人工原子系を使用するものも使用することができる。場合によっては、光子源は、例えば、キャビティに結合された量子ドットなどの人工原子系の場合のように、フォトニックキャビティに結合されてもされなくてもよい。光機械システムなどの他のタイプの光子源もＳＰＷＭ及びＳＰＤＣに存在する。
【0019】
[0057]そのような場合、光子源の動作は、所定のポンプパルスが光子対を生成してもしなくてもよいように、非決定的（「確率的」と呼ばれることもある）であってもよい。幾つかの実施形態では、所定のサイクル中に１つのモードが占有される確率が１に近づくことができるようにするべく幾つかの非決定的光子源のコヒーレント空間及び／又は時間多重化（本明細書では「能動的」多重化と呼ばれる）を使用することができる。当業者であれば分かるように、空間多重化及び／又は時間多重化を組み込む多くの異なる能動的多重化アーキテクチャが想定し得る。例えば、対数ツリー、一般化マッハツェンダ干渉計、マルチモード干渉計、連鎖ソース、ダンプ・ツー・ポンプ方式の連鎖ソース、非対称多結晶単一光子源、又は、任意の他のタイプの能動的多重化アーキテクチャを使用する能動的多重化方式を使用することができる。幾つかの実施形態では、光子源は、量子フィードバック制御などを用いた能動的多重化方式を使用することができる。
【0020】
[0058]測定演算は、光子が検出器によって検出されたことを示す古典信号（例えば、デジタル論理信号）を生成する単一光子検出器に導波路を結合することによって実施することができる。単一光子に対する感度を有する任意のタイプの光検出器を使用することができる。幾つかの実施形態では、（例えば、導波路の出力端における）光子の検出が占有モードを示し、一方、検出された光子の不在は非占有モードを示すことができる。
【0021】
[0059]以下に記載される幾つかの実施形態は、システムの量子状態を変換すると理解することができる、量子システムのモードを結合する一体変換動作の物理的実施態様に関する。例えば、量子システムの初期状態（モード結合前）が、あるモードが確率１で占有され、別のモードが確率１で占有されていない状態である場合（例えば、上記で紹介したフォック記法における状態
、モード結合は、両方のモードが占有される非ゼロ確率を有する状態、例えば状態
をもたらすことができ、この場合、
である。幾つかの実施形態において、この種の動作は、モードを互いに結合するためにビームスプリッタを使用し、１つ以上のモードに位相シフトを適用するために可変移相器を使用することによって実施することができる。振幅ａ１及びａ２は、ビームスプリッタの反射率（又は透過率）及び導入される任意の位相シフトに依存する。
【数21】
、モード結合は、両方のモードが占有される非ゼロ確率を有する状態、例えば状態
【数22】
をもたらすことができ、この場合、
【数23】
である。幾つかの実施形態において、この種の動作は、モードを互いに結合するためにビームスプリッタを使用し、１つ以上のモードに位相シフトを適用するために可変移相器を使用することによって実施することができる。振幅ａ１及びａ２は、ビームスプリッタの反射率（又は透過率）及び導入される任意の位相シフトに依存する。
【0022】
[0060]図２Ａは、２つのモードを結合するための概略図２１０（回路図又は回路表記とも呼ばれる）を示す。モードは水平線２１２、２１４として描かれており、モードカプラ２１６は、結合されているモードを識別するためにノード（実線ドット）で終端する垂直線によって示される。線形量子光学のより具体的な言語では、図２Ａに示すモードカプラ２１６は、転送行列を実装する５０／５０ビームスプリッタを表わす。
ここで、Ｔは、２つのモード上の光子作成演算子の線形マップを規定する。（特定の状況では、転送行列Ｔは、一次虚数アダマール変換を実施するものとして理解することができる。）慣例により、システムが３つ以上のモードを含む場合、転送行列の第１の列はトップモードの作成演算子（本明細書ではモード１と呼ばれ、水平線２１２とラベル付けされる）に対応し、第２の列は第２のモードの作成演算子（本明細書ではモード２と呼ばれ、水平線２１４とラベル付けされる）に対応し、以下同様である。より明示的には、マッピングは以下のように書くことができる。
作成演算子上の下付き文字は、動作されるモードを示し、下付き文字の入力及び出力は、ビームスプリッタの前後の作成演算子の形態をそれぞれ識別し、
例えば、図２Ａに示されるモードカプラの適用は、以下のマッピングをもたらす。
したがって、式（９）によって記述されるモードカプラの作用は、入力状態
を以下のように解釈することである
【数24】
ここで、Ｔは、２つのモード上の光子作成演算子の線形マップを規定する。（特定の状況では、転送行列Ｔは、一次虚数アダマール変換を実施するものとして理解することができる。）慣例により、システムが３つ以上のモードを含む場合、転送行列の第１の列はトップモードの作成演算子（本明細書ではモード１と呼ばれ、水平線２１２とラベル付けされる）に対応し、第２の列は第２のモードの作成演算子（本明細書ではモード２と呼ばれ、水平線２１４とラベル付けされる）に対応し、以下同様である。より明示的には、マッピングは以下のように書くことができる。
【数25】
作成演算子上の下付き文字は、動作されるモードを示し、下付き文字の入力及び出力は、ビームスプリッタの前後の作成演算子の形態をそれぞれ識別し、
【数26】
例えば、図２Ａに示されるモードカプラの適用は、以下のマッピングをもたらす。
【数27】
したがって、式（９）によって記述されるモードカプラの作用は、入力状態
【数28】
を以下のように解釈することである
【数29】
【0023】
[0061]図２Ｂは、幾つかの実施形態に係る２つのフォトニックモードに関して式（９）の転送行列Ｔを実装するモード結合の物理的実装を示す。この例において、モード結合は、方向性カプラ又はモードカプラと呼ばれることもある導波路ビームスプリッタ２００を使用して実施される。導波路ビームスプリッタ２００は、一方の導波路のエバネッセント場が他方の導波路に結合することができるように２つの導波路２０２、２０４を十分に近接させることによって実現することができる。導波路２０２、２０４間の間隔ｄ及び／又は結合領域の長さｌを調整することにより、モード間の異なる結合を得ることができる。このように、導波路ビームスプリッタ２００を所望の透過率を有するように構成することができる。例えば、ビームスプリッタは、０．５（すなわち、上記で導入された転送行列Ｔの特定の形態を実装するための５０／５０ビームスプリッタ）に等しい透過率を有するように設計することができる。他の転送行列が望まれる場合、反射率（又は透過率）は、本開示の範囲から逸脱することなく、０．６より大きく、０．７より大きく、０．８より大きく、又は、０．９より大きくなるように設計することができる。
【0024】
[0062]モード結合に加えて、幾つかのユニタリ変換は、１つ以上のモードに適用される位相シフトを含み得る。幾つかのフォトニック実装形態では、可変位相シフタを集積回路に実装して、複数のモードにわたって拡散される光子の状態の相対位相を制御することができる。そのような位相シフトを規定する転送行列の例は、（第２のモードに＋ｉ及び－ｉ位相シフトをそれぞれ適用するために）以下によって与えられる。
シリカ－オン－シリコン材料の場合、幾つかの実施形態は、熱光スイッチを使用して可変位相シフタを実装する。熱光スイッチは、熱光学効果を介して導波路の温度を１０－５Ｋ程度上昇させることによって屈折率ｎの変化をもたらすことができる、チップの表面上に製造された抵抗素子を使用する。本開示にアクセスする当業者であれば分かるように、導波路の一部の屈折率を変化させる任意の効果を使用して、可変の電気的に調整可能な位相シフトを生成することができる。例えば、幾つかの実施形態は、電気光学効果をサポートする任意の材料、いわゆるχ２及びχ３材料、例えばニオブ酸リチウム、ＢＢＯ、ＫＴＰなど、更にはドープ半導体、例えばシリコン、ゲルマニウムなどに基づくビームスプリッタを使用する。
【数30】
シリカ－オン－シリコン材料の場合、幾つかの実施形態は、熱光スイッチを使用して可変位相シフタを実装する。熱光スイッチは、熱光学効果を介して導波路の温度を１０－５Ｋ程度上昇させることによって屈折率ｎの変化をもたらすことができる、チップの表面上に製造された抵抗素子を使用する。本開示にアクセスする当業者であれば分かるように、導波路の一部の屈折率を変化させる任意の効果を使用して、可変の電気的に調整可能な位相シフトを生成することができる。例えば、幾つかの実施形態は、電気光学効果をサポートする任意の材料、いわゆるχ２及びχ３材料、例えばニオブ酸リチウム、ＢＢＯ、ＫＴＰなど、更にはドープ半導体、例えばシリコン、ゲルマニウムなどに基づくビームスプリッタを使用する。
【0025】
[0063]可変透過率及び出力モード間の任意の位相関係を伴うビームスプリッタは、例えば図３Ａに示すように、マッハツェンダ干渉計（ＭＺＩ）形態３００において方向性カプラ及び可変位相シフタを組み合わせることによって達成することもできる。デュアルレール符号化における２つのモード３０２ａ、３０２ｂの相対的な位相及び振幅に対する完全な制御は、位相シフタ３０６ａ、３０６ｂ及び３０６ｃによって与えられる位相、並びに、結合領域３０４ａ及び３０４ｂの長さ及び近接度を変化させることによって達成することができる。図３Ｂは、位相シフタ３０６によって与えられる位相を変化させることによってモード３０２ａ、３０２ｂ間の可変透過率を可能にするＭＺＩ３１０のわずかに単純な例を示す。図３Ａ及び図３Ｂは、物理デバイスにおいてモードカプラをどのように実装することができるかの例であるが、本開示の範囲から逸脱することなく、任意のタイプのモードカプラ／ビームスプリッタを使用することができる。
【0026】
[0064]幾つかの実施形態では、ビームスプリッタ及び位相シフタを組み合わせて使用して、様々な転送行列を実装することができる。例えば、図４ Ａは、図２ Ａのものと同様の概略的な形態で、以下の転送行列を実装するモードカプラ４００を示す。
したがって、モードカプラ４００は、以下のマッピングを適用する。
式（１５）の転送行列Ｔｒは、第２のモードでの位相シフトによって式（９）の転送行列Ｔに関係する。これは、モードカプラ４１６が第１のモードに結合する閉ノード４０７（線２１２）と、モードカプラ４１６が第２のモードに結合する開ノード４０８（線２１４）とによって、図４Ａに概略的に示される。より具体的には、Ｔｒ＝ｓＴｓであり、図４Ａの右側に示すように、モードカプラ４１６は、先行及び後続の位相シフト（白四角４１８ａ、４１８ｂで示す）を用いて、（前述したような）モードカプラ２１６を使用して実装することができる。したがって、転送行列Ｔｒは、図４Ｂに示す物理ビームスプリッタによって実装することができ、この場合、開いた三角形は＋ｉ位相シフタを表わす。
【数31】
したがって、モードカプラ４００は、以下のマッピングを適用する。
【数32】
式（１５）の転送行列Ｔｒは、第２のモードでの位相シフトによって式（９）の転送行列Ｔに関係する。これは、モードカプラ４１６が第１のモードに結合する閉ノード４０７（線２１２）と、モードカプラ４１６が第２のモードに結合する開ノード４０８（線２１４）とによって、図４Ａに概略的に示される。より具体的には、Ｔｒ＝ｓＴｓであり、図４Ａの右側に示すように、モードカプラ４１６は、先行及び後続の位相シフト（白四角４１８ａ、４１８ｂで示す）を用いて、（前述したような）モードカプラ２１６を使用して実装することができる。したがって、転送行列Ｔｒは、図４Ｂに示す物理ビームスプリッタによって実装することができ、この場合、開いた三角形は＋ｉ位相シフタを表わす。
【0027】
[0065]同様に、モードカプラ及び位相シフタのネットワークを使用して、３つ以上のモード間の結合を実施することができる。例えば、図５は、４つのモード上で「スプレッダ」又は「モード情報消去」変換を実施する４モード結合方式を示し、すなわち、この方式は、入力モードのいずれか１つで光子を取り込み、光子が４つの出力モードのいずれか１つで検出される確率が等しくなるように、４つの出力モードのそれぞれの間で光子を非局在化する。（周知のアダマール変換は、スプレッダ変換の一例である。）図２Ａのように、水平線５１２～５１５はモードに対応し、モード結合は、結合されているモードを識別するためにノード（ドット）を有する垂直線５１６によって示される。この場合、４つのモードが結合される。回路表記５０２は、一次モード結合のネットワークである回路図５０４と等価な表示である。より一般的には、高次モード結合が一次モード結合のネットワークとして実施され得る場合、（適切な数のモードを有する）表記５０２と同様の回路表記が使用され得る。
【0028】
[0066]図６は、幾つかの実施形態に係る図５に概略的に示される４モード拡散変換を実施することができる光学デバイス６００の一例を示す。光学デバイス６００は、第１の材料層（図６において実線で表わされる）に形成される光導波路６０１、６０３の第１のセットと、第１の材料層（図６において破線で表わされる）とは異なる別個の第２の材料層に形成される光導波路６０５、６０７の第２のセットとを含む。第２の材料層及び第１の材料層は、基板上の異なる高さに位置する。当業者であれば分かるように、適切な低損失導波路交差が使用された場合、図６に示すような干渉計を単層で実装できる。
【0029】
[0067]光導波路の第１のセットのうちの少なくとも一つの光導波路６０１、６０３は、任意の種類の適切な光カプラ、例えば本明細書中に記載される方向性カプラ（例えば、図２Ｂ、図３Ａ、図３Ｂに示される光カプラ）を有する光導波路の第２のセットの光導波路６０５、６０７と結合される。例えば、図６に示される光学デバイスは４つの光カプラ６１８、６２０、６２２、６２４を含む。各光カプラは、２つの導波路が平行に伝搬する結合領域を有することができる。２つの導波路は、結合領域内で互いにオフセットされているものとして図６に示されるが、２つの導波路は、オフセットを伴うことなく結合領域内で互いに真上及び真下に位置されてもよい。幾つかの実施形態において、光カプラ６１８、６２０、６２２、６２４のうちの１つ以上は、２つの導波路間で約５０％の結合効率（例えば、４９％～５１％の結合効率、４９．９％～５０．１％の結合効率、４９．９９％～５０．０１％の結合効率、及び、５０％の結合効率など）を有するように構成される。例えば、２つの導波路の長さ、２つの導波路の屈折率、２つの導波路の幅及び高さ、２つの導波路間に位置される材料の屈折率、及び、２つの導波路間の距離は、２つの導波路間に５０％の結合効率を与えるように選択される。これにより、光カプラは５０／５０ビームスプリッタのように動作することができる。
【0030】
[0068]更に、図６に示される光学デバイスは、２つの層間光カプラ６１４及び６１６を含むことができる。光カプラ６１４は、第１の材料層上の導波路を伝搬する光の第２の材料層上の導波路への伝送を可能にし、光カプラ６１６は、第２の材料層上の導波路を伝搬する光の第１の材料層上の導波路への伝送を可能にする。光カプラ６１４及び６１６は、少なくとも２つの異なる層に位置される光導波路をマルチチャネル光カプラで使用できるようにし、これにより、小型のマルチチャネル光カプラが可能になる。
【0031】
[0069]更に、図６に示される光学デバイスは、非結合導波路交差領域６２６を含む。幾つかの実装形態において、２つの導波路（この例では６０３及び６０５）は、非結合導波路交差領域６２６（例えば、導波路は、ほぼ９０度の角度で互いに交差する２つの直線導波路となり得る）内の交差部に平行結合領域が存在することなく互いに交差する。
【0032】
[0070]当業者であれば分かるように、前述の例は例示的なものであり、ビームスプリッタ及び／又は位相シフタを使用するフォトニック回路を使用して、任意の次数の実数アダマール変換及び虚数アダマール変換、離散フーリエ変換などのための変換行列を含む、多くの異なる変換行列を実装できる。本明細書で「スプレッダ」又は「モード情報消去（ＭＩＥ）」回路と呼ばれるフォトニック回路の１つのクラスは、入力が１つの入力モードに局在化した単一光子である場合に、光子が出力モードのいずれか１つで検出される等しい確率を有するように、回路が幾つかの出力モードのそれぞれの間で光子を非局在化するという特性を有する。スプレッダ又はＭＩＥ回路の例は、アダマール転送行列を実装する回路を含む。（スプレッダ又はＭＩＥ回路は、１つの入力モードで局在化された単一光子ではない入力を受信することができ、そのような場合の回路の挙動は、実装される特定の転送行列に依存することが理解されるべきである。）他の例において、フォトニック回路は、１つの入力モードの単一光子に関して、異なる出力モードで光子を検出する確率が等しくない転送行列を含む他の転送行列を実装することができる。
【0033】
[0071]幾つかの実施形態において、複数のフォトニック量子ビットのもつれ状態は、２つ（又はそれ以上）の量子ビットのモードを結合して他のモードで測定を実行することによって形成することができる。例として、図７は、幾つかのデュアルレール符号化フォトニック実施形態で使用することができるベル状態生成器７００の回路図を示す。この例において、モード７３２（１）－７３２（４）は、最初に光子（波線で示す）によってそれぞれ占有され、モード７３２（５）－７３２（８）は最初は真空モードである。（当業者であれば分かるように、占有モードと非占有モードとの他の組み合わせを使用できる。）
【0034】
[0072]一次モード結合（例えば、式（９）の転送行列Ｔを実装する）は、モードカプラ７３１（１）－７３１（４）によって示されるように占有モードと非占有モードとの対に対して実行される。その後、モードカプラ７３７によって示されるように、モードのうちの４つのモード（モード７３２（５）－７３２（８））に対してモード情報消去結合（例えば、図５に示すような４モードモード拡散変換を実施する）が実行される。モード７３２（５）－７３２（８）は、他の４つのモード７３２（１）－７３２（４）でベル状態がうまく生成されたかどうかを決定するために測定されて使用される「ヘラルド」モードとして作用する。例えば、検出器７３８（１）－７３８（４）は、二次モードカプラ７３７の後にモード７３２（５）－７３２（８）に結合することができる。各検出器７３８（１）－７３８（４）は、光子（又は検出された光子の数）を検出したかどうかを示す古典的データ信号（例えば、導体上の電圧レベル）を出力することができる。これらの出力は、他の４つのモード７３２（１）－７３２（４）にベル状態が存在するかどうかを決定する古典的決定論理回路７４０に結合することができる。例えば、決定論理回路７４０は、単一光子がちょうど２つの検出器７３８（１）－７３８（４）のそれぞれによって検出された場合に限り、ベル状態が確認される（ベル状態生成器の「成功」とも呼ばれる）ように構成することができる。モード７３２（１）－７３２（４）は、図７に示されるように、２つの量子ビット（Ｑｕｂｉｔ １及びＱｕｂｉｔ ２）の論理状態にマッピングすることができる。具体的には、この例では、Ｑｕｂｉｔ １の論理状態がモード７３２（１）及び７３２（２）の占有率に基づいており、Ｑｕｂｉｔ ２の論理状態はモード７３２（３）及び７３２（４）の占有率に基づいている。ベル状態生成器７００の動作は非決定的であり得ることに留意すべきである。すなわち、図示のように４つの光子を入力することは、モード７３２（１）－７３２（４）でベル状態が生成されることを保証しない。一実施態様では、成功の確率が４／３２である。
【0035】
[0073]幾つかの実施形態では、複数のもつれた量子ビット（２つ以上の量子ビット）の量子システムを形成することが望ましい。マルチ量子ビット量子システムを形成するための１つの技術は、量子ビットのシステム間のもつれを作成するために使用され得る投影測定であるもつれ測定の使用によるものである。本明細書で使用される場合、「融合（ｆｕｓｉｏｎ）」（又は「融合演算」又は「融合（ｆｕｓｉｎｇ）」）は、投影もつれ測定を指す。「融合ゲート」は、それぞれが一般に異なる量子システムの一部である２つ（又はそれ以上）の入力量子ビットを受ける構造である。融合ゲートを適用する前に、異なる量子システムが互いにもつれる必要はない。２つの入力量子ビットの場合、融合ゲートは、最初の２つの量子システムがもつれた量子ビットの単一量子システムに融合されるように、１（「タイプＩ融合」）又は０（「タイプＩＩ融合」）のいずれかの出力量子ビットを生成する入力量子ビットに対して投影測定演算を実行する。融合ゲートは、一般的なクラスの投影もつれ測定の具体例であり、フォトニックアーキテクチャに特に適している。次に、タイプＩ及びタイプＩＩの融合ゲートの例を説明する。
【0036】
[0074]図８Ａは、幾つかの実施形態に係るタイプＩ融合ゲート８００を例示する回路図を示す。図８Ａに示される図は、各水平線が量子システム、例えば光子のモードを表わす概略図である。デュアルレール符号化では、モードの各対が量子ビットに相当する。ゲートのフォトニック実装では、図８Ａに示すような図のモードが、フォトニック導波路内の単一光子を使用して物理的に実現され得る。最も一般的には、図８Ａに示されるようなタイプＩ融合ゲートは、量子ビットＡ（例えば光子モード８４３及び８４５によって物理的に実現される）及び量子ビットＢ（例えば光子モード８４７及び８４９によって物理的に実現される）を入力として取り込み、入力量子ビットＡ又は入力量子ビットＢのいずれか（又は両方）と既にもつらされた他の量子ビットとのもつれを受け継ぐ単一の「融合」量子ビットを出力する。
【0037】
[0075]例えば、図８Ｂは、それぞれが幾つかのより長いもつれたクラスタ状態の終わり（すなわち、リーフ）に位置される量子ビットである２つの量子ビットＡ，ＢのタイプＩ融合の結果を示す（その一部のみが示される）。融合演算後に残る量子ビット８５７は、元の量子ビットＡ，Ｂからもつれ結合を受け継ぎ、それによって、より大きな線形クラスタ状態を生み出す。また、図８Ｂは、それぞれ量子ビットの何らかのより長いもつれクラスタ（その一部のみが示されている）に属する内部量子ビットである２つの量子ビットＡ，ＢのタイプＩ融合の結果を示す。前述のように、融合後に残る量子ビット８５９は、元の量子ビットＡ，Ｂからもつれ結合を受け継ぎ、それによって、融合量子システムを生み出す。この場合、融合演算後に残る量子ビットは、図示のように、４つの他の最近傍量子ビットによってより大きな量子システムともつらされる。
【0038】
[0076]図８Ａに示されるタイプＩ融合ゲート８００の概略図に戻ると、量子ビットＡはモード８４３及び８４５によってデュアルレール符号化され、量子ビットＢはモード８４７及び８４９によってデュアルレール符号化される。例えば、経路符号化されたフォトニック量子ビットの場合、量子ビットＡの論理ゼロ状態（
で示される）は、モード８４３が単一光子を含むフォトニック導波路であり且つモード８４５がゼロ光子を含むフォトニック導波路である場合に生成する（量子ビットＢについても同様である）。したがって、タイプＩ融合ゲート８００は、入力として２つのデュアルレール符号化光子量子ビットを取り込むことができ、それによって、合計４つの入力モード（例えば、モード８４３、８４５、８４７及び８４９）をもたらす。融合演算を達成するために、光子検出器８５５（それぞれモード８４３及び８４９に結合された２つの別個の光子検出器を含む）を使用して両方のモードに対して検出動作を実行する前に、モードカプラ（例えば、５０／５０ビームスプリッタ）８５３が、入力量子ビットのそれぞれのモードの間、例えばモード８４３とモード８４９との間に適用される。更に、出力モードが隣接して位置されるようにするために、量子ビットＡの第２のモードの位置（モード８４５）を量子ビットＢの第２のモードの位置（モード８４９）と入れ替えるモードスワップ動作８５１を適用することができる。幾つかの実施形態において、モードスワップは、前述のような物理導波路交差によって、又は１つ以上のフォトニックスイッチによって又は任意の他のタイプの物理モードスワップによって達成することができる。
【数33】
で示される）は、モード８４３が単一光子を含むフォトニック導波路であり且つモード８４５がゼロ光子を含むフォトニック導波路である場合に生成する（量子ビットＢについても同様である）。したがって、タイプＩ融合ゲート８００は、入力として２つのデュアルレール符号化光子量子ビットを取り込むことができ、それによって、合計４つの入力モード（例えば、モード８４３、８４５、８４７及び８４９）をもたらす。融合演算を達成するために、光子検出器８５５（それぞれモード８４３及び８４９に結合された２つの別個の光子検出器を含む）を使用して両方のモードに対して検出動作を実行する前に、モードカプラ（例えば、５０／５０ビームスプリッタ）８５３が、入力量子ビットのそれぞれのモードの間、例えばモード８４３とモード８４９との間に適用される。更に、出力モードが隣接して位置されるようにするために、量子ビットＡの第２のモードの位置（モード８４５）を量子ビットＢの第２のモードの位置（モード８４９）と入れ替えるモードスワップ動作８５１を適用することができる。幾つかの実施形態において、モードスワップは、前述のような物理導波路交差によって、又は１つ以上のフォトニックスイッチによって又は任意の他のタイプの物理モードスワップによって達成することができる。
【0039】
[0077]図８Ａは、タイプＩ融合ゲートの例示的な配置のみを示し、当業者であれば分かるように、本開示の範囲から逸脱することなく、モードカプラの位置及びモードスワップ領域８５１の存在を変更することができる。例えば、ビームスプリッタ８５３は、モード８４５とモード８４７との間に適用することができる。モードスワップは、随意的であり、隣接していないモードを有する量子ビットを、例えば、この情報を古典メモリに記憶することによってどのモードがどの量子ビットに属するかを追跡することによって取り扱うことができる場合には必要ではない。
【0040】
[0078]タイプＩ融合ゲート８００は非決定性ゲートであり、すなわち、融合演算は１未満の特定の確率で成功し、他の場合には、結果として生じる量子状態は、より大きな量子システムを形成するために互いに融合された元の量子システムを含むより大きな量子システムではない。より具体的には、ゲート８００は、検出器８５５によってただ１つの光子が検出された場合、確率５０％で「成功」し、検出器８５５によって０個又は２個の光子が検出された場合、「失敗」する。ゲートが成功すると、量子ビットＡ及び量子ビットＢが一部であった２つの量子システムは、単一のより大きな量子システムに融合され、融合された量子ビットは、以前にリンクされていなかった２つの量子システムをリンクする量子ビットとして残る（例えば、図８Ｂ参照）。しかしながら、融合ゲートが失敗すると、より大きな量子システムを生成することなく元の量子システムから両方の量子ビットを除去する効果がある。
【0041】
[0079]図９Ａは、幾つかの実施形態に係るタイプＩＩ融合ゲート９００を例示する回路図を示す。本明細書中の他の図と同様に、図９Ａに示す図は概略図であり、各水平線は量子システムのモード、例えば光子に相当する。デュアルレール符号化では、モードの各対が量子ビットに相当する。ゲートのフォトニック実装では、図９Ａに示すような図のモードは、フォトニック導波路内の単一光子を使用して物理的に実現することができる。最も一般的には、ゲート９００などのタイプＩＩ融合ゲートは、量子ビットＡ（例えば光子モード９４３及び９４５によって物理的に実現される）及び量子ビットＢ（例えば光子モード９４７及び９４９によって物理的に実現される）を入力として取り込み、入力量子ビットＡ又は入力量子ビットＢのいずれか（又は両方）と既にもつらされた他の量子ビットとのもつれを受け継ぐ量子状態を出力する。（タイプＩＩ融合の場合、入力量子状態がそれらの間に合計Ｎ個の量子ビットを有する場合、出力量子状態はＮ－２個の量子ビットを有する。これは、間に合計Ｎ個の量子ビットを有する入力量子状態がＮ－１個の量子ビットを有する出力量子状態をもたらすタイプＩ融合とは異なる）
【0042】
[0080]例えば、図９Ｂは、それぞれが幾つかのより長いもつれたクラスタ状態（その一部のみが示されている）の終わり（すなわち、リーフ）に位置される量子ビットである２つの量子ビットＡ，ＢのタイプＩＩ融合の結果を示す。結果として得られる量子システム９７１は、量子ビットＡ及び量子ビットＢからもつれ結合を継承し、それによってより大きな線形量子システムを作り出す。
【0043】
[0081]図９Ａに示されるタイプＩＩ融合ゲート９００の概略図に戻ると、量子ビットＡはモード９４３及び９４５によってデュアルレール符号化され、量子ビットＢはモード９４７及び９４９によってデュアルレール符号化される。例えば、経路符号化されたフォトニック量子ビットの場合、量子ビットＡの論理ゼロ状態（
で示される）は、モード９４３が単一光子を含むフォトニック導波路であり且つモード９４５がゼロ光子を含むフォトニック導波路である場合に生成する（量子ビットＢについても同様である）。したがって、タイプＩＩ融合ゲート９００は、入力として２つのデュアルレール符号化光子量子ビットを取り込み、それによって、合計４つの入力モード（例えば、モード９４３、９４５、９４７及び９４９）をもたらす。融合演算を達成するために、第１のモードカプラ（例えば、５０／５０ビームスプリッタ）９５３が、入力量子ビットのそれぞれのモード間、例えばモード９４３とモード９４９との間に適用され、第２のモードカプラ（例えば、５０／５０ビームスプリッタ）９５５が、入力量子ビットのそれぞれの他のモード間、例えばモード９４５とモード９４７との間に適用される。検出動作は、光子検出器９５７（１）－９５７（４）を使用して４つのモード全てに対して実行される。幾つかの実施形態では、モードスワップ動作（図９Ａには図示せず）を実行して、モード結合の前にモードを隣接する位置に配置することができる。幾つかの実施形態において、モードスワップは、前述のような物理導波路交差によって、又は１つ以上のフォトニックスイッチによって又は任意の他のタイプの物理モードスワップによって達成することができる。モードスワップは、随意的であり、隣接していないモードを有する量子ビットを、例えば、この情報を古典メモリに記憶することによってどのモードがどの量子ビットに属するかを追跡することによって取り扱うことができる場合には必要ではない。
【数34】
で示される）は、モード９４３が単一光子を含むフォトニック導波路であり且つモード９４５がゼロ光子を含むフォトニック導波路である場合に生成する（量子ビットＢについても同様である）。したがって、タイプＩＩ融合ゲート９００は、入力として２つのデュアルレール符号化光子量子ビットを取り込み、それによって、合計４つの入力モード（例えば、モード９４３、９４５、９４７及び９４９）をもたらす。融合演算を達成するために、第１のモードカプラ（例えば、５０／５０ビームスプリッタ）９５３が、入力量子ビットのそれぞれのモード間、例えばモード９４３とモード９４９との間に適用され、第２のモードカプラ（例えば、５０／５０ビームスプリッタ）９５５が、入力量子ビットのそれぞれの他のモード間、例えばモード９４５とモード９４７との間に適用される。検出動作は、光子検出器９５７（１）－９５７（４）を使用して４つのモード全てに対して実行される。幾つかの実施形態では、モードスワップ動作（図９Ａには図示せず）を実行して、モード結合の前にモードを隣接する位置に配置することができる。幾つかの実施形態において、モードスワップは、前述のような物理導波路交差によって、又は１つ以上のフォトニックスイッチによって又は任意の他のタイプの物理モードスワップによって達成することができる。モードスワップは、随意的であり、隣接していないモードを有する量子ビットを、例えば、この情報を古典メモリに記憶することによってどのモードがどの量子ビットに属するかを追跡することによって取り扱うことができる場合には必要ではない。
【0044】
[0082]図９Ａは、タイプＩＩ融合ゲートの例示的な配置のみを示し、当業者であれば分かるように、本開示の範囲から逸脱することなく、モードカプラの位置及びモードスワップ領域の有無を変更することができる。
【0045】
[0083]図９Ａに示すタイプＩＩ融合ゲートは非決定性ゲートであり、すなわち、融合演算は１未満の一定の確率で成功し、他の場合には、結果として生じる量子状態は、より大きな量子システムに一緒に融合された元の量子システムを含むより大きな量子システムではない。より具体的には、検出器９５７（１）、９５７（４）のいずれかで１光子が検出され、検出器９５７（２）、９５７（３）のいずれかで１光子が検出された場合に、ゲートが「成功」し、他の全ての場合において、ゲートは「失敗」する。ゲートが成功すると、量子ビットＡ及び量子ビットＢが一部であった２つの量子システムは、単一のより大きな量子システムに融合され、タイプＩ融合とは異なり、融合した量子ビットは残っていない（図８Ｂと図９Ｂとを比較する）。融合ゲートが失敗すると、より大きな量子システムを生成することなく元の量子システムから両方の量子ビットを除去する効果がある。
【0046】
[0084]図１０は、幾つかの実施形態に係る量子ビットもつれシステム１００１の一例を示す。そのようなシステムは、幾つかの実施形態によれば、もつれた状態（例えば、ＧＨＺ状態、ベル対など）で量子ビット（例えば、光子）を生成するために使用することができる。幾つかの実施形態では、量子ビットもつれシステム１００１は、以下に説明するようにリソース状態生成器として動作することができる。
【0047】
[0085]例示的なフォトニックアーキテクチャでは、量子ビットもつれシステム１００１は、もつれ状態生成器１０００に光学的に接続された光子源モジュール１００５を含むことができる。光子源モジュール１００５及びもつれ状態生成器１０００の両方は、古典的処理システム１００３が光子源モジュール１００５及び／又はもつれ状態生成器１０００と（例えば、古典的情報チャネル１０３０ａ～ｂを介して）通信及び／又は制御できるように、古典的処理システム１００３に結合されてもよい。光子源モジュール１００５は、導波路１０３２を相互接続することによって、出力光子をもつれ状態生成器１０００に提供することができる単一光子源の集合を含むことができる。もつれ状態生成器１０００は、出力光子を受け、それらを１つ以上のもつれたフォトニック状態に変換し、次いでこれらのもつれたフォトニック状態を出力導波路１０４０に出力することができる。幾つかの実施形態では、出力導波路１０４０は、例えば量子計算を実行するために、もつれ状態を使用することができる何らかの下流の量子フォトニック回路に結合することができる。例えば、もつれ状態生成器１０００によって生成されたもつれ状態は、後述するように、１つ以上のインタリーブモジュールのリソース状態として使用され得る。
【0048】
[0086]幾つかの実施形態では、システム１００１は、構成要素間で古典的な情報を相互接続し提供するための古典チャネル１０３０（例えば、古典チャネル１０３０ａ～１０３０ｄ）を含むことができる。古典チャネル１０３０ａ～１０３０ｄは全て同じである必要はないことに留意すべきである。例えば、古典チャネル１０３０ａ～１０３０ｃは、１つ以上の基準信号、例えば、１つ以上のクロック信号、１つ以上の制御信号、又は古典情報を搬送する任意の他の信号、例えば、ヘラルド信号、光子検出器読み出し信号などを搬送する双方向通信バスを備えることができる。
【0049】
[0087]幾つかの実施形態では、量子ビットもつれシステム１００１は、光子源モジュール１００５及び／又はもつれ状態生成器１０００と通信し、及び／又はそれらを制御する古典的コンピュータシステム１００３を含む。例えば、幾つかの実施形態では、古典的コンピュータシステム１００３を使用して、例えば光子源モジュール１００５及びもつれ状態生成器１０００に提供され得るシステムクロック、並びに量子計算を実行するために使用される任意の下流の量子フォトニック回路を使用して、１つ以上の回路を構成することができる。幾つかの実施形態では、量子フォトニック回路は、光回路、電気回路、又は任意の他のタイプの回路を含むことができる。幾つかの実施形態では、古典的コンピュータシステム１００３は、メモリ１００４と、１つ以上のプロセッサ１００２と、電源と、入力／出力（Ｉ／Ｏ）サブシステムと、通信バス又はこれらの構成要素を相互接続することとを含む。プロセッサ１００２は、メモリ１００４に記憶されたモジュール、プログラム、及び／又は命令を実行し、それによって処理動作を実行することができる。
【0050】
[0088]幾つかの実施形態では、メモリ１００４は、１つ以上のプログラム（例えば、命令のセット）及び／又はデータ構造を記憶する。例えば、幾つかの実施形態では、もつれ状態生成器１０００は、連続するステージにわたってもつれ状態を生成しようと試みることができ、それらのステージのうちのいずれか１つがもつれ状態の生成に成功し得る。幾つかの実施形態では、メモリ１００４は、それぞれのステージが成功したかどうかを決定し、それに応じてもつれ状態生成器１０００を構成する（例えば、ステージが成功した場合に光子を出力に切り替えるように、又はステージがまだ成功していない場合に光子をもつれ状態生成器１０００の次のステージに渡すように、もつれ状態生成器１０００を構成することによって）ための１つ以上のプログラムを記憶する。そのために、幾つかの実施形態では、メモリ１００４は、古典的コンピューティングシステム１００３がステージが成功したかどうかを決定することができる検出パターン（後述）を記憶する。更に、メモリ１００４は、例えば、構成要素の１つ以上の位相シフトを設定することによって構成される、本明細書に記載の様々な構成可能な構成要素（例えば、スイッチ）に提供される設定を記憶することができる。
【0051】
[0089]幾つかの実施形態では、前述の機能の一部又は全ては、光子源モジュール１００５及び／又はもつれ状態生成器１０００上のハードウェア回路で実施することができる。例えば、幾つかの実施形態では、光子源モジュール１００５は、１つ以上のコントローラ１００７ａ（例えば、論理コントローラ）（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣＳ）、古典的なプロセッサ及びメモリを含む「システムオンチップ」などを含むことができる）を含む。幾つかの実施形態では、コントローラ１００７ａは、光子源モジュール１００５が成功したかどうかを決定し（例えば、以下に記載される所与のクロックサイクルに対する所与の試行について）、光子源モジュール１００５が成功したかどうかを示す基準信号を出力する。例えば、幾つかの実施形態では、コントローラ１００７ａは、光子源モジュール１００５が成功した場合、古典チャネル１０３０ａ及び／又は古典チャネル１０３０ｃに論理ハイ値を出力し、光子源モジュール１００５が成功しなかった場合、古典チャネル１０３０ａ及び／又は古典チャネル１０３０ｃに論理ロー値を出力する。幾つかの実施形態では、コントローラ１００７ａの出力は、コントローラ１００７ｂ内のハードウェアを構成するために使用され得る。
【0052】
[0090]同様に、幾つかの実施形態では、もつれ状態生成器１０００は、もつれ状態生成器１０００のそれぞれのステージが成功したかどうかを決定し、前述のスイッチングロジックを実行し、基準信号を古典チャネル１０３０ｂ及び／又は１０３０ｄに出力して、もつれ状態生成器４００が成功したかどうかに関して他の構成要素に通知する、１つ以上のコントローラ１００７ｂ（例えば、論理コントローラ）（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣＳ）などを含むことができる）を含む。
【0053】
[0091]幾つかの実施形態では、システムクロック信号は、外部ソース（図示せず）を介して、又は古典チャネル１０３０ａ及び／又は１０３０ｂを介して古典的コンピューティングシステム１００３が生成することによって、光子源モジュール１００５及びもつれ状態生成器１０００に提供することができる。幾つかの実施形態では、光子源モジュール１００５に提供されるシステムクロック信号は、光子源モジュール１００５をトリガして、導波路ごとに１つの光子を出力しようと試みる。幾つかの実施形態では、もつれ状態生成器１０００に提供されるシステムクロック信号は、光子を検出しようと試みるために、もつれ状態生成器１０００内の検出器のセットをトリガ又はゲートする。例えば、幾つかの実施形態では、光子を検出しようと試みるために、もつれ状態生成器１０００内の検出器のセットをトリガすることは、検出器のセットをゲート制御することを含む。
【0054】
[0092]幾つかの実施形態では、光子源モジュール１００５及びもつれ状態生成器１０００は、内部クロックを有することができることに留意すべきである。例えば、光子源モジュール１００５は、コントローラ１００７ａによって生成及び／又は使用される内部クロックを有することができ、もつれ状態生成器１０００は、コントローラ１００７ｂによって生成及び／又は使用される内部クロックを有する。幾つかの実施形態では、光子源モジュール１００５の内部クロック及び／又はもつれ状態生成器１０００は、外部クロック（例えば、古典的コンピュータシステム１００３によって提供されるシステムクロック）に同期される（例えば、位相ロックループを介して）。幾つかの実施形態では、内部クロックのいずれかは、それ自体がシステムクロックとして使用されてもよく、例えば、光子源の内部クロックは、システム内の他の構成要素に分配され、マスタ／システムクロックとして使用されてもよい。
【0055】
[0093]幾つかの実施形態では、光子源モジュール１００５は、空間的及び／又は時間的に多重化され得る複数の確率的光子源、すなわちいわゆる多重化単一光子源を含む。そのような光源の一例では、光源は、何らかの非線形プロセス（例えば、自発的な四光波混合、第２高調波生成など）によって０個、１個、又は複数の光子を生成することができる光共振器に結合されたポンプ、例えば光パルスによって駆動される。本明細書で使用される場合、用語「試み」は、出力光子を非決定論的に生成することができる何らかの種類の駆動信号、例えばポンプパルスで光子源を駆動する行為を指すために使用される（すなわち、駆動信号に応答して、光子源が１つ以上の光子を生成する確率は、１未満であり得る）。幾つかの実施形態では、それぞれの光子源は、それぞれの試みにおいて、ゼロ光子を生成する可能性が最も高い場合がある（例えば、単一光子を生成しようとする１回あたり０光子を生成する確率は９０％であり得る）。試みの第２の最も可能性の高い結果は、単一光子の生成であり得る（例えば、単一光子を生成する試みごとに単一光子を生成する確率は９％であり得る）。試みの３番目に可能性の高い結果は、２つの光子の生成であり得る（例えば、単一光子を生成しようとする１回あたり２つの光子を生成する確率は約１％であり得る）。状況によっては、３つ以上の光子を生成する確率は１％未満であり得る。
【0056】
[0094]幾つかの実施形態では、光子源の見かけの効率は、複数の単一光子源を使用し、複数の光子源の出力を多重化することによって増大させることができる。
【0057】
[0095]使用される正確なタイプの光子源は重要ではなく、自発的な四光波混合（ＳＰＦＷ）、自発的なパラメトリックダウンコンバージョン（ＳＰＤＣ）、又は任意の他のプロセスなどの任意の光子生成プロセスを使用して、任意のタイプの光子源を使用することができる。必ずしも非線形材料を必要としない他のクラスの光子源、例えば量子ドットソース、結晶の色中心などの原子及び／又は人工原子系を使用するものも使用することができる。場合によっては、光子源は、例えば、キャビティに結合された量子ドットなどの人工原子系の場合のように、フォトニックキャビティに結合されてもされなくてもよい。光機械システムなどの他のタイプの光子源もＳＰＷＭ及びＳＰＤＣに存在する。幾つかの例では、光子源は、既にもつれ状態にある複数の光子を放出することができ、その場合、もつれ状態生成器４００は必要でなくてもよく、或いは、もつれ状態を入力として取り、更に大きなもつれ状態を生成してもよい。
【0058】
[0096]説明のために、幾つかの非決定性光子源の空間多重化を使用する例が、ＭＵＸ光子源の例として説明される。しかしながら、本開示の範囲から逸脱することなく、多くの異なる空間ＭＵＸアーキテクチャが可能である。時間的ＭＵＸも、空間多重化の代わりに、又は空間多重化と組み合わせて実施することができる。対数ツリー、一般化マッハツェンダ干渉計、マルチモード干渉計、連鎖ソース、ダンプ・ツー・ポンプ方式の連鎖ソース、非対称多結晶単一光子源、又は任意の他のタイプのＭＵＸアーキテクチャを使用するＭＵＸ方式を使用することができる。幾つかの実施形態では、光子源は、量子フィードバック制御などを伴うＭＵＸ方式を使用することができる。
【0059】
[0097]上記の説明は、導波路間のモード結合を使用して物理量子ビット及び物理量子ビットに対する動作を実施するためにフォトニック回路をどのように使用できるかの例を提供する。これらの例では、各物理量子ビットを表わすために一対のモードを使用することができる。以下に説明する例は、同様のフォトニック回路素子を用いて実現することができる。
【0060】
[0098]幾つかの実施形態では、複数の物理量子ビットのもつれシステムを１つ以上の「論理量子ビット」にマッピングすることができ、量子計算に関連する演算を論理量子ビット上の論理演算として規定することができ、論理量子ビットを物理量子ビット上の物理演算にマッピングすることができる。一般に、「量子ビット」という用語は、物理的又は論理的量子ビットを指定せずに本明細書で使用される場合、物理量子ビットを指すと理解されるべきである。
【0061】
[0099]２．融合ベースの量子コンピューティング（ＦＢＱＣ）の概要
本明細書で使用される「量子計算」は、一般に、量子ビットの集合に対して一連の演算（「計算」）を実行することを指す。量子計算は、「回路ベースの量子計算」（ＣＢＱＣ）の枠組みで考慮されることが多く、その場合、演算は、量子ビットに対して実行される論理「ゲート」のシーケンスとして指定される。ゲートは、単一量子ビットの単一演算（回転）、ＣＮＯＴゲートなどの２量子ビットもつれ演算、又はＴｏｆｆｏｌｉゲートなどの他のマルチ量子ビットゲートのいずれかとすることができる。
本明細書で使用される「量子計算」は、一般に、量子ビットの集合に対して一連の演算（「計算」）を実行することを指す。量子計算は、「回路ベースの量子計算」（ＣＢＱＣ）の枠組みで考慮されることが多く、その場合、演算は、量子ビットに対して実行される論理「ゲート」のシーケンスとして指定される。ゲートは、単一量子ビットの単一演算（回転）、ＣＮＯＴゲートなどの２量子ビットもつれ演算、又はＴｏｆｆｏｌｉゲートなどの他のマルチ量子ビットゲートのいずれかとすることができる。
【0062】
[0100]ＣＢＱＣ、及び一般に量子計算の１つの課題は、量子ビット及び量子ビットに対する演算を実施する物理システムがしばしば非決定性であり、雑音が多いことである。例えば、前述のフォトニックベル状態生成器及び融合回路は、フォトニック量子ビット間のもつれを作り出すことができるが、それらは非決定論的にそのように行い、成功の確率は１よりかなり小さい。更に、物理システムは「ノイズが多い」場合がある。例えば、光子を伝搬する導波路は、完全に効率的ではない場合があり、光子の時折の損失をもたらす。これらの理由から、フォールトトレラント量子コンピューティングが望ましい目標である。
【0063】
[0101]「測定ベースの量子計算」（ＭＢＱＣ）は、フォールトトレランスを可能にする量子計算を実施する手法である。ＭＢＱＣでは、まず、一般に「クラスタ状態」と呼ばれる、多くの物理量子ビットの特定のもつれ状態を準備し、次いで、一連の単一量子ビット測定を実行して量子計算を実行（又は実行）することによって、計算が進行する。例えば、１つ又は２つの物理量子ビット上で動作する一連のゲートを実装するのではなく、クラスタ状態の物理量子ビットのサブセットを「論理」量子ビットにマッピングすることができ、論理量子ビット上のゲート演算を、１つ以上の論理量子ビットに関連する物理量子ビット上の測定値の特定のセットにマッピングすることができる。物理量子ビット間のもつれは、異なる物理量子ビット上の測定値間の予想される相関をもたらし、これはエラー訂正を可能にする。クラスタ状態は、特定の計算に固有ではない態様で準備することができ（場合によっては、クラスタ状態のサイズ以外）、単一量子ビット測定値の選択は、特定の計算によって決定される。ＭＢＱＣ手法では、クラスタ状態の慎重な設計によって、及びクラスタ状態を構成する物理量子ビットのいずれかのエラーによって引き起こされ得る任意の論理エラーから保護する態様で論理量子ビットを符号化するためにクラスタ状態のトポロジを使用することによって、フォールトトレランスを達成することができる。論理量子ビットの値（又は状態）は、計算が進行するにつれてクラスタ状態の物理量子ビットに対して行われる単一粒子測定の結果（本明細書では測定結果とも呼ばれる）に基づいて決定、すなわち読み出すことができる。
【0064】
[0102]例えば、ＭＢＱＣに適したクラスタ状態は、特定の状態（
状態と呼ばれることもある）の物理量子ビットの集合を準備し、物理量子ビットの対の間に制御位相ゲート（「ＣＺゲート」と呼ばれることもある）を適用してクラスタ状態を生成することによって規定することができる。図式的には、このようにして形成されたクラスタ状態は、物理量子ビットを表わす頂点と量子ビットの対間のもつれ（例えば、ＣＺゲートの適用）を表わすエッジとを有するグラフによって表わすことができる。グラフは、繰り返し単位セルから形成された規則的な構造を有する３次元グラフとすることができ、「格子」と呼ばれることもある。格子の一例は、Ｒａｕｓｓｅｎｄｏｒｆ格子であり、これは、Ｒ．Ｒａｕｓｓｅｎｄｏｒｆら、「Ｆａｕｌｔ－Ｔｏｌｅｒａｎｔ Ｏｎｅ－Ｗａｙ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｅｒ」、Ａｎｎａｌｓ ｏｆ Ｐｈｙｓｉｃｓ ３２１（９）：２２４２－２２７０（２００６）に詳細に記載されている。そのような表示では、格子の２次元境界を識別することができる。これらの境界に属する量子ビットは「境界量子ビット」と呼ばれ、他の全ての量子ビットは「バルク量子ビット」と呼ばれる。他のクラスタ状態構造も使用することができる。論理演算は、クラスタ状態の量子ビットに対して単一量子ビット測定を行うことによって実行され、各測定は、実行されるべき特定の量子計算に従って選択される特定の論理基底で行われる。クラスタ状態にわたる測定結果の集合は、デコーダの使用による論理量子ビットのセットに対する量子計算の結果として解釈することができる。国際公開第２０１９／００２９３４号パンフレットに記載されているＵｎｉｏｎ－Ｆｉｎｄデコーダを含む、デコーダアルゴリズムの多数の例が利用可能である。
【数35】
状態と呼ばれることもある）の物理量子ビットの集合を準備し、物理量子ビットの対の間に制御位相ゲート（「ＣＺゲート」と呼ばれることもある）を適用してクラスタ状態を生成することによって規定することができる。図式的には、このようにして形成されたクラスタ状態は、物理量子ビットを表わす頂点と量子ビットの対間のもつれ（例えば、ＣＺゲートの適用）を表わすエッジとを有するグラフによって表わすことができる。グラフは、繰り返し単位セルから形成された規則的な構造を有する３次元グラフとすることができ、「格子」と呼ばれることもある。格子の一例は、Ｒａｕｓｓｅｎｄｏｒｆ格子であり、これは、Ｒ．Ｒａｕｓｓｅｎｄｏｒｆら、「Ｆａｕｌｔ－Ｔｏｌｅｒａｎｔ Ｏｎｅ－Ｗａｙ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｅｒ」、Ａｎｎａｌｓ ｏｆ Ｐｈｙｓｉｃｓ ３２１（９）：２２４２－２２７０（２００６）に詳細に記載されている。そのような表示では、格子の２次元境界を識別することができる。これらの境界に属する量子ビットは「境界量子ビット」と呼ばれ、他の全ての量子ビットは「バルク量子ビット」と呼ばれる。他のクラスタ状態構造も使用することができる。論理演算は、クラスタ状態の量子ビットに対して単一量子ビット測定を行うことによって実行され、各測定は、実行されるべき特定の量子計算に従って選択される特定の論理基底で行われる。クラスタ状態にわたる測定結果の集合は、デコーダの使用による論理量子ビットのセットに対する量子計算の結果として解釈することができる。国際公開第２０１９／００２９３４号パンフレットに記載されているＵｎｉｏｎ－Ｆｉｎｄデコーダを含む、デコーダアルゴリズムの多数の例が利用可能である。
【0065】
[0103]しかしながら、クラスタ状態にわたる長距離もつれの生成及び維持、及びその後の大クラスタ状態の記憶は、課題となり得る。例えば、ＭＢＱＣ手法の任意の物理的実施態様では、相互にもつれた数千以上の量子ビットを含むクラスタ状態が準備され、次いで単一量子ビット測定が実行される前にある期間保存されなければならない。
【0066】
[0104]「融合ベースの量子コンピューティング」（ＦＢＱＣ）は、論理量子ビットのセットに対する計算を、（一般にはるかに大きい）数の物理量子ビットに対する測定値のセットとして規定することができ、物理量子ビットに対する測定結果間の相関によりエラー訂正が可能になるという点で、ＭＢＱＣに関連する技術である。しかしながら、ＦＢＱＣは、最初に大きなクラスタ状態を作成し、次にそれを操作する必要性を回避する。ＦＢＱＣのフォトニック実装では、幾つかの物理量子ビットから成るもつれ状態（「リソース状態」と呼ばれる）が周期的に生成され、測定演算（例えば、２量子ビット測定値及び／又は単一量子ビット測定値を提供することができる前述のタイプＩＩ融合演算）を実行できる回路に（導波路を介して）搬送される。測定は、測定された量子ビットを破壊するが、量子情報は、他のリソース状態の他の量子ビットに転送（テレポート）されるときに保存される。したがって、量子情報は、物理量子ビットの静的アレイに記憶されるのではなく、新たに生成された物理量子ビットに周期的にテレポートされる。
【0067】
[0105]ＦＢＱＣでは、ＭＢＱＣと幾分類似して、格子状構造を有することができる、融合グラフと呼ばれる無向グラフに計算をマッピングすることができる。融合グラフは、異なるリソース状態の選択された量子ビット（例えば、格子の「バルク」領域において）及び個々の量子ビット測定値（例えば、格子の境界において）に対する融合演算を含む、リソース状態の物理量子ビットに対して実行される演算を規定することができる。ＦＢＱＣ技術の例は、２０２１年８月５日に公開された国際公開第２０２１／１５５２８９号パンフレット「Ｆｕｓｉｏｎ Ｂａｓｅｄ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｉｎｇ」に記載されている。このセクションでは、以下に説明するインタリーブモジュール及び他のハードウェア構成要素のコンテキストを提供するために、ＦＢＱＣの概念的な説明を提供する。
【0068】
[0106]２．１．リソース状態
前述したように、ＦＢＱＣは、量子計算を実施するための基本的な物理的要素として「リソース状態」を使用することができる。本明細書で使用される場合、「リソース状態」は、分離不可能なもつれ状態（より小さな別々のもつれ状態に分解することができないもつれ状態）にある物理量子ビットの数（ｎ）のもつれシステムを指す。様々な実施形態において、数ｎは、小さい数（例えば、３から３０の間）であり得るが、より大きい数は排除されない。
前述したように、ＦＢＱＣは、量子計算を実施するための基本的な物理的要素として「リソース状態」を使用することができる。本明細書で使用される場合、「リソース状態」は、分離不可能なもつれ状態（より小さな別々のもつれ状態に分解することができないもつれ状態）にある物理量子ビットの数（ｎ）のもつれシステムを指す。様々な実施形態において、数ｎは、小さい数（例えば、３から３０の間）であり得るが、より大きい数は排除されない。
【0069】
[0107]図１１は、幾つかの実施形態に従って使用され得るリソース状態１１００のグラフ表示を示す。図１１のグラフ表示において、リソース状態１１００の各物理量子ビット１１０１～１１０６は円として表わされ、物理量子ビット間のもつれは、量子ビットの対を接続する線１１１１～１１１６によって表わされる。リソース状態１１００は、「６リング」リソース状態と呼ばれることもある。本明細書で使用される例では、もつれ形状は３次元空間を画定する。便宜上、もつれ空間内の基本方向は、南北（Ｎ－Ｓ）、東西（Ｅ－Ｗ）、及び上下（Ｕ－Ｄ）と呼ばれる。リソース状態１１００は、もつれ空間内の各基本方向（Ｎ，Ｓ，Ｕ，Ｄ，Ｅ，Ｗ）に関連付けられた一量子ビットを有する。方向ラベルは、もつれ空間を指し、物理空間内の物理的寸法又は方向に対応する必要はないことを理解すべきである。更に、場合によっては、量子ビットは空間次元ではなく時間的に分離されてもよい。例えば、各物理量子ビットは、導波路内を伝搬する光子を使用して実装することができ、導波路の特定の部分は、異なる時間に異なる量子ビットに関連付けられた光子をホストすることができる。
【0070】
[0108]幾つかの実施形態では、リソース状態１１００は、前述した種類の光子源及びもつれ回路を使用して生成することができる。例えば、ベル対は、１つ以上の光子源（前述のようにＭＵＸ光子源とすることができる）及び図７の回路７００などの回路を使用して生成することができる。３－ＧＨＺ状態は、図８ＡのタイプＩ融合８００などの回路を使用して、２つのベル対から生成することができる。６つの３－ＧＨＺ状態のセットから、図９ＡのタイプＩＩ融合回路９００などの回路を使用して６リングリソース状態１１００を形成することができる。前述したように、ベル状態生成回路７００及び融合回路８００及び９００などのもつれ生成回路は、非決定論的に動作することができる。幾つかの実装形態では、リソース状態を生成する確率を高めるために、時間的及び／又は空間的多重化技術を使用して、幾つかのそのような回路の出力を多重化することができる。
【0071】
[0109]リソース状態１１００は例示的なものであり、限定的なものではない。幾つかの実施形態では、リソース状態のもつれ形状は、実行される特定の計算に基づいて選択することができ、同じ計算で使用される異なるリソース状態は、異なるもつれ形状を有することができる。更に、リソース状態１１００は６量子ビットを含むが、リソース状態における量子ビットの数も変えることができる。したがって、リソース状態は、示されている例よりも大きくても小さくてもよい。リソース状態を生成するために使用される回路はまた、特定のもつれ形状及び／又は様々なもつれ生成動作の成功の確率に応じて変更することができる。リソース状態が生成されない非ゼロ確率を考慮するために、エラー訂正符号を構築することもできる。
【0072】
[0110]２．２．論理演算
ＦＢＱＣに関連してリソース状態の量子ビットに対して実行される演算は、融合グラフを使用して概念的に表わすことができる。図１２Ａは、幾つかの実施形態に係る融合グラフ１２００の一例を示す。同じＮ－Ｓ、Ｅ－Ｗ、Ｕ－Ｄ命名規則（いかなる物理的寸法又は方向にも対応する必要はない）を用いて、図１１で規定された同じ３次元もつれ空間が使用される。しかしながら、図１１とは異なり、各頂点１２０１は、個々の量子ビットではなく、リソース状態（例えば、６リングリソース状態１１００）を表わす。各頂点１２０１は、リソース状態の物理的に異なるインスタンスを表わす。２つの頂点１２０１を接続する各エッジ１２１０は、異なるリソース状態の量子ビット間の融合演算に対応する。各融合演算は、例えば、２量子ビット測定値を生成する上記のタイプＩＩ融合演算であり得る。関与する特定の量子ビットは、もつれ空間内のエッジの方向から識別することができる。したがって、例えば、エッジ１２１０ａは、頂点１２０１ａによって表わされるリソース状態のＮ量子ビットと頂点１２０１ｂによって表わされる（異なる）リソース状態のＳ量子ビットとの間の融合演算に対応し、エッジ１２１０ｂは、頂点１２０１ｂによって表わされるリソース状態のＵ量子ビットと頂点１２０１ｃによって表わされる（第３の）リソース状態のＤ量子ビットとの間の融合演算に対応する。各半エッジ１２２０（「半エッジ」はただ１つの頂点１２０１に接続されている）は、その頂点１２０１によって表わされるリソース状態の対応する量子ビットに関する単一量子ビット測定値を表わす。したがって、例えば、半エッジ１２２０ａは、頂点１２０１ａによって表わされるリソース状態のＥ量子ビットに対する単一量子ビット測定値に対応する。
ＦＢＱＣに関連してリソース状態の量子ビットに対して実行される演算は、融合グラフを使用して概念的に表わすことができる。図１２Ａは、幾つかの実施形態に係る融合グラフ１２００の一例を示す。同じＮ－Ｓ、Ｅ－Ｗ、Ｕ－Ｄ命名規則（いかなる物理的寸法又は方向にも対応する必要はない）を用いて、図１１で規定された同じ３次元もつれ空間が使用される。しかしながら、図１１とは異なり、各頂点１２０１は、個々の量子ビットではなく、リソース状態（例えば、６リングリソース状態１１００）を表わす。各頂点１２０１は、リソース状態の物理的に異なるインスタンスを表わす。２つの頂点１２０１を接続する各エッジ１２１０は、異なるリソース状態の量子ビット間の融合演算に対応する。各融合演算は、例えば、２量子ビット測定値を生成する上記のタイプＩＩ融合演算であり得る。関与する特定の量子ビットは、もつれ空間内のエッジの方向から識別することができる。したがって、例えば、エッジ１２１０ａは、頂点１２０１ａによって表わされるリソース状態のＮ量子ビットと頂点１２０１ｂによって表わされる（異なる）リソース状態のＳ量子ビットとの間の融合演算に対応し、エッジ１２１０ｂは、頂点１２０１ｂによって表わされるリソース状態のＵ量子ビットと頂点１２０１ｃによって表わされる（第３の）リソース状態のＤ量子ビットとの間の融合演算に対応する。各半エッジ１２２０（「半エッジ」はただ１つの頂点１２０１に接続されている）は、その頂点１２０１によって表わされるリソース状態の対応する量子ビットに関する単一量子ビット測定値を表わす。したがって、例えば、半エッジ１２２０ａは、頂点１２０１ａによって表わされるリソース状態のＥ量子ビットに対する単一量子ビット測定値に対応する。
【0073】
[0111]幾つかの実施形態では、融合グラフ１２００などの融合グラフは、一連の「層」１２３０として見ることができ、各層はＵ－Ｄ軸上の座標に対応する。物理システムでＦＢＱＣを実装することは、各層のリソース状態を連続的に生成すること（例えば、ＤからＵの方向に）と、その層のグラフのエッジ及び半エッジによって指定されるように、各層内で融合及び単一量子ビット測定演算を実行することとを含むことができる。連続する層のリソース状態が生成されると、１つの層のリソース状態のＵ量子ビットと次の層の対応する位置のリソース状態のＤ量子ビットとの間で融合演算を実行することができる。以下の説明では、融合演算は、「空間的」又は「時間的」と呼ばれることがある。この用語は、異なる量子ビット又はリソース状態が異なる時間に生成又は受信される特定の実施態様を想起させるものであり、空間融合は、異なるハードウェアインスタンスを使用して同時に生成又は受信される量子ビット間で実行することができ、時間融合は、同じハードウェアインスタンス（又は異なるハードウェアインスタンス）を使用して異なる時間に生成又は受信される量子ビット間で実行することができる。フォトニック量子ビットの場合、以前に生成された量子ビットを遅延させる（例えば、更なる長さの導波路材料を使用して光子のためのより長い伝搬経路を形成する）ことによって時間的融合を実施することができ、それによって、後に生成される量子ビットとのモード結合が可能になる。時間的融合を活用することにより、同じハードウェアを使用して、層内のリソース状態の複数のインスタンスを生成及び／又は処理し、及び／又はリソース状態の複数の層を生成することができる。以下に実施例を示す。
【0074】
[0112]論理量子ビットに対する一連の演算のための幾つかの符号化方式では、「静止している」論理量子ビット（すなわち、他の論理量子ビットと相互作用しないか、そうでなければ作用している）は、図１２Ａに示すような正則格子パターンを有する融合グラフ上にマッピングすることができる。図１１の６リングリソース状態の場合、格子の大部分の各リソース状態は、隣接するリソース状態の量子ビットと融合されたその６つの量子ビットのそれぞれを有する。（タイプＩＩ融合回路に入力される２つの量子ビットは、互いに「融合」していると口語的に記載されることがある）例えば、リソース状態１１００の第１のインスタンスのＥ量子ビット１１０１及びリソース状態１１００の第２のインスタンスのＷ量子ビット１１０２を融合回路（例えば、図９ＡのタイプＩＩ融合回路）に入力して、２量子ビット測定値を得ることができる。格子の境界において、融合演算を受けない量子ビットは、単一量子ビット測定を受けることができる。
【0075】
[0113]論理量子ビットに対する論理演算は、選択された位置における融合グラフの規則格子パターンを修正することによって、例えば、単一量子ビット測定値を融合演算に置き換えることによって、又はその逆によって指定することができる。修正の選択は、実行される特定の計算に依存する。幾つかの例を次に説明する。
【0076】
[0114]幾つかの実施形態では、融合グラフ１２００などの融合グラフを使用して、論理量子ビットのセットに対して実行される論理演算を指定することができる。例えば、ＦＢＱＣに実装された論理演算を規定する融合グラフは、フォールトトレラントＣＢＱＣで計算を規定するために使用される種類の表面符号空間時間又はタイムスライス図から生成することができる。図１２Ｂ～１２Ｄは、３つの異なる論理演算、すなわち、（ａ）アイドリング論理量子ビット（すなわち、他のいかなる論理量子ビットとも相互作用していない論理量子ビットである）の測定、（ｂ）２量子ビット
測定（「格子手術」）、（ｃ）ねじれを加えたＹ測定のための表面符号時空間又はタイムスライス図から融合グラフを生成する方法の例を示す。図１２Ｅは、図１２Ｄで使用される融合グラフ表記の凡例１２５０を示す。
【数36】
測定（「格子手術」）、（ｃ）ねじれを加えたＹ測定のための表面符号時空間又はタイムスライス図から融合グラフを生成する方法の例を示す。図１２Ｅは、図１２Ｄで使用される融合グラフ表記の凡例１２５０を示す。
【0077】
[0115]図１２Ｂは、当技術分野で既知の技術を使用して構築することができる表面符号時空間図１２４２ａ～１２４２ｃの例を示す。凡例１２５２に示すように、表面符号時空間図は、論理量子ビットを規定する表面（例えば、プライマル境界及びデュアル境界）上の論理演算（例えば、ねじれ、転位）を表わすことができる。時空間図１２４２ａは、停止している論理量子ビットに対応する。時空間図１２４２ｂは、２量子ビット
測定に対応する。時空間図１２４２ｃは、ねじれを伴うＹ測定に対応する。表面符号及びＣＢＱＣを用いてフォールトトレラント量子計算を実行する場合、量子計算全体は一連のタイムスライス（又はタイムステップ）を介して進むことができる。各時間スライスにおいて、「チェック演算子」測定値のセットが実行され、チェック演算子測定値は、物理量子ビット上の演算子の測定値であり、チェック演算子測定値のパターンは、論理量子ビットに対して特定の論理演算を実施し、エラーの検出及び訂正を可能にする。所与のタイムスライスにおけるチェック演算子の測定値は、タイムスライス図で表わすことができる。例として、図１２Ｂの各論理演算について、２つの代表的な時間スライスの時間スライス図が図１２Ｃに示されている。具体的には、タイムスライス１２４４ａ－１及び１２４４ａ－２は、時空間図１２４２ａから選択され、タイムスライス１２４４ｂ－１及び１２４４ｂ－２は、時空間図１２４２ｂから選択され、タイムスライス１２４４ｃ－１及び１２４４ｃ－２は、時空間図１２４２ｃから選択される。図１２Ｃの全てのタイムスライス図では、５の２乗符号距離が使用され、論理量子ビットは、チェック演算子が適用される５×５の物理量子ビットの正方形パッチにマッピングされる。（異なる符号距離を適用できることを理解すべきである）凡例１２５４に示すように、各タイムスライス内のチェック演算子は、バルクにおける４量子ビット演算子
と、境界における２量子ビット演算子
とを含み、Ｘ、Ｙ、及びＺは、物理量子ビット上のパウリ演算子である。ねじれ及び転位の演算子も図示のように規定される。タイムスライス図１２４４ａ－１、１２４４ａ－２、１２４４ｂ－１、１２４４ｂ－２、１２４４ｃ－１、及び１２４４ｃ－２に示すように、タイムスライスは、物理量子ビット演算子の表記を省略する簡略化された方法で描くことができ、正しい演算子は、凡例に従って明暗の陰影のパターンから推測することができる。
【数37】
測定に対応する。時空間図１２４２ｃは、ねじれを伴うＹ測定に対応する。表面符号及びＣＢＱＣを用いてフォールトトレラント量子計算を実行する場合、量子計算全体は一連のタイムスライス（又はタイムステップ）を介して進むことができる。各時間スライスにおいて、「チェック演算子」測定値のセットが実行され、チェック演算子測定値は、物理量子ビット上の演算子の測定値であり、チェック演算子測定値のパターンは、論理量子ビットに対して特定の論理演算を実施し、エラーの検出及び訂正を可能にする。所与のタイムスライスにおけるチェック演算子の測定値は、タイムスライス図で表わすことができる。例として、図１２Ｂの各論理演算について、２つの代表的な時間スライスの時間スライス図が図１２Ｃに示されている。具体的には、タイムスライス１２４４ａ－１及び１２４４ａ－２は、時空間図１２４２ａから選択され、タイムスライス１２４４ｂ－１及び１２４４ｂ－２は、時空間図１２４２ｂから選択され、タイムスライス１２４４ｃ－１及び１２４４ｃ－２は、時空間図１２４２ｃから選択される。図１２Ｃの全てのタイムスライス図では、５の２乗符号距離が使用され、論理量子ビットは、チェック演算子が適用される５×５の物理量子ビットの正方形パッチにマッピングされる。（異なる符号距離を適用できることを理解すべきである）凡例１２５４に示すように、各タイムスライス内のチェック演算子は、バルクにおける４量子ビット演算子
【数38】
と、境界における２量子ビット演算子
【数39】
とを含み、Ｘ、Ｙ、及びＺは、物理量子ビット上のパウリ演算子である。ねじれ及び転位の演算子も図示のように規定される。タイムスライス図１２４４ａ－１、１２４４ａ－２、１２４４ｂ－１、１２４４ｂ－２、１２４４ｃ－１、及び１２４４ｃ－２に示すように、タイムスライスは、物理量子ビット演算子の表記を省略する簡略化された方法で描くことができ、正しい演算子は、凡例に従って明暗の陰影のパターンから推測することができる。
【0078】
[0116]量子計算は、図１２Ｃのタイムスライスなどのタイムスライスのシーケンスとして表わすことができる。しかしながら、図１２Ｂの時空間図１２４２ａ～１２４２ｃなどの３Ｄ図において２Ｄタイムスライスのシーケンスを表わすことは、より便利であることが多い。時空間図における黒い実線は、時空間を通るパッチの角の軌跡をトレースする。陰影符号化された（又は色分けされた）表面は、空間時間を通じてプライマル境界及びデュアル境界を追跡し、様々な陰影パターンの意味が凡例１２５２に示されている。時空間図１２４２を通る２次元空間的断面は、時間スライス図１２４４に対応する。バルクは、プライマル及びデュアル測定（図１２Ｃの様々なタイムスライス図に見られるように）の規則的なパターンを有し、バルクにおける測定値は、境界から推測することができる。また、図１２Ｂには、（時間スライス１２４４ｃ－１に適用された）ねじれ動作及び境界の関連する転位を示す角線が示されている。時空間図は、それらが対応するタイムスライスの数（又は符号距離）を直接示す必要はない。一般に、必ずしもそうとは限らないが、空間構成に対する各変更は、符号距離に等しい数のタイムスライスにわたって続く。
【0079】
[0117]例示の目的のために、時空間図１２４２ａは、時空間図１２４２ａからの角線及びデュアル境界キャッピングオフによって示されるように、Ｚ基底で測定されるまでしばらくアイドリングする論理量子ビットを示す。時空間図１２４２ｂは、「格子手術」による論理２量子ビット測定
に対応する。時空間図１２４２ｃは、Ｙ演算子を用いた論理マルチクビットパウリ測定に寄与する矩形パッチ内に符号化された論理クビットに対応する。これらの論理演算の詳細（時空間図が特定の論理演算にどのように対応するかを含む）は、本開示を理解することに関連せず、当業者は、時空間図及びタイムスライス図を構築するためのそのような詳細及び技術に精通している。
【数40】
に対応する。時空間図１２４２ｃは、Ｙ演算子を用いた論理マルチクビットパウリ測定に寄与する矩形パッチ内に符号化された論理クビットに対応する。これらの論理演算の詳細（時空間図が特定の論理演算にどのように対応するかを含む）は、本開示を理解することに関連せず、当業者は、時空間図及びタイムスライス図を構築するためのそのような詳細及び技術に精通している。
【0080】
[0118]ＦＢＱＣの幾つかの実施形態では、時空間図を簡単な方法で融合グラフに変換することができる。例えば、図１２Ｄは、時空間図１２４２ａ～１２４２ｃに対応する融合グラフ１２４０ａ～１２４０ｃを示す。融合グラフ１２４０ａ～１２４０ｃは、両方ともリソース状態の立方格子を記述するという点で、融合グラフ１２００と概ね同様であり得る。しかしながら、融合グラフ１２４０は、格子内の特定の立方体又は直方体の体積に色又は陰影を割り当てることによって、実行される測定演算に関する更なる情報を追加する。図１２Ｅは、融合グラフ１２４０ａ～１２４０ｃにおける立方体又は直方体の体積の陰影（又は色）が、異なるリソース状態の量子ビットにおける測定値の対応するセットにどのようにマッピングされるかを示す凡例１２５０を示す。図１２Ｅにおいて、一番上の行１２６１は、特定の２量子ビット（融合）測定値及び単一量子ビット測定値を表わす線種を規定する。後続の行１２６２～１２６６は、各立方体又は直方体の体積が融合測定値と単一量子ビット測定値との組み合わせにどのようにマッピングされるかを示している。幾つかの実施形態において、各２量子ビット融合測定（例えば、タイプＩＩ融合測定）は、
測定結果の両方をもたらし、したがって、ＣＢＱＣ時空間図のプライマルチェック及びデュアルチェックは、融合グラフに変換されると、凡例１２５０の第２の行１２６２に示すように、両方とも同じ測定操作（及び同じハードウェア）及び結果の組み合わせに対応することができる。プライマルチェックとデュアルチェックとの違いは、測定結果データが復号化においてどのように使用されるかであり得る。凡例１２５０の行１２６３及び１２６４に示される境界チェックは、融合結果と２つの単一量子ビット測定値との組み合わせを含む半立方体に対応する。凡例１２５０の行１２６５に示されているねじれは、
融合測定を含む（且つ特定の格子位置をスキップする）。幾つかの実装形態では、
融合測定は、
融合測定結果を乗算することによって決定することができるので、更なるハードウェアを必要としない。凡例１２５０の行１２６６に示される転位は、特定の格子位置をスキップし、
融合測定を含む。
【数41】
測定結果の両方をもたらし、したがって、ＣＢＱＣ時空間図のプライマルチェック及びデュアルチェックは、融合グラフに変換されると、凡例１２５０の第２の行１２６２に示すように、両方とも同じ測定操作（及び同じハードウェア）及び結果の組み合わせに対応することができる。プライマルチェックとデュアルチェックとの違いは、測定結果データが復号化においてどのように使用されるかであり得る。凡例１２５０の行１２６３及び１２６４に示される境界チェックは、融合結果と２つの単一量子ビット測定値との組み合わせを含む半立方体に対応する。凡例１２５０の行１２６５に示されているねじれは、
【数42】
融合測定を含む（且つ特定の格子位置をスキップする）。幾つかの実装形態では、
【数43】
融合測定は、
【数44】
融合測定結果を乗算することによって決定することができるので、更なるハードウェアを必要としない。凡例１２５０の行１２６６に示される転位は、特定の格子位置をスキップし、
【数45】
融合測定を含む。
【0081】
[0119]時空間図から融合グラフへの変換は、図１２Ｃと図１２Ｄとを比較することによって分かるように、簡単であり得る。融合グラフの大部分は、３Ｄ市松模様のプライマル立方体及びデュアルバルク立方体で満たされ、プライマル及びデュアル境界はプライマル立方体又はデュアル半立方体で装飾される。ねじれ又は格子転位が存在する場合、それらは凡例１２５０に示す直方体を使用して追加される。融合グラフのスライスは、対応するＣＢＱＣタイムスライスのパターンを模倣することができるが、凡例１２５０（図１２Ｅ）と凡例１２５４（図１２Ｃ）とを比較することによって分かるように、解釈は異なる。融合グラフ内の立方体数は符号距離に依存し、符号距離ｄを有する正方形パッチのタイムスライスはｄ２個のリソース状態を含む。
【0082】
[0120]融合グラフ１２４０などの融合グラフの生成に関する更なる説明は、上記の国際公開第２０２１／１５５２８９号パンフレット及びｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ａｂｓ／２１０３．０８６１２で入手可能なＨ．Ｂｏｍｂｉｎら、「インタリーブ：フォールトトレラントなフォトニック量子コンピューティングのためのモジュール式アーキテクチャ、」、ａｒＸｉｖ：２０１３．０８６１２ｖ１［ｑｕａｎｔ－ｐｈ］、２０２１年３月１５日に見出すことができる。
【0083】
[0121]幾つかの実施形態では、融合グラフは、リソース状態のセットに対して融合演算の特定の組み合わせを実行するために「命令」に「コンパイル」され得る。例として、図１３Ａ～図１３Ｃは、幾つかの実施形態に係る、４つの論理量子ビット（ｑ１，ｑ２，ｑ３，ｑ４）に対する論理演算を実施する融合グラフの図を示す。図１３Ａは、９つの層の第１のセット１３０２及び９つの層の第２のセット１３０４を含む融合グラフ１３００の斜視図を示す。（説明を簡単にするために、図１３Ａは、異なる層内のリソース状態間の融合演算を示していないが、図１２Ａに示すように、隣接する層の対応する位置のリソース状態間で融合演算を実行できることを理解すべきである。また、説明を簡単にするために、図１２Ｂの陰影は図１３Ａ～図１３Ｃには適用されない。プライマル立方体及びデュアルバルク立方体及び境界の半立方体の適切なパターンを推測することができる）図１３Ｂは層１３０２の代表的なものを示し、図１３Ｃは層１３０４の代表的なものを示す。この例では、計算は、論理量子ビットｑ２とｑ３との間で第１パウリ積測定値Ｚ２Ｚ３を実行し、次いで論理量子ビットｑ１とｑ４との間で第２パウリ積測定値Ｚ１Ｚ４を実行することを含む。この例では、９の「符号距離」（又は「符号サイズ」）が割り当てられている。符号距離は、所望のエラー訂正符号を提供するために使用されるバルク格子のサイズに関する選択可能なパラメータであり、符号距離の選択は、特定のハードウェア実装（例えば、リソース状態を提供するために使用される特定のもつれ生成回路の予想光子損失及び成功率）及び所望のフォールトトレランスの程度に依存し得る。この例では、各論理演算に関連付けられた層の数は符号距離に対応し、（図１３Ｂ及び図１３Ｃに最もよく見られるように）層内の格子修正間の物理量子ビットの数も符号距離に対応する。符号距離の選択は、本開示の理解に関連せず、本明細書に記載の実施形態は、ある範囲の符号距離をサポートすることができる。更に、この例は立方体符号（３次元全てで同じ符号距離）を使用しているが、立方体符号は必要ではなく、異なる次元（例えば、Ｕ－Ｄ、Ｓ－Ｎ、Ｅ－Ｗ）に沿った符号距離は互いに異なり得る。
【0084】
[0122]図１３Ｂは、Ｚ２Ｚ３測定に対応する層１３０２のうちの代表的なものを示す。全ての層１３０２が同じ格子パターンを有することができることを理解すべきである。格子セクション１３２１は、静止時の論理量子ビットｑ１（すなわち、他の量子ビットと相互作用しない）を表わし、格子セクション１３２４は、静止時の論理量子ビットｑ４を表わす。この例では、各論理量子ビットは９の符号距離を有し、各層において９×９の格子として表わされる。Ｕ字形格子セクション１３２２は、論理量子ビットｑ２及びｑ３のＺ２Ｚ３測定値を表わす。図１３Ｂによって示唆されるように、論理量子ビットに対する論理演算は、更なるリソース状態及び融合演算を導入することを含むことができ、更なるリソース状態及び融合演算の数は、少なくとも部分的に符号距離に依存する。
【0085】
[0123]図１３Ｃは、Ｚ１Ｚ４測定に対応する層１３０４のうちの代表的なものを示す。全ての層１３０４が同じ格子パターンを有することができることを理解すべきである。格子セクション１３４２及び１３４３は、静止時の論理量子ビットｑ２及びｑ３を表わす。Ｕ字形格子セクション１３４１は、論理量子ビットｑ１及びｑ４のＺ１Ｚ４測定値を表わす。
【0086】
[0124]図１２Ａ～図１２Ｅ及び図１３Ａ～図１３Ｃは、論理量子ビット上で論理演算を実施するために、（物理量子ビット上の）単一量子ビット測定値と、異なるリソース状態の（物理）量子ビット間の融合との所定の組み合わせを使用する原理を示す。融合グラフは、物理量子ビットの特定の実装に依存しない方法で動作を指定できることを理解すべきである。以下に説明する幾つかの実施形態は、リソース状態の物理量子ビットに対する動作を実施することができる再構成可能ハードウェアモジュールを提供する。幾つかの実施形態では、そのような動作は、融合グラフで指定された動作に対応することができ、再構成可能ハードウェアモジュールによって提供された測定データを復号して論理演算の結果を決定することができる。しかしながら、再構成可能ハードウェアモジュールの動作は、実行されるべき動作を選択又は指定する任意の特定の態様、又は再構成可能ハードウェアモジュールによって生成された測定データの任意の特定の下流での使用に依存しない。
【0087】
[0125]３．インタリーブモジュール
幾つかの実施形態によれば、汎用「インタリーブ」ハードウェアモジュール（又は回路）は、一定の時間間隔でその出力においてリソース状態を提供するリソース状態相互接続部（ＲＳＩ）と、（後述するような）再構成可能融合回路のセットと、リソース状態相互接続部から適切な再構成可能融合回路に量子ビットを配信するためのスイッチ及び／又は遅延線の組み合わせとを含むことができる。古典的制御論理を使用して、生成される各リソース状態の各量子ビットのスイッチ設定及び量子ビットを受信する各再構成可能融合回路の構成を制御することにより、インタリーブモジュール又はインタリーブモジュールのネットワークを動作させて、プログラムを実行するプログラム可能量子コンピュータを提供することができ、プログラムは、融合グラフ又は各リソース状態の動作のセットを指定する他の技術を使用して規定することができる。より一般的には、インタリーブモジュールを使用して、量子ビットのもつれシステムの作成及び測定に関連する様々な動作を実行することができる。
幾つかの実施形態によれば、汎用「インタリーブ」ハードウェアモジュール（又は回路）は、一定の時間間隔でその出力においてリソース状態を提供するリソース状態相互接続部（ＲＳＩ）と、（後述するような）再構成可能融合回路のセットと、リソース状態相互接続部から適切な再構成可能融合回路に量子ビットを配信するためのスイッチ及び／又は遅延線の組み合わせとを含むことができる。古典的制御論理を使用して、生成される各リソース状態の各量子ビットのスイッチ設定及び量子ビットを受信する各再構成可能融合回路の構成を制御することにより、インタリーブモジュール又はインタリーブモジュールのネットワークを動作させて、プログラムを実行するプログラム可能量子コンピュータを提供することができ、プログラムは、融合グラフ又は各リソース状態の動作のセットを指定する他の技術を使用して規定することができる。より一般的には、インタリーブモジュールを使用して、量子ビットのもつれシステムの作成及び測定に関連する様々な動作を実行することができる。
【0088】
[0126]３．１．インタリーブモジュールのための回路構成要素
３．１．１．リソース状態相互接続部（ＲＳＩ）
幾つかの実施形態では、インタリーブモジュールは、本明細書では「ＲＳＩ回路」又は「ＲＳＩ」とも呼ばれるリソース状態相互接続部を含む。図１４Ａは、本明細書の図面においてＲＳＩ回路１４９０を示す回路記号を示す。ＲＳＩ回路１４９０は、その出力がリソース状態の量子ビット（これは、前述したように、もつれ量子ビットの量子システムである）である任意の回路又は構成要素を使用して実装することができ、リソース状態の異なる量子ビットを出力するために異なる出力経路１４９１が使用される。幾つかの実施形態では、ＲＳＩ回路１４９０は、「ＲＳＩクロック」のサイクルごとに１つのリソース状態を生成する回路又は他のハードウェアデバイスとして実装することができる。他の実施形態では、ＲＳＩ回路１４９０は、他のハードウェアで生成されたリソース状態を受信及び分配する入力ポートとして実装することができる。例えば、ＲＳＩ回路１４９０は、一端でリソース状態を生成する外部回路又は構成要素（図示せず）に結合され、他端でＲＳＩ回路１４９０の出力経路１４９１に結合された導波路のセットを含むことができる。集積回路内に形成されたフォトニック導波路、光ファイバ、他の導波路、及び／又は他の光相互接続の任意の組み合わせを使用することができる。ＲＳＩ回路１４９０は、外部リソース状態生成回路からリソース状態を受信し、ＲＳＩクロックサイクルごとに１つのリソース状態のレートで量子ビットをそれぞれの出力経路１４９１にルーティングすることができる。このようにして、ＲＳＩ回路１４９０は、インタリーブモジュールの入力ポートとして機能することができる。例えば、リソース状態を生成する１つ以上のフォトニック回路は、インタリーブモジュールとは別の位置に実装することができ、そのような回路の数は、インタリーブモジュールの数と等しいか又はそれよりも多くすることができる。スイッチング回路は、所与のリソース状態を、それが生成される回路から特定のインタリーブモジュール内の特定のＲＳＩ回路１４９０へ選択的にルーティングするために設けられることが可能である。所与のＲＳＩクロックサイクルの間、ＲＳＩ回路１４９０の各出力経路１４９１が同じリソース状態の異なる量子ビットを提供することを条件として、様々な回路及び結合を使用することができる。
３．１．１．リソース状態相互接続部（ＲＳＩ）
幾つかの実施形態では、インタリーブモジュールは、本明細書では「ＲＳＩ回路」又は「ＲＳＩ」とも呼ばれるリソース状態相互接続部を含む。図１４Ａは、本明細書の図面においてＲＳＩ回路１４９０を示す回路記号を示す。ＲＳＩ回路１４９０は、その出力がリソース状態の量子ビット（これは、前述したように、もつれ量子ビットの量子システムである）である任意の回路又は構成要素を使用して実装することができ、リソース状態の異なる量子ビットを出力するために異なる出力経路１４９１が使用される。幾つかの実施形態では、ＲＳＩ回路１４９０は、「ＲＳＩクロック」のサイクルごとに１つのリソース状態を生成する回路又は他のハードウェアデバイスとして実装することができる。他の実施形態では、ＲＳＩ回路１４９０は、他のハードウェアで生成されたリソース状態を受信及び分配する入力ポートとして実装することができる。例えば、ＲＳＩ回路１４９０は、一端でリソース状態を生成する外部回路又は構成要素（図示せず）に結合され、他端でＲＳＩ回路１４９０の出力経路１４９１に結合された導波路のセットを含むことができる。集積回路内に形成されたフォトニック導波路、光ファイバ、他の導波路、及び／又は他の光相互接続の任意の組み合わせを使用することができる。ＲＳＩ回路１４９０は、外部リソース状態生成回路からリソース状態を受信し、ＲＳＩクロックサイクルごとに１つのリソース状態のレートで量子ビットをそれぞれの出力経路１４９１にルーティングすることができる。このようにして、ＲＳＩ回路１４９０は、インタリーブモジュールの入力ポートとして機能することができる。例えば、リソース状態を生成する１つ以上のフォトニック回路は、インタリーブモジュールとは別の位置に実装することができ、そのような回路の数は、インタリーブモジュールの数と等しいか又はそれよりも多くすることができる。スイッチング回路は、所与のリソース状態を、それが生成される回路から特定のインタリーブモジュール内の特定のＲＳＩ回路１４９０へ選択的にルーティングするために設けられることが可能である。所与のＲＳＩクロックサイクルの間、ＲＳＩ回路１４９０の各出力経路１４９１が同じリソース状態の異なる量子ビットを提供することを条件として、様々な回路及び結合を使用することができる。
【0089】
[0127]ＲＳＩクロックサイクル（本明細書では「動作サイクル」又は単に「クロックサイクル」とも呼ばれる）の持続時間は、リソース状態を生成する回路がリソース状態を生成する物理プロセスを完了することができるのに十分な長さであれば、必要に応じて選択することができる。様々な実施形態では、動作サイクル時間は約１ｎｓ又は約１０ｎｓであり得るが、より長い又はより短い動作サイクル時間は排除されない。
【0090】
[0128]リソース状態の特定のサイズ及びもつれ形状は、設計パラメータとして選択することができる。場合によっては、最適なサイズは、量子ビットの特定の物理的実施態様に依存し得る。例えば、前述したように、量子ビットは、導波路内を伝搬する光子を使用して実施することができる。光子を生成し、もつれを生み出すために使用されるプロセスは、確率的であってもよい（すなわち、任意の所定の事例において光子を首尾よく生成する確率は、１よりも著しく小さい）。量子ビットの生成又はもつれが確率的である場合、多重化技術又は他の技術を使用して、（それぞれの試みごとに）定められたもつれ構造を有するリソース状態を生成する確率を高めることができる。加えて、リソース状態のサイズは、許容され得るリソース状態生成のエラー率、及び指定されたもつれ構造を有するリソース状態を生成する特定の確率に部分的に基づいて、特定の実装に対して選択することができる。本明細書で説明される例は、もつれ空間（例えば、６リングリソース状態１１００）内の異なる方向に関連する６量子ビットを有するリソース状態を指し、ＲＳＩ回路１４９０の出力経路１４９１は、もつれパターンの視覚化を助けるために方向（Ｕ，Ｄ，Ｅ，Ｗ，Ｓ，Ｎ）でラベル付けされることがある。そのようなラベルは、物理的配置を指定することを意図していない。他のリソース状態を使用することができ、リソース状態は６量子ビットよりも多い又は少ない量子ビット及び任意の所望のもつれ構造を有することができることを理解すべきである。ＲＳＩ回路１４９０に、又はＲＳＩ回路によって提供される各リソース状態は、他の量子システムともつれない別個の量子システムであり得る。異なるリソース状態からの量子ビット間のもつれは、後述する例のように、インタリーブモジュールの動作によって生成され得る。
【0091】
[0129]本開示を理解する目的のために、リソース状態の生成は、ＲＳＩ回路１４９０がＲＳＩクロックサイクルあたり１つのリソース状態のレートでリソース状態を出力することができる限り、ＲＳＩ回路１４９０内で、又は出力量子ビットがＲＳＩ回路１４９０に提供される別個の回路もしくはシステム内で行うことができることを理解すれば十分である。しかしながら、更なるコンテキストを提供するために、ここで、リソース状態を生成するための技術の例を説明する。
【0092】
[0130]幾つかの実施形態では、個々の光子を生成及び動作するべく、フォトニック回路及び電子回路並びに構成要素（例えば、上記の節１．３に記載されているタイプのもの）を使用してリソース状態１１００などのリソース状態を生成することができる。幾つかの実装形態では、（ＲＳＩ回路１４９０の外部又は内部にあり得る）リソース状態生成器は、例えば従来のシリコンベースの技術を使用して製造された１つ以上の集積回路を含むことができる。リソース状態生成器は、光子源を含むことができ、又は外部光源から光子を受けることができる。また、リソース状態生成器は、前述したようにベル状態生成器及び融合演算を実装するフォトニック回路を含むこともできる。堅牢性を提供するために、外部リソース状態生成器は、ＲＳＩ回路１４９０を介して伝播するリソース状態の成功したインスタンスを選択するための検出器及び電子制御ロジックを有する様々なフォトニック回路の複数の並列インスタンスを含むことができる。当業者は、所望のもつれ形状を有するリソース状態を生成することができるフォトニックリソース状態生成器を構築するための様々な方法を知っている。
【0093】
[0131]幾つかの実施形態では、リソース状態は、線形光学システム以外の技術を使用して生成することができる。例えば、イオントラップに実装された量子ビット、原子もしくはイオンのエネルギーレベルで符号化された他の量子ビット、スピン符号化量子ビット、超伝導量子ビット、又は他の物理システムなど、「物質ベース」量子ビットのシステム間のもつれを生成する及びもたらすための様々なデバイスが知られている。多くの異なる物理系を使用して同じ情報（この場合、量子状態）を符号化できるという意味で、量子情報は代替可能であることも当技術分野で理解されている。したがって、原理的には、システム間の相互作用を誘発することによって、あるシステムの量子状態を別のシステムに交換することが可能である。例えば、原子又はイオンのエネルギーレベルで符号化された量子ビット（又はもつれ量子ビットの集合）の状態は、電磁場（すなわち、光子）に交換することができる。超伝導量子ビットの状態をフォトニック状態に交換するためにトランスデューサ技術を使用することも可能である。場合によっては、初期スワップは、マイクロ波周波数を有する光子上であってもよい。交換後、光子の周波数を光ファイバ又は他の光導波路の動作周波数に増大させることができる。別の例として、量子テレポーテーションは、物質ベースの量子ビットと、ベル対の１つの量子ビットが光ファイバ（又は他の光導波路）に適した周波数を有する光子であるベル対との間に適用することができ、それにより、物質ベースの量子ビットの量子状態をフォトニック量子ビットのシステムに転送する。したがって、幾つかの実施形態では、物質ベースの量子ビットを使用して、フォトニック量子ビットから成るリソース状態を生成することができる。
【0094】
[0132]３．１．２．スイッチング回路
図１４Ｂは、スイッチング回路（又は「スイッチ」）１４８０を示す記号を示す。スイッチング回路１４８０への入力及び出力は、任意の数の量子ビットを含むことができ、入力の数は、出力の数に等しい必要はない。スイッチング回路１４００は、１つ以上の能動的光スイッチ、モードカプラ、位相シフタなどの任意の組み合わせを組み込むことができる。スイッチング回路は、入力モードを再構成し（例えば、量子ビットのモードを結合することによって量子ビットの基底変化をもたらすために）、入力モードを変更し、及び／又は入力モードのうちの１つ以上に位相を適用する能動動作を実行するように構成することができる（これは、モード間の後続の結合に影響を及ぼし得る）。場合によっては、スイッチング回路１４８０は、入力量子ビットを２つ以上の代替出力経路のうちの一方に結合することができるルーティングスイッチを実装する。幾つかの実施形態では、スイッチング回路１４８０の動作（例えば、ルーティング経路の選択）は、古典的制御信号１４８１に応じて動的に制御することができ、その状態は、以前の動作の結果、実行されるべき特定の計算、構成設定、タイミングカウンタ（例えば、周期的な切り替えのために）、又は任意の他のパラメータもしくは情報に基づいて決定することができる。
図１４Ｂは、スイッチング回路（又は「スイッチ」）１４８０を示す記号を示す。スイッチング回路１４８０への入力及び出力は、任意の数の量子ビットを含むことができ、入力の数は、出力の数に等しい必要はない。スイッチング回路１４００は、１つ以上の能動的光スイッチ、モードカプラ、位相シフタなどの任意の組み合わせを組み込むことができる。スイッチング回路は、入力モードを再構成し（例えば、量子ビットのモードを結合することによって量子ビットの基底変化をもたらすために）、入力モードを変更し、及び／又は入力モードのうちの１つ以上に位相を適用する能動動作を実行するように構成することができる（これは、モード間の後続の結合に影響を及ぼし得る）。場合によっては、スイッチング回路１４８０は、入力量子ビットを２つ以上の代替出力経路のうちの一方に結合することができるルーティングスイッチを実装する。幾つかの実施形態では、スイッチング回路１４８０の動作（例えば、ルーティング経路の選択）は、古典的制御信号１４８１に応じて動的に制御することができ、その状態は、以前の動作の結果、実行されるべき特定の計算、構成設定、タイミングカウンタ（例えば、周期的な切り替えのために）、又は任意の他のパラメータもしくは情報に基づいて決定することができる。
【0095】
[0133]３．１．３．遅延回路
図１４Ｃには、遅延回路（「遅延線」ともいう）１４７０を示す記号が示されている。遅延回路は、量子ビットを一定時間遅延させ、量子ビットに記憶された量子情報のメモリとして機能することができる。時間の長さ（クロックサイクル単位）は、数によって示され、この例ではＬであり、Ｌクロックサイクルの遅延を意味する。フォトニック量子ビットの場合、遅延回路は、例えば、遅延量子ビットの光子が非遅延量子ビットの光子よりも長い経路を進むように、１つ以上の適切な長さの光ファイバ又は他の導波路材料を提供することによって実装することができる。
図１４Ｃには、遅延回路（「遅延線」ともいう）１４７０を示す記号が示されている。遅延回路は、量子ビットを一定時間遅延させ、量子ビットに記憶された量子情報のメモリとして機能することができる。時間の長さ（クロックサイクル単位）は、数によって示され、この例ではＬであり、Ｌクロックサイクルの遅延を意味する。フォトニック量子ビットの場合、遅延回路は、例えば、遅延量子ビットの光子が非遅延量子ビットの光子よりも長い経路を進むように、１つ以上の適切な長さの光ファイバ又は他の導波路材料を提供することによって実装することができる。
【0096】
[0134]３．１．４．再構成可能融合回路
図１４Ｄは、幾つかの実施形態に係る再構成可能融合回路１４００の簡略化された概略図を示す。再構成可能融合回路１４００は、入力経路１４０２、１４０４上で２つの量子ビットを受ける。量子ビットが（例えば、上記のセクション１．３で説明したように）デュアルレール符号化を使用するフォトニック量子ビットであってもよく、図１４Ａ～図１４Ｄに示される各経路を一対の導波路を使用して実装することができることを理解すべきである。より一般的には、各経路に対応する導波路の数は、量子ビットの特定のフォトニック符号化に従って選択することができる。各量子ビットはアクティブ光スイッチに入り、入力経路１４０２はスイッチ１４１２に入り、入力経路１４０４はスイッチ１４１４に入る。スイッチ１４１２、１４１４のそれぞれは、入力を５つの可能な出力経路のうちの１つに選択的にルーティングする１×５ルーティングスイッチとすることができる。スイッチ１４１２は、融合回路１４２０、パウリＸ測定回路１４３１、パウリＹ測定回路１４３２、パウリＺ測定回路１４３３、及び位相回転回路１４３５の５つの「宛先」のそれぞれに結合された出力経路を有し、パウリＺ測定回路１４３６にその出力を提供する。同様に、スイッチ１４１２はまた、融合回路１４２０、パウリＸ測定回路１４４１、パウリＹ測定回路１４４２、パウリＺ測定回路１４４３、及び位相回転回路１４４５の５つの「宛先」のそれぞれに結合された出力経路を有し、出力をパウリＺ測定回路１４４６に提供する。パウリＸ、Ｙ、及びＺ測定値は、量子ビットに対して規定され、各パウリ測定回路１４３１～１４３３、１４３６、１４４１～１４４３、１４４６は、基底回転（必要に応じて、Ｘ、Ｙ、又はＺ基底について）を含むことができ、基底回転は、前述したようなモードカプラ及び位相シフタと、それに続く各モードに結合された検出器とを使用して実施することができる。例えば、量子ビットがデュアルレール符号化で表わされる場合、検出器は、量子ビットを表わす２つの導波路のそれぞれの端部に結合することができる。測定結果は、各検出器によって検出された光子の数、又は光子が検出されたか否かを示す各検出器からの２値信号を含むことができる。
図１４Ｄは、幾つかの実施形態に係る再構成可能融合回路１４００の簡略化された概略図を示す。再構成可能融合回路１４００は、入力経路１４０２、１４０４上で２つの量子ビットを受ける。量子ビットが（例えば、上記のセクション１．３で説明したように）デュアルレール符号化を使用するフォトニック量子ビットであってもよく、図１４Ａ～図１４Ｄに示される各経路を一対の導波路を使用して実装することができることを理解すべきである。より一般的には、各経路に対応する導波路の数は、量子ビットの特定のフォトニック符号化に従って選択することができる。各量子ビットはアクティブ光スイッチに入り、入力経路１４０２はスイッチ１４１２に入り、入力経路１４０４はスイッチ１４１４に入る。スイッチ１４１２、１４１４のそれぞれは、入力を５つの可能な出力経路のうちの１つに選択的にルーティングする１×５ルーティングスイッチとすることができる。スイッチ１４１２は、融合回路１４２０、パウリＸ測定回路１４３１、パウリＹ測定回路１４３２、パウリＺ測定回路１４３３、及び位相回転回路１４３５の５つの「宛先」のそれぞれに結合された出力経路を有し、パウリＺ測定回路１４３６にその出力を提供する。同様に、スイッチ１４１２はまた、融合回路１４２０、パウリＸ測定回路１４４１、パウリＹ測定回路１４４２、パウリＺ測定回路１４４３、及び位相回転回路１４４５の５つの「宛先」のそれぞれに結合された出力経路を有し、出力をパウリＺ測定回路１４４６に提供する。パウリＸ、Ｙ、及びＺ測定値は、量子ビットに対して規定され、各パウリ測定回路１４３１～１４３３、１４３６、１４４１～１４４３、１４４６は、基底回転（必要に応じて、Ｘ、Ｙ、又はＺ基底について）を含むことができ、基底回転は、前述したようなモードカプラ及び位相シフタと、それに続く各モードに結合された検出器とを使用して実施することができる。例えば、量子ビットがデュアルレール符号化で表わされる場合、検出器は、量子ビットを表わす２つの導波路のそれぞれの端部に結合することができる。測定結果は、各検出器によって検出された光子の数、又は光子が検出されたか否かを示す各検出器からの２値信号を含むことができる。
【0097】
[0135]融合回路１４２０は、例えば、図９Ａ及び図９Ｂを参照して前述したようなタイプＩＩ融合回路であってもよい。融合回路１４２０は、例えば、図９Ａに示すような検出器９５７を使用して、入力量子ビットの対に対してパウリＸＸ及びＺＺジョイント測定値を提供することができる。前述したように、各検出器９５７は、古典的な出力信号を提供することができ、古典的な出力信号は、例えば、光子が検出されたかどうか、又は検出された光子の数のカウントを示すバイナリロジック信号とすることができる。
【0098】
[0136]位相シフト回路１４３５、１４４５のそれぞれは、パウリＺ測定回路１４３６、１４４６の前にｅｉπ／８の位相シフトを印加する。幾つかの実施形態では、この位相回転経路は、ＦＢＱＣの様々な実装形態をサポートするためにいわゆる「マジック」状態を生成する際に使用することができる。（ＦＢＱＣにおけるマジック状態及びその用途は、上記の国際公開第２０２１／１５５２８９号パンフレットに更に記載されている）
【0099】
[0137]スイッチ１４１２、１４１４は古典的制御論理１４５０によって制御される。古典的制御論理１４５０は、プログラマブルプロセッサ及びメモリを有するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくはシステムオンチップ（ＳＯＣ）などの古典的な論理ゲート（ＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ、ＮＡＮＤ、ＮＯＴなど）の配置、又は特定用途向け集積回路（ＡＳＩＣ）などのオンチップハードワイヤード回路を有するデジタル論理回路として実装することができる。幾つかの実施形態では、スイッチ１４１２、１４１４は、プロセッサ及びメモリを有するオフチップ古典コンピュータに結合され、オフチップ古典コンピュータは、古典的制御論理１４５０の動作の一部又は全てを実行するようにプログラムされる。幾つかの実施形態では、古典的制御論理１４５０（オフチップの古典的コンピュータを含むことができる）には、再構成可能融合回路１４００に入力される量子ビットの各対に対して所望される測定のタイプを示すプログラム符号（上記のように融合グラフから決定することができる）を提供することができ、古典的制御論理１４５０は、スイッチ１４１２、１４１４に制御信号を送信して、所望の時間に所望の測定を実行するように再構成可能融合回路１４００を構成することができる。
【0100】
[0138]古典的制御論理１４５０はまた、測定回路１４３１～１４３３、１４４１～１４４３、１４３６、１４４６、及び融合回路１４２０の全てから古典的な出力信号（測定結果データ）を受信することができる。幾つかの実施形態では、古典的制御論理１４５０は、測定結果データに基づいて量子計算の結果を解釈するために復号ロジックを実行することができ、場合によっては、復号ロジックの結果は、スイッチ１４１２、１４１４の後続の設定を決定するための入力として使用することができる。これに加えて又は代えて、古典的制御論理１４５０は、測定結果データを復号し、及び／又は測定結果データを使用して他の動作を実行することができる他のシステム又はデバイスに測定結果データを提供することができる。
【0101】
[0139]図１４Ｄの左側には、再構成可能融合回路１４００の一例を表わすために後続の図で使用される回路シンボル１４６０が示されている。
【0102】
[0140]３．２．完全にネットワーク化された単位セル
図１５は、幾つかの実施形態に係る融合グラフを実行するための単位セルの「完全にネットワーク化された」実装形態の簡略化された概略図を示す。多数（ｎｘ×ｎｙ）の単位セル１５００が接続されてネットワークアレイ（又はネットワーク）１５０２が形成され、図示のように隣接する単位セル１５００間が接続される。数ｎｘ×ｎｙは、融合グラフにおける層の寸法に対応することができる。例えば、図１３Ａの融合グラフの場合、層寸法は３６×１８である。幾つかの用途では、層寸法ははるかに大きくてもよい（例えば、１０２×１０２又は１０３×１０３程度）。本明細書の全ての概略図と同様に、概略図内の構成要素の配置は、ハードウェア構成要素の特定の物理的配置を意味する必要はないことを理解すべきである。
図１５は、幾つかの実施形態に係る融合グラフを実行するための単位セルの「完全にネットワーク化された」実装形態の簡略化された概略図を示す。多数（ｎｘ×ｎｙ）の単位セル１５００が接続されてネットワークアレイ（又はネットワーク）１５０２が形成され、図示のように隣接する単位セル１５００間が接続される。数ｎｘ×ｎｙは、融合グラフにおける層の寸法に対応することができる。例えば、図１３Ａの融合グラフの場合、層寸法は３６×１８である。幾つかの用途では、層寸法ははるかに大きくてもよい（例えば、１０２×１０２又は１０３×１０３程度）。本明細書の全ての概略図と同様に、概略図内の構成要素の配置は、ハードウェア構成要素の特定の物理的配置を意味する必要はないことを理解すべきである。
【0103】
[0141]各単位セル１５００は、図１４ＡのＲＳＩ回路１４９０の一例とすることができるＲＳＩ回路１５１０と、それぞれが図１４Ｄの再構成可能融合回路１４００の一例とすることができる３つの再構成可能融合回路１５１２ａ、１５１２ｂ、１５１２ｃとを含むことができる。各単位セル１５００はまた、１ＲＳＩサイクルの遅延を導入する遅延線１５１４を含むことができる。遅延線１５１４は、前述したように、適切な長さの導波路（例えば、光ファイバ）を使用して実装することができる。
【0104】
[0142]融合グラフ１５２０によって示されるように、ネットワークアレイ１５０２は、寸法ｎｘ×ｎｙを有する１つの層１５２０が各ＲＳＩサイクルで生成される融合グラフを実装することができる。各単位セル１５００において、６量子ビット（上記の図のように、Ｎ、Ｓ、Ｅ、Ｗ、Ｕ、及びＤとラベル付けされている）を有するリソース状態が、各ＲＳＩサイクルの間に各ＲＳＩ１５１０によって提供される。各量子ビットは、再構成可能融合回路１５１２ａ～１５１２ｃのうちの一方又は隣接する単位セル１５００のいずれかに、別個の出力経路上に提供される。図示の例では、Ｎ量子ビットがＮ方向に隣接する単位セル１５００に提供される。Ｓ量子ビットは再構成可能融合回路１５１２ａに提供され、再構成可能融合回路はまた、Ｓ方向に隣接する単位セル１５００からＮ量子ビットを受信する。同様に、Ｗ量子ビットは、Ｗ方向において単位セル１５００の隣接インスタンスに提供される。Ｅ量子ビットは再構成可能融合回路１５１２ｂに提供され、再構成可能融合回路はまた、Ｅ方向に隣接する単位セル１５００からＷ量子ビットを受信する。Ｕ量子ビットは、遅延線１５１４を使用して１ＲＳＩサイクルだけ遅延された後、次のＲＳＩサイクルの間に同じＲＳＩ１５１０によって生成されたリソース状態のＤ量子ビットと同期して再構成可能融合回路１５１２ｃに提供される。幾つかの実施形態では、計算は、各単位セル１５００内の各再構成可能融合回路１５１２ａ～１５１２ｃ内のスイッチを制御することによって実施することができる。
【0105】
[0143]図１５には示されていないが、幾つかの実施形態では、単一光子測定回路（図１４Ｄに示すパウリ測定回路１４３１～１４３３と同様）をネットワークアレイ１５０２の境界で単位セル１５００のルーティング経路に結合して、融合グラフの外側境界で量子ビットの単一量子ビット測定を実行することができる。融合グラフの外側境界で量子ビットを管理するための他のオプションも提供することができる。
【0106】
[0144]３．３．パッチベースの層生成
図１５に示す完全にネットワーク化された構成は、各ＲＳＩクロックサイクルで寸法ｎｘ×ｎｙの層を生成するためにｎｘ×ｎｙ単位セル１５００のネットワークアレイ１５０２を使用する。前述したように、層寸法は非常に大きくてもよく、ネットワークアレイ１５０２を実装するには相当量のハードウェアが必要になる可能性がある。必要とされるハードウェアの量を減らすために、ネットワークアレイ１５０２は、何らかの整数ｋ＞１に対して寸法Ｐ＝ｎｘ×ｎｙのｋ個の「パッチ」のセットを生成することによって層を生成するように修正することができる。合計の層サイズは、ｎｘ×ｎｙ×ｋとすることができる。
図１５に示す完全にネットワーク化された構成は、各ＲＳＩクロックサイクルで寸法ｎｘ×ｎｙの層を生成するためにｎｘ×ｎｙ単位セル１５００のネットワークアレイ１５０２を使用する。前述したように、層寸法は非常に大きくてもよく、ネットワークアレイ１５０２を実装するには相当量のハードウェアが必要になる可能性がある。必要とされるハードウェアの量を減らすために、ネットワークアレイ１５０２は、何らかの整数ｋ＞１に対して寸法Ｐ＝ｎｘ×ｎｙのｋ個の「パッチ」のセットを生成することによって層を生成するように修正することができる。合計の層サイズは、ｎｘ×ｎｙ×ｋとすることができる。
【0107】
[0145]図１６は、幾つかの実施形態に係る単位セル１６００のネットワークアレイを使用する層のパッチベースの生成を示す簡略化された融合グラフ１６２０を示す。融合グラフ１６２０は、各層がｋ個のＲＳＩサイクルのセットにわたって生成されることを示している。融合グラフ１６２０を実装するために使用される単位セル１６００は、図１５のネットワークアレイ１５０２と同様にネットワークに接続することができる。単位セル１６００は、１サイクル遅延線１５１４がｋサイクル遅延線１６１４に置き換えられている点で図１５の単位セル１５００とは異なり、その結果、Ｕ量子ビットは、ＲＳＩ１６１０が次の層の対応する位置のリソース状態を生成するＲＳＩサイクルまで遅延される。
【0108】
[0146]融合グラフ１６２０は、ｋ個の互いに素な直方体のセットを示す。幾つかの実施形態では、更なる再構成可能融合回路、スイッチング回路、及び遅延線（図１６には示されていない）を使用して、各層の隣接するパッチを一緒に「スティッチング」することができる。パッチ間のステッチを実施するための適切な回路は、以下のセクションを考慮して明らかになるであろう。
【0109】
[0147]３．４．インタリーブモジュールのネットワーク
幾つかの実施形態によれば、融合グラフを実行するための代替手法は、「インタリーブモジュール」のネットワークアレイの使用を含み、各インタリーブモジュールは、Ｌ２ＲＳＩサイクルでサイズＬ２の連続パッチを処理するように構成され、隣接するインタリーブモジュールによって生成されたパッチは、境界で一緒にスティッチングすることができる。本明細書で「インタリーブ長」と呼ばれることもあるパラメータＬは、必要に応じて選択することができる。インタリーブ長の選択に関する考慮事項を以下に記載する。
幾つかの実施形態によれば、融合グラフを実行するための代替手法は、「インタリーブモジュール」のネットワークアレイの使用を含み、各インタリーブモジュールは、Ｌ２ＲＳＩサイクルでサイズＬ２の連続パッチを処理するように構成され、隣接するインタリーブモジュールによって生成されたパッチは、境界で一緒にスティッチングすることができる。本明細書で「インタリーブ長」と呼ばれることもあるパラメータＬは、必要に応じて選択することができる。インタリーブ長の選択に関する考慮事項を以下に記載する。
【0110】
[0148]図１７は、幾つかの実施形態に係るインタリーブモジュールのネットワークの簡略化された概略図を示す。多数（ｎｘ×ｎｙ）のインタリーブモジュール１７００がネットワークアレイ１７０２を形成するように接続され、隣接するインタリーブモジュール１７００は、図に示されるように遅延線１７３０、１７４０によって接続される。遅延線１７３０は、インタリーブモジュール１７００の一例をＷ方向におけるその隣接部に接続し、Ｌ個のＲＳＩサイクルの遅延を導入する。遅延線１７４０は、インタリーブモジュール１７００の一例をそのＮ方向の隣接するものに接続し、Ｌ２ＲＳＩサイクルの遅延を導入する。ネットワークアレイ１７０２を使用して、寸法（Ｌ・ｎｘ）×（Ｌ・ｎｙ）を有する層を有する融合グラフ１７２０を生成することができる。
【0111】
[0149]各インタリーブモジュール１７００は、各ＲＳＩサイクル中に６量子ビット（ラベル化Ｎ、Ｓ、Ｗ、Ｅ、Ｄ、Ｕ）を有するリソース状態を出力又は提供するＲＳＩ回路１７１０を含む。「ローカル」融合回路とも呼ばれる再構成可能融合回路１７１２ａ、１７１２ｂ、１７１２ｃは、図１４の再構成可能融合回路１４００の例とすることができ、異なるＲＳＩサイクル中に同じインタリーブモジュール１７００内のＲＳＩ回路１７１０によって提供される異なるリソース状態の量子ビットに対して融合演算又は単一量子ビット測定演算を選択的に実行するために使用することができる。加えて、インタリーブモジュール１７００の隣接するインスタンス内のＲＳＩ回路１７１０によって提供されるリソース状態間のもつれを可能にするために、更なる「ネットワーク」融合回路１７１２ｄ、１７１２ｅを提供することができる。ネットワーク化融合回路１７１２ｄ及び１７１２ｅは、ローカルに生成されたリソース状態の量子ビット及びインタリーブモジュール１７００の隣接インスタンスから受信された「ネットワーク化された」量子ビットに対して融合演算又は単一量子ビット測定演算を選択可能に実行する、図１４Ｄの再構成可能融合回路１４００の更なるインスタンスであり得る。ルーティングスイッチ１７１６ａ～１７１６ｄは、特定のリソース状態のＮ、Ｓ、Ｗ、及びＥ量子ビットをローカル融合回路１７１２ａ、１７１２ｂのうちの一方（異なる動作サイクルにおいて同じＲＳＩ回路１７１０によって提供される異なるリソース状態の量子ビットを受信する）に、又はネットワーク化融合回路１７１２ｄ、１７１２ｅのうちの一方（インタリーブモジュール１７００の隣接するインスタンスにおいて異なるＲＳＩ回路１７１０によって提供される異なるリソース状態の量子ビットを受信する）に選択的にルーティングするように構成された（例えば、上記のように）スイッチング回路とすることができる。
【0112】
[0150]この例では、各インタリーブモジュール１７００は、Ｌ個の連続するＲＳＩサイクルの間にＷからＥに進むことによってパッチの「行」を構築し、次いで、次のＬ個のＲＳＩサイクルの間にＳ方向に次の行を構築し、以下同様である。したがって、遅延線１７１４ａは、Ｅ量子ビットのための遅延の１ＲＳＩサイクルを提供する。スイッチ１７１６ｄが、Ｅ量子ビットが到達したときに狭域経路（すなわち、ローカル融合回路１７１２ｂに結合された経路）を選択するように設定されている場合、ＲＳＩ１７１０によって出力された第１のリソース状態のＥ量子ビットは、ＲＳＩ１７１０によって出力された次のリソース状態のＷ量子ビットと同期して狭域融合回路１７１２ｂに到達することができる。同様に、遅延線１７１４ｂは、Ｓ量子ビットに対してＬ個のＲＳＩ遅延サイクルを提供する。スイッチ１７１６ｂが、Ｓ量子ビットが到着したときに狭域経路（すなわち、ローカル融合回路１７１２ａに結合された経路）を選択するように設定されている場合、ＲＳＩ１７１０によって出力された第１のリソース状態のＳ量子ビットは、後のＲＳＩ１７１０ＬのＲＳＩサイクルによって出力された別のリソース状態のＮ量子ビットと同期して狭域融合回路１７１２ａに到着することができ、これにより、異なる行における隣接する格子位置に対応するリソース状態の量子ビット間の融合演算が可能になる。前述したように、インタリーブモジュール１７００は、Ｌ２ＲＳＩサイクルで層のためのパッチを構築する。したがって、遅延線１７１４ｃは、Ｕ量子ビットにＬ２個のＲＳＩ遅延サイクルを提供し、その結果、ＲＳＩ１７１０によって出力されたリソース状態のＵ量子ビットは、次の層の対応する位置についてＲＳＩ１７１０によって出力された異なるリソース状態のＤ量子ビットと同期して融合回路１７１２ｃに到達する。
【0113】
[0151]ネットワーク化融合回路１７１２ｄ、１７１２ｅはそれぞれ、ローカルＲＳＩ１７１０（すなわち、ネットワーク化融合回路１７１２ｄ、１７１２ｅを有する同じインタリーブモジュール内のＲＳＩ１７１０）によって出力された「ローカル」量子ビットと、隣接するインタリーブモジュール１７００からの「ネットワーク」量子ビットとを受信することができ、それにより、異なるインタリーブモジュール１７００によって生成されたパッチが融合演算によって一緒に「スティッチング」されることを可能にする。ネットワーク化された量子ビットは、遅延線１７３０、１７４０を通過することができる。したがって、例えば、Ｅ方向の隣接するインタリーブモジュール１７００からのネットワーク化された量子ビットは、融合グラフにおいて隣接するリソース状態の「ローカル」Ｅ量子ビットと同期してネットワーク化融合回路１７１２ｄに到達することができる。
【0114】
[0152]このようにして、各インタリーブモジュール１７００は、融合グラフの各層内で連続したパッチを実行することができ、異なるインタリーブモジュール１７００によって実行されるパッチは、境界で互いにスティッチングすることができる。幾つかの実施形態では、各インタリーブモジュール１７００の動作の順序は、融合グラフ内の頂点に割り当てられた「インタリーブ座標」を使用して指定することができる。インタリーブ座標は、層番号、層内のパッチ番号（どのインタリーブモジュールがパッチを実行するかを識別する）、及びパッチ内のサイクル番号（これは、パッチ内の処理頂点又はリソース状態の順序を識別する）を指定することができる。図１８Ａは、幾つかの実施形態に係る融合グラフの単一層１８００内の頂点へのインタリーブ座標の割り当てを示す。この例では、インタリーブ長Ｌは４であり、２×２のネットワークアレイで接続された４つのインタリーブモジュール１７００があるものとする。したがって、層寸法は８×８である。各パッチ内の数字が大きいことが示すように、ＮＷパッチ１８０１は、第１のインタリーブモジュール１７００に割り当てられ、ＮＥパッチ１８０２は、第２のインタリーブモジュール１７００に割り当てられ、ＳＷパッチ１８０３は、第３のインタリーブモジュール１７００に割り当てられ、ＳＥパッチ１８０４は、第四インタリーブモジュール１７００に割り当てられる。各パッチ１８０１～１８０４内では、頂点に対応するリソース状態が生成されるＲＳＩサイクルを識別するために、頂点に１～１６の番号が付けられる。したがって、ＲＳＩサイクル１の間、各パッチ１８０１～１８０４内のＮＷ個の最頂点が生成さ、ＲＳＩサイクル２の間、Ｅ方向に隣接する頂点がＲＳＩサイクル４を通じて生成され、以下同様である。ＲＳＩサイクル５の間、各パッチ内のＮＷ個の最頂点にＳ方向に隣接する頂点が生成され、以下同様である。便宜上、Ｗ－Ｅ方向を「行」、Ｎ－Ｓ方向を「列」と呼ぶことがある。
【0115】
[0153]インタリーブモジュール１７００のインスタンス間に接続された遅延線１７３０、１７４０は、インタリーブモジュール１７００の隣接するインスタンスによって生成されたリソース状態の量子ビットがネットワーク化融合回路１７１２ｄ、１７１２ｅに同期して到着するように、適切な遅延を提供することができる。例えば、ＲＳＩサイクル１の間、（ＮＥパッチ１８０２に割り当てられた）第２のインタリーブモジュール１７００内のＲＳＩ回路１７１０は、スイッチ１７１６ｃによってネットワーク経路上へ遅延線１７３０内へルーティングされるＷ量子ビットを有するリソース状態を出力する。この例では、遅延線１７３０は、Ｌ＝４ＲＳＩ遅延サイクルを加え、その結果、Ｗ量子ビットは、ＲＳＩサイクル５の間に（ＮＷパッチ１８０１に割り当てられた）第１のインタリーブモジュール１７００のネットワーク化融合回路１７１２ｅに到達する。一方、ＲＳＩサイクル４の間、第１のインタリーブモジュール１７００内のＲＳＩ回路１７１０は、遅延線１７１４ａによって１ＲＳＩサイクルだけ遅延されたＥ量子ビットを有するリソース状態を出力する。次のＲＳＩサイクル（サイクル５）の間、遅延Ｅ量子ビットは、スイッチ１７１６ｄによってネットワーク化融合回路１７１２ｅにルーティングされる。したがって、異なるインタリーブモジュール内のＲＳＩ回路１７１０によって出力されるリソース状態からの量子ビットは、パッチ境界にわたって正しく同期され得る。Ｎ－Ｓ方向のパッチ境界についても同様の考察が適用される。
【0116】
[0154]幾つかの実施形態では、遅延線１７３０、１７４０を省略することができる。例えば、図１８Ｂは、幾つかの実施形態に係る融合グラフの層１８２０内の頂点へのインタリーブ座標の代替的な割り当てを示す。この表記法は、図１８Ａの表記法と同様であるが、異なるインタリーブモジュール１７００が、文字Ａ、Ｂ、Ｃ、及びＤを使用して識別され、文字Ａ、Ｂ、Ｃ、及びＤは、明らかになるように、互いに幾分異なって構成されたインタリーブモジュールを示す。層１８２０はまた、パターンを任意のサイズのインタリーブ・モジュール・ネットワークにどのように拡張できるかを示すために、８×８よりも大きいものとして示されている。各頂点のサイクル番号によって示されるように、インタリーブモジュールＡは、パッチ１８２１内のＮＷ個の最も多くのリソース状態から始まり、Ｅ方向の行に沿って進み、次にＳ方向の次の行に進む（図１８Ａと同様に）。インタリーブモジュールＢは、パッチ１８２２内の最も多くのリソース状態から始まり、Ｗ方向の行に沿って進み、次いでＳ方向の次の行に進む。インタリーブモジュール１７００のインスタンスＣは、パッチ１８２３内のＳＷ－ｍｏｓｔリソース状態から始まり、Ｅ方向の行に沿って進み、次いでＮ方向の次の行に進む。インタリーブモジュール１７００のインスタンスＤは、パッチ１８２３内のＳＥ－ｍｏｓｔリソース状態から始まり、Ｗ方向の行に沿って進み、次いでＮ方向の次の行に進む。サイクル番号が示すように、隣接するリソース状態がインタリーブモジュール１７００の異なるインスタンスにおいてＲＳＩ回路１７１０によって出力されるときはいつでも、それらのリソース状態は同じＲＳＩサイクルにおいて出力され、異なるインタリーブモジュールを接続するネットワーク経路上の遅延線は省略され得る。この場合、タイプＡ、Ｂ、Ｃ、及びＤのインタリーブモジュールは、パッチを横切る方向に応じて異なる位置に内部遅延線を用いて構成される。例えば、タイプＡのインタリーブモジュール（これは、図１７のインタリーブモジュール１７００について示されているように実装することができる）が、リソース状態のＥ量子ビットを１ＲＳＩサイクルだけ遅延させる場合、タイプＢのインタリーブモジュールは、代わりに、リソース状態のＷ量子ビットを１ＲＳＩサイクルだけ遅延させる。同様に、タイプＣのインタリーブモジュールは、Ｓ量子ビットを遅延させるのではなく、Ｎ量子ビットをＬサイクルだけ遅延させる。適切な量子ビットを遅延させるためのインタリーブモジュール１７００に対する適切な修正は簡単である。インセット１８３０は、ネットワーク経路上の遅延線を使用せずに、より多くのインタリーブモジュールを有するより大きなネットワークをサポートするためにパッチのＡＢＣＤパターンを繰り返すことができることを示している。
【0117】
[0155]４．インタリーブモジュールを使用するＦＢＱＣ
幾つかの実施形態では、インタリーブモジュール１７００のネットワークアレイ１７０２を使用して、ＦＢＱＣを実装することができる。例えば、インタリーブモジュールのネットワークアレイを使用して、図１３Ａ～図１３Ｃの融合グラフによって表わされる計算を実施することができる。
幾つかの実施形態では、インタリーブモジュール１７００のネットワークアレイ１７０２を使用して、ＦＢＱＣを実装することができる。例えば、インタリーブモジュールのネットワークアレイを使用して、図１３Ａ～図１３Ｃの融合グラフによって表わされる計算を実施することができる。
【0118】
[0156]例として、図１９Ａは、幾つかの実施形態に係る、インタリーブ座標がオーバーレイされた、図１３Ｃの代表的な層１３０４の図を示す。この例では、ネットワークアレイ１７００は、６×３の寸法及びインタリーブ長Ｌ＝６を有すると仮定される。インタリーブ座標は、図１８Ａと同様に割り当てられ、各パッチ内でＷからＥに進み、ＮからＳに進む。
【0119】
[0157]図１９Ｂは、図１９Ａのパッチ１９０８の詳細図を示す。図から分かるように、パッチ境界は、論理量子ビット又は融合グラフ内の任意の他の境界と整列する必要はない。（言い換えれば、符号距離とインタリーブ長とは、特定の関係を有する必要はない）幾つかの実施形態では、パッチ１９０８は、各ＲＳＩサイクル中にインタリーブモジュール１７００のスイッチ１７１６ａ～１７１６ｄ及び再構成可能融合回路１７１２ａ～１７１２ｅの状態を設定するための一連の命令として解釈することができる。例えば、各ＲＳＩサイクルにおいて、量子ビットがローカル融合回路１７１２ａ～１７１２ｂ、ネットワーク化融合回路１７１２ｄ～１７１２ｅ、又はネットワーク遅延線１７３０、１７４０にルーティングされるかどうかを制御するスイッチ１７１６ａ～１７１６ｄの状態は、現在のＲＳＩサイクルに関連するインタリーブ座標から決定することができる。各再構成可能融合回路１７１２ａ～１７１２ｅ（そのそれぞれは、図１４の再構成可能融合回路１４００の一例とすることができる）の状態は、そのインタリーブ座標におけるリソース状態についての頂点間の接続性に基づいて決定することができる。
【0120】
[0158]図２０は、幾つかの実施形態に係るパッチ１９０８から決定することができるインタリーブモジュール１７００のスイッチ１７１６ａ～１７１６ｄ及び再構成可能融合回路１７１２ａ、１７１２ｂ、１７１２ｄ、１７１２ｅの設定を示す表２０００を示す。所与のＲＳＩサイクル中にスイッチ１７１６ａ～１７１６ｄ及び再構成可能融合回路１７１２ａ、１７１２ｂ、１７１２ｄ、１７１２ｅを伝搬する量子ビットは、Ｎ１又はＷ３４などの英数字符号によって識別され、文字は、（この説明全体を通して使用される）量子ビットの方向ラベルであり、数字は、その量子ビットを含むリソース状態がＲＳＩ１７１０によって出力されたＲＳＩサイクルを示す。素数でマークされた量子ビット（例えば、Ｗ’又はＮ”）は、近隣のインタリーブモジュール１７００からネットワーク経路を介して受信されるネットワーク化量子ビットである。灰色で陰影が付けられた表セルは、前の層の処理中に生成されたリソース状態に関連する動作を示す。層の間に「デッド」時間が存在する必要はなく、融合グラフのある層に関連付けられた全ての３６（又は、より一般的には、全てのＬ２）個のリソース状態を生成した後、インタリーブモジュール１７００は、融合グラフの次の層に関連付けられたリソース状態の生成を直ちに開始することができることに留意すべきである。
【0121】
[0159]各ＲＳＩサイクルについて、各スイッチの状態は、スイッチを伝搬する量子ビットの量子ビット識別子と、スイッチがその量子ビットの「ネットワーク」又は「ローカル」出力経路（図１７に示すように）を選択するように設定されているかどうかを示すための「ネット」又は「ローカル」のいずれかとによって示される。各再構成可能融合回路の状態は、融合の場合は「Ｆ（）」、単一量子ビット測定の場合は「ｍ（）」のいずれかの演算によって示され、オペランドは量子ビット識別子である。この例では、単一量子ビット測定のタイプ（パウリＸ、Ｙ、又はＺ）は指定されていない。幾つかの実施形態において、単一量子ビット測定のタイプは、融合グラフから指定又は推測することができる。図１４Ｄに示すように、再構成可能融合回路の動作の選択は、スイッチ１４１２、１４１４の対応する状態を選択することによって制御することができる。
【0122】
[0160]図示のように、サイクル１及び２の間にＲＳＩ回路１７１０によって出力されたリソース状態について、全ての量子ビットは、他のリソース状態の適切な量子ビットとの融合演算にルーティングされる。（量子ビットＷ１の場合、ネットワーク融合演算が選択される。）サイクル３及び４の間に生成されたリソース状態について、量子ビットＥ３及び量子ビットＷ４は、パッチ１９０８内の半線に従って、単一量子ビット測定値に送られる。他のＲＳＩサイクルのスイッチ設定も同様に、融合グラフに基づいて決定することができる。
【0123】
[0161]Ｕ／Ｄ再構成可能融合回路１７１２ｃの状態は、図２０には示されていない。この例では、Ｕ／Ｄ融合回路１７１２ｃは、単一量子ビット測定値が選択され得る最初の層のＤ量子ビット及び最後の層のＵ量子ビットを除いて、各層の融合演算を実行することができる。遅延線１７１４ｃは、Ｌ２遅延（この場合、３６ＲＳＩサイクル）を提供し、その結果、Ｕ／Ｄ融合回路１７１２は、ある層のＵ１量子ビットを次の層のＤ１量子ビットと融合する。幾つかの実施形態では、他の挙動を実施することができ、各Ｕ量子ビット及びＤ量子ビットの動作を融合グラフから決定することができる。
【0124】
[0162]この例が示すように、再構成可能融合回路を有するインタリーブモジュールのスイッチ設定は、融合グラフに基づいて決定することができる。したがって、融合グラフを表わすデータ構造を古典的制御論理への入力として提供することができ、古典的制御論理は、スイッチ設定の対応するシーケンスを決定し、融合グラフによって指定される計算を実行するためにインタリーブモジュールのネットワーク化されたアレイの動作を制御することができる。各動作サイクルの設定を列挙する命令のセットを含む他の入力も提供することができる。
【0125】
[0163]図１７に示すインタリーブモジュールのネットワークを使用して、任意のサイズの層を生成できることを理解すべきである。（幾つかの実施形態では、サイズは、ハードウェア設計において固定されてもよい）インタリーブモジュール（Ｎ）の数及びインタリーブ長さＬは、所望に応じて変更することができ、極端な場合には、Ｎを１に低減することができる。所与の層サイズについて、Ｎ及びＬの異なる選択は異なる計算時間をもたらし、ハードウェアサイズと計算速度との間の所望のバランスを達成するための選択を行うことができる。
【0126】
[0164]５．更なる機能を有するインタリーブモジュール
前述の例では、融合グラフは、もつれ空間内の規則的なバルク格子に基づくことができると仮定されている。例えば、上記の融合グラフは、各層がリソース状態の関連する規則的なアレイ（又は２Ｄ格子）を有する層として表わすことができる構造を有する。幾つかの論理演算では、格子内の選択された位置に不規則性を導入することが望ましい場合がある（「不規則性」又は「欠陥」は、これに関連して、層内のリソース状態（又は頂点）の数を変化させるバルク格子からの変化を指すために使用される）。例として、図２１Ａ及び図２１Ｂは、格子構造を変化させる動作の融合グラフの例を示す。これらの例では、特定の動作に対応する融合グラフの部分のみが示されている。これらの動作は、例えば図１２Ｄの融合グラフ１２４０ｃに示すように、示された動作がバルク格子に不規則性を作り出すより大きな融合グラフに組み込むことができることを理解すべきである。
前述の例では、融合グラフは、もつれ空間内の規則的なバルク格子に基づくことができると仮定されている。例えば、上記の融合グラフは、各層がリソース状態の関連する規則的なアレイ（又は２Ｄ格子）を有する層として表わすことができる構造を有する。幾つかの論理演算では、格子内の選択された位置に不規則性を導入することが望ましい場合がある（「不規則性」又は「欠陥」は、これに関連して、層内のリソース状態（又は頂点）の数を変化させるバルク格子からの変化を指すために使用される）。例として、図２１Ａ及び図２１Ｂは、格子構造を変化させる動作の融合グラフの例を示す。これらの例では、特定の動作に対応する融合グラフの部分のみが示されている。これらの動作は、例えば図１２Ｄの融合グラフ１２４０ｃに示すように、示された動作がバルク格子に不規則性を作り出すより大きな融合グラフに組み込むことができることを理解すべきである。
【0127】
[0165]図２１Ａは、「ねじれ」演算の融合グラフ２１００を示す。１０個のリソース状態（円として示される頂点２１０２）がねじれ演算に含まれ、Ｕ－Ｄ軸に沿った２つの異なる層のそれぞれに５つの頂点２１０２がある。以前の融合グラフと同様に、２つの頂点を結ぶ線２１０４は、タイプＩＩ融合演算を示し、単一の頂点に接続された半線２１０６は、単一量子ビットパウリ測定値を示す。（陰影は、図１２Ｅの凡例１２５０と同じである）この場合、単一の量子ビット測定値（半線２１０６）はパウリＹ測定値である。２つの“Ｘ”マーク２１１０は、ねじれ演算によって“スキップ”された格子位置に対応する。すなわち、スキップされた位置２１１０に関連付けられ得る任意のリソース状態からの量子ビットは、融合又は他の測定演算の影響を受けない。
【0128】
[0166]図２１Ｂは、図２１Ａと同じ表記法を使用して、「転位」動作の融合グラフ２１５０を示す。転位動作に関連するＥ－Ｗ融合演算には、８つのリソース状態（頂点２１５２）が含まれる。しかしながら、転位動作は、Ｅ－Ｗ方向に隣接する格子位置にないリソース状態を結合する。「Ｘ」印２１６０に示すように、転位動作によって４つの格子位置がスキップされる。
【0129】
[0167]スキップされた格子位置２１１０又は２１６０についてリソース状態が生成されるかどうかは、スキップされた格子位置に関連付けられた任意の量子ビットが他の量子ビットと相互作用しない限り、設計選択の問題である。幾つかの実施形態では、スキップされた位置２１１０のリソース状態の生成は、（例えば、対応するＲＳＩサイクル中にリソース状態をＲＳＩ回路に提供しないことによって、又は対応するＲＳＩサイクル中にリソース状態を生成するためにＲＳＩ回路をトリガしないことによって）防止又は回避することができる。他の実施形態では、スキップされた位置２１１０のリソース状態が生成され、その後その量子ビットが吸収されてもよい。例えば、ＲＳＩ回路は、不透明な材料で終端する「端末」ルーティング経路と、量子ビットを端末ルーティング経路又は適切な出力経路のいずれかに選択的にルーティングするためのルーティングスイッチとを含むことができる。
【0130】
[0168]幾つかの実施形態によれば、インタリーブモジュールは、ねじれ及び転位などの動作をサポートするための更なる回路を含むことができる。図２２は、幾つかの実施形態に係るインタリーブモジュール２２００の簡略化された概略図を示す。インタリーブモジュール２２００は、構造及び動作においてインタリーブモジュール１７００と同様となることができ、Ｅ及びＷ量子ビットのための更なるルーティングオプションを有する。「ローカル」融合回路とも呼ばれる再構成可能融合回路２２１２ａ、２２１２ｂ、２２１２ｃは、図１４Ｄの再構成可能融合回路１４００のインスタンスとすることができ、異なるＲＳＩサイクルでインタリーブモジュール２２００内のＲＳＩ回路２２１０によって出力されたリソース状態の量子ビットに対して融合測定値又は単一量子ビット測定値を選択的に実行するために使用することができる。加えて、インタリーブモジュール２２００の隣接するインスタンス内のＲＳＩ回路によって提供されるリソース状態間のもつれを可能にするために、更なる「ネットワーク」融合回路２２１２ｄ、２２１２ｅを提供することができる。ネットワーク化融合回路２２１２ｄ及び２２１２ｅは、ローカルに生成されたリソース状態の量子ビット及びインタリーブモジュール２２００の異なるインスタンスから受信されたネットワーク化量子ビットに対して融合演算又は単一量子ビット測定を選択可能に実行する、図１４Ｄの再構成可能融合回路１４００の更なるインスタンスであり得る。「ローカル遅延」融合回路とも呼ばれる再構成可能融合回路２２１２ｆは、図１４Ｄの再構成可能融合回路１４００の別の例とすることができ、図２１Ａ及び図２１Ｂに示す種類の格子転位及びねじれ欠陥を生成するために使用することができる。ルーティングスイッチ２２１６ａ及び２２１６ｂは、図１７のインタリーブモジュール１７００のルーティングスイッチ１７１６ａ及び１７１６ｂと同様に、特定のリソース状態のＮ及びＳ量子ビットをローカル融合回路２２１２ａ又はネットワーク化融合回路２２１２ｄのうちの一方に選択的にルーティングするように動作する再構成可能光スイッチング回路とすることができる。ルーティングスイッチ２２１６ｃ及び２２１６ｄは、Ｗ及びＥ量子ビットのための３つの出力経路のうちの１つを選択するように動作する再構成可能光スイッチング回路であり得る。規則格子が処理されている場合、ルーティングスイッチ２２１６ｃ及び２２１６ｄは、図１７のインタリーブモジュール１７００のルーティングスイッチ１７１６ａ及び１７１６ｂと同様に、Ｗ及びＥ量子ビットをローカル融合回路２２１２ｂ又はネットワーク化融合回路２２１２ｅのうちの一方にルーティングすることができる。格子欠陥（例えば、転位又はねじれ）が処理される場合、ルーティングスイッチ２２１６ｃ及び２２１６ｄは、代わりに「ローカル遅延」経路を選択することができる。ローカル遅延経路では、（遅延線２２１４ａによって既に１ＲＳＩサイクルだけ遅延された）Ｅ量子ビットは、遅延線２２２４によって余分なＲＳＩサイクルだけ遅延され、次いで再構成可能融合回路２２１２ｆに供給され得る。Ｗ量子ビットは、更なる遅延なしに再構成可能融合回路２２１２ｆに供給され、その結果、再構成可能融合回路２２１２ｆは、現在のリソース状態からのＷ量子ビット及び２サイクル前のリソース状態出力からのＥ量子ビットで動作し、それによって、図２１Ａ及び図２１Ｂに示すように「スキップ」を行う。
【0131】
[0169]インタリーブモジュール２２００の動作は、インタリーブモジュール２２００が格子欠陥を導入する動作をサポートすることができることを除いて、前述したインタリーブモジュール１７００の動作と同様又は同一であり得る。
【0132】
[0170]図示の例では、インタリーブモジュール２２００は、Ｅ－Ｗ方向に凹凸を導入することができる。２つ以上の方向に格子不規則性を導入する能力が望まれる場合、Ｎ－Ｓ及び／又はＵ－Ｄ方向を含む複数の方向に対して同様のルーティング経路、遅延線、及び再構成可能融合回路を設けることができる。
【0133】
[0171]６．計算効率の向上
幾つかの実施形態では、インタリーブモジュール（例えば、図１７のアレイ１７０２）のネットワークアレイは、融合グラフを使用して表わすことができる任意の量子計算を実行することができる汎用量子コンピュータを提供することができる。（インタリーブモジュール１７００は、前述したように、融合グラフが格子欠陥演算を含まない任意の量子計算を実行するために使用することができる。インタリーブモジュール２２００又は他の変形形態は、必要に応じてアレイ１７０２に置き換えることができる）任意の数のインタリーブモジュールをネットワークアレイに含めることができ、各インタリーブモジュールは所望のサイズＬ２のパッチを生成する。本目的のために、遅延線は、インタリーブ長Ｌに基づいて長さが決定される固定長構造であると仮定する。
幾つかの実施形態では、インタリーブモジュール（例えば、図１７のアレイ１７０２）のネットワークアレイは、融合グラフを使用して表わすことができる任意の量子計算を実行することができる汎用量子コンピュータを提供することができる。（インタリーブモジュール１７００は、前述したように、融合グラフが格子欠陥演算を含まない任意の量子計算を実行するために使用することができる。インタリーブモジュール２２００又は他の変形形態は、必要に応じてアレイ１７０２に置き換えることができる）任意の数のインタリーブモジュールをネットワークアレイに含めることができ、各インタリーブモジュールは所望のサイズＬ２のパッチを生成する。本目的のために、遅延線は、インタリーブ長Ｌに基づいて長さが決定される固定長構造であると仮定する。
【0134】
[0172]固定数のインタリーブモジュールを有するネットワークの場合、より大きいＬの使用は、（所与の符号距離に対して）符号化することができる論理量子ビットの数を増大させることができる。しかしながら、Ｌが大きいほど、論理演算が遅くなると予想され得る。この意味で、空間（又はハードウェア）と時間との間に設計トレードオフが存在する。所与の量子計算及び固定数のインタリーブモジュールの場合、符号化される必要がある論理量子ビットの数及び符号距離に基づいて、計算を実行するためにいくらかの最小インタリーブ長Ｌｍｉｎが必要とされる。同時に、より大きいＬはより長い遅延線を意味し、これは次に遅延線における伝搬損失の増大を意味する可能性があり（既存の光ファイバ及び他の導波路は完全には透過しないため）、ある時点でインタリーブ長は、伝搬損失がエラー訂正符号の損失閾値を超える閾値（Ｌｍａｘ）に達する可能性がある。ＬｍｉｎがＬｍａｘを超える場合、量子計算を実行するために更なるインタリーブモジュールを追加する必要がある。したがって、選択されたインタリーブ長Ｌは、ＬｍｉｎとＬｍａｘとの間でなければならない。幾つかの実施形態では、Ｌ＝Ｌｍｉｎが最適な選択であり得る。しかしながら、幾つかの実施形態では、線形より良い時空間トレードオフを利用することによって、（融合グラフのサイズによって測定することができる）量子計算の全体積を低減するために更なる物理量子ビットを使用することができる。この場合、インタリーブは、非インタリーブ手法（例えば、図１５の完全にネットワーク化された単位セル）と比較して量子計算の実行速度を高めることができる。更に、インタリーブは論理演算の速度を遅くするので、Ｌを増大させると、論理演算に追いつくために必要な従来の処理の速度を低下させることができる。例えば、条件付き論理は、実行されるべき後続の論理演算を決定するために、第１の論理演算に対応する測定値の第１のセットを受信及び復号することを古典プロセッサに要求することができる。デコーダが論理演算を実行することができる速度よりも遅い場合、計算は失速又は減速する可能性がある。様々な実施形態において、インタリーブ長Ｌは、前述の設計上の考慮事項及び／又は他の考慮事項に基づいて、特定のハードウェア実装のために最適化することができる。
【0135】
[0173]７．接続性の向上
前述した例では、論理量子ビットは、平面トポロジによくマッピングする正方形表面符号を使用して表わすことができる。例えば、図１３Ａの融合グラフは、連続する層の間の融合演算によって結合された一連の平面層として見ることができる。しかしながら、場合によっては、異なるトポロジを使用する融合グラフは、よりコンパクトな論理演算を可能にすることができ、論理演算に対応する融合グラフのボリュームに関してコンパクトさを規定することができる。幾つかの実施形態では、インタリーブモジュールのネットワークは、よりコンパクトな融合グラフの実行をサポートするために更なる結合を有することができる。以下、実施例を説明する。
前述した例では、論理量子ビットは、平面トポロジによくマッピングする正方形表面符号を使用して表わすことができる。例えば、図１３Ａの融合グラフは、連続する層の間の融合演算によって結合された一連の平面層として見ることができる。しかしながら、場合によっては、異なるトポロジを使用する融合グラフは、よりコンパクトな論理演算を可能にすることができ、論理演算に対応する融合グラフのボリュームに関してコンパクトさを規定することができる。幾つかの実施形態では、インタリーブモジュールのネットワークは、よりコンパクトな融合グラフの実行をサポートするために更なる結合を有することができる。以下、実施例を説明する。
【0136】
[0174]７．１．論理量子ビットの移動
平面表示がボリューム集約的であり得る一例は、論理量子ビットを「移動」させる場合であり、論理量子ビットを表わすバルク格子領域が融合グラフ内のある領域から別の領域にシフトされる論理演算である。例えば、論理量子ビットは、それらの間で２量子ビット論理演算が実行され得るように、隣接する領域にシフトされる必要があり得る。図２３Ａは、ソース領域２３０２から宛先領域２３０４に論理量子ビットを移動させるための融合グラフ２３００の一例を示す。論理量子ビットは静止しており（相互作用しておらず）、融合グラフ２３００は、境界における単一量子ビット測定値を有する規則的なバルク格子を表わす。この例では、量子情報を単に次の層にテレポートする移動動作に関連する（Ｕ－Ｄ方向に沿った）中間層２３０６があり、これは余分な計算時間を必要とする可能性がある。図２３Ｂは、論理中止に対する移動動作のより効率的な実施のための融合グラフ２３５０を示す。融合グラフ２３５０において、量子情報は、ソース領域２３５２の最Ｕ層内のＵ量子ビットと宛先領域２３５４の最Ｄ層内のＤ量子ビットとの間の融合演算を使用して、Ｕ－Ｄ軸に沿った単一ステップで所望の数の格子位置だけＷからＥにシフトされる。
平面表示がボリューム集約的であり得る一例は、論理量子ビットを「移動」させる場合であり、論理量子ビットを表わすバルク格子領域が融合グラフ内のある領域から別の領域にシフトされる論理演算である。例えば、論理量子ビットは、それらの間で２量子ビット論理演算が実行され得るように、隣接する領域にシフトされる必要があり得る。図２３Ａは、ソース領域２３０２から宛先領域２３０４に論理量子ビットを移動させるための融合グラフ２３００の一例を示す。論理量子ビットは静止しており（相互作用しておらず）、融合グラフ２３００は、境界における単一量子ビット測定値を有する規則的なバルク格子を表わす。この例では、量子情報を単に次の層にテレポートする移動動作に関連する（Ｕ－Ｄ方向に沿った）中間層２３０６があり、これは余分な計算時間を必要とする可能性がある。図２３Ｂは、論理中止に対する移動動作のより効率的な実施のための融合グラフ２３５０を示す。融合グラフ２３５０において、量子情報は、ソース領域２３５２の最Ｕ層内のＵ量子ビットと宛先領域２３５４の最Ｄ層内のＤ量子ビットとの間の融合演算を使用して、Ｕ－Ｄ軸に沿った単一ステップで所望の数の格子位置だけＷからＥにシフトされる。
【0137】
[0175]幾つかの実施形態によれば、このタイプの「高速」移動動作は、Ｕ及びＤ量子ビットのための更なるルーティングスイッチを追加することによってインタリーブモジュールを使用して実施することができる。図２４は、幾つかの実施形態によるインタリーブモジュール２４００の簡略化された概略図を示す。インタリーブモジュール２４００は、図示されるように、Ｕ及びＤ量子ビットのためのルーティングスイッチ及びネットワーク化融合回路が追加されたインタリーブモジュール２２００（又はインタリーブモジュール１７００）と同様であり得る。Ｎ、Ｓ、Ｅ、及びＷ量子ビットのためのルーティングスイッチ及び融合回路は、図２４には示されておらず、これらの構成要素及びそれらの動作は、図１７又は図２２に示す構成要素と同様又は同一であり得る。図２４に図示されるように、インタリーブモジュール２４００は、本明細書に記載された他のＲＳＩ回路と同一であり得るＲＳＩ回路２４１０を含み得る。インタリーブモジュール１７００と同様に、各リソース状態のＵ量子ビットは遅延線２４１４ｃにルーティングされ、遅延線はＬ２サイクルの遅延を提供することができる。インタリーブモジュール１７００とは異なり、インタリーブモジュール２４００は、更なるルーティングスイッチ２４１６ｅ及び２４１６ｆを含む。ルーティングスイッチ２４１６ｅは、ローカル融合回路２４１２ｃ（これは、図１７のローカル融合回路１７１２ｃと同一であり得る）又はネットワークアレイ内の他の場所のインタリーブモジュール２４００のインスタンスに接続するネットワーク経路２４３０のいずれかにＤ量子ビットを配信するように動作する。ルーティングスイッチ２４１６ｆは、（遅延した）Ｕ量子ビットをローカル融合回路２４１２ｃ又はネットワーク化融合回路２４１２ｆのいずれかに送達するように動作する。ネットワーク化融合回路２４１２ｆは、ルーティングスイッチ２４１６ｆによって送達されるＵ量子ビット、及びネットワーク内の他の場所にあるインタリーブモジュール２４００の別のインスタンスからネットワーク経路２４３０’を介して受信されるＤ量子ビットで動作する図１４の再構成可能融合回路１４００のインスタンスとすることができる。
【0138】
[0176]図２５は、幾つかの実施形態に係るネットワークアレイ内のインタリーブモジュール２４００間のネットワーク経路２４３０及び２４３０’の接続性の簡略化された概略図を示す。インタリーブモジュール２４００のネットワークアレイ２５０２が示されている。この例では、ネットワーク経路２４３０は、インタリーブモジュール２４００の隣接するインスタンス間で量子ビットを転送する。これにより、連続する階層において、論理量子ビットをＥ方向に１インタリーブ長Ｌだけシフトさせることができる。連続する層間のより大きなシフト及び／又は異なる方向のシフトをサポートするために、接続性は所望に応じて変更することができる。
【0139】
[0177]７．２．周期的境界条件
上記の例は、正方形表面符号パッチを使用し、各論理量子ビットは平面層内のｄ×ｄ格子にマッピングされる。しかしながら、実施形態は、正方形表面符号又は平面符号に限定されない。例えば、トーリック符号は、各層に周期的な境界条件を作成することによって規定することができる。図２６Ａ～２６Ｄは、周期的境界条件を有するトーリック符号の概念図である。図２６Ａは、もつれ空間内のＮ、Ｅ、Ｗ、及びＳ方向に関連付けることができる境界２６０２、２６０３、２６０４、２６０５を有する平面層２６００を示す。Ｅ－Ｗ方向に周期的境界条件を作成するために、図２６Ｂに示すように、境界２６０５に沿ったリソース状態のＥ量子ビットと境界２６０４に沿ったリソース状態のＷ量子ビットとの間で融合演算２６１０を実行することができる。Ｎ－Ｓ方向に周期的境界を作成するために、図２６Ｃに示すように、境界２６０２に沿ったリソース状態のＮ量子ビットと境界２６０３に沿ったリソース状態のＳ量子ビットとの間で融合演算２６１２を実行することができる。図２６Ｄは、図２６Ｃのトーリック符号が、異なるパッチの境界におけるリソース状態間の融合演算（曲線２６３１、２６３２、２６３３、２６３４によって示されている）を用いて、４つの平面パッチ２６２１、２６２２、２６２３、２６２４のセットにどのようにマッピングされ得るかを示す。
上記の例は、正方形表面符号パッチを使用し、各論理量子ビットは平面層内のｄ×ｄ格子にマッピングされる。しかしながら、実施形態は、正方形表面符号又は平面符号に限定されない。例えば、トーリック符号は、各層に周期的な境界条件を作成することによって規定することができる。図２６Ａ～２６Ｄは、周期的境界条件を有するトーリック符号の概念図である。図２６Ａは、もつれ空間内のＮ、Ｅ、Ｗ、及びＳ方向に関連付けることができる境界２６０２、２６０３、２６０４、２６０５を有する平面層２６００を示す。Ｅ－Ｗ方向に周期的境界条件を作成するために、図２６Ｂに示すように、境界２６０５に沿ったリソース状態のＥ量子ビットと境界２６０４に沿ったリソース状態のＷ量子ビットとの間で融合演算２６１０を実行することができる。Ｎ－Ｓ方向に周期的境界を作成するために、図２６Ｃに示すように、境界２６０２に沿ったリソース状態のＮ量子ビットと境界２６０３に沿ったリソース状態のＳ量子ビットとの間で融合演算２６１２を実行することができる。図２６Ｄは、図２６Ｃのトーリック符号が、異なるパッチの境界におけるリソース状態間の融合演算（曲線２６３１、２６３２、２６３３、２６３４によって示されている）を用いて、４つの平面パッチ２６２１、２６２２、２６２３、２６２４のセットにどのようにマッピングされ得るかを示す。
【0140】
[0178]幾つかの実施形態によれば、トーリック符号は、インタリーブモジュール１７００（又はインタリーブモジュール２４００）などのインタリーブモジュールのネットワークアレイを使用して実装することができる。図２７は、幾つかの実施形態によるインタリーブモジュールのネットワークアレイ２７０２の簡略化された概略図を示す。ネットワークアレイ２７０２は、ネットワークアレイ１７０２と概ね同様とすることができ、インタリーブモジュール２７００は、前述したインタリーブモジュールのいずれかと概ね同様とすることができる。しかしながら、ネットワークアレイ２７０２では、アレイ２７０２のＥエッジの各インタリーブモジュール２７００は、経路２７３０によってアレイ２７０２のＷエッジの対応するインタリーブモジュールに接続され、アレイ２７０２のＮ端の各インタリーブモジュールは、経路２７４０によってアレイ２７０２のＳ端の対応するインタリーブモジュールに接続される。適切な時間遅延を用いて、トーリック符号の生成を実施することができ、各インタリーブモジュール２７００は、図２６Ｄに示すパッチ２６２１～２６２４のうちの１つを生成する。
【0141】
[0179]インタリーブモジュール間の更なる接続性のこれらの例は例示的なものであり、変形及び修正が可能である。様々な実施形態において、空間的に分離されたインタリーブモジュール間の接続は、量子コンピュータ内の論理量子ビットのルーティングを容易にすることができる。例えば、幾つかのアーキテクチャは、異なるタイプの動作を担当する異なる論理ユニットを含むことができ、論理量子ビットは、ある論理ユニットから別の論理ユニットに移動する必要があり得る。インタリーブモジュール間の非局所的な空間的接続により、論理量子ビットの移動を効率的に実行することができる。インタリーブモジュール間の特定のタイプ及び数の接続は、特定のアーキテクチャ及び融合グラフトポロジに適合するように適合させることができる。
【0142】
[0180]７．３．非ユークリッド幾何学
前述の例では、ネットワークアレイは、全てのインタリーブモジュールがＮ、Ｅ、Ｗ、及びＳ方向のそれぞれに固有の隣接者を有する（又は場合によっては隣接者がない）ように、インタリーブモジュールを接続することによって形成される。幾つかの実施形態では、より多くの選択可能なルーティング経路及び再構成可能融合デバイスを追加することによって、インタリーブモジュールの異なる（しかし固定された）組み合わせで生成された量子ビット間のネットワーク融合を実行することができる。例として、図２８は、幾つかの実施形態に係るインタリーブモジュール２８００の簡略化された概略図を示す。インタリーブモジュール２８００は、ルーティングスイッチ２８１６ｅが３つ以上の出力経路を提供することを除いて、図２４のインタリーブモジュール２４００と同様とすることができる。ローカル経路は、Ｄ量子ビットをローカル融合回路２４１２ｃに送達する。他の経路は代替のネットワーク経路２８３０ａ～２８３０ｃであり、それらのそれぞれはインタリーブモジュール２８００の異なるインスタンスに結合することができる。同様に、ネットワーク経路２８３０ｄ～２８３０ｆを介して受信された代替のネットワーク化されたＤ量子ビットの中から選択するために、更なる「Ｕ－ネット」スイッチ２８３２が設けられる。代替的なネットワーク化されたＤ量子ビットは、他のインタリーブモジュール２８００において生成されたリソース状態からのものであり得る。選択されたネットワーク化されたＤ量子ビットは、ネットワーク化融合回路２４１２ｆに供給される。動作はインタリーブモジュール２４００と同様とすることができ、更なるルーティング経路により、論理量子ビットを異なる方向に、及び／又は隣接する層間の異なる距離だけ選択的に移動させることができ、及び／又は異なる数のＲＳＩサイクルだけ遅延させることができる。代替的なネットワーク経路はＵ及びＤ量子ビットに限定されず、インタリーブモジュール内の任意のルーティングスイッチは、任意の数のネットワーク経路に選択的に結合することができることを理解すべきである。同様に、Ｕ－ネットスイッチ２８３２などのスイッチを設けて、任意の数の入力ネットワーク経路の中から選択することができる。
前述の例では、ネットワークアレイは、全てのインタリーブモジュールがＮ、Ｅ、Ｗ、及びＳ方向のそれぞれに固有の隣接者を有する（又は場合によっては隣接者がない）ように、インタリーブモジュールを接続することによって形成される。幾つかの実施形態では、より多くの選択可能なルーティング経路及び再構成可能融合デバイスを追加することによって、インタリーブモジュールの異なる（しかし固定された）組み合わせで生成された量子ビット間のネットワーク融合を実行することができる。例として、図２８は、幾つかの実施形態に係るインタリーブモジュール２８００の簡略化された概略図を示す。インタリーブモジュール２８００は、ルーティングスイッチ２８１６ｅが３つ以上の出力経路を提供することを除いて、図２４のインタリーブモジュール２４００と同様とすることができる。ローカル経路は、Ｄ量子ビットをローカル融合回路２４１２ｃに送達する。他の経路は代替のネットワーク経路２８３０ａ～２８３０ｃであり、それらのそれぞれはインタリーブモジュール２８００の異なるインスタンスに結合することができる。同様に、ネットワーク経路２８３０ｄ～２８３０ｆを介して受信された代替のネットワーク化されたＤ量子ビットの中から選択するために、更なる「Ｕ－ネット」スイッチ２８３２が設けられる。代替的なネットワーク化されたＤ量子ビットは、他のインタリーブモジュール２８００において生成されたリソース状態からのものであり得る。選択されたネットワーク化されたＤ量子ビットは、ネットワーク化融合回路２４１２ｆに供給される。動作はインタリーブモジュール２４００と同様とすることができ、更なるルーティング経路により、論理量子ビットを異なる方向に、及び／又は隣接する層間の異なる距離だけ選択的に移動させることができ、及び／又は異なる数のＲＳＩサイクルだけ遅延させることができる。代替的なネットワーク経路はＵ及びＤ量子ビットに限定されず、インタリーブモジュール内の任意のルーティングスイッチは、任意の数のネットワーク経路に選択的に結合することができることを理解すべきである。同様に、Ｕ－ネットスイッチ２８３２などのスイッチを設けて、任意の数の入力ネットワーク経路の中から選択することができる。
【0143】
[0181]幾つかの実施形態では、インタリーブモジュール内の１つ以上のルーティングスイッチは、異なるネットワーク経路の間だけでなく、異なる長さの遅延線及び／又はインタリーブモジュール内の異なる再構成可能融合回路に結合する異なるローカル経路の間でも選択を可能にすることができる。ローカル及びネットワークルーティング経路の適切な組み合わせは、より複雑な表面符号及び／又は他の潜在的な効率を可能にすることができる。
【0144】
[0182]例として、図２９Ａ及び図２９Ｂは、星形表面符号パッチ２９００及び２９２０の融合グラフの２つの例を示す。星形表面符号パッチは、三角形（ｎ＝３）及び正方形（ｎ＝４）表面符号パッチのｎ角形一般化として理解することができる。星形表面符号パッチ２９００では、ｎ＝８である。ｎが大きい場合、星形表面符号パッチは、正方形表面符号パッチとして論理量子ビットあたりの物理量子ビット数の約半分を使用する。しかしながら、星形表面符号パッチの形状は、物理量子ビットの規則的な２次元アレイで実装することを困難にする。
【0145】
[0183]幾つかの実施形態によれば、切り替え可能なネットワーク接続を有するインタリーブモジュールを使用して、星形表面符号パッチを実装することができる。図３０Ａ及び図３０Ｂは、幾つかの実施形態に係るインタリーブモジュールのネットワークを使用して実装することができる星形表面符号パッチをサポートする接続構造の例を示す。図３０Ａは、星形表面符号パッチ２９００の、８回繰り返す三角形の切頭格子パターン３００２への分解を示す。パターン３００２のインスタンス間の接続性（融合演算）は、線３００４として示されている。左端及び右端の矢印３００３は周期的境界条件を示すことを理解すべきである。更に、「バックボーン」３００８（星形表面符号２９００の中心部分に対応する）は、パターン３００２の各インスタンスに接続される。
【0146】
[0184]図３０Ｂは、星形表面符号パッチ２９２０の、８回繰り返す三角形の切頭格子パターン３０２２への分解を示す。「二重バックボーン」３０２８は、格子パターン３０２２の各インスタンスに接続する。左端及び右端の矢印３０２３は周期的境界条件を示すことを理解すべきである。図３０Ｂでは、インタリーブ座標（番号１～８）が各頂点に割り当てられて、星形表面符号パッチ２９００を生成するために使用することができるインタリーブパターンを示唆している。
【0147】
[0185]図３１は、幾つかの実施形態に係る図３０Ｂに示される格子パターンを生成するために使用することができるインタリーブモジュール３１００のネットワークアレイ３１０２の簡略化された概略図を示す。各インタリーブモジュール３１００は、前述したインタリーブモジュールと同様とすることができ、所望の接続を可能にするために切り替え可能なネットワーク接続（例えば、図２８に示すものと同様である）を含むことができる。インタリーブモジュール３１００を接続する線３１３０は、インタリーブモジュール３１００の異なるインスタンス間の選択可能なネットワーク経路を表わす。
【0148】
[0186]本明細書に記載の様々な表面トポロジは例示的なものであり、適切に接続されたインタリーブモジュールは多種多様な表面符号を実装できることが理解されよう。
【0149】
[0187]８．ＦＢＱＣを実現する計算システム
図３２は、幾つかの実施形態に係るＦＢＱＣを実装することができる量子コンピュータシステム３２００のためのシステムアーキテクチャの一例を示す。フォトニック物理量子ビットを使用して、量子コンピュータシステム３２００の幾つかの実施形態は、フォールトトレラントＦＢＱＣのためのもつれ構造（例えば融合グラフ）を反映する測定データを生成することができる。システム３２００は、古典的制御論理３２１０と、リソース状態生成器３２０２と、インタリーブモジュール３２２０のネットワーク３２１２とを含む。説明を明確にするために、古典的な信号経路３２３２～３２３７は、インタリーブモジュール３２２０の一例のみに接続されて示されている。古典的制御論理３２１０は、本明細書で説明される方法でインタリーブモジュール３２２０の各インスタンス内の構成要素と通信することができることを理解すべきである。
図３２は、幾つかの実施形態に係るＦＢＱＣを実装することができる量子コンピュータシステム３２００のためのシステムアーキテクチャの一例を示す。フォトニック物理量子ビットを使用して、量子コンピュータシステム３２００の幾つかの実施形態は、フォールトトレラントＦＢＱＣのためのもつれ構造（例えば融合グラフ）を反映する測定データを生成することができる。システム３２００は、古典的制御論理３２１０と、リソース状態生成器３２０２と、インタリーブモジュール３２２０のネットワーク３２１２とを含む。説明を明確にするために、古典的な信号経路３２３２～３２３７は、インタリーブモジュール３２２０の一例のみに接続されて示されている。古典的制御論理３２１０は、本明細書で説明される方法でインタリーブモジュール３２２０の各インスタンス内の構成要素と通信することができることを理解すべきである。
【0150】
[0188]古典的制御論理３２１０は、プログラマブルプロセッサ及びメモリを有するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくはシステムオンチップ（ＳＯＣ）などの古典的な論理ゲート（ＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ、ＮＡＮＤ、ＮＯＴなど）の配置、又は特定用途向け集積回路（ＡＳＩＣ）などのオンチップハードワイヤード回路を有するデジタル論理回路として実装することができる。幾つかの実施形態では、古典的制御論理３２１０（又はその一部）は、プロセッサ及びメモリを有するオフチップ古典的コンピュータに実装することができ、オフチップ古典的コンピュータは、古典的制御論理３２１０の動作の一部又は全部を実行するようにプログラムすることができる。
【0151】
[0189]動作中、古典的制御論理３２１０（古典的コンピュータを含むことができる）は、実行される量子計算を指定する「プログラム符号」３２０１を受信することができる。例えば、プログラム符号は、上記の図に示すような融合グラフを規定する機械可読データファイルを含むことができる。古典的制御論理３２１０は、プログラム符号を読み取り、計算を実行するためにリソース状態生成器３２０２及びインタリーブモジュール３２２０のための制御信号を生成することができる。
【0152】
[0190]リソース状態生成器３２０２は、リソース状態を生成することができる任意の回路又は他の構成要素を含むことができ、それはフォトニック量子ビット（例えば、前述したようにデュアルレール符号化を使用する）のシステムであり得る。例えば、リソース状態生成器３２０２は、図１０の量子ビットもつれシステム１０００の実装とすることができる。様々な実施形態において、リソース状態生成器３２０２は、適切な数の量子ビット及びもつれパターンを有する６リングリソース状態又は他のリソース状態を生成することができる。幾つかの実施形態では、リソース状態生成器３２０２は、異なる動作サイクル中に異なるもつれパターンを有するリソース状態を生成するように再構成可能とすることができ、古典制御ユニット３２１０は、例えば、リソース状態生成を開始及び停止するために、及び／又は各動作サイクル中に生成するリソース状態の数又はタイプを選択するために、信号経路３２３０を介してリソース状態生成器３２０２に古典制御信号を送信することができる。幾つかの実施形態では、リソース状態生成器３２０２は、１未満の確率で所与の動作サイクルの所望の数のリソース状態を生成することに成功することができ、リソース状態生成器３２０２は、信号経路３２３１を介して古典的なヘラルド信号を古典的制御論理３２１０に提供することができる。古典的なヘラルド信号は、例えば、報知された光子源に関連する検出器からの信号、及び／又はベル状態生成器及び／又は前述の融合回路などのもつれ生成回路を含むことができる。古典的制御論理３２１０は、信号経路３２３１を介して受信されたヘラルド信号を使用して、リソース状態生成の各インスタンスが成功したか失敗したかを決定することができる。例えば、検出器内の光子の有無の特定のパターンは、成功又は失敗を示すことができる。幾つかの実施形態では、リソース状態生成器３２０２は極低温（例えば、４Ｋ）に維持することができ、一方、インタリーブモジュール３２２０はより高い温度（例えば、３００Ｋ）で動作することができる。リソース状態生成器３２０２は、光ファイバ又は他の導波路を使用してインタリーブ・モジュール・ネットワーク３２１２に結合することができ、各インタリーブモジュール３２２０に動作サイクルごとに１つのリソース状態を提供することができる。
【0153】
[0191]各インタリーブモジュール３２２０は、図１７のインタリーブモジュール１７００、図２４のインタリーブモジュール２４００、又は前述した例のいずれかを含む任意の他のインタリーブモジュールのインスタンスとすることができる。図３２に示すように、各インタリーブモジュール３２２０は、ＲＳＩ回路３２２２、ルーティングスイッチ３２２４のセット、及び再構成可能融合回路３２２６のセットを含むことができる。各インタリーブモジュール３２２０内のコンポーネント間及びインタリーブモジュール３２２０間の結合の詳細は、図３２には示されていない。前述の結合方式のいずれか、又は特定のトポロジー形態を有する融合グラフの実行をサポートする他の方式を使用できることを理解すべきである。
【0154】
[0192]各ＲＳＩ３２２２は、前述したようにリソース状態を受信することができる。幾つかの実施形態では、ＲＳＩ３２２２は、データ入力を必要とせずに自律的に動作することができ、各ＲＳＩ３２２２回路は、動作サイクル（ＲＳＩサイクル又はクロックサイクルとも呼ばれる）ごとに１つのリソース状態を受信することができる。前述したＲＳＩ回路構成のいずれか又は他の構成を使用することができる。必要に応じて、リソース状態生成は、別個のリソース状態生成器３２０２ではなく、各ＲＳＩ３２２２の内部で実施することができる。
【0155】
[0193]光ファイバ（又は他の導波路）３２４２を使用して、各ＲＳＩ３２２２をその関連するルーティングスイッチ３２２４に結合することができる。幾つかの実施形態では、光ファイバ（又は他の導波路）３２４２は、同じリソース状態の異なる量子ビットの伝搬経路に適切な相対遅延を導入することができる。例えば、光ファイバ３２４２は、図１７に示す遅延線１７１４ａ～１７１４ｃを実装することができる。
【0156】
[0194]古典的制御論理３２１０は、インタリーブモジュール３２２０の各インスタンスにおいてスイッチ３２２４をルーティングするための制御信号を生成し、古典信号経路３２３４を介して制御信号をルーティングスイッチ３２２４に送信することができる。前述したように、幾つかの実施形態では、ルーティングスイッチ３２２４は、ＲＳＩ３２２２からローカル経路３２４４ａ又はネットワーク経路３２４４ｂのいずれかに量子ビットをルーティングすることができる。ローカル経路３２４４ａ及びネットワーク経路３２４４ｂは、量子ビットを再構成可能融合回路３２２６に転送する。前述したように、ローカル経路３２４４ａは、同じインタリーブモジュール３２２０内の再構成可能融合回路３２２６に接続し、ネットワーク経路３２４４ａは、異なるインタリーブモジュール３２２０内の再構成可能融合回路３２２６に接続する。説明を明確にするために、図３２は、１つのローカル経路及び１つのネットワーク経路を示すが、いずれかのタイプの複数の経路を提供することができ、所与のリソース状態の異なる量子ビットのルーティング経路を互いに独立して選択することができることを理解すべきである。幾つかの実施形態では、古典的制御論理３２１０は、量子計算の融合グラフ表示に基づいて、ルーティングスイッチ３２２４のためのルーティング経路及び対応する制御信号を選択することができる。融合グラフを実行するためのルーティングスイッチのサイクルごとの設定の一例は、図１９Ａ、図１９Ｂ及び図２０に関連して先に説明した。他の選択ロジックも実装することができる。
【0157】
[0195]幾つかの実施形態では、インタリーブモジュール３２１２の全てのインスタンスにわたる全てのルーティングスイッチ３２２４のセットは、融合ネットワークルータ３２５０を提供することができる。幾つかの実施形態では、融合ネットワークルータ３２５０は、基礎となるハードウェアの変更を必要とせずに、前述の例を含む異なる層トポロジをサポートする再構成可能な融合ネットワークルータとすることができる。例えば、図２８を参照して前述したように、代替的なネットワークルーティング経路３２４４ｂは、一方のインタリーブモジュール３２２０内のルーティングスイッチ３２２４と、２つ以上の他のインタリーブモジュール３２２０のそれぞれ内の再構成可能融合回路３２２６との間に設けることができる。様々な実施形態において、任意のルーティングスイッチと任意の再構成可能融合回路との間にネットワークルーティング経路を設けることができる。極端な場合には、全てのルーティングスイッチを全ての再構成可能融合回路に接続することができるが、（前述の例のように）規則的な格子構造を有する融合グラフの場合、全ての可能な接続が有用な接続であるとは限らず、所与の実装形態におけるローカル経路３２４４ａ及びネットワーク経路３２４４ｂのセットは、システム３２００がサポートすることを意図している融合グラフトポロジに基づくことができる。
【0158】
[0196]古典的制御論理３２１０はまた、インタリーブモジュール３２２０の各インスタンスにおいて再構成可能融合回路３２２６のための制御信号を生成し、古典的な信号経路３２３６を介して再構成可能融合回路３２２６に制御信号を送信することができる。前述したように、幾つかの実施形態では、各再構成可能融合回路３２２６は、２つの入力量子ビットで動作する図１４Ｄの回路１４００の実装であり得る。回路１４００は、古典的制御信号を提供してスイッチ１４１０及び１４１２の状態を選択することによって制御することができ、これは、所望の測定演算に２つの入力量子ビットをルーティングする効果を有し、所望の測定演算は、２つの入力量子ビットのそれぞれに対する２量子ビットジョイント測定演算（例えば、タイプＩＩ融合演算）又は個々の量子ビット測定（例えば、特定のパウリ基底において）のいずれかを含むことができる。幾つかの実施形態では、古典的制御論理は、量子計算の融合グラフ表示（又は他の表示）に基づいて所望の測定演算を選択することができる。融合グラフを実行するための測定演算のサイクルごとの選択の一例は、図１９Ａ、図１９Ｂ及び図２０に関連して先に説明した。他の選択ロジックも実装することができる。
【0159】
[0197]再構成可能融合回路３２２６によって生成された測定結果データ（「測定結果」とも呼ばれる）は、古典信号経路３２３７を介して古典的制御論理３２１０に提供することができる。前述のように、幾つかの実施形態では、測定結果データは、所与のサイクルにおける再構成可能融合回路内の各検出器又はアクティブ経路上の検出器の光子カウント（又は光子の有無を示す２値信号）を含むことができる。
【0160】
[0198]古典的制御論理３２１０は、量子計算の結果を決定するために、古典制御経路３２３７を介して受信された測定結果データを復号することができる。幾つかの実施形態では、古典的制御論理３２１０はまた、信号経路３２３３を介して受信されたヘラルド信号を復号に組み込むことができる。古典的制御論理３２１０で実施することができる復号化動作の更なる説明は、上記の国際公開第２０２１／１５５２８９号パンフレットに見出すことができる。
【0161】
[0199]図３３は、幾つかの実施形態に係るインタリーブモジュール（例えば、インタリーブモジュール３２２０）のアレイを動作させるためのプロセス３３００のフロー図である。プロセス３３００は、例えば古典的制御論理３２１０で実施することができる。ブロック３３０２において、古典的制御論理３２１０は、実行されるべき量子計算（又は論理量子ビットに対する他の演算）に対応する融合グラフの機械可読表示を取得することができる。ブロック３３０４において、古典的制御論理３２１０は、各インタリーブモジュール３２１０によって生成される融合グラフのパッチを規定することができる。例えば、前述したように、インタリーブ長がＬである場合、融合グラフの各層をサイズＬ２のパッチに分割することができ、各パッチをインタリーブモジュール３２１０の異なるインスタンスに割り当てることができる。ブロック３３０６において、古典的制御論理３２１０は、ＲＳＩサイクルカウンタを初期化することができる。ＲＳＩサイクルカウンタは、例えば、リソース状態がＲＳＩ３２２２に提供される速度に対応する速度で動作する従来のクロック回路とすることができる。ブロック３３０８において、古典的制御論理３２１０は、現在のＲＳＩサイクルのインタリーブ座標を決定することができる。インタリーブ座標の決定の一例は、図１９Ａを参照して前述されている。
【0162】
[0200]ブロック３３１０において、各ＲＳＩ３２２２は、リソース状態を取得することができる。例えば、ＲＳＩサイクルカウンタに応答して古典的制御論理３２１０によって生成された信号は、リソース状態生成器３２０２におけるリソース状態の生成をトリガすることができ、リソース状態生成器３２０２は、各ＲＳＩ３２２２にリソース状態を提供することができる。ブロック３３１２において、古典的制御論理３２１０は、インタリーブ座標に基づいてルーティングスイッチ３２２４のための設定を決定することができる。例えば、前述したように、古典的制御論理３２１０は、インタリーブ座標（又はパッチ内のリソース状態の位置）に基づいて、各量子ビットがローカル融合回路又はネットワーク化融合回路に向けられるべきかどうかを決定することができる。ブロック３３１４において、古典的制御論理３２１０は、ブロック３３１２における決定に基づいて、量子ビットをローカル経路又はネットワーク経路にルーティングするために、ルーティングスイッチ３２２４への制御信号を生成することができる。ブロック３３１６において、古典的制御は、融合グラフに示された測定演算に基づいて再構成可能融合回路３２２６のスイッチ設定を決定することができる。例えば、前述したように、古典的制御論理３２１０は、融合グラフから、融合演算を実行するか、又は単一量子ビット測定（及び、該当する場合、どの単一量子ビット測定を実行すべきか）を実行するかを決定することができる。ブロック３３１８において、古典的制御論理３２１０は、ブロック３３１６において決定された設定を実施するために再構成可能融合回路３２２６への制御信号を生成することができる。ブロック３３２０において、古典的制御論理３２１０は、再構成可能融合回路３２２６から測定結果データを受信することができる。測定結果データは、上記のように使用することができる。
【0163】
[0201]ブロック３３２２において、古典的制御論理３２１０は、量子計算が完了したかどうか、例えば、融合グラフ全体が実行されたかどうかを決定することができる。そうでない場合には、ブロック３３２４において、ＲＳＩサイクルカウンタをインクリメントすることができ、プロセス３３００はブロック３３０に戻って、次のインタリーブ座標を決定し、リソース状態の次のセットを処理することができる。プロセス３００は、計算が完了するまで反復し続け、ブロック３３２６で終了することができる。インタリーブモジュール３２２０の全てのインスタンスは、ルーティングスイッチ３２２４の設定に基づいて異なるインタリーブモジュール３２２０間を伝播する光子を用いて、並列に動作することができることを理解すべきである。異なるリソース状態からの量子ビットが、融合グラフを実行するための正しい相対タイミングで再構成可能融合回路３２２６に到達するように、インタリーブモジュール内又はインタリーブモジュール間に遅延線を設けることができる。
【0164】
[0202]図３２のシステム３２００及び図３３のプロセス３３００は例示的なものであり、変形及び修正が可能である。別々に示されているブロックを組み合わせることができ、又は単一のブロックを複数の別個の構成要素を使用して実装することができる。動作の順序は、論理が許容する範囲で変更することができ、順次と記載された動作を同時に実行することができる。インタリーブモジュール３２００は、前述したインタリーブモジュールアレイ又はその変形もしくは修正のいずれかに従って実装することができる。
【0165】
[0203]システム３２００は、量子計算、量子通信、及び他の用途に関連する動作を含む、融合グラフを使用して規定することができる論理量子ビット又は他の動作に対して動作を実行するために、本明細書に記載のインタリーブモジュールを組み込むことができる量子コンピュータシステムの一例にすぎない。本開示にアクセスできる当業者であれば分かるように、多くの異なるシステムを実装できる。更に、所与のインタリーブ座標に対して実行されるべきインタリーブ座標及び演算の決定は、融合グラフ、又はリソース状態のセットに対して実行されるべき演算のセットを指定する任意の他の入力に基づくことができる。したがって、インタリーブモジュールは、ＦＢＱＣを含むがこれに限定されない様々な用途に使用することができる。
【0166】
[0204]９．更なる実施形態
インタリーブモジュール及びプロセスの前述の例は例示的なものであり、必要に応じて変更することができる。方向ラベル（例えば、Ｎ、Ｅ、Ｗ、Ｓ、Ｕ、Ｄ）の使用は、説明の便宜上のものであり、構成要素又は物理量子ビットの特定の物理的配置を必要としたり暗示したりするものではなく、もつれ空間を指すものとして理解されるべきである。全ての数値実施例は例示を目的としており、変更することができる。更に、層及びパッチは、正方形の数に関連して説明されるが、非正方形の層及び／又は非正方形のパッチも使用できることが理解されるべきである。例えば、パッチ又は層は長方形であり得る。三角パッチ又は層（又は他の形状を有するパッチ又は層）は、例えば、行ごとにリソース状態の数を変えることによって生成することもできる。更に、前述した例は、リソース状態の全てのインスタンスが同じもつれパターンを有すると仮定しているが、そのような均一性は必要とされない。例えば、幾つかの実施形態では、リソース状態生成器は、異なるクロックサイクルで異なるもつれパターンを有するリソース状態を生成するように再構成可能であり得る。更に、リソース状態生成器は非決定的に動作することができ、これはリソース状態間の確率的変動を導入することができる。
インタリーブモジュール及びプロセスの前述の例は例示的なものであり、必要に応じて変更することができる。方向ラベル（例えば、Ｎ、Ｅ、Ｗ、Ｓ、Ｕ、Ｄ）の使用は、説明の便宜上のものであり、構成要素又は物理量子ビットの特定の物理的配置を必要としたり暗示したりするものではなく、もつれ空間を指すものとして理解されるべきである。全ての数値実施例は例示を目的としており、変更することができる。更に、層及びパッチは、正方形の数に関連して説明されるが、非正方形の層及び／又は非正方形のパッチも使用できることが理解されるべきである。例えば、パッチ又は層は長方形であり得る。三角パッチ又は層（又は他の形状を有するパッチ又は層）は、例えば、行ごとにリソース状態の数を変えることによって生成することもできる。更に、前述した例は、リソース状態の全てのインスタンスが同じもつれパターンを有すると仮定しているが、そのような均一性は必要とされない。例えば、幾つかの実施形態では、リソース状態生成器は、異なるクロックサイクルで異なるもつれパターンを有するリソース状態を生成するように再構成可能であり得る。更に、リソース状態生成器は非決定的に動作することができ、これはリソース状態間の確率的変動を導入することができる。
【0167】
[0205]幾つかの実施形態では、リソース状態生成は非決定性であり、所与の動作サイクルにおいて、特定のリソース状態生成器が所望のリソース状態の生成に成功してもしなくてもよいことを意味する。したがって、幾つかの実施形態は、幾つか（Ｍ個）のリソース状態生成回路を提供することができる。Ｎがインタリーブモジュールのインスタンスの総数である場合、ＭはＮより大きくすることができ、Ｍは、所与の動作サイクル中に少なくともＮ個のリソース状態が生成される十分に高い確率を提供するように選択することができる（所与の実施態様における「十分に高い確率」は、フォールトトレランスの特定の実施態様に基づいて決定することができる）。その例が当技術分野で知られている能動的多重化技術を使用して、各クロックサイクルでＮ個のＭ個のリソース状態生成器を選択して、インタリーブモジュールのＮ個の異なるインスタンスにリソース状態を配信することができる。したがって、各インタリーブモジュールは、リソース状態生成器のそれ自体の専用インスタンスを有することができるが、有する必要はない。
【0168】
[0206]前述の実施形態は、ＦＢＱＣを実行するために使用することができるもつれ構造を生成するためのシステム及び方法の例を提供する。しかしながら、実施形態はＦＢＱＣに限定されず、測定ベース量子コンピューティング（ＭＢＱＣ）、他の量子コンピューティングシステム、量子通信システム、及び指定されたもつれ構造を有する多数の物理量子ビットを含むシステム上で測定を実行することが望ましい任意の他のコンテキストを含む、様々なコンテキストで使用され得る。リソース状態の特定のサイズ（量子ビット数）及びもつれパターンは、特定のユースケースに応じて適宜変更することができる。これに加えて又は代えて、リソース状態の数及びリソース状態間のもつれ形状は、特定の使用事例に従って変更することができる。例えば、上記の説明は、３次元形状を有する融合グラフの例を使用しているが、より多い又はより少ない次元を有する融合グラフは、リソース状態の適切なソース及びインタリーブモジュールの適切に接続されたネットワークを提供することによって実行することができる。
【0169】
[0207]更に、前述の実施形態は、特定の材料及び構造（例えば、光ファイバ）への言及を含むが、光子を生成、伝播、及び動作することができる他の材料及び構造を置き換えることができる。前述したように、リソース状態は、フォトニック回路を使用して生成することができ、又はリソース状態は、物質ベースの量子ビットを使用して作成することができ、その後、適切なトランスデューサ技術を適用して、物質ベースの量子ビットの状態をフォトニック状態にスワップすることができる。本明細書に記載のインタリーブは、フォトニック量子ビットの伝搬を利用し、同様の技術は、明確に規定されたハードウェア経路に沿って伝搬するエンティティを使用して実現される物理量子ビットのシステムに適用可能であり得る。
【0170】
[0208]本明細書に示すリソース状態、インタリーブモジュール、及びインタリーブモジュールのネットワークは例示的なものであり、変形及び修正が可能であることを理解すべきである。幾つかの実施形態では、異なるサイズ及び／又はもつれパターンを有するリソース状態を融合グラフ内の異なる頂点位置で使用することができ、リソース状態構成の位置依存選択を使用して論理演算を実施することができる。更に、ＦＢＱＣは、本明細書に記載のインタリーブ技術の使用例であるが、インタリーブ技術は、一般に、小規模なもつれ量子システム（リソース状態）からの大規模なもつれ量子システムの構築に適用可能であることを理解すべきである。したがって、本明細書に記載の種類のインタリーブモジュール及び技術は、ＦＢＱＣ及び他の量子コンピューティングシステムを含むがこれらに限定されない様々な状況で適用することができる。
【0171】
[0209]古典的制御論理は、導波路、ビームスプリッタ、検出器及び／又は他のフォトニック回路構成要素を用いてオンチップで、又は必要に応じてオフチップで実装することができる。
【0172】
[0210]本明細書中で使用される全ての数値が例示を目的とするものであって変更されてもよいことが理解されるべきである。場合によっては、スケールの感覚を与えるために範囲が定められるが、開示された範囲外の数値は排除されない。
【0173】
[0211]本明細書中の全ての図は概略図として意図されることも理解されるべきである。別段具体的に示されなければ、図面は、そこに示される要素の特定の物理的配置を又は示される全ての要素が必要であることを意味しようとするものではない。本開示にアクセスする当業者は、図面に示される或いはさもなければこの開示で記載される要素を修正又は省略することができるとともに、図示されない又は記載されない他の要素を追加できることを理解できる。
【0174】
[0212]本開示は、特定の実施形態に関連して特許請求の範囲に記載される発明の説明を与える。本開示にアクセスする当業者は、実施形態が特許請求の範囲に記載される発明の範囲を網羅せず、特許請求の範囲に記載される発明の範囲が全ての変形、修正、及び、均等物に及ぶことが分かる。
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図12D】
【図12E】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図14D】
【図15】
【図16】
【図17】
【図18A-18B】
【図19A】
【図19B】
【図20】
【図21A】
【図21B】
【図22】
【図23A-23B】
【図24】
【図25】
【図26A】
【図26B】
【図26C】
【図26D】
【図27】
【図28】
【図29A】
【図29B】
【図30A-30B】
【図31】
【図32】
【図33】
【国際調査報告】