特表 2024-506035 周波数逓倍器を使用したデジタル信号のチャープ発生のためのシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-08

(54)【発明の名称】周波数逓倍器を使用したデジタル信号のチャープ発生のためのシステムおよび方法

(51)【国際特許分類】

   G01S 13/34 20060101AFI20240201BHJP

【ＦＩ】

G01S13/34

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023547552

(86)(22)【出願日】2022-02-04

(85)【翻訳文提出日】2023-09-01

(86)【国際出願番号】 US2022070536

(87)【国際公開番号】W WO2022170351

(87)【国際公開日】2022-08-11

(31)【優先権主張番号】63/146,261

(32)【優先日】2021-02-05

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523295486

【氏名又は名称】ミックスト－シグナル デバイシーズ インコーポレイテッド

(74)【代理人】

【識別番号】100078282

【弁理士】

【氏名又は名称】山本 秀策

(74)【代理人】

【識別番号】100113413

【弁理士】

【氏名又は名称】森下 夏樹

(74)【代理人】

【識別番号】100181674

【弁理士】

【氏名又は名称】飯田 貴敏

(74)【代理人】

【識別番号】100181641

【弁理士】

【氏名又は名称】石川 大輔

(74)【代理人】

【識別番号】230113332

【弁護士】

【氏名又は名称】山本 健策

(72)【発明者】

【氏名】ユー， トミー

(72)【発明者】

【氏名】マディセッティ， アヴァニンドラ

【テーマコード（参考）】

5J070

【Ｆターム（参考）】

5J070AB19

5J070AB24

5J070AF03

5J070AH40

(57)【要約】

低中間周波数（ＩＦ）帯域内のチャープ信号をデジタル的に合成し、周波数逓倍器を使用してレーダ用途のためのより高い周波数信号を発生させるためのシステムおよび方法が、説明される。実施形態は、入力同期信号および周波数基準信号を受信し、低中間周波数（ＩＦ）帯域内にある第１の周波数におけるいくつかのチャープ信号を発生させるように構成される、ダイレクトデジタル周波数合成器（ＤＤＦＳ）と、チャープ信号をより高い周波数まで増加させるように構成される、いくつかの周波数逓倍器と、チャープ信号から非線形性を除去し、クリーンな出力信号を発生させるように構成される、いくつかの帯域通過フィルタ回路とを含む、チャープ信号発生器を含む。

【特許請求の範囲】

【請求項1】

チャープ信号発生器であって、
入力同期信号および周波数基準信号を受信し、低中間周波数（ＩＦ）帯域内にある第１の周波数における複数のチャープ信号を発生させるように構成される、ダイレクトデジタル周波数合成器（ＤＤＦＳ）と、
前記複数のチャープ信号を、前記第１の周波数の倍数であるより高い周波数まで増加させるように構成される、複数の周波数逓倍器と、
前記複数のチャープ信号から非線形性を除去し、クリーンな出力信号を発生させるように構成される、複数の帯域通過フィルタ回路と
を備える、チャープ信号発生器。

【請求項2】

前記第１の周波数を受信し、前記第１の周波数を２倍にし、前記第１の周波数の２倍である第２の周波数を発生させる、第１の周波数二倍器回路と、
前記第２の周波数を受信し、前記第２の周波数を２倍にし、前記第２の周波数の２倍である第３の周波数を発生させる、第２の周波数二倍器回路と、
前記第３の周波数を受信し、前記第３の周波数を２倍にし、前記第４の周波数の２倍である第４の周波数を発生させる、第３の周波数二倍器回路と、
前記第４の周波数を受信し、前記第４の周波数を２倍にし、前記第４の周波数の２倍である第５の周波数を発生させる、第４の周波数二倍器回路と
をさらに備える、請求項１に記載のチャープ発生器。

【請求項3】

前記第１の周波数は、１，５６２．５～１，７５０ＭＨｚの範囲内にあり、前記第２の周波数は、３，１２５～３，５００ＭＨｚの範囲内にあり、前記第３の周波数は、６，２５０～７，０００ＭＨｚの範囲内にあり、前記第４の周波数は、１２．５～１４ＧＨｚの範囲内にあり、前記第５の周波数は、２５～２８ＧＨｚの範囲内にある、請求項２に記載のチャープ発生器。

【請求項4】

前記複数の帯域通過フィルタ段階は、前記第１の周波数二倍器回路の後に第１の帯域通過フィルタ回路と、前記第２の周波数二倍器回路の後に第２の帯域通過フィルタ回路と、前記第３の周波数二倍器回路の後に第３の帯域通過フィルタ回路とを備える、請求項２に記載のチャープ発生器。

【請求項5】

前記ダイレクト周波数合成器は、周波数信号を発生させる、高速共振器と、前記周波数信号を受信し、出力信号を発生させる、発振器とを備える、請求項１に記載のチャープ信号発生器。

【請求項6】

入力チャープ信号を増幅し、増幅された出力信号を発生させる、複数の増幅器回路をさらに備える、請求項１に記載のチャープ信号発生器。

【請求項7】

チャープ信号は、ｘ（ｔ）として示され、

【数21】

ｆ_０：前記チャープ信号の初期周波数、
α：前記チャープ信号の周波数ランプレート、
θ_０：前記チャープ信号の初期位相、

【数22】

デジタル－アナログ（ＤＡＣ）プロセスにおいて追加される位相ノイズ、
周波数二倍器回路を通してｘ（ｔ）を通過させることによって、ｘ（ｔ）の搬送周波数の２倍であるチャープ信号が、発生され、前記周波数二倍器回路出力は、ｙ（ｔ）であり、

【数23】

である、請求項１に記載のチャープ信号発生器。

【請求項8】

帯域通過フィルタは、所望の２次高調波を周波数二倍器から選択するために使用され、帯域通過フィルタ出力は、ｚ（ｔ）であり、

【数24】

ｋ：スケール係数、
前記複数の周波数逓倍器は、４つの周波数二倍器段階を備え、各段階の前記出力は、ｚ_ｉ（ｔ），（ｉ＝１，２，３，４）として示され、

【数25】

である、請求項１に記載のチャープ信号発生器。

【請求項9】

前記第１の周波数を受信し、前記第１の周波数を４倍にし、前記第１の周波数の４倍である第２の周波数を発生させる、第１の周波数四倍器回路と、
前記第２の周波数を受信し、前記第２の周波数を４倍にし、前記第２の周波数の４倍である第３の周波数を発生させる、第２の周波数四倍器回路と
をさらに備える、請求項１に記載のチャープ信号発生器。

【請求項10】

周波数逓倍段階の間に信号の線形性を保存するために、特定の周波数帯域内に該当しない、高調波および相互変調成分をフィルタ除去することをさらに含む、請求項１に記載のチャープ信号発生器。

【請求項11】

チャープ信号発生の方法であって、
ダイレクトデジタル周波数合成器（ＤＤＦＳ）を使用して、入力同期信号および周波数基準信号を受信し、低中間周波数（ＩＦ）帯域内にある第１の周波数における複数のチャープ信号を発生させることと、
複数の周波数逓倍器を使用して、前記複数のチャープ信号を、前記第１の周波数の倍数であるより高い周波数まで増加させることと、
複数の帯域通過フィルタ回路を使用して、前記複数のチャープ信号から非線形性を除去し、クリーンな出力信号を発生させることと
を含む、方法。

【請求項12】

第１の周波数二倍器回路において、前記第１の周波数を受信し、前記第１の周波数を２倍にし、前記第１の周波数の２倍である第２の周波数を発生させることと、
第２の周波数二倍器回路において、前記第２の周波数を受信し、前記第２の周波数を２倍にし、前記第２の周波数の２倍である第３の周波数を発生させることと、
第３の周波数二倍器回路において、前記第３の周波数を受信し、前記第３の周波数を２倍にし、前記第４の周波数の２倍である第４の周波数を発生させることと、
第４の周波数二倍器回路において、前記第４の周波数を受信し、前記第４の周波数を２倍にし、前記第４の周波数の２倍である第５の周波数を発生させることと
をさらに含む、請求項１１に記載の方法。

【請求項13】

前記第１の周波数は、１，５６２．５～１，７５０ＭＨｚの範囲内にあり、前記第２の周波数は、３，１２５～３，５００ＭＨｚの範囲内にあり、前記第３の周波数は、６，２５０～７，０００ＭＨｚの範囲内にあり、前記第４の周波数は、１２．５～１４ＧＨｚの範囲内にあり、前記第５の周波数は、２５～２８ＧＨｚの範囲内にある、請求項１２に記載の方法。

【請求項14】

前記複数の帯域通過フィルタ段階は、前記第１の周波数二倍器回路の後に第１の帯域通過フィルタ回路と、前記第２の周波数二倍器回路の後に第２の帯域通過フィルタ回路と、前記第３の周波数二倍器回路の後に第３の帯域通過フィルタ回路とを備える、請求項１２に記載の方法。

【請求項15】

前記ダイレクト周波数合成器は、周波数信号を発生させる、高速共振器と、前記周波数信号を受信し、出力信号を発生させる、発振器とを備える、請求項１２に記載の方法。

【請求項16】

複数の増幅器回路を使用して、前記複数のチャープ信号を増幅し、増幅された出力信号を発生させることをさらに含む、請求項１１に記載の方法。

【請求項17】

チャープ信号は、ｘ（ｔ）として示され、

【数26】

ｆ_０：前記チャープ信号の初期周波数、
α：前記チャープ信号の周波数ランプレート、
θ_０：前記チャープ信号の初期位相、

【数27】

デジタル－アナログ（ＤＡＣ）プロセスにおいて追加される位相ノイズ、
周波数二倍器回路を通してｘ（ｔ）を通過させることによって、ｘ（ｔ）の搬送周波数の２倍であるチャープ信号が、発生され、前記周波数二倍器回路出力は、ｙ（ｔ）であり、

【数28】

である、請求項１１に記載の方法。

【請求項18】

帯域通過フィルタは、所望の２次高調波を周波数二倍器から選択するために使用され、帯域通過フィルタ出力は、ｚ（ｔ）であり、

【数29】

ｋ：スケール係数、
前記複数の周波数逓倍器は、４つの周波数二倍器段階を備え、各段階の前記出力は、ｚ_ｉ（ｔ），（ｉ＝１，２，３，４）として示され、

【数30】

である、請求項１１に記載の方法。

【請求項19】

第１の周波数四倍器回路において、前記第１の周波数を受信し、前記第１の周波数を４倍にし、前記第１の周波数の４倍である第２の周波数を発生させることと、
第２の周波数四倍器回路において、前記第２の周波数を受信し、前記第２の周波数を４倍にし、前記第２の周波数の４倍である第３の周波数を発生させることと
をさらに含む、請求項１１に記載の方法。

【請求項20】

周波数逓倍段階の間に信号の線形性を保存するために、特定の周波数帯域内に該当しない、高調波および相互変調成分をフィルタ除去することをさらに含む、請求項１１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、参照することによってその全体として本明細書に組み込まれる、２０２１年２月５日に出願され、Ｙｕ ｅｔ ａｌ．に対する、「Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｃｈｉｒｐ Ｇｅｎｅｒａｔｉｏｎ Ｕｓｉｎｇ Ｆｒｅｑｕｅｎｃｙ Ｍｕｌｔｉｐｌｉｅｒｓ」と題された、米国仮特許出願第６３／１４６，２６１号の３５Ｕ．Ｓ．Ｃ．１１９（ｅ）下の優先権を主張する。

【0002】

（発明の分野）
本発明は、チャープ発生器に関し、より具体的には、デジタル的に合成されたチャープ信号を使用し、周波数逓倍器を使用して信号を処理し、レーダ用途のためのより高い周波数信号を発生させることに関する。

【背景技術】

【0003】

（背景）
チャープは、その中で周波数が、経時的に、増加（アップチャープ）または減少（ダウンチャープ）する信号である。いくつかの出典では、用語「チャープ」は、掃引信号と同義的に使用され得る。種々の他の用途の中でもとりわけ、ソナー、レーダ、およびレーザシステムに適用されることができる。自動車用レーダ用途に関して、これは、通常、線形周波数変調波形（ＬＦＭＷ）と呼ばれる。ＬＦＭＷ信号は、以下の方程式において規定されることができる。

【0004】

（方程式１）：

【数1】

ｆ_０：チャープ信号の初期周波数
α：チャープ信号の周波数ランプレート
θ_０：チャープ信号の初期位相

【0005】

チャープ信号は、電圧制御発振器（ＶＣＯ）を介したアナログ回路網、および線形的または指数関数的ランプ制御電圧を用いて、発生されることができる。

【発明の概要】

【課題を解決するための手段】

【0006】

（発明の要約）
本発明の実施形態による、低中間周波数（ＩＦ）帯域内のデジタル的に合成されたチャープ信号を利用し、周波数逓倍器を使用してチャープ信号を処理し、レーダ用途のためのより高い周波数信号を発生させることができる、チャープ発生器が、開示される。本発明の実施形態では、チャープ信号発生器は、入力同期信号および周波数基準信号を受信し、低中間周波数（ＩＦ）帯域内にある第１の周波数におけるいくつかのチャープ信号を発生させるように構成される、ダイレクトデジタル周波数合成器（ＤＤＦＳ）と、ＩＦ帯域内に存在するチャープ信号を、第１の周波数の倍数であるより高い周波数まで増加させるように構成される、いくつかの周波数逓倍器と、複数のチャープ信号から非線形性を除去し、クリーンな出力信号を発生させるように構成される、いくつかの帯域通過フィルタ回路とを含む。

【0007】

さらなる実施形態では、チャープ発生器はさらに、第１の周波数を受信し、第１の周波数を２倍にし、第１の周波数の２倍である第２の周波数を発生させる、第１の周波数二倍器回路と、第２の周波数を受信し、第２の周波数を２倍にし、第２の周波数の２倍である第３の周波数を発生させる、第２の周波数二倍器回路と、第３の周波数を受信し、第３の周波数を２倍にし、第４の周波数の２倍である第４の周波数を発生させる、第３の周波数二倍器回路と、第４の周波数を受信し、第４の周波数を２倍にし、第４の周波数の２倍である第５の周波数を発生させる、第４の周波数二倍器回路とを含む。

【0008】

さらなる実施形態では、第１の周波数は、１，５６２．５～１，７５０ＭＨｚの範囲内にあり、第２の周波数は、３，１２５～３，５００ＭＨｚの範囲内にあり、第３の周波数は、６，２５０～７，０００ＭＨｚの範囲内にあり、第４の周波数は、１２．５～１４ＧＨｚの範囲内にあり、第５の周波数は、２５～２８ＧＨｚの範囲内にある。

【0009】

さらなる実施形態では、いくつかの帯域通過フィルタ段階は、第１の周波数二倍器回路の後に第１の帯域通過フィルタ回路と、第２の周波数二倍器回路の後に第２の帯域通過フィルタ回路と、第３の周波数二倍器回路の後に第３の帯域通過フィルタ回路とを含む。

【0010】

さらなる実施形態では、ダイレクト周波数合成器は、周波数信号を発生させる、高速共振器と、周波数信号を受信し、出力信号を発生させる、発振器とを含む。

【0011】

さらなる実施形態では、チャープ信号発生器はさらに、入力チャープ信号を増幅し、増幅された出力信号を発生させる、いくつかの増幅器回路を含む。

【0012】

さらなる実施形態では、チャープ信号は、ｘ（ｔ）として示され、

【数2】

ｆ_０：チャープ信号の初期周波数、
α：チャープ信号の周波数ランプレート、
θ_０：チャープ信号の初期位相、

【数3】

デジタル－アナログ（ＤＡＣ）プロセスにおいて追加される位相ノイズ、
周波数二倍器回路を通してｘ（ｔ）を通過させることによって、ｘ（ｔ）の搬送周波数の２倍であるチャープ信号が、発生され、周波数二倍器回路出力は、ｙ（ｔ）であり、

【数4】

である。

【0013】

さらなる実施形態では、帯域通過フィルタは、所望の２次高調波を周波数二倍器から選択するために使用され、帯域通過フィルタ出力は、ｚ（ｔ）であり、

【数5】

ｋ：スケール係数、
いくつかの周波数逓倍器は、４つの周波数二倍器段階を含み、各段階の出力は、ｚ_ｉ（ｔ），（ｉ＝１，２，３，４）として示され、

【数6】

である。

【0014】

さらなる実施形態では、チャープ信号発生器はさらに、第１の周波数を受信し、第１の周波数を４倍にし、第１の周波数の４倍である第２の周波数を発生させる、第１の周波数四倍器回路と、第２の周波数を受信し、第２の周波数を４倍にし、第２の周波数の４倍である第３の周波数を発生させる、第２の周波数四倍器回路とを含む。

【0015】

さらなる実施形態では、チャープ信号発生器はさらに、周波数逓倍段階の間に信号の線形性を保存するために、特定の周波数帯域内に該当しない、高調波および相互変調成分をフィルタ除去することを含む。

【図面の簡単な説明】

【0016】

【図1】図１は、本発明の実施形態による、周波数逓倍器を伴う、チャープ発生器のアーキテクチャを図示する。

【0017】

【図2】図２は、本発明の実施形態による、帯域通過フィルタを伴う、チャープ発生器のアーキテクチャを図示する。

【0018】

【図3】図３は、本発明の実施形態による、第１の段階の増幅器ノイズのアーキテクチャを図示する。

【0019】

【図4】図４は、本発明の実施形態による、帯域通過フィルタモデリングを伴う、チャープ発生器のアーキテクチャを図示する。

【0020】

【図5】図５は、本発明の実施形態による、二倍器モデリングを図示する。

【0021】

【図6】図６は、本発明の実施形態による、二倍器出力スペクトルのグラフを図示する。

【0022】

【図7】図７は、本発明の実施形態による、帯域通過フィルタ周波数応答のグラフを図示する。

【0023】

【図8】図８は、本発明の実施形態による、ＲＦ出力スペクトルのグラフを図示する。

【0024】

【図9】図９は、本発明の実施形態による、チャープ出力周波数のグラフを図示する。

【0025】

【図10】図１０は、本発明の実施形態による、ＲＦ搬送位相ノイズのグラフを図示する。

【発明を実施するための形態】

【0026】

（詳細な説明）
ここで図面に目を向けると、本発明の種々の実施形態による、レーダを含む、種々の用途のために、必要に応じて、デジタル的に合成されたチャープ信号および周波数逓倍器を使用し、より高い周波数のＲＦチャープ信号を発生させるためのシステムおよび方法が、図示されている。多くの実施形態では、デジタルチャープ信号は、デジタルダイレクト周波数合成器（ＤＤＦＳ）を比較的低い中間周波数（ＩＦ）帯域において使用して発生され得、信号は、レーダ用途のために、必要に応じて、複数の段階の周波数逓倍器を使用して、より高い周波数まで増加されることができる。

【0027】

多くの実施形態では、その関連部分が、参照することによって本明細書に組み込まれる、Ｙｕ ｅｔ ａｌ．によって、２０１７年３月２７日に出願され、「Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｏｕｔｐｕｔ Ｓｉｇｎａｌｓ Ｕｓｉｎｇ Ｒｅｓｏｎａｔｏｒｓ」と題された、米国特許第１０，５３０，３７２号（Ｙｕ ｅｔ ａｌ．の特許）において説明されるように、クリーンな入力信号を提供する、ダイレクト周波数合成器が、利用されることができる。多くの実施形態では、Ｙｕ ｅｔ ａｌ．の特許によって説明されるようなＤＤＦＳを利用することは、超低位相ノイズおよび初期状態の出力信号を提供し得る。多くの実施形態では、ダイレクトデジタル周波数合成器（ＤＤＦＳ）は、周波数信号を発生させる、高速共振器と、周波数信号を受信し、出力信号を発生させる、発振器と、発振器の出力信号を受信し、出力信号からクロック信号を発生させる、クロック発生器と、所望の出力デジタル信号を記述する、周波数制御ワードを発生させる、コントローラと、クロック信号および周波数制御ワードを受信し、クロック信号および周波数制御ワードに基づいて、所望のデジタル出力信号を発生させる、ダイレクトデジタル周波数合成器とを含むことができる。

【0028】

いくつかの実施形態によると、出力周波数は、ＤＤＦＳに提供される周波数制御ワード（ＦＣＷ）によって制御されてもよい。多くの実施形態によると、周波数合成器は、電圧制御発振器（ＶＣＯ）に匹敵し得、クロック発生および／またはジッタ減衰用途のために、ＰＬＬ内で使用されることができる。多くの実施形態では、本発明の種々の実施形態による、ダイレクトデジタル周波数合成器（ＤＤＦＳ）ブロックが、周波数および位相の追跡のために使用されてもよい。

【0029】

本発明のいくつかの実施形態による、ダイレクト周波数合成器は、プログラム可能発振器を提供し得る。プログラム可能発振器は、多くの既存の標準水晶および石英ベースの発振器と置換するために使用され、限定ではないが、有意な費用節約を含む、多数の利益を提供し得る。特に、プログラム可能発振器は、市場で入手可能である既存の高性能水晶発振器（ＸＯ）および電圧制御発振器（ＶＣＸＯ）の多くのものと置換するために使用され得る。

【0030】

本発明のいくつかの実施形態による、ダイレクト周波数合成器によって提供される、プログラム可能発振器のプログラム可能周波数は、１ＭＨｚ～２ＧＨｚ（またはそれよりも高い）の範囲内にあり、周波数制御ワード（ＦＣＷ）を用いてプログラム可能であり得、これは、長さが少なくとも３２ビットであり得る。本発明のいくつかの実施形態による、ダイレクト周波数合成器によって提供される、プログラム可能発振器の周波数は、単一の周波数として工場でプログラム可能である、および／または複数の選択可能な周波数に限定されてもよい。いくつかの実施形態では、プログラム可能発振器は、相互集積回路（Ｉ２Ｃ）プログラム可能、および／または任意の他の適切なインターフェースを使用してプログラム可能であってもよい。ある実施形態では、プログラム可能周波数は、電圧制御されてもよい。プログラム可能発振器は、１００ｆｓ未満のジッタを有し、１２ＫＨｚから２０ＭＨｚまで統合され、＋／－１０ｐｐｍの周波数ドリフトを有し、動作範囲は、摂氏－４０～８５度であり得る。

【0031】

さらに、本発明の実施形態のいくつかによる、ダイレクト周波数合成器によって提供される、プログラム可能発振器は、超低位相ノイズ（例えば、＜＝５０ｆｓであり、１２ＫＨｚから２０ＭＨｚまで統合される）を提供し得る。プログラム可能発振器は、単一の電圧供給源（例えば、３．３Ｖ、２．５Ｖ、または１．８Ｖ）を有し、業界標準パッケージ（例えば、５×７、３．２×５）を使用してもよい。容易に理解され得るように、本発明の実施形態のいくつかによる、ダイレクト周波数合成器によって提供される、プログラム可能発振器の具体的な特性は、いかなる具体的な特性にも限定されず、本発明の実施形態による、具体的な用途の要件に基づいて判定されることができる。

【0032】

多くの実施形態では、ＤＤＦＳ回路は、正弦および余弦値を記憶する、ルックアップテーブルを含んでもよい。さらに、制御ワードが、いくつかの実施形態による、ＤＤＦＳ回路の出力周波数を設定するために使用されてもよい。ＤＤＦＳ回路は、ＤＤＦＳが、周波数を設定するために使用されるため、非常に高い調整範囲を提供し得る。さらに、プログラム可能発振器は、プログラム可能発振器の出力周波数を調整するための能力を用いて、低位相ノイズを提供することが可能である。いくつかの実施形態によると、ＤＤＦＳ回路は、所望の出力信号をデジタル的に構築するために、論理およびメモリを使用してもよく、ＨＳ ＤＡＣが、ＤＤＦＳ回路の出力信号をデジタルドメインからアナログドメインに変換するために使用されてもよい。したがって、信号を構築するＤＤＦＳ方法は、ほぼ完全にデジタルであり得、精密な振幅、周波数、および位相が、常に、把握され、制御され得る。

【0033】

多くの実施形態では、チャープ信号は、デジタル信号プロセッサ（ＤＳＰ）およびデジタル－アナログ変換器（ＤＡＣ）によって、ダイレクトデジタル周波数合成器（ＤＤＦＳ）を使用して、かつ数値的に制御された発振器内のステップを変動させることによって、デジタル的に発生され得る。例えば、デジタルコードワードｘ_ｎは、以下の方程式において規定されることができる。

【0034】

方程式２：

【数7】

‐Ｔ_ｓ：ＤＡＣクロックのサンプル周期
‐ｆ_ｎ：時間ｔ＝ｎＴ_ｓにおける周波数

【0035】

デジタルコードワードは、高速ＤＡＣを用いて、アナログ信号に変換されることができる。デジタル周波数合成アーキテクチャは、最大で、完全線形周波数変調、超低位相ノイズ、および超高速周波数変調レートを含む、アナログＶＣＯ実装に優る多くの利点を提供することができる。

【0036】

ナイキストサンプリング定理に従って、高速ＤＡＣに関するサンプルレートは、信号内に含有される、最高周波数の少なくとも２倍である必要があり得る。例えば、７７ＧＨｚ帯域内で動作する自動車用レーダ用途に関して、デジタル合成ＤＡＣに関するサンプルレートは、２００ＧＨｚ近くであり得る。これらの仕様を伴う設計を実装することは、構築することが困難であり、電力効率が低くあり得る。故に、本発明の多くの実施形態は、低中間周波数（ＩＦ）帯域内のチャープ信号をデジタル的に合成し、一連の周波数逓倍器を通して、本低ＩＦ信号をより高い周波数のＲＦ信号に変換することを提供する。本発明の多くの実施形態による、システムアーキテクチャは、デジタル周波数合成の利点を損なうことなく、実質的な節電を提供する。

【0037】

いくつかの実施形態では、比較的低い周波数（例えば、１．５～２ＧＨｚ）のチャープ信号が、ＤＤＦＳによって発生され、チャープ信号を、例えば、１．７５ＧＨｚから２５～２８ＧＨｚのより高い周波数範囲に変換するために、いくつかの段階の周波数二倍器を通して処理され得、これは、自動車用レーダを含む、多くのレーダ用途にとって適切であり得る。比較として、多くの現在の既存のレーダ用途は、例えば、２８ＧＨｚにおいて発生される、ＬＣ発振器アナログ信号を利用し得る、またはチャープ信号を発生させるために、２８ＧＨｚの信号と混在される位相ロックループ（ＰＬＬ）を使用し得るが、しかしながら、これらの信号は、概して、非線形性に悩まされ、位相ノイズに関する問題を有する。故に、位相ノイズを改良し、チャープ信号の線形性を増加させるために、多くの実施形態は、アナログ信号よりもむしろ、デジタル的に合成されたチャープ信号を使用し、周波数逓倍の各段階において、位相ノイズおよび非線形性をフィルタリングすることによって、デジタル信号の線形性を維持する。故に、多くの実施形態は、チャープ発生の周波数の線形性を保存し、それによって、多くのレーダ用途の正確度を増加させることが可能である。

【0038】

低ＩＦチャープ信号をｘ（ｔ）として示す。

【0039】

方程式３：

【数8】

ｆ_０：チャープ信号の初期周波数
α：チャープ信号の周波数ランプレート
θ_０：チャープ信号の初期位相

【数9】

ＤＡＣプロセスにおいて追加される位相ノイズ

【0040】

ｘ（ｔ）の搬送周波数の２倍である、チャープ信号を発生させるために、周波数二倍器を通してｘ（ｔ）を通過させる。周波数二倍器出力をｙ（ｔ）として示す。

【0041】

方程式４：

【数10】

【0042】

上記の方程式４に示されるように、周波数二倍器出力は、入力チャープ信号の２倍の搬送周波数、帯域幅、およびチャープレート、ならびにＤＣ成分を伴う、チャープ信号を含む。いくつかの実施形態では、出力はまた、信号漏出に起因する、減衰された入力信号と、回路の非線形性に起因する、３倍の搬送周波数におけるチャープ信号とを有し得る。これは、図６に、本発明の実施形態に従って図示され、以下の方程式において示されることができる。

【0043】

方程式５：

【数11】

【0044】

多くの実施形態では、帯域通過フィルタが、所望の２次高調波を周波数二倍器から選択するために使用されることができる。帯域通過フィルタ出力をｚ（ｔ）として示す。

【0045】

方程式６：

【数12】

ｋ：スケール係数

【0046】

４つの二倍器を含む、周波数逓倍器に関して、各段階の出力をｚ_ｉ（ｔ），（ｉ＝１，２，３，４）として示し、それらは、以下の方程式において表される。

【0047】

方程式７：

【数13】

【0048】

これらの方程式に示されるように、フィルタリングされた周波数逓倍器出力は、所望のチャープ出力から成る。より高い周波数における位相ノイズは、ＩＦ周波数における位相ノイズに周波数逓倍器の比を乗算したものであり得る。多くの実施形態では、周波数逓倍器データ経路内に、付加的な位相ノイズは存在しない。

【0049】

周波数逓倍段階の間、信号の線形性を保存するために、多くの実施形態は、特定の周波数帯域内に該当しない、任意の高調波および相互変調成分をフィルタ除去する。多くの実施形態では、デジタル合成の間のアーチファクトおよび非線形性が、予め既知であり、フィルタリング段階の間に計画され得るため、周波数帯域は、事前に計画されることができる。多くの実施形態は、各周波数逓倍器段階において、帯域通過フィルタリングを使用し、ノイズをフィルタ除去し、信号の線形性を保存する。本発明の実施形態による、周波数逓倍器を伴う、チャープ発生器が、図１に図示される。

【0050】

図示されるように、ダイレクトデジタル周波数合成器（ＤＤＦＳ）であり得る、ＩＦチャープ発生器は、低中間周波数（ＩＦ）チャープ信号を合成し、それを、例えば、約１．６ＧＨｚを中心とする特定の周波数において、高速ＤＡＣを通して、アナログ信号に変換する。多くの実施形態では、ＤＤＦＳは、その関連部分が、参照することによって本明細書に組み込まれる、Ｙｕ ｅｔ ａｌ．による、２０１７年３月２７日に出願され、「Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｏｕｔｐｕｔ Ｓｉｇｎａｌｓ Ｕｓｉｎｇ Ｒｅｓｏｎａｔｏｒｓ」と題された、米国特許第１０，５３０，３７２号（Ｙｕ ｅｔ ａｌ．の特許）において説明されるように、クリーンな入力信号を提供する、周波数合成器であることができる。多くの実施形態では、低ＩＦチャープ信号は、複数の段階、例えば、４段階の周波数倍増動作を伴う、より高いＲＦ周波数にアップコンバートされる。ある実施形態では、４段階の周波数倍増動作が、２つの周波数四倍器として実装されることができる。

【0051】

信号は、特定の所望の範囲、例えば、２５～２８ＧＨｚの範囲における周波数を取得するために、いくつかの段階の周波数逓倍器および増幅器を通して処理されることができる。多くの実施形態では、アーキテクチャは、チャープ信号を、例えば、１．７５ＧＨｚから２８ＧＨｚに変換する、２段階の周波数四倍器を含むことができる。多くの実施形態では、周波数逓倍の各段階後、信号の２次高調波は、さらなる倍増のために選択されることができる。多くの実施形態では、チャープ発生器アーキテクチャは、ＩＱ不均衡を追加せず、電荷ポンプに起因する位相ノイズの劣化は、存在しない。

【0052】

図１に図示されるように、ＩＦチャープ発生器は、ｓｙｎｃ＿ｉｎ信号、および基準信号、例えば、４０ＭＨｚの基準信号を受信し、増幅器に提供されるチャープ＃１および増幅器に提供されるチャープ＃２を発生させることができる。各チャープは、四倍器（×４）および後続の増幅器に提供され得る。第１の段階後、信号は、例えば、１，５６２．５～１，７５０ＭＨｚの範囲から、例えば、６，２５０～７，０００ＭＨｚの範囲まで増加されることができる。信号は、別の四倍器に提供され、周波数を、例えば、２５～２８ＧＨｚの範囲まで増加させることができる。

【0053】

図１は、特定の周波数における２段階の周波数四倍器を伴う、特定のチャープ発生器アーキテクチャを図示するが、本発明の実施形態による、具体的な用途の要件に適切なものとして、とりわけ、４段階の周波数二倍器を伴うチャープ発生器を含む、様々なチャープ発生器アーキテクチャおよび周波数のいずれかが、利用されることができる。本発明の多くの実施形態による、信号の線形性を保存するためのフィルタリングおよび事前計画技法は、周波数逓倍の各段階後、非線形性を除去するために、帯域通過フィルタリングを使用することを含む。

【0054】

図２は、本発明の実施形態による、非線形性を除去するための帯域通過フィルタリングを伴うチャープ発生器アーキテクチャを図示する。図示されるように、チャープ発生器は、ＤＤＦＳと、いくつかの周波数二倍器と、いくつかの帯域通過フィルタとを含むことができる。図示されるように、ＩＦチャープ発生器は、その関連部分が、参照することによって本明細書に組み込まれる、Ｙｕ ｅｔ ａｌ．によって、２０１７年３月２７日に出願され、「Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｏｕｔｐｕｔ Ｓｉｇｎａｌｓ Ｕｓｉｎｇ Ｒｅｓｏｎａｔｏｒｓ」と題された、米国特許第１０，５３０，３７２号（Ｙｕ ｅｔ ａｌ．の特許）において説明されるように、クリーンな入力信号を提供する、周波数合成器であることができる。図示されるように、チャープ信号は、４段階の周波数二倍器（×２）に提供され、各段階は、増幅器回路と、高調波フィルタリングのためのものであり、各段階における非線形性を除去し得る、帯域通過フィルタ回路とを含むことができる。故に、チャープ信号は、以下の通り、すなわち、例えば、１，５６２．５～１，７５０ＭＨｚから３，１２５～３，５００ＭＨｚまで、３，１２５～３，５００ＭＨｚから６，２５０～７，０００ＭＨｚまで、６，２５０～７，０００ＭＨｚから１２．５～１４ＧＨｚまで、および１２．５～１４ＧＨｚから２５～２８ＧＨＺまでの４段階のそれぞれにおいて増加されることができる。

【0055】

図２は、非線形性を除去するための帯域通過フィルタを伴う特定のチャープ発生器アーキテクチャを図示するが、様々なチャープ発生器アーキテクチャのいずれかが、本発明の実施形態による、具体的な用途の要件に適切なものとして、利用されることができる。

【0056】

図３は、本発明の実施形態による、第１の段階の増幅器ノイズアーキテクチャを図示する。多くの実施形態では、ＤＡＣ出力電力＝－１０ｄＢｍであり、－１５４ｄＢｃ／Ｈｚのノイズフロアを伴う。多くの実施形態では、ｄＢｃ／Ｈｚ単位における増幅器出力ノイズフロアは、

【数14】

である。ｄＢｘ／Ｈｚ単位における増幅器ノイズ＝－１７４＋ＮＦ－ＤＡＣ出力電力である。図示されるように、低ＩＦチャープ信号のノイズフロアは、最終的なＲＦ信号のノイズ性能を判定することができる。

【0057】

図３は、特定の第１の段階の増幅器ノイズアーキテクチャを図示するが、様々な増幅器ノイズアーキテクチャのいずれかが、本発明の実施形態による、具体的な用途の要件に適切なものとして、利用されることができる。

【0058】

図４は、本発明の実施形態による、帯域通過フィルタリングを伴う、チャープ発生器を図示する。図示されるように、チャープ発生器は、ＤＤＦＳと、４段階の周波数二倍器と、いくつかの低通過フィルタと、いくつかの帯域通過フィルタとを含む。特に、チャープ発生器は、ｓｙｎｃ＿ｉｎ信号およびｆｒｅｑｕｅｎｃｙ＿ｒｅｆ信号を受信し、ｃｈｉｒｐ＿ｏｕｔ１と、ｃｈｉｒｐ＿ｏｕｔ２とを含む、いくつかのチャープ信号を発生させることができる。チャープ信号は、増幅され、低通過フィルタ段階を通して通過され、次いで、４段階の周波数二倍器回路に提供され得る。チャープ信号はまた、図４に図示されるように、一連の帯域通過フィルタ回路に提供されることもできる。

【0059】

【0060】

図４は、帯域通過フィルタリングアーキテクチャを伴う、特定のチャープ発生器を図示するが、様々なチャープ発生器アーキテクチャのいずれかが、本発明の実施形態による、具体的な用途の要件に適切なものとして、利用されることができる。

【0061】

図５は、本発明の実施形態による、相互変調を伴う、周波数二倍器のモデルを図示する。多くの実施形態では、相互変調は、周波数倍増動作において、望ましくない高調波を発生させ得る。多くの実施形態では、二倍器は、傾動フィルタを通して通過する、ゲインを伴う、ＩＭ２積とＩＭ３積との合計としてモデル化されることができる。多くの実施形態では、ゲインは、二倍器の３次非線形性をモデル化する。いくつかの実施形態では、傾動フィルタは、基本トーンと３倍周波数トーンとの間のパワーデルタをモデル化する。図６は、特定の二倍器モデリングを図示するが、様々な二倍器モデルのいずれかが、本発明の実施形態による、具体的な用途の要件に適切なものとして、利用されることができる。

【0062】

図６は、本発明の実施形態による、二倍器出力スペクトルのいくつかのグラフを図示する。図示されるように、各グラフは、特定の入力（１．６５ＧＨｚ、３．３ＧＨｚ、６．６ＧＨｚ、および１３．２ＧＨｚ）に対応し、Ｘ軸は、特定の周波数に対応し、Ｙ軸は、ｄＢに対応する。図示されるように、各グラフは、各周波数二倍器においてシミュレートされた出力スペクトルを示す。図示されるように、これらの出力スペクトルは、本発明の種々の実施形態による、チャープ発生器設計において使用されている、ある構成要素の仕様と十分に合致する。

【0063】

図７は、本発明の実施形態による、帯域通過フィルタ周波数応答のいくつかのグラフを図示する。各グラフは、特定のシミュレートされた帯域通過フィルタ周波数応答（例えば、２，９７５、５，５４０、１，２６２、および２，５８２）に対応する。これらの周波数応答は、本発明のいくつかの実施形態による、チャープ発生器設計において使用される、ある構成要素の仕様と十分に合致し得る。

【0064】

図８は、本発明の実施形態による、ＲＦ出力スペクトルのグラフを図示する。図示されるように、グラフは、ＲＦ周波数において発生されたチャープ信号の出力スペクトルを示す。図示されるように、ＲＦチャープ信号は、２６ＧＨｚ～２６．７５ＧＨｚである。本合成されたＲＦチャープ信号は、信号発生性能に関して評価され得る。

【0065】

図９は、本発明の実施形態による、チャープ出力周波数のグラフを図示する。グラフのＸ軸は、時間に対応し、Ｙ軸は、周波数に対応する。図示されるように、グラフは、合成されたＲＦチャープ信号の出力周波数オフセットを図示する。オフセット周波数０は、チャープ周波数帯域の中心に対応する。チャープ周波数帯域の中心は、２６．８ＧＨｚである。本実施例では、２つのチャープが存在する。第１のチャープ周波数は、２６．８ＧＨｚからの周波数オフセットにおいて、２６．４ＧＨｚ～２７．２ＧＨｚ、または－４００ＭＨｚ～４００ＭＨｚの範囲である。第２のチャープ周波数は、２６．８ＧＨｚからの周波数オフセットにおいて、２６．５６ＧＨｚ～２７．３６ＧＨｚまたは－２４０ＭＨｚ～５６０ＭＨｚの範囲である。低ＩＦチャープ信号が、デジタル的に合成され、完全線形周波数ランプを有するため、対応するＲＦチャープ信号もまた、図９に図示されるように、完全線形周波数ランプを有する。さらに、デジタル合成されたチャープは、周波数ランプ方向を瞬時に変更することができる。故に、同一の性質が、ＲＦチャープ信号内で保存されることができる。

【0066】

図１０は、本発明の実施形態による、ＲＦ搬送位相ノイズのグラフを図示する。グラフのＸ軸は、オフセット周波数（Ｈｚ）に対応し、Ｙ軸は、ｄＢｃ／Ｈｚに対応する。図示されるように、ＲＦ出力＠２５．６ＧＨｚとＤＡＣ出力＠１．６ＧＨｚとの間に、２４ｄＢの差異が、存在する。図示されるように、グラフは、低ＩＦ信号およびＲＦ信号の搬送波位相ノイズを示す。２つの位相ノイズ間のデルタは、約２４ｄＢまたは２０×ｌｏｇ１０（１６）である。図１０に図示される実施例では、１６は、周波数逓倍比である。図示されるように、低ＩＦチャープの位相ノイズ性能はまた、ＲＦチャープ信号内に保存される。

【0067】

本発明が、ある具体的な側面において説明されているが、多くの付加的な修正および変形例が、当業者に明白であろう。したがって、本発明が、具体的に説明されるもの以外に、別様に実践され、実装における種々の変更を含み得ることが理解されるはずである。したがって、本発明の実施形態は、あらゆる点において、例証的であり、制限されるものではないと見なされるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【国際調査報告】