特表 2024-506205 画像感知デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-09

(54)【発明の名称】画像感知デバイス

(51)【国際特許分類】

   H04N 25/705 20230101AFI20240202BHJP

   H04N 25/773 20230101ALI20240202BHJP

【ＦＩ】

H04N25/705

H04N25/773

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023549083

(86)(22)【出願日】2022-02-15

(85)【翻訳文提出日】2023-08-15

(86)【国際出願番号】 EP2022053713

(87)【国際公開番号】W WO2022171903

(87)【国際公開日】2022-08-18

(31)【優先権主張番号】2102096.1

(32)【優先日】2021-02-15

(33)【優先権主張国・地域又は機関】GB

(81)【指定国・地域】

(71)【出願人】

【識別番号】306032578

【氏名又は名称】レオナルド・ユーケー・リミテッド

【氏名又は名称原語表記】Ｌｅｏｎａｒｄｏ ＵＫ Ｌｔｄ

【住所又は居所原語表記】１ Ｅａｇｌｅ Ｐｌａｃｅ，Ｓｔ．Ｊａｍｅｓ’ｓ，Ｌｏｎｄｏｎ，ＳＷ１Ｙ ６ＡＦ，Ｕｎｉｔｅｄ Ｋｉｎｇｄｏｍ

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】ソーン、ピーター

(72)【発明者】

【氏名】ハーバート、マーティン

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024CY17

5C024GY45

5C024HX17

5C024HX35

5C024HX48

5C024HX50

(57)【要約】

シーンを照明するためのレーザと、シーンから反射された戻りを受け取るための画像化デバイスとを備える能動画像化システム。画像感知デバイスは、ピクセル回路のアレイを備え、各ピクセル回路は、複数のトラックアンドホールド回路に接続されたフォトダイオードと、各トラックアンドホールド回路がゲート期間中の異なる連続した時間期間中に到着する戻りを示す情報信号をキャプチャし、したがって、ゲート期間中のシーンからの戻りの到着時間に基づいて３Ｄ画像データを提供するように、迅速に連続してトラックアンドホールド回路を動作させるように適合されたタイミング回路とを備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

能動画像化システムにおいて使用するための画像感知デバイスであって、
前記画像感知デバイスは、ピクセル回路を備え、
各ピクセル回路は、
ａ）ゲート期間中に時変光信号を出力するように構成された光検出素子を備える光検出回路と、
ｂ）それぞれが前記光検出回路から前記光信号を受信して保存するように構成された複数の蓄積回路と、
ｃ）各蓄積回路に関係付けられた別個のスイッチを通してそれぞれの蓄積回路が前記光検出回路に接続可能である別個のスイッチとを備え、
前記画像感知デバイスは、前記ゲート期間にわたって異なる時間において前記時変光信号のサンプルをキャプチャするように前記スイッチを順に動作させるタイミングコントローラ回路を備え、
各蓄積回路は、トラックアンドホールド回路を備え、各ピクセル回路は、前記光検出回路と複数のトラックアンドホールド回路との間に接続されたバッファ増幅器を備え、前記バッファ増幅器は、前記複数の蓄積回路の容量性負荷の変化から前記光検出回路を分離するように適合されることを特徴とする、画像感知デバイス。

【請求項2】

前記時変光信号が、他のトラックアンドホールド回路とは異なる持続時間の前記ゲート期間内の期間にわたって各複数のトラックアンドホールド回路によって保存されるように、前記タイミングコントローラ回路は、前記別個のスイッチを動作させるように構成され、前記期間は同時である、請求項１に記載の画像感知デバイス。

【請求項3】

前記バッファ増幅器は、ソースフォロワトランジスタおよび電流源負荷を備え、前記能動画像化システムは、前記ソースフォロワトランジスタを低電流値バイアス状態と高電流値バイアス状態との間で構成するためのバイアスコントローラを備え、切り替えは、前記ソースフォロワトランジスタが前記ゲート期間中に高バイアス状態で動作するようにタイミングがとられる、請求項１または２に記載の画像感知デバイス。

【請求項4】

前記タイミングコントローラ回路および前記複数のトラックアンドホールド回路は、単一のＩＣダイ上に搭載される、請求項１から３のいずれか一項に記載の画像感知デバイス。

【請求項5】

前記タイミングコントローラ回路は、インバータのチェーンを備える、前記請求項１から４のいずれか一項に記載の画像感知デバイス。

【請求項6】

タイミング回路は、前記スイッチを動作させる間隔を変化させるように構成可能である、請求項１から５のいずれか一項に記載の画像感知デバイス。

【請求項7】

光検出器はアバランシェ光検出器を含む、請求項１から６のいずれか一項に記載の画像感知デバイス。

【請求項8】

焦点面アレイを有する画像感知デバイスを動作させる方法であって、
前記画像感知デバイスはピクセル回路を備え、
各ピクセル回路は、
－ゲート期間中に時変光信号を出力するように構成された光検出素子を備える光検出回路と、
－それぞれが前記光検出回路から前記光信号を受信して保存するように構成された複数のトラックアンドホールド回路と、各トラックアンドホールド回路はスイッチを備え、前記スイッチを通してそれぞれのトラックアンドホールド回路は前記光検出回路に接続可能であり、
各ピクセル回路は、前記光検出回路と前記複数のトラックアンドホールド回路との間に接続されたバッファ増幅器を備え、前記バッファ増幅器は、複数の蓄積回路の容量性負荷の変化から前記光検出回路を分離するように適合され、
前記方法は、前記ゲート期間にわたって異なる時間に前記時変光信号のサンプルをキャプチャするために前記スイッチを動作するようにタイミング回路を使用することを含む、方法。

【請求項9】

各トラックアンドホールド回路のスイッチのタイミングを個別に制御することを含む、請求項８に記載の方法。

【請求項10】

ソースフォロワトランジスタのバイアス状態を静止バイアス状態から高バイアス状態に変更し、
前記トラックアンドホールド回路の前記スイッチを動作させ、
光検出器がレーザ帰還光信号に応答するように前記光検出器を設定するように、
バイアスコントローラ、タイミング回路、および前記光検出回路によって受信されるように構成された共通トリガ信号を使用することを含む、請求項８または９に記載の方法。

【請求項11】

前記トラックアンドホールド回路のそれぞれが前記ゲート期間中に動作する第１の動作モードと、前記トラックアンドホールド回路のうちの１つを除く全てが前記ゲート期間全体にわたって動作不能である第２の動作モードとの間で前記ピクセル回路を構成する手段を含む、請求項８から１０のいずれか１項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、能動画像化システムに使用される画像感知デバイスに関する。

【背景技術】

【0002】

反射レーザ光を感知またはサンプリングするためのいくつかの異なるテクノロジーおよびアプローチが、現在、能動画像化システムにおいて使用されている。４つの例示的なテクノロジーを以下に詳述する。

【0003】

ｉ）２Ｄバースト照明（ＢＩＬ）検出器は、単一のゲート期間を使用して、典型的には１０ｎｓから１００ｎｓのゲート持続時間またはレーザ光パルス、または関心のあるシーンから反射されたレーザ光パルスの一部のスナップショットを取得する。画像は平面であり、３Ｄコンテキスト情報をほとんどまたは全く含まない。奥行き知覚を改善するために、より狭いゲート時間を選択することができる。ゲート時間は、対象物体からの反射光の到達後まで遅延され、背景を画像化し、物体のシルエットを明らかにすることができる。関心のあるシーンのコンテキストを提供するために、ターゲット範囲を一括して追加の画像を取得することができる。画質を改善するために、複数のフレームを取得することができる。ゲートの持続時間は、達成されることができる範囲深度分解能および精度に影響を及ぼし、最終的に制限する。より短いゲート時間を生成することは、技術的課題を有し、達成可能な範囲深度精度を制限するジッタの影響によって最終的に制限される。初期のデバイスは、アバランシェフォトダイオード（ＡＰＤ）利得制限のために感度が制限されていた。

【0004】

ｉｉ）掃引２Ｄ検出器は、（ｉ）と同様であるが、ターゲットの３Ｄモデルを構築するためにターゲットの深さを「掃引する」いくつかのスナップショットを取るために取得の位相を変化させる。この場合も、ゲートタイミングおよびＡＰＤ利得に対する同様の制限が存在する。

【0005】

ｉｉｉ）３Ｄ（ＢＩＬ）検出器は、２Ｄ ＢＩＬ検出器と同様に動作するが、取得された各フレームは、信号深度を決定するために、各ピクセル内のタイマ回路を使用することによって、チップ上でさらに処理されてもよく（より近い信号およびより遠い信号は、ゲート期間内に異なる信号レベルを生成する）が、処理は、強度の変動に敏感であり、後処理補正が適用されることができるが、３Ｄ画像を歪曲させることがある。ここでも、ゲートタイミングおよびＡＰＤ利得に対する同様の制限が存在する。

【0006】

ｉｖ）ガイガーモード検出器は、最初に検出された光子の到着時間を測定し、検出器アレイがリセットされるまで、全ての他の後続の光子の到着に敏感ではない。ガイガーモード検出事象は、検出器が再び感知することができる前に検出器をその検出閾値に回復するためにリセットまたはクエンチされることを必要とするアバランシェ効果を生成する。光子不足レジームでは、ポアソン統計に起因して、第１の光子またはさらには第２の光子の到着が検出されない場合があり、より離れた表面からの後続の光子の到着が時折検出されることを可能にする。

【0007】

ターゲットの３Ｄプロファイルの特性を明らかにするポイントクラウドデータキューブの形態で情報を導出するために、複数のフレームを取得することができる。ガイガーモード検出器アレイのピクセルピッチは、２５μｍから１００μｍの比較的大きなサイズに制限される。現在までのアレイサイズは比較的小さい：３２×３２および１２８×３２は、主に、トラック密度を設定するシリコンプロセスノードによって制限され、必要なＲＯＩＣピクセルアレイトラッキングは、ピクセルをタイミング回路に接続するためにピクセルアレイを追跡し、タイミング回路は、一般に、そのサイズのためにピクセルアレイの外部に位置付けられる。

【0008】

さらなる範囲深度情報を取得し、精度を改善するために、複数の取得サイクルが必要とされる。画像化時間の増加は、撮像装置（imager）とターゲットとの間の任意の関連する動きを考慮して、画像がどのように取得されるかおよびその品質に影響を及ぼすか又は制限する可能性がある。

【0009】

従来技術のさらなる例は、シャッター期間中の異なる時間に光信号のサンプルをキャプチャすることができる画像感知デバイスを例示しているＵＳ２００６１５８５４２である。

【0010】

ＵＳ１０４２２８９０Ｂ２は、順に動作する３つのサンプルホールド回路を備える放射線感知のための画像デバイスを記載している。サンプルホールド回路のうちの２つは光信号に対して異なる感度を提供し、第３のサンプルホールド回路はピクセルオフセットを提供する。この構成は、３つの回路が動作されるシーケンス時間の間に感知できるほど変化しない信号に依存し、走査全体にわたっても議論の余地がある。サンプルホールド回路の使用は、ピクセルオフセットを提供するために必要である。

【0011】

ＵＳ２００８／００４９１２８は、複数のサンプルホールド回路を使用して連続画像をキャプチャする画像化デバイスを記載している。ＵＳ１０４２２８９０Ｂ２もＵＳ２００８／００４９１２８号も、シーンからの光子の到着時間に基づいて３Ｄ画像データを提供することができる能動画像化システムで使用するのに適したレートで連続画像を撮影するように適合されていない。

【発明の概要】

【0012】

本発明の第１の態様によれば、能動画像化システムにおいて使用するための画像感知デバイスが提供され、画像感知デバイスは、ピクセル回路を備えており、
各ピクセル回路は、
ａ）ゲート期間中に時変光信号を出力するように構成された光検出素子を備える光検出回路と、
ｂ）それぞれが光検出回路から光信号を受信して保存するように構成された複数の蓄積回路と、
ｃ）各蓄積回路に関係付けられた別個のスイッチを通してそれぞれの蓄積回路が光検出回路に接続可能である別個のスイッチとを備え、
画像感知デバイスは、ゲート期間にわたって異なる時間において時変光信号のサンプルをキャプチャするようにスイッチを順に動作させるタイミングコントローラ回路を備え、
各ピクセル回路は、複数の蓄積回路の容量性負荷の変化から光検出回路を実質的に分離するために、光検出回路と蓄積回路との間に接続されたバッファ増幅器を備えることを特徴とする。

【0013】

能動画像化システムの用途では、デバイスから異なる距離にあるシーン内のターゲットは、ゲート期間中の異なる時間に戻りを引き起こす。このことは、デバイスから異なる距離にある同じターゲットの異なる表面にも当てはまる。それによって、各蓄積回路に保持された異なる信号は、ターゲットおよび／またはターゲットの３Ｄ画像情報を提供する。換言すれば、画像感知デバイスは、ゲート期間中のシーンからの戻りの到着時間に基づいて３Ｄ画像データを提供することができる。

【0014】

各蓄積回路が、感知デバイスから異なる距離にあるターゲットの画像情報をキャプチャするために、すなわち、ゲート期間中に異なる時間に到着する写真を区別するために、タイミングコントローラ回路およびピクセル回路は、非常に高速で連続してスイッチを動作させることが可能である必要がある。地上能動画像感知用途で予想される距離に対して、３０ｎｓ以下の２つの連続するスイッチを動作させる間の時間間隔が通常必要とされ、ターゲットの異なる表面が区別される場合、＜２００ｐｓである。

【0015】

光検出器を蓄積回路に直接接続することは、光検出器を複数の蓄積回路の容量性負荷の変化にさらし、時変光信号のサイズを減少させ、したがって、潜在的に重要な小さい信号を分解することが可能でないかもしれないことを意味する感光性を減少させる。バッファ増幅器を使用して蓄積回路の容量性負荷から光検出回路を分離することにより、光検出回路の感光性を維持することができる。

【0016】

好ましいインプリメンテーションでは、バッファ増幅器は、ソースフォロワトランジスタおよび電流源負荷を備える。このインプリメンテーションは、単純な低構成要素ソリューションを提供する。追加的にまたは代替的に、バッファ増幅器は演算増幅器を含んでもよいが、これは、かなり多くのトランジスタを必要とし、信号ダイナミクス、スルーレート、ノイズ、および電力使用に関してあまり好ましくない特性を有するため、あまり好ましくない。

【0017】

ソースフォロワトランジスタはＭＯＳＦＥＴであってもよいが、任意の誘電的に分離されたトランジスタが本質的に容量性負荷分離機能を提供してもよい。

【0018】

好ましくは、各蓄積回路はトラックアンドホールド回路を含む。より短いゲート時間で信号整定を達成するために、比例してより高い電流が蓄積キャパシタを充電するために必要とされ、電力消費を増加させ、本発明によって得られる速度および電力の利点を無効にするので、これはあまり好ましくないが、代わりにサンプルホールド回路を使用することが可能である。

【0019】

好ましい構成では、タイミングコントローラ回路は、全ての蓄積回路が時変信号を同時にキャプチャし、次いでゲート期間中の異なる時間に１つずつ光検出回路から切断されるように、スイッチを動作させるように構成される。

【0020】

ゲート期間内の小さい光信号電圧を分解するために、ソースフォロワトランジスタ利得は、高いトランジスタドレイン電流で動作することによって十分に高く設定されなければならない。利得が不十分である場合、トランジスタ出力整定時間は、より短いゲート期間を超えることになり、またはより小さい電圧については、正しい値に分解することができないことになる。

【0021】

より高いトランジスタドレイン電流は、ピクセル当たりのより高い電力消費に対応する。
これは、操作されることができるの実際のサイズに制約を与える。

【0022】

解決策は、ソースフォロワトランジスタ電流のバイアス状態を切り替えるように構成されたバイアスコントローラを含むことであり、それにより、ゲート期間の外側の静止（低電流）状態において、およびゲート期間中の高バイアス状態において動作可能である。ゲート期間は、通常、フレームを取るための全期間の比較的小さい部分であるので、この解決策は、トランジスタの所望のソースフォロワトランジスタ電流、速度、および整定性能が、二乗平均平方根（ｒｍｓ）電力散逸のわずかな増加のみで、結果として、感知デバイスの動作温度における著しい摂動なしに、達成されることを可能にする。

【0023】

タイミングコントローラ回路および複数の蓄積回路は、単一の集積半導体ダイ上に搭載されてもよい。この構成は、蓄積回路のスイッチの切り替え時間におけるジッタを低減する。バイアスコントローラは、タイミングコントローラ回路および／または複数の蓄積回路と同じ単一の集積半導体ダイ上に搭載されてもよい。

【0024】

タイミング回路は、インバータを使用して実装された遅延段のチェーンを備えていてもよい。各遅延段は、少なくとも２つのインバータを備えていてもよい。この構成は、非常に短い遅延、例えば、＜２００ｐｓを提供することができ、それによって、ピクセル回路の異なる蓄積回路、例えば、トラックアンドホールド回路のスイッチを動作させる間の非常に短い間隔を可能にする。同様に、この構成はまた、例えば３０ｎｓまでのより長い間隔長を可能にし、選択されることができる間隔時間において著しい柔軟性を提供する。

【0025】

タイミング回路は、ピクセル回路内の蓄積回路のスイッチの動作タイミングを制御する手段を備えてもよい。このようにして、タイミングは、デバイスからの異なる関心対象の相対距離に適合するように選択されることができ、したがって、期待される関心対象がない距離での戻りを探すことを回避する。

【0026】

例えば、
ゲートが開かれた後に第１のトラックアンドホールド回路が動作される前に遅延の長さを選択するために、および／または、
ホールド回路の各トラックの各スイッチのタイミングの独立制御を可能にするために、タイミング回路は使用されてもよい。

【0027】

シーン内の２つの対象物体間の分離距離が大きく、第１の対象物体が画像感知デバイスに比較的近く、第２の対象物体が画像感知デバイスから比較的遠い場合、タイミング回路は、第１の物体についての情報（例えば、３Ｄ情報）を提供するために第１の物体からの戻りが予想される時間中にトラックアンドホールド回路のうちの１つ以上を動作させるように構成されてもよく、残りのトラックアンドホールド回路は、第２の物体についての情報（例えば、３Ｄ情報）を提供するために第２の物体からの戻りが予想されるときに動作するように構成される。

【0028】

光検出器は、アバランシェ光検出器を含んでもよい。アバランシェフォトダイオードは、検出された光電流よりも大きい信号光電流を出力するので有利である。

【0029】

多くの用途に対して所望の性能を提供するために、回路は、低寄生回路素子を提供し、ナノ秒当たりボルト（Ｖ／ｎｓ）のオーダーの信号スルーレートをサポートする高速混合信号シリコンプロセス上に実装されることが好ましい。スルーレートは、対象となるゲート時間の範囲内の小さい光信号電圧に適合する。これは、互換性のあるシリコンプロセス上にピクセル回路を製造することによって達成されることができる。典型的なプロセスは０.１８μｍを含み、言い換えれば、トランジスタは０.１８μｍのゲート長を有する。

【0030】

画像感知デバイスは、光パルスでシーンを照明するためのレーザも備える能動画像化システムの一部であってもよく、画像感知デバイスは、シーンから反射されたレーザからの光を画像化するように適合される。

【0031】

本発明は、以下の図面を参照して例として説明される。

【図面の簡単な説明】

【0032】

【図1】図１は、能動画像化システムの概略図である。

【図2】図２は、能動画像化システムの検出器のピクセル回路の概略図である。

【図3】図３は、トラックアンドホールド回路のスイッチの動作のタイミングを制御するための検出器のタイミングコントローラの概略図である。

【図4】図４は、図２のピクセル回路のソースフォロワトランジスタのバイアス点を制御するための検出器のバイアスコントローラの概略図である。

【図5】図５は、システムの動作のための例示的なタイミングレジームを図示するタイミングチャートである。

【発明を実施するための形態】

【0033】

図１は、能動画像化システムの概略図である。能動画像化システムは、シーンを狭い光パルス、例えば短波長赤外線で照明するためのレーザ１と、タイムベースコントローラ２と、光検出器アレイ４、タイミングコントローラ５およびバイアスコントローラ６を含む検出器３とを備える。光検出器アレイ４は、ピクセル回路７（図２）を備え、各ピクセル回路７は、別個の光検出素子８、例えば、アバランシェフォトダイオードと、それぞれの光検出素子８の出力を記録する回路とを含む。

【0034】

図２は、ピクセル回路７のうちの１つの概略図である。各ピクセル回路７は、光検出回路と、ｎ＞１である「ｎ」個のトラックアンドホールド回路９とを備える。一例では、ｎ＝５である。

【0035】

光検出回路は、光検出素子８に加えて、入力リセットトランジスタＭ２と、光検出素子８をバイアスするように動作可能なリセット電流制限トランジスタＭ１とを備える。

【0036】

光検出素子８の出力は、ソースフォロワトランジスタＭ４および電流源ＶＤＤによって実現されるバッファ増幅器を通してトラックアンドホールド回路９のそれぞれに接続される。ソースフォロワトランジスタＭ４は、多重トラックアンドホールド回路９の容量性負荷の変化から光検出回路を分離するように作用する。トランジスタ回路に通常付随する寄生容量は、入力および出力負荷容量と比較して重要であるとは考えられず、したがって無視することができる。

【0037】

各トラックアンドホールド回路９は、蓄積キャパシタＣ１からＣｎと、それぞれの蓄積キャパシタＣ１からＣｎがソースフォロワトランジスタＭ４のドレイン端子に接続されるスイッチＳ１からＳｎ（通常はトランジスタによって実装される）と、読出し回路Ｍ５、Ｍ６とを備え、読出し回路Ｍ５、Ｍ６のうち、トラックアンドホールド回路ｎ用の読出し回路のみが示されている。

【0038】

ピクセル回路７は、電流源ＶＤＤとソースフォロワトランジスタＭ４のドレイン端子との間に接続されたトランジスタＭ３をさらに備える。トランジスタＭ３は、バイアスコントローラ６からの制御信号ＶＧ３を通して動作し、ソースフォロワトランジスタＭ４のバイアス点を制御する。

【0039】

レーザ１によって放射される波長に応答する光検出素子８は、第１の半導体ダイ上にアレイ状に配置される。ソースフォロワトランジスタＭ４およびトラックアンドホールド回路９は、第２の半導体ダイ上に形成される。第１および第２のダイは、各光検出素子８をそのそれぞれのピクセル回路７に電気的に接続するためにバンプ接合される。

【0040】

図１に戻って参照すると、使用中、レーザ１はシーンを照明する。シーンから反射されたレーザ光は、検出器３の光検出素子８のアレイ４上に画像化される。ベースコントローラ２からレーザ１および検出器３へのトリガ信号は、それらの動作を調整するために使用される。

【0041】

ベースコントローラ２からのトリガ信号は、タイミングコントローラ５によって使用されて、ゲート期間にわたってフォトダイオード８からの時変信号をキャプチャするために、トラックアンドホールド回路９の切り替えを順番にタイミング調整する。トラックアンドホールド回路９上に保持された異なる値は、検出器３から異なる距離にあるシーン内のターゲットの情報および／またはターゲットの３次元情報を提供する。

【0042】

タイミングコントローラ５の回路は、トラックアンドホールド回路９のスイッチＳ１からＳｎの切り替え時間におけるジッタを低減するために、トラックアンドホールド回路９と同じダイ上に設けられる。

【0043】

図３は、スイッチＳ１からＳｎを制御するための制御信号を出力するように適合されたタイミングコントローラ５の回路の例示的なインプリメンテーションの概略図である。タイミングコントローラ５は、それぞれが調整可能な伝搬遅延を有する遅延段５Ａ［１］から５Ａ［Ｎ］のチェーンを備える。各遅延段５Ａ［１］から５Ａ［Ｎ］は、（より多くてもよいが）一対のインバータによって実装される。各遅延段５Ａの出力は、スイッチ（Ｓ１からＳｎ）のうちの異なる１つに接続される。すなわち、第１のバッファ５Ａ（１）の出力は、各ピクセル回路７の第１のトラックアンドホールド回路９のスイッチＳ１および遅延段５Ａ（２）の入力に接続され、遅延段５Ａ（２）の出力は、各ピクセル回路７の第２のトラックアンドホールド回路９のスイッチＳ２および第３のバッファ５Ａ（３）の入力に接続され、以下同様である。

【0044】

この構成では、チェーンの第１の遅延段５Ａの入力で受信されたトリガ（ＴＲＩＧＧＥＲ）信号に応答して、タイミングコントローラ５は、トラックアンドホールド回路９のそれぞれを順番に動作させる制御信号のシーケンスを出力する。この実施形態では、図５に図示されるように、チェーンからの出力信号は、トラックアンドホールド回路９のキャパシタＣ１からＣｎを光検出素子８から順次切断するようにスイッチＳ１からＳｎを動作させる。

【0045】

タイミングコントローラ５の出力は、光検出器アレイ４にわたるピクセル回路７間のタイミング均一性を維持するために、従来の平衡クロックツリーネットワークを使用してアレイ４のすべてのピクセル回路７に接続される。

【0046】

タイミングコントローラ５は、適用要件に応じて、トラックアンドホールド回路のそれぞれを動作させる間の時間間隔ＴＢＩＮ（図５参照）、すなわち各遅延段の伝搬遅延を独立して制御するように構成されることができる。用途に応じて、＜２００ｐｓから３０ｎｓの範囲内の間隔長が適切である可能性が高い。

【0047】

これは、複数のバイアス発生器５Ｂを設けることによって達成され、複数のバイアス発生器のうちの別個の１つが、各遅延段５Ａ［１］から５Ａ［Ｎ］内のインバータのうちの１つに接続され、それによって、チェーンの各遅延段５Ａ［１］から５Ａ［Ｎ］の伝搬遅延が、制御レジスタ内のデータ（バイアスデータ（ＢＩＡＳ ＤＡＴＡ））によって他のものから独立して設定されることができ、それによって、トラックアンドホールド回路９のそれぞれを動作させる間の間隔が個別に設定されることを可能にする。

【0048】

各トラックアンドホールド回路の動作間のタイミング間隔ＴＢＩＮは、アレイ４の全てのピクセル回路７に共通であり、すなわち、動作Ｓ１とＳ２との間の間隔は、アレイ４の各ピクセル回路７に対して同じである。

【0049】

ゲート期間中に動作するトラックアンドホールド回路９の数は、バイアス発生器信号を関連するインバータに（遅延イネーブル機能を使用して）後退させて画像取得モードに柔軟性を与えることによって、制御レジスタから総数ｎ未満になるように構成することができる。

【0050】

タイミングコントローラ５は、この例では、トリガ（ＴＲＩＧＧＥＲ）の受信に応答してバイアス制御信号バイアス制御（ＢＩＡＳ ＣＯＮＴＲＯＬ）を出力するように構成されたラッチ（図３の上部を参照）によって実装されるバイアス制御信号発生器も含む。

【0051】

図４は、トランジスタＭ３を介して各ピクセル回路７のソースフォロワトランジスタＭ４のバイアス点を制御するために使用されるバイアスコントローラ６の回路の概略図である。

【0052】

バイアスコントローラ６は、バイアス制御（ＢＩＡＳ ＣＯＮＴＲＯＬ）信号に応答して（したがって、タイムベースコントローラ２からのトリガ（ＴＲＩＧＧＥＲ）から間接的に）、ピクセル回路７のソースフォロワトランジスタＭ４のバイアス点を低電流値と高電流値との間で切り替えるように適合される。切り替えは、ほとんどの時間、ソースフォロワトランジスタＭ４が低バイアス状態（静止状態）でバイアスされるが、全ゲート期間の間、すなわち、光信号が光検出素子８によって収集され、トラックアンドホールド回路９上でキャプチャされているフレームの期間の間、高電流状態でバイアスされるように動作するようにタイミングがとられる。ゲート期間はフレーム期間よりも著しく短いので、これは電力使用量の大幅な削減につながる。

【0053】

バイアスコントローラ６は、制御レジスタによって構成されるプログラム可能なカレントミラー回路を備えている。

【0054】

プログラム可能なカレントミラー回路は、異なる制御レジスタデータビットによってそれぞれ制御される２つのミラー段を含む。

【0055】

静止電流値およびパルス高電流値は、ミラー段をカレントミラー回路の内外に切り替えることによって設定される。
追加の段をカレントミラー回路に切り替えることは、ＶＧ３を増加させ、したがって、アレイにわたるすべての接続されたピクセルソースフォロワトランジスタＭ４バイアス電流値を増加させる。

【0056】

代替的に、バイアスコントローラ６は、ＶＧ３信号を制御するようにカレントミラードレイン電圧を直接構成するために、外部で生成された制御信号（この構成は図３にも図示されている）を受信するように適合されてもよい。しかしながら、このアプローチは、追加の波形が必要であり、ダイの外部で生成され、外部タイミング精度およびジッタの影響を受けやすくなるので、トリガ信号を使用するよりも好ましくない。

【0057】

一例では、静止バイアス電流が数マイクロアンペア、すなわち１０マイクロアンペア未満の値を有し、高バイアス電流が１０マイクロアンペアから１００マイクロアンペアの範囲の値を有するように、ミラー回路は構成されてもよい。

【0058】

以下に、起動時の能動画像化システムの例示的な構成シーケンスを説明する。

【0059】

ｉ．システムが初期化される。

【0060】

ｉｉ．システムは、動作の前にリセット状態に構成され保持される。

【0061】

ｉｉｉ．光検出器バイアス電圧は、必要な利得で光検出器８のアレイを動作させるように構成される。

【0062】

ｉｖ.タイミングコントローラ５は、必要なトラックおよびホールド間隔値ＴＢＩＮ（または異なるトラックおよびホールド回路を動作させる間に異なるタイミング間隔が使用される複数のＴＢＩＮ値）を用いて構成される。

【0063】

ｖ.バイアスコントローラ６は、静止（低）電流値およびパルス（高）動作電流値で構成される。

【0064】

ｖｉ．フォトダイオードアレイ４は、ピクセル回路アレイによってリセット状態に保持される。リセットでは、フォトダイオードアレイ出力は光信号に応答せず、トラックおよびホールドキャパシタ電圧はリセット電圧レベルまで増加する。代替的に、トラックアンドホールドキャパシタは、リセットトランジスタを使用して代替値にリセットされてもよい。この電圧がトランジスタソース電圧値と著しく異なる場合、過剰電流が流れることが予想されることがある。

【0065】

ｖｉｉ．ピクセルアレイは、トリガされる準備ができている。

【0066】

ｖｉｉｉ．システムを作動させる。

【0067】

図５は、各ピクセル回路７が５つの蓄積回路を備える能動画像化システムの例示的なタイミングチャートおよび動作シーケンスを示す。

【0068】

フォトダイオードアレイ４はリセット状態に保持される。全てのトラックアンドホールド（Ｔ＆Ｈ）回路９は、前フレーム（Ａ）からリセット状態にある。

【0069】

タイムベースコントローラ２からレーザ１へのトリガ信号に応答して、レーザ１が発射される（Ｂ）。

【0070】

タイムベースコントローラ２から検出器３へのトリガ（ＴＲＩＧＧＥＲ）入力は後退する（立ち下がりエッジ）（Ｃ）。これに応答して、バイアスコントローラ６は、ソースフォロワトランジスタＭ４のバイアス状態を静止電流値からより高い電流値に変更する。これは、Ｔ＆Ｈ回路９がバイアス電流が安定する時間を与えるように開始される前に行われる。

【0071】

タイムベースコントローラ２からのトリガ（ＴＲＩＧＧＥＲ）入力がアサートされる（立ち上がりエッジ）（Ｄ）。これに応答して、タイミングコントローラ５は、Ｔ＆Ｈ回路制御タイミングシーケンスを開始し、フォトダイオード８アレイリセット信号リセット（ＲＥＳＥＴ）（Ｅ）を後退させる。フォトアレイ４は、光信号に応答する。光信号が増加すると、ソースフォロワトランジスタＭ４のゲートおよびソース電圧が減少する。Ｔ＆ＨキャパシタＣ１からＣｎの電圧は、キャパシタＣ１からＣｎがソースフォロワトランジスタＭ４によって放電されるにつれて比例的に減少する。

【0072】

タイミングコントローラ５は、（ｉｖ）（Ｆ－Ｇ）において、構成されたタイミング間隔によって規定される時間に、Ｔ＆Ｈ制御信号のそれぞれを順番に後退させる。各ゲートが閉じると、その時点で、蓄積された光信号がキャプチャされる。Ｔ＆Ｈ回路に保存された信号と、シーケンス内のその前のＴ＆Ｈ回路との差は、ゲート期間内のそのトラックアンドホールドビン時間ＴＢＩＮ内に取得された信号を表す。例えば、第３のゲート期間に取得された信号は、Ｃ３に保持された電圧値からＣ２に保持された値を引いたものに対応する。光信号取得が完了する（Ｇ）。各ピクセル回路７は、異なる時点または範囲深度における光信号情報の複数のサンプルを保持する。各サンプルは、ターゲットまたは範囲深度のより遠い部分からの光信号を表す。

【0073】

図５の例では、各（第１のものを除く）トラックアンドホールド回路９を順に切り替える間の間隔ＴＢＩＮは同じであるが、他の実施形態では異なる場合がある。

【0074】

１からｎ個のサンプルが取得された後、タイミングコントローラ５は、光検出器８アレイリセット（ＲＥＳＥＴ）信号（Ｈ）をアサートし、アレイの光検出器８をリセット状態に戻させる。

【0075】

次に、バイアスコントローラ６は、最後のＴ＆Ｈ制御信号Ｓｎの完了から動作して、ソースフォロワトランジスタＭ４のバイアス状態を高い値から静止値（Ｉ）に切り替える。

【0076】

システムは、信号情報を読み出すように動作する。フレーム要求（ＦＤＥＭ）およびクロック（ＣＫ）信号は、従来通りに動作して、トラックアンドホールド回路９をシーケンス（Ｊ）でアドレス指定し、読み出す。これは従来通りであり、したがってさらに詳細には説明しない。

【0077】

トラックおよびホールドゲート制御信号Ｓ１からＳｎは、キャパシタＣ１からＣｎの電圧をリセットするために格納され、次の信号取得イベント（Ｌ）の準備が整う。

【0078】

変形実施形態では、タイミングコントローラ５は、インバータのチェーン以外の手段、例えば、遅延段を有する線形増幅器、またはランプ上の可変点でトリガする比較器段によって実装されてもよい。

【図1】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】