特表 2024-506830 相変化メモリ材料の埋め込みヒータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-15

(54)【発明の名称】相変化メモリ材料の埋め込みヒータ

(51)【国際特許分類】

   H10B 63/10 20230101AFI20240207BHJP

   H10N 70/20 20230101ALI20240207BHJP

【ＦＩ】

H10B63/10

H10N70/20

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023545314

(86)(22)【出願日】2022-01-19

(85)【翻訳文提出日】2023-07-26

(86)【国際出願番号】 EP2022051092

(87)【国際公開番号】W WO2022171405

(87)【国際公開日】2022-08-18

(31)【優先権主張番号】17/172,118

(32)【優先日】2021-02-10

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(74)【復代理人】

【識別番号】110000420

【氏名又は名称】弁理士法人ＭＩＰ

(72)【発明者】

【氏名】ハン、ジン－ピン

(72)【発明者】

【氏名】オルディゲス、フィリップ ジョセフ

(72)【発明者】

【氏名】ブルース、ロバート

(72)【発明者】

【氏名】チェン、チン－ズー

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083GA01

5F083JA31

5F083JA32

5F083JA36

5F083JA37

5F083JA39

5F083JA40

5F083JA42

5F083JA44

5F083PR03

5F083PR05

5F083PR21

5F083PR22

5F083PR23

5F083PR40

(57)【要約】

半導体デバイス用の相変化メモリ・セルは、ヒータ要素の側面を囲むスペーサをもつ、第１の導電層上のヒータ要素を含む。相変化メモリ・セルは、導電層上およびヒータ要素を囲むスペーサの底部上の第１の誘電体層と、ヒータ要素の上部を囲む第１の誘電体層上の第２の誘電体層とを含む。相変化メモリ・セルは、ヒータ要素の上面上および第２の誘電体材料上の相変化材料を含む。

【特許請求の範囲】

【請求項1】

半導体デバイス用の相変化メモリ・セルであって、
第１の導電層上のヒータ要素と、
前記ヒータ要素の側面を囲むスペーサと、
前記導電層の一部上および前記ヒータ要素を囲む前記スペーサの底部上の第１の誘電体層と、
前記第１の誘電体層上の第２の誘電体層と、
前記ヒータ要素の上面上および前記第２の誘電体上の相変化材料と
を備える、相変化メモリ・セル。

【請求項2】

前記相変化材料上に第２の導電層をさらに備える、請求項１に記載の相変化メモリ・セル。

【請求項3】

前記導電層上の前記ヒータ要素が、前記第１の導電層の表面と９０度以上の角をなす、請求項１に記載の相変化メモリ・セル。

【請求項4】

前記ヒータ要素が、平坦な頂部をもつ円錐形状を有する、請求項１に記載の相変化メモリ・セル。

【請求項5】

前記ヒータ要素は、テーパが付いた側面または垂直な側面のいずれかをもつ、長方形柱形状、円柱形状、楕円柱形状、あるいは三角柱形状のいずれかを有する、請求項１に記載の相変化メモリ・セル。

【請求項6】

前記ヒータ要素の前記上面が、前記ヒータ要素の底面よりも小さい、請求項１に記載の相変化メモリ・セル。

【請求項7】

前記ヒータ要素の前記上面が、前記第２の誘電体層の上面と同じ高さである、請求項１に記載の相変化メモリ・セル。

【請求項8】

前記第２の誘電体層が、前記相変化材料の熱伝導率と同様の熱伝導率をもつ材料で構成されている、請求項１に記載の相変化メモリ・セル。

【請求項9】

前記第１の誘電体層上の前記第２の誘電体材料がｌｏｗ－ｋ誘電体材料である、請求項１に記載の相変化メモリ・セル。

【請求項10】

前記スペーサが前記ヒータ要素の頂部まで延びている、請求項１に記載の相変化メモリ・セル。

【請求項11】

半導体デバイス中の相変化メモリ・セルを形成する方法であって、
底部電極上にヒータ材料の層を堆積させることと、
前記ヒータ材料の前記層を選択的にエッチングしてヒータを形成することと、
スペーサを前記ヒータの側面上に形成することと、
第１の誘電体材料を、前記底部電極上、前記スペーサ上、および前記ヒータの上面上に堆積させることと、
第１の誘電体材料の上部を、前記ヒータの前記上面から、前記スペーサの上部から、および前記底部電極の上方から除去することと、
第２の誘電体材料を、前記ヒータの前記上面上、前記スペーサの前記上部上、および前記第１の誘電体材料上に堆積させることと、
前記ヒータの前記上面で停止する前記第２の誘電体材料の上部を除去することと、
相変化材料を前記ヒータの前記上面上および前記第２の誘電体材料上に堆積させることと、
前記相変化材料上に上部電極材料の層を堆積させることと
を含む、方法。

【請求項12】

前記ヒータ材料の前記層を選択的にエッチングすることにより、前記底部電極の上面と９０度以上の角をなすヒータ側面をもつ前記ヒータが形成される、請求項１１に記載の前記相変化メモリ・セルを形成する方法。

【請求項13】

前記第２の誘電体材料が、前記相変化材料の熱伝導率と同様の熱伝導率を有する、請求項１１に記載の前記相変化メモリ・セルを形成する方法。

【請求項14】

前記第２の誘電体材料がｌｏｗ－ｋ誘電体材料である、請求項１３に記載の前記相変化メモリ・セルを形成する方法。

【請求項15】

前記ヒータ材料の前記層を選択的にエッチングして前記ヒータを形成することは、前記ヒータの径が小さい場合、ダブル・パターニング・プロセスまたは極端紫外線エッチング・プロセスのいずれかを使用することを含む、請求項１１に記載の前記相変化メモリ・セルを形成する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般に半導体デバイス技術の分野に関し、より詳細には、相変化メモリ・デバイスを含む半導体チップ用途における相変化材料中の埋め込みヒータに関する。

【背景技術】

【0002】

相変化材料は、ＰＲＡＭ、ＰＣＭ、またはＰＣＭＥデバイスとして知られることもある相変化ランダム・アクセス・メモリ（ＰＣＲＡＭ）などの半導体デバイス用途で使用され得る、様々なカルコゲナイド・ガラス材料を含む。ＰＣＲＡＭは通常、少なくとも結晶状態と非晶質状態の２つの固相を有する。これら２つの相の間の転移は、相変化材料の温度を変化させることで実現され得る。一般的に、相変化材料（ＰＣＭ：phase change material）の転移は、光パルス加熱、電気加熱、ジュール加熱による加熱によって引き起こされ得る。

【0003】

光学的および電子的特性は、ＰＣＭの非晶質相と結晶相との間で大幅に異なり得る。一般的なメモリ用途では、相変化材料の一部または全部が非晶質である高抵抗状態すなわち「リセット」状態からのスイッチングは、非晶質材料を結晶化温度以上に加熱する電流パルスが、十分に長い時間印加されて材料が結晶化するときに起こる。一定のしきい値電圧で、あるしきい値電界を超えると、しきい値スイッチング効果（threshold switching effect）が、非晶質相の抵抗の急激かつ突然の（ナノ秒以内）減少を引き起こすので、スイッチングが起こる。材料が結晶状態である低抵抗状態すなわち「セット」状態からのスイッチングは、テーリング端の非常に短い大電流パルスによって達成される。一般的なＰＣＭ半導体用途では、電流パルスが、ジュール加熱で材料を加熱し、それを溶融し、電流パルスにより、ＰＣＭ材料が非晶質状態で固化するように非常に急速な冷却すること（液体急冷法）が可能になる。

【0004】

相変化材料は、その状態に応じて異なる電気的特性を示す。非晶質状態において、相変化材料は、結晶状態に比べて高い抵抗率を示す。半導体用途における相変化材料は、ピコジュールのエネルギーを入力するとナノ秒以内の時間スケールで変化する、多数の電気的に検出可能な抵抗率の状態間をスイッチングし得る。相変化ランダム・アクセス・メモリ・デバイスの典型例では、相変化材料は可逆的な相転移が可能であるので、メモリビット内の相変化材料の状態を判別することによって、メモリビットの状態が識別され得る。

【発明の概要】

【0005】

本発明の実施形態は、半導体デバイスのための相変化メモリ・セルを提供する。相変化メモリ・セルは、スペーサがヒータ要素の側面を囲んでいる状態で、第１の導電層上にヒータ要素を含む。相変化メモリ・セルは、その導電層上およびヒータ要素を囲むスペーサの底部上の第１の誘電体層と、ヒータ要素の上部を囲む、第１の誘電体層上の第２の誘電体層とを含む。相変化メモリ・セルは、相変化材料を、ヒータ要素の上面上および第２の誘電体材料上に含む。

【0006】

本発明の実施形態は、ヒータ材料の層を底部電極上に堆積させることと、ヒータ材料の層を選択的にエッチングしてヒータを形成することとを含む、相変化メモリ・セルを形成する方法を提供する。本方法は、ヒータ材料の層を底部電極上に堆積させることと、ヒータ材料の層を選択的にエッチングしてヒータを形成することとを含む。本方法は、スペーサをヒータの側面上に形成することと、第１の誘電体材料を底部電極上、スペーサ上、およびヒータの上面上に堆積させることとを含む。本方法は、第１の誘電体材料の上部を、ヒータの上面から、スペーサの上部から、および底部電極の上方から除去し、第２の誘電体材料を、ヒータの上面上、スペーサの上部上、および第１の誘電体層上に堆積させることを含む。さらに、本方法は、ヒータの上面で停止する第２の誘電体材料の上部を除去することと、相変化材料をヒータの上面上および第２の誘電体材料上に堆積させることとを含む。本方法は、相変化材料上に上部電極材料の層を堆積させることを含む。

【0007】

本発明の様々な実施形態の態様、特徴、および利点は、添付の図面と併せて行われる以下の説明からより明らかになるであろう。

【図面の簡単な説明】

【0008】

【図1】本発明の一実施形態による、ヒータ要素と、ＰＣＭのキノコ形部分を結晶状態に転移させた後のＰＣＭ材料とをもつ、半導体構造体の相変化メモリ・セルの一例の断面図である。

【図2】本発明の一実施形態による、ヒータ材料の層を導電層上に堆積させた後の、半導体構造体の相変化メモリ・セルの断面図である。

【図3】本発明の一実施形態による、ヒータ要素を形成した後の半導体構造体の断面図である。

【図4】本発明の一実施形態による、半導体構造体上に誘電体材料の層を堆積させた後の半導体構造体の断面図である。

【図5】本発明の一実施形態による、誘電体材料の層の一部をエッチングしてスペーサを形成した後の半導体構造体の断面図である。

【図6】本発明の一実施形態による、第２の誘電体層を堆積させた後の半導体構造体の断面図である。

【図7】本発明の一実施形態による、化学的機械研磨（ＣＭＰ：chemical mechanical polish）および第２の誘電体材料の上部のエッチング後の半導体構造体の断面図である。

【図8】本発明の一実施形態による、ＰＣＭ材料と同様の熱伝導率をもつ第３の誘電体材料の層を堆積させた後の半導体構造体の断面図である。

【図9】本発明の一実施形態による、ＣＭＰを実行した後の半導体構造体の断面図である。

【図10】本発明の一実施形態による、半導体構造体上にＰＣＭ材料の層を堆積させた後の半導体構造体の断面図である。

【図11】本発明の一実施形態による、半導体構造体上に導電性材料の層を堆積させた後の、半導体構造体の相変化メモリ・セルの断面図である。

【図12】本発明の第２の実施形態による、ヒータ要素上に第１の誘電体材料を堆積させた後の半導体構造体の断面図である。

【図13】本発明の第２の実施形態による、第２の誘電体材料の層を堆積させた後の半導体構造体の断面図である。

【図14】本発明の第２の実施形態による、ヒータの側面上の第２の誘電体材料の一部でスペーサを形成した後の半導体構造体の断面図である。

【図15】本発明の第２の実施形態による、半導体構造体上に犠牲材料を堆積させた後の半導体構造体の断面図である。

【図16】本発明の第２の実施形態による、第２の誘電体材料の上面でＣＭＰ停止した後の半導体構造体の断面図である。

【図17】本発明の第２の実施形態による、ヒータの上面でのＣＭＰ停止後の半導体構造体の断面図である。

【図18】本発明の第２の実施形態による、犠牲材料を除去した後の半導体構造体の断面図である。

【図19】本発明の第２の実施形態による、ＰＣＭ材料の層を堆積させた後の半導体構造体の断面図である。

【図20】本発明の第２の実施形態による、半導体構造体上に導電材料の層を堆積させた後の半導体構造体の断面図である。

【図21】本発明の一実施形態による、種々の埋め込みヒータ深さについて、電圧対温度の影響の熱解析を行った結果の一例を示す図である。

【発明を実施するための形態】

【0009】

本発明の実施形態により、相変化材料（ＰＣＭ）を利用する半導体デバイスの相変化メモリ・セルのヒータ要素が、メモリ・デバイス用途とアナログ・コンピューティングとしての用途の両方に重要な要素であることが認識される。ヒータ要素は、ＰＣＭの融点などの相転移温度が達成されると、ＰＣＭを抵抗率の高い非晶質状態から導電性の高い結晶状態に効果的にスイッチングする能力をもたらす。本発明の実施形態により、アナログ・シナプスへの応用において、アナログ状態およびダイナミック・レンジがヒータ要素に依存して、効率的な半導体デバイス機能のためのＰＣＭの変化に影響を与えていることが認識される。本発明の実施形態により、アナログ・シナプス・デバイスおよびメモリ応用デバイスの機能を改善するために、ヒータ要素およびＰＣＭの加熱と冷却の速度を改善する必要性が必要とされるであろうことが認識される。

【0010】

本発明の実施形態により、ＰＣＭの状態変化を速くするために、ＰＣＭへの熱エネルギー伝達をより迅速にかつ効率的に行う、ヒータ要素の能力が望まれることが認識される。本発明の実施形態により、ヒータ要素の改善された構造および材料を用いた、ＰＣＭのキノコ形部分のＰＣＭの相転移を迅速に引き起こす能力は、半導体デバイスに、および特に深層ニューラル・ネットワークに用いられるアナログ・デバイスのダイナミック・レンジの改善のために、改善された機能性を提供することが認識される。本発明の実施形態により、ヒータ形成の従来の方法は、通常は原子層堆積または化学気相成長によって小ホール中に堆積されるヒータ材料で、誘電体材料の小ホールを埋め込んでヒータを形成することを含んでいることが認識される。ホール形成の従来の方法は、均一な径のヒータ、または、ＰＣＭがヒータに接触する頂部ヒータ径が大きく、底部電極における底部ヒータ径が小さい、テーパ付きヒータを作り出す。

【0011】

本発明の実施形態により、ヒータがＰＣＭに埋め込まれる場合でも埋め込まれない場合でも、ＰＣＭとの上部コンタクト面積が小さいヒータ要素を形成するための方法が提供される。本発明の実施形態により、ＰＣＭの下にある誘電体材料に埋め込まれたヒータが提供される。誘電体材料は、ＰＣＭの熱伝導率と同様の、または一致する熱伝導率を有する。本発明の実施形態により、ＰＣＭに接触する小さい上面と、底部電極に接触する大きい底面とを形成するために、ヒータにテーパを付ける能力が与えられる。上面の径が小さいテーパ付きヒータを実現するヒータ構造により、十分に開発されたメタル・ゲート・ファースト半導体の製造プロセスを用いてヒータを形成することが可能になる。ヒータ上面を小さくすることにより、ＰＣＭのプラズマ蒸着が容易になっている。上面の径が小さいテーパ付きヒータを形成する方法はまた、材料選択と半導体用途のニーズに応じて、埋め込みヒータの高さ、形状、大きさ、およびスペーサの厚さを変えることによって、半導体デバイスの抵抗を調整する能力を与える。

【0012】

本発明の実施形態により、ＰＣＭのキノコ形の相転移領域を、より効率的かつ均一に加熱および急冷する能力が与えられる。ヒータの小さな上面以外を囲む誘電体材料の層を設けることにより、ＰＣＭの溶融と急冷のための相転移領域が小さくなり、したがってＰＣＭの相転移を効率的かつ迅速に開始することが可能になり、少ない電力を使ってＰＣＭの相転移を開始する。

【0013】

加えて、本発明の実施形態により、ＰＣＭ材料の一部にテーパ付きヒータを埋め込む能力が与えられる。テーパ付き埋め込みヒータの熱モデリングにより、ＰＣＭの相転移を開始するために必要とされる電力レベルが減少することが示されている。熱モデリングにより、ＰＣＭの相変化を開始するために必要とされる電力は、ヒータのＰＣＭ材料中に侵入する深さが深くなるにつれて減少することが示されている。

【0014】

特許請求される構造および方法の詳細な実施形態が、本明細書に開示されている。以下に説明する方法は、半導体デバイスなどの集積回路を製造するための完全なプロセス・フローを構成するものではない。本実施形態は、半導体デバイスのために、当該技術分野で現在使用されている集積回路製造技術とともに実行され得、一般的に実行されるプロセス・ステップのうち、説明する実施形態を理解するために必要なもののみが含まれている。図は、メモリ・デバイスやアナログ・デバイスなどの半導体デバイスにおいて、ＰＣＭ材料に埋め込まれたヒータ要素の断面部分を示している。図は、一定の縮尺通りに表されておらず、説明した実施形態の特徴を説明するために示すものである。本明細書に開示された具体的な構造的、機能的な詳細は、限定するものとして解釈されるべきでなく、単に、本開示の方法および構造を様々に採用することを当業者に教示するための代表的な基礎として解釈されるべきである。説明では、提示された実施形態を不必要に不明瞭にすることを避けるために、よく知られた特徴および技術の詳細は省略していることがある。

【0015】

本明細書における「ある実施形態（one embodiment）」、「他の実施形態（other embodiment）」、「別の実施形態（another embodiment）」、「一実施形態（an embodiment）」などへの言及は、記載された実施形態が特定の特徴、構造または特性を含み得ることを示すが、すべての実施形態が必ずしもその特定の特徴、構造または特性を含むとは限らない。さらに、そのような表現は、必ずしも同一の実施形態を指すものではない。さらに、特定の特徴、構造、または特性が実施形態に関連して説明されている場合、明示的に説明されているか否かにかかわらず、他の実施形態に関連するそのような特徴、構造、または特性に影響を与えることが当業者の知識の範囲内にあることは理解されているものとする。

【0016】

以下の説明のために、「上の（upper）」、「下の（lower）」、「右の（right）」、「左の（left）」、「垂直な（vertical）」、「水平な（horizontal）」、「上部／頂部の（top）」、「底部の（bottom）」という用語、およびその派生語は、図面中に方向付けられた、開示された構造および方法に関する。「上に重なる（overlying）」、「頂上に（atop）」、「上に（over）」、「上に（on）」、「上に配置された（positioned on）」または「上に配置された（positioned atop）」という用語は、第１の要素が第２の要素上に存在し、界面構造などの介在要素が第１の要素と第２の要素の間に存在し得ることを意味する。「直接接触」という用語は、第１の要素と第２の要素が、その２つの要素の界面にいかなる中間的な導電層、絶縁層、半導体層も介さずに接続されていることを意味する。

【0017】

本発明の実施形態の提示を不明瞭にしないために、以下の詳細な説明において、当技術分野で知られている処理ステップ、材料、または操作のいくつかは、提示目的および説明目的のために一緒に組み合わされており、いくつかの例では、詳細に説明されていないことがある。加えて、簡潔のため、および本発明の要素の弁別的な特徴への焦点をそらさないために、以前に議論した材料、プロセス、および構造の説明は、後続の図に関して繰り返さないことがある。他の例では、公知であるいくつかの処理ステップまたは動作は、記載されていないことがある。以下の説明は、どちらかと言えば、本発明の様々な実施形態の弁別的な特徴または要素に焦点を当てたものであることを理解されたい。

【0018】

図１は、本発明の実施形態による、ヒータ１１をもつ半導体構造体の相変化メモリ・セルの一例の断面図である。示すように、図１は、底部電極１０と、ヒータ１１と、スペーサ３３と、誘電体層５５、ＰＣＭ９０ａおよびＰＣＭ９０ｃのＰＣＭ材料の熱伝導率にほぼ一致する熱伝導率のｌｏｗ－ｋ誘電体材料７７とを含む。いくつかの実施形態では、ｌｏｗ－ｋ誘電体材料７７は、ｌｏｗ－ｋ誘電体材料ではないＰＣＭ９０ａおよびＰＣＭ９０ｃの熱伝導率とほぼ一致する材料である。図１は、ＰＣＭ材料（すなわち、ＰＣＭ９０ａおよびＰＣＭ９０ｃ）の、ＰＣＭ９０ａとして表された非晶質状態のＰＣＭ材料のキノコ形部分を結晶状態のＰＣＭ９０ｃに転移させた後の例を示す。例えば、ＰＣＭ９０ａは、非晶質状態、すなわちヒータ１１がＰＣＭ９０ａを相転移温度まで加熱するために十分なエネルギーを与えると結晶状態のＰＣＭ９０ｃに転移することができるＰＣＭの構造である。相転移温度、この場合、ＰＣＭの融点は、ＰＣＭ９０ａからＰＣＭ９０ｃへ、または他の例では、ＰＣＭ９０ｃからＰＣＭ９０ａへのＰＣＭ材料の原子構造の変化を引き起こす（図１には示さず）。図１に示すように、スペーサ３３によってカプセル化されたヒータ１１は、誘電体材料の層７７に埋め込まれ得る。様々な実施形態において、誘電体材料７７は、ＰＣＭ材料（例えば、図１に、ＰＣＭ９０ａおよびＰＣＭ９０ｃとして示す）の熱伝導率に一致するか、またはほぼ一致する熱伝導率のために選択された、ｌｏｗ－ｋ誘電体材料などの材料である。他の実施形態では、誘電体材料７７が存在しない場合、ヒータ１１はＰＣＭ材料に埋め込まれる。

【0019】

図１のヒータ１１の変形円錐形状は、ネガ型パターニングを使用して形成され得る。ヒータ１１の側面は、垂直であり、または図１のヒータ１１の変形円錐形状の場合のように、テーパが付けられ得る。テーパが付けられたヒータ１１の側面は、底部電極１０の表面と９０度より大きい角をなしている。ヒータ１１の側面はテーパが付いているため、ヒータ１１の頂部の径が、ヒータ１１の底部の径より小さくなっている。スペーサ３３で覆われた、変形円錐形状の、すなわちテーパが付いたヒータ１１を使用することにより、ヒータ１１によるＰＣＭ９０ａへの熱伝達が良好になる（例えば、ヒータ１１の熱損失が少なくなる）。

【0020】

図２は、本発明の実施形態による、底部電極１０上にヒータ用材料の層１１を堆積させた後、相変化メモリ・セルを形成する、半導体構造体の断面図である。図２の半導体構造体は、底部電極１０上のヒータ用材料の層１１を含む。底部電極１０は、タングステン（Ｗ）、銅（Ｃｕ）、半導体デバイスの電極に用いられる任意の導電材料、金属または金属合金で構成され得る。いくつかの実施形態において、底部電極１０は、半導体デバイスの導電層の一部であり、半導体構造体の配線、ビアパッド、コンタクト、または他の導電性機構であり得る。プラズマ蒸着（ＰＶＤ：plasma vapor deposition）、化学気相成長（ＣＶＤ：plasma vapor deposition）、スピンオン・プロセス（スピンオングラス）、または他の適切な堆積プロセスなどの半導体堆積プロセスを使用して、ヒータ材料の層は底部電極１０上に堆積される。ヒータ１１は、窒化チタン（ＴｉＮ）、チタニウムタングステン（ＴｉＷ）、多層ヒータ材料（例えば、窒化タンタル／窒化チタン）、ドープされたＳｉ、ドープされたシリコンゲルマニウム（ＳｉＧｅ）、または別の種類の半導体デバイスにおけるＰＣＲＡＭまたは他の相変化メモリ・セルのヒータ要素に一般的に使用される他の材料で構成され得る。ヒータ１１の材料の層の厚さは５０～８０ｎｍの範囲を変動し得るが、これらの厚さに限定されない。

【0021】

図３は、本発明の実施形態による、ヒータ１１を形成した後の半導体構造体の断面図である。材料の層はエッチングされてヒータ１１を形成し得る。ウェット・ケミカル・エッチング・プロセス（例えば、フォトリソグラフィ・パターニングを使用する）またはドライ・エッチング・プロセスのいずれかを用いてヒータ１１をエッチングし得る。例えば、小さい径のヒータ１１を形成するためのエッチング・プロセスは、反応性イオン・エッチング（ＲＩＥ：reactive ion etch）などのドライ・エッチ・プロセスであり得る。ヒータ１１に大きい径が形成される場合には、ウェット・ケミカル・エッチングが用いられ得る。エッチング・プロセスは、ヒータ１１に非常に小さい径を形成するためには、ダブル・パターニング・エッチング・プロセスであり得る。例えば、１５～３０ｎｍと小さい底部径のヒータは、ダブル・パターニングＲＩＥなどのダブル・パターニング・エッチング・プロセスを用い得る。ある実施形態では、極端紫外線エッチング・プロセスが用いられて、非常に小さい径をもつヒータ１１を形成する。エッチング後のヒータ１１の底部径は１５～５０ｎｍの範囲を変動し得るが、これらの径に限定されない。ヒータ１１の径は、ヒータ１１の高さ、ＰＣＭ、および完成した半導体チップ用途におけるヒータ１１の所望の熱特性と電気特性に応じて変動し得る。

【0022】

ヒータ１１は、円錐形状、平坦な上部をもつ変形円錐形状、三角柱（例えば、プリズム）形状、またはテーパ付きの長方形柱形状など、より広い底部をもつテーパ形状を有し得る。例えば、ヒータ１１の平坦な上面は２０ｎｍ幅であり、ヒータ１１の底部は３０ｎｍ幅であり得る。一実施形態では、ヒータ１１の底部の幅は１００ｎｍ以上である。様々な実施形態において、ヒータ１１は、円錐形状、平坦な上部をもつ変形円錐形状、円柱または長方形柱形状、楕円柱形状、または三角柱形状のうちの１つにエッチングされる。ヒータ１１は、均一な径、すなわち柱形状（例えば、円形柱、楕円柱、長方形柱、三角柱）も有し得る。

【0023】

ヒータ１１は、ヒータ１１の側面と、半導体基板（図示せず）の上面と平行な底部電極１０の上面との間の角αとともに表されている。様々な実施形態において、角αは９０度以上である。例えば、角αは９０～１２０度であるが、これらの角度に限定されない。示すように、角αは９０度より大きい。

【0024】

角αが９０度より大きいテーパ形状のヒータ１１を使用すると、後のステップで堆積させるＰＣＭ材料へのエネルギー伝達を改善することができる。例えば、誘電体材料７７のない図１と同様の完成した相変化メモリ・セルを熱モデリングすることにより、ＰＣＭの相変化を開始するために必要とされる電力は、テーパ付きヒータ１１を使うと、均一な径をもつ柱状のテーパなしヒータ（例えば、垂直な側面をもつヒータ）に対して大幅に減少することが見積もられる。熱モデリングすることにより、テーパ付きヒータ１１を用いたＰＣＭの相転移に必要なＰｏｎｓｅｔは、垂直な側面と均一な径をもつテーパなしヒータを用いたＰＣＭの相転移を開始するために必要とされる電力（Ｐｏｎｓｅｔ）より約２５％低いことが確認された。

【0025】

ＰＣＭ中に３０ｎｍ埋め込まれた、底部電極１０と９５度の角をなすテーパ付きヒータ１１を用いると、熱モデルにより、ＰＣＭ９０ａの相変化温度を開始するために必要な推定電流（すなわち、Ｉｏｎｓｅｔ）は約１０６μＡであると結論された。熱モデルにより、ＰＣＭ９０ａ材料の相変化を開始するために必要とされる電圧（すなわちＶｏｎｓｅｔ）は、テーパ付きヒータ１１を用いた場合、約０．９５Ｖであり、ＰＣＭ９０ａからＰＣＭ９０ｃへの相変化を開始するために必要とされる電力（すなわちＰｏｎｓｅｔ）は、約１００．７μＷであると結論された。１００．７μＷのテーパ付きヒータ１１のＰｏｎｓｅｔに比べて、ＰＣＭ中に３０ｎｍ埋め込まれたテーパなしヒータの熱モデリングでは、Ｐｏｎｓｅｔは１３３．５μＷとなった。テーパなしヒータについて、熱モデルによる推定Ｉｏｎｓｅｔは１７８μＡ、推定Ｖｏｎｓｅｔは０．７５μＷであった。

【0026】

熱モデル中で用いられる仮定には、ヒータ１１がスペーサとして窒化シリコン（ＳｉＮ）の１０ナノメートル厚の層が付いたＴｉＮで構成されていることが含まれていた。ヒータ１１は、ＰＣＭ材料に３０ナノメートル埋め込まれていると仮定された（図４には示さず）。図１に示すＰＣＭ材料は、Ｏ、Ｎ、Ｈ、ＳｉＯ_２、ＳｉＮ、Ｔｉ、Ｔｉ_ｘＯ_ｙのうちの１つまたは複数でドープされたＧＳＴであった。ここでＧＳＴはゲルマニウム－アンチモン－テルルまたはＧｅｘＳｂｙＴｅｚであり、ｘ、ｙ、ｚは原子の数を表す。テーパ付きヒータ１１の側面は、水平面（例えば、底部電極１０）と９５度をなしていた。テーパ付きヒータ１１は、頂部が平坦な変形円錐形状を有していた。均一な径および垂直な側面（テーパなし）をもつテーパなしヒータは、同じ材料を使用すると仮定された。

【0027】

図４は、本発明の実施形態による、半導体構造体上にスペーサ３３を堆積させた後の半導体構造体の断面図である。スペーサ３３は、スペーサを形成するために適した誘電体材料の層として堆積され得る。様々な実施形態において、スペーサ３３の誘電体材料は、ＰＣＭ材料に関して低い熱伝導率および高い熱境界抵抗（Ｇ）を有する。例えば、スペーサ３３は、ＳｉＮなどのＳｉＮ化合物（ＳｉＮ_ｘ）、二酸化シリコン（ＳｉＯ_２）などの酸化シリコン化合物（ＳｉＯ_ｘ）、窒化物材料、ＨｆＯ_２などの酸化ハフニウム（ＨｆＯ_ｘ）材料、またはＡｌ_２Ｏ_３／Ｏ_２多層材料で構成されている。様々な実施形態において、スペーサ３３のために、ヒータ１１および底部電極１０上にＳｉＮが堆積される。ヒータ１１の周囲にスペーサを形成するためのスペーサ３３の厚さは５～５０ｎｍの範囲を変動し得るが、この範囲に限定されない。

【0028】

図５は、本発明の実施形態による、スペーサ３３用誘電体材料の一部をエッチングした後の半導体構造体の断面図である。既知のスペーサ形成プロセスを用いて、エッチングにより底部電極１０およびヒータ１１の水平面からスペーサ３３の一部が除去される。例えば、ＲＩＥエッチングが用いられて、ヒータ１１および底部電極１０の水平面からスペーサ３３の一部が除去されるが、ヒータ１１の側面上にスペーサ３３の一部を残してスペーサが形成され得る。スペーサ３３は、スペーサ（例えば、ゲート用など）に典型的な三角形または丸みを帯びた三角形の形状を有し得る。場合によっては、スペーサ３３は、５～２５ｎｍの範囲の上部幅および１０～５０ｎｍの範囲の底部幅を有し得る。ヒータ１１を囲むスペーサ３３は、スペーサ３３に熱伝導率の低い材料を使用することによって、ヒータ１１の電力効率を維持する。場合によっては、スペーサ３３は、スペーサ３３の上部から底部まで概ね均一な厚さを有し得る。その他の場合、スペーサ３３は、厚い底部領域とヒータ１１の上面に関連する薄い上部領域とを有し得る。先端的なメタル・ゲート・ファーストのメタライゼーションおよびスペーサ形成のために開発された半導体プロセスが、スペーサ３３およびヒータ１１を作るために利用され得る。

【0029】

図６は、本発明の実施形態による、誘電体層５５を堆積させた後の半導体構造体の断面図である。様々な実施形態において、誘電体層５５を、底部電極１０、スペーサ３３、およびヒータ１１の露出した表面上に堆積させる。誘電体層５５は、スペーサ３３に使用された誘電体材料とは異なる第２の誘電体材料で構成され得る。例えば、誘電体層５５は、スペーサ３３がＳｉＮなど他の誘電体材料である場合、ＳｉＯ_２で構成され得る。場合によっては、誘電体層５５およびスペーサ３３は、同じ誘電体材料で構成されている。

【0030】

図７は、本発明の実施形態による、誘電体層５５の上部のＣＭＰおよびエッチングの後の半導体構造体の断面図である。ＣＭＰは、ヒータ１１の上面をＣＭＰストップとして用いて誘電体層５５の上面を除去する。ＣＭＰは、ヒータ１１の上面より上の誘電体層５５を除去する。

【0031】

ＣＭＰの後、ウェットまたはドライ・エッチ・プロセスであり得る選択的オーバーエッチ・プロセスは、ヒータ１１周囲の誘電体層５５の上部を除去する。例えば、誘電体層５５が厚い場合に誘電体層５５をより多く除去するために、フォトリソグラフィを用いたウェット・サブトラクティブ・エッチングを用いて、スペーサ３３およびヒータ１１を残しながら、底部電極１０、スペーサ３３およびヒータ１１上の誘電体層５５の一部を選択的に除去し得る。誘電体層５５の底部は、ヒータ１１の周囲および底部電極１０の上面上に残る。誘電体層５５の残りの部分の厚さは、ヒータ１１の高さおよび半導体構造体上に堆積させる材料の次の層の所望の厚さに応じて異なり得る。例えば、底部電極１０上に残る誘電体層５５の厚さは、ヒータ１１の高さの半分からヒータ１１の高さの約９０パーセントであり得る。

【0032】

図８は、本発明の実施形態による、ＰＣＭ材料と同様の熱伝導率をもつｌｏｗ－ｋ誘電体材料７７の層を堆積させた後の半導体構造体の断面図である。ＰＶＤ、ＣＶＤ、スピンオン・プロセスなどの堆積プロセスが用いられて、後に引き続くステップのうちの１つにおいて堆積させるＰＣＭ材料の熱伝導率に一致またはほぼ一致する熱伝導率をもつ材料の層を堆積させ得る。

【0033】

様々な実施形態において、このステップにおいて堆積された材料は、引き続く堆積プロセスのうちの１つにおいて半導体構造体に使用されるＰＣＭの熱伝導率とほぼ同じ熱伝導率をもつｌｏｗ－ｋ誘電材料である。例えば、ｌｏｗ－ｋ誘電体材料７７は、１００～５００ｎｍであり得る。ｌｏｗ－ｋ誘電体材料７７に選択される具体的なｌｏｗ－ｋ誘電体材料は、ＰＣＭの材料の選択に合わせて調整され得、ｌｏｗ－ｋ誘電体材料に限定されない。他の実施形態では、堆積される材料はｌｏｗ－ｋ誘電体材料でなく、ＰＣＭの熱伝導率に一致またはほぼ一致する熱伝導率をもつ別の材料である。ｌｏｗ－ｋ誘電体材料７７の典型的な厚さは、１００～２００ｎｍの範囲に存在し得るが、この範囲に限定されない。

【0034】

図１０に示すように、後に堆積される選択されたＰＣＭ材料の熱伝導率に近い熱伝導率をもつｌｏｗ－ｋ誘電体材料７７の層により、図１１に関して後に詳細に説明するように、ＰＣＭの溶融／急冷領域の相変化を開始するために必要とされるエネルギーまたは電力が低減する。

【0035】

図９は、本発明の実施形態による、ＣＭＰを実施した後の半導体構造体の断面図である。ｌｏｗ－ｋ誘電体材料７７の上部は、ヒータ１１の上面で停止するＣＭＰを用いて除去され得る。残るｌｏｗ－ｋ誘電体材料７７の厚さは、エッチング後の誘電体層５５の厚さとヒータ１１の高さとによって変動し得る。例えば、ｌｏｗ－ｋ誘電体材料７７の厚さは、選択されたＰＣＭがＧＳＴ（すなわち、ＧＳＴとしてゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ））である場合、ヒータ高さの半分以下であり得る。様々な実施形態において、ｌｏｗ－ｋ誘電体材料７７と誘電体層５５の合計の厚さはヒータ１１の高さに等しくなる（すなわち、ヒータ１１の上面は、ｌｏｗ－ｋ誘電体材料７７の上面と同じ高さである）。ある実施形態では、ヒータ１１の高さはｌｏｗ－ｋ誘電体材料７７の上面よりもわずかに高い（例えば、スペーサ１１２をもつヒータ１１の上部がＰＣＭ９０中に突き出る）。ＣＭＰ後、ヒータ１１の上面はｌｏｗ－ｋ誘電体材料７７の上面と同じ水準すなわち同じ高さである。完成した相変化メモリ・セルにｌｏｗ－ｋ誘電体材料７７の層を追加すると、ＰＣＭの相変化を開始するために必要とされるエネルギーまたは電力の量の減少がもたらされ得る。

【0036】

図１０は、本発明の実施形態による、半導体構造体上にＰＣＭ９０の層を堆積させた後の半導体構造体の断面図である。ＰＣＭ９０の層は、ｌｏｗ－ｋ誘電体材料７７、スペーサ３３（露出している場合）、およびヒータ１１の露出した表面上に堆積され得る。ＰＣＭ９０の堆積は、既知のＰＣＭ材料堆積プロセス（例えば、ＰＶＤ、ＣＶＤ、スピンオン・プロセスなど）で行われ、ＰＣＭ９０の堆積の厚さは８０～３００ｎｍの範囲を変動するが、これらの厚さに限定されない。ＰＣＭ９０は、既知の任意のＰＣＭ材料であり得る。様々な実施形態において、ＰＣＭ９０はカルコゲナイドまたはカルコゲナイド・ガラス材料である。例えば、ＰＣＭ９０は、ドープされたまたはドープされていないＧｅ_２Ｓｂ_２Ｔｅ_５などのＧＳＴである。様々な実施形態において、ＰＣＭ９０はＧＳＴである。ＰＣＭ９０のＧＳＴは、アンドープでも、例えば、Ｏ、Ｎ、Ｈ、ＳｉＯ_２、ＳｉＮ、Ｔｉ、Ｔｉ_ｘＯ_ｙのうちの１つまたは複数でドープされていてもよい。他の実施形態では、ＰＣＭ９０はＣｒ_２Ｇｅ_２Ｔｅ_６などの逆相変化材料であり得る。ＰＣＭ９０は広範囲の厚さで堆積され得る。例えば、ＰＣＭ９０は８０～３００ｎｍの間で堆積され得るが、これらの厚さに限定されない。

【0037】

図１１は、本発明の実施形態による、半導体構造体上に導電性材料の層を堆積させた後の半導体構造体の相変化メモリ・セルの断面図である。示すように、図１１は、底部電極１０と、誘電体層５５と、ヒータ１１上のスペーサ３３と、ＰＣＭ９０と、上部電極９５とを含む。Ａｌ、Ｗ、Ｃｕ、または半導体電極、あるいは相互接続のための他の既知の導電性材料などの導電性材料をＰＣＭ９０上に堆積させて、上部電極９５を形成することができる。

【0038】

図１１の半導体構造体の、ｌｏｗ－ｋ誘電体材料７７の層がある場合とない場合の熱モデリングにより、ｌｏｗ－ｋ誘電体材料７７の層がＰＣＭ９０の下に存在すると、ＰＣＭ９０の相転移を開始するために必要とされる電力（例えば、Ｐｏｎｓｅｔ）が約１０％減少することが結論された。熱モデルにより、ｌｏｗ－ｋ誘電体材料の層７７が埋め込みヒータ１１の上部の周りに存在すると、相変化を開始するための電力（Ｐｏｎｓｅｔ）が、ｌｏｗ－ｋ誘電体材料の層７７がない、同じ半導体構造体の、相変化を開始するために必要とされる電力（Ｐｏｎｓｅｔ）と比較して減少することが結論された。

【0039】

熱モデルにより、ヒータ１１がｌｏｗ－ｋ誘電体材料７７中に３０ｎｍの深さまで埋め込まれている場合の、ＰＣＭ９０を非晶質状態から結晶状態に転移させるために必要とされる電力が見積もられ、ＰＣＭ９０の下にｌｏｗ－ｋ誘電体材料７７の層がない同様の半導体構造体を用いてＰＣＭ９０を転移させるためには、より大きい電力（Ｐｏｎｓｅｔ）が必要になると見積もられた。

【0040】

熱モデルにより、図１１に示すように、ｌｏｗ－ｋ誘電体材料７７の層が存在する場合、ＰＣＭ９０の相変化を開始するために必要とされる電力はより少ないことが結論された。ｌｏｗ－ｋ誘電体材料７７の層により、ＰＣＭ９０の相転移中に起こる溶融／急冷領域は縮小される。例えば、ＰＣＭ９０の相変化の溶融／急冷領域は、図１のＰＣＭ９０ｃのキノコ形領域として表され得る。

【0041】

ヒータ１１がＰＣＭ９０中に３０ｎｍ埋め込まれている場合、溶融／急冷領域は、ｌｏｗ－ｋ誘電体材料７７が存在する場合よりも大きい。ｌｏｗ－ｋ誘電体材料７７が存在せず、ヒータ１１がＰＣＭ９０中に３０ｎｍ埋め込まれている場合、特に遷移温度すなわち溶融温度における時間が長くなると、ヒータ１１の上面より上方だけでなく、ヒータ１１の上面より下方においても、より大きな溶融／急冷領域が、埋め込まれたヒータ１１の側面周りに広がり得る。ＰＣＭ９０の溶融／急冷領域は、ｌｏｗ－ｋ誘電体材料７７がないと大きくなり、したがって、ＰＣＭ９０の相変化を開始するために、より多くの電力を必要とする。

【0042】

熱モデルは、水平面と９５度の角をなす逆テーパのヒータ（ヒータ１１の外側側面が底部電極１０となす角が９５度）と、平坦な頂部（例えば、底部が広い変形円錐）と、上部電極９５およびＧＳＴ材料であるＰＣＭ９０を囲む誘電材料とを仮定している。モデルにおけるｌｏｗ－ｋ誘電体材料７７は３０～４０ｎｍの厚さであり、スペーサ３３を形成するＳｉＮを伴うヒータ１１はＴｉＮであると仮定された。例えば、熱モデルにより、ｌｏｗ－ｋ誘電体材料７７を用いたＰｏｎｓｅｔは９３μＷになったが、ｌｏｗ－ｋ誘電体材料７７を用いなかったＰｏｎｓｅｔは１０１μＷと見積もられた。

【0043】

図１１の半導体構造体を形成するために用いられるプロセスは、先端的なメタル・ゲート・ファーストのメタライゼーションならびにスペーサ形成のプロセスおよび技術を含む。ヒータ１１を形成するために説明されたプロセスは、円、楕円、正方形、長方形、または三角形を含むヒータの上面形状を形成することができる。加えて、図１１の半導体構造体は、ＰＣＭ９０中またはＰＣＭ９０の熱伝導率に一致する熱伝導率によって選択された別の材料（例えば、ｌｏｗ－ｋ誘電体材料７７）中に埋め込まれ得るヒータ１１を実現することができる。当業者に知られているように、図１１に示す半導体構造体は、既知の半導体製造プロセスを用いてさらに処理され、場合によっては、ＰＣＲＡＭなどのメモリ半導体チップに、ディープ・ニューラル・ネットワークまたは別の半導体デバイス用途で利用される半導体チップのアナログ・シナプスに統合され得る。

【0044】

図１２は、本発明の第２の実施形態による、ヒータ１１上に誘電体材料１１１を堆積させた後の、相変化メモリ・セルとなる半導体構造体の断面図である。示すように、図１２は、図３に関して説明したヒータ１１および底部電極１０と本質的に同じであるヒータ１１および底部電極１０と、ヒータ１１および底部電極１０の上に堆積された誘電材料１１１とを含む。例えば、誘電体材料１１１の厚さは、２０ｎｍと１００ｎｍとの間で変動する。様々な実施形態において、誘電体材料１１１はＳｉＮである。誘電体材料１１１は、ＳｉＮに限定されず、ＳｉＯＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＺｒＯ_ｘなど別の誘電体材料であり得る。

【0045】

図１３は、本発明の第２の実施形態による、スペーサ１１２のための誘電体材料の層を堆積させた後の半導体構造体の断面図である。既知のプロセスをスペーサ形成に用い、スペーサ１１２のための誘電体材料の堆積層は、誘電体材料１１１とは別の誘電体材料で構成され得る。後に図１４に示すように、誘電体材料の一部を選択的に除去してスペーサ１１２を形成するために、スペーサ１１２として選択された誘電体材料の層に用いられる材料は、ＲＩＥ中の高いレベルの選択性、すなわち大きいＲＩＥ中のエッチング・レートを有する（例えば、スペーサ１１２は誘電材料１１１よりもＲＩＥ中に容易に除去される）。例えば、誘電体材料１１１がＳｉＮで構成される場合、スペーサ１１２はＳｉＯ_２で構成される。

【0046】

スペーサ１１２用の誘電体材料の層の厚さは、誘電体材料の層１１１の厚さより薄い。例えば、スペーサ１１２の厚さは、誘電体材料１１１の厚さの半分より薄いことがある。スペーサ１１２の厚さは、後に図１４に示すように、スペーサ１１２のための誘電体材料の薄い層はＲＩＥなどのエッチング・プロセス中に誘電体材料１１１の大部分を除去することなく誘電体材料１１１の水平面からより容易に除去され得るので、誘電体材料の厚さより薄い。

【0047】

図１４は、本発明の第２の実施形態による、ヒータの側面にスペーサ１１２を形成した後の半導体構造体の断面図である。既知の半導体スペーサ形成プロセスを用い、ＲＩＥなどのエッチング・プロセスは、半導体構造体の水平表面からスペーサ１１２の一部を除去する。エッチング後、スペーサ１１２の一部が残ってヒータ１１の側面を囲む。ヒータ１１の垂直またはほぼ垂直な側面上のスペーサ１１２の残りの部分が、ヒータ１１周囲のスペーサになる。

【0048】

図１５は、本発明の第２の実施形態による、半導体構造体上に犠牲材料１４０を堆積させた後の半導体構造体の断面図である。図１５に示すように、犠牲材料１４０の層は、誘電体材料１１１およびスペーサ１１２の露出した表面上に堆積され得る。犠牲材料１４０は、非晶質カーボンなどの軟質材料であり得る。例えば、犠牲材料１４０は、ヒータ１１を形成する材料や誘電体材料１１１として選択される材料よりも低い材料硬度を有する。

【0049】

図１６は、本発明の第２の実施形態による、誘電体材料１１１の上面でＣＭＰを停止した後の半導体構造体の断面図である。第１のＣＭＰは、誘電体材料１１１およびスペーサ１１２上の犠牲材料１４０の上部を除去する。ＣＭＰは、ヒータ１１の頂部上にある誘電体材料１１１の上面で停止する。犠牲材料１４０の残りの部分は、スペーサ１１２上、および底部電極１０上に直接存在する誘電体材料１１１の水平表面上に存在する。例えば、ＣＭＰは、ヒータ１１の頂部上の誘電体材料１１１に接触すると、犠牲材料１４０の除去を停止する。

【0050】

図１７は、本発明の第２の実施形態による、ヒータ１１の上面でＣＭＰを停止した後の半導体構造体の断面図である。第２のＣＭＰは、ヒータ１１の上面で停止する。第２のＣＭＰは、犠牲材料１４０のヒータ１１の上面の高さの上方にある部分を除去し、スペーサ１１２のヒータ１１の上面の高さの上方にある部分を除去し、誘電体材料１１１のヒータ１１の上面の高さの上方にある部分を除去する。誘電体材料１１１およびスペーサ１１２上の犠牲材料１４０の部分が残る。

【0051】

図１８は、本発明の第２の実施形態による、犠牲材料１４０を除去した後の半導体構造体の断面図である。フォトリソグラフィを用いたウェット・ケミカル・エッチング・プロセスまたはドライ・エッチング・プロセス（例えば、ＲＩＥ）は、犠牲材料１４０の残りの部分を誘電体材料１１１およびスペーサ１１２から選択的に除去することができる。ある実施形態では、エッチング・プロセスがスペーサ１１２を除去する（例えば、図１８には示していない任意選択のスペーサ除去）。

【0052】

図１９は、本発明の第２の実施形態による、ＰＣＭ９０の層を堆積させた後の半導体構造体の断面図である。ＰＣＭ９０の層が、誘電体材料１１１、スペーサ１１２、およびヒータ１１の露出した表面上に堆積される。ＰＣＭ９０の厚さは、ヒータ１１の高さに応じて変動し得る。例えば、ＰＣＭ９０の厚さは１５ｎｍと５０ｎｍとの間を変動し得るが、これらの厚さに限定されない。図２に関して説明したように、ＰＣＭ９０は任意のＰＣＭ材料であり得る。例えば、ＰＣＭ９０は、ドープされたまたはドープされていないＧＳＴ材料である。ＰＣＭ９０は、図２のＰＣＭ９０と基本的に同じ材料である。様々な実施形態において、ヒータ１１の上面は、ＰＣＭ９０の上面より少なくとも５ナノメートル上方に突き出る。一実施形態において、ヒータ１１の上面はＰＣＭ９０の上面と同じ高さである（すなわち、ヒータ１１の上面はＰＣＭ９０の上面と同じ高さであり得る）。

【0053】

図２０は、本発明の第２の実施形態による、相変化メモリ・セルの半導体構造体上に、上部電極９５用の導電性材料の層を堆積させた後の半導体構造体の断面図である。上部電極９５の導電性材料は、半導体デバイスに用いられる任意の導電性材料であり得る。例えば、上部電極９５は、Ａｌ、Ｗ、Ｃｕ、または半導体デバイスの電極もしくはコンタクトに使用される他の導電性材料、金属、もしくは適切な金属合金であり得る。上部電極９５の厚さは変動し得る。

【0054】

当業者には知られているように、図２０に示す相変化メモリ・セルの、上部電極９５の周囲の誘電体材料すなわちＩＬＤ（inter layer dielectrics）または他の層、あるいはその組合せのパターニングおよび堆積は、半導体チップまたはＰＣＲＡＭメモリ・デバイスを完成させる典型的な半導体製造プロセスに従って行われ得る。

【0055】

底部電極１０上のヒータ１１の高さと誘電体材料１１１の厚さとの間の差は、ヒータ１１がＰＣＭ９０に埋め込まれる深さを決定し得る。図２０に示すようなヒータ１１をＰＣＭ９０に埋め込むことにより、ＰＣＭ９０を用いた半導体デバイスの性能が向上し得る。

【0056】

図２１は、本発明の実施形態による、種々の埋め込みヒータ深さについて、電圧（ボルト）対温度（ケルビン）の影響の熱解析の結果の一例を示す。グラフは、ヒータの上面に隣接するプローブで得られるＰＣＭ９０の温度を示す。モデルは、ヒータ側面が底部電極の上面と９５度の角をなすテーパ付きヒータを仮定している。熱モデルでは、ＰＣＭ９０のヒータの様々な深さＰが用いられる。

【0057】

図２１は、ＰＣＭ９０中のヒータの４つの埋め込み深さについて、様々な印加電圧に対するプローブの温度の期待変化を示す。ＰＣＭ９０に使用されるＧＳＴ材料の相転移のための融点は、約摂氏６００度すなわち約８７３ケルビンである。

【0058】

様々な埋め込まれたヒータの深さ（Ｐ）についての温度対電圧のグラフは、ＰＣＭ９０中に突き出るヒータのＰ＝４０ｎｍ、Ｐ＝３０ｎｍ、Ｐ＝２０ｎｍ、Ｐ＝１０ｎｍ、およびＰ＝０ｎｍ（埋め込まれていない）の各深さに線を与える。ＰＣＭに埋め込まれたヒータの４つの様々な深さについての温度対電圧のグラフに関連するＶｏｎｓｅｔ、Ｉｏｎｓｅｔ、Ｐｏｎｓｅｔなどの熱モデル出力の一例は、図２１のモデル出力として示されている。Ｖｏｎｓｅｔ、Ｉｏｎｓｅｔ、Ｐｏｎｓｅｔはそれぞれ、ＰＣＭ９０の相変化を開始する温度に関連する電圧、電流、電力である。

【0059】

図２１に示された熱モデルおよび温度対電圧のグラフによれば、ＰＣＭ９０の相変化の開始は、ヒータがＰＣＭに４０ｎｍ埋め込まれた場合、ヒータがＰＣＭに埋め込まれていない場合よりも約２５％少ない電力で発生し得る。図２１に示すように、相転移温度を達成するために必要とされるＰｏｎｓｅｔは、Ｐ＝４０ｎｍの場合（すなわち、ヒータがＰＣＭ９０中に４０ｎｍ突出すなわち埋め込まれている場合）、１４１μＷであると結論された。これに対応して、Ｐ＝０ｎｍ（ヒータが埋め込まれていない状態）の場合、モデルは、ＰＣＭ９０の相転移を実現するためのＰｏｎｓｅｔが１７０μＷであると結論した。

【0060】

本発明の様々な実施形態の説明は、例示の目的で提示されたが、開示された実施形態を網羅することまたは限定することを目的としていない。説明した実施形態の範囲から逸脱することなく、多くの改変および変形が当業者には明らかであろう。本明細書で使用する用語は、本実施形態の原理、市場で見出される技術に対する実用化または技術改良を最もよく説明するために、または当業者が本明細書に開示された実施形態を理解することが可能になるように選択されたものである。

【0061】

本発明の好ましい実施形態では、半導体デバイスのための相変化メモリ・セルが提供され、この相変化メモリ・セルは、第１の導電層上のヒータ要素であって、ヒータ要素の側面が第１の導電層の表面に対して９０度より大きい角をなしているヒータ要素と、ヒータ要素の側面上かつ第１の導電層の露出した表面上にある誘電体材料と、ヒータ要素の側面上の誘電体材料を囲むスペーサと、ヒータ要素の上面上、誘電体材料を囲むスペーサ上および誘電体材料の露出部上にある相変化材料とを備える。ヒータ要素は、上部が平坦な変形円錐形状、円錐形状、テーパ付き長方形柱、およびテーパ付き三角柱形状のうちの１つであり得る。ヒータ要素の一部は、ヒータ要素の側面上の誘電体材料と誘電体材料を囲むスペーサとともに相変化材料の一部の中に突出し得る。誘電体材料とスペーサ材料は、反応性イオン・エッチングの選択性が異なる材料であり得る。誘電体材料は、相変化材料がドープされたゲルマニウム－アンチモン－テルル材料である場合、二酸化シリコンからなるスペーサを囲む窒化シリコンで構成され得る。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【国際調査報告】