(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-15
(54)【発明の名称】静電気保護構造、及びその製造方法
(51)【国際特許分類】
H01L 21/329 20060101AFI20240207BHJP
H01L 29/861 20060101ALI20240207BHJP
H01L 21/822 20060101ALI20240207BHJP
H01L 27/06 20060101ALI20240207BHJP
【ＦＩ】
H01L29/90 Z
H01L29/91 K
H01L27/04 H
H01L27/06 311B
H01L27/06 311C
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023547838
(86)(22)【出願日】2022-01-21
(85)【翻訳文提出日】2023-08-08
(86)【国際出願番号】 CN2022073080
(87)【国際公開番号】W WO2022262274
(87)【国際公開日】2022-12-22
(31)【優先権主張番号】202110658518.4
(32)【優先日】2021-06-15
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】512154998
【氏名又は名称】無錫華潤上華科技有限公司
【氏名又は名称原語表記】ＣＳＭＣ ＴＥＣＨＮＯＬＯＧＩＥＳ ＦＡＢ２ ＣＯ．， ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．８ Ｘｉｎｚｈｏｕ Ｒｏａｄ Ｗｕｘｉ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｊｉａｎｇｓｕ ２１４０２８ Ｃｈｉｎａ
(74)【代理人】
【識別番号】110001210
【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所
(72)【発明者】
【氏名】スン ジュン
【テーマコード（参考）】
5F038
5F048
【Ｆターム（参考）】
5F038AV04
5F038AV05
5F038BH04
5F038BH06
5F038BH09
5F038BH13
5F048AB10
5F048AC10
5F048BA02
5F048BA12
5F048BE02
5F048BE03
5F048BE05
5F048CA01
5F048CC06
5F048CC10
(57)【要約】
本発明は、静電気保護構造及びその製造方法に関する。静電気保護構造は、基板と、埋込層と、第１のディープウェルと、第２のディープウェルと、第３のディープウェルと、を含み、第１のディープウェル内には、逆の導電型のウェル領域及び同一の導電型の高濃度ドーピング領域が設けられ、第２のディープウェル及び第３のディープウェル内には、同一の導電型のウェル領域及び高濃度ドーピング領域がそれぞれ設けられ、第１のディープウェル、第１のウェル領域、及び第２のウェル領域は、浮遊しており、第１の高濃度ドーピング領域は引き出され静電気電圧に接続され、第６の高濃度ドーピング領域は、接地される。静電気ポートに正の電圧を入力する場合、第１の高濃度ドーピング領域、第１のウェル領域、第２の高濃度ドーピング領域、第３の高濃度ドーピング領域、第２のウェル領域、及び第４の高濃度ドーピング領域は、共に互いに直列に接続されたトランジスタを構成することによって、順方向の耐電圧を実現し、静電気ポートに負の電圧を入力する場合、埋込層、第２のディープウェル、第３のウェル領域、第４のウェル領域、第３のディープウェル、基板、及び第１のディープウェルは、寄生トランジスタを形成し、第１のディープウェル及び第１のウェル領域はダイオードを形成し、寄生トランジスタ及びダイオードによって逆方向の耐電圧を実現することができる。
【特許請求の範囲】
【請求項1】
静電気保護構造であって、第１導電型の基板と、
前記基板中に位置する、前記第１導電型とは逆の第２導電型の埋込層と、
前記埋込層の上面に位置するとともに浮遊して配置された、第１導電型の第１のディープウェルと、
前記埋込層の上面に位置するとともに一部の領域が前記基板に接触し、前記第１のディープウェルに隣接するとともに前記第１のディープウェルの外周に位置する、第２導電型の第２のディープウェルと、
前記埋込層上に位置するとともに前記基板に完全に接触し、前記第２のディープウェルに隣接するとともに前記第２のディープウェルの外周に位置する、第１導電型の第３のディープウェルと、を含み、
前記第１のディープウェルの上部表層には、互いに分離されるとともに浮遊して配置された第１のウェル領域及び第２のウェル領域が設けられ、前記第１のウェル領域及び前記第２のウェル領域は、いずれも第２導電型であり、前記第１のウェル領域の上部表層には、互いに分離された第１の高濃度ドーピング領域及び第２の高濃度ドーピング領域が設けられ、前記第２のウェル領域の上部表層には、互いに分離された第３の高濃度ドーピング領域及び第４の高濃度ドーピング領域が設けられ、前記第１の高濃度ドーピング領域、前記第２の高濃度ドーピング領域、前記第３の高濃度ドーピング領域、及び前記第４の高濃度ドーピング領域は、第１導電型であり、前記第１の高濃度ドーピング領域は、第１の電極として引き出され静電気ポートに接続され、前記第２の高濃度ドーピング領域は、第２の電極として引き出され、前記第３の高濃度ドーピング領域は、第３の電極として引き出され前記第２の電極に電気的に接続され、前記第４の高濃度ドーピング領域は、第４の電極として引き出され、
前記第２のディープウェルの上部表層には、第２導電型の第３のウェル領域が設けられ、前記第３のウェル領域の上部表層には、浮遊する第２導電型の第５の高濃度ドーピング領域が設けられ、
前記第３のディープウェルの上部表層には、第１導電型の第４のウェル領域が設けられ、前記第４のウェル領域の上部表層には、第１導電型の第６の高濃度ドーピング領域が設けられ、前記第６の高濃度ドーピング領域は引き出され前記第４の電極と共に接地される
ことを特徴とする静電気保護構造。
【請求項2】
前記第１導電型は、Ｐ型であり、前記第２導電型は、Ｎ型であり、前記静電気ポートに静電気電圧を入力する場合、前記第１の高濃度ドーピング領域、前記第１のウェル領域、及び前記第２の高濃度ドーピング領域は、共に第１のＰＮＰトランジスタを構成し、前記第３の高濃度ドーピング領域、前記第２のウェル領域、及び前記第４の高濃度ドーピング領域は、共に第２のＰＮＰトランジスタを構成し、前記第１のＰＮＰトランジスタと前記第２のＰＮＰトランジスタとは、互いに直列に接続される
ことを特徴とする請求項１に記載の静電気保護構造。
【請求項3】
前記静電気電圧が正の電圧である場合、前記第１の電極は、前記第１のＰＮＰトランジスタのエミッタとして機能し、前記第２の電極は、前記第１のＰＮＰトランジスタのコレクタとして機能し、前記第１のウェル領域は、前記第１のＰＮＰトランジスタのベースとして機能し、
前記第３の電極は、前記第２のＰＮＰトランジスタのエミッタとして機能し、前記第４の電極は、前記第２のＰＮＰトランジスタのコレクタとして機能し、前記第２のウェル領域は、前記第２のＰＮＰトランジスタのベースとして機能する
ことを特徴とする請求項２に記載の静電気保護構造。
【請求項4】
前記静電気電圧が負の電圧である場合、前記第１の電極は、前記第１のＰＮＰトランジスタのコレクタとして機能し、前記第２の電極は、前記第１のＰＮＰトランジスタのエミッタとして機能し、前記第１のウェル領域は、前記第１のＰＮＰトランジスタのベースとして機能し、
前記第３の電極は、前記第２のＰＮＰトランジスタのコレクタとして機能し、前記第４の電極は、前記第２のＰＮＰトランジスタのエミッタとして機能し、前記第２のウェル領域は、前記第２のＰＮＰトランジスタのベースとして機能する
ことを特徴とする請求項２に記載の静電気保護構造。
【請求項5】
前記第１の高濃度ドーピング領域、前記第２の高濃度ドーピング領域、前記第３の高濃度ドーピング領域、及び前記第４の高濃度ドーピング領域の数は、いずれも少なくとも２つであり、複数の前記第１の高濃度ドーピング領域同士の間は互いに分離され、複数の前記第２の高濃度ドーピング領域同士の間は互いに分離され、複数の前記第３の高濃度ドーピング領域同士の間は互いに分離され、複数の前記第４の高濃度ドーピング領域同士の間は互いに分離される
ことを特徴とする請求項１に記載の静電気保護構造。
【請求項6】
複数の前記第１の高濃度ドーピング領域同士の間は、電気的に接続されて前記第１の電極として機能し、複数の前記第２の高濃度ドーピング領域同士の間は、電気的に接続されて前記第２の電極として機能し、複数の前記第３の高濃度ドーピング領域同士の間は、電気的に接続されて前記第３の電極として機能し、複数の前記第４の高濃度ドーピング領域同士の間は、電気的に接続されて前記第４の電極として機能することを特徴とする請求項５に記載の静電気保護構造。
【請求項7】
前記第１のディープウェルの上部表層において前記第１のウェル領域と前記第２のウェル領域との間には、少なくとも１つの第５のウェル領域が更に設けられ、前記第５のウェル領域は、前記第１のウェル領域及び前記第２のウェル領域とそれぞれ分離され、前記第５のウェル領域は、第２導電型であり、各前記第５のウェル領域の上部表層には、第１導電型の第７の高濃度ドーピング領域及び第８の高濃度ドーピング領域が設けられ、各前記第５のウェル領域における前記第７の高濃度ドーピング領域は、隣接する前記第５のウェル領域における前記第８の高濃度ドーピング領域に電気的に接続され、前記第１のウェル領域に隣接する前記第７の高濃度ドーピング領域は、前記第２の高濃度ドーピング領域に電気的に接続され、前記第２のウェル領域に隣接する前記第８の高濃度ドーピング領域は、前記第３の高濃度ドーピング領域に電気的に接続される
ことを特徴とする請求項１に記載の静電気保護構造。
【請求項8】
前記第１導電型は、Ｐ型であり、前記第２導電型は、Ｎ型であり、前記静電気ポートに静電気電圧を入力する場合、前記第１の高濃度ドーピング領域、前記第１のウェル領域、及び前記第２の高濃度ドーピング領域は、共に第１のＰＮＰトランジスタを構成し、前記第３の高濃度ドーピング領域、前記第２のウェル領域、及び前記第４の高濃度ドーピング領域は、共に第２のＰＮＰトランジスタを構成し、前記第７の高濃度ドーピング領域、前記第５のウェル領域、及び前記第８の高濃度ドーピング領域は、共に第３のＰＮＰトランジスタを構成し、前記第１のＰＮＰトランジスタ、複数の前記第３のＰＮＰトランジスタ、及び前記第２のＰＮＰトランジスタは、互いに直列に接続される
ことを特徴とする請求項７に記載の静電気保護構造。
【請求項9】
前記第１のディープウェルの上部表層には、複数の第６のウェル領域が更に設けられ、複数の前記第６のウェル領域は、前記第１のウェル領域及び前記第２のウェル領域と交互に配置され、前記第６のウェル領域は、第１導電型であることを特徴とする請求項１に記載の静電気保護構造。
【請求項10】
前記第２のディープウェルは、前記第１のディープウェルの外周を取り囲む環状構造であり、前記第３のディープウェルは、前記第２のディープウェルの外周を取り囲む環状構造であることを特徴とする請求項１に記載の静電気保護構造。
【請求項11】
前記第３のウェル領域の側壁の幅は、前記第２のディープウェルの側壁の幅よりも小さいことを特徴とする請求項１に記載の静電気保護構造。
【請求項12】
前記第４のウェル領域の側壁の幅は、前記第３のディープウェルの側壁の幅よりも小さいことを特徴とする請求項１に記載の静電気保護構造。
【請求項13】
前記第１のディープウェルの上部表層に位置し、前記第１のディープウェルの上面から前記第１のウェル領域まで貫通し、前記第１の高濃度ドーピング領域及び前記第２の高濃度ドーピング領域と交互に配置される第１の分離構造と、前記第１のディープウェルの上部表層に位置し、前記第１のディープウェルの上面から前記第２のウェル領域まで貫通し、前記第３の高濃度ドーピング領域及び前記第４の高濃度ドーピング領域と交互に配置される第２の分離構造と、を更に含む
ことを特徴とする請求項１に記載の静電気保護構造。
【請求項14】
前記第２のディープウェル及び前記第３のディープウェルの上部表層に位置するとともに、前記第５の高濃度ドーピング領域と前記第６の高濃度ドーピング領域との間に位置する第３の分離構造と、前記第４のウェル領域の上部表層に位置するとともに、前記第１の高濃度ドーピング領域と前記第５の高濃度ドーピング領域との間、及び前記第４の高濃度ドーピング領域と前記第５の高濃度ドーピング領域との間に位置する第４の分離構造と、を更に含む
ことを特徴とする請求項１に記載の静電気保護構造。
【請求項15】
第１導電型の基板を提供することと、前記基板中に、前記第１導電型とは逆の第２導電型の埋込層を形成することと、
前記埋込層の上面に、浮遊して配置された第１導電型の第１のディープウェルを形成することと、
一部の領域が前記基板に接触し、前記第１のディープウェルに隣接するとともに前記第１のディープウェルの外周に位置する第２導電型の第２のディープウェルを、前記埋込層の上面に形成することと、
前記基板に完全に接触し、前記第２のディープウェルに隣接するとともに前記第２のディープウェルの外周に位置する第１導電型の第３のディープウェルを、前記埋込層上に形成することと、
互いに分離されるとともに浮遊して配置された、第２導電型の第１のウェル領域及び第２のウェル領域を、前記第１のディープウェルの上部表層に形成し、前記第１のウェル領域の上部表層に、互いに分離された第１の高濃度ドーピング領域及び第２の高濃度ドーピング領域を形成し、前記第２のウェル領域の上部表層に、互いに分離された第３の高濃度ドーピング領域及び第４の高濃度ドーピング領域を形成し、前記第１の高濃度ドーピング領域、前記第２の高濃度ドーピング領域、前記第３の高濃度ドーピング領域、及び前記第４の高濃度ドーピング領域は、第１導電型であり、前記第１の高濃度ドーピング領域を第１の電極として引き出し静電気ポートに接続し、前記第２の高濃度ドーピング領域を第２の電極として引き出し、前記第３の高濃度ドーピング領域を第３の電極として引き出し前記第２の電極に電気的に接続し、前記第４の高濃度ドーピング領域を第４の電極として引き出すことと、
前記第２のディープウェルの上部表層に、第２導電型の第３のウェル領域を形成し、前記第３のウェル領域の上部表層に、浮遊する第２導電型の第５の高濃度ドーピング領域を形成することと、
前記第３のディープウェルの上部表層に、第１導電型の第４のウェル領域を形成し、前記第４のウェル領域の上部表層に、第１導電型の第６の高濃度ドーピング領域を形成し、前記第６の高濃度ドーピング領域を引き出し前記第４の電極と共に接地させることと、を含む
ことを特徴とする静電気保護構造の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体の技術分野に関し、特に、静電気保護構造、及びその製造方法に関する。
【0002】
本出願は、２０２１年６月１５に中国特許庁に提出された、出願番号が２０２１１０６５８５１８４、発明名称が「静電気保護構造、及びその製造方法」である中国特許出願に基づき優先権を主張し、該特許出願の内容全体を参照により本出願に組み込む。
【背景技術】
【0003】
ここでの説明は、本発明に関連する背景情報を提供するものに過ぎず、必ずしも例示的な技術を構成するものではない。
【0004】
集積回路における高電圧デバイスの応用がますます広くなるにつれて、その静電気放電(Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ、ＥＳＤ)防止能力に対する要求もますます高まっている。通常、高電圧静電気保護構造は、高電圧に耐える要求を達成するために、複数の低電圧デバイスを直列に接続した構造となっている。
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の高電圧静電気保護構造は、通常、順方向の耐電圧には問題ないが、逆方向の高電圧には耐えられず、順方向のＥＳＤ保護能力と逆方向のＥＳＤ保護能力とが一致しないという問題があった。
【0006】
本発明のいくつかの実施例によると、静電気保護構造、及びその製造方法を提供する。
【課題を解決するための手段】
【0007】
静電気保護構造であって、第１導電型の基板と、前記基板中に位置する、前記第１導電型とは逆の第２導電型の埋込層と、前記埋込層の上面に位置するとともに浮遊して配置された、第１導電型の第１のディープウェルと、前記埋込層の上面に位置するとともに一部の領域が前記基板に接触し、前記第１のディープウェルに隣接するとともに前記第１のディープウェルの外周に位置する、第２導電型の第２のディープウェルと、前記埋込層上に位置するとともに前記基板に完全に接触し、前記第２のディープウェルに隣接するとともに前記第２のディープウェルの外周に位置する、第１導電型の第３のディープウェルと、を含み、前記第１のディープウェルの上部表層には、互いに分離されるとともに浮遊して配置された第１のウェル領域及び第２のウェル領域が設けられ、前記第１のウェル領域及び前記第２のウェル領域は、いずれも第２導電型であり、前記第１のウェル領域の上部表層には、互いに分離された第１の高濃度ドーピング領域及び第２の高濃度ドーピング領域が設けられ、前記第２のウェル領域の上部表層には、互いに分離された第３の高濃度ドーピング領域及び第４の高濃度ドーピング領域が設けられ、前記第１の高濃度ドーピング領域、前記第２の高濃度ドーピング領域、前記第３の高濃度ドーピング領域、及び前記第４の高濃度ドーピング領域は、第１導電型であり、前記第１の高濃度ドーピング領域は、第１の電極として引き出され静電気ポートに接続され、前記第２の高濃度ドーピング領域は第２の電極として引き出され、前記第３の高濃度ドーピング領域は第３の電極として引き出され前記第２の電極に電気的に接続され、前記第４の高濃度ドーピング領域は第４の電極として引き出され、前記第２のディープウェルの上部表層には、第２導電型の第３のウェル領域が設けられ、前記第３のウェル領域の上部表層には、浮遊する第２導電型の第５の高濃度ドーピング領域が設けられ、前記第３のディープウェルの上部表層には、第１導電型の第４のウェル領域が設けられ、前記第４のウェル領域の上部表層には、第１導電型の第６の高濃度ドーピング領域が設けられ、前記第６の高濃度ドーピング領域は引き出され前記第４の電極と共に接地される。
【0008】
一実施例において、前記第１導電型は、Ｐ型であり、前記第２導電型は、Ｎ型であり、前記静電気ポートに静電気電圧を入力する場合、前記第１の高濃度ドーピング領域、前記第１のウェル領域、及び前記第２の高濃度ドーピング領域は、共に第１のＰＮＰトランジスタを構成し、前記第３の高濃度ドーピング領域、前記第２のウェル領域、及び前記第４の高濃度ドーピング領域は、共に第２のＰＮＰトランジスタを構成し、前記第１のＰＮＰトランジスタと前記第２のＰＮＰトランジスタとは、互いに直列に接続される。
【0009】
一実施例において、前記静電気電圧が正の電圧である場合、前記第１の電極は、前記第１のＰＮＰトランジスタのエミッタとして機能し、前記第２の電極は、前記第１のＰＮＰトランジスタのコレクタとして機能し、前記第１のウェル領域は、前記第１のＰＮＰトランジスタのベースとして機能し、前記第３の電極は、前記第２のＰＮＰトランジスタのエミッタとして機能し、前記第４の電極は、前記第２のＰＮＰトランジスタのコレクタとして機能し、前記第２のウェル領域は、前記第２のＰＮＰトランジスタのベースとして機能する。
【0010】
一実施例において、前記静電気電圧が負の電圧である場合、前記第１の電極は、前記第１のＰＮＰトランジスタのコレクタとして機能し、前記第２の電極は、前記第１のＰＮＰトランジスタのエミッタとして機能し、前記第１のウェル領域は、前記第１のＰＮＰトランジスタのベースとして機能し、前記第３の電極は、前記第２のＰＮＰトランジスタのコレクタとして機能し、前記第４の電極は、前記第２のＰＮＰトランジスタのエミッタとして機能し、前記第２のウェル領域は、前記第２のＰＮＰトランジスタのベースとして機能する。
【0011】
一実施例において、前記第１の高濃度ドーピング領域、前記第２の高濃度ドーピング領域、前記第３の高濃度ドーピング領域、及び前記第４の高濃度ドーピング領域の数は、いずれも少なくとも２つであり、複数の前記第１の高濃度ドーピング領域同士の間は互いに分離され、複数の前記第２の高濃度ドーピング領域同士の間は互いに分離され、複数の前記第３の高濃度ドーピング領域同士の間は互いに分離され、複数の前記第４の高濃度ドーピング領域同士の間は互いに分離される。
【0012】
一実施例において、複数の前記第１の高濃度ドーピング領域同士の間は、電気的に接続されて前記第１の電極として機能し、複数の前記第２の高濃度ドーピング領域同士の間は、電気的に接続されて前記第２の電極として機能し、複数の前記第３の高濃度ドーピング領域同士の間は、電気的に接続されて前記第３の電極として機能し、複数の前記第４の高濃度ドーピング領域同士の間は、電気的に接続されて前記第４の電極として機能する。
【0013】
一実施例において、前記第１のディープウェルの上部表層において前記第１のウェル領域と前記第２のウェル領域との間には、少なくとも１つの第５のウェル領域が更に設けられ、前記第５のウェル領域は、前記第１のウェル領域及び前記第２のウェル領域とそれぞれ分離され、前記第５のウェル領域は、第２導電型であり、各前記第５のウェル領域の上部表層には、第１導電型の第７の高濃度ドーピング領域及び第８の高濃度ドーピング領域が設けられ、各前記第５のウェル領域における前記第７の高濃度ドーピング領域は、隣接する前記第５のウェル領域における前記第８の高濃度ドーピング領域に電気的に接続され、前記第１のウェル領域に隣接する前記第７の高濃度ドーピング領域は、前記第２の高濃度ドーピング領域に電気的に接続され、前記第２のウェル領域に隣接する前記第８の高濃度ドーピング領域は、前記第３の高濃度ドーピング領域に電気的に接続される。
【0014】
一実施例において、前記第１のディープウェルの上部表層には、複数の第６のウェル領域が更に設けられ、複数の前記第６のウェル領域は、前記第１のウェル領域及び前記第２のウェル領域と交互に配置され、前記第６のウェル領域は、第１導電型である。
【0015】
一実施例において、前記第２のディープウェルは、前記第１のディープウェルの外周を取り囲む環状構造であり、前記第３のディープウェルは、前記第２のディープウェルの外周を取り囲む環状構造である。
【0016】
静電気保護構造の製造方法は、第１導電型の基板を提供することと、前記基板中に、前記第１導電型とは逆の第２の導電型の埋込層を形成することと、前記埋込層の上面に、浮遊して配置された第１導電型の第１のディープウェルを形成することと、一部の領域が前記基板に接触し、前記第１のディープウェルに隣接するとともに前記第１のディープウェルの外周に位置する第２導電型の第２のディープウェルを、前記埋込層の上面に形成することと、前記基板に完全に接触し、前記第２のディープウェルに隣接するとともに前記第２のディープウェルの外周に位置する第１導電型の第３のディープウェルを、前記埋込層上に形成することと、互いに分離されるとともに浮遊して配置された、第２導電型の第１のウェル領域及び第２のウェル領域を、前記第１のディープウェルの上部表層に形成し、前記第１のウェル領域の上部表層に、互いに分離された第１の高濃度ドーピング領域及び第２の高濃度ドーピング領域を形成し、前記第２のウェル領域の上部表層に、互いに分離された第３の高濃度ドーピング領域及び第４の高濃度ドーピング領域を形成し、前記第１の高濃度ドーピング領域、前記第２の高濃度ドーピング領域、前記第３の高濃度ドーピング領域、及び前記第４の高濃度ドーピング領域は、第１導電型であり、前記第１の高濃度ドーピング領域を第１の電極として引き出し静電気ポートに接続し、前記第２の高濃度ドーピング領域を第２の電極として引き出し、前記第３の高濃度ドーピング領域を第３の電極として引き出し前記第２の電極に電気的に接続し、前記第４の高濃度ドーピング領域を第４の電極として引き出すことと、前記第２のディープウェルの上部表層に、第２導電型の第３のウェル領域を形成し、前記第３のウェル領域の上部表層に、浮遊する第２導電型の第５の高濃度ドーピング領域を形成することと、前記第３のディープウェルの上部表層に、第１導電型の第４のウェル領域を形成し、前記第４のウェル領域の上部表層に、第１導電型の第６の高濃度ドーピング領域を形成し、前記第６の高濃度ドーピング領域を引き出し前記第４の電極と共に接地させることと、を含む。
【0017】
本発明の１つ又は複数の実施例の詳細は、以下の図面及び説明で示される。本発明の他の特徴、目的、及び利点は、明細書、図面、及び特許請求の範囲から明らかになる。
【図面の簡単な説明】
【0018】
以下、本発明の実施例又は例示的な技術における技術的解決策をより明確に説明するために、実施例又は例示的な技術の説明に必要な図面について簡単に説明する。以下の説明における図面は、本発明のいくつかの実施例にすぎず、当業者であれば、創造的な努力を払わずにこれらの図面に基づいて他の図面を得ることができることが明らかであろう。
【図1】一実施例における静電気保護構造の断面構成模式図である
【図2】一実施例における静電気保護構造の断面構成模式図である
【図3】一実施例における静電気保護構造の断面構成模式図である
【図4】一実施例における静電気保護構造の断面構成模式図である
【図5】一実施例における静電気保護構造の等価模式図である
【図6】一実施例における静電気保護構造の断面構成模式図である
【図7】一実施例における静電気保護構造の製造方法のフローチャートである。
【図8】一実施例における静電気保護構造の製造方法のフローチャートである。
【発明を実施するための形態】
【0019】
以下、本発明への理解を容易にするために、関連図面を参照して本発明をより完全に説明する。本発明の好適な実施例を図面に示す。しかしながら、本発明は、多くの異なる形態で実施することができ、本明細書に記載の実施例に限定されない。逆に、これらの実施例は、本発明の開示内容をより徹底的かつ完全的にすることを目的として提供される。
【0020】
特に定義しない限り、本明細書で使用される全ての技術用語及び科学用語は、当業者によって一般的に理解されるような意味を有する。本明細書において、本発明の明細書で使用される用語は、具体的な実施例を説明する目的のみで使用され、本発明を限定することを意図するものではない。
【0021】
理解すべきものとして、要素又は層が他の要素又は層「...上にある」、「...に隣接する」、「に接続される」、又は「に結合される」と呼ばれる場合、直接他の要素又は層上にあるか、直接他の要素又は層に隣接するか、直接他の要素又は層に接続又は結合されてもよいし、或は、介在する要素又は層が存在してもよい。逆に、要素が他の要素又は層に対して「直接...上にある」、「直接...に隣接する」、「に直接接続される」、又は「に直接結合される」と呼ばれる場合には、介在する要素又は層が存在しない。理解すべきものとして、第１、第２、第３などの用語を使用して説明様々な要素、部品、領域、層、導電型及び/又は部分、これらの要素、部品、領域、層、導電型及び/又は部分は、これらの用語によって限定されるべきではない。これらの用語は、１つの要素、部品、領域、層、導電型又は部分と、もう１つ他の要素、部品、領域、層、導電型又は部分とを区分するために用いられる。したがって、本明細書の教示から逸脱することなく、後述する第１の要素、部品、領域、層、又は部分は、第２の要素、部品、領域、層、又は部分として表すことができる。例を挙げて言えば、第１導電型を第２導電型と呼び、同様に、第２導電型を第１導電型と呼ぶことができる。第１導電型と第２導電型とは、異なる導電型であり、例えば、第１導電型はＰ型であり、第２導電型はＮ型であってもよいし、或は、第１導電型はＮ型であり、第２導電型はＰ型であってもよい。
【0022】
「...下にある」、「...下方にある」、「の下の」、「...の下にある」、「...の上にある」、「の上の」等の空間関係用語は、ここでは、図面に示された１つの要素又は特徴と他の要素又は特徴との関係を説明するために用いられる。理解すべきものとして、図面に示された方位に加えて、空間関係用語は、使用及び動作中のデバイスの異なる方位を更に含む。例えば、図面のデバイスが反転する場合、「他の要素の下にある」、「その下にある」、又は「その下方にある」要素又は特徴の方位が他の要素又は特徴の「上にある」に変えることとして説明される。したがって、例示的な用語である「...下方にある」及び「...下にある」は、上及び下のような２つの方位を含むことができる。なお、デバイスは、他の方位(例えば、９０度回転又は他の方位)を含んでもよく、ここで使用される空間用語もそれに応じて解釈される。
【0023】
本明細書で使用される場合、単数形の「一」、「１つ」、及び「前記/当該」は、文脈で明らかにそうでないことを示していない限り、複数形も含むことができる。更に理解すべきものとしては、「含む／含有する」又は「有する」などの用語は、説明される特徴、全体、ステップ、操作、部品、部分、又はそれらの組み合わせの存在を指定するが、１つ又は複数の別の特徴、全体、ステップ、操作、部品、部分、又はそれらの組み合わせの存在又は付加の可能性を排除しない。それと同時に、本明細書において、用語「及び/又は」は、関連する列挙された項目の任意の及び全ての組み合わせを含む。
【0024】
図１は、一実施例の静電気保護構造の構成模式図である。静電気保護構造１０は、基板１００と、埋込層２００と、第１のディープウェル３００と、第２のディープウェル４００と、第３のディープウェル５００と、を含む。
【0025】
本実施例において、基板１００は、第１導電型であり、基板１００内には、注入された埋込層２００が形成され、埋込層２００は、第１導電型とは逆の第２導電型である。例示的に、本実施例において、第１導電型は、Ｐ型であり、第２導電型は、Ｎ型である。
【0026】
本実施例において、第１のディープウェル３００は、埋込層２００上に位置するとともに、浮遊して配置され、第１導電型である。
【0027】
ここで、第１のディープウェル３００と埋込層２００とは、逆の導電型を有し、第１のディープウェル３００と埋込層２００とは、異なるドーピング濃度勾配を有し、それにより、第１のディープウェル３００と埋込層２００との間にはＰＮ接合を形成することができる。したがって、静電気保護構造が静電気電圧に接続されると、第１のディープウェル３００と埋込層２００との間は、静電気放電の潜在的経路の1つとして機能することができる。
【0028】
ここで、第１のディープウェル３００の上部表層には、互いに分離されるとともに浮遊して配置された第１のウェル領域３１０と第２のウェル領域３２０とが設けられ、第１のウェル領域３１０及び第２のウェル領域３２０は、いずれも第２導電型であり、第１のウェル領域３１０の上部表層には、互いに分離された第１の高濃度ドーピング領域３１１と第２の高濃度ドーピング領域３１２とが設けられ、第２のウェル領域３２０の上部表層には、互いに分離された第３の高濃度ドーピング領域３２１と第４の高濃度ドーピング領域３２２とが設けられ、第１の高濃度ドーピング領域３１１、第２の高濃度ドーピング領域３１２、第３の高濃度ドーピング領域３２１、及び第４の高濃度ドーピング領域３２２は、第１導電型であり、第１の高濃度ドーピング領域３１１は第１の電極Ｊ１として引き出され静電気ポートＨに接続され、第２の高濃度ドーピング領域３１２は第２の電極Ｊ２として引き出され、第３の高濃度ドーピング領域３２１は、第３の電極Ｊ３として引き出され第２の電極Ｊ２に電気的に接続され、第４の高濃度ドーピング領域３２２は、第４の電極Ｊ４として引き出される。
【0029】
ここで、静電気ポートＨは、一方向又は双方向の耐電圧が要求とされるポートであり、静電気電圧を入力するために用いられ、静電気電圧は、例えば高電圧の静電気電圧であってもよい。本実施例の静電気保護構造は、一方向の耐電圧が必要とされる場合には、順方向の耐電圧又は逆方向の耐電圧を行うことができ、双方向の耐電圧が必要とされる場合には、順方向の耐電圧及び逆方向の耐電圧を行うことによって、接続された静電気を放電することができる。ここで、第４の電極Ｊ４は、静電気保護構造の静電気ポートＬとして機能する。
【0030】
ここで、第１のディープウェル３００は、第１のウェル領域３１０及び第２のウェル領域３２０とは逆の導電型を有するとともに、第１のウェル領域３１０及び第２のウェル領域３２０とは異なるドーピング濃度勾配を有するため、第１のディープウェル３００と第１のウェル領域３１０との間、及び第１のディープウェル３００と第２のウェル領域３２０との間には、ＰＮ接合を形成することができ、それにより、静電気ポートＨに静電気電圧を入力すると、第１のウェル領域３１０と第１の高濃度ドーピング領域３１１との間、及び第１のウェル領域３１０と第２の高濃度ドーピング領域３１２との間は、静電気放電の潜在的経路の１つのとして機能することができる。
【0031】
ここで、第１のウェル領域３１０は、第１の高濃度ドーピング領域３１１及び第２の高濃度ドーピング領域３１２とは逆の導電型を有するとともに、第１の高濃度ドーピング領域３１１及び第２の高濃度ドーピング領域３１２とは異なるドーピング濃度勾配を有するため、第１のウェル領域３１０と第１の高濃度ドーピング領域３１１との間には、ＰＮ接合を形成することができ、第１のウェル領域３１０と第２の高濃度ドーピング領域３１２との間には、ＰＮ接合を形成することができるとともに、第１のウェル領域３１０と第１の高濃度ドーピング領域３１１との間のＰＮ接合と、第１のウェル領域３１０と第２の高濃度ドーピング領域３１２との間に形成されたＰＮ接合とは、電圧バイアスが逆であり、これにより、静電気ポートＨに静電気電圧を入力すると、第１のウェル領域３１０と第１の高濃度ドーピング領域３１１との間、及び第１のウェル領域３１０と第２の高濃度ドーピング領域３１２との間は、静電気放電のための潜在的経路の１つのとして機能することができる。
【0032】
ここで、第２のウェル領域３２０は、第３の高濃度ドーピング領域３２１及び第４の高濃度ドーピング領域３２２とは逆の導電型を有するとともに、第３の高濃度ドーピング領域３２１及び第４の高濃度ドーピング領域３２２とは異なるドーピング濃度勾配を有するため、第２のウェル領域３２０と第３の高濃度ドーピング領域３２１との間には、ＰＮ接合を形成することができ、第２のウェル領域３２０と第４の高濃度ドーピング領域３２２との間には、ＰＮ接合を形成することができるとともに、第２のウェル領域３２０と第３の高濃度ドーピング領域３２１との間のＰＮ接合と、第２のウェル領域３２０と第４の高濃度ドーピング領域３２２との間に形成されたＰＮ接合とは、電圧バイアスが逆であり、これにより、静電気ポートＨに静電気電圧を入力すると、第２のウェル領域３２０と第３の高濃度ドーピング領域３２１との間、及び第２のウェル領域３２０と第４の高濃度ドーピング領域３２２との間は、静電気放電のための潜在的経路の１つのとして機能することができる。
【0033】
ここで、第１の高濃度ドーピング領域３１１は、第１の電極Ｊ１として引き出され静電気ポートＨに接続され、第２の高濃度ドーピング領域３１２は、第２の電極Ｊ２として引き出され、第３の高濃度ドーピング領域３２１は、第３の電極Ｊ３として引き出され第２の電極Ｊ２に電気的に接続され、第４の高濃度ドーピング領域３２２は、第４の電極Ｊ４として引き出されるため、静電気ポートＨに静電気電圧を入力するとともに、第１のウェル領域３１０と第２の高濃度ドーピング領域３１２との間のＰＮ接合がブレークダウンされると、第３の電極Ｊ３と第２の電極Ｊ２との間は、電流がターンオンされ、第１の高濃度ドーピング領域３１１、第１のウェル領域３１０、第２の高濃度ドーピング領域３１２、第３の高濃度ドーピング領域３２１、第２のウェル領域３２０、及び第４の高濃度ドーピング領域３２２は、異なる電圧バイアスを有する静電気放電の潜在的経路を形成する。
【0034】
いくつかの実施例において、図２に示されたように、第１の高濃度ドーピング領域３１１、第２の高濃度ドーピング領域３１２、第３の高濃度ドーピング領域３２１、及び第４の高濃度ドーピング領域３２２の数は、いずれも少なくとも２つであり(図２は、数がいずれも２つである例である)、複数の第１の高濃度ドーピング領域３１１同士の間は、互いに分離され、複数の第２の高濃度ドーピング領域３１２同士の間は、互いに分離され、複数の第３の高濃度ドーピング領域３２１同士の間は、互いに分離され、複数の第４の高濃度ドーピング領域３２２同士の間は、互いに分離される。ここで、複数の第１の高濃度ドーピング領域３１１同士の間は、電気的に接続されて第１の電極Ｊ１として機能し、複数の第２の高濃度ドーピング領域３１２同士の間は、電気的に接続されて第２の電極Ｊ２として機能し、複数の第３の高濃度ドーピング領域３２１同士の間は、電気的に接続されて第３の電極Ｊ３として機能し、複数の第４の高濃度ドーピング領域３２２同士の間は、電気的に接続されて第４の電極Ｊ４として機能する。したがって、各電極は複数の高濃度ドーピング領域に対応し、各電極の静電気保護中の静電気放電能力の向上に有利である。
【0035】
ここで、第１の高濃度ドーピング領域３１１、第２の高濃度ドーピング領域３１２、第３の高濃度ドーピング領域３２１、及び第４の高濃度ドーピング領域３２２の数は、実際の要求に応じて設定することができ、例えば、実際の静電気電圧の大きさに応じて設定することができる。静電気電圧がより高い場合、製品の大きさが許容できる範囲内でより多い数を設定することができ、静電気電圧がより小さい場合、より少ない数を設定することができる。
【0036】
いくつかの実施例において、第１導電型がＰ型であり、第２導電型がＮ型であり、静電気ポートＨに静電気電圧を入力すると、第１の高濃度ドーピング領域３１１、第１のウェル領域３１０、及び第２の高濃度ドーピング領域３１２は、共に第１のＰＮＰトランジスタを構成し、第３の高濃度ドーピング領域３２１、第２のウェル領域３２０、及び第４の高濃度ドーピング領域３２２は、共に第２のＰＮＰトランジスタを構成し、第１のＰＮＰトランジスタと第２のＰＮＰトランジスタとは、互いに直列に接続される。ＰＮＰトランジスタを利用してＥＳＤ保護を行うことにより、その維持電圧をより高くすることができる。
【0037】
更に、静電気ポートＨに正の電圧を入力する場合、第１の電極Ｊ１は、第１のＰＮＰトランジスタのエミッタであり、第２の電極Ｊ２は、第１のＰＮＰトランジスタのコレクタであり、第１のウェル領域３１０は、第１のＰＮＰトランジスタの浮遊ベースであり、第３の電極Ｊ３は、第２のＰＮＰトランジスタのエミッタであり、第４の電極Ｊ４は、第２のＰＮＰトランジスタのコレクタであり、第２のウェル領域３２０は、第２のＰＮＰトランジスタの浮遊ベースである。ここで、静電気ポートＨに正の電圧を入力する場合、静電気保護構造は順方向の耐電圧モードにあり、第１のＰＮＰトランジスタのエミッタと浮遊ベースの順バイアスによって、第１のＰＮＰトランジスタの浮遊ベースとエミッタがブレークダウンされ、ブレークダウンに起因するアバランシェ電流が第２のＰＮＰトランジスタのエミッタを通過し、第１のＰＮＰトランジスタと第２のＰＮＰトランジスタとの間の直列接続を実現し、順方向の静電気保護の静電気放電の主経路を形成し、高電圧に耐える要求を達成する。
【0038】
更に、静電気ポートＨに負の電圧を入力する場合、第１の電極Ｊ１は、第１のＰＮＰトランジスタのコレクタであり、第２の電極Ｊ２は、第１のＰＮＰトランジスタのエミッタであり、第３の電極Ｊ３は、第２のＰＮＰトランジスタのコレクタであり、第４の電極Ｊ４は、第２のＰＮＰトランジスタのエミッタである。
【0039】
したがって、異なる静電気電圧を入力する場合、第１のＰＮＰトランジスタと第２のＰＮＰトランジスタのコレクタとエミッタを入れ替えることができ、双方向の耐電圧の一致性をより容易に実現することができる。
【0040】
説明すべきものとして、他の実施例において、ＰＮＰトランジスタを構成することに限定されず、他の層構造を設けることによって、他のデバイス種類、例えばＰＭＯＳデバイス、具体的にはＧＤＰＭＯＳデバイスの静電気保護構造を形成してもよい。
【0041】
いくつかの実施例において、図３に示されたように、第１のディープウェル３００の上部表層において第１のウェル領域３１０と第２のウェル領域３２０との間には、少なくとも１つの第５のウェル領域３３０(図３は、図２に示された実施例の基に１つの第５のウェル領域３３０を追加した実施例を示す)が更に設けられ、第５のウェル領域３３０は、第１のウェル領域３１０及び第２のウェル領域３２０と分離され、第５のウェル領域３３０は、第２導電型であり、各第５のウェル領域３３０の上部表層には、第１導電型の第７の高濃度ドーピング領域３３１及び第８の高濃度ドーピング領域が設けられ、各第５のウェル領域３３０の第７の高濃度ドーピング領域３３１は、隣接する第５のウェル領域３３０における第８の高濃度ドーピング領域３３２に電気的に接続され、第１のウェル領域３１０に隣接する第７の高濃度ドーピング領域３３１は、第２の高濃度ドーピング領域３１２に電気的に接続され、第２のウェル領域３２０に隣接する第８の高濃度ドーピング領域３３２は、第３の高濃度ドーピング領域３２１に電気的に接続される。これにより、第１の高濃度ドーピング領域３１１、第１のウェル領域３１０、第２の高濃度ドーピング領域３１２、第７の高濃度ドーピング領域３３１、第５のウェル領域３３０、第８の高濃度ドーピング領域３３２、第３の高濃度ドーピング領域３２１、第２のウェル領域３２０、及び第４の高濃度ドーピング領域３２２は、異なる電圧バイアスを有する静電気放電の潜在的経路を形成する。
【0042】
第１導電型がＰ型であり、第２導電型がＮ型であり、静電気ポートＨに静電気電圧を入力すると、第１の高濃度ドーピング領域３１１、第１のウェル領域３１０、及び第２の高濃度ドーピング領域３１２は、共に第１のＰＮＰトランジスタを構成し、第３の高濃度ドーピング領域３２１、第２のウェル領域３２０、及び第４の高濃度ドーピング領域３２２は、共に第２のＰＮＰトランジスタを構成し、第７の高濃度ドーピング領域３３１、第５のウェル領域３３０、及び第８の高濃度ドーピング領域３３２は、共に第３のＰＮＰトランジスタを構成し、第１のＰＮＰトランジスタ、複数の第３のＰＮＰトランジスタ、及び第２のＰＮＰトランジスタは、互いに直列に接続される。ここで、静電気ポートＨに正の電圧を入力すると、静電気保護構造は順方向の耐電圧モードにあり、第１のＰＮＰトランジスタのエミッタと浮遊ベースの順バイアスによって、第１のＰＮＰトランジスタの浮遊ベースとエミッタがブレークダウンされ、ブレークダウンに起因するアバランシェ電流が第３のＰＮＰトランジスタのエミッタを通過し、第３のＰＮＰトランジスタのエミッタと浮遊ベースの順バイアスによって、第２のＰＮＰトランジスタの浮遊ベースとエミッタがブレークダウンされ、ブレークダウンに起因するアバランシェ電流が第２のＰＮＰトランジスタのエミッタを通過し、それにより、第１のＰＮＰトランジスタと第３のＰＮＰトランジスタとの間の直列接続、及び第３のＰＮＰトランジスタと第２のＰＮＰトランジスタとの間の直列接続を実現し、順方向の静電気保護の静電気放電の主経路を形成して、静電気耐電圧の能力を更に向上させると同時に、より高い静電気維持電圧を有し、ラッチアップ効果を生じにくくすることができる。
【0043】
ここで、第３のＰＮＰトランジスタの数は、静電気電圧の異なるグレードに応じて設定することができ、静電気電圧のグレードが高いほど、より多い第３のＰＮＰトランジスタを設定して、より高いグレードの静電気保護を解決することができる。
【0044】
いくつかの実施例において、図４に示されたように、第１のディープウェル３００の上部表層には、複数の第６のウェル領域３４０が更に設けられ、複数の第６のウェル領域３４０は、第１のウェル領域３１０及び第２のウェル領域３２０と交互に配置され、第６のウェル領域３４０は、第１導電型である。
【0045】
ここで、第６のウェル領域３４０は、第１のウェル領域３１０及び第２のウェル領域３２０と交互に配置され、第１のウェル領域３１０及び第２のウェル領域３２０とは逆の導電型及び同一のドーピング濃度勾配を有するため、第６のウェル領域３４０によって、第１のウェル領域３１０と第２のウェル領域３２０とが分離され、第１のウェル領域３１０と第２のウェル領域３２０とが静電気耐電圧中に互いに影響を与えることが回避される。更に、第２のディープウェル４００に近い第６のウェル領域３４０は、第１のウェル領域３１０と第３のウェル領域との間に位置する。第６のウェル領域３４０と第１のウェル領域３１０及び第２のウェル領域３２０とは逆の導電型及び同一のドーピング濃度勾配を有するため、第６のウェル領域３４０によって、第１のウェル領域３１０と第３のウェル領域とが分離され、第１のウェル領域３１０と第３のウェル領域とが静電気耐電圧中に互いに影響を与えることが回避される。
【0046】
本実施例において、第２のディープウェル４００は、埋込層２００の上面に位置するとともに、一部の領域が基板１００に接触し、第２導電型であり、第２のディープウェル４００は、第１のディープウェル３００に隣接するとともに、第１のディープウェル３００の外周に位置する。
【0047】
ここで、第２のディープウェル４００は、埋込層２００の上面に位置するとともに、一部の領域が基板１００に接触し、第１のディープウェル３００に隣接する。第２のディープウェル４００及び埋込層２００は第１のディープウェル３００及び基板１００とは逆の導電型及び異なるドーピング濃度勾配を有するため、第２のディープウェル４００及び埋込層２００と基板１００との間には、ＰＮ接合を形成することができ、第２のディープウェル４００及び埋込層２００と第１のディープウェル３００との間には、ＰＮ接合を形成することができ、静電気ポートＨを介して電圧を入力すると、第２のディープウェル４００及び埋込層２００と基板１００との間、及び第２のディープウェル４００及び埋込層２００と第１のディープウェル３００との間は、静電気放電の潜在的経路の１つとなることができる。ここで、第２のディープウェル４００は、第１のディープウェル３００と第３のディープウェル５００との間に位置するとともに、第１のディープウェル３００及び第３のディープウェル５００とは逆の導電型を有し、それにより、第２のディープウェル４００によって、第１のディープウェル３００と第３のディープウェル５００とが分離される。
【0048】
ここで、第２のディープウェル４００の上部表層には、第２導電型の第３のウェル領域４１０が設けられ、第３のウェル領域４１０の上部表層には、浮遊する第２導電型の第５の高濃度ドーピング領域４１１が設けられる。第５の高濃度ドーピング領域４１１が浮遊して静電気保護構造の分離ポートとして引き出される。例示的に、第３のウェル領域４１０の側壁の幅は、第２のディープウェル４００の側壁の幅よりも小さいし、それにより、第３のウェル領域４１０は、隣接する第１のディープウェル３００及び第３のディープウェル５００とそれぞれ分離される。
【0049】
いくつかの実施例において、第２のディープウェル４００は、第１のディープウェル３００の外周を取り囲む環状構造であり、第３のディープウェル５００は、第２のディープウェル４００の外周を取り囲む環状構造であり、それにより、第２のディープウェル４００と第３のディープウェル５００とは、二重環構造を形成し、内部の第１のディープウェル３００とともに静電気放電ための放電経路を形成すると同時に、同一の導電型のウェル領域間の互いの影響を効果的に防止することもでき、静電気保護性能を効果的に向上させる。
【0050】
本実施例において、第３のディープウェル５００は、埋込層２００上に位置するとともに基板１００に接触し、第１導電型であり、第３のディープウェル５００は、第２のディープウェル４００に隣接するとともに、第２のディープウェル４００の外周に位置する。
【0051】
ここで、第３のディープウェル５００は、埋込層２００上に位置するとともに、基板１００に完全に接触し、第２のディープウェル４００に隣接する。第３のディープウェル５００及び基板１００は、第２のディープウェル４００及び埋込層２００とは逆の導電型を有するため、第３のディープウェル５００及び基板１００と第２のディープウェル４００及び埋込層２００との間には、ＰＮ接合を形成することができ、静電気ポートＨを介して電圧を入力すると、第３のディープウェル５００及び基板１００と第２のディープウェル４００及び埋込層２００との間は、静電気放電のための潜在的経路の１つとなることができる。
【0052】
ここで、第３のディープウェル５００の上部表層には、第１導電型の第４のウェル領域５１０が設けられ、第４のウェル領域５１０の上部表層には、第１導電型の第６の高濃度ドーピング領域５１１が設けられ、第６の高濃度ドーピング領域５１１は引き出され第４の電極Ｊ４と共に接地され、即ち、第６の高濃度ドーピング領域５１１は引き出され第４の電極Ｊ４と共に基板に接続される。例示的に、第４のウェル領域５１０の側壁の幅は、第３のディープウェル５００の側壁の幅よりも小さいし、それにより、第４のウェル領域５１０は、隣接する第２のディープウェル４００と分離される。
【0053】
ここで、第４のウェル領域５１０、第３のディープウェル５００及び基板１００と、埋込層２００、第２のディープウェル４００、及び第３のウェル領域４１０とは、逆の導電型及び異なるドーピング濃度勾配を有するため、第４のウェル領域５１０、第３のディープウェル５００、及び基板１００と、埋込層２００、第２のディープウェル４００、及び第３のウェル領域４１０との間には、ＰＮ接合を形成することができる。埋込層２００、第２のディープウェル４００、及び第３のウェル領域４１０と、第１のディープウェル３００とは、逆の導電型及び異なるドーピング濃度勾配を有するため、埋込層２００、第２のディープウェル４００、及び第３のウェル領域４１０と、第１のディープウェル３００との間には、ＰＮ接合を形成することができる。
【0054】
以下、図５を参照して、静電気保護構造が２つのＰＮＰトランジスタを含む例を挙げて、静電気保護構造の双方向静電気保護の過程を説明する。
【0055】
静電気ポートＨに正の電圧を入力すると、静電気保護構造は、順方向の耐電圧モードにあり、即ち、第１の高濃度ドーピング領域３１１と浮遊する第１のウェル領域３１０との間に形成されたＰＮ接合(図５のＰＮ１を参照)は、順バイアス状態にあり、第１のウェル領域３１０と第２の重ドーピングとの間に形成されたＰＮ接合(図５のＰＮ２を参照)は、逆バイアス状態にあり、第３の高濃度ドーピング領域３２１と浮遊する第２のウェル領域３２０との間に形成されたＰＮ接合(図５のＰＮ３を参照)は、順バイアス状態にあり、第２のウェル領域３２０と第４の重ドーピングとの間に形成されたＰＮ接合(を参照図５のＰＮ４)は、逆バイアス状態にある。第１のウェル領域３１０と第２の重ドーピングとの間に形成されたＰＮ接合がブレークダウンされると、第１の高濃度ドーピング領域３１１、第１のウェル領域３１０、及び第２の高濃度ドーピング領域３１２は、共に第１のＰＮＰトランジスタＱ１を構成し、第３の高濃度ドーピング領域３２１、第２のウェル領域３２０、及び第４の高濃度ドーピング領域３２２は、共に第２のＰＮＰトランジスタＱ２を構成し、第１のＰＮＰトランジスタＱ１及び第２のＰＮＰトランジスタＱ２によって順方向の耐電圧を行うことによって、より高い静電気維持電圧を有し、ラッチアップ効果を生じにくくすることができる。
【0056】
静電気ポートＨが負の電圧に接続されると、静電気保護構造は、負耐電圧モードにあり、即ち、接地された第６の高濃度ドーピング領域５１１は、正の電圧に接続されることに相当し、それにより、第４のウェル領域５１０、第３のディープウェル５００、及び基板１００と、埋込層２００、第２のディープウェル４００、及び第３のウェル領域４１０との間に形成されたＰＮ接合(図５のＰＮ５を参照)は、順バイアス状態にあり、埋込層２００、第２のディープウェル４００、及び第３のウェル領域４１０と、第１のディープウェル３００との間のＰＮ接合(図５のＰＮ６を参照)は、逆バイアス状態にあり、第１のディープウェル３００と第１のウェル領域３１０との間のＰＮ接合(図５のＰＮ７を参照)は、順バイアス状態にあり、且つ、第２のディープウェル４００及び埋込層２００と第１のディープウェル３００との間のＰＮ接合の耐電圧が非常に高いので、第２のＰＮＰトランジスタＱ２の浮遊ベースとエミッタのブレークダウン電圧より低くなることはない。それにより、埋込層２００、第２のディープウェル４００、及び第３のウェル領域４１０は、浮遊ベースに相当し、第４のウェル領域５１０、第３のディープウェル５００、及び基板１００は、エミッタに相当し、第１のディープウェル３００は、コレクタに相当し、埋込層２００、第２のディープウェル４００、第３のウェル領域４１０、第４のウェル領域５１０、第３のディープウェル５００、基板１００、及び第１のディープウェル３００は、寄生ＰＮＰトランジスタＱ３を形成する。第１のディープウェル３００は、ダイオードの正極に相当し、第１のウェル領域３１０は、ダイオードＤの負極に相当し、第１のディープウェル３００と第１のウェル領域３１０は、ダイオードＤを形成し、それにより、寄生ＰＮＰトランジスタＱ３及びダイオードＤによって逆方向の耐電圧を実現することができると同時に、静電気保護構造により高い静電気維持電圧を持たせ、ラッチアップ効果を生じにくくすることができる。
【0057】
このため、静電気保護構造が順方向の耐電圧モードにあると、第１のＰＮＰトランジスタＱ１と第２のＰＮＰトランジスタＱ２との直列接続能力を利用して順方向の耐電圧を行うことによって、より高い静電気維持電圧を有し、ラッチアップ効果を生じにくくすることができる。静電気保護構造が負の耐電圧モードにある場合にも、第１のＰＮＰトランジスタＱ１と第２のＰＮＰトランジスタＱ２との直列接続能力を利用すると同時に、並列に接続された高耐電圧ＰＮＰトランジスタＱ３とダイオードＤとを利用することによって、より高い静電気維持電圧を有し、ラッチアップ効果を生じにくくすることができる。したがって、静電気保護構造は、双方向の耐電圧の一致性を実現することができる。
【0058】
本実施例によって提供される静電気保護構造は、第１導電型の基板１００と、第２導電型の埋込層２００と、第１導電型の第１のディープウェル３００と、第２導電型の第２のディープウェル４００と、第１導電型の第３のディープウェル５００と、を含み、第１のディープウェル３００中には、逆の導電型のウェル領域及び同一の導電型の高濃度ドーピング領域が設けられ、第２のディープウェル４００及び第３のディープウェル５００中には、同一の導電型のウェル領域及び高濃度ドーピング領域がそれぞれ設けられる。ここで、第１のディープウェル３００、第１のウェル領域３１０、及び第２のウェル領域３２０は、浮遊しており、第１の高濃度ドーピング領域３１１は引き出され静電気電圧に接続され、第６の高濃度ドーピング領域５１１は、接地される。静電気ポートＨに正の電圧を入力すると、静電気保護構造は順方向の耐電圧モードにあり、第１の高濃度ドーピング領域３１１、第１のウェル領域３１０、及び第２の高濃度ドーピング領域３１２は、共に第１のＰＮＰトランジスタＱ１を構成し、第３の高濃度ドーピング領域３２１、第２のウェル領域３２０、及び第４の高濃度ドーピング領域３２２は、共に第２のＰＮＰトランジスタＱ２を構成し、第１のＰＮＰトランジスタＱ１及び第２のＰＮＰトランジスタＱ２によって順方向の耐電圧を行うことによって、より高い静電気維持電圧を有し、ラッチアップ効果を生じにくくすることができる。静電気ポートＨに負の電圧を入力すると、静電気保護構造は、逆方向の耐電圧モードにあり、埋込層２００、第２のディープウェル４００、第３のウェル領域４１０、第４のウェル領域５１０、第３のディープウェル５００、基板１００、及び第１のディープウェル３００は、寄生ＰＮＰトランジスタを形成し、第１のディープウェル３００と第１のウェル領域３１０は、ダイオードを形成し、寄生ＰＮＰトランジスタ及びダイオードによって逆方向の耐電圧を実現することができると同時に、静電気保護構造により高い静電気維持電圧を持たせ、ラッチアップ効果を生じにくくすることができる。したがって、静電気保護構造は、双方向の耐電圧の一致性を実現することができる。
【0059】
図６は、一実施例の静電気保護構造の構成模式図である。上記の実施例の静電気保護構造に基づいて、本実施例における静電気保護構造は、第１の分離構造と、第２の分離構造と、第３の分離構造と、第４の分離構造と、を更に含む。
【0060】
本実施例において、第１の分離構造６００は、第１のディープウェル３００の上部表層に位置するとともに、第１のディープウェル３００の上面から第１のウェル領域３１０まで貫通し、第１の分離構造６００は、第１の高濃度ドーピング領域３１１及び第２の高濃度ドーピング領域３１２と交互に配置され、それにより、第１の高濃度ドーピング領域３１１と第２の高濃度ドーピング領域３１２とが分離され、第１の高濃度ドーピング領域３１１と第２の高濃度ドーピング領域３１２とが静電気放電中に互いに影響を与えることが回避される。
【0061】
本実施例において、第２の分離構造７００は、第１のディープウェル３００の上部表層に位置するとともに、第１のディープウェル３００の上面から第２のウェル領域３２０まで貫通し、第２の分離構造７００は、第３の高濃度ドーピング領域３２１及び第４の高濃度ドーピング領域３２２と交互に配置され、それにより、第３の高濃度ドーピング領域３２１と第４の高濃度ドーピング領域３２２とが分離され、第３の高濃度ドーピング領域３２１と第４の高濃度ドーピング領域３２２とが静電気放電中に互いに影響を与えることが回避される。
【0062】
本実施例において、第３の分離構造８００は、第２のディープウェル４００及び第３のディープウェル５００の上部表層に位置するとともに、第５の高濃度ドーピング領域４１１及び第６の高濃度ドーピング領域５１１との間に位置し、それにより、第５の高濃度ドーピング領域４１１と第６の高濃度ドーピング領域５１１とが分離され、第５の高濃度ドーピング領域４１１と第６の高濃度ドーピング領域５１１とが静電気放電中に互いに影響を与えることが回避される。
【0063】
本実施例において、第４の分離構造９１０は、第４のウェル領域５１０の上部表層に位置するとともに、第１の高濃度ドーピング領域３１１と第５の高濃度ドーピング領域４１１との間、及び第４の高濃度ドーピング領域３２２と第５の高濃度ドーピング領域４１１との間に位置し、それにより、第１の高濃度ドーピング領域３１１と第５の高濃度ドーピング領域４１１とが分離され、第４の高濃度ドーピング領域３２２と第５の高濃度ドーピング領域４１１とが分離され、静電気保護構造の分離性能を更に向上させる。
【0064】
本実施例において、第５の分離構造９２０は、第３のディープウェル５００の上部表層に位置することにより、静電気保護構造を他のデバイスから分離し、静電気保護構造の分離性能を更に向上させる。
【0065】
一実施例において、上記第１の分離構造６００、第２の分離構造７００、第３の分離構造８００、第４の分離構造９１０、及び第５の分離構造９２０は、シャロートレンチ分離構造であってもよい。
【0066】
本実施例における静電気保護構造によれば、第１の分離構造６００、第２の分離構造７００、第３の分離構造８００、第４の分離構造９１０、及び第５の分離構造９２０によって、デバイスの分離性能を効果的に向上させることができる。
【0067】
本実施例は、上記の実施例に記載の静電気保護構造を製造するための、静電気保護構造の製造方法を更に提供する。図７に示されたように、この製造方法は、以下のステップを含む。
【0068】
ステップ１１０において、第１導電型の基板を提供する。
【0069】
ステップ１２０において、基板中に、第１導電型とは逆の第２導電型の埋込層を形成する。
【0070】
ステップ１３０において、埋込層の上面に、浮遊して配置された第１導電型の第１のディープウェルを形成する。
【0071】
ステップ１４０において、一部の領域が基板に接触し、第１のディープウェルに隣接するとともに第１のディープウェルの外周に位置する第２導電型の第２のディープウェルを、埋込層の上面に形成する。
【0072】
ステップ１５０において、基板に完全に接触し、第２のディープウェルに隣接するとともに第２のディープウェルの外周に位置する第１導電型の第３のディープウェルを、埋込層上に形成する。
【0073】
ステップ１６０において、互いに分離されるとともに浮遊して配置された、第２導電型の第１のウェル領域および第２のウェル領域を、第１のディープウェルの上部表層に形成し、第１のウェル領域の上部表層に、互いに分離された第１の高濃度ドーピング領域及び第２の高濃度ドーピング領域を形成し、第２のウェル領域の上部表層に、互いに分離された第３の高濃度ドーピング領域及び第４の高濃度ドーピング領域を形成する。
【0074】
ここで、第１の高濃度ドーピング領域、第２の高濃度ドーピング領域、第３の高濃度ドーピング領域、及び第４の高濃度ドーピング領域は、第１導電型であり、第１の高濃度ドーピング領域を第１の電極として引き出し静電気ポートに接続し、第２の高濃度ドーピング領域を第２の電極として引き出し、第３の高濃度ドーピング領域を第３の電極として引き出し第２の電極に電気的に接続し、第４の高濃度ドーピング領域を第４の電極として引き出す。
【0075】
ステップ１７０において、第２のディープウェルの上部表層に第２導電型の第３のウェル領域を形成し、第３のウェル領域の上部表層に浮遊する第２導電型の第５の高濃度ドーピング領域を形成する。
【0076】
ステップ１８０において、第３のディープウェルの上部表層に第１導電型の第４のウェル領域を形成し、第４のウェル領域の上部表層に第１導電型の第６の高濃度ドーピング領域を形成し、第６の高濃度ドーピング領域を引き出し第４の電極と共に接地させる。
【0077】
ここで、ステップ１１０～ステップ１８０は、図１～図２の実施例に記載の静電気保護構造を製造するために用いられ、関連説明は、図１～図２の実施例における関連説明を参照すればよい。ここで、「形成」の方法は、従来の製造方式を採用することができるため、ここでは限定されない。
【0078】
ここで、ステップ１３０～ステップ１５０は、同時または順次に実行することができ、ステップ１６０～ステップ１８０は、同時または順次に実行することができる。
【0079】
本実施例によって提供される製造方法は、双方向の耐電圧を行うことができる静電気保護構造を製造することができ、それと同時に、静電気保護構造により高い静電気維持電圧を持たせ、ラッチアップ効果を生じにくくすることができる。
【0080】
いくつかの実施例において、製造方法は、以下のステップを更に含む。
【0081】
ステップ１９０において、第１のディープウェルの上部表層において第１のウェル領域と第２のウェル領域との間に、少なくとも１つの第５のウェル領域を形成し、第５のウェル領域は、第１のウェル領域及び第２のウェル領域とそれぞれ分離され、第２導電型であり、各第５のウェル領域の上部表層に第１導電型の第７の高濃度ドーピング領域及び第８の高濃度ドーピング領域を形成し、各第５のウェル領域における第７の高濃度ドーピング領域は、隣接する第５のウェル領域における第８の高濃度ドーピング領域に電気的に接続され、第１のウェル領域に隣接する第７の高濃度ドーピング領域は、第２の高濃度ドーピング領域に電気的に接続され、第２のウェル領域に隣接する第８の高濃度ドーピング領域は、第３の高濃度ドーピング領域に電気的に接続される。
【0082】
ここで、ステップ１９０は、図３の実施例に記載の静電気保護構造を製造するために用いられ、関連説明は、図３の実施例における関連説明を参照すればよい。ここで、「形成」の方法は、従来の製造方式を採用することができるため、ここでは限定されない。
【0083】
いくつかの実施例において、製造方法は、以下のステップを更に含む。
【0084】
ステップ２００において、第１のディープウェルの上部表層に複数の第６のウェル領域を形成し、複数の第６のウェル領域は、第１のウェル領域及び第２のウェル領域と交互に配置され、第６のウェル領域は、第１導電型である。
【0085】
ここで、ステップ２００は、図４の実施例に記載の静電気保護構造を製造するために用いられ、関連説明は、図４実施例における関連説明を参照すればよい。ステップ２００は、上記の実施例におけるステップ１３０～ステップ１５０と、同時または順次に実行することができる。ここで、「形成」の方法は、従来の製造方式を採用することができるため、ここでは限定されない。
【0086】
一実施例において、図８に示されたように、製造方法は、以下のステップを更に含む。
【0087】
ステップ２１０において、第１のディープウェルの上部表層に第１の分離構造を形成し、第１の分離構造は、第１のディープウェルの上面から第１のウェル領域まで貫通し、第１の分離構造は、第１の高濃度ドーピング領域及び第２の高濃度ドーピング領域と交互に配置される。
【0088】
ステップ２２０において、第２のディープウェルの上部表層に第２の分離構造を形成し、第２の分離構造は、第１のディープウェルの上面から第２のウェル領域まで貫通し、第２の分離構造は、第３の高濃度ドーピング領域及び第４の高濃度ドーピング領域と交互に配置される。
【0089】
ステップ２３０において、第２のディープウェル及び第３のディープウェルの上部表層に第３の分離構造を形成し、第３の分離構造は、第５の高濃度ドーピング領域と第６の高濃度ドーピング領域との間に位置する。
【0090】
ステップ２４０において、第４のウェル領域の上部表層に第４の分離構造を形成し、第４の分離構造は、第１の高濃度ドーピング領域と第５の高濃度ドーピング領域との間、及び第４の高濃度ドーピング領域と第５の高濃度ドーピング領域との間に位置する。
【0091】
ステップ２５０において、第３のディープウェルの上部表層に第５の分離構造を形成する。
【0092】
ここで、ステップ２１０は、図６の実施例に記載の静電気保護構造を製造するために用いられ、関連説明は、図６の実施例における関連説明を参照すればよい。ステップ２１０～ステップ２５０は、同時または順次に実行することができる。ここで、「形成」の方法は、従来の製造方式を採用することができるため、ここでは限定されない。
【0093】
本明細書の記載において、「いくつかの実施例において」、「他の実施例において」等の表現による記載は、当該実施例又は例示を組み合わせて説明する具体的な特徴、構造、材料、或は特徴は本発明の少なくとも１つの実施例又は例に含まれることを意図している。本明細書において、上記の用語に対する模式的な記載は、必ずしも同一の実施例又は例を意味するものではない。
【0094】
以上説明した実施例の各技術的特徴は、任意に組み合わせることが可能であり、説明を簡潔にするために、上記実施例における各技術的特徴の全ての可能な組み合わせについては説明していないが、これらの技術的特徴の組み合わせに矛盾がない限り、本明細書に記載される範囲内であると考えられるべきである。
【0095】
上記の実施例は、本願のいくつかの実施形態を示しているに過ぎず、その叙述は具体的かつ詳細であるが、本願の発明の範囲を限定するものとして理解されるべきではない。当業者であれば、本願の思想から逸脱することなく、本願の範囲に含まれるいくつかの変形および改善を行うことができることに留意されたい。したがって、本願の特許の範囲は、添付の特許請求の範囲に従うものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】