▶ メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-15
(54)【発明の名称】適応型ケーブルイコライザ
(51)【国際特許分類】
H03H 11/04 20060101AFI20240207BHJP
H03F 1/32 20060101ALI20240207BHJP
H04B 3/04 20060101ALI20240207BHJP
【ＦＩ】
H03H11/04 Q
H03F1/32 141
H04B3/04 A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023548707
(86)(22)【出願日】2022-02-04
(85)【翻訳文提出日】2023-10-06
(86)【国際出願番号】 US2022015362
(87)【国際公開番号】W WO2022173672
(87)【国際公開日】2022-08-18
(31)【優先権主張番号】17/175,515
(32)【優先日】2021-02-12
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】516132747
【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】イクラム，クアジ
(72)【発明者】
【氏名】ドパラプディ，ナガ・ラジェシュ
(72)【発明者】
【氏名】ジャファルー，サマン
【テーマコード（参考）】
5J098
5J500
5K046
【Ｆターム（参考）】
5J098AA02
5J098AA03
5J098AA04
5J098AA12
5J098AA14
5J098AA16
5J098AB02
5J098AB03
5J098AB12
5J098AC05
5J098AC09
5J098AC13
5J098AC14
5J098AC22
5J098AD01
5J098AD11
5J098AD12
5J098CA08
5J098CB01
5J098CB03
5J098CB06
5J500AA01
5J500AA12
5J500AC21
5J500AF08
5J500AH02
5J500AH19
5J500AH25
5J500AH26
5J500AH29
5J500AH33
5J500AK01
5J500AK05
5J500AK06
5J500AK09
5J500AK12
5J500AK29
5J500AK34
5J500AK42
5J500AK46
5J500AK47
5J500AM01
5J500AM17
5J500AM21
5J500AS02
5J500AT01
5J500AT02
5J500AT03
5J500NG03
5K046AA01
(57)【要約】
第１段、第２段、および第３段を備える、ケーブルの一部として構成されているケーブルイコライザ。第１段は、バイアス電流を生成するように構成されている第１段バイアス電流回路と、信号増幅の影響に対抗するために受信信号にプリエンファシスを導入するように構成されているプリエンファシスモジュールとを備える。また、第１段の一部は、バイアス電圧を第１段に提供するように構成されているバイアス電圧回路である。第２段は、第１段とインピーダンス整合するように構成されているバッファを備える。第３段は、バイアス電流を生成するように構成されている第３段バイアス電流回路と、第２段信号に対して周波数特有の等化を実施するように構成されているタンクイコライザ回路とを備える。増幅器は、出力ドライバによってケーブルイコライザから出力される増幅信号を生成するために第２段信号を増幅するように構成される。
【特許請求の範囲】
【請求項1】
ケーブルの一部として構成されるケーブルイコライザであって、後続の処理の影響に対抗するために受信信号に予歪を導入するように構成されている予歪モジュール
を備える予歪段と、
出力段であって、
出力段信号に対して周波数特有の増幅を実施するように構成されているイコライザ回路と、
前記ケーブルに対してインピーダンス整合を実施し、等化信号を前記出力段から前記ケーブルに出力するように構成されている出力ドライバと
を備える、出力段と、
前記予歪段と前記出力段とをインピーダンス整合させるように構成されているバッファと
を備える、ケーブルイコライザ。
【請求項2】
前記予歪段および前記出力段にバイアス電圧を提供するように構成されているバイアス電圧回路をさらに備える、請求項１に記載のケーブルイコライザ。
【請求項3】
前記予歪モジュールは、１つまたは複数の抵抗器と直列のダイオード接続トランジスタを備える、請求項１に記載のケーブルイコライザ。
【請求項4】
前記イコライザ回路は、制御信号に応答してタンクイコライザ回路へと、または、タンクイコライザ回路から外方へと切り替えることができる２つ以上のコンデンサを備える、請求項１に記載のケーブルイコライザ。
【請求項5】
前記イコライザ回路は、カスコード共通エミッタトランジスタ対および交差結合コンデンサを備える、請求項１に記載のケーブルイコライザ。
【請求項6】
予歪段バイアス電流回路および出力段バイアス電流回路をさらに備え、両方が、バイアス電流を制御する制御信号に基づいてバイアス電流を生成する、請求項１に記載のケーブルイコライザ。
【請求項7】
ケーブル等化を実施するための方法であって、ケーブルを介して送信されているか、または、ケーブルを介して送信されることになる信号を受信することと、
増幅の影響に対抗するために信号に予歪処理を実施して、変調信号を作成することと、
戻り損失を最適化するために前記変調信号を中間段によってバッファリングすることと、
前記ケーブルを通過する前記信号への影響に対抗するために、バッファリング後の前記変調信号を等化することと
を含む、方法。
【請求項8】
前記予歪処理は、増幅の前記周波数特有の影響に対抗する、請求項７に記載の方法。
【請求項9】
予歪および増幅を実施するためにバイアス電流を提供する回路をバイアスする１つまたは複数のバイアス電流を生成することをさらに含み、ケーブル等化を最適化するために前記１つまたは複数のバイアス電流のうちの少なくとも１つを調整することをさらに含む、請求項７に記載の方法。
【請求項10】
ケーブル等化を最適化するようにキャパシタンスを調整するために使用される１つまたは複数の増幅制御信号を生成することをさらに含む、請求項７に記載の方法。
【請求項11】
１つまたは複数の高周波制御信号および１つまたは複数の低周波制御信号に基づいて、増幅をカスタマイズすることをさらに含む、請求項７に記載の方法。
【請求項12】
出力段の影響に対抗するために受信信号に予歪を導入するように構成されている予歪モジュールを備える予歪段と、周波数特有の増幅を実施するように構成されているイコライザ回路を備える前記出力段と、
前記予歪段と前記出力段との間の戻り損失を最小化するための、前記予歪段と前記出力段との間のバッファと
を備える、ケーブルイコライザ。
【請求項13】
前記予歪モジュールは、１つまたは複数のトランジスタと直列のダイオード接続トランジスタを備える、請求項１２に記載のケーブルイコライザ。
【請求項14】
前記イコライザ回路は、制御信号に応答してタンクイコライザ回路へと、または、タンクイコライザ回路から外方へと切り替えることができる２つ以上のコンデンサを備える、請求項１２に記載のケーブルイコライザ。
【請求項15】
前記イコライザ回路は、カスコード共通エミッタトランジスタ対および交差結合コンデンサを備える、請求項１２に記載のケーブルイコライザ。
【請求項16】
バイアス電流を制御する制御信号に基づいてバイアス電流を生成するように構成されている１つまたは複数のバイアス電流回路をさらに備える、請求項１２に記載のケーブルイコライザ。
【請求項17】
前記バッファは、エミッタフォロワ対を備える、請求項１２に記載のケーブルイコライザ。
【請求項18】
前記バッファは、高周波信号成分をシャントするように構成されている、請求項１２に記載のケーブルイコライザ。
【請求項19】
前記出力段は、出力インピーダンス整合を実施するようにさらに構成されている、請求項１２に記載のケーブルイコライザ。【発明の詳細な説明】
【技術分野】
【0001】
１．発明の分野
本発明は、信号等化に関し、特に、ケーブル内の信号等化のための方法および装置に関する。
本発明は、信号等化に関し、特に、ケーブル内の信号等化のための方法および装置に関する。
【背景技術】
【0002】
２．関連技術
当該技術分野で理解されているように、信号等化は、チャネルの通過に関連する信号への影響に対抗するための効果的なツールである。いくつかの環境では、短距離だけ離れて位置する電子機器を接続する必要がある。同じ場所に位置する機器を接続するために、ケーブルが使用されることが多い。しかしながら、多くの場合、ケーブルを通過する信号は、ケーブルが短くても、許容できないレベルの信号劣化をもたらす。
当該技術分野で理解されているように、信号等化は、チャネルの通過に関連する信号への影響に対抗するための効果的なツールである。いくつかの環境では、短距離だけ離れて位置する電子機器を接続する必要がある。同じ場所に位置する機器を接続するために、ケーブルが使用されることが多い。しかしながら、多くの場合、ケーブルを通過する信号は、ケーブルが短くても、許容できないレベルの信号劣化をもたらす。
【発明の概要】
【発明が解決しようとする課題】
【0003】
信号劣化に対処するために、ホストモジュールに統合されたイコライザによって、等化を実施することができる。しかしながら、これは複雑で費用のかかる解決策であり、ケーブルの性質または長さが変化するか、または、ホストがケーブル相互接続を使用せずに接続される場合があるため、最適ではない場合がある。
【0004】
別の提案されている解決策は、二軸銅ケーブルなどの、ケーブルの到達範囲を拡張するためにケーブルに組み込まれる能動的銅ケーブル等化である。到達範囲の追加は、データセンタ相互接続のコストを節約するのに有用である。イコライザは、ケーブルのモジュール内のパドルカードに一体化され得る。従来技術のシステムには、多数の欠点があった。従来技術のケーブルベースのイコライザの１つの欠点は、線形性の欠如である。イコライザの非線形性は、ホスト送信機において追加される任意の等化（プリエンファシスおよびデエンファシス）を打ち消す。加えて、従来技術のイコライザは、許容できない量のノイズを導入し、ＢＥＲ（ビット誤り率）を増大させた。
【課題を解決するための手段】
【0005】
概要
従来技術の欠点を克服するために、ケーブルイコライザが開示される。一実施形態では、ケーブルイコライザは、第１段、第２段、および第３段を備える。第１段は、バイアス電流を生成するように構成されている第１段バイアス電流回路と、信号増幅の影響に対抗するために受信信号にプリエンファシスを導入するように構成されているプリエンファシスモジュールとを備える。また、第１段の一部は、バイアス電圧を第１段に提供するように構成されているバイアス電圧回路である。第２段は、第１段とインピーダンス整合するように構成されているバッファを備える。第３段は、バイアス電流を生成するように構成されている第３段バイアス電流回路を備える。また、第３段の一部は、第２段の信号に対して周波数特有の等化を実施するように構成されているイコライザ回路、および第２段の信号を増幅するように構成されている増幅器である。増幅された等化信号を第３段から出力するように構成されている出力ドライバ。従来技術の欠点を克服するために、線形性を高く、ノイズを低く保つための対策が設計においてとられてきた。一実施形態では、ケーブルイコライザは、高い線形性および低ノイズで、２６．５６２５ＧＨｚのナイキスト周波数（１００Ｇ／レーン）において６～１５ｄＢのブーストを提供するように構成される。
従来技術の欠点を克服するために、ケーブルイコライザが開示される。一実施形態では、ケーブルイコライザは、第１段、第２段、および第３段を備える。第１段は、バイアス電流を生成するように構成されている第１段バイアス電流回路と、信号増幅の影響に対抗するために受信信号にプリエンファシスを導入するように構成されているプリエンファシスモジュールとを備える。また、第１段の一部は、バイアス電圧を第１段に提供するように構成されているバイアス電圧回路である。第２段は、第１段とインピーダンス整合するように構成されているバッファを備える。第３段は、バイアス電流を生成するように構成されている第３段バイアス電流回路を備える。また、第３段の一部は、第２段の信号に対して周波数特有の等化を実施するように構成されているイコライザ回路、および第２段の信号を増幅するように構成されている増幅器である。増幅された等化信号を第３段から出力するように構成されている出力ドライバ。従来技術の欠点を克服するために、線形性を高く、ノイズを低く保つための対策が設計においてとられてきた。一実施形態では、ケーブルイコライザは、高い線形性および低ノイズで、２６．５６２５ＧＨｚのナイキスト周波数（１００Ｇ／レーン）において６～１５ｄＢのブーストを提供するように構成される。
【0006】
一実施形態では、ケーブルイコライザは、第１段および第３段にバイアス電圧を提供するように構成されているバイアス電圧回路をさらに備える。プリエンファシスモジュールが、１つまたは複数の抵抗器と直列のダイオード接続トランジスタを備えることができることが企図される。タンクイコライザ回路は、制御信号に応答してタンクイコライザ回路へと、または、タンクイコライザ回路から外方へと切り替えることができる２つ以上のコンデンサを備えることができる。１つの構成では、増幅器は、カスコード共通エミッタトランジスタ対および交差結合コンデンサを備える。第１段バイアス電流回路および第３段バイアス電流回路の両方が、バイアス電流を制御する制御信号に基づいて電流を生成することも企図される。
【0007】
本明細書ではまた、ケーブル等化を実施するための方法であって、ケーブルを介して送信されているか、または、ケーブルを介して送信されることになる信号を受信することと、増幅の影響に対抗するために信号にプリエンファシス処理を実施して、変調信号を作成することとを含む、方法が開示される。次に、戻り損失を最適化するために変調信号を中間段によってバッファリングし、ケーブルを通過する信号への影響に応答してバッファリング後の変調信号を増幅および等化する。
【0008】
一実施形態では、プリエンファシス処理は、増幅の周波数特有の影響に対抗する。この方法は、プリエンファシスおよび増幅を実施するために使用される１つまたは複数のバイアス電流を生成することをさらに含むことができ、ケーブル等化を最適化するために１つまたは複数のバイアス電流を調整することをさらに含むことができる。加えて、本方法は、ケーブル等化を最適化するようにイコライザのキャパシタンスを調整するために使用される１つまたは複数の等化制御信号を生成することをさらに含むことができる。１つまたは複数の高周波制御信号および１つまたは複数の低周波制御信号を使用して、等化をカスタマイズすることもできる。
【0009】
別の実施形態において、ケーブルイコライザであって、信号増幅の影響に対抗するために受信信号にプリエンファシスを導入するように構成されているプリエンファシスモジュールを含む第１段を備える、ケーブルイコライザが開示される。周波数特有の等化および増幅を実施するように構成されているイコライザ回路および増幅器回路を含む第３段が提供される。第１段と第２段との間の戻り損失を最小限に抑えるために、バッファが、第１段と第２段との間に位置する。
【0010】
一実施形態において、プリエンファシスモジュールは、１つまたは複数の抵抗器と直列のダイオード接続トランジスタを備える。イコライザ回路は、制御信号に応答してタンクイコライザ回路へと、または、タンクイコライザ回路から外方へと切り替えることができる２つ以上のコンデンサを備える。増幅器回路は、カスコード共通エミッタトランジスタ対および交差結合コンデンサを備えることができる。ケーブルイコライザは、第１段バイアス電流回路および第３段バイアス電流回路をさらに備えることができ、その両方が、バイアス電流を制御する制御信号に基づいて電流を生成する。一実施形態では、バッファはエミッタフォロワ対を含む。バッファは、高周波信号成分をシャントするように構成され得る。
【0011】
本発明の他のシステム、方法、特徴および利点は、添付の図面および詳細な説明を検討することにより、当業者に明らかになるであろう。すべてのそのような追加のシステム、方法、特徴および利点が、この説明内に含まれ、本発明の範囲内にあり、添付の特許請求の範囲によって保護されることが企図されている。
【図面の簡単な説明】
【0012】
図面の簡単な説明
図面内の構成要素は必ずしも原寸に比例せず、代わりに、本発明の原理を例示することに重点が置かれている。図面において、同様の参照符号は、異なる図を通して対応する部分を示す。
図面内の構成要素は必ずしも原寸に比例せず、代わりに、本発明の原理を例示することに重点が置かれている。図面において、同様の参照符号は、異なる図を通して対応する部分を示す。
【図1】適応型ケーブルイコライザのブロック図および例示的な実施形態を示す図である。
【図2】一実施形態によるケーブルイコライザの例示的な回路図である。
【図4】２つの回路構成要素の伝達関数の例示的な信号プロットを示す図である。
【図5】本発明によって実装することができるものとしての例示的なタンクイコライザを示す図である。
【図6】各イコライザ段が別個に表現されている、イコライザ入力から出力までの例示的な理想的または理論的伝達関数を示す図である。
【図7】様々なイコライザ制御入力に対するイコライザ出力の例示的なプロットを示す図である。
【発明を実施するための形態】
【0013】
詳細な説明
図１は、適応型ケーブルイコライザのブロック図および例示的な実施形態を示す図である。この例示的な実施形態では、ケーブルなどからの入力がイコライザ１０２に接続して、信号をイコライザに提供する。ケーブルは、銅導体などの１つまたは複数のケーブルを含んでもよく、信号は、ケーブルを通過する１つまたは複数の信号を含んでもよい。入力信号は、この実施形態では、後続の段を補償するために受信信号にプリエンファシスを提供し、ケーブルにインピーダンス整合するように構成されている第１段１０８に提供される。第１段１０８は、後述する追加の機能を提供する。
図１は、適応型ケーブルイコライザのブロック図および例示的な実施形態を示す図である。この例示的な実施形態では、ケーブルなどからの入力がイコライザ１０２に接続して、信号をイコライザに提供する。ケーブルは、銅導体などの１つまたは複数のケーブルを含んでもよく、信号は、ケーブルを通過する１つまたは複数の信号を含んでもよい。入力信号は、この実施形態では、後続の段を補償するために受信信号にプリエンファシスを提供し、ケーブルにインピーダンス整合するように構成されている第１段１０８に提供される。第１段１０８は、後述する追加の機能を提供する。
【0014】
第２段１１２が、第１段に接続し、第１段１０８および第３段１１６とインターフェースするためにバッファリングを実施するように構成されている。第３段１１６は、増幅および等化、ならびに他の機能によって構成される。第３段の出力は、ケーブルまたはコネクタに対するものであり得る出力１２０に提供される。イコライザは、ケーブルの一端にあってもよく、または両端にあってもよい。
【0015】
図２は、一実施形態によるケーブルイコライザの例示的な回路図である。これは１つの可能な回路実施態様にすぎず、添付の特許請求の範囲から逸脱することなく他の回路レイアウトが可能であることがと企図される。加えて、回路要素グループの多くは、レイアウトの態様の理解および一般化を支援するために、機能によって破線のボックス内にグループ化される。本明細書で論じるように、この構成は、第１段２０８、第２段２１２、および第３段２１６を含む。
【0016】
図示のように、入力２０４が提供され、ケーブルから信号を受信するように構成される。各入力経路と直列に、インダクタ２０６があり、このインダクタは、回路をケーブルから切り離し、入力戻り損失を改善し、ダイオード接続トランジスタ２８４およびエミッタフォロワ段の入力キャパシタンスを共振させ、また、入力インピーダンス整合も改善するように構成される。入力２０４は、第１段２０８に接続する。第１段２０８内には、プリエンファシスモジュール２２８内の抵抗器と組み合わされたときに５０オームでインピーダンス整合するように構成されている５５オームインピーダンス整合抵抗器２２０がある。他の実施形態では、他の抵抗器値が使用されてもよい。抵抗器２２０は、終端抵抗器として参照される場合もある。
【0017】
入力経路はまた、プリエンファシスモジュール２２８のための規定のバイアス点（電圧）を設定および維持するように構成されているバイアス回路２２４にも接続する。この実施形態では、バイアス回路２２４は、２入力演算増幅器を含む。プリエンファシスモジュール２２８は、逆予歪を生成することによって、第３段２１６などの後続段の非線形性を補償するために、図示のように抵抗器およびダイオードとして接続されたトランジスタを含む。ダイオード接続トランジスタ２８４は、集積回路の内部から見て、ソースインピーダンスと入力インピーダンスとの間の分圧器として動作する。ダイオード接続トランジスタ２８４は、それらのベースおよびコレクタを短絡させ、結果として、残りの端子、すなわちベースおよびエミッタはダイオード端子として構成される。プリエンファシスモジュール２２８はまた、第１段のバイアス電流を確立して提供するように構成されている可変バイアス電流トランジスタ２３２に接続する。バイアス電流は、温度、プロセスにわたる変動、または任意の他の要因を考慮するように調整することができる。この実施形態では、第１段バイアス電流源２３２は、各段のすべてのバイアス電流源２３２、２４４、２６２に対して調整可能な４つの異なる電流設定を有するが、他の実施形態では、より多いまたはより少ない数のバイアス電流レベルが確立されてもよい。
【0018】
可変バイアス電流トランジスタ２３２は、３つの段２０８、２１２、２１６すべてにテールバイアス電流を提供する可変バイアス電流ミラーバンク２３６の一部である。バイアスバンク制御信号発生器２３８が、制御信号を可変バイアス電流バンク２３６に提供する。バイアスバンク制御信号発生器２３８は、バンドギャップ基準発生器２３８からのデジタルＰＴＡＴ（絶対温度比例）電流、およびデジタル較正電流を、電流ミラーとして構成されているトランジスタ２３２，２４４，２６２を調整および制御し、可変バイアス電流バンク２３６内のトランジスタの電流出力を制御するために使用されるアナログ信号に変換するように構成されている２つのＤＡＣ（デジタル－アナログ変換器）を含む。ＤＡＣＳへの入力は、メモリから入来してもよく、またはチップ上に記憶もしくは生成されてもよい。可変バイアス電流バンク２３６は、図示のようにプログラム可能トランジスタ２３２，２４４，２６２を通じて各段２０８，２１２，２１６のバイアス電流を供給するデバイスを含む。可変トランジスタ２３２，２４４，２６２への入力を制御するスイッチを制御することによって、２つの電流タイプを混合して異なる温度係数を達成することができ、これを最終的に管理して利得ブーストの温度変動を低下させることができる。
【0019】
プリエンファシスモジュール２２８は、増幅の周波数依存影響に対抗するために、第３段２１６における増幅の前に信号にプリエンファシスを導入するように構成されている。イコライザ内でプリエンファシスを使用すると、入力２０４から出力２４０へと見たときに、イコライザ（第３段２１６に位置する）の線形性が増大し、維持される。
【0020】
ここで第２段２１２を参照すると、信号経路は、この実施形態では、多数のトランジスタ、コンデンサ、インダクタ、および利得が１のトランジスタ対２４６を含むバッファ２４２に入る。バッファ２４６トランジスタは、入力戻り損失を維持するのに役立つエミッタフォロワ対２４６として構成される。エミッタフォロワ対２４６は、第１段２０８と第３段２１６との間のバッファとして作用して、入力段が出力段に連結されている場合には不可能である入力戻り損失を最適化するように構成されている。エミッタフォロワ対２４６は、非常に線形であり、ノイズが低く、電力消費が低いという利点を提供する。この例示的な構成では、対象の信号は２６ＧＨｚ未満であるため、この周波数を超えると、信号成分はノイズであるか、またはノイズに含まれ、したがって、必要ないかまたは望ましくなく、ブロックされ得る。このため、増幅は２６ＧＨｚまで行われ、その後、信号減衰が生じてノイズがブロックされる。バッファ２４２（例えば、抵抗器、インダクタ、およびコンデンサ）は、高周波では、コンデンサが短絡になり、高周波信号成分を次段から離れてシャントし、それによって低ノイズレベルを維持するように構成される。
【0021】
第２段バイアス電流源２４４は、バイアス電流をバッファに供給する。第１段２０８で構成されるように、バイアスバンク制御信号発生器２３８は、第２段バイアス電流源２４４に供給される制御信号を生成する。第２段バイアス電流源２４４は、２つ以上の制御信号のうちのいずれがトランジスタ２２４のベースに接続されるかを制御するために、それと関連付けられるスイッチを有する。この実施形態では、一方の制御信号は温度に基づくかまたは温度に応答し、他方の制御信号は較正中に発生する試験および測定に基づくかまたはそれに応答する。
【0022】
第２段２１２の上側区画には、第１段バイアス電圧源２２４に電圧を供給するように構成されている電圧発生器２４８がある。電圧発生器２４８は、製造変数およびプロセスにわたる変動を考慮して出力電圧が調整されることを可能にするプログラム可能または可変の抵抗器を含む。所望のレベルに設定されると、それは一般に、動作中に固定されたまま維持される。電圧発生器２４８内には、電圧を所望のレベルに調整するために使用することができる電流源２５２および可変抵抗器２５０がある。
【0023】
ここで第３段２１６を参照すると、信号経路は、この実施形態では１より大きい利得で増幅器２５４に接続する。増幅器は、切り替え可能縮退タンクに結合されたカスコード共通エミッタトランジスタ対２５２および交差結合コンデンサ２５６によって形成される。縮退という用語は、タンクが信号の全部または一部分を減衰させることを示す。第３段２１６の利得は次のように直接表現することができる。
【0024】
【数1】
【0025】
式中、Ｙｔａｎｋはタンクアドミタンスである。
第３段２１６は、主プログラマブルイコライザおよび集積回路からの最終ドライバとしての役割を果たす。図示されていないが、ホスト送信機および受信機からのＤＣバイアスをブロックするためにオフチップＡＣ結合コンデンサが必要とされる場合がある。増幅器２５４は、１より大きい利得で構成されるが、差動不均衡および望ましくない共振を回避するために、同相利得を抑制することが望ましい。同相利得を低下させるために、エミッタフォロワ段（第２段２１２および共通エミッタ段（第３段２１６）において、それぞれ縮退抵抗およびインダクタンスが使用される。共通エミッタ（第３段）の同相利得をより小さくするために、タンクイコライザ２６０が、ｐウェル内部に配置され、大きいインピーダンスを通じてグローバルＧＮＤに接続されてもよい。
第３段２１６は、主プログラマブルイコライザおよび集積回路からの最終ドライバとしての役割を果たす。図示されていないが、ホスト送信機および受信機からのＤＣバイアスをブロックするためにオフチップＡＣ結合コンデンサが必要とされる場合がある。増幅器２５４は、１より大きい利得で構成されるが、差動不均衡および望ましくない共振を回避するために、同相利得を抑制することが望ましい。同相利得を低下させるために、エミッタフォロワ段（第２段２１２および共通エミッタ段（第３段２１６）において、それぞれ縮退抵抗およびインダクタンスが使用される。共通エミッタ（第３段）の同相利得をより小さくするために、タンクイコライザ２６０が、ｐウェル内部に配置され、大きいインピーダンスを通じてグローバルＧＮＤに接続されてもよい。
【0026】
交差結合コンデンサ２５６の主差動対へのゲート－コレクタ接続は、第３段トランジスタ２５２のベースにおける望ましくないキャパシタンスを相殺し、それによって第３段２１６の帯域幅を増大させる。
【0027】
増幅器２５４の下方には、タンクイコライザ回路として構成されているタンクイコライザ２６０がある。タンクイコライザ２６０は、図５に関連して以下により詳細に説明される。
【0028】
タンクイコライザ２６０は、信号に対して等化を実施し、ローパスフィルタとして機能し、この実施形態では２６ＧＨｚである、対象の関連する信号周波数を超える周波数で通過帯域が遮断される。タンクイコライザ２６０には、インダクタと、バイアス電流源のバンク２３６の一部である第３段バイアス電流源トランジスタ２６２とが接続されている。第３段バイアス電流源トランジスタ２６２は可変であり、バイアスバンク制御信号発生器２３８からのものである図示の２つの入力間で切り替えることを可能にする。
【0029】
タンクイコライザ２６０は、タンクイコライザ２６０に所望の電圧を提供する電圧源２６４からの入力を受信し、この電圧は、この実施形態では、３．３ボルト源から抵抗器回路網によって生成される１．８ボルトである。この実施形態では、タンクトランジスタは１．８ボルト電源を利用する。しかしながら、他の実施形態では、タンクイコライザ２６０は異なる電圧を利用してもよい。
【0030】
また、等化制御信号源２８は、タンクイコライザ２６０への入力を提供する。等化制御信号源２６８は、この実施形態では低周波ビット制御信号および高周波ビット制御信号である２つの制御信号を提供する。高周波ビットは、ルックアップテーブル（ＬＵＴ）２７０からのものである。ルックアップテーブル演算は、部分間の変動および異なるケーブル長を補正するために使用される。さらに、より広い範囲の環境およびケーブル長／タイプに対応するために、異なるルックアップテーブルをメモリに格納することができる。低周波ビット制御信号および高周波ビット制御信号の使用は、図５に関連して以下により詳細に論じられる。
【0031】
増幅器２５４の上方には、イコライザ出力２４０を含む出力ドライバ（または出力段）２７２がある。出力ドライバ２７２は、増幅器２５４から等化増幅信号を受信する。出力ドライバ２７２は、第２段２１２に見られるバイアス電圧源２４８に接続されたベース端子を有するトランジスタ２７４を含む。出力ポート２４０からの望ましくない高周波信号成分およびノイズをブロックするように機能するインダクタ２７６は、出力ドライバ２７２を増幅器２５４に接続する。出力ドライバ２７２は、出力インピーダンス整合抵抗器２８０を通じて接続される供給電圧を含む。
【0032】
図３は、図２に示すプリエンファシスモジュール２２８の等価回路の回路図を示す。図３の入力終端ダイオード対２２８は、並列接続された抵抗器の一方の分岐がダイオード３１６を有する２つの抵抗器３０８，３１２に並列に接続された入力３０４を有する回路として表すことができる。出力Ｖｏ３２０も示されている。ダイオード３１６は、図２に示すダイオード接続トランジスタを表す。等価抵抗器３０８，３１２は、５０オーム抵抗器３２４として表される伝送線路入力インピーダンスに整合するように入力インピーダンスを設定する。
【0033】
図４は、２つの回路構成要素の伝達関数の例示的な信号プロットを示す。垂直軸４０４は相互コンダクタンス（ｇｍ）を表し、水平軸４０８は図２のダイオード接続トランジスタ２８４の両端の電圧であるＶｄを表す。ダイオード接続トランジスタ伝達関数プロット４１２は、高Ｖｄ電圧ではプリエンファシスモジュール２２８（図２）が信号を通過させ、低Ｖｄ電圧ではプリエンファシスモジュールが信号を減衰させることを示す。
【0034】
逆に、第３段伝達関数プロット４１６は、高いＶｄ電圧では、第３段２１６（図２）が信号を減衰させ、一方、低いＶｄ電圧では、第３段が信号を減衰させないようなものである。Ｒｄプロット４１２は、ダイオード接続トランジスタ２８４から生じる第１段２０８の抵抗の伝達関数を表す。ｇｍプロット４１６は、第３段伝達関数を表す。これら２つの回路伝達関数を乗算または組み合わせることにより、結果は入力から出力へのより線形的な伝達関数となる。このようにして、結合伝達関数はプロット４２０に類似することができ、それによって、第１段２０８は、入力から出力までイコライザにわたって線形性を維持するために、第３段２１６を補償するためにプリエンファシスを提供する。
【0035】
図５は、本技術革新によって実装することができるものとしての例示的なタンクイコライザ２６０を示す。図５の回路は、図２のタンクイコライザ２６０の例示的な表現である。しかしながら、添付の特許請求の範囲から逸脱しない他のイコライザ回路が使用されてもよいことが企図される。この実施形態では、タンクイコライザ２６０は、バイアス電流源に接続する下側端子５０４と、図２に示す増幅器２５４に接続する上側端子５０８とを含む。下側端子５０４と直列にインダクタ５５０があり、非常に高い周波数ではインダクタが開回路に見えるため、インダクタ５５０は、高周波数では、ＲＬ分岐内の抵抗器を有意でないものに、または回路内にないかのように見せる。これにより、インダクタ５５０は、高周波数に対してタンクイコライザ２６０の入力インピーダンスを維持する。
【0036】
タンクイコライザ２６０の内部には、１つまたは複数の副分岐を備えてもよい３つの等化分岐５２０，５２４，５２８がある。分岐の１つは、図示のように抵抗器によって構成されているＲＬ分岐５２０を含む。ＲＬ分岐５２０は、図示のように抵抗器およびインダクタを含む。ＲＬ分岐５２０は、対象の周波数範囲を超える信号周波数を減衰させるように構成される。この実施形態では、３つの等化分岐５２０，５２４，５２８は、すべて並列に接続される。
【0037】
第２の等化分岐は、本明細書では、信号の高周波成分を等化するように構成されている高周波等化分岐５２４として参照される。高周波等化分岐５２４は、高周波制御信号経路５３０上の制御信号を受信する。制御信号は抵抗器５４４に供給され、抵抗器は複数のコンデンサ５３６を含む分枝に接続する。複数のコンデンサ５３６の間には、制御信号に応答して、１つまたは複数の高周波等化分岐５２４のうちの上記分岐をイネーブルまたはディセーブルするように構成されているスイッチングトランジスタ５４０がある。したがって、上記分岐は回路の一部であるか、または回路から除外され（オンまたはオフ）、これによって、タンクイコライザ２６０のキャパシタンスを調整する。この実施形態では、制御信号経路５３０上に８つの高周波制御信号があり、高周波等化分岐５２４内に８つの副分岐がある。他の実施形態では、より多いまたはより少ない数の副分岐が構成されてもよい。動作中、高周波等化分岐５２４は、信号の高周波成分を選択的にフィルタリングするように制御される。
【0038】
また、イコライザの一部は、低周波制御信号経路５３４上の低周波制御信号を受信する低周波等化分岐５２８である。低周波等化分岐５２８は、高周波等化分岐５２４と同様に構成されるが、そのコンデンサと直列の抵抗器も含む。ＤＣまたは低周波信号内容の場合、コンデンサは開回路に見え、一方、高周波数ではコンデンサは短絡に見え、抵抗器は低周波等化分岐における支配的な要素として残る。低周波制御信号は、低周波制御信号経路５３４上に供給され、低周波制御信号経路５３４は、この実施形態では、各々が低周波等化分岐５２８の３つの副分岐のうちの１つに供給される３つの制御信号を含む。低周波等化分岐５２８の動作は、高周波等化分岐５２４の動作と同様である。
【0039】
タンクイコライザ２６０は、ＮＭＯＳデバイスであってもよいスイッチによって制御される複数のＲＣ分岐およびＣ分岐と並列のＲＬ分岐によって実現される。ＲＬ分岐５２０は、低周波エミッタ縮退を提供することによってＤＣ利得を設定する。８つのＲＣ分岐５２８は、低周波数範囲（最大１０ＧＨｚ）の利得を制御し、一方、３つのＣ分岐５２４は、２６．５ＧＨｚのナイキスト周波数までの高周波数範囲向けである。ＲＣ分岐およびＣ分岐５２３、５２８の実際の実装に存在する寄生素子は、より高い周波数範囲でアドミタンスを劇的に低下させる。したがって、高周波数では、タンクイコライザ２６０のアドミタンスはＲＬ分岐５２０によって決定され、それによって、インダクタ５５０は分岐のアドミタンスを低減するのに役立つ。タンクイコライザ２６０の全アドミタンスが低いと、縮退が大きく、利得ブーストが小さくなる。ナイキスト周波数を超える急峻なロールオフは、イコライザの集積ノイズを低減するために好適である。本明細書で使用される集積ノイズという用語は、周波数にわたって集積または蓄積される、回路の各要素に関連付けて導入されるノイズを意味するように定義される。このノイズ改善は、ノイズを低減するために従来使用されている余分な電力を消費することなく達成される。
【0040】
スイッチサイズ（トランジスタ５４０，５５８）は、各分岐５２４，５２８のコンデンサ６３６，５６０のサイズに比例してスケーリングされる。さらに、ボディダイオードのキャパシタンスを低減するために、制御信号はスイッチ（トランジスタ）５４０，５５８のドレイン端子およびソース端子に接続され、一方、ゲートは１．８ボルト供給に結び付けられる。タンクイコライザ２６０の周波数応答は、イコライザ性能にとって重要であり、その結果、すべてのルーティング寄生が最小化され、正確にモデル化される。さらに、ＭＩＭ（金属、絶縁体、金属）コンデンサはスライスに分割され、最短経路を確立するためにタイル化される。
【0041】
３つの分岐、および動的に制御可能な制御信号を使用して、タンクイコライザ２６０は、チャネルの影響に対抗するように周波数応答を調節するために、特定の周波数を選択的に通過させ、ブロックするようにチューニングされてもよい。イコライザチューニングはまた、対象の周波数帯域において必要に応じて線形伝達関数として維持するために、第１段プリエンファシス挙動と一体となって動作を最適化するために行われてもよい。
【0042】
タンクイコライザ２６０の周波数応答をプロセス変動にわたって較正するために、各集積回路のＲＣ時定数が製造時の自動試験中に測定される。この測定は、レプリカタンクＲＣを遅延段として有する試験電圧制御発振器の周波数に基づいている。較正後、タンク選択制御信号（ビット）は、プロセスコーナとは無関係に一定の周波数応答を得るように調整される。その上、エミッタフォロワ（第２段２１２）およびイコライザバイアス電流は、プロセスコーナにわたって一貫した利得を保証するように、レプリカバイアス回路によって較正される。
【0043】
図６は、各イコライザ段が別個に表現されている、イコライザ入力から出力までの例示的な理想的または理論的伝達関数を示す図である。これは１つの可能なイコライザ伝達関数プロットにすぎず、異なるイコライザ伝達関数を確立することは本技術革新の範囲内である。垂直軸６０４は、信号の大きさまたは減衰レベルと考えることができる２０ｌｏｇ（｜Ｙ｜）を表す。水平軸６０８は対数周波数をｌｏｇ（ｆ）で表している。
【0044】
ＲＬ伝達関数プロット６２０は、タンクイコライザ２６０のＲＬ分岐５２０（図５）の伝達関数を表す。ＲＬ伝達関数プロット６２０に示すように、ＲＬ分岐５２０の伝達関数は平坦であり、例えば、低周波数では減衰をもたらさないが、一実施形態では２５．６ＧＨｚであり得る対象の信号周波数範囲を超えると信号を積極的に減衰させる。これにより、高周波信号ノイズが信号に望ましくない影響を及ぼすことが防止される。
【0045】
高周波分岐伝達関数プロット６２４は、タンクイコライザ２６０の高周波分岐５２４（図５）の伝達関数を表す。高周波分岐伝達関数プロット６２４に示すように、タンクイコライザ２６０の高周波分岐の伝達関数は、低い周波数よりも高い周波数でより少ない減衰をもたらす。低周波数の場合、タンクイコライザ２６０の高周波分岐は、コンデンサの挙動に起因して開回路に見える場合があり、高周波数では、コンデンサ５３６（図５）は短絡に見える。
【0046】
低周波分岐伝達関数プロット６２８は、タンクイコライザ２６０の低周波分岐５２８（図５）の伝達関数を表す。低周波分岐伝達関数プロット６２８に示すように、タンクイコライザ２６０の低周波分岐の伝達関数は、低い周波数よりも高い周波数でより少ない減衰をもたらす。低周波数では、コンデンサの挙動のために開回路に見える場合がある。中周波数では、低周波分岐５２８内の抵抗器は伝達関数をほぼ平坦に遷移させ、次いで高周波数では、低周波分岐５２８（図５）内のコンデンサは短絡に見え、それによって高周波数において少ない減衰を確立する。
【0047】
全体的な伝達関数プロット６３２は、タンクイコライザ２６０の全体的な伝達関数である３つのプロットの合成伝達関数を示す。図から分かるように、これは一般に、中間周波数で平坦な周波数応答を有するハイパスフィルタである。
【0048】
図７は、様々なイコライザ制御入力に対するイコライザ出力の例示的なプロットを示す図である。これらは、様々なイコライザ性能結果を示す伝達関数プロットの１つの可能なセットにすぎない。図示されているように、垂直軸７０４は、水平軸７０８に示されている、周波数に対する出力信号電力を表す。様々なプロット７１２は、この技術を用いて実装された設計の試験中に展開されており、異なるタンクイコライザ２６０設定をもたらすイコライザの異なる副分岐の内外の切り替えに起因するイコライザの様々な周波数挙動を示す。上述したように、高周波分岐５２４（図５）の８つのスイッチをオンおよびオフにして、図５に示すように利得ブーストを掃引してこれらのプロットを作成した。これらのスイッチ（トランジスタ）動作は、主に高周波帯域ブーストに影響を与え、２６ＧＨｚ利得を０．２ｄＢ未満の刻み幅で６．１ｄＢから１６ｄＢに変化させることは明らかである。他の実施形態では、他の周波数および利得レベルが確立されてもよい。
【0049】
本明細書に記載の技術革新によって多くの利点が実現される。１つの改善点は、第３段の増幅器の非線形性に対抗するために第１段のプリエンファシスを使用することによって実現される線形性の増大である。第３段増幅器は可能な限り線形にされているが、すべての増幅器は、特に増幅器入力信号が大きくなるにつれて、本質的にいくらかの非線形性を有し、したがって、第１段はこの欠点に対抗し、ケーブル入力からケーブル出力までの全体的な線形性を改善する。ケーブルの線形性を維持することは、システム環境全体の動作にとって重要である。
【0050】
本発明の様々な実施形態を説明したが、本発明の範囲内にあるより多くの実施形態及び実施態様が可能であることは当業者には明らかであろう。さらに、本明細書に記載の様々な特徴、要素、及び実施形態は、任意の組合せ又は構成で特許請求され、又は組み合わされてもよい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【国際調査報告】