特表2024-507054 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ マイクロソフト　テクノロジー　ライセンシング，エルエルシーの特許一覧

特表2024-507054非局所コンダクタンスを測定する方法及び装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2a
2b
3
4
5

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-16

(54)【発明の名称】非局所コンダクタンスを測定する方法及び装置

(51)【国際特許分類】

H10N 60/00 20230101AFI20240208BHJP

【ＦＩ】

H10N60/00 Z ZAA

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023541298

(86)(22)【出願日】2021-01-13

(85)【翻訳文提出日】2023-07-06

(86)【国際出願番号】 EP2021050587

(87)【国際公開番号】W WO2022152373

(87)【国際公開日】2022-07-21

(81)【指定国・地域】

(71)【出願人】

【識別番号】314015767

【氏名又は名称】マイクロソフトテクノロジーライセンシング，エルエルシー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎修

(72)【発明者】

【氏名】マルティネス，エステバン，エイドリアン

(72)【発明者】

【氏名】ヴァイティエケナス，サウリウス

(72)【発明者】

【氏名】カスパリス，ルーカス

(72)【発明者】

【氏名】ハンセン，エスベン，ボルク

【テーマコード（参考）】

4M113

【Ｆターム（参考）】

4M113AC45

4M113AC48

4M113AC50

4M113CA12

(57)【要約】

半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する方法が提供される。半導体－超電導体ハイブリッドデバイスは、第１端子及び第２端子を有する前記半導体コンポーネントと、第１端子を静電気的にゲーティングする第１ゲート電極と、第２端子を静電気的にゲーティングする第２ゲート電極と、半導体コンポーネントとのエネルギレベルハイブリダイゼーションが可能であるよう構成される超電導体コンポーネントとを有する。方法は、第１端子を開放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、第１端子にバイアス電圧を印加することと、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加している間に、第２端子を流れる電流を測定することとを有し、測定中に、超電導体コンポーネントは接地される。また、方法を実行するために使用される装置、及び装置に方法を実行させるためのコードを記憶しているコンピュータ可読媒体も提供される。

【特許請求の範囲】

【請求項1】

半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する方法であって、
前記半導体－超電導体ハイブリッドデバイスは、
第１端子及び第２端子を有する前記半導体コンポーネントと、
前記第１端子を静電気的にゲーティングする第１ゲート電極と、
前記第２端子を静電気的にゲーティングする第２ゲート電極と、
前記半導体コンポーネントとのエネルギレベルハイブリダイゼーションが可能であるよう構成される超電導体コンポーネントと
を有する、前記方法において、
前記第１端子を開放レジームにゲーティングするよう前記第１ゲート電極に第１ゲート電圧を印加することと、
前記第２端子をトンネリングレジームにゲーティングするよう前記第２ゲート電極に第２ゲート電圧を印加することと、
前記第１端子にバイアス電圧を印加することと、
前記第１ゲート電圧、前記第２ゲート電圧、及び前記バイアス電圧を印加している間に、前記第２端子を流れる電流を測定することと
を有し、
前記測定中に、前記超電導体コンポーネントは接地される、
方法。

【請求項2】

前記トンネリングレジームは、ディープトンネリングレジームである、
請求項１に記載の方法。

【請求項3】

前記バイアス電圧、前記第１ゲート電圧、及び前記第２ゲート電圧のうちの１つ以上を変更することを更に有する、
請求項１又は２に記載の方法。

【請求項4】

前記半導体－超電導体ハイブリッドデバイスは、プロセッシングユニット及びデータストレージを有する装置へ動作可能に接続され、
前記プロセッシングユニットは、
前記バイアス電圧、前記第１ゲート電圧、及び前記第２ゲート電圧のうちの１つ以上を制御し、
前記電流の前記測定を受け取る、
請求項１乃至３のうちいずれか一項に記載の方法。

【請求項5】

前記プロセッシングユニットは、前記測定に基づいて、前記半導体－超電導体ハイブリッドデバイスで生じているエネルギギャップの大きさを決定し、任意に、前記決定は、
ｉ）前記測定にモデルをフィッティングすること、及び／又は
ｉｉ）前記測定のノイズフロアよりも大きい非局所コンダクタンスに対応する最低バイアス電圧を特定すること
を有する、
請求項４に記載の方法。

【請求項6】

前記プロセッシングユニットは、前記エネルギギャップの可視性を高めるよう前記バイアス電圧、前記第１ゲート電圧、及び前記第２ゲート電圧のうちの１つ以上を調整する、
請求項４又は５に記載の方法。

【請求項7】

前記プロセッシングユニットは、目標の結果を得るよう前記バイアス電圧、前記第１ゲート電圧、及び前記第２ゲート電圧のうちの１つ以上について最適値を決定するために最適化アルゴリズムを使用し、前記目標の結果は、
ｉ）所定の閾値以上である前記測定の信号対雑音比、及び／又は
ｉｉ）大きさが所定の範囲内にある、前記半導体－超電導体ハイブリッドデバイスで生じているエネルギギャップの大きさ
を含む、
請求項４乃至６のうちいずれか一項に記載の方法。

【請求項8】

前記プロセッシングユニットは、前記バイアス電圧に対して静的な値を選択し、前記第１ゲート電圧及び／又は前記第２ゲート電圧を変更する、
請求項６又は７に記載の方法。

【請求項9】

前記半導体－超電導体ハイブリッドデバイスは、複数の半導体－超電導体ハイブリッドデバイスを含むキュビットデバイスに存在する、
請求項１乃至８のうちいずれか一項に記載の方法。

【請求項10】

半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する装置であって、
前記半導体－超電導体ハイブリッドデバイスは、半導体コンポーネント及び超電導体コンポーネントを有し、前記超電導体コンポーネントは、前記半導体コンポーネントとのエネルギレベルハイブリダイゼーションが可能であるよう構成される、前記装置において、
プロセッシングユニットと、
データストレージと、
前記半導体－超電導体ハイブリッドデバイスへ動作可能に接続される接続回路と
を有し、
前記データストレージは、前記プロセッシングユニットによって実行されると、前記装置に、
前記半導体コンポーネントの第１端子を開放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、
前記半導体コンポーネントの第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、
前記第１端子にバイアス電圧を印加することと、
前記第１ゲート電圧、前記第２ゲート電圧、及び前記バイアス電圧を印加している間に、前記第２端子を流れる電流を測定することと
を有する動作を実行させるコードを記憶している、
装置。

【請求項11】

前記動作は、前記超電導体コンポーネントを設置に接続することを更に有する、
請求項１０に記載の装置。

【請求項12】

前記動作は、前記測定された電流に基づいて、前記半導体－超電導体ハイブリッドデバイスで生じているエネルギギャップの大きさを決定することを更に有し、任意に、前記決定は、
ｉ）前記測定された電流にモデルをフィッティングすること、及び／又は
ｉｉ）前記測定のノイズフロアよりも大きい非局所コンダクタンスに対応する最低バイアス電圧を特定すること
を有する、
請求項１０又は１１に記載の装置。

【請求項13】

前記動作は、前記第１ゲート電圧、前記第２ゲート電圧、及び前記バイアス電圧のうちの１つ以上を調整することを更に有し、任意に、前記動作は、静的なバイアス電圧を選択及び印加し、前記第１ゲート電圧及び前記第２ゲート電圧の一方又は両方を調整することを有する、
請求項１０乃至１２のうちいずれか一項に記載の装置。

【請求項14】

前記調整は、目標の結果を得るよう前記バイアス電圧、前記第１ゲート電圧、及び前記第２ゲート電圧のうちの１つ以上について最適値を決定するために最適化アルゴリズムを使用することを有し、任意に、前記目標の結果は、
ｉ）所定の閾値以上である前記測定の信号対雑音比、及び／又は
ｉｉ）所定の範囲内にある、前記半導体－超電導体ハイブリッドデバイスで生じているエネルギギャップの大きさ
を含む、
請求項１３に記載の装置。

【請求項15】

前記接続回路は、複数の半導体－超電導体ハイブリッドデバイスへ動作可能に接続され、
前記コードは、前記装置に、前記複数の半導体－超電導体ハイブリッドデバイスに対して前記動作を実行させるよう構成され、
任意に、
ｉ）前記動作は、前記複数の半導体－超電導体ハイブリッドデバイスの個々のデバイスに、独立して選択された第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加することを有し、かつ／あるいは、
ｉｉ）前記動作は、前記複数の半導体－超電導体ハイブリッドデバイスのうちの少なくとも２つに対して同時に実行され、かつ／あるいは、
ｉｉｉ）前記複数の半導体－超電導体ハイブリッドデバイスは、キュビットデバイスにおいて配置される、
請求項１０乃至１４のうちいずれか一項に記載の装置。

【発明の詳細な説明】

【背景技術】

【0001】

トポロジカル量子コンピューティングは、半導体が超電導体に結合されている、つまり、超電導体とのエネルギレベルハイブリダイゼーションを形成することができる領域で、非アーベル的なエニオン（non-abelian anyons）がマヨナラゼロモード（Majorana zero modes，ＭＺＭ）の形で形成され得る現象に基づいている。非アーベル的なエニオンは準粒子の一種であり、粒子そのものではなく、少なくとも部分的に粒子のように振る舞う電子液体内の励起を意味する。ＭＺＭは、そのような準粒子の特定の束縛状態である。

【0002】

ある条件下で、ＭＺＭは、半導体－超電導インターフェースに近い、超電導体でコーティングされた半導体の長さから形成されたナノワイヤで形成され得る。ＭＺＭがナノワイヤで誘発される場合に、それは“トポロジカルレジーム”にあると言われる。これを誘発するには、従来は外部から印加される磁場と、超電導体材料内で超電導挙動を誘発する温度へのナノワイヤの冷却とが必要である。また、静電ポテンシャルでナノワイヤの一部をゲーティングすることも含まれる場合がある。

【0003】

そのようなナノワイヤのネットワークを形成し、ネットワークの部分でトポロジカルレジームを誘発することによって、量子コンピューティングの目的で操作され得る量子ビット（キュビット（qubit））を作り出すことが可能である。量子ビット、すなわちキュビットは、２つの可能な結果を伴う測定が実行され得るが、実際には、いつでも（測定中でないときに）、異なる結果に対応する２つの状態が量子的に重ね合わされる可能性がある要素である。

【0004】

ＭＺＭを誘発するよう、デバイスは、超電導体（例えば、アルミニウム，Ａｌ）が超電導挙動を示す温度まで冷却される。超電導体は、隣接する半導体で近接効果（proximity effect）を引き起こし、これによって、超電導体とのインターフェースに近い半導体の領域も超電導特性を示す。つまり、トポロジカルな位相挙動は、超電導体だけでなく隣接する半導体でも誘発される。ＭＺＭが形成されるのは、半導体のこの領域である。

【0005】

ＭＺＭが形成することができるトポロジカル相を誘発する他の条件は、半導体内のスピン縮退を解除するために磁場を印加することである。量子システムの文脈における縮退とは、異なる量子状態が同じエネルギ準位を有する場合を指す。縮退を解除するとは、そのような状態に異なるエネルギ準位をとらせることを意味する。スピン縮退は、異なるスピン状態が同じエネルギ準位を有する場合を指す。スピン縮退は、磁場によって解除することができ、異なるスピン偏極電子の間でエネルギ準位の分裂を引き起こす。これは、ゼーマン効果として知られている。通常、磁場は外部電磁石によって印加される。しかし、米国特許出願第１６／２４６２８７号（特許文献１）には、外部磁石を必要とせずに、スピン縮退を解除するための磁場を内部で印加するために、超電導体と半導体との間に強磁性絶縁体の層を配置したヘテロ構造も開示されている。強磁性絶縁体の例としては、ＥｕＳ、ＧｄＮ、Ｙ_３Ｆｅ_５Ｏ_１２、Ｂｉ_３Ｆｅ_５Ｏ_１２、ＹＦｅＯ_３、Ｆｅ_２Ｏ_３、Ｆｅ_３Ｏ_４、ＧｄＮ、Ｓｒ_２ＣｒＲｅＯ_６、ＣｒＢｒ_３／ＣｒＩ_３、ＹＴｉＯ_３（重元素はユウロピウム、ガドリニウム、イットリウム、鉄、ストロンチウム、及びレニウムである。）の形の重元素の化合物が挙げられる。

【0006】

ＭＺＭを誘発することは、通常、静電ポテンシャルによるナノワイヤのゲーティングも必要とする。静電ポテンシャルはゲート電極を用いて印加される。静電ポテンシャルの印加により、半導体コンポーネントの伝導帯（conductance band）又は価電子帯（valence band）の電荷キャリアの数が操作される。

【0007】

図１に表されるように、ＭＺＭが長寿命である高品質のデバイスを作成するには、トポロジカルギャップＥ_ｇが大きいことが望ましい。トポロジカル相の材料（超電導体であっても、半導体の近接誘起超電導領域であってもよい。）は、相異なるエネルギバンド、つまり、下側バンド１０１及び上側バンド１０２を示す。下側バンド１０１は、準粒子エネルギＥがより低い範囲に入る帯域であり、上側バンド（又は「励起バンド」）１０２は、より高い準粒子エネルギの帯域である。トポロジカルギャップＥ_ｇは、準粒子エネルギレベルの量子化された（離散的）性質により準粒子が存在できない、上側バンド１０２と下側バンド１０１との間のエネルギ窓である。下側バンド１０１、上側バンド１０２、及びトポロジカルギャップＥ_ｇは、半導体内の電子の価電子帯、伝導帯及びバンドギャップに類似している。上部の励起バンド１０２では、準粒子は、半導体内の価電子帯の電子と同様に、超電導体（又は半導体の近接誘起領域）中を自由に伝播することができる。

【0008】

ＭＺＭを形成する状態であるマヨナラは、下側バンド１０１を形成する。マヨナラは、計算空間の一部、つまり、問題となっている量子コンピューティングアプリケーションに利用されるシステムの特性、である。換言すれば、ＭＺＭは、キュビットの動作要素である。他方で、上側バンド１０２での粒子状励起（準粒子）は、計算空間の一部ではない。これらの準粒子が、例えば熱ゆらぎにより、トポロジカルエネルギギャップＥ_ｇを横切って下側バンド１０１に入る場合に、これはＭＺＭの少なくとも一部を破壊する。これは時々、ＭＺＭの「ポイズニング」（poisoning）と呼ばれる。ギャップＥ_ｇは、ＭＺＭをそのようなポイズニングから保護する。上側バンドに存在する準粒子が上側バンドから下側バンドへギャップＥ_ｇを横切る確率は、ｅ^{－Ｅｇ／ｋＴ}に比例し、ここで、Ｔは温度であり、ｋはボルツマン定数である。従って、トポロジカルギャップが大きければ大きいほど、上側バンド１０２内の有害な準粒子からのポイズニングに対してＭＺＭはますます保護され得る。

【0009】

半導体－超電導体ハイブリッドデバイスの動作の理論のより詳細な扱いは、Stanescu et al (Physical Review B 84, 144522 (2011))（非特許文献１）及びWinkler et al (Physical Review B 99, 245408 (2019))（非特許文献２）によって提供されている。

【0010】

半導体－超電導体ハイブリッドデバイスの特性の測定を可能にすること、特にトポロジカルギャップのサイズの測定を可能にすることが望ましい。また、半導体－超電導体ハイブリッドデバイスの適切な動作パラメータを選択できるようにすることも望ましい。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】米国特許出願第１６／２４６２８７号

【非特許文献】

【0012】

【非特許文献1】Stanescu et al (Physical Review B 84, 144522 (2011))

【非特許文献2】Winkler et al (Physical Review B 99, 245408 (2019))

【発明の概要】

【0013】

一態様において、半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する方法が提供される。半導体－超電導体ハイブリッドデバイスは、第１端子及び第２端子を有する半導体コンポーネントと、第１端子を静電気的にゲーティングする第１ゲート電極と、第２端子を静電気的にゲーティングする第２ゲート電極と、半導体コンポーネントとのエネルギレベルハイブリダイゼーションが可能であるよう構成される超電導体コンポーネントとを有する。方法は、第１端子を開放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、第１端子にバイアス電圧を印加することと、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加している間に、第２端子を流れる電流を測定することとを有する。測定中に、超電導体コンポーネントは接地される。

【0014】

他の態様においては、半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する装置であって、半導体－超電導体ハイブリッドデバイスは、半導体コンポーネント及び超電導体コンポーネントを有し、超電導体コンポーネントは、半導体コンポーネントとのエネルギレベルハイブリダイゼーションが可能であるよう構成される、装置が提供される。装置は、プロセッシングユニットと、データストレージと、半導体－超電導体ハイブリッドデバイスへ動作可能に接続される接続回路とを有し、データストレージは、プロセッシングユニットによって実行されると、装置に、半導体コンポーネントの第１端子を開放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、半導体コンポーネントの第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、第１端子にバイアス電圧を印加することと、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加している間に、第２端子を流れる電流を測定することとを有する動作を実行させるコードを記憶している。

【0015】

更に別の態様は、半導体－超電導体ハイブリッドデバイスへ動作可能に接続される接続回路を有する装置のプロセッシングユニットによって実行されると、装置に、半導体コンポーネントの第１端子を解放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、半導体コンポーネントの第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、第１端子にバイアス電圧を印加することと、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加している間に、第２端子を流れる電流を測定することとを有する動作を実行させるコードを記憶しているコンピュータ可読記憶媒体を提供する。

【0016】

この概要は、詳細な説明において以下で更に記載される概念を選択的に、簡略化された形で紹介するために与えられている。この概要は、請求される対象の重要な特徴又は必須の特徴を特定するよう意図されたものではなく、また、請求されている対象の範囲を限定するよう意図されたものでもない。請求される対象は、本明細書で述べられている欠点のいずれか又は全てを解決する実施に制限されるものでもない。

【0017】

本開示の実施形態の理解を助けるために、また、そのような実施形態が実施される方法を示すために、単なる例として、添付の図面が参照される。

【図面の簡単な説明】

【0018】

【図1】トポロジカルギャップの概念を説明する図である。

【図2a】例示的な半導体－超電導体ハイブリッドデバイスの略断面図である。

【図2b】図２ａに示されているタイプのデバイスの走査型電子顕微鏡（ＳＥＭ）の顕微鏡写真である。

【図3】半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する装置のブロック図である。

【図4】半導体－超電導体ハイブリッドデバイスの非局所コンダクタンスを測定する方法を説明するフローチャートである。

【図5】例１で論じられている結果を示すプロットである。

【発明を実施するための形態】

【0019】

図２ａ及び図３は、実寸通りではない。図３で、半導体－超電導体ハイブリッドデバイスの相対サイズは、表現を容易にするために誇張されている。

【0020】

動詞「～を有する」は、「～を含む」又は「～から成る」の簡単明瞭な言い方として本明細書で使用されている。言い換えれば、動詞「～を有する」は非限定的な用語（open term）であるよう意図されるが、限定的な用語（close term）である「～から成る」による当該用語の置換は、特に、化学成分と関連して使用される場合に、明示的に企図される。

【0021】

「上」、「下」、「左」、「右」、「～より上」、「～より下」、「水平」及び「垂直」などのような、方向を示す用語は、記載の便宜上本明細書で使用されており、図面に示されている向きに関係がある。誤解を避けるために付け加えると、この用語は、外部の参照枠において向きを制限するよう意図されたものではない。

【0022】

本明細書で使用されるように、「超電導体」という用語は、物質の臨界温度Ｔ_Ｃより低い温度まで冷やされたときに超電導になる物質を指す。この用語の使用は、デバイスの温度を制限するよう意図されたものではない。

【0023】

「ナノワイヤ」は、ナノスケールの幅、及び少なくとも１００、又は少なくとも５００、又は少なくとも１０００という長さ対幅の比を有する細長い部材である。ナノワイヤの典型的な例は、幅が１０から５００ｎｍ、任意に５０から１００ｎｍ又は７５から１２５ｎｍの範囲にある。長さは、通常は、マイクロメートルのオーダーであり、例えば、少なくとも１μｍ、又は少なくとも１０μｍである。

【0024】

本開示の文脈中の用語「結合」は、エネルギレベルのハイブリダイゼーションを指す。

【0025】

「ハイブリッドデバイス」とも本明細書で呼ばれる「半導体－超電導体ハイブリッド構造」は、ある動作条件下で互いに結合する可能性がある半導体コンポーネント及び超電導体コンポーネントを有する。特に、この用語は、マヨナラゼロモードなどのトポロジカル挙動、又は量子コンピューティングアプリケーションに有用な他の励起を示すことができる構造を指す。動作条件には、一般的に、超電導体コンポーネントのＴ_Ｃより低い温度まで構造を冷やすこと、磁場を構造に印加すること、及び静電ゲーティングを構造に印加することがある。一般的に、半導体コンポーネントの少なくとも一部は、超電導体コンポーネントと密接に接触しており、例えば、超電導体コンポーネントは、半導体コンポーネント上でエピタキシャル成長する場合がある。しかし、半導体コンポーネントと超電導体コンポーネントとの間に１つ以上の更なるコンポーネントを有する特定のデバイス構造が提案されている。

【0026】

局所コンダクタンス測定を使用した半導体－超電導体ハイブリッドデバイスの特性評価が報告されている。局所コンダクタンス測定では、超電導体コンポーネントと半導体コンポーネントの１つの端子との間でコンダクタンスが測定される。

【0027】

本明細書では、ハイブリッドデバイスの非局所コンダクタンスを測定する方法が提供される。非局所コンダクタンス測定は、半導体－超電導体ハイブリッドデバイスの特性及び挙動のより良い特性評価を可能にし得る。例えば、デバイスで生じているトポロジカルギャップのサイズは、非局所コンダクタンスデータに基づいて決定され得る。更に、特定の方法で半導体－超電導体ハイブリッドデバイスを静電気的にゲーティングすることによって、測定の信号対雑音比の改善が達成され得ることが分かっている。

【0028】

半導体－超電導体ハイブリッドデバイスの実例が、最初に図２を参照して説明される。図２は、デバイスの略断面図を示す。

【0029】

デバイス２００は、基板、半導体－超電導体ハイブリッド構造、及びゲートスタックを含む。

【0030】

基板２１０は、デバイスの他の部分が製造されるベースを提供する。基板は、結晶性物質のウェハを有してよい。ウェハ材は、特に制限されない。ウェハは、高バンドギャップ半導体、例えば、リン化インジウム、ガリウムヒ素、及びガリウムアンチモンから選択される材料を有してもよい。

【0031】

半導体－超電導体ハイブリッド構造は、半導体コンポーネント２１２及び超電導体コンポーネント２１６を有する。

【0032】

半導体コンポーネント２１２は基板２１０の上に配置される。半導体コンポーネントは、通常、ナノワイヤ、又はナノワイヤのネットワークを有する。ナノワイヤのネットワークは、２つ以上の接続されたナノワイヤを有し、平面において分岐構造を有してもよい。

【0033】

半導体コンポーネントは、如何なる適切は半導体材料も有してよい。例えば、半導体コンポーネント２１２は、式１の物質などのＩＩＩ－Ｖ族半導体材料を有してもよい：

ＩｎＡｓｘＳｂ_１－ｘ（式１）

ここで、ｘは０から１の範囲をとる。言い換えれば、半導体コンポーネント２１２は、アンチモン化インジウム（ｘ＝０）、ヒ化インジウム（ｘ＝１）、又はモルベースで５０％のインジウムと可変割合のヒ素及びアンチモン（０＜ｘ＜１）とを含む三元混合物を有してよい。式１の物質は、アルミニウムなどの超電導体材料と特によく結合することがわかっている。

【0034】

半導体コンポーネントとして有用な他のクラスの材料は、ＩＩ－ＶＩ族半導体材料である。ＩＩ－ＶＩ族半導体材料の例には、テルル化鉛及びテルル化スズなどがある。

【0035】

デバイスの製造中、半導体コンポーネント２１２は、例えば、選択的なエリア成長を用いて、基板２１０の上にエピタキシャル成長され得る。選択的なエリア成長は、半導体コンポーネント２１２が成長する場所を制御するために、基板２１０に配置された誘電体マスク２１４を使用する。選択的なエリア成長がデバイスを製造するために使用される実施において、誘電体マスク２１４は、完成したデバイスに残ることがある。誘電体マスクとして有用な材料の例には、酸化シリコン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ_ｘ）、酸化アルミニウム（ＡｌＯ_ｘ）、及び酸化ハフニウム（ＨｆＯ_ｘ）などがある。２つ以上の誘電体層が存在してもよい。

【0036】

例えばＶＬＳ（Ｖａｐｏｕｒ－Ｌｉｑｕｉｄ－Ｓｏｌｉｄ）プロセスなどの他のプロセスが、半導体コンポーネントを製造するために使用されてもよい。

【0037】

表されている半導体コンポーネント２１２は、一般的に、おおよそ台形の断面を有する、断面形状は、しかしながら、特に制限されず、例えば、半導体コンポーネントを製造するために選択されたプロセス及び条件に応じて、様々であり得る。

【0038】

ハイブリッド構造は超電導体コンポーネント２１６を更に含む。超電導体コンポーネント２１６は、半導体コンポーネント２１２の上に配置される。半導体コンポーネント２１２及び超電導体コンポーネント２１６は、半導体コンポーネント２１２と超電導体コンポーネント２１６との結合を可能にするよう構成される。そのような結合は、量子コンピューティングに有用な励起が条件下で引き起こされることを可能にする。

【0039】

表されている例では、超電導体コンポーネント２１６は、半導体コンポーネント２１２と直接接触している。例えば、超電導体コンポーネント２１６は、半導体コンポーネント２１２の上にエピタキシャル成長されてよい。しかし、直接接触は、結合を達成するために必ずしも必須ではない。強磁性絶縁体などの更なるコンポーネントが半導体コンポーネント２１２と超電導体コンポーネント２１６との間に配置され得るデバイス構造が提案されている。

【0040】

超電導体の性質は、特に制限されず、必要に応じて選択されてもよい。超電導体は、通常、ｓ波超電導体である。当該技術で知られている様々なｓ波超電導体のいずれが使用されてもよい。例として、アルミニウム、インジウム、錫、鉛が挙げられるが、状況によってはアルミニウムが好ましい場合がある。アルミニウムが使用される実施形態では、超電導体コンポーネント２１６は、例えば４～１０ｎｍの範囲の厚さを有し得る。この範囲の厚さを有するアルミニウム層は、式１の半導体材料と特によく結合することが報告されている（Winkler et al (Physical Review B 99, 245408 (2019)））。

【0041】

デバイス２００は、超電導体コンポーネントが半導体コンポーネント２１２の上に存在しない領域を含んでもよい。言い換えれば、超電導体コンポーネント２１６は、半導体コンポーネント２１２の全長さに沿って必ずしも延在しない。特に、超電導体は、半導体コンポーネント２１２の端部にある端子領域にはなくてもよい。

【0042】

デバイス２００は、ゲート電極２２０、及びゲート電極とデバイスの他の部分との間に配置された誘電体２１８を有するゲートスタックを含む。表されている例はトップゲート型であり、ゲートスタックは、デバイス２００の他のコンポーネントの上に配置されている。

【0043】

一般に、ゲート電極の目的は、半導体コンポーネント２１２の伝導帯内で利用可能な電荷キャリアの数を操作するために、使用中に半導体コンポーネント２１２に静電界を印加することである。

【0044】

誘電体２１８は、ゲート電極からデバイスの他のコンポーネントへの電流のフローを阻止又は低減するためのものである。如何なるそのような電流も、漏れ電流と呼ばれる。かようなデバイスにおける漏れ電流は、誘電体材料２１８の層の品質、例えば、純度及び厚さを含む様々な要因に依存し得る。

【0045】

ゲーティングは、半導体コンポーネント２１２の任意の部分に印加され得る。超電導体コンポーネントが存在する半導体コンポーネントの領域をゲーティングするゲート電極は、プランジャゲートと呼ばれることがある。超電導体コンポーネントが存在しない半導体コンポーネントの領域をゲーティングするゲート電極は、カッターゲートと呼ばれることがある。図２に表されているゲート電極２２０は、プランジャゲートの一例である。

【0046】

本明細書で使用される半導体－超電導体ハイブリッドデバイスは、端子領域、つまり、半導体コンポーネント２１２の端部にカッターゲートを有する。デバイスは、１つ以上のプランジャゲートを更に含んでもよい。

【0047】

図２は、半導体－超電導体ハイブリッドデバイスの１つの実例しか示さないが、多数の変形が可能である。

【0048】

例となるデバイスはトップゲート型である。ゲートスタックの他の構成が可能である。デバイスはボトムゲート型であってもよい。ボトムゲート型デバイスでは、ゲート電極は、半導体コンポーネントの下、例えば基板の半導体コンポーネントとは反対側の表面上に、配置され得る。このような構成で、基板はゲート誘電体として機能してもよい。ゲート電極が半導体コンポーネントから横方向に間隔をあけられたサイドゲート型デバイスも可能である。ゲート電極と半導体デバイスとの間に空き空間が残される可能性があり、誘電体として機能し得るので、サイドゲート型デバイスの場合、誘電体材料の層を含めることは任意である。

【0049】

例となるデバイスは、水平に配向されており、すなわち、ナノワイヤの長さ方向は、基板の表面と平行に延在する。本明細書で提供される方法は、垂直配向デバイスに同様に適用可能である。垂直配向デバイスの例は、米国特許出願公開第２０２０／００２７０３０（Ａ１）号明細書及び米国特許出願公開第２０２０／００２７９７１（Ａ１）号明細書で記載されている。

【0050】

非局所コンダクタンスを測定する装置の例について、これより図３を参照して説明する。図３は、半導体－超電導体ハイブリッドデバイスに接続されて使用される装置を示すブロック図である。装置は、装置が使用中でないときに、半導体－超電導体ハイブリッドデバイスが存在しなくてもよいように、半導体－超電導体ハイブリッドデバイスに着脱可能に接続可能であってよい。代替的に、装置は、半導体－超電導体ハイブリッドデバイスに恒久的に接続されてもよい。

【0051】

図２を参照して上述されたように、半導体－超電導体ハイブリッドデバイス３１０は、ナノワイヤの形をした半導体コンポーネント３１２、及び超電導体コンポーネント３１４を含む。図３には、半導体－超電導体ハイブリッドデバイスが、各々のカッターゲート３１６、３１８を設けられた第１及び第２端子を有することが更に表されている。

【0052】

少なくとも装置が使用中であるとき、超電導体コンポーネントは接地に接続される。

【0053】

ハイブリッドデバイス３１０の第１端子は、既知のバイアス電圧を半導体コンポーネント３１２に印加する電圧源３２０へ接続される。第１端子はエミッタ端子であってよい。ハイブリッドデバイス３１０の第２端子は、第２端子を流れる電流を測定する電流計へ接続される。第２端子はレシーバ端子であってよい。

【0054】

本明細書で与えられている例では、第１及び第２端子は夫々、左及び右端子とも呼ばれる。当然ながら、これは、記載の便宜上のためだけであり、空間内の端子の相対位置を制限することは意図されない。

【0055】

装置３４０は、プロセッシングユニット３４２、データストレージ３４４、及び接続回路３４６を含む。プロセッシングユニット３４２は、データストレージ３４４及び接続回路３４６へ動作可能にリンクされる。データストレージ３４４はコンピュータプログラムを記憶しており、コンピュータプログラムは、プロセッシングユニット３４２によって実行されると、装置に、本明細書で記載される方法を実行させる。

【0056】

装置３４０は、任意のユーザ端末を更に含んでもよい。ユーザ端末は、ユーザ入力装置及び表示デバイスを含んでもよい。

【0057】

ユーザ入力装置は、ユーザから入力を受けるための、当該技術で知られている任意の１つ以上の適切な入力デバイスを有してよい。入力デバイスの例には、マウス、スタイラス、タッチスクリーン、トラックパッド及び／又はトラックボールなどの指示デバイスがある。入力デバイスの他の例には、キーボード、音声認識アルゴリズムとともに使用される場合にはマイクロホン、及び／又はジェスチャ認識アルゴリズムとともに使用される場合にはビデオカメラがある。

【0058】

本明細書において、ユーザ入力装置を介してユーザから入力を受けることに言及する場合、これは、ユーザ入力装置を構成する任意の１つ以上のユーザ入力装置を介することを意味し得る。

【0059】

ユーザ入力装置は、使用されるべきバイアス電圧及びゲート電圧などの、調べられるべきパラメータの値を指定することをユーザに可能にするのに有用であり得る。ユーザ入力装置は、パラメータがその他の方法で、例えば、プログラムで又はネットワーク上で受信されたメッセージに基づいて、決定される場合には、省略されてもよい。

【0060】

表示デバイスは、発光ダイオード（ＬＥＤ）スクリーン、液晶ディスプレイ（ＬＣＤ）、プラズマスクリーン、又は陰極線管（ＣＲＴ）などの、画像を出力するための如何なる適切な形態もとり得る。表示デバイスは、タッチスクリーンを有してもよく、従って、ユーザ入力装置の少なくとも一部を形成し得る。タッチスクリーンは、ユーザの指によって及び／又はスタイラスを用いてタッチされることにより入力を可能にする。

【0061】

表示デバイスを含むことは任意である。表示デバイスは、グラフ又は人が読むことができる他の出力をユーザに表示することが望ましい例で、有用である。

【0062】

プロセッシングユニット３４２は、１つ以上の地理的場所で１つ以上のダイ、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）パッケージ及び／又は筐体において実装されてよい。１つよりも多いプロセッシングユニットが存在してもよい。

【0063】

１つ以上のプロセッシングユニットの夫々は、例えば、汎用の中央演算処理装置（ＣＰＵ）、又はグラフィクスプロセッシングユニット（ＧＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）、などのような専用形態のコプロセッサ若しくはアクセラレータプロセッサのような、当該技術で知られている如何なる適切な形態もとり得る。１つ以上のプロセッシングユニットの夫々は、１つ以上のコアを有してよい。プロセッシングユニットは、通常、量子プロセッシングユニットとは対照的な、古典的なプロセッシングユニットですある。

【0064】

コンピュータプログラムがプロセッシング装置を使用して実行されると言われる場合、これは、装置内に存在する任意の１つ以上のプロセッシングユニットによる実行を意味し得る。

【0065】

プロセッシングユニット３４２は、通常、ランダムアクセスメモリ及び／又は１つ以上のメモリキャッシュなどのワーキングメモリを更に有する。

【0066】

データストレージ３４４は、１つ以上の地理的場所にある１つ以上の筐体内の１つ以上のメモリ媒体で実装される１つ以上のメモリユニットを有する。

【0067】

１つ以上のメモリユニットの夫々は、例えば、ハードディスクドライブ、磁気テープドライブなどのような磁気記憶媒体、又はソリッドステートドライブ（ＳＳＤ）、フラッシュメモリ若しくは電気的消去可能なプログラム可能リードオンリーメモリ（ＥＥＰＲＯＭ）のような電子記憶媒体、又は光ディスクドライブ若しくはメモリ液晶に基づいたストレージなどのような光学記憶媒体のような、当該技術で知られている如何なる適切なコンピュータ可読記憶媒体も用いてよい。本明細書で使用されるように、「コンピュータ可読記憶媒体」という用語は、特に、非一時的なコンピュータ可読記憶媒体を指す。

【0068】

データの何らかの項目がデータストレージ３４４又はその領域に記憶されると言われる場合に、これは、データストレージ３４４を構成するいずれか１つ以上のメモリデバイスの任意の部分に記憶されることを意味し得る。

【0069】

プロセッシングユニット３４２及びデータストレージ３４４は動作可能にリンクされる。プロセッシングユニット及びデータストレージは、プロセッシングユニット３４２がデータストレージ３４４の少なくとも一部からデータを読み出し、任意に、データストレージ３４４の少なくとも一部にデータを書き込むことができるように、構成される。プロセッシングユニット３４２は、ローカル接続、例えば、物理データバスを介して、及び／又はローカルエリアネットワーク若しくはインターネットなどのネットワークを介して、データストレージ３４４と通信し得る。後者の場合に、ネットワーク接続は有線又は無線であってよい。

【0070】

装置３４０は、半導体－超電導体ハイブリッドデバイスへ動作可能に接続される接続回路３４６を更に含む。表されている例では、接続回路は、装置３４０が、第１及び第２カッターゲート３１６、３１８に印加されるゲート電圧を制御して、電圧源３２０によって印加されるバイアス電圧の測定を制御又は受信し、かつ、電流計３３０により第２端子を流れる電流を測定することを可能にするよう構成される。

【0071】

半導体－超電導体ハイブリッドデバイスが１つ以上の更なるゲート電極、例えば、カッターゲートを含む場合に、接続回路は、装置がその更なるゲート電極に印加されるゲート電圧を制御することを更に可能にするよう構成される。

【0072】

電圧源３２０及び電流計３３０は、装置３４０のコンポーネントであってよく、あるいは、装置３４０に着脱可能に接続可能であってもよい。

【0073】

装置の１つ以上のコンポーネントは、半導体－超電導体ハイブリッドデバイスと同じダイ上に配置されてよい。装置の１つ以上のコンポーネントは、半導体－超電導体ハイブリッドデバイスと同じ回路基板上に配置されてよい。ハイブリッドデバイスと同じダイ又は同じ回路に装置を配置することは、装置がキュビットデバイスの動作パラメータを制御するためのものである実施において特に有用であり得る。

【0074】

半導体－超電導体ハイブリッドデバイスは、超電導挙動が誘発されることを可能にするよう、極低温チェンバで動作する。装置３４０のコンポーネントは、極低温チェンバの外に配置されてよい。特に、電圧源及びプロセッシングユニットは、極低温チェンバの外にあってよい。極低温チェンバは、サーマルバジェットとも呼ばれる有限な冷凍能力を有し、一般的に、チェンバに存在する発熱コンポーネントの数を最小限にすることが望ましい。

【0075】

表されている例は、単一の半導体－超電導体ハイブリッドデバイスに接続されている装置を示す。装置は、代替的に、複数の半導体－超電導体ハイブリッドデバイスに同時に接続されるよう構成されてもよい。複数の半導体－超電導体ハイブリッドデバイスは、例えば、キュビットデバイスに配置されてよい。

【0076】

代替の装置は、本明細書で記載される方法の実施の際に使用されてもよい。ゲート電圧が制御可能であって、基地局バイアス電圧が第１端子に印加可能であって、第２端子を流れる電流が測定可能であるという条件で、使用される装置は特に制限されない。印加電圧を制御しかつ測定を記録するためのプロセッシングユニット及びデータストレージの使用は任意である。

【0077】

図４は、半導体－超電導体ハイブリッドデバイスの非局所コンダクタンスを測定する方法を説明するフローチャートである。図２及び図３を参照して記載されるように、ハイブリッドデバイスは、各々のカッターゲートを設けられた第１及び第２端子を備えている。超電導体コンポーネントは、測定中、接地に接続される。

【0078】

ブロック４０１で、第１ゲート電圧が、第１端子を開放レジームにゲーティングするよう第１ゲート電極３１６に印加される。言い換えれば、第１ゲート電圧は、第１端子で半導体内の利用可能な電荷キャリアの数を増やすよう選択される。これは、第１端子の半導体を導電状態に置く。

【0079】

端子は、ｅ^２／ｈ以上の局所コンダクタンスを有する場合に、「開放」であると、つまり開放レジームにあると見なされる。ここで、ｅは、電気素量（elementary charge）（つまり、単一の電子の電荷の絶対値）であり、ｈは、プランク定数である。

【0080】

局所コンダクタンスは、端子と超電導体コンポーネントとの間で測定されるコンダクタンスである。局所コンダクタンスは高バイアス局所コンダクタンスであってよい。高バイアス局所コンダクタンスは、超電導エネルギギャップのサイズよりも大きいバイアス電圧、例えば、超電導ギャップのサイズの少なくとも２倍のバイアス電圧を印加しているときに測定される局所コンダクタンスである。特に、局所コンダクタンスは、超電導ギャップのサイズの２倍のバイアス電圧で測定されてよい。局所コンダクタンスは、Anselmetti et al., Phys. Rev. B 100, 205412 (2019)に記載されているように測定されてよい。

【0081】

同時に、ブロック４０２で、第２ゲート電圧が、第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極３１８に印加される。通常、第１及び第２ゲート電圧は異なる。

【0082】

トンネリングレジームでは、第２端子を通る電荷のフローに対するエネルギ障壁が生成される。第２端子は、古典的な非導通状態に調整される。第２端子を流れる電流の如何なるフローも量子トンネル効果による。

【0083】

端子は、ｅ^２／ｈ未満の高バイアス局所コンダクタンスを有するときにトンネリングレジームにある。ここで、ｅは、電気素量（つまり、単一の電子の電荷の絶対値）であり、ｈは、プランク定数である。

【0084】

特に、第２端子は、ディープトンネリングレジームにゲーティングされてよい。ディープトンネリングレジームの端子は、０．１ｅ^２／ｈ以下の高バイアス局所コンダクタンスを有する。ここで、ｅは、電気素量（つまり、単一の電子の電荷の絶対値）であり、ｈは、プランク定数である。

【0085】

第１端子の局所コンダクタンスと同様に、第２端子の局所コンダクタンスは、第２端子と超電導体コンポーネントとの間のコンダクタンスである。局所コンダクタンスは、超電導ギャップのサイズよりも大きいバイアス電圧、任意に、超電導ギャップのサイズの少なくとも２倍のバイアス電圧を印加しているときに測定される高バイアス局所コンダクタンスであってよい。特に、高バイアス局所コンダクタンスは、超電導ギャップのサイズの２倍のバイアス電圧で測定されてよい。

【0086】

ブロック４０３で、バイアス電圧が第１端子を介して半導体コンポーネントに印加される。印加電圧の大きさは、知られているか又は測定される。バイアス電圧は、同時に第１及び第２ゲート電圧を各々の端子に印加しながら印加される。

【0087】

ブロック４０４で、ブロック４０１、ブロック４０２、及びブロック４０３の動作を実行している間に、第２端子を流れる電流が測定される。

【0088】

ハイブリッドデバイスの半導体コンポーネントにおける誘発されたエネルギギャップに対応する閾値を印加電圧が超えるときに、電流は流れる。

【0089】

次いで、半導体コンポーネントのコンダクタンスが、第１端子に印加されているバイアス電圧及び第２端子を流れる電流の値に基づいて計算されてよい。このコンダクタンスは、第１端子から第２端子へナノワイヤを通るコンダクタンスを表すので、「非局所コンダクタンス」である。対照的に、「局所」コンダクタンス測定では、ハイブリッドデバイスの一方の端子と超電導体コンポーネントとの間の電流が測定される。

【0090】

第１端子を開放レジームにゲーティングし、第２端子をトンネリングレジームにゲーティングすることによって、良好な信号対雑音比を有する検出可能な信号が達成され得る。

【0091】

非局所コンダクタンスの測定に対する他のアプローチは、両方の端子に同じゲート電圧が印加される対称ゲーティングを使用している。両方の端子を開放又は中間レジームにゲーティングすると、ノイズが多い信号が得られ、両方の端子を閉じてゲーティングすると、ナノワイヤを流れる測定可能電流が得られないことが分かっている。

【0092】

様々な変更が方法に対して行われてよい。

【0093】

バイアス電圧は変更されてよく、第２端子を流れる電流は、バイアス電圧の関数として測定され得る。例えば、バイアス電圧のスキャンが実行されてよい。スキャンされる範囲は、半導体－超電導体ハイブリッドデバイスの特性に応じて必要に応じて選択されてよい。スキャンは、例えば、－５００から＋５００μＶ、任意に－３００から＋３００μＶ、任意に０から５００μＶ、任意に０から３００μＶの範囲内のバイアス電圧をカバーしてよい。

【0094】

そのようなスキャンを実行することは、電流を半導体コンポーネントの一方の端子から半導体コンポーネントの他方の端子へ流す最低限のバイアス電圧を決定するために有用であり得る。この最低バイアス電圧は、半導体－超電導体ハイブリッドデバイスにおける誘発されたエネルギギャップのサイズの指標となり得る。

【0095】

トポロジカルギャップのサイズの程度は、測定された非局所コンダクタンス値が所定の閾値を超えるバイアス電圧を決定することによって、コンダクタンスデータから取得され得る。所定の閾値は、装置のノイズフロアよりも大きいようセットされる。ノイズフロアは、装置内の全てのノイズ源及び不要な信号の和であり、非局所コンダクタンスを表す信号以外の全ての信号は「不要」と見なされる。

【0096】

代替的に、トポロジカルギャップのサイズは、印加バイアス電圧に対してコンダクタンスの一次微分値を計算し、一次微分値の傾きがゼロではない最低印加バイアス電圧を見つけることによって、コンダクタンスデータから取得され得る。

【0097】

更に別の可能性に従って、トポロジカルギャップのサイズは、曲線をデータにフィッティングし、ギャップサイズを最低バイアス電圧でピーク位置と関連付けられると推定することによって、決定され得る。

【0098】

誘発されたギャップのサイズを非局所コンダクタンス測定に基づき決定するための他の技術が使用されてもよい。

【0099】

バイアス電圧を変更することに加えて、又はその代案として、第１及び第２ゲート電圧の一方又は両方が調整されてもよい。特に、ゲート電圧は、固定バイアス電圧を印加しながら調整されてよい。

【0100】

ゲート電圧の調整は、測定の信号対雑音比の最適化を信号対雑音比に可能にし得る。

【0101】

ゲート電圧の調整はまた、半導体－超電導体ハイブリッドデバイスの挙動も変更し得る。例えば、ゲート電圧の一方又は両方を変更することで、ハイブリッドデバイスで誘発されるエネルギギャップの大きさを変えることができる。ゲート電圧は、誘発されたエネルギギャップ、例えば、トポロジカルギャップのサイズを最大化するよう調整されてよい。代替的に、ゲート電圧は、所定の範囲内のサイズを有する誘発されたエネルギギャップを取得するよう調整されてもよい。所定の範囲は、超電導体コンポーネントの超電導ギャップの２０％から８０％の範囲であってよい。

【0102】

ハイブリッドデバイスが１つ以上の更なるゲート電極を含む例では、ゲート電圧が、測定中に、更なる電極に印加されてよい。更なる電極に印加されるゲート電圧は、例えば、誘発されたエネルギギャップのサイズを最大化するよう、又は誘発されたエネルギギャップを所定の範囲内で取得するよう、変更されてよい。

【0103】

半導体－超電導体ハイブリッドデバイスの動作パラメータの値に対する調整は、最適化アルゴリズムに基づいて実行されてよい。最適化アルゴリズムの性質は特に制限されず、機械学習の分野で知られている様々な最適化アルゴリズムから必要に応じて選択されてよい。最適化は反復調整を有してもよい。例えば、確率的勾配降下法などの勾配降下法又は上昇アルゴリズムが使用されてよい。

【0104】

最適化アルゴリズムは、バイアス電圧、第１ゲート電圧、及び第２ゲート電圧から選択された１つ以上のパラメータの値を変更してよい。１つ以上の更なるゲート電極が存在する場合に、１つ以上のパラメータは、更なるゲート電極に対するゲート電圧を含んでもよい。

【0105】

１つ以上のパラメータの初期値は、例えば装置３４０のユーザ入力装置を介して、ユーザから受け取られた入力に基づいてよい。代替的に、初期値は、例えば、前の最適化からの記憶されている値、又は半導体－超電導体ハイブリッドデバイスのモデル若しくはシミュレーションに基づいて、プログラムで決定されてもよい。

【0106】

最適化アルゴリズムは、１つ以上のパラメータの最適化された値を決定するよう構成されてよく、その値は目標の結果に対応する。目標の結果は、非局所コンダクタンスの測定の最大信号対雑音比であってよい。目標の結果は、トポロジカルギャップなどの誘発されたエネルギギャップの最大の大きさ及び／又は可視性であってよい。目標の結果は、所定の範囲、例えば、超電導ギャップのサイズの２０％から８０％内のサイズを有する誘発されたエネルギギャップを取得することであってよい。誘発されたエネルギギャップの大きさは、上述されたように決定され得る。

【0107】

最適化アルゴリズムの出力は、１つ以上のパラメータの最適化された値を含む。最適化された値は、装置３４０のデータストレージ３４４などのデータストレージに書き込まれ、人が読むことができるフォーマットで出力され、例えば、装置３４０の表示デバイスに表示され、ネットワーク上で他のエンティティへ伝えられ、かつ／あるいは、例えば、装置３４０によってデバイスの動作を制御するために使用されてもよい。

【0108】

最適化された値がデータストレージに書き込まれる実施では、繰り返し最適化が実行される場合に、繰り返しの初期値は、記憶されている最適化された値に基づいて決定されてよい。特定のハイブリッド構造は時間とともにダメージを受ける可能性があるので、同じデバイスのために周期的に、例えば、毎日又は毎週、最適化を繰り返すことは、有用であり得る。

【0109】

バイアス電圧、第１ゲート電圧、及び第２ゲート電圧から選択された１つ以上のパラメータは、機械学習アルゴリズム、例えば、人工ニューラルネットワークに従って、選択されてもよい。

【0110】

機械学習アルゴリズムの訓練データは、複数のハイブリッドデバイスに関してバイアス電圧、第１ゲート電圧、及び第２ゲート電圧の最適化された値を含み得る。訓練データは、実験によって得られた経験的データ、例えば、手動最適化の結果、及び／又は上述されたように最適化アルゴリズムを使用して生成された記憶されている最適化された値、を含んでもよい。追加的に、又は代替的に、訓練データは、シミュレーションによって生成された最適化された値を含んでもよい。

【0111】

機械学習アルゴリズムは、１つ以上のパラメータの最適化された値を決定するよう構成されてよく、その値は目標の結果に対応する。目標の結果は、非局所コンダクタンスの測定の最大信号対雑音比であってよい。目標の結果は、誘発されたエネルギギャップの最大の大きさ及び／又は可視性であってよい。目標の結果は、所定の範囲内の大きさを有する誘発されたエネルギギャップを取得することであってよい。

【0112】

例となる方法は、単一の半導体－超電導体ハイブリッドデバイスを参照して記載されてきたが、方法は、複数の半導体－超電導体ハイブリッドデバイスで実行されてもよい。複数の半導体－超電導体ハイブリッドデバイスは、例えば、キュビットデバイスとして配置されてよい。複数のハイブリッドデバイスの個別的なハイブリッドデバイスの非局所コンダクタンスは、連続的に又は同時に測定されてよい。これは、キュビットデバイスの動作パラメータを選択すること、例えば、個々のハイブリッドデバイスが所望の範囲内の大きさで誘発ギャップを有するバイアス電圧及びゲート電圧を特定すること、にとって有用であり得る。

【0113】

上記の実施形態は、端に例として記載されていることが理解されるだろう。

【0114】

より一般的には、本明細書で開示される１つの態様に従って、半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する方法が提供される。半導体－超電導体ハイブリッドデバイスは、第１端子及び第２端子を有する前記半導体コンポーネントと、第１端子を静電気的にゲーティングする第１ゲート電極と、第２端子を静電気的にゲーティングする第２ゲート電極と、半導体コンポーネントとのエネルギレベルハイブリダイゼーションが可能であるよう構成される超電導体コンポーネントとを有し、方法は、第１端子を開放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、第１端子にバイアス電圧を印加することと、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加している間に、第２端子を流れる電流を測定することとを有し、測定中に、超電導体コンポーネントは接地される。半導体コンポーネントの第１端子を開放レジームに調整し、第２端子をトンネリングレジームに調整し、バイアス電圧を第１端子に印加し、第２端子を流れる電流を測定することによって、良好な信号対雑音比を有する半導体コンポーネントを介した非局所コンダクタンスの測定が取得され得る。非局所コンダクタンスは、その後、ハイブリッドデバイスの特性を決定するために使用されてもよい。

【0115】

第１及び第２ゲート電極は夫々、カッターゲートであってよい。言い換えれば、第１及び第２端子は、それらの上に超電導体材料がない半導体コンポーネントの領域であってよい。

【0116】

半導体コンポーネントは、第１及び第２端部を有する半導体材料のナノワイヤであってよい。超電導体コンポーネントは、ナノワイヤの一部の上に配置されてよい。超電導体コンポーネントは、第１及び第２端子を画定するようナノワイヤの第１及び第２端部から間隔をあけられ得る。

【0117】

トンネリングレジームは、ディープトンネリングレジームであってよい。

【0118】

方法は、バイアス電圧、第１ゲート電圧、及び第２ゲート電圧のうちの１つ以上を変更することを更に有してもよい。印加電圧を変更すると、半導体－超電導体ハイブリッドデバイスの挙動が変化し得る。

【0119】

本明細書で提供される方法は、コンピュータによって制御されてよい。例えば、半導体－超電導体ハイブリッドデバイスは、プロセッシングユニット及びデータストレージを有する装置へ動作可能に接続されてよい。プロセッシングユニットは、バイアス電圧、第１ゲート電圧、及び第２ゲート電圧のうちの１つ以上を制御し、また、電流の測定を受信してよい。

【0120】

プロセッシングユニットは、古典的なプロセッシングユニットであってよい。

【0121】

方法は、測定に基づいて、半導体－超電導体ハイブリッドデバイスで生じているエネルギギャップの大きさを決定することを更に有してもよい。例えば、決定は、測定のノイズフロアよりも大きい非局所コンダクタンスに対応する最低バイアス電圧を特定することを有してよい。決定は、モデルを測定にフィッティングすることを有してもよい。

【0122】

決定は、装置のプロセッシングユニットによって実行されてよい。

【0123】

方法は、バイアス電圧、第１ゲート電圧、及び第２ゲート電圧のうちの１つ以上を調整することを有してもよい。調整は、プロセッシングユニットによって制御されてよい。例えば、プロセッシングユニットは、本明細書中で上述された最適化アルゴリズムを実行してもよい。プロセッシングユニットは、目標の結果に対応するバイアス電圧、第１ゲート電圧、及び第２ゲート電圧のうちの１つ以上の最適化された値を決定するために最適化アルゴリズムを使用してよい。

【0124】

調整及び／又は最適化は、代替的に、手動で制御されてもよい。

【0125】

目標の結果は、エネルギギャップの可視性を高めること、例えば、所定の閾値よりも大きい非局所コンダクタンスを取得することであってよい。所定の閾値は、測定を実行するために使用される装置のノイズフロアであってよい。

【0126】

目標の結果は、所定の閾値以上である測定の信号対雑音比を含んでもよい。

【0127】

目標の結果は、所定の範囲内にある、半導体－超電導体ハイブリッドデバイスで誘発されたエネルギギャップの大きさを含んでもよい。

【0128】

所定の範囲は、超電導体コンポーネントの超電導ギャップの２０％から８０％の範囲であってよい。この範囲外の大きさを有する誘発されたギャップは、量子コンピューティングにとって余り有用ではない可能性があると考えられる。

【0129】

代替的に、所定の範囲は、所定の閾値以上の範囲であってよい。

【0130】

プロセッシングユニットは、バイアス電圧に静的な値を選択し、第１及び／又は第２ゲート電圧を変更してよい。

【0131】

半導体－超電導体ハイブリッドデバイスは、複数の半導体－超電導体ハイブリッドデバイスを含むデバイスに存在してもよい。複数の半導体－超電導体ハイブリッドデバイスを有するデバイスは、例えば、キュビットデバイスであってよい。

【0132】

非局所コンダクタンス測定は、複数の半導体－超電導体ハイブリッドデバイスの個別的なハイブリッドデバイスに対して同時に又は連続的に実行されてよい。

【0133】

複数の半導体－超電導体ハイブリッドデバイスの個別的なハイブリッドデバイスの誘発されたギャップ、例えば、トポロジカルギャップが、決定され得る。

【0134】

複数の半導体－超電導体ハイブリッドデバイスの個別的なハイブリッドデバイスのバイアス電圧、第１ゲート電圧、及び第２ゲートで何つは、独立して選択されてよい。言い換えれば、個々のデバイスに印加される電圧は、異なってもよい。電圧は、例えば、所定の範囲内にあるエネルギギャップを半導体－超電導体ハイブリッドデバイスで誘発するよう、上述されたように調整されてよい。

【0135】

他の態様は、半導体－超電導体ハイブリッドデバイスの半導体コンポーネントの非局所コンダクタンスを測定する装置であって、半導体－超電導体ハイブリッドデバイスは、半導体コンポーネント及び超電導体コンポーネントを有し、超電導体コンポーネントは、半導体コンポーネントとのエネルギレベルハイブリダイゼーションが可能であるよう構成される、装置において、プロセッシングユニットと、データストレージと、半導体－超電導体ハイブリッドデバイスへ動作可能に接続される接続回路とを有し、データストレージは、プロセッシングユニットによって実行されると、装置に、半導体コンポーネントの第１端子を開放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、半導体コンポーネントの第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、第１端子にバイアス電圧を印加することと、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加している間に、第２端子を流れる電流を測定することとを有する動作を実行させるコードを記憶している、装置を提供する。装置は、本明細書で提供される方法を実行するのに有用である。

【0136】

装置は、方法の態様に関して上述された動作を実施するよう構成されてよい。

【0137】

トンネリングレジームは、ディープトンネリングレジームであってよい。

【0138】

装置は、半導体－超電導体ハイブリッドデバイスを含んでもよい。そのような実施では、接続回路は半導体－超電導体ハイブリッドデバイスに接続されている。

【0139】

動作は、超電導体コンポーネントを設置に接続することを更に有してもよい。代替的に、半導体－超電導体ハイブリッドデバイスは、超電導体コンポーネントが設置に接続されるように構成されてもよい。

【0140】

動作は、測定された電流に基づいて、半導体－超電導体ハイブリッドデバイスで生じているエネルギギャップの大きさを決定することを更に有してもよい。決定は、モデルを測定にフィッティングすることを有してよい。決定は、測定のノイズフロアよりも大きい非局所コンダクタンスに対応する最低バイアス電圧を特定することを有してもよい。

【0141】

動作は、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧のうちの１つ以上を調整することを更に有してもよい。例えば、動作は、静的なバイアス電圧を選択及び印加し、第１及び第２ゲート電圧の一方又は両方を調整することを有してもよい。

【0142】

調整は、目標の結果を取得するために、最適化アルゴリズムを使用して、バイアス電圧、第１ゲート電圧、及び第２ゲート電圧のうちの１つ以上の最適化された値を決定することを有してもよい。目標の結果は、所定の閾値以上である測定の信号対雑音比を含む。目標の結果は、所定の範囲内にある半導体－超電導体ハイブリッドデバイスで誘発されたエネルギギャップの大きさを含んでもよい。

【0143】

装置は、複数の半導体－超電導体ハイブリッドデバイスに対して測定を実行し、かつ／あるいは、複数の半導体－超電導体ハイブリッドデバイスの動作を制御するよう構成されてよい。例えば、接続回路は、複数の半導体－超電導体ハイブリッドデバイスへ動作可能に接続可能であってよい。コードは、装置に、複数の半導体－超電導体ハイブリッドデバイスに対して動作を実行させるよう構成されてよい。

【0144】

動作は、独立して選択された第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を複数の半導体－超電導体ハイブリッドデバイスの個別的なハイブリッドデバイスに印加することを有してもよい。

【0145】

装置は、複数の半導体－超電導体ハイブリッドデバイスの少なくとも２つに対して同時に動作を実行するよう構成されてよい。代替的に、動作は、複数の半導体－超電導体ハイブリッドデバイスの個別的なハイブリッドデバイスに対して連続的に実行されてもよい。

【0146】

複数の半導体－超電導体ハイブリッドデバイスは、キュビットデバイスにおいて配置されてよい。

【0147】

更に別の態様は、半導体－超電導体ハイブリッドデバイスに動作可能に接続される接続回路を有する装置のプロセッシングユニットによって実行されると、装置に、本明細書で定義されている方法を実行させるコードを記憶しているコンピュータ可読媒体を提供する。

【0148】

動作は、半導体コンポーネントの第１端子を開放レジームにゲーティングするよう第１ゲート電極に第１ゲート電圧を印加することと、半導体コンポーネントの第２端子をトンネリングレジームにゲーティングするよう第２ゲート電極に第２ゲート電圧を印加することと、バイアス電圧を第１端子に印加することと、第１ゲート電圧、第２ゲート電圧、及びバイアス電圧を印加している間に、第２端子を流れる電流を測定することを有してよい。

【0149】

コンピュータ可読媒体は、通常、非一時的なコンピュータ可読媒体である。コンピュータ可読媒体は、ハードドライブ、ソリッドステートドライブ、又はＲＯＭＡＮＴＩＣチップなどの不揮発性メモリであってよい。

【0150】

［例１］
図２ｂに示されるデバイスは、Vaitiekenas et al., Phys. Rev. Lett. 121, 147701に記載されているプロセスと同様に、選択的なエリア成長（Selective Area Growth）によって成長させたハイブリッドＩｎＡｓ／Ａｌナノワイヤの上に製造された。左端子での印加バイアス電圧の関数としてのデバイスの非局所コンダクタンスは、図４を参照して記載される方法を用いて測定された。左バイアス電圧は－５００から５００μＶまで変更された。

【0151】

印加されたバイアス電圧の関数として非局所コンダクタンスを示すプロット、つまり、第１端子に印加されたバイアス電圧（ｄＶ_ｌｅｆｔ）に関する第２端子を流れる電流（ｄＩ_{ｒｉｇｈｔ}）の微分値が、図５に示されている。

【0152】

非局所コンダクタンスの大きさは、ゼロバイアス付近のバイアス電圧範囲ではゼロと一致する。より高いバイアス電圧を印加すると、誘発されたギャップの端に対応して、有限な非局所コンダクタンスが始まる。このギャップを定量化するために、ピークフィットが実行され、ピークの中心から、誘発されたギャップの値が得られ、この場合には、Δ＝１８６μＶである。

【0153】

局所コンダクタンス（例えば、第１端子に印加された電圧に関する第１端子を流れる電流の微分値ｄＩ＿ｌｅｆｔ／ｄＶ＿ｌｅｆｔ）は、通常は正であり、一方、非局所コンダクタンス（例えば、ｄＩ＿ｌｅｆｔ／ｄＶ＿ｒｉｇｈｔ）は、電子輸送メカニズムの詳細に応じて正だけでなく負にもなり得る。非局所コンダクタンスは、特定のシナリオで通常観測され理論から予測されるように、バイアス電圧に関してほぼ非対称である。

【0154】

開示された技術の他の変形例又は使用例は、本明細書の開示を読めば当業者には明らかになるであろう。本開示の範囲は、記載された実施形態によって限定されるものではなく、添付の特許請求の範囲によってのみ限定される。

【図1】