知財求人 - 知財ポータルサイト「IP Force」
▶ エフィシェント・パワー・コンバージョン・コーポレイションの特許一覧
特表2024-507188ゲート金属－絶縁体－フィールドプレート金属集積回路コンデンサおよびそれを形成する方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-16
(54)【発明の名称】ゲート金属－絶縁体－フィールドプレート金属集積回路コンデンサおよびそれを形成する方法
(51)【国際特許分類】
H01L 21/822 20060101AFI20240208BHJP
H01L 21/338 20060101ALI20240208BHJP
H01L 29/41 20060101ALI20240208BHJP
H01L 21/28 20060101ALI20240208BHJP
【ＦＩ】
H01L27/04 C
H01L27/04 A
H01L29/80 H
H01L29/80 E
H01L29/80 F
H01L29/44 Y
H01L21/28 301R
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023549087
(86)(22)【出願日】2022-02-16
(85)【翻訳文提出日】2023-10-11
(86)【国際出願番号】 US2022016574
(87)【国際公開番号】W WO2022177971
(87)【国際公開日】2022-08-25
(31)【優先権主張番号】63/149,805
(32)【優先日】2021-02-16
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】521085021
【氏名又は名称】エフィシェント・パワー・コンバージョン・コーポレイション
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ジャンジュン・カオ
(72)【発明者】
【氏名】ゴードン・ステックレイン
(72)【発明者】
【氏名】ムスカン・シャーマ
【テーマコード（参考）】
4M104
5F038
5F102
【Ｆターム（参考）】
4M104AA04
4M104AA07
4M104BB30
4M104CC01
4M104CC03
4M104DD07
4M104DD15
4M104DD72
4M104DD75
4M104FF10
4M104GG12
4M104GG19
5F038AC04
5F038AC05
5F038AC14
5F038AC15
5F038AV04
5F038CA02
5F038DF02
5F102GA16
5F102GB01
5F102GC01
5F102GD01
5F102GL04
5F102GM04
5F102GQ01
(57)【要約】
ＧａＮ ＦＥＴおよび金属－絶縁体－金属コンデンサを含む集積回路。コンデンサは、横方向ＧａＮプロセスフローと完全に一体化される。すなわち、ＧａＮ ＦＥＴの同じゲート金属層、フィールドプレート金属層、および誘電体層が、コンデンサの底部プレート、絶縁体、および上部プレートを形成するためにも使用される。上部プレートは、上部プレート通って延びる導電性ビアによって接触される。集積回路のコンデンサの電圧降伏容量を増加させるために、ゲート金属層の一部は、導電性ビアの周りにリングの形状で形成される。
【特許請求の範囲】
【請求項1】
ゲート金属層から形成されるゲート金属を含む電界効果トランジスタ（ＦＥＴ）と、前記ＦＥＴの上に配設され、フィールドプレート金属層から形成される第１のフィールドプレートと、
前記ゲート金属層から形成される底部電極、
前記フィールドプレート金属層から形成される上部電極、
前記上部電極を通って延びる導電性ビアを備える、前記上部電極への接点
を含むコンデンサと、
前記ゲート金属と前記第１のフィールドプレートとの間、かつ、前記コンデンサの前記上部電極と前記底部電極との間に配設される第１の誘電体層と
を備える、集積回路。
【請求項2】
前記ＦＥＴが、ＧａＮ ＦＥＴを備え、前記集積回路が、基板の上のＧａＮ層と、
前記ＧａＮ層の上の前面バリア層と
をさらに備え、
前記ＧａＮ層と前記前面バリア層との間の界面において、２次元電子ガス（２ＤＥＧ）が形成される、請求項１に記載の集積回路。
【請求項3】
前記コンデンサの前記底部電極が、オーミック接点によって前記２ＤＥＧに電気的に接続される、請求項２に記載の集積回路。
【請求項4】
前記第１のフィールドプレートおよび前記コンデンサの前記上部電極を形成する前記フィールドプレート金属層が、窒化チタンを含む、請求項３に記載の集積回路。
【請求項5】
前記コンデンサの前記上部電極が、オーミック接点によって前記２ＤＥＧに電気的に接続される、請求項２に記載の集積回路。
【請求項6】
前記導電性ビアが、前記集積回路の上部接点を前記コンデンサの前記上部電極に導電的に接続する、請求項１に記載の集積回路。
【請求項7】
前記ゲート金属層のセグメントが、前記導電性ビア用のエッチングストップとして機能する、請求項６に記載の集積回路。
【請求項8】
前記コンデンサの前記底部電極が、前記導電性ビアを囲繞するリングの形状に形成される部分を有する、請求項１に記載の集積回路。
【請求項9】
前記コンデンサの前記底部電極が、前記導電性ビアを囲繞するリングの形状に形成される部分を有し、前記リングが、前記リングの下にある前記２ＤＥＧの部分に対するダイオードを形成して、前記上部電極が前記底部電極より高い電圧にあるとき、第１の極性方向において、電流をブロックし、前記コンデンサの電圧降伏容量を増加させる、請求項３に記載の集積回路。
【請求項10】
前記コンデンサの前記上部電極が、オーミック接点によって前記２ＤＥＧに電気的に接続され、前記導電性ビア用のエッチングストップが、前記オーミック接点を囲繞するリングの形状に形成され、前記リングが、前記リングの下にある前記２ＤＥＧの部分に対するダイオードを形成して、前記底部電極が前記上部電極より高い電圧にあるとき、前記第１の極性方向と反対の第２の極性方向において、電流をブロックし、前記コンデンサの前記電圧降伏容量を増加させる、請求項９に記載の集積回路。
【請求項11】
前記コンデンサの前記上部電極の上に配設される前記ＦＥＴと共通の第２の誘電体層と、前記第２の誘電体層の上に配設される前記ＦＥＴと共通の第２のフィールドプレートとをさらに備え、前記第２のフィールドプレートが、第３のコンデンサ電極を形成する、請求項１に記載の集積回路。
【請求項12】
ゲート金属層から形成されるゲート金属を有するＦＥＴと、前記ＦＥＴの上のフィールドプレート層から形成されるフィールドプレートと、底部電極および上部電極を有する金属－絶縁体－金属コンデンサとを備える集積回路を形成する方法であって、前記ゲート金属層から前記コンデンサの前記底部電極を形成するステップと、
前記フィールドプレート金属層から前記コンデンサの前記上部電極を形成するステップと、
前記上部電極を通ってエッチングストップに延びる導電性ビアを備える、前記上部電極への接点を形成するステップと、
前記ＦＥＴと前記コンデンサとに共通の少なくとも１つの誘電体層を形成するステップであって、前記誘電体層が、前記コンデンサの前記上部電極と前記底部電極との間の絶縁体として配設される、ステップと
を含む、方法。
【請求項13】
前記ＦＥＴが、２ＤＥＧ領域を有するＧａＮ ＦＥＴを備え、前記方法が、前記コンデンサの前記底部電極の一部を、前記導電性ビアを囲繞するリングの形状に形成するステップをさらに含み、前記リングが、前記リングの下にある前記２ＤＥＧ領域の部分に対するダイオードを形成して、前記上部電極が前記底部電極より高い電圧にあるとき、第１の極性方向において、電流をブロックし、前記コンデンサの電圧降伏容量を増加させる、請求項１２に記載の方法。
【請求項14】
前記コンデンサの前記上部電極を前記２ＤＥＧ領域に接続するオーミック接点を形成するステップと、前記導電性ビアのための前記エッチングストップを、前記オーミック接点を囲繞するリングの形状に形成するステップとをさらに含み、前記リングが、前記リングの下にある前記２ＤＥＧ領域の第２の部分に対するダイオードを形成して、前記底部電極が前記上部電極より高い電圧にあるとき、第２の極性方向において、電流をブロックし、前記コンデンサの前記電圧降伏容量を増加させる、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、トランジスタおよびコンデンサを含む集積回路に関し、より詳細には、共通の金属層および誘電体を共有するトランジスタおよびコンデンサを含む集積回路に関する。
【背景技術】
【0002】
トランジスタは、コンデンサなどといった、他の電気構成要素と集積化されることが多い。たとえば、米国特許第１０，１５３，２７３号は、単一の集積回路において製造される、ＦＥＴトランジスタおよび金属－絶縁体－金属コンデンサを開示している。しかし、金属－絶縁体－金属コンデンサは、トランジスタとは異なる金属層を使用し、したがって、デバイスを作るために別個のプロセスフローを必要とし、このことによって、製造プロセスが複雑になる。
【0003】
ＦＥＴおよび金属－絶縁体－金属コンデンサを有する集積回路を形成することが知られており、ここで、コンデンサは、ＦＥＴのゲートと同じ金属層から形成される底部プレートと、ＦＥＴの上にあるフィールドプレートと同じ金属層から形成される上部プレートとを有し、コンデンサのプレート間の絶縁体は、ＦＥＴの上にある同じ誘電体層から形成される。しかし、そのような従来技術の集積回路では、フィールドプレート金属は、コンデンサの上部プレートとしても機能するが、比較的厚い（＞２００ｎｍ）のアルミニウムベースの膜でなければならず、そのため、それは、コンデンサの上部プレートへの接点ビアの化学的選択性エッチングのためのエッチングストップとして働くことができる。厚いアルミニウムフィールドプレートは、ウェハ表面のトポロジーを劣化させ、特に、複数のフィールドプレートを有するデバイスにおいて不利益である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第１０，１５３，２７３号
【発明の概要】
【発明が解決しようとする課題】
【0005】
したがって、薄い非アルミニウム金属から形成されるフィールドプレート層を有する、集積化されたゲート金属層－絶縁体層－フィールドプレート層コンデンサを有する集積回路であって、コンデンサの上部プレートへの接点が、エッチングストップとして機能する上部プレートなしに作られる、集積回路を形成することが望ましい。
【課題を解決するための手段】
【0006】
本発明は、ＧａＮトランジスタと、横方向ＧａＮプロセスフローと完全に一体化される金属－絶縁体－金属コンデンサとを含む集積回路を提供することによって、従来技術の上述の欠点を克服する。すなわち、ＧａＮ ＦＥＴに使用されるのと同じゲート金属層、フィールドプレート金属層、および誘電体層が、コンデンサの底部プレート、絶縁体、および上部プレートを形成するためにも使用される。しかし、上述した従来技術とは異なり、本発明のフィールドプレート層は、非アルミニウム金属層（好ましくは、ＴｉＮ）から形成され、これは、比較的薄く（約４０ｎｍ）、したがって、上で言及された従来技術の欠点を有しない。
【0007】
本発明によれば、コンデンサの上部プレートは、好ましくは導電性ビアによって電気的に接触されるが、従来技術とは異なり、ビアはコンデンサの上部プレートを貫通する。なぜならば、上部プレートはアルミニウムから形成されず、エッチングストップとして機能しないからである。
【0008】
本発明の第１の実施形態では、フィールドプレート金属ではなく、ゲート金属層のセグメントが、導電性接点ビアのためのエッチングストップとして機能する。
【0009】
本発明の第２の実施形態では、コンデンサの底部プレートの少なくとも一部が、上部プレートのための導電性接点ビアの周りでリングの形状に形成されて、第１の極性でのコンデンサの降伏電圧を向上させる。
【0010】
本発明のさらなる実施形態では、導電性接点ビアのためのエッチングストップは、リングの形状に形成され、その結果、両方の極性でのコンデンサの降伏電圧を向上させる。
【0011】
本発明のさらに別の実施形態では、コンデンサは、３つの金属電極を備え、ここで、第３の電極が、第１のフィールドプレート金属層の上の第２のフィールドプレート金属層から形成され、ＧａＮ ＦＥＴと共通のさらなる誘電体層が、第１のフィールドプレート層と第２のフィールドプレート層との間に配設され、コンデンサのさらなる絶縁体層を形成する。
【0012】
実装形態および要素の組合せの様々な新規の詳細を含む、本明細書に記載される上記および他の好ましい特徴が、ここで、添付図面を参照し、より詳細に記載され、特許請求の範囲において指摘されることになる。特定の方法および装置は、例示としてのみ示され、特許請求の範囲の限定として示されないことを理解するべきである。当業者には理解されるように、本明細書の教示の原理および特徴は、特許請求の範囲の範囲から逸脱することなく、様々な多くの実施形態において採用することができる。
【0013】
本開示の特徴、目的、および利点は、図面と一緒に考えれば、以下に記載される詳細な説明から、より明らかとなり、図面において、同様の参照記号は、全体を通して対応して識別する。
【図面の簡単な説明】
【0014】
【図1A】本発明の第１の実施形態による、電界効果トランジスタ（ＦＥＴ）およびコンデンサを含む集積回路の平面図である。
【図1B】本発明の第１の実施形態による、電界効果トランジスタ（ＦＥＴ）およびコンデンサを含む集積回路の断面図である。
【図1C】コンデンサおよび２ＤＥＧ領域へのその接続を示す概略回路図である。
【図7A】本発明の第２の実施形態による集積回路の平面図である。
【図7B】本発明の第２の実施形態による集積回路の断面図である。
【図7C】コンデンサおよび２ＤＥＧ領域へのその接続を示す概略回路図である。
【図13A】本発明の集積回路の別の実施形態の平面図である。
【図13B】本発明の集積回路の別の実施形態の断面図である。
【図14A】本発明の集積回路のさらに別の実施形態の平面図である。
【図14B】本発明の集積回路のさらに別の実施形態の断面図である。
【図15A】本発明の集積回路のさらなる実施形態の平面図である。
【図15B】本発明の集積回路のさらなる実施形態の断面図である。
【図15C】コンデンサおよび２ＤＥＧ領域へのその接続を示す概略回路図である。
【図16A】本発明の集積回路のまたさらなる実施形態の平面図である。
【図16B】本発明の集積回路のまたさらなる実施形態の断面図である。
【発明を実施するための形態】
【0015】
以下の詳細な説明には、一定の実施形態への参照が行われる。これらの実施形態は、それらを当業者が実施するのを可能にする十分な詳細と共に記載される。他の実施形態を採用できること、および様々な構造的、論理的、および電気的変更を行うことができることを理解されたい。
【0016】
図１Ａおよび図１Ｂは、本発明の第１の実施形態による、電界効果トランジスタ（ＦＥＴ）７１０とコンデンサ７２０の両方を含む集積回路７００の平面図および断面図を図示する。電界効果トランジスタ（ＦＥＴ）７１０は、好ましくは、ＧａＮ ＦＥＴである。コンデンサ７２０は、底部プレート１００１および上部プレート３００１を有する金属－絶縁体－金属コンデンサである。下に記載されるように、コンデンサ７２０は、ＧａＮ ＦＥＴ７１０の横方向製造プロセスフローと完全に一体化される。
【0017】
集積回路７００は、基板４００１、基板４００１上の窒化ガリウム（ＧａＮ）層４００２、およびＧａＮ層４００２の上の窒化アルミニウムガリウム（ＡｌＧａＮ）前面バリア層４００３を含む。ＧａＮ層４００２と前面バリア層４００３との間の界面に形成される２次元電子ガス（２ＤＥＧ）領域５００４は、コンデンサの底部プレート１００１にわたって横方向に、および底部プレート１００１の下に延び、それが参照番号１００４によって識別される。
【0018】
集積回路７００は、ゲート金属層、好ましくはＴｉＮ（５００～２０００Å厚）で形成される、ＧａＮトランジスタ７１０のゲート金属５００１をさらに含む。同じ金属層が、横方向に広がり、コンデンサ７２０の底部プレート／電極１００１を形成する。同様に、コンデンサ７２０の上部プレート／電極３００１は、ＧａＮトランジスタ７１０の上に配設される、フィールドプレート５００５と同じ導電性金属層（好ましくは、ＴｉＮ）から形成される。有利なことに、従来技術とは異なり、フィールドプレート５００５および上部プレート３００１を形成するフィールドプレート金属層がアルミニウムを含まず、５０～１０００Åの厚さを有する薄い金属（好ましくは、ＴｉＮ）である。（上部プレート３００１を形成する）フィールドプレート金属がアルミニウムを含まないために、それはエッチングストップとして機能することができず、上部プレートと接触するビア３００３は上部プレート３００１を貫通する。図１Ｂに示される本発明の第１の実施形態では、好ましくはタングステンプラグである導電性ビア３００３は、上部プレート３００１と接触し上部プレート３００１を通って延びて、第１の層間誘電（絶縁）層２００１（好ましくは、Ｓｉ３Ｎ４）を続けて通り、エッチングストップとして機能するゲート金属層の分離されたセグメント３００６において停止する。コンデンサの底部プレート１００１は、底部プレート接点ビア１００３、配線金属１００５、オーミック接点ビア５００３、およびオーミック接点５００２によって、下にある２ＤＥＧ領域１００４に電気的に接続される。
【0019】
集積回路７００は、第２の層間誘電体２００２、第３の層間誘電体２００３、および第４の層間誘電体２００４も含み、これらは、金属層および第１の層間誘電体２００１のように、ＧａＮトランジスタ７１０とコンデンサ７２０の両方に共通である。第１の層間誘電体２００１はコンデンサ７２０の絶縁体層として機能する。図１Ａに示されるように、コンデンサ底部プレート１００１および上部プレート３００１の重複領域１００６が、コンデンサの活性区域である。
【0020】
図１Ａおよび図１Ｂの上述の実施形態は、約６ボルトのコンデンサ７２０上の電圧に制限され、その上では、上部プレート３００１に導電性接続されるエッチングストップ３００６は、図１Ｃに示されるコンデンサ７２０の概略表現中のノーマルオープンヒューズ３００７によって示されるように、２ＤＥＧ１００４と短絡することになる。
【0021】
図２から図６は、集積回路７００を形成する様々なステージにおける半導体層構造を図示しており、したがって、集積回路７００を形成する方法を図示する。図２を参照すると、プロセスの始めに、窒化ガリウム（ＧａＮ）層４００２が基板４００１の上に配設され、窒化アルミニウムガリウム（ＡｌＧａＮ）前面バリア層４００３がＧａＮ層４００２の上に配設される。ゲート金属層１００７は、ＡｌＧａＮ前面バリア層４００３上に形成または堆積される。
【0022】
図３を参照して、プロセスの第２のステップでは、ゲート金属層１００７は、パターン形成したフォトレジストマスクを用いてエッチングされて、コンデンサ底部プレート１００１、エッチングストップ３００６、およびトランジスタゲート金属５００１（図１Ｂ）を形成し、すべてが同じゲート金属層１００７から形成される。次に、第１の層間誘電体２００１が、コンデンサ底部プレート１００１、上部プレートエッチングストップ３００６、およびトランジスタゲート金属５００１、ならびにＡｌＧａＮ前面バリア層４００３の上に堆積される。
【0023】
図４を参照して、プロセスの第３のステップでは、第１のフィールドプレート金属層（好ましくは、ＴｉＮ）が第１の層間誘電体層２００１上に堆積され、パターン形成したフォトレジストマスクを用いてエッチングされて、コンデンサ上部プレート３００１および第１のフィールドプレート５００５を形成する（図１Ｂ）。したがって、コンデンサ上部プレート３００１および第１のフィールドプレート５００５は、同じ金属層から形成される。次に、第２の層間誘電体２００２が、コンデンサ上部プレート３００１、第１のフィールドプレート５００５、および第１の層間誘電体２００１の上に堆積される。
【0024】
図５を参照して、プロセスの第４のステップでは、誘電体を通してエッチングが行われてビアを形成し、金属がビアの中に堆積されてオーミック接点金属５００２が形成される。次いで、第３の層間誘電体２００３が、オーミック接点金属５００２および第２の層間誘電体２００２の上に堆積される。
【0025】
図６を参照して、プロセスの最後のステップでは、第４の層間誘電体２００４が第３の層間誘電体２００３上に堆積され、ビアホールがパターン形成されてエッチングされ、金属がビアホールの中に堆積されて化学的機械的平坦化（ＣＭＰ）によって平坦化され、上部プレート接点３００３（すなわち、コンデンサ上部プレートへの電気接点）、底部プレート接点１００３（すなわち、コンデンサ底部プレートへの電気接点）、およびオーミック金属５００２への電気接点５００３を形成する。底部プレート接点１００３、上部プレート接点３００３、およびオーミック金属接点５００２への接点５００３は、好ましくは各々がタングステンプラグビアである。
【0026】
さらに、金属（ＡｌＣｕまたはＡｌＳｉＣｕなど）が（第４の層間誘電体２００４、上部プレート接点３００３、底部プレート接点１００３、およびオーミック接点金属５００２への接点５００３の上の）上面上に堆積され、次いで、パターン形成およびエッチングされて、底部プレート配線金属１００５および上部プレート配線金属３００５を形成する。
【0027】
図７Ａおよび図７Ｂは、第１の実施形態のコンデンサ降伏電圧制限を有しない集積回路８００という、本発明の第２の実施形態の平面図および断面図を図示する。集積回路８００の多くの構成要素および集積回路８００を形成するプロセスの多くは、上述の集積回路７００（図１Ａおよび図１Ｂ）およびその形成方法（図２～図６）と同じまたは同様である。
【0028】
集積回路８００は、第１の実施形態の集積回路７００と同様であるが、エッチングストップ３００６がない。したがって、第２の実施形態では、上部プレート接点（上部プレートビア）３００３は、前面バリア層４００３を通って延び、下にある２ＤＥＧ３００４と接触する。上部プレート３００１および底部プレート１００１がここで両方とも２ＤＥＧ３００４に電気的に接続されると、コンデンサのプレートが２ＤＥＧを通した導電によって短絡するのを防ぐため、構造の中にダイオードを設けることが必要である。ダイオードを形成するため、コンデンサ７２０のコンデンサ底部プレート１００１は、上部プレート接点３００３を囲繞するまたは囲むリング形状部分Ｐ１００１を含んで形成され、それによって、（上部プレート３００１に導電的に接続される）上部プレート接点３００３の下の２ＤＥＧ領域３００４から、（底部プレート１００１に導電的に接続される）オーミック接点５００２の下の２ＤＥＧ領域１００４に導電するのを防ぎ、上部プレート３００１が底部プレート１００１に短絡するのを防ぐ。リング形状の部分Ｐ１００１は、任意の好適な円環形状（たとえば、円形、矩形、または三角形）であってよい。図７Ｃの概略回路図に示されるように、コンデンサ底部プレート１００１によって形成されるリングが、ダイオード構成におけるＦＥＴのゲートとして機能する。コンデンサ上部プレート３００１がコンデンサ底部プレート１００１より高い電圧にあるとき、コンデンサ７２０が約６ボルトより高くバイアスをかけられる場合でさえ、（２ＤＥＧ１００４へのゲート金属１００１の接続によって形成されるＦＥＴのダイオード構成を有する）リング形状の部分Ｐ１００１が、２ＤＥＧ領域３００４から２ＤＥＧ領域１００４への導電を防ぎ、上部プレート３００１から底部プレート１００１への導電を防ぐ（すなわち、コンデンサを短絡から防ぐ）。
【0029】
図８から図１２は、集積回路８００を形成する様々なステージにおける構造を図示し、したがって、集積回路８００を形成する方法を図示する。図８、図１０、図１１の構造およびプロセスは、図２、図４、図５の構造およびプロセスと同じまたは同様である。しかし、図３とは対照的に、図９では、ゲート金属層１００７は、コンデンサ７２０のコンデンサ底部プレート１００１がリング形状またはリング形状部分を有するように、形成される。さらに、図９では、上部プレートエッチングストップ３００６が形成されない。したがって、図３とは対照的に、図１２では、上部プレート接点（たとえば、上部プレートビア）３００３は、上に述べたように、２ＤＥＧ層３００４に延びて接触する。
【0030】
図１３Ａおよび図１３Ｂは、第２の実施形態の底部プレートゲート金属リング１００１を第１の実施形態のエッチングストップ３００６と組み合わせた、本発明のさらなる実施形態である集積回路９１０の平面図および断面図を図示する。
【0031】
集積回路９１０のコンデンサ７２０は、第２の実施形態のリング形状の底部電極１００１および第１の実施形態のエッチングストップ３００６の両方を含む。図７Ｂに示される第２の実施形態のコンデンサのように、集積回路９１０のコンデンサ７２０は、第１の極性方向に（上部電極が底部電極より高い電圧にあるとき、上部プレートから底部プレートに）より高い電圧をサポートすることができる。なぜならば、底部プレート１００１は、降伏ブロックダイオードを形成するためのリング形状部分がない、図１Ｂのコンデンサと比較して、上部プレートエッチングストップ３００６を囲繞するリング形状部分Ｐ１００１を含むためである。
【0032】
図１４Ａおよび図１４Ｂは、示されるように、上部プレート接点３００３の下の２ＤＥＧ３００４に接続するオーミック金属接点５００２によって接点３００３が上部プレート３００１に導電的に接続される、本発明のさらなる実施形態である集積回路９２０の平面図および断面図を図示する。前に記載した実施形態でのように、集積回路９２０のコンデンサ７２０は、第２の実施形態でのように、コンデンサの底部プレート１００１の一部をリング形状に構成することによって、（上部プレートから底部プレートに、一方向に）高い電圧をサポートする。
【0033】
図１５Ａおよび図１５Ｂは、（図１４Ｂの、以前の実施形態でのように）コンデンサの上部プレートと底部プレートの両方について、下にある２ＤＥＧに対するオーミック金属接点５００２と、（図１Ｂの、第１の実施形態でのように）上部プレート接点ビア３００３のためのエッチングストップ３００６との両方を含む、本発明の別の実施形態である集積回路９３０の平面図および断面図を図示する。重要なことに、本発明のこの実施形態は、両方の極性でのコンデンサについての降伏電圧の向上を実現する。エッチングストップ３００６は、上部プレート３００１のオーミック接点金属５００２を囲繞するリング形状Ｐ３００６中に形成されて、第２の極性方向で、（上部プレート３００１のオーミック金属接点５００２の下の）２ＤＥＧ層３００４と、（底部プレート１００１のオーミック金属接点５００２の下の）２ＤＥＧ領域１００４との間の導電を防ぐ。ここで、リング形状部分Ｐ３００６は、ダイオードとして構成されるＦＥＴのゲートとして機能する。第２の極性方向は、底部電極１００１がコンデンサ７２０の上部電極３００１より高い電圧にあるときに対応する。すなわち、第２の極性方向は、第１の極性方向に対して反対である。底部プレート１００１のリング形状部分Ｐ１００１は、上部プレート３００１のオーミック接点金属接点５００２およびエッチングストップ３００６を囲繞し、第１の極性方向において、（上部プレート３００１のオーミック金属接点５００２の下の）２ＤＥＧ層３００４と、（底部プレート１００１のオーミック接点５００２の下の）２ＤＥＧ領域１００４との間の導電を防ぐ。ここで、リング形状部分Ｐ１００１は、（図７Ａ～図７Ｃの実施形態と同様に）ダイオードとして構成される別のＦＥＴのゲートとして有効に機能する。
【0034】
図１５Ｃの概略図は、リング形状エッチングストップ３００６およびリング形状底部プレート１００１の各々が、どのようにそれぞれのＦＥＴをダイオード構成で形成して、両方の方向においてコンデンサにおける電圧降伏を防ぐかを図示する。リング形状底部プレート１００１のダイオードおよびリング形状エッチングストップ３００６のダイオードは、背中合わせに配置され、リング形状エッチングストップ３００６とリング形状底部プレート１００１との間のリング形状間隙領域の下の２ＤＥＧ領域によって分離される。背中合わせのダイオード構成が、両方（反対）の方向での電圧降伏からの電流をブロックする。こうして、コンデンサ上部プレート３００１がコンデンサ底部プレート１００１に対して正の電圧にあるとき、リング形状底部プレート１００１のブロックダイオードは、（コンデンサを短絡させることになる）第１の極性方向において２ＤＥＧ領域９３２を通る電流を防ぎ、コンデンサ上部プレート３００１がコンデンサ底部プレート１００１に対して負の電圧にあるとき、リング形状エッチングストップ３００６のブロックダイオードは、（コンデンサを短絡させることになる）反対方向での２ＤＥＧ領域９３２を通る電流を防ぐ。
【0035】
こうして、図１５Ａ、図１５Ｂ、および図１５Ｃに示されるような背中合わせのダイオード構成の実装によって、第１の実施形態のコンデンサ降伏電圧制限を有さず、第２の実施形態の単一極性降伏電圧制限を有しない構造がもたらされ、それによって、コンデンサ７２０が降伏することなく両方の極性での６ボルト以上の電圧に対処することが可能になる。
【0036】
図１５Ｂに示されるように、上部プレート３００１は、上部プレート接点ビア３００３、配線金属３００５、接点ビア５００３、およびオーミック接点金属５００２を介して２ＤＥＧ３００４に導電的に接続される。しかし、上部プレート３００１は、代わりに、（図１４Ｂに示されるように）２ＤＥＧ３００４と接触するオーミック接点５００２へと上部プレート３００１を延ばすことによって、または任意の他の好適な方法によって、２ＤＥＧ３００４に導電的に接続することができる。
【0037】
図１６Ａおよび図１６Ｂは、コンデンサ７２０が、３つの交互配置された電極、すなわち、第２のフィールドプレート５００６と同じ金属層、好ましくは薄いＴｉＮ層から形成される、コンデンサ底部プレート１００１、コンデンサ上部プレート３００１、および第３の導電性プレート１００８から形成される、本発明のまたさらなる実施形態である集積回路９４０の平面図および断面図を図示する。第３のコンデンサ電極／プレート１００８は、好ましくは、タングステンプラグビア１００３によって接触され、タングステンプラグビア１００３によってコンデンサ底部電極１００１に導電的に接続される。３つの交互配置された電極、すなわち、コンデンサ底部プレート１００１、コンデンサ上部プレート３００１、および第３の電極１００８が、コンデンサ７２０の面積当たりの容量を増加させる。
【0038】
上の説明および図は、本明細書に記載される特徴および利点を実現する、単に具体的な実施形態の例示と考えられるべきである。特定のプロセス条件に対する変更および代替を行うことができる。したがって、本発明の実施形態は、上述の説明および図によって限定されるとは考えられない。
【符号の説明】
【0039】
７００ 集積回路
７１０ 電界効果トランジスタ、ＦＥＴ、ＧａＮ ＦＥＴ、ＧａＮトランジスタ
７２０ コンデンサ
８００ 集積回路
９１０ 集積回路
９２０ 集積回路
９３０ 集積回路
９３２ ２ＤＥＧ領域
９４０ 集積回路
１００１ 底部プレート、底部プレート／電極、ゲート金属、コンデンサ底部プレート、コンデンサの底部プレート、ゲート金属、底部プレートゲート金属リング、底部電極、リング形状底部プレート、コンデンサ底部電極
１００３ 底部プレート接点ビア、底部プレート接点、タングステンプラグビア
１００４ ２ＤＥＧ領域、２ＤＥＧ
１００５ 配線金属、底部プレート配線金属
１００６ 重複領域
１００７ ゲート金属層
１００８ 第３の導電性プレート、第３のコンデンサ電極／プレート、第３の電極
２００１ 第１の層間誘電（絶縁）層、第１の層間誘電体
２００２ 第２の層間誘電体
２００３ 第３の層間誘電体
２００４ 第４の層間誘電体
３００１ 上部プレート、上部プレート／電極、上部電極
３００３ ビア、導電性ビア、上部プレート接点、接点、上部プレート接点ビア
３００４ ２ＤＥＧ、２ＤＥＧ領域、２ＤＥＧ層
３００５ 上部プレート配線金属、配線金属
３００６ セグメント、エッチングストップ
３００７ ノーマルオープンヒューズ
４００１ 基板
４００２ 窒化ガリウム（ＧａＮ）層、ＧａＮ層
４００３ 窒化アルミニウムガリウム（ＡｌＧａＮ）前面バリア層、前面バリア層、ＡｌＧａＮ前面バリア層
５００１ ゲート金属
５００２ オーミック接点、オーミック金属、オーミック金属接点、オーミック接点金属、オーミック接点金属接点
５００３ オーミック接点ビア、電気接点、接点、接点ビア
５００４ ２次元電子ガス（２ＤＥＧ）領域
５００５ フィールドプレート、第１のフィールドプレート
５００６ 第２のフィールドプレート
Ｐ１００１ リング形状部分、リング形状の部分
Ｐ３００６ リング形状、リング形状部分
７１０ 電界効果トランジスタ、ＦＥＴ、ＧａＮ ＦＥＴ、ＧａＮトランジスタ
７２０ コンデンサ
８００ 集積回路
９１０ 集積回路
９２０ 集積回路
９３０ 集積回路
９３２ ２ＤＥＧ領域
９４０ 集積回路
１００１ 底部プレート、底部プレート／電極、ゲート金属、コンデンサ底部プレート、コンデンサの底部プレート、ゲート金属、底部プレートゲート金属リング、底部電極、リング形状底部プレート、コンデンサ底部電極
１００３ 底部プレート接点ビア、底部プレート接点、タングステンプラグビア
１００４ ２ＤＥＧ領域、２ＤＥＧ
１００５ 配線金属、底部プレート配線金属
１００６ 重複領域
１００７ ゲート金属層
１００８ 第３の導電性プレート、第３のコンデンサ電極／プレート、第３の電極
２００１ 第１の層間誘電（絶縁）層、第１の層間誘電体
２００２ 第２の層間誘電体
２００３ 第３の層間誘電体
２００４ 第４の層間誘電体
３００１ 上部プレート、上部プレート／電極、上部電極
３００３ ビア、導電性ビア、上部プレート接点、接点、上部プレート接点ビア
３００４ ２ＤＥＧ、２ＤＥＧ領域、２ＤＥＧ層
３００５ 上部プレート配線金属、配線金属
３００６ セグメント、エッチングストップ
３００７ ノーマルオープンヒューズ
４００１ 基板
４００２ 窒化ガリウム（ＧａＮ）層、ＧａＮ層
４００３ 窒化アルミニウムガリウム（ＡｌＧａＮ）前面バリア層、前面バリア層、ＡｌＧａＮ前面バリア層
５００１ ゲート金属
５００２ オーミック接点、オーミック金属、オーミック金属接点、オーミック接点金属、オーミック接点金属接点
５００３ オーミック接点ビア、電気接点、接点、接点ビア
５００４ ２次元電子ガス（２ＤＥＧ）領域
５００５ フィールドプレート、第１のフィールドプレート
５００６ 第２のフィールドプレート
Ｐ１００１ リング形状部分、リング形状の部分
Ｐ３００６ リング形状、リング形状部分
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【国際調査報告】