特表2024-507421 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ チャンシンメモリーテクノロジーズインコーポレイテッドの特許一覧

特表2024-507421信号線構造、信号線駆動方法及び信号線回路

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3A
3B
4
5
6
7
8
9

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-20

(54)【発明の名称】信号線構造、信号線駆動方法及び信号線回路

(51)【国際特許分類】

H03K 19/0175 20060101AFI20240213BHJP

H04L 25/02 20060101ALI20240213BHJP

【ＦＩ】

H03K19/0175 230

H04L25/02 J

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022543705

(86)(22)【出願日】2022-04-18

(85)【翻訳文提出日】2022-07-19

(86)【国際出願番号】 CN2022087463

(87)【国際公開番号】W WO2023134045

(87)【国際公開日】2023-07-20

(31)【優先権主張番号】202210028112.2

(32)【優先日】2022-01-11

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】522246670

【氏名又は名称】チャンシンメモリーテクノロジーズインコーポレイテッド

【氏名又は名称原語表記】ＣＨＡＮＧＸＩＮＭＥＭＯＲＹＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾憲人

(74)【代理人】

【識別番号】100135703

【弁理士】

【氏名又は名称】岡部英隆

(72)【発明者】

【氏名】冀康霊

【テーマコード（参考）】

5J056

5K029

【Ｆターム（参考）】

5J056AA05

5J056BB34

5J056BB51

5J056DD13

5J056DD29

5J056FF07

5J056FF09

5J056GG06

5J056KK01

5K029DD23

5K029GG07

(57)【要約】

信号線構造、信号線駆動方法及び信号線回路である。信号線構造は、複数本の平行な信号線を備え、各前記信号線は任意時刻においても駆動状態を維持する。本開示の実施例は、信号を高速で安定的に伝送すると共に、配線及び関連回路の素子と面積を省くことができる。

【特許請求の範囲】

【請求項1】

信号線構造であって、
複数本の平行な信号線を備え、各前記信号線は任意時刻においても駆動状態を維持する、信号線構造。

【請求項2】

各前記信号線は、両端がそれぞれ第１ドライバと第２ドライバに接続され、同一時刻において同一の前記信号線の前記第１ドライバと前記第２ドライバのうち、唯一の一方が駆動状態を維持する
請求項１に記載の信号線構造。

【請求項3】

前記第１ドライバは、第１イネーブル信号が第１レベルである時に駆動状態を維持し、前記第１イネーブル信号が第２レベルである時に高抵抗状態を維持し、前記第２ドライバは、第２イネーブル信号が前記第１レベルである時に駆動状態を維持し、前記第２イネーブル信号が前記第２レベルである時に高抵抗状態を維持する
請求項２に記載の信号線構造。

【請求項4】

前記第１レベルは、ハイレベルであり、前記第２レベルは、ローレベルである
請求項３に記載の信号線構造。

【請求項5】

前記第２イネーブル信号は、前記第１イネーブル信号をインバータによって反転して得られる
請求項３に記載の信号線構造。

【請求項6】

前記第１ドライバ又は前記第２ドライバは、少なくとも１つのゲートインバータを備え、前記ゲートインバータは、入力端子に入力信号が電気的に接続され、イネーブル端子に前記第１イネーブル信号又は前記第２イネーブル信号が接続され、出力端子に前記信号線が電気的に接続される
請求項３～５のいずれか一項に記載の信号線構造。

【請求項7】

前記複数本の平行な信号線は、入り交じって設置された奇データ線と偶データ線を備え、前記奇データ線は、奇クロックによりサンプリングして得られた奇信号を伝送するためのものであり、前記偶データ線は、偶クロックによりサンプリングして得られた偶信号を伝送するためのものであり、前記奇クロックと前記偶クロックは、位相差が１８０度であり、前記奇データ線に対応する前記第１イネーブル信号と前記偶データ線に対応する前記第１イネーブル信号は、位相が異なり、前記奇データ線に対応する前記第２イネーブル信号と前記偶データ線に対応する前記第２イネーブル信号は、位相が異なる
請求項３に記載の信号線構造。

【請求項8】

前記奇データ線に対応する前記第１イネーブル信号と前記偶データ線に対応する前記第１イネーブル信号は、位相差が１８０度であり、前記奇データ線に対応する前記第２イネーブル信号と前記偶データ線に対応する前記第２イネーブル信号は、位相差が１８０度である
請求項７に記載の信号線構造。

【請求項9】

請求項１～８のいずれか一項に記載の信号線構造に適用される信号線駆動方法であって、
平行に設置された複数本の信号線に任意時刻においても駆動状態を維持させるように制御するステップを含む、信号線駆動方法。

【請求項10】

各前記信号線の両端にそれぞれ第１ドライバと第２ドライバが設置されており、平行に設置された前記信号線に任意時刻においても駆動状態を維持させるように制御するステップは、
同一時刻において同一の前記信号線の前記第１ドライバと前記第２ドライバのうち、唯一の一方に駆動状態を維持させるように制御するステップを含む
請求項９に記載の信号線駆動方法。

【請求項11】

前記第１ドライバ又は前記第２ドライバは、少なくとも１つのゲートインバータを備え、前記ゲートインバータは、入力端子に入力信号が電気的に接続され、イネーブル端子に第１イネーブル信号又は第２イネーブル信号が接続され、出力端子に前記信号線が電気的に接続され、前記同一時刻において同一の前記信号線の前記第１ドライバと前記第２ドライバのうち、唯一の一方に駆動状態を維持させるように制御するステップは、
同一時刻において前記第１ドライバのイネーブル端子に第１レベルの第１イネーブル信号を入力して前記第１ドライバに駆動状態を維持させ、前記第２ドライバのイネーブル端子に第２レベルの第２イネーブル信号を入力して前記第２ドライバに高抵抗状態を維持させ、又は、同一時刻において前記第１ドライバのイネーブル端子に第２レベルの第１イネーブル信号を入力して前記第１ドライバに高抵抗状態を維持させ、前記第２ドライバのイネーブル端子に第１レベルの第２イネーブル信号を入力して前記第２ドライバに駆動状態を維持させるステップを含む
請求項１０に記載の信号線駆動方法。

【請求項12】

前記第１ドライバは、入力端子が第１入力信号を受信するためのものであり、イネーブル端子が第１ノードに接続され、出力端子が前記信号線に接続され、前記第２ドライバは、入力端子が第２入力信号を受信するためのものであり、イネーブル端子が第２ノードに接続され、出力端子が前記信号線に接続され、前記第１ノードは、ドライバイネーブル信号を受信するためのものであり、前記第２ノードと前記第１ノードとの間は、奇数のインバータによって接続され、前記同一時刻において前記第１ドライバと前記第２ドライバのうち、唯一の一方に駆動状態を維持させるように制御するステップは、
第１入力信号到達メッセージに応えて、前記ドライバイネーブル信号を第１レベルに設定して、前記第１ドライバに駆動状態を維持させ、前記第２ドライバに高抵抗状態を維持させるステップと、
第２入力信号到達メッセージに応えて、前記ドライバイネーブル信号を第２レベルに設定して、前記第２ドライバに駆動状態を維持させ、前記第１ドライバに高抵抗状態を維持させるステップと、を含む
請求項１０に記載の信号線駆動方法。

【請求項13】

前記第１レベルは、ハイレベルであり、前記第２レベルは、ローレベルである
請求項１１又は１２に記載の信号線駆動方法。

【請求項14】

各前記信号線の両端にそれぞれ第１ドライバと第２ドライバが設置されており、前記複数本の信号線は、奇データ線と偶データ線を備え、平行に設置された前記信号線に任意時刻においても駆動状態を維持させるように制御するステップは、
同一の前記奇データ線の第１ドライバに第１レベルの第１イネーブル信号を入力し、且つ第２ドライバに第２レベルの第２イネーブル信号を入力して、前記奇データ線に駆動状態を維持させ、又は、同一の前記奇データ線の第１ドライバに第２レベルの第１イネーブル信号を入力し、且つ第２ドライバに第１レベルの第２イネーブル信号を入力して、前記奇データ線に駆動状態を維持させるステップと、
同一の前記偶データ線の第１ドライバに第１レベルの第１イネーブル信号を入力し、且つ第２ドライバに第２レベルの第２イネーブル信号を入力して、前記偶データ線に駆動状態を維持させ、又は、同一の前記偶データ線の第１ドライバに第２レベルの第１イネーブル信号を入力し、且つ第２ドライバに第１レベルの第２イネーブル信号を入力して、前記偶データ線に駆動状態を維持させるステップと、を含み、
前記奇データ線に対応する前記第１イネーブル信号と前記偶データ線に対応する前記第１イネーブル信号は、位相が異なり、前記奇データ線に対応する前記第２イネーブル信号と前記偶データ線に対応する前記第２イネーブル信号は、位相が異なる
請求項９に記載の信号線駆動方法。

【請求項15】

信号線回路であって
入力端子が第１入力信号を受信するためのものであり、イネーブル端子が第１ノードに接続され、出力端子が信号線に接続される第１ドライバと、
入力端子が第２入力信号を受信するためのものであり、イネーブル端子が第２ノードに接続され、出力端子が前記信号線に接続される第２ドライバと、
入力端子が前記第１ノードに接続され、出力端子が前記第２ノードに接続されるインバータであって、前記第１ノードはドライバイネーブル信号を受信するためのものであり、前記ドライバイネーブル信号は第１レベルと第２レベルを含み、前記第１レベルは前記第１ドライバに駆動状態を維持させ、前記第２ドライバに高抵抗状態を維持させるように制御するためのものであり、前記第２レベルは前記第２ドライバに駆動状態を維持させ、前記第１ドライバに高抵抗状態を維持させるように制御するためのものであるインバータとを備える、信号線回路。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本開示は、２０２２年１月１１日に出願された、出願番号が２０２２１００２８１１２．２であり、出願名称が「信号線構造、信号線駆動方法及び信号線回路」である中国特許出願の優先権を主張し、当該中国特許出願の内容全体が参照によって本明細書に組み込まれる。

【0002】

本開示は、集積回路製造の技術分野に関し、具体的には、信号線構造、信号線駆動方法及び信号線回路に関するものである。

【背景技術】

【0003】

通常のデータパスにおいて、データホッピングの方向がランダムであるので、平行に隣接した異なる信号線間にクロストークがあって、データ時系列に影響を与える。データホッピングの時の時系列一致性を確保するために、接地された配線を挿入して仕切りを設ける場合があり、また、信号線間のクロストーク影響を低減するように更に状態保持器（ｋｅｅｐｅｒ）を設置する必要があることがある。仕切るための配線及び状態保持器は、いずれも別の通路とレイアウト面積を占めることになって、信号線レイアウト面積が大きくなってしまう。

【0004】

説明すべきこととして、上記の背景技術部分で開示された情報は、ただ本開示の背景に対する理解を強化するためのものであり、当業者にとって既知の従来技術の情報を含むことができる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本開示は、少なくとも信号線における信号品質をある程度改善し、平行信号線のレイアウト面積を省くための信号線構造、信号線駆動方法及び信号線回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の第１態様は信号線構造を提供し、複数本の平行な信号線を備え、各前記信号線は任意時刻においても駆動状態を維持する。

【0007】

本開示の第２態様は、信号線駆動方法を提供し、上記のいずれか一項に記載の信号線構造に適用され、平行に設置された複数本の信号線に任意時刻においても駆動状態を維持させるように制御するステップを含む。

【0008】

本開示の第３態様は、信号線回路を提供し、入力端子が第１入力信号を受信するためのものであり、イネーブル端子が第１ノードに接続され、出力端子が信号線に接続される第１ドライバと、入力端子が第２入力信号を受信するためのものであり、イネーブル端子が第２ノードに接続され、出力端子が前記信号線に接続される第２ドライバと、入力端子が前記第１ノードに接続され、出力端子が前記第２ノードに接続されるインバータであって、前記第１ノードはドライバイネーブル信号を受信するためのものであり、前記ドライバイネーブル信号は第１レベルと第２レベルを含み、前記第１レベルは前記第１ドライバに駆動状態を維持させ、前記第２ドライバに高抵抗状態を維持させるように制御するためのものであり、前記第２レベルは前記第２ドライバに駆動状態を維持させ、前記第１ドライバに高抵抗状態を維持させるように制御するためのものであるインバータとを備える。

【0009】

本開示の実施例は、信号線をいずれも駆動状態を維持させるように設定することによって、複数本の信号線が並んで設置された時に、信号線間のクロストークによって伝送データに誤りが発生することを回避でき、且つ仕切るための配線と状態保持器を設けることが不要であり、信号線のレイアウト占用面積を極めて大幅に省くことができる。

【0010】

以上の一般説明と以下の詳細説明は解釈するための例示的なものに過ぎず、本開示を制限できない。

【図面の簡単な説明】

【0011】

【図1】本開示の例示的実施例における信号線構造の模式図である。

【図2】本開示の一実施例における信号線の駆動方式の模式図である。

【図3A】関連技術における隣接する２本の信号線間のクロストークの模式図である。

【図3B】本開示の実施例における隣接する２本の信号線間のクロストークの模式図である。

【図4】本開示の一実施例における信号線の第１ドライバと第２ドライバの回路の模式図である。

【図5】本開示の一実施例における図４に示す第１イネーブル信号と第２イネーブル信号の接続関係の模式図である。

【図6】本開示の一実施例における信号線の設置の模式図である。

【図7】図６に示す信号線設置方式に対応する信号時系列図である。

【図8】本開示の実施例における一信号線駆動方法の模式図である。

【図9】本開示の例示的実施例に係る信号線回路の模式図である。

【発明を実施するための形態】

【0012】

ここの図面は明細書に組み込まれて本明細書の一部を構成し、本開示に合致する実施例を示し、明細書と共に本開示の原理を説明するために用いられる。当然ながら、以上に記載する図面は単に本開示の一部の実施例であり、当業者であれば、創造的な労力を要することなく、これらの図面に基づいて他の図面に想到し得る。

【0013】

以下、図面を参照しながら例示的実施形態をより全面的に説明する。しかし、例示的実施形態は、多種の形態で実施でき、ここに記載の例に限定されると理解してはならなく、逆に、これらの実施形態を提供することで、本開示をより全面的且つ完璧にして、例示的実施形態の構想を全面的に当業者に伝えることになる。説明される特徴や構造、特性はいかなる適切な方式で１つ又はより多い実施形態に組み合わせられる。下記の説明では、本開示の実施形態を十分に理解させるために、具体的な詳細が多く提供される。しかし、当業者であれば、前記特定の詳細の１つ又は複数を省略して本開示の技術手段を実施でき、又は他の方法、コンポーネント、装置、ステップ等を採用して本開示の技術手段を実施できることを意識できる。他の場合に、主客転倒して本開示の各側面が曖昧になることを回避するために、周知されている技術手段を詳しく示したり、説明したりしない。

【0014】

また、添付図面はただ本開示を模式的に図解するものであり、図における同じ図面符号が同じ又は類似的な部分を表すので、それらについて繰り返す説明を省略する。図面に示す一部のブロック図は機能実体であり、必ず物理的又は論理的に独立した実体に対応するというわけではない。ソフトウェアの方式でこれらの機能実体を実現するか、或いは１つ又は複数のハードウェアモジュール又は集積回路においてこれらの機能実体を実現するか、或いは異なるネットワーク及び／又はプロセッサ装置及び／又はマイクロコントローラ装置においてこれらの機能実体を実現することができる。

【0015】

以下、添付図面を参照しながら本開示の例示的実施形態を詳細に説明する。

【0016】

図１は本開示の例示的実施例における信号線構造の模式図である。

【0017】

図１を参照し、信号線構造１００は、複数本の平行な信号線Ｓ１～Ｓｎを備えてもよく、各前記信号線は任意時刻においても駆動状態を維持する。

【0018】

関連技術と比べると、複数本の平行な信号線Ｓ１～Ｓｎの間に仕切るための通路を設ける必要がなく、信号伝送後に状態保持器（ｋｅｅｐｅｒ）を設ける必要もなく、配線面積を有効に省くことができる。各信号線が任意時刻においても駆動状態を維持しており、平行信号線間のクロストークによる信号線の信号反転がないので、信号安定度を有効に高めて、高密度配線によるクロストーク増大、信号線における信号反転、誤った伝送を回避することができる。従って、本開示の実施例は、高密度配線面積を低減すると共に、信号安定性を高めることができる。

【0019】

各信号線に任意時刻においても駆動状態を維持させるように制御する方式は多種あってもよく、以下、添付図面によって一部の実施例を説明する。

【0020】

図２は本開示の一実施例における信号線の駆動方式の模式図である。

【0021】

図２を参照し、本開示の例示的な一実施例では、信号線Ｓ１は、両端がそれぞれ第１ドライバ１１と第２ドライバ１２に接続され、同一時刻において信号線Ｓ１の第１ドライバ１１と第２ドライバ１２のうち、唯一の一方が駆動状態を維持する。信号線Ｓ２は、信号線Ｓ１に平行に隣接し、両端がそれぞれ第１ドライバ２１と第２ドライバ２２に接続され、同一時刻において信号線Ｓ２の第１ドライバ２１と第２ドライバ２２のうち、唯一の一方が駆動状態を維持する。

【0022】

図２を参照し続けると、一実施例では、信号線Ｓ１の第１ドライバ１１は、第１イネーブル信号ＥＮ１１が第１レベルである時に駆動状態を維持し、第１イネーブル信号ＥＮ１１が第２レベルである時に高抵抗状態を維持し、第２ドライバ１２は、第２イネーブル信号ＥＮ１２が第１レベルである時に駆動状態を維持し、第２イネーブル信号ＥＮ１２が第２レベルである時に高抵抗状態を維持する。第１イネーブル信号ＥＮ１１と第２イネーブル信号ＥＮ１２が２つのレベルによって制御される時に、第１レベルは、例えば、ハイレベルであり、第２レベルは、例えば、ローレベルである。又は、第１レベルは、例えば、ローレベルであり、第２レベルは、例えば、ハイレベルである。ハイレベルは、例えば、電源電圧以上の状態であり、ローレベルは、例えば、接地電圧以下の状態である。ここで、ハイレベルとローレベルは相対的なものであり、含まれる具体的な電圧範囲は、具体的な素子に応じて決定される必要がある。例えば、Ｎ型電界効果トランジスタにおいては、ハイレベルとはそれを導通することができるゲート電圧範囲であり、ローレベルとはそれを遮断することができるゲート電圧範囲である。Ｐ型電界効果トランジスタにおいては、ローレベルとはそれを導通することができるゲート電圧範囲であり、ハイレベルとはそれを遮断することができるゲート電圧範囲である。

【0023】

対応的に、信号線Ｓ２の第１ドライバ２１は、第１イネーブル信号ＥＮ２１が第１レベルである時に駆動状態を維持し、第１イネーブル信号ＥＮ２１が第２レベルである時に高抵抗状態を維持し、第２ドライバ２２は、第２イネーブル信号ＥＮ２２が第１レベルである時に駆動状態を維持し、第２イネーブル信号ＥＮ２２が第２レベルである時に高抵抗状態を維持する。

【0024】

図３Ａは関連技術における隣接する２本の信号線間のクロストークの模式図である。

【0025】

図３Ｂは本開示の実施例における隣接する２本の信号線間のクロストークの模式図である。

【0026】

図３Ａと図３Ｂでは、信号線Ｓ１と信号線Ｓ２は平行に隣接する２本の信号線である。信号線Ｓ１に対応する第１イネーブル信号がＥＮ１１であり、第２イネーブル信号がＥＮ１２であり、信号線Ｓ２に対応する第１イネーブル信号がＥＮ２１であり、第２イネーブル信号がＥＮ２２である。

【0027】

図３Ａを参照し、関連技術では、第１時刻Ｔ１において、信号線Ｓ１に対応する第１イネーブル信号ＥＮ１１にハイレベルパルスが発生し、信号線Ｓ１は第１ドライバ１１に駆動されて信号Ａを発生し、それと同時に、信号線Ｓ１に隣接する平行な信号線Ｓ２の両端の第１ドライバ２１と第２ドライバ２２はいずれも高抵抗状態にあって、信号線Ｓ２に対して駆動能力がなく、信号Ａの影響を受けて、信号線Ｓ２においてクロストークエラーＥＡが発生する。第２時刻Ｔ２において、信号線Ｓ２に対応する第１イネーブル信号ＥＮ２１にハイレベルパルスが発生し、信号線Ｓ２は第１ドライバ２１に駆動されて信号Ｂを発生し、それと同時に、信号線Ｓ２に隣接する平行な信号線Ｓ１の両端の第１ドライバ１１と第２ドライバ１２はいずれも高抵抗状態にあって、信号線Ｓ１に対して駆動能力がなく、信号Ｂの影響を受けて、信号線Ｓ１においてクロストークエラーＥＢが発生する。

【0028】

同じ理由で、第３時刻Ｔ３において、信号線Ｓ１に対応する第２イネーブル信号ＥＮ１２にハイレベルパルスが発生すると、信号線Ｓ１は第２ドライバ１２に駆動されて信号反転（信号Ｃ）が発生して、信号線Ｓ２における信号Ｂの状態に影響を与えて、信号線Ｓ２においてクロストークエラーＥＣが発生する。第４時刻Ｔ４において、信号線Ｓ２に対応する第２イネーブル信号ＥＮ２２にハイレベルパルスが発生すると、信号線Ｓ２は第２ドライバ２２に駆動されて信号反転が発生して、信号線Ｓ１における信号Ｃの状態に影響を与えて、同様にクロストークエラーが発生する。

【0029】

従って、関連技術において、平行に隣接する２本の信号線間にはクロストークが発生しやすくて、データ伝送を誤ってしまう。

【0030】

図３Ｂを参照し、本開示の実施例では、信号線Ｓ１の第１イネーブル信号ＥＮ１１と第２イネーブル信号ＥＮ１２は、同一時刻において唯一の一方がハイレベルであり、信号線Ｓ２の第１イネーブル信号ＥＮ２１と第２イネーブル信号ＥＮ２２は、同一時刻において唯一の一方がハイレベルである。

【0031】

第２時刻Ｔ２において、信号線Ｓ２の第１イネーブル信号ＥＮ２１がハイレベルに変わり、信号線Ｓ２の第１ドライバ２１が駆動状態に変わり、信号線Ｓ２においてデータ反転が発生し、この時に信号線Ｓ１の第１イネーブル信号ＥＮ１１もハイレベルであり、信号線Ｓ１の第１ドライバ１１も駆動状態であるので、信号線Ｓ１におけるデータ信号の受けるクロストーク影響が小さい（Ｄ点）。第３時刻Ｔ３において、信号線Ｓ１の第２イネーブル信号ＥＮ１２がハイレベルに変わり、信号線Ｓ１の第２ドライバ１２が駆動状態に変わり、信号線Ｓ２においてデータ反転が発生し、この時に信号線Ｓ２の第１イネーブル信号ＥＮ２１もハイレベルであり、信号線Ｓ２の第１ドライバ２１も駆動状態であるので、信号線Ｓ２におけるデータ信号の受けるクロストーク影響が小さい（Ｅ点）。同じ理由から判断できるように、第１時刻Ｔ１と第４時刻Ｔ４において、信号線Ｓ１と信号線Ｓ２におけるデータ信号の受けるクロストーク影響も小さい。

【0032】

従って、任意時刻において信号線両端のドライバのうち、唯一の一方に駆動状態を維持させるようにすることで、信号線における信号が受ける、平行に隣接する信号線のデータ反転によるクロストーク影響を低減して、信号の安定性を維持することができる。即ち、本開示の実施例に係る方法を用いて信号線のドライバを制御すれば、信号線間に仕切るための通路と状態維持器を設ける必要がなく、信号安定性を保持でき、配線面積を極めて大幅に省くことができる。

【0033】

図４は本開示の一実施例における信号線の第１ドライバと第２ドライバの回路の模式図である。

【0034】

図４を参照し、本開示の一実施例では、信号線Ｓ１の第１ドライバ１１又は第２ドライバ１２は、少なくとも１つのゲートインバータを備える。

【0035】

図４に示す実施例では、第１ドライバ１１における第１ゲートインバータ１１１は、入力端子に第１入力信号ＩＮ１１が電気的に接続され、イネーブル端子に第１イネーブル信号ＥＮ１１が接続され、出力端子に信号線Ｓ１が電気的に接続される。第２ドライバ１２における第２ゲートインバータ１２１は、入力端子に第２入力信号ＩＮ１２が電気的に接続され、イネーブル端子に第２イネーブル信号ＥＮ１２が接続され、出力端子に信号線Ｓ１が電気的に接続される。

【0036】

第１ゲートインバータ１１１は、順次通過され接続された第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４を備え、その中で、第１トランジスタＭ１と第２トランジスタＭ２は、いずれもＰ型トランジスタであり、第１トランジスタＭ１のソースが電源電圧Ｖｃｃに接続され、第３トランジスタＭ３と第４トランジスタＭ４は、いずれもＮ型トランジスタであり、第４トランジスタＭ４のソースが接地する。第１トランジスタＭ１と第４トランジスタＭ４のゲートが接続されて第１ゲートインバータ１１１の入力端子となり、第１入力信号ＩＮ１に電気的に接続される。第２トランジスタＭ２のゲートがインバータＩＮＶ１の出力端子に接続され、インバータＩＮＶ１の入力端子が第３トランジスタＭ３のゲートに接続され、第３トランジスタＭ３のゲートが第１ゲートインバータ１１１のイネーブル端子となって第１イネーブル信号ＥＮ１１に接続される。

【0037】

第２ゲートインバータ１２１は、順次通過され接続された第５トランジスタＭ５、第６トランジスタＭ６、第７トランジスタＭ７、第８トランジスタＭ８を備え、その中で、第５トランジスタＭ５と第６トランジスタＭ６は、いずれもＰ型トランジスタであり、第５トランジスタＭ５のソースが電源電圧Ｖｃｃに接続され、第７トランジスタＭ７と第８トランジスタＭ８は、いずれもＮ型トランジスタであり、第８トランジスタＭ８のソースが接地する。第５トランジスタＭ５と第８トランジスタＭ８のゲートが接続されて第２ゲートインバータ１２１の入力端子となり、第１入力信号ＩＮ１に電気的に接続される。第６トランジスタＭ６のゲートがインバータＩＮＶ２の出力端子に接続され、インバータＩＮＶ２の入力端子が第７トランジスタＭ７のゲートに接続され、第７トランジスタＭ７のゲートが第２ゲートインバータ１２１のイネーブル端子となって第２イネーブル信号ＥＮ１２に接続される。

【0038】

第１イネーブル信号ＥＮ１１がハイレベルである時に、第１ゲートインバータ１１１における第２トランジスタＭ２と第３トランジスタＭ３がいずれも導通され、第１ゲートインバータ１１１が駆動状態となり、信号線Ｓ１における信号が第１入力信号ＩＮ１１に伴って変わり、第１イネーブル信号ＥＮ１１がローレベルである時に、第１ゲートインバータ１１１における第２トランジスタＭ２と第３トランジスタＭ３がいずれも遮断され、第１ゲートインバータ１１１が高抵抗状態となり、信号線Ｓ１における信号が第１入力信号ＩＮ１１に伴って変わらない。

【0039】

同じ理由で、第２イネーブル信号ＥＮ１２がハイレベルである時に、第２ゲートインバータ１２１における第６トランジスタＭ６と第７トランジスタＭ７がいずれも導通され、第２ゲートインバータ１２１が駆動状態となり、信号線Ｓ１における信号が第２入力信号ＩＮ１２に伴って変わり、第２イネーブル信号ＥＮ１２がローレベルである時に、第２ゲートインバータ１２１における第６トランジスタＭ６と第７トランジスタＭ７がいずれも遮断され、第２ゲートインバータ１２１が高抵抗状態となり、信号線Ｓ１における信号が第２入力信号ＩＮ１２に伴って変わらない。

【0040】

同一時刻において第１ドライバ１１と第２ドライバ１２のうち、唯一の一方が駆動状態を維持するように設定する時に、図３Ｂに示すように、同一時刻において第１イネーブル信号ＥＮ１１と第２イネーブル信号ＥＮ１２のうち、唯一の一方がハイレベルであるように設定してもよい。本開示の例示的な一実施例では、第２イネーブル信号ＥＮ１２は第１イネーブル信号ＥＮ１１をインバータによって反転して得られてもよい。

【0041】

第１ドライバ１１と第２ドライバ１２におけるゲートインバータの数量はいずれも１つ又は複数であってもよく、図４はただ例示するものであり、本開示はこれについて特に限定しない。

【0042】

図５は本開示の一実施例における図４に示す第１イネーブル信号と第２イネーブル信号の接続関係の模式図である。

【0043】

図５を参照し、本開示の例示的な一実施例では、第１ドライバ１１は、入力端子が第１入力信号ＩＮ１１を受信するためのものであり、イネーブル端子が第１ノードＮ１に接続され、出力端子が信号線Ｓ１に接続され、第２ドライバ１２は、入力端子が第２入力信号ＩＮ１２を受信するためのものであり、イネーブル端子が第２ノードＮ２に接続され、出力端子が信号線Ｓ１に接続され、第１ノードＮ１は、ドライバイネーブル信号ＤＲＶを受信するためのものであり、第２ノードＮ２と第１ノードＮ１との間は、奇数のインバータＩＮＶ０（図５で１つのみを示す）によって接続される。

【0044】

図５に示す実施例では、ドライバイネーブル信号ＤＲＶは、ハイレベル状態又はローレベル状態のいずれの時にも、同一時刻において第１ドライバ１１と第２ドライバ１２のうち、唯一の一方に駆動状態を維持させるように制御できる。

【0045】

図６は本開示の一実施例における信号線の設置の模式図である。

【0046】

図６を参照し、本開示の例示的な一実施例では、複数本の平行な信号線は、入り交じって設置された奇データ線６１と偶データ線６２を備え、奇データ線６１は、奇クロックによりサンプリングして得られた奇信号を伝送するためのものであり、偶データ線６２は、偶クロックによりサンプリングして得られた偶信号を伝送するためのものであり、奇クロックと偶クロックは、位相差が１８０度である。奇データ線６１に対応する第１イネーブル信号ＥＮ１１と偶データ線６２に対応する第１イネーブル信号ＥＮ２１は、位相が異なり、奇データ線６１に対応する第２イネーブル信号ＥＮ１２と偶データ線６２に対応する第２イネーブル信号ＥＮ２２は、位相が異なる。

【0047】

図７は図６に示す信号線設置方式に対応する信号時系列図である。

【0048】

図７を参照し、本開示の例示的な一実施例では、奇データと偶データは、伝送周期がいずれもＴであり、伝送間隔がＴ／２であり、即ち、奇データと偶データは、位相差が１８０度である。

【0049】

第１時刻Ｔ１において、奇データ線６１に対応する第１イネーブル信号ＥＮ１１に立ち上りエッジが発生した時に、奇データ線６１に対応する第２イネーブル信号ＥＮ１２に立下りエッジが発生し、奇データ線６１に対応する第１ドライバ１１が駆動状態に変わり、第２ドライバ１２が高抵抗状態に変わり、奇データ線６１における信号が第１ドライバ１１の入力信号に制御されることになる。第３時刻Ｔ３において、奇データ線６１に対応する第２イネーブル信号ＥＮ１２に立ち上りエッジが発生した時に、奇データ線６１に対応する第１イネーブル信号ＥＮ１１に立下りエッジが発生し、奇データ線６１に対応する第２ドライバ１２が駆動状態に変わり、第１ドライバ１１が高抵抗状態に変わり、奇データ線６１における信号が第２ドライバ１２の入力信号に制御されることになる。第２時刻Ｔ２において、偶データ線６２に対応する第１イネーブル信号ＥＮ２１に立ち上りエッジが発生した時に、偶データ線６２に対応する第２イネーブル信号ＥＮ２２に立下りエッジが発生し、偶データ線６２に対応する第１ドライバ２１が駆動状態に変わり、第２ドライバ２２が高抵抗状態に変わり、偶データ線６２における信号が第１ドライバ２１の入力信号に制御されることになる。第４時刻Ｔ４において、偶データ線６２に対応する第２イネーブル信号ＥＮ２２に立ち上りエッジが発生した時に、偶データ線６２に対応する第１イネーブル信号ＥＮ２１に立下りエッジが発生し、偶データ線６２に対応する第２ドライバ２２が駆動状態に変わり、第１ドライバ２１が高抵抗状態に変わり、偶データ線６２における信号が第２ドライバ２２の入力信号に制御されることになる。

【0050】

奇データ線６１に対応する第１イネーブル信号ＥＮ１１と偶データ線６２に対応する第１イネーブル信号ＥＮ２１は、位相差が１８０度（Ｔ／２）であり、奇データ線６１に対応する第２イネーブル信号ＥＮ１２と偶データ線６２に対応する第２イネーブル信号ＥＮ２２は、位相差が１８０度（Ｔ／２）である。同一時刻において、奇データ線６１に対応する第１イネーブル信号ＥＮ１１と第２イネーブル信号ＥＮ１２のうち、唯一の一方がハイレベルを維持しており、偶データ線６２に対応する第１イネーブル信号ＥＮ２１と第２イネーブル信号ＥＮ２２のうち、唯一の一方がハイレベルを維持する。

【0051】

奇データ線６１と偶データ線６２に任意時刻においても駆動状態を維持させるように制御することで、交替で伝送される奇データと偶データとの間の相互影響を回避して、データ信頼性を高めることができる。

【0052】

図８は本開示の実施例における一信号線駆動方法の模式図である。

【0053】

信号線駆動方法８００は、上記のいずれか１つの実施例に示された信号線構造に適用可能である。

【0054】

図８を参照し、信号線駆動方法８００は、平行に設置された複数本の信号線に任意時刻においても駆動状態を維持させるように制御するステップＳ１０を含んでもよい。

【0055】

本開示の例示的な一実施例では、各信号線の両端にそれぞれ第１ドライバと第２ドライバが設置されており、平行に設置された信号線に任意時刻においても駆動状態を維持させるように制御するステップは、同一時刻において同一信号線の第１ドライバと第２ドライバのうち、唯一の一方に駆動状態を維持させるように制御するステップを含む。

【0056】

本開示の例示的な一実施例では、第１ドライバ又は第２ドライバは、少なくとも１つのゲートインバータを備え、ゲートインバータは、入力端子に入力信号が電気的に接続され、イネーブル端子に第１イネーブル信号又は第２イネーブル信号が接続され、出力端子に信号線が電気的に接続され、同一時刻において同一信号線の第１ドライバと第２ドライバのうち、唯一の一方に駆動状態を維持させるように制御するステップは、同一時刻において第１ドライバのイネーブル端子に第１レベルの第１イネーブル信号を入力して第１ドライバに駆動状態を維持させ、第２ドライバのイネーブル端子に第２レベルの第２イネーブル信号を入力して第２ドライバに高抵抗状態を維持させ、又は、同一時刻において第１ドライバのイネーブル端子に第２レベルの第１イネーブル信号を入力して第１ドライバに高抵抗状態を維持させ、第２ドライバのイネーブル端子に第１レベルの第２イネーブル信号を入力して第２ドライバに駆動状態を維持させるステップを含む。

【0057】

本開示の例示的な一実施例では、第１ドライバは、入力端子が第１入力信号を受信するためのものであり、イネーブル端子が第１ノードに接続され、出力端子が信号線に接続され、第２ドライバは、入力端子が第２入力信号を受信するためのものであり、イネーブル端子が第２ノードに接続され、出力端子が信号線に接続され、第１ノードは、ドライバイネーブル信号を受信するためのものであり、第２ノードと第１ノードとの間は、奇数のインバータによって接続され、同一時刻において第１ドライバと第２ドライバのうち、唯一の一方に駆動状態を維持させるように制御するステップは、第１入力信号到達メッセージに応えて、ドライバイネーブル信号を第１レベルに設定して、第１ドライバに駆動状態を維持させ、第２ドライバに高抵抗状態を維持させるステップと、第２入力信号到達メッセージに応えて、ドライバイネーブル信号を第２レベルに設定して、第２ドライバに駆動状態を維持させ、第１ドライバに高抵抗状態を維持させるステップと、を含む。本開示の例示的な一実施例では、第１レベルは、ハイレベルであり、第２レベルは、ローレベルである。

【0058】

本開示の例示的な一実施例では、各信号線の両端にそれぞれ第１ドライバと第２ドライバが設置されており、複数本の信号線は、奇データ線と偶データ線を備え、平行に設置された信号線に任意時刻においても駆動状態を維持させるように制御するステップは、同一の前記奇データ線の第１ドライバに第１レベルの第１イネーブル信号を入力し、且つ第２ドライバに第２レベルの第２イネーブル信号を入力して、前記奇データ線に駆動状態を維持させ、又は、同一の前記奇データ線の第１ドライバに第２レベルの第１イネーブル信号を入力し、且つ第２ドライバに第１レベルの第２イネーブル信号を入力して、前記奇データ線に駆動状態を維持させるステップと、同一の前記偶データ線の第１ドライバに第１レベルの第１イネーブル信号を入力し、且つ第２ドライバに第２レベルの第２イネーブル信号を入力して、前記偶データ線に駆動状態を維持させ、又は、同一の前記偶データ線の第１ドライバに第２レベルの第１イネーブル信号を入力し、且つ第２ドライバに第１レベルの第２イネーブル信号を入力して、前記偶データ線に駆動状態を維持させるステップと、を含み、前記奇データ線に対応する前記第１イネーブル信号と前記偶データ線に対応する前記第１イネーブル信号は、位相が異なり、前記奇データ線に対応する前記第２イネーブル信号と前記偶データ線に対応する前記第２イネーブル信号は、位相が異なる。

【0059】

信号駆動方法８００の関連原理については図１～図７に示す実施例で解釈したため、本開示はここで詳細な説明を省略する。

【0060】

図９は本開示の例示的実施例に係る信号線回路の模式図である。

【0061】

図９を参照し、信号線回路９００は、
入力端子が第１入力信号ＩＮ１１を受信するためのものであり、イネーブル端子が第１ノードＮ１に接続され、出力端子が信号線９０に接続される第１ドライバ９１と、
入力端子が第２入力信号ＩＮ１２を受信するためのものであり、イネーブル端子が第２ノードＮ２に接続され、出力端子が信号線９０に接続される第２ドライバ９２と、
入力端子が第１ノードＮ１に接続され、出力端子が第２ノードＮ２に接続されるインバータＩＮＶであって、第１ノードはドライバイネーブル信号ＤＲＶを受信するためのものであり、ドライバイネーブル信号ＤＲＶは第１レベルと第２レベルを含み、第１レベルは、第１ドライバ１１に駆動状態を維持させ、第２ドライバ１２に高抵抗状態を維持させるように制御するためのものであり、第２レベルは、第２ドライバ１２に駆動状態を維持させ、第１ドライバ１１に高抵抗状態を維持させるように制御するためのものであるインバータＩＮＶと、を備える。

【0062】

図９に示される信号線回路９００は、ドライバイネーブル信号ＤＲＶがハイレベル状態又はローレベル状態で、いずれも第１ドライバ９１と第２ドライバ９２のうち、唯一の一方に駆動状態を維持させることを確保できる。そのため、信号線９０に仕切るための通路と状態維持器を設けなくても、信号線９０が平行に隣接する信号線でのレベル反転による影響を受けることを回避できる。そのため、信号線回路９００は小さい配線面積を有するようになる。

【0063】

以上の詳細な説明においては動作実行のためのデバイスの若干のモジュール又はユニットが言及されたが、強制的にこのように区分しなければならないというわけではないことに注意すべきである。実際には、本開示の実施形態によれば、上述した２つ又はより多いモジュール又はユニットの特徴と機能は、１つのモジュール又はユニットで具現化できる。逆に、上述した１つのモジュール又はユニットの特徴と機能は、更に複数のモジュール又はユニットに分けて具現化できる。

【0064】

本開示の他の実施形態は、本明細書の考察とここで開示された発明の実施により、当業者には自明であろう。本願は本開示のあらゆる変形、用途又は適応的な変化を包含することを意図し、これらの変形、用途又は適応的な変化は、本開示の一般原理に従い本開示に掲示されていない当技術分野での公知常識又は慣用されている技術手段を含む。明細書及び実施例は単に例示的なものとみなされ、本開示の真の範囲及び構想は請求項によって示される。

【産業上の利用可能性】

【0065】

【図1】