知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-20
(54)【発明の名称】共振結合伝送線路
(51)【国際特許分類】
H05K 1/02 20060101AFI20240213BHJP
H01P 5/02 20060101ALI20240213BHJP
H05K 3/46 20060101ALI20240213BHJP
G01R 31/26 20200101ALI20240213BHJP
【ＦＩ】
H05K1/02 N
H01P5/02 603E
H05K3/46 N
H05K1/02 J
G01R31/26 J
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023550636
(86)(22)【出願日】2022-02-23
(85)【翻訳文提出日】2023-08-22
(86)【国際出願番号】 US2022017519
(87)【国際公開番号】W WO2022182758
(87)【国際公開日】2022-09-01
(31)【優先権主張番号】17/184,793
(32)【優先日】2021-02-25
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】502391840
【氏名又は名称】テラダイン、 インコーポレイテッド
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100111235
【弁理士】
【氏名又は名称】原 裕子
(74)【代理人】
【識別番号】100195257
【弁理士】
【氏名又は名称】大渕 一志
(72)【発明者】
【氏名】ウェストウッド、 アンドリュー
【テーマコード（参考）】
2G003
5E316
5E338
【Ｆターム（参考）】
2G003AE03
2G003AG08
2G003AH05
5E316AA12
5E316AA32
5E316AA43
5E316BB02
5E316BB04
5E316BB06
5E316CC09
5E316CC14
5E316CC32
5E316FF07
5E316GG15
5E316HH02
5E316HH03
5E316HH06
5E338AA03
5E338AA16
5E338BB25
5E338CC02
5E338CC06
5E338CD02
5E338EE11
(57)【要約】
例示的なプリント回路基板（ＰＣＢ）は、誘電材料層を含む基板であって、誘電材料層は、第一の層と第二の層を含む基板と、導電トレースであって、第一の層と第二の層との間にあり、導電トレースの長さの少なくとも一部に沿って第一の層及び第二の層に平行な導電トレースと、誘電材料層の少なくとも途中まで延び、導電トレースに電気的に接続される導電ビアと、を含み、導電ビアは信号入力にも電気的に接続され、中心周波数スパンを有する信号を受信するか又は送信するように構成される。
【特許請求の範囲】
【請求項1】
プリント回路基板（ＰＣＢ）であって、複数の誘電材料層から構成される基板であって、前記誘電材料層は第一の層及び第二の層を含む、基板と、
前記第一の層と前記第二の層との間に存在する導電トレースであって、前記導電トレースの長さの少なくとも一部に沿って前記第一の層及び第前記二の層に平行である導電トレースと、
前記誘電材料層の少なくとも途中まで延び、前記導電トレースに電気的に接続される導電ビアであって、信号入力にも電気的に接続されて、中心周波数スパンを有する信号を受信するように構成される導電ビアと、
前記導電ビアに電気的に接続される第一の接地層であって、参照接地電圧に接続され、前記第二の層に隣接し、前記導電トレースから、前記信号の前記中心周波数スパンの波長の４分の１（１／４）と実質的に等しい距離に位置付けられる第一の接地層と、
前記第一の層に隣接するとともに前記参照接地電圧に接続される第二の接地層であって、前記導電トレースは前記第一の接地層と前記第二の接地層との間にある第二の接地層と
を含む、ＰＣＢ。
【請求項2】
前記導電トレース、前記導電ビア、前記第一の接地層、及び前記第二の接地層は第一の伝送線路を形成し、前記第一の伝送線路は、前記ＰＣＢの異なる層上の、他の伝送線路とインタリーブされる、請求項１に記載のＰＣＢ。
【請求項3】
前記導電トレース、前記導電ビア、前記第一の接地層、及び前記第二の接地層は第一の伝送線路を形成し、前記第一の伝送線路は、前記ＰＣＢにおいて１つ又は複数の他の伝送線路と同じ前記基板の層に存在する、請求項１に記載のＰＣＢ。
【請求項4】
前記基板においてそれぞれの誘電材料層の間に存在する導電トレースであって、前記それぞれの誘電材料層に少なくとも部分的に平行な導電トレースと、前記誘電材料層の少なくとも途中まで延び、それぞれの導電トレースに電気的に接続される複数の導電ビアであって、それぞれの信号入力にも接続されて、中心周波数スパンを有するそれぞれの信号を受信する導電ビアと、
前記導電ビアのそれぞれに電気的に接続される複数の第三の接地層と
をさらに含み、
前記第三の接地層はそれぞれが参照接地電圧に接続され、
前記第三の接地層はそれぞれが、対応する導電トレースから一定距離に位置付けられ、
前記一定距離は、対応する信号入力において受信した信号の中心周波数スパンの波長の４分の１（１／４）と実質的に等しい距離である、請求項１に記載のＰＣＢ。
【請求項5】
前記第一の接地層、前記第二の接地層、及び前記第三の接地層は途切れない、請求項４に記載のＰＣＢ。
【請求項6】
前記第一の接地層、前記第二の接地層、及び前記第三の接地層は、共通の参照接地電圧に電気的に接続される、請求項４に記載のＰＣＢ。
【請求項7】
前記導電トレース、前記導電ビア、前記第一の接地層、及び前記第二の接地層の構成を有する構造物は、前記基板において前記ＰＣＢの同じ次元に沿って繰り返される、請求項１に記載のＰＣＢ。
【請求項8】
前記同じ次元は水平である、請求項７に記載のＰＣＢ。
【請求項9】
前記導電トレース、前記導電ビア、前記第一の接地層、及び前記第二の接地層の構成を有する構造物は、前記基板において前記誘電材料層に垂直な次元に沿って積み重ねられる、請求項１に記載のＰＣＢ。
【請求項10】
前記信号入力は入力伝送線路を含む、請求項１に記載のＰＣＢ。
【請求項11】
前記信号入力は、前記導電ビアに直接接続されるように構成された同軸コネクタを含む、請求項１に記載のＰＣＢ。
【請求項12】
前記信号入力はまた、前記ＰＣＢから出力するための源信号を発生させるように構成される、請求項１に記載のＰＣＢ。
【請求項13】
前記ＰＣＢは、被試験デバイス（ＤＵＴ）を試験のために保持するように構成されたデバイスインタフェースボード（ＤＩＢ）を含み、前記信号入力は、前記ＤＩＢと、前記信号を生成するように又は前記信号を受信するように構成される試験機器との間の信号経路に電気的に接続される、請求項１に記載のＰＣＢ。
【請求項14】
前記第一の層は１つ又は複数の誘電層から構成され、前記第二の層は１つ又は複数の誘電層から構成され、前記第一の層と前記第二の層とは、前記第一の層と前記第二の層が異なる厚さを有するという点で非対称であり、
前記第二の層の厚さは、前記信号の前記中心周波数スパンの波長の４分の１（１／４）と実質的に等しい、請求項１に記載のＰＣＢ。
【請求項15】
導電性を有し、前記導電ビアを部分的に取り囲む接地ビアであって、前記第一の接地層に電気的に接続される接地ビアをさらに含む、請求項１に記載のＰＣＢ。
【請求項16】
前記接地ビアは、前記導電トレースと前記導電ビアとの間の電気接続点にはない、請求項１５に記載のＰＣＢ。
【請求項17】
前記導電トレースと前記導電ビアとの間の電気接続を確立するように構成された導体であって、前記導電トレースのインピーダンスを前記導電ビアのインピーダンスとマッチさせる導体をさらに含む、請求項１に記載のＰＣＢ。
【請求項18】
前記導体は、前記第一の層と前記第二の層との間にあり、前記導体の長さの少なくとも一部に沿って前記第一の層と前記第二の層に平行である、請求項１７に記載のＰＣＢ。
【請求項19】
前記導電トレースはストリップライン導体を含み、前記導体は、前記導電トレースの幅とは異なる幅を有する、請求項１８に記載のＰＣＢ。
【請求項20】
導電性を有し、前記導電トレースの長さの少なくとも一部に沿って前記導電トレースに実質的に平行に延びる接地ビアであって、前記第一の接地層に電気的に接続される接地ビアをさらに含む、請求項１に記載のＰＣＢ。
【請求項21】
前記第一の接地層は、前記信号の少なくとも前記中心周波数スパンを前記導電ビアに沿って反射して、結果として得られた反射信号は前記導電トレースに到達する、請求項１に記載のＰＣＢ。
【請求項22】
前記信号は無線周波数信号を含む、請求項１に記載のＰＣＢ。
【請求項23】
前記信号はマイクロ波信号を含む、請求項１に記載のＰＣＢ。
【請求項24】
前記信号はミリメートル波信号を含む、請求項１に記載のＰＣＢ。
【請求項25】
前記第一の層と前記第二の層は異なる誘電体を含む、請求項１に記載のＰＣＢ。
【請求項26】
前記異なる誘電体は、異なる分散特性又は異なる挿入損失のうちの少なくとも１つを有する、請求項２５に記載のＰＣＢ。
【請求項27】
前記異なる誘電体は異なる化学的特性を有し、それによって、前記信号の観点から、前記第一の層と前記第二の層は、前記第一及び第二の層が異なる物理的厚さを有していても同じ電磁厚さを有する、請求項２５に記載のＰＣＢ。
【請求項28】
前記信号は正弦波信号を含む、請求項１に記載のＰＣＢ。
【請求項29】
前記信号は変調信号を含む、請求項１に記載のＰＣＢ。
【請求項30】
前記信号は、前記導電トレースを通って双方向に移動する複数の信号の１つである、請求項１に記載のＰＣＢ。
【請求項31】
前記複数の信号は、周波数の違いにより分離され、共通の総帯域幅を共有する２つの信号を含む、請求項２９に記載のＰＣＢ。
【請求項32】
システムであって、被試験デバイス（ＤＵＴ）を試験のために保持するように構成されるデバイスインタフェースボードと、
前記ＤＵＴを試験するための信号を出力するように構成される試験機器と、
前記試験機器の動作を制御し、前記ＤＵＴを試験するための前記信号を出力するように構成される制御システムと
を含み、
前記ＤＩＢは前記信号を前記ＤＵＴにルーティングするためのものであり、
前記ＤＩＢは、
複数の誘電材料層から構成される基板であって、前記誘電材料層は第一の層と第二の層を含む、基板と、
前記第一の層と前記第二の層との間に存在する導電トレースであって、前記導電トレースの長さの少なくとも一部に沿って前記第一の層及び前記第二の層に平行である導電トレースと、
前記誘電材料層の少なくとも途中まで延び、前記導電トレースに電気的に接続される導電ビアであって、信号入力にも電気的に接続されて、中心周波数スパンを有する信号を受信するように構成される導電ビアと、
前記導電ビアに電気的に接続される第一の接地層であって、参照接地電圧に接続され、前記第二の層に隣接し、前記導電トレースから、前記信号の前記中心周波数スパンの波長の４分の１（１／４）と実質的に等しい距離に位置付けられる第一の接地層と、
前記第一の層に隣接し、前記参照接地電圧に接続される第二の接地層であって、前記導電トレースは前記第一の接地層と前記第二の接地層との間に存在する、第二の接地層と、
を含む、システム。
【請求項33】
前記第一の層は１つ又は複数の誘電層から構成され、前記第二の層は１つ又は複数の誘電層から構成され、
前記第一の層と前記第二の層とは、前記第一の層と前記第二の層が異なる厚さを有するという点で非対称であり、
前記第二の層の厚さは、前記信号の前記中心周波数スパンの波長の４分の１（１／４）と実質的に等しい、請求項３２に記載のシステム。
【請求項34】
前記ＤＩＢは、導電性を有して前記導電ビアを部分的に取り囲む接地ビアであって、前記第一の接地層に電気的に接続される接地ビアをさらに含む、請求項３２に記載のシステム。
【請求項35】
前記ＤＩＢは、前記導電トレースと前記導電ビアとの間の電気的接続を確立するように構成された導体であって、前記導電トレースのインピーダンスを前記導電ビアのインピーダンスとマッチさせる導体をさらに含む、請求項３２に記載のシステム。
【請求項36】
前記導電トレース、前記導電ビア、前記第一の接地層、及び前記第二の接地層の構成を有する構造物は、前記基板において繰り返される、請求項３２に記載のシステム。
【請求項37】
前記導電トレース、前記導電ビア、前記第一の接地層、及び前記第二の接地層の構成を有する構造物は、前記基板において前記誘電材料層に垂直な次元に沿って積み重ねられる、請求項３２に記載のシステム。
【請求項38】
被試験デバイス（ＤＵＴ）と試験システムの試験機器との間の機械的及び電気的インタフェースとして機能するように構成されるデバイスインタフェースボードであって、複数の誘電材料層から構成される基板であって、前記誘電材料層は第一の層及び第二の層を含む基板と、
前記第一の層と前記第二の層との間に存在する前記導電トレースであって、前記導電トレースの長さの少なくとも一部に沿って前記第一の層及び前記第二の層に平行である導電トレースと、
前記誘電材料層に延び、前記導電トレースに電気的に接続され、信号入力にも電気的に接続されて、中心周波数スパンを有する信号を受信するように構成される導電ビアと、
前記信号の少なくとも一部が前記基板の中へ散逸するのを阻止するべく、かつ前記導電トレースに沿った信号の反射を阻止するべく、前記信号を前記導電ビアに沿って反射させる手段と
を含む、デバイスインタフェースボード。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書では、共振結合導体を含む伝送線路の例を説明する。
【背景技術】
【0002】
試験システムは、被試験デバイス（ＤＵＴ：ｄｅｖｉｃｅｓ ｕｎｄｅｒ ｔｅｓｔ）と呼ばれる電子デバイスの動作を試験するように構成される。試験システムは試験機器を含み、これはデジタル及びアナログ信号を含む信号を試験のためにＤＵＴに送信する。ある例示的なデバイスインタフェースボード（ＤＩＢ）は信号をＤＵＴにルーティングし、ＤＵＴからの信号を再び試験機器に戻るようにルーティングする構造を含む。
【発明の概要】
【課題を解決するための手段】
【0003】
例示的なプリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）は、誘電材料層を有する基板であって、誘電材料層は第一の層と第二の層を含む基板と、導電トレースであって、第一の層と第二の層との間にあり、導電トレースの長さの少なくとも一部に沿って第一の層及び第二の層に平行である導電トレースと、誘電材料層の少なくとも途中まで延び、導電トレースに電気的に接続される導電ビアであって、信号入力にも電気的に接続されて、中心周波数スパンを有する信号を受信するように構成された導電ビアと、を含む。この例示的なＰＣＢはまた、導電ビアに電気的に接続される第一の接地層を含み、第一の接地層は参照接地電圧に接続され、第一の接地層は第二の層に隣接し、第一の接地層は導電トレースから信号の中心周波数スパンの波長の４分の１（１／４）と実質的に等しい距離に位置付けられる。第二の接地層は第一の層に隣接し、同じく参照接地電圧に接続される。導電トレースは第一の接地層と第二の接地層の間にある。この例示的なＰＣＢはまた、以下の特徴の１つ又は複数を単独で、又は組み合わせて含み得る。
【0004】
第一の接地層は、導電ビアに沿って信号の少なくとも中心周波数スパンを反射し得て、その結果得られた反射信号は導電トレース内に到達する。導電トレース、導電ビア、第一の接地層、及び第二の接地層は第一の伝送線路を形成し得る。第一の伝送線路は、ＰＣＢの異なる層上の、他の伝送線路とインタリーブされ得る。第一の伝送は、基板の、ＰＣＢ内の１つ又は複数の他の伝送線路と同じ層の中にあり得る。導電トレースは、基板内の誘電材料のそれぞれの層間にあり得て、少なくとも部分的にそれぞれの誘電材料層と平行であり得る。導電ビアは誘電材料層の少なくとも途中まで延び得て、それぞれの導電トレースに電気的に接続され得る。導電ビアはまた、それぞれの信号入力にも電気的に接続されて、中心周波数スパンを有するそれぞれの信号を受信するように構成され得る。
【0005】
信号入力としては、無線周波数信号、マイクロ波信号、又はｍｍ波信号が含まれ得る。信号入力としては、正弦波信号、変調信号、又は導電トレースを通じて双方向に移動する双方向信号が含まれ得る。導電トレースを通って移動する双方向信号は、周波数の違いにより分離され、共通の総帯域幅を共有し得る。
【0006】
第三の接地層は、それぞれの信号入力に電気的に接続される導電ビアのそれぞれに電気的に接続され得る。第三の接地層の各々は、参照接地電圧に接続され得る。第三の接地層の各々はそれぞれの導電トレースから、それぞれの信号入力において受信した信号の中心周波数スパンの波長の４分の１（１／４）と実質的に等しい距離に位置付けられ得る。第一の接地層、第二の接地層、及び第三の接地層は途切れないものとし得る。第一の接地層、第二の接地層、及び第三の接地層は、共通の参照接地電圧に電気的に接続され得る。
【0007】
導電トレース、導電ビア、第一の接地層、及び第二の接地層の構成を有する構造は、基板内でＰＣＢの同じ次元に沿って繰り返され得る。同じ次元とは水平、例えば同じ層内であり得る。導電トレース、導電ビア、第一の接地層、及び第二の接地層の構成を有する構造は、基板内で誘電材料層に垂直な次元に沿って積み重ねられ得る。
【0008】
信号入力は、入力伝送線路を含み得る。信号入力は、導電ビアに直接接続されるように構成された同軸コネクタを含み得る。信号入力はまた、ＰＣＢから出力するための源信号を発生させるように構成され得る。ＰＣＢは、被試験デバイス（ＤＵＴ）を試験のために保持するように構成されたデバイスインタフェースボード（ＤＩＢ）であるか、又はそれを含み得る。信号入力は、ＤＩＢと、信号を生成するか又は信号を受信するように構成された試験機器との間の信号経路に電気的に接続され得る。
【0009】
基板の第一の層は、１つ又は複数の誘電層を含み得て、基板の第二の層は１つ又は複数の誘電層を含み得る。第一の層と第二の層は、第一の層と第二の層が異なる厚さを有するという点で非対称であり得る。第二の層の厚さは信号の中心周波数スパンの波長の４分の１（１／４）と実質的に同等であり得る。
【0010】
この例示的なＰＣＢは接地ビアを含み得て、これらは導電性を有し、信号入力に接続された導電ビアを部分的に取り囲む。接地ビアは第一の接地層に電気的に接続され得る。接地ビアは、導電トレースと導電ビアとの間の電気接続点にはなくてよい。例示的なＰＣＢは、導電トレースと導電ビアとの間の電気接続を確立するように構成された導体を含み得る。導体は導電トレースのインピーダンスを導電ビアのインピーダンスとマッチさせるように構成され得る。導体は第一の層と第二の層との間にあり得て、導体の長さの少なくとも一部に沿って第一の層と第二の層に平行であり得る。導電トレースは、ストリップライン導体を含み得る。導体は、導電トレースの幅とは異なる幅を有し得る。
【0011】
この例示的なＰＣＢは接地ビアを含み得て、これは導電性を有し、導電トレースの長さの少なくとも一部に沿って導電トレースに実質的に平行に延びる。接地ビアは、第一の接地層に電気的に接続され得る。
【0012】
ＰＣＢの第一の層と第二の層は、異なる誘電体であるか、それを含み得る。異なる誘電体は、異なる分散特性又は異なる挿入損失のうちの少なくとも１つを有し得る。異なる誘電体は、異なる化学的特性を有し得て、それによって、信号の観点から、第一の層と第二の層は、第一及び第二の層が異なる物理的厚さを有していても同じ電磁厚さを有する。
【0013】
例示的なシステムは、被試験デバイス（ＤＵＴ）を試験のために保持するように構成されたデバイスインタフェースボードと、ＤＵＴを試験するための信号を出力するように構成された試験機器と、を含み、ＤＩＢは信号をＤＵＴにルーティングするためのものであり、及びシステムは、試験機器の動作を制御し、ＤＵＴを試験するための信号を出力するように構成された制御システムを含む。ＤＩＢは、誘電材料層を有する基板であって、誘電材料層は、第一の層と第二の層を含む基板と、導電トレースであって、第一の層と第二の層との間にあり、導電トレースの長さの少なくとも一部に沿って第一の層及び第二の層に平行である導電トレースと、誘電材料層の少なくとも途中まで延び、導電トレースに電気的に接続される導電ビアであって、信号入力にも電気的に接続されて、中心周波数スパンを有する信号を受信するように構成される導電ビアと、を含み得る。この例示的なＰＣＢはまた、導電ビアに電気的に接続される第一の接地層も含み、第一の接地層は参照接地電圧に接続され、第一の接地層は第二の層に隣接し、第一の接地層は導電トレースから、信号の中心周波数スパンの波長の４分の１（１／４）と実質的に等しい距離に位置付けられる。第二の接地層は第一の層に隣接し、同じく参照接地電圧に接続される。導電トレースは第一の接地層と第二の接地層との間にある。例示的なシステムはまた、以下の特徴の１つ又は複数を単独で、又は組み合わせて含み得る。
【0014】
基板の第一の層は、１つ又は複数の誘電層を含み得て、基板の第二の層は１つ又は複数の誘電層を含み得る。第一の層と第二の層は、第一の層と第二の層が異なる厚さを有するという点で非対称であり得る。第二の層の厚さは、信号の中心周波数スパンの波長の４分の１（１／４）と実質的に同等であり得る。
【0015】
ＤＩＢは接地ビアを含み得て、これは導電性を有し、導電ビアを部分的に取り囲む。接地ビアは第一の接地層に電気的に接続され得る。ＤＩＢは、導電トレースと導電ビアとの間の電気的接続を確立するように構成された導体を含み得る。導体は、導電トレースのインピーダンスを導電ビアのインピーダンスとマッチさせるように構成され得る。
【0016】
導電トレース、導電ビア、第一の接地層、及び第二の接地層の構成を有する構造は、基板内で繰り返され得る。導電トレース、導電ビア、第一の接地層、及び第二の接地層の構成を有する構造は、基板内で誘電材料層に垂直な次元に沿って積み重ねられ得る。
【0017】
例示的なＤＩＢは、ＤＵＴと試験システムの試験機器との間の機械的及び電気的インタフェースボードとして機能するように構成される。ＤＩＢは、誘電材料層を含む基板であって、誘電材料層は第一の層と第二の層とを含む基板と、導電トレースであって、第一の層と第二の層との間にあり、導電トレースの長さの少なくとも一部に沿って第一の層及び第二の層に平行である導電トレースと、誘電材料層に延び、導電トレースに電気的に接続される導電ビアであって、信号入力にも電気的に接続されて、中心周波数スパンを有する信号を受信するように構成される導電ビアと、を含む。ＤＩＢはまた、信号を導電ビアに沿って反射させ、信号の少なくとも一部が基板内に散逸するのを阻止し、導電トレースに沿った信号の反射を阻止する手段も含む。
【0018】
この概要の項を含む本明細書に記載の特徴の何れの２つ以上も、それらを組み合わせて本明細書には具体的に記載されていない実装形態を形成し得る。
【0019】
本明細書に記載のシステム及び装置の少なくとも一部は、１つ又は複数の処理装置上で、１つ又は複数の非一時的機械可読記憶媒体上に記憶された命令を実行することによって構成され、又は制御され得る。非一時的機械可読記憶媒体の例としては、リードオンリメモリ、光ディスクドライブ、メモリディスクドライブ、及びランダムアクセスメモリが含まれる。本明細書に記載のシステム及び装置の少なくとも一部又はそれらの部分は、装置、方法、又は１つ若しくは複数の処理装置と、前述の機能の制御を実行するための実行可能な命令を記憶するコンピュータメモリを含み得る試験システムとして実施され得る。本明細書に記載の装置、システム、及び／又はそれらのコンポーネントは、例えば設計、構築、配列、配置、ブログラミング、動作、アクティベーション、ディアクティベーション、及び／又は制御を通じて構成され得る。
【0020】
１つ又は複数の実装形態の詳細は、添付の図面及び以下の説明の中に示す。他の特徴と利点は、説明及び図面から、並びに特許請求項から明らかとなるであろう。
【図面の簡単な説明】
【0021】
【図1】デバイスインタフェースボード（ＤＩＢ）上に形成された例示的な伝送線路のコンポーネントの下向きの一部透明斜視図である。
【図6】ＤＩＢ上に形成された例示的な伝送線路のコンポーネントの下向きの一部透明斜視図である。
【図12】例示的なＤＩＢに含められ得る伝送線路のマトリクスの正面図である。
【図13】デジタル信号を被試験デバイス（ＤＵＴ）に送信する命令を含む例示的な試験システムのコンポーネントのブロック図である。
【発明を実施するための形態】
【0022】
異なる図面中の同様の参照番号は同様の要素を指す。
【0023】
その中に伝送線路が形成されたデバイスインタフェースボード（ＤＩＢ）等のプリント回路基板（ＰＣＢ）の例を本明細書において説明する。例示的な伝送線路は、中心周波数スパンを有する時間可変信号を送信するように構成された共振結合導体を含む。伝送線路上で伝送され得る信号の例としては、マイクロ波信号、無線周波数（ＲＦ）信号、及びミリメートル波（ｍｍ波）信号が含まれるが、これらに限定されない。信号は後述のように、正弦、変調、一方向、又は両方向であり得る。
【0024】
幾つかの例において、ＤＩＢ等のＰＣＢは基板及び導電材料の層を集合体とすることにより形成される。基板は例えば、後述のように、１つ又は複数の異なる種類の誘電材料を含み得る。導電材料は、基板を通る導電トレース及び導電ビアを形成する。幾つかの種類のＤＩＢは、高周波数信号を伝送する際に最適とは言えないパフォーマンスを有し得る。例えば、図１～３には、ＤＩＢ １０の中に形成された例示的な伝送線路構造のコンポーネントが示されている。これに関して、図２は、図１に示されるコンポーネントの、矢印９の方向に見た正面図を示しており、図３は下面の斜視図を示す。ＤＩＢ １０において、信号は平坦形状の信号入力１１を介して受け取られる。柱状導電ビア１２は、信号を導電トレースの１種のストリップライン導体１４へと搬送する。図２及び３に示されるように、導電ビア１２はドリルスルーコンポーネント１５（又は単に「ドリルスルー」とも呼ばれる）を含み、これは下地となる基板１７（図２）の中へと突出する。ドリルスルー１５はＤＩＢ １０の構成のアーチファクトであり、幾つかの回路基板製造者によれば、構造から排除することができない。
【0025】
ドリルスルー１５は、特に、ｍｍ波周波数を含むがこれに限定されない高周波数の信号伝送に不利な影響を与える可能性がある。例えば、場合により、入力信号の一部は所期の通りにストリップライン導体１４に到達し得ず、むしろ下方の導電ビア１２へ、及びドリルスルー１５へと伝播し得る。この例では、図４に示されるように、ドリルスルー１５は、信号から周囲の基板の中及び付近の伝送線路（図４では図示せず）の中へとエネルギー散逸１９させること（グレイスケールの影付きで表される）によってアンテナとして機能する。図５は、図４に関して述べた種類のエネルギー散逸１９（ここでもグレイスケールの影付きで示される）の別の図を示す。図４及び５に示される種類のエネルギー散逸の結果として、付近の導電トレース内の信号挿入損失及びクロストークが生じる可能性がある。場合により、クロストークは、例えば相互に１００ミル（２．５４ミリメートル）以内の伝送線路に影響を与える可能性がある。しかしながら、典型的に、伝送線路はＤＩＢ内でそれよりはるかに近接している。
【0026】
それに加えて、図１に示されるように、平坦入力１１、導電ビア１２、及びストリップライン導体１４は、その中で電気信号を送受信できる電気経路を画定するが、導電ビア１２の柱形状により、平坦入力１１及びストリップライン導体１４との接触点においてインピーダンスの不連続性が生じる。これらのインピーダンス不連続性は、ストリップライン導体に沿った信号の反射に寄与し得る。信号の反射はまた、伝送線路に生じる信号挿入損失に寄与し得る。
【0027】
本明細書に記載のＰＣＢ実装伝送線路の実装形態は、前述の種類のクロストーク、信号挿入損失、及び／又は信号反射に対処し、－例えば軽減又は排除し－得る。１つ又は複数の伝送線路を有するＤＩＢ等の例示的なＰＣＢは、非対称の第一及び第二の層を含む誘電材料層で構成される基板を含む。ストリップライン導体等の導電トレースは、第一及び第二の層間にあり、導電トレースの長さの少なくとも一部に沿って第一及び第二の層に平行である。中央の導電ビアは、柱形状を有し得て、誘電材料の第一及び第二の層の中に少なくとも途中まで延び、導電トレースに電気的に接続される。導電ビアはまた、信号入力にも電気的に接続されて、マイクロ波信号、ＲＦ信号、又はｍｍ波信号等の中心周波数スパンを有する時間変化する信号を受信するように構成される。第一の接地層は導電ビアに電気的に接続される。第一の接地層は参照接地電圧に接続され、それを画定し、第二の層に隣接する。第一の接地層は、導電トレースから、信号の中心周波数スパンの波長の４分の１（１／４）に実質的に等しい距離にあり得る。これに関して、実質的に等しいとは、信号の中心周波数スパンの４分の１波長の±５％以内の長さを含み得るが、これに限定されない。この構成により、共振結合されたストリップライン導体が得られる。第二の接地層は第一の層に隣接し、参照接地電圧に接続され、それによって導電トレースと基板の第一及び第二の層は第一の接地層と第二の接地層との間に挟まれる。上述の構成は、外部の供給源からＰＣＢ上で受信された信号を伝送するため、及びＰＣＢから外部の目的地に信号を伝送するためのシールド伝送線路の一部である。
【0028】
これに関して、導電ビアに接続された第一の接地層は、ＲＦ信号のうち下方の導電ビアに伝播してストリップライン導体に到達しない部分をストリップライン導体へと反射して戻し、その後ストリップライン導体に到達させるように構成される。第一の接地層は導電トレースから信号の中心周波数スパンの波長の４分の１と実質的に等しい距離にあるため、信号の中心周波数及び中心周波数前後の帯域を含み得る中心周波数スパンでは、ストリップライン導体上に大きな干渉が生じない。これに関して、所望の動作中心周波数の４分の１波長で導電ビアを短絡させることにより、ドリルスルーはストリップライン導体との接続点における無限インピーダンスであるように見え、それによってその接続点における信号エネルギーの損失又はインピーダンスの歪みが防止される。また、ドリルスルーへと進む信号がドリルスルーへの送信中にまず９０°、その後、ストリップ伝送線路の交差点に戻るときにまた９０°シフトする間に、信号には動作中心周波数で半周期の時間遅延が生じる。この時間遅延中に、入力から到着した信号にも、半周期の進み、又は１８０°の進相が生じる。時間は、交差点に到達する源及び反射の両信号について継続する。したがって、接地面から反射したドリルスルー反射信号が１８０°シフトしてストリップライン導体の交差点に到達するとき、同じ交差点に到達する入力信号もまた１８０°シフトし、それによって、どちらも今度は何れの瞬間においても同相で同じ電圧であるため、強め合いの干渉が生じる。
【0029】
接地層からの反射によって、周囲の基板への信号エネルギー散逸も軽減し得て、それが付近の伝送線路内のクロストークも軽減させ得る。ストリップライン導体に戻る信号反射はまた、ストリップライン導体に沿った信号挿入損失及び信号反射も軽減させ得る。信号反射にさらに対処するために、導体は、導電トレースのインピーダンスを導電ビアのインピーダンスとマッチさせるために、ストリップライン導体と伝導ビアとの間の電気接続を構築するように構成される。これに関して、幾つかの実装形態において、ストリップライン導体（導電トレース）のインピーダンスは５０Ωであるが、何れの適当なインピーダンスを有する導電トレースも使用し得る。
【0030】
図６～８は、それを通って信号がＤＩＢ内を通過する伝送線路の一部であり得るＤＩＢ ２０等のＰＣＢに含まれる例示的なコンポーネントを示す。これに関して、図７は図６に示されるコンポーネントの、矢印３７の方向に見た正面図を示し、図８は下面斜視図を示す。図６～８に示されるように、ＤＩＢ ２０は複数の層２１及び２２から製作され、その各々は基板（例えば、誘電材料）及び基板内の導電材料の複数の層を含み、基板を通る導電トレース及びビアを形成する。例えば、場合により、数十、数百、又は数千のこのような層が積み重ねられて融着され、ＤＩＢが形成される。導電トレースは、ＤＩＢの、基板により取り囲まれたＤＩＢ内部に、又はＤＩＢの表面に形成され得る。幾つかの実装形態において、基板はエポキシ、樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）、又はこれらの組合せを含むが、何れの適当な誘電材料も基板として使用し得る。幾つかの例において、誘電材料は粉末をファイバグラス繊維と共に結合するエポキシを含む。幾つかの例において、後述のように、誘電材料としては、パナソニック（登録商標）株式会社が販売するＭｅｇｔｒｏｎ ６（登録商標）及びＭｅｇｔｒｏｎ ７（登録商標）誘電体が含まれる。
【0031】
図６～８に示されるように、ＤＩＢ ２０は中央ビア２５を含む。この例では、中央ビア２５は柱状で、導電性を有し、平坦伝送線路（図示せず）又は同軸ケーブルコネクタ（図示せず）等の信号入力に直接又は間接に接続可能である。信号入力は、中心周波数スパンを有する信号をＤＩＢに輸送する。中心周波数スパンは、デバイス試験等の用途における主要関心事であり得るが、それは、無線デバイスが中心周波数前後の周波数帯域内で動作するように構成され得るからである。ある例において、ＲＦデバイスは、４４ギガヘルツ（ＧＨｚ）の中心周波数及び、４４ＧＨｚ前後３ＧＨｚの帯域について１デシベル（ｄＢ）の挿入損失で動作する。前述のように、幾つかの例において、信号入力により提供される信号にはマイクロ波信号、ＲＦ信号、及びｍｍ波信号が含まれるが、これらに限定されない。
【0032】
例示的な定義において、マイクロ波信号は約１ＧＨｚ～約３０ＧＨｚの周波数範囲を有する。例示的な定義において、ＲＦ信号は約２０キロヘルツ（ＫＨｚ）～約３ＧＨｚの周波数範囲を有する。例示的な定義において、ｍｍ波信号は約３０ＧＨｚ～約３００ＧＨｚの周波数範囲を有する。しかしながら、マイクロ波、ＲＦ、及びｍｍ波の定義は時間と共に、及び法域ごとに変化し得る。そのため、本明細書でマイクロ波、ＲＦ、又はｍｍ波と称する信号は上述の周波数数値範囲に限定されない。
【0033】
中心周波数スパンを有する信号を搬送する信号入力は、ＤＩＢと、その信号、その信号の変形、又はその信号の基礎となる信号を生成するように構成される試験機器との間の信号経路に沿っており、その一部であり得る。中央ビア２５は、この信号を受信し、この信号をＤＩＢ ２０内の基板を通じてＤＩＢ ２０に含まれる基板層間の内部に位置付けられる導電トレースに伝送するように構成される。このために、中央ビア２５は基板の層２１及び２２の少なくとも途中まで、例えば全体に、又は全体に達しない範囲で延びる。ＤＩＢ ２０の中で、中央ビア２５は層２３及び２４を完全に通るように延びる。図６に示されるように、中央ビア２５の端２７は露出して、入力伝送線路に、又は同軸ケーブルコネクタに直接接続することができる。幾つかの実装形態において、信号入力及び中央ビアとの接続は中間の導電構造を含み得る。
【0034】
図７及び８に示されるように、中央ビア２５は下地となる基板３０（図７）の中に突出するドリルスルー２９も含む。前述のように、ドリルスルー２９はＤＩＢ ２０の構成のアーチファクトである。中央ビア２５とドリルスルー２９は、何れの適当な導電材料でも製作されてよく、これには銅が含まれるがこれに限定されない。
【0035】
図７及び８に示されるように、ＤＩＢ ２０は誘電材料を有する少なくとも２つの層２１及び２２を含む。幾つかの用途では、ＤＩＢ ２０は２よりもはるかに多い層を含む。この例では、層は、誘電材料から構成される第一の層２１と誘電材料から構成される第二の層２２を含む。第一の層２１及び第二の層２２はまた、導電材料も含み得て、これは基板のエッチング又は切欠き部の中に堆積されて、本明細書に記載の導電性コンポーネントを形成する。導電材料は、誘電材料の厚さの一部であり、層の中の全部又はほとんどの誘電材料間に挟まれる。
【0036】
第一の層２１は１つ又は複数の誘電層を含み得て、第二の層２２は１つ又は複数の誘電層を含み得る。第一の層と第二の層はこの場合、第一の層と第二の層の厚さが異なるため、非対称である。しかしながら、幾つかの実装形態において、第一の層と第二の層は同じ厚さを有していてもよく、したがって対称であってもよい。本明細書で説明する理由により、第二の層の厚さは、ＤＩＢを通る信号の中心周波数スパンの波長の４分の１に実質的に等しい。これに関して、信号の中心周波数スパンの波長の４分の１に実質的に等しいとは、中心周波数スパンの波長の４分の１の長さからの±１０％の偏差、中心周波数スパンの波長の４分の１の長さからの±９％の偏差、中心周波数スパンの波長の４分の１の長さからの±８％の偏差、中心周波数スパンの波長の４分の１の長さからの±７％の偏差、中心周波数スパンの波長の４分の１の長さからの±６％の偏差、中心周波数スパンの波長の４分の１の長さからの±５％の偏差、中心周波数スパンの波長の４分の１の長さからの±４％の偏差、中心周波数スパンの波長の４分の１の長さからの±３％の偏差、中心周波数スパンの波長の４分の１の長さからの±２％の偏差、中心周波数スパンの波長の４分の１の長さからの±１％の偏差を含み得るが、これらに限定されない。図６及び７では、図２及び３に関する場合と同様に、中央ビア２５は第二の層２２の端まで延長し、そのドリルスルー２９は第二の層２２を超えて下地となる基板３０（図７）の中へと突出する。
【0037】
前述のように、基板の第一の層２１及び第二の層２２は同じ種類の誘電材料又は異なる種類の誘電材料を含み得る。ある例において、異なる誘電材料は異なる化学特性を有し得て、それによって電磁的に見て、第一の層２１及び第二の層２２は、第一及び第二の層が異なる物理的厚さを有していても、同じ物理的厚さを有するように見える。異なる化学特性によって、異なる誘電体が異なる信号分散特性、異なる信号挿入損失、又は異なる信号分散特性と異なる信号挿入損失の両方を有することになり得る。ある例において、第一の層２１は、パナソニック（登録商標）株式会社が販売する誘電体であるＭｅｇｔｒｏｎ ６（登録商標）誘電体から構成される１つ又は複数の層を含む。ある例において、第二の層２２は、パナソニック（登録商標）株式会社が販売する誘電体であるＭｅｇｔｒｏｎ ７（登録商標）誘電体から構成される１つ又は複数の層を含む。特に、Ｍｅｇｔｒｏｎ ６（登録商標）とＭｅｇｔｒｏｎ ７（登録商標）は、信号入力に、変形させずに、又は著しく変形させずに接続するために必要な圧力に耐えるのに十分に硬い。ＤＩＢ ２０では、Ｍｅｇｔｒｏｎ ６（登録商標）及びＭｅｇｔｒｏｎ ７（登録商標）の代わりに、又はそれに加えて他の種類の誘電体も使用され得る。
【0038】
図６を参照すると、ＤＩＢ ２０は、ストリップライン導体３２等の１つ又は複数の導電トレースも含む。例示的なストリップライン導体は、基板の中のある層の上又はその中に形成された銅等の平坦な金属条片を含む。条片の幅、周辺の基板の厚さ、及び基板の相対的誘電率はストリップライン導体の特性インピーダンスに影響を与える。この例では、ストリップライン導体３２は第一の層２１と第二の層２２の少なくとも一部分間にあり、その長さの少なくとも一部に沿って第一の層及び第二の層に平行である。ストリップライン導体は、ＤＩＢ ２０内に形成された、中央ビア２５とＤＩＢ上の１つ又は複数のＤＵＴとの間で信号を輸送するように構成された伝送線路の一部である。したがって、ストリップライン導体の長さは変化し得て、中央ビア２６とＤＵＴとの間の距離に基づく。前述のように、信号はストリップライン導体３２を通って一方向に、又は双方向に移動し得る。例えば、信号は中央ビア２５からストリップライン導体３２を通ってＤＩＢ上のＤＵＴへと進み得る。これは、ＤＩＢでの受信信号と呼ばれる。例えば、信号はＤＩＢ上のあるＤＵＴからストリップライン導体３２を通って中央ビア２５へと進み得る。これは、ＤＩＢからの出力のための源信号と呼ばれる。信号は、ストリップライン導体３２を通って双方向に同時に進み得て、例えば、信号がＤＵＴから中央ビア２５へと進むのと同時に信号は中央ビア２５からＤＵＴへと進み得る。同時に伝送される双方向信号は、異なる周波数により分離される－例えば、これらは異なる周波数を有する－が、共通の総帯域を共有する２つの信号を含み得る。
【0039】
図７及び８に示されるように、ＤＩＢ ２０は第一の接地層３４を含み、これは銅をはじめとする何れの適当な導電材料からも製作され得る。接地層３４は中央ビア２５に電気的に接続され、ＤＩＢのための参照接地電圧を規定する。すなわち、接地層３４は、ＤＩＢ内の全ての伝送線路の接地層の共通の接地電圧を含む参照電圧３６に電気的に接続され得る。この例において、接地層３４は第二の層２２の底部に隣接し－例えば、この上にめっきされ－、そこからドリルスルー２９が突出する。また、第二の層２２の厚さは前述の信号入力を通じてＤＩＢに入力される時間変化信号の中心周波数スパンの波長の４分の１と実質的に等しいため、接地層もまた、ストリップライン導体３２から、その信号の中心周波数スパンの波長の４分の１と実質的に等しい距離に位置付けられる。中央ビア２５のドリルスルー２９は、図８において最も明瞭に示されているように、接地層３４に電気的に接続される－換言すれば、電気的に短絡される。これは、穴３５によって電気的アースとドリルスルー１５との間の電気接続が防止される図３の構成と異なる。図６～８に示されるＤＩＢ ２０の構成により、前述のように中央ビア２５に沿った信号の反射が生じ、これによって中央ビアを通じた信号挿入損失を軽減又は排除し、及び／又はストリップライン導体３２に沿った信号反射を排除又は軽減し得る。
【0040】
中央ビア２５に沿った信号反射は、図９ではグレイスケールの影付き３８として示されている。図９は、反射エネルギーが中央ビア２５に閉じ込められ、ドリルスルー２９を通じて周囲の基板の中に漏れないことを示している。中央ビア２５を通じた反射を別の方法で説明すれば、接地層３４は４分の１波長の距離でドリルスルー２９へのハード短絡を生じさせ、所望の中心周波数帯域で共振器を形成する。それにより得られる共振器はストリップライン導体３２に、中央ビア２５とストリップライン導体３２との間の電気接続によって電気的に接続される。この構成の結果、ドリルスルー２９は単なる過剰な銅となり、もはや何れのＲＦエネルギーにも接続されなくなる。それにもかかわらず、ドリルスルー２９は中央ビア２５への電気接地接続を生じさせて、共振器を形成するために使用されているため、ドリルスルー２９は負債から資産へと変換されている。
【0041】
図６及び７を参照すると、ＤＩＢ ２０は第二の接地層３９も含み、これは銅をはじめとする何れの適当な導電材料でも製作され得る。接地層３９は、図７に示されるように参照接地電圧３６に接続される。これに関して、第一の接地層３４と第二の接地層３９は、両方とも同じ参照接地電圧に接続される。この例では、どちらの接地層も途切れない。接地層３９は、図７に示されるように、基板層２１によりストリップライン導体３２から分離される。図６に示されるように、穴４０は中央ビア２５を接地層３９から電気的に絶縁する。第一の接地層３４は、ストリップラインコネクタ３２を使って、基板内に生成された伝送線路の下方にシールドを提供し、それに対して第二の接地層３８は、ストリップラインコネクタ３２を使って、基板内に生成された伝送線路の上方にシールドを提供する。
【0042】
図６～８に示されるように、中央ビア２５はまた、接地ビア４２により部分的に取り囲まれる。接地ビア４２は柱状の導電ビアであり得、これは接地層３４及び／又は３９に電気的に接続され、中央ビア２５の長さに沿って延び、例えば、接地ビアは少なくとも中央ビア２５と同じ長さであり得る。これに関して、接地層３４は全ての接地ビア及びドリルスルー２９に接続される。図６では１０の接地ビア４２が示されているが、何れの適当な数の接地ビア４２も使用され得る。同じく図のように、接地ビア４２は中央ビア２５を部分的に取り囲む。この構成において、中央ビア２５と接地ビア４２は共同で同軸導体と近似した機能を果たし、中央ビア２５は中央導体としての役割を果たし、接地ビア４２はシールド又はリターンとしての役割を果たす。同軸接続として構成された中央ビアにより、入力同軸伝送線路を、図１の平坦入力１１等の伝送線路の短い区間を通じて接続する代わりに、ＤＩＢ表面に直接取り付けることができる。しかしながら、幾つかの実装形態において、中央ビア２５との電気接続は、図１の平坦入力１１等の伝送線路の短い区間を使って行われ得る。さらに、放射状の接地ビア４２は中央ビア２５とストリップライン導体３２との間のインピーダンスマッチングを、放射状の接地ビアを含まない構成と比較して改善し得る。これに関して、中央ビア２５及びストリップライン導体３２の寸法と接地ビア４２の間隔及び位置は全て、伝送線路構造内のインピーダンスマッチングに影響を与え得る。
【0043】
図のように、接地ビアは中央ビア２５とストリップライン導体３２との間の電気接続点４５にはなく、上述の近似は不完全となる。これは、ストリップライン導体３２がその長さに沿って信号を伝導し、接地ビアをストリップライン導体に直接接続することは信号伝送に不利な影響を与え得るからである。接地ビアが「ない」ことの結果として、エネルギーは近似的な同軸構造から漏れるかもしれず、それによって信号挿入損失が生じる。
【0044】
ストリップライン導体３２の位置に接地ビアが「ない」ことに対処するために、追加の導電トレース（又は単純に「導体」４６）が中央ビア２５とストリップライン導体３２との間に接続される。導体４６は、銅又は他の何れの適当な導電材料からも製作され得る。導体４６は、中央ビア２５とストリップライン導体３２との間に電気接続を確立するように構成される。導体４６は、ストリップライン導体３２と中央ビア２５との間のインピーダンスマッチを実現するように構成される－例えば、そのような大きさとされ、形状とされ、及び／又はそのように接続される。このインピーダンスマッチは、すでに説明したインピーダンスの不連続性に対処し、ストリップライン導体３２に沿った挿入損失及び信号反射を軽減し得る。図６の例において、導体４６は、ストリップライン導体３２の幅より大きい幅を有する平坦導体である。しかしながら、導体４６の寸法は、異なる寸法のストリップライン導体／中央ビアの組合せについては異なっていてもよい。例えば、導体４６は、ストリップライン導体３２の幅より小さい幅を有する平坦導体であり得る。導体４６の幅と長さは、少なくとも一部に、他の伝送線路及びＤＩＢコンポーネントの形状に基づく。例えば、異なる中央ビア２５の直径及びストリップライン導体３２の幅の場合、インピーダンスマッチングを実現するためには、異なる形状の導体４６が必要となる。異なる種類の誘電体及び誘電体の厚さもまた、導体４６の寸法に影響を与え得る。
【0045】
ＤＩＢ ２０はまた接地ビア５０も含み、これらは導電性を有し、ストリップライン導体３２の長さの少なくとも一部－例えば、全部又は全部に達しない部分－に沿ってストリップライン導体３２に実質的に平行に、及びそれぞれの側面に沿って延びる。接地ビア５０は接地層３４及び／又は３９に、それゆえ共通の参照電圧３６に電気的に接続される。接地ビア５０は、ストリップライン導体３２の側面に沿って電磁シールドを提供する。前述のように、ストリップライン導体３２の上及び下のシールドは接地層３４及び３９により提供される。幾つかの実装形態において、接地ビアは、信号短絡を防止するようにストリップライン導体３２から十分に遠くに位置付けられる。接地ビアの数と形状は、輸送される信号の周波数並びに、導電及び非導電部品を含む伝送線路の他のコンポーネントの形状等の要素によって決まり得る。幾つかの実装形態において、接地ビア４２と重なる接地ビア５０はなくてもよい。
【0046】
図６～８の構成により、ドリルスルー２９から漏れていたであろうエネルギー（例えば、全エネルギー）が伝送線路（ストリップライン導体３２）に戻される。その結果、エネルギーは放射を通じて失われず、付近の伝送線路のクロストークを発生させない。さらに、幾つかの例において、非対称ＰＣＢ層により形成される共振器λ／４が全ての中心周波数スパンエネルギーを伝送線路に完全に戻すため、エネルギーは一切、同軸コネクタに反射して戻らない。また、追加的な導体４６により実装されるインピーダンスマッチング区間により、挿入損失と反射損失の両方が改善されることによって伝送線路のパフォーマンスが、場合によっては比較的より小幅ではあるが、向上し得る。
【0047】
図１０は、図６～８に関して説明した種類のＤＩＢを有し、周波数５２が４４ＧＨｚ ５５に調整された例示的システムの挿入損失５１をデシベルで示すグラフである。この例の挿入損失は、４４ＧＨｚの中心周波数前後少なくとも３ＧＨｚの帯域、すなわちこの例での中心周波数スパンで４デシベル（ｄＢ）未満であることが標的とされる。そのうちの１つが５４として示されるマーカは、３７ＧＨｚの１ｄＢの損失に対応し、製造偏差及び５０ＧＨｚでの３ｄＢの損失のためのマージンが残され、それによってこの例示的システムは複数の連邦通信委員会（ＦＣＣ：Ｆｅｄｅｒａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｍｍｉｓｓｉｏｎ）の複数の周波数帯域に使用可能となる。
【0048】
図１１は、上述のシステムの４４ＧＨｚ ５８での反射損失５７を示すグラフである。この例では、反射損失は－１５ｄＢ以下であることが望ましい。一般に、反射損失は小さいほどよい。マーカ５９は－１５ｄＢの位置にあり、２２ＧＨｚの容認可能なパフォーマンス範囲を示している。
【0049】
図６～８に関して説明した例示的な伝送線路構造は、同じ基板上で複数回繰り返されてよく、接地層の全てが同じ共通の参照電圧に接続される。例示的な伝送線路構造はそれゆえ、ストリップライン導体３２のような複数の導電トレースを含み、これらは基板内のそれぞれの誘電材料層間に挟まれ、少なくとも部分的にそれぞれの誘電材料層に平行である。この例示的な伝送線路構造はまた、中央ビア２５のような複数の導電ビアも含み、これらは誘電材料層の中の少なくとも途中まで延び、それぞれの導電トレース及びそれぞれの信号入力に電気的に接続されて、中心周波数スパンを有するそれぞれの信号を受信し、又は発信する。この例示的な伝送線路構造はまた、接地層も含み、これは導電ビアのそれぞれに電気的に接続され、接地層は参照接地電圧を規定し、接地層の各々はそれぞれの導電トレースから、それぞれの信号入力で受信された信号の中心周波数スパンの波長の４分の１（１／４）と実質的に等しい距離に配置される。幾つかの例において、第一の伝送線路の下側接地層を形成する接地層（ドリルスルーに接続される）は、基板内で第一の伝送線路の下方の第二の伝送線路のための上側接地層を形成する接地層に直接接続され得る。
【0050】
これに関して、図１２に示されるように、図６～８に関して説明した伝送線路構造６０は、基板内で誘電材料層に垂直な次元に沿って積み重ねられてよく、この次元は矢印６２で表されている。すなわち、複数の転送線路が基板の厚さ又は深さに沿って形成され得る。同じく図１２に示されるように、図６～８に関して説明した伝送線路構造６０は、基板内で矢印６３により表される次元（これは、矢印６２により表される次元に垂直である）に繰り返され得る。それゆえ、複数の伝送線路が基板内の同じ又はほぼ同じ水平層内で横並びに配置され得る。積み重ねられた伝送線路は基板内で繰り返されてよく、その結果、図１２に示されるように同じＰＣＢ全体に伝送線路のマトリクスが得られる。図１２では４つの伝送線路のみが示されているが、何れの適当な数の伝送線路が含められてもよい。マトリクス内の伝送線路６０は、ＤＩＢの異なる層において相互に異なる方向に十字状に延びていてよい。例えば、ＰＣＢの１つの層の伝送は、異なる層の他の伝送線路とインタリーブされ得る。この種類の伝送線の例示的なマトリクスでは、各伝送線路は図６～８の構造又はその変形型の１つを有する。したがって、本明細書に記載の理由から、伝送線のマトリクス内の信号間の干渉は排除されるか、異なる構造の伝送線路と比較して軽減され得る。このような伝送線路の各々はまた、他の利点も有し得て、これは例えば信号挿入損失及び不要な反射の削減である。
【0051】
幾つかの実装形態において、図１２に示されるような伝送線路のマトリクスは、図１～３に示される構成を有する１つ又は複数の伝送線路を図６～８に示される構成を有する１つ又は複数の伝送線路と組み合わせて含み得る。例えば、図１～３に示される構成を有する１つ又は複数の伝送線路は、マトリクス内で他の伝送線路から物理的に隔離されてよく、それによって他の伝送線路に影響を与えるエネルギー散逸の可能性が低くなる。
【0052】
幾つかの例において、本明細書に記載の例示的なＤＩＢｓ及び伝送線路上で輸送され得る信号には、２０ｋＨｚ以上の信号、１００ｋＨｚ以上の信号、１ＧＨｚ以上の信号、１０ＧＨｚ以上の信号、２０ＧＨｚ以上の信号、３０ＧＨｚ以上の信号、４０ＧＨｚ以上の信号、５０ＧＨｚ以上の信号、６０ＧＨｚ以上の信号、７０ＧＨｚ以上の信号、８０ＧＨｚ以上の信号、９０ＧＨｚ以上の信号、１００ＧＨｚ以上の信号、２００ＧＨｚ以上の信号、３００ＧＨｚ以上の信号、５００ＧＨｚ以上の信号、１０００ＧＨｚ以上の信号等が含まれるが、これらに限定されない。
【0053】
図１３は、本明細書に記載の種類のＤＩＢ １３８を含み得るＡＴＥ １００のコンポーネントを示す。ＡＴＥ １００は試験システムの一部であり得る。図１３において、破線は試験システムのコンポーネント間の考え得る信号経路を概念的に表す。
【0054】
ＡＴＥ １００は、テストヘッド１３５と制御システム１３６１を含む。制御システムは、コンピューティングシステムを含み得て、これは本明細書に記載の１つ若しくは複数のマイクロプロセッサ又はその他の適当な処理装置を含む。
【0055】
ＤＩＢ １３８はＰＣＢであるか、それを含み、これは、テストヘッド１３５に接続され、このＡＴＥにより試験されている、又は試験される予定の１つ若しくは複数のＤＵＴとの機械的及び電気的インタフェースを含む。ＤＩＢはサイト１４１を含み、これはピン、ボールグリッドアレイ（ＢＧＡ）、導電トレース、又はＤＵＴを接続し得る電気的及び機械的接続のその他の点を含み得る。試験信号、応答信号、電圧信号、及びその他の信号は、ＤＵＴと試験機器との間のサイト上の試験チャネルを通る。ＤＩＢ １３８はまた、特に、コネクタ、導電トレース、並びに試験機器、サイト１４１に接続されたＤＵＴ、及びその他の回路構成の間で信号をルーティングする回路構成も含み得る。この例において、ＤＩＢ １３８は、１つ又は複数の試験機器と１つ又は複数のＤＵＴとの間で信号を伝送するための信号伝送線路又は同軸ケーブルに接続するための１つ又は複数のコネクタを含む。ＤＩＢ １３８はまた、本明細書に記載のもの（例えば、図１２のマトリクス）等の構造を有する１つ又は複数の伝送線路も含み、ＤＩＢ内部ストリップライン導体又はその他の導電トレースを通じて信号をＤＵＴに、及び／又はそこから伝送する。
【0056】
制御システム１３６は、テストヘッドのコンポーネントと通信して、試験を制御する。例えば、制御システム１３６は、テストプログラムセットをダウンロードして、テストヘッドで試験機器１４０Ａ～１４０Ｎを試験し得る。試験機器はハードウェアデバイスを含み、これらは１つ又は複数の処理装置及びその他の回路構成を含み得る。試験機器１４０Ａ～１４０Ｎは、テストプログラムセットを実行して、試験機器と通信するＤＵＴを試験し得る。制御システム１３６はまた、テストヘッド内の試験機器に、試験機器がＤＩＢとインタフェースするＤＵＴ上で適切な試験を実行するために使用できる命令、試験データ、及び／又はその他の情報を送信し得る。幾つかの実装形態において、この情報はコンピュータ若しくはその他の種類のネットワークを介して、又は直接的な電気経路を介して送信され得る。幾つかの実装形態において、この情報はローカルエリアネットワーク（ＬＡＮ）又はワイドエリアネットワーク（ＷＡＮ）を介して送信され得る。
【0057】
テストプログラムはテストフローを生成してＤＵＴに提供する。テストフローは、例えば、ＤＵＴからの応答を誘導するための信号を出力するように書かれる。テストフローは、ＲＦ信号、マイクロ波信号、及び／又はｍｍ波信号を含む信号を１つ又は複数のＤＵＴに出力して、これらの信号に対する応答をＤＵＴから受信し、この応答を解析し、デバイスが試験に合格したか、不合格であったかを特定するように書かれ得る。
【0058】
図１３の例において、ＡＴＥ １００は複数の試験機器１４０Ａ～１４０Ｎを含み、その各々は、適当であれば、試験及び／又はその他の機能のうちの１つ又は複数を実行するように構成され得る。４つの試験機器のみが図示されているが、システムは何れの適当な数の試験機器も含み得て、これにはテストヘッド１３５の外部のものも含まれる。幾つかの実装形態において、１つ又は複数の試験機器はマイクロ波、ＲＦ、又はｍｍ波信号を出力して、ＤＵＴを、例えば制御システムにより提供されたデータに基づいて試験し、ＤＵＴからの応答信号を受信するように構成され得る。異なる試験機器は、異なる種類の試験を実行するように構成され得、及び／又は異なるＤＵＴを試験するように構成され得る。受信する信号には、試験信号に基づく応答信号及び／又は試験信号によりプロンプトされない（例えば、それに応答していな）ＤＵＴから発せられる信号が含まれ得る。幾つかの実装形態において、ＤＵＴとＤＩＢと試験及び応答信号がそれにより送信される試験機器インタフェースとの間に同軸ケーブル及び／又はその他の信号伝送線路があり得る。
【0059】
信号は、複数の試験チャネルを通じてＤＵＴに送信され、そこを通じて受信され得る。これらの試験チャネルの各々は１つ又は複数の信号伝送線路、同軸ケーブル、又はその他の有線若しくは無線伝送媒体を含み得る。幾つかの例において、試験チャネルは１つ又は複数の物理的伝送媒体により画定され得て、それを通じて信号が試験機器からＤＵＴに送信され、それを通じて信号がＤＵＴから受信される。幾つかの例において、試験チャネルは１つ又は複数の物理的伝送媒体を通じて信号が送信される際の周波数範囲により画定され得る。試験チャネルは、ＤＩＢ上の導電トレースを含み得る。
【0060】
幾つかの例において、ＡＴＥ １００は試験機器試験チャネル１４７をＤＩＢ １３８に接続する接続インタフェース１４４を含む。接続インタフェース１４４は、コネクタ１４６又は、試験機器とＤＩＢ １３８との間で信号のルーティングを行うその他の装置を含み得る。例えば、接続インタフェースは１つ又は複数の回路基板又はその他の基板を含み得て、その上にこのようなコネクタが実装される。試験チャネル内に含められる導体は、接続インタフェース及びＤＩＢを通じてルーティングされ得る。
【0061】
本明細書に記載の試験システム及びプロセスの全部又は一部並びにそれらの様々な変形型は、少なくとも一部に、制御システム１３６等の１つ又は複数のコンピュータにより、１つ又は複数の非一時的機械可読記憶媒体等の１つ又は複数の情報キャリアに有形に実施される１つ又は複数のコンピュータプログラムを使って構成又は制御され得る。コンピュータプログラムは、何れの形態のプログラミング言語で書くこともでき、これにはコンパイル及びインタプリタ型言語が含まれ、また、これは、スタンドアロンプログラムとして、又はコンピュータ環境での使用に適したモジュール、部品、サブルーチン、又はその他のユニットとして等、何れの形態でも展開できる。コンピュータプログラムは、１つのコンピュータで、又は１つのサイトの、若しくは複数のサイトに分散され、ネットワークにより相互接続される複数のコンピュータ上で実行されるように展開できる。
【0062】
本明細書に記載の電圧源、試験システム、及びプロセスの構成又は制御に伴う動作は、前述のウェル形成動作の全部又は幾つかを制御するための１つ又は複数のコンピュータプログラムを実行する１つ又は複数のプログラマブルプロセッサによって実行できる。試験システム及びプロセスの全部又は一部は、特定目的ロジック回路、例えばＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）及び／又はＡＳＩＣ（特定用途集積回路）によって構成又は制御できる。
【0063】
コンピュータプログラムの実行に適したプロセッサは、例えば汎用及び特定目的の両マイクロプロセッサのほか、あらゆる種類のデジタルコンピュータの何れの１つ又は複数のプロセッサも含む。一般に、プロセッサはリードオンリストレージエリア若しくはランダムアクセスストレージエリア又はその両方から命令及びデータを受け取る。コンピュータの要素には、命令を実行するための１つ又は複数のプロセッサ及び命令とデータを記憶するための１つ又は複数のストレージエリアデバイスが含まれる。一般に、コンピュータはまた、磁気、磁気光ディスク、又は光ディスク等、データを保存するための大容量記憶装置等、１つ又は複数の機械可読記憶媒体も含み、又はそこからデータを受信する、若しくはそこにデータを伝送する、又はその両方のために動作的に連結される。コンピュータプログラム命令及びデータを実施するのに適した非一時的機械可読記憶媒体には、あらゆる形態の不揮発性ストレージエリアを含み、これには例えば、半導体ストレージエリアデバイス、例えばＥＰＲＯＭ（ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）、及びフラッシュストレージエリアデバイス、磁気ディスク、例えば内蔵ハードディスク又はリムーバブルディスク、磁気光ディスク、及びＣＤ－ＲＯＭ（ｃｏｍｐａｃｔ ｄｉｓｃ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）及びＤＶＤ－ＲＯＭ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）が含まれる。
【0064】
記載の様々な実装形態の要素は、それらを組み合わせて、具体的に前述されていない他の実装形態を形成してもよい。要素は、それらの動作又はシステム全体の動作に不利な影響を与えることなく、前述のシステムから省かれてもよい。さらに、各種の別々の要素を組み合わせて１つ又は複数の個々の要素として、本明細書に記載の機能を実施してもよい。
【0065】
本明細書において使用されるかぎり、「導電性の」は電気的に伝導力があることを含む。
【0066】
本明細書に具体的に記載されていないその他の実装形態もまた、以下の特許請求の範囲の中に含まれる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【国際調査報告】