特表 2024-507904 オプトエレクトロニクス半導体部品と少なくとも１つのオプトエレクトロニクス半導体部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-21

(54)【発明の名称】オプトエレクトロニクス半導体部品と少なくとも１つのオプトエレクトロニクス半導体部品の製造方法

(51)【国際特許分類】

   H01L 33/36 20100101AFI20240214BHJP

   H01L 33/44 20100101ALI20240214BHJP

   H01L 33/38 20100101ALI20240214BHJP

【ＦＩ】

H01L33/36

H01L33/44

H01L33/38

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023551202

(86)(22)【出願日】2022-02-15

(85)【翻訳文提出日】2023-10-16

(86)【国際出願番号】 EP2022053622

(87)【国際公開番号】W WO2022184414

(87)【国際公開日】2022-09-09

(31)【優先権主張番号】102021202026.7

(32)【優先日】2021-03-03

(33)【優先権主張国・地域又は機関】DE

(81)【指定国・地域】

(71)【出願人】

【識別番号】599133716

【氏名又は名称】エイエムエス－オスラム インターナショナル ゲーエムベーハー

【氏名又は名称原語表記】ａｍｓ－ＯＳＲＡＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＧｍｂＨ

【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， Ｄ－９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】モハジェラニ マティン

(72)【発明者】

【氏名】フォイファー アレクサンダー

(72)【発明者】

【氏名】ショルツ ドミニク

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA03

5F241CA74

5F241CA91

5F241CB11

5F241FF01

(57)【要約】

本発明はオプトエレクトロニクス半導体部品（１３）に関する。オプトエレクトロニクス半導体部品（１３）は、第１の半導体領域（４）を左右方向において画定する第１の側部領域（９０Ａ）と第２の半導体領域（５）を部分的に左右方向において画定する第２の側部領域（９０Ｂ）とをそれぞれ含む１つ以上の側面（９Ａ）と、第１の主面（９Ｂ）と第２の主面（９Ｃ）とを含む積層体（９）と、第１の主面（９Ｂ）に配置され、第１の半導体領域（４）の電気接触のために設けられた第１の接触手段（１０）と、少なくとも１つの側面（９Ａ）に配置され、第２の半導体領域（５）の電気接触のために設けられた第２の接触手段（１１）と、第２の接触手段（１１）と積層体（９）との間に配置された誘電層（１２）とを含む。少なくとも１つの第２の側部領域（９０Ｂ）は少なくとも部分的に誘電層（１２）によって覆われておらず、第２の接触手段（１１）は誘電層（１２）によって覆われていない領域を覆っている。本発明はさらに、少なくとも１つのオプトエレクトロニクス半導体部品の製造方法に関する。
【選択図】図１Ｃ

【特許請求の範囲】

【請求項1】

オプトエレクトロニクス半導体部品（１３）であって、
－積層体（９）であって、
－第１の導電型の第１の半導体領域（４）と、
－第２の導電型の第２の半導体領域（５）と、
－前記第１の半導体領域（４）と前記第２の半導体領域（５）の間に配置された活性ゾーン（６）と、
－前記第１の半導体領域（４）を側方において画定する第１の側部領域（９０Ａ）と、前記第２の半導体領域（５）を部分的に側方において画定する第２の側部領域（９０Ｂ）とをそれぞれ含む１つ以上の側面（９Ａ）と、
－前記１つ以上の側面（９Ａ）によって相互に接続された第１の主面（９Ｂ）と第１の主面（９Ｂ）に対向する第２の主面（９Ｃ）と、
を含む積層体（９）と、
－前記第１の主面（９Ｂ）に配置され、前記第１の半導体領域（４）の電気接触のために設けられた第１の接触手段（１０）と、
－前記少なくとも１つの側面（９Ａ）に配置され、前記第２の半導体領域（５）の前記電気接触のために設けられた第２の接触手段（１１）と、
－前記第２の接触手段（１１）と前記積層体（９）との間に配置された誘電層（１２）であって、少なくとも１つの第２の側部領域（９０Ｂ）が少なくとも部分的に前記誘電層（１２）によって覆われておらず、前記第２の接触手段（１１）が前記誘電層（１２）によって覆われていない前記領域を覆っている、前記誘電層（１２）と、を含み、
－前記第２の半導体領域（５）は、半導体材料から形成され、前記少なくとも１つの第２の側部領域（９０Ｂ）によって側方において画定される電流拡大層（５Ａ）を有し、
－第２の接触手段（１１）は、前記第２の半導体領域（５）への水平電流注入のために設けられている、オプトエレクトロニクス半導体部品（１３）。

【請求項2】

前記誘電層（１２）によって少なくとも部分的に覆われていない前記少なくとも１つの第２の側部領域（９０Ｂ）が、前記第１の半導体領域（４）を越えて左右方向に延びる前記第２の半導体領域（５）の一部を側方において画定する、請求項１に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項3】

前記積層体（９）が、メサの形態で形成され、少なくとも前記第１の半導体領域（４）を有する第１の部分と、メサの形態で形成され、メサの形態で形成された前記第１の部分を少なくとも部分的に左右方向に越えて突出し、前記第２の半導体領域（５）の一部を有する第２の部分とを有する、請求項１または２に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項4】

前記誘電層（１２）が少なくとも１つの第１の側部領域（９０Ａ）を覆う、請求項３に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項5】

前記第２の主面（９Ｃ）が前記第２の接触手段（１１）によって実質的に覆われていない、請求項１～４のいずれか一項に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項6】

前記１つ以上の側面（９Ａ）の少なくとも大部分が前記第２の接触手段（１１）によって覆われている、請求項１～５のいずれか一項に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項7】

前記第２の接触手段（１１）が、ＴＣＯ、金属、グラフェンのうち少なくとも１つの材料を含有、またはＴＣＯ、金属、グラフェンのうち少なくとも１つの材料から構成される、請求項１～６のいずれか一項に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項8】

前記第２の接触手段（１１）が前記積層体（９）のミラーコートを形成する、請求項１～７のいずれか一項に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項9】

前記第１の接触手段（１０）と前記第２の接触手段（１１）とによって、前記第１の主面（９Ｂ）の１つの側において外部と電気的に接続可能となっている、請求項１～８のいずれか一項に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項10】

前記オプトエレクトロニクス半導体部品（１３）が５μｍ～２０μｍの範囲の左右方向の寸法を有するマイクロＬＥＤチップとして形成されている、請求項１～９のいずれか一項に記載のオプトエレクトロニクス半導体部品（１３）。

【請求項11】

少なくとも１つの、請求項１～１０のいずれか一項に記載のオプトエレクトロニクス半導体部品（１３）の製造方法であって、
－キャリア（３）と、キャリア（３）上に配置される半導体積層部分（２）とを含む半導体ウェハ（１）を提供するステップと、
－前記半導体ウェハ（１）において、前記半導体積層部分（２）における前記キャリア（３）とは反対の側を起点として少なくとも１つの第１の凹部（７）を生成し、かつ、前記半導体ウェハ（１）において前記少なくとも１つの第１の凹部（７）を起点として少なくとも１つの第２の凹部（８）を生成することにより、少なくとも１つの積層体（９）を製造するステップと、
－前記積層体（９）の側面（９Ａ）の少なくとも１つの第２の側部領域（９０Ｂ）が誘電層（１２）によって少なくとも部分的に覆われないように、前記誘電層（１２）を前記半導体ウェハ（１）に塗布するステップと、
－第２の接触手段（１１）を形成するために設けられた導電層（１１Ａ）が前記誘電層（１２）によって覆われていない前記第２の側部領域（９０Ｂ）の前記領域を覆うように、前記導電層（１１Ａ）を前記誘電層（１２）に塗布するステップと、
を含み、
前記少なくとも１つの第２の凹部（８）は、前記少なくとも１つの第２の側部領域（９０Ｂ）によって、少なくとも部分的に左右方向において画定される、方法。

【請求項12】

前記少なくとも１つの第２の凹部（８）が製造される前に前記誘電層（１２）が生成される、請求項１１に記載の方法。

【請求項13】

前記少なくとも１つの第１の凹部（７）が前記少なくとも１つの第２の凹部（８）よりも広く形成される、請求項１１または１２に記載の方法。

【請求項14】

前記少なくとも１つの第１の凹部（７）が、隣り合う積層体（９）の第１の側部領域（９０Ａ）によって左右方向において画定され、前記少なくとも１つの第２の凹部（８）が、隣り合う積層体（９）の第２の側部領域（９０Ｂ）によって左右方向において画定される、請求項１１～１３のいずれか一項に記載の方法。

【請求項15】

前記少なくとも１つの第１の凹部（７）と前記少なくとも１つの第２の凹部（８）が、エッチング加工によって生成される、請求項１１～１４のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

オプトエレクトロニクス半導体部品とその製造方法を提供する。例えば、オプトエレクトロニクス半導体部品はマイクロＬＥＤチップであり、その寸法と発光幅はマイクロメートルの範囲内にある。

【背景技術】

【0002】

半導体層を電気的に利用できるようにするために、例えば、ｎ型導電性半導体層の電気接触用のエッチング加工された止まり穴（Sackloch）を有する発光ダイオード（ＬＥＤ）チップが知られている。この場合、金属コンタクト（Metallkontakt）が止まり穴内にそれぞれ配置されえる。放射形成のために設けられるＬＥＤチップの面積は止まり穴または金属コンタクトによって縮小されるため、ＬＥＤチップの放射効率が低下することになる。金属コンタクトを任意に小型化することはできないため、ＬＥＤチップを小型化する際には、放射効率がさらに低下するという問題が生じる可能性がある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明が解決しようとする課題の１つは、効率的なオプトエレクトロニクス半導体部品を提供することである。本発明が解決しようとするさらなる課題は、効率的なオプトエレクトロニクス半導体部品の製造方法を提供することである。
これらの課題は、とりわけ独立請求項の特徴を有するオプトエレクトロニクス半導体部品とオプトエレクトロニクス半導体部品の製造方法によって解決される。

【課題を解決するための手段】

【0004】

オプトエレクトロニクス半導体部品の少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は第１の導電型の第１の半導体領域と、第２の導電型の第２の半導体領域と、第１の半導体領域と第２の半導体領域の間に配置された活性ゾーンとを有する積層体（Schichtenstapel）を含む。例えば、第１の半導体領域はｐドープ領域であり、第２の半導体領域はｎドープ領域である。また、活性ゾーンは電磁放射を発生するように設けられていることが好ましい。本発明において「電磁放射」という用語は、特に赤外線、可視光線および／または紫外線電磁放射を指す。

【0005】

また、積層体は１つ以上の側面、すなわち、少なくとも１つの側面を含む。各側面は、第１の半導体領域を側方において画定する第１の側部領域、第２の側部領域を部分的に側方において画定する第２の側部領域、ならびに第１の主面と第１の主面に対向する第２の主面とを有しており、１つ以上の側面は第１の主面と第２の主面とを相互に接続している。例えば、積層体が円筒形に形成されている場合、積層体はちょうど１つの側面を有することになる。また、積層体が多面体として形成されている場合、積層体は複数の側面を有することになる。

【0006】

活性ゾーンは、少なくとも１つの第１の側部領域によって側方において画定された積層体の領域に配置できる。第１の側部領域は第１の主面に直接隣接してもよい。また、少なくとも１つの第２の側部領域は第２の主面に直接隣接していてもよい。

【0007】

例えば、第１の主面は第１の半導体領域側に配置された積層体の表面であり、第２の主面は第２の半導体領域側に配置された積層体の表面である。生成された放射の大部分は、第２の主面の側において半導体部品から出てくることができる。

【0008】

少なくとも１つの実施形態によれば、第２の半導体領域は、放射放出のために設けられた前側に配置され、第１の半導体領域は、上記前側に対向するオプトエレクトロニクス半導体部品の後側に配置される。

【0009】

また、オプトエレクトロニクス半導体部品は、第１の主面に配置され、第１の半導体領域の電気接触のために設けられた第１の接触手段と、上記少なくとも１つの側面に配置され、第２の半導体領域の電気接触のために設けられた第２の接触手段とを含む。特に第２の接触手段は、積層体上に配置され、第１の主面から第１の側部領域を越えて第２の側部領域まで延びる、導電性の縁層である。

【0010】

また、オプトエレクトロニクス半導体部品は、第２の接触手段と積層体の間に配置された誘電層を含む。この際、少なくとも１つの第２の側部領域は誘電層によって少なくとも部分的に覆われておらず、また、第２の接触手段は誘電層によって覆われていない領域を覆っている。

【0011】

少なくとも１つの実施形態によれば、第２の主面は実質的に、すなわち、通常の製造公差の範囲内において、第２の接触手段によって覆われていない。第２の接触手段は、特に第２の半導体領域への水平電流注入のために設けられている。

【0012】

少なくとも１つの実施形態によれば、誘電層が少なくとも１つの第１の側部領域を覆っている。存在する全ての第１の側部領域が誘電層によって、特に完全に覆われていることが好ましい。誘電層は特に活性ゾーンのｐｎ接合の電気絶縁を生じさせる。

【0013】

誘電層は単一の層から構成されてもよい。あるいは誘電層は複数の層、特に屈折率が入れ替わる複数の層を有してもよい。この場合、誘電層はさらにミラー機能を有していてもよい。

【0014】

誘電層のための材料としては、酸化物および窒化物化合物、例えば、ＡｌｘＯｙ、ＳｉＯｘ、ＳｉｘＮｙ、ＮｂＯｘ、ＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＡｌｘＮｙおよびＴｉｘＮｙ、ならびに有機ポリマー、例えば、パリレン、ＢＣＢ、シリコーン、シロキサン、フォトレジスト、スピンオングラス、有機－無機ハイブリッド材料、エポキシドおよびアクリル樹脂が想定され得る。

【0015】

活性ゾーンは、一連の個々の層を含むことができる。そのため量子井戸構造、特に単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造が形成される。

【0016】

また、第１の半導体領域および第２の半導体領域は、１つ以上の半導体層を有していてもよい。半導体領域と活性ゾーンの半導体層としては、窒化物、リン化物、またはヒ化物化合物半導体をベースとする材料が考えられる。本発明との関連では、「窒化物、リン化物、またはヒ化物化合物半導体をベースとする」とは、半導体層がＡｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}Ｎ、Ａｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}ＰまたはＡｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}Ａｓ（式中０≦ｎ≦１、０≦ｍ≦１およびｎ＋ｍ≦１）を含有することを意味する。当該材料は、必ずしも上記の式に従った数学的に正確な組成を有する必要はない。むしろ当該材料は、Ａｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}Ｎ、Ａｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}ＰまたはＡｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}Ａｓの材料が有する特徴的な物理的特性を実質的に変更しない１つ以上のドーパントまたはさらなる構成要素を有することができる。但し、簡便化のため、上記の式は結晶格子の必須構成要素（Ａｌ、Ｇａ、Ｉｎ、ＰまたはＡｓ）のみを含むものとするが、これらの構成要素は、少量のさらなる物質で部分的に置き換えられてもよい。

【0017】

少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、マイクロＬＥＤチップである。マイクロＬＥＤチップは、第１の左右方向に沿って特定される、例えば５μｍ～２０μｍ、特に約１０μｍの第１の左右方向の広がりを有することができる。また、第２の左右方向に沿って特定されるマイクロＬＥＤチップの第２の左右方向の広がりは、第１の左右方向の広がりと同じ大きさであってもよく、例えば、５μｍ～２０μｍ、特に約１０μｍであってもよい。また、上下方向に沿って特定されるオプトエレクトロニクス半導体部品、すなわち、マイクロＬＥＤチップの高さは、例えば１μｍ～２μｍであってもよい。第２の左右方向は第１の左右方向に対して垂直であってもよい。また、上下方向は第１の左右方向および第２の左右方向に対して垂直であってもよい。

【0018】

少なくとも１つの実施形態によれば、第２の半導体領域は、第１の半導体領域を越えて左右方向に延びる部分を有する。この際、第１の半導体領域を越えて左右方向に延びる部分は、少なくとも１つの第２の側部領域によって側方において画定されてもよい。特に、第１の半導体領域を越えて左右方向に延びる部分は、誘電層によって少なくとも部分的に覆われていない少なくとも１つの第２の側部領域によって側方において画定される。

【0019】

積層体は、メサの形態で形成され、少なくとも第１の半導体領域を有する第１の部分と、メサの形態で形成され、メサの形態で形成された第１の部分を少なくとも部分的に左右方向に越えて突出し、第２の半導体領域の一部を有する第２の部分とを有することができる。

【0020】

少なくとも１つの実施形態によれば、第２の半導体領域は半導体材料から形成された電流拡大層を有する。電流拡大層は少なくとも１つの第２の側部領域によって側方において画定される。例えば、電流拡大層は約１０^１９＊ｃｍ^－３～１０^２０＊ｃｍ^－３の高濃度にドープされたｎドープ半導体層であり、これによって良好な電流拡大と低い接触抵抗を生じさせる。例えば、ケイ素がドーパントとして想定され得る。電流拡大層は１マイクロメートルの範囲の厚さで比較的厚く形成することができる。

【0021】

少なくとも１つの実施形態によれば、上記１つ以上の側面の少なくとも大部分が第２の接触手段によって覆われる。

【0022】

第２の接触手段は、ＴＣＯ、金属、グラフェンのうち少なくとも１つの材料を含有してもよく、またはＴＣＯ、金属、グラフェンのうち少なくとも１つの材料から構成されてもよい。例えば、Ｔｉ、Ａｌ、ＡｕＧｅの金属または金属化合物が想定され得る。「ＴＣＯ」は、透明導電性酸化物（「ＴＣＯ」と略記）を指す。ＴＣＯは透明導電性材料であり、一般的には金属酸化物、例えば酸化亜鉛、酸化スズ、酸化カドミウム、酸化チタン、酸化インジウムまたは酸化インジウムスズ（ＩＴＯ）である。ＴＣＯのグループには、二元金属－酸素化合物、例えば、ＺｎＯ、ＳｎＯ_２またはＩｎ_２Ｏ_３の他に、三元金属－酸素化合物、例えばＺｎ_２ＳｎＯ_４、ＣｄＳｎＯ_３、ＺｎＳｎＯ３、ＭｇＩｎ_２Ｏ_４、ＧａＩｎＯ_３、Ｚｎ_２Ｉｎ_２Ｏ_５またはＩｎ_４Ｓｎ_３Ｏ_１２、または異なる透明導電酸化物の混合物を含む。また、ＴＣＯは必ずしも化学量論的組成に対応せず、ｐ－またはｎ－ドープされていてもよい。

【0023】

１つの有利な構成では、第２の接触手段は積層体のミラーコート（Verspiegelung）を形成する。このようにして、活性ゾーンによって生成された放射は、有利には第２の主面に向けられ得る。この場合、第２の接触手段は金属を含有してもよく、または金属から構成されてもよい。その際、Ｒｈ、Ａｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｗ、ＡｕおよびＮｉが特に金属として想定され得る。

【0024】

少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品は、第１の接触手段と第２の接触手段によって、第１の主面の１つの側において外部と電気的に接続可能となっている。この際、第１の接触手段は第１の導電型の接触パッドとなり、第１の主面における第２の接触手段は第２の導電型の接触パッドとなる。例えば、第１の接触手段は第１の主面の中央に配置されてもよく、第２の接触手段によってすべての方面から囲まれていてもよい。

【0025】

第１の接触手段および第２の接触手段は、異なる材料から形成されてもよい。例えば、第１の接触手段は金属または金属化合物を包含するか、または金属または金属化合物から構成される。

【0026】

第１の接触手段と第２の接触手段とを含む第１の半導体領域および第２の半導体領域の電気接触のための手段は、積層体外に配置される。これにより、接触のためにすべての面積が「使い尽くされる」わけではないため、面効率または放射効率が改善可能となる。さらに、従来の部品において金属コンタクトに生じる問題、例えばダークスポットやいわゆる「電流集中」を防止することができる。

【0027】

以下に述べる方法は、上述したタイプの１つのオプトエレクトロニクス半導体部品または複数のオプトエレクトロニクス半導体部品の製造に適している。したがって、半導体部品に関連して記載される特徴は当該方法にも使用され得るし、またその逆も同様である。

【0028】

上述のタイプの少なくとも１つのオプトエレクトロニクス半導体部品の製造方法の少なくとも１つの実施形態によれば、当該方法は、
－キャリアと、キャリア上に配置される半導体積層部分（Halbleiterschichtenfolge）とを含む半導体ウェハを提供するステップと
－半導体ウェハにおいて、半導体積層部分におけるキャリアとは反対の側を起点として少なくとも１つの第１の凹部を生成し、かつ、半導体ウェハにおいて第１の凹部を起点として少なくとも１つの第２の凹部を生成することにより、少なくとも１つの積層体を製造するステップと、
－積層体の側面の少なくとも１つの第２の側部領域が誘電層によって少なくとも部分的に覆われないように、誘電層を半導体ウェハに塗布するステップと、
－第２の接触手段を形成するために設けられた導電層が誘電層によって覆われていない第２の側部領域の領域を覆うように、導電層を第２の誘電層に塗布するステップと、
を有する方法であって、
少なくとも１つの第２の凹部は、少なくとも１つの第２の側部領域によって、少なくとも部分的に左右方向において画定される。

【0029】

少なくとも１つの実施形態によれば、少なくとも１つの第１の凹部は、隣り合う積層体の第１の側部領域によって左右方向において画定されている。また、少なくとも１つの第２の凹部は、隣り合う積層体の第２の側部領域によって左右方向において画定されていてもよい。

【0030】

少なくとも１つの実施形態によれば、少なくとも１つの第２の凹部が製造される前に誘電層が生成される。この際、誘電層は第２の凹部の内部には到達しないので、左右方向において第２の凹部を画定する第２の側部領域は誘電層によって覆われていない。

【0031】

例えば、少なくとも１つの第１の凹部は、第２の凹部よりも広く形成されてもよい。また、少なくとも１つの第１の凹部は、上下方向において第１の主面を起点として、活性ゾーンを越え、第２の半導体領域の製造のために設けられた第２の半導体積層部分内まで延びてもよい。第２の凹部は、上下方向において第１の凹部より下に配置されていてもよく、例えば、電流拡大層を越えて第２の半導体積層部分内まで延びていてもよい。

【0032】

少なくとも１つの実施形態によれば、第１の凹部および第２の凹部は、エッチング加工によって、例えば異方性エッチング加工によって生成される。例えば、プラズマエッチングがエッチング加工の方法として想定される。

【図面の簡単な説明】

【0033】

【図1A】第１の例示的な実施形態に係るオプトエレクトロニクス半導体部品の製造方法において平面Ａ－Ａ（図１Ｂ参照）に沿った中間生成物の概略断面図である。

【図1B】図１Ａで表される中間生成物の一部分の概略平面図である。

【図1C】第１の例示的な実施形態に係るオプトエレクトロニクス半導体部品の概略断面図である。

【図2A】第２の例示的な実施形態に係るオプトエレクトロニクス半導体部品の製造方法において平面Ａ－Ａ（図２Ｂ参照）に沿った中間生成物の概略断面図である。

【図2B】中間生成物の概略平面図である。

【図3A】第３の例示的な実施形態に係るオプトエレクトロニクス半導体部品の製造方法において平面Ａ－Ａ（図３Ｂ参照）に沿った中間生成物の概略断面図である。

【図3B】図３Ａで表される中間生成物の一部分の概略平面図である。

【発明を実施するための形態】

【0034】

例示的な実施形態および図面において、同一の、同一タイプの、または同一の効果を奏する要素には、それぞれ同じ参照符号を付されることがある。図示された要素および図示された要素間の大きさの割合は、必ずしも縮尺通りであると見なされるべきではない。むしろ個々の要素は、より良い図示のため、および/または、より良い理解のために、誇張して大きく図示されることがある。

【0035】

図１Ａは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体部品１３の製造方法における中間生成物を示す（図１Ｃ参照）。

【0036】

中間生成物を製造するために、キャリア３と、キャリア３上に配置された半導体積層部分２とを含む半導体ウェハ１が提供される。半導体積層部分２は、積層体９の少なくとも１つの第１の半導体領域４を製造するための第１の導電型の第１の半導体積層部分２Ａと、積層体９の第２の半導体領域５を製造するための第２の導電型の第２の半導体積層部分２Ｂとを含む。さらに半導体積層部分２は、第１の半導体積層部分２Ａと第２の半導体積層部分２Ｂとの間に配置された活性ゾーン６を含む。第２の半導体積層部分２Ｂは、上下方向Ｖにおいて第１の半導体積層部分２Ａより下に配置される。キャリア３は、例えば、その上に半導体積層部分２がエピタキシャルに成長する成長基板である。例えば、キャリア３は、サファイア（Ａｌ_２Ｏ_３）から形成されていてもよい。

【0037】

半導体ウェハ１には、積層体９を生成するための構造が与えられる。この際、積層体９を製造するために、第１の凹部７が、半導体積層部分２におけるキャリア３とは反対の側を起点として半導体ウェハ１に導入される。第１の凹部７は、半導体積層部分２の平面図において、枠の形態で形成されてもよい（図１Ｂ参照）。また、第１の凹部７の断面は、キャリア３の方向で先細りになっていてもよい。さらに、第１の凹部７を起点として半導体ウェハ１内に第２の凹部８が生成される。第２の凹部８も半導体積層部分２の平面図において枠の形態で形成されていてもよく、また、キャリア３への方向において先細りになる断面を有してもよい。この際、第１の凹部７は第２の凹部８よりも広く形成される。また、第２の凹部８は、第１の凹部７よりも深く形成されていてもよい。第１の例示的な実施形態において、第１の凹部７は、上下方向Ｖにおいて、活性ゾーン６を越えて第２の半導体積層部分２Ｂ内まで延び、第２の半導体領域５の電流拡大層５Ａの手前で終わる。例えば、電流拡大層５ＡはGaNから形成され、ｎ型ドーピングされていてもよく、約１μｍの厚さで比較的厚く形成されていてもよい。特に第１の凹部７は、第２の半導体積層部分２Ｂのスペーサ層５Ｂ内で終わる。

【0038】

このように形成された積層体９において、第２の半導体領域５は、第１の半導体領域４を越えて左右方向に延びる部分を有する。各積層体９は、メサの形態で形成され、第１の半導体領域４と活性ゾーン６とを含む第１の部分と、メサの形態で形成され、メサの形態で形成された第１の部分を越えて左右方向に突出し、第２の半導体領域５の一部を含む第２の部分とを有する。

【0039】

例えば、第１の凹部７は、約２μｍ～３μｍの最大幅ｂ１、すなわち、第１の左右方向Ｌ１に沿って特定される最大の第１の左右方向の広がりｂ１で形成される。上下方向に沿って特定される第１の凹部７の高さｈ１は、２００ｎｍ～４００ｎｍであってもよい。また、第２の凹部８は、約１μｍ～２μｍの最大幅ｂ２で形成されてもよい。第２の凹部８の高さｈ２は、６００ｎｍ～８００ｎｍであってもよい。

【0040】

第１の凹部７および第２の凹部８は、例えばエッチング加工、例えば異方性エッチング加工によって生成される。

【0041】

半導体積層部分２におけるキャリア３とは反対の側において、誘電層１２が半導体ウェハ１に塗布され、積層体９の各側面９Ａが誘電層１２によって覆われる。特に、左右方向においてまたは側方において第１の半導体領域４をそれぞれ画定する側面９Ａの第１の側部領域９０Ａは、誘電層１２によって完全に覆われている。ここでの「左右方向において」または「側方において」とは、上下方向Ｖに対して横向きに、特に上下方向Ｖに対して垂直に配置された左右方向Ｌ１，Ｌ２を意味する。また、誘電層１２は第１の側部領域９０Ａに対して横向きに配置された第３の側部領域９０Ｃに、あるいは第１の凹部７の底面に配置されている。さらに、側面９Ａに対して横向きに配置された、積層体９の第１の主面９Ｂは、それぞれ誘電層１２によって完全に覆われている。

【0042】

誘電層１２は、特に第２の凹部８が製造される前に生成される。その結果、誘電層１２は第２の凹部８の内部には到達しないので、左右方向において第２の半導体領域５の一部を画定する、側面９Ａの第２の側部領域９０Ｂは誘電層１２によって覆われていない。

【0043】

上述のように、誘電層１２は単一の層から構成されてもよい。あるいは誘電層１２は複数の層、特に屈折率が入れ替わる複数の層を有してもよい。誘電層１２のための材料としては、酸化物および窒化物化合物、例えば、ＡｌｘＯｙ、ＳｉＯｘ、ＳｉｘＮｙ、ＮｂＯｘ、ＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＡｌｘＮｙおよびＴｉｘＮｙ、ならびに有機ポリマー、例えばパリレン、ＢＣＢ、シリコーン、シロキサン、フォトレジスト、スピンオングラス、有機－無機ハイブリッド材料、エポキシドおよびアクリル樹脂が想定され得る。

【0044】

第１の凹部７は、隣り合う積層体９の第１の側部領域９０Ａによって左右方向において画定される。また、第２の凹部８は、隣り合う積層体９の第２の側部領域９０Ｂによって左右方向において画定される。

【0045】

第２の接触手段１１を形成するために設けられる導電層１１Ａが誘電層１２に塗布される。この塗布は、第２の凹部８の製造後に行われることが好ましく、導電層１１Ａは、誘電層１２によって覆われていない第２の側部領域９０Ｂの領域を覆う。特に導電層１１Ａは、第２の凹部８の底面８Ａの全ての面と、第２の側部領域９０Ｂ並びに誘電層１２に塗布され、その後第１の接触手段１０を取り付けるために開口している。これは、例えばエッチング加工またはリフトオフ工程によって行うことができる。

【0046】

図１Ｃから分かるように、誘電層１２も開口しているため、第１の主面９Ｂは、第１の半導体領域４の電気接触のために設けられた第１の接触手段１０が配置される、覆われていない領域を有する。

【0047】

また、第１の主面９Ｂに対向する積層体９の第２の主面９Ｃが露出される。ここでは、特にキャリア３が除去されている。半導体ウェハ１は、キャリア３を起点として、少なくとも第２の凹部８の底面８Ａまで薄くすることができ、その結果、第２の半導体領域５によって接続された積層体９は、相互に分離されるか、またはばらばらにされる。

【0048】

例えば、第２の主面９Ｃの露出は、研磨および／またはエッチング加工および／またはレーザーリフトオフ工程によって行われる。

【0049】

図１Ｃは、図１Ａと図１Ｂと共に記載された方法によって製造可能なオプトエレクトロニクス半導体部品１３を示す。したがって、当該方法と関連して説明された特徴は、オプトエレクトロニクス半導体部品１３にも使用され得るし、またその逆も同様である。

【0050】

オプトエレクトロニクス半導体部品１３は、第１の導電型の第１の半導体領域４と、第２の導電型の第２の半導体領域５と、第１の半導体領域４と第２の半導体領域５の間に配置され、例えば、可視スペクトル領域、紫外スペクトル領域、または赤外スペクトル領域における電磁放射の放出のために設けられた活性ゾーン６とを有する積層体９を含む。

【0051】

半導体領域４、５と活性ゾーン６、ならびに半導体領域４、５と活性ゾーン６に含まれる半導体層については、上述したように、窒化物、リン化物、またはヒ化物化合物半導体をベースとする材料が考えられる。本発明との関連では、「窒化物、リン化物、またはヒ化物化合物半導体をベースとする」とは、半導体領域４、５と活性ゾーン６、あるいは半導体領域４、５と活性ゾーン６に含まれる半導体層がＡｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}Ｎ、Ａｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}ＰまたはＡｌ_ｎＧａ_ｍＩｎ_{１－ｎ－ｍ}Ａｓ（式中０≦ｎ≦１、０≦ｍ≦１およびｎ＋ｍ≦１）を含有することを意味する。

【0052】

積層体９は、複数の側面９Ａを含む。複数の側面９Ａはそれぞれ、第１の半導体領域４を側方において画定する第１の側部領域９０Ａと、第２の半導体領域５を部分的に側方において画定する第２の側部領域９０Ｂとを有する。さらに積層体９は、第１の主面９Ｂと、第１の主面９Ｂに対向する第２の主面９Ｃとを有する。第１の側部領域９０Ａと第２の側部領域９０Ｂは、それぞれ、第１の主面９Ｂと第２の主面９Ｃに対して横向きに配置される。

【0053】

オプトエレクトロニクス半導体部品１３は、第１の半導体領域４の電気接触のために設けられ、第１の主面９Ｂにおいて、または、第１の主面９Ｂ上に配置された第１の接触手段１０と、第２の半導体領域５の電気接触のために設けられ、側面９Ａに配置された第２の接触手段１１とをさらに含む。第２の接触手段１１によって、第２の半導体領域５への水平電流注入が行われる（矢印で示す）。例えば、第２の接触手段１１は積層体９のミラーコートを形成する。このようにして、活性ゾーン６によって生成された放射は、有利には、第２の主面９Ｃに向けられ得る。ここでは、第２の接触手段１１は有利には金属を含有するか、または金属から構成されることができ、Ｒｈ、Ａｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｗ、ＡｕおよびＮｉが、特に金属として想定され得る。

【0054】

また、オプトエレクトロニクス半導体部品１３は、第２の接触手段１１と積層体９との間に配置された誘電層１２を含んでおり、第２の側部領域９０Ｂは誘電層１２によって覆われておらず、第２の接触手段１１は誘電層１２によって覆われない領域を覆う。

【0055】

第１の接触手段１０と第２の接触手段１１は、後側１３Ａ上での半導体部品１３の電気接触を可能としている。半導体部品１３は、後側１３Ａにおいて第１の接触手段１０と第２の接触手段１１によって外部と電気的に接続可能となっている。

【0056】

第１の接触手段１０と第２の接触手段１１とを含む第１の半導体領域４と第２の半導体領域５の電気接触のための手段は積層体９外に配置される。これにより、接触のためにすべての面積が「使い尽くされる」わけではないため、面効率または放射効率が改善可能となる。

【0057】

オプトエレクトロニクス半導体部品１３は、マイクロＬＥＤチップである。半導体部品１３は、例えば５μｍ～２０μｍ、特に約１０μｍの、第１の左右方向Ｌ１に沿って特定される第１の左右方向の広がりａ１を有する。また、第２の左右方向Ｌ２に沿って特定される第２の左右方向の広がり（図示せず）は、第１の左右方向の広がりａ１と同じ大きさであってもよく、例えば、５μｍと２０μｍ、特に約１０μｍの大きさであってもよい。また、上下方向Ｖに沿って特定されるオプトエレクトロニクス半導体部品１３の高さｈは、例えば１μｍ～２μｍであってよい。

【0058】

図２Ａ、２Ｂと図３Ａ、３Ｂに示す例示的な実施形態では、主に第１の例示的な実施形態との相違点を記載する。その他の点では、第１の例示的な実施形態との関連ですでに記載された事項が適用される。

【0059】

第２の例示的な実施形態では，少なくとも１つの第１の凹部７が製造される。少なくとも１つの第１の凹部７は、完全な周状として、または、枠の形態で形成されておらず、円形、楕円形または長方形のブラインドボアの形態で半導体ウェハ１に導入される。図２Ｂから分かるように、第１の凹部７は、隣り合う積層体９において互いに隣接する角部領域において生成され得る。したがって、第１の半導体領域４を越えて左右方向に延びる第２の半導体層領域５の一部は、部分的にのみ存在する。

【0060】

第２の例示的な実施形態は、局部的に画定された第１の凹部７では表面の利用が少なくなるため、第１の凹部７が第１の例示的な実施形態よりも広く形成できるという利点がある。第１の凹部７がより広いことにより、側面９Ａにおいてさらなる構造上の縁部が製造されることが可能になる。例えば、レジストマスクを用いて誘電層１２を構造化するために、独自の構造体が生成されてもよい。第２の例示的な実施形態では、誘電層１２が塗布される前に、第１および第２の凹部７、８を生成することができる。

【0061】

第３の例示的な実施形態（図３Ａ、３Ｂ参照）では、第１の凹部７は第１の例示的な実施形態よりもさらに第２の半導体積層部分２Ｂの内部に到達する。第１の凹部７は電流拡大層５Ａ内で終わる。その結果、積層体９の電流拡大層５Ａは部分的に第１の側部領域９０Ａによって、かつ、部分的に第２の側部領域９０Ｂによって左右方向において画定される。また、第３の側部領域９０Ｃは、その一部だけが誘電層１２によって覆われる。その結果、第３の側部領域９０Ｃ上の第２の接触手段１１は、第２の半導体領域５と直接接することになる。これにより接触面積が拡大される。この拡大は、大電流の場合に特に有利である。ここでは水平電流注入に加えて、垂直電流注入が行われてもよい（矢印によって図示）。

【0062】

第３の例示的な実施形態において、第２の凹部８は、第１の例示的な実施形態と同様に誘電層１２の製造後に生成されてもよい。第２の凹部８の製造に使用されるフォトレジスト層により、誘電層１２は、第２の凹部８への移行時には、例えば等方性エッチング加工により除去される。

【0063】

例示的な実施形態に依拠して本発明を記載したが、本発明はそれに限定されない。むしろ本発明は、特に特許請求の範囲の特徴のあらゆる組合せを含む、あらゆる新しい特徴あるいはあらゆる特徴の組合せ自体が特許請求の範囲または例示的な実施形態において明示的に記載されていないとしても、当該特徴および当該組み合わせを含むものである。

【産業上の利用可能性】

【0064】

オプトエレクトロニクス半導体部品は、特にディスプレイ装置、ビデオウォール、車両ヘッドランプ、および車両の内部における用途に適している。

【0065】

さらなる利点、有利な実施形態および展開は、図面を用いて記載される以下の例示的な実施形態から明らかになる。

【符号の説明】

【0066】

１ 半導体ウェハ
２ 半導体積層部分
２Ａ 第１の半導体積層部分
２Ｂ 第２の半導体積層部分
３ キャリア
４ 第１の導電型の第１の半導体領域
５ 第２の導電型の第２の半導体領域
５Ａ 第２の半導体領域の電流拡大層
５Ｂ スペーサ層
６ 活性ゾーン
７ 第１の凹部
８ 第２の凹部
８Ａ 底面
９ 積層体
９Ａ 側面
９Ｂ 第１の主面
９Ｃ 第２の主面
１０ 第１の接触手段
１１ 第２の接触手段
１１Ａ 導電層
１２ 誘電層
１３ オプトエレクトロニクス半導体部品
１３Ａ 後側
９０Ａ 第１の側部領域
９０Ｂ 第２の側部領域
９０Ｃ 第３の側部領域
ａ１ 第１の左右方向の広がり
ｂ１，ｂ２ 幅、第１の左右方向の広がり
ｈ，ｈ１，ｈ２ 高さ、上下方向の広がり
Ｌ１ 第１の左右方向
Ｌ２ 第２の左右方向
Ｖ 上下方向

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図3A】

【図3B】

【国際調査報告】