特表 2024-508369 直交層構造を有するフォトダイオード

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-27

(54)【発明の名称】直交層構造を有するフォトダイオード

(51)【国際特許分類】

   H01L 31/107 20060101AFI20240219BHJP

【ＦＩ】

H01L31/10 B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023546017

(86)(22)【出願日】2022-01-26

(85)【翻訳文提出日】2023-09-27

(86)【国際出願番号】 EP2022051728

(87)【国際公開番号】W WO2022161991

(87)【国際公開日】2022-08-04

(31)【優先権主張番号】102021200828.3

(32)【優先日】2021-01-29

(33)【優先権主張国・地域又は機関】DE

(81)【指定国・地域】

(71)【出願人】

【識別番号】500341779

【氏名又は名称】フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン

(74)【代理人】

【識別番号】100134119

【弁理士】

【氏名又は名称】奥町 哲行

(72)【発明者】

【氏名】アイゼレ・イグナツ

(72)【発明者】

【氏名】ハイグル・マーティン

(72)【発明者】

【氏名】ネオマイヤー・カール

(72)【発明者】

【氏名】ネブリッヒ・ラース

(72)【発明者】

【氏名】シュトゥルム－ロゴン・リオンハルト

【テーマコード（参考）】

5F149

【Ｆターム（参考）】

5F149AA08

5F149AB02

5F149BA01

5F149BA09

5F149CB01

5F149CB10

5F149CB14

5F149DA44

5F149FA01

5F149FA05

5F149GA04

5F149XB17

5F149XB24

5F149XB38

(57)【要約】

実施形態は、２つの電極と、光子を吸収するための吸収体積とを有するフォトダイオードを提供し、吸収体積は、光子入射領域を含み、２つの電極は、逆電圧が印加されると、２つの電極間の活性領域に電界を生成するように構成され、電界は、光子入射領域に平行に延び、フォトダイオードの半導体基板の表面から開始して、２つの電極は、本質的に半導体基板の深さ方向に表面に直交して延在し、フォトダイオードは、少なくとも２つの電極のうちの少なくとも１つの下方に配置された半導体基板内に形成された少なくとも１つのガード構造を備える。

【特許請求の範囲】

【請求項1】

フォトダイオード（１００）であって、
２つの電極（１０２、１０４）と、
光子（１０６）を吸収するための吸収体積（１１２）であって、光子入射領域（１０６）を含む吸収体積（１１２）と、を備え、
前記２つの電極（１０２、１０４）が、逆電圧が印加されると、前記２つの電極（１０２、１０４）の間の活性領域に電界（１１０）を生成するように構成され、
前記電界（１１０）が前記光子入射領域（１０６）と平行に延び、
前記フォトダイオード（１００）の半導体基板（１０１）の表面（１０５）から開始して、前記２つの電極（１０２、１０４）が、前記半導体基板（１０１）の深さ方向において前記表面（１０５）に対して本質的に直交して延在し、
前記フォトダイオード（１００）が、前記少なくとも２つの電極（１０２、１０４）のうちの少なくとも一方の下方に配置された前記半導体基板（１０１）内に形成された少なくとも１つのガード構造（１３０）を備える、フォトダイオード。

【請求項2】

前記少なくとも１つのガード構造（１３０）が、横方向および前記深さ方向において前記半導体基板（１０１）によって囲まれている、
請求項１に記載のフォトダイオード（１００）。

【請求項3】

前記少なくとも１つのガード構造（１３０）の横方向延在部が、対応する電極の横方向延在部の２から５倍である、
請求項１から２のいずれか一項に記載のフォトダイオード（１００）。

【請求項4】

前記少なくとも１つのガード構造（１３０）が、それぞれが強く丸みを帯びた角部および縁部を有する、球形、立方体形状、または直方体形状である、
請求項１から３のいずれか一項に記載のフォトダイオード（１００）。

【請求項5】

前記半導体基板が、連続したシリコン半導体基板である、
請求項１から４のいずれか一項に記載のフォトダイオード（１００）。

【請求項6】

前記２つの電極（１０２、１０４）が、前記光子入射領域（１０６）に対して本質的に直交して延びる、
請求項１から５のいずれか一項に記載のフォトダイオード。

【請求項7】

前記半導体基板（１０１）の前記表面（１０５）から開始して、前記２つの電極（１０２、１０４）が、少なくとも５μｍの深さまで前記深さ方向に前記半導体基板（１０１）内に延在する、
請求項１から６のいずれか一項に記載のフォトダイオード（１００）。

【請求項8】

前記吸収体積（１１２）が、前記２つの電極（１０２、１０４）の間に配置されている、
請求項１から７のいずれか一項に記載のフォトダイオード（１００）。

【請求項9】

前記２つの電極（１０２、１０４）間のダイオード層スタック（１２８）の層（１２０、１２２、１２４、１２６）が、前記光子入射領域（１０６）に対して本質的に直交して延びる、
請求項１から８のいずれか一項に記載のフォトダイオード（１００）。

【請求項10】

前記ダイオード層スタック（１２８）が、
－ｐ^＋ドープ層、
－真性またはｐ^－ドープ層、
－ｐドープ層、および
－ｎ^＋ドープ層、の層を含み、
または、前記ダイオード層スタック（１２８）が、
－ｎ^＋ドープ層、
－真性またはｎ^－ドープ層、
－ｎドープ層、および
－ｐ^＋ドープ層、の層を含む、
請求項９に記載のフォトダイオード（１００）。

【請求項11】

前記フォトダイオード（１００）が、アバランシェフォトダイオードまたは光電子増倍管である、
請求項１から１０のいずれか一項に記載のフォトダイオード（１００）。

【請求項12】

フォトダイオード（１００）を製造するための方法（２００）であって、
半導体基板（１０１）を設けること（２０２）と、
前記半導体基板（１０１）内または前記半導体基板上に少なくとも２つの電極（１０２、１０４）を設けること（２０４）であって、前記フォトダイオード（１００）の半導体基板（１０１）の表面（１０５）から開始して、前記２つの電極（１０２、１０４）が、前記半導体基板（１０１）の深さ方向において前記表面（１０５）に本質的に直交して延在する、設けることと、
前記少なくとも２つの電極（１０２、１０４）の間にダイオード層スタック（１２８）を設けること（２０６）であって、前記ダイオード層スタック（１２８）の層（１２０、１２２、１２４、１２６）が前記半導体基板（１０１）の表面（１０５）に本質的に直交して延びる、設けることと、
前記半導体基板（１０１）内で、前記少なくとも２つの電極（１０２、１０４）のうちの少なくとも一方の下方に少なくとも１つのガード構造（１３０）を形成することと、を含む、方法（２００）。

【請求項13】

前記少なくとも２つの電極（１０２、１０４）、前記ガード構造（１３０）、および前記ダイオード層スタックが、
前記半導体基板（１０１）の前記表面（１０５）から開始して、前記半導体基板（１０１）に少なくとも２つの離間した凹部（１０３）を形成し、
前記少なくとも２つの電極（１０２、１０４）のうちの一方の下方にガード構造凹部（１３１）を形成し、
前記少なくとも２つの凹部から開始し且つ部分的に前記ガード構造凹部（１３１）から開始して、前記少なくとも２つの凹部（１０３）の間に前記半導体基板（１０１）をドープして、前記少なくとも２つの凹部（１０３）の間に前記ガード構造（１３０）および前記ダイオード層スタック（１２８）を取得し、前記ダイオード層スタック（１２８）の層が、前記半導体基板（１０１）の前記表面（１０５）に対して本質的に直交して延び、
前記少なくとも２つの凹部（１０３）内に前記少なくとも２つの電極（１０２、１０４）を設けることによって、前記半導体基板（１０１）内に設けられる、
請求項１２に記載の方法（２００）。

【請求項14】

前記少なくとも２つの凹部（１０３）が、前記半導体基板（１０１）をエッチングすることによって、または局所的に酸化し、その後に酸化物を除去することによって、または選択堆積によって成長することによって形成される、
請求項１３に記載の方法（２００）。

【請求項15】

前記半導体基板（１０１）が、化学蒸着によるドーパント含有層によるコーティングによって、または気相からのドーピングによってドープされる、
請求項１３から１４のいずれか一項に記載の方法（２００）。

【請求項16】

前記少なくとも２つの電極（１０２、１０４）および前記ダイオード層スタック（１２８）が、
前記少なくとも２つの電極（１０２、１０４）の層ごとの成長と、
前記ダイオード層スタック（１２８）の層ごとの成長および局所ドーピングと、によって前記半導体基板（１０１）上に設けられる、
請求項１２に記載の方法（２００）。

【請求項17】

前記ダイオード層スタック（１２８）が、フォトリソグラフィに関連してイオン注入によってドープされる、
請求項１５に記載の方法（２００）。

【請求項18】

前記ダイオード層スタック（１２８）が、
－ｐ^＋ドープ層、
－真性またはｐ^－ドープ層、
－ｐドープ層、および
－ｎ^＋ドープ層、の層を含み、
または、前記ダイオード層スタック（１２８）が、
－ｎ^＋ドープ層、
－真性またはｎ^－ドープ層、
－ｎドープ層、および
－ｐ^＋ドープ層、の層を含む、
請求項１２から１７のいずれか一項に記載の方法（２００）。

【請求項19】

前記少なくとも２つの電極（１０２、１０４）が、メタライゼーション層および／または高濃度ドープ層を設けるおよび構造化することによって形成される、
請求項１２から１８のいずれか一項に記載の方法（２００）。

【請求項20】

前記フォトダイオード（１００）が、アバランシェフォトダイオードまたは光電子増倍管である、
請求項１２から１９のいずれか一項に記載の方法（２００）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、フォトダイオードに関し、特に、光子入射領域に対する直交層構造を有するフォトダイオードに関する。さらなる実施形態は、フォトダイオードを製造するための方法に関する。いくつかの実施形態は、赤色感度が高いシリコン光電子増倍管（ＳｉＰＭ）内のアバランシェフォトダイオード（ＡＰＤ）の直交配置に関する。

【背景技術】

【0002】

ＬＩＤＡＲ（光検出と測距）などの検出システムでは、近赤外範囲（ＮＩＲ）の高いスペクトル感度を有する高感度光検出器が必要とされる。しかしながら、近赤外範囲では、シリコンの光子の吸収係数が大幅に低下し、適切な数の生成された電子－正孔対のために大きな体積が必要とされる。高い電気増幅率を得るために、ダイオードは、逆方向の降伏範囲で動作され、これはアバランシェ効果をもたらす。従来の検出器の問題は、吸収体積が増加する垂直構造では、以下に説明するように、アバランシェ効果に必要な電圧も増加しなければならないことである。

【0003】

従来、シリコン基板上に生成される平面アバランシェフォトダイオード（ＡＰＤ）やシリコン光電子増倍管（ＳｉＰＭ）は、垂直層構造を有している。図１には、垂直アバランシェフォトダイオードの構造が例示されている。

【0004】

詳細には、図１ａは、ここでは垂直ドーパントプロファイル経過ｎ^＋－ｐ－ｉ－ｐ^＋［１］を有する、アバランシェフォトダイオード（ＡＰＤ）の基本構造の概略断面図を示している。下部ｐ＋領域は、金属リアコンタクトへの電気的移行を改善するのに役立つ。上部コンタクトエッジのｎドープ領域は、周囲の真性領域からの干渉影響に対するガード構造として機能する。

【0005】

図１ｂは、図１ａ［２］に示されているアバランシェフォトダイオード（ＡＰＤ）の中央の活性領域を通る垂直断面にプロットされたドーパント、吸収、電界および導体バンドの経過を図で示している。

【0006】

ダイオードは、逆方向の降伏領域で動作する。活性領域において光子を吸収すると、電子－正孔対が生成され、動作中にアバランシェ効果が生じ、信号の強／高／大増幅を可能にする。

【0007】

一般的な平面フォトダイオードでは、電界と光の方向は平行に延びる。吸収能力が低下すると、これは、長波長域における感度の低下に等しい。この感度損失は、長い吸収経路（＝大きな空間電荷ゾーン（ＳＣＲ）によって補償されることができる。

【0008】

深い空間電荷ゾーンを生成するために、高い動作電圧および低ドープシリコン材料が必要とされる。非常に高い内部電界強度で動作するアバランシェフォトダイオードまたはシリコン光電子増倍管などの増幅受光器が使用される場合、望ましくない横方向の絶縁降伏を防止するいわゆるガード構造が必要とされる。

【0009】

電圧が増加すると（＝深いＳＣＲ＝赤色感度が増加する）、これらのガード構造はますます大きくなる。

【0010】

これらのガード構造は、光子の検出に利用できない光子入射領域の領域を占有する。したがって、より高い電圧での動作中、ダイオードの面積効率（全面積にわたるダイオードの効率）は低下する。

【0011】

［３］では、ＳＯＩ層に形成された側方アバランシェフォトダイオードが記載されており、乗算層のドーピングは、表面注入およびその後の拡散によって生成され、これは、ＳＯＩ層の深さ全体にわたって行われる。ここで、ドーパントの濃度は、ＳＯＩ層の下部よりも表面の方が高い。これは、降伏電圧の深さに依存した変化を生じさせるため、数μｍの深さまでしか機能しないアバランシェフォトダイオードが生成されることができない。この拡散後にのみトレンチエッチングが行われ、カソード電極を実現する。

【発明の概要】

【0012】

そこで、本発明は、面積効率を向上させた、長波長領域の感度が高いフォトダイオードを提供することを目的とする。

【0013】

この目的は、独立請求項によって解決される。
有利なさらなる開発は、従属請求項に見出すことができる。

【0014】

実施形態は、光子を吸収するための吸収体積内に２つの電極［例えば、アノードおよびカソード］を有するフォトダイオードであって、吸収体積が光子入射領域を含み、２つの電極が、逆電圧が印加されると、２つの電極間の活性領域［例えば、吸収体積］に電界を生成するように構成され、電界が光子入射領域と平行に延びる［例えば、電界の磁力線が光子入射領域に平行に延びる］、フォトダイオードを提供する。

【0015】

実施形態では、フォトダイオードの半導体基板の表面から開始して、２つの電極は、半導体基板の深さ方向に表面に本質的に直交して延びることができ、フォトダイオードは、少なくとも２つの電極のうちの少なくとも１つの下方に配置された半導体基板内に形成された少なくとも１つのガード構造を備える。

【0016】

実施形態では、少なくとも１つのガード構造は、横方向および深さ方向に半導体基板によって囲まれることができる。

【0017】

実施形態では、少なくとも１つのガード構造の横方向延在部は、対応する電極の横方向延在部の２から５倍とすることができる。

【0018】

実施形態では、少なくとも１つのガード構造は、それぞれが強く丸みを帯びた角部または縁部を有する球形、立方体形状または直方体形状とすることができる。

【0019】

実施形態では、半導体基板は、連続したシリコン半導体基板である。

【0020】

実施形態では、２つの電極は、光子入射領域に対して本質的に直交して［例えば、９０°の角度で、または７０°から１１０°の角度で］延びることができる。

【0021】

実施形態では、半導体基板の表面から開始して、２つの電極は、少なくとも５μｍ以上［例えば、１０μｍから３０μｍ］の深さまで深さ方向に半導体基板内に延在することができる。

【0022】

実施形態では、フォトダイオードの半導体基板（１０１）の表面から開始して、２つの電極は、［例えば、表面が光子入射領域に平行に延びる場合］半導体基板１０１の深さ方向の表面に本質的に直交して［例えば、９０°の角度で、または７０°から１１０°の角度で］延在することができる。

【0023】

実施形態では、吸収体積は、２つの電極間に配置されることができる。

【0024】

実施形態では、２つの電極間のダイオード層スタックの層［例えば、半導体層］は、光子入射領域に対して本質的に直交して［例えば、９０°の角度で、または７０°から１１０°の角度で］延びることができる。

【0025】

実施形態では、ダイオード層スタックは、以下の層を含むことができる：
－ｐ^＋ドープ層、
－真性またはｐ^－ドープ層、
－ｐドープ層、および
－ｎ^＋ドープ層。

【0026】

実施形態では、ダイオード層スタックは、以下の層を含むことができる：
－ｎ^＋ドープ層、
－真性またはｎ^－ドープ層、
－ｎドープ層、および
－ｐ^＋ドープ層。

【0027】

実施形態では、ダイオード層スタックはまた、代替的に、以下の層を含むこともできる：
－ｎ^＋ドープ層、
－真性層、
－ｐドープ層、
－真性層、
－ｐ^＋ドープ層。

【0028】

実施形態では、ダイオード層スタックはまた、代替的に、以下の層を含むこともできる：
－ｐ^＋ドープ層、
－真性層、
－ｎドープ層、
－真性層、
－ｎ^＋ドープ層。

【0029】

実施形態では、フォトダイオードは、［例えば、吸収体積の領域に電界を集中させるために［例えば、且つエッジ領域においてこれを低減するために］］［例えば、フォトダイオードの半導体基板の深さ方向において］少なくとも２つの電極のうちの少なくとも１つの下方［例えば、直下］に配置された少なくとも１つのガード構造を備えることができる。

【0030】

実施形態では、フォトダイオードは、アバランシェフォトダイオードまたは光電子増倍管とすることができる。

【0031】

さらなる実施形態は、フォトダイオードを製造するための方法を提供する。本方法は、半導体基板を設けるステップを含む。さらに、本方法は、半導体基板内または半導体基板上に少なくとも２つの電極［例えば、アノードおよびカソード］を設けるステップを含む。さらに、本方法は、少なくとも２つの電極間にダイオード層スタックを設けるステップを含み、ダイオード層スタックの層は、半導体基板の表面に対して本質的に直交して［例えば、９０°の角度で、または７０°から１１０°の角度で］延びる。

【0032】

実施形態では、半導体基板の表面から開始して、［例えば、半導体基板の深さ方向に、すなわち半導体基板の表面に直交して］半導体基板に少なくとも２つの離間した凹部［例えば、トレンチ］を形成し、少なくとも２つの凹部の間に半導体基板をドープして、少なくとも２つの凹部の間にダイオード層スタック［例えば、ダイオード層構造］を取得し、ダイオード層スタックの層が半導体基板の表面に対して本質的に直交して［例えば、９０°の角度で、または７０°から１１０°の角度で］延び、少なくとも２つの凹部内に少なくとも２つの電極［例えば、アノードおよびカソード］を設けることによって、少なくとも２つの電極およびダイオード層スタックが半導体基板内に設けられることができる。

【0033】

実施形態では、フォトダイオードの半導体基板の表面から開始して、２つの電極は、半導体基板の深さ方向に表面に本質的に直交して延在することができ、本方法は、半導体基板内の少なくとも２つの電極のうちの少なくとも１つの下方に少なくとも１つのガード構造を形成することをさらに含む。

【0034】

実施形態では、少なくとも２つの電極、ガード構造、およびダイオード層スタックは、半導体基板の表面から開始して、半導体基板内に少なくとも２つの離間した凹部を形成し、少なくとも２つの電極のうちの１つの下方にガード構造凹部を形成し、少なくとも２つの凹部から開始し且つ部分的にガード構造の凹部から開始して、少なくとも２つの凹部の間に半導体基板をドープして、少なくとも２つの凹部の間のガード構造およびダイオード層スタックを取得し、ダイオード層スタックの層が、半導体基板の表面に対して本質的に直交して延び、少なくとも２つの凹部内に少なくとも２つの電極を設けることによって、半導体基板内に設けられることができる。

【0035】

実施形態では、少なくとも２つの凹部は、エッチングによって、または半導体基板の局所的な酸化およびその後の酸化物の除去によって、または選択的堆積による成長によって形成されることができる。

【0036】

実施形態では、半導体基板は、少なくとも２つの凹部から少なくとも部分的にドープされることができる。

【0037】

実施形態では、半導体基板は、化学蒸着によるドーパント含有層によるコーティングによって、または気相からのドーピングによってドープされることができる。

【0038】

実施形態では、少なくとも２つの電極およびダイオード層スタックは、少なくとも２つの電極の層ごとの成長［例えば、エピタキシ］およびダイオード層スタックの層ごとの成長［例えば、エピタキシ］および局所ドーピングによって半導体基板上に設けられることができる。

【0039】

実施形態では、ダイオード層スタックは、フォトリソグラフィに関連してイオン注入によってドープされることができる。

【0040】

実施形態では、ダイオード層スタックは、以下の層を含むことができる：
－ｐ^＋ドープ層、
－真性またはｐ^－ドープ層、
－ｐドープ層、および
－ｎ^＋ドープ層。

【0041】

実施形態では、ダイオード層スタックは、以下の層を含むことができる：
－ｎ^＋ドープ層、
－真性またはｎ^－ドープ層、
－ｎドープ層、および
－ｐ^＋ドープ層。

【0042】

実施形態では、ダイオード層スタックはまた、代替的に、以下の層を含むこともできる：
－ｎ^＋ドープ層、
－真性層、
－ｐドープ層、
－真性層、
－ｐ^＋ドープ層。

【0043】

実施形態では、ダイオード層スタックはまた、代替的に、以下の層を含むこともできる：
－ｐ^＋ドープ層、
－真性層、
－ｎドープ層、
－真性層、
－ｎ^＋ドープ層。

【0044】

実施形態では、少なくとも２つの電極は、メタライゼーション層および／または高濃度ドープ層を設けるおよび構造化することによって形成されることができる。

【0045】

実施形態では、方法は、［例えば、吸収体積の領域に電界を集中させるために［例えば、且つエッジ領域においてこれを低減するために、または電流経路／漏れ電流を抑制するために］］少なくとも２つの電極のうちの少なくとも１つの下方［例えば、直下］に少なくとも１つのガード構造を形成するステップをさらに含むことができる。

【0046】

実施形態では、フォトダイオードは、アバランシェフォトダイオードまたは光電子増倍管とすることができる。

【0047】

さらなる実施形態は、高い赤色感度を有するアバランシェフォトダイオード（ＡＰＤ）およびシリコン光電子増倍管（ＳｉＰＭ）のための直交配置を提供する。

【0048】

以下に添付図面を参照して、本発明の実施形態をより詳細に説明する。

【図面の簡単な説明】

【0049】

【図1a】ここでは垂直ドーパントプロファイル経過ｎ^＋－ｐ－ｉ－ｐ^＋［１］を有する、断面におけるアバランシェフォトダイオードの基本構造の概略図である。

【図1b】図１ａ［２］に示されているアバランシェフォトダイオード（ＡＰＤ）の中央の活性領域を通る垂直断面にプロットされたドーパント、吸収、電界および導体バンドの経過の図である。

【図2a】本発明の実施形態にかかるフォトダイオードの概略断面図である。

【図2b】本発明の実施形態にかかるフォトダイオードの概略断面図である。

【図3a】従来のアバランシェフォトダイオードの概略断面図である。

【図3b】本発明の実施形態にかかるアバランシェフォトダイオードの概略断面図である。

【図4】本発明の実施形態にかかるフォトダイオードを製造するための方法のフロー図である。

【図5a】半導体基板を設けるステップの後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図5b】半導体基板内に少なくとも２つの離間した凹部を形成するステップの後のフォトダイオードの製造中のフォトダイオードの概略図である。

【図5c】少なくとも２つの凹部の間に半導体基板をドープするステップの後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図5d】少なくとも２つの凹部内に少なくとも２つの電極を設けるステップの後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図6a】半導体基板を設け、半導体基板の表面上に第１の層を成長させるステップの後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図6b】第１の層の局所ドーピングのステップ後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図6c】第１の層上に第２の層を成長させるステップの後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図6d】第２の層の局所ドーピングのステップ後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図6e】半導体基板上にいくつかの層が成長され、ドープ領域上にコンタクトが設けられた後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図7】本発明の別の実施形態にかかるフォトダイオードの概略断面図である。

【図8a】フォトダイオードのダイオード層スタックのアバランシェ層を形成するステップの後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図8b】第１の電極（例えば、カソード）ならびに第１の電極の下方のガード構造を形成するステップの後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【図8c】ダイオード層スタックの別の層、第２の電極、ならびに第１および第２の電極の接触を製造した後のフォトダイオードの製造中のフォトダイオードの概略断面図である。

【発明を実施するための形態】

【0050】

本発明の実施形態の以下の説明では、同じまたは等しい要素には、それらの説明が相互に交換可能であるように、図面において同じ参照符号が付されている。

【0051】

図２ａは、本発明の実施形態にかかるフォトダイオード１００の概略断面図を示している。フォトダイオードは、半導体基板１０１と、半導体基板１０１内に形成された２つの電極１０２および１０４（例えば、アノードおよびカソード）と、電極１０２と１０４との間に、光子１０８を吸収するための吸収体積１１２とを含み、吸収体積１１２は、半導体基板１０１の表面１０５上または表面１０５に平行な光子入射領域１０６を含む。電極１０２および１０４は、逆電圧が印加されると、電極１０２と１０４との間の活性領域（例えば、吸収体積１１２内）に電界１１０を生成するように構成され、電界１１０は、光子入射領域１０６またはフォトダイオード１００の表面１０５に平行に延びる。

【0052】

図２ａに見られるように、電極１０２および１０４は、フォトダイオード１００の光子入射領域１０６または表面１０５に対して本質的に直交して（例えば、９０°の角度で、または７０°から１１０°の角度で）配置されている。したがって、フォトダイオード１００の半導体基板１０１の表面１０５から開始して、電極１０２および１０４は、本質的に、半導体基板１０１の深さ方向において表面１０５に直交して延在する。

【0053】

図２ｂは、本発明の実施形態にかかるフォトダイオード１００の概略断面図を示している。図２ａと比較して、図２ｂは、フォトダイオード１００の例示的なダイオード層構造１２８をさらに示している。図２ｂに見られるように、ダイオード層構造１２８の層１２０、１２２、１２４、１２６は、本質的に、フォトダイオード１００の光子入射領域１０６または表面１０５に直交して配置されることができる。

【0054】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｐ^＋ドープ層１２０、
－真性またはｐ^－ドープ層１２２、
－ｐドープ層１２４、および
－ｎ^－ドープ層１２６。

【0055】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｎ^＋ドープ層、
－真性またはｎ^－ドープ層、
－ｎドープ層、および
－ｐ^＋ドープ層。

【0056】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｎ^＋ドープ層、
－真性層、
－ｐドープ層、
－真性層、
－ｐ^＋ドープ層。

【0057】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｐ^＋ドープ層、
－真性層、
－ｎドープ層、
－真性層、
－ｎ^＋ドープ層。

【0058】

実施形態では、フォトダイオードは、アバランシェフォトダイオードまたは光電子増倍管とすることができる。

【0059】

以下、フォトダイオード１００の詳細な実施形態についてより詳細に説明する。
図３は、従来の垂直アバランシェフォトダイオード１０と、本発明の実施形態にかかる直交アバランシェフォトダイオード１００（直交構造のアバランシェフォトダイオード）との比較を示している。

【0060】

詳細には、図３ａは、従来のアバランシェフォトダイオード１００の概略断面図を示している。図３ａに見られるように、これは、アノード１２およびカソード１４が垂直に配置された垂直構造を有する平面アバランシェダイオードであり、逆電圧が印加されると、アノード１２とカソード１４との間に電界１６が発生し、これはフォトダイオード１０の光子入射領域１８に直交して、または光子２０の吸収方向に平行に延びる。したがって、従来のフォトダイオード１０のダイオード層構造の層（ｐ^＋、ｐ－またはｉ、ｐ、ｎ^＋）も、フォトダイオードの光子入射領域１８に平行に延びる。

【0061】

一方、図３ｂは、本発明の実施形態にかかるアバランシェフォトダイオード１００の断面概略図を示している。すなわち、図３ｂは、３次元直交アバランシェフォトダイオードの概念を示している。基板の凹部から開始して、ドーパントによって、深到達活性領域が生成されることができる。図３ｂに見られるように、フォトダイオード１００は、直交構造を有し、アノード１１０およびカソード１０４は、直交して配置され、その結果、逆電圧を印加すると、アノード１００とカソード１０４との間に電界１１０が生成され、これはフォトダイオード１００の光子入射領域１０６に平行に、または光子１０８の吸収方向に直交して延びる。したがって、フォトダイオードのダイオード層構造の層（ｐ＋、ｐ－またはｉ、ｐ、ｎ＋）もまた、光子入射領域４０６に直交して延びる。

【0062】

本発明の実施形態は、電界および光入射（光吸収）が互いに直交して流れるため、吸収容量と高い動作電圧との間の依存性を防止することを可能にする。

【0063】

フォトダイオードの電界または動作電圧は、カソードとアノードとの距離によって規定される。シリコン中の活性場の深さを通る吸収。直交配置により、動作電圧および吸収深さが分離されることができる。動作電圧は、横方向寸法によって適合されることができる。

【0064】

垂直フォトダイオード（図３ａを参照）ならびに直交フォトダイオード（図３ｂを参照）は、いわゆるガード構造２２または１３０を必要とし、その結果、アバランシェ増倍またはガイガーモードの降伏は、意図された領域においてのみ生じる。直交フォトダイオード１００を使用すると、これらのガード構造１３０は、光子入射領域に対して小さく保たれることができる。

【0065】

電界強度の局所的な低下による望ましくない場所での故障の防止は、以下の対策（ガード構造）によって得られることができる：
・クローズドセル構造（回転対称構造）などの横方向の幾何学的尺度によって。
・半径を増加させて電界ピークを防止することによって。
・局所ドーパント濃度を減少させ、したがって空間電荷ゾーンを増加させることによって。
・アイソレータ層によって電流経路を抑制することによって。

【0066】

実施形態は、理論的には、電気動作電圧の構成とは無関係に、直交構造を用いて任意の深さの吸収体積が生成されることができるという利点を有する。

【0067】

実施形態は、直交フォトダイオードにおいて（垂直フォトダイオードとは対照的に）、例えばガード構造を電極の下端に取り付けることによって、ガード構造が光子入射面積を減少させないようにガード構造が構造化されることができるという利点を有する。

【0068】

本発明の実施形態は、以下などのアバランシェフォトダイオードまたはシリコン光電子増倍管を使用するシステムを改善するために、より高い吸収率およびより高い面積効率を有する費用対効果の高い構成要素において使用される：
・ＬＩＤＡＲ技術。
・高感度光子分光法。

【0069】

図４は、フォトダイオードを製造するための方法２００のフロー図を示している。方法２００は、半導体基板を設けるステップ２０２を含む。さらに、本方法は、半導体基板内または半導体基板上に少なくとも２つの電極を設けるステップ２０４を含む。さらに、方法２００は、少なくとも２つの電極間にダイオード層スタックを設けるステップ２０６を含み、ダイオード層スタックの層は、本質的に半導体基板の表面に直交して延びる。

【0070】

フォトダイオードを製造するための図４に示す方法２００の２つの実施形態は、フォトダイオードを製造するための方法の異なるステップの後のフォトダイオードの概略断面図を示す図５および図６を参照して以下により詳細に説明される。

【0071】

図５ａは、半導体基板１０１を設けるステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。半導体基板１０１は、例えば、シリコン半導体基板とすることができる。

【0072】

図５ｂは、半導体基板１０１の表面１０５から開始して、半導体基板１０５内に少なくとも２つの離間した凹部１０３（例えば、トレンチ）を形成するステップの後のフォトダイオード１００の製造中のフォトダイオードの概略図を示している。

【0073】

図５ｂに見られるように、半導体基板１０１の凹部１０３は、半導体基板１０１の深さ方向に、すなわち半導体基板１０１の表面１０５に直交して延在することができる。

【0074】

実施形態では、少なくとも２つの凹部１０３は、エッチングによって形成されることができる。
あるいは、少なくとも２つの凹部１０３は、半導体基板の局所的な酸化およびその後の酸化物の除去によって、または選択的堆積による成長によって形成されることができる。

【0075】

図５ｃは、少なくとも２つの凹部１０３の間に半導体基板１０１をドープして、少なくとも２つの凹部１０３の間にダイオード層スタック１２８を取得するステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。

【0076】

図５ｃに見られるように、ダイオード層スタック１２８の層１２０、１２２、１２４、１２６は、本質的に半導体基板１０１の表面１０５に直交して延びることができる。

【0077】

ここで、図５ｃの層１２０、１２２、１２４、１２６は、例示的にのみ示されており、ダイオード層スタック１２８はまた、異なる層数および異なる層配置によって実現されることもできることに留意されたい。

【0078】

実施形態では、半導体基板１０１は、少なくとも２つの凹部１０３から少なくとも部分的にドープされることができる。

【0079】

実施形態では、半導体基板１０１は、化学蒸着によるドーパント含有層によるコーティングによって、または気相からのドーピングによってドープされることができる。

【0080】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｐ^＋ドープ層、
－真性またはｐ^－ドープ層、
－ｐドープ層、および
－ｎ^＋ドープ層。

【0081】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｎ^＋ドープ層、
－真性またはｎ^－ドープ層、
－ｎドープ層、および
－ｐ^＋ドープ層。

【0082】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｎ^＋ドープ層、
－真性層、
－ｐドープ層、
－真性層、
－ｐ^＋ドープ層。

【0083】

実施形態では、フォトダイオード１００のダイオード層構造１２８は、以下の層を含むことができる：
－ｐ^＋ドープ層、
－真性層、
－ｎドープ層、
－真性層、
－ｎ^＋ドープ層。

【0084】

図５ｄは、少なくとも２つの凹部内に少なくとも２つの電極１０２および１０４を設けるステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。

【0085】

実施形態では、少なくとも２つの電極は、メタライゼーション層および／または高濃度ドープ層を設けるおよび構造化することによって形成されることができる。

【0086】

図６ａは、半導体基板１０１を設けるステップおよび半導体基板１０１の表面上に第１の層１３０＿１を成長させるステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。

【0087】

実施形態では、半導体基板１０１は、シリコン半導体基板とすることができる。
実施形態では、第１の層１３０＿１は、真性層とすることができる。
実施形態では、第１の層１３０＿１が第１のエピタキシ層とすることができるように、第１の層１３０＿１は、エピタキシによって成長されることができる。

【0088】

図６ｂは、第１の層１３０＿１を局所的にドープするステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。

【0089】

図６ｂに見られるように、局所的にドーピングすることによって、ｐ^＋ドープ領域１４０、ｐドープ領域１４２およびｎ^＋ドープ領域１４４などのドープ領域１４０、１４２および１４４が第１の層１３０＿１内に得られることができる。

【0090】

実施形態では、ドーピングは、例えば、フォトリソグラフィに関連するイオン注入によって行われることができる。

【0091】

図６ｃは、第１の層１３０＿１上に第２の層１３０＿２を成長させるステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。

【0092】

実施形態では、第２の層１３０＿２は、真性層とすることができる。
実施形態では、第２の層１３０＿２が第２のエピタキシ層とすることができるように、第２の層１３０＿２は、エピタキシによって成長されることができる。

【0093】

図６ｄは、第２の層１３０＿２を局所的にドープするステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。

【0094】

図６ｄに見られるように、局所的にドーピングすることによって、ｐ^＋ドープ領域１４０、ｐドープ領域１４２およびｎ^＋ドープ領域１４４などのドープ領域１４０、１４２および１４４が第２の層１３０＿２内に得られることもできる。

【0095】

実施形態では、ドーピングは、例えばフォトリソグラフィに関連したイオン注入によって行うことができる。

【0096】

図６ｅは、いくつかの層１３０が半導体基板１０１上に成長され、アノード用のコンタクト１４６およびカソード用のコンタクト１４８などのコンタクト１４６および１４８がドープ領域１４０および１４４上に設けられた後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。

【0097】

任意に、酸化物層（例えば、ＳｉＯ２）などのガード層１２９が成長層上に設けられることができる。

【0098】

実施形態では、フォトダイオードは、アバランシェフォトダイオードまたは光電子増倍管とすることができる。

【0099】

実施形態では、上述したように（例えば図３ｂを参照）、フォトダイオード１００は、例えば吸収体積の領域に電界を集中させるために、またはエッジ領域において電界を低減するために、少なくとも２つの電極のうちの少なくとも一方の下方でフォトダイオード１００の半導体基板の深さ方向に配置された少なくとも１つのガード構造１３０を備えることができる。このようなガード構造１３０を有するフォトダイオード１００の詳細な実施形態を以下により詳細に説明する。フォトダイオード１００またはガード構造１３０の以下の説明は、ここでは当然、上述したフォトダイオード１００の実施形態に等しく適用可能である。

【0100】

図７は、本発明の実施形態にかかるフォトダイオード１００の概略断面図を示している。フォトダイオード１００は、半導体基板１０１と、半導体基板１０１内に形成された２つの電極１０２および１０４（例えば、アノード１０２およびカソード１０４）と、２つの電極１０２および１０４の間で光子を吸収するための吸収体積１１２と、２つの電極１０２および１０４の間のダイオード層スタック１２８とを含み、吸収体積１１２の領域内のダイオード層スタック１２８の層１２０、１２２、１２４および１２６は、半導体基板１０１の表面１０５またはフォトダイオード１００の光子入射領域１０６（側方アバランシェフォトダイオード）に対して本質的に直交して延びる。

【0101】

これにより、上記で詳細に説明したように、２つの電極１０２、１０４間に逆電圧が印加されると、フォトダイオード１００の光子入射領域１０６または半導体基板１０１の表面１０５に平行に延びる２つの電極１０２、１０４間に電界が発生する。

【0102】

ダイオード層スタック１２８は、図７に例示されるように、ｐ^＋ドープ層１２０、真性またはｐ^－ドープ層１２２、ｐドープ層１２４、およびｎ^＋ドープ層１２６を含むことができる。あるいは、当然のことながら、ダイオード層スタック１２８は、ｎ^＋ドープ層１２０、真性またはｎ^－ドープ層１２２、ｎドープ層１２４、およびｐ^＋ドープ層を含むことができる。

【0103】

実施形態では、半導体基板１０１は、連続したシリコン半導体基板などの連続した半導体基板とすることができる。ここで、フォトダイオード１００は、この連続した半導体基板１０１に形成されることができる。したがって、実施形態では、例えば［３］の場合のように、シリコンオンインシュレータ（ＳＯＩ）基板は必要とされない。

【0104】

実施形態では、半導体基板１０１の表面１０５から開始して、２つの電極１０２および１０４は、半導体基板１０１内に少なくとも５μｍ（例えば、１０μｍから２０μｍ、または１０μｍから３０μｍ）の深さまで延在することができる。

【0105】

ここで、２つの電極１０２、１０４は、間隔を空けた２つのトレンチ内で半導体基板１０１に形成されることができる。２つのトレンチを電極材料（例えば、メタライゼーション層または高濃度ドープ層）によって充填する前に、ダイオード層スタック１２８の層１２０、１２４および１２６は、２つのトレンチの壁をそれぞれのドーパントによってコーティングし、それらを拡散させることによって生成されることができ、図７に示すそれぞれのトレンチまたは電極１０２および１０４の周りの層１２０、１２４および１２６の形状をもたらす。

【0106】

幾何学的な理由から、図７のトレンチ形成電極１０４（カソード）のような導電性材料によって充填されたトレンチのうちの一方の下端で電界増強が生じ、それによってそこでの絶縁降伏電圧が低下する。降伏電圧は、ガード構造１３０（例えば、ガード構造）によって著しく増加させることができ、それによって、所望のまたは必要とされる横方向降伏電圧を上回る。

【0107】

したがって、実施形態では、ガード構造１３０は、図７の電極１０４（カソード）の下方など、２つの電極１０２および１０４のうちの少なくとも一方の下方に形成される。

【0108】

実施形態では、このガード構造１３０は、トレンチの下端におけるアバランシェゾーン１２４およびカソード１０４のドーパント濃度を低減することによって生成されることができる。

【0109】

あるいは、実施形態では、このガード構造１３０は、トレンチの下端の電極半径を適切に増加させることによって生成されることができる。これは、例えば、トレンチエッチング中の球形の延在部によって達成されることができる。結果として、この降伏電圧は、横方向降伏電圧とは独立して調整されることができる。

【0110】

実施形態では、ガード構造１３０の横方向延在部（例えば、半導体基板の横方向に、または半導体基板の表面１０５に平行に）は、対応するトレンチまたは電極の横方向延在部（例えば、直径）の２倍から５倍とすることができる。

【0111】

実施形態では、ガード構造１３０の横方向および／または深さ方向の延在部は、例えば、対応するトレンチまたは電極の横方向延在部（例えば、直径）の２倍から５倍に制限されることができる。

【0112】

実施形態では、ガード構造１３０は、それぞれが強く丸みを帯びた角部を有する球形、立方体形状、または直方体形状とすることができる。

【0113】

対応する電極（例えば、カソード）が（本質的に）円形ロッドまたは閉じた回転対称軌跡として形成される場合、横方向ガード構造は不要である。例えば、対応する電極（例えば、カソード）は、セルの中心に、またはセルのフレームとして配置されることができる。

【0114】

以下では、２つの電極のうちの少なくとも一方の下方にそのようなガード構造１３０を有するフォトダイオード１０１を製造する方法の実施形態を、図８ａから図８ｃを参照してより詳細に説明する。ここで、図８ａから図８ｃは、フォトダイオード１０１の製造途中の異なる中間生成物を示している。ここでは、球形ガード構造１３０の製造が例として示されている。しかしながら、以下の説明は、他のガード構造にも対応して適用可能である。

【0115】

図８ａは、ダイオード層スタックの層１２４（アバランシェ層／アバランシェゾーン）を形成するステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。このために、まず、シリコン半導体基板などの半導体基板１０１が設けられる。第１の酸化物層１５０が半導体基板１０１の表面１０５上に堆積され、第１のトレンチ１０３＿１が半導体基板１０１内に、例えば半導体基板１０１の表面１０５から開始して半導体基板の深さ方向（例えば、表面１０５に対して垂直）に、例えば少なくとも５μｍの深さまで（例えば、１０μｍから２０μｍ、または１０μｍから３０μｍ）形成される。ここで、第１のトレンチ１０３＿１は、例えば、０．５μｍから２μｍの横方向延在部（例えば、直径）を有することができる。続いて、第１のトレンチ１０３＿１の壁がｐドーパントなどのドーパントによって覆われることができ、ドーパントを拡散させることによって層１２４（アバランシェ層／アバランシェゾーン）が形成されることができる。ここで、横方向の拡散勾配は深さに依存しない。

【0116】

図８ｂは、第１の電極１０４（例えば、カソード）および第１の電極１０４の下方のガード構造１３０を形成するステップの後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。このために、例えば等方性エッチング（例えば、等方性球体エッチング）により、第１のトレンチ１０３＿１の下端に球面状の凹部１３１がエッチングされる。任意に、第１のトレンチ１０３＿１は、例えば異方性エッチング（例えば、異方性トレンチ深さ）によって深さ方向に予め延長されることができる。続いて、第１のトレンチ１０３＿１および球形凹部１３１の壁上にｎ^＋ポリシリコン層などのポリシリコン層１２６が堆積されることができ、イオン（例えば、ｎ^＋イオン）がポリシリコン層１２６から層１２４（アバランシェ層／アバランシェゾーン）に拡散し、層１２４の下方で半導体基板１０１に拡散する。第１の酸化物層１５０上に堆積されたポリシリコン層１２６の一部は、例えば、第１の酸化物層１５０上のポリシリコン層１２６の横方向延在部を制限するように構造化されることができる。第１のトレンチ１３０＿１は、第２の酸化物層１５２を堆積することによって充填／閉鎖されることができる。ここで、ポリシリコン層１２４は、フォトダイオード１００の第１の電極１０４（例えば、カソード）を形成することができる。

【0117】

図８ｃは、ダイオード層スタックの層１２０、第２の電極１０２、ならびに第１および第２の電極１０２および１０４の接触の製造後のフォトダイオード１００の製造中のフォトダイオードの概略断面図を示している。このために、まず、例えば半導体基板の深さ方向（例えば、表面１０５に対して垂直）に、例えば少なくとも５μｍの深さ（例えば、１０μｍから２０μｍ、または１０μｍから３０μｍ）まで、半導体基板１０１の表面１０５から開始して、半導体基板１０１に第２のトレンチ１０３＿２が形成されることができる。ここで、第２のトレンチ１０３＿２は、例えば、０．５μｍから２μｍの横方向延在部（例えば、直径）を有することができる。続いて、第２のトレンチ１０３＿２の壁がｐドーパントなどのドーパントによって覆われることができ、ダイオード層スタックの層１２０は、例えばｐ^＋ドープ層とすることができるドーパントを拡散させることによって形成されることができる。ここで、横方向の拡散勾配は深さに依存しない。続いて、第２のトレンチ１０３＿２は、タングステンまたはｐ^＋ポリシリコンなどの電極層１５６によって充填されることができる。第２の酸化物層１５２上に堆積された電極層１５６の一部は、例えば、第２の酸化物層１５２上の電極層１５６の横方向延在部を制限するように構造化されることができる。続いて、第２のトレンチ１０３＿２を閉じるために第３の酸化物層１５４が堆積されることができる。それぞれの電極層１５６および１２６に接触するためのビアがそれぞれの酸化物層１５２、１５４を通して形成されることができ、金属層１６０が堆積されてそれぞれの電極層１５６および１２６に接触させることができる。次いで、金属層１６０は、接触端子（例えば、接合端子）１６２および１６４を設けるように構造化されることができる。

【0118】

本発明の実施形態は、１０μｍ以上の深さを有する直交アバランシェフォトダイオード（ＡＰＤ）の生成を可能にする。実施形態では、降伏電圧、したがってＡＰＤ利得は深さに依存しない。これは、以下の手段によって達成される。まず、トレンチエッチングを行い、次いで、トレンチ側壁をドーパントによってコーティングする（例えば、気相からのコーティング：ＣＶＤ、エピタキシ、ドープ酸化物など）。次いで、ドーパントを横方向に拡散させて「アバランシェ層」を生成する（図８ａ～図８ｃにおいて符号１２４によって示す）。

【0119】

いくつかの態様を装置の文脈で説明してきたが、これらの態様はまた、対応する方法の説明も表し、装置のブロックまたはデバイスもそれぞれの方法ステップまたは方法ステップの特徴に対応することは明らかである。同様に、方法ステップの文脈で説明された態様は、対応する装置の対応するブロックまたは詳細または機能の説明も表す。方法ステップの一部または全ては、マイクロプロセッサ、プログラマブルコンピュータ、または電子回路などのハードウェア装置によって（またはハードウェア装置を使用して）実行されることができる。いくつかの実施形態では、最も重要な方法ステップの一部またはいくつかは、そのような装置によって実行されることができる。

【0120】

上述した実施形態は、本発明の原理を単に例示するものである。本明細書に記載された構成および詳細の変更および変形は、当業者にとって明らかであろうことが理解される。したがって、本発明は、添付の特許請求の範囲によってのみ限定され、本明細書の実施形態の説明および説明として提示される特定の詳細によっては限定されないことが意図される。

【0121】

参考文
［１］Ｓ．Ｍ．Ｓｚｅ ｕｎｄ Ｍ．Ｋ．Ｌｅｅ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ－Ｐｈｙｓｉｃｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，３．Ｅｄｉｔｉｏｎ Ｅｄ．，Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ，２０１２

【0122】

［２］Ｓ．Ｍ．Ｓｚｅ ｕｎｄ Ｋｗｏｋ Ｋ．Ｎｇ，Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ，Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ，２００７，ｐｐ．１０２－１１４，６９１

【0123】

［３］ＵＳ２０１４／０３１２４４９Ａ１

【図1a】

【図1b】

【図2a】

【図2b】

【図3a-3b】

【図4】

【図5a】

【図5b】

【図5c】

【図5d】

【図6a】

【図6b】

【図6c】

【図6d】

【図6e】

【図7】

【図8a】

【図8b】

【図8c】

【手続補正書】

【提出日】2023-09-27

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

フォトダイオード（１００）を製造するための方法（２００）であって、
半導体基板（１０１）を設けること（２０２）と、
前記半導体基板（１０１）内または前記半導体基板上に少なくとも２つの電極（１０２、１０４）を設けること（２０４）であって、前記フォトダイオード（１００）の半導体基板（１０１）の表面（１０５）から開始して、前記２つの電極（１０２、１０４）が、前記半導体基板（１０１）の深さ方向において前記表面（１０５）に本質的に直交して延在する、設けることと、
前記少なくとも２つの電極（１０２、１０４）の間にダイオード層スタック（１２８）を設けること（２０６）であって、前記ダイオード層スタック（１２８）の層（１２０、１２２、１２４、１２６）が前記半導体基板（１０１）の表面（１０５）に本質的に直交して延びる、設けることと、
前記半導体基板（１０１）内で、前記少なくとも２つの電極（１０２、１０４）のうちの少なくとも一方の下方に少なくとも１つのガード構造（１３０）を形成することと、を含み、
前記少なくとも２つの電極（１０２、１０４）、前記ガード構造（１３０）、および前記ダイオード層スタックが、
前記半導体基板（１０１）の前記表面（１０５）から開始して、前記半導体基板（１０１）に少なくとも２つの離間した凹部（１０３）を形成し、
前記少なくとも２つの電極（１０２、１０４）のうちの一方の下方にガード構造凹部（１３１）を形成し、
前記少なくとも２つの凹部から開始し且つ部分的に前記ガード構造凹部（１３１）から開始して、前記少なくとも２つの凹部（１０３）の間に前記半導体基板（１０１）をドープし、前記少なくとも２つの凹部（１０３）の間に前記ガード構造（１３０）および前記ダイオード層スタック（１２８）を取得し、前記ダイオード層スタック（１２８）の層が、前記半導体基板（１０１）の前記表面（１０５）に対して本質的に直交して延び、
前記少なくとも２つの凹部（１０３）内に前記少なくとも２つの電極（１０２、１０４）を設けることによって、前記半導体基板（１０１）内に設けられる、方法（２００）。

【請求項2】

前記少なくとも２つの凹部（１０３）が、前記半導体基板（１０１）をエッチングすることによって、または局所的に酸化し、その後に酸化物を除去することによって、または選択堆積によって成長することによって形成される、
請求項１に記載の方法（２００）。

【請求項3】

前記半導体基板（１０１）が、化学蒸着によるドーパント含有層によるコーティングによって、または気相からのドーピングによってドープされる、
請求項１から２のいずれか一項に記載の方法（２００）。

【請求項4】

前記少なくとも２つの電極（１０２、１０４）および前記ダイオード層スタック（１２８）が、
前記少なくとも２つの電極（１０２、１０４）の層ごとの成長と、
ダイオード層スタック（１２８）の層ごとの成長および局所ドーピングと、によって前記半導体基板（１０１）上に設けられる、
請求項１に記載の方法（２００）。

【請求項5】

前記ダイオード層スタック（１２８）が、フォトリソグラフィに関連してイオン注入によってドープされる、
請求項３に記載の方法（２００）。

【請求項6】

前記ダイオード層スタック（１２８）が、
－ｐ^＋ドープ層、
－真性またはｐ^－ドープ層、
－ｐドープ層、および
－ｎ^＋ドープ層、の層を含み、
または、前記ダイオード層スタック（１２８）が、
－ｎ^＋ドープ層、
－真性またはｎ^－ドープ層、
－ｎドープ層、および
－ｐ^＋ドープ層、の層を含む、
請求項１２から１７のいずれか一項に記載の方法（２００）。

【請求項7】

前記少なくとも２つの電極（１０２、１０４）が、メタライゼーション層および／または高濃度ドープ層を設けるおよび構造化することによって形成される、
請求項１２から１８のいずれか一項に記載の方法（２００）。

【請求項8】

前記フォトダイオード（１００）が、アバランシェフォトダイオードまたは光電子増倍管である、
請求項１２から１９のいずれか一項に記載の方法（２００）。

【国際調査報告】