特表 2024-508453 不揮発性メモリのための温度センサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-27

(54)【発明の名称】不揮発性メモリのための温度センサ

(51)【国際特許分類】

   G11C 11/22 20060101AFI20240219BHJP

   G11C 7/04 20060101ALI20240219BHJP

【ＦＩ】

G11C11/22 234

G11C11/22 110

G11C7/04

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023551956

(86)(22)【出願日】2022-02-25

(85)【翻訳文提出日】2023-10-24

(86)【国際出願番号】 US2022017821

(87)【国際公開番号】W WO2022182942

(87)【国際公開日】2022-09-01

(31)【優先権主張番号】63/153,412

(32)【優先日】2021-02-25

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/219,160

(32)【優先日】2021-03-31

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】522029730

【氏名又は名称】インフィニオン テクノロジーズ エルエルシー

【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＬＬＣ

【住所又は居所原語表記】１９８ Ｃｈａｍｐｉｏｎ Ｃｏｕｒｔ， Ｓａｎ Ｊｏｓｅ， ＣＡ ９５１３４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】スリカーント マチャウォル

(72)【発明者】

【氏名】シェシャドリ ソハニ

(72)【発明者】

【氏名】カピル ジェイン

(72)【発明者】

【氏名】アラン ディー． デビルビス

(57)【要約】

本開示の実施形態は、１Ｔ１Ｃ基準電圧発生器とともにメモリデバイス内に一体化されてもよい温度センサを提供し、１Ｔ１Ｃ基準電圧発生器が、温度依存性の１Ｔ１Ｃ基準電圧を、メモリデバイスのメモリコア（例えば、Ｆ－ＲＡＭメモリコア）に提供することを可能にする。温度センサは、メモリコアの温度を検出し、１Ｔ１Ｃ基準電圧発生器が、温度依存性の１Ｔ１Ｃ基準電圧を提供する際に使用するために、この情報を（例えば、トリムとして）出力してもよい。このようにして、メモリコアの温度が増加するときでさえ、メモリコアのＰタームおよびＵタームマージンは維持されてもよい。

【特許請求の範囲】

【請求項1】

メモリの温度に基づいて基準電圧を制御するように構成される抵抗セットを備える抵抗回路と、
カウントアップ信号およびカウントダウン信号を出力するように構成される比較器と、
カウンタと、
を備える装置であって、
前記抵抗セットの各抵抗は、第１または第２の温度係数を有し、前記基準電圧および出力電圧が等しくなるまで、前記抵抗セットの第１の抵抗は、前記メモリの前記温度に基づいてその抵抗値を修正し、
前記カウンタは、
前記比較器によって出力される前記カウントアップ信号および前記カウントダウン信号に基づいて、現在のカウント値をインクリメントおよびデクリメントし、
前記現在のカウント値に対応するワードを周期的に出力する、
ように構成され、
前記ワードは、前記メモリの前記温度を前記第１の抵抗に示す、
装置。

【請求項2】

カウントアップおよびカウントダウン信号を出力するために、前記比較器は、
前記基準電圧を前記出力電圧と比較し、
前記出力電圧が前記基準電圧より低い場合、前記カウンタにカウントアップ信号を出力し、
前記出力電圧が前記基準電圧より高い場合、前記カウンタにカウントダウン信号を出力する、
請求項１に記載の装置。

【請求項3】

２つの異なる値の間で前記現在のカウント値をトグルすることは、前記基準電圧および前記出力電圧が等しいことを示し、
前記現在のカウント値をトグルした後に出力されるワードは、前記メモリの現在の温度を示す、
請求項２に記載の装置。

【請求項4】

前記装置は、カウント変換器をさらに備え、前記カウント変換器は、
前記現在のカウント値をトグルした後に出力される前記ワードをトリム値に変換し、
前記トリム値を、前記メモリを含むメモリデバイスの基準信号発生器に出力する、
ように構成される、
請求項３に記載の装置。

【請求項5】

前記基準信号発生器は、１トランジスタ１キャパシタ（１Ｔ１Ｃ）基準信号発生器である、
請求項４に記載の装置。

【請求項6】

前記メモリは、強誘電体ランダムアクセスメモリ（Ｆ－ＲＡＭ）である、
請求項１に記載の装置。

【請求項7】

前記抵抗セットは、
正である前記第１の温度係数を有する１つまたは複数の抵抗と、
前記第２の温度係数を有する１つまたは複数の抵抗と、
を備え、
前記第２の温度係数は、前記第１の温度係数に対する前記メモリの前記温度に基づいて、抵抗値の変化を引き起こさない、
請求項１に記載の装置。

【請求項8】

メモリと、
前記メモリの現在の温度に基づいて基準信号を生成するように構成される基準信号発生器と、
温度センサと、
を備えるシステムであって、
前記温度センサは、
前記メモリの温度に基づいて基準電圧を制御するように構成される抵抗セットを備える抵抗回路と、
カウントアップ信号およびカウントダウン信号を出力するように構成される比較器と、
カウンタと、
を備え、
前記抵抗セットの各抵抗は、第１または第２の温度係数を有し、前記基準電圧および出力電圧が等しくなるまで、前記抵抗セットの第１の抵抗は、前記メモリの前記温度に基づいてその抵抗値を修正し、
前記カウンタは、
前記比較器によって出力される前記カウントアップ信号および前記カウントダウン信号に基づいて、現在のカウント値をインクリメントおよびデクリメントし、
前記現在のカウント値に対応するワードを周期的に出力する、
ように構成され、
前記ワードは、前記メモリの前記温度を前記第１の抵抗に示す、
システム。

【請求項9】

カウントアップおよびカウントダウン信号を出力するために、前記比較器は、
前記基準電圧を前記出力電圧と比較し、
前記出力電圧が前記基準電圧より低い場合、前記カウンタにカウントアップ信号を出力し、
前記出力電圧が前記基準電圧より高い場合、前記カウンタにカウントダウン信号を出力する、
ように構成される、
請求項８に記載のシステム。

【請求項10】

２つの異なる値の間で前記現在のカウント値をトグルすることは、前記基準電圧および前記出力電圧が等しいことを示し、
前記現在のカウント値をトグルした後に出力されるワードは、前記メモリの現在の温度を示す、
請求項９に記載のシステム。

【請求項11】

前記温度センサは、カウント変換器をさらに備え、前記カウント変換器は、
前記現在のカウント値をトグルした後に出力される前記ワードをトリム値に変換し、
前記トリム値を前記基準信号発生器に出力する、
ように構成される、
請求項１０に記載のシステム。

【請求項12】

前記基準信号は、１トランジスタ１キャパシタ（１Ｔ１Ｃ）基準信号である、
請求項１１に記載のシステム。

【請求項13】

前記システムは、ブザー回路をさらに備え、前記ブザー回路は、周期的間隔で前記温度センサを動作させ、前記周期的間隔の外では、前記温度センサを低電力状態に維持するように構成される、
請求項８に記載のシステム。

【請求項14】

メモリの温度に基づいて基準電圧を制御するように構成される抵抗セットを備える抵抗回路と、
前記抵抗回路に結合された抵抗スタックと、
複数の比較器と、
を備える装置であって、
前記抵抗セットの各抵抗は、第１または第２の温度係数を有し、前記抵抗スタックは、複数のタップ点を備え、前記複数のタップ点の各々における出力電圧は、前のタップ点での出力電圧より連続して低く、
前記複数の比較器の各比較器は、前記複数のタップ点のうちの対応するタップ点に結合され、前記複数の比較器の各々は、
前記対応するタップ点における出力電圧を前記基準電圧と比較し、
前記対応するタップ点の前記出力電圧が前記基準電圧より大きいとき、ハイ信号を出力する、
ように構成される、
装置。

【請求項15】

前記温度が、前記抵抗セット間の抵抗値の比率に基づいて増加するとき、前記基準電圧は、減少するので、前記メモリの前記温度が増加するとき、前記複数の比較器の各連続した比較器は、それぞれのハイ信号を出力する、
請求項１４に記載の装置。

【請求項16】

前記複数の比較器の各々は、前記メモリを含むメモリデバイスの基準信号発生器に、前記それぞれのハイ信号を出力する、
請求項１５に記載の装置。

【請求項17】

各連続したハイ信号は、複数の温度ゾーンが定義されるような温度ゾーンを定義する、
請求項１５に記載の装置。

【請求項18】

前記抵抗セットは、
正である前記第１の温度係数を有する１つまたは複数の抵抗と、
前記第２の温度係数を有する１つまたは複数の抵抗と、
を備え、
前記第２の温度係数は、前記第１の温度係数に対する前記メモリの前記温度に基づいて、抵抗値の変化を引き起こさない、
請求項１４に記載の装置。

【請求項19】

前記メモリは、強誘電体ランダムアクセスメモリ（Ｆ－ＲＡＭ）である、
請求項１４に記載の装置。

【請求項20】

前記基準信号発生器は、１トランジスタ１キャパシタ（１Ｔ１Ｃ）基準信号発生器である、
請求項１６に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願
この出願は、２０２１年２月２５日に出願された米国仮特許出願第６３／１５３，４１２号の優先権を主張する２０２１年３月３１日に出願された米国非仮特許出願第１７／２１９，１６０号の国際出願であり、そのすべては、本願明細書において参照によって組み込まれる。

【0002】

本開示は、概して、不揮発性（ＮＶ）メモリデバイスに関するものであり、より詳しくは、温度依存性のシングルエンド検知を可能にするための温度センサに関するものであり、例えば、強誘電体ランダムアクセスメモリ（Ｆ－ＲＡＭ）デバイスのための１トランジスタ１キャパシタ（以下「１Ｔ１Ｃ」）基準電圧生成である。

【背景技術】

【0003】

動作電力が利用できないときでもそのデータを保持するメモリは、ＮＶメモリと分類される。ＮＶメモリの例は、不揮発性ＳＲＡＭ（ｎｖＳＲＡＭ）、Ｆ－ＲＡＭ、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）およびフラッシュメモリである。このクラスのメモリは、電力が除去された後または電力が動作中に中断されるとき、重要なデータが格納されなければならないアプリケーションにおいて用いられうる。

【0004】

いくつかの実施形態において、例えばＦ－ＲＡＭデバイスにおいて、１Ｔ１Ｃは、２Ｔ２Ｃによって用いられる差動検知とは対照的に、シングルエンド検知を利用するメモリセルアーキテクチャを意味する。より詳しくは、１Ｔ１Ｃアーキテクチャのセンス増幅器の検知動作は、第１のメモリセルから出力されるメモリ信号の振幅を基準信号と比較する。１Ｔ１Ｃ Ｆ－ＲＡＭアーキテクチャは、２トランジスタ２キャパシタ（２Ｔ２Ｃ）Ｆ－ＲＡＭアーキテクチャと比較して、より小さいセルサイズのため有利である。非スイッチングターム（Ｕターム）は、電圧または電界が印加された後含まれる極性のスイッチングがないとき、Ｆ－ＲＡＭ強誘電体キャパシタに生成される電荷である。スイッチングターム（Ｐターム）は、極性のスイッチングがあるときに生成される電荷である。１Ｔ１Ｃ構成において、Ｕタームは、データ「０」を表現してもよく、Ｐタームは、データ「１」を表現してもよいか、または、いくつかの実施形態では逆もまた同じである。

【0005】

１Ｔ１Ｃ Ｆ－ＲＡＭのために、基準電圧は、スイッチング（Ｐ）タームと非スイッチング（Ｕ）タームとを区別し、データ「０」をデータ「１」と区別する必要がある。温度非依存性の１Ｔ１Ｃ基準電圧は、例えば、プログラム可能な金属酸化膜半導体（ＭＯＳ）のキャパシタンスアレイから生成されてもよい。１Ｔ１Ｃ基準電圧は、データ「１」からデータ「０」を適切に区別するために、基準が最大のＵタームより高くかつ最小のＰタームより低いようにプログラムされなければならない。

【0006】

本実施形態は、例として制限するものではなく、添付の図面において示される。

【図面の簡単な説明】

【0007】

【図1】本開示のいくつかの実施形態に従って、温度センサを示す図である。

【図2】本開示のいくつかの実施形態に従って、異なる温度ゾーンを表現する比較器出力のグラフを示す図である。

【図3】温度非依存性の１Ｔ１Ｃ基準電圧を利用するとき、および、本開示の実施形態を用いて生成される温度依存性の１Ｔ１Ｃ基準電圧を利用するときのメモリコアにおけるＰタームおよびＵタームマージンのグラフである。

【図4】本開示のいくつかの実施形態に従って、温度センサを示す図である。

【図5】本開示のいくつかの実施形態に従って、図４の温度センサを示すブロック図である。

【図6A】本開示のいくつかの実施形態に従って、図５の温度センサの性能を示す図である。

【図6B】本開示のいくつかの実施形態に従って、図５のセンサの温度とカウンタデジタル出力とＶＣｏｕｎｔとの関係を示すグラフである。

【図7A】本開示の実施形態が実現されてもよいメモリデバイスを示す。

【図7B】本開示の実施形態が実現されてもよいメモリデバイスを示す。

【図8】本開示のいくつかの実施形態に従って、温度依存性の１Ｔ１Ｃ基準電圧を提供するための方法のフロー図である。

【発明を実施するための形態】

【0008】

以下の説明では、説明のために、多数の具体的な詳細は、本実施形態の完全な理解を提供するために記載される。しかしながら、本実施形態が、これらの具体的な詳細なしで実施されてもよいことは、当業者に明らかである。他の例において、周知の回路、構造および技術は、詳細には示されず、むしろブロック図で示され、この説明の理解を不必要に不明瞭にすることを回避する。

【0009】

説明において「一実施形態」または「実施形態」に対する言及は、実施形態に関連して記載されている特定の特徴、構造または特性が少なくとも１つの実施形態に含まれることを意味する。この説明のさまざまな箇所にある「一実施形態において」というフレーズは、必ずしも同じ実施形態を意味するわけではない。

【0010】

温度非依存性の検知または読み出しの基準電圧は、特定温度または温度範囲でのＰタームおよび／またはＵタームに基づいて固定および決定され、温度によって変化しない。例えば、１Ｔ１Ｃ基準電圧は、室温のＵタームを上回る２１ｍＶに設定されてもよい。しかしながら、Ｆ－ＲＡＭメモリコアの温度が増加するとき、Ｐタームメモリマージンは段階的に低下してもよく、結果として、両方のＰタームおよびＵタームマージンは、温度シフトにわたり一貫しない（図３参照）。他のＮＶＭデバイスにおいて、検知基準電圧は、ＮＶＭセルの他の特性、例えば、ドレイン電流、フラッシュメモリの閾値電圧に従って固定されてもよい。

【0011】

差動検知を採用する既存の２Ｔ２Ｃ解決法は、検知基準電圧を必要としないかもしれないが、他の代替解決法は、産業的温度（例えば、摂氏８５度（℃））に到達するまで、１Ｔ１Ｃセルの使用を制限する必要があり、すべての１Ｔ１Ｃマクロのための１Ｔ１Ｃ電圧基準を調節する。しかしながら、２Ｔ２Ｃ解決法は、面積効率が悪く、したがって、メモリ密度をしばしば半分に低下させる。他の以前の実施態様では、温度センサのためにバンドギャップタイプの回路に基づいた従来のシリコンベースの温度センサ設計を利用することが提案されてきた。しかしながら、これらの方法は、高水準の設計の複雑さ、遅いスタートアップ時間、高いスタンバイ電流を含み、大きなレイアウト領域を必要とする。

【0012】

本開示の実施形態は、１Ｔ１Ｃ基準電圧がＦ－ＲＡＭメモリの温度挙動を構成するように調整することができるシステムおよびデバイス（温度センサ）を提供する。説明の便宜上、Ｆ－ＲＡＭメモリおよび１Ｔ１Ｃアーキテクチャに関して記載されているが、本開示の実施形態は、このように制限されるものではなく、任意の適切なタイプのＮＶメモリおよび任意の適切なアーキテクチャに基づいたメモリコアを有するメモリデバイスに適用されてもよい。

【0013】

一実施形態において、ｎｗｅｌｌおよびシリサイドブロックポリシリコン抵抗を含む抵抗回路を備える温度センサが提供される。ｎｗｅｌｌ抵抗は、大きい正の温度係数を有する。ポリシリコン抵抗は、比較して、ゼロに近い小さい温度係数を有する。メモリコアの温度が増加するとき、温度センサの基準電圧は増加してもよく、一方、メモリコア温度の増加とともに、温度センサの入力電圧は減少する。温度センサは、８つのタップ点を有する抵抗スタックをさらに備えるので、電流がスタックを通り流れるとき、各タップ点の電圧は、上のタップ点での電圧より低い。各タップ点は、それぞれの比較器に接続されている。抵抗回路内の抵抗の間で適切な割合が与えられると、比較器出力部は、特定の温度において、９つの異なった温度ゾーンを定義するように移行する。これらの出力を用いて、メモリコアに提供される１Ｔ１Ｃ基準電圧を調節し、指示された温度ゾーンに基づいて、メモリコアの増加する温度を補償する。

【0014】

図１は、メモリコア（例えば、図７に示すＦ－ＲＡＭメモリコア７０５）の温度を検知するための温度センサ１００（以下「センサ１００」と称する）を示す図である。センサ１００は、１Ｔ１Ｃ基準電圧発生器（例えば、図７に示すＦ－ＲＡＭ １Ｔ１Ｃ基準電圧発生器７１５）に一体化され、温度依存性の１Ｔ１Ｃ基準電圧（以下１Ｔ１Ｃ Ｖｒｅｆと称する）をメモリコアの検知温度に従って、メモリコアに提供してもよい。一実施形態において、センサ１００は、メモリコアに物理的に隣接して配置され、センサ１００およびメモリコアが温度のほぼ同じ範囲にさらされてもよい。センサ１００は、抵抗１０５および１１０ならびに抵抗１１５および１２０を備えてもよい（抵抗１０５から１２０は、抵抗はしごのような抵抗回路を一緒に形成してもよい）。抵抗１０５および１１０は、Ｎｗｅｌｌ抵抗または大きい正の温度係数を有する、従来技術において知られている他の抵抗デバイスでもよい（すなわち、メモリコアの温度が変化するとき、抵抗１０５および１１０の抵抗値は、著しく変化してもよい）。対照的に、抵抗１１５および１２０は、シリサイドブロックポリシリコン抵抗または抵抗１０５および１１０の温度係数に対してゼロに近い小さい温度係数を有する他の抵抗デバイスでもよい。換言すると、メモリコアの温度が変化するとき、抵抗１１５および１２０の抵抗値は、著しくは変化しない。抵抗１０５から１２０は、図１に示すように、一緒に結合されてもよいので、メモリコアの温度が増加するとき、抵抗１０５の抵抗は増加してもよく、それにより、結果として、センサ１００の基準電圧（Ｖｒｅｆ）は増加する。同時に、メモリコアの温度の増加によって、抵抗１１０の抵抗値は増加してもよく、一方、抵抗１２０の抵抗値は不変のままであり、それにより、結果として、ノード１５０での電圧は減少する。メモリコアの温度が増加するとき、例えば、抵抗１０５から１２０の間の、異なる温度係数を有する抵抗のこの構成によって、Ｖｒｅｆは増加してもよい。Ｖｒｅｆは、センサ１００の基準電圧を意味し、例えば、検知／読み出しまたは図７に示すＦ－ＲＡＭ １Ｔ１Ｃ基準電圧発生器７１５によって生成される１Ｔ１Ｃ Ｖｒｅｆと区別可能であることに留意されたい。

【0015】

センサ１００は、抵抗１１０と抵抗１２０との間に位置するかまたは結合される抵抗スタック１２５をさらに含んでもよい。抵抗スタック１２５はまた、Ｎｗｅｌｌ抵抗でもよく、複数のタップ点Ｔ１からＴ８を備えてもよく、電流が抵抗スタック１２５を通りグラウンド１６０の方に流れるとき、各タップ点Ｔ１からＴ８の電圧（ＶＴ１からＶＴ８）は、その上のタップ点での電圧より低くてもよい（例えば、ＶＴ２は、ＶＴ１より低い）。８つのタップ点が示されるが、抵抗スタック１２５は、本願明細書において詳述するように、任意の適切な数のタップ点を含んでもよい。各タップ点Ｔ１からＴ８（本願明細書において、抵抗分割点とも称する）は、対応するタップ点の電圧をＶｒｅｆと比較してもよい対応する比較器１３０Ａから１３０Ｈに接続される。上述したように、メモリコアの温度が増加するとき、Ｖｒｅｆは増加してもよく、ノード１５０での電圧は、抵抗１０５から１１５の間の抵抗値の比率に基づいて減少してもよい。その結果、メモリコアの温度が増加するとき、各タップ点Ｔ１からＴ８でのＶＴは減少してもよいので、時間の経過とともに、連続した各比較器１３０Ａから１３０ＨのＶＴがＶｒｅｆ未満に減少するとき、その比較器の出力は、図３に示すように、特定の温度において（例えば、「０」から「１」または「ロー」から「ハイ」に）移行する。このようにして、本願明細書において詳述するように、比較器１３０Ａから１３０Ｈの出力は、９つの異なる温度ゾーンを定義してもよい。

【0016】

図２は、メモリコアの温度が増加するときの各比較器１３０の出力を示す。タップ点Ｔ１は、抵抗はしご１２５の第１のタップ点であるので、タップ点Ｔ１での電圧は、すべてのタップ点Ｔ１からＴ８の間で最も高い。したがって、比較器１３０Ａに対する対応する入力電圧は、すべての比較器１３０Ａから１３０Ｈの間で最も高い。図示のように、メモリコアの温度が９度に到達するとき、ＶＴ１は、Ｖｒｅｆ未満に低下してもよく、比較器１３０Ａは、その出力を一方のバイナリ状態から他方に、例えば、「０」から「１」に変えてもよい。同様に、メモリコアの温度が２５度に到達するとき、ＶＴ２は、Ｖｒｅｆ未満に低下してもよく、比較器１３０Ｂは、その出力を「０」から「１」に変えてもよい。メモリコアの温度が増加を継続するとき、出力として「１」を有する比較器１３０Ａから１３０Ｈの数は、増加してもよい。このようにして、複数の比較器１３０Ａから１３０Ｈの出力は、複数の温度ゾーンを定義してもよい。例えば、比較器１３０Ａおよび１３０Ｂの出力が「１」であり（一方、残りの比較器１３０の出力が「０」である）場合、これは、２５度から３９度の温度ゾーンに対応してもよく、一方、比較器１３０Ａ、１３０Ｂ、１３０Ｃおよび１３０Ｄの出力が「１」である場合、これは、５４度から６７度の温度ゾーンに対応してもよい。温度ゾーンの分解能は、抵抗はしご１２５のタップ点Ｔの数および比較器１３０Ａから１３０Ｈの数を増加させることによって増加しうることに留意されたい。

【0017】

本願明細書において詳述するように、センサ１００は、メモリデバイス（例えば、図７に示すメモリデバイス７００）の一部として１Ｔ１Ｃ基準電圧発生器（例えば、Ｆ－ＲＡＭ １Ｔ１Ｃ基準電圧発生器７１５）に一体化されてもよいので、比較器１３０Ａから１３０Ｈの出力は、１Ｔ１Ｃ Ｖｒｅｆ（すなわち、１Ｔ１Ｃ基準電圧発生器によって生成される基準電圧）を調節するトリムとして用いられ、指示された温度ゾーンに基づいて、メモリコアの温度の変化に起因した影響を補償してもよい。上述したように、センサ１００の出力（すなわち、複数の比較器１３０の出力）は、複数の温度ゾーンを定義してもよい。一実施形態において、１Ｔ１Ｃ基準電圧発生器は、複数の比較器１３０Ａから１３０Ｈから受信される出力信号に基づいて、１Ｔ１Ｃ基準電圧を調節してもよい。例えば、比較器１３０Ａおよび１３０Ｂの出力が「１」であり（一方、残りの比較器１３０の出力が「０」である）場合、これは、２５度から３９度の温度ゾーンに対応してもよく、１Ｔ１Ｃ基準電圧発生器は、それに応じて１Ｔ１Ｃ基準電圧を調節してもよい。比較器１３０Ａ、１３０Ｂ、１３０Ｃおよび１３０Ｄの出力が「１」であり（残りの比較器１３０の出力が「０」である）場合、これは、５４度から６７度の温度ゾーンに対応してもよい。本願明細書において述べられる温度ゾーンは、例のためのみであり、温度ゾーンは、任意の適切な所望の分解能で定義されてもよいことに留意されたい。

【0018】

１Ｔ１Ｃ Ｖｒｅｆを調節することに関して、１Ｔ１Ｃ基準電圧発生器は、任意の適切な手段を用いて、これを達成してもよい。一例では、１Ｔ１Ｃ基準電圧発生器は、１Ｔ１Ｃ Ｖｒｅｆを制御するキャパシタユニットのセットを備えてもよい。センサ１００の出力は、必要に応じて１Ｔ１Ｃ Ｖｒｅｆを増減するように、１Ｔ１Ｃ基準電圧発生器からキャパシタユニットの除去または追加を制御してもよい。他の実施形態では、センサ１００の出力を用いて、フラッシュメモリ、Ｒ－ＲＡＭ、Ｍ－ＲＡＭ、フローティングゲートメモリなどのような他のタイプのメモリ技術の他のシングルエンド検知基準信号強度をトリムまたは調節して、温度を補償してもよい。

【0019】

図３は、Ｆ－ＲＡＭメモリコアのための温度に対するＰターム（正方形を有する曲線３１５として示される）およびＵターム（円を有する曲線３２０として示される）のグラフ３００（ｍＶ）を示す。グラフ３００は、本開示の実施形態の有無にかかわらず生成される温度非依存性の（すなわち、一定の）１Ｔ１Ｃ Ｖｒｅｆ３０５と、本開示の実施形態に従って生成される温度依存性の１Ｔ１Ｃ Ｖｒｅｆ３１０と、を示す。図示のように、メモリコア内のＦ－ＲＡＭセルのＰターム３１５は、メモリコアの温度が増加するとき、段階的に減少する。したがって、温度非依存性の１Ｔ１Ｃ Ｖｒｅｆ３０５を用いると、メモリコアの温度が増加するとき、Ｐターム３１５と１Ｔ１Ｃ Ｖｒｅｆ３０５との間の検知マージンもまた段階的に減少する。その結果、メモリコアの温度が増加するとき、データ「１」を区別する能力は減少する。しかしながら、１Ｔ１Ｃ Ｖｒｅｆ３１０は、温度依存性であり、メモリコアの温度が上昇するとき、センサ１００（または本願明細書において詳述するように、いくつかの実施形態のセンサ４００）の出力によって制御され、減少する。このようにして、Ｐターム３１５と１Ｔ１Ｃ Ｖｒｅｆ３１０との間のマージンは維持される。図３の例において、１Ｔ１Ｃ Ｖｒｅｆ３１０を用いるとき、１２５℃でのＰタームマージンは、同じ温度で１Ｔ１Ｃ Ｖｒｅｆ３０５を用いるときのＰタームマージンの２倍になりうる。

【0020】

センサ１００は、変化しかつ温度依存性の１Ｔ１Ｃ Ｖｒｅｆを実現するために利用されてもよいが、特に、各比較器１３０が異なる電圧オフセットを備えている、および／または、所望の分解能がより高い（例えば、より多くの比較器１３０が必要とされる）シナリオにおいて、抵抗はしご１２５をトリムして所望の温度間隔を有する出力を達成するプロセスは困難となりうる。図４は、図１のセンサ１００での上述した問題を解決するメモリコア（例えば、図７に示されるＦ－ＲＡＭメモリコア７０５）の温度を検知するための温度センサ４００（以下「センサ４００」と称する）を示す。メモリデバイス（例えば、図７に示すメモリデバイス７００）の一部として１Ｔ１Ｃ基準電圧発生器（例えば、Ｆ－ＲＡＭ １Ｔ１Ｃ基準電圧発生器７１５）に一体化されるとき、センサ４００の出力は、本開示のいくつかの実施形態に従って、１Ｔ１Ｃ基準電圧発生器によって用いられ、温度で変化する１Ｔ１Ｃ Ｖｒｅｆを提供してもよい。

【0021】

センサ４００は、抵抗４０５および４１０ならびに抵抗４１５および４２０を備えてもよい。抵抗４０５から４２０は、抵抗回路４０７（例えば、抵抗はしご）を形成してもよい。抵抗４０５および４１０は、Ｎｗｅｌｌ抵抗または大きい正の温度係数を有する他の抵抗デバイスでもよい（すなわち、温度が変化するとき、抵抗４０５および４１０の抵抗値は、著しく変化してもよい）。対照的に、抵抗４１５および４２０は、シリサイドブロックポリシリコン抵抗または抵抗４０５および４１０の温度係数に対してゼロに近い小さい温度係数を有する他の抵抗デバイスでもよい。換言すると、メモリコアの温度が変化するとき、抵抗４１５および４２０の抵抗値は、著しくは変化しない。抵抗４０５から４２０は、図１に示す抵抗１０５から１２０と同じように、一緒に結合されてもよいので、メモリコアの温度が増加するとき、抵抗４０５の抵抗は増加してもよく、それにより、結果として、ノード４５０での電圧（ＶＣｏｕｎｔ）は増加する。ノード４５０は、抵抗４０５と抵抗４１５との間の分割点を表現してもよい。同時に、メモリコアの温度の増加によって、抵抗４１０の抵抗は増加してもよく、一方、抵抗４２０の抵抗値は不変のままであり、それにより、結果として、センサ４００の基準電圧（Ｖｒｅｆ）は減少する。温度が増加するとき、抵抗４１５の下部での電圧は増加してもよく、抵抗４０５の抵抗値を増加させる。メモリコアの温度が増加するとき、抵抗４２０の上部での電圧は減少してもよく、抵抗４１０の抵抗値を増加させる。しかしながら、本願明細書において詳述するように、抵抗４０５は、比較器４２５に対する入力電圧（すなわち、図４で示すＶｒｅｆおよびＶＣｏｕｎｔ）を等しくて、メモリコアの現在の温度が決定されてもよい状態を示すためにトリムまたは構成される可変抵抗でもよい。Ｖｒｅｆは、センサ４００の基準電圧を意味し、例えば、図７に示すＦ－ＲＡＭ １Ｔ１Ｃ基準電圧発生器７１５によって生成される１Ｔ１Ｃ Ｖｒｅｆと区別可能であることに留意されたい。

【0022】

上述したように、メモリコアの温度が増加するとき、Ｖｒｅｆは段階的に減少してもよく、一方、ＶＣｏｕｎｔは段階的に増加する。したがって、メモリコアの温度が増加するとき、ＶｒｅｆおよびＶＣｏｕｎｔを等しくするために、抵抗４０５の抵抗は減少しなければならない。したがって、センサ４００は、入力として抵抗回路４０７の出力電圧（ＶｒｅｆおよびＶＣｏｕｎｔ）を受信してもよい比較器４２５をさらに含んでもよい。センサ４００は、アップ／ダウンカウンタロジックブロック４３０（以下カウンタ４３０と称する）をさらに含んでもよく、カウンタ４３０は、本願明細書において詳述するように、比較器４２５に結合され、フィードバックループを形成し、抵抗４０５の制御を可能にしてもよい。カウンタ４３０は、比較器４２５の出力に基づいてカウント値を維持してもよく、カウント値の現在値を出力してもよい。より詳しくは、メモリコアの温度が増加するとき、Ｖｒｅｆは段階的に減少してもよく、一方、ＶＣｏｕｎｔは段階的に増加し、したがって、ＶＣｏｕｎｔが今やＶｒｅｆを上回るとき、比較器４２５の出力は、「１」（「ハイ」）でもよい。比較器４２５から１の入力を受信することに応答して、カウンタ４３０は、カウントアップ（現在のカウント値をインクリメント）してもよい。ＶＣｏｕｎｔがＶｒｅｆを下回る場合、比較器４２５の出力は、「０」（「ロー」）でもよく、カウンタ４３０は、０の入力を受信することに基づいて、カウントダウン（現在のカウント値をデクリメント）してもよい。カウンタ４３０は、発振器４４０により提供されるクロック信号に基づいて動作してもよい。カウンタ４３０のカウント値は、例えば、１００から２００まで変動してもよく、カウント値が増加するとき、これは、メモリコアの温度の増加に対応してもよい。いくつかの実施形態では、カウント値は、最小値０を有してもよく、（Ｘビットのアップ／ダウンカウンタのために）最大値２^Ｘ－１を有してもよい。

【0023】

カウンタ４３０は、カウント値の現在値（図４および図５では「カウンタデジタル出力［７：０］」として示される）を「ｘ」ビット（図４の例では８）のデジタル入力ワードとして出力してもよく、カウント値の現在値を用いて、抵抗４０５の抵抗値を制御（トリム）して、ＶＣｏｕｎｔおよびＶｒｅｆを段階的に等しくする。現在値が段階的に増加するとき、抵抗４０５の抵抗値は段階的に減少してもよい。例えば、現在値が１０ずつ増加するごとに、カウンタ４３０は、「ｘ」ビットの入力ワードの１つまたは複数のビットを変え、現在の温度を反映してもよい（例えば、現在値が６から１６に変化することは、デジタル出力ワードが００１１０から０１００００まで変化することに対応してもよい）。したがって、５０度において、入力ワードは、０００００でもよく、メモリコアの温度が増加するとき、入力ワードの１つまたは複数のビットは、（例えば、ローからハイに（「０」から「１」に）またはハイからローに）変化してもよく、これは、温度の増加に対応してもよい。上述した例を継続すると、５０度から６０度までの温度の変化は、結果として、００００１の入力ワードになってもよい。したがって、メモリコアの温度が増加し（ＶＣｏｕｎｔの増加およびＶｒｅｆの減少を引き起こす）とき、現在値は増加し、結果として、カウンタデジタル出力は、抵抗４０５の抵抗値を段階的に低下させてもよい。同様に、メモリコアの温度が低下する場合、Ｖｃｏｕｎｔは、Ｖｒｅｆ未満に低下し、比較器４２５の出力は、０である。これにより、カウンタ４３０は、カウント値をデクリメントし、ＶＣｏｕｎｔおよびＶｒｅｆが等しくなるまで、抵抗４０５の抵抗値を増加させるカウンタデジタル出力を生成してもよい。比較器４２５およびカウンタ４３０のこの動作は、ＶｒｅｆおよびＶＣｏｕｎｔが等しくなる（比較器４２５の入力電圧が等しくなる）まで、抵抗４０５の値を継続的に調節し、これにより、比較器４２５の出力は、「１」と「０」との間で交互にシフトしてもよい。これは、ひいては、カウンタ４３０を、２つのカウント値の間でトグル（安定化）させてもよい。例えば、ＶｒｅｆおよびＶＣｏｕｎｔが等しくなると、カウント値の現在値は、９９と１００との間で交互にシフトしてもよい。この状態が達成されると、カウンタ４３０の出力（上述した例では９９または１００）は、メモリコアの現在の温度を示してもよい。

【0024】

カウンタ４３０は、カウント変換器ロジックブロック４３５（以下カウント変換器４３５）に結合されてもよく、カウント変換器４３５は、入力として、カウンタ４３０からのカウンタデジタル出力を受信し、１Ｔ１Ｃ基準電圧発生器が１Ｔ１Ｃ Ｖｒｅｆを生成する際に用いるために、カウンタデジタル出力を「ｘ」ビットのトリム（図４および図５においてｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［１１：０］として示される）に変換してもよい。より詳しくは、カウント変換器４３５は、プロセスコーナにわたりデジタルカウンタ出力値を正規化し、正規化されたカウンタ出力値を１Ｔ１Ｃ基準電圧発生器のためのトリムに変換してもよい。これらのトリムは、時間の経過とともに（例えば、メモリコアの温度が増加するとき）１Ｔ１Ｃ基準電圧発生器に提供されてもよく、１Ｔ１Ｃ基準電圧発生器は、トリムを利用して、メモリコアの温度プロファイルに基づく温度依存性の１Ｔ１Ｃ Ｖｒｅｆを提供してもよい。

【0025】

図４に記載されている実施形態は、単一の比較器を含み、考慮すべき入力オフセット差が存在しないため、較正するのがより容易である温度センサを提供する。発振器４４０は、クロック信号をカウンタ４３０に出力するために必要であるが、温度センサ４００は、センサ１００と比較してより高い分解能（例えば、より多くの出力ビット）を提供してもよく、このこともまた有利である。加えて、検出温度は、隣接する温度検出の間のカウント値の数を変えることによって構成可能である。例えば、カウント値が（２５℃で）１００であるとき、ｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［０］は１でもよく、カウント値が（３５℃で）１１０であるとき、ｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［１］は１でもよい。これは、カウント値が（２５℃で）１００であるとき、ｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［０］は１でもよく、カウント値が（４０℃で）１１４であるとき、ｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［１］は１でもよいように変えることができる。

【0026】

図５は、本開示のいくつかの実施形態に従って、センサ４００のブロック図を示す。図示するように、センサ４００は、センサ４００をオン／オフして電流消費を管理してもよいブザー回路４４５（以下「ブザー４４５」と称する）に結合されてもよい。これは、メモリコアの温度が瞬間的には変化せず、むしろある間隔（例えば、１０度／秒）で変化するので可能である。したがって、ブザー４４５は、オン／オフパルス（図５において「Ｔｍｐｓｅｎ＿ｏｎ／ｏｆｆ」として示される）を生成してもよく、オン／オフパルスによって、センサ４００は、ある期間でウェイクアップし、メモリコア（図５に示されない）の温度を検知し、直ちにスリープに戻ることができる。このようにして、ブザー４４５は、センサ４００の電力消費を最適化してもよい。ブザー４４５は、例えば、１から２ＭＨｚの周波数で動作してもよいそれ自身のリング発振器４４５Ａを利用してもよい。

【0027】

図６Ａは、時間の経過とともにある温度センサ４００の性能のグラフ６００であり、具体的には、比較器４２５への入力（ＶｒｅｆおよびＶＣｏｕｎｔ）、カウンタデジタル出力およびブザー４４５オン／オフパルス（Ｔｍｐｓｅｎ＿ｏｎ／ｏｆｆ）対時間のグラフ６００である。グラフ６００のために、カウンタデジタル出力の１０進値は、電圧に変換され、波形として示される。図示のように、ブザー４４５は、最初の１０マイクロ秒（μｓ）の間、センサ４００に「オン」信号を提供してもよく、その時間の間、センサ４００は、メモリコアの温度が、カウンタデジタル出力によって（１０進法で）１００．０として表現される－４０℃（１４５．０Ｖとしても示される）であると決定してもよい。図６Ａは、本願明細書において詳述するように、比較器４２５への入力（ＶｒｅｆおよびＶＣｏｕｎｔ）が、１０μｓの測定サイクルの最初には相違するが、ＶｒｅｆおよびＶＣｏｕｎｔが等しくなるまで、比較器４２５およびカウンタ４３０の動作が抵抗４０５の値を継続的に調節するので、最後に近づくとどのように一致するかということもまた示す。１０μｓにおいて、ブザー４４５は、センサ４００に「オフ」信号を送信してもよい。その後、４７μｓにおいて、ブザー４４５は、センサ４００に「オン」信号を再び送信してもよく、その後再び、５２μｓにおいて、センサ４００に「オフ」信号を送信する。この第２の測定サイクルの間、センサ４００は、メモリコアの温度が、カウンタデジタル出力によって（１０進法で）１４５．０として表現される５０℃（１９２．０Ｖとしても示される）であると決定してもよい。再び、比較器４２５およびカウンタ４３０の動作が、ＶｒｅｆおよびＶＣｏｕｎｔを等しくするとき、ＶｒｅｆおよびＶＣｏｕｎｔ値は、測定サイクルの後期まで異なってもよい。

【0028】

図６Ｂは、メモリコアの温度が増加するとき、カウンタ４３０からのカウンタデジタル出力［７：０］（１０進法）、および、カウント変換器４３５によってカウンタデジタル出力［７：０］から生成されるｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［１１：０］を示すグラフである。図６Ｂは、カウント変換器４３５が、プロセスコーナにわたりカウンタのデジタルカウンタ出力値を正規化し、正規化されたカウンタデジタル出力値を１Ｔ１Ｃ基準電圧発生器のためのトリムに変換するときの、カウンタデジタル出力［７：０］とｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［１１：０］との関係を示す。

【0029】

図７Ａは、本開示の実施形態が実現されてもよいメモリデバイス７００を示す。メモリデバイス７００は、Ｆ－ＲＡＭメモリコア７０５、センサ４００、タイミング制御７１０および１Ｔ１Ｃ基準電圧発生器７１５を備える。センサ４００が示されるが、ここで、図１に示されるセンサ１００もまた用いられてもよい。図示のように、センサ４００（またはセンサ１００）の出力は、１Ｔ１Ｃ基準電圧発生器７１５に提供され、１Ｔ１Ｃ基準電圧発生器７１５は、センサ４００の出力に基づいて、Ｆ－ＲＡＭメモリコアに提供する１Ｔ１Ｃ基準を調節する。本願明細書において述べられるように、センサ４００の出力は、１Ｔ１Ｃ基準電圧発生器が、（図３において１Ｔ１Ｃ Ｖｒｅｆ３１０として最良に示されるように）温度依存性の１Ｔ１Ｃ Ｖｒｅｆを生成するために用いるのに適切なトリムを備えてもよく、温度依存性の１Ｔ１Ｃ Ｖｒｅｆは、単一のシングルエンド検知／読み出し動作のためにＦ－ＲＡＭコア７０５に供給される。この１Ｔ１Ｃ Ｖｒｅｆによって、メモリデバイス７００は、本願明細書において述べられる温度の範囲にわたり、ＰタームとＵタームとを区別することができる。図３に示すように、本開示の実施形態を用いて生成される１Ｔ１Ｃ Ｖｒｅｆは、温度依存性であり、温度範囲にわたりＰタームまたはＵタームの間の区別を可能にする温度プロファイルを有する。メモリデバイス７００は、１Ｔ１Ｃ Ｖｒｅｆを調整することができるので、ＰタームとＵタームとの間のエラーのマージンが温度範囲の全体にわたって一定のままであることを確実にすることができる。タイミング制御回路７１０は、メモリデバイス７００のさまざまな構成要素の間でタイミングおよび調整を提供してもよい。Ｆ－ＲＡＭメモリコア７０５として示されるが、メモリコアは、フローティングゲート、フラッシュ、Ｒ－ＲＡＭ、Ｍ－ＲＡＭなどのような任意の適切なメモリ技術に基づくメモリデバイスでもよい。１Ｔ１Ｃ基準電圧発生器７１５は、温度依存性の検知基準信号を前記メモリデバイスに提供するデバイスでもよく、温度センサ４００または１００の出力に少なくとも部分的に応答して、検知基準信号強度をトリムまたは調節する。

【0030】

図７Ｂは、メモリ部分７６０を含む半導体メモリ７５０のブロック図を示す。メモリ部分７６０内には、各々共通のワード線（ＷＬ）を共有する多くの行および各々共通のビット線を共有する多くの列に配置される不揮発性（ＮＶ）メモリセル７７０のメモリアレイ７６５が存在する。一実施形態において、ＮＶメモリセル７７０は、例えば、１Ｔ１Ｃ Ｆ－ＲＡＭセルでもよい。一実施形態において、１Ｔ１Ｃ基準電圧発生器７７５およびセンサ４００（またはいくつかの実施形態におけるセンサ１００）はまた、メモリ部分７６０内に配置されてもよい。半導体メモリ７５０は、マイクロコントローラ、マイクロプロセッサまたは状態機械のような処理要素７８０をさらに含む。一実施形態において、処理要素７８０は、ＷＬ、ＲＷＬ信号のようなコマンドまたは制御信号を、上述したような読み出し、消去およびプログラム動作を実行するためにＮＶメモリセル７７０および基準生成アレイ７７５の各々に発行し、かつ、メモリアレイ７６５から読み出すかまたはメモリアレイ７６５に書き込むために他の周辺回路に発行してもよい。周辺回路は、行デコーダ７８５を含み、メモリアレイ７６５のＮＶメモリセル７７０のワード線に対するメモリアドレスを変換および適用する。データワードが、半導体メモリ７５０から読み出されるとき、選択ワード線（ＷＬ）に結合されているＮＶメモリセル７７０は、ビット線に読み出され、それらの線の状態は、センス増幅器／ドライバ７９０によって検出される。列デコーダ７９５は、ビット線からのデータをセンス増幅器／ドライバ７９０に出力する。一実施形態において、行デコーダ７８５および／または列デコーダ７９５は、読み出しワード線（ＲＷＬ）に対するアドレスを変換および適用し、特定の複合型温度依存性の１Ｔ１Ｃ基準信号を、読み出し動作のために、センス増幅器／ドライバ７９０に出力するのを制御してもよい。

【0031】

図８は、本開示のいくつかの実施形態に従って、温度依存性の１Ｔ１Ｃ基準電圧を印加するための方法８００のフロー図である。方法８００は、ハードウェア（例えば、回路、専用ロジック、プログラム可能ロジック、プロセッサ、処理デバイス、中央演算処理装置（ＣＰＵ）、システムオンチップ（ＳｏＣ）など）、ソフトウェア（例えば、処理デバイス上で動作／実行する命令）、ファームウェア（例えば、マイクロコード）またはそれらの組み合わせを備えてもよい処理ロジックによって実行されてもよい。例えば、方法８００は、図４および図５のセンサ４００によって実行されてもよい。

【0032】

図４および図５もまた参照すると、ブロック８０５において、メモリコアの温度が増加するとき、Ｖｒｅｆは段階的に減少してもよく、一方、ＶＣｏｕｎｔは段階的に増加する。したがって、メモリコアの温度が増加するとき、ＶｒｅｆおよびＶＣｏｕｎｔを等しくするために、抵抗４０５の抵抗は、減少しなければならない。したがって、センサ４００は、比較器４２５をさらに含んでもよく、比較器４２５は、ブロック８１０において、入力として、抵抗回路４０７の出力電圧（ＶｒｅｆおよびＶＣｏｕｎｔ）を受信してもよい。センサ４００は、アップ／ダウンカウンタロジックブロック４３０（以下カウンタ４３０と称する）をさらに含んでもよく、カウンタ４３０は、比較器４２５に結合され、本願明細書において詳述するように、フィードバックループを形成し、抵抗４０５の制御を可能にしてもよい。カウンタ４３０は、ブロック８１５において、（ひいては、メモリコアの温度に依存する）比較器４２５の出力に基づいてカウント値を維持してもよく、カウント値の現在値を出力してもよい。より詳しくは、メモリコアの温度が増加するとき、Ｖｒｅｆは段階的に減少してもよく、一方、ＶＣｏｕｎｔは段階的に増加し、したがって、ＶＣｏｕｎｔが今やＶｒｅｆを上回るとき、比較器４２５の出力は、「１」（「ハイ」）でもよい。比較器４２５から１の入力を受信することに応答して、カウンタ４３０は、カウントアップ（現在のカウント値をインクリメント）してもよい。ＶＣｏｕｎｔがＶｒｅｆを下回る場合、比較器４２５の出力は、「０」（「ロー」）でもよく、カウンタ４３０は、０の入力を受信することに基づいて、カウントダウン（現在のカウント値をデクリメント）してもよい。カウンタ４３０は、発振器４４０により提供されるクロック信号に基づいて動作してもよい。カウンタ４３０のカウント値は、例えば、５０から１５０まで変動してもよく、カウント値が増加するとき、これは、メモリコアの温度の増加に対応してもよい。いくつかの実施形態では、カウント値は、最小値０を有してもよく、（Ｘビットのアップ／ダウンカウンタのために）最大値２^Ｘ－１を有してもよい。

【0033】

ブロック８２０において、カウンタ４３０は、カウント値の現在値（図４および図５では「カウンタデジタル出力［７：０］」として示される）を「ｘ」ビット（図４の例では８）のデジタル入力ワードとして出力してもよく、カウント値の現在値を用いて、抵抗４０５の抵抗値を制御（トリム）して、ＶＣｏｕｎｔおよびＶｒｅｆを段階的に等しくする。現在値が段階的に増加するとき、抵抗４０５の抵抗値は段階的に減少してもよい。例えば、現在値が１０ずつ増加するごとに、カウンタ４３０は、「ｘ」ビットの入力ワードの１つまたは複数のビットを変え、現在の温度を反映してもよい（例えば、現在値が６から１６に変化することは、デジタル出力ワードが００１１０から０１００００まで変化することに対応してもよい）。したがって、５０度において、入力ワードは、０００００でもよく、メモリコアの温度が増加するとき、入力ワードの１つまたは複数のビットは、（例えば、ローからハイに（「０」から「１」に）またはハイからローに）変化してもよく、これは、温度の増加に対応してもよい。上述した例を継続すると、５０度から６０度までの温度の変化は、結果として、００００１の入力ワードになってもよい。したがって、メモリコアの温度が増加し（ＶＣｏｕｎｔの増加およびＶｒｅｆの減少を引き起こす）とき、現在値は増加し、結果として、カウンタデジタル出力は、抵抗４０５の抵抗値を段階的に低下させてもよい。同様に、メモリコアの温度が低下する場合、Ｖｃｏｕｎｔは、Ｖｒｅｆ未満に低下し、比較器４２５の出力は、０である。これにより、カウンタ４３０は、カウント値をデクリメントし、ＶＣｏｕｎｔおよびＶｒｅｆが等しくなるまで、抵抗４０５の抵抗値を増加させるカウンタデジタル出力を生成してもよい。比較器４２５およびカウンタ４３０のこの動作は、ＶｒｅｆおよびＶＣｏｕｎｔが等しくなる（比較器４２５の入力電圧が等しくなる）まで、抵抗４０５の値を継続的に調節し、これにより、比較器４２５の出力は、「１」と「０」との間で交互にシフトしてもよい。これは、ひいては、カウンタ４３０を、２つのカウント値の間でトグル（安定化）させてもよい。例えば、ＶｒｅｆおよびＶＣｏｕｎｔが等しくなると、カウント値の現在値は、９９と１００との間で交互にシフトしてもよい。この状態が達成されると、カウンタ４３０の出力（上述した例では９９または１００）は、メモリコアの現在の温度を示してもよい。

【0034】

カウンタ４３０は、カウント変換器ロジックブロック４３５（以下カウント変換器４３５）に結合されてもよく、カウント変換器４３５は、入力として、カウンタ４３０からのカウンタデジタル出力を受信し、１Ｔ１Ｃ基準電圧発生器が１Ｔ１Ｃ Ｖｒｅｆを生成する際に用いるために、カウンタデジタル出力を「ｘ」ビットのトリム（図４および図５においてｔｈｅｒｍ＿ｓｅｎｓｅ＿ｔｒｉｍ［１１：０］として示される）に変換してもよい。より詳しくは、ブロック８２５において、カウント変換器４３５は、プロセスコーナにわたりデジタルカウンタ出力値を正規化し、正規化されたカウンタ出力値を１Ｔ１Ｃ基準電圧発生器のためのトリムに変換してもよい。これらのトリムは、時間の経過とともに（例えば、メモリコアの温度が増加するとき）１Ｔ１Ｃ基準電圧発生器に提供されてもよく、１Ｔ１Ｃ基準電圧発生器は、ブロック８３０において、トリムを利用して、メモリコアの温度プロファイルに基づく温度依存性の１Ｔ１Ｃ Ｖｒｅｆを提供してもよい。

【0035】

本願明細書において記載されている実施形態は、相互キャパシタンス検知システム、自己キャパシタンス検知システムまたは両方の組み合わせのさまざまな設計において用いられてもよい。本願明細書において記載されている実施形態は、この開示の利益を有する当業者によって認められるように、特定の容量検知の解決法に関係するものではなく、光検知の解決法を含む他の検知の解決法によって同様に用いられうる。

【0036】

上述した説明において、多数の詳細が記載されている。しかしながら、本開示の実施形態が、これらの具体的な詳細なしで実施されてもよいことは、この開示の利益を有する当業者に明らかである。いくつかの例において、周知の構造およびデバイスは、説明を不明瞭にすることを回避するために、詳細ではなくむしろブロック図形式で示される。

【0037】

詳細な説明のいくつかの部分は、コンピュータメモリ内のデータビット上の動作のアルゴリズムおよび象徴に関して提示される。これらのアルゴリズムの記述および表現は、データ処理技術における当業者によって、彼らの仕事の内容を他の当業者に最も効果的に伝えるために用いられる手段である。アルゴリズムは、ここで一般的に、所望の結果につながるステップの首尾一貫したシーケンスであるとみなされる。ステップは、物理量の物理的処置を要求するステップである。これらの量は必須ではないが、通常、格納、転送、結合、比較また操作可能な電気または磁気信号という形をとる。これらの信号をビット、値、要素、シンボル、キャラクタ、ターム、数字などと称することは、主として一般的な用法という理由から時には都合がよいことがわかっている。

【0038】

しかしながら、これらおよび類似の用語のすべては、適切な物理量に関連付けられるべきであり、これらの量に適用される単なる便利なラベルであると心にとどめるべきである。特に明記しない限り、上述した説明から明らかなように、説明全体にわたり、「決定する」、「検出する」、「比較する」、「リセットする」、「加算する」、「計算する」などのような用語を利用する議論は、コンピューティングシステムのレジスタおよびメモリ内の物理（例えば、電子的な）量として表現されるデータを、操作し、コンピューティングシステムのメモリもしくはレジスタまたは他のこの種の情報記憶装置、送信装置もしくは表示装置内の物理量として同様に表現される他のデータに変換する、コンピューティングシステムまたは類似の電子コンピューティングデバイスのアクションおよびプロセスを意味することを認識されたい。

【0039】

本願明細書において用いられる「例」または「例示的」という用語は、例、実例または説明として機能することを意味するために用いられる。「例」または「例示的」として本願明細書において記載される任意の態様または設計は、必ずしも、他の態様または設計よりも好ましいかまたは有利であるとして解釈されるものではない。むしろ、「例」または「例示的」という用語の使用は、具体的な方法で本概念を提示することを意図する。本出願において用いられるとき、「または」という用語は、排他的な「または」ではなく、包括的な「または」を意味することを意図する。すなわち、特に明記しない限り、または、文脈から明確でない限り、「Ｘは、ＡまたはＢを含む」は、自然な包括的な並べ替えのいずれかを意味することを意図する。すなわち、ＸがＡを含む場合、ＸがＢを含む場合、または、ＸがＡおよびＢの両方を含む場合、上述した例のいずれかにおいて「ＸはＡまたはＢを含む」が満たされる。加えて、この出願および添付の請求の範囲において用いられている単数形の不定冠詞は、概して、特に明記しない限り、または、文脈から明確でない限り、「１つまたは複数」を意味するものと解釈されるべきである。さらに、全体における「実施形態」または「一実施形態」または「実施態様」または「一実施態様」という用語の使用は、そのように記載されない限り、同じ実施形態または実施態様を意味することを意図しない。

【0040】

本願明細書において記載されている実施形態はまた、本願明細書における動作を実行する装置に関するものでもよい。この装置は、必要な目的のために特別に構築されてもよいし、または、コンピュータ内に格納されるコンピュータプログラムによって選択的に作動または再構成される汎用コンピュータを備えてもよい。この種のコンピュータプログラムは、非一時的コンピュータ可読記憶媒体、例えば、これらに限定されるものではないが、フロッピーディスク、光ディスク、ＣＤ－ＲＯＭおよび磁気光ディスクを含む任意のタイプのディスク、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気または光学カード、フラッシュメモリまたは電子命令を格納するのに適している任意のタイプの媒体内に格納されてもよい。「コンピュータ可読記憶媒体」という用語は、１つまたは複数の命令セットを格納する単一の媒体または複数の媒体（例えば、集中または分散データベースおよび／または関連付けられたキャッシュおよびサーバ）を含むものとみなすべきである。「コンピュータ可読媒体」という用語はまた、機械による実行のための命令セットを格納、符合化または伝達することができ、機械に本実施形態の方法の任意の１つまたは複数を実行させる任意の媒体を含むものとみなされる。したがって、「コンピュータ可読記憶媒体」という用語は、これらに限定されるものではないが、固体メモリ、光媒体、磁気媒体、機械による実行のための命令セットを格納することができ、機械に本実施形態の方法の任意の１つまたは複数を実行させる任意の媒体を含むものとみなされる。

【0041】

本願明細書において提示されるアルゴリズムおよびディスプレイは、任意の特定のコンピュータまたは他の装置に本質的に関連するものではない。本願明細書における教示に従うプログラムによって、さまざまな汎用システムが用いられてもよいか、または、必要な方法ステップを実行するために、専門の装置を構築することが都合がよいと判明してもよい。さまざまなこれらのシステムのための必要な構造は、以下の説明から明らかになる。加えて、本実施形態は、なんらかの特定のプログラミング言語に関して記載されるものではない。さまざまなプログラミング言語を用いて、本願明細書において記載されている実施形態の教示を実施してもよいことを認識されたい。

【0042】

上述した説明は、特定のシステム、構成要素、方法などの例のような多数の具体的な詳細を記載し、本開示のいくつかの実施形態の良好な理解を提供する。しかしながら、本開示の少なくともいくつかの実施形態が、これらの具体的な詳細なしで実施されてもよいことは、当業者に明らかである。他の例において、周知の構成要素または方法は、本実施形態を不必要に不明瞭にすることを回避するために、詳細には記載されていないかまたは単純なブロック図形式で提示されている。したがって、上述した具体的な詳細は、単に例示的なだけである。特定の実施態様は、これらの例示的な詳細から変化してもよく、依然として本実施形態の範囲内であると考えられてもよい。

【0043】

上述した説明が例示的であり限定的ではないことを意図していることを理解されたい。多くの他の実施形態は、上述した説明を読み、理解すると、当業者に明らかである。それゆえ、実施形態の範囲は、添付の請求の範囲に関して、この種の請求項の権利が与えられる均等物の全範囲とともに決定されなければならない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7A】

【図7B】

【図8】

【国際調査報告】