特表 2024-508588 統一メモリ・アドレス変換

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-28

(54)【発明の名称】統一メモリ・アドレス変換

(51)【国際特許分類】

   G06F 12/10 20160101AFI20240220BHJP

   G06F 12/1009 20160101ALI20240220BHJP

   G06F 12/1018 20160101ALI20240220BHJP

【ＦＩ】

G06F12/10

G06F12/1009

G06F12/1018

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023540042

(86)(22)【出願日】2022-02-24

(85)【翻訳文提出日】2023-06-29

(86)【国際出願番号】 EP2022054650

(87)【国際公開番号】W WO2022189159

(87)【国際公開日】2022-09-15

(31)【優先権主張番号】17/199,315

(32)【優先日】2021-03-11

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(72)【発明者】

【氏名】ウェイト、チャールズ

(72)【発明者】

【氏名】キャンベル、ディヴィッド

(72)【発明者】

【氏名】トゥルーラヴ、ジェイク

(72)【発明者】

【氏名】ジョイナー、ジョディ

(72)【発明者】

【氏名】クリーゲル、ジョン

(72)【発明者】

【氏名】キンケード、グレン

【テーマコード（参考）】

5B205

【Ｆターム（参考）】

5B205RR02

5B205RR05

5B205RR23

(57)【要約】

統一メモリ・アドレス変換システムは、物理メモリの実アドレス（ＲＡ）について異なるモードの変換要求を受信するように構成される変換キュー・モジュールを含む。変換キャッシュ（ＸＬＴＣ）インタフェースは、ＲＡのための前の要求についての成功裏の変換結果を受信し、前の成功裏の変換結果を変換キュー・モジュールに提供するように構成される。複数のページ・テーブル・エントリ・グループ（ＰＴＥＧ）検索モジュールは、変換キュー・モジュールに結合される。統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュールは、異なるモードの変換要求の各モードのために変換サポートを提供するように構成される。メモリ・インタフェースは、ＵＴＷＡＧモジュールと物理メモリとの間に結合される。

【特許請求の範囲】

【請求項1】

統一メモリ・アドレス変換システムであって、
物理メモリの実アドレス（ＲＡ）について異なるモードの変換要求を受信するように構成される変換キュー・モジュールと、
ＲＡのための前の要求についての成功裏の変換結果を受信し、前記前の成功裏の変換結果を前記変換キュー・モジュールに提供するように構成される変換キャッシュ（ＸＬＴＣ）インタフェースと、
前記変換キュー・モジュールに結合されたページ・テーブル・エントリ・グループ（ＰＴＥＧ）検索モジュールまたはセグメント・テーブル・エントリ・グループ（ＳＴＥＧ）検索モジュールの少なくとも一方と、
前記異なるモードの変換要求の各モードのために変換サポートを提供するように構成される統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュールと、
前記ＵＴＷＡＧモジュールと前記物理メモリとの間に結合されたメモリ・インタフェースと
を備える、システム。

【請求項2】

前記ＸＬＴＣインタフェース、前記ＰＴＥＧ検索モジュール、前記ＳＴＥＧ検索モジュール、および前記変換キュー・モジュールは、全ての変換モードによって共有される、請求項１に記載のシステム。

【請求項3】

前記異なるモードの変換要求は、
ハッシュ化ページ・テーブル（ＨＰＴ）要求、
セグメント・テーブル要求、
非入れ子式ラディックス要求、および、
入れ子式ラディックス要求
のうちの少なくとも１つを含む、請求項１または請求項２に記載のシステム。

【請求項4】

前記変換要求のそれぞれは、前記変換キュー・モジュールのシーケンス・モジュールによって処理される、請求項３に記載のシステム。

【請求項5】

前記変換キュー・モジュールの前記シーケンス・モジュールは、前記変換要求どうしの間でラウンド・ロビン調停を提供するように構成される、請求項４に記載のシステム。

【請求項6】

前記ＵＴＷＡＧモジュールの前記変換サポートは、
パーティション・テーブル・エントリ実アドレス生成（ＰＡＴＥ ＲＡ ＧＥＮ）、
有効アドレス（ＥＡ）から仮想アドレス（ＶＡ）への変換を提供するように作動するセグメント・テーブル・エントリ・グループ仮想アドレス生成（ＳＴＥＧ ＶＡ ＧＥＮ）、
中間仮想アドレス（ＳＴＥＧ ＶＡ）ツー実アドレス（ＲＡ）変換を定義するように作動するセグメント・テーブル・エントリ・グループ実アドレス生成（ＳＴＥＧ ＲＡ ＧＥＮ）、
ページ・テーブル・エントリ・グループ実アドレス生成（ＰＴＥＧ ＲＡ ＧＥＮ）、
ラディックス・ホスト実アドレス生成（ＲＡＤＩＸ ＨＯＳＴ ＲＡ ＧＥＮ）、または、
ラディックス・ゲスト実アドレス生成（ＲＡＤＩＸ ＧＵＥＳＴ ＲＡ ＧＥＮ）
のうちの少なくとも１つを含む、請求項１ないし５のいずれかに記載のシステム。

【請求項7】

前記変換キュー・モジュールの各変換キュー・エントリに結合された有限状態マシンをさらに備える、請求項１ないし６のいずれかに記載のシステム。

【請求項8】

前記状態マシンは、前記ＵＴＷＡＧモジュールの全ての変換サポートによって共有される、請求項７に記載のシステム。

【請求項9】

統一メモリ・アドレス変換を提供する方法であって、
変換キュー・モジュールによって、物理メモリの実アドレス（ＲＡ）について複数の変換要求を受信すること、
前記複数の変換要求のそれぞれを、前記変換キュー・モジュールの変換ウォーク・キュー・エントリに割り振ること、
各変換ウォーク・キュー・エントリについて、
対応する変換要求から開始仮想アドレス（ＶＡ）および変換モードを決定すること、
前記ＶＡおよび変換モードを、異なる変換モードに対処する複数の変換サポートを含む統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュールに提供すること、および、
前記変換モードに基づいて、前記ＵＴＷＡＧモジュールによって、前記ＶＡをＲＡに変換すること
を含む、方法。

【請求項10】

前記複数の変換要求は、一様なモードでない、請求項９に記載の方法。

【請求項11】

前記複数の変換要求は、
ハッシュ化ページ・テーブル（ＨＰＴ）要求、
セグメント・テーブル要求、
非入れ子式ラディックス要求、または、
入れ子式ラディックス要求
のうちの少なくとも１つを含む、請求項９または請求項１０に記載の方法。

【請求項12】

前記複数の変換要求のうちの１つの変換要求は、１つまたは複数の前の成功裏の変換結果を記憶するように動作する変換キャッシュ（ＸＬＴＣ）から変換キャッシュ（ＸＬＴＣ）インタフェースによって受信される、請求項９ないし１１のいずれかに記載の方法。

【請求項13】

前記ＸＬＴＣインタフェース、１つまたは複数のページ・テーブル・エントリ・グループ（ＰＴＥＧ）検索モジュール、および前記変換キュー・モジュールは、全ての変換モードによって共有される、請求項１２に記載の方法。

【請求項14】

前記複数の変換ウォーク・キュー・エントリのうちの１つの変換ウォーク・キュー・エントリに対する各変換要求の割り振りは、一致する前の結果が前記ＸＬＴＣ内に見出されないと判定すると行われる、請求項１２に記載の方法。

【請求項15】

各変換ウォーク・キュー・エントリは、プロセッサの各クロック・サイクルについて異なる、請求項９に記載の方法。

【請求項16】

前記複数の変換ウォーク・キュー・エントリの間でラウンド・ロビン調停を提供することをさらに含む、請求項９に記載の方法。

【請求項17】

前記ＵＴＷＡＧモジュールの前記変換サポートは、
パーティション・テーブル・エントリ実アドレス生成（ＰＡＴＥ ＲＡ ＧＥＮ）、
有効アドレス（ＥＡ）ツー仮想アドレス（ＶＡ）変換を提供するセグメント・テーブル・エントリ・グループ仮想アドレス生成（ＳＴＥＧ ＶＡ ＧＥＮ）、
中間仮想アドレス（ＳＴＥＧ ＶＡ）ツー実アドレス（ＲＡ）変換を定義するセグメント・テーブル・エントリ・グループ実アドレス生成（ＳＴＥＧ ＲＡ ＧＥＮ）、
ページ・テーブル・エントリ・グループ実アドレス生成（ＰＴＥＧ ＲＡ ＧＥＮ）、
ラディックス・ホスト実アドレス生成（ＲＡＤＩＸ ＨＯＳＴ ＲＡ ＧＥＮ）、または、
ラディックス・ゲスト実アドレス生成（ＲＡＤＩＸ ＧＵＥＳＴ ＲＡ ＧＥＮ）
のうちの少なくとも１つを提供する、請求項９に記載の方法。

【請求項18】

有限状態マシンを前記変換キュー・モジュールの各変換キュー・エントリに結合することをさらに含む、請求項９ないし１７のいずれかに記載の方法。

【請求項19】

前記状態マシンは、全ての変換モードによって共有される、請求項１８に記載の方法。

【請求項20】

コンピューティング・デバイスであって、
プロセッサと、
前記プロセッサに結合されたメモリと、
請求項１ないし８のいずれかに記載の統一メモリ・アドレス変換システムとを備え、前記ＵＴＷＡＧモジュールは前記メモリに記憶され、前記プロセッサによる前記ＵＴＷＡＧモジュールの実行は、前記異なるモードの変換要求の各モードのために前記変換サポートを提供するように前記コンピューティング・デバイスを構成する、コンピューティング・デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に、コンピュータ・システムに関し、より詳細には、複数のオペレーティング・システムをサポートする処理システム内のメモリ・テーブルを管理することに関する。

【背景技術】

【0002】

近年、コンピューティング・プラットフォームのオペレーティング・システムは、時として仮想アドレスと呼ばれる、プログラムによって使用されるメモリ・アドレスをコンピュータのメモリ内の物理アドレスにマッピングするために、ハードウェアおよびソフトウェアの組合せを使用する。こうして、主ストレージは、連続アドレス空間において一様なセグメントとして見える。オペレーティング・システムは、仮想アドレス空間および仮想メモリに対する実（物理）メモリの割り当て（assignment）を管理する。時としてメモリ管理ユニット（ＭＭＵ：memory management unit）と呼ばれる、プロセッサ内のアドレス変換ハードウェアは、仮想アドレスを物理アドレスに変換する。オペレーティング・システム内のソフトウェアは、実メモリの容量より大きい仮想アドレス空間を提供することができ、それにより、コンピューティング・プラットフォーム内に物理的に存在するより多くのメモリを参照する。仮想メモリを使用することによって、ソフトウェアは、物理的に利用可能であるよりも多くのメモリを使用することができる。仮想メモリは、物理メモリの断片化を覆い隠すことによってアプリケーション・プログラミングを簡略化する。

【0003】

今日のコンピューティング・システムは、使用されるオペレーティング・システムの型に基づいて異なるアドレス変換機構を使用する。複数のコンピュータ・システム環境をサポートするために、アドレス変換ハードウェアは、有効アドレス（ＥＡ：effective address）から実アドレス（ＲＡ：Real Address）に変換するときに複数のアドレス指定モードをサポートすべきである。本明細書で使用されるように、有効アドレス（ＥＡ）は、プログラムが見るアドレスであり；仮想アドレス（ＶＡ：virtual address）は、ＯＳによって使用されるアドレスであり；そして、実アドレス（ＲＡ）は、実際のメモリ・ハードウェアのアドレスである。ＥＡを最終的にＲＡに変換するとき、プロセッサは、典型的には、適切なメモリ・アドレスがアクセスされ得るよう正しいアドレスを生成するために、変換テーブルをウォークする時間集約的なプロセスを実施する。ページ・テーブルは、オペレーティング・システムが物理アドレスに対する仮想アドレス（ＶＡ）のそのマッピングを記憶する場所であり、各マッピングは、ページ・テーブル・エントリ（ＰＴＥ：page table entry）としても知られる。ＥＡからＶＡにそして最終的にはＲＡに変換する時間集約的なプロセスは、多くのメモリ読み出し（memory read）、キャッシュ・アクセスを必要とする場合があり、ハードウェア・スレッドの進行またはプロセッサ・コア全体を停止させる場合がある。

【発明の概要】

【0004】

本発明の一態様によれば、統一メモリ・アドレス変換システムは、物理メモリの実アドレス（ＲＡ）について異なるモードの変換要求を受信するように構成される変換キュー・モジュールを含む。変換キャッシュ（ＸＬＴＣ）インタフェースは、ＲＡのための前の要求についての成功裏の変換結果を受信し、前の成功裏の変換結果を変換キュー・モジュールに提供するように構成される。複数のページ・テーブル・エントリ・グループ（ＰＴＥＧ）検索モジュール（例えば、ページおよび／またはセグメント・エントリ・テーブル・グループＰＴＥＧおよびＳＴＥＧ）は、変換キュー・モジュールに結合される。統一変換ウォーク・アドレス生成（ＵＴＷＡＧ：unified translation walk address generation）モジュールは、異なるモードの変換要求の各モードのために変換サポートを提供するように構成される。メモリ・インタフェースは、ＵＴＷＡＧモジュールと物理メモリとの間に結合される。

【0005】

一実施形態において、ＸＬＴＣインタフェース、ＰＴＥＧ検索モジュール、および変換キュー・モジュールは、ＵＴＷＡＧモジュールの全ての変換サポートによって共有される。

【0006】

一実施形態において、変換要求のモードは、ハッシュ化ページ・テーブル（ＨＰＴ：hashed page table）要求、セグメント・テーブル要求、非入れ子式ラディックス（radix）要求、または、入れ子式ラディックス要求のうちの少なくとも１つを含む。

【0007】

一実施形態において、変換要求のそれぞれは、変換キュー・モジュールのシーケンス・モジュールによって処理される。

【0008】

一実施形態において、変換キュー・モジュールのシーケンス・モジュールは、変換要求どうしの間でラウンド・ロビン調停（arbitration）を提供するように構成される。

【0009】

一実施形態において、ＵＴＷＡＧモジュールの変換サポートは、パーティション・テーブル・エントリ実アドレス生成（ＰＡＴＥ ＲＡ ＧＥＮ：partition table entry real address generation）、有効アドレス（ＥＡ）から仮想アドレス（ＶＡ）への変換を提供するように作動するセグメント・テーブル・エントリ・グループ仮想アドレス生成（ＳＴＥＧ ＶＡ ＧＥＮ：segment table entry group virtual address generation）、中間仮想アドレス（ＳＴＥＧ ＶＡ）ツー実アドレス（ＲＡ）変換を定義するように作動するセグメント・テーブル・エントリ・グループ実アドレス生成（ＳＴＥＧ ＲＡ ＧＥＮ：segment table entry group real address generation）、ページ・テーブル・エントリ・グループ実アドレス生成（ＰＴＥＧ ＲＡ ＧＥＮ：page table entry group real address generation）、ラディックス・ホスト実アドレス生成（ＲＡＤＩＸ ＨＯＳＴ ＲＡ ＧＥＮ：radix host real address generation）、または、ラディックス・ゲスト実アドレス生成（ＲＡＤＩＸ ＧＵＥＳＴ ＲＡ ＧＥＮ：radix guest real address generation）のうちの少なくとも１つを含む。

【0010】

一実施形態において、有限状態マシンは、各変換キュー・エントリに結合される。

【0011】

一実施形態において、状態マシンは、ＵＴＷＡＧモジュールの全ての変換サポートによって共有される。

【0012】

本発明の別の態様によれば、統一メモリ・アドレス変換を提供する方法は、変換キュー・モジュールによって、物理メモリの実アドレス（ＲＡ）について複数の変換要求を受信することを含む。複数の変換要求のそれぞれは、変換キュー・モジュールの変換ウォーク・キュー・エントリに割り振られる（allocate）。各変換ウォーク・キュー・エントリについて、開始仮想アドレス（ＶＡ）および変換モードが対応する変換要求から決定される。ＶＡおよび変換モードは、異なる変換モードに対処する複数の変換サポートを含む統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュールに提供される。ＶＡは、変換モードに基づいて、ＵＴＷＡＧモジュールによって、ＲＡに変換される。ＵＴＷＡＧは、それ自身によってＶＡからＲＡに変換せず；むしろ、ＨＰＴ要求に基づくＨＰＴ変換フローが後に続く。ＥＡツーＶＡは、「セグメント・テーブル変換（Segment Table Translation）」の目標である。「ＨＰＴ変換（HPT Translation）」が始まると、ＸＬＴＣは、前のＥＡツーＶＡ変換を見出すためにアクセスされ、その後、変換ウォーク・キュー・エントリは、その「開始ＶＡ（starting VA）」を用いてＲＡを見出すためにテーブル・ウォークを実行する。

【0013】

一実施形態において、複数の変換要求は、一様なモードでない。

【0014】

一実施形態において、複数の変換要求は、ハッシュ化ページ・テーブル（ＨＰＴ：hashed page table）要求、セグメント・テーブル要求、非入れ子式ラディックス要求、または、入れ子式ラディックス要求のうちの少なくとも１つを含む。

【0015】

一実施形態において、複数の変換要求のうちの１つの変換要求は、１つまたは複数の前の成功裏の変換結果を記憶するように動作する変換キャッシュ（ＸＬＴＣ）から変換キャッシュ（ＸＬＴＣ）インタフェースによって受信される。

【0016】

一実施形態において、ＸＬＴＣインタフェース、１つまたは複数のページ・テーブル・エントリ・グループ（ＰＴＥＧ）検索モジュール、および変換キュー・モジュールは、ＵＴＷＡＧモジュールの全ての変換サポートによって共有される。

【0017】

一実施形態において、複数の変換ウォーク・キュー・エントリのうちの１つの変換ウォーク・キュー・エントリに対する各変換要求の割り振りは、一致する前の結果がＸＬＴＣ内に見出されないと判定すると行われる。

【0018】

一実施形態において、各変換ウォーク・キュー・エントリは、プロセッサの各クロック・サイクルについて異なる。

【0019】

一実施形態において、ラウンド・ロビン調停は、複数の変換ウォーク・キュー・エントリの間で提供される。

【0020】

一実施形態において、ＵＴＷＡＧモジュールの変換サポートは、パーティション・テーブル・エントリ実アドレス生成（ＰＡＴＥ ＲＡ ＧＥＮ）、有効アドレス（ＥＡ）ツー仮想アドレス（ＶＡ）変換を提供するセグメント・テーブル・エントリ・グループ仮想アドレス生成（ＳＴＥＧ ＶＡ ＧＥＮ）、ＳＴＥＧ ＶＡのＶＡツーＲＡ変換を定義するセグメント・テーブル・エントリ・グループ実アドレス生成（ＳＴＥＧ ＲＡ ＧＥＮ）、ページ・テーブル・エントリ・グループ実アドレス生成（ＰＴＥＧ ＲＡ ＧＥＮ）、ラディックス・ホスト実アドレス生成（ＲＡＤＩＸ ＨＯＳＴ ＲＡ ＧＥＮ）、または、ラディックス・ゲスト実アドレス生成（ＲＡＤＩＸ ＧＵＥＳＴ ＲＡ ＧＥＮ）のうちの少なくとも１つを提供する。

【0021】

一実施形態において、有限状態マシンは、各変換キュー・エントリに結合される。

【0022】

一実施形態において、状態マシンは、ＵＴＷＡＧモジュールの全ての変換サポートによって共有される。

【0023】

本発明の別の態様によれば、コンピューティング・デバイスは、プロセッサと、物理メモリの実アドレス（ＲＡ）について異なるモードの変換要求を受信するように構成される変換キュー・モジュールと、ＲＡのための前の要求についての成功裏の変換結果を受信し、前の成功裏の変換結果を変換キュー・モジュールに提供するように構成される変換キャッシュ（ＸＬＴＣ）インタフェースと、変換キュー・モジュールに結合された複数のページ・テーブル・エントリ・グループ（ＰＴＥＧ）検索モジュールとを含む。プロセッサに結合されたメモリが存在する。統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）ソフトウェア・モジュールは、メモリに記憶され、プロセッサによるＵＴＷＡＧモジュールの実行は、異なるモードの変換要求の各モードのために変換サポートを提供するようにコンピューティング・デバイスを構成する。ＵＴＷＡＧモジュールと物理メモリとの間に結合されたメモリ・インタフェースが存在する。

【0024】

一実施形態において、ＸＬＴＣインタフェース、ＰＴＥＧ検索モジュール、および変換キュー・モジュールは、ＵＴＷＡＧモジュールの全ての変換サポートによって共有される。

【0025】

一実施形態において、変換要求のモードは、ハッシュ化ページ・テーブル（ＨＰＴ）要求、セグメント・テーブル要求、非入れ子式ラディックス要求、または、入れ子式ラディックス要求のうちの少なくとも１つを含む。

【0026】

一実施形態において、ＵＴＷＡＧモジュールの変換サポートは、パーティション・テーブル・エントリ実アドレス生成（ＰＡＴＥ ＲＡ ＧＥＮ）、有効アドレス（ＥＡ）ツー仮想アドレス（ＶＡ）変換を提供するように作動するセグメント・テーブル・エントリ・グループ仮想アドレス生成（ＳＴＥＧ ＶＡ ＧＥＮ）、中間仮想アドレス（ＳＴＥＧ ＶＡ）ツーＲＡ変換を定義するように作動するセグメント・テーブル・エントリ・グループ実アドレス生成（ＳＴＥＧ ＲＡ ＧＥＮ）、ページ・テーブル・エントリ・グループ実アドレス生成（ＰＴＥＧ ＲＡ ＧＥＮ）、ラディックス・ホスト実アドレス生成（ＲＡＤＩＸ ＨＯＳＴ ＲＡ ＧＥＮ）、または、ラディックス・ゲスト実アドレス生成（ＲＡＤＩＸ ＧＵＥＳＴ ＲＡ ＧＥＮ）のうちの少なくとも１つを含む。

【0027】

一実施形態において、有限状態マシンは、各変換キュー・エントリに結合される。

【0028】

一実施形態において、状態マシンは、ＵＴＷＡＧモジュールの全ての変換サポートによって共有される。

【0029】

種々の変換モードによる種々のハードウェア構成要素または種々のソフトウェア構成要素あるいはその両方の共有によって、改善された面積および電力効率が、アドレス変換のために提供される。実際には、変換ウォーク・キューの反復プロセスとＵＴＷＡＧとの組合せは、チップ・リアル・エステート（chip real estate）の効率的使用、電力消費の低減、および変換要求についての性能の改善をもたらす。これらのおよび他の特徴は、添付図面に関連して読まれるその例証的な実施形態の以下の詳細な説明から明らかになるであろう。

【0030】

図面は例証的な実施形態である。図面は全ての実施形態を示さない。他の実施形態は、さらにまたは代わりに使用され得る。明らかであるかまたは不必要であるとすることができる詳細は、空間を節約するためにまたはより効果的な例証のために省略され得る。幾つかの実施形態は、さらなる構成要素またはステップを用いて、および／または、示される全ての構成要素またはステップなしで、実施され得る。同じ数字は、異なる図面において現れるとき、同じまたは同様の構成要素またはステップを指す。

【図面の簡単な説明】

【0031】

【図1】例証的な実施形態と矛盾しない、複数の変換モードをサポートする統一メモリ・アドレス変換システムの概念的ブロック図である。

【図2】例証的な実施形態と矛盾しない、複数の変換モードをサポートする統一メモリ・アドレス変換システムのより詳細なブロック図である。

【図3】図２の統一変換システムの種々の構成要素を共有しながら、ハッシュ化ページ・テーブル（ＨＰＴ）要求およびセグメント・テーブル要求に対処する例のプロセス・フローである。

【図4】入れ子式および非入れ子式ラディックス要求の両方に対処する例のプロセス・フローである。

【図5】統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュールをホストするために使用され得るコンピュータ・ハードウェア・プラットフォームの機能ブロック図の例である。

【図6】例証的な実施形態と矛盾しない、クラウド・コンピューティング環境を示す図である。

【図7】例証的な実施形態と矛盾しない、抽象化モデル・レイヤを示す図である。

【発明を実施するための形態】

【0032】

以下の詳細な説明において、多数の特定の詳細が、関連する教示の徹底的な理解を提供するために例として述べられる。しかしながら、本教示が、そのような詳細なしで実施され得ることが認識されるべきである。他の例において、よく知られている方法、プロシージャ、構成要素、または回路構成、あるいはその組合せは、本教示の態様を不必要に曖昧にすることを回避するために、比較的高いレベルで詳細なしで説明された。

【0033】

本開示は、一般に、複数のオペレーティング・システムをサポートする処理システム内のメモリ・テーブルを管理するシステムおよび方法に関する。今日、異なる動作環境および仮想マシンをサポートすることができるプロセッサ・コアが開発されている。例えば、コンピューティング・システムの一部は、その特定のオペレーティング・システム（ＯＳ：operating system）用のページ・テーブル・エントリを見出すために、単一の大きいハッシュ化テーブルの代わりに一連の入れ子式テーブルを使用するラディックス・モードの変換を実行することができ、一方、システムの別の部分は、その対応するＯＳのために異なるモードの変換を使用するＰｏｗｅｒＰＣ（Ｒ）を実行する。例えば、時として仮想マシン・モニタ（ＶＭＭ：virtual machine monitor）と呼ばれるハイパーバイザは、ハイパーバイザ・オペレーティング・システムとリソースを仮想マシン（ＶＭ：virtual machine）から隔離することによって仮想マシンを作成し実行することができ、同じハードウェアを共有しながら、異なるＯＳに基づくことができるそのようなマシンの作成および管理を可能にする。各オペレーティング・システムは、異なるページ・テーブルに基づく異なるアドレス変換を含むことができる。プロセスが、そのメモリ内のデータに対するアクセスを要求するとき、それは、プロセスによって提供される仮想アドレス（ＶＡ）をデータが記憶される実際のメモリの物理アドレスにマッピングするＯＳの担当である。ページ・テーブルは、オペレーティング・システムが仮想アドレスから物理アドレスへのそのマッピングを記憶する場所であり、各マッピングはページ・テーブル・エントリ（ＰＴＥ：page table entry）としても知られる。異なるオペレーティング・システムが使用されるため、時として本明細書で変換モードと呼ばれる異なる変換ユニットが存在することができる。

【0034】

ＰＴＥは、典型的には、アプリケーション・プログラムの命令を処理するために、オペレーティング・システムによって見られる仮想アドレスをハードウェアによって使用される物理アドレスに変換するために使用される。そのような変換を実施するハードウェアは、時としてメモリ管理ユニット（ＭＭＵ：memory management unit）と呼ばれる。ページ・テーブル内の各エントリは、対応するページが物理メモリ内に存在するか否かの指示を含む。対応するページが物理メモリ内に存在する場合、ページ・テーブル・エントリは、ページがそこに記憶される実際のメモリ・アドレスを含むことになる。参照が、ハードウェアによってページに対して行われるとき、そのページが、現在、物理メモリ内に存在しないことを、そのページについてのページ・テーブル・エントリが指示する場合、ハードウェアは、ページ・フォールト例外を発生させ、後でより詳細に論じるオペレーティング・システムのページング・スーパーバイザ構成要素を呼び出す。

【0035】

典型的な実装態様は、各モードの独自性のせいで各アドレス変換モードのためにハードウェア・テーブル・ウォーク・ロジックを専用にする。プロセッサ内に別個のユニットが存在し、ユニットのそれぞれは、メモリ・アクセス、ロード／ストア・データ変換要求、および命令フェッチ・アドレス変換要求を取り扱うユニット自身のインタフェースを有する。

【0036】

種々のシナリオにおいて、システムは、全体システム用の１つのページ・テーブル、各アプリケーション用の別個のページ・テーブル、大きいセグメント用のページ・テーブルのツリー、またはその組合せを有することができる。１つのページ・テーブルのみが存在する場合、同時に実行される異なるアプリケーションは、仮想アドレスの単一範囲の異なる部分を使用する。複数のページまたはセグメント・テーブルが存在する場合、複数の仮想アドレス空間が存在し、別個のページ・テーブルを有する並行（concurrent）アプリケーションは、異なる実際のアドレスにリダイレクトする。

【0037】

複数の変換ユニットは、複数のインタフェースに対処するために複雑さおよびチップ面積の増加を導入する。要求元ユニット（requesting unit）が各変換ユニットの独自の態様を取り扱うため、アドレス変換レイテンシおよび性能も影響を受ける。例えば、セグメント・テーブル変換は、要求元ユニットによる取り扱いを要求する可能性がある中間ハッシュ化ページ・テーブル（ＨＰＴ）、変換ユニット間の別個のサイドバンド・インタフェース、またはさらに悪いことに、ＨＰＴ変換ロジックのレプリケーション（replication）を含み得る。同様に、ラディックス変換は、ＥＡツーＲＡ変換を定義するページ・テーブル・エントリ（ＰＴＥ）を見出すために単一の大きいハッシュ化テーブルの代わりに一連の入れ子式テーブルを使用する点でＨＰＴと全く異なる。知られているコンピューティング・システムは、複数の変換モードをサポートせず、ましてや、効率的な方法ではサポートできない。

【0038】

したがって、本明細書の教示は、コンピュータ・システムおよび方法において、複数のアドレス変換モード、複数の要求をサポートする変換ウォーク・キューであって、各変換ウォークが、異なるモードにありかつ変換フロー内の異なるステージにあることができる、変換ウォーク・キュー、および、複数の変換モードによって共有され、変換のために使用される全ての中間アドレスを提供する統一変換ウォーク・アドレス生成器をサポートするプロセッサを提供する。種々の変換モードによる種々のハードウェア構成要素またはソフトウェア構成要素あるいはその両方の共有によって、改善された面積および電力効率が、アドレス変換のために提供される。本明細書で説明する技術は、複数の方法で実装され得る。例の実装態様は、以下の図を参照して以下で提供される。

【0039】

例のアーキテクチャ
ここで、参照が図１に対して行われ、図１は、例証的な実施形態と矛盾しない、複数の変換モードをサポートする統一メモリ・アドレス変換システム１００の概念的ブロック図である。統一メモリ・アドレス変換システム１００は、ロジックおよびハードウェアの１つまたは複数の構成要素をレプリケートすることなく、種々の変換ブロックの共有を容易にする。システム１００は、データを受信し、物理メモリ１１４で示されるレジスタ内にデータを書き込むように作動するプロセッサ・コア内のユニットに関連する、ブロック１０２および１０４で示される複数のロード／ストア・ユニットを含む。そのため、これらのユニット１０２および１０４は、時として本明細書で（物理）メモリ１１４の実アドレス（ＲＡ）と呼ばれる物理アドレスに変換される有効アドレス（ＥＡ）を有する。対応するロード／ストア・ユニット１０２または１０４の使用されるオペレーティング・システム（ＯＳ）に基づいて、複数の変換ユニット１０６～１１２によって示される、ＥＡからＲＡに変換する異なる方法が存在することができる。種々のシナリオにおいて、ハッシュ化ページ・テーブル（ＨＰＴ）変換１０６、セグメント・テーブル変換１０８、非入れ子式であるラディックス変換１１０、または入れ子式であるラディックス変換テーブル１１２が使用され得る。

【0040】

ロード／ストア・ユニットに対応する一部のプロセッサ・アーキテクチャは、仮想メモリ・アドレスを物理メモリ・アドレスに動的にマッピングするためにハッシュ化ページ・テーブル（ＨＰＴ）を使用することができる。例えば、ＨＰＴにおいて、仮想アドレス内の仮想ページ番号は、ハッシュ・テーブル内にハッシュ化される。ＨＰＴは、例えば、３２ビットより高いアドレス空間を取り扱うために使用され得る。ハッシュ・テーブル内の各エントリは、ＰＴＥＧ（group of PTE‘s）、すなわち各ＰＴＥがＶＡおよび対応するＲＡを含むＰＴＥのグループである。ＶＡがＰＴＥ ＶＡにマッチするとき、対応するＲＡは、ＨＰＴがメモリ１１４内のＲＡを提供することができるようにアクセスされる。

【0041】

一部のプロセッサ・アーキテクチャは、仮想メモリ・アドレスを物理メモリ・アドレスに動的にマッピングするためにラディックス・ツリー・ページ・テーブル（例えば、１１０または１１２）を使用することができる。ＯＳは、ＯＳによって決定され、ラディックス・ツリー・ページ・テーブルに記憶されたアドレス変換を用いて、固定のページサイズ割り振りユニットにおいて物理リソースを管理する。ＯＳによって使用される仮想アドレスをメモリ１１４の物理アドレス（すなわち、ＲＡ）にマッピングすることは、複数回のメモリ・アクセスを含むことができる、時として本明細書で「ページ・テーブルをウォークすること（walking the page table）」と呼ばれる、ラディックス・ツリーをトラバースする（traverse）ことを含む。例えば、変換およびデータ・フェッチのための数回のメモリ・アクセスが、単一ロード操作のために含まれ得る。

【0042】

４つのアドレス変換ユニット（すなわち、１０６～１１２）が、混乱を回避するために図１に示されるが、さらなるアドレス変換ユニットが本明細書の教示によってサポートされることが理解されるであろう。典型的には、アドレス変換ユニット１０６～１１２のそれぞれは、独立でありかついずれの構成要素も共有しないことになり、それにより、さらなる複雑さ、チップ面積、および電力消費をもたらす。対照的に、本明細書の教示は、以下の図２の議論の文脈でよりよく理解されるように、ロジックおよびハードウェア構成要素をレプリケートすることなく、変換システムの種々の変換ブロックの共有を容易にする。

【0043】

図２は、例証的な実施形態と矛盾しない、複数の変換モードをサポートする統一メモリ・アドレス変換システム２００のより詳細なブロック図である。任意のモードであるとすることができるアドレス変換要求を受信するように構成される変換キュー・モジュール２３０が存在する。例えば、変換要求は、ハッシュ化ページ・テーブル（ＨＰＴ）変換要求、セグメント・テーブル変換要求、非入れ子式ラディックス要求、入れ子式ラディックス要求等とすることができる。変換キャッシュ２０４から変換済みキャッシュ要求を受信し、それを変換キュー・モジュール２３０に提供するように構成される変換キャッシュ（ＸＬＴＣ）インタフェース２０６が存在する。変換キャッシュ（ＸＬＴＣ）２０４は、前の成功裏の変換結果を記憶するように動作する。例えば、ＸＬＴＣ２０４は、ＥＡツーＶＡ、ＶＡツーＲＡ、およびＥＡツーＲＡ、等の異なる型の前の変換を含むことができる。変換キュー・モジュール２３０に結合されたページ・テーブル・エントリ・グループ（ＰＴＥＧ）検索モジュール２０８またはセグメント・テーブル・エントリ・グループ（ＳＴＥＧ）検索モジュール２１０あるいはその両方が存在する。ＳＴＥＧはＳＴＥのグループである。セグメント・テーブル変換は、同様な方法でＳＴＥについてＳＴＥＧを検索する。例えば、セグメント・テーブル・エントリは、ＥＡからＶＡに変換するために使用される。

【0044】

変換モジュール２４０は、複数の変換要求の変換要求の各モードについて変換サポートを提供するように構成される統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュール２６０を含む。ＵＴＷＡＧモジュールの変換サポートは、パーティション・テーブル・エントリ実アドレス生成（ＰＡＴＥ ＲＡ ＧＥＮ）２６２、ＥＡツーＶＡアドレス変換を提供するセグメント・テーブル・エントリ・グループ仮想アドレス生成（ＳＴＥＧ ＶＡ ＧＥＮ）２６４、マッチングＳＴＥがＥＡツーＶＡアドレス変換を提供するＳＴＥのグループを読み出すセグメント・テーブル・エントリ・グループ実アドレス生成（ＳＴＥＧ ＲＡ ＧＥＮ）２６６、ページ・テーブル・エントリ・グループ実アドレス生成（ＰＴＥＧ ＲＡ ＧＥＮ）２６８、ラディックス・ホスト実アドレス生成（ＲＡＤＩＸ ＨＯＳＴ ＲＡ ＧＥＮ）２７０、または、ラディックス・ゲスト実アドレス生成（ＲＡＤＩＸ ＧＵＥＳＴ ＲＡ ＧＥＮ）２７２のうちの少なくとも１つを含む。ＨＰＴ ＰＴＥ（ブロック２０８によって提供され得る）はＶＡツーＲＡ変換を定義する。

【0045】

ＵＴＷＡＧモジュール２６０は、物理メモリ２１４と通信するように作動するメモリ・アクセス・インタフェース２１２に結合される。幾つかの実施形態において、変換モジュール２４０は、有限状態マシン次状態生成モジュール２２０を含む。有限状態マシンは、２つの部分：マシンの現在の状態を定義するラッチのセットおよびマシンの次状態を決定するように作動するロジック・ブロックを有するものと考えられ得る。変換キュー・モジュール２３０において、各変換キュー・エントリは、それ自身の独立したＦＳＭを必然的に有する。なぜなら、各エントリが、その現在の状態を定義するラッチのセットを有するからである。所与のプロセッサ・サイクルにおいて、調停２３９は、どのキュー・エントリが、共有されるＦＳＭ次状態生成ロジック・ブロック２２０にアクセスできるかを決定する。

【0046】

メモリ・アクセス・インタフェース２１２、変換キャッシュ（ＸＬＴＣ）２０４、読み出し／書き込みインタフェース２０６、およびＸＬＴＣインタフェース２０６は、ＵＴＷＡＧモジュール２６０の全ての変換サポート２６２～２７２によって全て共有され、それにより、統一メモリ・アドレス変換システム２００の複雑さを低減しながら、電力またはチップ・リアル・エステートあるいはその両方を節約する。

【0047】

限定としてではなく例として、図２のアーキテクチャ２００は、４つのエントリ変換ウォークに対処する変換キュー・モジュール２３０を示すが、本明細書の教示が、変換キュー・モジュール２３０内の任意の数の変換ウォーク・キューをサポートすることが理解されるであろう。変換キュー・モジュール２３０内への各エントリは、時として本明細書で変換モジュールと呼ばれるアーキテクテッド（architected）変換エントリ２３２～２３８のうちの任意のエントリを利用して、変換要求に独立に対処することが可能である。例えば、変換ウォーク・モードは、ＨＰＴ変換２３２、セグメント・テーブル変換２３４、非入れ子式であるラディックス変換２３６、入れ子式であるラディックス変換２３８等を含むことができる。一実施形態において、変換キュー・モジュール２３０は、異なる変換ウォーク・キュー・エントリ２３２～２３８の間でラウンド・ロビン調停を提供するように作動するシーケンス・モジュール２３９を含む。これらの変換ウォーク・キュー・エントリ２３２～２３８のそれぞれは、異なる型とすることができる。例えば、変換ウォーク・キュー・エントリ２３２はセグメント・テーブル・ウォークを実施することができる、変換ウォーク・キュー・エントリ２３４は入れ子式ラディックス・ウォークを実施することができる、変換ウォーク・キュー・エントリ２３６は非入れ子式ラディックス・ウォークを実施することができる、等である。したがって、アーキテクチャ２００は異なるモードのスレッドを自動的にサポートする。

【0048】

キュー・エントリ２３２～２３８に加えて、アーキテクチャ２００は、ＲＡを最終的に達成するために適切である全ての中間アドレスを生成するように作動する統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュール２６０を含む。意味深いことに、ＵＴＷＡＧは、メモリ・アクセス・インタフェース２１２、変換キャッシュ（ＸＬＴＣ）２０４、ＸＬＴＣインタフェース２０６、時として本明細書でＸＬＴＣインタフェース２０６と呼ばれる読み出し／書き込みインタフェース、および変換要求インタフェース２０２が、全ての変換サポート２６２～２７２によって共有されるように構成される。ＵＴＷＡＧモジュール２６０は、変換モードが、後でより詳細に説明される１つのモードの変換機能を別のモードの変換機能と共有する能力も提供する。各プロセッサ・サイクルは、完全に異なるスレッド・モードとすることができる。変換ウォーク・キュー・エントリ２３２～２３８の反復プロセスとＵＴＷＡＧとの組合せは、チップ・リアル・エステートの効率的使用、電力消費の低減、および変換要求についての性能の改善をもたらす。

【0049】

例えば、ロード／ストア・ユニットまたは命令フェッチ・ユニット２０２が、有効アドレス（ＥＡ）が変換されることを要求するときのＰｏｗｅｒ１０（Ｐ１０）プロセッサを考える。この要求は、前の変換結果を含む変換キャッシュ（ＸＬＴＣ）２０４に送信され得る。これらの前の変換は、アドレス変換モードに応じて、ＥＡツー仮想アドレス（ＶＡ）変換、ＶＡツーＲＡ変換、またはＥＡツーＲＡ直接変換とすることができる。前の結果がＸＬＴＣ２０４内に見出されない場合、変換要求２０２は、変換ウォーク・キュー・エントリ２３２～２３８のうちの１つに割り振られる。要求の一部として、変換モードを定義するコンテキスト情報は開始ＥＡと共に提供される。例えば、ＰｏｗｅｒＰＣ（Ｒ）アーキテクチャにおいて、これは、セグメント・テーブルＥＡツー仮想アドレス変換、ハッシュ化ページ・テーブル仮想アドレスツー実アドレス変換、またはラディックスＥＡツーＲＡ変換である可能性がある。

【0050】

各変換要求は、コンテキスト情報（例えば、要求のモード）と共にアドレス（例えば、ＥＡまたはＶＡ）を含む。コンテキスト情報を利用して、変換ウォーク・キュー・エントリが始まる。全ての変換モードは、個々の変換テーブル（セグメント・テーブル、ハッシュ化ページ・テーブル、またはラディックス（レベル１）テーブル）のベース・アドレスを定義する「パーティション・テーブル・エントリ（Partition Table Entry）」（ＰＡＴＥ）２６２を含む。ＵＴＷＡＧモジュール２６０は、各モードについてのＰＡＴＥのアドレスおよびメモリ２１４内のＲＡを生成することによってこの共通機能を効率的に提供する。

【0051】

例のプロセス
例のアーキテクチャ１００および２００の上記概要によって、例のプロセスの高レベルの議論をここで考えることが役立つ場合がある。そのため、図３および４は、例証的な実施形態と矛盾しない、異なるモードを有するメモリ・アドレスを変換する例証的なプロセス３００および４００を提示する。プロセス３００および４００は、ハードウェア、ソフトウェア、またはその組合せで実装され得る操作のシーケンスを示すロジカル・フロー・チャート内のブロックの集合体としてそれぞれ示される。ソフトウェアの文脈で、ブロックは、１つまたは複数のプロセッサによって実行されると、列挙した操作を実施するコンピュータ実行可能命令を示す。一般に、コンピュータ実行可能命令は、機能を実施するかまたは抽象データ型を実装する、ルーチン、プログラム、オブジェクト、構成要素、データ構造、および同様なものを含むことができる。各プロセスにおいて、操作が説明される順序は、限定と解釈されることを意図されず、任意の数の説明されるブロックは、プロセスを実装するために、任意の順序で組み合わされ得る、および／または、並列に実施され得る。議論のために、プロセス３００および４００は、図２のアーキテクチャを参照して説明される。

【0052】

図３は、図２の統一変換システム２００の種々の構成要素を共有しながら、ＨＰＴ要求およびセグメント・テーブル要求に対処する例のプロセスである。例えば、メモリ・アクセス・インタフェース２１２、変換キャッシュ（ＸＬＴＣ）２０４、ＸＬＴＣインタフェース２０６、読み出し／書き込みインタフェース、および変換要求インタファース２０２は、ＨＰＴ要求３０２およびセグメント・テーブル要求３０４に応答して使用される全ての変換モードによって共有される。

【0053】

ブロック３０３にて、仮想アドレス（ＶＡ）および変換要求のモードを指示するコンテキストを含むＨＰＴが受信される。ブロック３１０にて、仮想アドレスは、ページ・テーブル・エントリ（ＰＴＥ：page table entry）グループ実アドレスにハッシュ化され（ＧＥＮ ＰＴＥＧ ＲＡ）、メモリ２１４に送信される。ブロック３１２にて、システムは、メモリからＰＴＥＧを受信するために、所定の期間、待つ。

【0054】

ブロック３１４にて、ＰＴＥＧは、ＰＴＥヒットを検索される。ＰＴＥヒットが存在しない（すなわち、「ミス（ＭＩＳＳ）」が存在する）場合、変換キュー・モジュール２３０は、アドレス（例えば、変換要求によって提供されるＶＡ）を例外として識別する。例えば、ＦＳＭ次状態生成モジュール２２０は、「例外（exception）」状態に移行することになる。しかしながら、ＰＴＥ「ヒット（ＨＩＴ）」が存在する場合、プロセスは、ブロック３２４を継続し、変換キャッシュ（ＸＬＴＣ）２０４はＲＡによって更新される。

【0055】

プロセス３００は、セグメント・テーブル要求３０１で示す別のエントリ・ポイントも示す。ブロック３０２にて、有効アドレス（ＥＡ）を含むセグメント・テーブル要求を受信すると、パーティション・テーブル・エントリが、提供された変換要求コンテキストに基づいて生成される（ＧＥＮ ＰＡＴＥ）。ブロック３０４にて、システムは、パーティション・テーブル・エントリが生成されるまで、所定の期間、待つ。ブロック３０６にて、セグメント・テーブル・エントリ・グループ仮想アドレス（ＳＴＥＧ ＶＡ）が生成される。換言すれば、中間仮想アドレス（ＶＡ）が提供される。仮想アドレスであるセグメント・テーブル・エントリ・グループ（ＳＴＥＧ）はそれ自体の変換を必要とする（すなわち、実アドレスの中間変換であるため）。

【0056】

ブロック３０８にて、一実施形態において、変換キャッシュ（ＸＬＴＣ）２０４は、この仮想アドレス（ＶＡ）が以前に変換されたか否かを判定するためにチェックされる。この仮想アドレス（ＶＡ）が以前に変換されず、したがって、変換キャッシュ（ＸＬＴＣ）２０４において利用可能でない（すなわち、判定ブロック３０８にて「ミス（ＭＩＳＳ）」である）場合、プロセスは、上記で論じたＨＰＴ要求３０３とシームレスに統合されるブロック３１０～３１４を継続する。換言すれば、ＨＰＴ要求３０３に関して既に使用されているロジックまたはハードウェアあるいはその両方は、セグメント・テーブル要求ウォーク３０１のために成功裏に再使用され得る。

【0057】

より具体的には、ブロック３１０にて、仮想アドレスは、ページ・テーブル・エントリ（ＰＴＥ）グループ実アドレス内にハッシュ化され（ＧＥＮ ＰＴＥＧ ＲＡ）、メモリ２１４に送信される。ブロック３１２にて、システムは、メモリからＰＴＥＧを受信するために、所定の期間、待つ。ブロック３１４にて、ＰＴＥＧは、ＰＴＥ「ヒット」を検索される。ＰＴＥ「ヒット」が存在しない（すなわち、判定ブロック３１４にて「ミス（ＭＩＳＳ）」が存在する）場合、システムは、アドレスを例外として識別する。しかしながら、ＰＴＥ「ヒット」が存在する場合、プロセスはブロック３１６を継続し、変換キャッシュ（ＸＬＴＣ）２０４は実アドレス（ＲＡ）によって更新される。この実アドレス（ＲＡ）は、メモリ２１４に送信され、プロセスは、ブロック３１８を継続し、セグメント・テーブル・エントリ・グループ実アドレスが提供され（ＧＥＮ ＳＴＥＧ ＲＡ）メモリ２１４に送信される。ブロック３２０にて、システムは、メモリ２１４からセグメント・テーブル・エントリ・グループ（ＳＴＥＧ）データを受信するために、所定の期間、待つ。

【0058】

ブロック３２２にて、セグメント・テーブル・エントリ・グループ検索が実施される（ＳＥＡＲＣＨ ＳＴＥＧ）。検索が成功である（すなわち、判定ブロック３２２にて「ヒット」である）場合、プロセスは、ブロック３２４を継続し、変換キャッシュ（ＸＬＴＣ）２０４はＶＡによって更新される。セグメント・テーブル変換要求の目標は、セグメント・テーブル・エントリ（ＳＴＥ）を使用することによってＥＡからＶＡに変換することである。より具体的には、ＳＴＥにおいて見出されるＥＡ部分および対応する仮想アドレスは、同じＥＡページに対するさらなるアクセスが、次の検索における「ミス」を回避するために「ヒット」であることになるようにＸＬＴＣ２０４に記憶される。

【0059】

しかしながら、ＳＥＡＲＣＨ ＳＴＥＧが成功でない（すなわち、判定ブロック３２２にて「ミス」である）場合、プロセスは、ブロック３０６に戻り、反復プロセスが継続する。例えば、この反復ループ機能は、４つの別個の反復を含む可能性がある。

【0060】

ブロック３０８に戻ると、仮想アドレスが以前に変換された（すなわち、判定ブロック３０８にて「ヒット」である）場合、プロセスは、実質的に簡略化され、ブロック３１８に直接行き、プロセスは、上記で論じたように継続する。

【0061】

要求コンテキスト情報２０２に含まれるアドレス・モードが、ラディックスＥＡツーＲＡ変換のためのものである場合、異なるフローが続き、そのフローは同様に、ＸＬＴＣインタフェース２０６およびメモリ・アクセス・インタフェース２１２を効率的に共有する。例えば、一部のプロセッサは、ネイティブ・アプリケーションにおいて有効ツー物理変換のために深度４のラディックス・ツリーを使用する。ツリー内に４つのレイヤが存在することができ、第４のレイヤＬ４はツリーのルートである。ツリー内の各ノードは、ツリーの後続するレベルでノードを示すテーブルを含む。ノードは、単一物理メモリ・フレームに入力する。各テーブル・エントリは、子ノードの物理フレーム番号（例えば、ポインタ）およびサブツリー全体についてのＯＳが課した許可を維持する。時として本明細書でページ・テーブル・ウォークと呼ばれる変換プロセスは、反復的であり、ルートから葉ノードまでの経路をトラバースする。各ステップにて、ソース有効アドレス（ＥＡ）からの後続のビット・セットは、経路に沿って後続のノードにおいてテーブルを索引付けするために使用される。

【0062】

これに関して、ここで図４に対して参照が行われ、図４は、入れ子式および非入れ子式ラディックス要求の両方に対処する例のプロセス・フローである。混乱を回避するために、プロセス４００は、図３のプロセス３００から分離されており、一方、これらのプロセスが統合され得ることが理解されるであろう。プロセス４００にて、入れ子式ラディックス・フローは、実線によって提供され、一方、非入れ子式は破線によって提供される。

【0063】

ブロック４０１Ａにて、有効アドレスおよび要求のモードを指示するコンテキスト（すなわち、非入れ子式ラディックス）を含む非入れ子式ラディックス要求が受信される。ブロック４０２にて、非入れ子式ラディックス要求を受信すると、パーティション・テーブル・エントリが、受信された変換コンテキストに基づいて生成される（ＧＥＮ ＰＡＴＥ）。ブロック４０４にて、システムは、パーティション・テーブル・エントリが生成されるまで、所定の期間、待つ。

【0064】

プロセスは、その後、ブロック４１０に進み、最初にＬ１について、ホスト実アドレスが生成される（ＧＥＮ ＨＯＳＴ ＲＡ）。ラディックスは、連続的に参照される一連のテーブルを調べる。Ｌ１がアクセスされると、Ｌ１は、Ｌ２ホスト・テーブルに対するポインタ等を含む。４つのそのようなテーブルは、正しいページ・テーブル・エントリＰＴＥが識別されるまで、ブロック４１０～４１６で指示するように、ウォークされる。プロセスは、その後、ブロック４２４を継続し、変換キャッシュ（ＸＬＴＣ）２０４がＲＡによって更新される。

【0065】

上記で述べたように、プロセス４００は、入れ子式ラディックス要求に対処することもできる。例えば、ブロック４０１Ｂにて、有効アドレスおよび要求のモードを指示するコンテキスト（すなわち、入れ子式ラディックス）を含む入れ子式ラディックス要求が受信される。ブロック４０２にて、入れ子式ラディックス要求が受信されると、パーティション・テーブル・エントリが、受信された変換コンテキストに基づいて生成される（ＧＥＮ ＰＡＴＥ）。ブロック４０４にて、システムは、パーティション・テーブル・エントリ生成が終了するまで、所定の期間、待つ。

【0066】

プロセスは、その後、ブロック４０６を継続し、４つのラディックス・レベルＬ１からＬ４のそれぞれについて、ゲスト実アドレスが生成される（ＧＥＮ ＧＵＥＳＴ ＲＡ）。換言すれば、有効アドレスは、以下でより詳細に論じるように、アドレスがメモリに送信され得る前にさらに洗練されるゲスト・レベル・アドレスを生成する。

【0067】

ブロック４０８にて、一実施形態において、変換キャッシュＸＬＴＣ２０４は、このゲスト実アドレスが以前に変換されたか否かを判定するためにチェックされる。このゲスト実アドレスが以前に変換されなかった（すなわち、判定ブロック３０８にて「ミス」である）場合、プロセスは、ブロック４１０を継続し、最初にＬ１について、ホスト・アドレスが生成される（ＧＥＮ ＨＯＳＴ ＲＡ）。上記で論じた非入れ子式の場合と同様に、ラディックスは、正しいページ・テーブル・エントリＰＴＥが識別されるまで、ブロック４１０～４１６で指示するように、連続的に参照される一連のテーブルを調べる。プロセスは、その後、ブロック４１８を継続し、変換キャッシュ（ＸＬＴＣ）２０４はＲＡによって更新される。

【0068】

ブロック４２０にて、ホスト実アドレスが生成される（ＧＥＮ ＨＯＳＴ ＲＡ）。これに関して、入れ子式ラディックスの場合、ＥＡツーＲＡ変換がゲストＬ４エントリに含まれることに留意されたい。各ゲスト・エントリ（Ｌ１、Ｌ２、Ｌ３、Ｌ４）は、ゲストＲＡによって最初にアドレス指定される。しかしながら、ゲストＲＡは、上記で論じたように、メモリ２１４に送信され得ず、したがって、ホストＲＡに変換される。ブロック４２０は、ゲストＲＡ（ブロック４０６）から変換されたホストＲＡである。

【0069】

ブロック４２２にて、システムは、主題ラディックス・レベル（例えば、Ｌ１）についてゲスト・テーブル・エントリの終了を待つ。反復プロセスは、ゲスト・テーブル・エントリについて全てのラディックス・レベル（すなわち、本例においてＬ１～Ｌ４）が評価されるまで、ブロック４０６に戻ることによって継続する。プロセスは、ブロック４２４を継続し、変換キャッシュ（ＸＬＴＣ）２０４はＲＡによって更新される。

【0070】

ブロック４０８に戻ると、ゲスト・アドレスが以前に変換された（すなわち、判定ブロック４０８にて「ヒット」である）場合、プロセスは、実質的に簡略化され、ブロック４２０に直接行き、プロセスは、上記で論じたように継続する。

【0071】

例のコンピュータ・プラットフォーム
一実施形態において、統一メモリ・アドレス変換システムを提供することに関連する機能は、１つまたは複数のコンピューティング・デバイスの使用によって実施され得る。図５は、統一変換ウォーク・アドレス生成（ＵＴＷＡＧ）モジュール５４０をホストするために使用され得るコンピュータ・ハードウェア・プラットフォーム５００の機能ブロック図の例を提供する。

【0072】

コンピュータ・プラットフォーム５００は、システム・バス５０２に接続される、中央処理ユニット（ＣＰＵ：central processing unit）５０４、ハード・ディスク・ドライブ（ＨＤＤ：hard disk drive）５０６、ランダム・アクセス・メモリ（ＲＡＭ：randomaccess memory）および／または読み出し専用メモリ（ＲＯＭ：read only memory）５０８、キーボード５１０、マウス５１２、ディスプレイ５１４、および通信インタフェース５１６を含むことができる。

【0073】

一実施形態において、ＨＤＤ５０６は、本明細書で説明した方法で、ＵＴＷＡＧエンジン５４０等の種々のプロセスを実行することができるプログラムを記憶することを含む能力を有する。ＵＴＷＡＧエンジン５４０は、図２および他の図の文脈で論じた機能等の異なる機能を実施するように構成される種々のモジュールを有することができる。例えば、本明細書で論じた機能を実施する、ＰＡＴＥ ＲＡ ＧＥＮ５４２、ＳＴＥＧ ＶＡ ＧＥＮ５４４、ＳＴＥＧ ＲＡ ＧＥＮ５４６、ＰＴＥＧ ＲＡ ＧＥＮ５４８、ＲＡＤＩＸ ＨＯＳＴ ＲＡ ＧＥＮ５５０、およびＲＡＤＩＸ ＧＵＥＳＴ ＲＡ ＧＥＮ５５２モジュールが存在することができる。モジュール５４２～５５２は、ＨＤＤ５０６の一部であるように図５に示されるが、幾つかの実施形態において、これらのモジュールの１つまたは複数は、コンピューティング・デバイス５００のハードウェアで実装され得る。例えば、本明細書で論じるモジュールは、部分的なハードウェアおよび部分的なソフトウェアの形態で実装され得る。すなわち、図５に示すＵＴＷＡＧエンジン５４０の構成要素の１つまたは複数は、トランジスタ（複数可）、ダイオード（複数可）、キャパシタ（複数可）、抵抗器（複数可）、インダクタ（複数可）、バラクタ（複数可）、またはメモリスタ（複数可）あるいはその組合せを有する電子回路の形態で実装され得る。換言すれば、ＵＴＷＡＧエンジン５４０は、ＣＰＵの構成要素またはＲＡＭ／ＲＯＭ５０８のモジュールあるいはその両方によって、本明細書で説明した特定のタスクおよび機能を実施する１つまたは複数の特別に設計された電子回路によって実装され得る。

【0074】

例のクラウド・プラットフォーム
上記で論じたように、統一メモリ・アドレス変換システムを提供することに関連する機能は、クラウドの場合と同様に、分散コンピューティング・アーキテクチャまたは分散ストレージ・アーキテクチャあるいはその両方を含むことができる。本開示が、クラウド・コンピューティングに関する詳細な説明を含むが、本明細書で列挙する教示の実装態様が、クラウド・コンピューティング環境に限定されないことが理解される。むしろ、本開示の実施形態は、現在知られているかまたは後に開発される任意の他の型のコンピューティング環境と併せて実装されることが可能である。

【0075】

クラウド・コンピューティングは、最小限の管理努力またはサービスのプロバイダとのやり取りによって迅速に供給され（provision）開放され得る、構成可能コンピューティング・リソース（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想マシン、およびサービス）の共有プールに対する簡便でオンデマンドのネットワーク・アクセスを可能にするためのサービス・デリバリのモデルである。このクラウド・モデルは、少なくとも５つの特性、少なくとも３つのサービス・モデル、および少なくとも４つの展開モデルを含むことができる。

【0076】

特性は、以下の通りである。

【0077】

オンデマンドセルフサービス：クラウド・コンシューマは、サービスのプロバイダとの人的やり取りを必要とすることなく、必要に応じて自動的に、サーバ時間およびネットワーク・ストレージ等のコンピューティング能力を一方的に供給することができる。

【0078】

ブロード・ネットワーク・アクセス：能力は、ネットワークを通じて利用可能であり、異機種のシンまたはシック・クライアント・プラットフォーム（例えば、携帯電話、ラップトップ、およびＰＤＡ）による使用を促進する標準的な機構を通してアクセスされる。

【0079】

リソース・プーリング：プロバイダのコンピューティング・リソースは、プールされて、マルチテナント・モデルを使用して複数のコンシューマに供され、異なる物理的なおよび仮想のリソースが、需要に応じて動的に割り当てられ、再度割り当てられる。コンシューマは概ね、提供されるリソースの正確な場所に対する制御または知識を全く持たないが、より高いレベルの抽象化で場所（例えば国、国家、またはデータセンタ）を指定することができる場合があるという点で、場所独立性の感覚が存在する。

【0080】

迅速な融通性：能力は、迅速にかつ柔軟に供給されて、幾つかの場合、自動的に、急速にスケールアウトし、また、迅速に開放されて急速にスケールインすることができる。コンシューマにとって、供給のために利用可能な能力は、しばしば、無制限であるように見え、任意の時間に任意の量で購入され得る。

【0081】

測定されるサービス：クラウド・システムは、サービスの型（例えば、ストレージ、処理、帯域幅、およびアクティブ・ユーザ・アカウント）に適切なあるレベルの抽象化での計測能力を活用することによって、リソース使用を自動的に制御および最適化する。リソース使用は、モニタし、制御し、報告することができ、プロバイダと利用されるサービスのコンシューマの両方のために透明性を提供する。

【0082】

サービス・モデルは、以下の通りである。

【0083】

サービスとしてのソフトウェア（ＳａａＳ：Software as a Service）：コンシューマに提供される能力は、クラウド・インフラストラクチャ上で実行されるプロバイダのアプリケーションを使用することである。アプリケーションは、ウェブ・ブラウザ等のシン・クライアント・インタフェース（例えば、ウェブベース電子メール）を通して種々のクライアント・デバイスからアクセス可能である。コンシューマは、限定されたユーザ特有のアプリケーション構成設定の考えられる例外がある状態で、ネットワーク、サーバ、オペレーティング・システム、ストレージ、またはさらに個々のアプリケーション能力を含む基礎クラウド・インフラストラクチャを管理または制御しない。

【0084】

サービスとしてのプラットフォーム（ＰａａＳ：Platform as a Service）：コンシューマに提供される能力は、プログラミング言語およびプロバイダによってサポートされるツールを使用して作成される、クラウド・インフラストラクチャのコンシューマが作成または取得するアプリケーション上に展開することである。コンシューマは、ネットワーク、サーバ、オペレーティング・システム、またはストレージを含む基礎クラウド・インフラストラクチャを管理または制御するのではなく、展開されたアプリケーション、そしておそらくはアプリケーション・ホスティング環境構成に対する制御を有する。

【0085】

サービスとしてのインフラストラクチャ（ＩａａＳ：Infrastructure as a Service）：コンシューマに提供される能力は、処理、ストレージ、ネットワーク、およびコンシューマが任意のソフトウェアを展開および実行することができる他の基本的コンピューティング・リソースを供給することであり、そのリソースは、オペレーティング・システムおよびアプリケーションを含むことができる。コンシューマは、基礎クラウド・インフラストラクチャを管理または制御するのではなく、オペレーティング・システム、ストレージ、展開されたアプリケーションに対する制御、そしておそらくは、精選されたネットワーキング構成要素（例えば、ホスト・ファイアウォール）の制限された制御を有する。

【0086】

展開モデルは以下の通りである。

【0087】

プライベート・クラウド：このクラウド・インフラストラクチャは、組織化のためにのみ働く。これは、組織または第三者によって管理されてもよく、オンプレミスで（on-premises）またはオフプレミスで存在してもよい。

【0088】

コミュニティ・クラウド：このクラウド・インフラストラクチャは、幾つかの組織によって共有され、共通懸念（例えば、使命、セキュリティ要件、ポリシ、およびコンプライアンス考慮事項）を有する特定のコミュニティをサポートする。これは、組織または第三者によって管理されてもよく、オンプレミスでまたはオフプレミスで存在してもよい。

【0089】

パブリック・クラウド：このクラウド・インフラストラクチャは、一般大衆または大きい産業グループに利用可能にされ、クラウド・サービスを販売する組織によって所有される。

【0090】

ハイブリッド・クラウド：このクラウド・インフラストラクチャは、２つ以上のクラウド（プライベート、コミュニティ、またはパブリック）の構成体であり、それらのクラウドは、固有のエンティティのままであるが、データおよびアプリケーションの携帯性を可能にする標準化されたまたは専有の技術によって、共に結び付けられている（例えば、クラウド間のロード・バランシングのためのクラウド・バースティング）。

【0091】

クラウド・コンピューティング環境は、ステートレスネス（statelessness）、低結合、モジュール性、およびセマンティックな相互運用性に重きを置いたサービス指向型である。クラウド・コンピューティングの心臓部には、相互接続されたノードのネットワークを含むインフラストラクチャがある。

【0092】

ここで図６を参照すると、例証的なクラウド・コンピューティング環境６００が示される。図示のように、クラウド・コンピューティング環境６００は、１つまたは複数のクラウド・コンピューティング・ノード６１０を含み、それらと、例えば、携帯情報端末（ＰＤＡ：personal digital assistant）または携帯電話６５４Ａ、デスクトップ・コンピュータ６５４Ｂ、ラップトップ・コンピュータ６５４Ｃ、または自動車コンピュータ・システム６５４Ｎ、あるいはその組合せ等のクラウド・コンシューマによって使用されるローカル・コンピューティング・デバイスが通信することができる。ノード６１０は、互いに通信することができる。それらは、上記で説明したプライベート・クラウド、コミュニティ・クラウド、パブリック・クラウド、またはハイブリッド・クラウド、あるいはその組合せ等の１つまたは複数のネットワークにおいて、物理的にまたは仮想的にグループ化され得る（図示せず）。これは、クラウド・コンピューティング環境６５０が、サービスとしてのインフラストラクチャ、サービスとしてのプラットフォーム、またはサービスとしてのソフトウェア、あるいはその組合せを提供することを可能にし、クラウド・コンシューマは、ローカル・コンピューティング・デバイス上でリソースを維持する必要がない。図６に示すコンピューティング・デバイス６５４Ａ～Ｎの型が、例証に過ぎないことを意図されること、およびコンピューティング・ノード６１０およびクラウド・コンピューティング環境６５０が、任意の型のネットワークまたは任意の型のネットワーク・アドレス指定可能接続あるいはその両方を通じて、任意の型のコンピュータ化デバイスと（例えば、ウェブ・ブラウザを使用して）通信することができることが理解される。

【0093】

ここで図７を参照すると、クラウド・コンピューティング環境６５０（図６）によって提供される機能抽象化レイヤのセットが示される。図７に示される構成要素、レイヤ、および機能が、例証に過ぎないことを意図され、本開示の実施形態が、それに限定されないことが予め理解されるべきである。図示のように、以下のレイヤおよび対応する機能が提供される。

【0094】

ハードウェアおよびソフトウェアレイヤ７６０は、ハードウェアおよびソフトウェアの構成要素を含む。ハードウェア構成要素の例は、メインフレーム７６１、ＲＩＳＣ（Reduced Instruction Set Computer：縮小命令セットコンピュータ）アーキテクチャ・ベース・サーバ７６２、サーバ７６３、ブレード・サーバ７６４、ストレージ・デバイス７６５、ならびにネットワークおよびネットワーキング構成要素を含む。幾つかの実施形態において、ソフトウェア構成要素は、ネットワーク・アプリケーション・サーバ・ソフトウェア７６７およびデータベース・ソフトウェア７６８を含む。

【0095】

仮想化レイヤ７７０は、抽象化レイヤを提供し、抽象化レイヤから、以下の例の仮想のエンティティ、すなわち、仮想サーバ７７１、仮想ストレージ７７２、仮想プライベート・ネットワークを含む仮想ネットワーク７７３、仮想アプリケーションおよびオペレーティング・システム７７４、ならびに仮想クライアント７７５が提供され得る。

【0096】

一例において、管理レイヤ７８０は、以下で説明する機能を提供することができる。リソース供給７８１は、コンピューティング・リソース、および、クラウド・コンピューティング環境内でタスクを実施するために利用される他のリソースの動的調達を可能にする。計測および価格設定７８２は、クラウド・コンピューティング環境内でリソースが利用されるときの費用追跡、および、これらのリソースの消費についての請求またはインボイス発行を可能にする。一例において、これらのリソースは、アプリケーション・ソフトウェア・ライセンスを含むことができる。セキュリティは、クラウドのコンシューマおよびタスクについてのアイデンティティ検証、ならびに、データおよび他のリソースのための保護を提供する。ユーザ・ポータル７８３は、コンシューマおよびシステム管理者のために、クラウド・コンピューティング環境に対するアクセスを提供する。サービス・レベルの管理７８４は、要求されるサービス・レベルに見合うように、クラウド・コンピューティング・リソース割り振りおよび管理を提供する。サービス・レベル合意（ＳＬＡ：Service Level Agreement）の立案および遂行７８５は、クラウド・コンピューティング・リソースのための事前の取り決めおよびその調達を可能にし、そのリソースについての将来の要件は、ＳＬＡに従って予期される。

【0097】

ワークロード・レイヤ７９０は、クラウド・コンピューティング環境が、そのために利用され得る機能の例を提供する。このレイヤから提供され得るワークロードおよび機能の例は、本明細書で論じるように、マッピングおよびナビゲーション７９１、ソフトウェア開発およびライフサイクル管理７９２、仮想教室教育配信７９３、データ解析処理７９４、トランザクション処理７９５、および統一変換エンジン７９６を含む。

【0098】

本教示の種々の実施形態の説明は、例証のために提示されたが、網羅的であるかまたは開示される実施形態に限定されることを意図されない。多くの変更および変形は、説明される実施形態の範囲から逸脱することなく当業者に明らかになるであろう。本明細書で使用される用語は、本発明の原理、実用的な適用、または市場で見出される技術に勝る技術的改善を最もよく説明するために、または、当業者が本明細書で開示される実施形態を理解することを可能にするために選択された。

【0099】

上記は、最良の状態または他の例あるいはその両方であると考えられるものを説明したが、種々の変更がそこで行われ得ること、および、本明細書で開示する主題が種々の形態および例で実装され得ること、および、教示が、その一部のみが本明細書で説明された多数の適用において適応され得ることが理解される。本教示の真の範囲内に入る任意のおよび全ての適用形態、変更形態、および変形形態を特許請求することが、添付請求項によって意図される。

【0100】

本明細書で論じられた構成要素、ステップ、特徴、オブジェクト、利益、および利点は、例証に過ぎない。それらも、それらに関連する議論も、保護の範囲を限定することを意図されない。種々の利点が本明細書で論じられたが、全ての実施形態が全ての利点を必ずしも含むわけではないことが理解されるであろう。別段に述べられない限り、全ての測定値、値、等級、位置、大きさ、サイズ、および、添付請求項において、を含んで、本明細書において述べられる他の仕様は、厳密ではなく概算である。それらは、それらが関連する機能、および、それらが属する技術分野で慣例的であるものと矛盾しない合理的範囲を有することを意図される。

【0101】

多数の他の実施形態も企図される。これらは、より少数の、さらなる、および／または、異なる構成要素、ステップ、特徴、オブジェクト、利益、および利点を有する実施形態を含む。これらは、構成要素またはステップあるいはその両方が、異なるように配置および／または順序付けされる実施形態も含む。

【0102】

本開示の態様は、本開示の実施形態による、方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート例証またはブロック図あるいはその両方を参照して本明細書で説明される。フローチャート例証またはブロック図あるいはその両方の各ブロック、および、フローチャート例証またはブロック図あるいはその両方内のブロックの組合せがコンピュータ可読プログラム命令によって実装され得ることが理解されるであろう。

【0103】

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサによって実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／動作を実装するための手段を作成するように、適切に構成されたコンピュータ、専用コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されてマシンを生成するものであってもよい。これらのコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体に記憶されることで、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／動作の態様を実装する命令を含む製造品を含むような方法で、コンピュータ、プログラマブル・データ処理装置、または他のデバイスあるいはそれらの組合せが機能するように指示することができるものであってもよい。

【0104】

コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／動作を実装するように、コンピュータ実装プロセスを生成すべく、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードされ、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作ステップを実行させるものであってもよい。

【0105】

本明細書の図のコールフロー、フローチャート、およびブロック図は、本開示の種々の実施形態によるシステム、方法、およびコンピュータ・プログラム製品の考えられる実装態様のアーキテクチャ、機能、および操作を示す。これに関して、フローチャートまたはブロック図内の各ブロックは、指定された論理機能（複数可）を実装するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または一部分を表すことができる。幾つかの代替の実装態様において、ブロックで言及された機能は、図で言及された順序から外れて行われ得る。例えば、連続して示される２つのブロックは、関係する機能に応じて、実際には、実質的に並行に実行され得る、またはブロックは時として逆順で実行され得る。ブロック図またはフローチャート例証あるいはその両方の各ブロック、および、ブロック図またはフローチャート例証あるいはその両方内のブロックの組合せが、指定された機能または動作を実施するかまたは専用ハードウェア命令とコンピュータ命令の組合せを実行する専用ハードウェア・ベース・システムによって実装され得ることも留意されるであろう。

【0106】

上記は例示的な実施形態と併せて説明されたが、用語「例示的な（exemplary）」が、最良または最適ではなく、単なる一例として意味されていることが理解される。前述の点を除いて、述べられたまたは例証されたものはいずれも、請求項内にあっても、請求項内で列挙されなくても、任意の構成要素、ステップ、特徴、オブジェクト、利益、利点、または均等物の公衆に対する提供をもたらすことを意図されない、または、もたらすと解釈されるべきでない。

【0107】

本明細書で使用される用語および表現が、特定の意味が本明細書で普通なら述べられる場合を除いて、調査および研究のそれらの対応するそれぞれの領域に関してそのような用語および表現に与えられる通常の意味を有することが理解されるであろう。第１、第２、および同様なもの等の関係する用語は、１つのエンティティまたは動作を別のエンティティまたは動作から区別するだけのために、そのようなエンティティまたは動作間に実際のそのような関係または順序を必ずしも必要とすることなく、または、それを示唆することなく、使用され得る。用語「備える（comprises）」、「備えている（comprising）」、またはその任意の他の変形は、要素のリストを構成するプロセス、方法、物品、または装置が、それらの要素を含むだけでなく、明示的に挙げられないか、またはそのようなプロセス、方法、物品、または装置に固有の他の要素も含むことができるように、非網羅的包含をカバーすることを意図される。「１つの（a）」または「１つの（an）」が先行する要素は、その要素を備えるプロセス、方法、物品、または装置におけるさらなる同一の要素の存在を、さらなる制約なしで、排除しない。

【0108】

本開示の要約は、読者が、技術的開示の特質を素早く確認することを可能にするために提供される。要約は、請求項の範囲または意味を解釈または限定するために要約が使用されないという理解の下に提出される。さらに、上記詳細な説明において、本開示を簡素化するために種々の実施形態において種々の特徴が共にグループ化されることが見られ得る。開示のこの方法は、特許請求される実施形態が、各請求項で明示的に列挙されるよりも多い特徴を有するという意図を反映するものと解釈されない。むしろ、添付請求項が反映するように、本発明の主題は、開示される単一の実施形態の全ての特徴より少ない特徴に存在する。そのため、添付の特許請求の範囲は、各請求項が、別々に特許請求された主題として独立に成立するように、詳細な説明に組み込まれている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】