知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-508594直交送受信器を使用するレーダ・システムのための自動イメージ除去キャリブレーション
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-28
(54)【発明の名称】直交送受信器を使用するレーダ・システムのための自動イメージ除去キャリブレーション
(51)【国際特許分類】
G01S 13/34 20060101AFI20240220BHJP
G01S 7/40 20060101ALI20240220BHJP
【ＦＩ】
G01S13/34
G01S7/40 156
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023541255
(86)(22)【出願日】2022-02-17
(85)【翻訳文提出日】2023-07-06
(86)【国際出願番号】 IB2022051420
(87)【国際公開番号】W WO2022175864
(87)【国際公開日】2022-08-25
(31)【優先権主張番号】17/180,778
(32)【優先日】2021-02-20
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】110000420
【氏名又は名称】弁理士法人ＭＩＰ
(72)【発明者】
【氏名】ツァドク、アサフ
【テーマコード（参考）】
5J070
【Ｆターム（参考）】
5J070AB18
5J070AC02
5J070AC06
5J070AH04
5J070AH31
5J070AH35
5J070AH40
5J070AK22
(57)【要約】
周波数変調連続波（ＦＭＣＷ）レーダ・システムの自動イメージ除去および監視方法が、二重出力ＦＭＣＷ信号発生器によって同相信号と直交信号とを含む直交ＦＭＣＷ信号を生成することを含む。同相信号と直交信号が送信される。送信された同相信号と直交信号とに応答して、応答同相信号と直交信号を含むレーダ信号が受信される。応答同相信号と直交信号はアナログ－デジタル変換器（ＡＤＣ）に供給される。受信した窓信号に基づいてＡＣＤから同相ビート信号（Ｂｅａｔ－Ｉ）と直交ビート信号（Ｂｅａｔ－Ｑ）が取り出される。Ｂｅａｔ－ＩとＢｅａｔ－Ｑとの相関に基づいて位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を二重出力ＦＭＣＷ信号発生器に入力として供給することによって、相対位相もしくは振幅調整値またはその両方が生成される。
【特許請求の範囲】
【請求項1】
周波数変調連続波（ＦＭＣＷ）レーダ・システムであって、同相入力と直交入力とを有する送信器と、同相出力と直交出力とを有する受信器とを含む、直交送受信器と、
前記送信器の前記同相入力に結合された第１の出力と、前記送信器の前記直交入力に結合された第２の出力とを含む、二重チャネルＦＭＣＷ信号発生器と、
前記二重チャネルＦＭＣＷ信号発生器の前記第１の出力と前記送信器の前記同相入力との間に結合された第１のスプリッタと、
前記二重チャネルＦＭＣＷ信号発生器の前記第２の出力と前記送信器の前記直交入力との間に結合された第２のスプリッタと、
前記第１のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記同相出力に結合された第２の入力と、出力とを含む、第１のミキサと、
前記第２のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記直交出力に結合された第２の入力と、出力とを含む、第２のミキサと、
前記第１のミキサの前記出力に結合された第１の入力と、前記第２のミキサの前記出力に結合された第２の入力とを含む二重チャネル・アナログ－デジタル変換器（ＡＤＣ）と、
前記二重チャネルＦＭＣＷ信号発生器と前記二重チャネルＡＤＣとの間に結合されたコントローラと
を含む、ＦＭＣＷレーダ・システム。
【請求項2】
前記二重チャネルＦＭＣＷ信号発生器がプログラム可能である、請求項０に記載のＦＭＣＷレーダ・システム。
【請求項3】
前記二重チャネルＦＭＣＷ信号発生器が、各周波数ランプ・サイクルの開始と終了とを示す窓信号を供給するように構成されている、請求項０に記載のＦＭＣＷレーダ・システム。
【請求項4】
前記コントローラが、前記二重チャネルＡＤＣの第１の出力からの同相ビート信号と前記二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信するように構成された直交キャリブレーション・ブロックを含む、請求項０に記載のＦＭＣＷレーダ・システム。
【請求項5】
前記二重チャネルＡＤＣの各入力チャネルにおけるローパス・フィルタをさらに含む、請求項１～４のいずれかに記載のＦＭＣＷレーダ・システム。
【請求項6】
前記コントローラが、前記二重チャネルＡＤＣの前記第２の出力から同相ビート信号と直交ビート信号とを受信し、向上した信号対雑音比（ＳＮＲ）を有するレーダ出力を与えるように構成された高速フーリエ変換（ＦＦＴ）ブロックをさらに含む、請求項１に記載のＦＭＣＷレーダ・システム。
【請求項7】
前記直交キャリブレーション・ブロックが、位相キャリブレーション変数（θｔ）または振幅キャリブレーション変数（Ａｔ）のうちの少なくとも一方を前記二重チャネルＦＭＣＷ信号発生器に入力として供給するように構成されている、請求項４に記載のＦＭＣＷレーダ・システム。
【請求項8】
前記二重チャネルＦＭＣＷ信号発生器がデジタル回路ブロックである、請求項０に記載のＦＭＣＷレーダ・システム。
【請求項9】
前記コントローラが、初期直交キャリブレーション変数（θｔ，Ａｔ）を選択し、
前記初期直交キャリブレーション変数（θｔ，Ａｔ）を前記二重チャネルＦＭＣＷ信号発生器に入力として適用し、
適用された前記初期直交キャリブレーション変数（θｔ，Ａｔ）に基づいて前記二重チャネルＡＤＣの第１の出力からの同相ビート信号と前記二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信し、
前記同相ビート信号と前記直交ビート信号との相関をとり、
前記相関が所定閾値未満であると判定すると、新たな直交キャリブレーション変数（θｔ，Ａｔ）を選択する
ように構成されている、請求項１に記載のＦＭＣＷレーダ・システム。
【請求項10】
周波数変調連続波（ＦＭＣＷ）レーダ・システムの自動イメージ除去方法であって、二重出力ＦＭＣＷ信号発生器によって同相信号と直交信号とを含む直交ＦＭＣＷ信号を生成することと、
送受信器の送信器によって前記同相信号と前記直交信号とを送信することと、
前記送受信器の送信された前記同相信号と前記直交信号とに応答して、応答同相信号と応答直交信号とを含むレーダ信号を受信することと、
前記応答同相信号と前記応答直交信号とを二重チャネル・アナログ－デジタル変換器（ＡＤＣ）に供給することと、
コントローラによって、生成された前記直交ＦＭＣＷ信号の周波数ランプ・サイクルの開始と終了とを示す窓信号を受信することと、
コントローラによって、受信した窓信号に基づいて、前記二重チャネルＡＤＣから同相ビート信号（Ｂｅａｔ－Ｉ）と直交ビート信号（Ｂｅａｔ－Ｑ）とを取り出すことと、
前記コントローラによって、前記Ｂｅａｔ－Ｉと前記Ｂｅａｔ－Ｑとの相関をとることと、
前記コントローラによって、前記相関に基づいて、位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を前記二重出力ＦＭＣＷ信号発生器に入力として供給することによって、相対位相もしくは振幅またはその両方の調整値を生成することと
を含む、方法。
【請求項11】
閾値相関に達していないと判定すると、前記閾値相関に達するまで前記二重出力ＦＭＣＷ信号発生器への入力として前記位相キャリブレーション変数（θｔ）もしくは前記振幅キャリブレーション変数（Ａｔ）またはその両方を反復的に調整することをさらに含む、請求項１０に記載の方法。
【請求項12】
第１のパワー・スプリッタによって、前記ＦＭＣＷ信号の前記同相信号を、前記送信器に供給される前記ＦＭＣＷ信号の第１の同相信号と、第１のミキサへの第１の同相入力としての前記ＦＭＣＷ信号の第２の同相信号とに分割することと、第２のパワー・スプリッタによって、前記ＦＭＣＷ信号の前記直交信号を、前記送信器に供給される前記ＦＭＣＷ信号の第１の直交信号と、第２のミキサへの第１の直交入力としての前記ＦＭＣＷ信号の第２の直交信号とに分割することと
をさらに含む、請求項１０に記載の方法。
【請求項13】
前記第１のミキサによって、前記第１の同相入力を受信器によって受信された同相レーダ信号と混合し、結果を二重チャネル・アナログ－デジタル変換器（ＡＤＣ）に第１の入力として供給することと、前記第２のミキサによって、前記第１の直交入力を前記受信器によって受信された直交レーダ信号と混合し、結果を前記二重チャネルＡＤＣに第２の入力として供給することと
をさらに含む、請求項１２に記載の方法。
【請求項14】
前記ＦＭＣＷレーダ・システムのキャリブレーション能力を強化するために、信号反射を増大させるように前記送信器の方向または前記受信器の方向の少なくとも一方を調整することをさらに含む、請求項１０に記載の方法。
【請求項15】
周波数変調連続波（ＦＭＣＷ）レーダ・システムをキャリブレーションする方法であって、同相入力と直交入力とを有する送信器と、同相出力と直交出力とを有する受信器とを含む直交送受信器を設けることと、
前記送信器の前記同相入力に結合された第１の出力と前記送信器の前記直交入力に結合された第２の出力とを含む二重チャネルＦＭＣＷ信号発生器を設けることと、
前記二重チャネルＦＭＣＷ信号発生器の前記第１の出力と前記送信器の前記同相入力との間に第１のスプリッタを結合することと、
前記二重チャネルＦＭＣＷ信号発生器の前記第２の出力と前記送信器の前記直交入力との間に第２のスプリッタを結合することと、
前記第１のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記同相出力に結合された第２の入力と、出力とを含む第１のミキサを設けることと、
前記第２のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記直交出力に結合された第２の入力と、出力とを含む第２のミキサを設けることと、
前記第１のミキサの前記出力に結合された第１の入力と、前記第２のミキサの前記出力に結合された第２の入力とを含む二重チャネル・アナログ－デジタル変換器（ＡＤＣ）を設けることと、
前記二重チャネルＦＭＣＷ信号発生器と前記二重チャネルＡＤＣとの間にコントローラを結合することと
を含む、方法。
【請求項16】
前記二重チャネルＦＭＣＷ信号発生器によって、位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を受信することと、受信した前記位相キャリブレーション変数（θｔ）もしくは前記振幅キャリブレーション変数（Ａｔ）またはその両方に基づいて、前記二重チャネルＦＭＣＷ信号発生器をプログラムすることと
をさらに含む、請求項１５に記載の方法。
【請求項17】
前記二重チャネルＦＭＣＷ信号発生器によって、前記二重チャネルＦＭＣＷ信号発生器の各周波数ランプ・サイクルの開始と終了とを示す窓信号を供給することをさらに含む、請求項１５に記載の方法。
【請求項18】
前記コントローラの直交キャリブレーション・ブロックによって、前記二重チャネルＡＤＣの第１の出力からの同相ビート信号と前記二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信することをさらに含む、請求項１５に記載の方法。
【請求項19】
前記コントローラの前記直交キャリブレーション・ブロックによって、位相キャリブレーション変数（θｔ）または振幅キャリブレーション変数（Ａｔ）のうちの少なくとも一方を、前記二重チャネルＦＭＣＷ信号発生器に入力として供給することをさらに含む、請求項１８に記載の方法。
【請求項20】
前記コントローラによって、初期直交キャリブレーション変数（θｔ，Ａｔ）を選択することと、前記コントローラによって、前記初期直交キャリブレーション変数（θｔ，Ａｔ）を前記二重チャネルＦＭＣＷ信号発生器に入力として適用することと、
前記コントローラによって、適用された前記初期直交キャリブレーション変数（θｔ，Ａｔ）に基づいて、前記二重チャネルＡＤＣの第１の出力からの同相ビート信号と前記二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信することと、
前記コントローラによって、前記同相ビート信号と前記直交ビート信号との相関をとることと、
前記相関が所定閾値未満であると判定すると、前記コントローラによって、前記二重チャネルＦＭＣＷ信号発生器に適用される新たな直交キャリブレーション変数（θｔ，Ａｔ）を選択することと
をさらに含む、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般にはレーダ・システムに関し、より具体的には、周波数変調連続波レーダ・システムにおける直交不均衡をキャリブレーションするシステムおよび方法に関する。
【背景技術】
【0002】
周波数変調連続波（Frequency-Modulated Continuous Wave（ＦＭＣＷ））レーダとは、連続送信パワーを放射し、送信信号の周波数もしくは位相またはその両方を変調することによって測定時に動作周波数を変更することができるレーダ・システムに関するものである。典型的なＦＭＣＷレーダ・システムは無線通信には使用されない。それに対して、直交送信器ＴＸもしくは送受信器ＴＲＸまたはその両方を使用するＦＭＣＷレーダ・システムは、無線通信に使用されるように構成することができる。そのようなシステムは、多くの場合、同相（Ｉ）と直交（Ｑ）との２つのポートを備えたベースバンド・インターフェースを使用してデータを送信し、したがって、ベース周波数信号をはるかにより高い周波数に変換するために、この２つの信号が高周波信号とその直交信号とを用いてアップコンバージョン・ミキサを使用して混合される。次に、この合成出力がアンテナによって送信される。受信側では逆のプロセスが行われ、ダウンコンバージョン・ミキサがＩ出力とＱ出力とを生成し提供する。ＩＱ直交送受信器は、送信器（ＴＸ）と受信器（ＲＸ）とのそれぞれについてＩチャネルとＱチャネルのための別々の経路を含む。
【0003】
ＦＭＣＷレーダにＩＱ送受信器を使用するために、ベースバンドＩＱ信号が互いに対して９０度位相シフトされ、これは直交関係と呼ばれる場合がある。これには２つの主要な利点がある。すなわち、（ｉ）必要帯域幅を半分に削減することと、（ｉｉ）受信側でのＩＱの回転に起因する信号変調を回避することである。
【発明の概要】
【0004】
一実施形態によると、周波数変調連続波（ＦＭＣＷ）レーダ・システムが、同相入力と直交入力とを有する送信器と、同相出力と直交出力とを有する受信器とを含む、直交送受信器を含む。二重チャネルＦＭＣＷ信号発生器が、送信器の同相入力に結合された第１の出力と、送信器の直交入力に結合された第２の出力とを含む。二重チャネルＦＭＣＷ信号発生器の第１の出力と送信器の同相入力との間に第１のスプリッタが結合されている。二重チャネルＦＭＣＷ信号発生器の第２の出力と送信器の直交入力との間に第２のスプリッタが結合されている。第１のミキサが、第１のスプリッタの第２の出力に結合された第１の入力と、受信器の同相出力に結合された第２の入力と、出力とを含む。第２のミキサが、第２のスプリッタの第２の出力に結合された第１の入力と、受信器の直交出力に結合された第２の入力と、出力とを含む。二重チャネル・アナログ－デジタル変換器（ＡＤＣ）が、第１のミキサの出力に結合された第１の入力と、第２のミキサの出力に結合された第２の入力とを含む。プログラム可能な二重チャネルＦＭＣＷ信号発生器と二重チャネルＡＤＣとの間にコントローラが結合されている。
【0005】
一実施形態では、二重チャネルＦＭＣＷ信号発生器はプログラム可能である。
【0006】
一実施形態では、二重チャネルＦＭＣＷ信号発生器は、各周波数ランプ・サイクルの開始と終了を示す窓信号を供給するように構成される。
【0007】
一実施形態では、第１のパワー・スプリッタと第２のパワー・スプリッタは２方向パワー・スプリッタである。
【0008】
一実施形態では、コントローラは、二重チャネルＡＤＣの第１の出力からの同相ビート信号と、二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信するように構成された直交キャリブレーション・ブロックを含む。
【0009】
一実施形態では、二重チャネルＡＤＣの各入力チャネルにローパス・フィルタがある。
【0010】
一実施形態では、コントローラは、二重チャネルＡＤＣの第２の出力から同相ビート信号と直交ビート信号とを受信し、レーダ出力を与えるように構成された、高速フーリエ変換（ＦＦＴ）ブロックをさらに含む。一実施形態では、信号対雑音比（ＳＮＲ）を向上させるためにＢｅａｔ－Ｉ信号およびＢｅａｔ－Ｑ信号のＦＦＴ前またはＦＦＴ後平均化を使用することができる。このようにして、レーダ出力の信号対雑音比を向上させる。
【0011】
一実施形態では、直交キャリブレーション・ブロックが、位相キャリブレーション変数（θｔ）または振幅キャリブレーション変数（Ａｔ）の少なくとも一方を、二重出力ＦＭＣＷ信号発生器に入力として供給するように構成される。
【0012】
一実施形態では、二重チャネルＦＭＣＷ信号発生器はデジタル回路ブロックである。
【0013】
一実施形態では、コントローラは、初期直交キャリブレーション変数（θｔ，Ａｔ）を選択するように構成される。初期直交キャリブレーション変数（θｔ，Ａｔ）は、二重出力ＦＭＣＷ信号発生器に入力として適用される。適用された初期直交キャリブレーション変数（θｔ，Ａｔ）に基づいて、二重チャネルＡＤＣの第１の出力からの同相ビート信号と、二重チャネルＡＤＣの第２の出力からの直交ビート信号が受信される。同相ビート信号は直交ビート信号と相関がとられる。相関が所定の閾値未満であると判定すると、新たな直交キャリブレーション変数（θｔ，Ａｔ）が選択される。
【0014】
一実施形態によると、周波数変調連続波（ＦＭＣＷ）レーダ・システムの自動イメージ除去方法が、二重出力ＦＭＣＷ信号発生器によって同相信号と直交信号とを含む直交ＦＭＣＷ信号を生成することを含む。同相信号と直交信号は、送受信器の送信器を介して送信される。送受信器の送信同相信号と直交信号とに応答して、応答同相信号と応答直交信号とを含むレーダ信号が受信される。応答同相信号と応答直交信号は、二重チャネル・アナログ－デジタル変換器（ＡＤＣ）に供給される。コントローラが、生成された直交ＦＭＣＷ信号の周波数ランプ・サイクルの開始と終了を示す窓信号を受信する。コントローラは、受信した窓信号に基づいて二重チャネルＡＤＣから同相ビート信号（Ｂｅａｔ－Ｉ）と直交ビート信号（Ｂｅａｔ－Ｑ）とを取り出す。コントローラは、Ｂｅａｔ－ＩとＢｅａｔ－Ｑとの相関をとる。コントローラは、相関に基づいて、位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を二重出力ＦＭＣＷ信号発生器に入力として供給することによって、相対位相もしくは振幅またはその両方の調整値を生成する。
【0015】
一実施形態では、閾値相関に達していないと判定すると、閾値相関に達するまで、位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション値（Ａｔ）またはその両方が反復して調整され、二重出力ＦＭＣＷ信号発生器に入力として供給される。
【0016】
一実施形態では、二重チャネルＡＤＣの各入力チャネルにおいてローパス・フィルタリングが行われる。
【0017】
一実施形態では、第１のパワー・スプリッタによって、ＦＭＣＷ信号の同相信号が、送信器に供給されるＦＭＣＷ信号の第１の同相信号と、第１のミキサへの第１の同相入力としてのＦＭＣＷ信号の第２の同相信号とに分割される。ＦＭＣＷ信号の直交信号は、第２のパワー・スプリッタによって、送信器に供給されるＦＭＣＷ信号の第１の直交信号と、第２のミキサへの第１の直交入力としてのＦＭＣＷ信号の第２の直交信号とに分割される。
【0018】
一実施形態では、第１のミキサは、第１の同相入力を受信器によって受信された同相レーダ信号と混合し、結果を二重チャネル・アナログ－デジタル変換器（ＡＤＣ）に第１の入力として供給する。第２のミキサは、第１の直交入力を受信器によって受信された直交レーダ信号と混合し、結果を二重チャネルＡＤＣに第２の入力として供給する。
【0019】
一実施形態では、ＦＭＣＷレーダ・システムのキャリブレーション能力を強化するために、漏れ電流または信号反射量を増大させるように送信器の方向または受信器の方向の少なくとも一方が調整される。
【0020】
一実施形態によると、周波数変調連続波（ＦＭＣＷ）レーダ・システムのキャリブレーション方法が、同相入力と直交入力とを有する送信器と、同相出力と直交出力とを有する受信器とを含む直交送受信器を設けることを含む。送信器の同相入力に結合された第１の出力と、送信器の直交入力に結合された第２の出力とを含む二重チャネルＦＭＣＷ信号発生器が設けられる。二重チャネルＦＭＣＷ信号発生器の第１の出力と送信器の同相入力との間に第１のスプリッタが結合される。二重チャネルＦＭＣＷ信号発生器の第２の出力と送信器の直交入力との間に第２のスプリッタが結合される。第１のスプリッタの第２の出力に結合された第１の入力と、受信器の同相出力に結合された第２の入力と、出力とを含む第１のミキサが設けられる。第２のスプリッタの第２の出力に結合された第１の入力と、受信器の直交出力に結合された第２の入力と、出力とを含む第２のミキサが設けられる。第１のミキサの出力に結合された第１の入力と、第２のミキサの出力に結合された第２の入力とを含む二重チャネル・アナログ－デジタル変換器（ＡＤＣ）が設けられる。二重チャネルＦＭＣＷ信号発生器と二重チャネルＡＤＣとの間にコントローラが結合されている。
【0021】
一実施形態では、二重チャネルＦＭＣＷ信号発生器が、位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を受信する。二重チャネルＦＭＣＷ信号発生器は、受信した位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方に基づいてプログラムされる。
【0022】
一実施形態では、二重チャネルＦＭＣＷ信号発生器によって、二重チャネルＦＭＣＷ信号発生器の各周波数ランプ・サイクルの開始と終了を示す窓信号が供給される。
【0023】
一実施形態では、コントローラの直交キャリブレーション・ブロックが、二重チャネルＡＤＣの第１の出力からの同相ビート信号と、二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信する。
【0024】
一実施形態では、二重チャネルＡＤＣの各入力チャネルがローパス・フィルタリングされる。
【0025】
一実施形態では、コントローラの高速フーリエ変換（ＦＦＴ）ブロックが、二重チャネルＡＤＣの第２の出力から直交ビート信号を受信し、その直交ビート信号に基づいてレーダ出力を与える。
【0026】
一実施形態では、位相キャリブレーション変数（θｔ）または振幅キャリブレーション変数（Ａｔ）のうちの少なくとも一方が、コントローラの直交キャリブレーション・ブロックによって二重出力ＦＭＣＷ信号発生器に入力として供給される。
【0027】
一実施形態では、ＦＭＣＷ信号発生器はデジタル領域で動作させられる。
【0028】
一実施形態では、コントローラは初期直交キャリブレーション変数（θｔ，Ａｔ）を選択する。コントローラは、初期直交キャリブレーション変数（θｔ，Ａｔ）を二重出力ＦＭＣＷ信号発生器に入力として適用する。コントローラは、適用された初期直交キャリブレーション変数（θｔ，Ａｔ）に基づいて二重チャネルＡＤＣの第１の出力からの同相ビート信号と、二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信する。コントローラは、同相ビート信号と直交ビート信号との相関をとる。相関が所定の閾値未満であると判定すると、コントローラは、二重出力ＦＭＣＷ信号発生器に適用する新たな直交キャリブレーション変数（θｔ，Ａｔ）を選択する。
【0029】
本明細書に記載の技術は、いくつかの方法で実装可能である。以下に、例示の実装形態を以下の図面を参照しながら示す。
【0030】
図面は例示の実施形態のものである。図面はすべての実施形態を示してはいない。これらに加えてまたはこれらに代えて他の実施形態も使用可能である。スペースの節約のため、またはより効果的な例示のために、明白または不要と考えられる詳細は省かれている場合がある。実施形態によっては、追加のコンポーネントもしくはステップを使用するか、または示されているコンポーネントもしくはステップの全部がなくても、またはその両方であっても実施可能な場合がある。異なる図面に同じ番号が記載されている場合、同一または同様のコンポーネントまたはステップを指している。
【図面の簡単な説明】
【0031】
【図1】例示の実施形態による、直交送受信器を使用する周波数変調連続波レーダ・システムの同相経路と直交経路の不均衡のキャリブレーションのアーキテクチャを示すブロック図である。
【図2】例示の実施形態による、ＦＭＣＷレーダ・システムの同相と直交の不均衡のキャリブレーションを示す概念ブロック図である。
【図3】例示の実施形態による、位相および振幅キャリブレーション変数θｔおよびＡｔパターンのために使用される経路の例示の表を示す図である。
【図4】例示の実施形態による、直交送受信器を使用する周波数変調連続波レーダ・システムの同相経路と直交経路の不均衡のキャリブレーションのアーキテクチャを示すより詳細なブロック図である。
【図5A】キャリブレーション前の直交送信器ＴＸの出力のスペクトル応答の例を示す図である。
【図5B】キャリブレーション後の直交送信器ＴＸの出力のスペクトル応答の例を示す図である。
【図6】例示の実施形態による例示のプロセスを示す図である。
【図7】特別に構成されたコンピューティング・デバイスを実装するために使用可能なコンピュータ・ハードウェア・プラットフォームの機能ブロック図例を示す図である。
【発明を実施するための形態】
【0032】
以下の詳細な説明では、関連する教示を十分に理解することができるように、例として多くの特定の詳細が記載されている。しかし、本教示はそのような詳細がなくても実施可能であることはわかるであろう。また、よく知られている方法、手順、コンポーネントもしくは回路またはこれらの組合せについては、本教示の態様が無用に不明瞭になるのを避けるために、詳細を省いて比較的概略的に説明している。
【0033】
本開示は、一般にはレーダ・システムに関し、より具体的には、周波数変調連続波レーダ・システムにおける直交不均衡をキャリブレーションするシステムおよび方法に関する。
【0034】
送信器または受信器における直交不均衡は、無線信号によって搬送される高速データを正常に送信もしくは受信またはその両方を行う能力を弱める可能性がある。たとえば、直交不均衡は、ＩチャネルとＱチャネルとの位相関係が厳密に９０度ではない場合、もしくはＩチャネルの振幅がＱチャネルの振幅と異なる場合、またはその両方である場合に発生し得る。したがって、直交不均衡は、ＦＭＣＷレーダ・システムのＩチャネルとＱチャネルにおける高周波成分の利得もしくは位相不整合またはその両方によって生じ得る。たとえば、Ｉチャネルにおける受信器成分が、Ｑチャネルにおける受信器成分とはわずかに異なる位相もしくは振幅またはその両方を有することがあり、それによってＩベースバンド信号とＱベースバンド信号に不均衡または不整合誤差を生じさせることがある。これらの相違は通常はわずかであるが、このような利得および位相不均衡は、ＦＭＣＷレーダ・システムの品質を低下させ、帯域幅を２倍にし、所与のデータ・レートのビット誤り数を増加させる可能性がある。
【0035】
直交アーキテクチャを使用する既知のＦＭＣＷレーダ・システムは、典型的には、毎秒最大５００Ｍサンプルでより狭い２００ＭＨｚの帯域幅を可能にする、二重チャネル直接デジタル合成器（ＤＤＳ）を使用する直交における周波数ランプの生成を伴う。また、知られているアーキテクチャは、典型的には大きい帯域幅を要し、実装コストが高く、多くの場合、二重チャネルデジタル－アナログ変換器（ＡＤＣ）に供給するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、または２ストリームのデータに供給する特定用途向け集積回路（ＡＳＩＣ）を必要とし、その結果、電力消費が大きくなる。しかし、このようなシステムは典型的には、直交における良好な二重チャネルＦＭＣＷを提供することにのみ焦点を合わせており、自動イメージ除去キャリブレーションおよび監視を提供しない。イメージ除去不良の結果、イメージ周波数における信号が送信され、それによって最終的にはレーダ応答変調が生じる。
【0036】
本明細書における教示は、受信器もしくは送信器またはその両方における直交不均衡に対応することができ、これは無線レーダ信号によって搬送される高速データの送信と受信を容易にすることができる。同相経路と直交経路との利得もしくは望ましくない位相不整合またはその両方が、イメージ除去キャリブレーションによって系統的に除去される。直交ＦＭＣＷ信号が生成される。二重チャネル・アナログ－デジタル変換器（ＡＤＣ）から２つのレーダ測定値が受信される。本明細書でＢｅａｔ－ＩおよびＢｅａｔ－Ｑと呼ぶ場合がある同相ビート信号と直交ビート信号を取り出すために、窓信号が使用される。２つのチャネルの相関がとられ、Ｂｅａｔ－Ｉ信号とＢｅａｔ－Ｑ信号との相関が所定の閾値内になるかまたは最大相関に達するまで、反復的に繰り返される。本明細書で説明する概念により、イメージ除去パフォーマンスの連続的検証および追跡が行われる。送信器と受信器との間の有線ループ、または外部測定装置は不要である。本出願の特徴は、以下で詳述する図１から図４を参照すればよりよく理解できるであろう。
【0037】
図１は、例示の実施形態による、直交送受信器を使用する周波数変調連続波（ＦＭＣＷ）レーダ・システムの同相経路と直交経路の不均衡のキャリブレーションのアーキテクチャ１００を示すブロック図である。アーキテクチャ１００は、直交送受信器１０８の送信器（ＴＸ）１１０に供給される同相入力「Ｉ」と直交入力「Ｑ」とを有する送受信器１０８を含む。直交送受信器１０８は、同相出力「Ｉ」と直交出力「Ｑ」とを有する受信器（ＲＸ）１１２を有する。様々な実施形態において、送受信器は、８０２．１１ａ／ｇ／ｎ（ＷｉＦｉ）、８０２．１６ｄ／ｅ／ｍ（ＷｉＭＡＸ）、および３ＧＰＰ（登録商標）リリース８／９（ＬＴＥ）を含むがこれらには限定されない、ＯＦＤＭ信号を使用する様々な通信プロトコルに対応することができる。
【0038】
送信器１１０の同相入力Ｉに結合された第１の出力と、送信器１１０の直交入力Ｑに結合された第２の出力とを有する二重チャネルＦＭＣＷ信号発生器１０２がある。二重チャネルＦＭＣＷ信号発生器１０２は、以下で詳述するコントローラ１４０から受信された位相および振幅の入力キャリブレーション信号（θｔ，Ａｔ）に基づいて、位相と振幅がプログラム可能である。二重チャネルＦＭＣＷ信号発生器１０２は、コントローラ１４０に各周波数ランプ・サイクル１３８の開始と終了を示す窓信号を供給するように構成される。話を簡単にするためおよび乱雑を避けるために、マルチプレクサ、電源、ローカル発振器、デジタル・シグナル処理（ＤＳＰ）要素など、送信器の様々な要素が省略されている。
【0039】
デジタル領域で生成されるため、二重出力ＦＭＣＷ信号発生器１０２によって生成される周波数ランプ１３８は、３．５ＧＨｚで動作する共通クロックを使用してデジタルで時間調節され、同期され、回線遅延と内部バッファによる両者の間のあらゆる相対的シフトが固定され、したがって一定しており、正確である。このようなランプ生成は、アナログ回路ブロックが典型的に受けるプロセス変動、動作温度などに影響されない。
【0040】
二重出力ＦＭＣＷ信号発生器の出力は、以下の式１および式２によって表される同相信号および直交信号（ＴＸ ＩＱ ＦＭＣＷ）である。
【0041】
【数1】
【0042】
【数2】
【0043】
ここで
ｆ０は開始周波数であり、
Ｔは周期であり、
ｂｗは帯域幅であり、
ｔは、ランプ開始時からの時間であり、０からＴの間の値である。
ｆ０は開始周波数であり、
Ｔは周期であり、
ｂｗは帯域幅であり、
ｔは、ランプ開始時からの時間であり、０からＴの間の値である。
【0044】
前述のように、二重出力ＦＭＣＷ信号発生器１０２はプログラム可能であり、それによって同相経路もしくは直交経路またはその両方を調整することができる。たとえば、以下の式３は、キャリブレーション変数（θｔ，Ａｔ）に基づいて調整可能な直交経路を示す。
【0045】
【数3】
【0046】
上記の式３に示すように、直交経路は、送受信器１０８の送信器１１０に供給される直交（もしくは同相またはその両方）信号の調整を可能にする位相キャリブレーション変数θｔと振幅キャリブレーション変数Ａｔとを有する。話を簡単にするために、本明細書で使用されるパラメータＡｔは直交経路および同相経路に対して相対的な振幅を表す。これらのキャリブレーション変数は、以下で詳述するように、コントローラ１４０によってキャリブレーション変数信号として供給される。
【0047】
二重チャネルＦＭＣＷ信号発生器１０２の第１の出力と送信器１１０の同相入力Ｉとの間に結合された第１のパワー・スプリッタ１０４がある。二重チャネルＦＭＣＷ信号発生器１０２の第２の出力と送信器１１０の直交Ｑ入力との間に結合された第２のパワー・スプリッタ１０６がある。第１および第２のパワー・スプリッタ１０４および１０６は、以下で詳述するように、それぞれが二重チャネルＦＭＣＷ信号発生器１０２の出力から受信した信号を分割し、それを送信器と受信器ＲＸ１１２フィードバック経路におけるそれぞれ対応するミキサ１２０または１２２とに分配するという点で２方向パワー・スプリッタである。
【0048】
たとえば、第１のスプリッタ１０４は、二重出力ＦＭＣＷ信号発生器１０２から同相信号を受信し、それを、直交送受信器１０８の送信器１１０の同相入力に通じる１つの経路と、第１のミキサ１２０に通じる第２の経路との、２つの別々の経路に分割するように構成される。受信器１１２の同相出力および直交出力のイメージ除去が完全に近い場合の受信器１１２の出力（すなわちＲＸ ＩＱ ＦＭＣＷ）は、それぞれ式４および式５によって与えられる。
【0049】
【数4】
【0050】
【数5】
【0051】
上記の式４および式５は、イメージ除去が完全に近い場合のＲＸ ＩＱ ＦＭＣＷを表す。例示のみを目的とし、限定を目的とせずに、３．５ＧＳＰＳ直接デジタル合成器（ＤＤＳ）を使用する１．４ＧＨｚ帯域幅を二重出力ＦＭＣＷ信号発生器１０２の一部として使用することができる。一実施形態では、二重出力ＦＭＣＷ信号発生器１０２に２つのＤＤＳが使用される。
【0052】
第１のミキサ１２０は、第１の２方向スプリッタ１０４の第２の出力に結合された第１の入力を有する。受信器１１２の同相出力に結合された第２の入力がある。同様に、第２のミキサ１２２は、第２の２方向スプリッタ１０６の第２の出力に結合された第１の入力と、受信器１１２の直交出力Ｑに結合された第２の入力を有する。第１および第２のミキサ１２０および１２２のそれぞれが、二重チャネル・アナログ－デジタル変換器１３０に供給される出力を与える。
【0053】
第１のミキサ１２０は、第１のスプリッタ１０４から受信した分割同相信号を受信器１１２の同相出力Ｉと混合する。同様に、第２のミキサ１２２は、第２のスプリッタ１０６からの分割直交信号を受信器１１２の直交出力Ｑと混合する。両方のミキサ１２０および１２２の出力は、同相ビート信号（本明細書ではＢｅａｔ－Ｉと呼ぶ場合がある）と直交信号（本明細書ではＢｅａｔ－Ｑと呼ぶ場合がある）とを出力するように構成された二重チャネル・アナログ－デジタル変換器１３０に供給される。二重チャネル・アナログ－デジタル変換器１３０は、第１のミキサ１２０の出力に結合された第１の入力と、第２のミキサ１２２の出力に結合された第２の入力とを含む。二重チャネルＡＤＣは、ミキサ１２０および１２２から信号を受信し、本明細書でＢｅａｔ－ＩおよびＢｅａｔ－Ｑと呼ぶ場合がある、対応する同相出力信号と直交出力信号を出力する。一実施形態では、本明細書における教示は、典型的なレーダ・パイプラインに使用される同じ比較的低速のＡＤＣ（たとえば１００ＫＰＳないし１０ＭＳＰＳ）に対応し、それによって設計の複雑さとコストを低減する。実施形態によっては、二重チャネルＡＤＣ１３０の各入力にローパス・フィルタ（図示せず）がある。式６および式７は、フィルタリングされていないＢｅａｔ－ＩＱ ＦＭＣＷ信号をそれぞれ示す。
【0054】
【数6】
【0055】
【数7】
【0056】
二重チャネルＡＤＣ１３０の出力でローパス・フィルタリング（ＬＰＦ）を適用すると、以下の式が得られる。
【0057】
【数8】
【0058】
【数9】
【0059】
一実施例では、二重チャネルＡＤＣ１３０の出力において供給される帯域幅は１００ＫＨｚないし２ＭＨｚである。このような比較的低い周波数により、より複雑さの少ないより低コストのＡＤＣ１３０を使用することができる。このアーキテクチャは、二重チャネルＦＭＣＷ信号発生器１０２と二重チャネルＡＤＣ１３０との間に結合されたコントローラ１４０を含む。一実施形態では、コントローラ１４０は、二重チャネルＡＤＣの第１の出力からの同相ビート信号（Ｂｅａｔ－Ｉ）と二重チャネルＡＤＣ１３０の第２の出力からの直交ビート信号（Ｂｅａｔ－Ｑ）とを受信するように構成された直交キャリブレーション・ブロック１４２を含む。コントローラ１４０は、二重チャネルＡＤＣの第２の出力から直交ビート信号を受信し、レーダ出力を与えるように構成された高速フーリエ変換（ＦＦＴ）ブロック１４４をさらに含む。ＦＦＴブロック１４４は、ＦＭＣＷ処理パイプラインの実用形態であり、システムが様々な距離からの反射を検出することができるようにする。各単一のトーンが、対応する距離からの応答を表す。各ビン・ステップが、帯域幅によって決まるレンジ分解能に相当する。直交キャリブレーション・ブロック１４２は、位相と振幅のキャリブレーション信号（θｔ，Ａｔ）を二重ＦＭＣＷ信号発生器１０２に入力として供給する。
【0060】
次に、例示の一実施形態によるＦＭＣＷレーダ・システムの同相と直交の不均衡のキャリブレーションの概念ブロック図２００を示す、図２を参照する。なお、この図のブロックの多くは図１のものと同じであり、したがって簡潔にするためにここでは説明を繰り返さない。図１の説明の文脈で前述したコントローラ１４０の直交キャリブレーション・ブロック１４２に関連して、追加の詳細を示す。
【0061】
直交キャリブレーション・ブロック１４２のブロック２４０において、位相のキャリブレーションのための所定経路とキャリブレーション変数θｔおよびＡｔとを有する表が提供される。様々な実施形態において、θｔおよびＡｔのキャリブレーション値を与えるために異なる技術を使用することができる。非限定的な例として、表に記入し、最高相関値を有する選択肢を選択することによる総当たり手法が使用されてもよく、粗い推定（たとえば大きめのステップ）から開始し、より可能性の高い領域にズームインすることによる、粗から細式の手法が使用されてもよく、ＰＶＴ変動に対応するために、メモリを使用して前の値を記憶し、それらの値を精緻化するなどしてもよい。
【0062】
例示の一実施形態による、本明細書で仮想ループまたはスネーク・パターンと呼ぶ場合がある、キャリブレーション値θｔおよびＡｔのために使用される経路の表の例３００を示す図３を参照する。本明細書における教示はキャリブレーション変数θｔおよびＡｔを生成する他の方法にも対応しているため、表３００は本明細書で例示のみを目的として示し、限定を目的としていないことを理解されたい。
【0063】
閾値キャリブレーションが得られるまで、表３００からθｔおよびＡｔの異なる値を反復的に適用することができる。横軸３０２は位相値θｔのインクリメント／デクリメントを表し、縦軸３０４は振幅値Ａｔのインクリメント／デクリメントを表す。たとえば、初期キャリブレーション変数は、Ｃｏｒｒ１で表される（θｔおよびＡｔ）＝（０，１）に基づいてもよい。次の反復回で、Ｃｏｒｒ２で表される変数（∂θｔ，１）が適用され、以下でさらに詳述するようにＢｅａｔ－ＩおよびＢｅａｔ－Ｑで示される同相経路と直交経路との所望の閾値相関または最大相関が得られるまで、以下同様に適用される。スネーク法を示しているが、本教示はこれには限定されないことを理解されたい。他の技術も使用可能である（インクリメント／デクリメントの選択を実施する異なる種類の方法については発明人に問い合わせられたい）。
【0064】
図２に戻って参照すると、ブロック２４２で、キャリブレーションを開始するために表３００の初期直交キャリブレーション変数（θｔ，Ａｔ）が使用される。上述のように、初期相関変数はたとえば（０，１）に設定されてもよい。これらの変数２５２は、図２のシステムのフィードバック・ループからのフィードバックを受け取るために二重出力ＦＭＣＷ信号発生器１０２に適用される。
【0065】
ブロック２４４で、二重チャネルＡＤＣ１３０から受信されたＢｅａｔ－ＩおよびＢｅａｔ－Ｑ出力が、これら２つの出力の相関（すなわち、２つのビート信号Ｂｅａｔ－ＩとＢｅａｔ－Ｑの相関）をとるために使用される。以下の式１０に、この相関の一例を示す。
Ｍ（θｔ，Ａｔ）＝ＭＡＣ（Ｂｅａｔ－Ｉ，Ｂｅａｔ－Ｑ）／Ｌ （式１０）
上式で、ＬはＢｅａｔ－ＩとＢｅａｔ－Ｑの共通相関ベクトルの長さである。
Ｍ（θｔ，Ａｔ）＝ＭＡＣ（Ｂｅａｔ－Ｉ，Ｂｅａｔ－Ｑ）／Ｌ （式１０）
上式で、ＬはＢｅａｔ－ＩとＢｅａｔ－Ｑの共通相関ベクトルの長さである。
【0066】
ＦＭＣＷレーダ・システムを周波数変調（ＦＭ）するために使用される周波数ランプごとに１つの相関がとられる。一実施例では、デジタル・ランプ発生器（ＤＲＧ）のＤＤＳ機能が使用される。ランプ生成パラメータは、ユーザがランプの立ち上がり勾配と立ち下がり勾配との両方を制御することができるようにする。ランプの上方境界および下方境界と、ランプの立ち上がり部のステップ・サイズおよびステップ・レートと、ランプの立ち下がり部のステップ・サイズおよびステップ・レートとをすべてプログラム可能とすることができる。キャリブレーションは、直交キャリブレーション・モジュール１４２によって行われる「ビート信号」Ｂｅａｔ－ＩとＢｅａｔ－Ｑとの乗累算（multiply and accumulate operation（ＭＡＣ））によって特定される、二重チャネルＤＡＣ１３０からのＢｅａｔ－Ｉ信号とＢｅａｔ－Ｑ信号との類似度に基づく。
【0067】
ブロック２４６で、比較が行われ、相関が所定閾値内であるか否かが判定される。以下の式１１および式１２に、式の例を示す。
Ｍ（θｍａｘ，Ａｍａｘ）＜Ｍ（θｔ，Ａｔ）である場合 （式１１）
θｍａｘ，Ａｍａｘ＝θｔ，Ａｔ （式１２）
Ｍ（θｍａｘ，Ａｍａｘ）＜Ｍ（θｔ，Ａｔ）である場合 （式１１）
θｍａｘ，Ａｍａｘ＝θｔ，Ａｔ （式１２）
【0068】
たとえば、上記の演算は、イメージ除去が最適または所定閾値以内であることを調整および検証するために使用される。この目的のために、二重チャネルＡＤＣ１３０によって供給されたＢｅａｔ－Ｉ信号とＢｅａｔ－Ｑ信号によって表されるＩ経路とＱ経路における受信レーダ応答が比較される。たとえば、目標が信号をビートさせるようにこれらの信号の類似度を最大限にすることである場合、Ｂｅａｔ－Ｉ信号とＢｅａｔ－Ｑ信号との相関が測定される。従来の９０度から開始する、送信信号間の相対位相の線形シフトが与えられてもよい。
【0069】
閾値相関が得られない場合（すなわち決定ブロック２４８で「Ｎｏ」）、プロセスはブロック２４２に戻り、（たとえば、図３の参照表３００から）次の位相と振幅のキャリブレーション変数の対が使用され、反復プロセスが継続する。たとえば、信号間の振幅変化もしくは位相変化またはその両方を取り入れてさらなる反復が行われる。
【0070】
しかし、相関が所定閾値（最大閾値であってもよい）内である場合、その適切な直交キャリブレーション変数（θｔ，Ａｔ）の対が、選択された変数２５２として適用される適切な（たとえば最大）変数２５０として採用される。この直交キャリブレーションは、様々な実施形態において同相経路または直交経路に適用することができる。したがって、一方の経路が他方に対して調整される、直交における２つの信号を生成するために二重チャネルプログラマブル信号発生器１０２が使用される。キャリブレーションは、Ｂｅａｔ－ＩとＢｅａｔ－Ｑとの類似度に基づく。このようにして、これら２つの経路間のより正確な相関が得られる。
【0071】
反射を測定するように環境が伝導性ではない状況では、キャリブレーションのためにビーム・ステアリングによってＴＸ１１０とＲＸ１１２との間に自然に発生する漏洩２１０を強化することができることに留意されたい。レーダ応答が弱い場合（たとえば、レーダが空に向いている場合）、強力なレーダ応答を生じさせるアンテナ・ベースのループを形成することによって、ＲＸ１１２およびＴＸ１１０における位相を、クロストークを増大させるように設定することができる。たとえば、一実施形態では、システム２００のキャリブレーション性能を評価できるようにするために、漏れ電流を明らかにするように、ＴＸ１１０もしくはＲＸ１１２またはその両方のビーム方向を調整することができる（たとえば、ＴＸを下方（すなわちＲＸの方向に向かって）に送信するか、または受信器ＲＸをセンスアップするように（たとえばＴＸの方向で）調整するか、またはその両方を行う）。
【0072】
次に、例示の一実施形態による、直交送受信器を使用する周波数変調連続波レーダ・システムの同相経路と直交経路の不均衡のキャリブレーションのアーキテクチャのより詳細なブロック図４００を示す、図４を参照する。図４のコンポーネントの多くは図１のものと類似しており、したがって簡潔にするために説明を繰り返さない。図４の実施形態では、アーキテクチャは、２つの単一出力ＤＤＳの使用にどのように対応することができるかを示している。
【0073】
初期設定において、両方の直接デジタル合成器（ＤＤＳ）が、ランプ・レート、ステップ・サイズ、および帯域幅などの同一のランプ・パラメータでプログラムされる。図１の実施形態とは異なる顕著なパラメータは、同相に接続されている方が余弦波を生成し、直交に接続されている方が正弦波を生成することである。
【0074】
図４に示すように、クロック分配集積回路（ＩＣ）４０２が両方のＤＤＳ４０４および４０６に基準クロックを供給し、それによって内部位相ロック・ループ（ＰＬＬ）の使用を回避する。図４のアーキテクチャでは、２つの別々のＤＤＳ（すなわち４０４および４０６）が使用されている。図４の実施形態では、ＤＤＳシステム・クロックの分割クロックが、両方のＤＤＳ４０４および４０６のデジタル・ランプの同期制御を生じさせる。
【0075】
ＤＤＳは、それぞれ４１０および４１２におけるランプが開始および終了する時点（ＤＲＯＶＲ）の出力信号を出力する。受信信号が十分に強くない場合、コントローラはＴＸ１１０とＲＸ１１２を互いの方を向くようにステアリングする。
【0076】
ＡＤＣ１３０は、ミキサ１２０、１２２の出力を受信し、２つのアナログ入力と同期されるランプ標識信号のためのデジタル入力を有する。コントローラ１４０は、このランプ標識信号を使用して両方のアナログ入力を相関値のさらなる計算のために切り取る。
【0077】
本明細書における教示により、ＴＸ１１０とＲＸ１１２との間のより良好なイメージ除去が実現される。一態様では、低周波信号における実際のイメージ除去の検証が、ビート信号Ｂｅａｔ－ＩおよびＢｅａｔ－Ｑにおいてすでに利用可能であり、高周波での手動スペクトラム・アナライザまたは専用回路の使用の必要がない。一実施形態では、図２のシステムは、直交キャリブレーション・ブロック１４２によって評価されるＢｅａｔ－Ｉ信号とＢｅａｔ－Ｑ信号によって提供されるフィードバックを介して、受信信号の品質の連続追跡を提供する。
【0078】
次に、それぞれキャリブレーション前と後の直交受信器ＲＸの出力のスペクトル応答を示す、図５Ａおよび図５Ｂを参照する。図５Ａに示すように、システム・キャリブレーションの前に初期ＩおよびＱがしかるべく余弦波と正弦波に設定され、したがってＴＸイメージが抑制されない。これに対して、図５Ｂに、本明細書における教示に基づいてＩ出力とＱ出力が同じであるように適正な振幅および位相補償によりキャリブレーションされ、それによって適切な２５ｄＢ ＴＸイメージ抑制が行われたシステム・レベルを示す。
【0079】
上記の例示のアーキテクチャ１００、２００および４００の概要とともに、ここで例示のプロセスの概要について検討すれば有用であろう。そのために、図６に例示の一実施形態による、周波数変調連続波レーダ・システムの自動イメージ除去方法のプロセス６００を示す。プロセス６００は、ハードウェア、ソフトウェアまたはこれらの組合せで実装可能な動作のシーケンスを表す論理フローチャートのブロックの集合として示されている。ソフトウェアの文脈では、ブロックは、コントローラの１つまたは複数のプロセッサによって実行されると、記載されている動作を行う、コンピュータ実行可能命令を表す。一般に、コンピュータ実行可能命令は、機能を実行するかまたは抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み得る。各プロセスにおいて、動作が記載されている順序は限定とみなされることは意図しておらず、プロセスを実施するために、任意の数の記載されているブロックを任意の順序で組み合わせることができるか、もしくは並行して実行することができるか、またはその両方が可能である。説明のために、プロセス６００について図１のアーキテクチャ１００を参照しながら説明する。
【0080】
ブロック６０２で、二重出力ＦＭＣＷ信号発生器１０２によって同相信号と直交信号とを含む直交ＦＭＣＷ信号が生成される。
【0081】
ブロック６０４で、送受信器１０８の送信器ＴＸ１１０によって、同相信号と直交信号が送信される。
【0082】
ブロック６０６で、送受信器１０８の送信同相信号と直交信号とに応答して、応答同相信号と応答直交信号とを含むレーダ測定値が受信される。
【0083】
ブロック６０８で、応答同相信号と応答直交信号とが、二重チャネル・アナログ－デジタル変換器（ＡＤＣ）１３０に供給される。
【0084】
ブロック６１０で、コントローラ１４０が、生成された直交ＦＭＣＷ信号の周波数ランプ・サイクルの開始と終了とを示す窓信号を受信する。
【0085】
ブロック６１２で、コントローラ１４０が、受信窓信号に基づいて、二重チャネルＡＤＣ１３０から同相ビート信号（Ｂｅａｔ－Ｉ）と直交ビート信号（Ｂｅａｔ－Ｑ）とを取り出す。
【0086】
ブロック６１４で、コントローラ１４０がＢｅａｔ－ＩとＢｅａｔ－Ｑとの相関をとる。
【0087】
ブロック６１６で、相関が所定閾値を上回るか否かが判定される。上回る場合（すなわち判定ブロック６１６で「ＹＥＳ」）、コントローラはブロック６１８に進み、コントローラは、相関に基づいて位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を二重出力ＦＭＣＷ信号発生器に入力として供給することによって相対位相もしくは振幅またはその両方の調整値を設定する。
【0088】
上回らない場合（すなわち判定ブロック６１６で「ＮＯ」）、プロセスはブロック６２０に進み、コントローラは、新たな位相キャリブレーション変数（θｔ）もしくは新たな振幅キャリブレーション変数（Ａｔ）またはその両方を二重出力ＦＭＣＷ信号発生器に入力として供給することによって、新たな相対位相もしくは振幅またはその両方の調整値を判定する。次に、この反復プロセスはブロック６０２に戻り、相関が所定閾値を上回るまで継続する。
【0089】
上述のように、図１、図２および図４に示すような、図６のプロセス６００による周波数変調連続波レーダ・システムの自動イメージ除去に関する機能は、コントローラまたはプロセッサを必要とし得る。これに関連して、図７に、図１のコントローラを実装することができる特別に構成されたコンピューティング・デバイスを実装するために使用可能なコンピュータ・ハードウェア・プラットフォーム７００の機能ブロック図例を示す。
【0090】
コンピュータ・プラットフォーム７００は、中央処理装置（ＣＰＵ）７０４と、ハードディスク・ドライブ（ＨＤＤ）７０６と、ランダム・アクセス・メモリ（ＲＡＭ）もしくは読み出し専用メモリ（ＲＯＭ）７０８またはこれらの組合せと、キーボード７１０と、マウス７１２と、ディスプレイ７１４と、通信インターフェース７１６とを含んでもよく、これらはシステム・バス７０２に接続されている。
【0091】
一実施形態では、ＨＤＤ７０６は、本明細書に記載のようにして直交キャリブレーション・エンジン７４０など、様々なプロセスを実行することができるプログラムを記憶することを含む機能を有する。直交キャリブレーション・エンジン７４０は、図１の文脈で説明したものなどの様々な機能およびその他の機能を実行するように構成された様々なモジュールを有することができる。たとえば、同相ビートもしくは直交ビートまたはその両方を取り出すために二重チャネルＡＤＣとやり取りするように動作する対話モジュール７４２があってもよい。二重出力ＦＭＣＷ信号発生器への入力として使用される適切な直交キャリブレーション変数θｔもしくはＡｔまたはその両方を生成するように構成されたキャリブレーション変数生成モジュール７４４があってもよい。様々な実施形態において、直交キャリブレーション変数θｔもしくはＡｔまたはその両方は、本明細書に記載のように、計算されるかもしくはスネーク・パターンを辿ることによって参照表から取り出されるか、またはその両方とすることができる。
【0092】
一実施形態では、二重チャネルＡＤＣから受信された信号をローパス・フィルタリングするように動作するデジタル・フィルタリング・モジュールがある。二重チャネルＡＤＣからの受信直交ビート信号に基づいてレーダ出力を与えるように動作するＦＦＴモジュール７４８があってもよい。
【0093】
図７にはモジュール７４２ないし７４８がＨＤＤ７０６の一部として示されているが、実施形態によっては、これらのモジュールのうちの１つまたは複数のモジュールがコンピューティング・デバイス７００のハードウェアで実装されてもよい。たとえば、本明細書で説明しているモジュールは、一部がハードウェアで一部がソフトウェアの形態で実装されてもよい。すなわち、図７に示す直交キャリブレーション・エンジン７４０のコンポーネントのうちの１つまたは複数が、トランジスタ、ダイオード、キャパシタ、レジスタ、インダクタ、バラクタもしくはメモリスタまたはこれらの組合せを備えた電子回路の形態で実装されてもよい。言い換えると、直交キャリブレーション・エンジン７４０は、本明細書に記載の特定のタスクおよび機能を実行する１つまたは複数の特別に設計された電子回路で実装されてもよい。
【0094】
例示のために本教示の様々な実施形態に関する説明を示したが、網羅的であること、または開示されている実施形態に限定することを意図したものではない。記載されている実施形態の範囲および思想から逸脱することなく、当業者には多くの変更および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、または市場にある技術に対する技術的改良を最もよく説明するため、または当業者が本明細書で開示されている実施形態を理解することができるようにするために選択されている。
【0095】
上記では、最善の状態もしくはその他の実施例またはその両方とみなされるものについて説明したが、それらには様々な修正を加えることができること、本明細書で開示されている主題が様々な形態および実施例で実装可能であること、および教示が多くの用途に適用可能であり、本明細書ではその一部のみについて説明していることを了解されたい。本教示の真の範囲に含まれるあらゆる適用、修正および変形を、以下の特許請求の範囲により特許請求することが意図されている。
【0096】
本明細書で説明したコンポーネント、ステップ、特徴、目的、長所および利点は、例示に過ぎない。これらのいずれも、また、これらに関するいずれの説明も、特許保護の範囲を限定することは意図されていない。本明細書では様々な利点について説明したが、すべての実施形態が必ずしもすべての利点を含むとは限らないことを理解されたい。特に明記されていない限り、以下の特許請求の範囲を含む本明細書に記載されているすべての測定値、値、定格、位置、大きさ、サイズ、およびその他の仕様は、近似値であり、厳密ではない。これらは、これらが関連する機能と、これらが属する技術分野において通例となっているものとに整合する、妥当な範囲を有することが意図されている。
【0097】
多くの他の実施形態も企図される。これらには、より少ないか、追加的であるか、もしくは異なるか、またはこれらの組合せである、コンポーネント、ステップ、特徴、目的、長所、利点を有する実施形態が含まれる。これらには、コンポーネントもしくはステップまたはその両方の配置もしくは順序またはその両方が異なる実施形態も含まれる。たとえば、本明細書に記載のいずれの信号も、スケーリング、バッファリング、スケーリングとバッファリング、別の状態（たとえば電圧、電流、電荷、時間など）への変換、または基礎にある制御方法を実質的に変更することなく別の状態（たとえば高から低へ、および低から高へ）の変換が行われてもよい。
【0098】
本開示の態様について、本明細書では本出願の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品を示すフローチャート図もしくはブロック図またはその両方を参照しながら説明している。フローチャート図もしくはブロック図またはその両方の図の各ブロックおよび、フローチャート図もしくはブロック図またはその両方の図のブロックの組合せは、コンピュータ可読プログラム命令によって実装可能であることを理解されたい。
【0099】
これらのコンピュータ可読プログラム命令は、コンピュータまたはその他のプログラマブル・データ処理装置のプロセッサにより実行される命令が、フローチャートもしくはブロック図またはその両方のブロックで指定されている機能／動作を実装する手段を形成するようなマシンを実現するように、汎用コンピュータ、専用コンピュータまたはその他のプログラマブル・データ処理装置のプロセッサに供給することができる。これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートもしくはブロック図またはその両方のブロックで指定されている機能／動作の態様を実装する命令を含む製造品を含むように、コンピュータ、プログラマブル・データ処理装置、もしくはその他の装置またはこれらの組合せに対して特定の方式で機能するように指示することができるコンピュータ可読記憶媒体に記憶されてもよい。
【0100】
コンピュータ可読プログラム命令は、コンピュータ、その他のプログラマブル装置またはその他のデバイス上で実行される命令がフローチャートもしくはブロック図またはその両方のブロックで指定されている機能／動作を実装するように、コンピュータ、その他のプログラマブル装置、またはその他のデバイス上で一連の動作ステップが実行されてコンピュータ実装プロセスを実現するようにするために、コンピュータ、その他のプログラマブル・データ処理装置、またはその他のデバイスにロードされてもよい。
【0101】
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能および動作を示す。これに関連して、フローチャートまたはブロック図の各ブロックは、指定されている論理機能を実装するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または部分を表す場合がある。一部の別の実装形態では、ブロックに記載されている機能は、図に記載されている順序とは異なる順序で行われてもよい。たとえば、連続して示されている２つのブロックは、関与する機能に応じて、実際には実質的に並行して実行されてもよく、またはそれらのブロックは場合によっては逆の順序で実行されてもよい。また、ブロック図もしくはフローチャート図またはその両方の図の各ブロック、およびブロック図もしくはフローチャート図またはその両方の図のブロックの組合せは、指定されている機能または動作を実行するかまたは専用ハードウェアとコンピュータ命令との組合せを実施する専用ハードウェア・ベースのシステムによって実装可能であることにも留意されたい。
【0102】
上記は例示の実施形態とともに説明したが、「例示の」という用語は、最良または最適なものではなく一例という意味に過ぎないことを理解されたい。直前に記載されている以外に、記載または図示されているものはいずれも、特許請求の範囲に記載されているか否かを問わず、いかなるコンポーネント、ステップ、特徴、目的、長所、利点、または同等物も公衆に提供されることは意図されておらず、そのように解釈されるべきではない。
【0103】
本明細書で使用されている用語および表現は、本明細書で特定の意味が別に記載されている場合を除き、対応するそれぞれの調査および研究の分野に関してそのような用語および表現に与えられている通常の意味を有するものと理解されたい。第１および第２などの関係語は、実体もしくは動作間のいかなる実際のそのような関係または順位も必ずしも必要とせず、または含意もせずに、１つの実体または動作を別の実体または動作から区別するためにのみ使用されている場合がある。「含む」、「含んでいる」という用語またはこれらのその他の変形は、列挙されている要素を含むプロセス、方法、物または装置がそれらの要素のみを含むのではなく、明示的に列挙されていないかまたはそのようなプロセス、方法、物または装置に固有の他の要素も含み得るように、非排他的包含を対象として含むことが意図されている。「ａ」または「ａｎ」が前置されている要素は、さらなる制約なしに、その要素を含むプロセス、方法、物または装置における追加の同一要素の存在を排除しない。
【0104】
「要約書」は、読者が技術的開示の性質を迅速に把握することができるようにするために提供されている。要約書は、特許請求の範囲または意味を解釈または限定するためには使用されないという了解のもとに提出される。さらに、上記の「発明を実施するための形態」では、本開示を簡素化するために、様々な実施形態において様々な特徴がまとめてグループ化されていることがわかる。本開示の方法は、特許請求される実施形態が各請求項に明示的に記載されているものより多くの特徴を要するという意図を反映しているものと解釈されるべきではない。そうではなく、以下の特許請求の範囲が反映しているように、本発明の主題は、単一の開示されている実施形態の特徴の全部ではなく一部にある。したがって、以下の特許請求の範囲は、本明細書により「発明を実施するための形態」に組み込まれ、各請求項は、別個に特許請求される主題として独立している。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【手続補正書】
【提出日】2023-08-25
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
周波数変調連続波（ＦＭＣＷ）レーダ・システムであって、同相入力と直交入力とを有する送信器と、同相出力と直交出力とを有する受信器とを含む、直交送受信器と、
前記送信器の前記同相入力に結合された第１の出力と、前記送信器の前記直交入力に結合された第２の出力とを含む、二重チャネルＦＭＣＷ信号発生器と、
前記二重チャネルＦＭＣＷ信号発生器の前記第１の出力と前記送信器の前記同相入力との間に結合された第１のスプリッタと、
前記二重チャネルＦＭＣＷ信号発生器の前記第２の出力と前記送信器の前記直交入力との間に結合された第２のスプリッタと、
前記第１のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記同相出力に結合された第２の入力と、出力とを含む、第１のミキサと、
前記第２のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記直交出力に結合された第２の入力と、出力とを含む、第２のミキサと、
前記第１のミキサの前記出力に結合された第１の入力と、前記第２のミキサの前記出力に結合された第２の入力とを含む二重チャネル・アナログ－デジタル変換器（ＡＤＣ）と、
前記二重チャネルＦＭＣＷ信号発生器と前記二重チャネルＡＤＣとの間に結合されたコントローラと
を含む、ＦＭＣＷレーダ・システム。
【請求項2】
前記二重チャネルＦＭＣＷ信号発生器がプログラム可能である、請求項１に記載のＦＭＣＷレーダ・システム。
【請求項3】
前記二重チャネルＦＭＣＷ信号発生器が、各周波数ランプ・サイクルの開始と終了とを示す窓信号を供給するように構成されている、請求項１または２に記載のＦＭＣＷレーダ・システム。
【請求項4】
前記コントローラが、前記二重チャネルＡＤＣの第１の出力からの同相ビート信号と前記二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信するように構成された直交キャリブレーション・ブロックを含む、請求項１～３のいずれか１項に記載のＦＭＣＷレーダ・システム。
【請求項5】
前記二重チャネルＡＤＣの各入力チャネルにおけるローパス・フィルタをさらに含む、請求項１～４のいずれか１項に記載のＦＭＣＷレーダ・システム。
【請求項6】
前記コントローラが、前記二重チャネルＡＤＣの前記第２の出力から前記同相ビート信号と前記直交ビート信号とを受信し、向上した信号対雑音比（ＳＮＲ）を有するレーダ出力を与えるように構成された高速フーリエ変換（ＦＦＴ）ブロックをさらに含む、請求項１～５のいずれか１項に記載のＦＭＣＷレーダ・システム。
【請求項7】
前記直交キャリブレーション・ブロックが、位相キャリブレーション変数（θｔ）または振幅キャリブレーション変数（Ａｔ）のうちの少なくとも一方を前記二重チャネルＦＭＣＷ信号発生器に入力として供給するように構成されている、請求項４に記載のＦＭＣＷレーダ・システム。
【請求項8】
前記二重チャネルＦＭＣＷ信号発生器がデジタル回路ブロックである、請求項１～７のいずれか１項に記載のＦＭＣＷレーダ・システム。
【請求項9】
前記コントローラが、初期直交キャリブレーション変数（θｔ，Ａｔ）を選択し、
前記初期直交キャリブレーション変数（θｔ，Ａｔ）を前記二重チャネルＦＭＣＷ信号発生器に入力として適用し、
適用された前記初期直交キャリブレーション変数（θｔ，Ａｔ）に基づいて前記二重チャネルＡＤＣの第１の出力からの同相ビート信号と前記二重チャネルＡＤＣの第２の出力からの直交ビート信号とを受信し、
前記同相ビート信号と前記直交ビート信号との相関をとり、
前記相関が所定閾値未満であると判定すると、新たな直交キャリブレーション変数（θｔ，Ａｔ）を選択する
ように構成されている、請求項１～８のいずれか１項に記載のＦＭＣＷレーダ・システム。
【請求項10】
周波数変調連続波（ＦＭＣＷ）レーダ・システムの自動イメージ除去方法であって、二重出力ＦＭＣＷ信号発生器によって同相信号と直交信号とを含む直交ＦＭＣＷ信号を生成することと、
送受信器の送信器によって前記同相信号と前記直交信号とを送信することと、
前記送受信器の送信された前記同相信号と前記直交信号とに応答して、応答同相信号と応答直交信号とを含むレーダ信号を受信することと、
前記応答同相信号と前記応答直交信号とを二重チャネル・アナログ－デジタル変換器（ＡＤＣ）に供給することと、
コントローラによって、生成された前記直交ＦＭＣＷ信号の周波数ランプ・サイクルの開始と終了とを示す窓信号を受信することと、
コントローラによって、受信した窓信号に基づいて、前記二重チャネルＡＤＣから同相ビート信号（Ｂｅａｔ－Ｉ）と直交ビート信号（Ｂｅａｔ－Ｑ）とを取り出すことと、
前記コントローラによって、前記Ｂｅａｔ－Ｉと前記Ｂｅａｔ－Ｑとの相関をとることと、
前記コントローラによって、前記相関に基づいて、位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を前記二重出力ＦＭＣＷ信号発生器に入力として供給することによって、相対位相もしくは振幅またはその両方の調整値を生成することと
を含む、方法。
【請求項11】
閾値相関に達していないと判定すると、前記閾値相関に達するまで前記二重出力ＦＭＣＷ信号発生器への入力として前記位相キャリブレーション変数（θｔ）もしくは前記振幅キャリブレーション変数（Ａｔ）またはその両方を反復的に調整することをさらに含む、請求項１０に記載の方法。
【請求項12】
第１のパワー・スプリッタによって、前記ＦＭＣＷ信号の前記同相信号を、前記送信器に供給される前記ＦＭＣＷ信号の第１の同相信号と、第１のミキサへの第１の同相入力としての前記ＦＭＣＷ信号の第２の同相信号とに分割することと、第２のパワー・スプリッタによって、前記ＦＭＣＷ信号の前記直交信号を、前記送信器に供給される前記ＦＭＣＷ信号の第１の直交信号と、第２のミキサへの第１の直交入力としての前記ＦＭＣＷ信号の第２の直交信号とに分割することと
をさらに含む、請求項１０または１１に記載の方法。
【請求項13】
前記第１のミキサによって、前記第１の同相入力を前記受信器によって受信された同相レーダ信号と混合し、結果を二重チャネル・アナログ－デジタル変換器（ＡＤＣ）に第１の入力として供給することと、前記第２のミキサによって、前記第１の直交入力を前記受信器によって受信された直交レーダ信号と混合し、結果を前記二重チャネルＡＤＣに第２の入力として供給することと
をさらに含む、請求項１２に記載の方法。
【請求項14】
前記ＦＭＣＷレーダ・システムのキャリブレーション能力を強化するために、信号反射を増大させるように前記送信器の方向または前記受信器の方向の少なくとも一方を調整することをさらに含む、請求項１０～１３のいずれか１項に記載の方法。
【請求項15】
周波数変調連続波（ＦＭＣＷ）レーダ・システムをキャリブレーションする方法であって、同相入力と直交入力とを有する送信器と、同相出力と直交出力とを有する受信器とを含む直交送受信器を設けることと、
前記送信器の前記同相入力に結合された第１の出力と前記送信器の前記直交入力に結合された第２の出力とを含む二重チャネルＦＭＣＷ信号発生器を設けることと、
前記二重チャネルＦＭＣＷ信号発生器の前記第１の出力と前記送信器の前記同相入力との間に第１のスプリッタを結合することと、
前記二重チャネルＦＭＣＷ信号発生器の前記第２の出力と前記送信器の前記直交入力との間に第２のスプリッタを結合することと、
前記第１のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記同相出力に結合された第２の入力と、出力とを含む第１のミキサを設けることと、
前記第２のスプリッタの第２の出力に結合された第１の入力と、前記受信器の前記直交出力に結合された第２の入力と、出力とを含む第２のミキサを設けることと、
前記第１のミキサの前記出力に結合された第１の入力と、前記第２のミキサの前記出力に結合された第２の入力とを含む二重チャネル・アナログ－デジタル変換器（ＡＤＣ）を設けることと、
前記二重チャネルＦＭＣＷ信号発生器と前記二重チャネルＡＤＣとの間にコントローラを結合することと
を含む、方法。
【請求項16】
前記二重チャネルＦＭＣＷ信号発生器によって、位相キャリブレーション変数（θｔ）もしくは振幅キャリブレーション変数（Ａｔ）またはその両方を受信することと、受信した前記位相キャリブレーション変数（θｔ）もしくは前記振幅キャリブレーション変数（Ａｔ）またはその両方に基づいて、前記二重チャネルＦＭＣＷ信号発生器をプログラムすることと
をさらに含む、請求項１５に記載の方法。
【請求項17】
請求項１０～１４のいずれか１項に記載された方法をコンピュータに対して実行させるためのコンピュータ実行可能命令を格納したコンピュータ可読な記憶媒体。
【国際調査報告】