特表 2024-508822 電子アセンブリ及びその作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-28

(54)【発明の名称】電子アセンブリ及びその作製方法

(51)【国際特許分類】

   H05K 9/00 20060101AFI20240220BHJP

   H01L 23/00 20060101ALI20240220BHJP

   H01L 23/06 20060101ALI20240220BHJP

【ＦＩ】

H05K9/00 Q

H01L23/00 C

H01L23/06 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023551976

(86)(22)【出願日】2022-01-28

(85)【翻訳文提出日】2023-08-25

(86)【国際出願番号】 IB2022050766

(87)【国際公開番号】W WO2022180461

(87)【国際公開日】2022-09-01

(31)【優先権主張番号】10-2021-0026758

(32)【優先日】2021-02-26

(33)【優先権主張国・地域又は機関】KR

(81)【指定国・地域】

(71)【出願人】

【識別番号】505005049

【氏名又は名称】スリーエム イノベイティブ プロパティズ カンパニー

(74)【代理人】

【識別番号】100130339

【弁理士】

【氏名又は名称】藤井 憲

(74)【代理人】

【識別番号】100135909

【弁理士】

【氏名又は名称】野村 和歌子

(74)【代理人】

【識別番号】100133042

【弁理士】

【氏名又は名称】佃 誠玄

(74)【代理人】

【識別番号】100171701

【弁理士】

【氏名又は名称】浅村 敬一

(72)【発明者】

【氏名】コン，ジウン

(72)【発明者】

【氏名】ソ，ジョン ジュ

【テーマコード（参考）】

5E321

【Ｆターム（参考）】

5E321AA14

5E321AA17

5E321AA22

5E321BB25

5E321BB53

5E321BB60

5E321CC16

5E321GG05

(57)【要約】

本開示は電子アセンブリに関する。具体的には、本開示の実施形態によれば、電子アセンブリが提供され、電子アセンブリは、複数の導電性コネクタを含む回路基板と、回路基板の第１主面に結合された複数の間隔を空けた半導体集積回路と、半導体集積回路上に配置され、半導体集積回路を実質的に包囲し覆うカバー層と、電子アセンブリへの電気接続を提供するために、回路基板の第１主面に対向する第２主面上に配置された複数のはんだバンプと、はんだバンプを露出させるための切断部を備える第１の金属箔層であって、回路基板の第２主面に接合されている、第１の金属箔層と、第１の金属箔層に物理的、電気的に接触し、電子アセンブリの側面をコーティングするために、回路基板の第１主面上の電子アセンブリの上面上にコンフォーマルコーティングされ、電子アセンブリの縁部を越えて、回路基板の第２主面に向かって延びている金属コーティング層と、を含む。

【特許請求の範囲】

【請求項1】

電子アセンブリであって、
複数の導電性コネクタを備える回路基板と、
前記回路基板の第１主面に結合された複数の間隔を空けた半導体集積回路と、
前記半導体集積回路上に配置され、前記半導体集積回路を実質的に包囲し覆うカバー層と、
前記電子アセンブリへの電気接続を提供するために、前記回路基板の前記第１主面に対向する第２主面上に配置された複数のはんだバンプと、
前記はんだバンプを露出させるための切断部を備える第１の金属箔層であって、前記回路基板の前記第２主面に接合されている、第１の金属箔層と、
前記第１の金属箔層に物理的、電気的に接触し、前記電子アセンブリの側面をコーティングするために、前記回路基板の前記第１主面上の前記電子アセンブリの上面上にコンフォーマルコーティングされ、前記電子アセンブリの縁部を越えて、前記回路基板の前記第２主面に向かって延びている金属コーティング層と、を備え、
前記半導体集積回路は、前記導電性コネクタ及び前記はんだバンプに電気的に接続されており、
前記第１の金属箔層及び前記カバー層は、前記回路基板と実質的に同一の広がりを有する長さ及び幅を有する、
電子アセンブリ。

【請求項2】

第１の接着剤層を更に備え、
前記第１の金属箔層は、前記第１の接着剤層を介して前記回路基板の前記第２主面に接合されている、
請求項１に記載の電子アセンブリ。

【請求項3】

前記金属コーティング層の厚さが、約３０マイクロメートルよりも小さく、約０．５マイクロメートルよりも大きい、
請求項１に記載の電子アセンブリ。

【請求項4】

前記電子アセンブリの前記上面上にコーティングされた前記金属コーティング層の平均厚さがｔ１であり、
前記電子アセンブリの前記側面上にコーティングされた前記金属コーティング層の平均厚さがｔ２であり、
ｔ１／ｔ２は０．２を超え、５以下である、
請求項１に記載の電子アセンブリ。

【請求項5】

前記金属コーティング層は、前記カバー層上に直接配置され、前記カバー層に直接接合されている、
請求項１に記載の電子アセンブリ。

【請求項6】

前記金属コーティング層及び前記カバー層に接合され、前記金属コーティング層と前記カバー層との間に配置された第２の金属箔層、を更に備え、
前記第２の金属箔層は、前記回路基板と実質的に同一の広がりを有する長さ及び幅を有する、
請求項１に記載の電子アセンブリ。

【請求項7】

前記電子アセンブリに埋め込まれ、前記電子アセンブリの１つ以上の側面に向かって延びており、前記電子アセンブリの前記側面上にコーティングされた前記金属コーティング層に物理的、電気的に接触している、１つ以上の導電性接地コネクタを更に備える、
請求項１に記載の電子アセンブリ。

【請求項8】

前記カバー層は、
テーパ部と、
前記テーパ部に包囲され実質的に平面の中央部と、を備え、
前記テーパ部は、前記電子アセンブリの前記中央部から前記縁部に向かってテーパ状になっており、前記テーパ部の厚さが減少している、
請求項１に記載の電子アセンブリ。

【請求項9】

電子アセンブリであって、
複数の導電性コネクタと、前記電子アセンブリの側面に向かって延びている少なくとも１つの導電性接地コネクタとを備える回路基板と、
互いに対向する前記回路基板の第１主面及び第２主面にそれぞれ結合された第１及び第２の半導体集積回路と、
前記第１及び第２の半導体集積回路をそれぞれ実質的に包囲及び平坦化し、前記第１及び第２の半導体集積回路上にそれぞれ配置された、第１のカバー層及び第２のカバー層と、
前記電子アセンブリへの電気接続を提供するために前記回路基板の前記第２主面上に配置された複数のはんだバンプと、
前記第２のカバー層に接合された第１の金属箔層と、
前記金属箔層及び前記接地コネクタに物理的、電気的に接触し、前記電子アセンブリの前記側面をコーティングするために、前記回路基板の前記第１主面上の前記電子アセンブリの上面上にコンフォーマルコーティングされ、前記電子アセンブリの縁部を越えて前記回路基板の前記第２主面に向かって延びている金属コーティング層と、を備え、
前記半導体集積回路は、前記導電性コネクタ及び前記はんだバンプに電気的に接続されており、
前記第１の金属箔層及び前記カバー層は、前記はんだバンプを露出させるための、実質的に位置合わせされた切断部を備え、
前記第１の金属箔層、前記第１のカバー層及び前記第２のカバー層は、前記回路基板と実質的に同一の広がりを有する長さ及び幅を有する、
電子アセンブリ。

【請求項10】

電子アセンブリを作製する方法であって、
物品を形成するステップと、
前記物品を複数の分割物品へとそれぞれ分割するステップと、
前記少なくとも１つの分割物品に対して導電層を形成するステップと、を含み、
前記物品を形成する前記ステップは、
複数のセグメントであって、前記セグメントの各々が、回路基板の第１主面上の第１の側部と、前記回路基板の第２主面上の第２の側部であって、前記第２主面に対向する第２の側部と、前記セグメント内に埋め込まれた導電性接地コネクタと、前記セグメントの前記第１の側部に結合された複数の間隔を空けた半導体集積回路と、前記セグメントの前記第２の側部上の複数のはんだバンプと、を備える、複数のセグメントを備える回路基板を提供するステップと、
前記セグメントの各々内の前記半導体集積回路を覆うために、前記回路基板上にカバー層を配置するステップと、
第１の金属箔層であって、前記セグメントの各々の前記第２の側部に接合されて、前記第２の側部を覆っており、前記セグメントの各々の前記第２の側部上に複数の貫通孔を備えて、前記複数の貫通孔のうちの１つが、前記セグメントの前記第２の側部上で前記複数のはんだバンプを露出させることを可能にする、第１の金属箔層を接合するステップと、を含み、
前記分割物品の各々は、前記回路基板の少なくとも１つのセグメントを備え、
前記導電層を形成する前記ステップにおいて、
前記導電層は、前記少なくとも１つの分割物品の前記第１の金属箔層とは反対側の前記分割物品の上面上に形成されて、前記第１の金属箔層に物理的、電気的に接触して、前記少なくとも分割物品の側面及び上縁部の上に電気的に連続的に延びている、
方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子アセンブリ及びその作製方法に関する。

【背景技術】

【0002】

電子製品では、電界と磁界とが合成された波を意味する電磁波が典型的に生じる。このような電磁波は、電子製品から発生し、電子製品の外部空間に向かって伝搬するため、人体又はデバイスは、電磁波に曝され易い。特に、ユーザが電磁波に暴露されると人体に有害であり、産業用デバイス及び家電製品が電磁波に曝されるとデバイスの誤作動が引き起こされる場合がある。

【0003】

したがって、電子製品から発生する電磁波が電子製品の外部に伝搬することを防止するために、電磁波を遮断する技術の研究が活発に進められている。

【0004】

加えて、電磁干渉（Electro Magnetic Interference、ＥＭＩ）認証及び電磁感受性（Electro Magnetic Susceptibility、ＥＭＳ）認証を定義し実装することによって、人体を電磁波から保護し、デバイスの誤作動を防止するための社会的努力が様々な分野で行われている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

電磁波を形成する電界は、導体を使用して容易に遮断することができる。例えば、電界は、建物の屋根、壁又は床などを接地することにより、又は接地された遮蔽材料を使用することにより容易に遮断できる。

【0006】

他方では、電磁波を形成する磁界は、電界とは異なり、たとえ地理的特徴を使用しても容易に遮断することはできず、高い透磁率を有する特別な材料を使用しなければならないか、又は特別な方法を使用しなければならない。しかしながら、特別な材料及び特別な方法は、過大なコスト及び長い処理時間を必要とする場合がある。

【0007】

したがって、本開示の実施形態は、上記背景に基づいて発明されたものであり、作製に必要なコストを最小化しながら、電磁波の遮断性能を最大化できる電子アセンブリを提供する。

【課題を解決するための手段】

【0008】

本開示の一態様によると、電子アセンブリが提供され、電子アセンブリは、複数の導電性コネクタを含む回路基板と、回路基板の第１主面に結合された複数の間隔を空けた半導体集積回路と、半導体集積回路上に配置され、半導体集積回路を実質的に包囲し覆うカバー層と、電子アセンブリへの電気接続を提供するために、回路基板の第１主面に対向する第２主面上に配置された複数のはんだバンプと、はんだバンプを露出させるための切断部を含む第１の金属箔層であって、回路基板の第２主面に接合されている、第１の金属箔層と、第１の金属箔層に物理的、電気的に接触し、電子アセンブリの側面をコーティングするために、回路基板の第１主面上の電子アセンブリの上面上にコンフォーマルコーティングされ、電子アセンブリの縁部を越えて、回路基板の第２主面に向かって延びている金属コーティング層と、を含み、半導体集積回路は、導電性コネクタ及びはんだバンプに電気的に接続されており、第１の金属箔層及びカバー層は、回路基板と実質的に同一の広がりを有する長さ及び幅を有する。

【0009】

加えて、電子アセンブリが提供され、電子アセンブリは、複数の導電性コネクタと、電子アセンブリの側面に向かって延びている少なくとも１つの導電性接地コネクタとを含む回路基板と、互いに対向する回路基板の第１主面及び第２主面にそれぞれ結合された第１及び第２の半導体集積回路と、第１及び第２の半導体集積回路をそれぞれ実質的に包囲及び平坦化し、第１及び第２の半導体集積回路上にそれぞれ配置された第１及び第２のカバー層と、電子アセンブリへの電気接続を提供するために回路基板の第２主面上に配置された複数のはんだバンプと、第２のカバー層に接合された第１の金属箔層と、金属箔層及び接地コネクタに物理的、電気的に接触し、電子アセンブリの側面をコーティングするために、回路基板の第１主面上の電子アセンブリの上面上にコンフォーマルコーティングされ、電子アセンブリの縁部を越えて、回路基板の第２主面に向かって延びている金属コーティング層と、を含み、半導体集積回路は、導電性コネクタ及びはんだバンプに電気的に接続されており、第１の金属箔層及びカバー層は、はんだバンプを露出させるための、実質的に位置合わせされた切断部を含み、第１の金属箔層、第１のカバー層及び第２のカバー層は、回路基板と実質的に同一の広がりを有する長さ及び幅を有する。

【発明の効果】

【0010】

本開示の一実施形態では、電子アセンブリの作製に必要な費用を最小化する効果がある。

【0011】

加えて、本開示の一実施形態では、電磁波の遮断性能を最大化する効果がある。

【図面の簡単な説明】

【0012】

【図1】本開示の第１の実施形態による電子アセンブリの長手方向断面図である。

【図2】図１の上面図である。

【図3】本開示の第２の実施形態による電子アセンブリの長手方向断面図である。

【図4】本開示の第３の実施形態による電子アセンブリの長手方向断面図である。

【図5】本開示の第４の実施形態による電子アセンブリの長手方向断面図である。

【図6】本開示の回路基板を提供するステップにおける、回路基板を示す図である。

【図7】本開示のカバー層を配置するステップにおける、回路基板上に配置されたカバー層を示す図である。

【図8】本開示の第１の金属箔層を接合するステップにおける、回路基板上に接合された第１の金属箔層を示す図である。

【図9】図８の上面図である。

【図10】本開示の物品を分割するステップにおいて分割された複数の物品を示す図である。

【図11】本開示の電子アセンブリの作製方法によって作製された電子アセンブリを示す図である。

【図12】本開示の実施形態による、電子アセンブリを作製する方法を順番に示すシーケンス図である。

【発明を実施するための形態】

【0013】

以下では、本開示の技術的概念を実装するための特定の実施形態が、図面を参照して詳細に説明される。

【0014】

更に、本開示を説明する際には、本開示の要旨を不明瞭にすると考えられる周知の関連する構成又は機能についての具体的な説明を省略する。

【0015】

加えて、ある要素が別の要素に「接続されている」、「結合されている」、又は「接触している」と言及される場合、ある要素は、別の要素に直接接続されている、結合されている、又は接触している可能性があるが、それらの間に介在要素があってもよいと理解すべきである。

【0016】

本明細書で使用される用語は、特定の例示的な実施形態を説明するためのみのものであり、本開示の範囲を限定することを意図するものではない。別途記載のない限り、単数形の表現は、複数の表現を含む。

【0017】

加えて、明細書全体を通して、「上側」、「下側」、「側面」などの表現は、図面における例示を参照して説明されるものであり、これら表現は、対応する対象物の向きが変更される場合、異なる表現になり得る点に留意されたい。同じ理由により、いくつかの要素は、図面において誇張されるか、省略されるか、又は概略的に示される場合があり、各要素のサイズは、実際のサイズを完全に反映するとは限らない。

【0018】

加えて、「第１」、「第２」などの序数を含む用語は、様々な要素を説明するために使用できるが、これらの要素は、そのような用語によって限定されるべきではない。これらの用語は、１つの要素を別の要素から区別する目的でのみ使用される。

【0019】

本明細書で使用される用語「含む」は、特定の特徴、領域、整数、ステップ、動作、要素、及び／又は構成要素を特定するものであり、他の特定の特徴、領域、整数、ステップ、動作、要素、構成要素、及び／又は群の存在又は追加を排除するものではない。

【0020】

加えて、明細書全体を通して、「上側」などの方向に関する表現は、図面における例示を参照して説明されるものであり、これら表現は、対応する対象物の向きが変更される場合、異なる表現になり得る点に留意されたい。一方、「発明を実施するための形態」では、長手方向は、図１～図５のｘ軸方向を指す場合があり、幅方向は、図１～図５のｙ軸方向を指す場合がある。加えて、厚さ方向は、図１～図５のｚ軸方向を指す場合がある。

【0021】

以下では、図面を参照して、本開示の第１の実施形態による電子アセンブリ１の詳細な構成を説明する。

【0022】

以下、図１を参照すると、第１の実施形態による電子アセンブリ１は、半導体要素などの電子構成要素を外部から保護することができ、外部構成と電気的に接続することができる。加えて、電子アセンブリ１は、電磁波が外部に放出されることを防止するために、少なくともその一部が遮蔽されている場合がある。電子アセンブリ１は、上面１１、縁部１２、及び側面１３を含み得る。

【0023】

上面１１は、電子アセンブリ１の上側の１つの表面を指す。上面１１は、長手方向及び幅方向に延びていてもよい。

【0024】

縁部１２は、電子アセンブリ１の上面１１と側面１３との間の縁部部分を指す。縁部１２は、複数であってもよく、複数の縁部１２が、電子アセンブリ１の両側に長手方向に設けられていてもよい。

【0025】

側面１３は、電子アセンブリ１の長手方向における両側面を指す。側面１３は、厚さ方向に延びていてもよい。加えて、側面１３は、複数であってもよい。

【0026】

図１及び図２も参照すると、電子アセンブリ１は、所定の長さＬ、幅Ｗ、及び厚さＴを有することができる。

【0027】

他方、電子アセンブリ１は、回路基板１００、半導体集積回路２００、カバー層３００、はんだバンプ４００、金属箔層５００、接着剤層６００、金属コーティング層７００、及び導電性接地コネクタ８００を含んでもよい。

【0028】

回路基板１００は、その上に様々な種類の電子構成要素が取り付けられるように提供されてもよい。例えば、回路基板１００は、プリント回路基板（printed circuit board、ＰＣＢ）であってもよい。加えて、回路基板１００は、第１主面１０１及び第２主面１０２を有してもよい。

【0029】

第１主面１０１は、回路基板１００の上面を指し、第２主面１０２は、回路基板１００の下面を指す。

【0030】

他方、回路基板１００は、導電性コネクタ１１０を含んでもよい。

【0031】

導電性コネクタ１１０は、それを通って電流が流れることを可能にする導電性を有する材料を含んでもよい。加えて、導電性コネクタ１１０は、第１主面１０１及び第２主面１０２のうちの１つ以上に接続されてもよく、回路基板１００内に挿入されていてもよい。例えば、回路基板１００上に又は回路基板１００内に配置された電子構成要素が、導電性コネクタ１１０と電気信号を交換してもよい。

【0032】

導電性コネクタ１１０は、複数であってもよく、複数の導電性コネクタ１１０のうちのいくつかが互いに接続されていなくてもよい。加えて、複数の導電性コネクタ１１０のうちのいくつかが互いに電気的に接続されていてもよい。複数の導電性コネクタ１１０のうちの少なくとも２つの導電性コネクタ１１０が、同じ半導体集積回路２００に電気的に接続されていてもよい。

【0033】

半導体集積回路２００は、電子要素として様々な機能を果たすことができる。半導体集積回路２００は、回路基板１００の第１主面１０１上の第１主面１０１に結合されていてもよい。加えて、半導体集積回路２００は、複数であってもよく、複数の半導体集積回路２００が長手方向に沿って互いに間隔を空けていてもよい。複数の半導体集積回路２００は、それぞれ、異なる導電性コネクタ１１０に電気的に接続されていてもよい。加えて、半導体集積回路２００は、導電性コネクタ１１０を介してはんだバンプ４００に電気的に接続されていてもよい。

【0034】

半導体集積回路２００は、その少なくとも一部がカバー層３００で包囲されていてもよい。例えば、半導体集積回路２００の他の表面のうちの、第１主面１０１に接触する底面を除く１つの面が、カバー層３００により包囲されていてもよい。半導体集積回路２００は、半導体ＩＣと称される場合がある。

【0035】

カバー層３００は、複数の半導体集積回路２００を覆っていてもよい。加えて、カバー層３００は、複数の半導体集積回路２００をそれぞれ包囲することにより、半導体集積回路２００を実質的に平坦化することができる。本明細書では、半導体集積回路２００を平坦化するとは、異なるサイズを有する複数の半導体集積回路２００が、平坦な上面を有するカバー層３００によって包囲されることを意味し得る。それに応じて、カバー層３００の平坦な上面上に他の構成が配置されてもよい。

【0036】

加えて、カバー層３００は、複数の半導体集積回路２００をそれぞれ実質的に封入することができる。本明細書では、半導体集積回路２００を封入するとは、カバー層３００が、半導体集積回路２００の底面を除く他の表面を覆い実質的に包囲することを意味し得る。上述したカバー層３００は、回路基板１００に接触していてもよく、回路基板１００上に配置されていてもよい。例えば、カバー層３００は、エポキシ成形材料（ＥＭＣ）を含んでもよい。加えて、カバー層３００は、回路基板１００と実質的に同一の広がりを有する長さＬ及び幅Ｗを有してもよい。

【0037】

はんだバンプ４００は、電子アセンブリ１に電気接続を提供することができる。はんだバンプ４００は、回路基板１００の第２主面１０２上に配置されていてもよい。加えて、はんだバンプ４００は、後述する切断部５１１内に配置されてもよく、切断部５１１を介して外部に露出していてもよい。加えて、はんだバンプ４００は、複数であってもよく、複数のはんだバンプ４００が導電性コネクタ１１０に電気的に接続されていてもよい。

【0038】

金属箔層５００は、半導体集積回路２００から放出される電磁波を遮断することができる。例えば、金属箔層５００は、銅（Ｃｕ）及びステンレス鋼（ＳＵＳ）のうちの１種以上を含んでもよい。金属箔層５００は、第１の金属箔層５１０及び第２の金属箔層５２０を含んでもよい。

【0039】

第１の金属箔層５１０は、回路基板１００の第２主面１０２に接合されていてもよい。本明細書では、第１の金属箔層５１０が第２主面１０２に接合されるとは、第２主面１０２に直接接触して接合されるだけでなく、第１の接着剤層６１０を介して第２主面１０２に接合されることも含む概念であり得る。第１の金属箔層５１０は、外側に露出していてもよい。

【0040】

第１の金属箔層５１０は、はんだバンプ４００を露出させるための切断部５１１を含んでもよい。切断部５１１は、第１の金属箔層５１０を厚さ方向に貫通することにより形成されてもよい。

【0041】

第２の金属箔層５２０は、カバー層３００に接合されていてもよい。本明細書では、第２の金属箔層５２０がカバー層３００に接合されるとは、カバー層３００に直接接触して接合されるだけでなく、第２の接着剤層６２０を介してカバー層３００に接合されることも含む概念であり得る。加えて、第２の金属箔層５２０は、金属コーティング層７００に接触してもよく、金属コーティング層７００とカバー層３００との間に配置されていてもよい。

【0042】

第１の金属箔層５１０及び第２の金属箔層５２０は、回路基板１００と実質的に同一の広がりを有する長さＬ及び幅Ｗを有してもよい。

【0043】

接着剤層６００は、接着剤の機能を果たしてもよい。例えば、接着剤層６００は、エポキシ樹脂を含んでもよい。接着剤層６００は、第１の接着剤層６１０及び第２の接着剤層６２０を含んでもよい。

【0044】

第１の接着剤層６１０は、第１の金属箔層５１０と回路基板１００との間に配置されてもよく、第１の金属箔層５１０と回路基板１００の第２主面１０２とに接合されてもよい。

【0045】

第２の接着剤層６２０は、第２の金属箔層５２０とカバー層３００との間に配置されてもよく、第２の金属箔層５２０とカバー層３００とに接合されてもよい。

【0046】

金属コーティング層７００は、半導体集積回路２００から放出される電界、又は外側から半導体集積回路２００に向かう電界を遮断することができる。金属コーティング層７００は、第２の金属箔層５２０上にコンフォーマルコーティングされてもよい。換言すれば、金属コーティング層７００は、第２の金属箔層５２０の上面上にコーティングされてもよい。金属コーティング層７００は、縁部１２を越えて第２主面１０２に向かって延びており、電子アセンブリ１の両側面１３を覆ってもよい。すなわち、金属コーティング層７００は、幅方向に延びており、回路基板１００、カバー層３００、金属箔層５００、及び接着剤層６００の側面を長手方向に覆ってもよい。加えて、金属コーティング層７００は、幅方向に延びており、第１の金属箔層５１０に物理的、電気的に接触してもよい。

【0047】

金属コーティング層７００は、回路基板１００と実質的に同一の広がりを有する長さＬ及び幅Ｗを有してもよい。加えて、金属コーティング層７００は、所定の厚さを有してもよい。本明細書では、金属コーティング層７００の厚さは、金属コーティング層７００の領域に応じて異なってもよく、金属コーティング層７００の厚さは、平均厚さではなく、所定の位置での厚さを指してもよい。例えば、金属コーティング層７００は、互いに異なる、上面１１上の厚さ及び側面１３上の厚さを有してもよい。加えて、金属コーティング層７００の厚さは、約３０マイクロメートルより小さくてもよく、約０．５マイクロメートルより大きくてもよい。より好ましくは、金属コーティング層７００の厚さは、約２０マイクロメートルより小さくてもよく、約１マイクロメートルより大きくてもよい。金属コーティング層７００は、互いに異なる、上面１１上の上部平均厚さｔ１及び側面１３上の側部平均厚さｔ２を有してもよい。例えば、金属コーティング層７００の上部平均厚さｔ１及び側部平均厚さｔ２の平均厚さ比ｔ１／ｔ２は、０．２を超えてもよく、０．５以下であってもよい。

【0048】

導電性接地コネクタ８００は、回路基板１００内に埋め込まれてもよい。導電性接地コネクタ８００は、回路基板１００の内部から金属コーティング層７００に向かって延びており、金属コーティング層７００に物理的、電気的に接触してもよい。換言すれば、導電性接地コネクタ８００は、長手方向に延びており、その一端が金属コーティング層７００に接触してもよい。導電性接地コネクタ８００は、複数であってもよく、複数の導電性接地コネクタ８００は、互いに接続されていなくてもよい。

【0049】

本開示の第２の実施形態によれば、上述した構成に加えて、第２の金属箔層５２０及び第２の接着剤層６２０は、省略されてもよい。以下では、図３を更に参照して、本開示の第２の実施形態を説明する。第２の実施形態を説明するにあたって、上述した実施形態との相違点を主に説明し、上述した実施形態と同様の説明及び符号を参照する。

【0050】

金属コーティング層７００は、カバー層３００上に配置されてもよく、カバー層３００に直接接合されてもよい。金属コーティング層７００は、カバー層３００の上にコンフォーマルコーティングされてもよい。加えて、金属コーティング層７００は、カバー層３００の上面から縁部１２を越えて第１の金属箔層５１０に向かって延びていてもよい。

【0051】

本開示の第３の実施形態によれば、金属コーティング層７００は、上述した構成に加えて、中央部７１０、側部７２０及びテーパ部７３０を含むことができる。以下では、図４を更に参照して、本開示の第３の実施形態を説明する。

【0052】

中央部７１０は、電子アセンブリ１の上面１１の少なくとも一部に対応する金属コーティング層７００の一部分であり得る。例えば、中央部７１０は、テーパ部７３０により包囲されてもよく、第２の金属箔層５２０の中央に隣接する金属コーティング層７００の一部分を指し得る。上述した中央部７１０は、長手方向及び幅方向に延びていてもよい。加えて、中央部７１０は、実質的に平坦な表面であってもよい。

【0053】

側部７２０は、電子アセンブリ１の両側面に対応する金属コーティング層７００の一部分であり得る。側部７２０は、厚さ方向に延びていてもよい。

【0054】

テーパ部７３０は、中央部７１０と側部７２０との間にある金属コーティング層７００の一部分であってもよい。テーパ部７３０の一端は、金属コーティング層７００に接続されてもよく、他端は、側部７２０に接続されてもよい。例えば、テーパ部７３０は、テーパ形状を有するように所定の傾斜を有してもよい。加えて、テーパ部７３０は、中央部から電子アセンブリ１の縁部１２に向かってテーパ状になっており、それにより、その厚さが減少してもよい。換言すれば、中央部７１０に接続されたテーパ部７３０の１つの側の厚さは、側部７２０に接続された１つの側の厚さより大きくてもよい。

【0055】

本開示の第４の実施形態によれば、半導体集積回路２００は、上述した構成に加えて、第１の半導体集積回路２１０及び第２の半導体集積回路２２０を含んでもよい。以下では、図５を更に参照して、本開示の第４の実施形態を説明する。

【0056】

第１の半導体集積回路２１０は、回路基板１００の第１主面１０１上の回路基板１００に結合されていてもよい。第１の半導体集積回路２１０は、複数であってもよく、複数の第１の半導体集積回路２１０が長手方向に沿って互いに間隔を空けていてもよい。

【0057】

第２の半導体集積回路２２０は、回路基板１００の第２主面１０２上の回路基板１００に結合されていてもよい。第２の半導体集積回路２２０は、複数であってもよく、複数の第２の半導体集積回路２２０が長手方向に沿って互いに間隔を空けていてもよい。

【0058】

カバー層３００は、回路基板１００と実質的に同一の広がりを有する長さＬ及び幅Ｗを有する第１のカバー層３１０及び第２のカバー層３２０を含んでもよい。

【0059】

第１のカバー層３１０は、回路基板１００の上側上に配置されてもよく、複数の第１の半導体集積回路２１０を覆ってもよい。加えて、第１のカバー層３１０は、複数の第１の半導体集積回路２１０をそれぞれ包囲することにより、複数の第１の半導体集積回路２１０を平坦化することができる。

【0060】

第２のカバー層３２０は、回路基板１００の下側に配置されてもよく、複数の第２の半導体集積回路２２０を覆ってもよい。加えて、第２のカバー層３２０は、複数の第２の半導体集積回路２２０をそれぞれ包囲することにより、複数の第２の半導体集積回路２２０を平坦化することができる。

【0061】

これに対して、第２のカバー層３２０は、カバー切断部３２１を含んでもよく、第１の金属箔層５１０は、箔切断部５１２を含んでもよい。加えて、第１の接着剤層６１０は、接着剤切断部６１１を含んでもよい。

【0062】

カバー切断部３２１は、第２のカバー層３２０を貫通して形成されてもよく、箔切断部５１２は、第１の金属箔層５１０を貫通して形成されてもよい。加えて、接着剤切断部６１１は、第１の接着剤層６１０を貫通して形成されてもよい。例えば、カバー切断部３２１、箔切断部５１２及び接着剤切断部６１１は、同一のサイズ及び形状を有してもよい。

【0063】

第２のカバー層３２０、第１の金属箔層５１０、及び第１の接着剤層６１０は、カバー切断部３２１、箔切断部５１２、及び接着剤切断部６１１が互いに対応する位置に配置されるように位置合わせされてもよい。カバー切断部３２１、箔切断部５１２、及び接着剤切断部６１１は、切断部と称することができ、切断部は、カバー切断部３２１、箔切断部５１２、及び接着剤切断部６１１を含む概念であり得る。

【0064】

はんだバンプ４００は、複数であってもよく、切断部の内側に配置されてもよい。それに応じて、複数のはんだバンプ４００が、切断部を介して外部に露出され得る。

【0065】

第１の接着剤層６１０は、第１の金属箔層５１０と第２のカバー層３２０との間に配置されてもよく、第１の金属箔層５１０と第２のカバー層３２０とに接合されてもよい。

【0066】

以下では、図６～図１２を参照して、本開示の実施形態による、電子アセンブリ１を作製するための電子アセンブリ作製方法Ｓ１０を説明する。加えて、上述した構成に関して、同じ名称及び符号が引用されている。

【0067】

電子アセンブリ作製方法Ｓ１０は、複数の電子アセンブリ１を作製することができる。電子アセンブリ作製方法Ｓ１０は、物品を形成するステップＳ１００、物品を分割するステップＳ２００、及び導電層を形成するステップＳ３００を含むことができる。

【0068】

物品を形成するステップＳ１００では、物品２が形成され得る。物品２は、物品を分割するステップＳ２００により複数の分割物品２０へと分割され得る。物品を形成するステップＳ１００は、回路基板を提供するステップＳ１１０、カバー層を配置するステップＳ１２０、及び第１の金属箔層を接合するステップＳ１３０を含むことができる。

【0069】

図６を参照すると、回路基板を提供するステップＳ１１０では、複数のセグメント１２０を含む回路基板１００が提供され得る。回路基板１００は、互いに対向する第１主面１０１及び第２主面１０２を有してもよい。本明細書では、第１主面１０１は、回路基板１００の上面を指してもよく、第２主面１０２は、回路基板１００の下面を指してもよい。

【0070】

セグメント１２０は、第１の側部１２１及び第２の側部１２２を含み得る。本明細書では、セグメント１２０の第１の側部１２１は、回路基板１００の第１主面１０１の一部を指してもよく、第２の側部１２２は、回路基板１００の第２主面１０２の一部を指してもよい。

【0071】

加えて、複数のセグメント１２０の各々が、半導体集積回路２００、はんだバンプ４００、及び導電性接地コネクタ８００を含んでもよい。

【0072】

半導体集積回路２００は、セグメント１２０の第１の側部１２１に結合されてもよい。半導体集積回路２００は、複数であってもよく、複数の半導体集積回路２００が互いに間隔を空けていてもよい。

【0073】

はんだバンプ４００は、セグメント１２０の第２の側部１２２上に配置されてもよい。はんだバンプ４００は、複数であってもよい。

【0074】

導電性接地コネクタ８００は、セグメント１２０内に埋め込まれてもよい。加えて、少なくとも１つの分割物品２０の導電性接地コネクタ８００は、後述する分割物品２０の側面１３を覆ってコーティングされた導電層９００に物理的、電気的に接触してもよい。少なくとも１つの分割物品２０の導電性接地コネクタ８００は、分割物品２０の側面１３のうちの１つ以上に向かって延びていてもよい。

【0075】

図７を参照すると、カバー層を配置するステップＳ１２０において、回路基板１００上にカバー層３００が配置されて、各セグメント１２０内の半導体集積回路２００を覆ってもよい。

【0076】

図８及び図９を参照すると、第１の金属箔層を接合するステップＳ１３０において、複数の貫通孔５１３を含む第１の金属箔層５１０が回路基板１００に接合されてもよい。第１の金属箔層を接合するステップＳ１３０において、第１の金属箔層５１０は、各セグメント１２０の第２の側部１２２に接合されてもよく、第２の側部１２２を覆ってもよい。加えて、第１の金属箔層を接合するステップＳ１３０において、複数のはんだバンプ４００が複数の貫通孔５１３を介して外部に露出されてもよい。

【0077】

図１０を参照すると、物品を分割するステップＳ２００において、物品２は、複数の分割物品２０へとそれぞれ分割されてもよい。分割物品２０は、少なくとも１つのセグメント１２０を含んでもよい。物品を分割するステップＳ２００は、ソー切断、レーザ切断、ウォータージェット切断、ダイ切断、スコーリング、及びブレーキングのうちの１つ以上のプロセスを含み得る。

【0078】

ソー切断は、回転ディスクを使用して物品を切断することができ、レーザ切断は、高エネルギーのレーザを照射することにより物品を切断することができる。加えて、ウォータージェット切断は、ノズルを通して高圧の水を噴射することにより物品を切断することができ、ダイ切断は、所定の形状を有する金型を使用して物品を金型の形状に切断することができる。加えて、スコーリングは、スコーリングブレードを使用することにより物品を切断することができ、ブレーキングは、割ることにより物品を切断することができる。

【0079】

図１１を参照すると、導電層を形成するステップＳ３００において、分割物品２０の上面上に、金属を含む導電層９００を形成することができる。導電層を形成するステップＳ３００において、導電層９００は、第１の金属箔層５１０に物理的、電気的に接触することができる。加えて、導電層９００は、少なくとも分割物品２０の側面１３及び分割物品２０の上縁部１２上に電気的に連続的に延びてもよい。導電層９００は、少なくとも１つの分割物品２０の上面１１上に配置されてもよい。本明細書では、分割物品２０の上面１１は、第１の金属箔層５１０とは反対側の面であり得る。

【0080】

導電層を形成するステップＳ３００において、その上面上に導電層９００が配置された分割物品２０を電子アセンブリ１と称する場合がある。

【0081】

上述したように、本開示の実施形態による電子アセンブリ１は、金属箔層５００及び金属コーティング層７００を含み、それにより、電磁波を遮断する効果を有する。

【0082】

加えて、はんだバンプ４００を外部に露出させるためのマスキングは、テープの使用を必要とするスパッタリング工程を使用せず、第１の金属箔層を接合するステップＳ１３０を使用して実施することができるため、製造工程及び費用を著しく低減させる効果がある。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【国際調査報告】