特表 2024-508836 高周波数で高出力の薄膜部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-28

(54)【発明の名称】高周波数で高出力の薄膜部品

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240220BHJP

   H01P 5/12 20060101ALI20240220BHJP

   H01P 1/22 20060101ALI20240220BHJP

【ＦＩ】

H01L27/04 P

H01P5/12 B

H01P1/22

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023552088

(86)(22)【出願日】2022-02-22

(85)【翻訳文提出日】2023-10-06

(86)【国際出願番号】 US2022017208

(87)【国際公開番号】W WO2022182620

(87)【国際公開日】2022-09-01

(31)【優先権主張番号】63/154,045

(32)【優先日】2021-02-26

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523271583

【氏名又は名称】キョーセラ・エーブイエックス・コンポーネンツ・コーポレーション

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】コリー・ネルソン

(72)【発明者】

【氏名】ゲオルゲ・コロニー

【テーマコード（参考）】

5F038

【Ｆターム（参考）】

5F038AR07

5F038AR12

5F038AR25

5F038EZ14

5F038EZ20

(57)【要約】

抵抗分配器は、モノリシック基板と、モノリシック基板の上方に形成されたパターニングされた抵抗層とを含み得る。抵抗分配器は、第１の端子、第２の端子、および第３の端子を含み得、それぞれが、パターニングされた抵抗層に接続されている。抵抗分配器は、パターニングされた抵抗層の一部の上方に形成された少なくとも１つの周波数補償導電層を含み得る。いくつかの実施形態では、抵抗分配器は、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、第１の端子と第２の端子との間に約－１０ｄＢよりも大きい第１の挿入損失応答を示し得る。

【特許請求の範囲】

【請求項1】

モノリシック基板と、
前記モノリシック基板の上方に形成されたパターニングされた抵抗層と、
前記パターニングされた抵抗層にそれぞれ接続されている、第１の端子、第２の端子、および第３の端子と、
前記パターニングされた抵抗層の一部の上方に形成された少なくとも１つの周波数補償導電層と
を備える抵抗分配器。

【請求項2】

前記パターニングされた抵抗層が、前記第１の端子と前記第２の端子との間に第１の抵抗性経路を形成し、前記第１の端子と第３の端子との間に第２の抵抗性経路を形成し、前記第１の抵抗性経路の長さと前記第２の抵抗性経路の長さとの比が０．９～１．１である、請求項１に記載の抵抗分配器。

【請求項3】

前記少なくとも１つの周波数補償導電層が、アルミニウム、銅、金、銀、ニッケル、またはその混合物を含む、請求項１または２に記載の抵抗分配器。

【請求項4】

前記パターニングされた抵抗層が、
中央部と、
前記第１の端子と前記パターニングされた抵抗層の前記中央部との間に延びて接続された第１の脚と、
前記第２の端子と前記パターニングされた抵抗層の前記中央部との間に延びて接続された第２の脚と、
前記第３の端子と前記パターニングされた抵抗層の前記中央部との間に延びて接続された第３の脚と
を含む、請求項１または２に記載の抵抗分配器。

【請求項5】

前記少なくとも１つの周波数補償導電層が、
前記第１の脚の上方に形成された第１の周波数補償導電層と、
前記第２の脚の上方に形成された第２の周波数補償導電層と、
前記第３の脚の上方に形成された第３の周波数補償導電層と
を備える、請求項４に記載の抵抗分配器。

【請求項6】

前記パターニングされた抵抗層の前記中央部の上方には、いかなる導電層も形成されない、請求項５に記載の抵抗分配器。

【請求項7】

前記第１の周波数補償導電層が第１の表面積を有し、前記第２の周波数補償導電層が第２の表面積を有し、
前記第１の表面積と前記第２の表面積との比が約０．９～約１．１である、請求項５に記載の抵抗分配器。

【請求項8】

前記第３の周波数補償導電層が第３の表面積を有し、前記第１の表面積と前記第３の表面積との比が約０．９～約１．１である、請求項７に記載の抵抗分配器。

【請求項9】

前記第１の脚、前記第２の脚、および前記第３の脚が、全体的に三角形状を形成する、請求項５に記載の抵抗分配器。

【請求項10】

前記中央部の中心がセントラルポイントにある、請求項４に記載の抵抗分配器。

【請求項11】

前記周波数補償導電層の中心がセントラルポイントにあり、前記周波数補償導電層が前記セントラルポイントに重ならない、請求項４に記載の抵抗分配器。

【請求項12】

前記周波数補償導電層が六角形状を有する、請求項１１に記載の抵抗分配器。

【請求項13】

前記周波数補償導電層が円環形状を有する、請求項１１に記載の抵抗分配器。

【請求項14】

前記第１の端子、前記第２の端子、および前記第３の端子が、セントラルポイントのまわりで等角度間隔に配置されている、請求項１、２、または３に記載の抵抗分配器。

【請求項15】

前記パターニングされた抵抗層が前記セントラルポイントの上方に形成され、前記少なくとも１つの周波数補償導電層が前記セントラルポイントの上方に形成される、請求項１４に記載の抵抗分配器。

【請求項16】

前記パターニングされた抵抗層が、前記セントラルポイントに位置合わせされた中心をもつ円形状を有する、請求項１５に記載の抵抗分配器。

【請求項17】

前記パターニングされた抵抗層が、前記セントラルポイントに位置合わせされた中心をもつ三角形状を有する、請求項１５に記載の抵抗分配器。

【請求項18】

前記パターニングされた抵抗層が六角形状を有する、請求項１、２または３に記載の抵抗分配器。

【請求項19】

前記抵抗分配器が、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、前記第１の端子と前記第２の端子との間に約－１０ｄＢよりも大きい第１の挿入損失応答を示す、請求項１に記載の抵抗分配器。

【請求項20】

前記抵抗分配器が、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、前記第１の端子と前記第３の端子との間に約－１０ｄＢよりも大きい第２の挿入損失応答を示す、請求項１９に記載の抵抗分配器。

【請求項21】

第１の挿入損失からの第２の挿入損失応答の変化が、約０ＧＨｚ～約３０ＧＨｚの周波数について３ｄＢ未満である、請求項１９に記載の抵抗分配器。

【請求項22】

前記第１の端子、前記第２の端子、および前記第３の端子が、実装面に対する前記抵抗分配器のグリッドアレイタイプ実装のために、前記モノリシック基板の同一の側に配置される、請求項１に記載の抵抗分配器。

【請求項23】

モノリシック基板と、
前記モノリシック基板の上方に形成されたパターニングされた抵抗層と、
前記パターニングされた抵抗層にそれぞれ接続されている、第１の端子、第２の端子、および第３の端子と、
を備える抵抗分配器であって、
約０ＧＨｚ～約３０ＧＨｚの周波数に対して、前記第１の端子と前記第２の端子との間に約－１０ｄＢよりも大きい第１の挿入損失応答を示す、抵抗分配器。

【請求項24】

約０ＧＨｚ～約３０ＧＨｚの周波数に対して、前記第１の端子と前記第３の端子との間に約－１０ｄＢよりも大きい第２の挿入損失応答を示す、請求項２３に記載の抵抗分配器。

【請求項25】

第１の挿入損失からの第２の挿入損失応答の変化が、約０ＧＨｚ～約３０ＧＨｚの周波数について３ｄＢ未満である、請求項２３に記載の抵抗分配器。

【請求項26】

前記第１の端子、前記第２の端子、および前記第３の端子が、セントラルポイントのまわりで等角度間隔に配置され、
前記パターニングされた抵抗層が前記セントラルポイントの上方に形成され、
前記少なくとも１つの周波数補償導電層が前記セントラルポイントの上方に形成される、
請求項２３に記載の抵抗分配器。

【請求項27】

前記パターニングされた抵抗層が、前記第１の端子から延在する第１の脚、前記第２の端子から延在する第２の脚、および前記第３の端子から延在する第３の脚を備え、
前記第１の脚、前記第２の脚、および前記第３の脚の各々が、セントラルポイントに関して中心があり、
前記少なくとも１つの周波数補償導電層が、前記セントラルポイントに関して中心がある、
請求項２３に記載の抵抗分配器。

【請求項28】

抵抗分配器を形成するための方法であって、
モノリシック基板の表面に、パターニングされた抵抗層を形成するステップと、
前記モノリシック基板の表面の上方に、第１の端子と、第２の端子と、第３の端子とを、各々が、前記パターニングされた抵抗層に接続するように堆積するステップと、
前記パターニングされた抵抗層の一部の上方に少なくとも１つの周波数補償導電層を堆積するステップと
を含む方法。

【請求項29】

モノリシック基板と、
前記モノリシック基板の上方に形成されたパターニングされた抵抗層と、
前記パターニングされた抵抗層にそれぞれ接続されている、第１の端子、第２の端子、および第３の端子と
を備える抵抗分配器であって、
前記抵抗分配器が、前記第１の端子と前記第２の端子との間に第１の挿入損失応答を示し、前記第１の端子と前記第３の端子との間に第２の挿入損失応答を示し、
第１の挿入損失からの前記第２の挿入損失応答の変化が、約０ＧＨｚ～約３０ＧＨｚの周波数について３ｄＢ未満である、抵抗分配器。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０２１年２月２６日出願の米国特許仮出願第６３／１５４，０４５号の利益を主張するものであり、その全体が参照によって本明細書に組み込まれる。

【背景技術】

【0002】

高周波無線信号通信の人気が高まっている。たとえば、無線接続のためのデータ転送速度の向上に対する需要が、５Ｇスペクトル周波数において動作するように構成されたものを含む高周波部品に対する需要を促進している。同時に、小型化に向かう傾向により、より小さい受動部品に対する需要が増加した。

【0003】

高周波無線信号通信は、信号分配などの様々な信号処理を含み得る。信号分配器は、入力信号を受け取って、第１の出力信号と第２の出力信号とに均一に分割することができる。５Ｇ周波数を含む高周波数で動作することができる小型の分配器は、当技術分野で歓迎されるはずである。

【発明の概要】

【課題を解決するための手段】

【0004】

本開示の一実施形態によれば、抵抗分配器は、モノリシック基板と、モノリシック基板の上方に形成されたパターニングされた抵抗層とを含み得る。抵抗分配器は、第１の端子、第２の端子、および第３の端子を含み得、それぞれが、パターニングされた抵抗層に接続されている。抵抗分配器は、パターニングされた抵抗層の一部の上方に形成された少なくとも１つの周波数補償導電層を含み得る。

【0005】

本開示の別の実施形態によれば、抵抗分配器は、モノリシック基板と、モノリシック基板の上方に形成されたパターニングされた抵抗層とを含み得る。抵抗分配器は、第１の端子、第２の端子、および第３の端子を含み得、それぞれが、パターニングされた抵抗層に接続されている。抵抗分配器は、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、第１の端子と第２の端子との間に約－１０ｄＢよりも大きい第１の挿入損失応答を示し得る。

【0006】

本開示の別の実施形態によれば、抵抗分配器を形成するための方法は、モノリシック基板の表面の上方に、パターニングされた抵抗層を形成するステップと、モノリシック基板の表面に、第１の端子と、第２の端子と、第３の端子とを、各々が、パターニングされた抵抗層に接続するように堆積するステップと、パターニングされた抵抗層の一部の上方に少なくとも１つの周波数補償導電層を堆積するステップとを含み得る。

【0007】

最善のモードを含む、当業者を対象として本発明を使用可能にする十分な開示が、明細書の残りの部分で、付図を参照しながらより詳細に説明される。

【図面の簡単な説明】

【0008】

【図1】本開示の主題の態様による抵抗分配器の一実施形態の斜視図である。

【図2A】本開示の主題の態様による抵抗分配器の別の実施形態の斜視図である。

【図2B】本開示の主題の態様による図１の抵抗分配器の上面図である。

【図3A】本開示の主題の態様による抵抗分配器の別の実施形態の斜視図である。

【図3B】本開示の主題の態様による図３Ａの抵抗分配器の上面図である。

【図3C】本開示の主題の態様による抵抗分配器の別の実施形態の上面図である。

【図3D】本開示の主題の態様による抵抗分配器の別の実施形態の上面図である。

【図4A】本開示の主題の態様による抵抗分配器の別の実施形態の斜視図である。

【図4B】本開示の主題の態様による図４Ａの抵抗分配器の実施形態の上面図である。

【図5A】本開示の主題の態様による抵抗分配器のもう一つの実施形態の斜視図である。

【図5B】本開示の主題の態様による図５Ａの抵抗分配器の上面図である。

【図6A】本開示の主題の態様による抵抗分配器のもう一つの実施形態の斜視図である。

【図6B】本開示の主題の態様による図６Ａの抵抗分配器の上面図である。

【図7】図１の抵抗分配器のシミュレートされた挿入損失応答曲線を示す図である。

【図8】図２Ａおよび図２Ｂの抵抗分配器のシミュレートされた挿入損失応答曲線を示す図である。

【図9】本開示の主題の態様による抵抗分配器を形成するための方法の流れ図である。

【発明を実施するための形態】

【0009】

本明細書および図において繰り返し使用される参照文字は、本発明の同一または類似の機能または要素を表すように意図されている。

【0010】

本議論は例示的な実施形態の説明でしかなく、例示的な構造において具現される本発明のより広範な態様を制限する意図はないことが、当業者には理解されるはずである。

【0011】

一般に、本発明は、高周波数において優れた性能特性を有する表面実装抵抗分配器を対象とするものである。抵抗分配器は、第１の端子に印加された入力信号を、第２の端子における第１の出力信号および第３の端子における第２の出力信号へと均一に分配する構成を採用することができる。

【0012】

抵抗分配器は、第１の端子と第２の端子との間に第１の挿入損失応答を示し得、第１の端子と第３の端子との間に第２の挿入損失応答を示し得る。第１の挿入損失応答および／または第２の挿入損失応答は、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、第１の端子と第２の端子との間で約－１０ｄＢよりも大きくなり得、いくつかの実施形態では約－９ｄＢよりも大きくなり得、いくつかの実施形態では－８ｄＢよりも大きくなり得、いくつかの実施形態では約－７ｄＢよりも大きくなり得、いくつかの実施形態では約－６ｄＢよりも大きくなり得る。

【0013】

入力信号が第２の端子と第３の端子との間で均一に分配されるように、挿入損失応答曲線は全体的に非常によく一致し得る。たとえば、第１の挿入損失からの第２の挿入損失応答の変化は、約０ＧＨｚ～約３０ＧＨｚの周波数について、３ｄＢ未満であり得、いくつかの実施形態では約２ｄＢ未満であり、いくつかの実施形態では約１ｄＢ未満であり、いくつかの実施形態では約０．５ｄＢ未満であり、いくつかの実施形態では約０．３ｄＢ未満であり、いくつかの実施形態では約０．１ｄＢ未満である。

【0014】

抵抗分配器は、モノリシック基板と、モノリシック基板の上方に形成されたパターニングされた抵抗層とを含み得る。モノリシック基板は、様々な適切な材料であり得、または様々な適切な材料を含むことができる。たとえば、モノリシック基板は、酸化アルミニウム（アルミナ）、窒化アルミニウム、酸化ベリリウム、窒化ほう素、窒化シリコン、酸化マグネシウム、酸化亜鉛、炭化ケイ素、任意の適切なセラミック材料、およびその混合物などの様々なセラミック材料であり得、またはこれらを含むことができる。モノリシック基板は、シリコン（Ｓｉ）、ガラス、およびガラスセラミック材料であり得、またはこれらを含むことができる。

【0015】

抵抗層は、フォトリソグラフィまたは他の適切なパターニング技術、エッチング、ＰＥＣＶＤ（プラズマ化学気相堆積法）処理、あるいは他の加法技術および／または減法技術を含む様々な薄膜技術を使用して形成され得る。抵抗層は、様々な適切な抵抗材料から形成され得る。たとえば、抵抗層は、窒化タンタル（ＴａＮ）、ニッケルクロム（ＮｉＣｒ）、タンタルアルミナイド、クロミウムシリコン、窒化チタン、チタンタングステン、タンタルタングステン、そのような材料の酸化物および／または窒化物、ならびに／あるいは他の適切な薄膜抵抗材料を含み得る。抵抗層は任意の適切な厚さを有し得る。たとえば、いくつかの実施形態では、抵抗層の厚さは約０．００１μｍ～約１，０００μｍであり得、いくつかの実施形態では約０．０１μｍ～約１００μｍであり得、いくつかの実施形態では約０．１μｍ～約５０μｍであり得、いくつかの実施形態では約０．５μｍ～約２０μｍであり得る。

【0016】

抵抗分配器は、第１の端子、第２の端子、および第３の端子を含み得る。第１の端子、第２の端子、および第３の端子の各々が、パターニングされた抵抗層に接続され得る。パターニングされた抵抗層の上方に、１つまたは複数の周波数補償導電層が形成され得る。周波数補償導電層は、抵抗分配器の優れた高周波応答特性に寄与し得る。

【0017】

いくつかの実施形態では、周波数補償導電層は薄膜方法を使用して形成され得る。たとえば、周波数補償導電層は、フォトリソグラフィまたは他の適切なパターニング技術、エッチング、ＰＥＣＶＤ（プラズマ化学気相堆積法）処理、あるいは他の加法技術および／または減法技術を含む様々な薄膜技術を使用して形成される。しかしながら、周波数補償導電層は、プリント、浸漬、ストリッピング、または導電層を形成するための他の技術などの任意の適切な技術を使用して形成され得る。

【0018】

周波数補償導電層は、様々な適切な導電材料から形成され得る。たとえば、周波数補償導電層は、アルミニウム、銅、金、銀、ニッケル、その混合物、および／または他の適切な金属、金属充填ポリマー材料、あるいは他の適切な導電材料を含み得る。

【0019】

周波数補償導電層は任意の適切な厚さを有し得る。たとえば、いくつかの実施形態では、周波数補償導電層の厚さは約０．００１μｍ～約１，０００μｍであり得、いくつかの実施形態では約０．０１μｍ～約１００μｍであり得、いくつかの実施形態では約０．１μｍ～約５０μｍであり得、いくつかの実施形態では約０．５μｍ～約２０μｍであり得る。

【0020】

パターニングされた抵抗層は、第１の端子と第２の端子との間に第１の抵抗性経路を形成することができる。パターニングされた抵抗層は、第１の端子と第３の端子との間に第２の抵抗性経路を形成することができる。第１の抵抗性経路の長さと第２の抵抗性経路の長さとの比は、０．９～１．１であり、いくつかの実施形態では約０．９５～約１．０５であり、いくつかの実施形態では約０．９７～約１．０３であり、いくつかの実施形態では約０．９８～約１．０２である。

【0021】

パターニングされた抵抗層は、中央部と、第１の端子とパターニングされた抵抗層の中央部との間に延びて接続された第１の脚と、第２の端子とパターニングされた抵抗層の中央部との間に延びて接続された第２の脚と、第３の端子とパターニングされた抵抗層の中央部との間に延びて接続された第３の脚とを含み得る。

【0022】

いくつかの実施形態では、第１の脚、第２の脚、および第３の脚は、セントラルポイント（ｃｅｎｔｒａｌ ｐｏｉｎｔ）のまわりで等角度間隔に配置され得る。たとえば、端子の間に、セントラルポイントに対するそれぞれの角度が形成され得る。

【0023】

いくつかの実施形態では、第１の脚、第２の脚、および第３の脚は、全体的にＴ字形状を形成し得る。いくつかの実施では、第１の脚、第２の脚、および第３の脚は、全体的に三角形状を形成し得る。

【0024】

第１の周波数補償導電層は第１の脚の上方に形成され得る。第２の周波数補償導電層は第２の脚の上方に形成され得る。第３の周波数補償導電層は第３の脚の上方に形成され得る。パターニングされた抵抗層の中央部の上方には、いかなる導電層も形成されなくてよい。

【0025】

いくつかの実施形態では、２つ以上の周波数補償導電層が、同一または類似の表面積を有し得る。たとえば、第１の周波数補償導電層は第１の表面積を有し得る。第２の周波数補償導電層は、第１の表面積とほぼ等しい第２の表面積を有し得る。たとえば、第１の表面積と第２の表面積との比は約０．９～約１．１であり得、いくつかの実施形態では約０．９５～約１．０５であり得、いくつかの実施形態では約０．９７～約１．０３であり得、いくつかの実施形態では約０．９８～約１．０２であり得る。

【0026】

第３の周波数補償導電層は、第１の表面とほぼ等しい第３の表面積を有し得る。たとえば、第１の表面積と第３の表面積との比は約０．９～約１．１であり、いくつかの実施形態では約０．９５～約１．０５であり、いくつかの実施形態では約０．９７～約１．０３であり、いくつかの実施形態では約０．９８～約１．０２である。

【0027】

本開示の態様によれば、抵抗分配器は、セントラルポイントのまわりで等角度間隔に配置された第１の端子、第２の端子、および第３の端子を含み得る。たとえば、端子の間に、セントラルポイントに対するそれぞれの角度が形成され得る。

【0028】

周波数補償導電層はセントラルポイントの上方に形成され得る。周波数補償導電層は、それぞれの端子からセントラルポイントに流れる各電流にとって同一に見える形状を有し得る。一例として、周波数補償導電層は、セントラルポイントに位置合わせされた中心をもつ円形状を有し得る。一例として、周波数補償導電層は三角形状を有し得る。抵抗分配器は、モノリシック基板と、モノリシック基板の上方に形成されたパターニングされた抵抗層とを含み得る。周波数補償導電層は、パターニングされた抵抗層の上方に形成され、任意の適切な形状を有し得る。

【0029】

いくつかの実施形態では、周波数補償導電層は、セントラルポイントのあたりに中心があり得るが、セントラルポイントの上方に形成される。すなわち、周波数補償導電層がセントラルポイントに中心があってもそれに重ならないように、周波数補償導電層はパターニングされた抵抗層の上方に形成され得る。形成される。そのような実施形態では、周波数補償導電層は、それぞれの端子からセントラルポイントに流れる各電流にとって同一に見える形状を有し得る。一例として、周波数補償導電層は、セントラルポイントに位置合わせされた中心をもつ円形状または円環形状を有し得る。別の例として、周波数補償導電層は六角形状を有し得る。

【0030】

抵抗層および／または周波数補償構造の上方に、１つまたは複数の保護層または不活性化層が形成され得る。不活性化層は、ベンゾシクロブテン（ＢＣＢ）ポリイミド、酸窒化ケイ素、Ａｌ_２Ｏ_３、ＳｉＯ_２、Ｓｉ_３Ｎ_４、エポキシ、ガラス、または別の適切な材料などの様々な適切な材料を含み得る。端子は、不活性化層を通して形成されたそれぞれのバイアを含み得る。

【0031】

いくつかの実施形態では、薄膜部品は小さいサイズを有し得、たとえば小さいフットプリントを有し得る。たとえば、いくつかの実施形態では、薄膜部品の全長は約０．１ｍｍ～約５ｍｍであり得、いくつかの実施形態では約０．２ｍｍ～約４ｍｍであり得、いくつかの実施形態では約０．３ｍｍ～約３ｍｍであり得、いくつかの実施形態では約０．４ｍｍ～約２ｍｍであり得、たとえば約１ｍｍであり得る。

【0032】

いくつかの実施形態では、薄膜部品の全幅は約０．０５ｍｍ～約２．５ｍｍであり得、いくつかの実施形態では約０．１ｍｍ～約２ｍｍであり得、いくつかの実施形態では約０．１５ｍｍ～約１．５ｍｍであり得、いくつかの実施形態では約０．２ｍｍ～約１．３ｍｍであり得、いくつかの実施形態では約０．３ｍｍ～約１ｍｍであり得、たとえば約０．５ｍｍであり得る。

【0033】

いくつかの実施形態では、薄膜部品の全体厚は約０．０５ｍｍ～約２．５ｍｍであり得、いくつかの実施形態では約０．１ｍｍ～約２ｍｍであり得、いくつかの実施形態では約０．１５ｍｍ～約１．５ｍｍであり得、いくつかの実施形態では約０．２ｍｍ～約１．３ｍｍであり得、いくつかの実施形態では約０．３ｍｍ～約１ｍｍであり得、たとえば約０．５ｍｍであり得る。

【0034】

抵抗分配器は、様々な表面実装形態に構成され得る。たとえば、抵抗分配器は、ランドグリッドアレイ、ボールグリッドアレイなどのグリッドアレイタイプの実装に構成され得る。しかしながら、他の実施形態では、外部端子は、キャスタレーションなど、基板の側面において部分的または全体的に形成されてよい。抵抗分配器を表面実装するために、様々な任意の適切な外部端子が設けられ得る。

【0035】

図１は、抵抗分配器１００の一実施形態の斜視図である。抵抗分配器１００は、モノリシック基板１０２と、モノリシック基板１０２の上方に形成されたパターニングされた抵抗層１０４とを含み得る。抵抗分配器１００は、第１の端子１０６、第２の端子１０８、および第３の端子１１０を含み得る。第１の端子１０６、第２の端子１０８、および第３の端子１１０の各々が、パターニングされた抵抗層１０４に接続され得る。パターニングされた抵抗層１０４の上方に、１つまたは複数の周波数補償導電層１１２、１１４、１１６が形成され得る。周波数補償導電層１１２、１１４、１１６は、アルミニウム、銅、金、銀、ニッケル、またはその混合物などの様々な適切な導電材料を含み得る。

【0036】

パターニングされた抵抗層１０４は、第１の端子１０６と第２の端子１０８との間に第１の抵抗性経路を形成することができる。パターニングされた抵抗層１０４は、第１の端子１０６と第３の端子１０８との間に第２の抵抗性経路を形成することができる。第１の抵抗性経路の長さと第２の抵抗性経路の長さとの比は、０．９～１．１である。

【0037】

パターニングされた抵抗層１０４は、中央部１１８と、第１の端子１０６とパターニングされた抵抗層１０４の中央部１１８との間に延びて接続された第１の脚１２０と、第２の端子１０８とパターニングされた抵抗層１０４の中央部１１８との間に延びて接続された第２の脚１２２とを含み得る。

【0038】

第１の周波数補償導電層１１２は第１の脚１２０の上方に形成され得る。第２の周波数補償導電層１１４は第２の脚１２２の上方に形成され得る。第３の周波数補償導電層１１６は第３の脚１２４の上方に形成され得る。パターニングされた抵抗層１０４の中央部１１８の上方には、いかなる導電層も形成されなくてよい。

【0039】

いくつかの実施形態では、周波数補償導電層１１２、１１４、１１６のうち２つ以上が、同一または類似の表面積を有し得る。たとえば、第１の周波数補償導電層１１２は第１の表面積を有し得る。第２の周波数補償導電層１１４は、第１の表面積とほぼ等しい第２の表面積を有し得る。たとえば、第１の表面積と第２の表面積との比は約０．９～約１．１であり得る。第３の周波数補償導電層１１６は、第１の表面積とほぼ等しい第３の表面積を有し得る。たとえば、第１の表面積と第３の表面積との比は約０．９～約１．１である。

【0040】

抵抗層１０４および／または周波数補償導電層１１２、１１４、１１６の上方に、１つまたは複数の保護層または不活性化層が形成され得る。端子１０６、１０８、１１０がそれぞれ含み得るバイア１２６、１２８、１３０が、不活性化層を通って形成され、抵抗分配器１００の表面実装のために露出されている。

【0041】

図２Ａは、抵抗分配器２００の一実施形態の斜視図である。図２Ｂは、図２Ａの抵抗分配器２００の上面図である。抵抗分配器２００は、モノリシック基板２０２と、モノリシック基板２０２の上方に形成されたパターニングされた抵抗層２０４とを含み得る。抵抗分配器２００は、第１の端子２０６、第２の端子２０８、および第３の端子２１０を含み得る。第１の端子２０６、第２の端子２０８、および第３の端子２１０の各々が、パターニングされた抵抗層２０４に接続され得る。

【0042】

いくつかの実施形態では、端子２０６、２０８、２１０はセントラルポイント２１２のまわりで等角度間隔に配置され得る。たとえば、角度２１４、２１６、２１８は、セントラルポイント２１２に対して、それぞれ端子２０８と端子２１０との間、端子２０６と端子２０８との間、端子２１０と端子２０６との間に形成され得る。

【0043】

周波数補償導電層２２０はセントラルポイント２１２の上方に形成され得る。抵抗層２０４および／または周波数補償導電層２２０の上方に、１つまたは複数の保護層または不活性化層が形成され得る。端子２０６、２０８、２１０がそれぞれ含み得るバイア２２６、２２８、２３０が、不活性化層を通って形成され、抵抗分配器２００の表面実装のために露出されている。

【0044】

周波数補償導電層２２０は、それぞれの端子２０６、２０８、２１０からセントラルポイント２１２に流れる各電流にとって同一に見える形状を有し得る。一例として、周波数補償導電層２２０は、セントラルポイント２１２に位置合わせされた中心をもつ円形状を有し得る。

【0045】

別の例として図３Ａおよび図３Ｂを参照すると、周波数補償導電層３２０は三角形状を有し得る。図３Ａおよび図３Ｂでは、図２Ａおよび図２Ｂと類似の参考番号が使用されている。たとえば、図３Ａおよび図３Ｂの抵抗分配器３００は、モノリシック基板３０２と、モノリシック基板３０２の上方に形成されたパターニングされた抵抗層３０４とを含み得る。抵抗分配器３００は、第１の端子３０６、第２の端子３０８、および第３の端子３１０を含み得る。第１の端子３０６、第２の端子３０８、および第３の端子３１０の各々が、パターニングされた抵抗層３０４に接続され得る。

【0046】

図３Ｃは、周波数補償導電層３６０に関するさらなる例示の形状を示す。図３Ｄは、周波数補償導電層３８０に関する別の例示の形状を示す。しかしながら、それぞれの端子３０６、３０８、３１０からセントラルポイント３１２へ流れるそれぞれの電流に影響を与える、あらゆる適切な形状が採用され得る。

【0047】

次に図４Ａ、図４Ｂ、図５Ａ、および図５Ｂを参照して、いくつかの実施形態では、抵抗分配器が他の構成を有し得る。たとえば、図４Ａは、抵抗分配器４００の一実施形態の斜視図であり、図４Ｂは、図４Ａの抵抗分配器４００の上面図である。抵抗分配器４００は、モノリシック基板４０２と、モノリシック基板４０２の上方に形成されたパターニングされた抵抗層４０４とを含み得る。抵抗分配器４００は、第１の端子４０６、第２の端子４０８、および第３の端子４１０を含み得る。第１の端子４０６、第２の端子４０８、および第３の端子４１０の各々が、パターニングされた抵抗層４０４に接続され得る。

【0048】

さらに、図４Ａおよび図４Ｂに示されるように、パターニングされた抵抗層４０４は、第１の端子４０６からセントラルポイント４１２まで延在する第１の脚４０４Ａと、第２の端子４０８からセントラルポイント４１２まで延在する第２の脚４０４Ｂと、第３の端子４１０からセントラルポイント４１２まで延在する第３の脚４０４Ｃとを含み得る。図４Ｂに示されるように、いくつかの実施形態では、第１の脚４０４Ａ、第２の脚４０４Ｂ、および第３の脚４０４Ｃは、セントラルポイント４１２のまわりで等角度間隔に配置され得る。たとえば、角度４１４、４１６、４１８は、セントラルポイント４１２に対して、それぞれ脚４０４Ｃと脚４０４Ｂとの間、脚４０４Ｂと脚４０４Ａとの間、脚４０４Ａと脚４０４Ｃとの間に形成され得る。

【0049】

なおまた、いくつかの実施形態では、パターニングされた抵抗層４０４は、セントラルポイント４１２の上方に中心がある中央部４１９を含み得る。第１の脚４０４Ａは、第１の端子４０６とパターニングされた抵抗層４０４の中央部４１９との間に延びて接続され得、第２の脚４０４Ｂは、第２の端子４０８とパターニングされた抵抗層４０４の中央部４１９との間に延びて接続され得、第３の脚４０４Ｃは、第３の端子４１０とパターニングされた抵抗層４０４の中央部４１９との間に延びて接続され得る。

【0050】

周波数補償導電層４２０はセントラルポイント４１２のまわりに形成され得、すなわち、周波数補償導電層４２０は、セントラルポイント４１２に関して中心があり得る。図４Ａおよび図４Ｂの実施形態に示されるように、周波数補償導電層４２０の形状は六角形である。図４Ａおよび図４Ｂに示されたものなどのいくつかの実施形態では、周波数補償導電層４２０がセントラルポイント４１２に重ならないように、六角形状の周波数補償導電層４２０は、材料の六角形状の輪郭のみから成るものでよい。すなわち、いくつかの実施形態では、周波数補償導電層４２０は、１つのエッジから反対側のエッジまで連続した一片の材料ではなく、形状のエッジにおいてのみ隣接する材料から成り、形状の中心には材料がない。

【0051】

抵抗層４０４および／または周波数補償導電層４２０の上方に、１つまたは複数の保護層または不活性化層が形成され得る。端子４０６、４０８、４１０がそれぞれ含み得るバイア４２６、４２８、４３０が、不活性化層を通って形成され、抵抗分配器４００の表面実装のために露出されている。

【0052】

図４Ａおよび図４Ｂの実施形態を図１～図３Ｄに示された実施形態と比較すると、端子４０６、４０８、４１０は、端子１０６、１０８、１１０、２０６、２０８、２１０、３０６、３０８、３１０とは異なる形状を有し得、かつ／またはバイア４２６、４２８、４３０は、バイア１２６、１２８、１３０、２２６、２２８、２３０、３２６、３２８、３３０とは異なる形状を有し得る。たとえば、図１～図３Ｄに示された端子１０６、１０８、１１０、２０６、２０８、２１０、３０６、３０８、３１０は、全体的に正方形状であって、全体的に八角形状または円形状のバイア１２６、１２８、１３０、２２６、２２８、２３０、３２６、３２８、３３０を有するが、抵抗分配器４００の端子４０６、４０８、４１０およびバイア４２６、４２８、４３０の形状は、全体的に長方形である。

【0053】

図５Ａおよび図５Ｂは、本主題の別の実施形態による抵抗分配器５００を示す。抵抗分配器５００は、図４Ａおよび図４Ｂの実施形態に示された抵抗分配器４００に全体的に類似であるが、六角形ではなく円形の周波数補償導電層５２０を有する。より詳細には、抵抗分配器５００は、モノリシック基板５０２と、モノリシック基板５０２の上方に形成されたパターニングされた抵抗層５０４とを含み得る。抵抗分配器５００は、第１の端子５０６、第２の端子５０８、および第３の端子５１０を含み得る。第１の端子５０６、第２の端子５０８、および第３の端子５１０の各々が、パターニングされた抵抗層５０４に接続され得る。周波数補償導電層５２０は、パターニングされた抵抗層５０４の上方に形成され得る。抵抗層５０４および／または周波数補償導電層５２０の上方に、１つまたは複数の保護層または不活性化層が形成され得る。端子５０６、５０８、５１０がそれぞれ含み得るバイア５２６、５２８、５３０が、不活性化層を通って形成され、抵抗分配器５００の表面実装のために露出されている。図４Ａおよび図４Ｂに示された抵抗分配器４００に関して説明されたように、端子５０６、５０８、５１０および／またはバイア５２６、５２８、５３０は、図１～図３Ｄに示された端子１０６、１０８、１１０、２０６、２０８、２１０、３０６、３０８、３１０および／またはバイア１２６、１２８、１３０、２２６、２２８、２３０、３２６、３２８、３３０とは異なる形状を有し得る。他の実施形態では、端子４０６、４０８、４１０、５０６、５０８、５１０および／またはバイア４２６、４２８、４３０、５２６、５２８、５３０のうち１つまたは複数が、端子１０６、１０８、１１０、２０６、２０８、２１０、３０６、３０８、３１０および／またはバイア１２６、１２８、１３０、２２６、２２８、２３０、３２６、３２８、３３０と同一の形状を有し得る。

【0054】

さらに、図５Ａおよび図５Ｂに示されるように、パターニングされた抵抗層５０４は、第１の端子５０６からセントラルポイント５１２まで延在する第１の脚５０４Ａと、第２の端子５０８からセントラルポイント５１２まで延在する第２の脚５０４Ｂと、第３の端子５１０からセントラルポイント５１２まで延在する第３の脚５０４Ｃとを含み得る。図５Ｂに示されるように、いくつかの実施形態では、第１の脚５０４Ａ、第２の脚５０４Ｂ、および第３の脚５０４Ｃは、セントラルポイント５１２のまわりで等角度間隔に配置され得る。たとえば、角度５１４、５１６、５１８は、セントラルポイント５１２に対して、それぞれ脚５０４Ｃと脚５０４Ｂとの間、脚５０４Ｂと脚５０４Ａとの間、脚５０４Ａと脚５０４Ｃとの間に形成され得る。

【0055】

なおまた、いくつかの実施形態では、パターニングされた抵抗層５０４は、セントラルポイント５１２の上方に中心がある中央部５１９を含み得る。第１の脚５０４Ａは、第１の端子５０６とパターニングされた抵抗層５０４の中央部５１９との間に延びて接続され得、第２の脚５０４Ｂは、第２の端子５０８とパターニングされた抵抗層５０４の中央部５１９との間に延びて接続され得、第３の脚５０４Ｃは、第３の端子５１０とパターニングされた抵抗層５０４の中央部５１９との間に延びて接続され得る。

【0056】

周波数補償導電層５２０はセントラルポイント５１２のまわりに形成され得、すなわち、周波数補償導電層５２０は、セントラルポイント５１２に関して中心があり得る。図５Ａおよび図５Ｂの実施形態に示されるように、周波数補償導電層５２０の形状は円形である。図５Ａおよび図５Ｂに示されたものなどのいくつかの実施形態では、周波数補償導電層５２０がセントラルポイント５１２に重ならないように、円形状の周波数補償導電層５２０は、材料の円形状の輪郭のみから成るものでよい。すなわち、いくつかの実施形態では、周波数補償導電層５２０は、セントラルポイント５１２に中心がある材料の環であって、周波数補償導電層５２０が全体的に形状が円環状であり、１つのエッジから反対側のエッジまで連続した一片の材料ではなく、形状のエッジにおいてのみ隣接しており当該形状の中心にはない材料から成る、ようなものである。

【0057】

次に図６Ａおよび図６Ｂに移って、本主題の別の実施形態による抵抗分配器６００が、斜視図（図６Ａ）および上面図（図６Ｂ）で示されている。抵抗分配器６００は、全体的に、図１に示された例示的な抵抗分配器１００と同様に構成されるが、図１の実施形態に示されたような全体的にＴ字形の構成ではなく、三角形に構成される。より詳細には、抵抗分配器６００は、モノリシック基板６０２と、モノリシック基板６０２の上方に形成されたパターニングされた抵抗層６０４とを含み得る。抵抗分配器６００は、第１の端子６０６、第２の端子６０８、および第３の端子６１０を含み得る。第１の端子６０６、第２の端子６０８、および第３の端子６１０の各々が、パターニングされた抵抗層６０４に接続され得る。

【0058】

パターニングされた抵抗層６０４は、第１の端子６０６と第２の端子６０８との間に第１の抵抗性経路を形成することができる。パターニングされた抵抗層６０４は、第１の端子６０６と第３の端子６０８との間に第２の抵抗性経路を形成することができる。第１の抵抗性経路の長さと第２の抵抗性経路の長さとの比は、０．９～１．１である。

【0059】

パターニングされた抵抗層６０４の上方に、１つまたは複数の周波数補償導電層６１２、６１４、６１６が形成され得る。たとえば、第１の周波数補償導電層６１２は第１の脚６２０の上方に形成され得る。第２の周波数補償導電層６１４は第２の脚６２２の上方に形成され得る。第３の周波数補償導電層６１６は第３の脚６２４の上方に形成され得る。図６Ａおよび図６Ｂに示されるように、第１の脚６２０、第２の脚６２２、および第３の脚６２４は全体的に三角形状を形成するが、図１に示された実施形態の第１の脚１２０、第２の脚１２２、および第３の脚１２４は、全体的にＴ字形を形成する。

【0060】

図６Ａおよび図６Ｂに示されるように、いくつかの実施形態では、第１の脚６２０は、第１の端子６０６と第２の端子６０８との間に延びて接続され得、第２の脚６２２は、第２の端子６０８と第３の端子６１０との間に延びて接続され得、第３の脚６２４は、第３の端子６１０と第１の端子６０６との間に延びて接続され得る。前述のように、表された実施形態では、端子６０６、６０８、６１０および脚６２０、６２２、６２４は、脚６２０、６２２、６２４が全体的に三角形状を形成するように配置される。

【0061】

いくつかの実施形態では、周波数補償導電層６１２、６１４、６１６のうち２つ以上が、同一または類似の表面積を有し得る。たとえば、第１の周波数補償導電層６１２は第１の表面積を有し得る。第２の周波数補償導電層６１４は、第１の表面積とほぼ等しい第２の表面積を有し得る。たとえば、第１の表面積と第２の表面積との比は約０．９～約１．１であり得る。第３の周波数補償導電層６１６は、第１の表面積とほぼ等しい第３の表面積を有し得る。たとえば、第１の表面積と第３の表面積との比は約０．９～約１．１である。

【0062】

抵抗層６０４および／または周波数補償導電層６１２、６１４、６１６の上方に、１つまたは複数の保護層または不活性化層が形成され得る。端子６０６、６０８、６１０がそれぞれ含み得るバイア６２６、６２８、６３０が、不活性化層を通って形成され、抵抗分配器６００の表面実装のために露出されている。

【0063】

図７は、図１の抵抗分配器１００のシミュレートされた挿入損失応答曲線７００を示す。抵抗分配器１００は、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、第１の端子１０６と第２の端子１０８との間に、約－１０ｄＢよりも大きい第１の挿入損失応答７０２を示す。抵抗分配器１００は、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、第１の端子１０６と第３の端子１１０との間に、約－１０ｄＢよりも大きい第２の挿入損失応答７０４を示す。第１の挿入損失７０２からの第２の挿入損失応答７０４の変化は、約０ＧＨｚ～約３０ＧＨｚの周波数について、３ｄＢ未満である。

【0064】

図８は、図２Ａおよび図２Ｂの抵抗分配器２００のシミュレートされた挿入損失応答曲線８００を示す。抵抗分配器２００は、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、第１の端子２０６と第２の端子２０８との間に、約－１０ｄＢよりも大きい第１の挿入損失応答８０２を示す。抵抗分配器２００は、約０ＧＨｚ～約３０ＧＨｚの周波数に対して、第１の端子２０６と第３の端子２１０との間に、約－１０ｄＢよりも大きい第２の挿入損失応答８０４を示す。第１の挿入損失８０２からの第２の挿入損失応答８０４の変化は、約０ＧＨｚ～約３０ＧＨｚの周波数について、３ｄＢ未満である。

【0065】

図９を参照して、本開示の態様は、抵抗分配器を形成するための方法９００を対象とするものである。一般に、方法９００は、本明細書で、図１～図６Ｂを参照しながら上記で説明された抵抗分配器１００、２００、３００、４００、５００、６００に関連して説明される。しかしながら、開示された方法９００は、任意の抵抗分配器に対して実施され得ることを理解されたい。加えて、図９は、解説および議論のために、特定の順序で実行されるステップを表すが、本明細書で論じられる方法は、いかなる特定の順序または機構にも限定されない。本明細書で提供された開示を使用する当業者なら、本明細書で開示された方法の様々なステップは、本開示の範囲から逸脱することなく、様々なやり方で、省略、再配置、組合せ、および／または適合が可能であることを理解するはずである。

【0066】

方法９００は、モノリシック基板１０２、２０２、３０２、４０２、５０２、６０２の表面に、パターニングされた抵抗層１０４、２０４、３０４、４０４、５０４、６０４を形成するステップ９０２を含み得る。たとえば、抵抗材料は、本明細書で説明された様々な薄膜技術を使用して堆積され得る。抵抗材料は、抵抗層１０４、２０４、３０４、４０４、５０４、６０４をパターニングするためにエッチングされ得る。

【0067】

方法９００は、モノリシック基板１０２、２０２、３０２、４０２、５０２、６０２の表面の上方に、第１の端子１０６、２０６、３０６、４０６、５０６、６０６、第２の端子１０８、２０８、３０８、４０８、５０８、６０８、および第３の端子１１０、２１０、３１０、４１０、５１０、６１０を形成するステップ９０４であって、第１の端子１０６、２０６、３０６、４０６、５０６、６０６、第２の端子１０８、２０８、３０８、４０８、５０８、６０８、および第３の端子１１０、２１０、３１０、４１０、５１０、６１０の各々が、パターニングされた抵抗層２０４、３０４、３４４に接続されるステップ９０４を含み得る。いくつかの実施形態では、端子１０６、２０６、３０６、４０６、５０６、６０６、１０８、２０８、３０８、４０８、５０８、６０８、１１０、２１０、３１０、４１０、５１０、６１０は、それぞれのモノリシック基板１０２、２０２、３０２、４０２、５０２、６０２の同一の表面に、抵抗分配器１００、２００、３００、４００、５００、６００がランドグリッドアレイ、ボールグリッドアレイなどのグリッドアレイタイプの実装向けに構成されるように配置され得る。

【0068】

方法９００は、パターニングされた抵抗層１０４、２０４、３０４、４０４、５０４、６０４の一部の上方に少なくとも１つの周波数補償導電層を堆積するステップ９０６を含み得る。たとえば、図１を参照して、パターニングされた抵抗層１０４の第１の脚１２０の上方に第１の周波数補償導電層１１２が形成され得る。パターニングされた抵抗層１０４の第２の脚１２２の上方に第２の周波数補償導電層１１４が形成され得る。パターニングされた抵抗層１０４の第３の脚１２４の上方に第３の周波数補償導電層１１６が形成され得る。パターニングされた抵抗層１０４の中央部１１８の上方には、いかなる導電層も形成されなくてよい。別の例として、図６は、同様に、パターニングされた抵抗層６０４のそれぞれの脚６２０、６２２、６２４の上方に複数の周波数補償導電層６１２、６１４、６１６のうち１つを堆積するステップを表す。

【0069】

他の実施形態では、周波数補償導電層を堆積するステップは、たとえば図２Ａ～図５Ｂを参照しながら上記で説明されたように、パターニングされた抵抗層２０４、３０４、４０４、５０４の上方に単一の周波数補償導電層２２０、３２０、３６０、３８０、４２０、５２０を堆積するステップを含み得る。

【0070】

試験方法
以下の段落は、抵抗分配器を挿入損失について試験するための例示の方法を提供する。抵抗分配器の挿入損失応答曲線は、たとえばＫｅｉｔｈｌｅｙ ２４１０Ｃ ＳＭＵといったＫｅｉｔｈｌｅｙ ２４００シリーズソース測定ユニット（ＳＭＵ）を使用して測定され得る。第１の挿入損失曲線は、第１の端子と第２の端子との間で測定され得る。第２の挿入損失曲線は、第１の端子と第３の端子との間で測定され得る。

【0071】

本発明のこれらおよび他の修正形態および変形形態は、当業者によって、本発明の趣旨および範囲から逸脱することなく実施され得る。加えて、様々な実施形態の態様が、全体的にも部分的にも交換され得ることを理解されたい。その上、当業者なら、前述の説明は例でしかなく、そのような添付の特許請求の範囲においてさらに記述される本発明を制限する意図はないことを理解するはずである。

【符号の説明】

【0072】

１００ 抵抗分配器
１０２ モノリシック基板
１０４ パターニングされた抵抗層
１０６ 第１の端子
１０８ 第２の端子
１１０ 第３の端子
１１２ 第１の周波数補償導電層
１１４ 第２の周波数補償導電層
１１６ 第３の周波数補償導電層
１１８ 抵抗層１０４の中央部
１２０ 第１の脚
１２２ 第２の脚
１２４ 第３の脚
１２６ バイア
１２８ バイア
１３０ バイア
２００ 抵抗分配器
２０２ モノリシック基板
２０４ パターニングされた抵抗層
２０６ 第１の端子
２０８ 第２の端子
２１０ 第３の端子
２１２ セントラルポイント
２１４ 角度
２１６ 角度
２１８ 角度
２２０ 周波数補償導電層
２２６ バイア
２２８ バイア
２３０ バイア
３００ 抵抗分配器
３０２ モノリシック基板
３０４ パターニングされた抵抗層
３０６ 第１の端子
３０８ 第２の端子
３１０ 第３の端子
３１２ セントラルポイント
３１４ 角度
３１６ 角度
３１８ 角度
３２０ 周波数補償導電層
３２６ バイア
３２８ バイア
３３０ バイア
３６０ 周波数補償導電層
３８０ 周波数補償導電層
４００ 抵抗分配器
４０２ モノリシック基板
４０４ パターニングされた抵抗層
４０４Ａ 第１の脚
４０４Ｂ 第２の脚
４０４Ｃ 第３の脚
４０６ 第１の端子
４０８ 第２の端子
４１０ 第３の端子
４１２ セントラルポイント
４１４ 角度
４１６ 角度
４１８ 角度
４１９ 抵抗層４０４の中央部
４２０ 周波数補償導電層
４２６ バイア
４２８ バイア
４３０ バイア
５００ 抵抗分配器
５０２ モノリシック基板
５０４ パターニングされた抵抗層
５０４Ａ 第１の脚
５０４Ｂ 第２の脚
５０４Ｃ 第３の脚
５０６ 第１の端子
５０８ 第２の端子
５１０ 第３の端子
５１２ セントラルポイント
５１４ 角度
５１６ 角度
５１８ 角度
５１９ 抵抗層５０４の中央部
５２０ 周波数補償導電層
５２６ バイア
５２８ バイア
５３０ バイア
６００ 抵抗分配器
６０２ モノリシック基板
６０４ パターニングされた抵抗層
６０６ 第１の端子
６０８ 第２の端子
６１０ 第３の端子
６１２ 第１の周波数補償導電層
６１４ 第２の周波数補償導電層
６１６ 第３の周波数補償導電層
６１８ 抵抗層６０４の中央部
６２０ 第１の脚
６２２ 第２の脚
６２４ 第３の脚
６２６ バイア
６２８ バイア
６３０ バイア

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図3D】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【国際調査報告】